Fitter report for DirectDigitalSynthesizer
Thu Jun 27 17:48:27 2019
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 27 17:48:27 2019       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; DirectDigitalSynthesizer                    ;
; Top-level Entity Name              ; top                                         ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C5Q208C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 546 / 4,608 ( 12 % )                        ;
;     Total combinational functions  ; 546 / 4,608 ( 12 % )                        ;
;     Dedicated logic registers      ; 66 / 4,608 ( 1 % )                          ;
; Total registers                    ; 66                                          ;
; Total pins                         ; 60 / 142 ( 42 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 98,304 / 119,808 ( 82 % )                   ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5Q208C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.86        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  28.6%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 711 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 711 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 708     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/m1899/Desktop/DDSProject/output_files/DirectDigitalSynthesizer.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 546 / 4,608 ( 12 % )       ;
;     -- Combinational with no register       ; 480                        ;
;     -- Register only                        ; 0                          ;
;     -- Combinational with a register        ; 66                         ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 152                        ;
;     -- 3 input functions                    ; 178                        ;
;     -- <=2 input functions                  ; 216                        ;
;     -- Register only                        ; 0                          ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 252                        ;
;     -- arithmetic mode                      ; 294                        ;
;                                             ;                            ;
; Total registers*                            ; 66 / 5,010 ( 1 % )         ;
;     -- Dedicated logic registers            ; 66 / 4,608 ( 1 % )         ;
;     -- I/O registers                        ; 0 / 402 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 41 / 288 ( 14 % )          ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 60 / 142 ( 42 % )          ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )             ;
;                                             ;                            ;
; Global signals                              ; 3                          ;
; M4Ks                                        ; 24 / 26 ( 92 % )           ;
; Total block memory bits                     ; 98,304 / 119,808 ( 82 % )  ;
; Total block memory implementation bits      ; 110,592 / 119,808 ( 92 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )             ;
; PLLs                                        ; 0 / 2 ( 0 % )              ;
; Global clocks                               ; 3 / 8 ( 38 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 5% / 6% / 4%               ;
; Peak interconnect usage (total/H/V)         ; 8% / 9% / 7%               ;
; Maximum fan-out                             ; 92                         ;
; Highest non-global fan-out                  ; 92                         ;
; Total fan-out                               ; 2081                       ;
; Average fan-out                             ; 2.96                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 546 / 4608 ( 12 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 480                 ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;     -- Combinational with a register        ; 66                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 152                 ; 0                              ;
;     -- 3 input functions                    ; 178                 ; 0                              ;
;     -- <=2 input functions                  ; 216                 ; 0                              ;
;     -- Register only                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 252                 ; 0                              ;
;     -- arithmetic mode                      ; 294                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 66                  ; 0                              ;
;     -- Dedicated logic registers            ; 66 / 4608 ( 1 % )   ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 41 / 288 ( 14 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 60                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 98304               ; 0                              ;
; Total RAM block bits                        ; 110592              ; 0                              ;
; M4K                                         ; 24 / 26 ( 92 % )    ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 3 / 10 ( 30 % )     ; 0 / 10 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2081                ; 0                              ;
;     -- Registered Connections               ; 442                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 44                  ; 0                              ;
;     -- Output Ports                         ; 16                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                           ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; OutMode[0]     ; 24    ; 1        ; 0            ; 6            ; 1           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; OutMode[1]     ; 133   ; 3        ; 28           ; 8            ; 1           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[0]     ; 192   ; 2        ; 9            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[10]    ; 70    ; 4        ; 9            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[11]    ; 188   ; 2        ; 12           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[12]    ; 80    ; 4        ; 17           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[13]    ; 185   ; 2        ; 12           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[14]    ; 180   ; 2        ; 14           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[15]    ; 179   ; 2        ; 14           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[16]    ; 84    ; 4        ; 17           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[17]    ; 63    ; 4        ; 5            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[18]    ; 37    ; 1        ; 0            ; 4            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[19]    ; 82    ; 4        ; 17           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[1]     ; 181   ; 2        ; 14           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[20]    ; 32    ; 1        ; 0            ; 5            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[21]    ; 30    ; 1        ; 0            ; 5            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[22]    ; 33    ; 1        ; 0            ; 5            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[23]    ; 76    ; 4        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[24]    ; 72    ; 4        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[25]    ; 75    ; 4        ; 12           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[26]    ; 31    ; 1        ; 0            ; 5            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[27]    ; 77    ; 4        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[28]    ; 69    ; 4        ; 7            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[29]    ; 67    ; 4        ; 7            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[2]     ; 81    ; 4        ; 17           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[30]    ; 28    ; 1        ; 0            ; 6            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[31]    ; 27    ; 1        ; 0            ; 6            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[3]     ; 182   ; 2        ; 14           ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[4]     ; 191   ; 2        ; 9            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[5]     ; 74    ; 4        ; 12           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[6]     ; 195   ; 2        ; 7            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[7]     ; 68    ; 4        ; 7            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[8]     ; 189   ; 2        ; 9            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; PWMDuty[9]     ; 187   ; 2        ; 12           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SwitchMicroadd ; 118   ; 3        ; 28           ; 5            ; 3           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SwitchMicrosub ; 117   ; 3        ; 28           ; 5            ; 4           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SwitchNanoadd  ; 95    ; 4        ; 21           ; 0            ; 0           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SwitchNanosub  ; 99    ; 4        ; 24           ; 0            ; 0           ; 63                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Switchadd      ; 120   ; 3        ; 28           ; 5            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Switchsub      ; 119   ; 3        ; 28           ; 5            ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk            ; 23    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; phaseadd       ; 128   ; 3        ; 28           ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; phasesub       ; 115   ; 3        ; 28           ; 4            ; 1           ; 27                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset          ; 112   ; 3        ; 28           ; 3            ; 1           ; 92                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; SignalOut[0]  ; 87    ; 4        ; 19           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SignalOut[10] ; 141   ; 3        ; 28           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SignalOut[11] ; 88    ; 4        ; 19           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SignalOut[12] ; 139   ; 3        ; 28           ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SignalOut[13] ; 114   ; 3        ; 28           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SignalOut[14] ; 138   ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SignalOut[15] ; 94    ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SignalOut[1]  ; 127   ; 3        ; 28           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SignalOut[2]  ; 142   ; 3        ; 28           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SignalOut[3]  ; 143   ; 3        ; 28           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SignalOut[4]  ; 116   ; 3        ; 28           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SignalOut[5]  ; 86    ; 4        ; 19           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SignalOut[6]  ; 135   ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SignalOut[7]  ; 137   ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SignalOut[8]  ; 134   ; 3        ; 28           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SignalOut[9]  ; 89    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 11 / 34 ( 32 % ) ; 3.3V          ; --           ;
; 2        ; 11 / 35 ( 31 % ) ; 3.3V          ; --           ;
; 3        ; 20 / 37 ( 54 % ) ; 3.3V          ; --           ;
; 4        ; 21 / 36 ( 58 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 20         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 24       ; 21         ; 1        ; OutMode[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 23         ; 1        ; PWMDuty[31]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 28       ; 24         ; 1        ; PWMDuty[30]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 25         ; 1        ; PWMDuty[21]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 31       ; 26         ; 1        ; PWMDuty[26]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 32       ; 27         ; 1        ; PWMDuty[20]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 33       ; 28         ; 1        ; PWMDuty[22]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 34       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 30         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 37       ; 32         ; 1        ; PWMDuty[18]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 49         ; 4        ; PWMDuty[17]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 64       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 52         ; 4        ; PWMDuty[29]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 68       ; 53         ; 4        ; PWMDuty[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 69       ; 54         ; 4        ; PWMDuty[28]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 70       ; 57         ; 4        ; PWMDuty[10]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 58         ; 4        ; PWMDuty[24]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 59         ; 4        ; PWMDuty[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 75       ; 60         ; 4        ; PWMDuty[25]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 76       ; 63         ; 4        ; PWMDuty[23]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 77       ; 64         ; 4        ; PWMDuty[27]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 65         ; 4        ; PWMDuty[12]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 81       ; 66         ; 4        ; PWMDuty[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 82       ; 67         ; 4        ; PWMDuty[19]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 68         ; 4        ; PWMDuty[16]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 69         ; 4        ; SignalOut[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 87       ; 70         ; 4        ; SignalOut[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 88       ; 71         ; 4        ; SignalOut[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 89       ; 72         ; 4        ; SignalOut[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 90       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 75         ; 4        ; SignalOut[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 95       ; 76         ; 4        ; SwitchNanoadd                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 96       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 79         ; 4        ; SwitchNanosub                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 89         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 90         ; 3        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 113      ; 91         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 114      ; 92         ; 3        ; SignalOut[13]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 115      ; 93         ; 3        ; phasesub                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 116      ; 94         ; 3        ; SignalOut[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 117      ; 95         ; 3        ; SwitchMicrosub                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 118      ; 96         ; 3        ; SwitchMicroadd                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 119      ; 97         ; 3        ; Switchsub                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 120      ; 98         ; 3        ; Switchadd                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 121      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 103        ; 3        ; SignalOut[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 128      ; 104        ; 3        ; phaseadd                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 129      ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 108        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 133      ; 109        ; 3        ; OutMode[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 134      ; 110        ; 3        ; SignalOut[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 135      ; 111        ; 3        ; SignalOut[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 112        ; 3        ; SignalOut[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 138      ; 113        ; 3        ; SignalOut[14]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 139      ; 114        ; 3        ; SignalOut[12]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 115        ; 3        ; SignalOut[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 142      ; 116        ; 3        ; SignalOut[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 143      ; 117        ; 3        ; SignalOut[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 144      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 146      ; 120        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 147      ; 121        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 123        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 150      ; 124        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 151      ; 125        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 152      ; 126        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 127        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 161      ; 128        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 162      ; 129        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 163      ; 130        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 164      ; 131        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 165      ; 132        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 170      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 171      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 140        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 141        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 144        ; 2        ; PWMDuty[15]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 180      ; 145        ; 2        ; PWMDuty[14]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 181      ; 146        ; 2        ; PWMDuty[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 182      ; 147        ; 2        ; PWMDuty[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 148        ; 2        ; PWMDuty[13]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 149        ; 2        ; PWMDuty[9]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 188      ; 150        ; 2        ; PWMDuty[11]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 189      ; 151        ; 2        ; PWMDuty[8]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 152        ; 2        ; PWMDuty[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 192      ; 153        ; 2        ; PWMDuty[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 193      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 155        ; 2        ; PWMDuty[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                      ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; |top                                         ; 546 (0)     ; 66 (0)                    ; 0 (0)         ; 98304       ; 24   ; 0            ; 0       ; 0         ; 60   ; 0            ; 480 (0)      ; 0 (0)             ; 66 (0)           ; |top                                                                                                     ;              ;
;    |ClockGenerator:C1|                       ; 350 (350)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 350 (350)    ; 0 (0)             ; 0 (0)            ; |top|ClockGenerator:C1                                                                                   ;              ;
;    |ControlPanel:Control|                    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |top|ControlPanel:Control                                                                                ;              ;
;    |PWMWave:P1|                              ; 98 (98)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 65 (65)          ; |top|PWMWave:P1                                                                                          ;              ;
;    |PWMWave:P2|                              ; 11 (11)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |top|PWMWave:P2                                                                                          ;              ;
;    |SinWave:S1|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|SinWave:S1                                                                                          ;              ;
;       |SinROM:ROM1|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|SinWave:S1|SinROM:ROM1                                                                              ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component                                              ;              ;
;             |altsyncram_th71:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated               ;              ;
;    |TriangularWave:T1|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|TriangularWave:T1                                                                                   ;              ;
;       |TriangularROM:ROM1|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|TriangularWave:T1|TriangularROM:ROM1                                                                ;              ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component                                ;              ;
;             |altsyncram_1681:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top|TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated ;              ;
;    |phase:phaseControler|                    ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 0 (0)            ; |top|phase:phaseControler                                                                                ;              ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; SignalOut[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; SignalOut[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; SignalOut[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; SignalOut[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; SignalOut[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; SignalOut[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; SignalOut[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; SignalOut[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; SignalOut[8]   ; Output   ; --            ; --            ; --                    ; --  ;
; SignalOut[9]   ; Output   ; --            ; --            ; --                    ; --  ;
; SignalOut[10]  ; Output   ; --            ; --            ; --                    ; --  ;
; SignalOut[11]  ; Output   ; --            ; --            ; --                    ; --  ;
; SignalOut[12]  ; Output   ; --            ; --            ; --                    ; --  ;
; SignalOut[13]  ; Output   ; --            ; --            ; --                    ; --  ;
; SignalOut[14]  ; Output   ; --            ; --            ; --                    ; --  ;
; SignalOut[15]  ; Output   ; --            ; --            ; --                    ; --  ;
; OutMode[1]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; OutMode[0]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PWMDuty[31]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PWMDuty[30]    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PWMDuty[29]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[28]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[27]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[26]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PWMDuty[25]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[24]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[23]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[22]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PWMDuty[21]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PWMDuty[20]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PWMDuty[19]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[18]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PWMDuty[17]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[16]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[15]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[14]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[13]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[12]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[11]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[10]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[9]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[8]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[7]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[6]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[5]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[4]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[3]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[2]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[1]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PWMDuty[0]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; clk            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; phasesub       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; phaseadd       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SwitchNanosub  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SwitchMicrosub ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SwitchMicroadd ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Switchadd      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Switchsub      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SwitchNanoadd  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                        ;
+-----------------------------------------+-------------------+---------+
; Source Pin / Fanout                     ; Pad To Core Index ; Setting ;
+-----------------------------------------+-------------------+---------+
; OutMode[1]                              ;                   ;         ;
;      - ControlPanel:Control|Mux15~0     ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux15~1     ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux14~0     ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux13~0     ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux12~0     ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux11~0     ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux10~0     ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux9~0      ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux8~0      ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux7~0      ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux6~0      ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux5~0      ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux4~0      ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux3~0      ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux2~0      ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux1~0      ; 1                 ; 6       ;
;      - ControlPanel:Control|Mux0~0      ; 1                 ; 6       ;
; OutMode[0]                              ;                   ;         ;
; PWMDuty[31]                             ;                   ;         ;
; PWMDuty[30]                             ;                   ;         ;
; PWMDuty[29]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~59          ; 0                 ; 6       ;
; PWMDuty[28]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~57          ; 0                 ; 6       ;
; PWMDuty[27]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~55          ; 0                 ; 6       ;
; PWMDuty[26]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~53          ; 0                 ; 6       ;
; PWMDuty[25]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~51          ; 0                 ; 6       ;
; PWMDuty[24]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~49          ; 0                 ; 6       ;
; PWMDuty[23]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~47          ; 0                 ; 6       ;
; PWMDuty[22]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~45          ; 1                 ; 6       ;
; PWMDuty[21]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~43          ; 1                 ; 6       ;
; PWMDuty[20]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~41          ; 1                 ; 6       ;
; PWMDuty[19]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~39          ; 0                 ; 6       ;
; PWMDuty[18]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~37          ; 0                 ; 6       ;
; PWMDuty[17]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~35          ; 1                 ; 6       ;
; PWMDuty[16]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~33          ; 0                 ; 6       ;
; PWMDuty[15]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~31          ; 0                 ; 6       ;
; PWMDuty[14]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~29          ; 1                 ; 6       ;
; PWMDuty[13]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~27          ; 0                 ; 6       ;
; PWMDuty[12]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~25          ; 0                 ; 6       ;
; PWMDuty[11]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~23          ; 1                 ; 6       ;
; PWMDuty[10]                             ;                   ;         ;
;      - PWMWave:P1|LessThan0~21          ; 1                 ; 6       ;
; PWMDuty[9]                              ;                   ;         ;
;      - PWMWave:P1|LessThan0~19          ; 1                 ; 6       ;
; PWMDuty[8]                              ;                   ;         ;
;      - PWMWave:P1|LessThan0~17          ; 0                 ; 6       ;
; PWMDuty[7]                              ;                   ;         ;
;      - PWMWave:P1|LessThan0~15          ; 0                 ; 6       ;
; PWMDuty[6]                              ;                   ;         ;
;      - PWMWave:P1|LessThan0~13          ; 1                 ; 6       ;
; PWMDuty[5]                              ;                   ;         ;
;      - PWMWave:P1|LessThan0~11          ; 0                 ; 6       ;
; PWMDuty[4]                              ;                   ;         ;
;      - PWMWave:P1|LessThan0~9           ; 0                 ; 6       ;
; PWMDuty[3]                              ;                   ;         ;
;      - PWMWave:P1|LessThan0~7           ; 0                 ; 6       ;
; PWMDuty[2]                              ;                   ;         ;
;      - PWMWave:P1|LessThan0~5           ; 0                 ; 6       ;
; PWMDuty[1]                              ;                   ;         ;
;      - PWMWave:P1|LessThan0~3           ; 0                 ; 6       ;
; PWMDuty[0]                              ;                   ;         ;
;      - PWMWave:P1|LessThan0~1           ; 0                 ; 6       ;
; clk                                     ;                   ;         ;
; reset                                   ;                   ;         ;
;      - PWMWave:P1|SynthesisedPhase[5]   ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[6]   ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[7]   ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[8]   ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[9]   ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[10]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[11]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[12]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[13]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[14]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[15]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[16]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[17]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[18]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[19]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[20]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[21]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[22]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[23]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[24]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[25]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[26]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[27]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[28]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[29]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[30]  ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase[31]  ; 0                 ; 6       ;
;      - PWMWave:P1|address[0]            ; 0                 ; 6       ;
;      - PWMWave:P1|address[1]            ; 0                 ; 6       ;
;      - PWMWave:P1|address[2]            ; 0                 ; 6       ;
;      - PWMWave:P1|address[3]            ; 0                 ; 6       ;
;      - PWMWave:P1|address[4]            ; 0                 ; 6       ;
;      - PWMWave:P1|address[5]            ; 0                 ; 6       ;
;      - PWMWave:P1|address[6]            ; 0                 ; 6       ;
;      - PWMWave:P1|address[7]            ; 0                 ; 6       ;
;      - PWMWave:P1|address[8]            ; 0                 ; 6       ;
;      - PWMWave:P1|address[9]            ; 0                 ; 6       ;
;      - PWMWave:P1|address[10]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[11]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[12]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[13]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[14]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[15]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[16]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[17]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[18]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[19]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[20]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[21]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[22]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[23]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[24]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[25]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[26]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[27]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[28]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[29]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[30]           ; 0                 ; 6       ;
;      - PWMWave:P1|address[31]           ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase~81   ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase~82   ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase~83   ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase~84   ; 0                 ; 6       ;
;      - PWMWave:P1|SynthesisedPhase~85   ; 0                 ; 6       ;
;      - ClockGenerator:C1|Step[31]~18    ; 0                 ; 6       ;
;      - phase:phaseControler|phase[31]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[30]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[29]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[28]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[27]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[26]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[25]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[24]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[23]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[22]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[21]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[20]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[19]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[18]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[17]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[16]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[15]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[14]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[13]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[12]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[11]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[10]   ; 0                 ; 6       ;
;      - phase:phaseControler|phase[9]    ; 0                 ; 6       ;
;      - phase:phaseControler|phase[8]    ; 0                 ; 6       ;
;      - phase:phaseControler|phase[7]    ; 0                 ; 6       ;
;      - phase:phaseControler|phase[6]    ; 0                 ; 6       ;
;      - phase:phaseControler|phase[5]    ; 0                 ; 6       ;
; phasesub                                ;                   ;         ;
;      - phase:phaseControler|Add0~2      ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~4      ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~6      ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~8      ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~10     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~12     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~14     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~16     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~18     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~20     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~22     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~24     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~26     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~28     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~30     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~32     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~34     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~36     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~38     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~40     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~42     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~44     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~46     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~48     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~50     ; 0                 ; 6       ;
;      - phase:phaseControler|Add0~52     ; 0                 ; 6       ;
;      - phase:phaseControler|phase[31]~0 ; 0                 ; 6       ;
; phaseadd                                ;                   ;         ;
;      - phase:phaseControler|phase[31]~0 ; 1                 ; 0       ;
; SwitchNanosub                           ;                   ;         ;
;      - ClockGenerator:C1|Add5~4         ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~67        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Step[0]~17     ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~68        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~69        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~70        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~71        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~72        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~73        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~74        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~75        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~76        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~77        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~78        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~79        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~80        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~81        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~82        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~83        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~84        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~85        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~86        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~87        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~88        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~89        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~90        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~91        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~92        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~93        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~94        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~95        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~96        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~97        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~98        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~99        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~100       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~101       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~102       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~103       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~104       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~105       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~106       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~107       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~108       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~109       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~110       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~111       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~112       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~113       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~114       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~115       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~116       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~117       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~118       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~119       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~120       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~121       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~122       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~123       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~125       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~126       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~127       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~128       ; 0                 ; 6       ;
; SwitchMicrosub                          ;                   ;         ;
;      - ClockGenerator:C1|Step[14]~12    ; 0                 ; 6       ;
;      - ClockGenerator:C1|Step[14]~13    ; 0                 ; 6       ;
;      - ClockGenerator:C1|Step[14]~14    ; 0                 ; 6       ;
;      - ClockGenerator:C1|Step[31]~78    ; 0                 ; 6       ;
;      - ClockGenerator:C1|Step[1]~79     ; 0                 ; 6       ;
;      - ClockGenerator:C1|Step[0]~80     ; 0                 ; 6       ;
; SwitchMicroadd                          ;                   ;         ;
;      - ClockGenerator:C1|Step[14]~12    ; 0                 ; 0       ;
;      - ClockGenerator:C1|Step[14]~13    ; 1                 ; 0       ;
;      - ClockGenerator:C1|Step[14]~14    ; 1                 ; 0       ;
;      - ClockGenerator:C1|Step[31]~78    ; 0                 ; 0       ;
;      - ClockGenerator:C1|Step[1]~79     ; 0                 ; 0       ;
;      - ClockGenerator:C1|Step[0]~80     ; 0                 ; 0       ;
; Switchadd                               ;                   ;         ;
;      - ClockGenerator:C1|Step[14]~12    ; 0                 ; 6       ;
;      - ClockGenerator:C1|Step[31]~18    ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~124       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Step[0]~77     ; 0                 ; 6       ;
; Switchsub                               ;                   ;         ;
;      - ClockGenerator:C1|Step[14]~12    ; 0                 ; 6       ;
;      - ClockGenerator:C1|Step[14]~14    ; 0                 ; 6       ;
;      - ClockGenerator:C1|Step[31]~18    ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~124       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Step[0]~77     ; 0                 ; 6       ;
; SwitchNanoadd                           ;                   ;         ;
;      - ClockGenerator:C1|Add5~4         ; 0                 ; 6       ;
;      - ClockGenerator:C1|Step[0]~17     ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~68        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~70        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~72        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~73        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~74        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~76        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~78        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~80        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~82        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~84        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~86        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~88        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~90        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~92        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~94        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~96        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~98        ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~100       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~102       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~104       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~106       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~108       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~110       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~112       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~114       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~116       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~118       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~120       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~122       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~125       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~127       ; 0                 ; 6       ;
;      - ClockGenerator:C1|Add5~128       ; 0                 ; 6       ;
+-----------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                              ;
+----------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                             ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ClockGenerator:C1|Step[0]~80     ; LCCOMB_X27_Y5_N16 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; ClockGenerator:C1|Step[1]~79     ; LCCOMB_X27_Y5_N18 ; 1       ; Latch enable ; no     ; --                   ; --               ; --                        ;
; ClockGenerator:C1|Step[31]~78    ; LCCOMB_X27_Y5_N22 ; 30      ; Latch enable ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; clk                              ; PIN_23            ; 90      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; phase:phaseControler|phase[31]~0 ; LCCOMB_X27_Y6_N22 ; 27      ; Latch enable ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; reset                            ; PIN_112           ; 92      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+----------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                          ;
+----------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                             ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; ClockGenerator:C1|Step[31]~78    ; LCCOMB_X27_Y5_N22 ; 30      ; Global Clock         ; GCLK4            ; --                        ;
; clk                              ; PIN_23            ; 90      ; Global Clock         ; GCLK2            ; --                        ;
; phase:phaseControler|phase[31]~0 ; LCCOMB_X27_Y6_N22 ; 27      ; Global Clock         ; GCLK7            ; --                        ;
+----------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                       ;
+-------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                        ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------+---------+
; reset                                                                                                       ; 92      ;
; SwitchNanosub                                                                                               ; 63      ;
; SwitchNanoadd                                                                                               ; 34      ;
; ClockGenerator:C1|Step[14]~14                                                                               ; 30      ;
; ClockGenerator:C1|Step[14]~13                                                                               ; 30      ;
; ClockGenerator:C1|Step[14]~12                                                                               ; 30      ;
; phasesub                                                                                                    ; 27      ;
; PWMWave:P1|SynthesisedPhase[21]                                                                             ; 26      ;
; PWMWave:P1|SynthesisedPhase[22]                                                                             ; 26      ;
; PWMWave:P1|SynthesisedPhase[23]                                                                             ; 26      ;
; PWMWave:P1|SynthesisedPhase[24]                                                                             ; 26      ;
; PWMWave:P1|SynthesisedPhase[25]                                                                             ; 26      ;
; PWMWave:P1|SynthesisedPhase[26]                                                                             ; 26      ;
; PWMWave:P1|SynthesisedPhase[27]                                                                             ; 26      ;
; PWMWave:P1|SynthesisedPhase[28]                                                                             ; 26      ;
; PWMWave:P1|SynthesisedPhase[29]                                                                             ; 26      ;
; PWMWave:P1|SynthesisedPhase[30]                                                                             ; 26      ;
; PWMWave:P1|SynthesisedPhase[31]                                                                             ; 26      ;
; PWMWave:P1|SynthesisedPhase[20]                                                                             ; 18      ;
; OutMode[0]                                                                                                  ; 17      ;
; OutMode[1]                                                                                                  ; 17      ;
; ControlPanel:Control|Mux15~0                                                                                ; 16      ;
; ClockGenerator:C1|Step[2]                                                                                   ; 8       ;
; ClockGenerator:C1|Step[3]                                                                                   ; 8       ;
; ClockGenerator:C1|Step[4]                                                                                   ; 8       ;
; ClockGenerator:C1|Step[5]                                                                                   ; 8       ;
; ClockGenerator:C1|Step[6]                                                                                   ; 8       ;
; ClockGenerator:C1|Step[7]                                                                                   ; 8       ;
; ClockGenerator:C1|Step[8]                                                                                   ; 8       ;
; ClockGenerator:C1|Step[9]                                                                                   ; 8       ;
; ClockGenerator:C1|Step[10]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[11]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[12]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[13]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[14]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[15]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[16]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[17]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[18]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[19]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[20]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[21]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[22]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[23]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[24]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[25]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[26]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[27]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[28]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[29]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[30]                                                                                  ; 8       ;
; ClockGenerator:C1|Step[31]                                                                                  ; 8       ;
; SwitchMicroadd                                                                                              ; 6       ;
; SwitchMicrosub                                                                                              ; 6       ;
; ClockGenerator:C1|Step[1]                                                                                   ; 6       ;
; Switchsub                                                                                                   ; 5       ;
; Switchadd                                                                                                   ; 4       ;
; ClockGenerator:C1|Step[0]                                                                                   ; 4       ;
; phase:phaseControler|phase[5]                                                                               ; 3       ;
; phase:phaseControler|phase[6]                                                                               ; 3       ;
; phase:phaseControler|phase[7]                                                                               ; 3       ;
; phase:phaseControler|phase[8]                                                                               ; 3       ;
; phase:phaseControler|phase[9]                                                                               ; 3       ;
; phase:phaseControler|phase[10]                                                                              ; 3       ;
; phase:phaseControler|phase[11]                                                                              ; 3       ;
; phase:phaseControler|phase[12]                                                                              ; 3       ;
; phase:phaseControler|phase[13]                                                                              ; 3       ;
; phase:phaseControler|phase[14]                                                                              ; 3       ;
; phase:phaseControler|phase[15]                                                                              ; 3       ;
; phase:phaseControler|phase[16]                                                                              ; 3       ;
; phase:phaseControler|phase[17]                                                                              ; 3       ;
; phase:phaseControler|phase[18]                                                                              ; 3       ;
; phase:phaseControler|phase[19]                                                                              ; 3       ;
; phase:phaseControler|phase[20]                                                                              ; 3       ;
; phase:phaseControler|phase[21]                                                                              ; 3       ;
; phase:phaseControler|phase[22]                                                                              ; 3       ;
; phase:phaseControler|phase[23]                                                                              ; 3       ;
; phase:phaseControler|phase[24]                                                                              ; 3       ;
; phase:phaseControler|phase[25]                                                                              ; 3       ;
; phase:phaseControler|phase[26]                                                                              ; 3       ;
; phase:phaseControler|phase[27]                                                                              ; 3       ;
; phase:phaseControler|phase[28]                                                                              ; 3       ;
; phase:phaseControler|phase[29]                                                                              ; 3       ;
; phase:phaseControler|phase[30]                                                                              ; 3       ;
; phase:phaseControler|phase[31]                                                                              ; 3       ;
; ClockGenerator:C1|Step[31]~18                                                                               ; 3       ;
; ClockGenerator:C1|Step[0]~17                                                                                ; 3       ;
; PWMWave:P1|SynthesisedPhase[0]                                                                              ; 2       ;
; PWMWave:P1|SynthesisedPhase[1]                                                                              ; 2       ;
; PWMWave:P1|SynthesisedPhase[2]                                                                              ; 2       ;
; PWMWave:P1|SynthesisedPhase[3]                                                                              ; 2       ;
; PWMWave:P1|SynthesisedPhase[4]                                                                              ; 2       ;
; PWMWave:P1|address[0]                                                                                       ; 2       ;
; PWMWave:P1|address[1]                                                                                       ; 2       ;
; PWMWave:P1|address[2]                                                                                       ; 2       ;
; PWMWave:P1|address[3]                                                                                       ; 2       ;
; PWMWave:P1|address[4]                                                                                       ; 2       ;
; PWMWave:P1|address[5]                                                                                       ; 2       ;
; PWMWave:P1|address[6]                                                                                       ; 2       ;
; PWMWave:P1|address[7]                                                                                       ; 2       ;
; PWMWave:P1|address[8]                                                                                       ; 2       ;
; PWMWave:P1|address[9]                                                                                       ; 2       ;
; PWMWave:P1|address[10]                                                                                      ; 2       ;
; PWMWave:P1|address[11]                                                                                      ; 2       ;
; PWMWave:P1|address[12]                                                                                      ; 2       ;
; PWMWave:P1|address[13]                                                                                      ; 2       ;
; PWMWave:P1|address[14]                                                                                      ; 2       ;
; PWMWave:P1|address[15]                                                                                      ; 2       ;
; PWMWave:P1|address[16]                                                                                      ; 2       ;
; PWMWave:P1|address[17]                                                                                      ; 2       ;
; PWMWave:P1|address[18]                                                                                      ; 2       ;
; PWMWave:P1|address[19]                                                                                      ; 2       ;
; PWMWave:P1|address[20]                                                                                      ; 2       ;
; PWMWave:P1|address[21]                                                                                      ; 2       ;
; PWMWave:P1|address[22]                                                                                      ; 2       ;
; PWMWave:P1|address[23]                                                                                      ; 2       ;
; PWMWave:P1|address[24]                                                                                      ; 2       ;
; PWMWave:P1|address[25]                                                                                      ; 2       ;
; PWMWave:P1|address[26]                                                                                      ; 2       ;
; PWMWave:P1|address[27]                                                                                      ; 2       ;
; PWMWave:P1|address[28]                                                                                      ; 2       ;
; PWMWave:P1|address[29]                                                                                      ; 2       ;
; PWMWave:P1|address[30]                                                                                      ; 2       ;
; PWMWave:P1|address[31]                                                                                      ; 2       ;
; PWMWave:P1|SynthesisedPhase[5]                                                                              ; 2       ;
; PWMWave:P1|SynthesisedPhase[6]                                                                              ; 2       ;
; PWMWave:P1|SynthesisedPhase[7]                                                                              ; 2       ;
; PWMWave:P1|SynthesisedPhase[8]                                                                              ; 2       ;
; PWMWave:P1|SynthesisedPhase[9]                                                                              ; 2       ;
; PWMWave:P1|SynthesisedPhase[10]                                                                             ; 2       ;
; PWMWave:P1|SynthesisedPhase[11]                                                                             ; 2       ;
; PWMWave:P1|SynthesisedPhase[12]                                                                             ; 2       ;
; PWMWave:P1|SynthesisedPhase[13]                                                                             ; 2       ;
; PWMWave:P1|SynthesisedPhase[14]                                                                             ; 2       ;
; PWMWave:P1|SynthesisedPhase[15]                                                                             ; 2       ;
; PWMWave:P1|SynthesisedPhase[16]                                                                             ; 2       ;
; PWMWave:P1|SynthesisedPhase[17]                                                                             ; 2       ;
; PWMWave:P1|SynthesisedPhase[18]                                                                             ; 2       ;
; PWMWave:P1|SynthesisedPhase[19]                                                                             ; 2       ;
; phaseadd                                                                                                    ; 1       ;
; PWMDuty[0]                                                                                                  ; 1       ;
; PWMDuty[1]                                                                                                  ; 1       ;
; PWMDuty[2]                                                                                                  ; 1       ;
; PWMDuty[3]                                                                                                  ; 1       ;
; PWMDuty[4]                                                                                                  ; 1       ;
; PWMDuty[5]                                                                                                  ; 1       ;
; PWMDuty[6]                                                                                                  ; 1       ;
; PWMDuty[7]                                                                                                  ; 1       ;
; PWMDuty[8]                                                                                                  ; 1       ;
; PWMDuty[9]                                                                                                  ; 1       ;
; PWMDuty[10]                                                                                                 ; 1       ;
; PWMDuty[11]                                                                                                 ; 1       ;
; PWMDuty[12]                                                                                                 ; 1       ;
; PWMDuty[13]                                                                                                 ; 1       ;
; PWMDuty[14]                                                                                                 ; 1       ;
; PWMDuty[15]                                                                                                 ; 1       ;
; PWMDuty[16]                                                                                                 ; 1       ;
; PWMDuty[17]                                                                                                 ; 1       ;
; PWMDuty[18]                                                                                                 ; 1       ;
; PWMDuty[19]                                                                                                 ; 1       ;
; PWMDuty[20]                                                                                                 ; 1       ;
; PWMDuty[21]                                                                                                 ; 1       ;
; PWMDuty[22]                                                                                                 ; 1       ;
; PWMDuty[23]                                                                                                 ; 1       ;
; PWMDuty[24]                                                                                                 ; 1       ;
; PWMDuty[25]                                                                                                 ; 1       ;
; PWMDuty[26]                                                                                                 ; 1       ;
; PWMDuty[27]                                                                                                 ; 1       ;
; PWMDuty[28]                                                                                                 ; 1       ;
; PWMDuty[29]                                                                                                 ; 1       ;
; PWMDuty[30]                                                                                                 ; 1       ;
; PWMDuty[31]                                                                                                 ; 1       ;
; PWMWave:P1|PWMout[0]~0                                                                                      ; 1       ;
; ClockGenerator:C1|Step[0]~80                                                                                ; 1       ;
; ClockGenerator:C1|Step[1]~79                                                                                ; 1       ;
; ClockGenerator:C1|Add5~128                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~127                                                                                  ; 1       ;
; ClockGenerator:C1|Step[0]~77                                                                                ; 1       ;
; ClockGenerator:C1|Add5~126                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~125                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~124                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~123                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~122                                                                                  ; 1       ;
; ClockGenerator:C1|Step[2]~76                                                                                ; 1       ;
; ClockGenerator:C1|Step[2]~75                                                                                ; 1       ;
; ClockGenerator:C1|Add5~121                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~120                                                                                  ; 1       ;
; ClockGenerator:C1|Step[3]~74                                                                                ; 1       ;
; ClockGenerator:C1|Step[3]~73                                                                                ; 1       ;
; ClockGenerator:C1|Add5~119                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~118                                                                                  ; 1       ;
; ClockGenerator:C1|Step[4]~72                                                                                ; 1       ;
; ClockGenerator:C1|Step[4]~71                                                                                ; 1       ;
; ClockGenerator:C1|Add5~117                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~116                                                                                  ; 1       ;
; ClockGenerator:C1|Step[5]~70                                                                                ; 1       ;
; ClockGenerator:C1|Step[5]~69                                                                                ; 1       ;
; ClockGenerator:C1|Add5~115                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~114                                                                                  ; 1       ;
; ClockGenerator:C1|Step[6]~68                                                                                ; 1       ;
; ClockGenerator:C1|Step[6]~67                                                                                ; 1       ;
; ClockGenerator:C1|Add5~113                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~112                                                                                  ; 1       ;
; ClockGenerator:C1|Step[7]~66                                                                                ; 1       ;
; ClockGenerator:C1|Step[7]~65                                                                                ; 1       ;
; ClockGenerator:C1|Add5~111                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~110                                                                                  ; 1       ;
; ClockGenerator:C1|Step[8]~64                                                                                ; 1       ;
; ClockGenerator:C1|Step[8]~63                                                                                ; 1       ;
; ClockGenerator:C1|Add5~109                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~108                                                                                  ; 1       ;
; ClockGenerator:C1|Step[9]~62                                                                                ; 1       ;
; ClockGenerator:C1|Step[9]~61                                                                                ; 1       ;
; ClockGenerator:C1|Add5~107                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~106                                                                                  ; 1       ;
; ClockGenerator:C1|Step[10]~60                                                                               ; 1       ;
; ClockGenerator:C1|Step[10]~59                                                                               ; 1       ;
; ClockGenerator:C1|Add5~105                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~104                                                                                  ; 1       ;
; ClockGenerator:C1|Step[11]~58                                                                               ; 1       ;
; ClockGenerator:C1|Step[11]~57                                                                               ; 1       ;
; ClockGenerator:C1|Add5~103                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~102                                                                                  ; 1       ;
; ClockGenerator:C1|Step[12]~56                                                                               ; 1       ;
; ClockGenerator:C1|Step[12]~55                                                                               ; 1       ;
; ClockGenerator:C1|Add5~101                                                                                  ; 1       ;
; ClockGenerator:C1|Add5~100                                                                                  ; 1       ;
; ClockGenerator:C1|Step[13]~54                                                                               ; 1       ;
; ClockGenerator:C1|Step[13]~53                                                                               ; 1       ;
; ClockGenerator:C1|Add5~99                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~98                                                                                   ; 1       ;
; ClockGenerator:C1|Step[14]~52                                                                               ; 1       ;
; ClockGenerator:C1|Step[14]~51                                                                               ; 1       ;
; ClockGenerator:C1|Add5~97                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~96                                                                                   ; 1       ;
; ClockGenerator:C1|Step[15]~50                                                                               ; 1       ;
; ClockGenerator:C1|Step[15]~49                                                                               ; 1       ;
; ClockGenerator:C1|Add5~95                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~94                                                                                   ; 1       ;
; ClockGenerator:C1|Step[16]~48                                                                               ; 1       ;
; ClockGenerator:C1|Step[16]~47                                                                               ; 1       ;
; ClockGenerator:C1|Add5~93                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~92                                                                                   ; 1       ;
; ClockGenerator:C1|Step[17]~46                                                                               ; 1       ;
; ClockGenerator:C1|Step[17]~45                                                                               ; 1       ;
; ClockGenerator:C1|Add5~91                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~90                                                                                   ; 1       ;
; ClockGenerator:C1|Step[18]~44                                                                               ; 1       ;
; ClockGenerator:C1|Step[18]~43                                                                               ; 1       ;
; ClockGenerator:C1|Add5~89                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~88                                                                                   ; 1       ;
; ClockGenerator:C1|Step[19]~42                                                                               ; 1       ;
; ClockGenerator:C1|Step[19]~41                                                                               ; 1       ;
; ClockGenerator:C1|Add5~87                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~86                                                                                   ; 1       ;
; ClockGenerator:C1|Step[20]~40                                                                               ; 1       ;
; ClockGenerator:C1|Step[20]~39                                                                               ; 1       ;
; ClockGenerator:C1|Add5~85                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~84                                                                                   ; 1       ;
; ClockGenerator:C1|Step[21]~38                                                                               ; 1       ;
; ClockGenerator:C1|Step[21]~37                                                                               ; 1       ;
; ClockGenerator:C1|Add5~83                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~82                                                                                   ; 1       ;
; ClockGenerator:C1|Step[22]~36                                                                               ; 1       ;
; ClockGenerator:C1|Step[22]~35                                                                               ; 1       ;
; ClockGenerator:C1|Add5~81                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~80                                                                                   ; 1       ;
; ClockGenerator:C1|Step[23]~34                                                                               ; 1       ;
; ClockGenerator:C1|Step[23]~33                                                                               ; 1       ;
; ClockGenerator:C1|Add5~79                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~78                                                                                   ; 1       ;
; ClockGenerator:C1|Step[24]~32                                                                               ; 1       ;
; ClockGenerator:C1|Step[24]~31                                                                               ; 1       ;
; ClockGenerator:C1|Add5~77                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~76                                                                                   ; 1       ;
; ClockGenerator:C1|Step[25]~30                                                                               ; 1       ;
; ClockGenerator:C1|Step[25]~29                                                                               ; 1       ;
; ClockGenerator:C1|Add5~75                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~74                                                                                   ; 1       ;
; ClockGenerator:C1|Step[26]~28                                                                               ; 1       ;
; ClockGenerator:C1|Step[26]~27                                                                               ; 1       ;
; ClockGenerator:C1|Add5~73                                                                                   ; 1       ;
; ClockGenerator:C1|Step[27]~26                                                                               ; 1       ;
; ClockGenerator:C1|Step[27]~25                                                                               ; 1       ;
; ClockGenerator:C1|Add5~72                                                                                   ; 1       ;
; ClockGenerator:C1|Step[28]~24                                                                               ; 1       ;
; ClockGenerator:C1|Step[28]~23                                                                               ; 1       ;
; ClockGenerator:C1|Add5~71                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~70                                                                                   ; 1       ;
; ClockGenerator:C1|Step[29]~22                                                                               ; 1       ;
; ClockGenerator:C1|Step[29]~21                                                                               ; 1       ;
; ClockGenerator:C1|Add5~69                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~68                                                                                   ; 1       ;
; ClockGenerator:C1|Step[30]~20                                                                               ; 1       ;
; ClockGenerator:C1|Step[30]~19                                                                               ; 1       ;
; ClockGenerator:C1|Add5~67                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~4                                                                                    ; 1       ;
; ClockGenerator:C1|Step[31]~16                                                                               ; 1       ;
; ClockGenerator:C1|Step[31]~15                                                                               ; 1       ;
; PWMWave:P1|SynthesisedPhase~85                                                                              ; 1       ;
; PWMWave:P1|SynthesisedPhase~84                                                                              ; 1       ;
; PWMWave:P1|SynthesisedPhase~83                                                                              ; 1       ;
; PWMWave:P1|SynthesisedPhase~82                                                                              ; 1       ;
; PWMWave:P1|SynthesisedPhase~81                                                                              ; 1       ;
; PWMWave:P2|LessThan0~10                                                                                     ; 1       ;
; PWMWave:P2|LessThan0~9                                                                                      ; 1       ;
; PWMWave:P2|LessThan0~8                                                                                      ; 1       ;
; PWMWave:P2|LessThan0~7                                                                                      ; 1       ;
; PWMWave:P2|LessThan0~6                                                                                      ; 1       ;
; PWMWave:P2|LessThan0~5                                                                                      ; 1       ;
; PWMWave:P2|LessThan0~4                                                                                      ; 1       ;
; PWMWave:P2|LessThan0~3                                                                                      ; 1       ;
; PWMWave:P2|LessThan0~2                                                                                      ; 1       ;
; PWMWave:P2|LessThan0~1                                                                                      ; 1       ;
; PWMWave:P2|LessThan0~0                                                                                      ; 1       ;
; ControlPanel:Control|Mux0~1                                                                                 ; 1       ;
; ControlPanel:Control|Mux0~0                                                                                 ; 1       ;
; ControlPanel:Control|Mux1~1                                                                                 ; 1       ;
; ControlPanel:Control|Mux1~0                                                                                 ; 1       ;
; ControlPanel:Control|Mux2~1                                                                                 ; 1       ;
; ControlPanel:Control|Mux2~0                                                                                 ; 1       ;
; ControlPanel:Control|Mux3~1                                                                                 ; 1       ;
; ControlPanel:Control|Mux3~0                                                                                 ; 1       ;
; ControlPanel:Control|Mux4~1                                                                                 ; 1       ;
; ControlPanel:Control|Mux4~0                                                                                 ; 1       ;
; ControlPanel:Control|Mux5~1                                                                                 ; 1       ;
; ControlPanel:Control|Mux5~0                                                                                 ; 1       ;
; ControlPanel:Control|Mux6~1                                                                                 ; 1       ;
; ControlPanel:Control|Mux6~0                                                                                 ; 1       ;
; ControlPanel:Control|Mux7~1                                                                                 ; 1       ;
; ControlPanel:Control|Mux7~0                                                                                 ; 1       ;
; ControlPanel:Control|Mux8~1                                                                                 ; 1       ;
; ControlPanel:Control|Mux8~0                                                                                 ; 1       ;
; ControlPanel:Control|Mux9~1                                                                                 ; 1       ;
; ControlPanel:Control|Mux9~0                                                                                 ; 1       ;
; ControlPanel:Control|Mux10~1                                                                                ; 1       ;
; ControlPanel:Control|Mux10~0                                                                                ; 1       ;
; ControlPanel:Control|Mux11~1                                                                                ; 1       ;
; ControlPanel:Control|Mux11~0                                                                                ; 1       ;
; ControlPanel:Control|Mux12~1                                                                                ; 1       ;
; ControlPanel:Control|Mux12~0                                                                                ; 1       ;
; ControlPanel:Control|Mux13~1                                                                                ; 1       ;
; ControlPanel:Control|Mux13~0                                                                                ; 1       ;
; ControlPanel:Control|Mux14~1                                                                                ; 1       ;
; ControlPanel:Control|Mux14~0                                                                                ; 1       ;
; ControlPanel:Control|Mux15~2                                                                                ; 1       ;
; ControlPanel:Control|Mux15~1                                                                                ; 1       ;
; PWMWave:P2|PWMout[0]                                                                                        ; 1       ;
; PWMWave:P1|PWMout[0]                                                                                        ; 1       ;
; ClockGenerator:C1|Add5~65                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~64                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~63                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~62                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~61                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~60                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~59                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~58                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~57                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~56                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~55                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~54                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~53                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~52                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~51                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~50                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~49                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~48                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~47                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~46                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~45                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~44                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~43                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~42                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~41                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~40                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~39                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~38                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~37                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~36                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~35                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~34                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~33                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~32                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~31                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~30                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~29                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~28                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~27                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~26                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~25                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~24                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~23                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~22                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~21                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~20                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~19                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~18                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~17                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~16                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~15                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~14                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~13                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~12                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~11                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~10                                                                                   ; 1       ;
; ClockGenerator:C1|Add5~9                                                                                    ; 1       ;
; ClockGenerator:C1|Add5~8                                                                                    ; 1       ;
; ClockGenerator:C1|Add5~7                                                                                    ; 1       ;
; ClockGenerator:C1|Add5~6                                                                                    ; 1       ;
; ClockGenerator:C1|Add5~5                                                                                    ; 1       ;
; ClockGenerator:C1|Add4~60                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~59                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~58                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~57                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~56                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~55                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~54                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~53                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~52                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~51                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~50                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~49                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~48                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~47                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~46                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~45                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~44                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~43                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~42                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~41                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~40                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~39                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~38                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~37                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~36                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~35                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~34                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~33                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~32                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~31                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~30                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~29                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~28                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~27                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~26                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~25                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~24                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~23                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~22                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~21                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~20                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~19                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~18                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~17                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~16                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~15                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~14                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~13                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~12                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~11                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~10                                                                                   ; 1       ;
; ClockGenerator:C1|Add4~9                                                                                    ; 1       ;
; ClockGenerator:C1|Add4~8                                                                                    ; 1       ;
; ClockGenerator:C1|Add4~7                                                                                    ; 1       ;
; ClockGenerator:C1|Add4~6                                                                                    ; 1       ;
; ClockGenerator:C1|Add4~5                                                                                    ; 1       ;
; ClockGenerator:C1|Add4~4                                                                                    ; 1       ;
; ClockGenerator:C1|Add4~3                                                                                    ; 1       ;
; ClockGenerator:C1|Add4~2                                                                                    ; 1       ;
; ClockGenerator:C1|Add4~1                                                                                    ; 1       ;
; ClockGenerator:C1|Add4~0                                                                                    ; 1       ;
; ClockGenerator:C1|Add3~58                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~57                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~56                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~55                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~54                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~53                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~52                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~51                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~50                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~49                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~48                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~47                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~46                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~45                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~44                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~43                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~42                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~41                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~40                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~39                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~38                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~37                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~36                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~35                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~34                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~33                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~32                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~31                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~30                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~29                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~28                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~27                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~26                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~25                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~24                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~23                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~22                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~21                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~20                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~19                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~18                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~17                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~16                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~15                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~14                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~13                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~12                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~11                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~10                                                                                   ; 1       ;
; ClockGenerator:C1|Add3~9                                                                                    ; 1       ;
; ClockGenerator:C1|Add3~8                                                                                    ; 1       ;
; ClockGenerator:C1|Add3~7                                                                                    ; 1       ;
; ClockGenerator:C1|Add3~6                                                                                    ; 1       ;
; ClockGenerator:C1|Add3~5                                                                                    ; 1       ;
; ClockGenerator:C1|Add3~4                                                                                    ; 1       ;
; ClockGenerator:C1|Add3~3                                                                                    ; 1       ;
; ClockGenerator:C1|Add3~2                                                                                    ; 1       ;
; ClockGenerator:C1|Add3~1                                                                                    ; 1       ;
; ClockGenerator:C1|Add3~0                                                                                    ; 1       ;
; ClockGenerator:C1|Add2~58                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~57                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~56                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~55                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~54                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~53                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~52                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~51                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~50                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~49                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~48                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~47                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~46                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~45                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~44                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~43                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~42                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~41                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~40                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~39                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~38                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~37                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~36                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~35                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~34                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~33                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~32                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~31                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~30                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~29                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~28                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~27                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~26                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~25                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~24                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~23                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~22                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~21                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~20                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~19                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~18                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~17                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~16                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~15                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~14                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~13                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~12                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~11                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~10                                                                                   ; 1       ;
; ClockGenerator:C1|Add2~9                                                                                    ; 1       ;
; ClockGenerator:C1|Add2~8                                                                                    ; 1       ;
; ClockGenerator:C1|Add2~7                                                                                    ; 1       ;
; ClockGenerator:C1|Add2~6                                                                                    ; 1       ;
; ClockGenerator:C1|Add2~5                                                                                    ; 1       ;
; ClockGenerator:C1|Add2~4                                                                                    ; 1       ;
; ClockGenerator:C1|Add2~3                                                                                    ; 1       ;
; ClockGenerator:C1|Add2~2                                                                                    ; 1       ;
; ClockGenerator:C1|Add2~1                                                                                    ; 1       ;
; ClockGenerator:C1|Add2~0                                                                                    ; 1       ;
; ClockGenerator:C1|Add1~62                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~61                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~60                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~59                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~58                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~57                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~56                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~55                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~54                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~53                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~52                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~51                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~50                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~49                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~48                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~47                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~46                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~45                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~44                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~43                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~42                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~41                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~40                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~39                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~38                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~37                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~36                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~35                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~34                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~33                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~32                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~31                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~30                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~29                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~28                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~27                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~26                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~25                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~24                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~23                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~22                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~21                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~20                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~19                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~18                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~17                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~16                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~15                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~14                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~13                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~12                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~11                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~10                                                                                   ; 1       ;
; ClockGenerator:C1|Add1~9                                                                                    ; 1       ;
; ClockGenerator:C1|Add1~8                                                                                    ; 1       ;
; ClockGenerator:C1|Add1~7                                                                                    ; 1       ;
; ClockGenerator:C1|Add1~6                                                                                    ; 1       ;
; ClockGenerator:C1|Add1~5                                                                                    ; 1       ;
; ClockGenerator:C1|Add1~4                                                                                    ; 1       ;
; ClockGenerator:C1|Add1~3                                                                                    ; 1       ;
; ClockGenerator:C1|Add1~2                                                                                    ; 1       ;
; ClockGenerator:C1|Add1~1                                                                                    ; 1       ;
; ClockGenerator:C1|Add1~0                                                                                    ; 1       ;
; ClockGenerator:C1|Add0~62                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~61                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~60                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~59                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~58                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~57                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~56                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~55                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~54                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~53                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~52                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~51                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~50                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~49                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~48                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~47                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~46                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~45                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~44                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~43                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~42                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~41                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~40                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~39                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~38                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~37                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~36                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~35                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~34                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~33                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~32                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~31                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~30                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~29                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~28                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~27                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~26                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~25                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~24                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~23                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~22                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~21                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~20                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~19                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~18                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~17                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~16                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~15                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~14                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~13                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~12                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~11                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~10                                                                                   ; 1       ;
; ClockGenerator:C1|Add0~9                                                                                    ; 1       ;
; ClockGenerator:C1|Add0~8                                                                                    ; 1       ;
; ClockGenerator:C1|Add0~7                                                                                    ; 1       ;
; ClockGenerator:C1|Add0~6                                                                                    ; 1       ;
; ClockGenerator:C1|Add0~5                                                                                    ; 1       ;
; ClockGenerator:C1|Add0~4                                                                                    ; 1       ;
; ClockGenerator:C1|Add0~3                                                                                    ; 1       ;
; ClockGenerator:C1|Add0~2                                                                                    ; 1       ;
; ClockGenerator:C1|Add0~1                                                                                    ; 1       ;
; ClockGenerator:C1|Add0~0                                                                                    ; 1       ;
; phase:phaseControler|Add0~52                                                                                ; 1       ;
; phase:phaseControler|Add0~51                                                                                ; 1       ;
; phase:phaseControler|Add0~50                                                                                ; 1       ;
; phase:phaseControler|Add0~49                                                                                ; 1       ;
; phase:phaseControler|Add0~48                                                                                ; 1       ;
; phase:phaseControler|Add0~47                                                                                ; 1       ;
; phase:phaseControler|Add0~46                                                                                ; 1       ;
; phase:phaseControler|Add0~45                                                                                ; 1       ;
; phase:phaseControler|Add0~44                                                                                ; 1       ;
; phase:phaseControler|Add0~43                                                                                ; 1       ;
; phase:phaseControler|Add0~42                                                                                ; 1       ;
; phase:phaseControler|Add0~41                                                                                ; 1       ;
; phase:phaseControler|Add0~40                                                                                ; 1       ;
; phase:phaseControler|Add0~39                                                                                ; 1       ;
; phase:phaseControler|Add0~38                                                                                ; 1       ;
; phase:phaseControler|Add0~37                                                                                ; 1       ;
; phase:phaseControler|Add0~36                                                                                ; 1       ;
; phase:phaseControler|Add0~35                                                                                ; 1       ;
; phase:phaseControler|Add0~34                                                                                ; 1       ;
; phase:phaseControler|Add0~33                                                                                ; 1       ;
; phase:phaseControler|Add0~32                                                                                ; 1       ;
; phase:phaseControler|Add0~31                                                                                ; 1       ;
; phase:phaseControler|Add0~30                                                                                ; 1       ;
; phase:phaseControler|Add0~29                                                                                ; 1       ;
; phase:phaseControler|Add0~28                                                                                ; 1       ;
; phase:phaseControler|Add0~27                                                                                ; 1       ;
; phase:phaseControler|Add0~26                                                                                ; 1       ;
; phase:phaseControler|Add0~25                                                                                ; 1       ;
; phase:phaseControler|Add0~24                                                                                ; 1       ;
; phase:phaseControler|Add0~23                                                                                ; 1       ;
; phase:phaseControler|Add0~22                                                                                ; 1       ;
; phase:phaseControler|Add0~21                                                                                ; 1       ;
; phase:phaseControler|Add0~20                                                                                ; 1       ;
; phase:phaseControler|Add0~19                                                                                ; 1       ;
; phase:phaseControler|Add0~18                                                                                ; 1       ;
; phase:phaseControler|Add0~17                                                                                ; 1       ;
; phase:phaseControler|Add0~16                                                                                ; 1       ;
; phase:phaseControler|Add0~15                                                                                ; 1       ;
; phase:phaseControler|Add0~14                                                                                ; 1       ;
; phase:phaseControler|Add0~13                                                                                ; 1       ;
; phase:phaseControler|Add0~12                                                                                ; 1       ;
; phase:phaseControler|Add0~11                                                                                ; 1       ;
; phase:phaseControler|Add0~10                                                                                ; 1       ;
; phase:phaseControler|Add0~9                                                                                 ; 1       ;
; phase:phaseControler|Add0~8                                                                                 ; 1       ;
; phase:phaseControler|Add0~7                                                                                 ; 1       ;
; phase:phaseControler|Add0~6                                                                                 ; 1       ;
; phase:phaseControler|Add0~5                                                                                 ; 1       ;
; phase:phaseControler|Add0~4                                                                                 ; 1       ;
; phase:phaseControler|Add0~3                                                                                 ; 1       ;
; phase:phaseControler|Add0~2                                                                                 ; 1       ;
; phase:phaseControler|Add0~1                                                                                 ; 1       ;
; phase:phaseControler|Add0~0                                                                                 ; 1       ;
; PWMWave:P1|address[31]~94                                                                                   ; 1       ;
; PWMWave:P1|address[30]~93                                                                                   ; 1       ;
; PWMWave:P1|address[30]~92                                                                                   ; 1       ;
; PWMWave:P1|address[29]~91                                                                                   ; 1       ;
; PWMWave:P1|address[29]~90                                                                                   ; 1       ;
; PWMWave:P1|address[28]~89                                                                                   ; 1       ;
; PWMWave:P1|address[28]~88                                                                                   ; 1       ;
; PWMWave:P1|address[27]~87                                                                                   ; 1       ;
; PWMWave:P1|address[27]~86                                                                                   ; 1       ;
; PWMWave:P1|address[26]~85                                                                                   ; 1       ;
; PWMWave:P1|address[26]~84                                                                                   ; 1       ;
; PWMWave:P1|address[25]~83                                                                                   ; 1       ;
; PWMWave:P1|address[25]~82                                                                                   ; 1       ;
; PWMWave:P1|address[24]~81                                                                                   ; 1       ;
; PWMWave:P1|address[24]~80                                                                                   ; 1       ;
; PWMWave:P1|address[23]~79                                                                                   ; 1       ;
; PWMWave:P1|address[23]~78                                                                                   ; 1       ;
; PWMWave:P1|address[22]~77                                                                                   ; 1       ;
; PWMWave:P1|address[22]~76                                                                                   ; 1       ;
; PWMWave:P1|address[21]~75                                                                                   ; 1       ;
; PWMWave:P1|address[21]~74                                                                                   ; 1       ;
; PWMWave:P1|address[20]~73                                                                                   ; 1       ;
; PWMWave:P1|address[20]~72                                                                                   ; 1       ;
; PWMWave:P1|address[19]~71                                                                                   ; 1       ;
; PWMWave:P1|address[19]~70                                                                                   ; 1       ;
; PWMWave:P1|address[18]~69                                                                                   ; 1       ;
; PWMWave:P1|address[18]~68                                                                                   ; 1       ;
; PWMWave:P1|address[17]~67                                                                                   ; 1       ;
; PWMWave:P1|address[17]~66                                                                                   ; 1       ;
; PWMWave:P1|address[16]~65                                                                                   ; 1       ;
; PWMWave:P1|address[16]~64                                                                                   ; 1       ;
; PWMWave:P1|address[15]~63                                                                                   ; 1       ;
; PWMWave:P1|address[15]~62                                                                                   ; 1       ;
; PWMWave:P1|address[14]~61                                                                                   ; 1       ;
; PWMWave:P1|address[14]~60                                                                                   ; 1       ;
; PWMWave:P1|address[13]~59                                                                                   ; 1       ;
; PWMWave:P1|address[13]~58                                                                                   ; 1       ;
; PWMWave:P1|address[12]~57                                                                                   ; 1       ;
; PWMWave:P1|address[12]~56                                                                                   ; 1       ;
; PWMWave:P1|address[11]~55                                                                                   ; 1       ;
; PWMWave:P1|address[11]~54                                                                                   ; 1       ;
; PWMWave:P1|address[10]~53                                                                                   ; 1       ;
; PWMWave:P1|address[10]~52                                                                                   ; 1       ;
; PWMWave:P1|address[9]~51                                                                                    ; 1       ;
; PWMWave:P1|address[9]~50                                                                                    ; 1       ;
; PWMWave:P1|address[8]~49                                                                                    ; 1       ;
; PWMWave:P1|address[8]~48                                                                                    ; 1       ;
; PWMWave:P1|address[7]~47                                                                                    ; 1       ;
; PWMWave:P1|address[7]~46                                                                                    ; 1       ;
; PWMWave:P1|address[6]~45                                                                                    ; 1       ;
; PWMWave:P1|address[6]~44                                                                                    ; 1       ;
; PWMWave:P1|address[5]~43                                                                                    ; 1       ;
; PWMWave:P1|address[5]~42                                                                                    ; 1       ;
; PWMWave:P1|address[4]~41                                                                                    ; 1       ;
; PWMWave:P1|address[4]~40                                                                                    ; 1       ;
; PWMWave:P1|address[3]~39                                                                                    ; 1       ;
; PWMWave:P1|address[3]~38                                                                                    ; 1       ;
; PWMWave:P1|address[2]~37                                                                                    ; 1       ;
; PWMWave:P1|address[2]~36                                                                                    ; 1       ;
; PWMWave:P1|address[1]~35                                                                                    ; 1       ;
; PWMWave:P1|address[1]~34                                                                                    ; 1       ;
; PWMWave:P1|address[0]~33                                                                                    ; 1       ;
; PWMWave:P1|address[0]~32                                                                                    ; 1       ;
; PWMWave:P1|SynthesisedPhase[31]~79                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[30]~78                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[30]~77                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[29]~76                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[29]~75                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[28]~74                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[28]~73                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[27]~72                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[27]~71                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[26]~70                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[26]~69                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[25]~68                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[25]~67                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[24]~66                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[24]~65                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[23]~64                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[23]~63                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[22]~62                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[22]~61                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[21]~60                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[21]~59                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[20]~58                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[20]~57                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[19]~56                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[19]~55                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[18]~54                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[18]~53                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[17]~52                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[17]~51                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[16]~50                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[16]~49                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[15]~48                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[15]~47                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[14]~46                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[14]~45                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[13]~44                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[13]~43                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[12]~42                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[12]~41                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[11]~40                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[11]~39                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[10]~38                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[10]~37                                                                          ; 1       ;
; PWMWave:P1|SynthesisedPhase[9]~36                                                                           ; 1       ;
; PWMWave:P1|SynthesisedPhase[9]~35                                                                           ; 1       ;
; PWMWave:P1|SynthesisedPhase[8]~34                                                                           ; 1       ;
; PWMWave:P1|SynthesisedPhase[8]~33                                                                           ; 1       ;
; PWMWave:P1|SynthesisedPhase[7]~32                                                                           ; 1       ;
; PWMWave:P1|SynthesisedPhase[7]~31                                                                           ; 1       ;
; PWMWave:P1|SynthesisedPhase[6]~30                                                                           ; 1       ;
; PWMWave:P1|SynthesisedPhase[6]~29                                                                           ; 1       ;
; PWMWave:P1|SynthesisedPhase[5]~28                                                                           ; 1       ;
; PWMWave:P1|SynthesisedPhase[5]~27                                                                           ; 1       ;
; PWMWave:P1|LessThan0~62                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~61                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~59                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~57                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~55                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~53                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~51                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~49                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~47                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~45                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~43                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~41                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~39                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~37                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~35                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~33                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~31                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~29                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~27                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~25                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~23                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~21                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~19                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~17                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~15                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~13                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~11                                                                                     ; 1       ;
; PWMWave:P1|LessThan0~9                                                                                      ; 1       ;
; PWMWave:P1|LessThan0~7                                                                                      ; 1       ;
; PWMWave:P1|LessThan0~5                                                                                      ; 1       ;
; PWMWave:P1|LessThan0~3                                                                                      ; 1       ;
; PWMWave:P1|LessThan0~1                                                                                      ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[15]               ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[14]               ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[15] ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[14] ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[13]               ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[12]               ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[13] ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[12] ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[11]               ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[10]               ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[11] ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[10] ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[9]                ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[8]                ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[9]  ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[8]  ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[7]                ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[6]                ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[7]  ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[6]  ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[5]                ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[4]                ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[5]  ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[4]  ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[3]                ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[2]                ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[3]  ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[2]  ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[1]                ; 1       ;
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|q_a[0]                ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[1]  ; 1       ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|q_a[0]  ; 1       ;
+-------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                           ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                 ; Location                                                                                                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; SinWave:S1|SinROM:ROM1|altsyncram:altsyncram_component|altsyncram_th71:auto_generated|ALTSYNCRAM               ; AUTO ; ROM  ; Single Clock ; 4096         ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 65536 ; 4096                        ; 16                          ; --                          ; --                          ; 65536               ; 16   ; SineTable.mif       ; M4K_X11_Y6, M4K_X11_Y7, M4K_X11_Y8, M4K_X11_Y1, M4K_X11_Y5, M4K_X23_Y4, M4K_X23_Y5, M4K_X11_Y9, M4K_X23_Y11, M4K_X11_Y11, M4K_X11_Y2, M4K_X11_Y4, M4K_X23_Y2, M4K_X11_Y12, M4K_X11_Y10, M4K_X23_Y10 ; Don't care           ; Don't care      ; Don't care      ;
; TriangularWave:T1|TriangularROM:ROM1|altsyncram:altsyncram_component|altsyncram_1681:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 2048         ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768 ; 2048                        ; 16                          ; --                          ; --                          ; 32768               ; 8    ; TriangularTable.mif ; M4K_X23_Y6, M4K_X23_Y7, M4K_X23_Y3, M4K_X23_Y9, M4K_X11_Y13, M4K_X11_Y3, M4K_X23_Y8, M4K_X23_Y12                                                                                                    ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,090 / 15,666 ( 7 % ) ;
; C16 interconnects           ; 10 / 812 ( 1 % )       ;
; C4 interconnects            ; 516 / 11,424 ( 5 % )   ;
; Direct links                ; 87 / 15,666 ( < 1 % )  ;
; Global clocks               ; 3 / 8 ( 38 % )         ;
; Local interconnects         ; 235 / 4,608 ( 5 % )    ;
; R24 interconnects           ; 17 / 652 ( 3 % )       ;
; R4 interconnects            ; 783 / 13,328 ( 6 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.32) ; Number of LABs  (Total = 41) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 2                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 3                            ;
; 14                                          ; 3                            ;
; 15                                          ; 10                           ;
; 16                                          ; 18                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.27) ; Number of LABs  (Total = 41) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 7                            ;
; 1 Sync. clear                      ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.17) ; Number of LABs  (Total = 41) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 3                            ;
; 14                                           ; 3                            ;
; 15                                           ; 9                            ;
; 16                                           ; 11                           ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.27) ; Number of LABs  (Total = 41) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 1                            ;
; 3                                               ; 10                           ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 0                            ;
; 7                                               ; 0                            ;
; 8                                               ; 2                            ;
; 9                                               ; 1                            ;
; 10                                              ; 0                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 6                            ;
; 16                                              ; 11                           ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 18.88) ; Number of LABs  (Total = 41) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 6                            ;
; 17                                           ; 6                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 5                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 0                            ;
; 33                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                 ;
+--------------------+----------------------+-------------------+
; Source Clock(s)    ; Destination Clock(s) ; Delay Added in ns ;
+--------------------+----------------------+-------------------+
; I/O                ; SwitchMicroadd       ; 19.6              ;
; SwitchMicroadd,I/O ; SwitchMicroadd       ; 5.5               ;
+--------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                               ;
+----------------------------+----------------------------+-------------------+
; Source Register            ; Destination Register       ; Delay Added in ns ;
+----------------------------+----------------------------+-------------------+
; SwitchMicroadd             ; ClockGenerator:C1|Step[11] ; 1.510             ;
; SwitchMicrosub             ; ClockGenerator:C1|Step[11] ; 1.351             ;
; Switchadd                  ; ClockGenerator:C1|Step[11] ; 1.351             ;
; Switchsub                  ; ClockGenerator:C1|Step[11] ; 1.351             ;
; ClockGenerator:C1|Step[11] ; ClockGenerator:C1|Step[11] ; 0.773             ;
; ClockGenerator:C1|Step[10] ; ClockGenerator:C1|Step[11] ; 0.773             ;
; ClockGenerator:C1|Step[9]  ; ClockGenerator:C1|Step[11] ; 0.773             ;
; ClockGenerator:C1|Step[8]  ; ClockGenerator:C1|Step[11] ; 0.773             ;
; ClockGenerator:C1|Step[7]  ; ClockGenerator:C1|Step[11] ; 0.773             ;
; ClockGenerator:C1|Step[6]  ; ClockGenerator:C1|Step[11] ; 0.773             ;
; ClockGenerator:C1|Step[5]  ; ClockGenerator:C1|Step[11] ; 0.773             ;
; ClockGenerator:C1|Step[4]  ; ClockGenerator:C1|Step[11] ; 0.773             ;
; ClockGenerator:C1|Step[3]  ; ClockGenerator:C1|Step[11] ; 0.773             ;
; ClockGenerator:C1|Step[2]  ; ClockGenerator:C1|Step[11] ; 0.773             ;
; ClockGenerator:C1|Step[1]  ; ClockGenerator:C1|Step[11] ; 0.602             ;
; ClockGenerator:C1|Step[0]  ; ClockGenerator:C1|Step[11] ; 0.602             ;
; ClockGenerator:C1|Step[18] ; ClockGenerator:C1|Step[18] ; 0.495             ;
; ClockGenerator:C1|Step[17] ; ClockGenerator:C1|Step[18] ; 0.495             ;
; ClockGenerator:C1|Step[16] ; ClockGenerator:C1|Step[18] ; 0.495             ;
; ClockGenerator:C1|Step[15] ; ClockGenerator:C1|Step[18] ; 0.495             ;
; ClockGenerator:C1|Step[14] ; ClockGenerator:C1|Step[18] ; 0.495             ;
; ClockGenerator:C1|Step[13] ; ClockGenerator:C1|Step[18] ; 0.495             ;
; ClockGenerator:C1|Step[12] ; ClockGenerator:C1|Step[18] ; 0.495             ;
; SwitchNanosub              ; ClockGenerator:C1|Step[11] ; 0.401             ;
; SwitchNanoadd              ; ClockGenerator:C1|Step[11] ; 0.401             ;
; ClockGenerator:C1|Step[28] ; ClockGenerator:C1|Step[28] ; 0.259             ;
; ClockGenerator:C1|Step[27] ; ClockGenerator:C1|Step[28] ; 0.259             ;
; ClockGenerator:C1|Step[26] ; ClockGenerator:C1|Step[28] ; 0.259             ;
; ClockGenerator:C1|Step[25] ; ClockGenerator:C1|Step[28] ; 0.259             ;
; ClockGenerator:C1|Step[24] ; ClockGenerator:C1|Step[28] ; 0.259             ;
; ClockGenerator:C1|Step[23] ; ClockGenerator:C1|Step[28] ; 0.259             ;
; ClockGenerator:C1|Step[22] ; ClockGenerator:C1|Step[28] ; 0.259             ;
; ClockGenerator:C1|Step[21] ; ClockGenerator:C1|Step[28] ; 0.259             ;
; ClockGenerator:C1|Step[20] ; ClockGenerator:C1|Step[28] ; 0.259             ;
; ClockGenerator:C1|Step[19] ; ClockGenerator:C1|Step[28] ; 0.259             ;
; ClockGenerator:C1|Step[30] ; ClockGenerator:C1|Step[30] ; 0.097             ;
; ClockGenerator:C1|Step[29] ; ClockGenerator:C1|Step[30] ; 0.097             ;
+----------------------------+----------------------------+-------------------+
Note: This table only shows the top 37 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2C5Q208C8 for design "DirectDigitalSynthesizer"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5Q208I8 is compatible
    Info (176445): Device EP2C8Q208C8 is compatible
    Info (176445): Device EP2C8Q208I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 108
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 60 pins of 60 total pins
    Info (169086): Pin SignalOut[0] not assigned to an exact location on the device
    Info (169086): Pin SignalOut[1] not assigned to an exact location on the device
    Info (169086): Pin SignalOut[2] not assigned to an exact location on the device
    Info (169086): Pin SignalOut[3] not assigned to an exact location on the device
    Info (169086): Pin SignalOut[4] not assigned to an exact location on the device
    Info (169086): Pin SignalOut[5] not assigned to an exact location on the device
    Info (169086): Pin SignalOut[6] not assigned to an exact location on the device
    Info (169086): Pin SignalOut[7] not assigned to an exact location on the device
    Info (169086): Pin SignalOut[8] not assigned to an exact location on the device
    Info (169086): Pin SignalOut[9] not assigned to an exact location on the device
    Info (169086): Pin SignalOut[10] not assigned to an exact location on the device
    Info (169086): Pin SignalOut[11] not assigned to an exact location on the device
    Info (169086): Pin SignalOut[12] not assigned to an exact location on the device
    Info (169086): Pin SignalOut[13] not assigned to an exact location on the device
    Info (169086): Pin SignalOut[14] not assigned to an exact location on the device
    Info (169086): Pin SignalOut[15] not assigned to an exact location on the device
    Info (169086): Pin OutMode[1] not assigned to an exact location on the device
    Info (169086): Pin OutMode[0] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[31] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[30] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[29] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[28] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[27] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[26] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[25] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[24] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[23] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[22] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[21] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[20] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[19] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[18] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[17] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[16] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[15] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[14] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[13] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[12] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[11] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[10] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[9] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[8] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[7] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[6] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[5] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[4] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[3] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[2] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[1] not assigned to an exact location on the device
    Info (169086): Pin PWMDuty[0] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin reset not assigned to an exact location on the device
    Info (169086): Pin phasesub not assigned to an exact location on the device
    Info (169086): Pin phaseadd not assigned to an exact location on the device
    Info (169086): Pin SwitchNanosub not assigned to an exact location on the device
    Info (169086): Pin SwitchMicrosub not assigned to an exact location on the device
    Info (169086): Pin SwitchMicroadd not assigned to an exact location on the device
    Info (169086): Pin Switchadd not assigned to an exact location on the device
    Info (169086): Pin Switchsub not assigned to an exact location on the device
    Info (169086): Pin SwitchNanoadd not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 59 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DirectDigitalSynthesizer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN 23 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node ClockGenerator:C1|Step[31]~78 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node phase:phaseControler|phase[31]~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 59 (unused VREF, 3.3V VCCIO, 43 input, 16 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  36 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 7% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.53 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 16 output pins without output pin load capacitance assignment
    Info (306007): Pin "SignalOut[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SignalOut[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SignalOut[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SignalOut[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SignalOut[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SignalOut[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SignalOut[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SignalOut[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SignalOut[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SignalOut[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SignalOut[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SignalOut[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SignalOut[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SignalOut[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SignalOut[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SignalOut[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/m1899/Desktop/DDSProject/output_files/DirectDigitalSynthesizer.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5247 megabytes
    Info: Processing ended: Thu Jun 27 17:48:28 2019
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/m1899/Desktop/DDSProject/output_files/DirectDigitalSynthesizer.fit.smsg.


