# RISC-V em System C
Projeto Final de Modelagem em Sistemas de Silício - 2017/1

## Tarefas
- [ ] Implementar processador
- [ ] Implementar uma memória cache de nível 1 (interna ao processador)
- [ ] Implementar uma conexão ao roteador (com criação de um módulo Shell)
