Ge atoms formed a wetting layer of about 
2.5 ML in thickness on substrate surface and 
the growth mode transited into 3D islands 
(density: 3×1010/cm2.) with an averaged size 
of 20 nm in diameter. A kinetic study was 
performed which shows that Ge growth on 
Si(100) from GeH4 during the wetting layer 
growth stage exhibited an activation energy 
of 27.7 kcal/mol, much larger than that (2.5 
kcal/mol) for the subsequent 3D nuclei 
formation stage.  
Keywords: Nano-scaled heterostructure, 
Silicon wafer, Ge QDs, Selectively epitaxial 
growth, Self-assembly. 
 
二、前言  
  進入 21 世紀的新產業，不管是情報
技術（information technology, IT）或是生
物技術(biotechnology)，都將與所謂由原子
或 分 子 為 出 發 點 的 ” 原 子 與 分 子 技
術”(atomic & molecular technology)脫不了
關係。換言之，若無”原子與分子技術”作
基礎，將無法期待有十分的成果。將此種
技術視為新世紀產業的共同基礎，已成為
先端科技者間的定見。日本政府於 2001
年策定奈米技術與奈米材料為重點研究發
展的四大領域之一[1]，並結合產官學的研
究資源極力發展奈米科技。而我國政府亦
思考如何開創繼 IC 半導體產業之後的另
一新技術產業，近年來亦選定奈米科技為
優先提倡發展的策略性科技之一，之所以
選定此一策略性產業開發的情勢為目前先
進國家在奈米技術的發展及應用也只在萌
芽階段期，若是我們能利用本國在半導
體、電子相關產業既有的優勢，及早投入
奈米材料/技術的研發，先期掌握一些關鍵
技術與智慧財產權，應十分有潛力能夠繼
半導體產業之後在未來全球的奈米科技產
業佈局中獲取重要的地位。 
奈米技術發展的理由之一，可以矽半
導體產業製作在 1990 年以後面臨了極快
速的發展，特別是隨著 ULSI 的記憶容量
增大時的元件尺寸微小化，如 DRAM 元件
的構成之一：金屬氧化物半導體 (metal 
oxide semiconductor, MOS)電晶體中閘極
(gate)電極處的氧化絕緣膜厚度於進入最
小設計尺寸為 90 奈米時將小於 2 個奈米，
這表示半導體技術即將必須因應到奈米的
技術範圍。另一個值得注意的發展為藉由
原子間有秩序的結合而形成尺寸約為數十
埃且有特殊物性的聚集體，如在 1990 年代
被發現的碳六十（carbon sixty, C60）及碳
微管（carbon nanotube）等[2]。此種新物
質的發現代表由原子出發，經某種化學反
應機制構築出特殊的奈米結構，即所謂由
下往上(bottom up)的技術將成為未來奈米
材料或元件的可能製作技術之一。相對於
此，前述的 IC 半導體製作利用微影、蝕刻
等複雜的微細加工所代表的由上往下(top 
down)的技術，也將面臨到如何因應在數
百至數十奈米的尺寸領域。近年來被提出
的另一思考模式則為乾脆採用 bottom up
的方式，利用原子/分子經由適當的自我組
織（self-assembly）機制直接形成所要功能
的元件構成[3]，來因應未來奈米半導體元
件的製作。 
廣義來說，奈米結構的材料或元件會因
結構上的效應而具有諸如：(1)表面效應的
顯著:如即使化性相當穩定的金原子當以
奈米粒子形式存在時亦會顯示出極佳的觸
媒效果[4]；(2)量子效果:如量子點雷射、
單一電子元件(single electron devices)；(3)
特殊分子或分子聚集體(cluster)如 C60、
DNA 的存在而具有的特性與功能。然而要
實際運用上述之特性時，必需先建立出合
層為層狀成長而之後卻變為三次元島狀的
Stranski-Krastanov 成長模式  (SK-model)
亦為一個自我組織的例子。最近 Kanayama
等人嘗試以單一分散的 Si6 聚合體(clusters)
令其沈降到單晶矽(Si (111))基材上，並利
用 STM 觀察 clusters 自我組織的情形，嘗
試找出其配置的機構以及控制自我組織的
變數。他們發現這些 clusters 會以 Si (111)
清淨表面上的 step 為起點進行自我組織
[18-20]。但是現階段而言，使用由下往上
bottom up 的手法包括利用自我組織的現
像來製作奈米結構，對於初期形成的點結
構排列的規則性控制往往無法完全掌握，
如此一來成長之後的奈米結構的配置規則
性或大小均勻性欠佳，是一極代解決的問
題。由於此種利用自我組織的手法十分被
期待，為競相探求的重要課題之一。 
另一方面，以當今既有的半導體元件
製作諸如熱氧化、成膜、曝光顯影、蝕刻
等技術為基礎，延伸應用到奈米結構的製
作上可說是與現實技術距離最短也是最積
極被提案及開發的方向。在矽基材上製作
出矽或者是其它半導體相關材質的奈米結
構（包括點及線）已成為奈米領域光學及
電子元件的共同基礎。建立在矽基材上的
奈米結構製作技術已成為一重要的研發課
題。近年來利用矽奈米結構的量子效應已
經 有 一 些 如 共 振 隧 道 元 件 (resonant 
tunneling device)、量子點雷射(quantum-dot 
laser) 、 單 電 子 電 晶 體 (single electron 
transistor)以及量子點懸浮閘極記憶體
(quantum-dot floating gate memory)的元件
應用被提案出來[21,22]。一般咸信為了增
進奈米元件的性能，奈米結構的尺寸(size)
及形態(morphology)均勻性，以及在單位
面積上的結構列陣分佈密度(array density)
控制是十分關鍵的因子。 
有關在矽基材上製作奈米結構已有一
些提案，例如，Fujita 等人[23-26]提案使
用電子束照射在覆蓋有極薄氧化層（約
7Å）的矽（Si (111)）基材上，被照射之處
的氧化矽層會進行熱脫離而形成局部清淨
的矽露出區域。之後他們再利用選擇性的
蒸鍍法在矽露出處形成寬度約 10nm 的鍺
量子點或線。其利用的便是電子束的高能
量(30 eV 以上)使氧化矽轉變為較具揮發
性的 SiO 而在一定的溫度下脫離。至於選
擇性蒸鍍鍺的部分更巧妙地利用鍺在氧化
矽層表面會進行 Ge + SiO2 → GeO + SiO
的反應而脫掉揮發性較高的GeO及SiO來
達成。上述提案僅對在矽基材上製作鍺之
奈米結構有效，為偏物理性的操作手法。
當欲將矽或其它代表性半導體的奈米構造
有效率且精確地製作在大尺寸晶圓內的所
要位置時，顯然較無法適用。但這個提案
的架構仍具有意義。若是能將此一架構進
一步工程體系化，則應可成為奈米領域的
元件製作實用化的可行技術。此一課題個
人認為也應是講究程序開發的化工工程師
(chemical engineer)可以著力的地方。 
本研究針對如何在矽基材上製作奈米結
構提案一可行的程序，其概念(如圖一所示)
包括: 1. 基材上奈米程度之覆罩層(mask 
layer)的製作；2. 在所要位置進行奈米結
構區域的描繪；3. 在描繪出的奈米區域進
行選擇性的成長或蝕刻，但對在非描繪區
域則否。首先我們將研究重點將放在相關
連的三個奈米結構製作中的選擇性成長的
部分，亦即對如何在矽基材上以選擇性
CVD 法成長出量子點結構做提案。考慮如
何製造先驅物於基材上兩種不同的表面，
即欲成長的矽窗口以及不欲成長的覆蓋氧
化矽上，能有選擇性成長的行為，我們認
為單純利用這兩種表面上的終端官能基與
先驅物分子間之相互作用力差異應是一可
行的策略。一個具體的成功例子如設計一
四、結果與討論  
本計畫乃根據先前已建立的矽晶圓
上同質或金屬的選擇性成長模式，使用分
解溫度較低的 GeH4 為原料，考慮如何在
矽窗口及超薄氧化矽表面上創造出選擇性
成長的條件。圖四為一原子力顯微鏡
的表面掃描圖，顯示於 580oC 下以
反應壓力約 10-4 Torr的GeH4於不同終端
表面，經 3 分鐘的反應成長表面形態。結
果發現，相對於在 SiO2 上沒有任何鍺量子
點成長發生，在 Si-H 終端的表面可成長出
直徑約為 15～20nm 的 Ge 量子點。另外可
由圖五的 XPS Ge 2p3/2 的細掃描圖譜確定
沒有任何的鍺沉積在 SiO2 表面。這表示鍺
在 Si-H 與 Si-O 不同終端表面確實具有選
擇性的成長行為。 
圖六為一原子力顯微鏡的表面
掃瞄圖，顯示於 500oC 下以反應壓
力約 10-5 Torr 的 GeH4於 Si(100)基材上經
3～8 分鐘的成長之表面形態。結果發現，
在 6 分鐘的成長時間內並無明顯的成核現
象發生，表面粗糙度僅有 0.14nm，顯示此
為鍺濕層的成長階段。在反應時間超過 7.5
分鐘後，開始有明顯且尺寸均勻的鍺核出
現，密度約為 3×1010/cm2，大小約在 20 
nm 左右。這結果顯示鍺核在基材表面已
具有足夠的動能來移動而聚集成較大的鍺
核，且在超過鍺核形成的臨界濕層厚度
(critical thickness)後，持續有為數不少的鍺
核形成。這顯示，GeH4 於 Si(100)基材上
成長確實依循著 S-K 模式。  
此外，本實驗使用的 UHV-CVD 系統
連結有可進行即場式表面鍵結分析的光電
子能譜儀(XPS)。在完成 GeH4-CVD 實驗
後，可以在不曝露大氣的氣氛下，直接傳
送到 XPS 分析腔體，以進行晶片表面鍵結
組成的分析。量測之鍺光電子訊號強度可
經由 Beer’s Law [31]計算可得到不同反應
時間下鍺成長的等效厚度。 
圖七即為鍺在不同晶面之矽基材上所
成長出的鍺厚度對成長時間的關係。結果
可發現，GeH4-CVD 在矽晶上的異質磊晶
過程之成長速率並非呈現線性關係。如在
Si(100)基材上，溫度 500oC 下反應時間在
6 分鐘內，鍺的沈積具有線性的成長速
率；當反應時間超過 7.5 分鐘後，鍺的等
效厚度突然增加到 5.2 ML，約為 6 分鐘時
的 2 倍。這可能是當到達 7.5 分鐘的反應
時間時，鍺濕層已經超過臨界厚度，此時
膜層中即會因累積的應力過大而使得之後
轉變為島狀成長。從 XPS 表面組成的量測
與圖六中觀察到的 AFM 表面影像可知，
GeH4-CVD 的異質磊晶成長分別在濕層及
初始 3D 鍺核的成長階段，具有不同成長
速率。此外發現，無論成長溫度的高低，
在 Si(111)基材上的成長速率皆比在 Si(100)
基材表面來的慢。 
以成長速率對反應溫度倒數做阿瑞尼
士圖，如圖八所示，可得到濕層的成長與
初始 3D 成核階段下的反應活化能。鍺在
Si(100)及 Si(111)基材上成長濕層階段的
活化能分別為 27.7 及 19.4 kcal/mol，鍺在
Si(100)及 Si(111)基材上成長初始 3D 成核
階段的活化能皆約為 2.5 kcal/mol。有文獻
報導[32]，GeH4-CVD 系統中在溫度 375oC
以上的反應速率決定步驟為 GeH4 在基材
表面的解離吸附(chemisorption)，並由連續
膜的長膜速率所得到的活化能小於 5 
kcal/mol。這與本研究使用即場式 XPS 的
量測來獲得初始鍺在表面成長的活化能
(27.7 kcal/mol)大為不同。對此，我們認為
在本實驗中，於在反應之前 Si 基材表面已
經藉 600oC 高溫處理而脫氫，有可能已經
形成Si(100) 2×1的重構表面。之後當GeH4
反應氣體於 450oC～550oC 間在 Si(100) 
2×1 表面上解離吸附的同時，GeH4 上的氫
Phys. Lett., 78, 3720 (2001). 
21. P. M. Tersoff, G. Mederios- Riberio, Mater. Res. 
Bull. 21, 50 (1996). 
22. A. Balandin, K. L. Wang, Superlatt. Microstruct. 
25, 509 (1999). 
23. S. Fujita, S. Maruno, H. watanabe and M. 
Ichikawa, Appl. Phys. Lett., 69, 638 (1996). 
24. S. Fujita, S. Maruno, H. Watanabe and M. 
Ichikawa, J. Vac. Sci. Technol. A15, 1493 
(1997). 
25. A. A. Shklyaev, M. Shibata and M. Ichikawa, 
Appl. Phys. Lett., 72, 320 (1998). 
26. A. A. Shklyaev, M. Shibata and M. Ichikawa, 
Phys. Rev., B62, 1540 (2000). 
27. S. A. Chaparro, Y. Zhang, J. Drucker, D. 
Chandrasekhar, D. J. Smith, J. Appl. Phys., 87, 
2245 (2000). 
28. V. Zela, I. Pietzonka, T. Sass, C. Thelander, S. 
Jeppesen, , Physica E, 13, 1013 (2002). 
29. T. I. Kamins, E. C. Carr, R. S. Williams, S. J. 
Rosner, J. Appl. Phys., 81, 211, (1997).  
30. J. Tersoff, C. Teichert, M. G. Lagally, Phys. Rev. 
Lett., 76, 1675, (1996). 
31.  J. C. Vickerman, “Surface Analysis – The 
Principle Techniques”, John Wily & Sons, New 
York, chap. 3, 60 (1997). 
32. B. Cunningham, O. Chu, S. Akbar, Appl. Phys. 
Lett. 59, 3574 (1991).  
33. M. Liehr, C. M. Greenlief, S. R. Kasi, M. 
Offenberg, Appl. Phys. Lett. 56, 629 (1991). 
 
2.電子束微影(electron beam 
lithography) 描繪定義出奈米點線面區域
Probe tip
electron/ion
beam
3. 選擇性成長/蝕刻
(selective growth/etching)
1. 超薄覆罩層(mask layer)
Silicon wafer  
圖一  矽基材上製作奈米結構程序示意圖  
 
 
 
Sub-
chamber
X-ray
source
AES
Main-
chamber
Energy
 analyser
Neutralisation
 gun
Magnetic
manipulator
Sample stage
Ar gas
 supplying
 system
Transport
chamber
Gas
adsorption
treatment
chamber
UHV-CVD
chamber
Load-lock
system
Magnetic
manipulator
GeH4
Treatment
 gas
Magnetic
manipulator
RHEED
圖三 實驗裝置系統: 包含虛線部分 X 光光電子
分光 / 歐傑電子分光量測系統  (XPS/AES) 及
UHV-CVD 成長系統示意圖。 
 
 
圖四  AFM 影像圖顯示於 GeH4於Si(100)基材
上不同終端基表面經 3 分鐘反應時間的選擇性成
長。(a) Si-OH 終端，(b) Si-H 終端。 
 
 
 
(a)                                      (b)
1μm 1μm    
圖二  以外殼帶負電荷的Ru(hfac)2(CO)2為先驅物在 
(a)H-終端(b)OH-終端矽基材表面的沈積AFM表面影像
圖  
(a) (b) 
