TimeQuest Timing Analyzer report for Chen_Kevin_16x4SRAM
Mon Mar 04 17:30:50 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Chen_Kevin_CS'
 12. Slow Model Hold: 'Chen_Kevin_CS'
 13. Slow Model Minimum Pulse Width: 'Chen_Kevin_CS'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'Chen_Kevin_CS'
 30. Fast Model Hold: 'Chen_Kevin_CS'
 31. Fast Model Minimum Pulse Width: 'Chen_Kevin_CS'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Progagation Delay
 48. Minimum Progagation Delay
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Chen_Kevin_16x4SRAM                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Chen_Kevin_CS ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Chen_Kevin_CS } ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+-----------------------------------------------------+
; Slow Model Fmax Summary                             ;
+------------+-----------------+---------------+------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note ;
+------------+-----------------+---------------+------+
; 244.02 MHz ; 244.02 MHz      ; Chen_Kevin_CS ;      ;
+------------+-----------------+---------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Chen_Kevin_CS ; -1.549 ; -395.728      ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; Chen_Kevin_CS ; 0.612 ; 0.000         ;
+---------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Chen_Kevin_CS ; -1.222 ; -1.222        ;
+---------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Chen_Kevin_CS'                                                                                                                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                     ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -1.549 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.247      ; 0.403      ;
; -1.364 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.248      ; 0.401      ;
; -1.364 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.280      ; 0.405      ;
; -1.192 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.281      ; 0.400      ;
; -1.087 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.403      ;
; -1.073 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.399      ;
; -1.072 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1    ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.404      ;
; -1.060 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.399      ;
; -1.039 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~2  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.245      ; 0.397      ;
; -1.032 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.403      ;
; -1.025 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.248      ; 0.409      ;
; -1.013 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.246      ; 0.401      ;
; -1.000 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.248      ; 0.400      ;
; -0.999 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.246      ; 0.398      ;
; -0.996 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.250      ; 0.408      ;
; -0.994 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~2 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.248      ; 0.404      ;
; -0.991 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.248      ; 0.399      ;
; -0.990 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.247      ; 0.402      ;
; -0.988 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.248      ; 0.394      ;
; -0.985 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.247      ; 0.403      ;
; -0.958 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.249      ; 0.405      ;
; -0.939 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.133      ; 0.407      ;
; -0.933 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.134      ; 0.402      ;
; -0.926 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.136      ; 0.397      ;
; -0.925 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.127      ; 0.417      ;
; -0.924 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.132      ; 0.403      ;
; -0.922 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.023     ; 0.409      ;
; -0.916 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.024     ; 0.403      ;
; -0.906 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.018     ; 0.400      ;
; -0.902 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.416      ;
; -0.896 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.404      ;
; -0.895 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.007     ; 0.406      ;
; -0.895 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.408      ;
; -0.894 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~2 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.408      ;
; -0.893 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.006     ; 0.401      ;
; -0.893 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.284      ; 0.408      ;
; -0.892 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.406      ;
; -0.892 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.401      ;
; -0.892 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.408      ;
; -0.892 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.402      ;
; -0.891 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.406      ;
; -0.891 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.400      ;
; -0.891 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.005     ; 0.407      ;
; -0.890 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.005     ; 0.403      ;
; -0.890 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.406      ;
; -0.889 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.409      ;
; -0.889 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.005     ; 0.401      ;
; -0.887 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.404      ;
; -0.886 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.399      ;
; -0.886 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.404      ;
; -0.885 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1    ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.404      ;
; -0.885 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.005     ; 0.408      ;
; -0.885 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.408      ;
; -0.885 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.005     ; 0.401      ;
; -0.885 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.404      ;
; -0.884 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.002      ; 0.404      ;
; -0.884 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.404      ;
; -0.884 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.012     ; 0.414      ;
; -0.883 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.402      ;
; -0.883 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.405      ;
; -0.883 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.397      ;
; -0.883 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.400      ;
; -0.883 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.401      ;
; -0.883 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.005     ; 0.400      ;
; -0.882 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.006     ; 0.401      ;
; -0.881 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.005     ; 0.402      ;
; -0.881 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.006     ; 0.400      ;
; -0.881 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.403      ;
; -0.880 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.407      ;
; -0.880 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.006     ; 0.402      ;
; -0.879 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.402      ;
; -0.879 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.404      ;
; -0.878 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.403      ;
; -0.878 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.404      ;
; -0.877 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.401      ;
; -0.875 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.401      ;
; -0.875 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.005     ; 0.398      ;
; -0.874 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.394      ;
; -0.872 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.399      ;
; -0.871 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.409      ;
; -0.870 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.397      ;
; -0.869 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.394      ;
; -0.869 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.009     ; 0.409      ;
; -0.865 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.405      ;
; -0.865 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.406      ;
; -0.865 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.417      ;
; -0.864 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.406      ;
; -0.863 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.006     ; 0.408      ;
; -0.862 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.006     ; 0.407      ;
; -0.862 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.407      ;
; -0.860 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.407      ;
; -0.860 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.005     ; 0.403      ;
; -0.860 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.006     ; 0.404      ;
; -0.859 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.006     ; 0.403      ;
; -0.859 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.401      ;
; -0.858 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.404      ;
; -0.858 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.404      ;
; -0.857 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.006     ; 0.402      ;
; -0.857 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.005     ; 0.402      ;
; -0.856 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.402      ;
+--------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Chen_Kevin_CS'                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                     ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.612 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.281      ; 0.393      ;
; 0.612 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.285      ; 0.397      ;
; 0.613 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.283      ; 0.396      ;
; 0.613 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.281      ; 0.394      ;
; 0.614 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.283      ; 0.397      ;
; 0.615 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.283      ; 0.398      ;
; 0.615 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.284      ; 0.399      ;
; 0.615 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.283      ; 0.398      ;
; 0.616 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.282      ; 0.398      ;
; 0.616 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.284      ; 0.400      ;
; 0.616 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.282      ; 0.398      ;
; 0.616 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.283      ; 0.399      ;
; 0.617 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.282      ; 0.399      ;
; 0.618 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.283      ; 0.401      ;
; 0.618 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.282      ; 0.400      ;
; 0.618 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.284      ; 0.402      ;
; 0.619 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.281      ; 0.400      ;
; 0.619 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.281      ; 0.400      ;
; 0.619 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.281      ; 0.400      ;
; 0.620 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.280      ; 0.400      ;
; 0.620 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.283      ; 0.403      ;
; 0.620 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.283      ; 0.403      ;
; 0.620 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.284      ; 0.404      ;
; 0.620 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.285      ; 0.405      ;
; 0.620 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.279      ; 0.399      ;
; 0.620 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.282      ; 0.402      ;
; 0.620 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.281      ; 0.401      ;
; 0.620 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.284      ; 0.404      ;
; 0.621 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.282      ; 0.403      ;
; 0.621 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.280      ; 0.401      ;
; 0.621 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.284      ; 0.405      ;
; 0.622 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.282      ; 0.404      ;
; 0.622 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.281      ; 0.403      ;
; 0.622 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.281      ; 0.403      ;
; 0.623 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.283      ; 0.406      ;
; 0.623 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.281      ; 0.404      ;
; 0.624 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.282      ; 0.406      ;
; 0.624 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.279      ; 0.403      ;
; 0.624 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.283      ; 0.407      ;
; 0.624 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.284      ; 0.408      ;
; 0.625 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.283      ; 0.408      ;
; 0.625 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.282      ; 0.407      ;
; 0.625 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.280      ; 0.405      ;
; 0.625 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.284      ; 0.409      ;
; 0.627 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.281      ; 0.408      ;
; 0.628 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.280      ; 0.408      ;
; 0.630 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.282      ; 0.412      ;
; 0.633 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.264      ; 0.397      ;
; 0.639 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.261      ; 0.400      ;
; 0.645 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.248      ; 0.393      ;
; 0.646 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.248      ; 0.394      ;
; 0.646 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.248      ; 0.394      ;
; 0.646 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.248      ; 0.394      ;
; 0.646 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.263      ; 0.409      ;
; 0.647 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.250      ; 0.397      ;
; 0.647 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.394      ;
; 0.650 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.249      ; 0.399      ;
; 0.650 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.397      ;
; 0.651 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.248      ; 0.399      ;
; 0.651 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.248      ; 0.399      ;
; 0.651 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.246      ; 0.397      ;
; 0.651 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.246      ; 0.397      ;
; 0.651 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.248      ; 0.399      ;
; 0.651 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.245      ; 0.396      ;
; 0.652 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.246      ; 0.398      ;
; 0.652 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.248      ; 0.400      ;
; 0.652 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~2  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.245      ; 0.397      ;
; 0.652 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.246      ; 0.398      ;
; 0.652 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.248      ; 0.400      ;
; 0.652 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.249      ; 0.401      ;
; 0.652 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.248      ; 0.400      ;
; 0.653 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.248      ; 0.401      ;
; 0.653 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.400      ;
; 0.653 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.400      ;
; 0.653 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.246      ; 0.399      ;
; 0.653 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.246      ; 0.399      ;
; 0.653 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.400      ;
; 0.654 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.251      ; 0.405      ;
; 0.654 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~2 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.401      ;
; 0.655 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.249      ; 0.404      ;
; 0.655 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.248      ; 0.403      ;
; 0.655 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.246      ; 0.401      ;
; 0.655 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.402      ;
; 0.655 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.402      ;
; 0.656 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~2 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.248      ; 0.404      ;
; 0.656 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.249      ; 0.405      ;
; 0.656 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.403      ;
; 0.656 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.403      ;
; 0.656 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.403      ;
; 0.656 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.246      ; 0.402      ;
; 0.656 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.245      ; 0.401      ;
; 0.656 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.403      ;
; 0.656 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.403      ;
; 0.657 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.404      ;
; 0.657 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.404      ;
; 0.657 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.404      ;
; 0.658 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.250      ; 0.408      ;
; 0.658 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.248      ; 0.406      ;
; 0.658 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.247      ; 0.405      ;
; 0.658 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.243      ; 0.401      ;
+-------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Chen_Kevin_CS'                                                                                                                                                      ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------------------------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_CS                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+------------------------+---------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+---------------+-------+-------+------------+-----------------+
; Chen_Kevin_datain[*]   ; Chen_Kevin_CS ; 4.745 ; 4.745 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[0]  ; Chen_Kevin_CS ; 3.512 ; 3.512 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[1]  ; Chen_Kevin_CS ; 3.332 ; 3.332 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[2]  ; Chen_Kevin_CS ; 3.218 ; 3.218 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[3]  ; Chen_Kevin_CS ; 4.483 ; 4.483 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[4]  ; Chen_Kevin_CS ; 3.627 ; 3.627 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[5]  ; Chen_Kevin_CS ; 3.395 ; 3.395 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[6]  ; Chen_Kevin_CS ; 3.694 ; 3.694 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[7]  ; Chen_Kevin_CS ; 3.393 ; 3.393 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[8]  ; Chen_Kevin_CS ; 3.649 ; 3.649 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[9]  ; Chen_Kevin_CS ; 3.653 ; 3.653 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[10] ; Chen_Kevin_CS ; 3.506 ; 3.506 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[11] ; Chen_Kevin_CS ; 3.537 ; 3.537 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[12] ; Chen_Kevin_CS ; 4.021 ; 4.021 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[13] ; Chen_Kevin_CS ; 3.792 ; 3.792 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[14] ; Chen_Kevin_CS ; 3.368 ; 3.368 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[15] ; Chen_Kevin_CS ; 3.382 ; 3.382 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[16] ; Chen_Kevin_CS ; 3.447 ; 3.447 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[17] ; Chen_Kevin_CS ; 3.392 ; 3.392 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[18] ; Chen_Kevin_CS ; 3.612 ; 3.612 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[19] ; Chen_Kevin_CS ; 3.716 ; 3.716 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[20] ; Chen_Kevin_CS ; 3.969 ; 3.969 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[21] ; Chen_Kevin_CS ; 4.211 ; 4.211 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[22] ; Chen_Kevin_CS ; 3.603 ; 3.603 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[23] ; Chen_Kevin_CS ; 3.499 ; 3.499 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[24] ; Chen_Kevin_CS ; 3.264 ; 3.264 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[25] ; Chen_Kevin_CS ; 4.745 ; 4.745 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[26] ; Chen_Kevin_CS ; 3.291 ; 3.291 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[27] ; Chen_Kevin_CS ; 3.742 ; 3.742 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[28] ; Chen_Kevin_CS ; 4.029 ; 4.029 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[29] ; Chen_Kevin_CS ; 3.224 ; 3.224 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[30] ; Chen_Kevin_CS ; 3.196 ; 3.196 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[31] ; Chen_Kevin_CS ; 4.166 ; 4.166 ; Rise       ; Chen_Kevin_CS   ;
+------------------------+---------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+------------------------+---------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+---------------+--------+--------+------------+-----------------+
; Chen_Kevin_datain[*]   ; Chen_Kevin_CS ; 0.010  ; 0.010  ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[0]  ; Chen_Kevin_CS ; -0.125 ; -0.125 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[1]  ; Chen_Kevin_CS ; -0.199 ; -0.199 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[2]  ; Chen_Kevin_CS ; -0.197 ; -0.197 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[3]  ; Chen_Kevin_CS ; -0.322 ; -0.322 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[4]  ; Chen_Kevin_CS ; -0.618 ; -0.618 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[5]  ; Chen_Kevin_CS ; -0.217 ; -0.217 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[6]  ; Chen_Kevin_CS ; -0.346 ; -0.346 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[7]  ; Chen_Kevin_CS ; 0.010  ; 0.010  ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[8]  ; Chen_Kevin_CS ; -0.297 ; -0.297 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[9]  ; Chen_Kevin_CS ; -0.167 ; -0.167 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[10] ; Chen_Kevin_CS ; -0.247 ; -0.247 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[11] ; Chen_Kevin_CS ; -0.313 ; -0.313 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[12] ; Chen_Kevin_CS ; -0.171 ; -0.171 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[13] ; Chen_Kevin_CS ; -0.289 ; -0.289 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[14] ; Chen_Kevin_CS ; -0.249 ; -0.249 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[15] ; Chen_Kevin_CS ; 0.001  ; 0.001  ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[16] ; Chen_Kevin_CS ; -0.280 ; -0.280 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[17] ; Chen_Kevin_CS ; -0.237 ; -0.237 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[18] ; Chen_Kevin_CS ; -0.122 ; -0.122 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[19] ; Chen_Kevin_CS ; -0.576 ; -0.576 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[20] ; Chen_Kevin_CS ; -0.262 ; -0.262 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[21] ; Chen_Kevin_CS ; -0.585 ; -0.585 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[22] ; Chen_Kevin_CS ; -0.074 ; -0.074 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[23] ; Chen_Kevin_CS ; -0.166 ; -0.166 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[24] ; Chen_Kevin_CS ; -0.183 ; -0.183 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[25] ; Chen_Kevin_CS ; -0.574 ; -0.574 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[26] ; Chen_Kevin_CS ; -0.160 ; -0.160 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[27] ; Chen_Kevin_CS ; -0.116 ; -0.116 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[28] ; Chen_Kevin_CS ; -0.357 ; -0.357 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[29] ; Chen_Kevin_CS ; -0.195 ; -0.195 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[30] ; Chen_Kevin_CS ; -0.265 ; -0.265 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[31] ; Chen_Kevin_CS ; -0.705 ; -0.705 ; Rise       ; Chen_Kevin_CS   ;
+------------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+---------------------+---------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+---------------+--------+--------+------------+-----------------+
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 14.418 ; 14.418 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 13.634 ; 13.634 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 13.193 ; 13.193 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 13.467 ; 13.467 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 13.043 ; 13.043 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 13.804 ; 13.804 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 13.931 ; 13.931 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 14.418 ; 14.418 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 13.299 ; 13.299 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 13.187 ; 13.187 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 13.874 ; 13.874 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 13.438 ; 13.438 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 13.452 ; 13.452 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 13.570 ; 13.570 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 12.904 ; 12.904 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 13.328 ; 13.328 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 13.730 ; 13.730 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 12.544 ; 12.544 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 13.787 ; 13.787 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 13.589 ; 13.589 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 12.509 ; 12.509 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 13.523 ; 13.523 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 14.105 ; 14.105 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 13.427 ; 13.427 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 12.972 ; 12.972 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 12.810 ; 12.810 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 14.082 ; 14.082 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 13.259 ; 13.259 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 13.755 ; 13.755 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 13.876 ; 13.876 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 13.841 ; 13.841 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 13.755 ; 13.755 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 13.426 ; 13.426 ; Fall       ; Chen_Kevin_CS   ;
+---------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+---------------------+---------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+---------------+--------+--------+------------+-----------------+
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 9.497  ; 9.497  ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 9.926  ; 9.926  ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 10.547 ; 10.547 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 10.250 ; 10.250 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 10.618 ; 10.618 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 11.324 ; 11.324 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 10.580 ; 10.580 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 10.931 ; 10.931 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 9.546  ; 9.546  ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 9.497  ; 9.497  ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 11.483 ; 11.483 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 10.507 ; 10.507 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 10.736 ; 10.736 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 11.021 ; 11.021 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 10.210 ; 10.210 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 9.831  ; 9.831  ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 10.128 ; 10.128 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 10.139 ; 10.139 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 10.977 ; 10.977 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 10.560 ; 10.560 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 9.574  ; 9.574  ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 9.893  ; 9.893  ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 10.579 ; 10.579 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 10.388 ; 10.388 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 9.975  ; 9.975  ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 10.420 ; 10.420 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 9.668  ; 9.668  ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 10.750 ; 10.750 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 10.600 ; 10.600 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 10.779 ; 10.779 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 9.704  ; 9.704  ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 11.161 ; 11.161 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 10.868 ; 10.868 ; Fall       ; Chen_Kevin_CS   ;
+---------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Propagation Delay                                                              ;
+-----------------------+--------------------+--------+--------+--------+--------+
; Input Port            ; Output Port        ; RR     ; RF     ; FR     ; FF     ;
+-----------------------+--------------------+--------+--------+--------+--------+
; Chen_Kevin_OE         ; Chen_Kevin_out[0]  ; 11.806 ; 11.806 ; 11.806 ; 11.806 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[1]  ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[2]  ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[3]  ; 12.408 ; 12.408 ; 12.408 ; 12.408 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[4]  ; 11.545 ; 11.545 ; 11.545 ; 11.545 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[5]  ; 12.408 ; 12.408 ; 12.408 ; 12.408 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[6]  ; 12.378 ; 12.378 ; 12.378 ; 12.378 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[7]  ; 12.097 ; 12.097 ; 12.097 ; 12.097 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[8]  ; 9.777  ; 9.777  ; 9.777  ; 9.777  ;
; Chen_Kevin_OE         ; Chen_Kevin_out[9]  ; 12.082 ; 12.082 ; 12.082 ; 12.082 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[10] ; 12.067 ; 12.067 ; 12.067 ; 12.067 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[11] ; 12.377 ; 12.377 ; 12.377 ; 12.377 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[12] ; 11.525 ; 11.525 ; 11.525 ; 11.525 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[13] ; 12.067 ; 12.067 ; 12.067 ; 12.067 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[14] ; 12.398 ; 12.398 ; 12.398 ; 12.398 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[15] ; 11.806 ; 11.806 ; 11.806 ; 11.806 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[16] ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[17] ; 12.082 ; 12.082 ; 12.082 ; 12.082 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[18] ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[19] ; 9.987  ; 9.987  ; 9.987  ; 9.987  ;
; Chen_Kevin_OE         ; Chen_Kevin_out[20] ; 12.397 ; 12.397 ; 12.397 ; 12.397 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[21] ; 12.377 ; 12.377 ; 12.377 ; 12.377 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[22] ; 11.806 ; 11.806 ; 11.806 ; 11.806 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[23] ; 12.397 ; 12.397 ; 12.397 ; 12.397 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[24] ; 12.378 ; 12.378 ; 12.378 ; 12.378 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[25] ; 11.806 ; 11.806 ; 11.806 ; 11.806 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[26] ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[27] ; 12.097 ; 12.097 ; 12.097 ; 12.097 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[28] ; 12.067 ; 12.067 ; 12.067 ; 12.067 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[29] ; 9.767  ; 9.767  ; 9.767  ; 9.767  ;
; Chen_Kevin_OE         ; Chen_Kevin_out[30] ; 9.987  ; 9.987  ; 9.987  ; 9.987  ;
; Chen_Kevin_OE         ; Chen_Kevin_out[31] ; 12.408 ; 12.408 ; 12.408 ; 12.408 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[0]  ; 15.698 ; 14.932 ; 14.932 ; 15.698 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[1]  ; 16.070 ; 16.310 ; 16.310 ; 16.070 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[2]  ; 16.377 ; 15.691 ; 15.691 ; 16.377 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[3]  ; 16.490 ; 15.327 ; 15.327 ; 16.490 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[4]  ; 17.923 ; 16.379 ; 16.379 ; 17.923 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[5]  ; 15.950 ; 16.476 ; 16.476 ; 15.950 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[6]  ; 15.963 ; 16.066 ; 16.066 ; 15.963 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[7]  ; 16.195 ; 15.886 ; 15.886 ; 16.195 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[8]  ; 15.531 ; 16.147 ; 16.147 ; 15.531 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[9]  ; 15.817 ; 16.475 ; 16.475 ; 15.817 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[10] ; 16.424 ; 16.161 ; 16.161 ; 16.424 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[11] ; 15.813 ; 16.237 ; 16.237 ; 15.813 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[12] ; 16.108 ; 15.541 ; 15.541 ; 16.108 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[13] ; 15.368 ; 14.759 ; 14.759 ; 15.368 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[14] ; 16.628 ; 16.242 ; 16.242 ; 16.628 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[15] ; 15.285 ; 14.631 ; 14.631 ; 15.285 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[16] ; 15.335 ; 14.403 ; 14.403 ; 15.335 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[17] ; 15.634 ; 15.968 ; 15.968 ; 15.634 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[18] ; 16.445 ; 16.108 ; 16.108 ; 16.445 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[19] ; 15.094 ; 15.177 ; 15.177 ; 15.094 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[20] ; 16.952 ; 16.566 ; 16.566 ; 16.952 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[21] ; 15.993 ; 15.411 ; 15.411 ; 15.993 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[22] ; 17.672 ; 15.453 ; 15.453 ; 17.672 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[23] ; 15.102 ; 15.164 ; 15.164 ; 15.102 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[24] ; 15.774 ; 15.828 ; 15.828 ; 15.774 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[25] ; 16.083 ; 16.224 ; 16.224 ; 16.083 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[26] ; 15.187 ; 16.290 ; 16.290 ; 15.187 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[27] ; 16.766 ; 16.271 ; 16.271 ; 16.766 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[28] ; 17.169 ; 16.945 ; 16.945 ; 17.169 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[29] ; 15.734 ; 15.640 ; 15.640 ; 15.734 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[30] ; 17.902 ; 15.826 ; 15.826 ; 17.902 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[31] ; 17.758 ; 15.310 ; 15.310 ; 17.758 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[0]  ; 15.467 ; 14.893 ; 14.893 ; 15.467 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[1]  ; 16.025 ; 15.825 ; 15.825 ; 16.025 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[2]  ; 15.044 ; 16.132 ; 16.132 ; 15.044 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[3]  ; 15.042 ; 16.245 ; 16.245 ; 15.042 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[4]  ; 16.099 ; 17.690 ; 17.690 ; 16.099 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[5]  ; 16.191 ; 15.717 ; 15.717 ; 16.191 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[6]  ; 15.781 ; 15.730 ; 15.730 ; 15.781 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[7]  ; 15.601 ; 15.950 ; 15.950 ; 15.601 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[8]  ; 15.862 ; 15.298 ; 15.298 ; 15.862 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[9]  ; 16.195 ; 15.907 ; 15.907 ; 16.195 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[10] ; 15.876 ; 16.191 ; 16.191 ; 15.876 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[11] ; 15.957 ; 15.580 ; 15.580 ; 15.957 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[12] ; 15.856 ; 15.224 ; 15.224 ; 15.856 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[13] ; 14.600 ; 15.123 ; 15.123 ; 14.600 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[14] ; 15.957 ; 16.395 ; 16.395 ; 15.957 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[15] ; 14.587 ; 15.052 ; 15.052 ; 14.587 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[16] ; 13.924 ; 15.090 ; 15.090 ; 13.924 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[17] ; 15.688 ; 15.140 ; 15.140 ; 15.688 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[18] ; 14.829 ; 16.200 ; 16.200 ; 14.829 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[19] ; 14.897 ; 14.843 ; 14.843 ; 14.897 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[20] ; 16.281 ; 16.719 ; 16.719 ; 16.281 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[21] ; 15.289 ; 15.760 ; 15.760 ; 15.289 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[22] ; 15.168 ; 17.439 ; 17.439 ; 15.168 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[23] ; 14.890 ; 14.851 ; 14.851 ; 14.890 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[24] ; 15.543 ; 15.541 ; 15.541 ; 15.543 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[25] ; 15.932 ; 15.832 ; 15.832 ; 15.932 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[26] ; 16.005 ; 15.674 ; 15.674 ; 16.005 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[27] ; 16.535 ; 16.008 ; 16.008 ; 16.535 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[28] ; 16.665 ; 16.936 ; 16.936 ; 16.665 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[29] ; 15.366 ; 15.501 ; 15.501 ; 15.366 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[30] ; 15.546 ; 17.669 ; 17.669 ; 15.546 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[31] ; 15.030 ; 17.525 ; 17.525 ; 15.030 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[0]  ; 14.970 ; 15.552 ; 15.552 ; 14.970 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[1]  ; 16.124 ; 15.922 ; 15.922 ; 16.124 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[2]  ; 15.150 ; 16.229 ; 16.229 ; 15.150 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[3]  ; 15.141 ; 16.342 ; 16.342 ; 15.141 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[4]  ; 17.767 ; 16.193 ; 16.193 ; 17.767 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[5]  ; 16.290 ; 15.331 ; 15.331 ; 16.290 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[6]  ; 15.880 ; 15.827 ; 15.827 ; 15.880 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[7]  ; 15.700 ; 16.047 ; 16.047 ; 15.700 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[8]  ; 15.961 ; 14.615 ; 14.615 ; 15.961 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[9]  ; 15.983 ; 16.289 ; 16.289 ; 15.983 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[10] ; 16.268 ; 15.657 ; 15.657 ; 16.268 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[11] ; 15.657 ; 16.051 ; 16.051 ; 15.657 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[12] ; 15.961 ; 15.355 ; 15.355 ; 15.961 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[13] ; 14.919 ; 15.220 ; 15.220 ; 14.919 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[14] ; 16.472 ; 15.323 ; 15.323 ; 16.472 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[15] ; 15.129 ; 14.668 ; 14.668 ; 15.129 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[16] ; 14.484 ; 15.187 ; 15.187 ; 14.484 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[17] ; 15.216 ; 15.782 ; 15.782 ; 15.216 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[18] ; 15.943 ; 16.297 ; 16.297 ; 15.943 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[19] ; 14.945 ; 14.991 ; 14.991 ; 14.945 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[20] ; 16.796 ; 15.509 ; 15.509 ; 16.796 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[21] ; 15.837 ; 15.198 ; 15.198 ; 15.837 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[22] ; 17.516 ; 14.967 ; 14.967 ; 17.516 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[23] ; 14.953 ; 14.974 ; 14.974 ; 14.953 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[24] ; 15.642 ; 15.310 ; 15.310 ; 15.642 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[25] ; 16.038 ; 15.078 ; 15.078 ; 16.038 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[26] ; 16.104 ; 14.985 ; 14.985 ; 16.104 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[27] ; 16.113 ; 16.620 ; 16.620 ; 16.113 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[28] ; 17.013 ; 16.759 ; 16.759 ; 17.013 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[29] ; 15.578 ; 15.450 ; 15.450 ; 15.578 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[30] ; 17.746 ; 15.640 ; 15.640 ; 17.746 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[31] ; 17.602 ; 15.124 ; 15.124 ; 17.602 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[0]  ; 15.682 ; 15.123 ; 15.123 ; 15.682 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[1]  ; 16.046 ; 16.297 ; 16.297 ; 16.046 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[2]  ; 16.353 ; 15.684 ; 15.684 ; 16.353 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[3]  ; 16.466 ; 15.314 ; 15.314 ; 16.466 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[4]  ; 16.321 ; 17.920 ; 17.920 ; 16.321 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[5]  ; 14.917 ; 16.463 ; 16.463 ; 14.917 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[6]  ; 15.955 ; 16.053 ; 16.053 ; 15.955 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[7]  ; 16.171 ; 15.873 ; 15.873 ; 16.171 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[8]  ; 15.425 ; 16.134 ; 16.134 ; 15.425 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[9]  ; 16.417 ; 16.140 ; 16.140 ; 16.417 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[10] ; 15.781 ; 16.421 ; 16.421 ; 15.781 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[11] ; 16.179 ; 15.810 ; 15.810 ; 16.179 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[12] ; 15.483 ; 16.130 ; 16.130 ; 15.483 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[13] ; 15.344 ; 14.860 ; 14.860 ; 15.344 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[14] ; 15.451 ; 16.625 ; 16.625 ; 15.451 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[15] ; 14.487 ; 15.282 ; 15.282 ; 14.487 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[16] ; 15.311 ; 14.637 ; 14.637 ; 15.311 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[17] ; 15.910 ; 15.660 ; 15.660 ; 15.910 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[18] ; 16.421 ; 16.100 ; 16.100 ; 16.421 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[19] ; 15.119 ; 14.700 ; 14.700 ; 15.119 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[20] ; 15.682 ; 16.949 ; 16.949 ; 15.682 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[21] ; 15.326 ; 15.990 ; 15.990 ; 15.326 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[22] ; 14.955 ; 17.669 ; 17.669 ; 14.955 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[23] ; 15.078 ; 15.155 ; 15.155 ; 15.078 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[24] ; 15.438 ; 15.815 ; 15.815 ; 15.438 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[25] ; 16.166 ; 16.023 ; 16.023 ; 16.166 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[26] ; 15.113 ; 16.277 ; 16.277 ; 15.113 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[27] ; 16.750 ; 14.830 ; 14.830 ; 16.750 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[28] ; 16.887 ; 17.166 ; 17.166 ; 16.887 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[29] ; 14.873 ; 15.731 ; 15.731 ; 14.873 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[30] ; 15.768 ; 17.899 ; 17.899 ; 15.768 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[31] ; 15.252 ; 17.755 ; 17.755 ; 15.252 ;
+-----------------------+--------------------+--------+--------+--------+--------+


+--------------------------------------------------------------------------------+
; Minimum Propagation Delay                                                      ;
+-----------------------+--------------------+--------+--------+--------+--------+
; Input Port            ; Output Port        ; RR     ; RF     ; FR     ; FF     ;
+-----------------------+--------------------+--------+--------+--------+--------+
; Chen_Kevin_OE         ; Chen_Kevin_out[0]  ; 11.806 ; 11.806 ; 11.806 ; 11.806 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[1]  ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[2]  ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[3]  ; 12.408 ; 12.408 ; 12.408 ; 12.408 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[4]  ; 11.545 ; 11.545 ; 11.545 ; 11.545 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[5]  ; 12.408 ; 12.408 ; 12.408 ; 12.408 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[6]  ; 12.378 ; 12.378 ; 12.378 ; 12.378 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[7]  ; 12.097 ; 12.097 ; 12.097 ; 12.097 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[8]  ; 9.777  ; 9.777  ; 9.777  ; 9.777  ;
; Chen_Kevin_OE         ; Chen_Kevin_out[9]  ; 12.082 ; 12.082 ; 12.082 ; 12.082 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[10] ; 12.067 ; 12.067 ; 12.067 ; 12.067 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[11] ; 12.377 ; 12.377 ; 12.377 ; 12.377 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[12] ; 11.525 ; 11.525 ; 11.525 ; 11.525 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[13] ; 12.067 ; 12.067 ; 12.067 ; 12.067 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[14] ; 12.398 ; 12.398 ; 12.398 ; 12.398 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[15] ; 11.806 ; 11.806 ; 11.806 ; 11.806 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[16] ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[17] ; 12.082 ; 12.082 ; 12.082 ; 12.082 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[18] ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[19] ; 9.987  ; 9.987  ; 9.987  ; 9.987  ;
; Chen_Kevin_OE         ; Chen_Kevin_out[20] ; 12.397 ; 12.397 ; 12.397 ; 12.397 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[21] ; 12.377 ; 12.377 ; 12.377 ; 12.377 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[22] ; 11.806 ; 11.806 ; 11.806 ; 11.806 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[23] ; 12.397 ; 12.397 ; 12.397 ; 12.397 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[24] ; 12.378 ; 12.378 ; 12.378 ; 12.378 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[25] ; 11.806 ; 11.806 ; 11.806 ; 11.806 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[26] ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[27] ; 12.097 ; 12.097 ; 12.097 ; 12.097 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[28] ; 12.067 ; 12.067 ; 12.067 ; 12.067 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[29] ; 9.767  ; 9.767  ; 9.767  ; 9.767  ;
; Chen_Kevin_OE         ; Chen_Kevin_out[30] ; 9.987  ; 9.987  ; 9.987  ; 9.987  ;
; Chen_Kevin_OE         ; Chen_Kevin_out[31] ; 12.408 ; 12.408 ; 12.408 ; 12.408 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[0]  ; 12.780 ; 12.484 ; 12.484 ; 12.780 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[1]  ; 13.446 ; 13.677 ; 13.677 ; 13.446 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[2]  ; 13.306 ; 13.560 ; 13.560 ; 13.306 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[3]  ; 13.583 ; 13.314 ; 13.314 ; 13.583 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[4]  ; 13.179 ; 13.029 ; 13.029 ; 13.179 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[5]  ; 13.794 ; 13.638 ; 13.638 ; 13.794 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[6]  ; 14.472 ; 13.983 ; 13.983 ; 14.472 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[7]  ; 12.671 ; 12.661 ; 12.661 ; 12.671 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[8]  ; 13.271 ; 13.595 ; 13.595 ; 13.271 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[9]  ; 12.474 ; 12.476 ; 12.476 ; 12.474 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[10] ; 12.881 ; 13.251 ; 13.251 ; 12.881 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[11] ; 13.861 ; 13.301 ; 13.301 ; 13.861 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[12] ; 12.643 ; 12.390 ; 12.390 ; 12.643 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[13] ; 13.358 ; 13.065 ; 13.065 ; 13.358 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[14] ; 13.479 ; 13.425 ; 13.425 ; 13.479 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[15] ; 12.846 ; 12.983 ; 12.983 ; 12.846 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[16] ; 12.422 ; 12.418 ; 12.418 ; 12.422 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[17] ; 13.130 ; 12.715 ; 12.715 ; 13.130 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[18] ; 13.610 ; 13.230 ; 13.230 ; 13.610 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[19] ; 13.318 ; 13.596 ; 13.596 ; 13.318 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[20] ; 13.251 ; 13.376 ; 13.376 ; 13.251 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[21] ; 14.321 ; 13.869 ; 13.869 ; 14.321 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[22] ; 13.137 ; 13.627 ; 13.627 ; 13.137 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[23] ; 13.244 ; 13.210 ; 13.210 ; 13.244 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[24] ; 13.487 ; 13.295 ; 13.295 ; 13.487 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[25] ; 12.510 ; 13.590 ; 13.590 ; 12.510 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[26] ; 13.907 ; 13.163 ; 13.163 ; 13.907 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[27] ; 13.687 ; 13.672 ; 13.672 ; 13.687 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[28] ; 13.443 ; 14.033 ; 14.033 ; 13.443 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[29] ; 13.574 ; 13.466 ; 13.466 ; 13.574 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[30] ; 13.363 ; 13.051 ; 13.051 ; 13.363 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[31] ; 13.017 ; 12.752 ; 12.752 ; 13.017 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[0]  ; 12.528 ; 12.238 ; 12.238 ; 12.528 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[1]  ; 13.194 ; 13.414 ; 13.414 ; 13.194 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[2]  ; 13.511 ; 13.073 ; 13.073 ; 13.511 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[3]  ; 13.091 ; 13.051 ; 13.051 ; 13.091 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[4]  ; 12.737 ; 12.928 ; 12.928 ; 12.737 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[5]  ; 13.563 ; 13.375 ; 13.375 ; 13.563 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[6]  ; 13.857 ; 13.737 ; 13.737 ; 13.857 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[7]  ; 12.387 ; 12.438 ; 12.438 ; 12.387 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[8]  ; 13.496 ; 13.026 ; 13.026 ; 13.496 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[9]  ; 12.184 ; 12.223 ; 12.223 ; 12.184 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[10] ; 12.977 ; 12.648 ; 12.648 ; 12.977 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[11] ; 13.630 ; 13.038 ; 13.038 ; 13.630 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[12] ; 12.400 ; 12.127 ; 12.127 ; 12.400 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[13] ; 12.932 ; 12.819 ; 12.819 ; 12.932 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[14] ; 13.133 ; 13.176 ; 13.176 ; 13.133 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[15] ; 12.594 ; 12.720 ; 12.720 ; 12.594 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[16] ; 12.303 ; 12.155 ; 12.155 ; 12.303 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[17] ; 13.080 ; 12.452 ; 12.452 ; 13.080 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[18] ; 12.938 ; 13.377 ; 13.377 ; 12.938 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[19] ; 13.311 ; 13.085 ; 13.085 ; 13.311 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[20] ; 12.999 ; 13.819 ; 13.819 ; 12.999 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[21] ; 14.252 ; 13.623 ; 13.623 ; 14.252 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[22] ; 12.885 ; 12.933 ; 12.933 ; 12.885 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[23] ; 12.930 ; 13.664 ; 13.664 ; 12.930 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[24] ; 13.003 ; 13.098 ; 13.098 ; 13.003 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[25] ; 12.258 ; 13.344 ; 13.344 ; 12.258 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[26] ; 12.871 ; 12.993 ; 12.993 ; 12.871 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[27] ; 13.453 ; 13.431 ; 13.431 ; 13.453 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[28] ; 13.759 ; 13.210 ; 13.210 ; 13.759 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[29] ; 13.322 ; 13.220 ; 13.220 ; 13.322 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[30] ; 13.014 ; 12.788 ; 12.788 ; 13.014 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[31] ; 12.786 ; 12.489 ; 12.489 ; 12.786 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[0]  ; 12.633 ; 12.325 ; 12.325 ; 12.633 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[1]  ; 13.299 ; 13.364 ; 13.364 ; 13.299 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[2]  ; 13.395 ; 13.150 ; 13.150 ; 13.395 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[3]  ; 13.156 ; 13.427 ; 13.427 ; 13.156 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[4]  ; 12.843 ; 13.313 ; 13.313 ; 12.843 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[5]  ; 13.480 ; 13.648 ; 13.648 ; 13.480 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[6]  ; 13.963 ; 13.824 ; 13.824 ; 13.963 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[7]  ; 12.553 ; 12.471 ; 12.471 ; 12.553 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[8]  ; 14.128 ; 13.123 ; 13.123 ; 14.128 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[9]  ; 12.290 ; 12.857 ; 12.857 ; 12.290 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[10] ; 13.120 ; 12.725 ; 12.725 ; 13.120 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[11] ; 13.143 ; 13.715 ; 13.715 ; 13.143 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[12] ; 12.232 ; 12.497 ; 12.497 ; 12.232 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[13] ; 13.056 ; 12.897 ; 12.897 ; 13.056 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[14] ; 13.239 ; 13.377 ; 13.377 ; 13.239 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[15] ; 12.699 ; 12.945 ; 12.945 ; 12.699 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[16] ; 12.260 ; 12.387 ; 12.387 ; 12.260 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[17] ; 12.557 ; 14.307 ; 14.307 ; 12.557 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[18] ; 13.044 ; 13.454 ; 13.454 ; 13.044 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[19] ; 13.410 ; 13.162 ; 13.162 ; 13.410 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[20] ; 13.104 ; 13.190 ; 13.190 ; 13.104 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[21] ; 14.357 ; 13.710 ; 13.710 ; 14.357 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[22] ; 12.990 ; 13.030 ; 13.030 ; 12.990 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[23] ; 13.097 ; 13.024 ; 13.024 ; 13.097 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[24] ; 13.109 ; 13.341 ; 13.341 ; 13.109 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[25] ; 12.363 ; 13.096 ; 13.096 ; 12.363 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[26] ; 12.977 ; 13.751 ; 13.751 ; 12.977 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[27] ; 13.507 ; 13.534 ; 13.534 ; 13.507 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[28] ; 14.021 ; 13.287 ; 13.287 ; 14.021 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[29] ; 13.371 ; 13.307 ; 13.307 ; 13.371 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[30] ; 12.893 ; 13.217 ; 13.217 ; 12.893 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[31] ; 12.594 ; 12.871 ; 12.871 ; 12.594 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[0]  ; 12.453 ; 12.802 ; 12.802 ; 12.453 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[1]  ; 13.494 ; 13.468 ; 13.468 ; 13.494 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[2]  ; 14.598 ; 13.307 ; 13.307 ; 14.598 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[3]  ; 13.280 ; 13.584 ; 13.584 ; 13.280 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[4]  ; 12.971 ; 14.005 ; 14.005 ; 12.971 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[5]  ; 13.604 ; 14.386 ; 14.386 ; 13.604 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[6]  ; 13.952 ; 14.971 ; 14.971 ; 13.952 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[7]  ; 12.676 ; 12.652 ; 12.652 ; 12.676 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[8]  ; 13.247 ; 13.884 ; 13.884 ; 13.247 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[9]  ; 12.418 ; 14.039 ; 14.039 ; 12.418 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[10] ; 13.243 ; 12.882 ; 12.882 ; 13.243 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[11] ; 13.267 ; 14.158 ; 14.158 ; 13.267 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[12] ; 12.356 ; 14.435 ; 14.435 ; 12.356 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[13] ; 13.393 ; 13.058 ; 13.058 ; 13.393 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[14] ; 13.367 ; 14.144 ; 14.144 ; 13.367 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[15] ; 12.949 ; 12.868 ; 12.868 ; 12.949 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[16] ; 12.384 ; 12.568 ; 12.568 ; 12.384 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[17] ; 12.681 ; 14.423 ; 14.423 ; 12.681 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[18] ; 13.172 ; 13.611 ; 13.611 ; 13.172 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[19] ; 14.113 ; 13.319 ; 13.319 ; 14.113 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[20] ; 13.318 ; 13.273 ; 13.273 ; 13.318 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[21] ; 13.838 ; 14.322 ; 14.322 ; 13.838 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[22] ; 13.154 ; 13.159 ; 13.159 ; 13.154 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[23] ; 13.152 ; 13.266 ; 13.266 ; 13.152 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[24] ; 13.237 ; 13.773 ; 13.773 ; 13.237 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[25] ; 13.226 ; 12.532 ; 12.532 ; 13.226 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[26] ; 13.105 ; 13.908 ; 13.908 ; 13.105 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[27] ; 13.889 ; 13.664 ; 13.664 ; 13.889 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[28] ; 14.535 ; 13.444 ; 13.444 ; 14.535 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[29] ; 13.435 ; 13.596 ; 13.596 ; 13.435 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[30] ; 13.017 ; 14.101 ; 14.101 ; 13.017 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[31] ; 12.718 ; 13.711 ; 13.711 ; 12.718 ;
+-----------------------+--------------------+--------+--------+--------+--------+


+------------------------------------------------------------------------------------+
; Output Enable Times                                                                ;
+---------------------+---------------+--------+------+------------+-----------------+
; Data Port           ; Clock Port    ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+---------------------+---------------+--------+------+------------+-----------------+
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 9.582  ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 11.621 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 12.203 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 12.203 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 12.223 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 11.360 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 12.223 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 12.193 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 11.912 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 9.592  ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 11.897 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 11.882 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 12.192 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 11.340 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 11.882 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 12.213 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 11.621 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 11.877 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 11.897 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 11.877 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 9.802  ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 12.212 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 12.192 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 11.621 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 12.212 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 12.193 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 11.621 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 12.203 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 11.912 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 11.882 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 9.582  ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 9.802  ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 12.223 ;      ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 9.582  ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 11.621 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 12.203 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 12.203 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 12.223 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 11.360 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 12.223 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 12.193 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 11.912 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 9.592  ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 11.897 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 11.882 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 12.192 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 11.340 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 11.882 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 12.213 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 11.621 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 11.877 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 11.897 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 11.877 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 9.802  ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 12.212 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 12.192 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 11.621 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 12.212 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 12.193 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 11.621 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 12.203 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 11.912 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 11.882 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 9.582  ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 9.802  ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 12.223 ;      ; Fall       ; Chen_Kevin_CS   ;
+---------------------+---------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                        ;
+---------------------+---------------+--------+------+------------+-----------------+
; Data Port           ; Clock Port    ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+---------------------+---------------+--------+------+------------+-----------------+
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 9.582  ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 11.621 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 12.203 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 12.203 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 12.223 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 11.360 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 12.223 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 12.193 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 11.912 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 9.592  ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 11.897 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 11.882 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 12.192 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 11.340 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 11.882 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 12.213 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 11.621 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 11.877 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 11.897 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 11.877 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 9.802  ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 12.212 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 12.192 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 11.621 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 12.212 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 12.193 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 11.621 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 12.203 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 11.912 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 11.882 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 9.582  ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 9.802  ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 12.223 ;      ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 9.582  ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 11.621 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 12.203 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 12.203 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 12.223 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 11.360 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 12.223 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 12.193 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 11.912 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 9.592  ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 11.897 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 11.882 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 12.192 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 11.340 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 11.882 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 12.213 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 11.621 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 11.877 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 11.897 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 11.877 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 9.802  ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 12.212 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 12.192 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 11.621 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 12.212 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 12.193 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 11.621 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 12.203 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 11.912 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 11.882 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 9.582  ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 9.802  ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 12.223 ;      ; Fall       ; Chen_Kevin_CS   ;
+---------------------+---------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Output Disable Times                                                                       ;
+---------------------+---------------+-----------+-----------+------------+-----------------+
; Data Port           ; Clock Port    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------------+---------------+-----------+-----------+------------+-----------------+
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 9.582     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 11.621    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 12.203    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 12.203    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 12.223    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 11.360    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 12.223    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 12.193    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 11.912    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 9.592     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 11.897    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 11.882    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 12.192    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 11.340    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 11.882    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 12.213    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 11.621    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 11.877    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 11.897    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 11.877    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 9.802     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 12.212    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 12.192    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 11.621    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 12.212    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 12.193    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 11.621    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 12.203    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 11.912    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 11.882    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 9.582     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 9.802     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 12.223    ;           ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 9.582     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 11.621    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 12.203    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 12.203    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 12.223    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 11.360    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 12.223    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 12.193    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 11.912    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 9.592     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 11.897    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 11.882    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 12.192    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 11.340    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 11.882    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 12.213    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 11.621    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 11.877    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 11.897    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 11.877    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 9.802     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 12.212    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 12.192    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 11.621    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 12.212    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 12.193    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 11.621    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 12.203    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 11.912    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 11.882    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 9.582     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 9.802     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 12.223    ;           ; Fall       ; Chen_Kevin_CS   ;
+---------------------+---------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                               ;
+---------------------+---------------+-----------+-----------+------------+-----------------+
; Data Port           ; Clock Port    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------------+---------------+-----------+-----------+------------+-----------------+
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 9.582     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 11.621    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 12.203    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 12.203    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 12.223    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 11.360    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 12.223    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 12.193    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 11.912    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 9.592     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 11.897    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 11.882    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 12.192    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 11.340    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 11.882    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 12.213    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 11.621    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 11.877    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 11.897    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 11.877    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 9.802     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 12.212    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 12.192    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 11.621    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 12.212    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 12.193    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 11.621    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 12.203    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 11.912    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 11.882    ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 9.582     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 9.802     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 12.223    ;           ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 9.582     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 11.621    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 12.203    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 12.203    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 12.223    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 11.360    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 12.223    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 12.193    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 11.912    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 9.592     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 11.897    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 11.882    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 12.192    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 11.340    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 11.882    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 12.213    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 11.621    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 11.877    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 11.897    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 11.877    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 9.802     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 12.212    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 12.192    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 11.621    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 12.212    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 12.193    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 11.621    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 12.203    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 11.912    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 11.882    ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 9.582     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 9.802     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 12.223    ;           ; Fall       ; Chen_Kevin_CS   ;
+---------------------+---------------+-----------+-----------+------------+-----------------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Chen_Kevin_CS ; -0.371 ; -15.579       ;
+---------------+--------+---------------+


+---------------------------------------+
; Fast Model Hold Summary               ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; Chen_Kevin_CS ; 0.532 ; 0.000         ;
+---------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Chen_Kevin_CS ; -1.222 ; -1.222        ;
+---------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Chen_Kevin_CS'                                                                                                                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                  ; To Node                                                                                                     ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; -0.371 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.118      ; 0.169      ;
; -0.300 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.119      ; 0.166      ;
; -0.295 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.127      ; 0.168      ;
; -0.209 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.128      ; 0.165      ;
; -0.159 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.167      ;
; -0.154 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.164      ;
; -0.151 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.165      ;
; -0.150 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1    ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.002      ; 0.168      ;
; -0.150 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~2  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.116      ; 0.164      ;
; -0.141 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.118      ; 0.170      ;
; -0.137 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.167      ;
; -0.134 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.116      ; 0.166      ;
; -0.129 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.117      ; 0.164      ;
; -0.126 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.118      ; 0.165      ;
; -0.123 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.120      ; 0.170      ;
; -0.122 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.118      ; 0.165      ;
; -0.121 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~2 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.119      ; 0.167      ;
; -0.121 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.118      ; 0.163      ;
; -0.120 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.118      ; 0.165      ;
; -0.117 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.118      ; 0.167      ;
; -0.109 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.122      ; 0.168      ;
; -0.103 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.051      ; 0.179      ;
; -0.102 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.053      ; 0.168      ;
; -0.098 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.055      ; 0.169      ;
; -0.097 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.055      ; 0.168      ;
; -0.091 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.056      ; 0.163      ;
; -0.090 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.129      ; 0.170      ;
; -0.089 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.011     ; 0.169      ;
; -0.089 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.009     ; 0.171      ;
; -0.082 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.176      ;
; -0.080 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.008     ; 0.165      ;
; -0.079 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.172      ;
; -0.079 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.006     ; 0.174      ;
; -0.077 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~2 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.171      ;
; -0.076 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.169      ;
; -0.076 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.172      ;
; -0.076 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.170      ;
; -0.075 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.169      ;
; -0.075 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.167      ;
; -0.075 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.166      ;
; -0.074 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.169      ;
; -0.074 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.167      ;
; -0.073 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.171      ;
; -0.073 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.166      ;
; -0.072 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.168      ;
; -0.072 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.167      ;
; -0.072 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.170      ;
; -0.071 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.167      ;
; -0.071 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.169      ;
; -0.071 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.168      ;
; -0.071 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.005     ; 0.166      ;
; -0.071 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.170      ;
; -0.071 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.164      ;
; -0.071 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.002      ; 0.169      ;
; -0.070 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.167      ;
; -0.070 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.002      ; 0.165      ;
; -0.070 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.171      ;
; -0.070 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.166      ;
; -0.069 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.169      ;
; -0.069 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1    ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.167      ;
; -0.069 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.005     ; 0.170      ;
; -0.069 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.168      ;
; -0.069 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.168      ;
; -0.069 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.171      ;
; -0.068 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.168      ;
; -0.068 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.169      ;
; -0.068 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.165      ;
; -0.068 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.172      ;
; -0.068 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.167      ;
; -0.068 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.171      ;
; -0.067 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.002      ; 0.170      ;
; -0.067 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.166      ;
; -0.067 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.171      ;
; -0.067 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.166      ;
; -0.067 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.004     ; 0.165      ;
; -0.067 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.170      ;
; -0.067 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.171      ;
; -0.066 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.167      ;
; -0.066 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.166      ;
; -0.066 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.166      ;
; -0.066 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.169      ;
; -0.066 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.169      ;
; -0.066 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.165      ;
; -0.065 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.167      ;
; -0.065 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.168      ;
; -0.065 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.171      ;
; -0.064 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.167      ;
; -0.064 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.177      ;
; -0.064 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.168      ;
; -0.063 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.169      ;
; -0.063 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.167      ;
; -0.063 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.164      ;
; -0.063 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.169      ;
; -0.063 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.001     ; 0.168      ;
; -0.063 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.168      ;
; -0.063 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.169      ;
; -0.062 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.171      ;
; -0.062 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.164      ;
; -0.062 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; 0.000      ; 0.168      ;
; -0.062 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.162      ;
+--------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Chen_Kevin_CS'                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                                                                                                  ; To Node                                                                                                     ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.532 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.129      ; 0.161      ;
; 0.532 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.131      ; 0.163      ;
; 0.533 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.129      ; 0.162      ;
; 0.533 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.130      ; 0.163      ;
; 0.533 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.130      ; 0.163      ;
; 0.534 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.128      ; 0.162      ;
; 0.534 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.130      ; 0.164      ;
; 0.535 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.130      ; 0.165      ;
; 0.535 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.130      ; 0.165      ;
; 0.535 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.130      ; 0.165      ;
; 0.535 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.131      ; 0.166      ;
; 0.535 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.130      ; 0.165      ;
; 0.536 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.128      ; 0.164      ;
; 0.536 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.128      ; 0.164      ;
; 0.536 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.129      ; 0.165      ;
; 0.536 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.131      ; 0.167      ;
; 0.536 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.129      ; 0.165      ;
; 0.536 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.131      ; 0.167      ;
; 0.537 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.128      ; 0.165      ;
; 0.537 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.128      ; 0.165      ;
; 0.537 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.128      ; 0.165      ;
; 0.538 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.129      ; 0.167      ;
; 0.538 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.130      ; 0.168      ;
; 0.538 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.131      ; 0.169      ;
; 0.538 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.127      ; 0.165      ;
; 0.538 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.129      ; 0.167      ;
; 0.538 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.129      ; 0.167      ;
; 0.538 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.129      ; 0.167      ;
; 0.538 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.128      ; 0.166      ;
; 0.538 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.129      ; 0.167      ;
; 0.539 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.127      ; 0.166      ;
; 0.539 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.128      ; 0.167      ;
; 0.539 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.130      ; 0.169      ;
; 0.539 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.129      ; 0.168      ;
; 0.539 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.128      ; 0.167      ;
; 0.539 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.128      ; 0.167      ;
; 0.539 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.129      ; 0.168      ;
; 0.541 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.129      ; 0.170      ;
; 0.541 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.128      ; 0.169      ;
; 0.541 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.121      ; 0.162      ;
; 0.541 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.121      ; 0.162      ;
; 0.541 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.127      ; 0.168      ;
; 0.541 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.130      ; 0.171      ;
; 0.541 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.129      ; 0.170      ;
; 0.541 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.129      ; 0.170      ;
; 0.541 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.130      ; 0.171      ;
; 0.542 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.122      ; 0.164      ;
; 0.542 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.129      ; 0.171      ;
; 0.543 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.122      ; 0.165      ;
; 0.543 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.118      ; 0.161      ;
; 0.543 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.122      ; 0.165      ;
; 0.543 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.127      ; 0.170      ;
; 0.543 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.122      ; 0.165      ;
; 0.543 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.120      ; 0.163      ;
; 0.544 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.121      ; 0.165      ;
; 0.544 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.128      ; 0.172      ;
; 0.544 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.120      ; 0.164      ;
; 0.544 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.118      ; 0.162      ;
; 0.544 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~2 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.122      ; 0.166      ;
; 0.544 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.130      ; 0.174      ;
; 0.545 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.118      ; 0.163      ;
; 0.545 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.121      ; 0.166      ;
; 0.546 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.118      ; 0.164      ;
; 0.546 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.122      ; 0.168      ;
; 0.546 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.122      ; 0.168      ;
; 0.546 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.121      ; 0.167      ;
; 0.546 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.121      ; 0.167      ;
; 0.546 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.117      ; 0.163      ;
; 0.546 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.117      ; 0.163      ;
; 0.546 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.123      ; 0.169      ;
; 0.546 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.119      ; 0.165      ;
; 0.547 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.119      ; 0.166      ;
; 0.547 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.117      ; 0.164      ;
; 0.547 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.118      ; 0.165      ;
; 0.547 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.122      ; 0.169      ;
; 0.547 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.118      ; 0.165      ;
; 0.547 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.117      ; 0.164      ;
; 0.547 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.120      ; 0.167      ;
; 0.547 ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.122      ; 0.169      ;
; 0.547 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.118      ; 0.165      ;
; 0.548 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~2 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.119      ; 0.167      ;
; 0.548 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.117      ; 0.165      ;
; 0.548 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.121      ; 0.169      ;
; 0.548 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~2  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.116      ; 0.164      ;
; 0.548 ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.123      ; 0.171      ;
; 0.548 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.117      ; 0.165      ;
; 0.548 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.117      ; 0.165      ;
; 0.548 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.121      ; 0.169      ;
; 0.548 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.122      ; 0.170      ;
; 0.548 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.119      ; 0.167      ;
; 0.548 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.117      ; 0.165      ;
; 0.549 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.122      ; 0.171      ;
; 0.549 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.118      ; 0.167      ;
; 0.549 ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.116      ; 0.165      ;
; 0.549 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.121      ; 0.170      ;
; 0.549 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.118      ; 0.167      ;
; 0.549 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.120      ; 0.169      ;
; 0.549 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.118      ; 0.167      ;
; 0.550 ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.120      ; 0.170      ;
; 0.550 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS ; Chen_Kevin_CS ; -0.500       ; 0.120      ; 0.170      ;
+-------+------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Chen_Kevin_CS'                                                                                                                                                      ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                                      ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------------------------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_CS                                                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ;
+--------+--------------+----------------+------------------+---------------+------------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+------------------------+---------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+---------------+-------+-------+------------+-----------------+
; Chen_Kevin_datain[*]   ; Chen_Kevin_CS ; 2.521 ; 2.521 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[0]  ; Chen_Kevin_CS ; 1.971 ; 1.971 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[1]  ; Chen_Kevin_CS ; 1.872 ; 1.872 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[2]  ; Chen_Kevin_CS ; 1.793 ; 1.793 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[3]  ; Chen_Kevin_CS ; 2.405 ; 2.405 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[4]  ; Chen_Kevin_CS ; 2.023 ; 2.023 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[5]  ; Chen_Kevin_CS ; 1.928 ; 1.928 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[6]  ; Chen_Kevin_CS ; 2.018 ; 2.018 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[7]  ; Chen_Kevin_CS ; 1.908 ; 1.908 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[8]  ; Chen_Kevin_CS ; 1.998 ; 1.998 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[9]  ; Chen_Kevin_CS ; 2.025 ; 2.025 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[10] ; Chen_Kevin_CS ; 1.965 ; 1.965 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[11] ; Chen_Kevin_CS ; 1.942 ; 1.942 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[12] ; Chen_Kevin_CS ; 2.185 ; 2.185 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[13] ; Chen_Kevin_CS ; 2.103 ; 2.103 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[14] ; Chen_Kevin_CS ; 1.881 ; 1.881 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[15] ; Chen_Kevin_CS ; 1.890 ; 1.890 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[16] ; Chen_Kevin_CS ; 1.927 ; 1.927 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[17] ; Chen_Kevin_CS ; 1.918 ; 1.918 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[18] ; Chen_Kevin_CS ; 2.007 ; 2.007 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[19] ; Chen_Kevin_CS ; 2.060 ; 2.060 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[20] ; Chen_Kevin_CS ; 2.157 ; 2.157 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[21] ; Chen_Kevin_CS ; 2.298 ; 2.298 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[22] ; Chen_Kevin_CS ; 2.005 ; 2.005 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[23] ; Chen_Kevin_CS ; 1.928 ; 1.928 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[24] ; Chen_Kevin_CS ; 1.837 ; 1.837 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[25] ; Chen_Kevin_CS ; 2.521 ; 2.521 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[26] ; Chen_Kevin_CS ; 1.859 ; 1.859 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[27] ; Chen_Kevin_CS ; 2.045 ; 2.045 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[28] ; Chen_Kevin_CS ; 2.204 ; 2.204 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[29] ; Chen_Kevin_CS ; 1.769 ; 1.769 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[30] ; Chen_Kevin_CS ; 1.808 ; 1.808 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[31] ; Chen_Kevin_CS ; 2.268 ; 2.268 ; Rise       ; Chen_Kevin_CS   ;
+------------------------+---------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+------------------------+---------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+---------------+--------+--------+------------+-----------------+
; Chen_Kevin_datain[*]   ; Chen_Kevin_CS ; -0.237 ; -0.237 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[0]  ; Chen_Kevin_CS ; -0.270 ; -0.270 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[1]  ; Chen_Kevin_CS ; -0.303 ; -0.303 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[2]  ; Chen_Kevin_CS ; -0.284 ; -0.284 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[3]  ; Chen_Kevin_CS ; -0.367 ; -0.367 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[4]  ; Chen_Kevin_CS ; -0.520 ; -0.520 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[5]  ; Chen_Kevin_CS ; -0.344 ; -0.344 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[6]  ; Chen_Kevin_CS ; -0.389 ; -0.389 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[7]  ; Chen_Kevin_CS ; -0.237 ; -0.237 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[8]  ; Chen_Kevin_CS ; -0.319 ; -0.319 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[9]  ; Chen_Kevin_CS ; -0.342 ; -0.342 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[10] ; Chen_Kevin_CS ; -0.312 ; -0.312 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[11] ; Chen_Kevin_CS ; -0.385 ; -0.385 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[12] ; Chen_Kevin_CS ; -0.258 ; -0.258 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[13] ; Chen_Kevin_CS ; -0.377 ; -0.377 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[14] ; Chen_Kevin_CS ; -0.329 ; -0.329 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[15] ; Chen_Kevin_CS ; -0.254 ; -0.254 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[16] ; Chen_Kevin_CS ; -0.426 ; -0.426 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[17] ; Chen_Kevin_CS ; -0.343 ; -0.343 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[18] ; Chen_Kevin_CS ; -0.280 ; -0.280 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[19] ; Chen_Kevin_CS ; -0.542 ; -0.542 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[20] ; Chen_Kevin_CS ; -0.358 ; -0.358 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[21] ; Chen_Kevin_CS ; -0.487 ; -0.487 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[22] ; Chen_Kevin_CS ; -0.277 ; -0.277 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[23] ; Chen_Kevin_CS ; -0.267 ; -0.267 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[24] ; Chen_Kevin_CS ; -0.297 ; -0.297 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[25] ; Chen_Kevin_CS ; -0.522 ; -0.522 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[26] ; Chen_Kevin_CS ; -0.274 ; -0.274 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[27] ; Chen_Kevin_CS ; -0.312 ; -0.312 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[28] ; Chen_Kevin_CS ; -0.432 ; -0.432 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[29] ; Chen_Kevin_CS ; -0.289 ; -0.289 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[30] ; Chen_Kevin_CS ; -0.358 ; -0.358 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[31] ; Chen_Kevin_CS ; -0.626 ; -0.626 ; Rise       ; Chen_Kevin_CS   ;
+------------------------+---------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Clock to Output Times                                                              ;
+---------------------+---------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+---------------+-------+-------+------------+-----------------+
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 7.295 ; 7.295 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 6.895 ; 6.895 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 6.753 ; 6.753 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 6.857 ; 6.857 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 6.735 ; 6.735 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 7.033 ; 7.033 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 7.073 ; 7.073 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 7.286 ; 7.286 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 6.812 ; 6.812 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 6.825 ; 6.825 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 7.086 ; 7.086 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 6.834 ; 6.834 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 6.931 ; 6.931 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 6.948 ; 6.948 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 6.662 ; 6.662 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 6.850 ; 6.850 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 6.972 ; 6.972 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 6.449 ; 6.449 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 7.017 ; 7.017 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 6.928 ; 6.928 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 6.481 ; 6.481 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 6.959 ; 6.959 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 7.295 ; 7.295 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 6.844 ; 6.844 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 6.728 ; 6.728 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 6.564 ; 6.564 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 7.167 ; 7.167 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 6.767 ; 6.767 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 7.012 ; 7.012 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 7.007 ; 7.007 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 7.083 ; 7.083 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 7.075 ; 7.075 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 6.929 ; 6.929 ; Fall       ; Chen_Kevin_CS   ;
+---------------------+---------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+---------------------+---------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+---------------+-------+-------+------------+-----------------+
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 4.954 ; 4.954 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 5.109 ; 5.109 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 5.356 ; 5.356 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 5.228 ; 5.228 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 5.466 ; 5.466 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 5.757 ; 5.757 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 5.406 ; 5.406 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 5.578 ; 5.578 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 4.954 ; 4.954 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 4.991 ; 4.991 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 5.821 ; 5.821 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 5.358 ; 5.358 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 5.525 ; 5.525 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 5.646 ; 5.646 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 5.263 ; 5.263 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 5.098 ; 5.098 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 5.207 ; 5.207 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 5.206 ; 5.206 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 5.590 ; 5.590 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 5.363 ; 5.363 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 4.991 ; 4.991 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 5.148 ; 5.148 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 5.481 ; 5.481 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 5.319 ; 5.319 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 5.182 ; 5.182 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 5.349 ; 5.349 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 4.987 ; 4.987 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 5.497 ; 5.497 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 5.448 ; 5.448 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 5.531 ; 5.531 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 5.084 ; 5.084 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 5.747 ; 5.747 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 5.570 ; 5.570 ; Fall       ; Chen_Kevin_CS   ;
+---------------------+---------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Propagation Delay                                                          ;
+-----------------------+--------------------+-------+-------+-------+-------+
; Input Port            ; Output Port        ; RR    ; RF    ; FR    ; FF    ;
+-----------------------+--------------------+-------+-------+-------+-------+
; Chen_Kevin_OE         ; Chen_Kevin_out[0]  ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[1]  ; 6.767 ; 6.767 ; 6.767 ; 6.767 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[2]  ; 6.766 ; 6.766 ; 6.766 ; 6.766 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[3]  ; 6.786 ; 6.786 ; 6.786 ; 6.786 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[4]  ; 6.331 ; 6.331 ; 6.331 ; 6.331 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[5]  ; 6.786 ; 6.786 ; 6.786 ; 6.786 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[6]  ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[7]  ; 6.637 ; 6.637 ; 6.637 ; 6.637 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[8]  ; 5.469 ; 5.469 ; 5.469 ; 5.469 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[9]  ; 6.623 ; 6.623 ; 6.623 ; 6.623 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[10] ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[11] ; 6.813 ; 6.813 ; 6.813 ; 6.813 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[12] ; 6.311 ; 6.311 ; 6.311 ; 6.311 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[13] ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[14] ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[15] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[16] ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[17] ; 6.623 ; 6.623 ; 6.623 ; 6.623 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[18] ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[19] ; 5.548 ; 5.548 ; 5.548 ; 5.548 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[20] ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[21] ; 6.813 ; 6.813 ; 6.813 ; 6.813 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[22] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[23] ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[24] ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[25] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[26] ; 6.767 ; 6.767 ; 6.767 ; 6.767 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[27] ; 6.637 ; 6.637 ; 6.637 ; 6.637 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[28] ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[29] ; 5.459 ; 5.459 ; 5.459 ; 5.459 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[30] ; 5.548 ; 5.548 ; 5.548 ; 5.548 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[31] ; 6.786 ; 6.786 ; 6.786 ; 6.786 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[0]  ; 8.150 ; 7.862 ; 7.862 ; 8.150 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[1]  ; 8.327 ; 8.500 ; 8.500 ; 8.327 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[2]  ; 8.460 ; 8.160 ; 8.160 ; 8.460 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[3]  ; 8.585 ; 8.055 ; 8.055 ; 8.585 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[4]  ; 9.369 ; 8.526 ; 8.526 ; 9.369 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[5]  ; 8.378 ; 8.563 ; 8.563 ; 8.378 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[6]  ; 8.409 ; 8.380 ; 8.380 ; 8.409 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[7]  ; 8.434 ; 8.324 ; 8.324 ; 8.434 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[8]  ; 8.285 ; 8.510 ; 8.510 ; 8.285 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[9]  ; 8.310 ; 8.585 ; 8.585 ; 8.310 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[10] ; 8.622 ; 8.382 ; 8.382 ; 8.622 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[11] ; 8.388 ; 8.590 ; 8.590 ; 8.388 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[12] ; 8.499 ; 8.173 ; 8.173 ; 8.499 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[13] ; 8.004 ; 7.729 ; 7.729 ; 8.004 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[14] ; 8.789 ; 8.501 ; 8.501 ; 8.789 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[15] ; 8.060 ; 7.709 ; 7.709 ; 8.060 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[16] ; 8.013 ; 7.564 ; 7.564 ; 8.013 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[17] ; 8.153 ; 8.349 ; 8.349 ; 8.153 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[18] ; 8.468 ; 8.383 ; 8.383 ; 8.468 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[19] ; 7.962 ; 8.077 ; 8.077 ; 7.962 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[20] ; 8.941 ; 8.653 ; 8.653 ; 8.941 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[21] ; 8.521 ; 8.217 ; 8.217 ; 8.521 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[22] ; 9.259 ; 8.050 ; 8.050 ; 9.259 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[23] ; 8.039 ; 7.985 ; 7.985 ; 8.039 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[24] ; 8.363 ; 8.294 ; 8.294 ; 8.363 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[25] ; 8.389 ; 8.390 ; 8.390 ; 8.389 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[26] ; 8.047 ; 8.484 ; 8.484 ; 8.047 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[27] ; 8.692 ; 8.467 ; 8.467 ; 8.692 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[28] ; 9.056 ; 8.856 ; 8.856 ; 9.056 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[29] ; 8.397 ; 8.200 ; 8.200 ; 8.397 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[30] ; 9.428 ; 8.336 ; 8.336 ; 9.428 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[31] ; 9.348 ; 8.100 ; 8.100 ; 9.348 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[0]  ; 8.060 ; 7.920 ; 7.920 ; 8.060 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[1]  ; 8.400 ; 8.234 ; 8.234 ; 8.400 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[2]  ; 7.856 ; 8.367 ; 8.367 ; 7.856 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[3]  ; 8.046 ; 8.492 ; 8.492 ; 8.046 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[4]  ; 8.431 ; 9.287 ; 9.287 ; 8.431 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[5]  ; 8.463 ; 8.296 ; 8.296 ; 8.463 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[6]  ; 8.285 ; 8.327 ; 8.327 ; 8.285 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[7]  ; 8.224 ; 8.341 ; 8.341 ; 8.224 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[8]  ; 8.410 ; 8.203 ; 8.203 ; 8.410 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[9]  ; 8.490 ; 8.323 ; 8.323 ; 8.490 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[10] ; 8.282 ; 8.540 ; 8.540 ; 8.282 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[11] ; 8.495 ; 8.306 ; 8.306 ; 8.495 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[12] ; 8.394 ; 8.079 ; 8.079 ; 8.394 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[13] ; 7.749 ; 7.911 ; 7.911 ; 7.749 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[14] ; 8.401 ; 8.707 ; 8.707 ; 8.401 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[15] ; 7.636 ; 7.978 ; 7.978 ; 7.636 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[16] ; 7.393 ; 7.920 ; 7.920 ; 7.393 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[17] ; 8.254 ; 7.908 ; 7.908 ; 8.254 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[18] ; 7.776 ; 8.375 ; 8.375 ; 7.776 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[19] ; 7.982 ; 7.864 ; 7.864 ; 7.982 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[20] ; 8.553 ; 8.859 ; 8.859 ; 8.553 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[21] ; 8.191 ; 8.439 ; 8.439 ; 8.191 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[22] ; 7.950 ; 9.177 ; 9.177 ; 7.950 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[23] ; 7.885 ; 7.957 ; 7.957 ; 7.885 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[24] ; 8.194 ; 8.281 ; 8.281 ; 8.194 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[25] ; 8.285 ; 8.307 ; 8.307 ; 8.285 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[26] ; 8.384 ; 8.222 ; 8.222 ; 8.384 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[27] ; 8.602 ; 8.362 ; 8.362 ; 8.602 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[28] ; 8.761 ; 8.974 ; 8.974 ; 8.761 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[29] ; 8.110 ; 8.315 ; 8.315 ; 8.110 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[30] ; 8.241 ; 9.346 ; 9.346 ; 8.241 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[31] ; 8.005 ; 9.266 ; 9.266 ; 8.005 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[0]  ; 7.927 ; 8.107 ; 8.107 ; 7.927 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[1]  ; 8.433 ; 8.290 ; 8.290 ; 8.433 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[2]  ; 7.929 ; 8.423 ; 8.423 ; 7.929 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[3]  ; 8.084 ; 8.548 ; 8.548 ; 8.084 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[4]  ; 9.294 ; 8.483 ; 8.483 ; 9.294 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[5]  ; 8.496 ; 8.057 ; 8.057 ; 8.496 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[6]  ; 8.334 ; 8.337 ; 8.337 ; 8.334 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[7]  ; 8.257 ; 8.397 ; 8.397 ; 8.257 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[8]  ; 8.443 ; 7.819 ; 7.819 ; 8.443 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[9]  ; 8.331 ; 8.542 ; 8.542 ; 8.331 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[10] ; 8.547 ; 8.176 ; 8.176 ; 8.547 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[11] ; 8.313 ; 8.547 ; 8.547 ; 8.313 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[12] ; 8.432 ; 8.130 ; 8.130 ; 8.432 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[13] ; 7.852 ; 7.967 ; 7.967 ; 7.852 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[14] ; 8.714 ; 8.145 ; 8.145 ; 8.714 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[15] ; 7.985 ; 7.678 ; 7.678 ; 7.985 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[16] ; 7.724 ; 7.976 ; 7.976 ; 7.724 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[17] ; 7.916 ; 8.306 ; 8.306 ; 7.916 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[18] ; 8.301 ; 8.431 ; 8.431 ; 8.301 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[19] ; 7.899 ; 8.034 ; 8.034 ; 7.899 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[20] ; 8.866 ; 8.143 ; 8.143 ; 8.866 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[21] ; 8.446 ; 8.174 ; 8.174 ; 8.446 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[22] ; 9.184 ; 7.810 ; 7.810 ; 9.184 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[23] ; 7.964 ; 7.920 ; 7.920 ; 7.964 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[24] ; 8.288 ; 8.171 ; 8.171 ; 8.288 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[25] ; 8.323 ; 7.894 ; 7.894 ; 8.323 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[26] ; 8.417 ; 7.828 ; 7.828 ; 8.417 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[27] ; 8.397 ; 8.649 ; 8.649 ; 8.397 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[28] ; 8.981 ; 8.813 ; 8.813 ; 8.981 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[29] ; 8.322 ; 8.152 ; 8.152 ; 8.322 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[30] ; 9.353 ; 8.293 ; 8.293 ; 9.353 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[31] ; 9.273 ; 8.057 ; 8.057 ; 9.273 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[0]  ; 8.184 ; 8.044 ; 8.044 ; 8.184 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[1]  ; 8.358 ; 8.529 ; 8.529 ; 8.358 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[2]  ; 8.491 ; 8.195 ; 8.195 ; 8.491 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[3]  ; 8.616 ; 8.180 ; 8.180 ; 8.616 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[4]  ; 8.555 ; 9.411 ; 9.411 ; 8.555 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[5]  ; 7.861 ; 8.592 ; 8.592 ; 7.861 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[6]  ; 8.409 ; 8.451 ; 8.451 ; 8.409 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[7]  ; 8.465 ; 8.353 ; 8.353 ; 8.465 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[8]  ; 8.188 ; 8.539 ; 8.539 ; 8.188 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[9]  ; 8.614 ; 8.447 ; 8.447 ; 8.614 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[10] ; 8.244 ; 8.664 ; 8.664 ; 8.244 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[11] ; 8.619 ; 8.430 ; 8.430 ; 8.619 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[12] ; 8.202 ; 8.528 ; 8.528 ; 8.202 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[13] ; 8.035 ; 7.929 ; 7.929 ; 8.035 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[14] ; 8.217 ; 8.831 ; 8.831 ; 8.217 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[15] ; 7.738 ; 8.102 ; 8.102 ; 7.738 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[16] ; 8.044 ; 7.841 ; 7.841 ; 8.044 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[17] ; 8.378 ; 8.188 ; 8.188 ; 8.378 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[18] ; 8.499 ; 8.417 ; 8.417 ; 8.499 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[19] ; 8.106 ; 7.858 ; 7.858 ; 8.106 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[20] ; 8.281 ; 8.983 ; 8.983 ; 8.281 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[21] ; 8.246 ; 8.563 ; 8.563 ; 8.246 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[22] ; 7.860 ; 9.301 ; 9.301 ; 7.860 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[23] ; 8.002 ; 8.081 ; 8.081 ; 8.002 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[24] ; 8.243 ; 8.405 ; 8.405 ; 8.243 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[25] ; 8.419 ; 8.431 ; 8.431 ; 8.419 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[26] ; 7.905 ; 8.513 ; 8.513 ; 7.905 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[27] ; 8.726 ; 7.916 ; 7.916 ; 8.726 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[28] ; 8.885 ; 9.098 ; 9.098 ; 8.885 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[29] ; 8.005 ; 8.439 ; 8.439 ; 8.005 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[30] ; 8.365 ; 9.470 ; 9.470 ; 8.365 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[31] ; 8.129 ; 9.390 ; 9.390 ; 8.129 ;
+-----------------------+--------------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------+
; Minimum Propagation Delay                                                  ;
+-----------------------+--------------------+-------+-------+-------+-------+
; Input Port            ; Output Port        ; RR    ; RF    ; FR    ; FF    ;
+-----------------------+--------------------+-------+-------+-------+-------+
; Chen_Kevin_OE         ; Chen_Kevin_out[0]  ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[1]  ; 6.767 ; 6.767 ; 6.767 ; 6.767 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[2]  ; 6.766 ; 6.766 ; 6.766 ; 6.766 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[3]  ; 6.786 ; 6.786 ; 6.786 ; 6.786 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[4]  ; 6.331 ; 6.331 ; 6.331 ; 6.331 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[5]  ; 6.786 ; 6.786 ; 6.786 ; 6.786 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[6]  ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[7]  ; 6.637 ; 6.637 ; 6.637 ; 6.637 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[8]  ; 5.469 ; 5.469 ; 5.469 ; 5.469 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[9]  ; 6.623 ; 6.623 ; 6.623 ; 6.623 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[10] ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[11] ; 6.813 ; 6.813 ; 6.813 ; 6.813 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[12] ; 6.311 ; 6.311 ; 6.311 ; 6.311 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[13] ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[14] ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[15] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[16] ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[17] ; 6.623 ; 6.623 ; 6.623 ; 6.623 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[18] ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[19] ; 5.548 ; 5.548 ; 5.548 ; 5.548 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[20] ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[21] ; 6.813 ; 6.813 ; 6.813 ; 6.813 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[22] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[23] ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[24] ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[25] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[26] ; 6.767 ; 6.767 ; 6.767 ; 6.767 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[27] ; 6.637 ; 6.637 ; 6.637 ; 6.637 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[28] ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[29] ; 5.459 ; 5.459 ; 5.459 ; 5.459 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[30] ; 5.548 ; 5.548 ; 5.548 ; 5.548 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[31] ; 6.786 ; 6.786 ; 6.786 ; 6.786 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[0]  ; 6.829 ; 6.690 ; 6.690 ; 6.829 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[1]  ; 7.143 ; 7.245 ; 7.245 ; 7.143 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[2]  ; 7.077 ; 7.174 ; 7.174 ; 7.077 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[3]  ; 7.225 ; 7.122 ; 7.122 ; 7.225 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[4]  ; 6.992 ; 6.903 ; 6.903 ; 6.992 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[5]  ; 7.314 ; 7.229 ; 7.229 ; 7.314 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[6]  ; 7.598 ; 7.381 ; 7.381 ; 7.598 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[7]  ; 6.806 ; 6.783 ; 6.783 ; 6.806 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[8]  ; 7.125 ; 7.283 ; 7.283 ; 7.125 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[9]  ; 6.687 ; 6.665 ; 6.665 ; 6.687 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[10] ; 6.867 ; 7.019 ; 7.019 ; 6.867 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[11] ; 7.392 ; 7.137 ; 7.137 ; 7.392 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[12] ; 6.763 ; 6.659 ; 6.659 ; 6.763 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[13] ; 7.079 ; 6.971 ; 6.971 ; 7.079 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[14] ; 7.210 ; 7.153 ; 7.153 ; 7.210 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[15] ; 6.854 ; 6.905 ; 6.905 ; 6.854 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[16] ; 6.657 ; 6.674 ; 6.674 ; 6.657 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[17] ; 6.976 ; 6.795 ; 6.795 ; 6.976 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[18] ; 7.183 ; 7.002 ; 7.002 ; 7.183 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[19] ; 7.130 ; 7.246 ; 7.246 ; 7.130 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[20] ; 7.130 ; 7.181 ; 7.181 ; 7.130 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[21] ; 7.588 ; 7.405 ; 7.405 ; 7.588 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[22] ; 6.988 ; 7.200 ; 7.200 ; 6.988 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[23] ; 7.122 ; 7.080 ; 7.080 ; 7.122 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[24] ; 7.174 ; 7.069 ; 7.069 ; 7.174 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[25] ; 6.686 ; 7.168 ; 7.168 ; 6.686 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[26] ; 7.349 ; 7.020 ; 7.020 ; 7.349 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[27] ; 7.226 ; 7.225 ; 7.225 ; 7.226 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[28] ; 7.117 ; 7.370 ; 7.370 ; 7.117 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[29] ; 7.306 ; 7.230 ; 7.230 ; 7.306 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[30] ; 7.161 ; 7.020 ; 7.020 ; 7.161 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[31] ; 6.975 ; 6.853 ; 6.853 ; 6.975 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[0]  ; 6.724 ; 6.600 ; 6.600 ; 6.724 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[1]  ; 7.038 ; 7.140 ; 7.140 ; 7.038 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[2]  ; 7.180 ; 6.994 ; 6.994 ; 7.180 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[3]  ; 7.040 ; 7.017 ; 7.017 ; 7.040 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[4]  ; 6.798 ; 6.894 ; 6.894 ; 6.798 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[5]  ; 7.224 ; 7.124 ; 7.124 ; 7.224 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[6]  ; 7.336 ; 7.291 ; 7.291 ; 7.336 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[7]  ; 6.693 ; 6.723 ; 6.723 ; 6.693 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[8]  ; 7.263 ; 7.032 ; 7.032 ; 7.263 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[9]  ; 6.560 ; 6.589 ; 6.589 ; 6.560 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[10] ; 6.929 ; 6.784 ; 6.784 ; 6.929 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[11] ; 7.302 ; 7.032 ; 7.032 ; 7.302 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[12] ; 6.673 ; 6.554 ; 6.554 ; 6.673 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[13] ; 6.913 ; 6.882 ; 6.882 ; 6.913 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[14] ; 7.048 ; 7.067 ; 7.067 ; 7.048 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[15] ; 6.749 ; 6.800 ; 6.800 ; 6.749 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[16] ; 6.631 ; 6.559 ; 6.559 ; 6.631 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[17] ; 6.974 ; 6.690 ; 6.690 ; 6.974 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[18] ; 6.897 ; 7.100 ; 7.100 ; 6.897 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[19] ; 7.146 ; 7.047 ; 7.047 ; 7.146 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[20] ; 7.025 ; 7.395 ; 7.395 ; 7.025 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[21] ; 7.584 ; 7.315 ; 7.315 ; 7.584 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[22] ; 6.883 ; 6.907 ; 6.907 ; 6.883 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[23] ; 6.985 ; 7.299 ; 7.299 ; 6.985 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[24] ; 6.964 ; 7.006 ; 7.006 ; 6.964 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[25] ; 6.581 ; 7.078 ; 7.078 ; 6.581 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[26] ; 6.915 ; 6.957 ; 6.957 ; 6.915 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[27] ; 7.136 ; 7.135 ; 7.135 ; 7.136 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[28] ; 7.280 ; 7.034 ; 7.034 ; 7.280 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[29] ; 7.201 ; 7.140 ; 7.140 ; 7.201 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[30] ; 7.000 ; 6.915 ; 6.915 ; 7.000 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[31] ; 6.885 ; 6.748 ; 6.748 ; 6.885 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[0]  ; 6.762 ; 6.645 ; 6.645 ; 6.762 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[1]  ; 7.076 ; 7.137 ; 7.137 ; 7.076 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[2]  ; 7.092 ; 7.028 ; 7.028 ; 7.092 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[3]  ; 7.052 ; 7.176 ; 7.176 ; 7.052 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[4]  ; 6.836 ; 7.083 ; 7.083 ; 6.836 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[5]  ; 7.159 ; 7.271 ; 7.271 ; 7.159 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[6]  ; 7.374 ; 7.336 ; 7.336 ; 7.374 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[7]  ; 6.760 ; 6.735 ; 6.735 ; 6.760 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[8]  ; 7.523 ; 7.088 ; 7.088 ; 7.523 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[9]  ; 6.598 ; 6.902 ; 6.902 ; 6.598 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[10] ; 6.967 ; 6.818 ; 6.818 ; 6.967 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[11] ; 7.067 ; 7.349 ; 7.349 ; 7.067 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[12] ; 6.589 ; 6.720 ; 6.720 ; 6.589 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[13] ; 6.954 ; 6.915 ; 6.915 ; 6.954 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[14] ; 7.086 ; 7.167 ; 7.167 ; 7.086 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[15] ; 6.787 ; 6.921 ; 6.921 ; 6.787 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[16] ; 6.594 ; 6.673 ; 6.673 ; 6.594 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[17] ; 6.725 ; 7.551 ; 7.551 ; 6.725 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[18] ; 6.935 ; 7.134 ; 7.134 ; 6.935 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[19] ; 7.179 ; 7.081 ; 7.081 ; 7.179 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[20] ; 7.063 ; 7.138 ; 7.138 ; 7.063 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[21] ; 7.622 ; 7.360 ; 7.360 ; 7.622 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[22] ; 6.921 ; 6.963 ; 6.963 ; 6.921 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[23] ; 7.055 ; 7.037 ; 7.037 ; 7.055 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[24] ; 7.002 ; 7.131 ; 7.131 ; 7.002 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[25] ; 6.619 ; 7.000 ; 7.000 ; 6.619 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[26] ; 6.953 ; 7.300 ; 7.300 ; 6.953 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[27] ; 7.143 ; 7.178 ; 7.178 ; 7.143 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[28] ; 7.379 ; 7.068 ; 7.068 ; 7.379 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[29] ; 7.189 ; 7.185 ; 7.185 ; 7.189 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[30] ; 6.950 ; 7.118 ; 7.118 ; 6.950 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[31] ; 6.783 ; 6.932 ; 6.932 ; 6.783 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[0]  ; 6.722 ; 6.858 ; 6.858 ; 6.722 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[1]  ; 7.214 ; 7.172 ; 7.172 ; 7.214 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[2]  ; 7.668 ; 7.118 ; 7.118 ; 7.668 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[3]  ; 7.149 ; 7.266 ; 7.266 ; 7.149 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[4]  ; 6.932 ; 7.412 ; 7.412 ; 6.932 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[5]  ; 7.256 ; 7.576 ; 7.576 ; 7.256 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[6]  ; 7.413 ; 7.855 ; 7.855 ; 7.413 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[7]  ; 6.856 ; 6.818 ; 6.818 ; 6.856 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[8]  ; 7.156 ; 7.440 ; 7.440 ; 7.156 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[9]  ; 6.694 ; 7.425 ; 7.425 ; 6.694 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[10] ; 7.063 ; 6.908 ; 6.908 ; 7.063 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[11] ; 7.164 ; 7.559 ; 7.559 ; 7.164 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[12] ; 6.686 ; 7.614 ; 7.614 ; 6.686 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[13] ; 7.168 ; 7.006 ; 7.006 ; 7.168 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[14] ; 7.182 ; 7.518 ; 7.518 ; 7.182 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[15] ; 6.932 ; 6.883 ; 6.883 ; 6.932 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[16] ; 6.688 ; 6.756 ; 6.756 ; 6.688 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[17] ; 6.822 ; 7.597 ; 7.597 ; 6.822 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[18] ; 7.031 ; 7.224 ; 7.224 ; 7.031 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[19] ; 7.535 ; 7.171 ; 7.171 ; 7.535 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[20] ; 7.210 ; 7.159 ; 7.159 ; 7.210 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[21] ; 7.437 ; 7.629 ; 7.629 ; 7.437 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[22] ; 7.031 ; 7.017 ; 7.017 ; 7.031 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[23] ; 7.109 ; 7.151 ; 7.151 ; 7.109 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[24] ; 7.098 ; 7.329 ; 7.329 ; 7.098 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[25] ; 7.077 ; 6.715 ; 6.715 ; 7.077 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[26] ; 7.049 ; 7.390 ; 7.390 ; 7.049 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[27] ; 7.359 ; 7.259 ; 7.259 ; 7.359 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[28] ; 7.668 ; 7.158 ; 7.158 ; 7.668 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[29] ; 7.262 ; 7.335 ; 7.335 ; 7.262 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[30] ; 7.047 ; 7.521 ; 7.521 ; 7.047 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[31] ; 6.880 ; 7.305 ; 7.305 ; 6.880 ;
+-----------------------+--------------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------+
; Output Enable Times                                                               ;
+---------------------+---------------+-------+------+------------+-----------------+
; Data Port           ; Clock Port    ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------------+---------------+-------+------+------------+-----------------+
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 5.391 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 6.372 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 6.699 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 6.698 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 6.718 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 6.263 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 6.718 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 6.689 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 6.569 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 5.401 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 6.555 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 6.539 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 6.745 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 6.243 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 6.539 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 6.708 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 6.372 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 6.535 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 6.555 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 6.535 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 5.480 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 6.765 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 6.745 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 6.372 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 6.765 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 6.689 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 6.372 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 6.699 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 6.569 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 6.539 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 5.391 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 5.480 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 6.718 ;      ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 5.391 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 6.372 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 6.699 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 6.698 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 6.718 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 6.263 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 6.718 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 6.689 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 6.569 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 5.401 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 6.555 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 6.539 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 6.745 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 6.243 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 6.539 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 6.708 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 6.372 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 6.535 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 6.555 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 6.535 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 5.480 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 6.765 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 6.745 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 6.372 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 6.765 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 6.689 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 6.372 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 6.699 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 6.569 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 6.539 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 5.391 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 5.480 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 6.718 ;      ; Fall       ; Chen_Kevin_CS   ;
+---------------------+---------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                       ;
+---------------------+---------------+-------+------+------------+-----------------+
; Data Port           ; Clock Port    ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+---------------------+---------------+-------+------+------------+-----------------+
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 5.391 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 6.372 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 6.699 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 6.698 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 6.718 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 6.263 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 6.718 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 6.689 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 6.569 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 5.401 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 6.555 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 6.539 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 6.745 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 6.243 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 6.539 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 6.708 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 6.372 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 6.535 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 6.555 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 6.535 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 5.480 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 6.765 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 6.745 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 6.372 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 6.765 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 6.689 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 6.372 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 6.699 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 6.569 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 6.539 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 5.391 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 5.480 ;      ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 6.718 ;      ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 5.391 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 6.372 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 6.699 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 6.698 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 6.718 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 6.263 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 6.718 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 6.689 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 6.569 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 5.401 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 6.555 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 6.539 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 6.745 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 6.243 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 6.539 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 6.708 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 6.372 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 6.535 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 6.555 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 6.535 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 5.480 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 6.765 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 6.745 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 6.372 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 6.765 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 6.689 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 6.372 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 6.699 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 6.569 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 6.539 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 5.391 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 5.480 ;      ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 6.718 ;      ; Fall       ; Chen_Kevin_CS   ;
+---------------------+---------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Output Disable Times                                                                       ;
+---------------------+---------------+-----------+-----------+------------+-----------------+
; Data Port           ; Clock Port    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------------+---------------+-----------+-----------+------------+-----------------+
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 5.391     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 6.372     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 6.699     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 6.698     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 6.718     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 6.263     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 6.718     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 6.689     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 6.569     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 5.401     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 6.555     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 6.539     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 6.745     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 6.243     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 6.539     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 6.708     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 6.372     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 6.535     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 6.555     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 6.535     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 5.480     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 6.765     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 6.745     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 6.372     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 6.765     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 6.689     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 6.372     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 6.699     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 6.569     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 6.539     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 5.391     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 5.480     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 6.718     ;           ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 5.391     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 6.372     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 6.699     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 6.698     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 6.718     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 6.263     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 6.718     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 6.689     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 6.569     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 5.401     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 6.555     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 6.539     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 6.745     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 6.243     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 6.539     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 6.708     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 6.372     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 6.535     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 6.555     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 6.535     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 5.480     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 6.765     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 6.745     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 6.372     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 6.765     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 6.689     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 6.372     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 6.699     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 6.569     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 6.539     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 5.391     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 5.480     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 6.718     ;           ; Fall       ; Chen_Kevin_CS   ;
+---------------------+---------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                               ;
+---------------------+---------------+-----------+-----------+------------+-----------------+
; Data Port           ; Clock Port    ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------------+---------------+-----------+-----------+------------+-----------------+
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 5.391     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 6.372     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 6.699     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 6.698     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 6.718     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 6.263     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 6.718     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 6.689     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 6.569     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 5.401     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 6.555     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 6.539     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 6.745     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 6.243     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 6.539     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 6.708     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 6.372     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 6.535     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 6.555     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 6.535     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 5.480     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 6.765     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 6.745     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 6.372     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 6.765     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 6.689     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 6.372     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 6.699     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 6.569     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 6.539     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 5.391     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 5.480     ;           ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 6.718     ;           ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 5.391     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 6.372     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 6.699     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 6.698     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 6.718     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 6.263     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 6.718     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 6.689     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 6.569     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 5.401     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 6.555     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 6.539     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 6.745     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 6.243     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 6.539     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 6.708     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 6.372     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 6.535     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 6.555     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 6.535     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 5.480     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 6.765     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 6.745     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 6.372     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 6.765     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 6.689     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 6.372     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 6.699     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 6.569     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 6.539     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 5.391     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 5.480     ;           ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 6.718     ;           ; Fall       ; Chen_Kevin_CS   ;
+---------------------+---------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.549   ; 0.532 ; N/A      ; N/A     ; -1.222              ;
;  Chen_Kevin_CS   ; -1.549   ; 0.532 ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -395.728 ; 0.0   ; 0.0      ; 0.0     ; -1.222              ;
;  Chen_Kevin_CS   ; -395.728 ; 0.000 ; N/A      ; N/A     ; -1.222              ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+------------------------+---------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+---------------+-------+-------+------------+-----------------+
; Chen_Kevin_datain[*]   ; Chen_Kevin_CS ; 4.745 ; 4.745 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[0]  ; Chen_Kevin_CS ; 3.512 ; 3.512 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[1]  ; Chen_Kevin_CS ; 3.332 ; 3.332 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[2]  ; Chen_Kevin_CS ; 3.218 ; 3.218 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[3]  ; Chen_Kevin_CS ; 4.483 ; 4.483 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[4]  ; Chen_Kevin_CS ; 3.627 ; 3.627 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[5]  ; Chen_Kevin_CS ; 3.395 ; 3.395 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[6]  ; Chen_Kevin_CS ; 3.694 ; 3.694 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[7]  ; Chen_Kevin_CS ; 3.393 ; 3.393 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[8]  ; Chen_Kevin_CS ; 3.649 ; 3.649 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[9]  ; Chen_Kevin_CS ; 3.653 ; 3.653 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[10] ; Chen_Kevin_CS ; 3.506 ; 3.506 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[11] ; Chen_Kevin_CS ; 3.537 ; 3.537 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[12] ; Chen_Kevin_CS ; 4.021 ; 4.021 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[13] ; Chen_Kevin_CS ; 3.792 ; 3.792 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[14] ; Chen_Kevin_CS ; 3.368 ; 3.368 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[15] ; Chen_Kevin_CS ; 3.382 ; 3.382 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[16] ; Chen_Kevin_CS ; 3.447 ; 3.447 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[17] ; Chen_Kevin_CS ; 3.392 ; 3.392 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[18] ; Chen_Kevin_CS ; 3.612 ; 3.612 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[19] ; Chen_Kevin_CS ; 3.716 ; 3.716 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[20] ; Chen_Kevin_CS ; 3.969 ; 3.969 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[21] ; Chen_Kevin_CS ; 4.211 ; 4.211 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[22] ; Chen_Kevin_CS ; 3.603 ; 3.603 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[23] ; Chen_Kevin_CS ; 3.499 ; 3.499 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[24] ; Chen_Kevin_CS ; 3.264 ; 3.264 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[25] ; Chen_Kevin_CS ; 4.745 ; 4.745 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[26] ; Chen_Kevin_CS ; 3.291 ; 3.291 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[27] ; Chen_Kevin_CS ; 3.742 ; 3.742 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[28] ; Chen_Kevin_CS ; 4.029 ; 4.029 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[29] ; Chen_Kevin_CS ; 3.224 ; 3.224 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[30] ; Chen_Kevin_CS ; 3.196 ; 3.196 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[31] ; Chen_Kevin_CS ; 4.166 ; 4.166 ; Rise       ; Chen_Kevin_CS   ;
+------------------------+---------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+------------------------+---------------+--------+--------+------------+-----------------+
; Data Port              ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------------+---------------+--------+--------+------------+-----------------+
; Chen_Kevin_datain[*]   ; Chen_Kevin_CS ; 0.010  ; 0.010  ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[0]  ; Chen_Kevin_CS ; -0.125 ; -0.125 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[1]  ; Chen_Kevin_CS ; -0.199 ; -0.199 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[2]  ; Chen_Kevin_CS ; -0.197 ; -0.197 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[3]  ; Chen_Kevin_CS ; -0.322 ; -0.322 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[4]  ; Chen_Kevin_CS ; -0.520 ; -0.520 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[5]  ; Chen_Kevin_CS ; -0.217 ; -0.217 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[6]  ; Chen_Kevin_CS ; -0.346 ; -0.346 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[7]  ; Chen_Kevin_CS ; 0.010  ; 0.010  ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[8]  ; Chen_Kevin_CS ; -0.297 ; -0.297 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[9]  ; Chen_Kevin_CS ; -0.167 ; -0.167 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[10] ; Chen_Kevin_CS ; -0.247 ; -0.247 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[11] ; Chen_Kevin_CS ; -0.313 ; -0.313 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[12] ; Chen_Kevin_CS ; -0.171 ; -0.171 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[13] ; Chen_Kevin_CS ; -0.289 ; -0.289 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[14] ; Chen_Kevin_CS ; -0.249 ; -0.249 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[15] ; Chen_Kevin_CS ; 0.001  ; 0.001  ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[16] ; Chen_Kevin_CS ; -0.280 ; -0.280 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[17] ; Chen_Kevin_CS ; -0.237 ; -0.237 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[18] ; Chen_Kevin_CS ; -0.122 ; -0.122 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[19] ; Chen_Kevin_CS ; -0.542 ; -0.542 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[20] ; Chen_Kevin_CS ; -0.262 ; -0.262 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[21] ; Chen_Kevin_CS ; -0.487 ; -0.487 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[22] ; Chen_Kevin_CS ; -0.074 ; -0.074 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[23] ; Chen_Kevin_CS ; -0.166 ; -0.166 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[24] ; Chen_Kevin_CS ; -0.183 ; -0.183 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[25] ; Chen_Kevin_CS ; -0.522 ; -0.522 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[26] ; Chen_Kevin_CS ; -0.160 ; -0.160 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[27] ; Chen_Kevin_CS ; -0.116 ; -0.116 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[28] ; Chen_Kevin_CS ; -0.357 ; -0.357 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[29] ; Chen_Kevin_CS ; -0.195 ; -0.195 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[30] ; Chen_Kevin_CS ; -0.265 ; -0.265 ; Rise       ; Chen_Kevin_CS   ;
;  Chen_Kevin_datain[31] ; Chen_Kevin_CS ; -0.626 ; -0.626 ; Rise       ; Chen_Kevin_CS   ;
+------------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+---------------------+---------------+--------+--------+------------+-----------------+
; Data Port           ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------+---------------+--------+--------+------------+-----------------+
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 14.418 ; 14.418 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 13.634 ; 13.634 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 13.193 ; 13.193 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 13.467 ; 13.467 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 13.043 ; 13.043 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 13.804 ; 13.804 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 13.931 ; 13.931 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 14.418 ; 14.418 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 13.299 ; 13.299 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 13.187 ; 13.187 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 13.874 ; 13.874 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 13.438 ; 13.438 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 13.452 ; 13.452 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 13.570 ; 13.570 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 12.904 ; 12.904 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 13.328 ; 13.328 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 13.730 ; 13.730 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 12.544 ; 12.544 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 13.787 ; 13.787 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 13.589 ; 13.589 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 12.509 ; 12.509 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 13.523 ; 13.523 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 14.105 ; 14.105 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 13.427 ; 13.427 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 12.972 ; 12.972 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 12.810 ; 12.810 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 14.082 ; 14.082 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 13.259 ; 13.259 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 13.755 ; 13.755 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 13.876 ; 13.876 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 13.841 ; 13.841 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 13.755 ; 13.755 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 13.426 ; 13.426 ; Fall       ; Chen_Kevin_CS   ;
+---------------------+---------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                      ;
+---------------------+---------------+-------+-------+------------+-----------------+
; Data Port           ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------+---------------+-------+-------+------------+-----------------+
; Chen_Kevin_out[*]   ; Chen_Kevin_CS ; 4.954 ; 4.954 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[0]  ; Chen_Kevin_CS ; 5.109 ; 5.109 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[1]  ; Chen_Kevin_CS ; 5.356 ; 5.356 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[2]  ; Chen_Kevin_CS ; 5.228 ; 5.228 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[3]  ; Chen_Kevin_CS ; 5.466 ; 5.466 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[4]  ; Chen_Kevin_CS ; 5.757 ; 5.757 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[5]  ; Chen_Kevin_CS ; 5.406 ; 5.406 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[6]  ; Chen_Kevin_CS ; 5.578 ; 5.578 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[7]  ; Chen_Kevin_CS ; 4.954 ; 4.954 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[8]  ; Chen_Kevin_CS ; 4.991 ; 4.991 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[9]  ; Chen_Kevin_CS ; 5.821 ; 5.821 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[10] ; Chen_Kevin_CS ; 5.358 ; 5.358 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[11] ; Chen_Kevin_CS ; 5.525 ; 5.525 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[12] ; Chen_Kevin_CS ; 5.646 ; 5.646 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[13] ; Chen_Kevin_CS ; 5.263 ; 5.263 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[14] ; Chen_Kevin_CS ; 5.098 ; 5.098 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[15] ; Chen_Kevin_CS ; 5.207 ; 5.207 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[16] ; Chen_Kevin_CS ; 5.206 ; 5.206 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[17] ; Chen_Kevin_CS ; 5.590 ; 5.590 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[18] ; Chen_Kevin_CS ; 5.363 ; 5.363 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[19] ; Chen_Kevin_CS ; 4.991 ; 4.991 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[20] ; Chen_Kevin_CS ; 5.148 ; 5.148 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[21] ; Chen_Kevin_CS ; 5.481 ; 5.481 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[22] ; Chen_Kevin_CS ; 5.319 ; 5.319 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[23] ; Chen_Kevin_CS ; 5.182 ; 5.182 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[24] ; Chen_Kevin_CS ; 5.349 ; 5.349 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[25] ; Chen_Kevin_CS ; 4.987 ; 4.987 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[26] ; Chen_Kevin_CS ; 5.497 ; 5.497 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[27] ; Chen_Kevin_CS ; 5.448 ; 5.448 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[28] ; Chen_Kevin_CS ; 5.531 ; 5.531 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[29] ; Chen_Kevin_CS ; 5.084 ; 5.084 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[30] ; Chen_Kevin_CS ; 5.747 ; 5.747 ; Fall       ; Chen_Kevin_CS   ;
;  Chen_Kevin_out[31] ; Chen_Kevin_CS ; 5.570 ; 5.570 ; Fall       ; Chen_Kevin_CS   ;
+---------------------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Progagation Delay                                                              ;
+-----------------------+--------------------+--------+--------+--------+--------+
; Input Port            ; Output Port        ; RR     ; RF     ; FR     ; FF     ;
+-----------------------+--------------------+--------+--------+--------+--------+
; Chen_Kevin_OE         ; Chen_Kevin_out[0]  ; 11.806 ; 11.806 ; 11.806 ; 11.806 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[1]  ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[2]  ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[3]  ; 12.408 ; 12.408 ; 12.408 ; 12.408 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[4]  ; 11.545 ; 11.545 ; 11.545 ; 11.545 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[5]  ; 12.408 ; 12.408 ; 12.408 ; 12.408 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[6]  ; 12.378 ; 12.378 ; 12.378 ; 12.378 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[7]  ; 12.097 ; 12.097 ; 12.097 ; 12.097 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[8]  ; 9.777  ; 9.777  ; 9.777  ; 9.777  ;
; Chen_Kevin_OE         ; Chen_Kevin_out[9]  ; 12.082 ; 12.082 ; 12.082 ; 12.082 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[10] ; 12.067 ; 12.067 ; 12.067 ; 12.067 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[11] ; 12.377 ; 12.377 ; 12.377 ; 12.377 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[12] ; 11.525 ; 11.525 ; 11.525 ; 11.525 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[13] ; 12.067 ; 12.067 ; 12.067 ; 12.067 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[14] ; 12.398 ; 12.398 ; 12.398 ; 12.398 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[15] ; 11.806 ; 11.806 ; 11.806 ; 11.806 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[16] ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[17] ; 12.082 ; 12.082 ; 12.082 ; 12.082 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[18] ; 12.062 ; 12.062 ; 12.062 ; 12.062 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[19] ; 9.987  ; 9.987  ; 9.987  ; 9.987  ;
; Chen_Kevin_OE         ; Chen_Kevin_out[20] ; 12.397 ; 12.397 ; 12.397 ; 12.397 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[21] ; 12.377 ; 12.377 ; 12.377 ; 12.377 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[22] ; 11.806 ; 11.806 ; 11.806 ; 11.806 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[23] ; 12.397 ; 12.397 ; 12.397 ; 12.397 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[24] ; 12.378 ; 12.378 ; 12.378 ; 12.378 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[25] ; 11.806 ; 11.806 ; 11.806 ; 11.806 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[26] ; 12.388 ; 12.388 ; 12.388 ; 12.388 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[27] ; 12.097 ; 12.097 ; 12.097 ; 12.097 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[28] ; 12.067 ; 12.067 ; 12.067 ; 12.067 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[29] ; 9.767  ; 9.767  ; 9.767  ; 9.767  ;
; Chen_Kevin_OE         ; Chen_Kevin_out[30] ; 9.987  ; 9.987  ; 9.987  ; 9.987  ;
; Chen_Kevin_OE         ; Chen_Kevin_out[31] ; 12.408 ; 12.408 ; 12.408 ; 12.408 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[0]  ; 15.698 ; 14.932 ; 14.932 ; 15.698 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[1]  ; 16.070 ; 16.310 ; 16.310 ; 16.070 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[2]  ; 16.377 ; 15.691 ; 15.691 ; 16.377 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[3]  ; 16.490 ; 15.327 ; 15.327 ; 16.490 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[4]  ; 17.923 ; 16.379 ; 16.379 ; 17.923 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[5]  ; 15.950 ; 16.476 ; 16.476 ; 15.950 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[6]  ; 15.963 ; 16.066 ; 16.066 ; 15.963 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[7]  ; 16.195 ; 15.886 ; 15.886 ; 16.195 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[8]  ; 15.531 ; 16.147 ; 16.147 ; 15.531 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[9]  ; 15.817 ; 16.475 ; 16.475 ; 15.817 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[10] ; 16.424 ; 16.161 ; 16.161 ; 16.424 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[11] ; 15.813 ; 16.237 ; 16.237 ; 15.813 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[12] ; 16.108 ; 15.541 ; 15.541 ; 16.108 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[13] ; 15.368 ; 14.759 ; 14.759 ; 15.368 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[14] ; 16.628 ; 16.242 ; 16.242 ; 16.628 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[15] ; 15.285 ; 14.631 ; 14.631 ; 15.285 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[16] ; 15.335 ; 14.403 ; 14.403 ; 15.335 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[17] ; 15.634 ; 15.968 ; 15.968 ; 15.634 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[18] ; 16.445 ; 16.108 ; 16.108 ; 16.445 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[19] ; 15.094 ; 15.177 ; 15.177 ; 15.094 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[20] ; 16.952 ; 16.566 ; 16.566 ; 16.952 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[21] ; 15.993 ; 15.411 ; 15.411 ; 15.993 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[22] ; 17.672 ; 15.453 ; 15.453 ; 17.672 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[23] ; 15.102 ; 15.164 ; 15.164 ; 15.102 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[24] ; 15.774 ; 15.828 ; 15.828 ; 15.774 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[25] ; 16.083 ; 16.224 ; 16.224 ; 16.083 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[26] ; 15.187 ; 16.290 ; 16.290 ; 15.187 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[27] ; 16.766 ; 16.271 ; 16.271 ; 16.766 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[28] ; 17.169 ; 16.945 ; 16.945 ; 17.169 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[29] ; 15.734 ; 15.640 ; 15.640 ; 15.734 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[30] ; 17.902 ; 15.826 ; 15.826 ; 17.902 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[31] ; 17.758 ; 15.310 ; 15.310 ; 17.758 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[0]  ; 15.467 ; 14.893 ; 14.893 ; 15.467 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[1]  ; 16.025 ; 15.825 ; 15.825 ; 16.025 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[2]  ; 15.044 ; 16.132 ; 16.132 ; 15.044 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[3]  ; 15.042 ; 16.245 ; 16.245 ; 15.042 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[4]  ; 16.099 ; 17.690 ; 17.690 ; 16.099 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[5]  ; 16.191 ; 15.717 ; 15.717 ; 16.191 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[6]  ; 15.781 ; 15.730 ; 15.730 ; 15.781 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[7]  ; 15.601 ; 15.950 ; 15.950 ; 15.601 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[8]  ; 15.862 ; 15.298 ; 15.298 ; 15.862 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[9]  ; 16.195 ; 15.907 ; 15.907 ; 16.195 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[10] ; 15.876 ; 16.191 ; 16.191 ; 15.876 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[11] ; 15.957 ; 15.580 ; 15.580 ; 15.957 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[12] ; 15.856 ; 15.224 ; 15.224 ; 15.856 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[13] ; 14.600 ; 15.123 ; 15.123 ; 14.600 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[14] ; 15.957 ; 16.395 ; 16.395 ; 15.957 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[15] ; 14.587 ; 15.052 ; 15.052 ; 14.587 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[16] ; 13.924 ; 15.090 ; 15.090 ; 13.924 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[17] ; 15.688 ; 15.140 ; 15.140 ; 15.688 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[18] ; 14.829 ; 16.200 ; 16.200 ; 14.829 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[19] ; 14.897 ; 14.843 ; 14.843 ; 14.897 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[20] ; 16.281 ; 16.719 ; 16.719 ; 16.281 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[21] ; 15.289 ; 15.760 ; 15.760 ; 15.289 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[22] ; 15.168 ; 17.439 ; 17.439 ; 15.168 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[23] ; 14.890 ; 14.851 ; 14.851 ; 14.890 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[24] ; 15.543 ; 15.541 ; 15.541 ; 15.543 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[25] ; 15.932 ; 15.832 ; 15.832 ; 15.932 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[26] ; 16.005 ; 15.674 ; 15.674 ; 16.005 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[27] ; 16.535 ; 16.008 ; 16.008 ; 16.535 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[28] ; 16.665 ; 16.936 ; 16.936 ; 16.665 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[29] ; 15.366 ; 15.501 ; 15.501 ; 15.366 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[30] ; 15.546 ; 17.669 ; 17.669 ; 15.546 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[31] ; 15.030 ; 17.525 ; 17.525 ; 15.030 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[0]  ; 14.970 ; 15.552 ; 15.552 ; 14.970 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[1]  ; 16.124 ; 15.922 ; 15.922 ; 16.124 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[2]  ; 15.150 ; 16.229 ; 16.229 ; 15.150 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[3]  ; 15.141 ; 16.342 ; 16.342 ; 15.141 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[4]  ; 17.767 ; 16.193 ; 16.193 ; 17.767 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[5]  ; 16.290 ; 15.331 ; 15.331 ; 16.290 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[6]  ; 15.880 ; 15.827 ; 15.827 ; 15.880 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[7]  ; 15.700 ; 16.047 ; 16.047 ; 15.700 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[8]  ; 15.961 ; 14.615 ; 14.615 ; 15.961 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[9]  ; 15.983 ; 16.289 ; 16.289 ; 15.983 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[10] ; 16.268 ; 15.657 ; 15.657 ; 16.268 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[11] ; 15.657 ; 16.051 ; 16.051 ; 15.657 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[12] ; 15.961 ; 15.355 ; 15.355 ; 15.961 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[13] ; 14.919 ; 15.220 ; 15.220 ; 14.919 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[14] ; 16.472 ; 15.323 ; 15.323 ; 16.472 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[15] ; 15.129 ; 14.668 ; 14.668 ; 15.129 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[16] ; 14.484 ; 15.187 ; 15.187 ; 14.484 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[17] ; 15.216 ; 15.782 ; 15.782 ; 15.216 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[18] ; 15.943 ; 16.297 ; 16.297 ; 15.943 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[19] ; 14.945 ; 14.991 ; 14.991 ; 14.945 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[20] ; 16.796 ; 15.509 ; 15.509 ; 16.796 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[21] ; 15.837 ; 15.198 ; 15.198 ; 15.837 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[22] ; 17.516 ; 14.967 ; 14.967 ; 17.516 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[23] ; 14.953 ; 14.974 ; 14.974 ; 14.953 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[24] ; 15.642 ; 15.310 ; 15.310 ; 15.642 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[25] ; 16.038 ; 15.078 ; 15.078 ; 16.038 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[26] ; 16.104 ; 14.985 ; 14.985 ; 16.104 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[27] ; 16.113 ; 16.620 ; 16.620 ; 16.113 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[28] ; 17.013 ; 16.759 ; 16.759 ; 17.013 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[29] ; 15.578 ; 15.450 ; 15.450 ; 15.578 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[30] ; 17.746 ; 15.640 ; 15.640 ; 17.746 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[31] ; 17.602 ; 15.124 ; 15.124 ; 17.602 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[0]  ; 15.682 ; 15.123 ; 15.123 ; 15.682 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[1]  ; 16.046 ; 16.297 ; 16.297 ; 16.046 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[2]  ; 16.353 ; 15.684 ; 15.684 ; 16.353 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[3]  ; 16.466 ; 15.314 ; 15.314 ; 16.466 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[4]  ; 16.321 ; 17.920 ; 17.920 ; 16.321 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[5]  ; 14.917 ; 16.463 ; 16.463 ; 14.917 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[6]  ; 15.955 ; 16.053 ; 16.053 ; 15.955 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[7]  ; 16.171 ; 15.873 ; 15.873 ; 16.171 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[8]  ; 15.425 ; 16.134 ; 16.134 ; 15.425 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[9]  ; 16.417 ; 16.140 ; 16.140 ; 16.417 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[10] ; 15.781 ; 16.421 ; 16.421 ; 15.781 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[11] ; 16.179 ; 15.810 ; 15.810 ; 16.179 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[12] ; 15.483 ; 16.130 ; 16.130 ; 15.483 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[13] ; 15.344 ; 14.860 ; 14.860 ; 15.344 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[14] ; 15.451 ; 16.625 ; 16.625 ; 15.451 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[15] ; 14.487 ; 15.282 ; 15.282 ; 14.487 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[16] ; 15.311 ; 14.637 ; 14.637 ; 15.311 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[17] ; 15.910 ; 15.660 ; 15.660 ; 15.910 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[18] ; 16.421 ; 16.100 ; 16.100 ; 16.421 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[19] ; 15.119 ; 14.700 ; 14.700 ; 15.119 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[20] ; 15.682 ; 16.949 ; 16.949 ; 15.682 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[21] ; 15.326 ; 15.990 ; 15.990 ; 15.326 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[22] ; 14.955 ; 17.669 ; 17.669 ; 14.955 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[23] ; 15.078 ; 15.155 ; 15.155 ; 15.078 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[24] ; 15.438 ; 15.815 ; 15.815 ; 15.438 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[25] ; 16.166 ; 16.023 ; 16.023 ; 16.166 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[26] ; 15.113 ; 16.277 ; 16.277 ; 15.113 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[27] ; 16.750 ; 14.830 ; 14.830 ; 16.750 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[28] ; 16.887 ; 17.166 ; 17.166 ; 16.887 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[29] ; 14.873 ; 15.731 ; 15.731 ; 14.873 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[30] ; 15.768 ; 17.899 ; 17.899 ; 15.768 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[31] ; 15.252 ; 17.755 ; 17.755 ; 15.252 ;
+-----------------------+--------------------+--------+--------+--------+--------+


+----------------------------------------------------------------------------+
; Minimum Progagation Delay                                                  ;
+-----------------------+--------------------+-------+-------+-------+-------+
; Input Port            ; Output Port        ; RR    ; RF    ; FR    ; FF    ;
+-----------------------+--------------------+-------+-------+-------+-------+
; Chen_Kevin_OE         ; Chen_Kevin_out[0]  ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[1]  ; 6.767 ; 6.767 ; 6.767 ; 6.767 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[2]  ; 6.766 ; 6.766 ; 6.766 ; 6.766 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[3]  ; 6.786 ; 6.786 ; 6.786 ; 6.786 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[4]  ; 6.331 ; 6.331 ; 6.331 ; 6.331 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[5]  ; 6.786 ; 6.786 ; 6.786 ; 6.786 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[6]  ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[7]  ; 6.637 ; 6.637 ; 6.637 ; 6.637 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[8]  ; 5.469 ; 5.469 ; 5.469 ; 5.469 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[9]  ; 6.623 ; 6.623 ; 6.623 ; 6.623 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[10] ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[11] ; 6.813 ; 6.813 ; 6.813 ; 6.813 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[12] ; 6.311 ; 6.311 ; 6.311 ; 6.311 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[13] ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[14] ; 6.776 ; 6.776 ; 6.776 ; 6.776 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[15] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[16] ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[17] ; 6.623 ; 6.623 ; 6.623 ; 6.623 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[18] ; 6.603 ; 6.603 ; 6.603 ; 6.603 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[19] ; 5.548 ; 5.548 ; 5.548 ; 5.548 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[20] ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[21] ; 6.813 ; 6.813 ; 6.813 ; 6.813 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[22] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[23] ; 6.833 ; 6.833 ; 6.833 ; 6.833 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[24] ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[25] ; 6.440 ; 6.440 ; 6.440 ; 6.440 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[26] ; 6.767 ; 6.767 ; 6.767 ; 6.767 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[27] ; 6.637 ; 6.637 ; 6.637 ; 6.637 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[28] ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[29] ; 5.459 ; 5.459 ; 5.459 ; 5.459 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[30] ; 5.548 ; 5.548 ; 5.548 ; 5.548 ;
; Chen_Kevin_OE         ; Chen_Kevin_out[31] ; 6.786 ; 6.786 ; 6.786 ; 6.786 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[0]  ; 6.829 ; 6.690 ; 6.690 ; 6.829 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[1]  ; 7.143 ; 7.245 ; 7.245 ; 7.143 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[2]  ; 7.077 ; 7.174 ; 7.174 ; 7.077 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[3]  ; 7.225 ; 7.122 ; 7.122 ; 7.225 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[4]  ; 6.992 ; 6.903 ; 6.903 ; 6.992 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[5]  ; 7.314 ; 7.229 ; 7.229 ; 7.314 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[6]  ; 7.598 ; 7.381 ; 7.381 ; 7.598 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[7]  ; 6.806 ; 6.783 ; 6.783 ; 6.806 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[8]  ; 7.125 ; 7.283 ; 7.283 ; 7.125 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[9]  ; 6.687 ; 6.665 ; 6.665 ; 6.687 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[10] ; 6.867 ; 7.019 ; 7.019 ; 6.867 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[11] ; 7.392 ; 7.137 ; 7.137 ; 7.392 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[12] ; 6.763 ; 6.659 ; 6.659 ; 6.763 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[13] ; 7.079 ; 6.971 ; 6.971 ; 7.079 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[14] ; 7.210 ; 7.153 ; 7.153 ; 7.210 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[15] ; 6.854 ; 6.905 ; 6.905 ; 6.854 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[16] ; 6.657 ; 6.674 ; 6.674 ; 6.657 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[17] ; 6.976 ; 6.795 ; 6.795 ; 6.976 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[18] ; 7.183 ; 7.002 ; 7.002 ; 7.183 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[19] ; 7.130 ; 7.246 ; 7.246 ; 7.130 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[20] ; 7.130 ; 7.181 ; 7.181 ; 7.130 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[21] ; 7.588 ; 7.405 ; 7.405 ; 7.588 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[22] ; 6.988 ; 7.200 ; 7.200 ; 6.988 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[23] ; 7.122 ; 7.080 ; 7.080 ; 7.122 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[24] ; 7.174 ; 7.069 ; 7.069 ; 7.174 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[25] ; 6.686 ; 7.168 ; 7.168 ; 6.686 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[26] ; 7.349 ; 7.020 ; 7.020 ; 7.349 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[27] ; 7.226 ; 7.225 ; 7.225 ; 7.226 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[28] ; 7.117 ; 7.370 ; 7.370 ; 7.117 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[29] ; 7.306 ; 7.230 ; 7.230 ; 7.306 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[30] ; 7.161 ; 7.020 ; 7.020 ; 7.161 ;
; Chen_Kevin_address[0] ; Chen_Kevin_out[31] ; 6.975 ; 6.853 ; 6.853 ; 6.975 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[0]  ; 6.724 ; 6.600 ; 6.600 ; 6.724 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[1]  ; 7.038 ; 7.140 ; 7.140 ; 7.038 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[2]  ; 7.180 ; 6.994 ; 6.994 ; 7.180 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[3]  ; 7.040 ; 7.017 ; 7.017 ; 7.040 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[4]  ; 6.798 ; 6.894 ; 6.894 ; 6.798 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[5]  ; 7.224 ; 7.124 ; 7.124 ; 7.224 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[6]  ; 7.336 ; 7.291 ; 7.291 ; 7.336 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[7]  ; 6.693 ; 6.723 ; 6.723 ; 6.693 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[8]  ; 7.263 ; 7.032 ; 7.032 ; 7.263 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[9]  ; 6.560 ; 6.589 ; 6.589 ; 6.560 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[10] ; 6.929 ; 6.784 ; 6.784 ; 6.929 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[11] ; 7.302 ; 7.032 ; 7.032 ; 7.302 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[12] ; 6.673 ; 6.554 ; 6.554 ; 6.673 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[13] ; 6.913 ; 6.882 ; 6.882 ; 6.913 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[14] ; 7.048 ; 7.067 ; 7.067 ; 7.048 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[15] ; 6.749 ; 6.800 ; 6.800 ; 6.749 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[16] ; 6.631 ; 6.559 ; 6.559 ; 6.631 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[17] ; 6.974 ; 6.690 ; 6.690 ; 6.974 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[18] ; 6.897 ; 7.100 ; 7.100 ; 6.897 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[19] ; 7.146 ; 7.047 ; 7.047 ; 7.146 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[20] ; 7.025 ; 7.395 ; 7.395 ; 7.025 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[21] ; 7.584 ; 7.315 ; 7.315 ; 7.584 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[22] ; 6.883 ; 6.907 ; 6.907 ; 6.883 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[23] ; 6.985 ; 7.299 ; 7.299 ; 6.985 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[24] ; 6.964 ; 7.006 ; 7.006 ; 6.964 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[25] ; 6.581 ; 7.078 ; 7.078 ; 6.581 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[26] ; 6.915 ; 6.957 ; 6.957 ; 6.915 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[27] ; 7.136 ; 7.135 ; 7.135 ; 7.136 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[28] ; 7.280 ; 7.034 ; 7.034 ; 7.280 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[29] ; 7.201 ; 7.140 ; 7.140 ; 7.201 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[30] ; 7.000 ; 6.915 ; 6.915 ; 7.000 ;
; Chen_Kevin_address[1] ; Chen_Kevin_out[31] ; 6.885 ; 6.748 ; 6.748 ; 6.885 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[0]  ; 6.762 ; 6.645 ; 6.645 ; 6.762 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[1]  ; 7.076 ; 7.137 ; 7.137 ; 7.076 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[2]  ; 7.092 ; 7.028 ; 7.028 ; 7.092 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[3]  ; 7.052 ; 7.176 ; 7.176 ; 7.052 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[4]  ; 6.836 ; 7.083 ; 7.083 ; 6.836 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[5]  ; 7.159 ; 7.271 ; 7.271 ; 7.159 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[6]  ; 7.374 ; 7.336 ; 7.336 ; 7.374 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[7]  ; 6.760 ; 6.735 ; 6.735 ; 6.760 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[8]  ; 7.523 ; 7.088 ; 7.088 ; 7.523 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[9]  ; 6.598 ; 6.902 ; 6.902 ; 6.598 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[10] ; 6.967 ; 6.818 ; 6.818 ; 6.967 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[11] ; 7.067 ; 7.349 ; 7.349 ; 7.067 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[12] ; 6.589 ; 6.720 ; 6.720 ; 6.589 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[13] ; 6.954 ; 6.915 ; 6.915 ; 6.954 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[14] ; 7.086 ; 7.167 ; 7.167 ; 7.086 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[15] ; 6.787 ; 6.921 ; 6.921 ; 6.787 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[16] ; 6.594 ; 6.673 ; 6.673 ; 6.594 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[17] ; 6.725 ; 7.551 ; 7.551 ; 6.725 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[18] ; 6.935 ; 7.134 ; 7.134 ; 6.935 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[19] ; 7.179 ; 7.081 ; 7.081 ; 7.179 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[20] ; 7.063 ; 7.138 ; 7.138 ; 7.063 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[21] ; 7.622 ; 7.360 ; 7.360 ; 7.622 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[22] ; 6.921 ; 6.963 ; 6.963 ; 6.921 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[23] ; 7.055 ; 7.037 ; 7.037 ; 7.055 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[24] ; 7.002 ; 7.131 ; 7.131 ; 7.002 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[25] ; 6.619 ; 7.000 ; 7.000 ; 6.619 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[26] ; 6.953 ; 7.300 ; 7.300 ; 6.953 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[27] ; 7.143 ; 7.178 ; 7.178 ; 7.143 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[28] ; 7.379 ; 7.068 ; 7.068 ; 7.379 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[29] ; 7.189 ; 7.185 ; 7.185 ; 7.189 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[30] ; 6.950 ; 7.118 ; 7.118 ; 6.950 ;
; Chen_Kevin_address[2] ; Chen_Kevin_out[31] ; 6.783 ; 6.932 ; 6.932 ; 6.783 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[0]  ; 6.722 ; 6.858 ; 6.858 ; 6.722 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[1]  ; 7.214 ; 7.172 ; 7.172 ; 7.214 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[2]  ; 7.668 ; 7.118 ; 7.118 ; 7.668 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[3]  ; 7.149 ; 7.266 ; 7.266 ; 7.149 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[4]  ; 6.932 ; 7.412 ; 7.412 ; 6.932 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[5]  ; 7.256 ; 7.576 ; 7.576 ; 7.256 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[6]  ; 7.413 ; 7.855 ; 7.855 ; 7.413 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[7]  ; 6.856 ; 6.818 ; 6.818 ; 6.856 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[8]  ; 7.156 ; 7.440 ; 7.440 ; 7.156 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[9]  ; 6.694 ; 7.425 ; 7.425 ; 6.694 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[10] ; 7.063 ; 6.908 ; 6.908 ; 7.063 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[11] ; 7.164 ; 7.559 ; 7.559 ; 7.164 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[12] ; 6.686 ; 7.614 ; 7.614 ; 6.686 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[13] ; 7.168 ; 7.006 ; 7.006 ; 7.168 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[14] ; 7.182 ; 7.518 ; 7.518 ; 7.182 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[15] ; 6.932 ; 6.883 ; 6.883 ; 6.932 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[16] ; 6.688 ; 6.756 ; 6.756 ; 6.688 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[17] ; 6.822 ; 7.597 ; 7.597 ; 6.822 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[18] ; 7.031 ; 7.224 ; 7.224 ; 7.031 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[19] ; 7.535 ; 7.171 ; 7.171 ; 7.535 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[20] ; 7.210 ; 7.159 ; 7.159 ; 7.210 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[21] ; 7.437 ; 7.629 ; 7.629 ; 7.437 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[22] ; 7.031 ; 7.017 ; 7.017 ; 7.031 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[23] ; 7.109 ; 7.151 ; 7.151 ; 7.109 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[24] ; 7.098 ; 7.329 ; 7.329 ; 7.098 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[25] ; 7.077 ; 6.715 ; 6.715 ; 7.077 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[26] ; 7.049 ; 7.390 ; 7.390 ; 7.049 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[27] ; 7.359 ; 7.259 ; 7.259 ; 7.359 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[28] ; 7.668 ; 7.158 ; 7.158 ; 7.668 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[29] ; 7.262 ; 7.335 ; 7.335 ; 7.262 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[30] ; 7.047 ; 7.521 ; 7.521 ; 7.047 ;
; Chen_Kevin_address[3] ; Chen_Kevin_out[31] ; 6.880 ; 7.305 ; 7.305 ; 6.880 ;
+-----------------------+--------------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; Chen_Kevin_CS ; Chen_Kevin_CS ; 0        ; 0        ; 512      ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; Chen_Kevin_CS ; Chen_Kevin_CS ; 0        ; 0        ; 512      ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 38    ; 38   ;
; Unconstrained Input Port Paths  ; 704   ; 704  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 704   ; 704  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 04 17:30:46 2019
Info: Command: quartus_sta Chen_Kevin_SRAM -c Chen_Kevin_16x4SRAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1024 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Chen_Kevin_16x4SRAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Chen_Kevin_CS Chen_Kevin_CS
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.549
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.549      -395.728 Chen_Kevin_CS 
Info (332146): Worst-case hold slack is 0.612
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.612         0.000 Chen_Kevin_CS 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -1.222 Chen_Kevin_CS 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.371
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.371       -15.579 Chen_Kevin_CS 
Info (332146): Worst-case hold slack is 0.532
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.532         0.000 Chen_Kevin_CS 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -1.222 Chen_Kevin_CS 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4588 megabytes
    Info: Processing ended: Mon Mar 04 17:30:50 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


