TimeQuest Timing Analyzer report for spi
Mon Mar 25 12:56:31 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'sclk'
 12. Slow 1200mV 85C Model Setup: 'rx_req'
 13. Slow 1200mV 85C Model Hold: 'rx_req'
 14. Slow 1200mV 85C Model Hold: 'sclk'
 15. Slow 1200mV 85C Model Recovery: 'sclk'
 16. Slow 1200mV 85C Model Recovery: 'rx_req'
 17. Slow 1200mV 85C Model Recovery: 'reset_n'
 18. Slow 1200mV 85C Model Removal: 'reset_n'
 19. Slow 1200mV 85C Model Removal: 'rx_req'
 20. Slow 1200mV 85C Model Removal: 'sclk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'sclk'
 42. Slow 1200mV 0C Model Setup: 'rx_req'
 43. Slow 1200mV 0C Model Hold: 'rx_req'
 44. Slow 1200mV 0C Model Hold: 'sclk'
 45. Slow 1200mV 0C Model Recovery: 'sclk'
 46. Slow 1200mV 0C Model Recovery: 'reset_n'
 47. Slow 1200mV 0C Model Recovery: 'rx_req'
 48. Slow 1200mV 0C Model Removal: 'reset_n'
 49. Slow 1200mV 0C Model Removal: 'rx_req'
 50. Slow 1200mV 0C Model Removal: 'sclk'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Slow 1200mV 0C Model Metastability Report
 65. Fast 1200mV 0C Model Setup Summary
 66. Fast 1200mV 0C Model Hold Summary
 67. Fast 1200mV 0C Model Recovery Summary
 68. Fast 1200mV 0C Model Removal Summary
 69. Fast 1200mV 0C Model Minimum Pulse Width Summary
 70. Fast 1200mV 0C Model Setup: 'sclk'
 71. Fast 1200mV 0C Model Setup: 'rx_req'
 72. Fast 1200mV 0C Model Hold: 'rx_req'
 73. Fast 1200mV 0C Model Hold: 'sclk'
 74. Fast 1200mV 0C Model Recovery: 'sclk'
 75. Fast 1200mV 0C Model Recovery: 'rx_req'
 76. Fast 1200mV 0C Model Recovery: 'reset_n'
 77. Fast 1200mV 0C Model Removal: 'reset_n'
 78. Fast 1200mV 0C Model Removal: 'rx_req'
 79. Fast 1200mV 0C Model Removal: 'sclk'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Propagation Delay
 88. Minimum Propagation Delay
 89. Output Enable Times
 90. Minimum Output Enable Times
 91. Output Disable Times
 92. Minimum Output Disable Times
 93. Fast 1200mV 0C Model Metastability Report
 94. Multicorner Timing Analysis Summary
 95. Setup Times
 96. Hold Times
 97. Clock to Output Times
 98. Minimum Clock to Output Times
 99. Propagation Delay
100. Minimum Propagation Delay
101. Board Trace Model Assignments
102. Input Transition Times
103. Slow Corner Signal Integrity Metrics
104. Fast Corner Signal Integrity Metrics
105. Setup Transfers
106. Hold Transfers
107. Recovery Transfers
108. Removal Transfers
109. Report TCCS
110. Report RSKM
111. Unconstrained Paths
112. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; spi                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; reset_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset_n } ;
; rx_req     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rx_req }  ;
; sclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sclk }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 214.5 MHz ; 214.5 MHz       ; sclk       ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; sclk   ; -3.634 ; -43.956           ;
; rx_req ; 0.149  ; 0.000             ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; rx_req ; -0.487 ; -3.322           ;
; sclk   ; 0.260  ; 0.000            ;
+--------+--------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; sclk    ; -0.681 ; -13.342             ;
; rx_req  ; -0.085 ; -0.331              ;
; reset_n ; -0.049 ; -0.084              ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; reset_n ; -0.383 ; -2.035             ;
; rx_req  ; -0.214 ; -1.554             ;
; sclk    ; 0.200  ; 0.000              ;
+---------+--------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sclk    ; -3.000 ; -42.000                        ;
; reset_n ; -3.000 ; -3.000                         ;
; rx_req  ; -3.000 ; -3.000                         ;
+---------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sclk'                                                                                     ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.634 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.924     ; 1.195      ;
; -3.619 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.782     ; 1.322      ;
; -3.617 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.780     ; 1.322      ;
; -3.579 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.872     ; 1.192      ;
; -3.579 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.731     ; 1.333      ;
; -3.571 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.731     ; 1.325      ;
; -3.553 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.725     ; 1.313      ;
; -3.504 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.752     ; 1.237      ;
; -3.481 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -2.551     ; 1.415      ;
; -3.132 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.921     ; 0.696      ;
; -3.110 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.875     ; 0.720      ;
; -3.020 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.782     ; 0.723      ;
; -3.009 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.703     ; 0.791      ;
; -2.853 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.780     ; 0.558      ;
; -2.837 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.731     ; 0.591      ;
; -2.804 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.725     ; 0.564      ;
; -2.720 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.780     ; 0.425      ;
; -2.034 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 3.003      ;
; -2.034 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 3.003      ;
; -2.034 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 3.003      ;
; -2.034 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 3.003      ;
; -2.005 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.112      ; 3.132      ;
; -2.003 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.112      ; 3.130      ;
; -1.998 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.967      ;
; -1.998 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.967      ;
; -1.998 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.967      ;
; -1.998 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.967      ;
; -1.938 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.112      ; 3.065      ;
; -1.917 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.112      ; 3.044      ;
; -1.904 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.873      ;
; -1.904 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.873      ;
; -1.904 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.873      ;
; -1.904 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.873      ;
; -1.888 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.792      ;
; -1.888 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.792      ;
; -1.888 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.792      ;
; -1.888 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.792      ;
; -1.874 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.798      ;
; -1.873 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.777      ;
; -1.873 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.777      ;
; -1.873 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.777      ;
; -1.873 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.777      ;
; -1.867 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.791      ;
; -1.831 ; rd_add             ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.425     ; 1.921      ;
; -1.831 ; rd_add             ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.425     ; 1.921      ;
; -1.831 ; rd_add             ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.425     ; 1.921      ;
; -1.831 ; rd_add             ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.425     ; 1.921      ;
; -1.769 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.245     ; 2.539      ;
; -1.769 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.245     ; 2.539      ;
; -1.769 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.245     ; 2.539      ;
; -1.769 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.245     ; 2.539      ;
; -1.762 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.245     ; 2.532      ;
; -1.762 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.245     ; 2.532      ;
; -1.762 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.245     ; 2.532      ;
; -1.762 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.245     ; 2.532      ;
; -1.758 ; bit_cnt[2]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.727      ;
; -1.758 ; bit_cnt[2]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.727      ;
; -1.758 ; bit_cnt[2]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.727      ;
; -1.758 ; bit_cnt[2]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.727      ;
; -1.758 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.662      ;
; -1.758 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.662      ;
; -1.758 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.662      ;
; -1.758 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.662      ;
; -1.735 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.297     ; 1.953      ;
; -1.702 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; -0.271     ; 1.946      ;
; -1.700 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.090      ; 2.805      ;
; -1.697 ; bit_cnt[16]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.090      ; 2.802      ;
; -1.664 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.633      ;
; -1.664 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.633      ;
; -1.664 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.633      ;
; -1.664 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.046     ; 2.633      ;
; -1.662 ; bit_cnt[2]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.112      ; 2.789      ;
; -1.654 ; rd_add             ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.459     ; 1.710      ;
; -1.654 ; rd_add             ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.459     ; 1.710      ;
; -1.654 ; rd_add             ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.459     ; 1.710      ;
; -1.654 ; rd_add             ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.459     ; 1.710      ;
; -1.653 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.238     ; 1.930      ;
; -1.635 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.090      ; 2.740      ;
; -1.623 ; bit_cnt[7]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.310     ; 2.328      ;
; -1.623 ; bit_cnt[7]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.310     ; 2.328      ;
; -1.623 ; bit_cnt[7]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.310     ; 2.328      ;
; -1.623 ; bit_cnt[7]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.310     ; 2.328      ;
; -1.616 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.310     ; 2.321      ;
; -1.616 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.310     ; 2.321      ;
; -1.616 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.310     ; 2.321      ;
; -1.616 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.310     ; 2.321      ;
; -1.615 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.090      ; 2.720      ;
; -1.612 ; bit_cnt[2]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.516      ;
; -1.612 ; bit_cnt[2]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.516      ;
; -1.612 ; bit_cnt[2]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.516      ;
; -1.612 ; bit_cnt[2]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.516      ;
; -1.583 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.112      ; 2.710      ;
; -1.579 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.091     ; 2.503      ;
; -1.547 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.109     ; 2.453      ;
; -1.544 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.109     ; 2.450      ;
; -1.542 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.221     ; 1.836      ;
; -1.539 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.443      ;
; -1.539 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.443      ;
; -1.539 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.443      ;
; -1.539 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.111     ; 2.443      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rx_req'                                                                      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.149 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 1.887      ; 1.951      ;
; 0.194 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 1.888      ; 1.912      ;
; 0.220 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 1.889      ; 1.883      ;
; 0.222 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 1.888      ; 1.881      ;
; 0.321 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 1.889      ; 1.941      ;
; 0.347 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 1.885      ; 1.908      ;
; 0.361 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 1.889      ; 1.900      ;
; 0.443 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 1.888      ; 1.817      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rx_req'                                                                        ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.487 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 2.129      ; 1.672      ;
; -0.443 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 2.129      ; 1.716      ;
; -0.441 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 2.125      ; 1.714      ;
; -0.424 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 2.130      ; 1.736      ;
; -0.412 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 2.129      ; 1.747      ;
; -0.401 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 2.129      ; 1.758      ;
; -0.396 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 2.129      ; 1.763      ;
; -0.318 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 2.127      ; 1.839      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sclk'                                                                                      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.260 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.422      ; 2.869      ;
; 0.381 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.392 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.387      ; 2.966      ;
; 0.406 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.604      ;
; 0.421 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.619      ;
; 0.424 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.622      ;
; 0.444 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.446      ; 3.077      ;
; 0.490 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.026      ; 2.703      ;
; 0.500 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 2.235      ; 2.922      ;
; 0.510 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.446      ; 3.143      ;
; 0.521 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.422      ; 3.130      ;
; 0.539 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.736      ;
; 0.545 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.742      ;
; 0.546 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.743      ;
; 0.557 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.026      ; 2.770      ;
; 0.558 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.756      ;
; 0.558 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.756      ;
; 0.562 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.026      ; 2.775      ;
; 0.563 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.077      ; 2.827      ;
; 0.570 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.077      ; 2.834      ;
; 0.594 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.077      ; 2.858      ;
; 0.597 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.077      ; 2.861      ;
; 0.621 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.422      ; 2.730      ;
; 0.651 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.026      ; 2.864      ;
; 0.698 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.896      ;
; 0.710 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.387      ; 2.784      ;
; 0.730 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.220      ; 1.107      ;
; 0.756 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.192      ; 0.605      ;
; 0.786 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.446      ; 2.919      ;
; 0.828 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.329      ; 1.314      ;
; 0.828 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.329      ; 1.314      ;
; 0.828 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.329      ; 1.314      ;
; 0.855 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.459      ; 0.971      ;
; 0.862 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.446      ; 2.995      ;
; 0.866 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 2.422      ; 2.975      ;
; 0.885 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.262      ; 1.304      ;
; 0.891 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; -0.057     ; 0.991      ;
; 0.896 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.262      ; 1.315      ;
; 0.905 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.459      ; 1.021      ;
; 0.962 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.064      ; 1.183      ;
; 0.984 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.196      ;
; 0.996 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.277      ; 1.430      ;
; 1.005 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.338      ; 1.000      ;
; 1.028 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.329      ; 1.514      ;
; 1.029 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.329      ; 1.515      ;
; 1.036 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.459      ; 1.152      ;
; 1.040 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.459      ; 1.156      ;
; 1.052 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.329      ; 1.538      ;
; 1.053 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.329      ; 1.539      ;
; 1.053 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.329      ; 1.539      ;
; 1.059 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.442      ; 1.158      ;
; 1.070 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.321      ; 1.548      ;
; 1.075 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.459      ; 1.191      ;
; 1.090 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.064      ; 1.311      ;
; 1.110 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.053      ; 1.320      ;
; 1.123 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.459      ; 1.239      ;
; 1.170 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 2.235      ; 3.592      ;
; 1.174 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.026      ; 2.887      ;
; 1.180 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.312      ; 1.649      ;
; 1.194 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 2.235      ; 3.116      ;
; 1.210 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; -0.128     ; 1.239      ;
; 1.222 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.077      ; 2.986      ;
; 1.225 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.045      ; 1.427      ;
; 1.226 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.026      ; 2.939      ;
; 1.226 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.407      ; 1.290      ;
; 1.232 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.077      ; 2.996      ;
; 1.234 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; -0.128     ; 1.263      ;
; 1.234 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.026      ; 2.947      ;
; 1.253 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.129      ; 1.539      ;
; 1.254 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.043      ; 1.454      ;
; 1.254 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.077      ; 3.018      ;
; 1.257 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.077      ; 3.021      ;
; 1.259 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.043      ; 1.459      ;
; 1.275 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.407      ; 1.339      ;
; 1.285 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; -0.135     ; 0.807      ;
; 1.286 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.043      ; 1.486      ;
; 1.287 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.129      ; 1.573      ;
; 1.307 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.026      ; 3.020      ;
; 1.330 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.029      ; 1.516      ;
; 1.333 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.035      ; 1.525      ;
; 1.337 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.268      ; 1.262      ;
; 1.353 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.442      ; 1.452      ;
; 1.423 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.242      ; 1.322      ;
; 1.495 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.442      ; 1.594      ;
; 1.522 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.451      ; 1.630      ;
; 1.547 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.043      ; 1.747      ;
; 1.554 ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.255      ; 1.966      ;
; 1.686 ; bit_cnt[10]         ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.064      ; 1.907      ;
; 1.793 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 2.235      ; 3.715      ;
; 1.811 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.238      ; 2.206      ;
; 1.858 ; bit_cnt[5]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.064      ; 2.079      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'sclk'                                                                         ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.681 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.997      ; 3.163      ;
; -0.681 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.997      ; 3.163      ;
; -0.681 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.997      ; 3.163      ;
; -0.681 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.997      ; 3.163      ;
; -0.618 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.948      ; 3.051      ;
; -0.618 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.948      ; 3.051      ;
; -0.618 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.948      ; 3.051      ;
; -0.618 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.948      ; 3.051      ;
; -0.595 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 2.151      ; 3.231      ;
; -0.569 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 2.171      ; 3.225      ;
; -0.569 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 2.171      ; 3.225      ;
; -0.569 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 2.171      ; 3.225      ;
; -0.569 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 2.171      ; 3.225      ;
; -0.569 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 2.171      ; 3.225      ;
; -0.440 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 2.358      ; 3.283      ;
; -0.438 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.358      ; 3.281      ;
; -0.390 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 2.116      ; 2.991      ;
; -0.360 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 1.980      ; 2.825      ;
; -0.360 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 1.980      ; 2.825      ;
; -0.360 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 1.980      ; 2.825      ;
; -0.360 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 1.980      ; 2.825      ;
; -0.360 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 1.980      ; 2.825      ;
; -0.360 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 1.980      ; 2.825      ;
; -0.360 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 1.980      ; 2.825      ;
; -0.360 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 1.980      ; 2.825      ;
; -0.360 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 1.980      ; 2.825      ;
; -0.360 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 1.980      ; 2.825      ;
; -0.228 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.301      ; 3.014      ;
; -0.163 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 2.358      ; 3.506      ;
; -0.048 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.335      ; 2.868      ;
; -0.020 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.358      ; 3.363      ;
; -0.019 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.997      ; 3.001      ;
; -0.019 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.997      ; 3.001      ;
; -0.019 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.997      ; 3.001      ;
; -0.019 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.997      ; 3.001      ;
; 0.060  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 2.151      ; 3.076      ;
; 0.069  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.948      ; 2.864      ;
; 0.069  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.948      ; 2.864      ;
; 0.069  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.948      ; 2.864      ;
; 0.069  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.948      ; 2.864      ;
; 0.077  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 2.366      ; 2.774      ;
; 0.077  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 2.366      ; 2.774      ;
; 0.077  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 2.366      ; 2.774      ;
; 0.077  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 2.366      ; 2.774      ;
; 0.077  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 2.366      ; 2.774      ;
; 0.077  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 2.366      ; 2.774      ;
; 0.077  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 2.366      ; 2.774      ;
; 0.077  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 2.366      ; 2.774      ;
; 0.094  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 2.171      ; 3.062      ;
; 0.094  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 2.171      ; 3.062      ;
; 0.094  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 2.171      ; 3.062      ;
; 0.094  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 2.171      ; 3.062      ;
; 0.094  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 2.171      ; 3.062      ;
; 0.193  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.301      ; 3.093      ;
; 0.254  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 2.116      ; 2.847      ;
; 0.267  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 1.980      ; 2.698      ;
; 0.267  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 1.980      ; 2.698      ;
; 0.267  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 1.980      ; 2.698      ;
; 0.267  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 1.980      ; 2.698      ;
; 0.267  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 1.980      ; 2.698      ;
; 0.267  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 1.980      ; 2.698      ;
; 0.267  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 1.980      ; 2.698      ;
; 0.267  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 1.980      ; 2.698      ;
; 0.267  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 1.980      ; 2.698      ;
; 0.267  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 1.980      ; 2.698      ;
; 0.329  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 2.335      ; 2.991      ;
; 0.377  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 2.366      ; 2.974      ;
; 0.377  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 2.366      ; 2.974      ;
; 0.377  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 2.366      ; 2.974      ;
; 0.377  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 2.366      ; 2.974      ;
; 0.377  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 2.366      ; 2.974      ;
; 0.377  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 2.366      ; 2.974      ;
; 0.377  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 2.366      ; 2.974      ;
; 0.377  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 2.366      ; 2.974      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rx_req'                                                                    ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.085 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.342      ; 4.132      ;
; -0.084 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.341      ; 4.128      ;
; -0.083 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.342      ; 4.133      ;
; -0.079 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.343      ; 4.126      ;
; -0.021 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.342      ; 4.568      ;
; -0.018 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.341      ; 4.562      ;
; -0.013 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.343      ; 4.560      ;
; 0.003  ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.342      ; 4.547      ;
; 0.071  ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.339      ; 4.128      ;
; 0.073  ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.342      ; 4.131      ;
; 0.076  ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.343      ; 4.130      ;
; 0.078  ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.343      ; 4.127      ;
; 0.151  ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.339      ; 4.548      ;
; 0.161  ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.342      ; 4.543      ;
; 0.164  ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.343      ; 4.541      ;
; 0.165  ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.343      ; 4.541      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'reset_n'                                                               ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.049 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 4.565      ; 4.328      ;
; -0.035 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 4.565      ; 4.331      ;
; 0.016  ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 4.565      ; 4.763      ;
; 0.059  ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 4.565      ; 4.737      ;
; 0.095  ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 4.538      ; 4.180      ;
; 0.109  ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 4.566      ; 4.336      ;
; 0.115  ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 4.564      ; 4.331      ;
; 0.150  ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 4.559      ; 4.285      ;
; 0.176  ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 4.538      ; 4.599      ;
; 0.205  ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 4.566      ; 4.740      ;
; 0.209  ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 4.564      ; 4.737      ;
; 0.232  ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 4.559      ; 4.703      ;
; 0.301  ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 4.700      ; 4.272      ;
; 0.305  ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 4.703      ; 4.275      ;
; 0.371  ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 4.700      ; 4.702      ;
; 0.375  ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 4.703      ; 4.705      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'reset_n'                                                                ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.383 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 4.872      ; 4.489      ;
; -0.383 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 4.869      ; 4.486      ;
; -0.308 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 4.872      ; 4.084      ;
; -0.308 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 4.869      ; 4.081      ;
; -0.260 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 4.700      ; 4.440      ;
; -0.217 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 4.722      ; 4.505      ;
; -0.214 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 4.728      ; 4.514      ;
; -0.193 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 4.728      ; 4.535      ;
; -0.193 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 4.728      ; 4.535      ;
; -0.192 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 4.730      ; 4.538      ;
; -0.191 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 4.700      ; 4.029      ;
; -0.159 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 4.722      ; 4.083      ;
; -0.124 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 4.728      ; 4.124      ;
; -0.124 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 4.728      ; 4.124      ;
; -0.124 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 4.728      ; 4.124      ;
; -0.121 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 4.730      ; 4.129      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rx_req'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.214 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.495      ; 4.321      ;
; -0.210 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.493      ; 4.323      ;
; -0.207 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.495      ; 4.328      ;
; -0.189 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.496      ; 4.347      ;
; -0.188 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.495      ; 4.347      ;
; -0.186 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.495      ; 4.349      ;
; -0.182 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.495      ; 4.353      ;
; -0.178 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.491      ; 4.353      ;
; -0.106 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.495      ; 3.929      ;
; -0.105 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.496      ; 3.931      ;
; -0.105 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.495      ; 3.930      ;
; -0.103 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.495      ; 3.932      ;
; -0.101 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.495      ; 3.934      ;
; -0.101 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.493      ; 3.932      ;
; -0.101 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.491      ; 3.930      ;
; -0.100 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.495      ; 3.935      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'sclk'                                                                         ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.200 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 2.454      ; 2.841      ;
; 0.200 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 2.454      ; 2.841      ;
; 0.200 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 2.454      ; 2.841      ;
; 0.200 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 2.454      ; 2.841      ;
; 0.200 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 2.454      ; 2.841      ;
; 0.200 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 2.454      ; 2.841      ;
; 0.200 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 2.454      ; 2.841      ;
; 0.200 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 2.454      ; 2.841      ;
; 0.284 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.422      ; 2.893      ;
; 0.355 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 2.059      ; 2.601      ;
; 0.355 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 2.059      ; 2.601      ;
; 0.355 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 2.059      ; 2.601      ;
; 0.355 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 2.059      ; 2.601      ;
; 0.355 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 2.059      ; 2.601      ;
; 0.355 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 2.059      ; 2.601      ;
; 0.355 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 2.059      ; 2.601      ;
; 0.355 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 2.059      ; 2.601      ;
; 0.355 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 2.059      ; 2.601      ;
; 0.355 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 2.059      ; 2.601      ;
; 0.356 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 2.200      ; 2.743      ;
; 0.415 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.387      ; 2.989      ;
; 0.486 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.026      ; 2.699      ;
; 0.486 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.026      ; 2.699      ;
; 0.486 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.026      ; 2.699      ;
; 0.486 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.026      ; 2.699      ;
; 0.497 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 2.454      ; 2.638      ;
; 0.497 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 2.454      ; 2.638      ;
; 0.497 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 2.454      ; 2.638      ;
; 0.497 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 2.454      ; 2.638      ;
; 0.497 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 2.454      ; 2.638      ;
; 0.497 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 2.454      ; 2.638      ;
; 0.497 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 2.454      ; 2.638      ;
; 0.497 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 2.454      ; 2.638      ;
; 0.504 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 2.258      ; 2.949      ;
; 0.504 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 2.258      ; 2.949      ;
; 0.504 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 2.258      ; 2.949      ;
; 0.504 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 2.258      ; 2.949      ;
; 0.504 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 2.258      ; 2.949      ;
; 0.539 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 2.237      ; 2.963      ;
; 0.542 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.077      ; 2.806      ;
; 0.542 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.077      ; 2.806      ;
; 0.542 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.077      ; 2.806      ;
; 0.542 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.077      ; 2.806      ;
; 0.615 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.446      ; 3.248      ;
; 0.653 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.422      ; 2.762      ;
; 0.748 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.446      ; 3.381      ;
; 0.827 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.387      ; 2.901      ;
; 0.988 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 2.059      ; 2.734      ;
; 0.988 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 2.059      ; 2.734      ;
; 0.988 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 2.059      ; 2.734      ;
; 0.988 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 2.059      ; 2.734      ;
; 0.988 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 2.059      ; 2.734      ;
; 0.988 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 2.059      ; 2.734      ;
; 0.988 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 2.059      ; 2.734      ;
; 0.988 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 2.059      ; 2.734      ;
; 0.988 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 2.059      ; 2.734      ;
; 0.988 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 2.059      ; 2.734      ;
; 1.006 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 2.200      ; 2.893      ;
; 1.024 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.446      ; 3.157      ;
; 1.033 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.446      ; 3.166      ;
; 1.111 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.026      ; 2.824      ;
; 1.111 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.026      ; 2.824      ;
; 1.111 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.026      ; 2.824      ;
; 1.111 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.026      ; 2.824      ;
; 1.172 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 2.258      ; 3.117      ;
; 1.172 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 2.258      ; 3.117      ;
; 1.172 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 2.258      ; 3.117      ;
; 1.172 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 2.258      ; 3.117      ;
; 1.172 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 2.258      ; 3.117      ;
; 1.191 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.077      ; 2.955      ;
; 1.191 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.077      ; 2.955      ;
; 1.191 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.077      ; 2.955      ;
; 1.191 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.077      ; 2.955      ;
; 1.199 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 2.237      ; 3.123      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add                  ;
; 0.134  ; 0.350        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add                  ;
; 0.135  ; 0.351        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; 0.136  ; 0.352        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add                  ;
; 0.136  ; 0.352        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated       ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]               ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]               ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]               ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]               ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]               ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]               ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]               ;
; 0.138  ; 0.354        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]               ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]             ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]             ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]             ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]             ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]             ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]              ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]              ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]              ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]              ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]              ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en                 ;
; 0.191  ; 0.375        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0               ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]             ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]              ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]              ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]              ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk         ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk         ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]|clk         ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk         ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]|clk         ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]|clk          ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]|clk          ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]|clk          ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]|clk          ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]|clk          ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated|clk ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated|clk ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated|clk ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated|clk ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; sclk~input|o            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated|clk ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated|clk ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated|clk ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated|clk ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; wr_add|clk              ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated|clk  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'                                                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datac           ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datac           ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.364  ; 0.364        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.629  ; 0.629        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.655  ; 0.655        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.655  ; 0.655        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datac           ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datac           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.633  ; 0.633        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.134  ; 0.581 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; -0.303 ; 0.150 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.016  ; 0.465 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; -0.119 ; 0.334 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.134  ; 0.581 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.010  ; 0.447 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; -0.125 ; 0.301 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; -0.022 ; 0.418 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.073  ; 0.525 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.466  ; 1.662 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 1.582  ; 1.691 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 5.045  ; 5.480 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 4.435  ; 4.791 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 3.220  ; 3.612 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 3.438  ; 3.890 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.656  ; 4.145 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.638  ; 3.135 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.332  ; 2.770 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 2.586  ; 3.027 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.426  ; 2.860 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.638  ; 3.135 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 2.545  ; 3.018 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 2.157  ; 2.620 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.192  ; 2.655 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.493  ; 2.968 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 3.433  ; 3.935 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 2.741  ; 3.169 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.679  ; 0.860 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.780  ; 0.904 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 4.243  ; 4.693 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 3.633  ; 4.004 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 2.713  ; 3.086 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.651  ; 3.088 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.140  ; 3.645 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 2.917  ; 3.435 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 1.249  ; 0.808  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 1.249  ; 0.808  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.890  ; 0.453  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 1.068  ; 0.628  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.775  ; 0.343  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.896  ; 0.475  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 1.183  ; 0.766  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 1.067  ; 0.642  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.983  ; 0.552  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.520 ; -0.704 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -1.200 ; -1.323 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -3.313 ; -3.869 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -2.723 ; -3.135 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -2.786 ; -3.156 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.993 ; -3.422 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.995 ; -3.368 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.763 ; -2.189 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.898 ; -2.323 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -2.143 ; -2.572 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -2.025 ; -2.449 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -2.191 ; -2.649 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -2.106 ; -2.541 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.763 ; -2.189 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.798 ; -2.226 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.992 ; -2.483 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -2.747 ; -3.170 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -1.175 ; -1.588 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; -0.151 ; -0.290 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.392 ; -0.540 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -2.803 ; -3.382 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -2.213 ; -2.625 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -2.274 ; -2.644 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.210 ; -2.614 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.485 ; -2.881 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -2.402 ; -2.915 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; roe         ; reset_n    ; 5.042  ; 5.095  ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 5.017  ; 5.108  ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.806  ; 4.917  ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 5.042  ; 5.095  ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 5.017  ; 5.108  ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.806  ; 4.917  ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.242  ; 5.028  ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.242  ; 5.028  ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 11.030 ; 11.239 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 9.333  ; 9.476  ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 9.836  ; 9.952  ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 11.030 ; 11.239 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 9.844  ; 9.923  ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 8.598  ; 8.717  ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 10.227 ; 10.445 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 9.587  ; 9.754  ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 8.564  ; 8.647  ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.499  ; 5.467  ; Rise       ; sclk            ;
; roe         ; sclk       ; 6.176  ; 6.124  ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.747  ; 5.681  ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.747  ; 5.703  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; roe         ; reset_n    ; 4.943  ; 4.999  ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.920  ; 5.011  ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.716  ; 4.827  ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.943  ; 4.999  ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.920  ; 5.011  ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.716  ; 4.827  ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.144  ; 4.929  ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.144  ; 4.929  ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 8.340  ; 8.419  ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 9.076  ; 9.212  ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 9.558  ; 9.669  ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 10.754 ; 10.959 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 9.567  ; 9.642  ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 8.371  ; 8.484  ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 9.935  ; 10.144 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 9.322  ; 9.481  ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 8.340  ; 8.419  ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.373  ; 5.340  ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.976  ; 5.892  ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.555  ; 5.498  ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.553  ; 5.517  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 6.146 ; 6.570 ;       ;
; ss_n         ; roe         ; 8.284 ; 8.485 ; 9.102 ; 8.708 ;
; ss_n         ; rrdy        ; 7.971 ; 8.491 ; 9.031 ; 8.470 ;
; ss_n         ; trdy        ; 7.544 ; 8.259 ; 8.827 ; 8.041 ;
; st_load_en   ; roe         ; 7.674 ; 7.875 ; 8.413 ; 8.019 ;
; st_load_en   ; rrdy        ; 7.361 ; 7.881 ; 8.342 ; 7.781 ;
; st_load_en   ; trdy        ; 6.927 ; 7.649 ; 8.138 ; 7.351 ;
; st_load_roe  ; roe         ; 7.254 ;       ;       ; 7.548 ;
; st_load_rrdy ; rrdy        ; 6.989 ;       ;       ; 7.336 ;
; st_load_trdy ; trdy        ; 7.358 ;       ;       ; 7.789 ;
; tx_load_en   ; trdy        ; 7.135 ;       ;       ; 7.579 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 6.002 ; 6.415 ;       ;
; ss_n         ; roe         ; 8.031 ; 8.233 ; 8.822 ; 8.460 ;
; ss_n         ; rrdy        ; 7.691 ; 7.676 ; 8.214 ; 8.200 ;
; ss_n         ; trdy        ; 7.279 ; 8.012 ; 8.561 ; 7.787 ;
; st_load_en   ; roe         ; 7.445 ; 7.647 ; 8.160 ; 7.798 ;
; st_load_en   ; rrdy        ; 7.105 ; 7.664 ; 8.117 ; 7.538 ;
; st_load_en   ; trdy        ; 6.689 ; 6.721 ; 7.101 ; 7.124 ;
; st_load_roe  ; roe         ; 7.066 ;       ;       ; 7.353 ;
; st_load_rrdy ; rrdy        ; 6.814 ;       ;       ; 7.151 ;
; st_load_trdy ; trdy        ; 6.961 ;       ;       ; 7.286 ;
; tx_load_en   ; trdy        ; 6.878 ;       ;       ; 7.320 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.316 ; 5.316 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.020 ; 5.020 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.232     ; 5.323     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.027     ; 5.035     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 237.98 MHz ; 237.98 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -3.162 ; -36.767          ;
; rx_req ; 0.190  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.356 ; -2.297          ;
; sclk   ; 0.238  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.546 ; -10.408            ;
; reset_n ; 0.033  ; 0.000              ;
; rx_req  ; 0.040  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; reset_n ; -0.409 ; -2.243            ;
; rx_req  ; -0.281 ; -2.104            ;
; sclk    ; 0.147  ; 0.000             ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -42.000                       ;
; reset_n ; -3.000 ; -3.000                        ;
; rx_req  ; -3.000 ; -3.000                        ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sclk'                                                                                      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.162 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.558     ; 1.089      ;
; -3.123 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.425     ; 1.183      ;
; -3.119 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.423     ; 1.181      ;
; -3.110 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.515     ; 1.080      ;
; -3.090 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.383     ; 1.192      ;
; -3.087 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.383     ; 1.189      ;
; -3.070 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.381     ; 1.174      ;
; -3.040 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.399     ; 1.126      ;
; -2.992 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -2.216     ; 1.261      ;
; -2.686 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.555     ; 0.616      ;
; -2.673 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.518     ; 0.640      ;
; -2.598 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.359     ; 0.724      ;
; -2.577 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.425     ; 0.637      ;
; -2.437 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.423     ; 0.499      ;
; -2.434 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.383     ; 0.536      ;
; -2.398 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.381     ; 0.502      ;
; -2.323 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.423     ; 0.385      ;
; -1.760 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.727      ;
; -1.760 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.727      ;
; -1.760 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.727      ;
; -1.760 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.727      ;
; -1.728 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.096      ; 2.839      ;
; -1.716 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.096      ; 2.827      ;
; -1.683 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.650      ;
; -1.683 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.650      ;
; -1.683 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.650      ;
; -1.683 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.650      ;
; -1.669 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.096      ; 2.780      ;
; -1.646 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.613      ;
; -1.646 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.613      ;
; -1.646 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.613      ;
; -1.646 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.613      ;
; -1.617 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.531      ;
; -1.617 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.531      ;
; -1.617 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.531      ;
; -1.617 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.531      ;
; -1.609 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.096      ; 2.720      ;
; -1.608 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.087     ; 2.536      ;
; -1.603 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.087     ; 2.531      ;
; -1.601 ; rd_add             ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.368     ; 1.748      ;
; -1.601 ; rd_add             ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.368     ; 1.748      ;
; -1.601 ; rd_add             ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.368     ; 1.748      ;
; -1.601 ; rd_add             ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.368     ; 1.748      ;
; -1.568 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.482      ;
; -1.568 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.482      ;
; -1.568 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.482      ;
; -1.568 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.482      ;
; -1.523 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.228     ; 2.310      ;
; -1.523 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.228     ; 2.310      ;
; -1.523 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.228     ; 2.310      ;
; -1.523 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.228     ; 2.310      ;
; -1.519 ; bit_cnt[2]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.486      ;
; -1.519 ; bit_cnt[2]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.486      ;
; -1.519 ; bit_cnt[2]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.486      ;
; -1.519 ; bit_cnt[2]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.486      ;
; -1.518 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.228     ; 2.305      ;
; -1.518 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.228     ; 2.305      ;
; -1.518 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.228     ; 2.305      ;
; -1.518 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.228     ; 2.305      ;
; -1.503 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.417      ;
; -1.503 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.417      ;
; -1.503 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.417      ;
; -1.503 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.417      ;
; -1.485 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.256     ; 1.744      ;
; -1.484 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; -0.227     ; 1.772      ;
; -1.451 ; bit_cnt[16]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.082      ; 2.548      ;
; -1.433 ; rd_add             ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.396     ; 1.552      ;
; -1.433 ; rd_add             ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.396     ; 1.552      ;
; -1.433 ; rd_add             ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.396     ; 1.552      ;
; -1.433 ; rd_add             ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.396     ; 1.552      ;
; -1.429 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.396      ;
; -1.429 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.396      ;
; -1.429 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.396      ;
; -1.429 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.048     ; 2.396      ;
; -1.428 ; bit_cnt[2]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.096      ; 2.539      ;
; -1.414 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.082      ; 2.511      ;
; -1.409 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.197     ; 1.727      ;
; -1.380 ; bit_cnt[7]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.281     ; 2.114      ;
; -1.380 ; bit_cnt[7]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.281     ; 2.114      ;
; -1.380 ; bit_cnt[7]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.281     ; 2.114      ;
; -1.380 ; bit_cnt[7]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.281     ; 2.114      ;
; -1.376 ; bit_cnt[2]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.290      ;
; -1.376 ; bit_cnt[2]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.290      ;
; -1.376 ; bit_cnt[2]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.290      ;
; -1.376 ; bit_cnt[2]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.290      ;
; -1.375 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.281     ; 2.109      ;
; -1.375 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.281     ; 2.109      ;
; -1.375 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.281     ; 2.109      ;
; -1.375 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.281     ; 2.109      ;
; -1.360 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.082      ; 2.457      ;
; -1.352 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.082      ; 2.449      ;
; -1.338 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.096      ; 2.449      ;
; -1.328 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.182     ; 1.661      ;
; -1.317 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.087     ; 2.245      ;
; -1.296 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.098     ; 2.213      ;
; -1.291 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.098     ; 2.208      ;
; -1.286 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.200      ;
; -1.286 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.200      ;
; -1.286 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.200      ;
; -1.286 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.101     ; 2.200      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rx_req'                                                                       ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.190 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 1.647      ; 1.751      ;
; 0.247 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 1.649      ; 1.694      ;
; 0.258 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 1.649      ; 1.685      ;
; 0.266 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 1.649      ; 1.679      ;
; 0.349 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 1.650      ; 1.728      ;
; 0.360 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 1.649      ; 1.715      ;
; 0.372 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 1.646      ; 1.698      ;
; 0.463 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 1.649      ; 1.613      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rx_req'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.356 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 1.857      ; 1.531      ;
; -0.313 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 1.857      ; 1.574      ;
; -0.307 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 1.853      ; 1.576      ;
; -0.299 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 1.858      ; 1.589      ;
; -0.283 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 1.857      ; 1.604      ;
; -0.271 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 1.857      ; 1.616      ;
; -0.267 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 1.857      ; 1.620      ;
; -0.201 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 1.855      ; 1.684      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sclk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.238 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.252      ; 2.664      ;
; 0.333 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.344 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.222      ; 2.740      ;
; 0.359 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.542      ;
; 0.379 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.562      ;
; 0.381 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.564      ;
; 0.388 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.283      ; 2.845      ;
; 0.445 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.914      ; 2.533      ;
; 0.455 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.283      ; 2.912      ;
; 0.469 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 2.104      ; 2.747      ;
; 0.478 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.252      ; 2.904      ;
; 0.483 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.665      ;
; 0.489 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.671      ;
; 0.489 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.671      ;
; 0.500 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.683      ;
; 0.500 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.683      ;
; 0.500 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.954      ; 2.628      ;
; 0.505 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.954      ; 2.633      ;
; 0.510 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.914      ; 2.598      ;
; 0.523 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.914      ; 2.611      ;
; 0.533 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.954      ; 2.661      ;
; 0.536 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.954      ; 2.664      ;
; 0.583 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.914      ; 2.671      ;
; 0.603 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.252      ; 2.529      ;
; 0.636 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.819      ;
; 0.672 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.196      ; 1.012      ;
; 0.697 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.222      ; 2.593      ;
; 0.743 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.157      ; 0.544      ;
; 0.747 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.304      ; 1.195      ;
; 0.747 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.304      ; 1.195      ;
; 0.748 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.304      ; 1.196      ;
; 0.755 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.283      ; 2.712      ;
; 0.812 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; -0.050     ; 0.906      ;
; 0.813 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.195      ;
; 0.817 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.283      ; 2.774      ;
; 0.830 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.238      ; 1.212      ;
; 0.838 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 2.252      ; 2.764      ;
; 0.841 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.406      ; 0.891      ;
; 0.881 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.046      ; 1.071      ;
; 0.882 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.406      ; 0.932      ;
; 0.890 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.047      ; 1.081      ;
; 0.917 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.246      ; 1.307      ;
; 0.934 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.304      ; 1.382      ;
; 0.935 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.304      ; 1.383      ;
; 0.947 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.304      ; 1.395      ;
; 0.948 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.304      ; 1.396      ;
; 0.948 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.304      ; 1.396      ;
; 0.967 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.297      ; 0.908      ;
; 0.974 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.295      ; 1.413      ;
; 0.985 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.057      ; 1.186      ;
; 1.004 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.046      ; 1.194      ;
; 1.009 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.406      ; 1.059      ;
; 1.012 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.406      ; 1.062      ;
; 1.032 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 2.104      ; 3.310      ;
; 1.039 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.378      ; 1.061      ;
; 1.048 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.406      ; 1.098      ;
; 1.081 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.914      ; 2.669      ;
; 1.082 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 2.104      ; 2.860      ;
; 1.084 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.406      ; 1.134      ;
; 1.085 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.276      ; 1.505      ;
; 1.099 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.040      ; 1.283      ;
; 1.107 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; -0.115     ; 1.136      ;
; 1.115 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.914      ; 2.703      ;
; 1.122 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.954      ; 2.750      ;
; 1.126 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.309      ;
; 1.129 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; -0.115     ; 1.158      ;
; 1.131 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.954      ; 2.759      ;
; 1.132 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.315      ;
; 1.133 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.110      ; 1.387      ;
; 1.134 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.914      ; 2.722      ;
; 1.137 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.954      ; 2.765      ;
; 1.140 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.954      ; 2.768      ;
; 1.160 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.110      ; 1.414      ;
; 1.164 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.038      ; 1.346      ;
; 1.177 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.914      ; 2.765      ;
; 1.179 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.030      ; 1.353      ;
; 1.182 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; -0.101     ; 0.725      ;
; 1.187 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.348      ; 1.179      ;
; 1.207 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.032      ; 1.383      ;
; 1.224 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.348      ; 1.216      ;
; 1.272 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.233      ; 1.149      ;
; 1.299 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.378      ; 1.321      ;
; 1.345 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.206      ; 1.195      ;
; 1.401 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.378      ; 1.423      ;
; 1.406 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.038      ; 1.588      ;
; 1.408 ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.230      ; 1.782      ;
; 1.450 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.397      ; 1.491      ;
; 1.514 ; bit_cnt[10]         ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.057      ; 1.715      ;
; 1.647 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.220      ; 2.011      ;
; 1.668 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 2.104      ; 3.446      ;
; 1.681 ; bit_cnt[5]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.057      ; 1.882      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.546 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.884      ; 2.915      ;
; -0.546 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.884      ; 2.915      ;
; -0.546 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.884      ; 2.915      ;
; -0.546 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.884      ; 2.915      ;
; -0.489 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 2.025      ; 2.999      ;
; -0.487 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.844      ; 2.816      ;
; -0.487 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.844      ; 2.816      ;
; -0.487 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.844      ; 2.816      ;
; -0.487 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.844      ; 2.816      ;
; -0.467 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 2.047      ; 2.999      ;
; -0.467 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 2.047      ; 2.999      ;
; -0.467 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 2.047      ; 2.999      ;
; -0.467 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 2.047      ; 2.999      ;
; -0.467 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 2.047      ; 2.999      ;
; -0.350 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 2.206      ; 3.041      ;
; -0.340 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.206      ; 3.031      ;
; -0.300 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 1.995      ; 2.780      ;
; -0.264 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 1.874      ; 2.623      ;
; -0.264 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 1.874      ; 2.623      ;
; -0.264 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 1.874      ; 2.623      ;
; -0.264 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 1.874      ; 2.623      ;
; -0.264 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 1.874      ; 2.623      ;
; -0.264 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 1.874      ; 2.623      ;
; -0.264 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 1.874      ; 2.623      ;
; -0.264 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 1.874      ; 2.623      ;
; -0.264 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 1.874      ; 2.623      ;
; -0.264 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 1.874      ; 2.623      ;
; -0.162 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.148      ; 2.795      ;
; -0.037 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 2.206      ; 3.228      ;
; 0.007  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 2.655      ;
; 0.073  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.884      ; 2.796      ;
; 0.073  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.884      ; 2.796      ;
; 0.073  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.884      ; 2.796      ;
; 0.073  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.884      ; 2.796      ;
; 0.083  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.206      ; 3.108      ;
; 0.106  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 2.215      ; 2.594      ;
; 0.106  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 2.215      ; 2.594      ;
; 0.106  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 2.215      ; 2.594      ;
; 0.106  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 2.215      ; 2.594      ;
; 0.106  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 2.215      ; 2.594      ;
; 0.106  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 2.215      ; 2.594      ;
; 0.106  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 2.215      ; 2.594      ;
; 0.106  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 2.215      ; 2.594      ;
; 0.163  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 2.025      ; 2.847      ;
; 0.170  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.844      ; 2.659      ;
; 0.170  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.844      ; 2.659      ;
; 0.170  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.844      ; 2.659      ;
; 0.170  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.844      ; 2.659      ;
; 0.193  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 2.047      ; 2.839      ;
; 0.193  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 2.047      ; 2.839      ;
; 0.193  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 2.047      ; 2.839      ;
; 0.193  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 2.047      ; 2.839      ;
; 0.193  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 2.047      ; 2.839      ;
; 0.275  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.148      ; 2.858      ;
; 0.338  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 1.995      ; 2.642      ;
; 0.346  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 1.874      ; 2.513      ;
; 0.346  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 1.874      ; 2.513      ;
; 0.346  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 1.874      ; 2.513      ;
; 0.346  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 1.874      ; 2.513      ;
; 0.346  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 1.874      ; 2.513      ;
; 0.346  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 1.874      ; 2.513      ;
; 0.346  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 1.874      ; 2.513      ;
; 0.346  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 1.874      ; 2.513      ;
; 0.346  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 1.874      ; 2.513      ;
; 0.346  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 1.874      ; 2.513      ;
; 0.392  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 2.770      ;
; 0.473  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 2.215      ; 2.727      ;
; 0.473  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 2.215      ; 2.727      ;
; 0.473  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 2.215      ; 2.727      ;
; 0.473  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 2.215      ; 2.727      ;
; 0.473  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 2.215      ; 2.727      ;
; 0.473  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 2.215      ; 2.727      ;
; 0.473  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 2.215      ; 2.727      ;
; 0.473  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 2.215      ; 2.727      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'reset_n'                                                               ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.033 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 4.128      ; 3.891      ;
; 0.041 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 4.128      ; 3.893      ;
; 0.154 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 4.105      ; 3.760      ;
; 0.167 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 4.130      ; 3.898      ;
; 0.170 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 4.128      ; 3.893      ;
; 0.176 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 4.128      ; 4.248      ;
; 0.203 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 4.126      ; 3.856      ;
; 0.209 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 4.128      ; 4.225      ;
; 0.312 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 4.105      ; 4.102      ;
; 0.338 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 4.130      ; 4.227      ;
; 0.338 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 4.128      ; 4.225      ;
; 0.343 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 4.254      ; 3.840      ;
; 0.346 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 4.257      ; 3.844      ;
; 0.380 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 4.126      ; 4.179      ;
; 0.506 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 4.254      ; 4.177      ;
; 0.510 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 4.257      ; 4.180      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rx_req'                                                                    ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.040 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.941      ; 3.683      ;
; 0.050 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.939      ; 3.673      ;
; 0.051 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.941      ; 3.676      ;
; 0.053 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.941      ; 3.672      ;
; 0.174 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.938      ; 3.678      ;
; 0.177 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.941      ; 3.681      ;
; 0.178 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.941      ; 3.679      ;
; 0.180 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.942      ; 3.679      ;
; 0.180 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.941      ; 4.047      ;
; 0.181 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.939      ; 4.042      ;
; 0.185 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.941      ; 4.040      ;
; 0.194 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.941      ; 4.029      ;
; 0.330 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.938      ; 4.022      ;
; 0.332 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.941      ; 4.026      ;
; 0.333 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.941      ; 4.024      ;
; 0.335 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.942      ; 4.024      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'reset_n'                                                                 ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.409 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 4.402      ; 3.993      ;
; -0.409 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 4.399      ; 3.990      ;
; -0.278 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 4.243      ; 3.965      ;
; -0.256 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 4.265      ; 4.009      ;
; -0.243 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 4.402      ; 3.679      ;
; -0.243 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 4.399      ; 3.676      ;
; -0.235 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 4.267      ; 4.032      ;
; -0.219 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 4.267      ; 4.048      ;
; -0.219 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 4.267      ; 4.048      ;
; -0.218 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 4.269      ; 4.051      ;
; -0.133 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 4.243      ; 3.630      ;
; -0.107 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 4.265      ; 3.678      ;
; -0.076 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 4.267      ; 3.711      ;
; -0.076 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 4.267      ; 3.711      ;
; -0.073 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 4.269      ; 3.716      ;
; -0.071 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 4.267      ; 3.716      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.281 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.072      ; 3.831      ;
; -0.276 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.070      ; 3.834      ;
; -0.274 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.072      ; 3.838      ;
; -0.257 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.073      ; 3.856      ;
; -0.257 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.072      ; 3.855      ;
; -0.254 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.072      ; 3.858      ;
; -0.254 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.068      ; 3.854      ;
; -0.251 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.072      ; 3.861      ;
; -0.107 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.073      ; 3.506      ;
; -0.106 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.072      ; 3.506      ;
; -0.105 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.072      ; 3.507      ;
; -0.104 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.072      ; 3.508      ;
; -0.103 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.072      ; 3.509      ;
; -0.103 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.068      ; 3.505      ;
; -0.102 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.070      ; 3.508      ;
; -0.101 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.072      ; 3.511      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'sclk'                                                                          ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.147 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 2.292      ; 2.613      ;
; 0.147 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 2.292      ; 2.613      ;
; 0.147 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 2.292      ; 2.613      ;
; 0.147 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 2.292      ; 2.613      ;
; 0.147 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 2.292      ; 2.613      ;
; 0.147 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 2.292      ; 2.613      ;
; 0.147 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 2.292      ; 2.613      ;
; 0.147 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 2.292      ; 2.613      ;
; 0.256 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.252      ; 2.682      ;
; 0.303 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 2.070      ; 2.547      ;
; 0.304 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 1.945      ; 2.423      ;
; 0.304 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 1.945      ; 2.423      ;
; 0.304 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 1.945      ; 2.423      ;
; 0.304 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 1.945      ; 2.423      ;
; 0.304 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 1.945      ; 2.423      ;
; 0.304 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 1.945      ; 2.423      ;
; 0.304 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 1.945      ; 2.423      ;
; 0.304 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 1.945      ; 2.423      ;
; 0.304 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 1.945      ; 2.423      ;
; 0.304 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 1.945      ; 2.423      ;
; 0.366 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.222      ; 2.762      ;
; 0.418 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.914      ; 2.506      ;
; 0.418 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.914      ; 2.506      ;
; 0.418 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.914      ; 2.506      ;
; 0.418 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.914      ; 2.506      ;
; 0.437 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 2.125      ; 2.736      ;
; 0.437 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 2.125      ; 2.736      ;
; 0.437 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 2.125      ; 2.736      ;
; 0.437 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 2.125      ; 2.736      ;
; 0.437 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 2.125      ; 2.736      ;
; 0.468 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 2.102      ; 2.744      ;
; 0.473 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.954      ; 2.601      ;
; 0.473 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.954      ; 2.601      ;
; 0.473 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.954      ; 2.601      ;
; 0.473 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.954      ; 2.601      ;
; 0.505 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 2.292      ; 2.471      ;
; 0.505 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 2.292      ; 2.471      ;
; 0.505 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 2.292      ; 2.471      ;
; 0.505 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 2.292      ; 2.471      ;
; 0.505 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 2.292      ; 2.471      ;
; 0.505 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 2.292      ; 2.471      ;
; 0.505 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 2.292      ; 2.471      ;
; 0.505 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 2.292      ; 2.471      ;
; 0.547 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.283      ; 3.004      ;
; 0.633 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.252      ; 2.559      ;
; 0.661 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.283      ; 3.118      ;
; 0.795 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.222      ; 2.691      ;
; 0.922 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 1.945      ; 2.541      ;
; 0.922 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 1.945      ; 2.541      ;
; 0.922 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 1.945      ; 2.541      ;
; 0.922 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 1.945      ; 2.541      ;
; 0.922 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 1.945      ; 2.541      ;
; 0.922 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 1.945      ; 2.541      ;
; 0.922 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 1.945      ; 2.541      ;
; 0.922 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 1.945      ; 2.541      ;
; 0.922 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 1.945      ; 2.541      ;
; 0.922 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 1.945      ; 2.541      ;
; 0.948 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 2.070      ; 2.692      ;
; 0.961 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.283      ; 2.918      ;
; 0.976 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.283      ; 2.933      ;
; 1.024 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.914      ; 2.612      ;
; 1.024 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.914      ; 2.612      ;
; 1.024 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.914      ; 2.612      ;
; 1.024 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.914      ; 2.612      ;
; 1.102 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 2.125      ; 2.901      ;
; 1.102 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 2.125      ; 2.901      ;
; 1.102 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 2.125      ; 2.901      ;
; 1.102 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 2.125      ; 2.901      ;
; 1.102 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 2.125      ; 2.901      ;
; 1.115 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.954      ; 2.743      ;
; 1.115 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.954      ; 2.743      ;
; 1.115 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.954      ; 2.743      ;
; 1.115 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.954      ; 2.743      ;
; 1.126 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 2.102      ; 2.902      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add                  ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]               ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]               ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]               ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]               ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]               ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]               ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]               ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]               ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add                  ;
; 0.168  ; 0.384        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; 0.171  ; 0.387        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add                  ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated       ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]              ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en                 ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]             ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]             ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]              ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]              ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]              ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]              ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0               ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; sclk~input|o            ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated|clk ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated|clk ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated|clk ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated|clk ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk         ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk         ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]|clk         ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk         ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]|clk         ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]|clk          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]|clk          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]|clk          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]|clk          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]|clk          ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]|clk           ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk           ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk           ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk           ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]|clk           ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datac           ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datac           ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.437  ; 0.437        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.452  ; 0.452        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.535  ; 0.535        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.539  ; 0.539        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.540  ; 0.540        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datac           ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datac           ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.557  ; 0.557        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.073  ; 0.436 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; -0.344 ; 0.047 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; -0.035 ; 0.324 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; -0.163 ; 0.199 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.073  ; 0.436 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.042 ; 0.302 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; -0.185 ; 0.184 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; -0.077 ; 0.284 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.000  ; 0.385 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.332  ; 1.471 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 1.404  ; 1.529 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 4.439  ; 4.781 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 3.870  ; 4.170 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 2.792  ; 3.076 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.977  ; 3.328 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.178  ; 3.549 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.241  ; 2.655 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 1.965  ; 2.330 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 2.211  ; 2.559 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.070  ; 2.402 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.241  ; 2.655 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 2.161  ; 2.539 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.804  ; 2.201 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 1.848  ; 2.233 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.105  ; 2.512 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 2.980  ; 3.357 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 2.340  ; 2.711 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.625  ; 0.772 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.705  ; 0.822 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 3.740  ; 4.074 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 3.171  ; 3.463 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 2.323  ; 2.639 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.270  ; 2.629 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 2.709  ; 3.125 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 2.511  ; 2.933 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 1.183  ; 0.806  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 1.183  ; 0.806  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.839  ; 0.488  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 1.005  ; 0.656  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.736  ; 0.383  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.847  ; 0.512  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 1.116  ; 0.756  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 1.002  ; 0.651  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.939  ; 0.571  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.475 ; -0.611 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -1.062 ; -1.198 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -2.890 ; -3.310 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -2.339 ; -2.693 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -2.403 ; -2.681 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.580 ; -2.916 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.587 ; -2.877 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.455 ; -1.831 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.583 ; -1.933 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.821 ; -2.155 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.714 ; -2.033 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.844 ; -2.232 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.770 ; -2.127 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.455 ; -1.831 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.499 ; -1.863 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.665 ; -2.072 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -2.347 ; -2.693 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.932 ; -1.283 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; -0.133 ; -0.268 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.347 ; -0.485 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -2.430 ; -2.893 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -1.879 ; -2.233 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -1.932 ; -2.250 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.867 ; -2.201 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.127 ; -2.460 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -2.052 ; -2.473 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; roe         ; reset_n    ; 4.845  ; 4.862  ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.820  ; 4.881  ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.631  ; 4.697  ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.845  ; 4.862  ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.820  ; 4.881  ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.631  ; 4.697  ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.017  ; 4.814  ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.017  ; 4.814  ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 10.380 ; 10.497 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 8.727  ; 8.740  ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 9.178  ; 9.211  ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 10.380 ; 10.497 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 9.210  ; 9.123  ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 8.033  ; 8.091  ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 9.560  ; 9.592  ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 8.950  ; 8.971  ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 8.022  ; 8.034  ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.274  ; 5.191  ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.863  ; 5.780  ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.473  ; 5.392  ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.463  ; 5.400  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; roe         ; reset_n    ; 4.755  ; 4.776  ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 4.732  ; 4.794  ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.549  ; 4.616  ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 4.755  ; 4.776  ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 4.732  ; 4.794  ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.549  ; 4.616  ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 4.932  ; 4.723  ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 4.932  ; 4.723  ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 7.824  ; 7.836  ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 8.499  ; 8.511  ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 8.932  ; 8.963  ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 10.134 ; 10.250 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 8.963  ; 8.879  ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 7.834  ; 7.888  ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 9.299  ; 9.330  ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 8.714  ; 8.734  ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 7.824  ; 7.836  ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.161  ; 5.079  ; Rise       ; sclk            ;
; roe         ; sclk       ; 5.686  ; 5.574  ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.309  ; 5.236  ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.298  ; 5.242  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.716 ; 6.042 ;       ;
; ss_n         ; roe         ; 7.678 ; 7.827 ; 8.335 ; 7.949 ;
; ss_n         ; rrdy        ; 7.387 ; 7.849 ; 8.269 ; 7.736 ;
; ss_n         ; trdy        ; 6.986 ; 7.629 ; 8.077 ; 7.357 ;
; st_load_en   ; roe         ; 7.109 ; 7.258 ; 7.724 ; 7.338 ;
; st_load_en   ; rrdy        ; 6.818 ; 7.280 ; 7.658 ; 7.125 ;
; st_load_en   ; trdy        ; 6.410 ; 7.060 ; 7.466 ; 6.743 ;
; st_load_roe  ; roe         ; 6.718 ;       ;       ; 6.925 ;
; st_load_rrdy ; rrdy        ; 6.465 ;       ;       ; 6.738 ;
; st_load_trdy ; trdy        ; 6.800 ;       ;       ; 7.130 ;
; tx_load_en   ; trdy        ; 6.602 ;       ;       ; 6.938 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.593 ; 5.911 ;       ;
; ss_n         ; roe         ; 7.454 ; 7.604 ; 8.093 ; 7.735 ;
; ss_n         ; rrdy        ; 7.139 ; 7.101 ; 7.536 ; 7.502 ;
; ss_n         ; trdy        ; 6.752 ; 7.411 ; 7.848 ; 7.135 ;
; st_load_en   ; roe         ; 6.907 ; 7.057 ; 7.506 ; 7.148 ;
; st_load_en   ; rrdy        ; 6.592 ; 7.089 ; 7.464 ; 6.915 ;
; st_load_en   ; trdy        ; 6.201 ; 6.199 ; 6.555 ; 6.547 ;
; st_load_roe  ; roe         ; 6.554 ;       ;       ; 6.758 ;
; st_load_rrdy ; rrdy        ; 6.314 ;       ;       ; 6.577 ;
; st_load_trdy ; trdy        ; 6.449 ;       ;       ; 6.702 ;
; tx_load_en   ; trdy        ; 6.374 ;       ;       ; 6.715 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.045 ; 5.047 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 4.553 ; 4.553 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.023     ; 5.023     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 4.530     ; 4.631     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -2.277 ; -21.295          ;
; rx_req ; 0.521  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.406 ; -2.867          ;
; sclk   ; 0.076  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.519 ; -10.014            ;
; rx_req  ; 0.436  ; 0.000              ;
; reset_n ; 0.438  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; reset_n ; -0.354 ; -2.342            ;
; rx_req  ; -0.294 ; -2.330            ;
; sclk    ; 0.104  ; 0.000             ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -46.909                       ;
; reset_n ; -3.000 ; -3.344                        ;
; rx_req  ; -3.000 ; -3.222                        ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sclk'                                                                                      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.277 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.090     ; 0.664      ;
; -2.257 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.011     ; 0.723      ;
; -2.255 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.009     ; 0.723      ;
; -2.250 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.987     ; 0.740      ;
; -2.248 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.987     ; 0.738      ;
; -2.244 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.064     ; 0.657      ;
; -2.236 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.985     ; 0.728      ;
; -2.208 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.994     ; 0.691      ;
; -2.205 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -1.888     ; 0.794      ;
; -1.996 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.087     ; 0.386      ;
; -1.992 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.067     ; 0.402      ;
; -1.939 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.971     ; 0.445      ;
; -1.936 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.011     ; 0.402      ;
; -1.842 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.987     ; 0.332      ;
; -1.838 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.009     ; 0.306      ;
; -1.817 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.985     ; 0.309      ;
; -1.765 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -2.010     ; 0.232      ;
; -1.119 ; rd_add             ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.600     ; 1.026      ;
; -1.119 ; rd_add             ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.600     ; 1.026      ;
; -1.119 ; rd_add             ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.600     ; 1.026      ;
; -1.119 ; rd_add             ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.600     ; 1.026      ;
; -1.106 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.532     ; 1.081      ;
; -1.077 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; -0.513     ; 1.071      ;
; -1.054 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.496     ; 1.065      ;
; -1.023 ; rd_add             ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.614     ; 0.916      ;
; -1.023 ; rd_add             ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.614     ; 0.916      ;
; -1.023 ; rd_add             ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.614     ; 0.916      ;
; -1.023 ; rd_add             ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.614     ; 0.916      ;
; -1.011 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.494     ; 1.024      ;
; -0.879 ; rd_add             ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.496     ; 0.890      ;
; -0.812 ; reset_n            ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; 1.175      ; 2.464      ;
; -0.777 ; rx_req             ; miso~reg0           ; rx_req       ; sclk        ; 0.500        ; 1.175      ; 2.429      ;
; -0.717 ; reset_n            ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 2.286      ;
; -0.708 ; reset_n            ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 2.277      ;
; -0.704 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.053      ; 1.764      ;
; -0.699 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.670      ;
; -0.699 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.670      ;
; -0.699 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.670      ;
; -0.699 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.670      ;
; -0.666 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.053      ; 1.726      ;
; -0.659 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.630      ;
; -0.659 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.630      ;
; -0.659 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.630      ;
; -0.659 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.630      ;
; -0.652 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.053      ; 1.712      ;
; -0.651 ; reset_n            ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.069      ; 2.197      ;
; -0.639 ; reset_n            ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 2.208      ;
; -0.633 ; reset_n            ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 2.202      ;
; -0.631 ; reset_n            ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.069      ; 2.177      ;
; -0.626 ; reset_n            ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.069      ; 2.172      ;
; -0.619 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.558      ;
; -0.619 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.558      ;
; -0.619 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.558      ;
; -0.619 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.558      ;
; -0.612 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.053      ; 1.672      ;
; -0.612 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.583      ;
; -0.612 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.583      ;
; -0.612 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.583      ;
; -0.612 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.583      ;
; -0.585 ; reset_n            ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.069      ; 2.131      ;
; -0.579 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.518      ;
; -0.579 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.518      ;
; -0.579 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.518      ;
; -0.579 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.518      ;
; -0.579 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.531      ;
; -0.578 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.530      ;
; -0.538 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.038      ; 1.583      ;
; -0.534 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.473      ;
; -0.534 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.473      ;
; -0.534 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.473      ;
; -0.534 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.473      ;
; -0.513 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.484      ;
; -0.513 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.484      ;
; -0.513 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.484      ;
; -0.513 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.484      ;
; -0.511 ; bit_cnt[2]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.482      ;
; -0.511 ; bit_cnt[2]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.482      ;
; -0.511 ; bit_cnt[2]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.482      ;
; -0.511 ; bit_cnt[2]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.036     ; 1.482      ;
; -0.505 ; bit_cnt[16]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.038      ; 1.550      ;
; -0.501 ; bit_cnt[7]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 1.366      ;
; -0.501 ; bit_cnt[7]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 1.366      ;
; -0.501 ; bit_cnt[7]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 1.366      ;
; -0.501 ; bit_cnt[7]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 1.366      ;
; -0.495 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 1.360      ;
; -0.495 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 1.360      ;
; -0.495 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 1.360      ;
; -0.495 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.142     ; 1.360      ;
; -0.486 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.038      ; 1.531      ;
; -0.466 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.053      ; 1.526      ;
; -0.464 ; bit_cnt[2]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; 0.053      ; 1.524      ;
; -0.450 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.055     ; 1.402      ;
; -0.446 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; 0.038      ; 1.491      ;
; -0.433 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.372      ;
; -0.433 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.372      ;
; -0.433 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.372      ;
; -0.433 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.372      ;
; -0.431 ; bit_cnt[2]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.370      ;
; -0.431 ; bit_cnt[2]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.370      ;
; -0.431 ; bit_cnt[2]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.370      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rx_req'                                                                       ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.521 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 1.149      ; 1.177      ;
; 0.542 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 1.150      ; 1.158      ;
; 0.587 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 1.150      ; 1.113      ;
; 0.598 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 1.151      ; 1.102      ;
; 0.628 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 1.151      ; 1.167      ;
; 0.637 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 1.147      ; 1.153      ;
; 0.637 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 1.151      ; 1.158      ;
; 0.721 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 1.150      ; 1.072      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rx_req'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.406 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 1.294      ; 0.918      ;
; -0.366 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 1.295      ; 0.959      ;
; -0.360 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 1.294      ; 0.964      ;
; -0.360 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 1.294      ; 0.964      ;
; -0.356 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 1.295      ; 0.969      ;
; -0.352 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 1.291      ; 0.969      ;
; -0.343 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 1.295      ; 0.982      ;
; -0.324 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 1.293      ; 0.999      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sclk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.076 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.692      ; 1.882      ;
; 0.156 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.680      ; 1.950      ;
; 0.177 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.692      ; 1.483      ;
; 0.199 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.211 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.680      ; 1.505      ;
; 0.217 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.326      ;
; 0.218 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.707      ; 2.039      ;
; 0.220 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.329      ;
; 0.223 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.332      ;
; 0.229 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 1.223      ; 1.566      ;
; 0.229 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.113      ; 1.456      ;
; 0.229 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 1.707      ; 2.050      ;
; 0.247 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 1.692      ; 2.053      ;
; 0.248 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.499      ;
; 0.254 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.113      ; 1.481      ;
; 0.256 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.113      ; 1.483      ;
; 0.256 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.507      ;
; 0.258 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.509      ;
; 0.262 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.513      ;
; 0.265 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.707      ; 1.586      ;
; 0.280 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.387      ;
; 0.285 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.392      ;
; 0.286 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.393      ;
; 0.286 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.113      ; 1.513      ;
; 0.287 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.452      ; 0.323      ;
; 0.290 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.399      ;
; 0.290 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.399      ;
; 0.315 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 1.707      ; 1.636      ;
; 0.316 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.613      ; 0.513      ;
; 0.323 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 1.692      ; 1.629      ;
; 0.347 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.613      ; 0.544      ;
; 0.359 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.468      ;
; 0.367 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.124      ; 0.575      ;
; 0.410 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.546      ; 0.540      ;
; 0.421 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.613      ; 0.618      ;
; 0.425 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.613      ; 0.622      ;
; 0.426 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.200      ; 0.710      ;
; 0.426 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.200      ; 0.710      ;
; 0.427 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.200      ; 0.711      ;
; 0.434 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.600      ; 0.618      ;
; 0.439 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.613      ; 0.636      ;
; 0.458 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.142      ; 0.684      ;
; 0.464 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.142      ; 0.690      ;
; 0.465 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.613      ; 0.662      ;
; 0.472 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; -0.031     ; 0.525      ;
; 0.504 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.175      ; 0.763      ;
; 0.510 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.633      ;
; 0.513 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.033      ; 0.630      ;
; 0.515 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.588      ; 0.687      ;
; 0.535 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.200      ; 0.819      ;
; 0.537 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.200      ; 0.821      ;
; 0.545 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.588      ; 0.717      ;
; 0.545 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.193      ; 0.822      ;
; 0.549 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.200      ; 0.833      ;
; 0.550 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.200      ; 0.834      ;
; 0.551 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.200      ; 0.835      ;
; 0.585 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.511      ; 0.680      ;
; 0.587 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.031      ; 0.702      ;
; 0.588 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.600      ; 0.772      ;
; 0.591 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.029      ; 0.704      ;
; 0.601 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.187      ; 0.872      ;
; 0.629 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.492      ; 0.705      ;
; 0.640 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 1.223      ; 1.977      ;
; 0.649 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; -0.066     ; 0.667      ;
; 0.653 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.028      ; 0.765      ;
; 0.662 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.068      ; 0.814      ;
; 0.663 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; -0.066     ; 0.681      ;
; 0.669 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.778      ;
; 0.669 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.068      ; 0.821      ;
; 0.670 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.025      ; 0.779      ;
; 0.674 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.606      ; 0.864      ;
; 0.679 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.787      ;
; 0.681 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.600      ; 0.865      ;
; 0.702 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.031      ; 0.817      ;
; 0.704 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.021      ; 0.809      ;
; 0.823 ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.131      ; 1.038      ;
; 0.825 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.933      ;
; 0.903 ; bit_cnt[10]         ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.029      ; 1.016      ;
; 0.962 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.131      ; 1.177      ;
; 0.989 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.021      ; 1.094      ;
; 1.008 ; bit_cnt[5]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.029      ; 1.121      ;
; 1.016 ; bit_cnt[4]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.131      ; 1.231      ;
; 1.072 ; bit_cnt[5]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.081     ; 1.075      ;
; 1.072 ; bit_cnt[5]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.081     ; 1.075      ;
; 1.072 ; bit_cnt[5]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.081     ; 1.075      ;
; 1.072 ; bit_cnt[5]          ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.081     ; 1.075      ;
; 1.076 ; bit_cnt[2]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.131      ; 1.291      ;
; 1.077 ; bit_cnt[10]         ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.024      ; 1.185      ;
; 1.095 ; bit_cnt[8]          ; miso~en             ; sclk         ; sclk        ; 0.000        ; 0.024      ; 1.203      ;
; 1.159 ; bit_cnt[1]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.131      ; 1.374      ;
; 1.163 ; bit_cnt[5]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.066     ; 1.181      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.519 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 2.088      ;
; -0.519 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 2.088      ;
; -0.519 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 2.088      ;
; -0.519 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 2.088      ;
; -0.475 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.069      ; 2.021      ;
; -0.475 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.069      ; 2.021      ;
; -0.475 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.069      ; 2.021      ;
; -0.475 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.069      ; 2.021      ;
; -0.439 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 1.179      ; 2.095      ;
; -0.427 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 1.194      ; 2.098      ;
; -0.427 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 1.194      ; 2.098      ;
; -0.427 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 1.194      ; 2.098      ;
; -0.427 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 1.194      ; 2.098      ;
; -0.427 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 1.194      ; 2.098      ;
; -0.324 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 1.168      ; 1.969      ;
; -0.314 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 1.883      ;
; -0.314 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 1.883      ;
; -0.314 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 1.883      ;
; -0.314 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 1.883      ;
; -0.314 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 1.883      ;
; -0.314 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 1.883      ;
; -0.314 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 1.883      ;
; -0.314 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 1.883      ;
; -0.314 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 1.883      ;
; -0.314 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 1.092      ; 1.883      ;
; 0.311  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.653      ; 1.819      ;
; 0.331  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 1.653      ; 1.799      ;
; 0.347  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 1.653      ; 2.283      ;
; 0.425  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 1.179      ; 1.731      ;
; 0.426  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.653      ; 2.204      ;
; 0.435  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.092      ; 1.634      ;
; 0.435  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.092      ; 1.634      ;
; 0.435  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.092      ; 1.634      ;
; 0.435  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.092      ; 1.634      ;
; 0.442  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.627      ; 1.662      ;
; 0.443  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 1.194      ; 1.728      ;
; 0.443  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 1.194      ; 1.728      ;
; 0.443  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 1.194      ; 1.728      ;
; 0.443  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 1.194      ; 1.728      ;
; 0.443  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 1.194      ; 1.728      ;
; 0.480  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.069      ; 1.566      ;
; 0.480  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.069      ; 1.566      ;
; 0.480  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.069      ; 1.566      ;
; 0.480  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.069      ; 1.566      ;
; 0.543  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 1.638      ; 1.572      ;
; 0.553  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 1.168      ; 1.592      ;
; 0.566  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 1.092      ; 1.503      ;
; 0.566  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 1.092      ; 1.503      ;
; 0.566  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 1.092      ; 1.503      ;
; 0.566  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 1.092      ; 1.503      ;
; 0.566  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 1.092      ; 1.503      ;
; 0.566  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 1.092      ; 1.503      ;
; 0.566  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 1.092      ; 1.503      ;
; 0.566  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 1.092      ; 1.503      ;
; 0.566  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 1.092      ; 1.503      ;
; 0.566  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 1.092      ; 1.503      ;
; 0.577  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.627      ; 2.027      ;
; 0.611  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 1.659      ; 1.525      ;
; 0.611  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 1.659      ; 1.525      ;
; 0.611  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 1.659      ; 1.525      ;
; 0.611  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 1.659      ; 1.525      ;
; 0.611  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 1.659      ; 1.525      ;
; 0.611  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 1.659      ; 1.525      ;
; 0.611  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 1.659      ; 1.525      ;
; 0.611  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 1.659      ; 1.525      ;
; 0.623  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 1.659      ; 2.013      ;
; 0.623  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 1.659      ; 2.013      ;
; 0.623  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 1.659      ; 2.013      ;
; 0.623  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 1.659      ; 2.013      ;
; 0.623  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 1.659      ; 2.013      ;
; 0.623  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 1.659      ; 2.013      ;
; 0.623  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 1.659      ; 2.013      ;
; 0.623  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 1.659      ; 2.013      ;
; 0.646  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 1.638      ; 1.969      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rx_req'                                                                    ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.436 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.864      ; 2.968      ;
; 0.439 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.863      ; 2.963      ;
; 0.443 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.865      ; 2.961      ;
; 0.447 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.864      ; 2.957      ;
; 0.544 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.864      ; 2.953      ;
; 0.545 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.861      ; 2.949      ;
; 0.548 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.865      ; 2.951      ;
; 0.549 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.865      ; 2.950      ;
; 0.590 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.864      ; 2.314      ;
; 0.590 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.863      ; 2.312      ;
; 0.590 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.864      ; 2.314      ;
; 0.595 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.865      ; 2.309      ;
; 0.684 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.864      ; 2.313      ;
; 0.684 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.861      ; 2.310      ;
; 0.688 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.865      ; 2.311      ;
; 0.689 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.865      ; 2.310      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'reset_n'                                                               ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.438 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 2.983      ; 3.101      ;
; 0.466 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 2.983      ; 3.082      ;
; 0.525 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 2.968      ; 3.009      ;
; 0.551 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 2.984      ; 3.084      ;
; 0.551 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 2.982      ; 3.082      ;
; 0.575 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 2.982      ; 3.058      ;
; 0.601 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 2.983      ; 2.438      ;
; 0.603 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 2.983      ; 2.445      ;
; 0.647 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 2.968      ; 2.387      ;
; 0.652 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 3.060      ; 3.063      ;
; 0.653 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 3.057      ; 3.057      ;
; 0.686 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 2.984      ; 2.449      ;
; 0.688 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 2.982      ; 2.445      ;
; 0.697 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 2.982      ; 2.436      ;
; 0.781 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 3.057      ; 2.429      ;
; 0.782 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 3.060      ; 2.433      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'reset_n'                                                                 ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.354 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 3.156      ; 2.322      ;
; -0.353 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 3.159      ; 2.326      ;
; -0.281 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 3.063      ; 2.302      ;
; -0.275 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 3.079      ; 2.324      ;
; -0.275 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 3.077      ; 2.322      ;
; -0.269 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 3.079      ; 2.330      ;
; -0.268 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 3.078      ; 2.330      ;
; -0.267 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 3.080      ; 2.333      ;
; -0.229 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 3.156      ; 2.927      ;
; -0.226 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 3.159      ; 2.933      ;
; -0.149 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 3.063      ; 2.914      ;
; -0.134 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 3.077      ; 2.943      ;
; -0.125 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 3.079      ; 2.954      ;
; -0.114 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 3.079      ; 2.965      ;
; -0.113 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 3.078      ; 2.965      ;
; -0.112 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 3.080      ; 2.968      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.294 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.954      ; 2.200      ;
; -0.294 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.954      ; 2.200      ;
; -0.294 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.954      ; 2.200      ;
; -0.291 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.953      ; 2.202      ;
; -0.290 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.952      ; 2.202      ;
; -0.290 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.950      ; 2.200      ;
; -0.289 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.953      ; 2.204      ;
; -0.288 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.953      ; 2.205      ;
; -0.171 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.954      ; 2.823      ;
; -0.167 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.952      ; 2.825      ;
; -0.163 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.953      ; 2.830      ;
; -0.155 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.954      ; 2.839      ;
; -0.154 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.954      ; 2.840      ;
; -0.152 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.950      ; 2.838      ;
; -0.151 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.953      ; 2.842      ;
; -0.148 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.953      ; 2.845      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'sclk'                                                                          ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.104 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 1.714      ; 1.932      ;
; 0.104 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 1.714      ; 1.932      ;
; 0.104 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 1.714      ; 1.932      ;
; 0.104 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 1.714      ; 1.932      ;
; 0.104 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 1.714      ; 1.932      ;
; 0.104 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 1.714      ; 1.932      ;
; 0.104 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 1.714      ; 1.932      ;
; 0.104 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 1.714      ; 1.932      ;
; 0.105 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.692      ; 1.911      ;
; 0.115 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 1.714      ; 1.443      ;
; 0.115 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 1.714      ; 1.443      ;
; 0.115 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 1.714      ; 1.443      ;
; 0.115 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 1.714      ; 1.443      ;
; 0.115 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 1.714      ; 1.443      ;
; 0.115 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 1.714      ; 1.443      ;
; 0.115 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 1.714      ; 1.443      ;
; 0.115 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 1.714      ; 1.443      ;
; 0.174 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.680      ; 1.968      ;
; 0.193 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.444      ;
; 0.193 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.444      ;
; 0.193 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.444      ;
; 0.193 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.444      ;
; 0.193 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.444      ;
; 0.193 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.444      ;
; 0.193 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.444      ;
; 0.193 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.444      ;
; 0.193 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.444      ;
; 0.193 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.444      ;
; 0.200 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 1.216      ; 1.530      ;
; 0.206 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.692      ; 1.512      ;
; 0.255 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.113      ; 1.482      ;
; 0.255 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.113      ; 1.482      ;
; 0.255 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.113      ; 1.482      ;
; 0.255 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.113      ; 1.482      ;
; 0.296 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.547      ;
; 0.296 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.547      ;
; 0.296 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.547      ;
; 0.296 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.137      ; 1.547      ;
; 0.304 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 1.243      ; 1.661      ;
; 0.304 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 1.243      ; 1.661      ;
; 0.304 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 1.243      ; 1.661      ;
; 0.304 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 1.243      ; 1.661      ;
; 0.304 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 1.243      ; 1.661      ;
; 0.304 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.680      ; 1.598      ;
; 0.316 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.707      ; 2.137      ;
; 0.322 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 1.227      ; 1.663      ;
; 0.391 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 1.707      ; 2.212      ;
; 0.413 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 1.707      ; 1.734      ;
; 0.427 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 1.707      ; 1.748      ;
; 1.077 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 1.137      ; 1.828      ;
; 1.077 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 1.137      ; 1.828      ;
; 1.077 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 1.137      ; 1.828      ;
; 1.077 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 1.137      ; 1.828      ;
; 1.077 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 1.137      ; 1.828      ;
; 1.077 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 1.137      ; 1.828      ;
; 1.077 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 1.137      ; 1.828      ;
; 1.077 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 1.137      ; 1.828      ;
; 1.077 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 1.137      ; 1.828      ;
; 1.077 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 1.137      ; 1.828      ;
; 1.081 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 1.216      ; 1.911      ;
; 1.165 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.113      ; 1.892      ;
; 1.165 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.113      ; 1.892      ;
; 1.165 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.113      ; 1.892      ;
; 1.165 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.113      ; 1.892      ;
; 1.178 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 1.243      ; 2.035      ;
; 1.178 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 1.243      ; 2.035      ;
; 1.178 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 1.243      ; 2.035      ;
; 1.178 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 1.243      ; 2.035      ;
; 1.178 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 1.243      ; 2.035      ;
; 1.190 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 1.227      ; 2.031      ;
; 1.207 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.137      ; 1.958      ;
; 1.207 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.137      ; 1.958      ;
; 1.207 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.137      ; 1.958      ;
; 1.207 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.137      ; 1.958      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add                  ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]               ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]               ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]               ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]               ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]               ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]               ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]               ;
; -0.167 ; 0.049        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]               ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add                  ;
; -0.161 ; 0.055        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated       ;
; -0.157 ; 0.059        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; -0.153 ; 0.063        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; -0.139 ; 0.077        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add                  ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; -0.113 ; 0.071        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; -0.112 ; 0.072        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en                 ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]             ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]             ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]             ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]             ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]             ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]              ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]              ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]              ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]              ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]              ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]             ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0               ;
; -0.105 ; 0.079        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; -0.105 ; 0.079        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; -0.105 ; 0.079        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; -0.105 ; 0.079        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]             ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]              ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]              ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]              ;
; -0.100 ; 0.084        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]              ;
; 0.054  ; 0.054        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]|clk           ;
; 0.054  ; 0.054        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk           ;
; 0.054  ; 0.054        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk           ;
; 0.054  ; 0.054        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk           ;
; 0.054  ; 0.054        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]|clk           ;
; 0.054  ; 0.054        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]|clk           ;
; 0.054  ; 0.054        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]|clk           ;
; 0.054  ; 0.054        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]|clk           ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rd_add|clk              ;
; 0.060  ; 0.060        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; roe~reg0_emulated|clk   ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated|clk  ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated|clk ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated|clk ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated|clk ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated|clk ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en|clk             ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rrdy~reg0_emulated|clk  ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk         ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk         ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]|clk         ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; -0.030 ; -0.030       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; -0.029 ; -0.029       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datac           ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datac           ;
; -0.023 ; -0.023       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; -0.023 ; -0.023       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; -0.023 ; -0.023       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; -0.023 ; -0.023       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; -0.020 ; -0.020       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; -0.019 ; -0.019       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; -0.015 ; -0.015       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; -0.014 ; -0.014       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.008  ; 0.008        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.084  ; 0.084        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.089  ; 0.089        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.911  ; 0.911        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datad           ;
; 0.989  ; 0.989        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.989  ; 0.989        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 1.012  ; 1.012        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 1.013  ; 1.013        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 1.014  ; 1.014        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 1.014  ; 1.014        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 1.015  ; 1.015        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 1.015  ; 1.015        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 1.016  ; 1.016        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 1.017  ; 1.017        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datad           ;
; 1.018  ; 1.018        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 1.018  ; 1.018        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 1.019  ; 1.019        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 1.019  ; 1.019        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 1.022  ; 1.022        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datac           ;
; 1.022  ; 1.022        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datac           ;
; 1.025  ; 1.025        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 1.025  ; 1.025        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.082  ; 0.082        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.913  ; 0.913        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.917  ; 0.917        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.977  ; 0.977        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.977  ; 0.977        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 1.009  ; 1.009        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 1.009  ; 1.009        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 1.009  ; 1.009        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 1.009  ; 1.009        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 1.009  ; 1.009        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 1.009  ; 1.009        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 1.009  ; 1.009        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 1.009  ; 1.009        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 1.013  ; 1.013        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 1.013  ; 1.013        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 1.013  ; 1.013        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 1.013  ; 1.013        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 1.013  ; 1.013        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 1.013  ; 1.013        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 1.013  ; 1.013        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 1.013  ; 1.013        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; -0.310 ; 0.307 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; -0.573 ; 0.018 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; -0.378 ; 0.230 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; -0.467 ; 0.139 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; -0.310 ; 0.307 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.399 ; 0.206 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; -0.469 ; 0.105 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; -0.391 ; 0.197 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; -0.335 ; 0.269 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 0.783  ; 1.282 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 0.877  ; 1.247 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 2.852  ; 3.492 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 2.509  ; 3.076 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 1.812  ; 2.423 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 1.953  ; 2.587 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 2.067  ; 2.761 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 1.541  ; 2.179 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 1.345  ; 1.953 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 1.503  ; 2.133 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 1.399  ; 2.009 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 1.541  ; 2.179 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 1.464  ; 2.095 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.260  ; 1.854 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 1.294  ; 1.895 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 1.455  ; 2.090 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 1.937  ; 2.616 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 1.249  ; 1.802 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.012  ; 0.479 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.074  ; 0.476 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 2.049  ; 2.721 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 1.706  ; 2.305 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 1.202  ; 1.756 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 1.182  ; 1.784 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 1.434  ; 2.097 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 1.304  ; 1.952 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 1.095  ; 0.511  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 1.095  ; 0.511  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.881  ; 0.282  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.990  ; 0.392  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.818  ; 0.212  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.904  ; 0.309  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 1.062  ; 0.495  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.977  ; 0.399  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.928  ; 0.341  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.259 ; -0.723 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.670 ; -1.048 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -1.878 ; -2.617 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -1.545 ; -2.114 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -1.573 ; -2.172 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.707 ; -2.327 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.705 ; -2.313 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.043 ; -1.611 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.101 ; -1.704 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.254 ; -1.880 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.176 ; -1.781 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.294 ; -1.905 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.222 ; -1.825 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.043 ; -1.611 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.077 ; -1.650 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.182 ; -1.826 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -1.548 ; -2.157 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.354 ; -0.955 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.293  ; -0.106 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.155  ; -0.259 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -1.237 ; -1.956 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -0.904 ; -1.473 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -0.957 ; -1.499 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -0.918 ; -1.502 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.064 ; -1.652 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -1.011 ; -1.659 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.904 ; 3.337 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.938 ; 3.388 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.822 ; 3.254 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.904 ; 3.337 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.938 ; 3.388 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.822 ; 3.254 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.402 ; 2.983 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.402 ; 2.983 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 7.022 ; 7.396 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 5.896 ; 6.102 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 6.192 ; 6.415 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 7.022 ; 7.396 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 6.236 ; 6.411 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 5.513 ; 5.657 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.458 ; 6.740 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 6.106 ; 6.305 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 5.482 ; 5.620 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 3.170 ; 3.232 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.897 ; 3.939 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 3.697 ; 3.712 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 3.711 ; 3.729 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.851 ; 3.282 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.884 ; 3.330 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.771 ; 3.202 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.851 ; 3.282 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.884 ; 3.330 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.771 ; 3.202 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.348 ; 2.927 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.348 ; 2.927 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 5.352 ; 5.484 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 5.748 ; 5.945 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 6.032 ; 6.246 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 6.862 ; 7.226 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 6.075 ; 6.242 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 5.381 ; 5.519 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.288 ; 6.559 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 5.950 ; 6.141 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 5.352 ; 5.484 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 3.101 ; 3.160 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.781 ; 3.803 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 3.581 ; 3.603 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 3.595 ; 3.620 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.633 ; 4.245 ;       ;
; ss_n         ; roe         ; 4.768 ; 4.940 ; 5.641 ; 5.490 ;
; ss_n         ; rrdy        ; 4.656 ; 4.958 ; 5.647 ; 5.387 ;
; ss_n         ; trdy        ; 4.414 ; 4.827 ; 5.515 ; 5.116 ;
; st_load_en   ; roe         ; 4.425 ; 4.597 ; 5.225 ; 5.074 ;
; st_load_en   ; rrdy        ; 4.313 ; 4.615 ; 5.231 ; 4.971 ;
; st_load_en   ; trdy        ; 4.068 ; 4.484 ; 5.099 ; 4.696 ;
; st_load_roe  ; roe         ; 4.206 ;       ;       ; 4.787 ;
; st_load_rrdy ; rrdy        ; 4.108 ;       ;       ; 4.693 ;
; st_load_trdy ; trdy        ; 4.315 ;       ;       ; 4.968 ;
; tx_load_en   ; trdy        ; 4.185 ;       ;       ; 4.823 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.552 ; 4.154 ;       ;
; ss_n         ; roe         ; 4.628 ; 4.802 ; 5.478 ; 5.350 ;
; ss_n         ; rrdy        ; 4.500 ; 4.527 ; 5.156 ; 5.233 ;
; ss_n         ; trdy        ; 4.267 ; 4.692 ; 5.360 ; 4.972 ;
; st_load_en   ; roe         ; 4.298 ; 4.472 ; 5.078 ; 4.950 ;
; st_load_en   ; rrdy        ; 4.170 ; 4.494 ; 5.101 ; 4.833 ;
; st_load_en   ; trdy        ; 3.934 ; 4.006 ; 4.503 ; 4.568 ;
; st_load_roe  ; roe         ; 4.101 ;       ;       ; 4.675 ;
; st_load_rrdy ; rrdy        ; 4.007 ;       ;       ; 4.584 ;
; st_load_trdy ; trdy        ; 4.094 ;       ;       ; 4.668 ;
; tx_load_en   ; trdy        ; 4.041 ;       ;       ; 4.675 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 3.836 ; 3.833 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 2.933 ; 2.933 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 3.886     ; 3.886     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 2.981     ; 3.047     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.634  ; -0.487 ; -0.681   ; -0.409  ; -3.000              ;
;  reset_n         ; N/A     ; N/A    ; -0.049   ; -0.409  ; -3.000              ;
;  rx_req          ; 0.149   ; -0.487 ; -0.085   ; -0.294  ; -3.000              ;
;  sclk            ; -3.634  ; 0.076  ; -0.681   ; 0.104   ; -3.000              ;
; Design-wide TNS  ; -43.956 ; -3.322 ; -13.757  ; -4.672  ; -53.475             ;
;  reset_n         ; N/A     ; N/A    ; -0.084   ; -2.342  ; -3.344              ;
;  rx_req          ; 0.000   ; -3.322 ; -0.331   ; -2.330  ; -3.222              ;
;  sclk            ; -43.956 ; 0.000  ; -13.342  ; 0.000   ; -46.909             ;
+------------------+---------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.134  ; 0.581 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; -0.303 ; 0.150 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.016  ; 0.465 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; -0.119 ; 0.334 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.134  ; 0.581 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.010  ; 0.447 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; -0.125 ; 0.301 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; -0.022 ; 0.418 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.073  ; 0.525 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.466  ; 1.662 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 1.582  ; 1.691 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 5.045  ; 5.480 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 4.435  ; 4.791 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 3.220  ; 3.612 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 3.438  ; 3.890 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.656  ; 4.145 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.638  ; 3.135 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.332  ; 2.770 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 2.586  ; 3.027 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.426  ; 2.860 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 2.638  ; 3.135 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 2.545  ; 3.018 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 2.157  ; 2.620 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.192  ; 2.655 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.493  ; 2.968 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 3.433  ; 3.935 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 2.741  ; 3.169 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.679  ; 0.860 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.780  ; 0.904 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 4.243  ; 4.693 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 3.633  ; 4.004 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 2.713  ; 3.086 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.651  ; 3.088 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 3.140  ; 3.645 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 2.917  ; 3.435 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 1.249  ; 0.808  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 1.249  ; 0.808  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.890  ; 0.488  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 1.068  ; 0.656  ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.818  ; 0.383  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.904  ; 0.512  ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 1.183  ; 0.766  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 1.067  ; 0.651  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.983  ; 0.571  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.259 ; -0.611 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.670 ; -1.048 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -1.878 ; -2.617 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -1.545 ; -2.114 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -1.573 ; -2.172 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.707 ; -2.327 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.705 ; -2.313 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.043 ; -1.611 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.101 ; -1.704 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.254 ; -1.880 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.176 ; -1.781 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.294 ; -1.905 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.222 ; -1.825 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.043 ; -1.611 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.077 ; -1.650 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.182 ; -1.826 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -1.548 ; -2.157 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.354 ; -0.955 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.293  ; -0.106 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.155  ; -0.259 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -1.237 ; -1.956 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -0.904 ; -1.473 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -0.957 ; -1.499 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -0.918 ; -1.502 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.064 ; -1.652 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -1.011 ; -1.659 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; roe         ; reset_n    ; 5.042  ; 5.095  ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 5.017  ; 5.108  ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 4.806  ; 4.917  ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 5.042  ; 5.095  ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 5.017  ; 5.108  ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 4.806  ; 4.917  ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.242  ; 5.028  ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.242  ; 5.028  ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 11.030 ; 11.239 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 9.333  ; 9.476  ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 9.836  ; 9.952  ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 11.030 ; 11.239 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 9.844  ; 9.923  ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 8.598  ; 8.717  ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 10.227 ; 10.445 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 9.587  ; 9.754  ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 8.564  ; 8.647  ; Fall       ; rx_req          ;
; miso        ; sclk       ; 5.499  ; 5.467  ; Rise       ; sclk            ;
; roe         ; sclk       ; 6.176  ; 6.124  ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 5.747  ; 5.681  ; Fall       ; sclk            ;
; trdy        ; sclk       ; 5.747  ; 5.703  ; Fall       ; sclk            ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 2.851 ; 3.282 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 2.884 ; 3.330 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 2.771 ; 3.202 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 2.851 ; 3.282 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 2.884 ; 3.330 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 2.771 ; 3.202 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.348 ; 2.927 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.348 ; 2.927 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 5.352 ; 5.484 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 5.748 ; 5.945 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 6.032 ; 6.246 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 6.862 ; 7.226 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 6.075 ; 6.242 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 5.381 ; 5.519 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 6.288 ; 6.559 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 5.950 ; 6.141 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 5.352 ; 5.484 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 3.101 ; 3.160 ; Rise       ; sclk            ;
; roe         ; sclk       ; 3.781 ; 3.803 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 3.581 ; 3.603 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 3.595 ; 3.620 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 6.146 ; 6.570 ;       ;
; ss_n         ; roe         ; 8.284 ; 8.485 ; 9.102 ; 8.708 ;
; ss_n         ; rrdy        ; 7.971 ; 8.491 ; 9.031 ; 8.470 ;
; ss_n         ; trdy        ; 7.544 ; 8.259 ; 8.827 ; 8.041 ;
; st_load_en   ; roe         ; 7.674 ; 7.875 ; 8.413 ; 8.019 ;
; st_load_en   ; rrdy        ; 7.361 ; 7.881 ; 8.342 ; 7.781 ;
; st_load_en   ; trdy        ; 6.927 ; 7.649 ; 8.138 ; 7.351 ;
; st_load_roe  ; roe         ; 7.254 ;       ;       ; 7.548 ;
; st_load_rrdy ; rrdy        ; 6.989 ;       ;       ; 7.336 ;
; st_load_trdy ; trdy        ; 7.358 ;       ;       ; 7.789 ;
; tx_load_en   ; trdy        ; 7.135 ;       ;       ; 7.579 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.552 ; 4.154 ;       ;
; ss_n         ; roe         ; 4.628 ; 4.802 ; 5.478 ; 5.350 ;
; ss_n         ; rrdy        ; 4.500 ; 4.527 ; 5.156 ; 5.233 ;
; ss_n         ; trdy        ; 4.267 ; 4.692 ; 5.360 ; 4.972 ;
; st_load_en   ; roe         ; 4.298 ; 4.472 ; 5.078 ; 4.950 ;
; st_load_en   ; rrdy        ; 4.170 ; 4.494 ; 5.101 ; 4.833 ;
; st_load_en   ; trdy        ; 3.934 ; 4.006 ; 4.503 ; 4.568 ;
; st_load_roe  ; roe         ; 4.101 ;       ;       ; 4.675 ;
; st_load_rrdy ; rrdy        ; 4.007 ;       ;       ; 4.584 ;
; st_load_trdy ; trdy        ; 4.094 ;       ;       ; 4.668 ;
; tx_load_en   ; trdy        ; 4.041 ;       ;       ; 4.675 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; reset_n    ; sclk     ; 21       ; 38       ; 4        ; 4        ;
; rx_req     ; sclk     ; 1        ; 1        ; 2        ; 2        ;
; sclk       ; sclk     ; 112      ; 14       ; 20       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; reset_n    ; sclk     ; 21       ; 38       ; 4        ; 4        ;
; rx_req     ; sclk     ; 1        ; 1        ; 2        ; 2        ;
; sclk       ; sclk     ; 112      ; 14       ; 20       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 33       ; 33       ; 11       ; 11       ;
; rx_req     ; sclk     ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 33       ; 33       ; 11       ; 11       ;
; rx_req     ; sclk     ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 105   ; 105  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Mar 25 12:56:27 2019
Info: Command: quartus_sta spi -c spi
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'spi.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sclk sclk
    Info (332105): create_clock -period 1.000 -name reset_n reset_n
    Info (332105): create_clock -period 1.000 -name rx_req rx_req
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.634
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.634             -43.956 sclk 
    Info (332119):     0.149               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.487              -3.322 rx_req 
    Info (332119):     0.260               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.681
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.681             -13.342 sclk 
    Info (332119):    -0.085              -0.331 rx_req 
    Info (332119):    -0.049              -0.084 reset_n 
Info (332146): Worst-case removal slack is -0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.383              -2.035 reset_n 
    Info (332119):    -0.214              -1.554 rx_req 
    Info (332119):     0.200               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.000 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.162
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.162             -36.767 sclk 
    Info (332119):     0.190               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.356              -2.297 rx_req 
    Info (332119):     0.238               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.546
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.546             -10.408 sclk 
    Info (332119):     0.033               0.000 reset_n 
    Info (332119):     0.040               0.000 rx_req 
Info (332146): Worst-case removal slack is -0.409
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.409              -2.243 reset_n 
    Info (332119):    -0.281              -2.104 rx_req 
    Info (332119):     0.147               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.000 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.277
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.277             -21.295 sclk 
    Info (332119):     0.521               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.406
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.406              -2.867 rx_req 
    Info (332119):     0.076               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.519
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.519             -10.014 sclk 
    Info (332119):     0.436               0.000 rx_req 
    Info (332119):     0.438               0.000 reset_n 
Info (332146): Worst-case removal slack is -0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.354              -2.342 reset_n 
    Info (332119):    -0.294              -2.330 rx_req 
    Info (332119):     0.104               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -46.909 sclk 
    Info (332119):    -3.000              -3.344 reset_n 
    Info (332119):    -3.000              -3.222 rx_req 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 491 megabytes
    Info: Processing ended: Mon Mar 25 12:56:31 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


