{"patent_id": "10-2023-0131212", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0047016", "출원번호": "10-2023-0131212", "발명의 명칭": "복수의 반도체 다이들을 연결하는 수직 전기적 연결을 포함하는 집적 회로 및 이를 포함하는", "출원인": "삼성전자주식회사", "발명자": "김신호"}}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "에 있어서,상기 제1 다이는,상기 제2 다이에 포함된 회로 요소들(circuit elements)의 최소 사이즈 보다 작은 사이즈를 가지는 회로 요소를포함하도록 구성된,프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "청구항 1에 있어서, 상기 상호연결 층은,상기 제1 회로 및 상기 제3 회로를 연결하는 제2 TSV를 더 포함하고,상기 제1 회로는:상기 상호연결 층 내 상기 제2 TSV를 통하여 상기 제3 회로로 제1 타입의 신호를 송신하고;상기 제3 회로로 제2 타입의 신호를 송신하기 위하여, 상기 제1 SERDES 회로로, 상기 제2 타입의 상기 신호를송신하도록 구성되고,상기 제1 SERDES 회로는:상기 제2 타입의 상기 신호 및 상기 제2 회로로부터 송신된 신호의 직렬화를 수행하고,상기 제1 TSV를 통하여 상기 제2 SERDES 회로로, 상기 직렬화에 기반하여 획득된 신호를 송신하도록 구성되고,상기 제2 SERDES 회로는, 상기 제1 TSV를 통하여 송신된 상기 신호의 역직렬화(deserialization)에 기반하여,상기 제3 회로로 송신될 상기 제2 타입의 상기 신호를 획득하도록 구성된,프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "청구항 2에 있어서, 상기 제1 타입의 상기 신호는,상기 제3 회로로 입력될 데이터 신호를 포함하고,상기 제2 타입의 상기 신호는,공개특허 10-2025-0047016-3-상기 제3 회로에 대응하는 제어 신호를 포함하는,프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "청구항 2에 있어서, 제1 SERDES 회로는,상기 제1 회로 및 상기 제2 회로로부터 수신되고, 상기 제1 신호 경로, 상기 제2 신호 경로, 상기 제3 신호 경로 및 상기 제4 신호 경로 각각에 대응하는, 비트들을 저장하기 위한 버퍼; 및상기 버퍼에 저장된 상기 비트들에 대한 직렬화를 수행하여, 상기 제1 TSV를 통해 상기 제2 다이로 송신될 신호에 포함될 상기 비트들의 시퀀스를 생성하기 위한 컨트롤러를 포함하는,프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "청구항 4에 있어서, 상기 제1 SERDES 회로는,지정된 시간 구간 내에서 상기 제1 회로 및 상기 제2 회로로부터 획득된 상기 비트들을, 상기 버퍼에 저장하고;상기 지정된 시간 구간의 만료(expiration)에 기반하여, 상기 버퍼에 저장된 상기 비트들에 대한 직렬화를 수행하도록 구성된,프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "청구항 1에 있어서,상기 제1 회로는, CPU(central processing unit) 회로에 대응하고,상기 제2 회로는, GPU(graphic processing unit) 회로에 대응하는,프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "청구항 6에 있어서,상기 제3 회로는, ISP(image signal processor) 회로에 대응하고,상기 제4 회로는, 디스플레이 컨트롤러 회로에 대응하는,프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "청구항 7에 있어서, 상기 상호연결 층은,상기 제1 SERDES 회로와 연결된 제1 신호 단자를 포함하는, 상기 CPU 회로의 제2 신호 단자에 연결된 제2 TSV를포함하고,상기 ISP 회로는, 상기 제2 TSV와 전기적으로 연결된 제3 신호 단자를 포함하는,공개특허 10-2025-0047016-4-프로세싱 침 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "청구항 8에 있어서, 상기 CPU 회로는,상기 ISP 회로로부터 데이터를 요청하기 위한 제어 신호를, 상기 제1 신호 단자를 통해 상기 제1 SERDES 회로로송신하고,상기 제2 TSV에 연결된 상기 제2 신호 단자를 통하여, 상기 ISP 회로로부터, 상기 제어 신호에 대응하는 상기데이터를 수신하도록 구성된,프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "청구항 6에 있어서,상기 제3 회로는, 상기 프로세싱 칩 부품에 연결된 메모리와 통신하기 위한 메모리 인터페이스 회로에대응하고,상기 제4 회로는, NPU(neural processing unit) 회로에 대응하는,프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "청구항 1에 있어서, 상기 제2 SERDES 회로는,상기 제3 회로 및 상기 제4 회로로부터 송신된 신호들의 직렬화에 기반하여, 상기 제1 TSV를 통하여 상기 제1SERDES 회로로 송신될 신호를 생성하도록 구성된,프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "청구항 11에 있어서, 상기 제2 SERDES 회로는,상기 제3 회로로부터, CPU(central processing unit) 회로인 상기 제1 회로로 상기 제3 회로의 상태 또는 상기제3 회로와 관련된 인터럽트(interrupt) 중 적어도 하나를 알리기 위한 상기 신호를 수신하도록 구성된,프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "청구항 1에 있어서, 상기 제2 SERDES 전자 부품은,역직렬화에 기반하여, 상기 제1 TSV를 통하여 송신된 신호 내에서 복수의 비트들 각각의 자리(digit)에 기반하여, 상기 제1 신호 경로, 상기 제2 신호 경로, 상기 제3 신호 경로 및 상기 제4 신호 경로 각각에 대응하는 적어도 하나의 비트를 획득하도록 구성된,프로세싱 칩 부품.공개특허 10-2025-0047016-5-청구항 14"}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "청구항 1에 있어서, 상기 제1 SERDES 회로는,상기 직렬화에 기반하여 획득되고, BMC(bi-phase mark coding) 방식(scheme)에 기반하여 인코딩된, 상기신호를, 상기 제1 TSV를 통하여 상기 제2 SERDES 회로로 송신하도록 구성된,프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "청구항 1에 있어서, 상기 제1 TSV는,300 kbps를 포함하는 제1 데이터-레이트(data-rate) 범위 내에서 신호를 송신하도록 구성되고,상기 상호연결 층은,상기 제1 데이터 레이트 범위를 초과하는 제2 데이터-레이트 범위 내에서 신호를 송신하도록 구성된, 제2 TSV를포함하는,프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "청구항 1에 있어서, 상기 상호연결 층은,중복(redundant) TSV;상기 제1 TSV 또는 상기 중복 TSV 중에서, 상기 제1 TSV의 일 단(an end)을 상기 제1 SERDES 회로에 연결하도록구성된 제1 스위칭 회로; 및상기 제1 TSV 또는 상기 중복 TSV 중에서, 상기 제1 TSV의 타 단(another end)을 상기 제2 SERDES 회로에 연결하도록 구성된 제2 스위칭 회로를 포함하도록 구성된,프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "청구항 1에 있어서, 상기 제1 회로는,데이터를 포함하는 제1 타입의 신호를, 상기 상호연결 층에 포함된 제2 TSV를 통하여 상기 제3 회로로 송신하도록 구성되고,상기 제3 신호 경로를 통하여 상기 제3 회로에 포함된 컨트롤러를 제어하기 위한 제2 타입의 신호를 송신하기위하여, 상기 제1 SERDES 회로로, 상기 제2 타입의 상기 신호를 송신하도록 구성된,공개특허 10-2025-0047016-6-프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "프로세싱 칩 부품에 있어서,제1 회로, 제2 회로 및 상기 제1 회로 및 상기 제2 회로와 연결된 제1 SERDES 회로를 포함하는 제1 다이;제3 회로, 제4 회로 및 상기 제3 회로 및 상기 제4 회로와 연결된 제2 SERDES 회로를 포함하는 제2 다이;상기 제1 다이 및 상기 제2 다이 사이에 배치된 상호연결(interconnect) 층을 포함하고,상기 상호연결 층은,상기 제3 회로에 상기 제1 회로를 직접적으로 연결하도록 구성되고, 상기 제1 회로로부터 상기 제3 회로로 제1타입의 신호를 송신하도록 구성된, 제1 TSV(through silicon via); 및상기 제2 SERDES 회로에 상기 제1 SERDES 회로를 연결하도록 구성되고, 상기 제1 SERDES 회로의 직렬화에 기반하는 제2 타입의 신호를 송신하도록 구성된, 제2 TSV를 포함하고,상기 제2 TSV를 통하여 송신되는 상기 제2 타입의 상기 신호는, 상기 제1 회로에 의해 제공된 적어도 하나의 비트 및 상기 제2 회로에 의해 제공된 적어도 하나의 비트의 시퀀스를 포함하는,프로세싱 칩 부품."}
{"patent_id": "10-2023-0131212", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "전자 장치(electronic device)에 있어서,메모리; 및프로세서를 포함하고, 상기 프로세서는,CPU(central processing unit)를 포함하는 복수의 회로들 및 상기 복수의 회로들 각각에 연결된 제1SERDES(serializer-deserializer) 회로를 포함하는 제1 다이;상기 메모리와 통신하기 위한 메모리 인터페이스 회로 및 제2 SERDES 회로를 포함하는 제2 다이;상기 제1 다이 및 상기 제2 다이 사이에 배치된 상호연결(interconnect) 층을 포함하고,상기 상호연결 층은,상기 제1 다이의 상기 CPU 및 상기 메모리 인터페이스 회로를 직접적으로 연결하도록 구성된, 제1 TSV(throughsilicon via); 및상기 제1 SERDES 회로 및 상기 제2 SERDES 회로를 연결하도록 구성된, 제2 TSV를 포함하고,상기 CPU는,상기 제1 TSV를 통하여 상기 메모리 인터페이스 회로로, 상기 메모리 내에 저장될 데이터를 포함하는 데이터 신호를 송신하고; 및상기 제1 SERDES 회로로, 상기 데이터가 상기 메모리로 송신되도록, 상기 메모리 인터페이스 회로를 제어하는제어 신호를 송신하도록 구성된,전자 장치."}
{"patent_id": "10-2023-0131212", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "일 실시예에 따른, 프로세싱 칩 부품은, 제1 회로, 제2 회로 및 상기 제1 회로 및 상기 제2 회로와 연결된 제1 SERDES 회로를 포함하는 제1 다이, 제3 회로, 제4 회로 및 상기 제3 회로 및 상기 제4 회로와 연결된 제2 SERDES 회로를 포함하는 제2 다이, 상기 제1 다이 및 상기 제2 다이 사이에 배치된 상호연결 층을 포함할 수 있다. 상 기 상호연결 층은, 상기 제1 회로 및 상기 제3 회로 사이의 제1 신호 경로, 상기 제1 회로 및 상기 제4 회로 사 이의 제2 신호 경로, 상기 제2 회로 및 상기 제3 회로 사이의 제3 신호 경로, 상기 제2 회로 및 상기 제4 회로 사이의 제4 신호 경로를 제공하기 위하여, 상기 제1 SERDES 회로 및 상기 제2 SERDES 회로 사이를 연결하는 제1 관통 실리콘 비아(through silicon via, TSV)를 포함할 수 있다."}
{"patent_id": "10-2023-0131212", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시(disclosure)는, 복수의 반도체 다이들을 연결하는 수직 전기적 연결을 포함하는 집적 회로 및 이를 포 함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2023-0131212", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "SOC(system on a chip)는, 상이한 기능들을 수행하는 회로들이 집적된(integrated) 전자 부품(electronic component)이다. SOC를 포함하는 전자 장치에 의해 지원되는 기능들의 개수가 증가되는 경우, SOC 내에 집적되 는 회로의 복잡도(complexity)가 증가될 수 있다. 상술한 정보는 본 개시에 대한 이해를 돕기 위한 것을 목적으로 하는 배경 기술(related art)로서 제공될 수 있 다. 상술한 내용 중 어느 것도 본 개시와 관련된 종래 기술(prior art)로서 주장이 되거나, 종래 기술과 관련된 결정에 사용될 수 없다."}
{"patent_id": "10-2023-0131212", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시예에 따른, 프로세싱 칩 부품(processing chip component)은, 제1 회로, 제2 회로 및 상기 제1 회로 및 상기 제2 회로와 연결된 제1 SERDES(serializer-deserializer) 회로를 포함하는 제1 다이(die)를 포함할 수 있 다. 상기 프로세싱 칩 부품은, 제3 회로, 제4 회로 및 상기 제3 회로 및 상기 제4 회로와 연결된 제2 SERDES 회로를 포함하는 제2 다이를 포함할 수 있다. 상기 프로세싱 칩 부품은, 상기 제1 다이 및 상기 제2 다이 사이 에 배치된 상호연결(interconnect) 층을 포함할 수 있다. 상기 상호연결 층은, 상기 제1 회로 및 상기 제3 회 로 사이의 제1 신호 경로, 상기 제1 회로 및 상기 제4 회로 사이의 제2 신호 경로, 상기 제2 회로 및 상기 제3 회로 사이의 제3 신호 경로, 상기 제2 회로 및 상기 제4 회로 사이의 제4 신호 경로를 제공하기 위하여, 상기 제1 SERDES 회로 및 상기 제2 SERDES 회로 사이를 연결하는, 제1 관통 실리콘 비아(through silicon via, TS V)를 포함할 수 있다. 일 실시예에 따른, 프로세싱 칩 부품은, 제1 회로, 제2 회로 및 상기 제1 회로 및 상기 제2 회로와 연결된 제1 SERDES 회로를 포함하는 제1 다이를 포함할 수 있다. 상기 프로세싱 칩 부품은, 제3 회로, 제4 회로 및 상기 제3 회로 및 상기 제4 회로와 연결된 제2 SERDES 회로를 포함하는 제2 다이를 포함할 수 있다. 상기 프로세싱 칩 부품은, 상기 제1 다이 및 상기 제2 다이 사이에 배치된 상호연결(interconnect) 층을 포함할 수 있다. 상 기 상호연결 층은, 상기 제3 회로에 상기 제1 회로를 직접적으로 연결하도록 구성되고, 상기 제1 회로로부터 상 기 제3 회로로 제1 타입의 신호를 송신하도록 구성된, 제1 TSV(through silicon via)를 포함할 수 있다. 상기 상호연결 층은, 상기 제2 SERDES 회로에 상기 제1 SERDES 회로를 연결하도록 구성되고, 상기 제1 SERDES 회로의 직렬화에 기반하는 제2 타입의 신호를 송신하도록 구성된, 제2 TSV를 포함할 수 있다. 상기 제2 TSV를 통하여 송신되는 상기 제2 타입의 상기 신호는, 상기 제1 회로에 의해 제공된 적어도 하나의 비트 및 상기 제2 회로에 의해 제공된 적어도 하나의 비트의 시퀀스를 포함할 수 있다. 일 실시예에 따른, 전자 장치(electronic device)는, 메모리 및 프로세서를 포함할 수 있다. 상기 프로세서는, CPU(central processing unit)를 포함하는 복수의 회로들 및 상기 복수의 회로들 각각에 연결된 제1 SERDES(serializer-deserializer) 회로를 포함하는 제1 다이를 포함할 수 있다. 상기 프로세서는, 상기 메모 리와 통신하기 위한 메모리 인터페이스 회로 및 제2 SERDES 회로를 포함하는 제2 다이를 포함할 수 있다. 상기 프로세서는, 상기 제1 다이 및 상기 제2 다이 사이에 배치된 상호연결(interconnect) 층을 포함할 수 있다. 상 기 상호연결 층은, 상기 제1 다이의 상기 CPU 및 상기 메모리 인터페이스 회로를 직접적으로 연결하도록 구성된, 제1 TSV(through silicon via)를 포함할 수 있다. 상기 상호연결 층은, 상기 제1 SERDES 회로 및 상 기 제2 SERDES 회로를 연결하도록 구성된, 제2 TSV를 포함할 수 있다. 상기 CPU는, 상기 제1 TSV를 통하여 상 기 메모리 인터페이스 회로로, 상기 메모리 내에 저장될 데이터를 포함하는 데이터 신호를 송신하도록, 구성될 수 있다. 상기 CPU는, 상기 제1 SERDES 회로로, 상기 데이터가 상기 메모리로 송신되도록, 상기 메모리 인터페 이스 회로를 제어하는 제어 신호를 송신하도록 구성될 수 있다. 일 실시예(an embodiment)에 따른, 3차원(three-dimension) 집적 회로(integrated circuit)는, 기판(a substrate), 상기 기판 위에(over) 배치되고, 복수의 제1 회로 요소들을 포함하는 제1 집적 회로 층, 상기 제1집적 회로 층 위에(over) 배치되고, 복수의 제2 회로 요소들을 포함하는 제2 집적 회로 층 및 상기 제1 집적 회 로 층 및 상기 제2 집적 회로 층 사이에 배치되고, 복수의 실리콘 관통 비아(through silicon via, TSV)들을 포 함하는 연결(interconnect) 층을 포함할 수 있다. 상기 복수의 제1 회로 요소들은 복수의 제1 제어 신호 단자 들(pins) 및 적어도 하나의 제1 데이터 신호 단자를 포함할 수 있다. 상기 복수의 제1 제어 신호 단자들은 제1 직렬화-비직렬화(serializer-deserializer, SERDES) 회로를 통해 상기 복수의 TSV들 중 제1 TSV와 연결될 수 있다. 상기 복수의 제2 회로 요소들은, 상기 복수의 제1 제어 신호 단자들에 대응하는 복수의 제2 제어 신호 단자들 및 적어도 하나의 제1 데이터 신호 단자에 대응하는 적어도 하나의 제2 데이터 신호 단자를 포함할 수 있다. 상기 제1 TSV는, 제2 SERDES 회로를 통해 상기 복수의 제2 제어 신호 단자들에 연결될 수 있다. 일 실시예에 따른, 전자 장치는, 디스플레이, 안테나, 인쇄 회로 기판(printed circuit board), 상기 인쇄 회로 기판 상에 배치되는 제1 집적 회로 및 상기 인쇄 회로 기판 상에 배치되고, 상기 제1 집적 회로와 전기적으로 연결되는 제2 집적 회로를 포함할 수 있다. 상기 제2 집적 회로는, 복수의 제1 회로 요소들을 포함하는 제1 회 로 층, 상기 제1 회로 층 위에(over) 배치되고, 복수의 제2 회로 요소들을 포함하는 제2 회로 층 및 상기 제1 회로 층 및 상기 제2 회로 층 사이에 배치되고, 복수의 관통 실리콘 비아들(through silicon vias, TSVs)을 포 함하는 연결 층을 포함할 수 있다. 상기 복수의 제1 회로 요소들은, 복수의 제1 제어 신호 단자들 및 적어도 하나의 제1 데이터 신호 단자를 포함할 수 있다. 상기 복수의 제1 제어 신호 단자들은, 제1 직렬화-비직렬화 (serializer-deserializer, SERDES) 회로를 통해 상기 복수의 TSV들 중 제1 TSV와 연결될 수 있다. 상기 복수 의 제2 회로 요소들은, 상기 복수의 제1 제어 신호 단자들에 대응하는 복수의 제2 제어 신호 단자들 및 상기 적 어도 하나의 제1 데이터 신호 단자에 대응하는 적어도 하나의 제2 데이터 신호 단자를 포함할 수 있다. 상기 제1 TSV는, 상기 제2 SERDES 회로를 통해 상기 복수의 제2 제어 신호 단자들에 연결될 수 있다. 일 실시예에 따른, 집적 회로는, 제1 최소 회로 선폭에 대응하는 복수의 제1 회로 요소들을 포함하는 제1 집적 회로 층을 포함할 수 있다. 상기 집적 회로는, 상기 제1 집적 회로 층 위에(over) 배치되고, 상기 제1 최소 회 로 선폭 보다 작은 제2 최소 회로 선폭에 대응하는 복수의 제2 회로 요소들을 포함하는 제2 집적 회로 층을 포 함할 수 있다. 상기 집적 회로는, 상기 제1 집적 회로 층 및 상기 제2 집적 회로 층을 전기적으로 연결하는 복 수의 비아들(vias)을 포함할 수 있다. 상기 제1 집적 회로 층은, 복수의 제1 회로 요소들을 상기 복수의 비아 들 중 일부인 제1 비아에 연결하는 제1 직렬화-비직렬화(serializer-deserializer, SERDES) 회로를 포함할 수 있다. 상기 제2 집적 회로 층은, 상기 제1 비아를 상기 복수의 제2 회로 요소들에 연결하는 제2 SERDES 회로를 포함할 수 있다. 일 실시예에 따른, 어플리케이션 프로세서(application processor, AP)는, 제1 전자 부품, 적어도 하나의 제2 전자 부품, 및 상기 제1 전자 부품 및 상기 적어도 하나의 제2 전자 부품을 포함하는 제3 전자 부품들 각각에 연결된 제1 SERDES(serializer-deserializer) 전자 부품을 포함하는 제1 회로 층, 제4 전자 부품 및 상기 제4 전자 부품과 연결된 제2 SERDES 전자 부품을 포함하는 제2 회로 층, 상기 제1 회로 층 및 상기 제2 회로 층 사 이에 배치된 상호연결(interconnect) 층을 포함할 수 있다. 상기 상호연결 층은 상기 제4 전자 부품에 상기 제 1 전자 부품을 연결하는 제1 TSV(through silicon via) 및 상기 제2 SERDES 전자 부품에 상기 제1 SERDES 전자 부품을 연결하는 제2 TSV를 포함하는 TSV들을 포함할 수 있다. 상기 제1 전자 부품은, 상기 상호연결 층 내 상 기 제1 TSV를 통하여, 상기 제4 전자 부품으로 제1 타입의 신호를 송신할 수 있다. 상기 제1 전자 부품은, 상 기 제4 전자 부품으로 제2 타입의 신호를 송신하기 위하여, 상기 제1 SERDES 전자 부품으로 상기 제2 타입의 신 호를 송신할 수 있다. 상기 제1 SERDES 전자 부품은, 상기 적어도 하나의 제2 전자 부품으로부터 송신된 적어 도 하나의 신호와 함께 상기 제2 타입의 상기 신호의 직렬화를 수행할 수 있다. 상기 제1 SERDES 전자 부품은, 상기 직렬화에 기반하여 획득된 신호를, 상기 제2 TSV를 통하여 상기 제2 SERDES 전자 부품으로 송신할 수 있다. 상기 제2 SERDES 전자 부품은, 상기 제2 TSV를 통하여 송신된 상기 신호의 복조 및/또는 역직렬화에 기 반하여, 상기 제4 전자 부품으로 송신될 상기 제2 타입의 상기 신호를 획득하도록, 구성될 수 있다. 일 실시예에 따른, 어플리케이션 프로세서(application processor, AP)는, 제1 전자 부품(electronic component) 및 상기 제1 전자 부품을 포함하는 복수의 제2 전자 부품들 및 상기 복수의 제2 전자 부품들 각각에 연결된 제1 SERDES(serializer-deserializer) 전자 부품을 포함하는 제1 회로 층, 제3 전자 부품 및 상기 제3 전자 부품과 연결된 제2 SERDES 전자 부품을 포함하는 제2 회로 층, 상기 제1 회로 층 및 상기 제2 회로 층 사 이에 배치된 상호연결(interconnect) 층을 포함할 수 있다. 상기 상호연결 층은, 상기 제3 전자 부품에 상기 제1 전자 부품을 직접적으로 연결하도록 구성되고, 상기 제1 전자 부품으로부터 상기 제3 전자 부품으로 제1 타 입의 신호를 송신하도록 구성된, 제1 TSV(through silicon via)를 포함할 수 있다. 상기 상호연결 층은, 상기 제2 SERDES 전자 부품에 상기 제1 SERDES 전자 부품을 연결하도록 구성되고, 상기 제1 SERDES 전자 부품의 직렬화에 기반하는 제2 타입의 신호를 송신하도록 구성된, 제2 TSV를 포함할 수 있다. 상기 제2 TSV를 통하여 송신 되는 상기 제2 타입의 상기 신호는, 상기 제1 전자 부품에 의해 제공된 적어도 하나의 비트를 포함하는, 상기 직렬화에 기반하는 상기 복수의 제2 전자 부품들의 비트들의 시퀀스를 포함할 수 있다. 일 실시예에 따른, 전자 장치(electronic device)는, 메모리 및 어플리케이션 프로세서(application processor, AP)를 포함할 수 있다. 상기 AP는, CPU(central processing unit)를 포함하는 복수의 전자 부품들 및 상기 복수의 전자 부품들 각각에 연결된 제1 SERDES(serializer-deserializer) 전자 부품을 포함하는 제1 회로 층, 상기 메모리와 통신하기 위한 메모리 인터페이스 전자 부품 및 제2 SERDES 전자 부품을 포함하는 제2 회로 층, 상기 제1 회로 층 및 상기 제2 회로 층 사이에 배치된 상호연결(interconnect) 층을 포함할 수 있다. 상기 상호연결 층은, 상기 제1 회로 층의 상기 CPU 및 상기 메모리 인터페이스 전자 부품을 직접적으로 연결하 도록 구성된, 제1 TSV(through silicon via)를 포함할 수 있다. 상기 상호연결 층은, 상기 제1 SERDES 전자 부품 및 상기 제2 SERDES 전자 부품을 연결하도록 구성된, 제2 TSV를 포함할 수 있다. 상기 CPU는, 상기 제1 TSV를 통하여 상기 메모리 인터페이스 전자 부품으로, 상기 메모리 내에 저장될 데이터를 포함하는 데이터 신호 를 송신하도록, 구성될 수 있다. 상기 CPU는, 상기 제1 SERDES 전자 부품으로, 상기 데이터가 상기 메모리로 송신되도록, 상기 메모리 인터페이스 전자 부품을 제어하는 제어 신호를 송신하도록 구성될 수 있다."}
{"patent_id": "10-2023-0131212", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 설명된다. 도 1은, 일 실시예에 따른, 어플리케이션 프로세서(application processor, AP)를 포함하는 전자 장치 의 예시적인 하드웨어 구성을 도시한다. 도 1을 참고하면, 전자 장치는, 랩톱 PC(personal computer), 다양한 폼 팩터들을 가지는 스마트폰 들(예, 바 타입의 스마트폰(191-1), 폴더블 타입의 스마트폰(191-2), 또는 슬라이더블(또는 롤러블) 타입 의 스마트폰(191-3)), 태블릿 PC, HMD(head-mounted display) 장치, 워치, 셀룰러 전화(미도시), 및 기타 유사 컴퓨팅 장치들(미도시)과 같은, 다양한 형태들의 전자 장치들 중 하나일 수 있다. 전자 장치는, 모바일 장치, 사용자 장치(user equipment, UE)(또는 사용자 단말(user terminal)), 다기능 장치, 휴대용 장치 또는 서버로 참조될 수 있다. 전자 장치의 폼 팩터가 도 1에 도시된 예시적인 폼 팩터 들에 제한되지 않는다. 예를 들어, 전자 장치는, 차량(예, 전기 자동차(electric vehicle, EV)) 내에서, ECU(electronic control unit)로써 포함될 수 있다. 예를 들어, 전자 장치는 이어버드(또는 무선 이어폰) 및/또는 링(ring)과 같이 사용자에 의해 착용가능한(wearable) 폼 팩터를 가질 수 있거나, 또는 사용자 의 신체 부위에 이식 가능한(implantable) 폼 팩터를 가질 수 있다. 도 1 내에서 도시된 구성요소들, 그들의 관계들, 및 그들의 기능들은, 예시적일 뿐이며, 본 문서 내에서 설명되 거나 청구된 구현들을 제한하는 것이 아니다. 도 1을 참고하면, 일 실시예에 따른, 전자 장치는, 프로세 서(예: AP(application processor), CP(communication processor)), 메모리(예, 휘발성 메모리 및/ 또는 비휘발성 메모리), 디스플레이, 통신 회로, 이미지 센서 및/또는 센서와 같은구성요소들을 포함할 수 있다. 예를 들어 상기 프로세서는 복수의 회로층을 포함하는 3차원 집적 회로(3D- IC)로 구현될 수 있다. 도 1을 참고하면, 프로세서 , 휘발성 메모리, 비휘발성 메모리 및/또는 통신 회로가 인쇄 회로 기판(printed circuit board, PCB) 상에(over or on) 배치되는 일 실시예가 도시되지만, 실시예가 이에 제한되는 것은 아니다. PCB 상에서, 프로세서는 휘발성 메모리, 비휘발성 메모리 및 /또는 통신 회로와 전기적으로 연결될 수 있거나, 또는 작동적으로 연결될 수 있다(electronically and/or operably coupled with). 이하에서, 구성요소들이 작동적으로 결합된 것은, 상기 구성요소들 중 제1 구성요소 에 의해 제2 구성요소가 제어되도록, 구성요소들 사이의 직접적인 연결, 또는 간접적인 연결이 유선으로, 또는 무선으로 수립된 것을 의미할 수 있다. 전자 장치에 포함된 구성요소들은, 도 1의 일 실시예에 제한되는 것은 아니며, 전자 장치는 다른 구 성요소들(예, PMIC(power management integrated circuit), 오디오 처리 회로, 안테나, 재충전가능한 (rechargeable) 배터리 또는 입출력 인터페이스)을 포함할 수 있다. 예를 들어, 일부 구성요소들은 전자 장치 로부터 생략될 수 있다. 예를 들어, 몇몇 구성요소들은 하나의 구성요소로 통합될 수 있다. 도 1을 참고하면, 휘발성 메모리(volatile memory) 및/또는 비휘발성 메모리(non-volatile memory) 는, 프로세서에 의해 관리되는 주소 공간(address space)에 기반하여, 데이터 및/또는 인스트럭션들을 저 장하도록, 구성될 수 있다. 디스플레이는, 전자 장치의 하우징의 일 면(예, 평면 및/또는 곡면) 상 에, 프로세서로부터 제공된 이미지 및/또는 비디오를 표시할 수 있다. 통신 회로는, 프로세서 를 포함하는 전자 장치 및 외부 전자 장치 사이의 유선 통신 및/또는 무선 통신을 지원하도록, 구성될 수 있다. 이미지 센서는, 프로세서 및/또는 메모리(예, 휘발성 메모리 및/또는 비휘발성 메모리 )로 외부 광을 표현하는(representing) 전기 신호를 제공하도록, 구성될 수 있다. 센서는, 프로세서 및/또는 메모리(예, 휘발성 메모리 및/또는 비휘발성 메모리)로 외부 환경에 적어도 기반하는 전기 신호를 제공하도록, 구성될 수 있다. 도 1의 휘발성 메모리, 비휘발성 메모리, 디스플레이 , 통신 회로, 이미지 센서 및 센서 각각은, 도 7에 도시된 휘발성 메모리, 비휘발성 메모리, 디스플레이 모듈, 통신 모듈, 카메라 모듈 및 센서 모듈에 대응할 수 있다. 일 실시예에 따른, 전자 장치는, 데이터의 처리를 위한 프로세서 를 포함할 수 있다. 프로세서 는, 수동 소자를 포함하는 회로 요소(circuit element), 트랜지스터, 다이오드 또는 이들의 조합을 포함할 수 있다. 프로세서 내에서, 데이터를 처리하기 위한 논리 회로들이 서로 상호연결될(interconnected) 수 있다. 프로세서 는 집적 회로(integrated circuit, IC) 및/또는 SoC(system on chip)로 지칭될 수 있다. 프로세서 에 포함된 회로는, 기능에 따라 유닛(unit), 모듈 및/또는 전자 부품(electronic component)으 로 구분될 수 있다. 예를 들어, 프로세서 는, CPU(central processing unit), GPU(graphics processing unit), NPU(neural processing unit), ISP(image signal processor), 디스플레이 컨트롤러, 메모리 컨트롤러, 스토리지(storage) 컨트롤러, AP(appilcation processor), CP(communication processor), 및/또는 센서 인터페 이스와 같은 전자 부품들을 포함할 수 있다. 이하에서, 유닛, 모듈 및/또는 전자 부품은, 프로세서 에 포 함된 회로들의 집합으로, 특정(specific) 기능을 실행하기 위하여 설계된 프로세서 의 적어도 일부분을 의 미할 수 있다. 도 1의 프로세서 는 도 7의 프로세서에 대응할 수 있다. 일 실시예에 따른, 프로세서 는 복수의 다이들(dies)이 적층된(stacked) 3차원 직접 회로(3D-IC)구조를 가 질 수 있다. 하나 이상의 회로 요소들을 포함하는 관점에서(in terms of), 다이는 회로 층(circuit layer) 및/ 또는 집적 회로 층(IC layer)으로 지칭될 수 있다. 다이의 수율(yield)(예, 다이의 불량률)은, 다이의 면적이 줄어들수록 감소될 수 있다(예, random fail). 복수의 다이들을 포함하도록 설계된(designed) 프로세서 는, 단일(single) 다이를 포함하도록 설계되는 케이스 보다 작은 면적을 가진 다이들을 포함하기 때문에, 상기 케이스보다 증가된 수율로 생산될 수 있다. 이하에서, \"층\"(layer)은, 프로세서 내에서 기준 방향(도 1 의 일 실시예에서, z 축의 방향)을 따라 적층된 다이들 및/또는 기판들을 구분하기(distinguish) 위한 용어 (term)로 이용될 수 있다. 예를 들어, \"층\"은, \"기판\", \"레이어\", \"반도체 다이\", 및/또는 \"다이\"와 같은 용어 들로 대체될 수 있다. 프로세서 는 실리콘 웨이퍼에 기반하는 복수의 다이들을 포함할 수 있다. 실시예 가 이에 제한되는 것은 아니며, 실리콘 카바이드(SiC) 웨이퍼, 질화 갈륨(GaN) 웨이퍼 및/또는 갈륨 비소(GaAs) 웨이퍼에 기반하는 다이가, 프로세서 내에 포함될 수 있다. 일 실시예에 따른, 프로세서 는, 제1 회로 층 및 제2 회로 층이 도시된다. 제1 회로 층은, 프로세서 내에서 제2 회로 층 위에(above) 배치될(disposed 또는 positioned) 수 있다. 도 1을 참고하면, 프로세서 에 포함된 제2 회로 층 및 z 축의 방향(예, 수직 방향)을 따라 제2 회로 층 위에(over) 배치된 제1 회로 층의 예시적인 구조가 도시된다. 제1 회로 층 및 제2 회로 층 은, 프로세서 내에서 x-y 평면과 평행하게 배열될(arranged) 수 있다. z 축의 방향을 따라 배치된 제1 회로 층 및/또는 제2 회로 층에 기반하여, 회로 요소들은 프로세서 내에서, 상이한 (distinct) 3차원 위치들(three-dimensional locations)을 가질 수 있다. 3차원 위치들을 가지는 회로 요소들 을 포함하는 관점에서, 프로세서 는 3차원 집적 회로(3D-IC), 3D 패키징, 3D SIC(stacked ICs), 프로세싱 칩 부품(processing chip component), 모놀리식(monolithic) 3D IC로 지칭될 수 있다. 일 실시예에 따른, 프로세서 는, 제1 회로 층 및 제2 회로 층 사이에 배치된, 적어도 하나의 상 호연결 층(interconnect layer)(또는 연결 층)을 포함할 수 있다. 상호연결 층은 인터포저(interposer) 층(또는 인터포저)으로 지칭될 수 있다. 상호연결 층은, 실리콘, 유리 및/또는 유기 화합물과 같은 소재 (material)에 기반하여 형성될 수 있다. 일 실시예에서, 프로세서 는, 도 1에 예시적으로 도시된 제1 회로 층, 제2 회로 층 및 상호연결 층 뿐만 아니라, 도 1에 도시되지 않은 다른 구성요소를 더 포함할 수 있다. 예를 들어, 프로세서 는, 기판(substrate), RDL(redistribution layer) 및/또는 적어도 하나의 솔더 볼(solder ball)을 포함할 수 있다. 기판 및/또는 RDL은, 예를 들어, -z 축 방향을 따라 제2 회로 층 아래에 배치될 수 있다. 프로세 서 는, 상술된 구성요소를 감싸는 패키징 구조를 포함할 수 있다. 일 실시예에서, 제1 회로 층 및 제2 회로 층 사이에 형성된 상호연결 층은, 상기 제1 회로 층 및 상기 제2 회로 층 사이의 전기적인 연결을 지원하기 위한 구성요소를 포함할 수 있다. 상기 구 성요소는, 관통 실리콘 비아(through silicon via, TSV)를 포함할 수 있다. 상기 TSV는, 관통 칩 비아 (through chip via) 및/또는 관통 홀(through hole)로 지칭될 수 있다. 상기 구성요소는, TSV에 제한되지 않 으며, z 축의 방향의 전기적인 연결을 위한 다른 구성요소(예, 본딩 와이어(bonding wire))를 포함할 수 있다. 상호연결 층은, 다양한 형태로 형성될 수 있다. 예를 들어, 상호연결 층은, 제1 회로 층 및/또 는 제2 회로 층과 실질적으로 동일한 너비, 높이, 두께, 면적, 형태 및/또는 크기로 형성될 수 있으나, 이 에 한정되지 않으며, 다양한 너비, 높이, 두께, 면적, 형태 및/또는 크기로 형성될 수 있다. 일 실시예에 따르 면, 상호연결 층은, TSV와 상이한 접속 기술에 기반하는 적어도 하나의 연결 부재(예: 와이어, 솔더 범프, 금속 범프, 기타 전도성 접착제)를 포함할 수 있다. 상호연결 층에 포함된 상기 연결 부재를 통하여, 제1 회로 층 및 제 2 회로 층이 전기적으로 연결될 수 있다. 도 1을 참고하면, 적어도 하나의 TSV들(예, 제1 TSV 및/또는 제2 TSV)을 포함하는 상호연결 층(14 0)의 일 예가 도시된다. 상호연결 층에 포함된 복수의 TSV들은, 제1 회로 층 및/또는 제2 회로 층 의 FEOL(front end of line) 공정 및/또는 BEOL(back end of line) 공정 이전에 형성되는 비아-퍼스트 공 정에 기반하여 형성될 수 있다. 비아-퍼스트 공정 내에서, 복수의 TSV들은, FEOL 공정 및/또는 BEOL 공정에서 상호연결 층으로 전달되는 열에 의해 열화될 수 있거나, 또는 왜곡될 수 있다. 실시예가 이에 제한되는 것은 아니며, 상호연결 층에 포함된 복수의 TSV들은, 상기 FEOL 공정 및/또는 BEOL 공정 이후에 형성되는 비아-라스트 공정에 기반하여 형성될 수 있다. 비아-라스트 공정에 의해, 복수의 TSV들이, FEOL 공정 및/또는 BEOL 공정에서 발생되는 열과 독립적으로 형성될 수 있다. 복수의 TSV들이 비아-라스트 공정에 의해 형성되는 동안(예, 에칭(etching) 공정), 제1 회로 층 및/또는 제2 회로 층에 포함된 회로 요소가 파손될 수 있다. 예를 들어, 프로세서의 수율(yield)은, 상호연결 층에 포함된 TSV들의 개수가 줄어들수록, 개 선될 수 있다. 일 실시예에 따른, 프로세서 는, 상호연결 층에 포함된 TSV들의 개수를 줄이기 위한 구조를 포함할 수 있다. 예를 들어, 제1 회로 층에 포함된 전자 부품들 및/또는 회로들 각각에서 발생된 신호들 및/또는 정보의 결합(combination)(또는 번들(bundle))을 송신하기 위한 TSV가 상호연결 층에 형성될 수 있 다. 상기 결합을 생성하기 위하여, 프로세서 는, 제1 회로 층에 포함된 전자 부품(예: 제1 회로 요 소)들 각각에 연결된 제1 직렬화-비직렬화(serializer-deserializer, SERDES) 회로를 포함할 수 있다. 제1 SERDES 회로는, 제1 회로 층에 인접한 TSV의 일 단과 전기적으로 연결될 수 있다. 일 실시예에서, 프로세서 는, 제1 SERDES 에서 송신된 신호 또는 결합된 정보를 TSV를 통해 수신하도 록 구성된, 제2 SERDES 회로를 포함할 수 있다. 제2 SERDES 회로는, 제2 회로 층에 인접한 TSV의 타 단과 전기적으로 연결될 수 있다. 제2 SERDES 회로는, 상기 결합으로부터 제2 회로 층에 포함된 회로들 중 적어도 하나로 송신될 신호 및/또는 정보를 획득하도록, 구성될 수 있다. 제2 SERDES 회로는, 제2 회로 층에 포함될 수 있다. 제2 SERDES 회로는, 제2 회로 층에 포함 된 회로들 각각과 연결될 수 있다. 제1 회로 층에서 발생된 신호들 및/또는 정보의 결합이 TSV를 통 하여 제2 회로 층으로 송신되는 일 실시예가 설명되었지만, 실시예가 이에 제한되는 것은 아니며, 제2 회 로 층의 회로들 각각에서 발생된 신호들 및/또는 정보의 결합이 TSV를 통하여 제1 회로 층으로 송신될 수 있다. TSV의 양 단들에 연결된 제1 SERDES 회로 및 제2 SERDES 회로의 예시적인 구 조가, 도 2 내지 도 5를 참고하여 설명된다. 도 1을 참고하여 설명된 TSV, 제1 SERDES 회로 및 제2 SERDES 회로을 포함하는 프로세서 내에서, 상기 TSV는, 상이한 회로 층들(예, 제1 회로 층 및/또는 제2 회로 층) 각각에 배치된 회로들 사이의 정보를 송신하도록, 구성될 수 있다. 제1 SERDES 회로를 통해, 제1 회로 층의 적어도 하나의 회로 TSV와 전기적으로 연결되고, 제2 SERDES 회로를 통해 제2 회로 층의 적어도 하나의 회로가 TSV와 전기적으로 연결되기 때문에, 제1 회로 층의 특정 회로는, 제2 회로 층에 배치된 다른 회로와 추가적인 TSV 없이(without) 통신하도록 설계될 수 있다. 예를 들어, 제1 회로 층 의 적어도 하나의 회로와 제2 회로 층의 회로의 사이를 연결하기 위한 TSV들이 회로별로 각각 배치되지 않고, 상기 TSV로 통합될(integrated) 수 있다. 일 실시예에서, 상호연결 층은, 제1 SERDES 회로 및 제2 SERDES 회로을 연결하는 TSV 및, 상이한 회로 층들에 배치된 회로들 사이의 통신에 전용되는(dedicated) 다른 TSV를 더 포함할 수 있다. 도 1의 일 실시예에서, 프로세서는, 제1 직접 회로 층의 회로 및 제2 회로 층의 회로를 전기 적으로 연결하도록 구성된 TSV를 포함할 수 있다. 회로는, 제1 타입의 신호(예, 데이터를 포함하는 신호)를, TSV를 통해 회로로 직접적으로 송신할 수 있다. 회로는, TSV를 통해 제2 타입의 신호(예, 회로를 제어하기 위한 신호)를 송신하기 위하여, 상기 제2 타입의 상기 신호를, 제1 SERDES 회로 로 송신할 수 있다. 예를 들어, 신호의 타입, 데이터-레이트(data-rate) 및/또는 프로토콜에 따라, TSV들 (141, 142) 중 어느 하나가 상기 신호의 송신을 위해 선택될 수 있다. TSV들(141, 142)을 이용하여 통신하는 프로세서 및/또는 프로세서 내 회로들의 예시적인 동작이, 도 3a 내지 도 3c를 참고하여 설명된다. TSV에서의 신호의 송신을 위해, 제1 SERDES 회로 및 제2 SERDES 회로에 의해 이용되는 통신 프 로토콜의 일 예가, 도 6을 참고하여 설명된다. 상술한 바와 같이, 일 실시예에 따른, 전자 장치에 포함된 프로세서 는, 회로들 사이를 연결하는 복 수의 신호 경로들(signal paths)(또는, 신호 핀들(signal pins))이 상기 신호 경로들 개수 미만의 신호 경로(예, 단일 신호 경로를 형성하는 TSV)로 통합된 구조를 가질 수 있다. TSV, 제1 SERDES 회로 및 제2 SERDES 회로에 기반하는 인터페이스 구조를 이용하여, 프로세서 는 제1 회로 층에 배치된 회로 및 제2 회로 층에 배치된 회로 사이의 통신을 지원할 수 있다. 프로세서 가 상기 인터페이스 구조에 기반하여 상대적으로 적은 수의 TSV들을 갖도록 설계 및/또는 생산되기 때문에, 프로세 서 의 수율이 개선될 수 있다. 이하에서는, 도 2를 참고하여, 제1 SERDES 회로, 제2 SERDES 회로 및 TSV에 의해 형성된 회로 층 사이의 연결(inter-circuit layer connection)의 예시적인 구조가 설명된다. 도 2는, 일 실시예에 따른, 프로세서 에 포함된 상호연결 층(interconnect layer)의 예시적인 구조를 도시한다. 도 2에 도시된 프로세서 의 적어도 일부분은 도 1에 도시된 프로세서 의 적어도 일부분에 대응할 수 있다. 도 2를 참고하면, 프로세서 내에서 z 축의 방향을 따라 순차적으로 스택된 제2 회로 층, 상호연결 층 및 제1 회로 층이 도시된다. 상호연결 층 내에서, 제1 회로 층 및 제2 회로 층 사이에서 송신되는 신호들(예, GPIO(general purpose input-output)에 기반하는 신호들)을 통합적으로 송신하기 위한 TSV가 형성될 수 있다. TSV와 같은 단일 신호 경로를 통해 상기 신호들을 통합적으로 송신하기 위하여, 제1 SERDES 회로 및 제2 SERDES 회로가, 상기 TSV의 양 단들(both ends)에 배치될 수 있다. 예를 들어, 제1 SERDES 회로가 제1 회로 층의 회로들의 신호들을 통합적으로 송신할 시에, 제 2 SERDES 회로는, 상기 통합된 신호들을, 제2 회로 층의 회로들 각각으로 분배할 수 있다. 반대로, 제2 SERDES 회로가 제2 회로 층의 회로들의 신호들을 통합적으로 송신할 시에, 제1 SERDES 회로(13 1)는, 상기 통합된 신호들을, 제1 회로 층의 회로들 각각으로 분배할 수 있다. 일 실시예에 따른, SERDES 회로(예, 제1 SERDES 회로 및/또는 제2 SERDES 회로)은, 다른 회로들(예, 상기 SERDES 회로가 배치된 회로 층(예, 제1 직접 회로 층 및/또는 제2 직접 회로 층)에 포함된 회로 들)과 전기적으로 연결하기 위한 핀들(pins)(또는 신호 단자들)을 포함할 수 있다. 도 2를 참고하면, k 개의 핀들(예, p11, p12, ..., p1k)을 포함하는 제1 SERDES 회로 및 k 개의 핀들(예, p21, p22, ..., p2k)을 포함하는 제2 SERDES 회로가 예시적으로 도시되지만, SERDES 회로로부터 연장된 핀들의 개수가 이에 제한 되는 것은 아니다. 제1 SERDES 회로의 상기 k 개의 핀들은, 제1 회로 층에 배치된 상이한 회로들과 전기적으로 연결될 수 있다. 유사하게, 제2 SERDES 회로의 상기 k 개의 핀들은, 제2 회로 층에 배치 된 상이한 회로들과 전기적으로 연결될 수 있다. 일 실시예에서, SERDES 회로(예, 제1 SERDES 회로 및/또는 제2 SERDES 회로)는, 적어도 하나의 핀을 통해 다른 회로로부터, 하나 이상의 비트들을 포함하는 전기 신호를 수신할 수 있다. 상기 하나 이상의 비트들 은, 상기 다른 회로의 상태에 대응하는 수치 값(numeric value)을 나타낼 수 있다. 상기 하나 이상의 비트들은, 상기 다른 회로에서 발생된 인터럽트(예, 소프트웨어 인터럽트(software interrupt))를 나타낼 수 있 다. 인터럽트를 나타내는 상기 하나 이상의 비트들은, 상기 인터럽트의 타입 및/또는 상기 인터럽트에 고유하 게 할당된(uniquely assigned) 수치 값을 나타낼 수 있다. 예를 들어, 특정 회로 층에 배치된 회로는, 다른 회 로 층에 배치된 회로로, 상기 회로의 상태 및/또는 상기 회로와 관련된 인터럽트 중 적어도 하나를 알리기 위하 여, 상기 회로에 연결된 SERDES 회로로 전기 신호를 송신할 수 있다. 일 실시예에서, SERDES 회로는, 상이한 핀들을 통해 독립적으로 수신되는 신호들 및/또는 상기 신호들에 포함된 비트들을 저장하기 위한 버퍼를 포함할 수 있다. 도 2를 참고하면, 제1 SERDES 회로는, k 개의 핀들을 통 해 수신된 비트들을 저장하기 위한 버퍼를 포함할 수 있다. 제2 SERDES 회로는 k 개의 핀들을 통해 수신된 신호들을 적어도 부분적으로 저장하기 위한 버퍼를 포함할 수 있다. 버퍼들(212, 222) 각각에서, 제1 회로 층 및 제2 회로 층 각각에 포함된 회로들의 상태들 및/또는 상기 회로들에서 발생된 인터럽 트들을 나타내는 비트들이 저장될 수 있다. 일 실시예에서, SERDES 회로는, 버퍼에 저장된 비트들에 대한 직렬화를 수행하거나, 또는 TSV를 통해 수신 된 신호에 포함된 비트들에 대한 역직렬화를 수행하기 위한 컨트롤러를 포함할 수 있다. 도 2를 참고하면, 제1 SERDES 회로에 포함된 컨트롤러 및 제2 SERDES 회로에 포함된 컨트롤러가 예시적으로 도시 된다. 제1 SERDES 회로의 컨트롤러는, 버퍼에 저장된 비트들을 결합하여, TSV를 통해 제 2 회로 층 및/또는 제2 SERDES 회로로 송신될 신호에 포함될 복수의 비트들을 획득할 수 있다. 유사 하게, 제2 SERDES 회로의 컨트롤러는, 버퍼에 저장된 비트들을 결합하여, TSV를 통해 제1 회로 층 및/또는 제1 SERDES 회로로 송신될 비트들의 시퀀스(sequence)를 획득할 수 있다. 일 실시예에서는, 제1 SERDES 회로 또는 제2 SERDES 회로는 컨트롤러 없이 PISO(parallel in serial out) 기능 블록, SIPO(serial in parallel out) 기능 블록, 또는 클록 회로 등을 포함하여 구현될 수도 있다. 일 실시예에서, 제1 SERDES 회로의 컨트롤러 및/또는 제2 SERDES 회로의 컨트롤러에 의해 수행되는 비트들의 결합은, 직렬화(serialization)를 포함할 수 있다. 직렬화는, TSV와 같은 단일 신호 경로(또는 레인(lane))로 순차적으로 송신될 비트들의 시퀀스(예, 비트스트림)를 획득하는 동작을 포함할 수 있 다. 예를 들어, 컨트롤러는, 버퍼에 저장된 비트들 및/또는 핀들(p11 내지 p1k)을 통해 수신된 비트 들을 연접하여(concatenating), 상기 비트들의 시퀀스를 생성할 수 있거나 또는 획득할 수 있다. 상기 시퀀스 내에서 비트들 각각의 위치들(locations)은, 비트가 수신된 핀에 기반하여 결정될 수 있다. 예를 들어, 표 1은, 4 개의 핀들(p11 내지 p14)을 통해 수신된 비트들을 예시적으로 나타낸다. 표 1 핀 p11 p12 p13 p14 비트 1 0 1 1 표 1에 예시된 비트들을 수신한 제1 SERDES 회로의 컨트롤러는, 핀(p11)을 통해 수신된 비트, 핀 (p12)을 통해 수신된 비트, 핀(p13)을 통해 수신된 비트, 핀(p14)을 통해 수신된 비트를 순차적으로 결합하여, 비트들의 시퀀스를 생성할 수 있다. 상술된 동작에 기반하여, 컨트롤러는 k 개의 핀들로 부터 수신된 k 개의 비트들의 시퀀스를 생성할 수 있다. 컨트롤러는, TSV를 통해 상기 시퀀스를 나 타내는 신호를 송신할 수 있다. 제1 SERDES 회로가 k 개의 핀들을 통해 k 개의 상이한 회로들 각각에 연결된 일 실시예에서, 상기 k 개의 회로들이 제1 SERDES 회로로 신호들을 송신하는 타이밍들은 서로 다를 수 있다. 표 1의 비트들을 수신하는 예시적인 케이스 내에서, 핀(p12)을 통해 비트를 수신하는 타이밍과, 핀(p11)을 통해 비트를 수신하는 타이밍은 서로 같거나, 또는 다를 수 있다. 일 실시예에 따른, 컨트롤러 는 지정된 시간 구간(예, 약 5 밀리세컨드(ms)) 동안 상이한 회로들로부터 송신된 신호들에 포함된 비트들 을, 버퍼 내에 누적할(accumulate) 수 있거나, 또는 저장할 수 있다. 예를 들어, 지정된 주기에 기반하여 구분되는 상기 시간 구간 내에서, 컨트롤러는 TSV로 송신될 신호에 포함될 적어도 하나의 비트를 수 신할 수 있다. 상기 시간 구간의 만료(expiration)에 기반하여, 컨트롤러는 버퍼에 저장된 비트에 대한 직렬화를 수 행할 수 있다. 특정 회로가 상기 시간 구간 내에서 어떤 신호도 송신하지 않는 경우, 컨트롤러는 상기 특 정 회로로부터 상기 시간 구간 이전에 송신되었던(예, 상기 시간 구간 이전부터 버퍼에 저장된) 비트에 기 반하여, 상기 직렬화를 수행할 수 있다. 일 실시예에서는, 제1 SERDES 회로는 k 개의 핀들(예, p11, p12, ..., p1k) 중 어느 하나의 핀에서 신호 가 발생할 때마다 TSV을 통해 제2 SERDES 회로로 해당 신호를 전송할 수 있다. 일 실시예에서, 제1 SERDES 회로는 k 개의 핀들(예, p11, p12, ..., p1k) 중에서 지정된 이름이나 형식을 갖는 핀 또는 신호 를 식별하여 해당하는 신호는 전송 주기에 관계 없이 제2 SERDES 회로로 전송할 수 있다. 일 실시예에서, 제1 SERDES 회로는, 지정된 이름이나 형식을 갖는 핀에서 신호가 발생되면, 전송 주기에 아직 도달하지 않 은 상태라고 하더라도, 그 시점까지 발생한 신호들에 대해 직렬화를 수행할 수 있다. 제1 SERDES 회로는 상기 직렬화에 의해 생성 및/또는 획득된 신호를, 하고 제2 SERDES 회로로 전송할 수 있다. 표 1을 참고하여, k 개의 핀들을 통해 k 개의 상이한 회로들과 연결된 제1 SERDES 회로의 일 실시예가 설 명되었지만, 실시예가 이에 제한되는 것은 아니다. 예를 들어, k 개의 핀들 중 적어도 두 개의 핀들이, 하나의 회로에 제1 SERDES 회로를 연결하도록, 구성될 수 있다. 예를 들어, 두 개의 핀들을 통해 제1 SERDES 회 로와 연결된 회로는, 두 개의 비트들을 포함하는 신호를 송신할 수 있다. 상기 신호를 이용하여, 상기 회 로는, 최대 4 가지의 상태들 중에서 선택된, 상기 회로의 현재 상태를 알릴 수 있다. 일 실시예에 따른, 제1 SERDES 회로는, TSV를 통하여 제2 SERDES 회로로, 상술된 동작(예, 직 렬화)에 기반하여 획득된 신호(예, 비트들의 시퀀스를 포함하는 신호)를 송신할 수 있다. 상기 신호를 수신한 제2 SERDES 회로의 컨트롤러는, 상기 수신된 신호에 대한 역직렬화(deserialization 또는 reserialization)를 수행하여, 제2 회로 층의 적어도 하나의 회로로 제공될 적어도 하나의 비트를 획득할 수 있다. 예를 들어, 컨트롤러는 역직렬화에 기반하여, 제2 회로 층의 회로들로 송신될 신호들을 획 득할 수 있거나, 또는 생성할 수 있다. 예를 들어, TSV를 통해 수신된 비트들의 시퀀스를 수신한 컨트롤러는, 상기 시퀀스 내에서 상기 복수 의 비트들 각각의 위치들에 기반하여, 상기 복수의 비트들을 상이한 핀들로 할당할(allocate) 수 있다. TSV를 통해 k 개의 비트들의 시퀀스를 포함하는 신호를 수신한 제2 SERDES 회로는, k 개의 핀들(예, p21, p22, ..., p2k)로, 상기 시퀀스 내에서 상이한 자리들(digits)에 배치된 비트들을 수 있다. 예를 들어, TSV를 통해 비트들의 시퀀스를 수신한 제2 SERDES 회로는, 상기 시퀀스 내에서 23 자리의 비트 를 핀(p21)으로, 22 자리의 비트를 핀(p22)으로, 21 자리의 비트를 핀(p23)으로, 20 자리의 비트를 핀(p24)으로, 출력할 수 있다. 제2 SERDES 회로가 제2 회로 층의 회로들과 상이한 핀들을 통해 연결 된 경우, 상기 핀들을 통해 상기 회로들로, 상기 시퀀스 내 상이한 비트들이 송신될 수 있다. 상술한 바와 같이, 제1 SERDES 회로에서의 직렬화 및 제2 SERDES 회로에서의 역직렬화에 기반하여, 제1 SERDES 회로의 특정 핀으로 입력된 비트는, 제2 SERDES 회로에서 상기 특정 핀에 대응하는 핀을 통해 출력될 수 있다. 예를 들어, 제1 SERDES 회로의 핀들은, 제2 SERDES 회로의 핀들과 일 대 일로 (one on one) 매칭될 수 있다. 제1 SERDES 회로의 핀들 및 제2 SERDES 회로의 핀들 사이의 일 대 일 관계에 기반하여, 제1 회로 층의 특정 회로 및 제2 회로 층의 다른 회로 사이의 배타적인 (exclusive) 연결이, TSV를 통해 수립될 수 있다. 도 2의 일 실시예에서, 제1 SERDES 회로, 제2 SERDES 회로 및 TSV에 기반하여, 최대 k 개의 배타적인 연결들이 수립될 수 있다. 바꾸어 말하면, k 개의 배타적인 연결들이 하나의 TSV로 통합되기 때문에, 프로세서는 상대적으로 적은 수의 TSV들로 설계될 수 있고, 생산될 수 있다. 프로세서 가 상대적으로 적은 수의 TSV들을 가지기 때문에, 프로세서 의 수율이 개선될 수 있다. 도 2를 참고하여, 제1 SERDES 회로로부터 제2 SERDES 회로로 신호를 송신하는 일 실시예가 설명되었 지만, 실시예가 이에 제한되는 것은 아니다. 예를 들어, 제2 SERDES 회로의 컨트롤러는, 지정된 시 간 구간 내에서 버퍼에 저장된 신호들 및/또는 비트들에 대한 직렬화를 수행할 수 있다. 상기 직렬화에 기반하여 상기 지정된 시간 구간 내에서 상이한 핀들(p21, p22, ..., p2k)을 통해 수신된 비트들이 하나의 비트 스트림으로 통합될 수 있다. 컨트롤러는 TSV를 통하여 제1 회로 층 및/또는 제1 SERDES 회로 로, 상기 비트스트림을 포함하는 신호를 송신할 수 있다. TSV를 통해 상기 신호를 수신한 제1 SERDES 회로 및/또는 컨트롤러는, 역직렬화에 기반하여 상기 비트스트림에 포함된 비트들을 분할할 수 있다. 비트스트림 내에서의 위치들에 기반하여 분할된 비트들은, 컨트롤러에 의해 제1 SERDES 회로 의 상이한 핀들(p11, p12, ..., p1k)을 통해 출력될 수 있다. 상기 핀들이 제1 회로 층의 상이한 회로들에 연결된 경우, 핀들(p11, p12, ..., p1k)을 통해 출력된 비트들은, 상기 회로들로 송신될 수 있다. 상술한 바와 같이, 프로세서 내에 포함된 제1 SERDES 회로, TSV 및 제2 SERDES 회로에 기 반하여, 상이한 회로들의 신호들이 TSV를 통해 통합적으로 송신될 수 있다. 신호들을 통합하는 관점에서, 제1 SERDES 회로 및/또는 제2 SERDES 회로와 같은 SERDES 회로가, 신호 결합 회로 및/또는 신호 변 조기(modulator)로 지칭될 수 있다. TSV를 통해 송신된 신호는, SERDES 회로에 의해 상이한 회로들로 송 신될 하나 이상의 신호들로 분할될 수 있다. 신호를 분할하는 관점에서, 제1 SERDES 회로 및/또는 제2 SERDES 회로와 같은 SERDES 회로가, 신호 분할 회로 및/또는 신호 복조기(demodulator)로 지칭될 수 있다. 이하에서는, 도 2를 참고하여 설명된, 제1 SERDES 회로, TSV 및 제2 SERDES 회로를 포함하는 프로세서의 예시적인 구조가 설명된다. 도 3a, 도 3b 및 도 3c는, 상호연결 층에 의해 연결된 복수의 회로 층들(circuit layers)(예, 제1 회로 층 및/또는 제2 회로 층)을 포함하는 프로세서의 일 실시예를 도시한다. 도 3a 내지 도 3c에 도시된 프로세서의 적어도 일부분은 도 1의 프로세서의 적어도 일부분에 대응할 수 있다. 도 3a를 참고하면, 설명의 편의를 위하여, 프로세서에 포함된 회로들이, 제1 회로 층 및 제2 회로 층 각각에 블록의 형태로 도시된다. 프로세서에 포함된 회로들의 일 예로, CPU(central processing unit), GPU(graphic processing unit), SCI(serial communication interface)/LLC(last level cache), Signal I/F(interface), HSI(high speed synchronous serial interface), M/M(memory management), NPU(neural processing unit), LP-DDR(low power dynamic random access memory) PHY(physical interface), NOC(network on chip), 디스플레이 컨트롤러, ISP(image signal processor), 및/ 또는 MODEM이 도시된다. 프로세서에 포함된 회로들은, 도 3a의 일 실시예에 제한되지 않으며, 프로세서 는 도 3a에 도시되지 않은 회로를 더 포함할 수 있거나, 또는 도 3a의 회로들 중 일부가 프로세서 내 에서 제외될 수 있다. 도 3a를 참고하면, 제1 회로 층에, CPU 및/또는 GPU가 배치되고 제2 회로 층에, NPU 및/ 또는 MODEM이 배치되는 일 실시예가 도시되지만, 실시예가 이에 제한되는 것은 아니다. 예를 들어, 제1 회로 층 및 제2 회로 층 각각에서 상이한 블록들로 도시된 회로들은, 도 3a의 일 실시예와 상이한 위치 및 /또는 다이에 배치될 수 있다. 예를 들어, 프로세서 내 방열 구조(heat dissipation structure)에 기반 하여, 회로들의 위치들이 제1 회로 층 및/또는 제2 회로 층 중 어느 하나로 결정될 수 있다. 예를 들어, CPU는, CPU로 입력되는 적어도 하나의 인스트럭션들에 기반하여 데이터를 처리하도록 구 성된 회로를 포함할 수 있다. GPU는 그래픽을 위한 병렬 연산(예를 들어, 렌더링(rendering))들을 실행하 도록 구성된 회로를 포함할 수 있다. NPU(또는 뉴럴 엔진)는 인공 지능 모델을 위한 연산(예를 들어, 합성곱 연산(convolution computation))들을 실행하도록 구성된 회로를 포함할 수 있다. SCI/LLC는, CPU, GPU 및/또는 NPU에 의해 처리될 데이터를 적어도 일시적으로 저장하도록 구성된 회로를 포함할 수 있다. Signal I/F는, 회로 층(예, 제1 회로 층 및/또는 제2 회로 층) 내에서의 신호의 송신을 제어하도록 구성된 회로를 포함할 수 있다. HSI는, 회로 층(예, 제1 회로 층 및/또는 제2 회로 층) 내에서 회로 들 사이의 상대적으로 고속으로 신호를 송신하도록 구성된 회로를 포함할 수 있다. M/M는, 프로세서에 연 결된 메모리(예, 도 1의 휘발성 메모리 및/또는 비휘발성 메모리)에 저장된 데이터에 액세스하기 위 하여, 가상 주소(virtual address) 및 실제 주소(physical address) 사이의 변환을 위한 회로를 포함할 수 있 다. LP-DDR PHY는, 프로세서에 연결된 휘발성 메모리(예, 도 1의 휘발성 메모리) 및 CPU사이의 직접적인 데이터의 송신 및/또는 수신을 위한 회로를 포함할 수 있다. NOC는, 프로세서 내에서의 회로들 사이의 신호의 송신 및 수신을 제어하도록 구성된 회로를 포함할 수 있다. 디스플레이 컨트롤러는 CPU 및/또는 GPU로부터 제공된 데이터(예, 렌더링에 기반하는 이미지 및/또는 비디오)를 이용하여 프 로세서와 전기적으로 연결된 디스플레이를 제어하기 위한 회로를 포함할 수 있다. ISP(image signal processor)는, 프로세서와 전기적으로 연결된 카메라를 제어하거나, 및/또는 상기 카메라와 데이터 (예, 상기 카메라에 의해 획득된 이미지, 비디오 및/또는 이미지 프레임)를 수신하기 위한 회로를 포함할 수 있 다. MODEM은, 프로세서에 연결된 통신 회로(예, 도 1의 통신 회로)를 제어하도록 구성된 회로를 포 함할 수 있다. 상술된 회로들은, 프로세서 내에서 상이한 공정에 기반하여 생산된 제1 회로 층 및 제2 회로 층 중 어느 한 회로 층에 배치될 수 있다. 예를 들어, 제1 회로 층에 포함된 제1 회로 요소들의 최소 사이즈 는, 제2 회로 층에 포함된 제2 회로 요소들의 최소 사이즈 보다 작을 수 있다. 제1 회로 층은, 3 nm 의 최소 선폭(line width 또는 line pitch)에 기반하는 회로 요소(예, GAA(gate-all-around) 구조를 가지는 트 랜지스터)를 구현할 수 있는 제1 공정(예, 3nm 공정 및/또는 2nm 공정)에 의해 생산될 수 있다. 제2 회로 층 은, 상기 3 nm 보다 큰 최소 선폭의 회로 요소(예, FinFET(fin field-effect transistor)의 구조를 가지 는 트랜지스터)의 생산을 지원하는 제2 공정에 의해 생산될 수 있다. 제1 회로 층 및 제2 회로 층에 대응하는 공정이 상술된 제1 공정 및 제2 공정에 제한되는 것은 아니다. 일 실시예에서, 프로세서에 집적된 것으로 설명된 회로들(예, CPU, ISP, MODEM, NPU 및/또는 GPU)이 독립 적인 집적 회로로 구현될 수 있거나, 또는 생산될 수 있다. 상기 실시예 내에서, 상술된, CPU, ISP, MODEM, NPU 및/또는 GPU 중 적어도 하나를 포함하는 집적 회로는, 내부에 적층된 회로 층들(예: 반도체 다이 층들) 및 적층된 회로 층들을 연결하는 직렬 연결 배선(예: TSV)을 포함하는 3D-IC로 구현될 수 있다. 일 실시예에서, 회로 층의 성능(예, IPC(instructions per cycle) 및/또는 FLOPS(floating point operations per second)와 같은 파라미터에 의해 측정되는 성능), 소비 전력 및/또는 수율은, 상기 회로 층의 생산에 이용 된 공정과 관련될 수 있다. 프로세서에 포함된 회로들은, 요구되는 성능, 소비 전력 및/또는 수율에 기반 하여, 제1 직접 회로 층 또는 제2 직접 회로 층 중 어느 하나에 배치될 수 있다. 도 3a를 참고하면, CPU, GPU, SCI/LLC를 포함하는 제1 회로 층, 및 NPU, HIS, LP-DDR PHY, MODEM, M/M, NOC 를 포함하는 제2 회로 층을 포함하는 프로세서가 예시적으로 도시되지만, 실시예가 이에 제한되는 것 은 아니다. 도 3a를 참고하면, 프로세서의 제1 회로 층은, CPU를 포함하는, 제1 직접 회로 층의 복수 의 회로(예: 제1 회로 요소)들 각각에 연결된 제1 SERDES 회로를 포함할 수 있다. 프로세서의 제2 회로 층은, LP-DDR PHY와 같이, 메모리(예, 도 2의 휘발성 메모리)와 통신하기 위한 메모리 인 터페이스 회로를 포함하는, 제2 회로 층의 복수의 회로들 각각과 연결된 제2 SERDES 회로를 포함할 수 있다. 프로세서는, 제1 회로 층 및 제2 회로 층 사이에 배치된 상호연결 층을 포함할 수 있다. 일 실시예에서, 상호연결 층은, 제1 회로 층의 회로들 및 제2 회로 층의 회로들을 전기적으로 및/또는 작동적으로 연결하기 위한 하나 이상의 신호 경로들을 포함할 수 있다. 상기 신호 경로는, TSV에 의해 수립될 수 있다. 도 3a를 참고하면, 상기 신호 경로의 일 예로, 제1 SERDES 회로 및 제2 SERDES 회로 를 연결하도록 구성된, TSV가 도시된다. TSV를 통해, 제1 SERDES 회로 및 제2 SERDES 회 로 사이에서, 다른 회로의 상태 및/또는 인터럽트를 알리기 위한 신호가 송신될 수 있다. 상기 신호는, 상대적으로 느린 데이터-레이트(예, 300 kbps 내지 5 Mbps의 데이터-레이트 범위에 포함되거나, 상기 데이터-레 이트 범위 이하의 데이터-레이트)로 송신될 수 있다. 상대적으로 느린 속도를 지원하는 관점에서, TSV에 기반하여 수립되는 인터페이스는 저속 IO(low speed input/output)로 지칭될 수 있다. 단일 TSV를 통해 신호를 송신하기 위하여, 제1 SERDES 회로 및/또는 제2 SERDES 회로는, BMC(bi-phase mark coding) 방식과 같은 1-와이어 프로토콜(1-wired protocol)에 기반하여 상기 신호를 송신할 수 있다. 일 실시예에서, TSV의 양 단들에 연결된 제1 SERDES 회로 및 제2 SERDES 회로에 기반하여, 제1 회로 층 및 제2 회로 층에 포함된 회로들 전부에 의해 이용될 수 있는 신호 경로가 수립될 수 있다. 실시예가 이에 제한되는 것은 아니며, 프로세서의 상호연결 층은, 제1 회로 층 및 제2 회로 층 각각에 배치된 회로들의 페어(pair)로 전용되는(dedicated to) 하나 이상의 신호 경로들을 포함할 수 있 다. 도 3a를 참고하면, CPU 및 LP-DDR PHY 사이의 전기적인 연결을 위한 TSV가 상호연결 층 내에 형성될 수 있다. CPU 및 LP-DDR PHY 사이의 고속 통신을 위하여, TSV를 포함하는 복수의 TSV들이 형성될 수 있다. 상기 고속 통신은, PCIe(peripheral component interconnect bus express), USB(universal serial bus), MIPI(mobile industry processor interface), Marconi, UFS(universal flash storage), MIF(memory interface), I2C(inter-integrated circuit) 및/또는 I3C(improved inter-integrated circuit)를 포함할 수 있다. 상기 고속 통신을 위해, 복수의 TSV들(또는 신호 경로들)에 기반하는 차동 인터페 이스(differential interface)가, 회로들 사이에 형성될 수 있다. 상기 고속 통신을 위해, 복수의 TSV들 중 어 느 한 TSV는 클럭(clock) 신호의 송신을 위해 이용될 수 있다. 도 3a를 참고하면, 제1 회로 층의 제1 회로(예, CPU) 및 제2 회로 층의 제2 회로(예, LP-DDR PHY) 사이의 신호 경로는, 제1 회로 및 제2 회로를 직접적으로 연결하는 제1 신호 경로, 및 SERDES 회로에 기반하여 상기 제1 회로 및 상기 제2 회로를 간접적으로 연결하는 제2 신호 경로로 구분될 수 있다. TSV 는, 상기 제1 신호 경로의 적어도 일부분에 대응할 수 있다. TSV, 제1 SERDES 회로 및/또는 제2 SERDES 회로는, 상기 제2 신호 경로의 적어도 일부분에 대응할 수 있다. 일 실시예에서, 상기 제1 신호 경로 및 상기 제2 신호 경로를 통해 직접적으로 또는 간접적으로 연결된 회로들 은, 신호의 목적, 데이터-레이트 및/또는 콘텐트에 기반하여, 상기 신호 경로들 중 어느 하나를 선택적으로 이 용할 수 있다. 예를 들어, TSV를 포함하는 제1 신호 경로는, 데이터 신호(예, LP-DDR PHY를 통해 휘 발성 메모리로 송신될 데이터를 포함하는 신호)의 송신을 위해 이용될 수 있다. 예를 들어, TSV를 포함하 는 제2 신호 경로는, 제어 신호(예, LP-DDR PHY의 상태를 조절하기 위하여 CPU에 의해 생성된 신호) 의 송신을 위해 이용될 수 있다. 도 3b를 참고하면, TSV들(141, 330)에 의해 형성된 제1 신호 경로 및 제2 신호 경로를 설명하기 위한 예시적인 블록도가 도시된다. TSV에 기반하는 데이터 신호의 송신을 위하여, CPU 및/또는 LP-DDR PHY에 포함된 데이터 신호 단자들은, TSV를 통해 직접적으로 연결될 수 있다. TSV에 기반하는 제어 신호의 송신을 위하여, CPU의 단자들 중에서 LP-DDR PHY로 송신될 제어 신호의 송신을 위한 하나 이상의 제 어 신호 단자들이, 제1 SERDES 회로의 하나 이상의 핀들(P11, P12)에 연결될 수 있다. 예를 들어, 상기 하나 이상의 제어 신호 단자들은, 제1 SERDES 회로를 통해 TSV와 연결될 수 있다. 예를 들어, 인터 럽트와 관련된 신호를 송신하기 위한 제1 제어 신호 단자가, 제1 SERDES 회로의 핀(P11)에 연결될 수 있다. 예를 들어, 리셋과 같이, LP-DDR PHY의 상태를 조절하기 위한 신호를 송신하기 위한 제2 제어 신호 단자가, 제1 SERDES 회로의 핀(P12)에 연결될 수 있다. 실시예가 이에 제한되는 것은 아니다. 도 3b의 일 실시예에서, CPU는, TSV를 통하여 LP-DDR PHY로, 데이터의 송신을 위한 제1 타입의 신호를 송신할 수 있다. 예를 들어, 프로세서에 연결된 메모리 내에 저장될 데이터를 포함하는 데이터 신 호가, TSV를 통해 CPU로부터 LP-DDR PHY로 송신될 수 있다. CPU 및 LP-DDR PHY를 배타적으로 연결하는 TSV 내에서, 상기 제1 타입의 상기 신호가 제1 데이터-레이트 범위의 속도로 송신될 수 있다. 도 3b의 일 실시예에서, CPU는, LP-DDR PHY의 컨트롤러를 제어하기 위한 제2 타입의 신호를, 핀들 (P11, P12) 중 어느 하나를 통하여 제1 SERDES 회로로 송신할 수 있다. 예를 들어, LP-DDR PHY의 상태를 조절하거나, 또는 LP-DDR PHY의 특정 기능(예, 제1 타입의 신호에 포함된 데이터를 메모리로 송신 하는 기능) 및/또는 연산(operation 또는 computation)의 실행을 제어하는 제어 신호가, CPU로부터 제1 SERDES 회로로 송신될 수 있다. 예를 들어, TSV를 통해 LP-DDR PHY로 제공된 데이터를 메모리 로 송신하기 위한 제어 신호가, CPU로부터 제1 SERDES 회로로 송신될 수 있다. 도 3b의 일 실시예에서, CPU는 복수의 서브 회로들을 포함할 수 있다. 상기 복수의 서브 회로들 각각은, 상이한 핀들(P11, P12) 및/또는 상이한 TSV들(141, 330)에 대응할 수 있다. 예를 들어, CPU의 상기 복수 의 서브 회로들은, 제1 SERDES 회로를 통해 TSV로 제2 타입의 신호를 송신하기 위하여, 제1 SERDES 회로와 연결된 제1 서브 회로를 포함할 수 있다. CPU의 제1 서브 회로는, 핀들(P11, P12) 중 적어도 하나를 통해, 제1 SERDES 회로와 연결될 수 있다. CPU의 제1 서브 회로는, LP-DDR PHY에 대응 하는 제어 신호를 송신하기 위하여, MAR(memory address register) 및/또는 CPU 내 제어 회로를 포함할 수 있다. CPU의 복수의 서브 회로들은, 제1 타입의 신호를 송신하기 위하여 TSV와 연결된 제2 서브 회로를 포함할 수 있다. CPU의 제2 서브 회로는, LP-DDR PHY로 입력될 데이터 신호를 송신하기 위한서브 회로로써, MBR(memory buffer register) 및/또는 캐시 메모리(예, L1, L2 및/또는 L3 캐시 메모리)를 포 함할 수 있다. 일 실시예에서, 상이한 TSV들과 직접적으로 및/또는 간접적으로(예, 제1 SERDES 회로 및/또는 제2 SERDES 회로를 통한 간접적인 연결) 연결하도록 구성된 서브 회로들을 포함하는 CPU와 유사하게, 프로세서 에 포함된 각 회로들(예, GPU, SCI/LLC, Signal I/F, HSI, M/M, NPU, LP-DDR PHY, NOC, 디스플 레이 컨트롤러, ISP, 및/또는 MODEM)은, TSV와 같은 상호연결 층 내 TSV들 중 적어도 하나에 대응하는 서브 회로를 포함할 수 있다. 예를 들어, GPU는, TSV를 포함하는, GPU에 직접적으로 및/또는 간접적으로 연결된 복수의 TSV들 각각에 대응하는 서브 회로들을 포함할 수 있다. 프로세서 내 회로는, 상기 회로에 의해 이용되는 TSV들 각각에 대응하는 서브 회로들을 포함할 수 있다. 실시예가 이에 제 한되는 것은 아니며, 프로세서 내 회로에 포함된 서브 회로들의 개수는, 상기 회로에 의해 이용되는 TSV의 개수를 초과할 수 있거나, 또는 작을 수 있다. 도 2를 참고하여 상술한 바와 같이, 제1 SERDES 회로는, CPU를 포함하는 제1 회로 층의 회로들 로부터 송신된 신호들에 대한 변조 및/또는 직렬화를 수행할 수 있다. 예를 들어, 상기 회로들로부터 송신된 제어 신호들에 대한 직렬화를 수행하여, 제1 SERDES 회로는, 상기 제어 신호들에 포함된 비트들의 시퀀스 를 포함하는 신호를 획득할 수 있다. 제1 SERDES 회로는, TSV를 통해, 상기 획득된 신호를 송신할 수 있다. 상기 회로들이 독립적으로 제어 신호들을 송신하는 일 실시예에서, 제1 SERDES 회로는, 서로 다 른 타이밍들에 송신된 상기 제어 신호들을 지정된 주기에 기반하여, 제2 SERDES 회로로 송신할 수 있다. TSV 내에서, 제1 SERDES 회로 또는 제2 SERDES 회로의 직렬화에 기반하여 생성된 신호는, 상기 제1 데이터-레이트 범위 이하의 제2 데이터-레이트 범위의 속도로 송신될 수 있다. 도 3b의 일 실시예에서, TSV를 통하여, 제1 SERDES 회로의 직렬화에 기반하는 신호를 수신한 제2 SERDES 회로는, 역직렬화를 수행하여, 상기 신호에 포함된 복수의 비트들을 분할할 수 있다. 제2 SERDES 회로는, 제1 SERDES 회로의 핀들 및 제2 SERDES 회로의 핀들 사이의 관계에 기반하여, 제2 SERDES 회로의 핀들에 상기 복수의 비트들을 할당할 수 있다. 예를 들어, 제1 SERDES 회로의 핀들 (P11, P12) 각각에 대응하는 핀들(P21, P22)에, 핀들(P11, P12)로 송신된 제어 신호의 타겟인 LP-DDR PHY(32 0)의 제어 신호 단자들이 연결될 수 있다. LP-DDR PHY는, 핀들(P21, P22)을 통해, CPU로부터 핀들 (P11, P12)로 송신된 하나 이상의 비트들을 수신할 수 있다. LP-DDR PHY는 핀들(P21, P22)을 통해 수신 된 상기 하나 이상의 비트들에 의해 지시되는 동작(예, 프로세서에 연결된 휘발성 메모리로 TSV를 통 해 수신된 데이터를 송신하는 동작)을 수행할 수 있다. 상술한 바와 같이, TSV를 통하여 제1 SERDES 회로으로부터 송신된 신호는, CPU를 포함하는 제1 회로 층의 회로들에 의해 제공된 하나 이상의 비트들을 포함할 수 있다. 예를 들어, 상기 신호는, 직렬화 에 기반하는 상기 하나 이상의 비트들의 시퀀스를 포함할 수 있다. 도 3b를 참고하여, CPU로부터 LP-DDR PHY로 데이터 신호 및/또는 제어 신호가 송신되는 일 실시예가 설명되었지만, 실시예가 이에 제한되는 것은 아니다. 예를 들어, LP-DDR PHY는, 메모리로부터 송신된 데 이터를, TSV를 통하여 CPU로 송신할 수 있다. LP-DDR PHY는, LP-DDR PHY의 상태 및/또는 LP-DDR PHY에서 발생된 인터럽트를 알리기 위한 신호를, 핀들(P21, P22)을 통해 제2 SERDES 회로으 로 송신할 수 있다. 제2 SERDES 회로는, 상기 신호를, 제2 회로 층의 다른 회로들로부터 송신된 다 른 신호와 병합하여(예, 직렬화), TSV를 통해 제1 SERDES 회로으로 송신될 신호를 획득할 수 있거나, 또는 생성할 수 있다. TSV를 통해 제2 SERDES 회로에 의해 생성된 상기 신호를 수신한 제1 SERDES 회로는, 역직렬화에 기반하여, 상기 신호에 포함된 비트들 중에서 핀들(P11, P12)을 통해 CPU로 송신 될 적어도 하나의 비트를 획득할 수 있다. 도 3c를 참고하면, TSV들(141, 332, 334)에 의해 형성된 복수의 신호 경로들을 설명하기 위한 예시적인 블록도 가 도시된다. CPU 및/또는 GPU와 같은 회로를 포함하는 제1 회로 층(또는 제1 다이)은, 상기 CPU 및 상기 GPU와 연결된 제1 SERDES 회로를 포함할 수 있다. 디스플레이 컨트롤러 및/ 또는 ISP와 같은 회로를 포함하는 제2 회로 층(또는 제2 다이)는, 디스플레이 컨트롤러 및 ISP와 연결된 제2 SERDES 회로를 포함할 수 있다. 도 3c를 참고하면, 제1 회로 층 내에서, CPU가 신호 단자들(P11, P12)을 통하여 제1 SERDES 회로 와 연결될 수 있고, GPU가 신호 단자들(P13, P14)을 통하여 제2 SERDES 회로와 연결될 수 있다. 제2 회로 층 내에서, 디스플레이 컨트롤러가 신호 단자들(P21, P22)을 통하여 제2 SERDES 회 로와 연결될 수 있고, ISP가 신호 단자들(P23, P24)을 통하여 제2 SERDES 회로와 연결될 수 있 다. 제1 SERDES 회로 및/또는 제2 SERDES 회로의 직렬화 및/또는 역직렬화(또는 변조 및/또는 복 조)에 기반하여, TSV 내에서 복수의 신호 경로들이 집적될 수 있다. 상기 복수의 신호 경로들은, CPU 및 디스플레이 컨트롤러 사이의 제1 신호 경로, CPU 및 ISP 사이의 제2 신호 경로, GPU 및 디스플레이 컨트롤러 사이의 제3 신호 경로, GPU 및 ISP 사이의 제4 신호 경로를 포함할 수 있다. 상기 제1 신호 경로는, 신호 단자들(P11, P21)을 포함할 수 있다. 상기 제2 신호 경로는, 신 호 단자들(P12, P22)을 포함할 수 있다. 상기 제3 신호 경로는 신호 단자들(P13, P23)을 포함할 수 있다. 상 기 제4 신호 경로는 신호 단자들(P14, P24)을 포함할 수 있다. 도 3c를 참고하면, 상호연결 층은, 제1 신호 경로 내지 제4 신호 경로를 제공하기 위한 TSV 뿐만 아 니라, 제1 회로 층의 회로 및 제2 회로 층의 회로를 직접적으로 연결하기 위한 다른 TSV들(예, TSV들 (332, 334))을 더 포함할 수 있다. 예를 들어, 상호연결 층은, CPU 및 디스플레이 컨트롤러를 연결하기 위한 TSV를 포함할 수 있다. 상호연결 층은, GPU 및 ISP를 연결하기 위한 TSV를 포함할 수 있다. 실시예가 이에 제한되는 것은 아니며, CPU 및 ISP를 연결하는 TSV 및/ 또는 GPU 및 디스플레이 컨트롤러를 연결하는 TSV가, 상호연결 층 내에 추가적으로 형성될 수 있다. 일 실시예에서, CPU에 포함된 복수의 서브 회로들은, TSV 및/또는 제1 SERDES 회로에 대응하는 제1 서브 회로(예, 핀들(P11, P12) 중 적어도 하나에 연결된 제1 서브 회로) 및/또는 디스플레이 컨트롤러(32 2)와 통신하기 위하여 TSV와 연결된 제2 서브 회로를 포함할 수 있다. GPU는, TSV 및/또는 제 1 SERDES 회로에 대응하는 제3 서브 회로(예, 핀들(P13, P14) 중 적어도 하나에 연결된 제3 서브 회로) 및 /또는 ISP와 통신하기 위하여 TSV와 연결된 제4 서브 회로를 포함할 수 있다. 디스플레이 컨트롤러 는, TSV 및/또는 제2 SERDES 회로에 대응하는 제5 서브 회로(예, 핀들(P21, P22) 중 적어도 하 나를 통해 제2 SERDES 회로에 연결된 제5 서브 회로) 및/또는 CPU와 통신하기 위하여 TSV와 연 결된 제6 서브 회로를 포함할 수 있다. ISP는, TSV 및/또는 제2 SERDES 회로에 대응하는 제7 서브 회로(예, 핀들(P23, P24) 중 적어도 하나를 통해 제2 SERDES 회로에 연결된 제7 서브 회로) 및/또는 GPU와 통신하기 위하여 TSV와 연결된 제8 서브 회로를 포함할 수 있다. 일 실시예에서, 제1 신호 경로 내지 제4 신호 경로는, 회로의 기능 및/또는 동작을 제어하기 위한 제어 신호, 회로의 상태를 알리기 위한 상태 신호 및/또는 인터럽트를 알리기 위한 인터럽트 신호의 송신을 위해 이용될 수 있다. CPU는, TSV를 통해, 디스플레이 컨트롤러 및/또는 ISP로, 상기 제어 신호, 상기 상태 신호 및/또는 상기 인터럽트 신호를 포함하는 제1 타입의 신호를 송신할 수 있다. 예를 들어, CPU는, 신호 단자(P11)를 통하여 제1 SERDES 회로로, 디스플레이 컨트롤러와 관련된 제1 타입의 제1 신호를 송신할 수 있다. CPU는 신호 단자(P12)를 통하여 제1 SERDES 회로로, ISP와 관련 된 제1 타입의 제2 신호를 송신할 수 있다. 상기 예시 내에서, 제1 SERDES 회로는, 상기 제1 신호 및 상 기 제2 신호의 직렬화에 기반하여, TSV를 통하여 제2 SERDES 회로로 송신될 제3 신호를 생성할 수 있 다. 제1 SERDES 회로는 상기 제3 신호를, TSV로 송신할 수 있다. 상기 제3 신호가 TSV를 통해 송신된 일 실시예에서, 제2 SERDES 회로는 TSV를 통하여 상기 제3 신호를 수신하는 것에 기반하여, 상기 제3 신호에 대한 역직렬화에 기반하여, 상기 제1 신호 및 상기 제2 신호 를 획득할 수 있다. 제2 SERDES 회로는 신호 단자(P21)를 통하여, 디스플레이 컨트롤러로 상기 획득 된 제1 신호를 송신할 수 있다. 제2 SERDES 회로는 신호 단자(P22)를 통하여, ISP로 상기 획득된 제 2 신호를 송신할 수 있다. 유사하게, GPU는 신호 단자(P13)를 이용하여 디스플레이 컨트롤러로 상기 제1 타입의 신호를 송신할 수 있고, 신호 단자(P14)를 이용하여 ISP로 상기 제2 타입의 신호를 송신할 수 있다. 일 실시예에서, 상기 제1 신호 경로 내지 상기 제3 신호 경로가 집적된 TSV와 상이한 TSV들(332, 334)은, 회로들 사이의 데이터 및/또는 정보의 송신을 위해 이용될 수 있다. 예를 들어, CPU는 TSV를 통하여, 디스플레이 컨트롤러로 디스플레이 상에 표시될 이미지 및/또는 비디오를 포함하는 정보를 송신할 수 있다. 상기 예시 내에서, CPU는, TSV를 이용하여 디스플레이 컨트롤러로, 디스플레이로 상 기 정보를 출력할 것을 요청하는 제1 타입의 신호를 송신할 수 있다. GPU는 TSV를 통하여, ISP(32 4)로부터, 이미지 및/또는 비디오(예, 카메라에 의해 획득된 이미지 및/또는 비디오)를 포함하는 정보를 수신할수 있다. 상기 예시 내에서, GPU는, TSV를 이용하여 ISP로, ISP로부터 상기 정보를 송신 할 것을 요청하는 제1 타입의 신호를 송신할 수 있다. 제1 회로 층의 회로가 제2 회로 층의 회로로 신호를 송신하는 일 실시예가 설명되었지만, 실시예가 이에 제한되는 것은 아니다. 예를 들어, 디스플레이 컨트롤러는 신호 단자들(P21, P22) 각각을 이용하여, CPU 및/또는 GPU로, 디스플레이 컨트롤러의 상태 및/또는 디스플레이 컨트롤러에서 발생된 인터럽트를 알리기 위한 제1 타입의 신호를 송신할 수 있다. 유사하게, ISP는, 신호 단자들(P23, P24)을 이용하여 CPU 및/또는 GPU로, ISP의 상태 및/또는 ISP에서 발생된 인터럽트를 알리기 위 한 제1 타입의 신호를 송신할 수 있다. 신호 단자들(P21, P22)을 통해 수신된 신호들은, 제2 SERDES 회로(15 1)에 의해 변조되거나, 또는 직렬화될 수 있다. 제2 SERDES 회로에 의해 직렬화된 상기 신호들은, TSV를 통하여 제1 SERDES 회로로 송신될 수 있다. 제1 SERDES 회로는 TSV를 통해 수신된 신호의 역직렬화에 기반하여, 신호 단자들(P11, P12, P13, P14) 각각을 통하여 CPU 및 GPU로 출력될 신호들을 획득할 수 있거나, 또는 생성할 수 있다. CPU, GPU, 디스플레이 컨트롤러 및 ISP를 포함하는 프로세서의 일 실시예가 설명되 었지만 실시예가 이에 제한되는 것은 아니다. 예를 들어, 제2 회로 층의 LP-DDR PHY 및/또는 NPU와 같은 다른 회로 또한, TSV에 기반하는 신호 경로를 이용하기 위하여, 제2 SERDES 회로에 연결될 수 있다. 예를 들어, CPU 및/또는 GPU와 상이한 제1 회로 층의 다른 회로 또한, TSV에 기반 하는 신호 경로를 이용하기 위하여, 제1 SERDES 회로에 연결될 수 있다. 도 3a 내지 도 3c를 참고하여 상술한 바와 같이, CPU 및/또는 LP-DDR PHY를 포함하는 프로세서 내 상이한 회로들이, 제1 SERDES 회로, TSV 및 제2 SERDES 회로에 의해 형성된 인터페이스 구 조를 이용할 수 있다. 상기 인터페이스 구조를 통해, 제1 회로 층의 회로들의 상태들이 제2 회로 층(15 0)의 회로들로 송신될 수 있다. 상기 인터페이스 구조를 통해, 제2 회로 층의 회로들의 상태들이, 제1 회 로 층의 회로들로 브로드캐스트될 수 있다. 일 실시예에서, 소비 전력을 관리하기 위하여, 프로세서 내 회로들의 상태들이 적응적으로(adaptively) 제 어될 수 있다. 예를 들어, CPU는, 인스트럭션들의 실행에 기반하여, CPU의 상태를 포함하는 상기 회 로들의 상태들을 조절할 수 있다. 예를 들어, 상기 회로들의 상태는, 지정된 전압 미만의 전압(예, 0 V를 포함 하는 범위 내 전압)의 전력 신호를 수신하는 슬립 상태(또는 저-전압 상태, 저-전력 상태, 비활성(disabled 또 는 deactivated) 상태)를 포함할 수 있다. 상기 회로들의 상태는, 상기 지정된 전압 이상의 전압의 전력 신호 를 수신하는 웨이크-업 상태(또는 활성(enabled 또는 activated) 상태)를 포함할 수 있다. 일 실시예에서, CPU의 상태(예, 상기 슬립 상태 및/또는 웨이크-업 상태)와 독립적으로 회로들 사이의 신 호의 송신을 지원하기 위하여, 제1 SERDES 회로 및/또는 제2 SERDES 회로의 상태는, CPU의 상 기 상태와 독립적으로 스위칭될 수 있거나, 또는 유지될 수 있다. 예를 들어, CPU의 상태가 저-전력 상태 에 대응하는 동안, 제1 SERDES 회로 및/또는 제2 SERDES 회로의 상태는, 웨이크-업 상태를 유지할 수 있다. 상기 웨이크-업 상태에 기반하여, 제1 SERDES 회로 및/또는 제2 SERDES 회로는 TSV에 기반하는 신호의 송신 및/또는 수신을 수행할 수 있다. CPU의 상태가 저-전력 상태에 대응하는 동안, 제1 SERDES 회로 및 제2 SERDES 회로는 CPU와 독립적으로, TSV에 기반하는 통신을 수행할 수 있거나, 또는 제어할 수 있다. 일 실시예에서, TSV에 기반하는 통신은, CPU 및/또는 SERDES 회로의 컨트롤러(예, 컨트롤러들(211, 221))에 의해 제어될 수 있다. CPU의 상태가 웨이크-업 상태에 대응하는 동안, CPU가 TSV에서 의 통신을 제어할 수 있다. 예를 들어, 웨이크-업 상태의 CPU에 의해, 제1 SERDES 회로로부터 제2 SERDES 회로로 신호를 송신하는 제1 타이밍 및 제2 SERDES 회로로부터 제1 SERDES 회로로 신호 를 송신하는 제2 타이밍이, 시간 영역 내에서(in a time domain) 분리될 수 있다. 실시예가 이에 제한되는 것 은 아니며, 컨트롤러들(211, 221) 중 어느 하나가 상기 제1 타이밍 및 상기 제2 타이밍을 조절하기 위한 호스트 로써 동작할 수 있다. 예를 들어, CPU가 슬립 상태로 스위칭한 이후, 컨트롤러들(211, 221) 중 어느 하나 가 상기 호스트로써 동작할 수 있다. 일 실시예에서, TSV에서의 통신은, LTSSM(link training & status state machine)에 기반하여 동작하는 CPU 및/또는 컨트롤러들(211, 221)에 의해 제어될 수 있다. TSV를 통하여 주기적으로 회로들의 상태들을 송신하는 일 실시예에서, 제1 SERDES 회로 및 제2 SERDES 회로의 상태들은, 주기적으로 웨이크-업 상태 및 슬립 상태 사이에서 스위칭될 수 있다. 예를 들 어, 컨트롤러들(211, 221)은, 지정된 주기(예, 약 5 ms)에 기반하여 주기적으로 웨이크-업 상태 및 슬립 상태 사이에서 스위칭될 수 있다. 상술한 바와 같이, 예를 들면, 프로세서의 수율을 개선하기 위하여, 특정 용도의 신호 경로들(예, 상태 및 /또는 인터럽트의 송신을 위한 신호 경로들)이 하나의 TSV로 통합될 수 있다. 예를 들어, TSV, 제1 회로 및 제2 회로에 기반하는 인터페이스 구조에 기반하여, 상기 신호 경로들을 형성하기 위하여 요 구되는 TSV들의 개수가 감소될 수 있다. TSV들의 개수가 감소되기 때문에, TSV를 형성하기 위한 공정의 난이도 및/또는 복잡성이 줄어들 수 있고, 프로세서의 수율이 개선될 수 있다. 일 실시예에 따른, 프로세서는, 제1 SERDES 회로 및 제2 SERDES 회로를 연결하기 위한 TSV의 수율을 고려하여 설계될 수 있다. 이하에서는, 도 4를 참고하여, 제1 SERDES 회로 및 제2 SERDES 회로 사이에 형성된 단일의 TSV의 수율과 관련된, 상호연결 층의 예시적인 구조가 설명 된다. 도 4는, 일 실시예에 따른, 프로세서에 포함된 상호연결 층의 예시적인 구조를 도시한다. 도 4에 도 시된 프로세서의 적어도 일부분은 도 1의 프로세서의 적어도 일부분에 대응할 수 있다. 도 4를 참고하면, 프로세서 내에서 z 축의 방향을 따라 순차적으로 스택된 제2 회로 층, 상호연결 층 및 제1 회로 층이 도시된다. BMC 방식과 같은 직렬 통신 프로토콜에 기반하는 TSV가 제1 SERDES 회로 및 제2 SERDES 회로 사이에 형성될 수 있다. 일 실시예에서, 프로세서는 TSV의 불량에 강건한 인터페이스 구조를 포함할 수 있다. 도 4를 참고하면, 상호연결 층은, 제1 SERDES 회로 및 제2 SERDES 회로 사이에 배치된 적어도 두 개의 TSV들(141, 410)을 포함할 수 있다. TSV들(141, 410)은, 실질적으로 동일한 특성(예, 치수들 (dimensions), TSV를 채우는 소재 및/또는 공정)을 갖도록 설계될 수 있다. 두 개의 TSV들(141, 410)이 제1 SERDES 회로 및 제2 SERDES 회로 사이에 형성된 일 실시예에서, 제1 회로 층은 TSV들(141, 410) 중 어느 하나를 제1 SERDES 회로로 연결하기 위한 제1 스위칭 회로를 포함할 수 있다. 상기 일 실시예에서, 제2 회로 층은, TSV들(141, 410) 중 어느 하나를 제2 SERDES 회로로 연결하기 위한 제2 스위칭 회로를 포함할 수 있다. 제1 스위칭 회로 및/또는 제2 스위칭 회로에 의하여, TSV들 (141, 410) 중 어느 하나가 제1 SERDES 회로 및 제2 SERDES 회로로부터 전기적으로 분리될 수 있다. 도 4의 일 실시예에서, TSV의 일 단이 제1 스위칭 회로를 통해 제1 SERDES 회로에 연결될 수 있 고, TSV의 타 단이 제2 스위칭 회로를 통해 제2 SERDES 회로에 연결될 수 있다. TSV가 제1 스위칭 회로 및 제2 스위칭 회로에 의해 제1 SERDES 회로 및 제2 SERDES 회로와 전기 적으로 연결되기 때문에, TSV는 제1 SERDES 회로 및 제2 SERDES 회로로부터 전기적으로 분리될 수 있다. 프로세서의 생산 공정 내에서, TSV들(141, 410) 중에서 불량으로 결정된 TSV가, 제1 SERDES 회로 및 제2 SERDES 회로로부터 단절될 수 있다. 도 4의 일 실시예에서, 제1 SERDES 회로 및 제2 SERDES 회로와 전기적으로 연결된 TSV가 메인 TSV, 정상(normal) TSV 및/또는 기본(default) TSV로 지칭될 수 있다. 도 4의 일 실시예에서, 제1 SERDES 회 로 및 제2 SERDES 회로와 전기적으로 단절된 TSV가 서브 TSV, 중복(redundant) TSV, 보조 (auxiliary) TSV, 및/또는 대체(alternative, reserve or substitute) TSV로 지칭될 수 있다. 실시예가 이에 제한되는 것은 아니며, TSV는, 메인 TSV(예, TSV)의 결함에 기반하여, 전기적인 연결을 수립하기 위 하여, 상호연결 층 내에 형성될 수 있다. 일 실시예에서, 제1 스위칭 회로 및 제2 스위칭 회로에 의한 TSV들(141, 410)의 연결은, TSV들(141, 410) 각각의 특성에 따라 동적으로(dynamic) 변경될 수 있다. 예를 들어, 제1 SERDES 회로 및 제2 SERDES 회로와 연결된 TSV가 손상된 경우, TSV를 대신하여, TSV가 제1 SERDES 회로 및 제2 SERDES 회로와 연결될 수 있다. 예를 들어, 제1 SERDES 회로 및 제2 SERDES 회로 사이 에서 이용되는 프로토콜의 특성(예, 타입 및/또는 속도) 및/또는 제1 SERDES 회로 및 제2 SERDES 회로 사이에서 송신되는 신호의 특성에 기반하여, TSV들(141, 410) 중 어느 하나가 제1 SERDES 회로 및 제2 SERDES 회로에 연결될 수 있다. 예를 들어, BMC 방식에 기반하는 신호를 송신할 때에 제1 SERDES 회로 및 제2 SERDES 회로에 연결되는 TSV와, 상기 BMC 방식 보다 빠른 속도의 프로토콜(예, MIPI 프로 토콜)에 기반하는 신호를 송신할 때에 제1 SERDES 회로 및 제2 SERDES 회로에 연결되는 TSV는 서로 다를 수 있다. 상기 예시 내에서, TSV들(141, 410)의 상이한 특성(예, 간섭 특성 및/또는 고주파 특성)에 기반 하여, TSV들(141, 410) 중 어느 하나가 선택될 수 있다. 상기 예시된 TSV들(141, 410) 및 SERDES 회로 사이의 연결은, 제1 스위칭 회로 및 제2 스위칭 회로 에 의해 제어될 수 있다. 제1 스위칭 회로 및/또는 제2 스위칭 회로는, 상기 연결을 제어하기 위한 컨트롤러를 포함할 수 있다. 실시예가 이에 제한되는 것은 아니며, 제1 스위칭 회로 및/또는 제2 스위칭 회로는, 컨트롤러들(211, 221) 및/또는 CPU(예, 도 3a의 CPU)에 의해 제어될 수 있다. 복수의 TSV들(141, 410)을 포함하는 일 실시예에서, 제1 SERDES 회로 및 제2 SERDES 회로는, 복수의 TSV들(141, 410) 전부를 이용하여 하나의 신호를 송신할 수 있다. 예를 들어, 제1 SERDES 회로로부터 송 신된 신호가, 복수의 TSV들(141, 410) 내에서 실질적으로 동시에 전파될(propagated) 수 있다. 제2 SERDES 회 로는, TSV들(141, 410)을 통해 동시에 수신된 신호들을 비교하거나, 또는 결합하여, TSV들(141, 410) 중 어느 하나에서 발생된 에러를 제거할 수 있다. 상술한 바와 같이, 일 실시예에 따른, 프로세서는, TSV의 수율 및/또는 TSV에서 발생되는 에러에 강건한 인터페이스 구조를 가질 수 있다. 일 실시예에서, 제1 SERDES 회로 및 제2 SERDES 회로는, BMC 방식을 포함하는 복수의 프로토콜들에 기반하는 통신을 지원할 수 있다. 이하에서는, 도 5를 참고하여, 복수의 프로토콜들에 기반하는 통신을 지원하 는 인터페이스 구조를 포함하는 프로세서의 예시적인 구조가 설명된다. 복수의 TSV들(141, 410)을 포함하는 일 실시예에서, 제1 SERDES 회로 및 제2 SERDES 회로는, 복수 의 TSV들(141, 410) 중 적어도 하나의 제1 TSV을 제1 SERDES 회로에서 제2 SERDES 회로로 신호를 송신하 기 위하여 사용하고, 제2 TSV을 제2 SERDES 회로에서 제1 SERDES 회로로 신호를 송신하기 위하여 사용할 수 있다. 일 실시예에 따라서 TSV들(141, 410) 내에서 실질적으로 동시에 신호의 송신과 수신이 이루어질 수 있 다. 도 5는, 복수의 유선 통신 프로토콜들을 지원하기 위한 상호연결 층의 예시적인 구조를 도시한다. 도 5에 도시된 프로세서의 적어도 일부분은 도 1의 프로세서의 적어도 일부분에 대응할 수 있다. 도 5를 참고하면, 프로세서 내에서 z 축의 방향을 따라 순차적으로 스택된 제2 회로 층, 상호연결 층 및 제1 회로 층의 적어도 일부분이 도시된다. 제1 회로 층의 제1 SERDES 회로은, 제1 직업 회로 층에 포함된 회로들과 연결하기 위한 핀들(p11, p12, p13, p14, ... p1k)을 포함할 수 있다. 제2 회로 층의 제2 SERDES 회로는, 제2 회로 층에 포함된 회로들과 연결하기 위한 핀들(p21, p22, p23, p24, ..., p2k)을 포함할 수 있다. 상술된 핀들을 통해 획득된 비트들을 송신하기 위하여, 제1 SERDES 회로 및 제2 SERDES 회로 사이에 하나 이상의 TSV들이 형성될 수 있다. 도 5를 참고하면, 상호연결 층에 형성된 복수의 TSV들(531, 532, 533, 534)을 포함하는 일 실시예에서, 복 수의 프로토콜들(예, 직렬 통신 프로토콜들)에 기반하는 신호의 송신이 제1 SERDES 회로 및 제2 SERDES 회 로 사이에서 지원될 수 있다. 예를 들어, 클럭 신호의 송신을 위해 전용되는 신호 경로를 요구하는 고속 통신 프로토콜(예, PCIe, MIPI 및/또는 USB 3.2를 포함하는 USB)이, 복수의 TSV들(531, 532, 533, 534) 및 상 기 복수의 TSV들(531, 532, 533, 534)에 연결된 제1 SERDES 회로 및 제2 SERDES 회로에 의해 지원될 수 있다. 도 5를 참고하면 4 개의 TSV들(531, 532, 533, 534)에 기반하는 인터페이스 구조가 예시적으로 도시 되지만, 실시예가 이에 제한되는 것은 아니다. 일 실시예에서, 제1 SERDES 회로는, 상이한 고속 통신 프로토콜들을 지원하기 위한 회로를 포함할 수 있다. 예를 들어, 제1 SERDES 회로는, PCIe에 기반하는 신호의 송신 및/또는 수신을 위한 PCIe 회로 , MIPI에 기반하는 신호의 송신 및/또는 수신을 위한 MIPI 회로 및 USB에 기반하는 신호의 송신 및/ 또는 수신을 위한 USB 회로를 포함할 수 있다. 상기 고속 통신 프로토콜들을 지원하기 위하여, 제2 SERDES 회로 또한, PCIe 회로, MIPI 회로 및 USB 회로를 포함할 수 있다. 3 개의 고속 통신 프로토콜들(예, PCIe, MIPI 및/또는 USB)을 지원하기 위한 회로들을 포함하는 제1 SERDES 회로 및/또 는 제2 SERDES 회로가 예시적으로 도시되지만, 실시예가 이에 제한되는 것은 아니다. 일 실시예에서, 제1 SERDES 회로는, 프로토콜의 선택을 위한 제1 멀티플렉서 스위칭 회로를 포함할 수 있다. 유사하게, 제2 SERDES 회로 또한, 프로토콜의 선택을 위한 제2 멀티플렉서 스위칭 회로를 포함할 수 있다. USB에 기반하는 신호를 송신하는 제1 시간 구간 동안, 제1 SERDES 회로 내에서, 제1 멀 티플렉서 스위칭 회로에 의해, USB 회로의 단자들 및 복수의 TSV들(531, 532, 533, 534)이 연결될 수 있다. 상기 제1 시간 구간 동안, 제2 SERDES 회로 내에서, 제2 멀티플렉서 스위칭 회로에 의해 USB 회로의 단자들 및 복수의 TSV들(531, 532, 533, 534)이 연결될 수 있다. 일 실시예에서, PCIe에 기반하는 신호를 송신하는 제2 시간 구간 동안, 제1 SERDES 회로 내에서, 제1 멀티 플렉서 스위칭 회로에 의해, PCIe 회로의 단자들 및 복수의 TSV들(531, 532, 533, 534)이 연결될 수 있다. 상기 제2 시간 구간 동안, 제2 SERDES 회로 내에서, 제2 멀티플렉서 스위칭 회로에 의해 PCIe 회로의 단자들 및 복수의 TSV들(531, 532, 533, 534)이 연결될 수 있다. 상기 제2 시간 구간 동안, 복수 의 TSV들(531, 532, 533, 534)은 PCIe에 의해 정의된 신호 경로들 각각에 매칭될 수 있다. 유사하게, MIPI에 기반하는 신호를 송신하는 제3 시간 구간 내에서, 제1 멀티플렉서 스위칭 회로 및 제2 멀티플렉서 스위칭 회로에 의해, 복수의 TSV들(531, 532, 533, 534)에 기반하는 MIPI 회로들(512, 522) 사이의 전기적인 연결들이 수립될 수 있다. 복수의 TSV들(531, 532, 533, 534)을 통해 송신될 신호에 대응하는 프로토콜은, 상기 신호의 송신을 위해 요구되는 속도(예, 데이터-레이트), 상기 신호에 포함된 정보 및/또는 데 이터의 사이즈에 기반하여, 결정될 수 있다. 상기 프로토콜의 결정은, 제1 SERDES 회로 및/또는 제2 SERDES 회로의 컨트롤러(예, 도 2의 컨트롤러들(211, 221)) 및/또는 프로세서 내 다른 회로(예, 도 3a의 CPU)에 의해 수행될 수 있다. 상술한 바와 같이, 일 실시예에 따른, 프로세서는 복수의 통신 프로토콜들을 지원하기 위한 인터페이스 구 조(예, 제1 SERDES 회로, 제2 SERDES 회로 및 TSV(예, TSV들(531, 532, 533, 534))를 포함하는 인터 페이스 구조)를 포함할 수 있다. 상기 인터페이스 구조에 기반하여, 프로세서는 적합한 인터페이스 프로 토콜을 선택할 수 있다. 이하에서는, 도 6을 참고하여, BMC 방식에 기반하는 단일 TSV 통신을 지원하는 프로세서의 예시적인 동작 이 설명된다. 도 6은, BMC(bi-phase mark coding) 방식에 기반하여 상호연결 층에서 송신되는 전기 신호에 대한 예시적인 타 이밍 도면이다. 도 6을 참고하여 설명되는 BMC 방식은, 도 1 내지 도 5의 프로세서에 포함된 인터페 이스 구조(예, 제1 SERDES 회로, 제2 SERDES 회로 및 TSV를 포함하는 인터페이스 구조) 내에서, 상호연결 층(예, 도 1 내지 도 5의 상호연결 층)에서의 신호의 송신을 위해 이용될 수 있다. 일 실시예에서, 제1 회로 층(예, 도 1 내지 도 5의 제1 회로 층)의 제1 SERDES 회로는, 직렬화에 기반하여 획득된 신호를, BMC 방식에 기반하여 인코딩할 수 있다. 제1 SERDES 회로는 TSV를 통하여 제2 회로 층(예, 도 1 내지 도 5의 제2 회로 층)의 제2 SERDES 회로로, 인코딩된 신호를 송신할 수 있다. 일 실시예에서, BMC 방식은, USB Type-C의 CC(Configuration Channel) 단자에서의 통신(예, 1-wire PD(power delivery) 통신)을 위해 이용될 수 있다. BMC 방식은 차동 맨체스터 인코딩(differential manchester encoding) 방식으로 지칭될 수 있다. CC 단자에서, ID 및/또는 전력 프로파일 정보가 BMC 방식에 기반하여 송 신될 수 있거나, 또는 수신될 수 있다. 도 6을 참고하면, BMC 방식에 기반하여 상호연결 층의 TSV(예, 도 1 내 지 도 4의 TSV)를 통해 송신되는 전기 신호와 관련된 예시적인 타이밍 도면이 도시된다. 도 6을 참고하면, 타이밍 도면 내에서, 그래프들(610, 620, 630)이 일치된 시간 영역(equivalent time domain)을 따라 도시된다. 그래프는, 상기 TSV를 통해 송신될 전기 신호와 관련된 클럭 신호를 도시한다. 그래프는, 상기 TSV를 통해 송신될 전기 신호에 포함될 복수의 비트들을 도시한다. 상기 복수의 비트들은, SERDES 회로에 의해 직렬화될 수 있다. 예를 들어, 상기 복수의 비트들은, 상태 및/또는 인터럽트를 알리기 위하여, SERDES 회로에 연결된 상이한 회로들로부터 제공될 수 있다. 도 6의 그래프를 참고하면, 직렬화된 비트들의 시퀀스 내 MSB(most significant bit)부터 송신하는 일 실시예에서, SERDES 회로에 의해 직 렬화된 비트들의 시퀀스는, 10011010010를 포함할 수 있다. 그래프는, SERDES 회로에 의해 TSV로 송신 되는 신호에 포함된 비트들의 최종 시퀀스를 나타낼 수 있다. 일 실시예에 따른, SERDES 회로는, BMC 방식에 기반하여 클럭 신호 및 데이터(예, 비트들의 시퀀스) 전부를, 단 일 신호 경로(예, 도 1 내지 도 4의 TSV)를 통해 송신할 수 있다. BMC 방식에 기반하여, 그래프에 의해 나타나는 클럭 신호의 상승 엣지(rising edge) 및 하강 엣지(falling edge) 각각에서, 그래프에 의해 나타나는 비트들에 기반하여, 최종 시퀀스에 포함될 비트들이 결정될 수 있거나, 또는 변경될 수 있다. BMC 방 식에 기반하여, 시퀀스 내 비트을 인코딩하는 시간 구간(예, t1, t4, t5, t7 및/또는 t10) 내에서, TSV로 송 신되는 신호의 전압 레벨이 변경될 수 있다. 시퀀스 내 비트을 인코딩하는 시각적 가이드(예, t2, t3, t6, t8 및/또는 t9) 내에서, TSV로 송신되는 신호의 전압 레벨이 유지될 수 있다. 일 실시예에서, TSV를 통해 그래프와 같은 전압 레벨의 신호를 수신한 SERDES 회로는, BMC 방식의 특성에 기반하여, 상기 신호로부터 클럭 및 비트들의 시퀀스를 획득할 수 있다. 예를 들어, 전압 레벨이 변경되는 시 간 구간들(t1, t4, t5, t7 및/또는 t10) 내에서, SERDES 회로는, 비트이 인코딩된 것으로 결정할 수 있다. 예를 들어, 전압 레벨이 유지되는 시간 구간들(t2, t3, t6, t8 및/또는 t9) 내에서, SERDES 회로는, 비트를 수신한 것으로 결정할 수 있다. 그래프에 기반하는 신호로부터, 그래프로 나타낸 비트들의 시퀀스를 식별한 SERDES 회로는, 역직렬화에 기반하여, 상기 비트들을 분할하여 SERDES 회로의 복수의 핀들 각각으로 출 력될 하나의 비트(a bit)를 획득할 수 있다. BMC 방식에 기반하여 단일 TSV를 통해 송신된 신호를 분석하는 SERDES 회로의 예시적인 동작이 설명되었지만, 실시예가 이에 제한되는 것은 아니다. 도 1 내지 도 5를 참고하여 상술한 바와 같이, SERDES 회로는, I2C, I3C, USB(예, USB 3.2), PCIe, MIPI(D-PHY, C-PHY, M-PHY), DP(display port), LPDDR4~6 및/또는 UFS와 같이, BMC 방식에 의해 지원되는 데이터-레이트를 초과하는 데이터-레이트를 가지는 프로토콜에 기반하는 신호를 송신 할 수 있거나, 또는 분석할 수 있다. 고속의 프로토콜을 지원하기 위하여, 상이한 회로 층들에 배치된 SERDES 회로들 사이에서, 복수의 TSV들이 형성될 수 있다. 상술한 바와 같이, 복수의 회로 층들이 스택된 구조를 가지는 AP를 포함하는 전자 장치가 제공된다. 상기 AP 내에서, 상기 복수의 회로 층들 사이의 신호 경로(예, TSV에 기반하는 신호 경로)를 포함하는 상호연결 층이 형 성될 수 있다. 상호연결 층에 포함된 TSV들의 개수를 줄이기 위하여, 상호연결 층의 위, 아래에 배치된 회로 층들 각각에, SERDES 회로들에 기반하는 통합된 신호 송신 인터페이스(integrated signal transmission interface)가 형성될 수 있다. SERDES 회로들 각각은, 대응하는 회로 층에 포함된 회로들의 비트들(예, 상기 회로들의 상태들 및/또는 인터럽트들을 알리기 위한 수치 값을 나타내는 비트들)에 대한 직렬화를 수행할 수 있 다. 직렬화에 기반하는 신호는, 상호연결 층의 적어도 하나의 TSV를 통해, 특정 회로 층으로부터 다른 회로 층 으로 송신될 수 있다. SERDES 회로들 각각은, TSV를 통해 수신된 신호에 응답하여, 상기 신호에 포함된 비트들 에 대한 역직렬화를 수행할 수 있다. 상기 역직렬화에 기반하여 획득된 신호들 및/또는 비트들은, 역직렬화를 수행한 SERDES 회로에 연결된 다른 회로들로 할당될 수 있다. 이하에서는, 도 7을 참고하여, 도 1 내지 도 6을 참고하여 설명된 AP 및/또는 전자 장치의 일 실시예가 설명된 다. 도 7은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다. 도 7을 참조하면, 네 트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워크)를 통하여 전자 장 치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치 또 는 서버 중 적어도 하나와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 서버를 통하여 전 자 장치와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈 , 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈, 인터페이스, 연 결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리, 통신 모듈, 가입 자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장치에는, 이 구 성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어 떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메 모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메 모리에 저장할 수 있다. 일실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또 는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처 리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서 를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능에 특 화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있 다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구 성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로 세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상 기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예 에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈은 하나 이상 의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈 은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리 는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수 의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입 자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같 은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부 전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이 루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈은 복수의 안테나들 (예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모 듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품 (예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일 실시예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(702, 또는 704) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(702, 704, 또는 708) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요 청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨 어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되 지 않는다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제 1\", \"제 2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어없이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적 으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자 기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우 와 임시적으로 저장되는 경우를 구분하지 않는다. 일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두 개의 사용자 장치들(예: 스 마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다. 일 실시예에서, AP 내에 수립된 신호 경로들을 통합하는 방안이 요구될 수 있다. 일 실시예에서, 전자 장치에 포함된 AP의 수율을 증가하는 방안이 요구될 수 있다. 일 실시예에서, 스택된 회로 층들을 포함하는 AP를 안정 적으로 생산하기 위한 방안이 요구될 수 있다. 상술한 바와 같은, 일 실시예에 따른, 3차원 집적 회로(3D- IC)(예, 도 1의 프로세서)는, 기판 (a substrate), 상기 기판 위에 (over) 배치되고, 복수의 제1 회로 요 소들을 포함하는 제1 집적 회로 층(예, 도 1의 제2 회로 층), 상기 제1 집적 회로 층 위에(over) 배치되고, 복수의 제2 회로 요소들을 포함하는 제2 집적 회로 층(예, 도 1의 제1 회로 층) 및 상기 제1 집 적 회로 층 및 상기 제2 집적 회로 층 사이에 배치되고, 복수의 실리콘 관통 비아(through silicon via, TSV)들 (예, 도 1의 TSV들(141, 142))을 포함하는 상호연결(interconnect) 층(예, 도 1의 상호연결 층)을 포함할 수 있다. 상기 복수의 제1 회로 요소들은 제1 신호 타입에 해당하는 복수의 제1 신호 단자(pin)들 및 제2 신호 타입에 해당하는 적어도 하나의 제2 신호 단자를 포함할 수 있다. 상기 복수의 제1 신호 단자들은 제1 직렬화- 비직렬화 (serializer-deserializer, SERDES) 회로(예, 도 1의 제2 SERDES 회로)를 통해 상기 복수의 TSV 들 중 제1 TSV(예, 도 1의 TSV)와 연결될 수 있다. 상기 복수의 제2 회로 요소들은, 상기 복수의 제1 신 호 단자들에 대응하는 복수의 제3 신호 단자들 및 상기 적어도 하나의 제2 신호 단자에 대응하는 적어도 하나의제4 신호 단자를 포함할 수 있다. 상기 제1 TSV는 제2 SERDES 회로(예, 도 1의 제1 SERDES 회로)를 통해 상기 복수의 제3 신호 단자들에 연결될 수 있다. 일 실시예에서, AP 내에 수립된 신호 경로들이 통합될 수 있 다. 일 실시예에서, 전자 장치에 포함된 AP의 수율이 증가될 수 있다. 일 실시예에서, 스택된 회로 층들을 포 함하는 AP가 안정적으로 생산될 수 있다. 예를 들어, 상기 복수의 TSV들은, 상기 제1 SERDES 회로 및 상기 제2 SERDES 회로 사이를 연결하고, 상기 제1 TSV의 특성을 갖도록 구성된, 대체(substitute) TSV(예, 도 4의 TSV)를 포함할 수 있다. 예를 들어, 상기 대체 TSV는, 상기 제1 TSV에 기반하는 연결 상태에 기반하여 동작하도록 구성될 수 있다. 예를 들어, 상기 제1 신호 타입은 제어 신호에 해당할 수 있고, 상기 제2 신호 타입은 데이터 신호에 해당할 수 있다. 예를 들어, 상기 제1 TSV 및 상기 대체 TSV는, 제1 스위칭 회로(예, 도 4의 제2 스위칭 회로)를 통해 상기 제1 SERDES 회로와 연결될 수 있다. 상기 제1 TSV 및 상기 대체 TSV는, 제2 스위칭 회로(예, 도 4의 제1 스위 칭 회로)를 통해 상기 제2 SERDES 회로와 연결되도록 구성될 수 있다. 예를 들어, 상기 적어도 하나의 제1 데이터 신호 단자 및 상기 적어도 하나의 제2 데이터 신호 단자는, 상기 복 수의 TSV들 중 제2 TSV를 통해 직접적으로 연결되도록 구성될 수 있다. 예를 들어, 상기 복수의 제1 신호 단자들은, 인터럽트와 관련된 신호 단자 및 리셋과 관련된 신호 단자를 포함 하도록 구성될 수 있다. 예를 들어, 상기 복수의 제1 신호 단자들에 대응하는 복수의 제어 신호들은, 상이한 타이밍들에서 발생될 수 있 다. 상기 제1 SERDES 회로는, 상기 복수의 제어 신호들을, 지정된(specified) 주기에 기반하여, 상기 제2 SERDES 회로로 송신하도록 구성될 수 있다. 예를 들어, 상기 복수의 제1 회로 요소들은 모뎀을 포함하도록, 구성될 수 있다. 상기 복수의 제2 회로 요소들 은, CPU(central processing unit)(예, 도 3a 내지 도 3c의 CPU)를 포함하도록 구성될 수 있다. 예를 들어, 상기 제1 집적 회로 층의 최소 선폭은, 상기 제2 집적 회로 층의 최소 선폭 보다 클 수 있다. 예를 들어, 상기 제1 SERDES 회로 및 상기 제2 SERDES 회로는, 상기 제1 TSV를 통해 5 mbps 이하의 직렬 통신을 이용하여 통신하도록 구성될 수 있다. 예를 들어, 상기 제1 SERDES 회로 및 상기 제2 SERDES 회로는, 복수의 직렬 통신 프로토콜들 중에서, 상기 복수 의 제1 신호들 각각에 대해 지정된(specified) 직렬 통신 프로토콜에 기반하여 통신하도록 구성될 수 있다. 예를 들어, 상기 제1 TSV는, 상기 복수의 TSV들 중에서 상기 지정된 직렬 통신 프로토콜에 기반하여 선택되도록 구성될 수 있다. 예를 들어, 상기 제1 SERDES 회로는, 저전압의 전력 신호가 상기 제1 회로 요소들로 공급되는 동안, 웨이크-업 상태를 유지하도록 구성될 수 있다. 예를 들어, 상기 제1 SERDES 회로는, 컨트롤러(예, 도 2의 컨트롤러)를 포함할 수 있다. 상기 컨트롤러는, 상기 제1 회로 요소들이 상기 저전압의 상기 전력 신호를 수신하는지 여부에 기반하여, 상기 제1 SERDES 회로 및 상기 제2 SERDES 회로 사이의 통신을 제어하도록 구성될 수 있다. 상술한 바와 같은, 일 실시예에 따른, 전자 장치(예, 도 1의 전자 장치)는, 디스플레이(예, 도 1의 디스플 레이), 안테나, 인쇄 회로 기판(printed circuit board)(예, 도 1의 PCB), 상기 인쇄 회로 기판 상 에 배치되는 제1 집적 회로 및 상기 인쇄 회로 기판 상에 배치되고, 상기 제1 집적 회로와 전기적으로 연결되는 제2 집적 회로를 포함할 수 있다. 상기 제2 집적 회로는, 복수의 제1 회로 요소들을 포함하는 제1 회로 층, 상 기 제1 회로 층 위에(over) 배치되고, 복수의 제2 회로 요소들을 포함하는 제2 회로 층 및 상기 제1 회로 층 및 상기 제2 회로 층 사이에 배치되고, 복수의 관통 실리콘 비아들(through silicon vias, TSVs)을 포함하는 상호 연결 층을 포함할 수 있다. 상기 복수의 제1 회로 요소들은, 제1 신호 타입에 해당하는 복수의 제1 신호 단자 들 및 제2 신호 타입에 해당하는 적어도 하나의 제2 신호 단자를 포함할 수 있다. 상기 복수의 제1 신호 단자 들은, 제1 직렬화-비직렬화(serializer-deserializer, SERDES) 회로를 통해 상기 복수의 TSV들 중 제1 TSV와 연결될 수 있다. 상기 복수의 제2 회로 요소들은, 상기 복수의 제1 신호 단자들에 대응하는 복수의 제3 제어신호 단자들 및 상기 적어도 하나의 제2 신호 단자에 대응하는 적어도 하나의 제4 신호 단자를 포함할 수 있다. 상기 제1 TSV는, 상기 제2 SERDES 회로를 통해 상기 복수의 제3 제어 신호 단자들에 연결될 수 있다. 예를 들어, 상기 복수의 TSV들은, 상기 제1 SERDES 회로 및 상기 제2 SERDES 회로 사이를 연결하고, 상기 제1 TSV와 실질적으로 동일한 신호를 송신하는 제2 TSV를 포함할 수 있다. 예를 들어, 상기 적어도 하나의 제2 신호 단자 및 상기 적어도 하나의 제4 신호 단자는, 상기 복수의 TSV들 중 제3 TSV를 통해 직접적으로 연결될 수 있다. 상술한 바와 같은, 일 실시예에 따른, 집적 회로는, 제1 최소 회로 선폭에 대응하는 복수의 제1 회로 요소들을 포함하는 제1 집적 회로 층, 상기 제1 집적 회로 층 위에(over) 배치되고, 상기 제1 최소 회로 선폭 보다 작은 제2 최소 회로 선폭에 대응하는 복수의 제2 회로 요소들을 포함하는 제2 집적 회로 층 및 상기 제1 집적 회로 층 및 상기 제2 집적 회로 층을 전기적으로 연결하는 복수의 비아들(vias)을 포함할 수 있다. 상기 제1 집적 회로 층은, 상기 복수의 제1 회로 요소들을 상기 복수의 비아들 중 일부인 제1 비아에 연결하는 제1 직렬화-비 직렬화(serializer-deserializer, SERDES) 회로를 포함할 수 있다. 상기 제2 집적 회로 층은, 상기 제1 비아 를 상기 복수의 제2 회로 요소들에 연결하는 제2 SERDES 회로를 포함할 수 있다. 예를 들어, 상기 복수의 제1 회로 요소들은, 복수의 제어 신호 단자들을 포함할 수 있다. 상기 복수의 제어 신 호 단자들에 대응하는 복수의 제어 신호들이, 직렬 통신 프로토콜에 기반하여 상기 제1 비아를 통해 송신되도록 구성될 수 있다. 예를 들어, 상기 집적 회로는, 상기 제1 비아와 실질적으로 동일한 신호를 송신하도록 구성된 제2 비아를 포함 할 수 있다. 상기 제2 비아는, 상기 제1 SERDES 회로 및 상기 제2 SERDES 회로 사이에 배치되도록 구성될 수 있다. 상술한 바와 같은, 일 실시예에 따른, 어플리케이션 프로세서(application processor, AP)(예, 도 1 내지 도 5 의 프로세서)는, 제1 전자 부품(예, 도 1의 회로), 적어도 하나의 제2 전자 부품, 및 상기 제1 전자 부품 및 상기 적어도 하나의 제2 전자 부품을 포함하는 제3 전자 부품들 각각에 연결된 제1 SERDES(serializer- deserializer) 전자 부품(예, 도 1의 제1 SERDES 회로)을 포함하는 제1 회로 층(예, 도 1의 제1 회로 층 ), 제4 전자 부품(예, 도 1의 제2 회로) 및 상기 제4 전자 부품과 연결된 제2 SERDES 전자 부품(예, 도 1의 제2 SERDES 회로)을 포함하는 제2 회로 층(예, 도 1의 제2 회로 층), 상기 제1 회로 층 및 상기 제2 회로 층 사이에 배치된 상호연결(interconnect) 층(예, 도 1의 상호연결 층)을 포함할 수 있다. 상기 상호연결 층은 상기 제4 전자 부품에 상기 제1 전자 부품을 연결하는 제1 TSV(through silicon via)(예, 도 1의 TSV) 및 상기 제2 SERDES 전자 부품에 상기 제1 SERDES 전자 부품을 연결하는 제2 TSV(예, 도 1의 TSV)를 포함하는 TSV들을 포함할 수 있다. 상기 제1 전자 부품은, 상기 상호연결 층 내 상기 제1 TSV를 통하여, 상기 제4 전자 부품으로 제1 타입의 신호를 송신할 수 있다. 상기 제1 전자 부품은, 상기 제4 전자 부 품으로 제2 타입의 신호를 송신하기 위하여, 상기 제1 SERDES 전자 부품으로 상기 제2 타입의 신호를 송신할 수 있다. 상기 제1 SERDES 전자 부품은, 상기 적어도 하나의 제2 전자 부품으로부터 송신된 적어도 하나의 신호와 함께 상기 제2 타입의 상기 신호의 직렬화를 수행할 수 있다. 상기 제1 SERDES 전자 부품은, 상기 직렬화에 기 반하여 획득된 신호를, 상기 제2 TSV를 통하여 상기 제2 SERDES 전자 부품으로 송신할 수 있다. 상기 제2 SERDES 전자 부품은, 상기 제2 TSV를 통하여 송신된 상기 신호의 역직렬화에 기반하여, 상기 제4 전자 부품으로 송신될 상기 제2 타입의 상기 신호를 획득하도록, 구성될 수 있다. 예를 들어, 상기 제1 SERDES 전자 부품은, 상기 제2 타입의 상기 신호에 포함된, 상기 제1 전자 부품의 상태를 나타내는 하나 이상의 비트들을 저장하도록 구성된, 버퍼(예, 도 2의 버퍼)를 포함할 수 있다. 예를 들어, 상기 제1 SERDES 전자 부품은, 상기 하나 이상의 비트들, 및 상기 적어도 하나의 제2 전자 부품으로 부터 송신된 상기 적어도 하나의 신호에 포함된 적어도 하나의 비트에 대한 직렬화를 수행하여, 복수의 비트들 의 시퀀스를 생성하도록, 구성될 수 있다. 상기 제1 SERDES 전자 부품은, 상기 시퀀스를 포함하는 상기 신호를, 상기 제2 TSV를 통해 상기 제2 SERDES 전자 부품으로 송신하도록 구성될 수 있다. 예를 들어, 상기 제1 SERDES 전자 부품은, 지정된 시간 구간 내에서 상기 제3 전자 부품들로부터 획득된 적어도 하나의 비트를, 상기 버퍼에 저장하도록, 구성될 수 있다. 상기 제1 SERDES 전자 부품은, 상기 지정된 시간 구간의 만료(expiration)에 기반하여, 상기 버퍼에 저장된 상기 적어도 하나의 비트에 대한 직렬화를 수행하도록 구성될 수 있다. 예를 들어, 상기 제2 SERDES 전자 부품은, 상기 제4 전자 부품으로부터 송신된 상기 제2 타입의 신호에 기반하 여, 상기 제2 TSV를 통하여 상기 제1 SERDES 전자 부품으로 송신될 신호를 생성하도록 구성될 수 있다. 예를 들어, 상기 제2 SERDES 전자 부품은, 상기 제2 회로 층에 포함된, 상기 제4 전자 부품을 포함하는 제5 전 자 부품들 각각에 연결될 수 있다. 상기 제2 SERDES 전자 부품은, 상기 제5 전자 부품들로부터 송신된 상기 제 2 타입의 신호들의 직렬화에 기반하여, 상기 제1 SERDES 전자 부품으로 송신될 상기 신호를 생성하도록 구성될 수 있다. 예를 들어, 상기 제2 SERDES 전자 부품은, 상기 제4 전자 부품으로부터, CPU(central processing unit)(예, 도 3a 내지 도 3c의 CPU)인 상기 제1 전자 부품으로 상기 제4 전자 부품의 상태 또는 상기 제4 전자 부품과 관련된 인터럽트(interrupt) 중 적어도 하나를 알리기 위한 상기 제2 타입의 상기 신호를 수신하도록 구성될 수 있다. 예를 들어, 상기 제2 SERDES 전자 부품은, 상기 역직렬화에 기반하여, 상기 제2 TSV를 통하여 송신된 상기 신호 내에서 상기 복수의 비트들 각각의 자리(digit)에 기반하여, 상기 제4 전자 부품을 포함하는 상기 제2 회로 층 상의 제5 전자 부품들 각각으로 상기 복수의 비트들을 송신하도록 구성될 수 있다. 예를 들어, 상기 제1 회로 층은, 상기 제2 회로 층에 포함된 회로 요소들(circuit elements)의 최소 사이즈 보 다 작은 사이즈를 가지는 회로 요소를 포함하도록 구성될 수 있다. 예를 들어, 상기 제1 SERDES 전자 부품은, 상기 직렬화에 기반하여 획득되고, BMC(bi-phase mark coding) 방식 (scheme)에 기반하여 인코딩된, 상기 신호를, 상기 제2 TSV를 통하여 상기 제2 SERDES 전자 부품으로 송신하도 록 구성될 수 있다. 예를 들어, 상기 제2 TSV는, 300 kbps를 포함하는 제1 데이터-레이트(data-rate) 범위 내에서 상기 신호를 송신 하도록 구성될 수 있다. 상기 제1 TSV는, 상기 제1 데이터 레이트 범위를 초과하는 제2 데이터-레이트 범위 내 에서 상기 제1 타입의 상기 신호를 송신하도록 구성될 수 있다. 예를 들어, 상기 상호연결 층은, 제3 TSV(예, 도 4의 TSV), 상기 제2 TSV 또는 상기 제3 TSV 중에서, 상 기 제2 TSV의 일 단(an end)을 상기 제1 SERDES 전자 부품에 연결하도록 구성된 제1 스위칭 전자 부품(예, 도 4 의 제1 스위칭 회로) 및 상기 제2 TSV 또는 상기 제3 TSV 중에서, 상기 제2 TSV의 타 단(another end)을 상기 제2 SERDES 전자 부품에 연결하도록 구성된 제2 스위칭 전자 부품(예, 도 4의 제2 스위칭 회로)을 포 함하도록 구성될 수 있다. 예를 들어, 상기 제1 전자 부품은, 데이터를 포함하는 상기 제1 타입의 상기 신호를, 상기 제1 TSV를 통하여 상 기 제4 전자 부품으로 송신하도록 구성될 수 있다. 상기 제1 전자 부품은, 상기 제4 전자 부품에 포함된 컨트 롤러를 제어하기 위한 상기 제2 타입의 상기 신호를, 상기 제1 SERDES 전자 부품으로 송신하도록 구성될 수 있 다. 예를 들어, 상기 제4 전자 부품은, 상기 제1 타입의 상기 신호에 기반하여, 상기 어플리케이션 프로세서에 연결 된 휘발성 메모리(volatile memory)로 상기 데이터를 송신하도록 구성될 수 있다. 예를 들어, 상기 제4 전자 부품의 상기 컨트롤러는, GPIO(general purpose input output)에 기반하는 상기 제2 타입의 상기 신호를 수신하도록 구성될 수 있다. 상술한 바와 같은, 일 실시예에 따른, 어플리케이션 프로세서(application processor, AP)는, 제1 전자 부품 (electronic component) 및 상기 제1 전자 부품을 포함하는 복수의 제2 전자 부품들 및 상기 복수의 제2 전자 부품들 각각에 연결된 제1 SERDES(serializer-deserializer) 전자 부품을 포함하는 제1 회로 층, 제3 전자 부 품 및 상기 제3 전자 부품과 연결된 제2 SERDES 전자 부품을 포함하는 제2 회로 층, 상기 제1 회로 층 및 상기 제2 회로 층 사이에 배치된 상호연결(interconnect) 층을 포함할 수 있다. 상기 상호연결 층은, 상기 제3 전자 부품에 상기 제1 전자 부품을 직접적으로 연결하도록 구성되고, 상기 제1 전자 부품으로부터 상기 제3 전자 부 품으로 제1 타입의 신호를 송신하도록 구성된, 제1 TSV(through silicon via)를 포함할 수 있다. 상기 상호연 결 층은, 상기 제2 SERDES 전자 부품에 상기 제1 SERDES 전자 부품을 연결하도록 구성되고, 상기 제1 SERDES 전자 부품의 직렬화에 기반하는 제2 타입의 신호를 송신하도록 구성된, 제2 TSV를 포함할 수 있다. 상기 제2 TSV 를 통하여 송신되는 상기 제2 타입의 상기 신호는, 상기 제1 전자 부품에 의해 제공된 적어도 하나의 비트를 포 함하는, 상기 직렬화에 기반하는 상기 복수의 제2 전자 부품들의 비트들의 시퀀스를 포함할 수 있다. 예를 들어, 상기 제1 SERDES 전자 부품은, 상기 복수의 제2 전자 부품들 각각으로부터 송신된 비트들을 저장하 도록 구성된, 버퍼를 포함할 수 있다. 상기 제1 SERDES 전자 부품은, 지정된 시간 구간 동안 상기 버퍼 내에 저장된 상기 비트들의 상기 직렬화에 기반하여, 상기 제2 TSV를 통해 상기 제2 SERDES 전자 부품으로 송신될 상 기 제2 타입의 상기 신호에 포함될 복수의 비트들을 획득하도록 구성될 수 있다. 예를 들어, 상기 제1 SERDES 전자 부품은, 상기 제2 TSV를 통하여 상기 제2 SERDES 전자 부품으로부터 상기 제2 타입의 신호를 수신하는 것에 응답하여, 상기 수신된 상기 제2 타입의 상기 신호에 대한 역직렬화를 수행하여, 상기 복수의 제2 전자 부품들 각각으로 제공될 적어도 하나의 비트를 획득하도록 구성될 수 있다. 예를 들어, CPU(central processing unit)인 상기 제1 전자 부품은, 데이터를 포함하는 상기 제1 타입의 상기 신호를, 상기 제1 TSV를 통하여 상기 제3 전자 부품으로 송신하도록 구성될 수 있다. 상기 제1 전자 부품은, 상기 제3 전자 부품의 컨트롤러를 제어하기 위한 상기 제2 타입의 상기 신호를, 상기 제1 SERDES 전자 부품으로 송신하도록 구성될 수 있다. 상술한 바와 같은, 일 실시예에 따른, 전자 장치(electronic device)는, 메모리 및 어플리케이션 프로세서 (application processor, AP)를 포함할 수 있다. 상기 AP는, CPU(central processing unit)를 포함하는 복수 의 전자 부품들 및 상기 복수의 전자 부품들 각각에 연결된 제1 SERDES(serializer-deserializer) 전자 부품을 포함하는 제1 회로 층, 상기 메모리와 통신하기 위한 메모리 인터페이스 전자 부품 및 제2 SERDES 전자 부품을 포함하는 제2 회로 층, 상기 제1 회로 층 및 상기 제2 회로 층 사이에 배치된 상호연결(interconnect) 층을 포 함할 수 있다. 상기 상호연결 층은, 상기 제1 회로 층의 상기 CPU 및 상기 메모리 인터페이스 전자 부품을 직 접적으로 연결하도록 구성된, 제1 TSV(through silicon via)를 포함할 수 있다. 상기 상호연결 층은, 상기 제1 SERDES 전자 부품 및 상기 제2 SERDES 전자 부품을 연결하도록 구성된, 제2 TSV를 포함할 수 있다. 상기 CPU는, 상기 제1 TSV를 통하여 상기 메모리 인터페이스 전자 부품으로, 상기 메모리 내에 저장될 데이터를 포함 하는 데이터 신호를 송신하도록, 구성될 수 있다. 상기 CPU는, 상기 제1 SERDES 전자 부품으로, 상기 데이터가 상기 메모리로 송신되도록, 상기 메모리 인터페이스 전자 부품을 제어하는 제어 신호를 송신하도록 구성될 수 있다. 예를 들어, 상기 제1 SERDES 전자 부품은, 상기 복수의 전자 부품들로부터 획득된 제어 신호들에 대한 직렬화를 수행하여, 상기 제어 신호들에 포함된 비트들의 시퀀스를 포함하는 신호를 획득하도록, 구성될 수 있다. 상기 제1 SERDES 전자 부품은, 상기 제2 TSV를 통하여 상기 제2 SERDES 전자 부품으로, 상기 시퀀스를 포함하는 상기 신호를 송신하도록 구성될 수 있다. 예를 들어, 상기 제1 SERDES 전자 부품은, BMC(bi-phase mark coding) 방식(scheme)에 기반하여 상기 시퀀스를 포함하는 상기 신호를 송신하도록 구성될 수 있다. 예를 들어, 상기 제1 SERDES 전자 부품은, 상기 제2 TSV를 통하여 상기 제2 SERDES 전자 부품으로부터 송신된 신호를 수신하는 것에 기반하여, 상기 수신된 신호에 포함된 비트들의 역직렬화에 기반하여, 상기 CPU로 송신될 적어도 하나의 비트를 획득하도록 구성될 수 있다. 예를 들어, 상기 데이터 신호는, 상기 제1 TSV 내에서, 상기 제2 TSV에 의해 지원되는 제2 데이터-레이트를 초 과하는 제1 데이터-레이트에 기반하여 송신되도록 구성될 수 있다. 예를 들어, 상기 복수의 전자 부품들은, 상기 제2 회로 층의 상기 메모리 인터페이스 전자 부품에 포함된 회로 요소들(circuit elements)의 최소 사이즈 보다 작은 사이즈를 가지는 회로 요소를 포함하도록 구성될 수 있다. 상술한 바와 같은, 일 실시예에 따른, 프로세싱 칩 부품(processing chip component)은, 제1 회로, 제2 회로 및 상기 제1 회로 및 상기 제2 회로와 연결된 제1 SERDES(serializer-deserializer) 회로를 포함하는 제1 다이 (die)를 포함할 수 있다. 상기 프로세싱 칩 부품은, 제3 회로, 제4 회로 및 상기 제3 회로 및 상기 제4 회로와 연결된 제2 SERDES 회로를 포함하는 제2 다이를 포함할 수 있다. 상기 프로세싱 칩 부품은, 상기 제1 다이 및상기 제2 다이 사이에 배치된 상호연결(interconnect) 층을 포함할 수 있다. 상기 상호연결 층은, 상기 제1 회 로 및 상기 제3 회로 사이의 제1 신호 경로, 상기 제1 회로 및 상기 제4 회로 사이의 제2 신호 경로, 상기 제2 회로 및 상기 제3 회로 사이의 제3 신호 경로, 상기 제2 회로 및 상기 제4 회로 사이의 제4 신호 경로를 제공하 기 위하여, 상기 제1 SERDES 회로 및 상기 제2 SERDES 회로 사이를 연결하는, 제1 관통 실리콘 비아(through silicon via, TSV)를 포함할 수 있다. 예를 들어, 상기 상호연결 층은, 상기 제1 회로 및 상기 제3 회로를 연결하는 제2 TSV를 포함할 수 있다. 상기 제1 회로는, 상기 상호연결 층 내 상기 제2 TSV를 통하여 상기 제3 회로로 제1 타입의 신호를 송신하도록, 구성 될 수 있다. 상기 제1 회로는, 상기 제3 회로로 제2 타입의 신호를 송신하기 위하여, 상기 제1 SERDES 회로로, 상기 제2 타입의 상기 신호를 송신하도록 구성될 수 있다. 상기 제1 SERDES 회로는, 상기 제2 타입의 상기 신 호 및 상기 제2 회로로부터 송신된 신호의 직렬화를 수행하도록, 구성될 수 있다. 상기 제1 SERDES 회로는, 상 기 제1 TSV를 통하여 상기 제2 SERDES 회로로, 상기 직렬화에 기반하여 획득된 신호를 송신하도록 구성될 수 있 다. 상기 제2 SERDES 회로는, 상기 제1 TSV를 통하여 송신된 상기 신호의 역직렬화(deserialization)에 기반하 여, 상기 제3 회로로 송신될 상기 제2 타입의 상기 신호를 획득하도록 구성될 수 있다. 예를 들어, 상기 제1 타입의 상기 신호는, 상기 제3 회로로 입력될 데이터 신호를 포함할 수 있다. 상기 제2 타입의 상기 신호는, 상기 제3 회로에 대응하는 제어 신호를 포함할 수 있다. 예를 들어, 제1 SERDES 회로는, 상기 제1 회로 및 상기 제2 회로로부터 수신되고, 상기 제1 신호 경로, 상기 제 2 신호 경로, 상기 제3 신호 경로 및 상기 제4 신호 경로 각각에 대응하는, 비트들을 저장하기 위한 버퍼를 포 함할 수 있다. 상기 제1 SERDES 회로는, 상기 버퍼에 저장된 상기 비트들에 대한 직렬화를 수행하여, 상기 제1 TSV를 통해 상기 제2 다이로 송신될 신호에 포함될 상기 비트들의 시퀀스를 생성하기 위한 컨트롤러를 포함할 수 있다. 예를 들어, 상기 제1 SERDES 회로는, 지정된 시간 구간 내에서 상기 제1 회로 및 상기 제2 회로로부터 획득된 상기 비트들을, 상기 버퍼에 저장하도록, 구성될 수 있다. 상기 제1 SERDES 회로는, 상기 지정된 시간 구간의 만료(expiration)에 기반하여, 상기 버퍼에 저장된 상기 비트들에 대한 직렬화를 수행하도록 구성될 수 있다. 예를 들어, 상기 제1 회로는, CPU(central processing unit) 회로에 대응하고, 상기 제2 회로는, GPU(graphic processing unit) 회로에 대응할 수 있다. 예를 들어, 상기 제3 회로는, ISP(image signal processor) 회로에 대응할 수 있다. 상기 제4 회로는, 디스플 레이 컨트롤러 회로에 대응할 수 있다. 예를 들어, 상기 상호연결 층은, 상기 제1 SERDES 회로와 연결된 제1 신호 단자를 포함하는, 상기 CPU 회로의 제2 신호 단자에 연결된 제2 TSV를 포함할 수 있다. 상기 ISP 회로는, 상기 제2 TSV와 전기적으로 연결된 제3 신호 단자를 포함할 수 있다. 예를 들어, 상기 CPU 회로는, 상기 ISP 회로로부터 데이터를 요청하기 위한 제어 신호를, 상기 제1 신호 단자를 통해 상기 제1 SERDES 회로로 송신하도록, 구성될 수 있다. 상기 CPU 회로는, 상기 제2 TSV에 연결된 상기 제2 신호 단자를 통하여, 상기 ISP 회로로부터, 상기 제어 신호에 대응하는 상기 데이터를 수신하도록 구성될 수 있 다. 예를 들어, 상기 제3 회로는, 상기 프로세싱 칩 부품에 연결된 메모리와 통신하기 위한 메모리 인터페이스 회로 에 대응할 수 있다. 상기 제4 회로는, NPU(neural processing unit) 회로에 대응할 수 있다. 예를 들어, 상기 제2 SERDES 회로는, 상기 제3 회로 및 상기 제4 회로로부터 송신된 신호들의 직렬화에 기반하 여, 상기 제1 TSV를 통하여 상기 제1 SERDES 회로로 송신될 신호를 생성하도록 구성될 수 있다. 예를 들어, 상기 제2 SERDES 회로는, 상기 제3 회로로부터, CPU(central processing unit) 회로인 상기 제1 회 로로 상기 제3 회로의 상태 또는 상기 제3 회로와 관련된 인터럽트(interrupt) 중 적어도 하나를 알리기 위한 상기 신호를 수신하도록 구성될 수 있다. 예를 들어, 상기 제2 SERDES 전자 부품은, 역직렬화에 기반하여, 상기 제1 TSV를 통하여 송신된 신호 내에서 복 수의 비트들 각각의 자리(digit)에 기반하여, 상기 제1 신호 경로, 상기 제2 신호 경로, 상기 제3 신호 경로 및 상기 제4 신호 경로 각각에 대응하는 적어도 하나의 비트를 획득하도록 구성될 수 있다. 예를 들어, 상기 제1 다이는, 상기 제2 다이에 포함된 회로 요소들(circuit elements)의 최소 사이즈 보다 작은 사이즈를 가지는 회로 요소를 포함하도록 구성될 수 있다. 예를 들어, 상기 제1 SERDES 회로는, 상기 직렬화에 기반하여 획득되고, BMC(bi-phase mark coding) 방식 (scheme)에 기반하여 인코딩된, 상기 신호를, 상기 제1 TSV를 통하여 상기 제2 SERDES 회로로 송신하도록 구성 될 수 있다. 예를 들어, 상기 제1 TSV는, 300 kbps를 포함하는 제1 데이터-레이트(data-rate) 범위 내에서 신호를 송신하도 록 구성될 수 있다. 상기 상호연결 층은, 상기 제1 데이터 레이트 범위를 초과하는 제2 데이터-레이트 범위 내 에서 신호를 송신하도록 구성된, 제2 TSV를 포함할 수 있다. 예를 들어, 상기 상호연결 층은, 중복(redundant) TSV를 포함할 수 있다. 상기 상호연결 층은, 상기 제1 TSV 또는 상기 중복 TSV 중에서, 상기 제1 TSV의 일 단(an end)을 상기 제1 SERDES 회로에 연결하도록 구성된 제1 스위칭 회로를 포함할 수 있다. 상기 상호연결 층은, 상기 제1 TSV 또는 상기 중복 TSV 중에서, 상기 제1 TSV 의 타 단(another end)을 상기 제2 SERDES 회로에 연결하도록 구성된 제2 스위칭 회로를 포함하도록 구성될 수 있다. 예를 들어, 상기 제1 회로는, 데이터를 포함하는 제1 타입의 신호를, 상기 상호연결 층에 포함된 제2 TSV를 통 하여 상기 제3 회로로 송신하도록 구성될 수 있다. 상기 제1 회로는, 상기 제3 신호 경로를 통하여 상기 제3 회로에 포함된 컨트롤러를 제어하기 위한 제2 타입의 신호를 송신하기 위하여, 상기 제1 SERDES 회로로, 상기 제2 타입의 상기 신호를 송신하도록 구성될 수 있다. 예를 들어, 상기 제1 SERDES 회로는, GPIO(general purpose input output)에 기반하는 신호를, 상기 제1 TSV를 통하여 상기 제2 SERDES 회로로 송신하도록 구성될 수 있다. 상술한 바와 같은, 일 실시예에 따른, 프로세싱 칩 부품은, 제1 회로, 제2 회로 및 상기 제1 회로 및 상기 제2 회로와 연결된 제1 SERDES 회로를 포함하는 제1 다이를 포함할 수 있다. 상기 프로세싱 칩 부품은, 제3 회로, 제4 회로 및 상기 제3 회로 및 상기 제4 회로와 연결된 제2 SERDES 회로를 포함하는 제2 다이를 포함할 수 있다. 상기 프로세싱 칩 부품은, 상기 제1 다이 및 상기 제2 다이 사이에 배치된 상호연결(interconnect) 층을 포함할 수 있다. 상기 상호연결 층은, 상기 제3 회로에 상기 제1 회로를 직접적으로 연결하도록 구성되고, 상 기 제1 회로로부터 상기 제3 회로로 제1 타입의 신호를 송신하도록 구성된, 제1 TSV(through silicon via)를 포 함할 수 있다. 상기 상호연결 층은, 상기 제2 SERDES 회로에 상기 제1 SERDES 회로를 연결하도록 구성되고, 상 기 제1 SERDES 회로의 직렬화에 기반하는 제2 타입의 신호를 송신하도록 구성된, 제2 TSV를 포함할 수 있다. 상기 제2 TSV를 통하여 송신되는 상기 제2 타입의 상기 신호는, 상기 제1 회로에 의해 제공된 적어도 하나의 비 트 및 상기 제2 회로에 의해 제공된 적어도 하나의 비트의 시퀀스를 포함할 수 있다. 상술한 바와 같은, 일 실시예에 따른, 전자 장치(electronic device)는, 메모리 및 프로세서를 포함할 수 있다. 상기 프로세서는, CPU(central processing unit)를 포함하는 복수의 회로들 및 상기 복수의 회로들 각각에 연결 된 제1 SERDES(serializer-deserializer) 회로를 포함하는 제1 다이를 포함할 수 있다. 상기 프로세서는, 상 기 메모리와 통신하기 위한 메모리 인터페이스 회로 및 제2 SERDES 회로를 포함하는 제2 다이를 포함할 수 있다. 상기 프로세서는, 상기 제1 다이 및 상기 제2 다이 사이에 배치된 상호연결(interconnect) 층을 포함할 수 있다. 상기 상호연결 층은, 상기 제1 다이의 상기 CPU 및 상기 메모리 인터페이스 회로를 직접적으로 연결 하도록 구성된, 제1 TSV(through silicon via)를 포함할 수 있다. 상기 상호연결 층은, 상기 제1 SERDES 회로 및 상기 제2 SERDES 회로를 연결하도록 구성된, 제2 TSV를 포함할 수 있다. 상기 CPU는, 상기 제1 TSV를 통하 여 상기 메모리 인터페이스 회로로, 상기 메모리 내에 저장될 데이터를 포함하는 데이터 신호를 송신하도록, 구 성될 수 있다. 상기 CPU는, 상기 제1 SERDES 회로로, 상기 데이터가 상기 메모리로 송신되도록, 상기 메모리 인터페이스 회로를 제어하는 제어 신호를 송신하도록 구성될 수 있다. 이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 프로세서, 콘트롤 러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터,FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령 (instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상 의 소프트웨어 어플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접 근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명"}
{"patent_id": "10-2023-0131212", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다. 소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로 (collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처 리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 컴퓨터 저장 매체 또는 장치에 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되 어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다. 실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판 독 가능 매체에 기록될 수 있다. 이때, 매체는 컴퓨터로 실행 가능한 프로그램을 계속 저장하거나, 실행 또는 다운로드를 위해 임시 저장하는 것일 수도 있다. 또한, 매체는 단일 또는 수 개의 하드웨어가 결합된 형태의 다 양한 기록수단 또는 저장수단일 수 있는데, 어떤 컴퓨터 시스템에 직접 접속되는 매체에 한정되지 않고, 네트워 크 상에 분산 존재하는 것일 수도 있다. 매체의 예시로는, 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체, CD-ROM 및 DVD와 같은 광기록 매체, 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체 (magneto-optical medium), 및 ROM, RAM, 플래시 메모리 등을 포함하여 프로그램 명령어가 저장되도록 구성된 것이 있을 수 있다. 또한, 다른 매체의 예시로, 어플리케이션을 유통하는 앱 스토어나 기타 다양한 소프트웨어 를 공급 내지 유통하는 사이트, 서버 등에서 관리하는 기록매체 내지 저장매체도 들 수 있다."}
{"patent_id": "10-2023-0131212", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가 진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다 른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태 로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한 다. 도면 도면1 도면2 도면3a 도면3b 도면3c 도면4 도면5 도면6 도면7"}
{"patent_id": "10-2023-0131212", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은, 일 실시예에 따른, 어플리케이션 프로세서(application processor, AP)를 포함하는 전자 장치의 예시적 인 하드웨어 구성을 도시한다. 도 2는, 일 실시예에 따른, AP에 포함된 상호연결 층(interconnect layer)의 예시적인 구조를 도시한다. 도 3a, 도 3b 및 도 3c는, 상호연결 층에 의해 연결된 복수의 회로 층들(circuit layers)을 포함하는 AP의 일 실시예를 도시한다. 도 4는, 일 실시예에 따른, AP에 포함된 상호연결 층의 예시적인 구조를 도시한다. 도 5는, 복수의 유선 통신 프로토콜들을 지원하기 위한 상호연결 층의 예시적인 구조를 도시한다. 도 6은, BMC(bi-phase mark coding) 방식(scheme)에 기반하여 상호연결 층에서 송신되는 전기 신호에 대한 예 시적인 타이밍 도면이다. 도 7은, 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다."}
