<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:48.1848</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.06</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0133831</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY APPARATUS</inventionTitleEng><openDate>2025.04.16</openDate><openNumber>10-2025-0051015</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3208</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/124</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치가 제공된다. 표시 장치는 기판, 회로층, 및 소자층을 포함한다. 상기 회로층은, 제1 방향 및 제2 방향으로 배열되는 발광 화소 구동부들; 상기 발광 화소 구동부들에 데이터 신호를 전달하는 데이터 배선들; 표시 구동 회로로부터 공급된 데이터 먹스 신호에 기초하여 상기 데이터 배선들의 데이터 신호를 출력하는 디먹스 회로들; 및 상기 표시 구동 회로와 상기 디먹스 회로들 사이에 전기적으로 연결되며, 상기 디먹스 회로들의 데이터 먹스 신호를 각각 전달하는 데이터 전달 배선들을 포함한다. 상기 데이터 전달 배선들은, 상기 제1 방향에서 상기 기판의 가장자리와 인접하게 배치된 제1 디먹스 회로와 전기적으로 연결되는 제1 데이터 전달 배선; 및 상기 제1 방향에서 상기 제1 디먹스 회로에 비해 상기 기판의 가장자리로부터 멀리 이격된 제2 디먹스 회로와 전기적으로 연결되는 제2 데이터 전달 배선을 포함한다. 상기 제2 데이터 전달 배선은 상기 서브 영역에 배치된 경로 보상 커패시터와 전기적으로 연결된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판, 상기 기판 상에 배치되는 회로층, 및 상기 회로층 상에 배치되는 소자층을 포함하고,상기 기판은, 발광 영역들이 배열된 표시 영역 및 상기 표시 영역의 주변에 배치되는 비표시 영역을 포함한 메인 영역과, 상기 메인 영역의 일측에서 돌출되는 서브 영역을 포함하며,상기 소자층은, 상기 발광 영역들에 각각 배치되는 발광 소자들을 포함하고,상기 회로층은,상기 발광 소자들과 각각 전기적으로 연결되고 제1 방향 및 제2 방향으로 배열되는 발광 화소 구동부들;상기 제2 방향으로 연장되고, 상기 발광 화소 구동부들에 데이터 신호를 전달하는 데이터 배선들;표시 구동 회로로부터 공급된 데이터 먹스 신호에 기초하여 상기 데이터 배선들의 데이터 신호를 출력하며, 상기 비표시 영역에 배치되는 디먹스 회로들; 및상기 표시 구동 회로와 상기 디먹스 회로들 사이에 전기적으로 연결되며, 상기 디먹스 회로들의 데이터 먹스 신호를 각각 전달하는 데이터 전달 배선들을 포함하며,상기 데이터 전달 배선들은,상기 제1 방향에서 상기 기판의 가장자리와 인접하게 배치된 제1 디먹스 회로와 전기적으로 연결되는 제1 데이터 전달 배선; 및 상기 제1 방향에서 상기 제1 디먹스 회로에 비해 상기 기판의 가장자리로부터 멀리 이격된 제2 디먹스 회로와 전기적으로 연결되는 제2 데이터 전달 배선을 포함하고,상기 제2 데이터 전달 배선은 상기 서브 영역에 배치된 경로 보상 커패시터와 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 데이터 배선들은,상기 제1 디먹스 회로의 디먹스 출력 배선들과 전기적으로 연결되는 제1 데이터 배선들; 및상기 제2 디먹스 회로의 디먹스 출력 배선들과 전기적으로 연결되는 제2 데이터 배선들을 포함하며,상기 회로층은,상기 제2 방향으로 연장되며, 상기 제2 데이터 배선들 중 하나와 짝을 이루고, 상기 제1 데이터 전달 배선과 전기적으로 연결되는 제1 우회 보조 배선;상기 제1 방향으로 연장되고, 상기 제1 우회 보조 배선과 전기적으로 연결되는 제2 우회 보조 배선;상기 제2 방향으로 연장되며, 상기 제1 데이터 배선들 중 하나와 짝을 이루고, 상기 제2 우회 보조 배선과 전기적으로 연결되는 제3 우회 보조 배선; 및상기 비표시 영역에 배치되고, 상기 제3 우회 보조 배선과 상기 제1 디먹스 회로 사이를 전기적으로 연결하는 입력 보조 배선을 더 포함하고,상기 제2 데이터 전달 배선은 상기 제2 디먹스 회로와 직접 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 서브 영역은, 구부러진 형태로 변형되는 벤딩 영역과, 상기 메인 영역과 상기 벤딩 영역의 일측 사이에 배치되는 제1 서브 영역과, 상기 벤딩 영역의 다른 일측과 연결되는 제2 서브 영역을 포함하고,상기 표시 구동 회로는 상기 제2 서브 영역에 배치되며,상기 회로층은, 상기 제2 서브 영역에 배치된 신호 패드들 중 일부로부터 상기 벤딩 영역으로 연장되는 전원 패드 배선을 더 포함하고,상기 데이터 전달 배선들 각각은,상기 제2 서브 영역에 배치되고, 상기 표시 구동 회로에서 상기 벤딩 영역으로 연장되는 데이터 출력 배선;상기 벤딩 영역에 배치되고, 상기 데이터 출력 배선과 전기적으로 연결되는 데이터 벤딩 배선; 및상기 제1 서브 영역 및 상기 비표시 영역에 배치되고, 상기 데이터 벤딩 배선과 전기적으로 연결되는 데이터 입력 배선을 포함하고,상기 경로 보상 커패시터는 상기 제2 데이터 전달 배선의 데이터 출력 배선과 상기 전원 패드 배선 사이에 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 데이터 전달 배선들은,상기 제1 방향에서 상기 제2 디먹스 회로에 비해 상기 기판의 가장자리로부터 멀리 이격된 제3 디먹스 회로와 전기적으로 연결되는 제3 데이터 전달 배선을 더 포함하고,상기 제2 데이터 전달 배선의 데이터 출력 배선은 제1 경로 보상 커패시터와 전기적으로 연결되며,상기 제3 데이터 전달 배선의 데이터 출력 배선은 상기 서브 영역에 배치되고 상기 제1 경로 보상 커패시터보다 큰 커패시턴스를 가지는 제2 경로 보상 커패시터와 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제3 항에 있어서,상기 회로층은,상기 제2 서브 영역에 배치되고 상기 제2 데이터 전달 배선의 데이터 출력 배선과 전기적으로 연결되는 보상 커패시터 전극을 더 포함하고,상기 경로 보상 커패시터는, 상기 제2 데이터 전달 배선의 데이터 출력 배선 및 상기 보상 커패시터 전극 각각과 상기 전원 패드 배선 간의 중첩 영역에 의해 마련되는 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 회로층은,상기 기판 상에 배치되는 제1 반도체층;상기 제1 반도체층을 덮는 제1 게이트 절연층;상기 제1 게이트 절연층 상에 배치되는 제1 게이트 도전층;상기 제1 게이트 도전층을 덮는 제2 게이트 절연층;상기 제2 게이트 절연층 상에 배치되는 제2 게이트 도전층;상기 제2 게이트 도전층을 덮는 제1 층간 절연층;상기 제1 층간 절연층 상에 배치되는 제1 소스 드레인 도전층; 및상기 제1 소스 드레인 도전층을 덮는 제1 평탄화층을 포함하고,상기 제1 소스 드레인 도전층은 상기 데이터 전달 배선들 각각의 데이터 출력 배선을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 제1 게이트 도전층은 상기 전원 패드 배선을 포함하고,상기 제2 게이트 도전층은 상기 보상 커패시터 전극을 포함하며,상기 보상 커패시터 전극은 상기 제1 층간 절연층을 관통하는 적어도 하나의 커패시터 보조 콘택홀을 통해 상기 제2 데이터 전달 배선의 데이터 출력 배선과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제6 항에 있어서,상기 제1 게이트 도전층은 상기 보상 커패시터 전극을 포함하고,상기 제2 게이트 도전층은 상기 전원 패드 배선을 포함하며,상기 보상 커패시터 전극은 상기 제2 게이트 절연층 및 상기 제1 층간 절연층을 관통하는 적어도 하나의 커패시터 보조 콘택홀을 통해 상기 제2 데이터 전달 배선의 데이터 출력 배선과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제6 항에 있어서,상기 회로층은,상기 제1 층간 절연층 상에 배치되는 제2 반도체층;상기 제2 반도체층을 덮는 제3 게이트 절연층;상기 제3 게이트 절연층 상에 배치되는 제3 게이트 도전층; 및상기 제3 게이트 도전층을 덮는 제2 층간 절연층을 더 포함하고,상기 제1 소스 드레인 도전층은 상기 제2 층간 절연층 상에 배치되는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서,상기 보상 커패시터 전극은 서로 다른 도전층에 배치되는 제1 커패시터 분할 전극과 제2 커패시터 분할 전극을 포함하고,상기 제1 게이트 도전층은 상기 제1 커패시터 분할 전극을 포함하고,상기 제2 게이트 도전층은 상기 전원 패드 배선을 포함하며,상기 제3 게이트 도전층은 상기 제2 커패시터 분할 전극을 포함하며,상기 제1 보상 커패시터 분할 전극은 상기 제2 층간 절연층, 상기 제3 게이트 절연층, 상기 제1 층간 절연층 및 상기 제2 게이트 절연층을 관통하는 적어도 하나의 커패시터 보조 콘택홀을 통해 상기 제2 데이터 전달 배선의 데이터 출력 배선과 전기적으로 연결되고,상기 제2 보상 커패시터 분할 전극은 상기 제2 층간 절연층을 관통하는 적어도 하나의 제2 커패시터 보조 콘택홀을 통해 상기 제2 데이터 전달 배선의 데이터 출력 배선과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제9 항에 있어서,상기 전원 패드 배선은 서로 다른 도전층에 배치되는 제1 패드 분할 배선과 제2 패드 분할 배선을 포함하고,상기 제1 게이트 도전층은 상기 제1 패드 분할 배선을 포함하고,상기 제2 게이트 도전층은 상기 보상 커패시터 전극을 포함하며,상기 제3 게이트 도전층은 상기 제2 패드 분할 배선을 포함하며,상기 보상 커패시터 전극은 상기 제1 층간 절연층을 관통하는 적어도 하나의 커패시터 보조 콘택홀을 통해 상기 제2 데이터 전달 배선의 데이터 출력 배선과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제3 항에 있어서,상기 전원 패드 배선은,상기 발광 소자의 구동을 위한 제1 전원과 제2 전원 중 상기 제1 전원을 전달하는 제1 전원 패드 배선; 및상기 제2 전원을 전달하는 제2 전원 패드 배선을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제1 항에 있어서,상기 디먹스 회로들 각각은, 상기 데이터 전달 배선들 중 하나의 데이터 전달 배선과, 상기 데이터 배선들 중 둘 이상의 데이터 배선들 사이에 전기적으로 연결되는 디먹스 트랜지스터들을 포함하며, 상기 디먹스 트랜지스터들은,제1 디먹스 제어 신호에 의해 턴온되는 제1 디먹스 트랜지스터; 및 제2 디먹스 제어 신호에 의해 턴온되는 제2 디먹스 트랜지스터를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 기판, 상기 기판 상에 배치되는 회로층, 및 상기 회로층 상에 배치되는 소자층을 포함하고,상기 기판은, 발광 영역들이 배열된 표시 영역 및 상기 표시 영역의 주변에 배치되는 비표시 영역을 포함한 메인 영역과, 상기 메인 영역의 일측에서 돌출되는 서브 영역을 포함하며,상기 소자층은, 상기 발광 영역들에 각각 배치되는 발광 소자들을 포함하고,상기 회로층은,상기 발광 소자들과 각각 전기적으로 연결되고 제1 방향 및 제2 방향으로 배열되는 발광 화소 구동부들;상기 제2 방향으로 연장되고, 상기 발광 화소 구동부들에 데이터 신호를 전달하는 데이터 배선들;표시 구동 회로로부터 공급된 데이터 먹스 신호에 기초하여 상기 데이터 배선들의 데이터 신호를 출력하며, 상기 비표시 영역에 배치되는 디먹스 회로들; 및상기 표시 구동 회로와 상기 디먹스 회로들 사이에 전기적으로 연결되며, 상기 디먹스 회로들의 데이터 먹스 신호를 각각 전달하는 데이터 전달 배선들을 포함하며,상기 디먹스 회로들은, 상기 제1 방향에서 상기 기판의 가장자리와 인접하게 배치된 제1 디먹스 회로, 및 상기 제1 방향에서 상기 제1 디먹스 회로에 비해 상기 기판의 가장자리로부터 멀리 이격된 제2 디먹스 회로를 포함하고,상기 데이터 전달 배선들은, 상기 제1 디먹스 회로의 데이터 먹스 신호를 전달하는 제1 데이터 전달 배선, 및 상기 제2 디먹스 회로의 데이터 먹스 신호를 전달하는 제2 데이터 전달 배선을 포함하고,상기 제1 데이터 전달 배선은, 상기 표시 영역에 배치된 우회 배선, 및 상기 비표시 영역에 배치된 입력 보조 배선을 통해, 상기 제1 디먹스 회로와 전기적으로 연결되며,상기 제2 데이터 전달 배선은, 상기 제2 디먹스 회로와 직접 전기적으로 연결되고, 상기 서브 영역에 배치된 경로 보상 커패시터와 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 서브 영역은, 구부러진 형태로 변형되는 벤딩 영역과, 상기 메인 영역과 상기 벤딩 영역의 일측 사이에 배치되는 제1 서브 영역과, 상기 벤딩 영역의 다른 일측과 연결되는 제2 서브 영역을 포함하고,상기 표시 구동 회로는 상기 제2 서브 영역에 배치되며,상기 회로층은,상기 제2 서브 영역에 배치된 신호 패드들 중 일부로부터 상기 벤딩 영역으로 연장되는 전원 패드 배선을 더 포함하고,상기 데이터 전달 배선들 각각은,상기 제2 서브 영역에 배치되고, 상기 표시 구동 회로에서 상기 벤딩 영역으로 연장되는 데이터 출력 배선;상기 벤딩 영역에 배치되고, 상기 데이터 출력 배선과 전기적으로 연결되는 데이터 벤딩 배선; 및상기 제1 서브 영역 및 상기 비표시 영역에 배치되고, 상기 데이터 벤딩 배선과 전기적으로 연결되는 데이터 입력 배선을 포함하고,상기 경로 보상 커패시터는 상기 제2 데이터 전달 배선의 데이터 출력 배선과 상기 전원 공급 배선 사이에 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제15 항에 있어서,상기 디먹스 회로들은, 상기 제1 방향에서 상기 제2 디먹스 회로에 비해 상기 기판의 가장자리로부터 멀리 이격된 제3 디먹스 회로를 더 포함하고,상기 데이터 전달 배선들은, 상기 제3 디먹스 회로의 데이터 먹스 신호를 전달하는 제3 데이터 전달 배선을 더 포함하며,상기 회로층은,상기 제2 서브 영역에 배치되고, 상기 전원 패드 배선과 중첩되며 상기 제2 데이터 전달 배선의 데이터 출력 배선과 전기적으로 연결되는 제1 보상 커패시터 전극; 및상기 제2 서브 영역에 배치되고, 상기 전원 패드 배선과 중첩되며 상기 제2 데이터 전달 배선의 데이터 출력 배선과 전기적으로 연결되는 제2 보상 커패시터 전극을 더 포함하며,상기 제2 보상 커패시터 전극과 상기 전원 패드 배선 간의 중첩 영역은, 상기 제1 보상 커패시터 전극과 상기 전원 패드 배선 간의 중첩 영역보다 넓은 너비인 표시 장치.</claim></claimInfo><claimInfo><claim>17. 제15 항에 있어서,상기 경로 보상 커패시터는, 상기 제2 데이터 전달 배선의 데이터 출력 배선과 전기적으로 연결되는 보상 커패시터 전극 및 상기 제2 데이터 전달 배선의 데이터 출력 배선 각각과, 상기 전원 패드 배선 간의 중첩 영역에 의해 마련되고,상기 회로층은,상기 기판 상에 배치되는 제1 반도체층;상기 제1 반도체층을 덮는 제1 게이트 절연층;상기 제1 게이트 절연층 상에 배치되는 제1 게이트 도전층;상기 제1 게이트 도전층을 덮는 제2 게이트 절연층;상기 제2 게이트 절연층 상에 배치되는 제2 게이트 도전층;상기 제2 게이트 도전층을 덮는 제1 층간 절연층;상기 제1 층간 절연층 상에 배치되는 제1 소스 드레인 도전층; 및상기 제1 소스 드레인 도전층을 덮는 제1 평탄화층을 포함하며,상기 제1 소스 드레인 도전층은 상기 데이터 전달 배선들 각각의 데이터 출력 배선을 포함하고,상기 제1 게이트 도전층 및 상기 제2 게이트 도전층 중 하나는 상기 전원 패드 배선을 포함하며, 상기 제1 게이트 도전층 및 상기 제2 게이트 도전층 중 다른 하나는 상기 보상 커패시터 전극을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>18. 제15 항에 있어서,상기 경로 보상 커패시터는, 상기 제2 데이터 전달 배선의 데이터 출력 배선과 전기적으로 연결되는 보상 커패시터 전극 및 상기 제2 데이터 전달 배선의 데이터 출력 배선 각각과, 상기 전원 패드 배선 간의 중첩 영역에 의해 마련되고,상기 회로층은,상기 기판 상에 배치되는 제1 반도체층;상기 제1 반도체층을 덮는 제1 게이트 절연층;상기 제1 게이트 절연층 상에 배치되는 제1 게이트 도전층;상기 제1 게이트 도전층을 덮는 제2 게이트 절연층;상기 제2 게이트 절연층 상에 배치되는 제2 게이트 도전층;상기 제2 게이트 도전층을 덮는 제1 층간 절연층;상기 제1 층간 절연층 상에 배치되는 제2 반도체층;상기 제2 반도체층을 덮는 제3 게이트 절연층;상기 제3 게이트 절연층 상에 배치되는 제3 게이트 도전층;상기 제3 게이트 도전층을 덮는 제2 층간 절연층;상기 제2 층간 절연층 상에 배치되는 제1 소스 드레인 도전층;상기 제1 소스 드레인 도전층을 덮는 제1 평탄화층을 포함하고,상기 제1 소스 드레인 도전층은 상기 데이터 전달 배선들 각각의 데이터 출력 배선을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 보상 커패시터 전극은 서로 다른 도전층에 배치되는 제1 커패시터 분할 전극과 제2 커패시터 분할 전극을 포함하고,상기 제1 게이트 도전층은 상기 제1 커패시터 분할 전극을 포함하고,상기 제2 게이트 도전층은 상기 전원 패드 배선을 포함하며,상기 제3 게이트 도전층은 상기 제2 커패시터 분할 전극을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>20. 제18 항에 있어서,상기 전원 패드 배선은 서로 다른 도전층에 배치되는 제1 패드 분할 배선과 제2 패드 분할 배선을 포함하고,상기 제1 게이트 도전층은 상기 제1 패드 분할 배선을 포함하고,상기 제2 게이트 도전층은 상기 보상 커패시터 전극을 포함하며,상기 제3 게이트 도전층은 상기 제2 패드 분할 배선을 포함하는 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>NO, Tae Hyoung</engName><name>노태형</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Joon Dong</engName><name>김준동</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>LEE, Min Cheol</engName><name>이민철</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>JUNG, Kwang Chul</engName><name>정광철</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>JO, Yong Jun</engName><name>조용준</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.10.06</receiptDate><receiptNumber>1-1-2023-1101649-12</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230133831.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93401a2e7adddf7d04f14d3308230f86c63ff3a320ecaef5b2dbaa0939a4df6c4706bbc80e8fe31c38dc0d8be3ec63682d4a2a26a4477b14dd</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf6fcfb3fce306d9c67970d074069ec1d124b0bc943543f0119e73f4346cc05b204a6dcb50dfbffdf78e35b16fa7cef596adc9b9dddbec5248</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>