<p>
  <img src= https://github.com/kibouasteve/CoDesign/assets/71629695/5523b2d0-aeb7-485c-8bdd-dbb5c23ea22e p align="left">
  <img src=https://github.com/kibouasteve/CoDesign/assets/71629695/ee78a014-0f7c-4ffa-82ed-bfce217817c7  p align ="right">
</p>

<br>
<br>
<h2>
  <h2 align ="center">Année scolaire: 2022
  <h2 align ="center">Spécialité et classe: EISE4
</h2>
  
# Projet CoDesign
<h2>
  <h2 align ="center"> Objectif
</h2> 
Objectif secondaire: Mettre toutes les couches en LENET dans le FPGA
Règles (imposées par l'encadreur): 
  - Tous les poids doivent être dans le coeur (créer une fonction pour tout calculer) 
  - Fréquence: Minimum 100 MHz
  - Latence et intervalle: Gain sur le temps de latence
  - Surface(LUT): Optimiser en surface


