---
layout: post
title: ddr内存相关
description: ""
category: 硬件
tags: [hardware, ddr, modern computer]
---
{% include JB/setup %}

* toc
{:toc}

<hr />

本篇试图给当前主流的ddr内存做一个通俗概要的介绍，以帮助理解
现代计算机系统性能相关的问题。关于这方面[这儿][0]有几篇文章介绍的比较深入全面，阅读本文前最好先大致读一下这个资料，
本文中将会有不少配图来自该资料。还有一个[资料][10]也比较通俗全面的解释了DDR内存。




## 内存的发展历史

详细参见[这里][0]。所谓DDR就是double data rate，也就是双倍数据速率。那么该怎么理解这个双倍数据速率呢？
内存与内存控制器（现代内存控制器一般集成在CPU中，而不在北桥芯片中了）通过时钟信号来同步操作。在DDR之前的
SD-RAM中，当内存控制器接受到一个上升沿的时钟信号的时候，表示内存的IO端口（IO端口这个术语可能不专业）中已经准备好了数据，可以读取了，而DDR则是
上升沿与下降沿都可以从内存IO端口中读取数据.其实不止读取数据，其他ACTION也都是上升下降沿触发的。

![img](/assets/resources/ddr-memorysine.png)

可以想见，同样的数据总线频率，DDR内存的准备数据的速度要比SD-RAM快上一倍，那么DDR是怎么做到这么快的呢？实际上是通过预取来实现的，后面会介绍，这其中实际上还有商业利益上的考量。


![img](/assets/resources/ddr-revev.png){:width="100%"}

关于上图中内存的命名，RAM就是Random Access Memory的缩写。SD是synchronous dynamic的缩写。DDR内存条上一个个的黑色的集成电路称之为DRAM，也就是动态内存的意思，或者叫chip。当然也有的技术手册中称之为SD-RAM，
严格来讲，SD-RAM的概念更宽泛一些，上图中除了最左边异步时钟内存外，其余都是SD-RAM，只不过为了区分互相区分，非DDR的SD-RAM通常称之为SDR内存，DDR的称之为DDR n。

[此处][4]还有一个ddr、ddr2、ddr3内存的主要参数的对照列表。


## DDR内存的标准组织

以下引用自[此处][3].

The industry body that governs memory technology standards is known as the Joint Electron Device Engineering Council (JEDEC). In the recent years, the name has been changed to “JEDEC Solid State Technology Association”. JEDEC is part of a larger semiconductor engineering standardisation body known as the Electronic Industries Alliance (EIA). EIA is a trade association that represents all areas of the electronics industry.

All manufacturers involved in the computer you are using now are members of EIA and JEDEC. Since 1958, JEDEC has been the leading developer of standards for the solid-state industry. Over the course of 15 years, DRAM performance has increased by a factor of 4,000%. Yet, the design has remained relatively simple. This has been intentional.

The most fundamental aspect of RAM technology is the requirement to have constant power in order to retain data. The process is known as Self-Refreshing. Economic forces have always driven memory systems design, simply because there has been so much investment in the existing infrastructure. The majority of the complexity is consciously pushed into the memory controller instead. This allows DRAMs to be manufactured with relatively good yield, thus making them fairly inexpensive. Often the main objective of a consumer product is to offer products to the market as inexpensive as possible offering the maximum adoption, rather than something that is technically superior but changes the baseline.

According to Graham Allan and Jody Defazio from MOSAID Technologies Incorporated, “The current market leader, the DDR2 SDRAM, offers security of supply, high storage capacity, low cost, and reasonable channel bandwidth but comes with an awkward interface and complicated controller issues.”

For purpose of clarity, SD-RAM will be denoted as “SDR”, the first generation of DDR SD-RAM will be represented by “DDR1”, while “DDR” will represent the family of memory technologies relating to the Double-Data Rate standard.


## DDR内存的组织f分层

ddr内存的组织分层可以看做如下的图(来自[这儿][5])：

![img](/assets/resources/ddr-levels.jpg){:width="100%"}

### CHANNEL
CPU的执行需要读取指令，与内存直接交换数据，也就是有所谓带宽的概念（实际的带宽并不容易衡量，因为并不是每一条指令都需要读写数据，指令长度也不一样，还有多级流水线等等，可能会有一篇专门的文章讲讲大概如何估算），然而现代CPU的带宽远大于内存带宽，导致CPU不得不停机等待内存响应，为了弥补这种带宽差距，一般是采用多通道的方式。如下图（图来自[这里][6]）：

![img](/assets/resources/ddr-memsingle-s.png)

![img](/assets/resources/ddr-memdual-s.png)

上图中，每个内存总线宽度为64bit，可以看到双通道下北桥端（别忘了intel cpu北桥已经集成到CPU中）的位宽为128bit。每个通道有单独的内存控制器，因此是独立的读写操作。

### DIMM
DIMM就是Dual In-line Memory Module，也就是双列直插式内存模块，也就是我们常见的内存条。内存条上最醒目的就是一排整齐的黑色方块集成电路，也就是CHIP，除此之外，一般还有一个很小的集成电路SPD，里面存储内存的相关信息，猜测内存控制器通过读取SPD内信息来确定工作相关的参数。也可以通过CPU-ID等软件可以读取该SPD里面的信息。

On Symmetrical Dual-Channel chipsets, placing two memory modules in slots with the same colour will automatically give the user Dual-Channel performance, however using 3 memory modules on a 4-slot motherboard will switch the motherboard back to Single-Channel mode. Asymmetrical Dual-Channel chipsets are capable of operating at Dual-Channel mode with 3 DIMMs, effectively always giving the user 128bit memory performance.

The current desktop based DDR memory technology is unable to support more than 2 DIMMs per channel, but server and workstation based FB-DIMM (Fully Buffered DIMM) memory controller (for Intel CPUs) is designed with 8 DIMMs per channel in mind. These high-end computers are usually equipped with quad-channel configuration, requiring a minimum of four DIMMs to use it.

Each standard desktop memory module supports a 64-bit data path, while server based memory modules utilize 72-bit data per channel: the additional 8-bits are used for Error Correcting Codes (ECC). Registered and FB-DIMMs are much more expensive than the standard desktop based Unbuffered DIMMs due to the added complexities for extra performance and error correction characteristics.

### CHIP\RANK\BANK\CELL
为了方便理解RANK与BANK要先理解CHIP，也就是内存颗粒，就是内存条上整齐排列的黑色方块集成电路，有的内存条双面都有。在64位系统中，数据位宽是64bit，而一个chip的位宽有4、8、16三种规格，因此内存条上的chip是通过并排来组成64位宽的。根据JEDEC中DDR3的标准文档JESD79-3C，部分chip的规格如下图：

![img](/assets/resources/ddr-chip-config.png){:width="100%"}

其中512Mb单颗内容颗粒的容量，而Configuration一栏里的128Mbx4其实看成是128Mx4b更好理解一些。128M是指内存单元格的总数量，而4b是指一个单元格的容量。

下图来自MICRON(镁光)DDR3内存颗粒技术手册，可以看到标注的规格是256Mega X 4，而不是256Mb X 4，总容量是1Gb。

![img](/assets/resources/ddr-micron-ddr3-block-diagram.png){:width="100%"}


可以看到一个CHIP内是由8个bank（所有规格的DDR3内存颗粒都是8bank，这是JESD79-3C规定的）组成的。bank0上标注的16384 X 256 X 32是bank0的容量，也就是2^14 X 2^8 X 2^5=2^27=128Mb，8个bank就是1Gb。关于这个标注，2^14比较好理解，14是行地址宽度，256X32则是
256个列地址外加每个地址8n预取而颗粒位宽为4也就是32bit。

![img](/assets/resources/ddr-ddr3-column-address.png){:width="100%"}


bank0的标注中256X32则比较难理解。首先由上面JESD79-3C规格表可知256MX4的颗粒的列地址其实11位。其中三位用来做burst相关，实际的列地址只有8位，也就是256，那么为什么只有256个列地址呢？这是因为CPU与DDR内存相互配合的结果，CPU访问内存是通过多层高速缓存，而缓存行的大小通常是64Byte(缓存行大小跟具体CPU相关的)。也就是CPU一次访问内存至少读一个Cacheline大小，内存与高速缓存直接通过组相连映射后，相当于内存被按cacheline大小一份份的划分成块了，每一个字节都在一个确定的划分块中，也就是即便CPU要读取的地址落在一个划分块的中间，内存控制器也是把整个划分块都加载到缓存里然后供CPU读取，也就是说内存控制器给到内存的地址其实并不是连续的每一字节都有，而是地址0、64、128这样的地址，那么具体到一个bank中，根据bank的容量以及行地址的寻找宽度，也就是只有256个列地址了。那后面还会看到为了配合CPU的这种按CACHELINE大小来读取内存的方式，DDR3方面提供了Burst（实际上DDR内存只有burst读取模式，没有具体到单字或者字节的随机读取模式）和8n预取来加快内存访问。

![img](/assets/resources/ddr-read-in-cacheline.png){:width="100%"}

那什么是8n预取与burst呢？我理解是burst是读取模式，而8n预取是ddr3为了支持这种读取模式的内部实现方式。关于burst读取模式可参考JESD79-3C文档。burst模式读取大致是指定一个地址与burst length，配合8n预取，一次行列打开读取一个cacheline大小的数据。如下图：

![img](/assets/resources/ddr-rank-8n-prefetch.png){:width="100%"}

8n预取之所以能加快读取就是因为内存行选中与列选中的延迟都非常高，那么在一次行列选中后，一次取出更多的数据放入一个缓冲区中，那么后续的读取就不需要再打开行列。

注意上图中16个4位宽的chip组成一个rank，又称为物理bank，一个DIMM可能包含两个rank，这两个rank共用一组输出输出引脚，但有各自独立的读写操作状态。我们知道内存的行列选中延迟比较高，那么两个rank就是在等待一组rank打开的同时去传输另一组rank的数据，无疑相当于提高了响应速度，也提高了带宽。

Rank里的chip连接到同一个cs(Chip Select，片选信号），内存控制器能够对同一个rank的所有chips同时进行读写操作，而在同一个rank的chip也分享同样的控制信号。rank1和rank2共享同一组addr/command信号线，利用cs片选线选择欲读取或是写入的那一组，之后将存储内容经由MUX多路器送出。

关于这一小节的其他参考资料还有：

https://zhuanlan.zhihu.com/p/61754372

DDR4内存中还有bank group的概念，具体我们就不再了解，感兴趣的可以参考DDR4标准文档JESD79-4与[镁光DDR4内存颗粒的技术手册][9]。


## 内存频率
内存的频率有三个，一个是核心频率，一个是IO Buffer频率，一个是数据频率。

![img](/assets/resources/ddr-frequency.png)

图片来自[这里][7]。

内存条上标称的都是数据频率，数据频率乘以数据总线位宽就是内存的带宽，因为DDR内存上升沿和下降沿各传送一次数据，因此数据频率恰好是IO Buffer的两倍。因为内存控制器的读写操作总要跟内存IObuffer保持同步，IO Buffer频率也就是数据总线频率。现代主板已经用QPI总线替代了前端总线，QPI总线频率具体有何区别尚不清楚，但是数据总线的频率肯定是与IO Buffer频率一致的。所谓内存核心频率可以理解内存存储阵列与IO Buffer之间的同步频率。

而总线频率是通过BCLK倍频得到的，但是这里还有一个分频系数的概念，也就是BCLK与内存基频的比率，有1:1与1:1.33...两种，具体参考[这儿][8]。比如我的电脑上BCLK为100MHz。分频系数为1:1.33...。内存倍频为6，因此数据总线频率为133Mhz X 6约等于800Mhz，数据频率为1600Mhz。最大带宽为1600M X 64/8= 12800MB/s。


## 内存时序

内存控制器为了与内存进行交互，必须要了解内存时序，内存时序可以理解为上一个对内存的操作命令发出后的必要的等待周期数，之所以等待是为了确保内存彻底执行完了该操作命令，为下一次操作做好了准备（比如端口准备好了数据）。那么内存时序自然指的是数据总线频率之上的延迟。
发送操作命令与读写一组位宽的数据都只需要半个时钟周期，自然内存时序就成为了内存存取延迟的大头。知道内存时序基本上可以计算出内存的延时，后面会看到我们用AIDA64验证这一点。

内存时序一般用CL-RCD-RP-RAS组成的4个数字表示。

* tRP
* tRCS
* tCL
* tRAS
* CR

各个名词意义可以参考百科，内存时序的单位为周期数，基于IO Buffer频率。给出一个读内存的时序图直观感受下：

![img](/assets/resources/ddr-memory-timing.png){:width="100%"}


另外更高频率的总线频率导致了更高的延时。具体参考[这里][11]。

![img](/assets/resources/ddr-latdia.png){:width="100%"}

在我的台式机上，使用aida64测的内存潜伏如图:

![img](/assets/resources/ddr-latency.png){:width="100%"}

可以看到内存时序为11-11-11-28，内存IO工作频率为800M，注意内存时序的值除了CL是确切值之外其余都是要求的最小时钟周期。那么内存的延时不会小于(11+11+11)/800M = 41ns。

## 读写模式
ddr内存只有burst与burst chop读写模式，burst chop就是一半？怎么样的一半？

## 读写速度

https://www.zhihu.com/question/325168076/answer/690611689

## 内存带宽的计算
每个通道是单独的内存控制器，一个通道多个DIMM可以降低延迟但不能增加带宽。
因此CPU的最大内存带宽=通道工作频率 X 通道位宽 X 通道个数。

带宽与延时的关系：


## 内存正成为系统瓶颈

https://blog.westerndigital.com/cpu-bandwidth-the-worrisome-2020-trend/


[0]:https://bit-tech.net/author/ryan-j.-leng/
[1]:https://bit-tech.net/reviews/tech/memory/the_secrets_of_pc_memory_part_3/1/
[2]:https://bit-tech.net/reviews/tech/memory/the_secrets_of_pc_memory_part_1/3/
[3]:https://bit-tech.net/reviews/tech/memory/the_secrets_of_pc_memory_part_1/1/
[4]:https://bit-tech.net/reviews/tech/memory/the_secrets_of_pc_memory_part_1/4/
[5]:https://www.techbang.com/posts/18381-from-the-channel-to-address-computer-main-memory-structures-to-understand
[6]:https://bit-tech.net/reviews/tech/memory/the_secrets_of_pc_memory_part_1/6/
[7]:https://bit-tech.net/reviews/tech/memory/the_secrets_of_pc_memory_part_3/6/
[8]:https://zhuanlan.zhihu.com/p/69253210
[9]:https://www.micron.com/-/media/client/global/documents/products/technical-note/dram/tn4007_ddr4_power_calculation.pdf
[10]:http://www.es.ele.tue.nl/premadona/files/akesson01.pdf
[11]:https://bit-tech.net/reviews/tech/memory/the_secrets_of_pc_memory_part_1/8/