Fitter report for fpga_top
Fri Jun 14 20:43:47 2019
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. PLL Summary
 16. PLL Usage
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Fri Jun 14 20:43:47 2019     ;
; Quartus II Version                 ; 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name                      ; fpga_top                                  ;
; Top-level Entity Name              ; fpga_top                                  ;
; Family                             ; Cyclone II                                ;
; Device                             ; EP2C5T144C8                               ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 300 / 4,608 ( 7 % )                       ;
;     Total combinational functions  ; 295 / 4,608 ( 6 % )                       ;
;     Dedicated logic registers      ; 194 / 4,608 ( 4 % )                       ;
; Total registers                    ; 194                                       ;
; Total pins                         ; 5 / 89 ( 6 % )                            ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                            ;
; Total PLLs                         ; 1 / 2 ( 50 % )                            ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 501 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 501 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 497     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 4       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/wxn/Desktop/test2/Phase difference measurement/fpga_top.pin.


+-----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                 ;
+---------------------------------------------+-------------------------------------------------+
; Resource                                    ; Usage                                           ;
+---------------------------------------------+-------------------------------------------------+
; Total logic elements                        ; 300 / 4,608 ( 7 % )                             ;
;     -- Combinational with no register       ; 106                                             ;
;     -- Register only                        ; 5                                               ;
;     -- Combinational with a register        ; 189                                             ;
;                                             ;                                                 ;
; Logic element usage by number of LUT inputs ;                                                 ;
;     -- 4 input functions                    ; 116                                             ;
;     -- 3 input functions                    ; 27                                              ;
;     -- <=2 input functions                  ; 152                                             ;
;     -- Register only                        ; 5                                               ;
;                                             ;                                                 ;
; Logic elements by mode                      ;                                                 ;
;     -- normal mode                          ; 188                                             ;
;     -- arithmetic mode                      ; 107                                             ;
;                                             ;                                                 ;
; Total registers*                            ; 194 / 4,851 ( 4 % )                             ;
;     -- Dedicated logic registers            ; 194 / 4,608 ( 4 % )                             ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )                                 ;
;                                             ;                                                 ;
; Total LABs:  partially or completely used   ; 22 / 288 ( 8 % )                                ;
; User inserted logic elements                ; 0                                               ;
; Virtual pins                                ; 0                                               ;
; I/O pins                                    ; 5 / 89 ( 6 % )                                  ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )                                  ;
; Global signals                              ; 3                                               ;
; M4Ks                                        ; 0 / 26 ( 0 % )                                  ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )                             ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )                                  ;
; PLLs                                        ; 1 / 2 ( 50 % )                                  ;
; Global clocks                               ; 3 / 8 ( 38 % )                                  ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                   ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                   ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                   ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%                                    ;
; Peak interconnect usage (total/H/V)         ; 3% / 2% / 3%                                    ;
; Maximum fan-out node                        ; pll:inst4|altpll:altpll_component|_clk0~clkctrl ;
; Maximum fan-out                             ; 117                                             ;
; Highest non-global fan-out signal           ; rst_n                                           ;
; Highest non-global fan-out                  ; 109                                             ;
; Total fan-out                               ; 1547                                            ;
; Average fan-out                             ; 3.07                                            ;
+---------------------------------------------+-------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 300 / 4608 ( 6 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 106                ; 0                              ;
;     -- Register only                        ; 5                  ; 0                              ;
;     -- Combinational with a register        ; 189                ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 116                ; 0                              ;
;     -- 3 input functions                    ; 27                 ; 0                              ;
;     -- <=2 input functions                  ; 152                ; 0                              ;
;     -- Register only                        ; 5                  ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 188                ; 0                              ;
;     -- arithmetic mode                      ; 107                ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 194                ; 0                              ;
;     -- Dedicated logic registers            ; 194 / 4608 ( 4 % ) ; 0 / 4608 ( 0 % )               ;
;     -- I/O registers                        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 22 / 288 ( 7 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 5                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )     ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                  ; 0                              ;
; Total RAM block bits                        ; 0                  ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )      ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 2 / 10 ( 20 % )    ; 1 / 10 ( 10 % )                ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 117                ; 1                              ;
;     -- Registered Input Connections         ; 117                ; 0                              ;
;     -- Output Connections                   ; 1                  ; 117                            ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1546               ; 119                            ;
;     -- Registered Connections               ; 646                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 118                            ;
;     -- hard_block:auto_generated_inst       ; 118                ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 4                  ; 1                              ;
;     -- Output Ports                         ; 1                  ; 1                              ;
;     -- Bidir Ports                          ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; IN1    ; 91    ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IN2    ; 90    ; 3        ; 28           ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; inclk0 ; 17    ; 1        ; 0            ; 6            ; 0           ; 8                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rst_n  ; 144   ; 2        ; 1            ; 14           ; 3           ; 109                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                          ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; tx_pin ; 24    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 19 ( 21 % ) ; 3.3V          ; --           ;
; 2        ; 1 / 23 ( 4 % )  ; 3.3V          ; --           ;
; 3        ; 2 / 23 ( 9 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 24 ( 0 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 11         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; inclk0                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; tx_pin                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 27         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 28         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 32         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 41         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 53         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 60         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 63         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 64         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 75         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 76         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 81         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 84         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 97         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; IN2                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 108        ; 3        ; IN1                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 120        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 138        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 154        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; rst_n                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------+
; PLL Summary                                                              ;
+----------------------------------+---------------------------------------+
; Name                             ; pll:inst4|altpll:altpll_component|pll ;
+----------------------------------+---------------------------------------+
; SDC pin name                     ; inst4|altpll_component|pll            ;
; PLL mode                         ; Normal                                ;
; Compensate clock                 ; clock0                                ;
; Compensated input/output pins    ; --                                    ;
; Self reset on gated loss of lock ; Off                                   ;
; Gate lock counter                ; --                                    ;
; Input frequency 0                ; 50.0 MHz                              ;
; Input frequency 1                ; --                                    ;
; Nominal PFD frequency            ; 50.0 MHz                              ;
; Nominal VCO frequency            ; 800.0 MHz                             ;
; VCO post scale                   ; --                                    ;
; VCO multiply                     ; --                                    ;
; VCO divide                       ; --                                    ;
; Freq min lock                    ; 31.25 MHz                             ;
; Freq max lock                    ; 62.5 MHz                              ;
; M VCO Tap                        ; 0                                     ;
; M Initial                        ; 1                                     ;
; M value                          ; 16                                    ;
; N value                          ; 1                                     ;
; Preserve PLL counter order       ; Off                                   ;
; PLL location                     ; PLL_1                                 ;
; Inclk0 signal                    ; inclk0                                ;
; Inclk1 signal                    ; --                                    ;
; Inclk0 signal type               ; Dedicated Pin                         ;
; Inclk1 signal type               ; --                                    ;
+----------------------------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                        ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Name                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; pll:inst4|altpll:altpll_component|_clk0 ; clock0       ; 8    ; 1   ; 400.0 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 2             ; 1/1 Even   ; 1       ; 0       ; inst4|altpll_component|pll|clk[0] ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                        ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                         ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------+--------------+
; |fpga_top                       ; 300 (1)     ; 194 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 5    ; 0            ; 106 (1)      ; 5 (0)             ; 189 (0)          ; |fpga_top                                   ;              ;
;    |frequency_detecion:inst|    ; 132 (132)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 5 (5)             ; 112 (112)        ; |fpga_top|frequency_detecion:inst           ;              ;
;    |pll:inst4|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_top|pll:inst4                         ;              ;
;       |altpll:altpll_component| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_top|pll:inst4|altpll:altpll_component ;              ;
;    |uart_tx:inst2|              ; 51 (51)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 33 (33)          ; |fpga_top|uart_tx:inst2                     ;              ;
;    |usart_send_ctrl:inst3|      ; 153 (153)   ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (72)      ; 0 (0)             ; 81 (81)          ; |fpga_top|usart_send_ctrl:inst3             ;              ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------+
; Delay Chain Summary                                                             ;
+--------+----------+---------------+---------------+-----------------------+-----+
; Name   ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------+----------+---------------+---------------+-----------------------+-----+
; tx_pin ; Output   ; --            ; --            ; --                    ; --  ;
; inclk0 ; Input    ; --            ; --            ; --                    ; --  ;
; rst_n  ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; IN1    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; IN2    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
+--------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                      ;
+-------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------+-------------------+---------+
; inclk0                                                ;                   ;         ;
; rst_n                                                 ;                   ;         ;
;      - uart_tx:inst2|tx_data_latch[0]                 ; 1                 ; 6       ;
;      - uart_tx:inst2|tx_data_latch[1]                 ; 1                 ; 6       ;
;      - uart_tx:inst2|tx_data_latch[2]                 ; 1                 ; 6       ;
;      - uart_tx:inst2|tx_data_latch[3]                 ; 1                 ; 6       ;
;      - uart_tx:inst2|tx_data_latch[4]                 ; 1                 ; 6       ;
;      - uart_tx:inst2|tx_data_latch[5]                 ; 1                 ; 6       ;
;      - uart_tx:inst2|tx_data_latch[6]                 ; 1                 ; 6       ;
;      - uart_tx:inst2|tx_data_latch[7]                 ; 1                 ; 6       ;
;      - uart_tx:inst2|bit_cnt[0]                       ; 1                 ; 6       ;
;      - uart_tx:inst2|bit_cnt[1]                       ; 1                 ; 6       ;
;      - uart_tx:inst2|bit_cnt[2]                       ; 1                 ; 6       ;
;      - frequency_detecion:inst|state                  ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[31]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[30]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[29]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[28]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[27]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[26]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[25]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[24]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[23]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[22]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[21]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[20]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[19]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[18]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[17]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[16]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[15]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[14]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[13]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[12]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[11]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[10]         ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[9]          ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[8]          ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[6]          ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[7]          ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[5]          ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[4]          ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[3]          ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[2]          ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[1]          ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[0]          ; 1                 ; 6       ;
;      - uart_tx:inst2|state.S_STOP                     ; 1                 ; 6       ;
;      - uart_tx:inst2|state.S_IDLE                     ; 1                 ; 6       ;
;      - uart_tx:inst2|state.S_SEND_BYTE                ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[0]                     ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[1]                     ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[2]                     ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[3]                     ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[4]                     ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[5]                     ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[6]                     ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[7]                     ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[8]                     ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[9]                     ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[10]                    ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[11]                    ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[12]                    ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[13]                    ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[14]                    ; 1                 ; 6       ;
;      - uart_tx:inst2|cycle_cnt[15]                    ; 1                 ; 6       ;
;      - uart_tx:inst2|tx_reg                           ; 1                 ; 6       ;
;      - uart_tx:inst2|state.S_START                    ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|state~11                 ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|state~12                 ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|send_counter[5]~18       ; 1                 ; 6       ;
;      - uart_tx:inst2|tx_data_ready                    ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|send_counter[5]~19       ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|wait_counter[19]~1       ; 1                 ; 6       ;
;      - frequency_detecion:inst|low_level[23]~0        ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~0           ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level[14]~1       ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~2           ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~3           ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~4           ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~5           ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~6           ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~7           ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~8           ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~9           ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~10          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~11          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~12          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~13          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~14          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~15          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~16          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~17          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~18          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~19          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~20          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~21          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~22          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~23          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~24          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~25          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~26          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~27          ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level~28          ; 1                 ; 6       ;
;      - usart_send_ctrl:inst3|state~13                 ; 1                 ; 6       ;
;      - frequency_detecion:inst|low_level_buff[23]~40  ; 1                 ; 6       ;
;      - frequency_detecion:inst|step~9                 ; 1                 ; 6       ;
;      - frequency_detecion:inst|state_last~0           ; 1                 ; 6       ;
;      - frequency_detecion:inst|high_level_buff[15]~40 ; 1                 ; 6       ;
;      - frequency_detecion:inst|step~11                ; 1                 ; 6       ;
;      - frequency_detecion:inst|step~12                ; 1                 ; 6       ;
;      - frequency_detecion:inst|step~13                ; 1                 ; 6       ;
; IN1                                                   ;                   ;         ;
; IN2                                                   ;                   ;         ;
+-------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                         ;
+------------------------------------------------+-------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                           ; Location          ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------+-------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; frequency_detecion:inst|high_level[14]~1       ; LCCOMB_X20_Y4_N6  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; frequency_detecion:inst|high_level_buff[15]~40 ; LCCOMB_X20_Y4_N8  ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; frequency_detecion:inst|low_level[23]~0        ; LCCOMB_X20_Y4_N18 ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; frequency_detecion:inst|low_level_buff[23]~40  ; LCCOMB_X20_Y4_N26 ; 28      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; frequency_detecion:inst|step.01                ; LCFF_X20_Y4_N29   ; 34      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; frequency_detecion:inst|step.10                ; LCFF_X20_Y4_N17   ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; inclk0                                         ; PIN_17            ; 8       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; inclk0                                         ; PIN_17            ; 71      ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pll:inst4|altpll:altpll_component|_clk0        ; PLL_1             ; 117     ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; rst_n                                          ; PIN_144           ; 109     ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; uart_tx:inst2|Selector1~0                      ; LCCOMB_X20_Y9_N12 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_tx:inst2|always5~2                        ; LCCOMB_X20_Y8_N0  ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; usart_send_ctrl:inst3|WideOr0~3                ; LCCOMB_X21_Y7_N12 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; usart_send_ctrl:inst3|send_counter[5]~18       ; LCCOMB_X20_Y9_N20 ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; usart_send_ctrl:inst3|send_counter[5]~19       ; LCCOMB_X20_Y8_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; usart_send_ctrl:inst3|wait_counter[19]~1       ; LCCOMB_X20_Y8_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------+-------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                 ;
+-----------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                    ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; inclk0                                  ; PIN_17            ; 71      ; Global Clock         ; GCLK2            ; --                        ;
; pll:inst4|altpll:altpll_component|_clk0 ; PLL_1             ; 117     ; Global Clock         ; GCLK3            ; --                        ;
; usart_send_ctrl:inst3|WideOr0~3         ; LCCOMB_X21_Y7_N12 ; 8       ; Global Clock         ; GCLK6            ; --                        ;
+-----------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------+
; Non-Global High Fan-Out Signals                          ;
+------------------------------------------------+---------+
; Name                                           ; Fan-Out ;
+------------------------------------------------+---------+
; rst_n                                          ; 109     ;
; frequency_detecion:inst|step.01                ; 34      ;
; frequency_detecion:inst|step.10                ; 33      ;
; usart_send_ctrl:inst3|Selector1~2              ; 33      ;
; usart_send_ctrl:inst3|wait_counter[19]~1       ; 32      ;
; usart_send_ctrl:inst3|wait_counter~0           ; 32      ;
; frequency_detecion:inst|high_level_buff[15]~40 ; 28      ;
; frequency_detecion:inst|low_level_buff[23]~40  ; 28      ;
; frequency_detecion:inst|high_level[14]~1       ; 28      ;
; frequency_detecion:inst|low_level[23]~0        ; 28      ;
; usart_send_ctrl:inst3|send_counter[0]          ; 22      ;
; usart_send_ctrl:inst3|send_counter[1]          ; 17      ;
; usart_send_ctrl:inst3|send_counter[3]          ; 17      ;
; uart_tx:inst2|always5~2                        ; 16      ;
; uart_tx:inst2|Equal1~4                         ; 10      ;
; usart_send_ctrl:inst3|send_counter[2]          ; 10      ;
; usart_send_ctrl:inst3|send_counter[5]~18       ; 9       ;
; uart_tx:inst2|Selector1~0                      ; 9       ;
; frequency_detecion:inst|state                  ; 9       ;
; frequency_detecion:inst|state_last             ; 8       ;
; usart_send_ctrl:inst3|send_counter[5]~19       ; 8       ;
; usart_send_ctrl:inst3|Selector49~1             ; 8       ;
; uart_tx:inst2|bit_cnt[0]                       ; 8       ;
; uart_tx:inst2|state.S_SEND_BYTE                ; 8       ;
; inclk0                                         ; 7       ;
; usart_send_ctrl:inst3|state.WAIT               ; 7       ;
; uart_tx:inst2|bit_cnt[1]                       ; 7       ;
; uart_tx:inst2|state.S_IDLE                     ; 7       ;
; usart_send_ctrl:inst3|Selector43~1             ; 6       ;
; usart_send_ctrl:inst3|Selector43~0             ; 6       ;
; uart_tx:inst2|state.S_STOP                     ; 5       ;
; usart_send_ctrl:inst3|Selector0~0              ; 4       ;
; usart_send_ctrl:inst3|Selector53~0             ; 4       ;
; usart_send_ctrl:inst3|LessThan0~1              ; 4       ;
; usart_send_ctrl:inst3|state.SENDDATA           ; 4       ;
; uart_tx:inst2|bit_cnt[2]                       ; 4       ;
; usart_send_ctrl:inst3|wait_counter[11]         ; 4       ;
; usart_send_ctrl:inst3|wait_counter[16]         ; 4       ;
; usart_send_ctrl:inst3|wait_counter[18]         ; 4       ;
; usart_send_ctrl:inst3|wait_counter[19]         ; 4       ;
; usart_send_ctrl:inst3|wait_counter[24]         ; 4       ;
; frequency_detecion:inst|step.00                ; 3       ;
; frequency_detecion:inst|rising_edge            ; 3       ;
; uart_tx:inst2|tx_data_ready                    ; 3       ;
; uart_tx:inst2|state.S_START                    ; 3       ;
; usart_send_ctrl:inst3|wait_counter[12]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[13]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[14]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[6]          ; 3       ;
; usart_send_ctrl:inst3|wait_counter[8]          ; 3       ;
; usart_send_ctrl:inst3|wait_counter[9]          ; 3       ;
; usart_send_ctrl:inst3|wait_counter[10]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[7]          ; 3       ;
; usart_send_ctrl:inst3|wait_counter[26]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[27]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[28]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[29]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[25]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[23]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[30]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[31]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[15]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[17]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[20]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[21]         ; 3       ;
; usart_send_ctrl:inst3|wait_counter[22]         ; 3       ;
; usart_send_ctrl:inst3|send_counter[7]          ; 3       ;
; usart_send_ctrl:inst3|send_counter[6]          ; 3       ;
; usart_send_ctrl:inst3|send_counter[5]          ; 3       ;
; usart_send_ctrl:inst3|send_counter[4]          ; 3       ;
; usart_send_ctrl:inst3|tx_byte[3]               ; 2       ;
; usart_send_ctrl:inst3|tx_byte[0]               ; 2       ;
; usart_send_ctrl:inst3|tx_byte[1]               ; 2       ;
; usart_send_ctrl:inst3|tx_byte[2]               ; 2       ;
; usart_send_ctrl:inst3|tx_byte[7]               ; 2       ;
; usart_send_ctrl:inst3|tx_byte[4]               ; 2       ;
; usart_send_ctrl:inst3|tx_byte[6]               ; 2       ;
; usart_send_ctrl:inst3|tx_byte[5]               ; 2       ;
; frequency_detecion:inst|step~11                ; 2       ;
; usart_send_ctrl:inst3|state.START              ; 2       ;
; usart_send_ctrl:inst3|state.SENDNUMBER         ; 2       ;
; usart_send_ctrl:inst3|Selector43~2             ; 2       ;
; usart_send_ctrl:inst3|LessThan1~10             ; 2       ;
; usart_send_ctrl:inst3|LessThan1~9              ; 2       ;
; usart_send_ctrl:inst3|LessThan1~8              ; 2       ;
; usart_send_ctrl:inst3|LessThan1~5              ; 2       ;
; usart_send_ctrl:inst3|LessThan1~0              ; 2       ;
; usart_send_ctrl:inst3|Selector51~0             ; 2       ;
; uart_tx:inst2|Selector0~0                      ; 2       ;
; uart_tx:inst2|Selector2~1                      ; 2       ;
; uart_tx:inst2|Selector3~1                      ; 2       ;
; frequency_detecion:inst|low_level_buff[11]     ; 2       ;
; frequency_detecion:inst|high_level_buff[27]    ; 2       ;
; frequency_detecion:inst|low_level_buff[19]     ; 2       ;
; frequency_detecion:inst|high_level_buff[11]    ; 2       ;
; frequency_detecion:inst|low_level_buff[27]     ; 2       ;
; frequency_detecion:inst|high_level_buff[3]     ; 2       ;
; frequency_detecion:inst|high_level_buff[19]    ; 2       ;
; frequency_detecion:inst|low_level_buff[3]      ; 2       ;
; frequency_detecion:inst|low_level_buff[0]      ; 2       ;
; frequency_detecion:inst|low_level_buff[8]      ; 2       ;
; frequency_detecion:inst|high_level_buff[24]    ; 2       ;
; frequency_detecion:inst|high_level_buff[16]    ; 2       ;
; frequency_detecion:inst|low_level_buff[16]     ; 2       ;
; frequency_detecion:inst|high_level_buff[8]     ; 2       ;
; frequency_detecion:inst|low_level_buff[24]     ; 2       ;
; frequency_detecion:inst|high_level_buff[0]     ; 2       ;
; frequency_detecion:inst|low_level_buff[1]      ; 2       ;
; frequency_detecion:inst|low_level_buff[9]      ; 2       ;
; frequency_detecion:inst|high_level_buff[25]    ; 2       ;
; frequency_detecion:inst|low_level_buff[17]     ; 2       ;
; frequency_detecion:inst|high_level_buff[9]     ; 2       ;
; frequency_detecion:inst|high_level_buff[1]     ; 2       ;
; frequency_detecion:inst|low_level_buff[25]     ; 2       ;
; frequency_detecion:inst|high_level_buff[17]    ; 2       ;
; frequency_detecion:inst|low_level_buff[10]     ; 2       ;
; frequency_detecion:inst|high_level_buff[26]    ; 2       ;
; frequency_detecion:inst|high_level_buff[18]    ; 2       ;
; frequency_detecion:inst|low_level_buff[18]     ; 2       ;
; frequency_detecion:inst|high_level_buff[10]    ; 2       ;
; frequency_detecion:inst|low_level_buff[26]     ; 2       ;
; frequency_detecion:inst|high_level_buff[2]     ; 2       ;
; frequency_detecion:inst|low_level_buff[2]      ; 2       ;
; frequency_detecion:inst|low_level_buff[23]     ; 2       ;
; frequency_detecion:inst|high_level_buff[15]    ; 2       ;
; frequency_detecion:inst|high_level_buff[23]    ; 2       ;
; frequency_detecion:inst|high_level_buff[7]     ; 2       ;
; frequency_detecion:inst|low_level_buff[15]     ; 2       ;
; frequency_detecion:inst|low_level_buff[7]      ; 2       ;
; frequency_detecion:inst|low_level_buff[20]     ; 2       ;
; frequency_detecion:inst|high_level_buff[12]    ; 2       ;
; frequency_detecion:inst|high_level_buff[20]    ; 2       ;
; frequency_detecion:inst|high_level_buff[4]     ; 2       ;
; frequency_detecion:inst|low_level_buff[12]     ; 2       ;
; frequency_detecion:inst|low_level_buff[4]      ; 2       ;
; frequency_detecion:inst|low_level_buff[22]     ; 2       ;
; frequency_detecion:inst|high_level_buff[14]    ; 2       ;
; frequency_detecion:inst|high_level_buff[22]    ; 2       ;
; frequency_detecion:inst|high_level_buff[6]     ; 2       ;
; frequency_detecion:inst|low_level_buff[14]     ; 2       ;
; frequency_detecion:inst|low_level_buff[6]      ; 2       ;
; frequency_detecion:inst|low_level_buff[21]     ; 2       ;
; frequency_detecion:inst|high_level_buff[13]    ; 2       ;
; frequency_detecion:inst|high_level_buff[21]    ; 2       ;
; frequency_detecion:inst|high_level_buff[5]     ; 2       ;
; frequency_detecion:inst|low_level_buff[13]     ; 2       ;
; frequency_detecion:inst|low_level_buff[5]      ; 2       ;
; usart_send_ctrl:inst3|wait_counter[0]          ; 2       ;
; usart_send_ctrl:inst3|wait_counter[1]          ; 2       ;
; usart_send_ctrl:inst3|wait_counter[2]          ; 2       ;
; usart_send_ctrl:inst3|wait_counter[3]          ; 2       ;
; usart_send_ctrl:inst3|wait_counter[4]          ; 2       ;
; usart_send_ctrl:inst3|wait_counter[5]          ; 2       ;
; uart_tx:inst2|cycle_cnt[15]                    ; 2       ;
; uart_tx:inst2|cycle_cnt[14]                    ; 2       ;
; uart_tx:inst2|cycle_cnt[13]                    ; 2       ;
; uart_tx:inst2|cycle_cnt[12]                    ; 2       ;
; uart_tx:inst2|cycle_cnt[11]                    ; 2       ;
; uart_tx:inst2|cycle_cnt[10]                    ; 2       ;
; uart_tx:inst2|cycle_cnt[9]                     ; 2       ;
; uart_tx:inst2|cycle_cnt[8]                     ; 2       ;
; uart_tx:inst2|cycle_cnt[6]                     ; 2       ;
; uart_tx:inst2|cycle_cnt[7]                     ; 2       ;
; uart_tx:inst2|cycle_cnt[5]                     ; 2       ;
; uart_tx:inst2|cycle_cnt[4]                     ; 2       ;
; uart_tx:inst2|cycle_cnt[3]                     ; 2       ;
; uart_tx:inst2|cycle_cnt[2]                     ; 2       ;
; uart_tx:inst2|cycle_cnt[1]                     ; 2       ;
; uart_tx:inst2|cycle_cnt[0]                     ; 2       ;
; IN2                                            ; 1       ;
; IN1                                            ; 1       ;
; frequency_detecion:inst|step~14                ; 1       ;
; frequency_detecion:inst|step~13                ; 1       ;
; frequency_detecion:inst|step~12                ; 1       ;
; frequency_detecion:inst|step~10                ; 1       ;
; frequency_detecion:inst|falling_edge           ; 1       ;
; frequency_detecion:inst|state_last~0           ; 1       ;
; frequency_detecion:inst|step~9                 ; 1       ;
; frequency_detecion:inst|step~8                 ; 1       ;
; inst1                                          ; 1       ;
; usart_send_ctrl:inst3|Selector42~0             ; 1       ;
; usart_send_ctrl:inst3|Selector41~0             ; 1       ;
; usart_send_ctrl:inst3|Selector40~0             ; 1       ;
; usart_send_ctrl:inst3|Selector39~0             ; 1       ;
; usart_send_ctrl:inst3|Selector38~0             ; 1       ;
; usart_send_ctrl:inst3|Selector37~0             ; 1       ;
; uart_tx:inst2|tx_data_ready~1                  ; 1       ;
; uart_tx:inst2|tx_data_ready~0                  ; 1       ;
; usart_send_ctrl:inst3|state~13                 ; 1       ;
; frequency_detecion:inst|high_level~28          ; 1       ;
; frequency_detecion:inst|high_level~27          ; 1       ;
; frequency_detecion:inst|high_level~26          ; 1       ;
; frequency_detecion:inst|high_level~25          ; 1       ;
; frequency_detecion:inst|high_level~24          ; 1       ;
; frequency_detecion:inst|high_level~23          ; 1       ;
; frequency_detecion:inst|high_level~22          ; 1       ;
; frequency_detecion:inst|high_level~21          ; 1       ;
; frequency_detecion:inst|high_level~20          ; 1       ;
; frequency_detecion:inst|high_level~19          ; 1       ;
; frequency_detecion:inst|high_level~18          ; 1       ;
; frequency_detecion:inst|high_level~17          ; 1       ;
; frequency_detecion:inst|high_level~16          ; 1       ;
; frequency_detecion:inst|high_level~15          ; 1       ;
; frequency_detecion:inst|high_level~14          ; 1       ;
; frequency_detecion:inst|high_level~13          ; 1       ;
; frequency_detecion:inst|high_level~12          ; 1       ;
; frequency_detecion:inst|high_level~11          ; 1       ;
; frequency_detecion:inst|high_level~10          ; 1       ;
; frequency_detecion:inst|high_level~9           ; 1       ;
; frequency_detecion:inst|high_level~8           ; 1       ;
; frequency_detecion:inst|high_level~7           ; 1       ;
; frequency_detecion:inst|high_level~6           ; 1       ;
; frequency_detecion:inst|high_level~5           ; 1       ;
; frequency_detecion:inst|high_level~4           ; 1       ;
; frequency_detecion:inst|high_level~3           ; 1       ;
; frequency_detecion:inst|high_level~2           ; 1       ;
; frequency_detecion:inst|high_level~0           ; 1       ;
; usart_send_ctrl:inst3|Selector30~0             ; 1       ;
; usart_send_ctrl:inst3|Selector29~0             ; 1       ;
; usart_send_ctrl:inst3|Selector28~0             ; 1       ;
; usart_send_ctrl:inst3|Selector31~0             ; 1       ;
; usart_send_ctrl:inst3|Selector36~0             ; 1       ;
; usart_send_ctrl:inst3|Selector34~0             ; 1       ;
; usart_send_ctrl:inst3|Selector33~0             ; 1       ;
; usart_send_ctrl:inst3|Selector32~0             ; 1       ;
; usart_send_ctrl:inst3|Selector35~0             ; 1       ;
; usart_send_ctrl:inst3|Selector16~0             ; 1       ;
; usart_send_ctrl:inst3|Selector15~0             ; 1       ;
; usart_send_ctrl:inst3|Selector14~0             ; 1       ;
; usart_send_ctrl:inst3|Selector13~0             ; 1       ;
; usart_send_ctrl:inst3|Selector17~0             ; 1       ;
; usart_send_ctrl:inst3|Selector19~0             ; 1       ;
; usart_send_ctrl:inst3|Selector12~0             ; 1       ;
; usart_send_ctrl:inst3|Selector11~0             ; 1       ;
; usart_send_ctrl:inst3|Selector27~0             ; 1       ;
; usart_send_ctrl:inst3|Selector26~0             ; 1       ;
; usart_send_ctrl:inst3|Selector25~0             ; 1       ;
; usart_send_ctrl:inst3|Selector24~0             ; 1       ;
; usart_send_ctrl:inst3|Selector23~0             ; 1       ;
; usart_send_ctrl:inst3|Selector22~0             ; 1       ;
; usart_send_ctrl:inst3|Selector21~0             ; 1       ;
; usart_send_ctrl:inst3|Selector20~0             ; 1       ;
; usart_send_ctrl:inst3|Selector18~0             ; 1       ;
; usart_send_ctrl:inst3|Selector1~1              ; 1       ;
; usart_send_ctrl:inst3|state~12                 ; 1       ;
; usart_send_ctrl:inst3|Selector46~6             ; 1       ;
; usart_send_ctrl:inst3|Selector46~5             ; 1       ;
; frequency_detecion:inst|low_level[11]          ; 1       ;
; usart_send_ctrl:inst3|Selector46~4             ; 1       ;
; frequency_detecion:inst|high_level[27]         ; 1       ;
; usart_send_ctrl:inst3|Selector46~3             ; 1       ;
; frequency_detecion:inst|low_level[19]          ; 1       ;
; usart_send_ctrl:inst3|Selector46~2             ; 1       ;
; frequency_detecion:inst|high_level[11]         ; 1       ;
; frequency_detecion:inst|low_level[27]          ; 1       ;
; frequency_detecion:inst|high_level[3]          ; 1       ;
; frequency_detecion:inst|high_level[19]         ; 1       ;
; usart_send_ctrl:inst3|Selector46~1             ; 1       ;
; usart_send_ctrl:inst3|Selector46~0             ; 1       ;
; frequency_detecion:inst|low_level[3]           ; 1       ;
; usart_send_ctrl:inst3|Selector0~5              ; 1       ;
; frequency_detecion:inst|low_level[0]           ; 1       ;
; usart_send_ctrl:inst3|Selector0~4              ; 1       ;
; frequency_detecion:inst|low_level[8]           ; 1       ;
; usart_send_ctrl:inst3|Selector0~3              ; 1       ;
; frequency_detecion:inst|high_level[24]         ; 1       ;
; frequency_detecion:inst|high_level[16]         ; 1       ;
; usart_send_ctrl:inst3|Selector0~2              ; 1       ;
; frequency_detecion:inst|low_level[16]          ; 1       ;
; usart_send_ctrl:inst3|Selector0~1              ; 1       ;
; frequency_detecion:inst|high_level[8]          ; 1       ;
; frequency_detecion:inst|low_level[24]          ; 1       ;
; frequency_detecion:inst|high_level[0]          ; 1       ;
; usart_send_ctrl:inst3|Selector43~7             ; 1       ;
; frequency_detecion:inst|low_level[1]           ; 1       ;
; usart_send_ctrl:inst3|Selector43~6             ; 1       ;
; frequency_detecion:inst|low_level[9]           ; 1       ;
; usart_send_ctrl:inst3|Selector43~5             ; 1       ;
; frequency_detecion:inst|high_level[25]         ; 1       ;
; usart_send_ctrl:inst3|Selector43~4             ; 1       ;
; frequency_detecion:inst|low_level[17]          ; 1       ;
; usart_send_ctrl:inst3|Selector43~3             ; 1       ;
; frequency_detecion:inst|high_level[9]          ; 1       ;
; frequency_detecion:inst|high_level[1]          ; 1       ;
; frequency_detecion:inst|low_level[25]          ; 1       ;
; frequency_detecion:inst|high_level[17]         ; 1       ;
; usart_send_ctrl:inst3|Selector45~6             ; 1       ;
; usart_send_ctrl:inst3|Selector45~5             ; 1       ;
; frequency_detecion:inst|low_level[10]          ; 1       ;
; usart_send_ctrl:inst3|Selector45~4             ; 1       ;
; frequency_detecion:inst|high_level[26]         ; 1       ;
; frequency_detecion:inst|high_level[18]         ; 1       ;
; usart_send_ctrl:inst3|Selector45~3             ; 1       ;
; frequency_detecion:inst|low_level[18]          ; 1       ;
; usart_send_ctrl:inst3|Selector45~2             ; 1       ;
; frequency_detecion:inst|high_level[10]         ; 1       ;
; frequency_detecion:inst|low_level[26]          ; 1       ;
; frequency_detecion:inst|high_level[2]          ; 1       ;
; usart_send_ctrl:inst3|Selector45~1             ; 1       ;
; usart_send_ctrl:inst3|Selector45~0             ; 1       ;
; frequency_detecion:inst|low_level[2]           ; 1       ;
; usart_send_ctrl:inst3|Selector53~4             ; 1       ;
; usart_send_ctrl:inst3|Selector53~3             ; 1       ;
; frequency_detecion:inst|low_level[23]          ; 1       ;
; usart_send_ctrl:inst3|Selector53~2             ; 1       ;
; frequency_detecion:inst|high_level[15]         ; 1       ;
; frequency_detecion:inst|high_level[23]         ; 1       ;
; frequency_detecion:inst|high_level[7]          ; 1       ;
; usart_send_ctrl:inst3|Selector53~1             ; 1       ;
; frequency_detecion:inst|low_level[15]          ; 1       ;
; frequency_detecion:inst|low_level[7]           ; 1       ;
; usart_send_ctrl:inst3|Selector48~3             ; 1       ;
; usart_send_ctrl:inst3|Selector48~2             ; 1       ;
; frequency_detecion:inst|low_level[20]          ; 1       ;
; usart_send_ctrl:inst3|Selector48~1             ; 1       ;
; frequency_detecion:inst|high_level[12]         ; 1       ;
; frequency_detecion:inst|high_level[20]         ; 1       ;
; frequency_detecion:inst|high_level[4]          ; 1       ;
; usart_send_ctrl:inst3|Selector48~0             ; 1       ;
; frequency_detecion:inst|low_level[12]          ; 1       ;
; frequency_detecion:inst|low_level[4]           ; 1       ;
; usart_send_ctrl:inst3|Selector51~5             ; 1       ;
; usart_send_ctrl:inst3|Selector51~4             ; 1       ;
; frequency_detecion:inst|low_level[22]          ; 1       ;
; usart_send_ctrl:inst3|Selector51~3             ; 1       ;
; frequency_detecion:inst|high_level[14]         ; 1       ;
; frequency_detecion:inst|high_level[22]         ; 1       ;
; frequency_detecion:inst|high_level[6]          ; 1       ;
; usart_send_ctrl:inst3|Selector51~2             ; 1       ;
; frequency_detecion:inst|low_level[14]          ; 1       ;
; usart_send_ctrl:inst3|Selector51~1             ; 1       ;
; frequency_detecion:inst|low_level[6]           ; 1       ;
; usart_send_ctrl:inst3|WideOr0~2                ; 1       ;
; usart_send_ctrl:inst3|Selector49~4             ; 1       ;
; usart_send_ctrl:inst3|Selector49~3             ; 1       ;
; frequency_detecion:inst|low_level[21]          ; 1       ;
; usart_send_ctrl:inst3|Selector49~2             ; 1       ;
; frequency_detecion:inst|high_level[13]         ; 1       ;
; frequency_detecion:inst|high_level[21]         ; 1       ;
; frequency_detecion:inst|high_level[5]          ; 1       ;
; usart_send_ctrl:inst3|Selector49~0             ; 1       ;
; frequency_detecion:inst|low_level[13]          ; 1       ;
; frequency_detecion:inst|low_level[5]           ; 1       ;
; usart_send_ctrl:inst3|state~11                 ; 1       ;
; usart_send_ctrl:inst3|LessThan1~7              ; 1       ;
; usart_send_ctrl:inst3|LessThan1~6              ; 1       ;
; usart_send_ctrl:inst3|LessThan1~4              ; 1       ;
; usart_send_ctrl:inst3|LessThan1~3              ; 1       ;
; usart_send_ctrl:inst3|LessThan1~2              ; 1       ;
; usart_send_ctrl:inst3|LessThan1~1              ; 1       ;
; usart_send_ctrl:inst3|Selector1~0              ; 1       ;
; usart_send_ctrl:inst3|LessThan0~0              ; 1       ;
; uart_tx:inst2|Selector1~1                      ; 1       ;
; uart_tx:inst2|always5~1                        ; 1       ;
; uart_tx:inst2|always5~0                        ; 1       ;
; uart_tx:inst2|bit_cnt~2                        ; 1       ;
; uart_tx:inst2|bit_cnt~1                        ; 1       ;
; uart_tx:inst2|bit_cnt~0                        ; 1       ;
; uart_tx:inst2|Add0~0                           ; 1       ;
; uart_tx:inst2|Selector2~0                      ; 1       ;
; uart_tx:inst2|Selector3~0                      ; 1       ;
; uart_tx:inst2|Equal1~3                         ; 1       ;
; uart_tx:inst2|Equal1~2                         ; 1       ;
; uart_tx:inst2|Equal1~1                         ; 1       ;
; uart_tx:inst2|Equal1~0                         ; 1       ;
; uart_tx:inst2|Selector4~1                      ; 1       ;
; uart_tx:inst2|Selector4~0                      ; 1       ;
; uart_tx:inst2|Mux0~3                           ; 1       ;
; uart_tx:inst2|tx_data_latch[3]                 ; 1       ;
; uart_tx:inst2|Mux0~2                           ; 1       ;
; uart_tx:inst2|tx_data_latch[0]                 ; 1       ;
; uart_tx:inst2|tx_data_latch[1]                 ; 1       ;
; uart_tx:inst2|tx_data_latch[2]                 ; 1       ;
; uart_tx:inst2|Mux0~1                           ; 1       ;
; uart_tx:inst2|tx_data_latch[7]                 ; 1       ;
; uart_tx:inst2|Mux0~0                           ; 1       ;
; uart_tx:inst2|tx_data_latch[4]                 ; 1       ;
; uart_tx:inst2|tx_data_latch[6]                 ; 1       ;
; uart_tx:inst2|tx_data_latch[5]                 ; 1       ;
; uart_tx:inst2|tx_reg                           ; 1       ;
; frequency_detecion:inst|high_level_buff[27]~83 ; 1       ;
; frequency_detecion:inst|low_level_buff[27]~83  ; 1       ;
; frequency_detecion:inst|high_level_buff[26]~82 ; 1       ;
; frequency_detecion:inst|high_level_buff[26]~81 ; 1       ;
; frequency_detecion:inst|high_level_buff[25]~80 ; 1       ;
; frequency_detecion:inst|high_level_buff[25]~79 ; 1       ;
; frequency_detecion:inst|high_level_buff[24]~78 ; 1       ;
; frequency_detecion:inst|high_level_buff[24]~77 ; 1       ;
; frequency_detecion:inst|low_level_buff[26]~82  ; 1       ;
; frequency_detecion:inst|low_level_buff[26]~81  ; 1       ;
; frequency_detecion:inst|low_level_buff[25]~80  ; 1       ;
; frequency_detecion:inst|low_level_buff[25]~79  ; 1       ;
; frequency_detecion:inst|low_level_buff[24]~78  ; 1       ;
; frequency_detecion:inst|low_level_buff[24]~77  ; 1       ;
; frequency_detecion:inst|low_level_buff[23]~76  ; 1       ;
; frequency_detecion:inst|low_level_buff[23]~75  ; 1       ;
; frequency_detecion:inst|high_level_buff[23]~76 ; 1       ;
; frequency_detecion:inst|high_level_buff[23]~75 ; 1       ;
; frequency_detecion:inst|low_level_buff[22]~74  ; 1       ;
; frequency_detecion:inst|low_level_buff[22]~73  ; 1       ;
; frequency_detecion:inst|high_level_buff[22]~74 ; 1       ;
; frequency_detecion:inst|high_level_buff[22]~73 ; 1       ;
; frequency_detecion:inst|low_level_buff[21]~72  ; 1       ;
; frequency_detecion:inst|low_level_buff[21]~71  ; 1       ;
; frequency_detecion:inst|low_level_buff[20]~70  ; 1       ;
; frequency_detecion:inst|low_level_buff[20]~69  ; 1       ;
; frequency_detecion:inst|low_level_buff[19]~68  ; 1       ;
; frequency_detecion:inst|low_level_buff[19]~67  ; 1       ;
; frequency_detecion:inst|low_level_buff[18]~66  ; 1       ;
; frequency_detecion:inst|low_level_buff[18]~65  ; 1       ;
; frequency_detecion:inst|low_level_buff[17]~64  ; 1       ;
; frequency_detecion:inst|low_level_buff[17]~63  ; 1       ;
; frequency_detecion:inst|low_level_buff[16]~62  ; 1       ;
; frequency_detecion:inst|low_level_buff[16]~61  ; 1       ;
; frequency_detecion:inst|low_level_buff[15]~60  ; 1       ;
; frequency_detecion:inst|low_level_buff[15]~59  ; 1       ;
; frequency_detecion:inst|low_level_buff[14]~58  ; 1       ;
; frequency_detecion:inst|low_level_buff[14]~57  ; 1       ;
; frequency_detecion:inst|high_level_buff[21]~72 ; 1       ;
; frequency_detecion:inst|high_level_buff[21]~71 ; 1       ;
; frequency_detecion:inst|high_level_buff[20]~70 ; 1       ;
; frequency_detecion:inst|high_level_buff[20]~69 ; 1       ;
; frequency_detecion:inst|high_level_buff[19]~68 ; 1       ;
; frequency_detecion:inst|high_level_buff[19]~67 ; 1       ;
; frequency_detecion:inst|high_level_buff[18]~66 ; 1       ;
; frequency_detecion:inst|high_level_buff[18]~65 ; 1       ;
; frequency_detecion:inst|high_level_buff[17]~64 ; 1       ;
; frequency_detecion:inst|high_level_buff[17]~63 ; 1       ;
; frequency_detecion:inst|high_level_buff[16]~62 ; 1       ;
; frequency_detecion:inst|high_level_buff[16]~61 ; 1       ;
; frequency_detecion:inst|high_level_buff[15]~60 ; 1       ;
; frequency_detecion:inst|high_level_buff[15]~59 ; 1       ;
; frequency_detecion:inst|high_level_buff[14]~58 ; 1       ;
; frequency_detecion:inst|high_level_buff[14]~57 ; 1       ;
; frequency_detecion:inst|high_level_buff[13]~56 ; 1       ;
; frequency_detecion:inst|high_level_buff[13]~55 ; 1       ;
; frequency_detecion:inst|high_level_buff[12]~54 ; 1       ;
; frequency_detecion:inst|high_level_buff[12]~53 ; 1       ;
; frequency_detecion:inst|high_level_buff[11]~52 ; 1       ;
; frequency_detecion:inst|high_level_buff[11]~51 ; 1       ;
; frequency_detecion:inst|high_level_buff[10]~50 ; 1       ;
; frequency_detecion:inst|high_level_buff[10]~49 ; 1       ;
; frequency_detecion:inst|high_level_buff[9]~48  ; 1       ;
; frequency_detecion:inst|high_level_buff[9]~47  ; 1       ;
; frequency_detecion:inst|high_level_buff[8]~46  ; 1       ;
; frequency_detecion:inst|high_level_buff[8]~45  ; 1       ;
; frequency_detecion:inst|high_level_buff[7]~44  ; 1       ;
; frequency_detecion:inst|high_level_buff[7]~43  ; 1       ;
; frequency_detecion:inst|high_level_buff[6]~42  ; 1       ;
; frequency_detecion:inst|high_level_buff[6]~41  ; 1       ;
; frequency_detecion:inst|high_level_buff[5]~39  ; 1       ;
; frequency_detecion:inst|high_level_buff[5]~38  ; 1       ;
; frequency_detecion:inst|high_level_buff[4]~37  ; 1       ;
; frequency_detecion:inst|high_level_buff[4]~36  ; 1       ;
; frequency_detecion:inst|high_level_buff[3]~35  ; 1       ;
; frequency_detecion:inst|high_level_buff[3]~34  ; 1       ;
; frequency_detecion:inst|high_level_buff[2]~33  ; 1       ;
; frequency_detecion:inst|high_level_buff[2]~32  ; 1       ;
; frequency_detecion:inst|high_level_buff[1]~31  ; 1       ;
; frequency_detecion:inst|high_level_buff[1]~30  ; 1       ;
; frequency_detecion:inst|high_level_buff[0]~29  ; 1       ;
; frequency_detecion:inst|high_level_buff[0]~28  ; 1       ;
; frequency_detecion:inst|low_level_buff[13]~56  ; 1       ;
; frequency_detecion:inst|low_level_buff[13]~55  ; 1       ;
; frequency_detecion:inst|low_level_buff[12]~54  ; 1       ;
; frequency_detecion:inst|low_level_buff[12]~53  ; 1       ;
; frequency_detecion:inst|low_level_buff[11]~52  ; 1       ;
; frequency_detecion:inst|low_level_buff[11]~51  ; 1       ;
; frequency_detecion:inst|low_level_buff[10]~50  ; 1       ;
; frequency_detecion:inst|low_level_buff[10]~49  ; 1       ;
; frequency_detecion:inst|low_level_buff[9]~48   ; 1       ;
; frequency_detecion:inst|low_level_buff[9]~47   ; 1       ;
; frequency_detecion:inst|low_level_buff[8]~46   ; 1       ;
; frequency_detecion:inst|low_level_buff[8]~45   ; 1       ;
; frequency_detecion:inst|low_level_buff[7]~44   ; 1       ;
; frequency_detecion:inst|low_level_buff[7]~43   ; 1       ;
; frequency_detecion:inst|low_level_buff[6]~42   ; 1       ;
; frequency_detecion:inst|low_level_buff[6]~41   ; 1       ;
; frequency_detecion:inst|low_level_buff[5]~39   ; 1       ;
; frequency_detecion:inst|low_level_buff[5]~38   ; 1       ;
; frequency_detecion:inst|low_level_buff[4]~37   ; 1       ;
; frequency_detecion:inst|low_level_buff[4]~36   ; 1       ;
; frequency_detecion:inst|low_level_buff[3]~35   ; 1       ;
; frequency_detecion:inst|low_level_buff[3]~34   ; 1       ;
; frequency_detecion:inst|low_level_buff[2]~33   ; 1       ;
; frequency_detecion:inst|low_level_buff[2]~32   ; 1       ;
; frequency_detecion:inst|low_level_buff[1]~31   ; 1       ;
; frequency_detecion:inst|low_level_buff[1]~30   ; 1       ;
; frequency_detecion:inst|low_level_buff[0]~29   ; 1       ;
; frequency_detecion:inst|low_level_buff[0]~28   ; 1       ;
; usart_send_ctrl:inst3|Add1~62                  ; 1       ;
; usart_send_ctrl:inst3|Add1~61                  ; 1       ;
; usart_send_ctrl:inst3|Add1~60                  ; 1       ;
; usart_send_ctrl:inst3|Add1~59                  ; 1       ;
; usart_send_ctrl:inst3|Add1~58                  ; 1       ;
; usart_send_ctrl:inst3|Add1~57                  ; 1       ;
; usart_send_ctrl:inst3|Add1~56                  ; 1       ;
; usart_send_ctrl:inst3|Add1~55                  ; 1       ;
; usart_send_ctrl:inst3|Add1~54                  ; 1       ;
; usart_send_ctrl:inst3|Add1~53                  ; 1       ;
; usart_send_ctrl:inst3|Add1~52                  ; 1       ;
; usart_send_ctrl:inst3|Add1~51                  ; 1       ;
; usart_send_ctrl:inst3|Add1~50                  ; 1       ;
; usart_send_ctrl:inst3|Add1~49                  ; 1       ;
; usart_send_ctrl:inst3|Add1~48                  ; 1       ;
; usart_send_ctrl:inst3|Add1~47                  ; 1       ;
; usart_send_ctrl:inst3|Add1~46                  ; 1       ;
; usart_send_ctrl:inst3|Add1~45                  ; 1       ;
; usart_send_ctrl:inst3|Add1~44                  ; 1       ;
; usart_send_ctrl:inst3|Add1~43                  ; 1       ;
; usart_send_ctrl:inst3|Add1~42                  ; 1       ;
; usart_send_ctrl:inst3|Add1~41                  ; 1       ;
; usart_send_ctrl:inst3|Add1~40                  ; 1       ;
; usart_send_ctrl:inst3|Add1~39                  ; 1       ;
; usart_send_ctrl:inst3|Add1~38                  ; 1       ;
; usart_send_ctrl:inst3|Add1~37                  ; 1       ;
; usart_send_ctrl:inst3|Add1~36                  ; 1       ;
; usart_send_ctrl:inst3|Add1~35                  ; 1       ;
; usart_send_ctrl:inst3|Add1~34                  ; 1       ;
; usart_send_ctrl:inst3|Add1~33                  ; 1       ;
; usart_send_ctrl:inst3|Add1~32                  ; 1       ;
; usart_send_ctrl:inst3|Add1~31                  ; 1       ;
; usart_send_ctrl:inst3|Add1~30                  ; 1       ;
; usart_send_ctrl:inst3|Add1~29                  ; 1       ;
; usart_send_ctrl:inst3|Add1~28                  ; 1       ;
; usart_send_ctrl:inst3|Add1~27                  ; 1       ;
; usart_send_ctrl:inst3|Add1~26                  ; 1       ;
; usart_send_ctrl:inst3|Add1~25                  ; 1       ;
; usart_send_ctrl:inst3|Add1~24                  ; 1       ;
; usart_send_ctrl:inst3|Add1~23                  ; 1       ;
; usart_send_ctrl:inst3|Add1~22                  ; 1       ;
; usart_send_ctrl:inst3|Add1~21                  ; 1       ;
; usart_send_ctrl:inst3|Add1~20                  ; 1       ;
; usart_send_ctrl:inst3|Add1~19                  ; 1       ;
; usart_send_ctrl:inst3|Add1~18                  ; 1       ;
; usart_send_ctrl:inst3|Add1~17                  ; 1       ;
; usart_send_ctrl:inst3|Add1~16                  ; 1       ;
; usart_send_ctrl:inst3|Add1~15                  ; 1       ;
; usart_send_ctrl:inst3|Add1~14                  ; 1       ;
; usart_send_ctrl:inst3|Add1~13                  ; 1       ;
; usart_send_ctrl:inst3|Add1~12                  ; 1       ;
; usart_send_ctrl:inst3|Add1~11                  ; 1       ;
; usart_send_ctrl:inst3|Add1~10                  ; 1       ;
; usart_send_ctrl:inst3|Add1~9                   ; 1       ;
; usart_send_ctrl:inst3|Add1~8                   ; 1       ;
; usart_send_ctrl:inst3|Add1~7                   ; 1       ;
; usart_send_ctrl:inst3|Add1~6                   ; 1       ;
; usart_send_ctrl:inst3|Add1~5                   ; 1       ;
; usart_send_ctrl:inst3|Add1~4                   ; 1       ;
; usart_send_ctrl:inst3|Add1~3                   ; 1       ;
; usart_send_ctrl:inst3|Add1~2                   ; 1       ;
; usart_send_ctrl:inst3|Add1~1                   ; 1       ;
; usart_send_ctrl:inst3|Add1~0                   ; 1       ;
; usart_send_ctrl:inst3|send_counter[7]~24       ; 1       ;
; usart_send_ctrl:inst3|send_counter[6]~23       ; 1       ;
; usart_send_ctrl:inst3|send_counter[6]~22       ; 1       ;
; usart_send_ctrl:inst3|send_counter[5]~21       ; 1       ;
; usart_send_ctrl:inst3|send_counter[5]~20       ; 1       ;
; usart_send_ctrl:inst3|send_counter[4]~17       ; 1       ;
; usart_send_ctrl:inst3|send_counter[4]~16       ; 1       ;
; usart_send_ctrl:inst3|send_counter[3]~15       ; 1       ;
; usart_send_ctrl:inst3|send_counter[3]~14       ; 1       ;
; usart_send_ctrl:inst3|send_counter[2]~13       ; 1       ;
; usart_send_ctrl:inst3|send_counter[2]~12       ; 1       ;
; usart_send_ctrl:inst3|send_counter[1]~11       ; 1       ;
; usart_send_ctrl:inst3|send_counter[1]~10       ; 1       ;
; usart_send_ctrl:inst3|send_counter[0]~9        ; 1       ;
; usart_send_ctrl:inst3|send_counter[0]~8        ; 1       ;
; uart_tx:inst2|cycle_cnt[15]~46                 ; 1       ;
; uart_tx:inst2|cycle_cnt[14]~45                 ; 1       ;
; uart_tx:inst2|cycle_cnt[14]~44                 ; 1       ;
; uart_tx:inst2|cycle_cnt[13]~43                 ; 1       ;
; uart_tx:inst2|cycle_cnt[13]~42                 ; 1       ;
; uart_tx:inst2|cycle_cnt[12]~41                 ; 1       ;
; uart_tx:inst2|cycle_cnt[12]~40                 ; 1       ;
; uart_tx:inst2|cycle_cnt[11]~39                 ; 1       ;
; uart_tx:inst2|cycle_cnt[11]~38                 ; 1       ;
; uart_tx:inst2|cycle_cnt[10]~37                 ; 1       ;
; uart_tx:inst2|cycle_cnt[10]~36                 ; 1       ;
; uart_tx:inst2|cycle_cnt[9]~35                  ; 1       ;
; uart_tx:inst2|cycle_cnt[9]~34                  ; 1       ;
; uart_tx:inst2|cycle_cnt[8]~33                  ; 1       ;
; uart_tx:inst2|cycle_cnt[8]~32                  ; 1       ;
; uart_tx:inst2|cycle_cnt[7]~31                  ; 1       ;
; uart_tx:inst2|cycle_cnt[7]~30                  ; 1       ;
; uart_tx:inst2|cycle_cnt[6]~29                  ; 1       ;
; uart_tx:inst2|cycle_cnt[6]~28                  ; 1       ;
; uart_tx:inst2|cycle_cnt[5]~27                  ; 1       ;
; uart_tx:inst2|cycle_cnt[5]~26                  ; 1       ;
; uart_tx:inst2|cycle_cnt[4]~25                  ; 1       ;
; uart_tx:inst2|cycle_cnt[4]~24                  ; 1       ;
; uart_tx:inst2|cycle_cnt[3]~23                  ; 1       ;
; uart_tx:inst2|cycle_cnt[3]~22                  ; 1       ;
; uart_tx:inst2|cycle_cnt[2]~21                  ; 1       ;
; uart_tx:inst2|cycle_cnt[2]~20                  ; 1       ;
; uart_tx:inst2|cycle_cnt[1]~19                  ; 1       ;
; uart_tx:inst2|cycle_cnt[1]~18                  ; 1       ;
; uart_tx:inst2|cycle_cnt[0]~17                  ; 1       ;
; uart_tx:inst2|cycle_cnt[0]~16                  ; 1       ;
+------------------------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; Block interconnects        ; 332 / 15,666 ( 2 % )  ;
; C16 interconnects          ; 2 / 812 ( < 1 % )     ;
; C4 interconnects           ; 213 / 11,424 ( 2 % )  ;
; Direct links               ; 35 / 15,666 ( < 1 % ) ;
; Global clocks              ; 3 / 8 ( 38 % )        ;
; Local interconnects        ; 183 / 4,608 ( 4 % )   ;
; R24 interconnects          ; 5 / 652 ( 1 % )       ;
; R4 interconnects           ; 203 / 13,328 ( 2 % )  ;
+----------------------------+-----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.64) ; Number of LABs  (Total = 22) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 17                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.14) ; Number of LABs  (Total = 22) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 15                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. clear                      ; 9                            ;
; 2 Clock enables                    ; 8                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 22.41) ; Number of LABs  (Total = 22) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 3                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.86) ; Number of LABs  (Total = 22) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 1                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 2                            ;
; 8                                               ; 1                            ;
; 9                                               ; 1                            ;
; 10                                              ; 0                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 3                            ;
; 15                                              ; 0                            ;
; 16                                              ; 7                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.64) ; Number of LABs  (Total = 22) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Fri Jun 14 20:43:45 2019
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off fpga_top -c fpga_top
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP2C5T144C8 for design "fpga_top"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "pll:inst4|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 8, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:inst4|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5T144I8 is compatible
    Info: Device EP2C8T144C8 is compatible
    Info: Device EP2C8T144I8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst3|tx_byte[5]|combout" is a latch
    Warning: Node "inst3|tx_byte[7]|combout" is a latch
    Warning: Node "inst3|tx_byte[2]|combout" is a latch
    Warning: Node "inst3|tx_byte[3]|combout" is a latch
    Warning: Node "inst3|tx_byte[6]|combout" is a latch
    Warning: Node "inst3|tx_byte[4]|combout" is a latch
    Warning: Node "inst3|tx_byte[1]|combout" is a latch
    Warning: Node "inst3|tx_byte[0]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'fpga_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node inclk0 (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node usart_send_ctrl:inst3|send_counter[2]
        Info: Destination node usart_send_ctrl:inst3|send_counter[3]
        Info: Destination node usart_send_ctrl:inst3|send_counter[4]
        Info: Destination node usart_send_ctrl:inst3|send_counter[5]
        Info: Destination node usart_send_ctrl:inst3|send_counter[6]
        Info: Destination node usart_send_ctrl:inst3|send_counter[7]
Info: Automatically promoted node pll:inst4|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node usart_send_ctrl:inst3|WideOr0~3 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 1% of the available device resources
    Info: Router estimated peak interconnect usage is 2% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 1 output pins without output pin load capacitance assignment
    Info: Pin "tx_pin" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Generated suppressed messages file C:/Users/wxn/Desktop/test2/Phase difference measurement/fpga_top.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 326 megabytes
    Info: Processing ended: Fri Jun 14 20:43:47 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/wxn/Desktop/test2/Phase difference measurement/fpga_top.fit.smsg.


