import sys
from cocotb.clock import Clock
from cocotb.triggers import RisingEdge, ReadOnly


class MOB_dut:
    def __init__(self, dut):
        self.MOB = dut

        # Backend Modules #

    def clock(self):  # Do not touch
        return self.MOB.clock

    async def reset(self):  # Do not touch
        await RisingEdge(self.MOB.clock)
        self.MOB = 1
        await RisingEdge(self.MOB.clock)
        self.MOB.reset.value = 0

    def read_reset(self):
        return self.MOB.reset.value


  #input         clock,
                #reset,
                #io_flush,
  #output        io_reserve_0_ready,
  #input         io_reserve_0_valid,
                #io_reserve_0_bits_ready_bits_RS1_ready,
                #io_reserve_0_bits_ready_bits_RS2_ready,
  #input  [4:0]  io_reserve_0_bits_RDold,
  #input  [6:0]  io_reserve_0_bits_RD,
  #input         io_reserve_0_bits_RD_valid,
  #input  [6:0]  io_reserve_0_bits_RS1,
  #input         io_reserve_0_bits_RS1_valid,
  #input  [6:0]  io_reserve_0_bits_RS2,
  #input         io_reserve_0_bits_RS2_valid,
  #input  [20:0] io_reserve_0_bits_IMM,
  #input  [2:0]  io_reserve_0_bits_FUNCT3,
  #input  [1:0]  io_reserve_0_bits_packet_index,
  #input  [5:0]  io_reserve_0_bits_ROB_index,
  #input  [3:0]  io_reserve_0_bits_MOB_index,
                #io_reserve_0_bits_FTQ_index,
  #input  [4:0]  io_reserve_0_bits_instructionType,
  #input  [1:0]  io_reserve_0_bits_portID,
                #io_reserve_0_bits_RS_type,
  #input         io_reserve_0_bits_needs_ALU,
                #io_reserve_0_bits_needs_branch_unit,
                #io_reserve_0_bits_needs_CSRs,
                #io_reserve_0_bits_SUBTRACT,
                #io_reserve_0_bits_MULTIPLY,
                #io_reserve_0_bits_IS_IMM,
  #input  [1:0]  io_reserve_0_bits_memory_type,
                #io_reserve_0_bits_access_width,
  #output        io_reserve_1_ready,
  #input         io_reserve_1_valid,
                #io_reserve_1_bits_ready_bits_RS1_ready,
                #io_reserve_1_bits_ready_bits_RS2_ready,
  #input  [4:0]  io_reserve_1_bits_RDold,
  #input  [6:0]  io_reserve_1_bits_RD,
  #input         io_reserve_1_bits_RD_valid,
  #input  [6:0]  io_reserve_1_bits_RS1,
  #input         io_reserve_1_bits_RS1_valid,
  #input  [6:0]  io_reserve_1_bits_RS2,
  #input         io_reserve_1_bits_RS2_valid,
  #input  [20:0] io_reserve_1_bits_IMM,
  #input  [2:0]  io_reserve_1_bits_FUNCT3,
  #input  [1:0]  io_reserve_1_bits_packet_index,
  #input  [5:0]  io_reserve_1_bits_ROB_index,
  #input  [3:0]  io_reserve_1_bits_MOB_index,
                #io_reserve_1_bits_FTQ_index,
  #input  [4:0]  io_reserve_1_bits_instructionType,
  #input  [1:0]  io_reserve_1_bits_portID,
                #io_reserve_1_bits_RS_type,
  #input         io_reserve_1_bits_needs_ALU,
                #io_reserve_1_bits_needs_branch_unit,
                #io_reserve_1_bits_needs_CSRs,
                #io_reserve_1_bits_SUBTRACT,
                #io_reserve_1_bits_MULTIPLY,
                #io_reserve_1_bits_IS_IMM,
  #input  [1:0]  io_reserve_1_bits_memory_type,
                #io_reserve_1_bits_access_width,
  #output        io_reserve_2_ready,
  #input         io_reserve_2_valid,
                #io_reserve_2_bits_ready_bits_RS1_ready,
                #io_reserve_2_bits_ready_bits_RS2_ready,
  #input  [4:0]  io_reserve_2_bits_RDold,
  #input  [6:0]  io_reserve_2_bits_RD,
  #input         io_reserve_2_bits_RD_valid,
  #input  [6:0]  io_reserve_2_bits_RS1,
  #input         io_reserve_2_bits_RS1_valid,
  #input  [6:0]  io_reserve_2_bits_RS2,
  #input         io_reserve_2_bits_RS2_valid,
  #input  [20:0] io_reserve_2_bits_IMM,
  #input  [2:0]  io_reserve_2_bits_FUNCT3,
  #input  [1:0]  io_reserve_2_bits_packet_index,
  #input  [5:0]  io_reserve_2_bits_ROB_index,
  #input  [3:0]  io_reserve_2_bits_MOB_index,
                #io_reserve_2_bits_FTQ_index,
  #input  [4:0]  io_reserve_2_bits_instructionType,
  #input  [1:0]  io_reserve_2_bits_portID,
                #io_reserve_2_bits_RS_type,
  #input         io_reserve_2_bits_needs_ALU,
                #io_reserve_2_bits_needs_branch_unit,
                #io_reserve_2_bits_needs_CSRs,
                #io_reserve_2_bits_SUBTRACT,
                #io_reserve_2_bits_MULTIPLY,
                #io_reserve_2_bits_IS_IMM,
  #input  [1:0]  io_reserve_2_bits_memory_type,
                #io_reserve_2_bits_access_width,
  #output        io_reserve_3_ready,
  #input         io_reserve_3_valid,
                #io_reserve_3_bits_ready_bits_RS1_ready,
                #io_reserve_3_bits_ready_bits_RS2_ready,
  #input  [4:0]  io_reserve_3_bits_RDold,
  #input  [6:0]  io_reserve_3_bits_RD,
  #input         io_reserve_3_bits_RD_valid,
  #input  [6:0]  io_reserve_3_bits_RS1,
  #input         io_reserve_3_bits_RS1_valid,
  #input  [6:0]  io_reserve_3_bits_RS2,
  #input         io_reserve_3_bits_RS2_valid,
  #input  [20:0] io_reserve_3_bits_IMM,
  #input  [2:0]  io_reserve_3_bits_FUNCT3,
  #input  [1:0]  io_reserve_3_bits_packet_index,
  #input  [5:0]  io_reserve_3_bits_ROB_index,
  #input  [3:0]  io_reserve_3_bits_MOB_index,
                #io_reserve_3_bits_FTQ_index,
  #input  [4:0]  io_reserve_3_bits_instructionType,
  #input  [1:0]  io_reserve_3_bits_portID,
                #io_reserve_3_bits_RS_type,
  #input         io_reserve_3_bits_needs_ALU,
                #io_reserve_3_bits_needs_branch_unit,
                #io_reserve_3_bits_needs_CSRs,
                #io_reserve_3_bits_SUBTRACT,
                #io_reserve_3_bits_MULTIPLY,
                #io_reserve_3_bits_IS_IMM,
  #input  [1:0]  io_reserve_3_bits_memory_type,
                #io_reserve_3_bits_access_width,
  #output        io_reserved_pointers_0_valid,
  #output [3:0]  io_reserved_pointers_0_bits,
  #output        io_reserved_pointers_1_valid,
  #output [3:0]  io_reserved_pointers_1_bits,
  #output        io_reserved_pointers_2_valid,
  #output [3:0]  io_reserved_pointers_2_bits,
  #output        io_reserved_pointers_3_valid,
  #output [3:0]  io_reserved_pointers_3_bits,
  #input  [31:0] io_fetch_PC,
  #input         io_AGU_output_valid,
  #input  [6:0]  io_AGU_output_bits_RD,
  #input  [31:0] io_AGU_output_bits_RD_data,
  #input         io_AGU_output_bits_RD_valid,
  #input  [31:0] io_AGU_output_bits_fetch_PC,
  #input         io_AGU_output_bits_branch_taken,
  #input  [31:0] io_AGU_output_bits_target_address,
  #input         io_AGU_output_bits_branch_valid,
  #input  [31:0] io_AGU_output_bits_address,
  #input  [1:0]  io_AGU_output_bits_memory_type,
                #io_AGU_output_bits_access_width,
  #input         io_AGU_output_bits_is_unsigned,
  #input  [31:0] io_AGU_output_bits_wr_data,
  #input  [3:0]  io_AGU_output_bits_MOB_index,
  #input  [5:0]  io_AGU_output_bits_ROB_index,
  #input  [3:0]  io_AGU_output_bits_FTQ_index,
  #input  [1:0]  io_AGU_output_bits_fetch_packet_index,
  #input         io_AGU_output_bits_exception,
  #output        io_MOB_output_valid,
  #output [6:0]  io_MOB_output_bits_RD,
  #output [31:0] io_MOB_output_bits_RD_data,
  #output        io_MOB_output_bits_RD_valid,
  #output [31:0] io_MOB_output_bits_fetch_PC,
  #output        io_MOB_output_bits_branch_taken,
  #output [31:0] io_MOB_output_bits_target_address,
  #output        io_MOB_output_bits_branch_valid,
  #output [31:0] io_MOB_output_bits_address,
  #output [1:0]  io_MOB_output_bits_memory_type,
                #io_MOB_output_bits_access_width,
  #output        io_MOB_output_bits_is_unsigned,
  #output [31:0] io_MOB_output_bits_wr_data,
  #output [3:0]  io_MOB_output_bits_MOB_index,
  #output [5:0]  io_MOB_output_bits_ROB_index,
  #output [3:0]  io_MOB_output_bits_FTQ_index,
  #output [1:0]  io_MOB_output_bits_fetch_packet_index,
  #output        io_MOB_output_bits_exception,
  #input         io_commit_valid,
  #input  [31:0] io_commit_bits_fetch_PC,
  #input         io_commit_bits_T_NT,
  #input  [5:0]  io_commit_bits_ROB_index,
  #input  [2:0]  io_commit_bits_br_type,
  #input  [1:0]  io_commit_bits_fetch_packet_index,
  #input         io_commit_bits_is_misprediction,
                #io_commit_bits_exception,
  #input  [31:0] io_commit_bits_expected_PC,
  #input  [15:0] io_commit_bits_GHR,
  #input  [6:0]  io_commit_bits_TOS,
                #io_commit_bits_NEXT,
  #input  [7:0]  io_commit_bits_free_list_front_pointer,
  #input  [4:0]  io_commit_bits_RDold_0,
                #io_commit_bits_RDold_1,
                #io_commit_bits_RDold_2,
                #io_commit_bits_RDold_3,
  #input  [6:0]  io_commit_bits_RD_0,
                #io_commit_bits_RD_1,
                #io_commit_bits_RD_2,
                #io_commit_bits_RD_3,
  #input         io_commit_bits_RD_valid_0,
                #io_commit_bits_RD_valid_1,
                #io_commit_bits_RD_valid_2,
                #io_commit_bits_RD_valid_3,
                #io_backend_memory_request_ready,
  #output        io_backend_memory_request_valid,
  #output [31:0] io_backend_memory_request_bits_addr,
                #io_backend_memory_request_bits_data,
  #output [1:0]  io_backend_memory_request_bits_memory_type,
                #io_backend_memory_request_bits_access_width,
  #output [3:0]  io_backend_memory_request_bits_MOB_index,
  #output        io_backend_memory_response_ready,
  #input         io_backend_memory_response_valid,
  #input  [31:0] io_backend_memory_response_bits_addr,
                #io_backend_memory_response_bits_data,
  #input  [3:0]  io_backend_memory_response_bits_MOB_index
