TimeQuest Timing Analyzer report for BoardTest
Wed Apr 18 23:06:21 2012
Quartus II 32-bit Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clk'
 31. Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'
 32. Fast Model Hold: 'clk'
 33. Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'
 34. Fast Model Minimum Pulse Width: 'clk'
 35. Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; BoardTest                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C8T144C8                                                     ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_div:U_1HzClkDivider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:U_1HzClkDivider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 13.3 MHz   ; 13.3 MHz        ; clk                             ;                                                       ;
; 412.03 MHz ; 402.58 MHz      ; clk_div:U_1HzClkDivider|clk_out ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -74.206 ; -1157.610     ;
; clk_div:U_1HzClkDivider|clk_out ; -1.427  ; -8.523        ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.499 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.499 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.941 ; -359.585      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.742 ; -13.356       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                      ;
+---------+----------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -74.206 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 75.249     ;
; -74.164 ; rangefinder:U_Ranger_Top|edgebegin[0]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 75.230     ;
; -74.120 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 75.163     ;
; -74.078 ; rangefinder:U_Ranger_Top|edgebegin[0]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 75.144     ;
; -74.061 ; rangefinder:U_Ranger_Top|edgebegin[6]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.045      ; 75.146     ;
; -74.029 ; rangefinder:U_Ranger_Top|edgebegin[1]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 75.095     ;
; -73.975 ; rangefinder:U_Ranger_Top|edgebegin[6]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.045      ; 75.060     ;
; -73.968 ; rangefinder:U_Ranger_Top|edgebegin[7]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.045      ; 75.053     ;
; -73.943 ; rangefinder:U_Ranger_Top|edgebegin[1]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 75.009     ;
; -73.930 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 74.973     ;
; -73.916 ; rangefinder:U_Ranger_Top|edgebegin[3]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.982     ;
; -73.890 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.045      ; 74.975     ;
; -73.888 ; rangefinder:U_Ranger_Top|edgebegin[0]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.954     ;
; -73.882 ; rangefinder:U_Ranger_Top|edgebegin[7]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.045      ; 74.967     ;
; -73.861 ; rangefinder:U_Ranger_Top|edgebegin[2]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.927     ;
; -73.844 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 74.887     ;
; -73.830 ; rangefinder:U_Ranger_Top|edgebegin[3]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.896     ;
; -73.804 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.045      ; 74.889     ;
; -73.802 ; rangefinder:U_Ranger_Top|edgebegin[0]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.868     ;
; -73.798 ; rangefinder:U_Ranger_Top|edgeend[0]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.840     ;
; -73.785 ; rangefinder:U_Ranger_Top|edgebegin[6]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.045      ; 74.870     ;
; -73.775 ; rangefinder:U_Ranger_Top|edgebegin[2]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.841     ;
; -73.762 ; rangefinder:U_Ranger_Top|edgeend[1]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.804     ;
; -73.758 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 74.801     ;
; -73.753 ; rangefinder:U_Ranger_Top|edgebegin[1]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.819     ;
; -73.716 ; rangefinder:U_Ranger_Top|edgebegin[0]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.026      ; 74.782     ;
; -73.712 ; rangefinder:U_Ranger_Top|edgeend[0]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.754     ;
; -73.699 ; rangefinder:U_Ranger_Top|edgebegin[6]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.045      ; 74.784     ;
; -73.692 ; rangefinder:U_Ranger_Top|edgebegin[7]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.045      ; 74.777     ;
; -73.676 ; rangefinder:U_Ranger_Top|edgeend[2]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.718     ;
; -73.676 ; rangefinder:U_Ranger_Top|edgeend[1]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.718     ;
; -73.672 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 74.715     ;
; -73.668 ; rangefinder:U_Ranger_Top|edgebegin[4]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.734     ;
; -73.667 ; rangefinder:U_Ranger_Top|edgebegin[1]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.733     ;
; -73.643 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 74.686     ;
; -73.640 ; rangefinder:U_Ranger_Top|edgebegin[3]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.706     ;
; -73.630 ; rangefinder:U_Ranger_Top|edgebegin[0]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.026      ; 74.696     ;
; -73.629 ; rangefinder:U_Ranger_Top|edgebegin[5]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.695     ;
; -73.614 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.045      ; 74.699     ;
; -73.613 ; rangefinder:U_Ranger_Top|edgebegin[6]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.045      ; 74.698     ;
; -73.606 ; rangefinder:U_Ranger_Top|edgebegin[7]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.045      ; 74.691     ;
; -73.590 ; rangefinder:U_Ranger_Top|edgeend[2]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.632     ;
; -73.586 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 74.629     ;
; -73.585 ; rangefinder:U_Ranger_Top|edgebegin[2]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.651     ;
; -73.582 ; rangefinder:U_Ranger_Top|edgebegin[4]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.648     ;
; -73.581 ; rangefinder:U_Ranger_Top|edgebegin[1]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.026      ; 74.647     ;
; -73.557 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 74.600     ;
; -73.554 ; rangefinder:U_Ranger_Top|edgebegin[3]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.620     ;
; -73.546 ; rangefinder:U_Ranger_Top|edgeend[3]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.588     ;
; -73.544 ; rangefinder:U_Ranger_Top|edgebegin[0]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.026      ; 74.610     ;
; -73.543 ; rangefinder:U_Ranger_Top|edgebegin[5]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.609     ;
; -73.539 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 74.582     ;
; -73.528 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.045      ; 74.613     ;
; -73.527 ; rangefinder:U_Ranger_Top|edgebegin[6]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.045      ; 74.612     ;
; -73.522 ; rangefinder:U_Ranger_Top|edgeend[0]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.564     ;
; -73.520 ; rangefinder:U_Ranger_Top|edgebegin[7]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.045      ; 74.605     ;
; -73.499 ; rangefinder:U_Ranger_Top|edgebegin[2]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.565     ;
; -73.495 ; rangefinder:U_Ranger_Top|edgebegin[1]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.026      ; 74.561     ;
; -73.486 ; rangefinder:U_Ranger_Top|edgeend[1]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.528     ;
; -73.479 ; rangefinder:U_Ranger_Top|edgeend[7]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.521     ;
; -73.468 ; rangefinder:U_Ranger_Top|edgebegin[3]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.026      ; 74.534     ;
; -73.460 ; rangefinder:U_Ranger_Top|edgeend[3]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.502     ;
; -73.453 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 74.496     ;
; -73.442 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.045      ; 74.527     ;
; -73.441 ; rangefinder:U_Ranger_Top|edgebegin[6]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.045      ; 74.526     ;
; -73.436 ; rangefinder:U_Ranger_Top|edgeend[0]    ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.478     ;
; -73.434 ; rangefinder:U_Ranger_Top|edgebegin[7]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.045      ; 74.519     ;
; -73.413 ; rangefinder:U_Ranger_Top|edgebegin[2]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.026      ; 74.479     ;
; -73.409 ; rangefinder:U_Ranger_Top|edgebegin[1]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.026      ; 74.475     ;
; -73.404 ; rangefinder:U_Ranger_Top|edgeend[4]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.446     ;
; -73.400 ; rangefinder:U_Ranger_Top|edgeend[2]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.442     ;
; -73.400 ; rangefinder:U_Ranger_Top|edgeend[1]    ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.442     ;
; -73.393 ; rangefinder:U_Ranger_Top|edgeend[7]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.435     ;
; -73.392 ; rangefinder:U_Ranger_Top|edgebegin[4]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.458     ;
; -73.382 ; rangefinder:U_Ranger_Top|edgebegin[3]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.026      ; 74.448     ;
; -73.367 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 74.410     ;
; -73.356 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.045      ; 74.441     ;
; -73.353 ; rangefinder:U_Ranger_Top|edgebegin[5]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.419     ;
; -73.350 ; rangefinder:U_Ranger_Top|edgeend[0]    ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 74.392     ;
; -73.348 ; rangefinder:U_Ranger_Top|edgebegin[7]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.045      ; 74.433     ;
; -73.327 ; rangefinder:U_Ranger_Top|edgebegin[2]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.026      ; 74.393     ;
; -73.319 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.045      ; 74.404     ;
; -73.318 ; rangefinder:U_Ranger_Top|edgeend[4]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.360     ;
; -73.314 ; rangefinder:U_Ranger_Top|edgeend[2]    ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.356     ;
; -73.314 ; rangefinder:U_Ranger_Top|edgeend[1]    ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 74.356     ;
; -73.306 ; rangefinder:U_Ranger_Top|edgebegin[4]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.372     ;
; -73.296 ; rangefinder:U_Ranger_Top|edgebegin[3]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.026      ; 74.362     ;
; -73.281 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 74.324     ;
; -73.270 ; rangefinder:U_Ranger_Top|edgeend[3]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.312     ;
; -73.270 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.045      ; 74.355     ;
; -73.267 ; rangefinder:U_Ranger_Top|edgebegin[5]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.026      ; 74.333     ;
; -73.264 ; rangefinder:U_Ranger_Top|edgeend[0]    ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 74.306     ;
; -73.263 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 74.306     ;
; -73.255 ; rangefinder:U_Ranger_Top|edgeend[5]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.297     ;
; -73.241 ; rangefinder:U_Ranger_Top|edgebegin[2]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.026      ; 74.307     ;
; -73.233 ; rangefinder:U_Ranger_Top|edgebegin[12] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.045      ; 74.318     ;
; -73.232 ; rangefinder:U_Ranger_Top|edgeend[6]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.002      ; 74.274     ;
; -73.228 ; rangefinder:U_Ranger_Top|edgeend[2]    ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 74.270     ;
; -73.228 ; rangefinder:U_Ranger_Top|edgeend[1]    ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.002      ; 74.270     ;
; -73.220 ; rangefinder:U_Ranger_Top|edgebegin[4]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.026      ; 74.286     ;
+---------+----------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.427 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.467      ;
; -1.363 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.403      ;
; -1.341 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.381      ;
; -1.283 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.323      ;
; -1.277 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.317      ;
; -1.256 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.296      ;
; -1.255 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.295      ;
; -1.197 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.237      ;
; -1.191 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.231      ;
; -1.170 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.210      ;
; -1.169 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.209      ;
; -1.111 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.151      ;
; -1.111 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.151      ;
; -1.105 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.145      ;
; -1.084 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.124      ;
; -1.083 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.123      ;
; -1.075 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.115      ;
; -1.025 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.065      ;
; -1.025 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.065      ;
; -1.019 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.059      ;
; -0.998 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.038      ;
; -0.997 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.037      ;
; -0.989 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 2.029      ;
; -0.939 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.979      ;
; -0.939 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.979      ;
; -0.933 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.973      ;
; -0.931 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.971      ;
; -0.731 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.009      ; 1.780      ;
; -0.520 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.560      ;
; -0.518 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.558      ;
; -0.509 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.549      ;
; -0.460 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.500      ;
; -0.460 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.500      ;
; -0.455 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.495      ;
; -0.452 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.492      ;
; -0.037 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 1.077      ;
; 0.235  ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.805      ;
+--------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; motor_pwm:Motor_1|pulsecount[0]                     ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|LED                        ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.746 ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]                   ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.748 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.753 ; motor_pwm:Motor_1|clockcount[6]                     ; motor_pwm:Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.767 ; regmap:Registers|reg_controller:RegCont|state.wa1   ; regmap:Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.073      ;
; 0.769 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.772 ; rangefinder:U_Ranger_Top|count[23]                  ; rangefinder:U_Ranger_Top|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.772 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.782 ; SPI_Slave:U_PICSPI_Slave|SCKr[1]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.088      ;
; 0.786 ; rangefinder:U_Ranger_Top|count[10]                  ; rangefinder:U_Ranger_Top|edgebegin[10]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.092      ;
; 0.789 ; rangefinder:U_Ranger_Top|count[11]                  ; rangefinder:U_Ranger_Top|edgebegin[11]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.095      ;
; 0.790 ; rangefinder:U_Ranger_Top|count[9]                   ; rangefinder:U_Ranger_Top|edgebegin[9]               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.930 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.236      ;
; 1.041 ; motor_pwm:Motor_1|pulsecount[11]                    ; motor_pwm:Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.347      ;
; 1.073 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.379      ;
; 1.082 ; regmap:Registers|reg_controller:RegCont|state.wd2   ; regmap:Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 1.388      ;
; 1.171 ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; rangefinder:U_Ranger_Top|count[3]                   ; rangefinder:U_Ranger_Top|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; rangefinder:U_Ranger_Top|count[5]                   ; rangefinder:U_Ranger_Top|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; rangefinder:U_Ranger_Top|count[7]                   ; rangefinder:U_Ranger_Top|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:Motor_1|pulsecount[8]                     ; motor_pwm:Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:Motor_1|clockcount[2]                     ; motor_pwm:Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; motor_pwm:Motor_1|pulsecount[10]                    ; motor_pwm:Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.173 ; rangefinder:U_Ranger_Top|count[0]                   ; rangefinder:U_Ranger_Top|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; motor_pwm:Motor_1|clockcount[0]                     ; motor_pwm:Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.175 ; rangefinder:U_Ranger_Top|count[12]                  ; rangefinder:U_Ranger_Top|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; SPI_Slave:U_PICSPI_Slave|byte_received              ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; motor_pwm:Motor_1|clockcount[4]                     ; motor_pwm:Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; motor_pwm:Motor_1|clockcount[5]                     ; motor_pwm:Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.483      ;
; 1.179 ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                   ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.485      ;
; 1.180 ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.181 ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.186 ; motor_pwm:Motor_1|pulsecount[6]                     ; motor_pwm:Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; motor_pwm:Motor_1|pulsecount[3]                     ; motor_pwm:Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; motor_pwm:Motor_1|pulsecount[1]                     ; motor_pwm:Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.186 ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.193 ; rangefinder:U_Ranger_Top|count[13]                  ; rangefinder:U_Ranger_Top|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.499      ;
; 1.196 ; rangefinder:U_Ranger_Top|count[21]                  ; rangefinder:U_Ranger_Top|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.502      ;
; 1.199 ; rangefinder:U_Ranger_Top|count[16]                  ; rangefinder:U_Ranger_Top|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.199 ; rangefinder:U_Ranger_Top|count[14]                  ; rangefinder:U_Ranger_Top|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.205 ; rangefinder:U_Ranger_Top|count[10]                  ; rangefinder:U_Ranger_Top|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.207 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.513      ;
; 1.209 ; rangefinder:U_Ranger_Top|count[9]                   ; rangefinder:U_Ranger_Top|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.209 ; rangefinder:U_Ranger_Top|count[11]                  ; rangefinder:U_Ranger_Top|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.515      ;
; 1.213 ; rangefinder:U_Ranger_Top|count[19]                  ; rangefinder:U_Ranger_Top|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.519      ;
; 1.216 ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.522      ;
; 1.217 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.523      ;
; 1.220 ; motor_pwm:Motor_1|pulsecount[7]                     ; motor_pwm:Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; rangefinder:U_Ranger_Top|count[1]                   ; rangefinder:U_Ranger_Top|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; rangefinder:U_Ranger_Top|count[2]                   ; rangefinder:U_Ranger_Top|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; motor_pwm:Motor_1|pulsecount[9]                     ; motor_pwm:Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; motor_pwm:Motor_1|clockcount[1]                     ; motor_pwm:Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; motor_pwm:Motor_1|clockcount[3]                     ; motor_pwm:Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; regmap:Registers|reg_controller:RegCont|state.rd1   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; rangefinder:U_Ranger_Top|count[4]                   ; rangefinder:U_Ranger_Top|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; rangefinder:U_Ranger_Top|count[6]                   ; rangefinder:U_Ranger_Top|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; rangefinder:U_Ranger_Top|count[8]                   ; rangefinder:U_Ranger_Top|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; motor_pwm:Motor_1|pulsecount[4]                     ; motor_pwm:Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.231 ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.537      ;
; 1.232 ; rangefinder:U_Ranger_Top|count[20]                  ; rangefinder:U_Ranger_Top|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.538      ;
; 1.233 ; rangefinder:U_Ranger_Top|count[22]                  ; rangefinder:U_Ranger_Top|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.234 ; motor_pwm:Motor_1|pulsecount[2]                     ; motor_pwm:Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.234 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; motor_pwm:Motor_1|pulsecount[5]                     ; motor_pwm:Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.541      ;
; 1.237 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.543      ;
; 1.239 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.545      ;
; 1.241 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.547      ;
; 1.242 ; rangefinder:U_Ranger_Top|count[15]                  ; rangefinder:U_Ranger_Top|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.548      ;
; 1.243 ; rangefinder:U_Ranger_Top|count[17]                  ; rangefinder:U_Ranger_Top|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.549      ;
; 1.244 ; rangefinder:U_Ranger_Top|count[18]                  ; rangefinder:U_Ranger_Top|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.550      ;
; 1.252 ; SPI_Slave:U_PICSPI_Slave|SCKr[1]                    ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.558      ;
; 1.258 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.564      ;
; 1.260 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; clk          ; clk         ; 0.000        ; -0.001     ; 1.565      ;
; 1.330 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.636      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.499 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.805      ;
; 0.771 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.077      ;
; 1.186 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.492      ;
; 1.189 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.495      ;
; 1.194 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.500      ;
; 1.194 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.500      ;
; 1.243 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.549      ;
; 1.252 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.558      ;
; 1.254 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.560      ;
; 1.465 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.009      ; 1.780      ;
; 1.665 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.971      ;
; 1.667 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.973      ;
; 1.673 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.979      ;
; 1.673 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 1.979      ;
; 1.723 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.029      ;
; 1.731 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.037      ;
; 1.732 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.038      ;
; 1.753 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.059      ;
; 1.759 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.065      ;
; 1.759 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.065      ;
; 1.809 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.115      ;
; 1.817 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.123      ;
; 1.818 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.124      ;
; 1.839 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.145      ;
; 1.845 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.151      ;
; 1.845 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.151      ;
; 1.903 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.209      ;
; 1.904 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.210      ;
; 1.925 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.231      ;
; 1.931 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.237      ;
; 1.989 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.295      ;
; 1.990 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.296      ;
; 2.011 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.317      ;
; 2.017 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.323      ;
; 2.075 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.381      ;
; 2.097 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.403      ;
; 2.161 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 2.467      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.595 ; 5.595 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 5.424 ; 5.424 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.095 ; 5.095 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.997 ; 4.997 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.659 ; 4.659 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.424 ; 5.424 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.623 ; 4.623 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.182 ; 6.182 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 6.399 ; 6.399 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 5.211 ; 5.211 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 5.426 ; 5.426 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 5.415 ; 5.415 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 9.372 ; 9.372 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 8.764 ; 8.764 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 8.212 ; 8.212 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 9.372 ; 9.372 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 8.561 ; 8.561 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 8.893 ; 8.893 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -4.592 ; -4.592 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -3.787 ; -3.787 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -4.219 ; -4.219 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -4.231 ; -4.231 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -3.864 ; -3.864 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -3.852 ; -3.852 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -4.015 ; -4.015 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -3.787 ; -3.787 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -3.948 ; -3.948 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -3.860 ; -3.860 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -5.324 ; -5.324 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -5.279 ; -5.279 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -4.945 ; -4.945 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -5.160 ; -5.160 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -5.149 ; -5.149 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -6.596 ; -6.596 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -6.596 ; -6.596 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -6.825 ; -6.825 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -7.231 ; -7.231 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -7.084 ; -7.084 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -6.237 ; -6.237 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 8.533  ; 8.533  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 8.465  ; 8.465  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 8.533  ; 8.533  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 8.479  ; 8.479  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 8.264  ; 8.264  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 8.467  ; 8.467  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.147  ; 8.147  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.122  ; 8.122  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.461  ; 8.461  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.467  ; 8.467  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.442  ; 8.442  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.420  ; 8.420  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.447  ; 8.447  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.437  ; 8.437  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 11.776 ; 11.776 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 11.030 ; 11.030 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 10.938 ; 10.938 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 10.706 ; 10.706 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 11.034 ; 11.034 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 10.647 ; 10.647 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 11.776 ; 11.776 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 11.748 ; 11.748 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 11.090 ; 11.090 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 9.428  ; 9.428  ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 8.033  ; 8.033  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 9.604  ; 9.604  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.875  ; 8.875  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 8.947  ; 8.947  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 8.264 ; 8.264 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 8.465 ; 8.465 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 8.533 ; 8.533 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 8.479 ; 8.479 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 8.264 ; 8.264 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 8.122 ; 8.122 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.147 ; 8.147 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.122 ; 8.122 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.461 ; 8.461 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.467 ; 8.467 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.442 ; 8.442 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.420 ; 8.420 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.447 ; 8.447 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.437 ; 8.437 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 7.578 ; 7.578 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 7.942 ; 7.942 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 8.058 ; 8.058 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 8.043 ; 8.043 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 8.042 ; 8.042 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 7.578 ; 7.578 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 7.588 ; 7.588 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 8.393 ; 8.393 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 7.958 ; 7.958 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 8.701 ; 8.701 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 8.033 ; 8.033 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 9.604 ; 9.604 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.875 ; 8.875 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 8.947 ; 8.947 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 8.206 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.521 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.531 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.206 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.206 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.547 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.557 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.562 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.562 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.956 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.271 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.281 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 7.956 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 7.956 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.297 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.307 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.312 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.312 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 8.206     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.521     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.531     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 8.206     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 8.206     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.547     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.557     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.562     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.562     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 7.956     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 8.271     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 8.281     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 7.956     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 7.956     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 8.297     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 8.307     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 8.312     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 8.312     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; clk                             ; -23.690 ; -249.517      ;
; clk_div:U_1HzClkDivider|clk_out ; 0.183   ; 0.000         ;
+---------------------------------+---------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.215 ; 0.000         ;
; clk_div:U_1HzClkDivider|clk_out ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.380 ; -242.380      ;
; clk_div:U_1HzClkDivider|clk_out ; -0.500 ; -9.000        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+---------+----------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -23.690 ; rangefinder:U_Ranger_Top|edgebegin[0]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.744     ;
; -23.655 ; rangefinder:U_Ranger_Top|edgebegin[0]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.709     ;
; -23.643 ; rangefinder:U_Ranger_Top|edgebegin[1]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.697     ;
; -23.625 ; rangefinder:U_Ranger_Top|edgebegin[6]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.043      ; 24.700     ;
; -23.608 ; rangefinder:U_Ranger_Top|edgebegin[1]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.662     ;
; -23.598 ; rangefinder:U_Ranger_Top|edgebegin[2]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.652     ;
; -23.591 ; rangefinder:U_Ranger_Top|edgeend[0]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.626     ;
; -23.590 ; rangefinder:U_Ranger_Top|edgebegin[6]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.043      ; 24.665     ;
; -23.585 ; rangefinder:U_Ranger_Top|edgebegin[7]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.043      ; 24.660     ;
; -23.580 ; rangefinder:U_Ranger_Top|edgebegin[3]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.634     ;
; -23.569 ; rangefinder:U_Ranger_Top|edgeend[1]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.604     ;
; -23.563 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.004      ; 24.599     ;
; -23.563 ; rangefinder:U_Ranger_Top|edgebegin[2]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.617     ;
; -23.561 ; rangefinder:U_Ranger_Top|edgebegin[0]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.615     ;
; -23.556 ; rangefinder:U_Ranger_Top|edgeend[0]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.591     ;
; -23.554 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.043      ; 24.629     ;
; -23.550 ; rangefinder:U_Ranger_Top|edgebegin[7]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.043      ; 24.625     ;
; -23.545 ; rangefinder:U_Ranger_Top|edgebegin[3]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.599     ;
; -23.534 ; rangefinder:U_Ranger_Top|edgeend[2]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.569     ;
; -23.534 ; rangefinder:U_Ranger_Top|edgeend[1]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.569     ;
; -23.528 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.004      ; 24.564     ;
; -23.526 ; rangefinder:U_Ranger_Top|edgebegin[0]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.580     ;
; -23.519 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.043      ; 24.594     ;
; -23.514 ; rangefinder:U_Ranger_Top|edgebegin[1]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.568     ;
; -23.499 ; rangefinder:U_Ranger_Top|edgeend[2]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.534     ;
; -23.496 ; rangefinder:U_Ranger_Top|edgebegin[6]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.043      ; 24.571     ;
; -23.491 ; rangefinder:U_Ranger_Top|edgebegin[0]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 24.545     ;
; -23.482 ; rangefinder:U_Ranger_Top|edgeend[3]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.517     ;
; -23.479 ; rangefinder:U_Ranger_Top|edgebegin[1]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.533     ;
; -23.478 ; rangefinder:U_Ranger_Top|edgebegin[4]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.532     ;
; -23.469 ; rangefinder:U_Ranger_Top|edgebegin[2]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.523     ;
; -23.462 ; rangefinder:U_Ranger_Top|edgeend[0]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.497     ;
; -23.461 ; rangefinder:U_Ranger_Top|edgebegin[6]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.043      ; 24.536     ;
; -23.456 ; rangefinder:U_Ranger_Top|edgebegin[0]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 24.510     ;
; -23.456 ; rangefinder:U_Ranger_Top|edgebegin[7]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.043      ; 24.531     ;
; -23.455 ; rangefinder:U_Ranger_Top|edgebegin[5]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.509     ;
; -23.451 ; rangefinder:U_Ranger_Top|edgebegin[3]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.505     ;
; -23.447 ; rangefinder:U_Ranger_Top|edgeend[3]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.482     ;
; -23.444 ; rangefinder:U_Ranger_Top|edgebegin[1]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 24.498     ;
; -23.443 ; rangefinder:U_Ranger_Top|edgebegin[4]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.497     ;
; -23.440 ; rangefinder:U_Ranger_Top|edgeend[1]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.475     ;
; -23.434 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.004      ; 24.470     ;
; -23.434 ; rangefinder:U_Ranger_Top|edgebegin[2]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.488     ;
; -23.427 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.004      ; 24.463     ;
; -23.427 ; rangefinder:U_Ranger_Top|edgeend[0]    ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.462     ;
; -23.426 ; rangefinder:U_Ranger_Top|edgebegin[6]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.043      ; 24.501     ;
; -23.425 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.043      ; 24.500     ;
; -23.421 ; rangefinder:U_Ranger_Top|edgebegin[0]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 24.475     ;
; -23.421 ; rangefinder:U_Ranger_Top|edgebegin[7]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.043      ; 24.496     ;
; -23.420 ; rangefinder:U_Ranger_Top|edgebegin[5]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.474     ;
; -23.416 ; rangefinder:U_Ranger_Top|edgebegin[3]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.470     ;
; -23.409 ; rangefinder:U_Ranger_Top|edgebegin[1]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 24.463     ;
; -23.407 ; rangefinder:U_Ranger_Top|edgeend[4]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.442     ;
; -23.405 ; rangefinder:U_Ranger_Top|edgeend[2]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.440     ;
; -23.405 ; rangefinder:U_Ranger_Top|edgeend[1]    ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.440     ;
; -23.403 ; rangefinder:U_Ranger_Top|edgeend[7]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.438     ;
; -23.399 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.004      ; 24.435     ;
; -23.399 ; rangefinder:U_Ranger_Top|edgebegin[2]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 24.453     ;
; -23.392 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.004      ; 24.428     ;
; -23.392 ; rangefinder:U_Ranger_Top|edgeend[0]    ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 24.427     ;
; -23.391 ; rangefinder:U_Ranger_Top|edgebegin[6]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.043      ; 24.466     ;
; -23.390 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.043      ; 24.465     ;
; -23.386 ; rangefinder:U_Ranger_Top|edgebegin[7]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.043      ; 24.461     ;
; -23.381 ; rangefinder:U_Ranger_Top|edgebegin[3]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 24.435     ;
; -23.380 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.004      ; 24.416     ;
; -23.374 ; rangefinder:U_Ranger_Top|edgebegin[1]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 24.428     ;
; -23.372 ; rangefinder:U_Ranger_Top|edgeend[4]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.407     ;
; -23.370 ; rangefinder:U_Ranger_Top|edgeend[2]    ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.405     ;
; -23.370 ; rangefinder:U_Ranger_Top|edgeend[1]    ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 24.405     ;
; -23.368 ; rangefinder:U_Ranger_Top|edgeend[7]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.403     ;
; -23.364 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 24.400     ;
; -23.364 ; rangefinder:U_Ranger_Top|edgebegin[2]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 24.418     ;
; -23.357 ; rangefinder:U_Ranger_Top|edgeend[0]    ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 24.392     ;
; -23.356 ; rangefinder:U_Ranger_Top|edgebegin[6]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.043      ; 24.431     ;
; -23.355 ; rangefinder:U_Ranger_Top|edgeend[5]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.390     ;
; -23.355 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.043      ; 24.430     ;
; -23.353 ; rangefinder:U_Ranger_Top|edgeend[3]    ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.388     ;
; -23.351 ; rangefinder:U_Ranger_Top|edgebegin[7]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.043      ; 24.426     ;
; -23.349 ; rangefinder:U_Ranger_Top|edgebegin[4]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.403     ;
; -23.346 ; rangefinder:U_Ranger_Top|edgebegin[3]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 24.400     ;
; -23.345 ; rangefinder:U_Ranger_Top|edgebegin[10] ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.004      ; 24.381     ;
; -23.337 ; rangefinder:U_Ranger_Top|edgeend[6]    ; BLED_Blue[3]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.372     ;
; -23.335 ; rangefinder:U_Ranger_Top|edgeend[2]    ; BLED_Orange[3]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 24.370     ;
; -23.335 ; rangefinder:U_Ranger_Top|edgeend[1]    ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 24.370     ;
; -23.329 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 24.365     ;
; -23.329 ; rangefinder:U_Ranger_Top|edgebegin[2]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 24.383     ;
; -23.326 ; rangefinder:U_Ranger_Top|edgebegin[5]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.380     ;
; -23.322 ; rangefinder:U_Ranger_Top|edgeend[0]    ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 24.357     ;
; -23.320 ; rangefinder:U_Ranger_Top|edgeend[5]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.355     ;
; -23.320 ; rangefinder:U_Ranger_Top|edgebegin[8]  ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.043      ; 24.395     ;
; -23.318 ; rangefinder:U_Ranger_Top|edgeend[3]    ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.353     ;
; -23.316 ; rangefinder:U_Ranger_Top|edgebegin[7]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.043      ; 24.391     ;
; -23.314 ; rangefinder:U_Ranger_Top|edgebegin[4]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.368     ;
; -23.311 ; rangefinder:U_Ranger_Top|edgebegin[3]  ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.022      ; 24.365     ;
; -23.302 ; rangefinder:U_Ranger_Top|edgeend[6]    ; BLED_Blue[2]~reg0   ; clk          ; clk         ; 1.000        ; 0.003      ; 24.337     ;
; -23.300 ; rangefinder:U_Ranger_Top|edgeend[2]    ; BLED_Orange[2]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 24.335     ;
; -23.300 ; rangefinder:U_Ranger_Top|edgeend[1]    ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.003      ; 24.335     ;
; -23.298 ; rangefinder:U_Ranger_Top|edgebegin[9]  ; BLED_Blue[1]~reg0   ; clk          ; clk         ; 1.000        ; 0.004      ; 24.334     ;
; -23.294 ; rangefinder:U_Ranger_Top|edgebegin[11] ; BLED_Orange[1]~reg0 ; clk          ; clk         ; 1.000        ; 0.004      ; 24.330     ;
; -23.291 ; rangefinder:U_Ranger_Top|edgebegin[5]  ; BLED_Blue[0]~reg0   ; clk          ; clk         ; 1.000        ; 0.022      ; 24.345     ;
+---------+----------------------------------------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                     ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.183 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.849      ;
; 0.200 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.832      ;
; 0.218 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.814      ;
; 0.235 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.797      ;
; 0.235 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.797      ;
; 0.252 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.780      ;
; 0.253 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.779      ;
; 0.270 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.762      ;
; 0.270 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.762      ;
; 0.287 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.745      ;
; 0.288 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.744      ;
; 0.305 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.727      ;
; 0.305 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.727      ;
; 0.305 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.727      ;
; 0.322 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.710      ;
; 0.323 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.709      ;
; 0.324 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.708      ;
; 0.340 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.692      ;
; 0.340 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.692      ;
; 0.340 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.692      ;
; 0.357 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.675      ;
; 0.358 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.674      ;
; 0.359 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.673      ;
; 0.375 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.657      ;
; 0.375 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.657      ;
; 0.375 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.657      ;
; 0.377 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.655      ;
; 0.400 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.004      ; 0.636      ;
; 0.497 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.535      ;
; 0.498 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.534      ;
; 0.499 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.533      ;
; 0.510 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.522      ;
; 0.513 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.519      ;
; 0.513 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.519      ;
; 0.515 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.517      ;
; 0.630 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.402      ;
; 0.665 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                  ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; motor_pwm:Motor_1|pulsecount[0]                     ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|LED                        ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:Registers|reg_controller:RegCont|state.rd2   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; regmap:Registers|reg_controller:RegCont|state.ra1   ; regmap:Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]                   ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; motor_pwm:Motor_1|clockcount[6]                     ; motor_pwm:Motor_1|clockcount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; SPI_Slave:U_PICSPI_Slave|cnt[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.250 ; regmap:Registers|reg_controller:RegCont|state.wa1   ; regmap:Registers|reg_controller:RegCont|state.wa2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.252 ; rangefinder:U_Ranger_Top|count[23]                  ; rangefinder:U_Ranger_Top|count[23]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.wa1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.255 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.rd1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.407      ;
; 0.260 ; SPI_Slave:U_PICSPI_Slave|SCKr[1]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.412      ;
; 0.261 ; rangefinder:U_Ranger_Top|count[10]                  ; rangefinder:U_Ranger_Top|edgebegin[10]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.413      ;
; 0.262 ; rangefinder:U_Ranger_Top|count[11]                  ; rangefinder:U_Ranger_Top|edgebegin[11]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.414      ;
; 0.263 ; rangefinder:U_Ranger_Top|count[9]                   ; rangefinder:U_Ranger_Top|edgebegin[9]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.415      ;
; 0.321 ; motor_pwm:Motor_1|pulsecount[11]                    ; motor_pwm:Motor_1|pulsecount[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.473      ;
; 0.322 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|byte_received              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.358 ; rangefinder:U_Ranger_Top|count[0]                   ; rangefinder:U_Ranger_Top|count[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; rangefinder:U_Ranger_Top|count[3]                   ; rangefinder:U_Ranger_Top|count[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; rangefinder:U_Ranger_Top|count[5]                   ; rangefinder:U_Ranger_Top|count[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; rangefinder:U_Ranger_Top|count[7]                   ; rangefinder:U_Ranger_Top|count[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; rangefinder:U_Ranger_Top|count[12]                  ; rangefinder:U_Ranger_Top|count[12]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:Motor_1|pulsecount[8]                     ; motor_pwm:Motor_1|pulsecount[8]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:Motor_1|clockcount[2]                     ; motor_pwm:Motor_1|clockcount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:Motor_1|clockcount[0]                     ; motor_pwm:Motor_1|clockcount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; motor_pwm:Motor_1|pulsecount[10]                    ; motor_pwm:Motor_1|pulsecount[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; SPI_Slave:U_PICSPI_Slave|cnt[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; motor_pwm:Motor_1|clockcount[4]                     ; motor_pwm:Motor_1|clockcount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; motor_pwm:Motor_1|clockcount[5]                     ; motor_pwm:Motor_1|clockcount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk_div:U_1HzClkDivider|cnt[12]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; SPI_Slave:U_PICSPI_Slave|cnt[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; SPI_Slave:U_PICSPI_Slave|cnt[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk_div:U_1HzClkDivider|cnt[20]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk_div:U_1HzClkDivider|cnt[18]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk_div:U_1HzClkDivider|cnt[13]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk_div:U_1HzClkDivider|cnt[15]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; motor_pwm:Motor_1|pulsecount[6]                     ; motor_pwm:Motor_1|pulsecount[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; motor_pwm:Motor_1|pulsecount[3]                     ; motor_pwm:Motor_1|pulsecount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; SPI_Slave:U_PICSPI_Slave|SSELr[2]                   ; SPI_Slave:U_PICSPI_Slave|cnt[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]                   ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk_div:U_1HzClkDivider|cnt[8]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk_div:U_1HzClkDivider|cnt[10]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk_div:U_1HzClkDivider|cnt[9]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; motor_pwm:Motor_1|pulsecount[1]                     ; motor_pwm:Motor_1|pulsecount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; SPI_Slave:U_PICSPI_Slave|byte_received              ; SPI_Slave:U_PICSPI_Slave|LED                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; rangefinder:U_Ranger_Top|count[13]                  ; rangefinder:U_Ranger_Top|count[13]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk_div:U_1HzClkDivider|cnt[3]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; rangefinder:U_Ranger_Top|count[1]                   ; rangefinder:U_Ranger_Top|count[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; rangefinder:U_Ranger_Top|count[21]                  ; rangefinder:U_Ranger_Top|count[21]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; rangefinder:U_Ranger_Top|count[2]                   ; rangefinder:U_Ranger_Top|count[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:Motor_1|pulsecount[9]                     ; motor_pwm:Motor_1|pulsecount[9]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:Motor_1|pulsecount[7]                     ; motor_pwm:Motor_1|pulsecount[7]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:Motor_1|clockcount[1]                     ; motor_pwm:Motor_1|clockcount[1]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; motor_pwm:Motor_1|clockcount[3]                     ; motor_pwm:Motor_1|clockcount[3]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; SPI_Slave:U_PICSPI_Slave|cnt[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; SPI_Slave:U_PICSPI_Slave|cnt[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; regmap:Registers|reg_controller:RegCont|state.rd1   ; regmap:Registers|reg_controller:RegCont|state.rd2   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; rangefinder:U_Ranger_Top|count[4]                   ; rangefinder:U_Ranger_Top|count[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; rangefinder:U_Ranger_Top|count[6]                   ; rangefinder:U_Ranger_Top|count[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; rangefinder:U_Ranger_Top|count[14]                  ; rangefinder:U_Ranger_Top|count[14]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; rangefinder:U_Ranger_Top|count[8]                   ; rangefinder:U_Ranger_Top|count[8]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; rangefinder:U_Ranger_Top|count[16]                  ; rangefinder:U_Ranger_Top|count[16]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; motor_pwm:Motor_1|pulsecount[4]                     ; motor_pwm:Motor_1|pulsecount[4]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; rangefinder:U_Ranger_Top|count[10]                  ; rangefinder:U_Ranger_Top|count[10]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; motor_pwm:Motor_1|pulsecount[2]                     ; motor_pwm:Motor_1|pulsecount[2]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; rangefinder:U_Ranger_Top|count[22]                  ; rangefinder:U_Ranger_Top|count[22]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; rangefinder:U_Ranger_Top|count[20]                  ; rangefinder:U_Ranger_Top|count[20]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; rangefinder:U_Ranger_Top|count[9]                   ; rangefinder:U_Ranger_Top|count[9]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; rangefinder:U_Ranger_Top|count[11]                  ; rangefinder:U_Ranger_Top|count[11]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; motor_pwm:Motor_1|pulsecount[5]                     ; motor_pwm:Motor_1|pulsecount[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk_div:U_1HzClkDivider|cnt[14]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk_div:U_1HzClkDivider|cnt[17]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk_div:U_1HzClkDivider|cnt[19]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk_div:U_1HzClkDivider|cnt[16]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]                  ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; rangefinder:U_Ranger_Top|count[19]                  ; rangefinder:U_Ranger_Top|count[19]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; rangefinder:U_Ranger_Top|count[15]                  ; rangefinder:U_Ranger_Top|count[15]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]          ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; rangefinder:U_Ranger_Top|count[18]                  ; rangefinder:U_Ranger_Top|count[18]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; rangefinder:U_Ranger_Top|count[17]                  ; rangefinder:U_Ranger_Top|count[17]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; motor_pwm:Motor_1|clocktick                         ; motor_pwm:Motor_1|pulsecount[0]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                    ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.384 ; SPI_Slave:U_PICSPI_Slave|SSELr[1]                   ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.386 ; regmap:Registers|reg_controller:RegCont|state.wd2   ; regmap:Registers|reg_controller:RegCont|state.fetch ; clk          ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.394 ; SPI_Slave:U_PICSPI_Slave|cnt[5]                     ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]          ; clk          ; clk         ; 0.000        ; -0.001     ; 0.545      ;
; 0.415 ; regmap:Registers|reg_controller:RegCont|state.fetch ; regmap:Registers|reg_controller:RegCont|state.ra1   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.567      ;
; 0.417 ; clk_div:U_1HzClkDivider|cnt[22]                     ; clk_div:U_1HzClkDivider|cnt[22]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.434 ; SPI_Slave:U_PICSPI_Slave|SCKr[1]                    ; SPI_Slave:U_PICSPI_Slave|SCKr[2]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.586      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:U_1HzClkDivider|clk_out'                                                                                                      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node            ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; current_State ; current_State      ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; counter[7]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.402      ;
; 0.365 ; counter[6]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; counter[4]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; counter[2]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.519      ;
; 0.370 ; current_State ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.522      ;
; 0.381 ; counter[5]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; counter[1]    ; counter[1]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; counter[3]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.535      ;
; 0.480 ; current_State ; TLED_Orange_1~reg0 ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.004      ; 0.636      ;
; 0.503 ; counter[6]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; current_State ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; counter[4]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; counter[2]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.657      ;
; 0.521 ; counter[5]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.673      ;
; 0.522 ; counter[1]    ; counter[2]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; counter[3]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.675      ;
; 0.540 ; current_State ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; counter[4]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; counter[2]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.692      ;
; 0.556 ; counter[5]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; counter[1]    ; counter[3]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; counter[3]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.710      ;
; 0.575 ; current_State ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; counter[4]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; counter[2]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.727      ;
; 0.592 ; counter[1]    ; counter[4]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.744      ;
; 0.593 ; counter[3]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.745      ;
; 0.610 ; current_State ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; counter[2]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.762      ;
; 0.627 ; counter[1]    ; counter[5]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.779      ;
; 0.628 ; counter[3]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.780      ;
; 0.645 ; current_State ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; counter[2]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.797      ;
; 0.662 ; counter[1]    ; counter[6]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.814      ;
; 0.680 ; current_State ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.832      ;
; 0.697 ; counter[1]    ; counter[7]         ; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 0.000        ; 0.000      ; 0.849      ;
+-------+---------------+--------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[0]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[1]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[2]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Blue[3]~reg0                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[0]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[1]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[2]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BLED_Orange[3]~reg0                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|LED                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MISO                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|MOSIr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[1]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SCKr[2]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|SSELr[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|bitcnt[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_received[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_data_sent[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|byte_received         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; SPI_Slave:U_PICSPI_Slave|cnt[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|clk_out                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[11]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[12]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[13]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[14]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[15]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[16]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[17]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; clk_div:U_1HzClkDivider|cnt[18]                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:U_1HzClkDivider|clk_out'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; TLED_Orange_1~reg0|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; U_1HzClkDivider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; counter[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:U_1HzClkDivider|clk_out ; Rise       ; current_State|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 2.361 ; 2.361 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 2.346 ; 2.346 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 2.119 ; 2.119 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 2.249 ; 2.249 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 2.200 ; 2.200 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 2.105 ; 2.105 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 2.346 ; 2.346 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 2.022 ; 2.022 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 2.029 ; 2.029 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 2.077 ; 2.077 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 2.563 ; 2.563 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 2.584 ; 2.584 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 2.305 ; 2.305 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 2.412 ; 2.412 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 2.414 ; 2.414 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 3.640 ; 3.640 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 3.448 ; 3.448 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 3.290 ; 3.290 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 3.640 ; 3.640 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 3.384 ; 3.384 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 3.835 ; 3.835 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.024 ; -2.024 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -1.881 ; -1.881 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -1.891 ; -1.891 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -1.782 ; -1.782 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -1.773 ; -1.773 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -1.858 ; -1.858 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -1.859 ; -1.859 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -1.775 ; -1.775 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.271 ; -2.271 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.219 ; -2.219 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -2.185 ; -2.185 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -2.292 ; -2.292 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -2.294 ; -2.294 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.699 ; -2.699 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.699 ; -2.699 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.756 ; -2.756 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.924 ; -2.924 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.894 ; -2.894 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.891 ; -2.891 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.884 ; 3.884 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 3.841 ; 3.841 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 3.884 ; 3.884 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 3.856 ; 3.856 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 3.803 ; 3.803 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.840 ; 3.840 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.759 ; 3.759 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 3.743 ; 3.743 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 3.838 ; 3.838 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 3.840 ; 3.840 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.828 ; 3.828 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.813 ; 3.813 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.835 ; 3.835 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.826 ; 3.826 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 4.763 ; 4.763 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 4.531 ; 4.531 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 4.526 ; 4.526 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 4.434 ; 4.434 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 4.554 ; 4.554 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 4.414 ; 4.414 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 4.760 ; 4.760 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 4.763 ; 4.763 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 4.551 ; 4.551 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 4.094 ; 4.094 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 3.699 ; 3.699 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.246 ; 4.246 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.959 ; 3.959 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.817 ; 3.817 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.803 ; 3.803 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 3.841 ; 3.841 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 3.884 ; 3.884 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 3.856 ; 3.856 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 3.803 ; 3.803 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.743 ; 3.743 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.759 ; 3.759 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 3.743 ; 3.743 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 3.838 ; 3.838 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 3.840 ; 3.840 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.828 ; 3.828 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.813 ; 3.813 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.835 ; 3.835 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.826 ; 3.826 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.585 ; 3.585 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 3.696 ; 3.696 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 3.702 ; 3.702 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 3.688 ; 3.688 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 3.691 ; 3.691 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 3.585 ; 3.585 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.595 ; 3.595 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.789 ; 3.789 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.705 ; 3.705 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.935 ; 3.935 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 3.699 ; 3.699 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.246 ; 4.246 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.959 ; 3.959 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.817 ; 3.817 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.717 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.801 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.811 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.717 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.717 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.805 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.815 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.820 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.820 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.675 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.759 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.769 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.675 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.675 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.763 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.773 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.778 ;      ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.778 ;      ; Rise       ; clk             ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.717     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.801     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.811     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.717     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.717     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.805     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.815     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.820     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.820     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; PIC_PBUS_Data[*]  ; clk        ; 3.675     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 3.759     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 3.769     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 3.675     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 3.675     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 3.763     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 3.773     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 3.778     ;           ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 3.778     ;           ; Rise       ; clk             ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; -74.206   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk                             ; -74.206   ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clk_div:U_1HzClkDivider|clk_out ; -1.427    ; 0.215 ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                  ; -1166.133 ; 0.0   ; 0.0      ; 0.0     ; -372.941            ;
;  clk                             ; -1157.610 ; 0.000 ; N/A      ; N/A     ; -359.585            ;
;  clk_div:U_1HzClkDivider|clk_out ; -8.523    ; 0.000 ; N/A      ; N/A     ; -13.356             ;
+----------------------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; 5.595 ; 5.595 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; 5.424 ; 5.424 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; 4.869 ; 4.869 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; 5.095 ; 5.095 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; 4.997 ; 4.997 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; 4.659 ; 4.659 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; 5.424 ; 5.424 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; 4.524 ; 4.524 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; 4.623 ; 4.623 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; 6.182 ; 6.182 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; 6.399 ; 6.399 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; 5.211 ; 5.211 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; 5.426 ; 5.426 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; 5.415 ; 5.415 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; 9.372 ; 9.372 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; 8.764 ; 8.764 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; 8.212 ; 8.212 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; 9.372 ; 9.372 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; 8.561 ; 8.561 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; 8.893 ; 8.893 ; Rise       ; clk             ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; PIC_PBUS_A_D      ; clk        ; -2.024 ; -2.024 ; Rise       ; clk             ;
; PIC_PBUS_Data[*]  ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  PIC_PBUS_Data[0] ; clk        ; -1.881 ; -1.881 ; Rise       ; clk             ;
;  PIC_PBUS_Data[1] ; clk        ; -1.891 ; -1.891 ; Rise       ; clk             ;
;  PIC_PBUS_Data[2] ; clk        ; -1.782 ; -1.782 ; Rise       ; clk             ;
;  PIC_PBUS_Data[3] ; clk        ; -1.773 ; -1.773 ; Rise       ; clk             ;
;  PIC_PBUS_Data[4] ; clk        ; -1.858 ; -1.858 ; Rise       ; clk             ;
;  PIC_PBUS_Data[5] ; clk        ; -1.770 ; -1.770 ; Rise       ; clk             ;
;  PIC_PBUS_Data[6] ; clk        ; -1.859 ; -1.859 ; Rise       ; clk             ;
;  PIC_PBUS_Data[7] ; clk        ; -1.775 ; -1.775 ; Rise       ; clk             ;
; PIC_PBUS_OK_IN    ; clk        ; -2.271 ; -2.271 ; Rise       ; clk             ;
; PIC_PBUS_R_W      ; clk        ; -2.219 ; -2.219 ; Rise       ; clk             ;
; PIC_SPI_MOSI      ; clk        ; -2.185 ; -2.185 ; Rise       ; clk             ;
; PIC_SPI_SCLK      ; clk        ; -2.292 ; -2.292 ; Rise       ; clk             ;
; PIC_SPI_Select    ; clk        ; -2.294 ; -2.294 ; Rise       ; clk             ;
; Switch_1[*]       ; clk        ; -2.699 ; -2.699 ; Rise       ; clk             ;
;  Switch_1[0]      ; clk        ; -2.699 ; -2.699 ; Rise       ; clk             ;
;  Switch_1[1]      ; clk        ; -2.756 ; -2.756 ; Rise       ; clk             ;
;  Switch_1[2]      ; clk        ; -2.924 ; -2.924 ; Rise       ; clk             ;
;  Switch_1[3]      ; clk        ; -2.894 ; -2.894 ; Rise       ; clk             ;
; Ultra_T_Edge      ; clk        ; -2.891 ; -2.891 ; Rise       ; clk             ;
+-------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 8.533  ; 8.533  ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 8.465  ; 8.465  ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 8.533  ; 8.533  ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 8.479  ; 8.479  ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 8.264  ; 8.264  ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 8.467  ; 8.467  ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 8.147  ; 8.147  ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 8.122  ; 8.122  ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 8.461  ; 8.461  ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 8.467  ; 8.467  ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 8.442  ; 8.442  ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 8.420  ; 8.420  ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 8.447  ; 8.447  ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 8.437  ; 8.437  ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 11.776 ; 11.776 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 11.030 ; 11.030 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 10.938 ; 10.938 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 10.706 ; 10.706 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 11.034 ; 11.034 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 10.647 ; 10.647 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 11.776 ; 11.776 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 11.748 ; 11.748 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 11.090 ; 11.090 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 9.428  ; 9.428  ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 8.033  ; 8.033  ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 9.604  ; 9.604  ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 8.875  ; 8.875  ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 8.947  ; 8.947  ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; BLED_Blue[*]      ; clk                             ; 3.803 ; 3.803 ; Rise       ; clk                             ;
;  BLED_Blue[0]     ; clk                             ; 3.841 ; 3.841 ; Rise       ; clk                             ;
;  BLED_Blue[1]     ; clk                             ; 3.884 ; 3.884 ; Rise       ; clk                             ;
;  BLED_Blue[2]     ; clk                             ; 3.856 ; 3.856 ; Rise       ; clk                             ;
;  BLED_Blue[3]     ; clk                             ; 3.803 ; 3.803 ; Rise       ; clk                             ;
; BLED_Orange[*]    ; clk                             ; 3.743 ; 3.743 ; Rise       ; clk                             ;
;  BLED_Orange[0]   ; clk                             ; 3.759 ; 3.759 ; Rise       ; clk                             ;
;  BLED_Orange[1]   ; clk                             ; 3.743 ; 3.743 ; Rise       ; clk                             ;
;  BLED_Orange[2]   ; clk                             ; 3.838 ; 3.838 ; Rise       ; clk                             ;
;  BLED_Orange[3]   ; clk                             ; 3.840 ; 3.840 ; Rise       ; clk                             ;
; Motor_East        ; clk                             ; 3.828 ; 3.828 ; Rise       ; clk                             ;
; Motor_North       ; clk                             ; 3.813 ; 3.813 ; Rise       ; clk                             ;
; Motor_South       ; clk                             ; 3.835 ; 3.835 ; Rise       ; clk                             ;
; Motor_West        ; clk                             ; 3.826 ; 3.826 ; Rise       ; clk                             ;
; PIC_PBUS_Data[*]  ; clk                             ; 3.585 ; 3.585 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[0] ; clk                             ; 3.696 ; 3.696 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[1] ; clk                             ; 3.702 ; 3.702 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[2] ; clk                             ; 3.688 ; 3.688 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[3] ; clk                             ; 3.691 ; 3.691 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[4] ; clk                             ; 3.585 ; 3.585 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[5] ; clk                             ; 3.595 ; 3.595 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[6] ; clk                             ; 3.789 ; 3.789 ; Rise       ; clk                             ;
;  PIC_PBUS_Data[7] ; clk                             ; 3.705 ; 3.705 ; Rise       ; clk                             ;
; PIC_PBUS_OK_OUT   ; clk                             ; 3.935 ; 3.935 ; Rise       ; clk                             ;
; PIC_SPI_MISO      ; clk                             ; 3.699 ; 3.699 ; Rise       ; clk                             ;
; TLED_Orange_2     ; clk                             ; 4.246 ; 4.246 ; Rise       ; clk                             ;
; Ultra_T_Trigger   ; clk                             ; 3.959 ; 3.959 ; Rise       ; clk                             ;
; TLED_Orange_1     ; clk_div:U_1HzClkDivider|clk_out ; 3.817 ; 3.817 ; Rise       ; clk_div:U_1HzClkDivider|clk_out ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk                             ; 32           ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 37           ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
; clk                             ; clk                             ; > 2147483647 ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk                             ; 32           ; 0        ; 0        ; 0        ;
; clk_div:U_1HzClkDivider|clk_out ; clk_div:U_1HzClkDivider|clk_out ; 37           ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 222   ; 222  ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 106   ; 106  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 216 11/23/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Apr 18 23:06:08 2012
Info: Command: quartus_sta BoardTest -c BoardTest
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_div:U_1HzClkDivider|clk_out clk_div:U_1HzClkDivider|clk_out
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -74.206
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -74.206     -1157.610 clk 
    Info (332119):    -1.427        -8.523 clk_div:U_1HzClkDivider|clk_out 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clk 
    Info (332119):     0.499         0.000 clk_div:U_1HzClkDivider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -359.585 clk 
    Info (332119):    -0.742       -13.356 clk_div:U_1HzClkDivider|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 38 output pins without output pin load capacitance assignment
    Info (306007): Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -23.690
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -23.690      -249.517 clk 
    Info (332119):     0.183         0.000 clk_div:U_1HzClkDivider|clk_out 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
    Info (332119):     0.215         0.000 clk_div:U_1HzClkDivider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -242.380 clk 
    Info (332119):    -0.500        -9.000 clk_div:U_1HzClkDivider|clk_out 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 276 megabytes
    Info: Processing ended: Wed Apr 18 23:06:20 2012
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:06


