<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>【Verilog】运算符 - 菜鸟程序员博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="【Verilog】运算符" />
<meta property="og:description" content="系列文章 数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）
系列文章算术运算符关系运算符相等关系运算符逻辑运算符按位运算符归约运算符移位运算符条件运算符连接和复制运算符 算术运算符 Verilog HDL中常用的算术运算符主要有五种，分别是加法(&#43;)、减法(-)、乘法(*)、除法(/)和取模(%)。
算术操作结果的位宽。 算术表达式结果的长度由最长的操作数决定。 在赋值语句下，算术操作结果的长度由操作左端的目标长度决定。
关系运算符 关系运算符也是双目运算符，是对两个操作数的大小进行比较。关系运算符有大于(&gt;)、小于(&lt;)、大于等于(&gt;=)和小于等于(&lt;=)几种。
在进行关系比较时，如果成立则结果为“1”，否则返回的结果为“0”；若不确定则返回结果为不定值(x)。例如：10&gt;15的结果为假(0)，20&gt;18的结果为真(1)，而4’b1101&lt;4’hx的结果为不定值(x)。
相等关系运算符 相等关系运算符是对两个操作数进行比较，比较的结果有三种：真(1)、假(0)和不定值(x)。Verilog HDL语言中有四种相等关系运算符：等于( == )、不等于( != )、全等(===)、非全等(! ==)。
“==”和“!=”称为逻辑等式运算符，其结果由两个操作数的值决定。
“ === ”和“ !== ”运算符则不同，它是对操作数进行按位比较，两个操作数必须完全一致，其结果才是1，否则为0。但是，若两个操作数对应位出现不定值x和高阻值z，则可认为是相同的。“ ===”和“!==”运算符常用于case表达式的判别，所以又称为“case等式运算符”。
逻辑运算符 逻辑运算符有三种，分别是逻辑与运算符(&amp;&amp;)、逻辑或运算符(||)、逻辑非运算符(!)。其中逻辑与和逻辑或是双目运算符，逻辑非为单目运算符。
逻辑运算符的操作数只能是逻辑0或者逻辑1。
三种逻辑运算符的真值表如下所示：
在逻辑运算符的操作过程中，如果操作数是1位的，那么1就代表逻辑真，0就代表逻辑假；如果操作数是由多位组成的，则当操作数每一位都是0时才是逻辑0值，只要有某一位为1，这个操作数就是逻辑1值。例如：寄存器变量a、b的初值分别为4’b1110和4’b0000，则 !a=0，!b=1，a&amp;&amp;b=0；a||b=1。
需注意的是，若操作数中存在不定态x，则逻辑运算的结果也是不定态，例如：a的初值为4’b1100，b的初值为4’b01x0，则 !a=0，!b=x，a&amp;&amp;b=x，a||b=x。
按位运算符 数字逻辑电路中，信号与信号之间的运算称为位运算。Verilog HDL提供了以下五种类型的位运算符：按位取反(**)、按位与(&amp;)、按位或(**|**)、按位异或(**^**)、按位同或(**^)。
按位运算举例：
module bit_tb; reg[2:0]a; reg[4:0]b; initial begin a=5&#39;b101;//运算的时候a自动变为5&#39;b00101 b=5&#39;b11101; $display(&#34;%b&#34;,~a);//结果为3&#39;b010 $display(&#34;%b&#34;,~b);//结果为5&#39;b00010 $display(&#34;%b&#34;,a&amp;b);	//结果为5&#39;b00101 $display(&#34;%b&#34;,a|b); //结果为5&#39;b11101 $display(&#34;%b&#34;,a^b);	//结果为5&#39;b11000 end endmodule 归约运算符 归约运算符按位进行逻辑运算，属于单目运算符。由于这一类运算符操作的结果是产生1位逻辑值，因而被形象地称为缩位运算符。
Verilog HDL中，缩位运算符包括&amp;(与)、| (或)、^ (异或)以及相应的非操作&amp;、|、^、^。归约运算符的操作数只有一个。
归约运算符的运算过程是：设a是一个4位的寄存器型变量，它的四位分别是a[0]、a[1]、a[2]和a[3]。当对a进行缩位运算时，先对a[0]和a[1]进行缩位运算，产生1位的结果，再将这个结果与a[2]进行缩位运算，再接着是a[3]，最后产生1位的操作结果。
归约操作举例：
module cut_tb; reg[5:0]a; initial begin a=6&#39;b101011; $display(&#34;" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://cainiaoprogram.github.io/posts/af894ff75d09afdea7280fee3d9539fe/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2024-01-08T19:22:48+08:00" />
<meta property="article:modified_time" content="2024-01-08T19:22:48+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="菜鸟程序员博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">菜鸟程序员博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">【Verilog】运算符</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="markdown_views prism-atom-one-dark">
                    <svg xmlns="http://www.w3.org/2000/svg" style="display: none;">
                        <path stroke-linecap="round" d="M5,0 0,2.5 5,5z" id="raphael-marker-block" style="-webkit-tap-highlight-color: rgba(0, 0, 0, 0);"></path>
                    </svg>
                    <h2><a id="_0"></a>系列文章</h2> 
<p><a href="https://blog.csdn.net/m0_60511809/article/details/135464325">数值（整数，实数，字符串）与数据类型（wire、reg、mem、parameter）</a></p> 
<hr> 
<p></p> 
<div class="toc"> 
 <h4> </h4> 
 <ul><li><a href="#_0" rel="nofollow">系列文章</a></li><li><a href="#_9" rel="nofollow">算术运算符</a></li><li><a href="#_16" rel="nofollow">关系运算符</a></li><li><a href="#_23" rel="nofollow">相等关系运算符</a></li><li><a href="#_32" rel="nofollow">逻辑运算符</a></li><li><a href="#_48" rel="nofollow">按位运算符</a></li><li><a href="#_75" rel="nofollow">归约运算符</a></li><li><a href="#_99" rel="nofollow">移位运算符</a></li><li><a href="#_104" rel="nofollow">条件运算符</a></li><li><a href="#_109" rel="nofollow">连接和复制运算符</a></li><li><a href="#_141" rel="nofollow"></a></li></ul> 
</div> 
<p></p> 
<hr> 
<h2><a id="_9"></a>算术运算符</h2> 
<p>Verilog HDL中常用的算术运算符主要有五种，分别是加法(+)、减法(-)、乘法(*)、除法(/)和取模(%)。</p> 
<p><strong>算术操作结果的位宽</strong>。 算术表达式结果的长度<strong>由最长的操作数决定</strong>。 在赋值语句下，算术操作结果的长度由操作左端的目标长度决定。</p> 
<hr> 
<h2><a id="_16"></a>关系运算符</h2> 
<p>关系运算符也是双目运算符，是对两个操作数的大小进行比较。关系运算符有大于(&gt;)、小于(&lt;)、大于等于(&gt;=)和小于等于(&lt;=)几种。</p> 
<p>在进行关系比较时，如果成立则结果为“<strong>1</strong>”，否则返回的结果为“<strong>0</strong>”；若不确定则返回结果为不定值(<strong>x</strong>)。例如：10&gt;15的结果为假(0)，20&gt;18的结果为真(1)，而4’b1101&lt;4’hx的结果为不定值(x)。</p> 
<hr> 
<h2><a id="_23"></a>相等关系运算符</h2> 
<p>相等关系运算符是对两个操作数进行比较，比较的结果有三种：<strong>真(1)</strong>、假(0)和<strong>不定值(x)</strong>。Verilog HDL语言中有四种相等关系运算符：等于( == )、不等于( != )、全等(===)、非全等(! ==)。</p> 
<p>“==”和“!=”称为逻辑等式运算符，其结果由两个操作数的值决定。</p> 
<p>“ === ”和“ !== ”运算符则不同，它是对操作数进行按位比较，两个操作数必须完全一致，其结果才是1，否则为0。但是，若两个操作数对应位出现不定值x和高阻值z，则可认为是相同的。“ ===”和“!==”运算符常用于case表达式的判别，所以又称为“case等式运算符”。</p> 
<hr> 
<h2><a id="_32"></a>逻辑运算符</h2> 
<p>逻辑运算符有三种，分别是<strong>逻辑与</strong>运算符(<strong>&amp;&amp;</strong>)、<strong>逻辑或</strong>运算符(<strong>||</strong>)、逻辑非运算符(<strong>!</strong>)。其中逻辑与和逻辑或是双目运算符，逻辑非为单目运算符。</p> 
<p>逻辑运算符的操作数只能是逻辑<strong>0</strong>或者逻辑1。</p> 
<p>三种逻辑运算符的真值表如下所示：</p> 
<p><img src="https://images2.imgbox.com/05/cb/zriB21CZ_o.png" alt="在这里插入图片描述"></p> 
<p>在逻辑运算符的操作过程中，如果操作数是1位的，那么1就代表逻辑真，0就代表逻辑假；<code>如果操作数是由多位组成的，则当操作数每一位都是0时才是逻辑0值，只要有某一位为1，这个操作数就是逻辑1值</code>。例如：寄存器变量a、b的初值分别为4’b1110和4’b0000，则 !a=0，!b=1，a&amp;&amp;b=0；a||b=1。</p> 
<p>需注意的是，若操作数中存在不定态x，则逻辑运算的结果也是不定态，例如：a的初值为4’b1100，b的初值为4’b01x0，则 !a=0，!b=x，a&amp;&amp;b=x，a||b=x。</p> 
<hr> 
<h2><a id="_48"></a>按位运算符</h2> 
<p>数字逻辑电路中，信号与信号之间的运算称为位运算。Verilog HDL提供了以下五种类型的位运算符：按位取反(<strong><sub>**)、按位与(&amp;)、按位或(**|**)、按位异或(**^**)、按位同或(**^</sub></strong>)。</p> 
<p>按位运算举例：</p> 
<pre><code class="prism language-verilog">module bit_tb;
    reg[2:0]a;
    reg[4:0]b;
    initial
        begin
            a=5'b101;//运算的时候a自动变为5'b00101
            b=5'b11101;
       
            $display("%b",~a);//结果为3'b010
 			$display("%b",~b);//结果为5'b00010
 			$display("%b",a&amp;b);	//结果为5'b00101 
 			$display("%b",a|b); //结果为5'b11101
  			$display("%b",a^b);	//结果为5'b11000          
        end
endmodule
            
</code></pre> 
<hr> 
<h2><a id="_75"></a>归约运算符</h2> 
<p>归约运算符按位进行逻辑运算，属于<strong>单目运算符</strong>。由于这一类运算符操作的结果是<strong>产生1位逻辑值</strong>，因而被形象地称为缩位运算符。</p> 
<p>Verilog HDL中，缩位运算符包括&amp;(与)、| (或)、^ (异或)以及相应的非操作<sub>&amp;、</sub>|、<sub>^、^</sub>。归约运算符的操作数只有一个。</p> 
<p>归约运算符的运算过程是：设a是一个4位的寄存器型变量，它的四位分别是a[0]、a[1]、a[2]和a[3]。当对a进行缩位运算时，先对a[0]和a[1]进行缩位运算，产生1位的结果，再将这个结果与a[2]进行缩位运算，再接着是a[3]，最后产生1位的操作结果。</p> 
<p>归约操作举例：</p> 
<pre><code class="prism language-verilog">module cut_tb;
    reg[5:0]a;
    initial
        begin
            a=6'b101011;
          $display("%b",&amp;a);   	//结果为1'b0
          $display("%b",|a);    	//结果为1'b1
          $display("%b",^a);	 	//结果为1'b0
        end
endmodule
</code></pre> 
<hr> 
<h2><a id="_99"></a>移位运算符</h2> 
<p>移位运算符有两种：左移位运算符(&lt;&lt;)、右移位运算符(&gt;&gt;)。运算过程是将左边(右边)的操作数向左(右)移，所移动的位数由右边的操作数来决定，然后用0来填补移出的空位。</p> 
<hr> 
<h2><a id="_104"></a>条件运算符</h2> 
<p>条件运算符是Verilog HDL里唯一的三目运算符，它根据条件表达式的值来选择执行表达式，其表达形式为：<code>&lt;条件表达式&gt;?&lt;表达式1&gt;:&lt;表达式2&gt;</code>。其中，条件表达式的计算结果有真(1)、假(0)和不定态(x)三种。当条件表达式的结果为真时，执行表达式1，当条件表达式的结果为假时，执行表达式2。</p> 
<hr> 
<h2><a id="_109"></a>连接和复制运算符</h2> 
<p>Verilog HDL语言中还有两个特殊的运算符：<strong>连接运算符</strong>(<strong>{}</strong>)和<strong>复制运算符</strong>(<strong>{<!-- -->{}}</strong>)。</p> 
<p><strong>连接运算符</strong>是把位于大括号({})中的两个或两个以上信号或数值用逗号(,)分隔的小表达式按位连接在一起，最后用大括号括起来表示一个整体信号，形成一个大的表达式。其格式为：<code>{信号1的某几位，信号2的某几位，…，信号n的某几位}</code>。</p> 
<p><strong>重复运算符({<!-- -->{}})</strong> 将一个表达式放入双重花括号中，复制因子放在第一层括号中。它为复制一个常量或变量提供了一种简便方法。</p> 
<p>连接和复制操作举例：</p> 
<pre><code class="prism language-verilog">module con_rep_tb;
    reg [2:0]a;
    reg [3:0]b;
    reg [7:0]c;
    reg [4:0]d;
    reg [5:0]e;
    initial
        begin
            a=3'b101;
            b=5'b1110;
            c={a,b};
            d={a[2:1],b[2:0]};
            e={2{a}};
            $display("%b",c);   	//结果为8'b01011110	
            $display("%b",d);	//结果为5'b10110
            $display("%b",e);	//结果为6'b101101
        end
endmodule
            
</code></pre> 
<h2><a id="_141"></a></h2>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/d97aafa4e777732c9121384c21f81fa2/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">如何解决数据治理解决方案中数据质量问题？</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/7e20ac8302415082a1e6ec215b5c78b3/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">展开运算符（Spread Operator）</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 菜鸟程序员博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>