
# GUIA DE ESTUDO ‚Äî Sistemas Embebidos  

*(MAT√âRIA TE√ìRICA COMPLETA + Exerc√≠cios estilo exame)*

---

# ‚≠ê 1. Fundamentos de Sistemas Embebidos

*(Aula Te√≥rica 1 e 2 ‚Äî ver slides 9; 2‚Äì6; 9‚Äì14)*

## 1.1 Defini√ß√£o
>
> ‚ÄúUm sistema embebido √© qualquer dispositivo que inclui um computador program√°vel, mas que n√£o √© destinado a ser um computador de uso geral.‚Äù  
> *(ver Aula Te√≥rica 2, slide 2 ‚Äî Marilyn Wolf)*

Um sistema embebido integra **hardware e software dedicados** para executar uma fun√ß√£o espec√≠fica dentro de um dispositivo maior, geralmente com **restri√ß√µes de energia, mem√≥ria e desempenho**.

### Propriedades fundamentais

- **Finalidade espec√≠fica:** desenvolvido para um conjunto limitado de tarefas, ao contr√°rio de computadores de uso geral.  
- **Determinismo temporal:** em muitos casos, √© necess√°rio garantir tempos de resposta previs√≠veis.  
- **Efici√™ncia energ√©tica:** muitos dispositivos s√£o alimentados a bateria ou devem operar com baixo consumo.  
- **Recursos limitados:** pouca RAM, pouca Flash/ROM, processadores simples.  
- **Robustez e fiabilidade:** funcionamento cont√≠nuo, muitas vezes em condi√ß√µes adversas.  
- **Intera√ß√£o f√≠sica:** recebe sinais do ambiente (sensores) e atua sobre ele (atuadores).  
- **Baixo custo:** otimiza√ß√£o econ√≥mica √© uma prioridade.  
- **Concorr√™ncia:** v√°rias tarefas simultaneamente (ex.: leitura de sensores + comunica√ß√£o + controlo).

---

## 1.2 Exemplos

*(ver Aula Te√≥rica 2, slides 11‚Äì29)*

### Consumo e dia‚Äëa‚Äëdia

- smartphones (componentes embebidos internos)  
- dispositivos wearables e dispositivos de fitness
- routers, televisores, set‚Äëtop boxes  
- eletrodom√©sticos inteligentes  

### Autom√≥vel

- ABS  
- Airbag  
- ECU de motor  
- ADAS (radares, c√¢maras, sensores de proximidade)  

### Ind√∫stria

- PLCs  
- sistemas de controlo distribu√≠do  
- robots industriais  
- sensores e atuadores conectados por buses industriais  

### Especializados

- drones (controladora com IMU e GPS)  
- dispositivos m√©dicos (bombas de insulina, pacemakers)  
- aeroespacial  

---

## 1.3 Gera√ß√µes tecnol√≥gicas

*(ver Aula Te√≥rica 2, slides 36‚Äì39)*

**1¬™ gera√ß√£o (8 bits):**  

- computa√ß√£o muito limitada  
- fun√ß√µes simples e determin√≠sticas  
- microcontroladores b√°sicos

**2¬™ gera√ß√£o (16 bits):**  

- mais mem√≥ria e perif√©ricos  
- aplica√ß√µes mais ricas

**3¬™ gera√ß√£o (32 bits + DSP):**  

- processamento de sinais em tempo real  
- multim√©dia e controlos mais complexos

**4¬™ gera√ß√£o (64 bits + multicore):**  

- computa√ß√£o compar√°vel a sistemas modernos  
- elevada integra√ß√£o

**5¬™ gera√ß√£o (IoT, Edge, IA/TinyML):**  

- autonomia, conectividade e intelig√™ncia local  
- sensores inteligentes com pr√©-processamento  

---

## 1.4 Arquitetura t√≠pica

### Componentes de hardware

- CPU / microcontrolador  
- RAM  
- ROM/Flash (firmware)  
- perif√©ricos: timers, ADC, DAC, interfaces de comunica√ß√£o  
- GPIO para sensores e atuadores  

### Software

- firmware dedicado  
- drivers  
- bibliotecas  
- (opcional) RTOS para multitarefa determin√≠stica  

---

## 1.5 Classifica√ß√£o dos sistemas embebidos

### Por objetivo

- **Monitoriza√ß√£o** (ex.: sensores ambientais)  
- **Controlo** (ex.: rob√≥tica, automa√ß√£o)  
- **Comunica√ß√£o** (gateways, hubs IoT)  

### Por complexidade

- simples (8/16 bits)  
- m√©dios (32 bits)  
- avan√ßados (64 bits, IA local)

---

## üí¨ *√änfase do professor*

- A miss√£o do sistema embebido √© **mais importante que a pot√™ncia do hardware**.  
- Um sistema embebido deve ser desenhado para **n√£o falhar**, mesmo com poucos recursos.  
- A intera√ß√£o com o mundo f√≠sico √© uma das **partes mais dif√≠ceis** da disciplina.

---

## ‚ö†Ô∏è Armadilhas comuns

- confundir ‚Äúr√°pido‚Äù com ‚Äútempo real‚Äù ‚Üí s√£o conceitos diferentes  
- assumir que todos os sistemas embebidos t√™m sistema operativo  
- acreditar que um sensor d√° ‚Äúvalores perfeitos‚Äù ‚Äî na pr√°tica, h√° ru√≠do  
- pensar que aumentar bits do microcontrolador resolve tudo  

---

## üìù Exerc√≠cios ‚Äî Fundamentos (Estilo Exame)

1. **Explique, com as suas palavras, o que distingue um sistema embebido de um computador de uso geral.**  
   Identifique pelo menos **tr√™s caracter√≠sticas fundamentais**.

2. **Classifique os dispositivos seguintes** como embebidos ou n√£o, justificando:  
   a) C√¢mera de estacionamento  
   b) Smartwatch  
   c) Bomba de insulina  
   d) Router Wi‚ÄëFi  

3. Um microcontrolador tem:  
   - 32 KB RAM  
   - 256 KB Flash  
   - CPU ARM Cortex‚ÄëM4  
   - ADC 12 bits  
   Identifique **a qual gera√ß√£o tecnol√≥gica pertence** e justifique.

4. Um sistema industrial exige fiabilidade extrema. Explique:  
   - o que significa ‚Äúfiabilidade‚Äù neste contexto  
   - consequ√™ncias potenciais de uma falha  
   - duas t√©cnicas para aumentar a fiabilidade  

---

### Gabarito resumido ‚Äî Fundamentos
1. Sistema com fun√ß√£o espec√≠fica, recursos limitados e requisitos de previsibilidade/tempo real (ex.: determinismo, baixo consumo, robustez).  
2. a) embebido, b) embebido, c) embebido, d) embebido.  
3. 3¬™ gera√ß√£o (32 bits + DSP) pelo Cortex‚ÄëM4 e recursos associados.  
4. Fiabilidade = funcionamento correto cont√≠nuo; falhas podem causar paragens, danos ou riscos; t√©cnicas: redund√¢ncia, watchdog, testes rigorosos/ECC.


# ‚≠ê 2. I/O Digital e Anal√≥gica + Sensores e Atuadores
*(Aula Te√≥rica 3 ‚Äî slides 3‚Äì4; Aula Te√≥rica 4 ‚Äî slides 7‚Äì15)*

## 2.1 Sinal Digital (ON/OFF)

Um sinal digital assume apenas dois estados poss√≠veis:
- **0 / LOW** ‚Üí normalmente 0 V  
- **1 / HIGH** ‚Üí 3.3 V ou 5 V, consoante o microcontrolador  

### Caracter√≠sticas essenciais:
- elevada **imunidade ao ru√≠do** (pequenas flutua√ß√µes n√£o alteram o valor l√≥gico)  
- processamento simples (compara√ß√µes diretas)  
- tempo de resposta r√°pido  
- ideal para **bot√µes, interruptores, rel√©s, LEDs**, comunica√ß√£o bin√°ria  

### Curiosidade importante:
A dete√ß√£o de n√≠veis l√≥gicos depende de **limiares internos** (thresholds).  
Um ru√≠do que n√£o ultrapasse esses limiares **n√£o altera** o estado l√≥gico.

*(ver Aula Te√≥rica 4, slides 10‚Äì11)*

---

## 2.2 Sinal Anal√≥gico

Um sinal anal√≥gico varia de forma **cont√≠nua**, podendo assumir infinitos valores dentro da sua gama.

### Exemplos:
- temperatura (termistor, LM35)  
- luminosidade (LDR)  
- press√£o, humidade  
- sinais biom√©dicos  

### Necessidade de convers√£o:
Para que o microcontrolador interprete um valor anal√≥gico, √© necess√°rio um **conversor anal√≥gico‚Äëdigital (ADC)**.

*(ver Aula Te√≥rica 4, slides 8‚Äì9)*

### Caracter√≠sticas relevantes:
- sens√≠vel ao ru√≠do  
- limitada pela resolu√ß√£o do ADC  
- pode ser filtrado (anal√≥gico + digital)  
- depende da gama de entrada (0‚Äì5 V, ¬±2.5 V, 0‚Äì20 mA, etc.)

---

## 2.3 Sensores, Atuadores e Transdutores
*(ver Aula Te√≥rica 3, slides 3‚Äì4)*

### Transdutor
Dispositivo que converte um tipo de energia noutro.  
Ex.:  
- microfone (ac√∫stica ‚Üí el√©trica)  
- altifalante (el√©trica ‚Üí ac√∫stica)  

### Sensor (entrada)
Capta informa√ß√£o do ambiente:
- temperatura  
- IMU (aceler√≥metro, girosc√≥pio)  
- GPS  
- sensores de proximidade  

### Atuador (sa√≠da)
Produz efeito f√≠sico no ambiente:
- motores DC / servo / passo  
- buzzers / altifalantes  
- rel√©s  
- v√°lvulas  

### Tipos de sinal produzidos:
- sensores **digitais**: interruptores magn√©ticos, sensores Hall digitais, m√≥dulos I2C/SPI  
- sensores **anal√≥gicos**: LDR, termistores, potenci√≥metros  
- atuadores **digitais**: rel√©s, LEDs  
- atuadores **anal√≥gicos/PWM**: velocidade de motor, brilho de LED, servo‚Äëmotores  

---

## 2.4 Condicionamento de sinal (important√≠ssimo)
*(conte√∫do inferido da pr√°tica habitual + alinhado com slides)*

Antes de um sinal chegar ao ADC/Digital √© frequente usar:
- **Amplifica√ß√£o** (op‚Äëamps)  
- **Filtros anal√≥gicos** (passa‚Äëbaixo ‚Üí remover ru√≠do)  
- **Divisores de tens√£o** (adequar tens√µes ao ADC)  
- **Isolamento el√©trico** (optoacopladores em ambiente industrial)  

Falhas neste condicionamento produzem medi√ß√µes incorretas ‚Üí **tema muito frequente em exame**.

---

## 2.5 Debouncing (bot√µes e sensores digitais)
Quando um bot√£o √© pressionado, h√° vibra√ß√£o mec√¢nica e o sinal oscila entre 0 e 1 durante alguns milissegundos.

Solu√ß√£o:
- **debouncing por hardware** (RC filter, Schmitt trigger)  
- **debouncing por software** (tempo morto de leitura)

Exames adoram perguntas sobre isto.

---

## üí¨ *√änfase do professor*
- **Nunca ligar diretamente atuadores potentes ao microcontrolador**.  
  ‚Üí usar trans√≠stores, MOSFETs ou drivers (L298, ULN2803).  
- Identificar corretamente o tipo de sinal que um sensor gera √© fundamental para **escolher ADC, filtros e t√©cnicas de leitura**.

---

## ‚ö†Ô∏è Armadilhas comuns
- Confundir **entrada anal√≥gica** (ADC) com **sa√≠da PWM** (pseudo-anal√≥gica).  
- Assumir que sensores anal√≥gicos s√£o automaticamente mais precisos ‚Äî **n√£o s√£o**.  
- Ligar sensores de 5V a microcontroladores de 3.3V ‚Üí pode destruir o MCU.  
- Esquecer que sinais anal√≥gicos precisam de **filtros** (ru√≠do, aliasing).

---

## üìù Exerc√≠cios ‚Äî I/O e Sensores (Estilo Exame)

1. **Explique por que raz√£o sinais digitais s√£o mais robustos ao ru√≠do do que sinais anal√≥gicos.**  
   Inclua no racioc√≠nio os thresholds internos do microcontrolador.

2. **Indique tr√™s sensores: um digital, um anal√≥gico e um digital serial (ex.: I2C/SPI).**  
   Para cada um, descreva a forma de leitura.

3. Um bot√£o produz m√∫ltiplas transi√ß√µes r√°pidas ao ser pressionado.  
   **a)** Explique o fen√≥meno.  
   **b)** Apresente duas solu√ß√µes pr√°ticas para o eliminar.

4. Um sensor anal√≥gico com gama 0‚Äì5 V envia sinal para um ADC de 3.3 V.  
   **Descreva o que deve ser feito** para evitar danos no microcontrolador.

5. Identifique dois atuadores que exigem **PWM** para controlo e justifique porqu√™.

6. Um sensor l√™ 1.4 V e est√° ligado a uma entrada digital cuja threshold HIGH √© 2.0 V.  
   Indique o valor l√≥gico lido e explique.

---



### Gabarito resumido ‚Äî I/O e Sensores
1. Digital √© robusto por margens de ru√≠do/thresholds internos; pequenas varia√ß√µes n√£o mudam o estado l√≥gico.  
2. Ex.: digital (bot√£o, leitura HIGH/LOW), anal√≥gico (LDR, leitura via ADC), serial I2C/SPI (IMU, leitura por registos).  
3. a) bounce mec√¢nico; b) RC/Schmitt trigger ou atraso por software.  
4. Usar divisor de tens√£o/level shifter e prote√ß√£o para limitar a 3.3 V.  
5. Ex.: motor DC e LED (brilho/velocidade exigem controlo por PWM).  
6. L√™ LOW (0), pois 1.4 V < 2.0 V (threshold HIGH).

# ‚≠ê 3. PWM, ADC, Amostragem, Quantiza√ß√£o e Aliasing
*(Aula Te√≥rica 3 ‚Äî slides 7‚Äì28)*

## 3.1 PWM ‚Äî Pulse Width Modulation
*(ver slides 7‚Äì8; 9‚Äì10)*

A Modula√ß√£o por Largura de Pulso (PWM) √© uma t√©cnica digital utilizada para simular um sinal anal√≥gico variando o **duty‚Äëcycle** (percentagem de tempo em que o sinal permanece HIGH durante um per√≠odo fixo).

### Conceitos fundamentais
- o sinal √© **bin√°rio** (0 ou 1), mas a m√©dia ao longo do tempo pode assumir qualquer valor entre 0 e $V_{\text{fonte}}$  
- aumenta a efici√™ncia energ√©tica, especialmente no controlo de motores  
- a frequ√™ncia do PWM √© fixa; apenas o **duty‚Äëcycle** muda  
- quanto maior o duty‚Äëcycle ‚Üí maior a energia m√©dia fornecida ao atuador  

### Exemplos cl√°ssicos de utiliza√ß√£o:
- controlo de velocidade de motores DC  
- posi√ß√£o de servomotores (PWM especial, 50 Hz, pulsos 1‚Äì2 ms)  
- controlo de brilho de LEDs  
- controlo t√©rmico em resist√™ncias aquecedoras  

### Valor m√©dio:
```math
V_{m√©dio} = duty\% \times V_{fonte}
```

### Observa√ß√µes importantes:
- PWM n√£o √© DAC (conversor anal√≥gico‚Äëdigital); √© apenas uma **aproxima√ß√£o temporal**  
- o efeito anal√≥gico s√≥ se verifica quando o sistema tem **in√©rcia** (ex.: motor) ou quando existe filtragem (RC)

---

## 3.2 ADC ‚Äî Convers√£o Anal√≥gico ‚Üí Digital
*(ver slide 14)*

O ADC converte uma tens√£o anal√≥gica cont√≠nua num valor discreto, representado por **n bits**.

### Caracter√≠sticas principais
- n√∫mero de n√≠veis:  
```math
2^n
```

- resolu√ß√£o (step):  
```math
step = \frac{V_{ref}}{2^n}
```

- a resolu√ß√£o define o **incremento m√≠nimo detet√°vel**

### Exemplo r√°pido:
ADC de **10 bits**, Vref = 5 V:  
```math
step = \frac{5}{1024} = 4.88 \text{ mV}
```


### Tipos de ADC mais comuns:
- **SAR (Successive Approximation Register)**  
  - r√°pido, preciso, muito comum em microcontroladores  
- **Flash**  
  - extremamente r√°pido, mas caro, usado em aplica√ß√µes de alta velocidade  
- **Sigma‚ÄëDelta**  
  - muito preciso para sinais de baixa frequ√™ncia  

### Erros associados ao ADC:
- offset  
- ganho  
- ru√≠do de quantiza√ß√£o  
- satura√ß√£o (ultrapassar Vref)

---

## 3.3 Teorema de Nyquist‚ÄìShannon
*(ver slides 15‚Äì16)*

O teorema afirma que a frequ√™ncia de amostragem deve ser **pelo menos 2√ó a frequ√™ncia m√°xima do sinal**:
```math
f_s \geq 2 f_{max}
```

Quando isto n√£o acontece, perde‚Äëse informa√ß√£o e ocorrem fen√≥menos de aliasing.

### Intui√ß√£o:
- se amostrares demasiado devagar, o sinal ‚Äúparece‚Äù ter uma frequ√™ncia diferente da real  
- isto acontece porque a amostragem n√£o consegue seguir o ritmo da varia√ß√£o

### Exemplo:
Para um sinal de **1 kHz**, a amostragem deve ser no m√≠nimo **2 kHz**, sendo recomend√°vel valores muito superiores (ex.: 5‚Äì10√ó).

---

## 3.4 Quantiza√ß√£o e Aliasing
*(ver slides 17‚Äì23)*

### Quantiza√ß√£o
Convers√£o de um valor anal√≥gico cont√≠nuo para o n√≠vel mais pr√≥ximo represent√°vel pelo ADC.

- √© **inevit√°vel**  
- produz **erro de quantiza√ß√£o**  
- melhora ao aumentar o n√∫mero de bits do ADC

### Aliasing
Fen√≥meno em que um sinal de frequ√™ncia alta parece ter uma frequ√™ncia mais baixa devido a amostragem insuficiente.

O aliasing distorce completamente a leitura e torna a reconstru√ß√£o imposs√≠vel sem filtragem pr√©via.

### Filtro Anti‚ÄëAliasing
Um **filtro passa‚Äëbaixo anal√≥gico**, colocado antes do ADC, garante que a m√°xima frequ√™ncia cont√©m apenas componentes amostr√°veis.

- obrigat√≥rio em sistemas reais  
- evita amostragens amb√≠guas  
- limita ru√≠do de alta frequ√™ncia

---

## üí¨ *√änfase do professor*
- ‚ÄúAntes de medir sinais reais, passa SEMPRE por um **filtro passa‚Äëbaixo**.‚Äù
- ‚ÄúPWM n√£o √© anal√≥gico, mas pode parecer anal√≥gico se o sistema tiver in√©rcia.‚Äù
- ‚ÄúUm ADC sem filtragem d√° leituras bonitas... mas erradas.‚Äù

---

## ‚ö†Ô∏è Armadilhas comuns
- Confundir **resolu√ß√£o** (tamanho do step) com **precis√£o** (qu√£o correto est√° o valor).  
- Acreditar que aumentar bits resolve todos os problemas ‚Äî **sem filtro, o ADC continua a medir aliasing**.  
- Esquecer que Vref afeta diretamente a resolu√ß√£o.

---

## üìù Exerc√≠cios ‚Äî PWM/ADC (Estilo Exame)

1. Um ADC de **12 bits** com **Vref = 3.3 V** tem que resolu√ß√£o?  
   Mostra o c√°lculo passo a passo.

2. Um PWM a 5 V tem **duty‚Äëcycle de 60%**.  
   a) Calcula o valor m√©dio.  
   b) Indica dois exemplos de sistemas onde esta tens√£o m√©dia n√£o corresponde ao comportamento instant√¢neo.

3. Um sinal de **10 Hz** √© amostrado a **12 Hz**.  
   a) Ocorre aliasing? Explica.  
   b) Qual √© a frequ√™ncia ‚Äúfalsa‚Äù (alias) observada?

4. Um ADC satura quando o sinal ultrapassa 3.3 V.  
   Se o sinal real for 4.1 V, que valor o ADC l√™?  
   Explica as consequ√™ncias.

5. Um motor DC ligado a PWM parece tremer em duty‚Äëcycles muito baixos.  
   Explica o fen√≥meno em termos de in√©rcia mec√¢nica e frequ√™ncia de PWM.

---




### Gabarito resumido ‚Äî PWM/ADC
1. \( step = 3.3/4096 \approx 0.000805 \text{ V} \) (‚âà0.805 mV).  
2. a) \( V_{m√©dio} = 0.6 \times 5 = 3.0 \text{ V} \). b) Em motores/LEDs, o instant√¢neo √© 0/5 V; a m√©dia s√≥ faz sentido com in√©rcia/filtragem.  
3. a) Sim, h√° aliasing (fs < 2f). b) \( f_{alias} = |10 - 12| = 2 \text{ Hz} \).  
4. L√™ o valor m√°ximo (satura√ß√£o); ocorre clipping e perda de informa√ß√£o.  
5. Pulsos curtos n√£o vencem in√©rcia/atrito; torque m√©dio baixo causa tremores.

# ‚≠ê 4. Interfaces de Comunica√ß√£o
*(Aula Te√≥rica 4 ‚Äî slides 16‚Äì44)*

As interfaces de comunica√ß√£o permitem que o microcontrolador **troque informa√ß√£o com sensores, atuadores e outros dispositivos**.  
Dividem‚Äëse em **s√©rie ass√≠ncrona**, **s√©rie s√≠ncrona** e **paralela**, cada uma com diferentes compromissos entre velocidade, cablagem e complexidade.

---

## 4.1 UART ‚Äî Ass√≠ncrona
*(ver slides 16‚Äì25)*

A UART (Universal Asynchronous Receiver and Transmitter) √© uma comunica√ß√£o **s√©rie ass√≠ncrona**, ou seja, **n√£o usa clock partilhado** entre emissor e recetor.

## Caracter√≠sticas gerais
- comunica√ß√£o ponto‚Äëa‚Äëponto  
- sem clock ‚Üí sincroniza√ß√£o atrav√©s de bits especiais  
- robusto para longas dist√¢ncias  
- muito simples de implementar  
- apenas duas linhas: **TX** e **RX**

## Estrutura do frame UART
Um frame t√≠pico inclui:
- **Start bit** (for√ßa uma transi√ß√£o HIGH ‚Üí LOW para indicar in√≠cio)  
- **Data bits** (geralmente 8)  
- **Optional parity** (par/impar, ou ausente)  
- **Stop bit(s)** (1 ou 2 bits HIGH)

Exemplo: **8E1** (8 data, Even parity, 1 stop).

### Temporiza√ß√£o ‚Äî Baud rate
O *baud rate* define **quantos s√≠mbolos por segundo** s√£o enviados.  
A dura√ß√£o de cada bit √©:

```math
T_{bit} = \frac{1}{baud}
```

Ex.: baud = 9600 ‚Üí $T_{bit}$ ‚âà 104 Œºs.

### Efici√™ncia
Para 8 data bits, 1 paridade e 1 stop:

```math
Ef = \frac{8}{8+1+1} = \frac{8}{11} \approx 73\%
```

Quanto mais bits de controlo, menor a efici√™ncia.

## Vantagens
- simples  
- ideal para longas dist√¢ncias  
- muito compat√≠vel entre dispositivos

## Desvantagens
- apenas **1 emissor ‚Üî 1 recetor** (n√£o √© bus)  
- menos eficiente devido a bits de controlo  
- limitado em velocidade quando comparado com SPI

---

## 4.2 SPI ‚Äî S√≠ncrona
*(ver slides 27‚Äì29)*

SPI (Serial Peripheral Interface) √© uma comunica√ß√£o **s√©rie s√≠ncrona**, r√°pida e full‚Äëduplex.

## Linhas:
- **MOSI** ‚Äî Master Out, Slave In  
- **MISO** ‚Äî Master In, Slave Out  
- **SCK** ‚Äî clock enviado pelo master  
- **SS / CS** ‚Äî selecionar o slave ativo

## Caracter√≠sticas principais
- **full‚Äëduplex** (emite e recebe simultaneamente)  
- muito **r√°pido** (MHz)  
- cada slave tem uma linha SS/CS dedicada  
- adequado para sensores de alta velocidade, LCDs, mem√≥rias Flash

## Modos SPI
A comunica√ß√£o depende de duas propriedades:
- **CPOL** (polarity)  
- **CPHA** (phase)

H√° 4 modos: MODE0, MODE1, MODE2, MODE3.

Exame pode pedir identifica√ß√£o do modo com base em diagramas.

## Vantagens
- extremamente r√°pido  
- simples e determin√≠stico  
- ideal para throughput elevado

## Desvantagens
- consome muitos pinos (1 SS por slave)  
- n√£o suporta endere√ßos nativamente  
- m√° escolha quando h√° muitos perif√©ricos

---

## 4.3 I2C ‚Äî S√≠ncrona, dois fios
*(ver slides 30‚Äì39)*

I2C (Inter‚ÄëIntegrated Circuit) √© comunica√ß√£o **s√©rie s√≠ncrona**, master/slave, baseada em **endere√ßamento**, ideal para muitos dispositivos.

## Linhas:
- **SDA** ‚Äî dados  
- **SCL** ‚Äî clock

## Caracter√≠sticas principais
- **2 fios apenas**, independentemente do n√∫mero de dispositivos  
- **v√°rios masters** e **v√°rios slaves**  
- cada slave tem um **endere√ßo √∫nico**  
- protocolo inclui **ACK/NACK**  
- half‚Äëduplex  
- velocidades t√≠picas: 100 kHz, 400 kHz, 1 MHz (Fast‚ÄëMode+)

## Estrutura das mensagens
- condi√ß√£o **START**  
- endere√ßo + bit R/W  
- ACK/NACK  
- bytes de dados  
- condi√ß√£o **STOP**

Se o slave reconhecer o endere√ßo ‚Üí envia ACK.

## Vantagens
- poupan√ßa de pinos  
- ideal para ligar **muitos sensores**  
- protocolo simples e muito usado em sensores modernos

## Desvantagens
- mais lento que SPI  
- sens√≠vel a ru√≠do (linhas abertas com resistores pull‚Äëup)  
- conflito entre masters exige dete√ß√£o de colis√µes

---

## 4.4 Paralela
*(ver slides 42‚Äì43)*

Comunica√ß√£o paralela transmite **v√°rios bits em simult√¢neo**.

## Caracter√≠sticas
- muito **r√°pida**  
- muitos pinos (4, 8, 16, 32 bits)  
- ideal quando se precisa de throughput extremo  
- usada frequentemente em **LCDs mais antigos** ou buses como PCI, ISA (contexto gen√©rico)

## Vantagens
- alt√≠ssimo d√©bito de dados  
- lat√™ncia m√≠nima

## Desvantagens
- muito consumo de pinos  
- maior suscetibilidade a ru√≠do em cablagem longa

---

## üí¨ *√änfase do professor*
- ‚ÄúA escolha da interface depende sempre do compromisso entre **velocidade**, **n√∫mero de fios**, **complexidade** e **n√∫mero de dispositivos**.‚Äù  
- ‚ÄúSPI √© o mais r√°pido, I2C √© o mais escal√°vel, UART √© o mais simples.‚Äù

---

## ‚ö†Ô∏è Armadilhas comuns
- tentar usar UART como bus de v√°rios dispositivos  
- escolher SPI em sistemas com poucos pinos dispon√≠veis  
- esquecer os **resistores pull‚Äëup** obrigat√≥rios no I2C  
- confundir endere√ßamento (I2C) com sele√ß√£o por linha SS (SPI)  
- n√£o perceber que UART √© **ass√≠ncrona**, SPI/I2C s√£o **s√≠ncronas**

---

## üìù Exerc√≠cios ‚Äî Comunica√ß√£o (Estilo Exame)

1. **Compare UART, SPI e I2C** em termos de:  
   - velocidade  
   - n√∫mero de fios  
   - escalabilidade (n¬∫ de dispositivos)  
   - robustez e complexidade  

2. Numa UART **8N2**, calcule a efici√™ncia:  
   - 8 data bits  
   - 0 paridade  
   - 2 stop  
   Mostre o racioc√≠nio.

3. Um sistema com 6 sensores deve comunicar com apenas 2 pinos.  
   **Qual a interface mais adequada? Porqu√™?**

4. Desenhe (em texto) um frame UART **8E1** (inclua start, data, paridade e stop).

5. Um SPI com tr√™s slaves precisa de quantas linhas SS?  
   Justifique.

6. Num sistema I2C, explique o papel do **ACK** e d√™ um exemplo de quando um slave envia **NACK**.

---




### Gabarito resumido ‚Äî Comunica√ß√£o
1. UART: simples, 2 fios, baixa/m√©dia velocidade, ponto‚Äëa‚Äëponto; SPI: muito r√°pido, mais fios, baixa escalabilidade; I2C: 2 fios, endere√ßado, velocidade m√©dia, alta escalabilidade.  
2. Efici√™ncia = \( 8/(8+0+2) = 80\% \).  
3. I2C, por suportar v√°rios dispositivos com 2 fios.  
4. Start(0) + 8 data + paridade even + stop(1).  
5. 3 linhas SS (uma por slave).  
6. ACK confirma rece√ß√£o/endere√ßo; NACK quando n√£o reconhece o endere√ßo ou est√° ocupado.

# ‚≠ê 5. Sistemas de Tempo Real
*(Aula Te√≥rica 5 ‚Äî slides 3‚Äì6)*

Sistemas de tempo real s√£o sistemas cujo **valor** de uma resposta depende n√£o apenas do resultado correto, mas tamb√©m de **quando** esse resultado √© produzido.  
Em muitas aplica√ß√µes embebidas, cumprir deadlines √© t√£o importante como a l√≥gica do programa.

---

## 5.1 Tipos de tempo real
*(ver Aula Te√≥rica 5, slide 6)*

### ‚≠ê Soft Real‚ÄëTime  
- Deadlines **podem ser ultrapassados** ocasionalmente.  
- O sistema continua funcional, mas com perda de qualidade.  
- Exemplos: streaming de v√≠deo, √°udio, videojogos.

### ‚≠ê Firm Real‚ÄëTime  
- O resultado **n√£o tem utilidade** se ultrapassar o deadline.  
- No entanto, ultrapassar deadlines **n√£o destr√≥i o sistema**.  
- Exemplos: sistemas de recolha peri√≥dica de dados, comunica√ß√£o em rede com janelas temporais definidas.

### ‚≠ê Hard Real‚ÄëTime  
- Falhar um deadline implica **falha catastr√≥fica**.  
- Toler√¢ncia a atrasos √© zero ‚Üí deve ser *provado* que deadlines s√£o sempre cumpridos.  
- Exemplos: ABS, airbags, ventiladores m√©dicos, controlo de voo.

---

## 5.2 Atrasos e jitter
*(ver Aula Te√≥rica 5, slides 3‚Äì5)*

Um sistema de tempo real interage com processos f√≠sicos (sensores, atuadores).  
Esta intera√ß√£o introduz **atrasos**, que podem comprometer o controlo.

### Tipos de atraso:
- **Atraso de observa√ß√£o (input delay):** tempo entre o instante real e a leitura do sensor.  
- **Atraso de computa√ß√£o:** tempo necess√°rio para o sistema calcular a resposta.  
- **Atraso de atua√ß√£o (output delay):** tempo desde o comando at√© ao atuador reagir.

### Jitter
```math
\text{Jitter} = \text{varia√ß√£o n√£o determin√≠stica do atraso}
```

- Pode causar instabilidade em sistemas de controlo.  
- Comuns causas: interrup√ß√µes, multitarefa, lat√™ncia de comunica√ß√£o.

### Exemplo t√≠pico (simplificado)
Um controlador tenta manter o n√≠vel de √°gua num dep√≥sito (ver slides sobre controlo de n√≠vel).  
- Se o atraso entre medir e atuar for grande ‚Üí o sistema ‚Äúdispara‚Äù tarde ‚Üí overshoot.  
- Se al√©m disso existir jitter ‚Üí comportamento imprevis√≠vel ‚Üí instabilidade.

---

## 5.3 Determinismo e previsibilidade

Num sistema de tempo real, nem sempre importa ser ‚Äúr√°pido‚Äù, mas sim:

- **previs√≠vel**,  
- **determin√≠stico**,  
- com **tempos de pior caso conhecidos (WCET)**.

Determinismo √© a base para provar escalonabilidade, essencial para Hard RT.

### WCET ‚Äî Worst Case Execution Time
Para garantir deadlines, √© necess√°rio saber:
- tempo m√≠nimo (BCET)  
- tempo t√≠pico  
- **tempo m√°ximo de execu√ß√£o (WCET)**

Sem WCET ‚Üí imposs√≠vel garantir hard real‚Äëtime.

---

## 5.4 Ciclos de controlo e periodicidade

Muitos sistemas de tempo real s√£o **peri√≥dicos**, executando leituras e a√ß√µes em ciclos:
1. ler sensores  
2. calcular controlo  
3. atuar  
4. esperar at√© ao pr√≥ximo per√≠odo

Se o ciclo n√£o terminar antes do pr√≥ximo per√≠odo ‚Üí falha.

Exemplos:
- controlo PID a 100 Hz  
- leitura de sensores IMU a 1 kHz  
- malhas industriais de 5 ms  

---

## üí¨ *√änfase do professor*
- ‚Äú**Falhar um deadline em Hard RT n√£o √© aceit√°vel.** N√£o interessa se √© uma vez em mil.‚Äù  
- ‚ÄúTempo real n√£o significa *r√°pido*, significa *a tempo*.‚Äù  
- ‚ÄúSistemas f√≠sicos t√™m atrasos inevit√°veis ‚Äî o truque √© torn√°‚Äëlos previs√≠veis.‚Äù  

---

## ‚ö†Ô∏è Armadilhas comuns
- confundir *velocidade* com *tempo real*  
- ignorar jitter na an√°lise de estabilidade  
- assumir que tarefas espor√°dicas s√£o simples de encaixar no escalonamento  
- n√£o contabilizar interrup√ß√µes e atrasos de comunica√ß√£o  
- esquecer que leitura+processamento+atua√ß√£o **contam para o deadline total**

---

## üìù Exerc√≠cios ‚Äî Tempo Real (Estilo Exame)

1. **Classifique como Soft, Firm ou Hard RT**, justificando:  
   - ABS  
   - media player  
   - robot cir√∫rgico  
   - monitor de glicose cont√≠nuo  

2. Considere um sistema de controlo de temperatura com per√≠odo de 50 ms.  
   O sensor demora 12 ms a responder, o c√°lculo demora 20 ms e o atuador introduz 8 ms de atraso.  
   - O deadline √© cumprido?  
   - Onde est√° o gargalo?  
   - Como mitigarias o atraso?

3. Explique, em termos de estabilidade, o efeito de **jitter elevado** numa malha de controlo.  
   Ilustre com um exemplo realista.

4. Suponha que um sistema recebe dados de um sensor a 100 Hz mas processa a 80 Hz.  
   - O que acontece?  
   - √â um problema de tempo real ou de throughput?  
   - Como o corrigir?

5. D√™ um exemplo onde atrasos de observa√ß√£o e de atua√ß√£o combinados causam **overshoot** num sistema de controlo. Explique o mecanismo.

---



### Gabarito resumido ‚Äî Tempo Real
1. ABS: Hard; media player: Soft; robot cir√∫rgico: Hard; monitor de glicose cont√≠nuo: Firm.  
2. 12 + 20 + 8 = 40 ms ‚Üí cumpre 50 ms; gargalo no c√°lculo; mitigar com otimiza√ß√£o/MCU mais r√°pido ou reduzir atrasos de sensor/atuador.  
3. Jitter alto causa atraso vari√°vel ‚Üí instabilidade/oscila√ß√µes (ex.: controlo de velocidade com amostragem irregular).  
4. Acumula backlog ou perde amostras; √© problema de throughput que afeta RT; corrigir com processamento mais r√°pido, redu√ß√£o da taxa ou filtragem/skip.  
5. Atraso leitura+a√ß√£o grande gera overshoot (ex.: aquecimento com rea√ß√£o tardia).

# ‚≠ê 6. Escalonamento
*(Aula Te√≥rica 5 ‚Äî slides 8‚Äì26; Aula Te√≥rica 6 ‚Äî slides 2‚Äì19)*

O escalonamento define **qual tarefa executa em cada instante** no processador.  
O objetivo √© garantir que tarefas **completam antes dos deadlines**, respeitando prioridades, per√≠odos, e restri√ß√µes temporais.

---

## 6.1 Conceitos Fundamentais
*(ver slides 8‚Äì11)*

### Par√¢metros principais de uma tarefa
- **C** ‚Äî tempo de computa√ß√£o (worst‚Äëcase).  
- **T** ‚Äî per√≠odo (tempo entre ativa√ß√µes sucessivas).  
- **D** ‚Äî deadline (instante limite de conclus√£o).  
- **a·µ¢** ‚Äî instante de chegada (release time).  

### Utiliza√ß√£o
```math
U_i = \frac{C_i}{T_i}
```
A utiliza√ß√£o total do processador √©:
```math
U = \sum U_i
```

### Escalonamento Pratic√°vel
Um escalonamento √© **pratic√°vel** (feasible schedule) se **todas** as tarefas cumprem **todos os deadlines**, em todas as inst√¢ncias.

### Conjunto Escalon√°vel
Um conjunto de tarefas √© escalon√°vel se **existe pelo menos um algoritmo** que gera um escalonamento pratic√°vel para ele.

### Preemptivo vs N√£o‚Äëpreemptivo
- **Preemptivo** ‚Äî uma tarefa pode ser interrompida para outra de maior prioridade.  
- **N√£o‚Äëpreemptivo** ‚Äî uma tarefa, uma vez iniciada, s√≥ termina quando acabar.

### Diagramas de Gantt
Ferramenta visual fundamental para an√°lises em exame.

---

## 6.2 Algoritmos Cl√°ssicos

### ‚≠ê FCFS ‚Äî First Come First Served
*(ver slides 20‚Äì21)*

- N√£o preemptivo.  
- As tarefas s√£o executadas pela **ordem de chegada**.  
- Simples, mas sujeito ao **convoy effect**: uma tarefa longa atrasa todas as outras.

### ‚≠ê SJF ‚Äî Shortest Job First
*(ver slides 22‚Äì23)*

- Escolhe a tarefa com **menor tempo de execu√ß√£o C**.  
- Minimiza o **tempo m√©dio de espera**.  
- N√£o preemptivo.

### ‚≠ê SRTF ‚Äî Shortest Remaining Time First
*(ver slides 24‚Äì25)*

- Vers√£o preemptiva do SJF.  
- Se chega uma tarefa com **C restante menor**, a tarefa atual √© interrompida.  
- Efetivamente minimiza o tempo m√©dio de espera em sistemas preemptivos.

### ‚≠ê Escalonamento por Prioridades
*(Aula Te√≥rica 6 ‚Äî slides 2‚Äì7)*

- Cada tarefa tem prioridade fixa (quanto **menor o n√∫mero**, maior a prioridade).  
- Preemptivo ou n√£o preemptivo.  
- Problema: **starvation** ‚Üí algumas tarefas de baixa prioridade podem *nunca* executar.  
- Solu√ß√£o: **aging** (aumenta gradualmente a prioridade de tarefas que esperam demasiado).

### ‚≠ê Round Robin (RR)
*(Aula Te√≥rica 6 ‚Äî slides 8‚Äì9)*

- Preemptivo.  
- Cada tarefa recebe um **quantum** fixo.  
- Ideal para fairness e sistemas time‚Äësharing.  
- Quantum demasiado pequeno ‚Üí overhead.  
- Quantum demasiado grande ‚Üí baixa responsividade.

---

## 6.3 Algoritmos de Tempo Real

### ‚≠ê EDF ‚Äî Earliest Deadline First
*(ver slides 10‚Äì11)*

- Prioridade **din√¢mica**: tarefa com deadline mais pr√≥ximo √© executada primeiro.  
- Com preemp√ß√£o e tarefas independentes:
```math
U \le 100\% \quad \Rightarrow \quad \text{escalon√°vel}
```
- Potencialmente muitas preemp√ß√µes.  
- Ideal para sistemas aperi√≥dicos/espor√°dicos.

### ‚≠ê RM ‚Äî Rate Monotonic
*(ver slides 12‚Äì14)*

- Prioridade **est√°tica**: menor per√≠odo ‚Üí maior prioridade.  
- Decis√£o baseada apenas nos per√≠odos.  
- Condi√ß√£o de Liu & Layland:
```math
U \le n(2^{1/n}-1)
```
Para grandes n:
```math
\lim_{n\to\infty} n(2^{1/n}-1) \approx 0.693
```
Ou seja, RM garante escalonamento abaixo de **69%** de utiliza√ß√£o.

### Compara√ß√£o EDF vs RM
| Propriedade  | EDF           | RM       |
| ------------ | ------------- | -------- |
| prioridade   | din√¢mica      | est√°tica |
| limite de U  | 100%          | ~69%     |
| simplicidade | mais complexo | simples  |
| preemp√ß√µes   | muitas        | menos    |

---

## üí¨ *√änfase do professor*
- ‚ÄúEDF √© √≥timo teoricamente, mas **pode preemptar demasiado**.‚Äù  
- ‚ÄúEm RM, **prova‚Äëse escalonabilidade** com base no limite de utiliza√ß√£o.‚Äù  
- ‚ÄúA escolha do quantum em Round Robin √© **cr√≠tica**.‚Äù  
- ‚ÄúPara Hard RT, mais importante que a m√©dia √© o **pior caso**.‚Äù

---

## ‚ö†Ô∏è Armadilhas comuns
- confundir prioridade fixa (RM, prioridades est√°ticas) com deadlines (EDF).  
- pensar que RM funciona a 100% de utiliza√ß√£o ‚Äî **n√£o funciona**.  
- esquecer preemp√ß√µes nos c√°lculos de EDF.  
- escolher quantum demasiado pequeno no RR ‚Üí overhead destr√≥i desempenho.  
- assumir que FCFS √© aceit√°vel em sistemas cr√≠ticos ‚Äî raramente √©.

---

## üìù Exerc√≠cios ‚Äî Escalonamento (Estilo Exame)

### 1) SJF / SRTF

Tarefas:  
P1=7, P2=5, P3=1, P4=2, P5=8.  
Desenha os **Gantt** para:

- SJF
- SRTF

Compara os tempos m√©dios de espera.

---

### 2) EDF ‚Äî Verifica√ß√£o de escalonabilidade
T1: C=6, D=27  
T2: C=7, D=22  
T3: C=5, D=14  
- Calcula U total.  
- Verifica se \( U \le 1 \).  
- Desenha a ordem de execu√ß√£o segundo EDF.

---

### 3) RM ‚Äî Limite de utiliza√ß√£o
Tarefas:  
P1: C=0.5, T=2  
P2: C=2, T=6  
P3: C=1.75, T=6  
- Calcula \( U \).  
- Calcula o limite para n=3.  
- Determina se o conjunto √© garantidamente escalon√°vel por RM.

---

### 4) Round Robin
Quantum = 4 ms  
P1=10, P2=4, P3=6  
- Desenha o diagrama de Gantt.  
- Indica o tempo de resposta de cada tarefa.

---

### 5) Prioridades ‚Äî Starvation
Considere tr√™s tarefas:  
- T1 (prioridade 1) chega constantemente  
- T2 (prioridade 2) √© peri√≥dica  
- T3 (prioridade 5) √© rara  
Explique:  
- porque pode ocorrer starvation  
- como aplicar **aging** para evitar esse problema.

---

### 6) Hard Real‚ÄëTime ‚Äî Deadline falhado
Dado um sistema aeroportu√°rio que monitoriza velocidade do vento a cada 200 ms:  
- Se a tarefa levar 250 ms, o que acontece?  
- √â Soft, Firm ou Hard RT?  
- Como garantir que o pior caso nunca ultrapassa o deadline?

---


### Gabarito resumido ‚Äî Escalonamento
1. SJF: P3 ‚Üí P4 ‚Üí P2 ‚Üí P1 ‚Üí P5. SRTF: igual (assumindo todas as tarefas dispon√≠veis em t=0).  
2. \( U \approx 0.897 \le 1 \); ordem EDF por deadline: T3 ‚Üí T2 ‚Üí T1.  
3. \( U = 0.875 \); limite n=3 ‚âà 0.779 ‚Üí n√£o garantido por RM.  
4. Gantt: P1(0‚Äì4) ‚Üí P2(4‚Äì8) ‚Üí P3(8‚Äì12) ‚Üí P1(12‚Äì16) ‚Üí P3(16‚Äì18) ‚Üí P1(18‚Äì20). Tempos de resposta: P2=8, P3=18, P1=20.  
5. Starvation quando tarefas de maior prioridade dominam; aging aumenta prioridade das tarefas √† espera.  
6. 250 ms > 200 ms ‚Üí deadline falhado; em Hard RT √© inaceit√°vel; garantir via WCET, otimiza√ß√£o ou hardware mais r√°pido.

# ‚úî FIM DO GUIA
