# **阅读部分：**

## **阅读论文的标题、摘要、简介**

### 题目

longnail技术——对用CoreDSL实现可移植的自定义RISC-V扩展进行HLS的一种技术

> HLS：High-Level Synthesis
>
> 一种技术，用于将高级描述的算法转换为硬件描述的电子设计；
>
> 通常是从C/C++开始，通过HLS工具，自动生成(Register-Transfer Level)RTL级的硬件描述，verilog等

### 摘要

跨微架构之间，对于特定应用，基础核和自定义扩展的不同组合需要自动化和一定程度的可移植化，但目前还没有这样方法来实现。

她们提供了一种方法，ISAX的规范、生成、集成三步。ISAX规范用CoreDSL来描述；生成使用Longnail工具(一种HLS工具)，这个工具可以把用CoreDSL描述的ISAX规范编译为硬件模块；硬件模块是和SCAIE-V相兼容，集成依赖于SCAIE-V扩展接口，以此实现自动化集成到主核上。

她们用她们的方法生成了很多ISAX，这些ISAX有复杂的多循环计算、内存访问、分支指令、自定义寄存器、解耦执行。在四个嵌入式核心、22nm ASIC工艺上做了测试

### 简介

嵌入式和物联网设备都有可能被应用到更多领域，这需要更强的计算力。增加处理器核数和设计一个定制的单机加速器不够高效和高性价比，在现有ISA上加新指令和新寄存器是个不错的方法。

ISAX不仅可以享用适配了原ISA的生态，还有了特定的加速部分

虽然这方面研究已经很多了，但是对于RISC-V方面还没有

RISC-V在这方面的问题是这和微处理器架构相依赖，对于不熟悉计算机架构和数字逻辑的应用领域专家来说ISAX设计是不了解的，跨基础核微架构的ISAX的底层实现是不可移植的

为了解决这两个问题，她们提出了一个方法，利用CoreDSL写ISAX规范，用Longnail来讲规范编译为适配于SCAIE-V的硬件模块，然后集成到核

## **阅读章节和子章节的标题**

/xmind/002-Longnail.xmind

## **阅读总结**

作者提供了CoreDSL——ADL，Longnail——HLS

结合SCAIE-V，CoreDSL和Longnail能够让ISAX设计对于非硬件专家实现成为现实，并且可以在多个微架构之间实现可移植

技术提供实现各种功能的ISAX

## **阅读引用**

# **收获：**

## **实践/理论？**

实践

## **主要贡献？**

CoreDSL

Longnail
