Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2018.3 (lin64) Build 2405991 Thu Dec  6 23:36:41 MST 2018
| Date         : Thu Jan 13 17:39:49 2022
| Host         : koopa.ece.utexas.edu running 64-bit CentOS Linux release 7.9.2009 (Core)
| Command      : report_timing -sort_by group -max_paths 100 -path_type summary -file /misc/scratch/zwei1/reports_Jan12/raw_designs/vtr_designs/verilog/stereovision2_submodules/my_fir_f1/post_route_timing.rpt
| Design       : my_fir_f1
| Device       : 7z020-clg484
| Speed File   : -3  PRODUCTION 1.11 2014-09-11
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Timing Report

Startpoint                     Endpoint                       Slack(ns)     
----------------------------------------------------------------------------
dout1/CLK                      dout_reg/PCIN[0]               -0.534        
dout1/CLK                      dout_reg/PCIN[10]              -0.534        
dout1/CLK                      dout_reg/PCIN[11]              -0.534        
dout1/CLK                      dout_reg/PCIN[12]              -0.534        
dout1/CLK                      dout_reg/PCIN[13]              -0.534        
dout1/CLK                      dout_reg/PCIN[14]              -0.534        
dout1/CLK                      dout_reg/PCIN[15]              -0.534        
dout1/CLK                      dout_reg/PCIN[16]              -0.534        
dout1/CLK                      dout_reg/PCIN[17]              -0.534        
dout1/CLK                      dout_reg/PCIN[18]              -0.534        
dout1/CLK                      dout_reg/PCIN[19]              -0.534        
dout1/CLK                      dout_reg/PCIN[1]               -0.534        
dout1/CLK                      dout_reg/PCIN[20]              -0.534        
dout1/CLK                      dout_reg/PCIN[21]              -0.534        
dout1/CLK                      dout_reg/PCIN[22]              -0.534        
dout1/CLK                      dout_reg/PCIN[23]              -0.534        
dout1/CLK                      dout_reg/PCIN[24]              -0.534        
dout1/CLK                      dout_reg/PCIN[25]              -0.534        
dout1/CLK                      dout_reg/PCIN[26]              -0.534        
dout1/CLK                      dout_reg/PCIN[27]              -0.534        
dout1/CLK                      dout_reg/PCIN[28]              -0.534        
dout1/CLK                      dout_reg/PCIN[29]              -0.534        
dout1/CLK                      dout_reg/PCIN[2]               -0.534        
dout1/CLK                      dout_reg/PCIN[30]              -0.534        
dout1/CLK                      dout_reg/PCIN[31]              -0.534        
dout1/CLK                      dout_reg/PCIN[32]              -0.534        
dout1/CLK                      dout_reg/PCIN[33]              -0.534        
dout1/CLK                      dout_reg/PCIN[34]              -0.534        
dout1/CLK                      dout_reg/PCIN[35]              -0.534        
dout1/CLK                      dout_reg/PCIN[36]              -0.534        
dout1/CLK                      dout_reg/PCIN[37]              -0.534        
dout1/CLK                      dout_reg/PCIN[38]              -0.534        
dout1/CLK                      dout_reg/PCIN[39]              -0.534        
dout1/CLK                      dout_reg/PCIN[3]               -0.534        
dout1/CLK                      dout_reg/PCIN[40]              -0.534        
dout1/CLK                      dout_reg/PCIN[41]              -0.534        
dout1/CLK                      dout_reg/PCIN[42]              -0.534        
dout1/CLK                      dout_reg/PCIN[43]              -0.534        
dout1/CLK                      dout_reg/PCIN[44]              -0.534        
dout1/CLK                      dout_reg/PCIN[45]              -0.534        
dout1/CLK                      dout_reg/PCIN[46]              -0.534        
dout1/CLK                      dout_reg/PCIN[47]              -0.534        
dout1/CLK                      dout_reg/PCIN[4]               -0.534        
dout1/CLK                      dout_reg/PCIN[5]               -0.534        
dout1/CLK                      dout_reg/PCIN[6]               -0.534        
dout1/CLK                      dout_reg/PCIN[7]               -0.534        
dout1/CLK                      dout_reg/PCIN[8]               -0.534        
dout1/CLK                      dout_reg/PCIN[9]               -0.534        
n_delay_reg1_reg[10]/C         dout0__2/A[10]                 8.677         
n_delay_reg2_reg[15]/C         dout0__1/A[15]                 8.722         
n_delay_reg1_reg[0]/C          dout0__2/A[0]                  8.724         
n_delay_reg2_reg[7]/C          dout0__1/A[7]                  8.729         
n_delay_reg2_reg[3]/C          dout0__1/A[3]                  8.741         
n_delay_reg4_reg[8]/C          dout1/A[8]                     8.782         
n_delay_reg2_reg[2]/C          dout0__1/A[2]                  8.785         
n_delay_reg2_reg[1]/C          dout0__1/A[1]                  8.786         
n_delay_reg4_reg[9]/C          dout1/A[9]                     8.787         
n_delay_reg1_reg[8]/C          dout0__2/A[8]                  8.792         
n_delay_reg1_reg[14]/C         dout0__2/A[14]                 8.806         
n_delay_reg4_reg[11]/C         dout1/A[11]                    8.806         
n_delay_reg3_reg[15]/C         n_delay_reg4_reg[15]/D         8.807         
n_delay_reg2_reg[5]/C          dout0__1/A[5]                  8.841         
n_delay_reg2_reg[0]/C          dout0__1/A[0]                  8.841         
n_delay_reg1_reg[11]/C         dout0__2/A[11]                 8.844         
n_delay_reg2_reg[13]/C         dout0__1/A[13]                 8.854         
n_delay_reg2_reg[12]/C         dout0__1/A[12]                 8.855         
n_delay_reg4_reg[6]/C          dout1/A[6]                     8.855         
n_delay_reg4_reg[5]/C          dout1/A[5]                     8.857         
n_delay_reg2_reg[14]/C         dout0__1/A[14]                 8.858         
n_delay_reg1_reg[15]/C         dout0__2/A[15]                 8.860         
n_delay_reg4_reg[13]/C         dout1/A[13]                    8.861         
n_delay_reg4_reg[2]/C          dout1/A[2]                     8.863         
n_delay_reg4_reg[3]/C          dout1/A[3]                     8.864         
n_delay_reg1_reg[13]/C         dout0__2/A[13]                 8.866         
n_delay_reg1_reg[4]/C          dout0__2/A[4]                  8.867         
n_delay_reg3_reg[12]/C         dout0__0/A[12]                 8.868         
n_delay_reg4_reg[14]/C         dout1/A[14]                    8.868         
n_delay_reg1_reg[5]/C          dout0__2/A[5]                  8.871         
n_delay_reg2_reg[8]/C          dout0__1/A[8]                  8.872         
n_delay_reg3_reg[13]/C         dout0__0/A[13]                 8.874         
n_delay_reg3_reg[4]/C          n_delay_reg4_reg[4]/D          8.876         
n_delay_reg3_reg[15]/C         dout0__0/A[15]                 8.877         
n_delay_reg1_reg[9]/C          dout0__2/A[9]                  8.878         
n_delay_reg2_reg[6]/C          dout0__1/A[6]                  8.879         
n_delay_reg3_reg[1]/C          dout0__0/A[1]                  8.882         
n_delay_reg2_reg[9]/C          dout0__1/A[9]                  8.892         
n_delay_reg1_reg[6]/C          dout0__2/A[6]                  8.897         
n_delay_reg4_reg[10]/C         dout1/A[10]                    8.906         
n_delay_reg1_reg[1]/C          dout0__2/A[1]                  8.907         
n_delay_reg3_reg[6]/C          dout0__0/A[6]                  8.907         
n_delay_reg3_reg[5]/C          dout0__0/A[5]                  8.910         
n_delay_reg3_reg[7]/C          dout0__0/A[7]                  8.912         
n_delay_reg3_reg[2]/C          dout0__0/A[2]                  8.913         
n_delay_reg1_reg[2]/C          dout0__2/A[2]                  8.913         
n_delay_reg3_reg[4]/C          dout0__0/A[4]                  8.913         
n_delay_reg2_reg[10]/C         dout0__1/A[10]                 8.917         
n_delay_reg3_reg[14]/C         dout0__0/A[14]                 8.917         
n_delay_reg3_reg[1]/C          n_delay_reg4_reg[1]/D          8.922         
n_delay_reg2_reg[4]/C          dout0__1/A[4]                  8.957         
n_delay_reg4_reg[7]/C          dout1/A[7]                     8.957         



