[Inputs]
clk_in
[Outputs]
clk_out
[BiDir]
[ATTRIBUTES]
VeriModel divider_100kHz_to_1Hz

