Fitter report for buffer
Tue Nov 01 13:02:59 2011
Version 6.0 Build 178 04/27/2006 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Pin-Out File
  5. Fitter Resource Usage Summary
  6. Input Pins
  7. Output Pins
  8. Bidir Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Interconnect Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Advanced Data - General
 26. Advanced Data - Placement Preparation
 27. Advanced Data - Placement
 28. Advanced Data - Routing
 29. Fitter Messages
 30. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov 01 13:02:59 2011    ;
; Quartus II Version                 ; 6.0 Build 178 04/27/2006 SJ Full Version ;
; Revision Name                      ; buffer                                   ;
; Top-level Entity Name              ; buffer                                   ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C5T144C8                              ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 356 / 4,608 ( 8 % )                      ;
; Total registers                    ; 74                                       ;
; Total pins                         ; 48 / 89 ( 54 % )                         ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                           ;
; Total PLLs                         ; 0 / 2 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------+--------------------+--------------------------------+
; Option                                         ; Setting            ; Default Value                  ;
+------------------------------------------------+--------------------+--------------------------------+
; Device                                         ; EP2C5T144C8        ;                                ;
; Optimize Hold Timing                           ; Off                ; IO Paths and Minimum TPD Paths ;
; Fitter Effort                                  ; Standard Fit       ; Auto Fit                       ;
; Use smart compilation                          ; Off                ; Off                            ;
; Router Timing Optimization Level               ; Normal             ; Normal                         ;
; Placement Effort Multiplier                    ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                       ; 1.0                ; 1.0                            ;
; Optimize Fast-Corner Timing                    ; Off                ; Off                            ;
; PowerPlay Power Optimization                   ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                ; Normal compilation ; Normal compilation             ;
; Optimize IOC Register Placement for Timing     ; On                 ; On                             ;
; Limit to One Fitting Attempt                   ; Off                ; Off                            ;
; Final Placement Optimizations                  ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations    ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                  ; 1                  ; 1                              ;
; PCI I/O                                        ; Off                ; Off                            ;
; Weak Pull-Up Resistor                          ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                      ; Off                ; Off                            ;
; Auto Global Memory Control Signals             ; Off                ; Off                            ;
; Auto Packed Registers -- Stratix II/Cyclone II ; Auto               ; Auto                           ;
; Auto Delay Chains                              ; On                 ; On                             ;
; Auto Merge PLLs                                ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs              ; Off                ; Off                            ;
; Physical Synthesis Effort Level                ; Normal             ; Normal                         ;
; Auto Global Clock                              ; On                 ; On                             ;
; Auto Global Register Control Signals           ; On                 ; On                             ;
; Always Enable Input Buffers                    ; Off                ; Off                            ;
+------------------------------------------------+--------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/project/IRISking/ikemb-0001/project/hardware/DM642/v4/fpga_v2/buffer/buffer/buffer.pin.


+-------------------------------------------------------------------+
; Fitter Resource Usage Summary                                     ;
+---------------------------------------------+---------------------+
; Resource                                    ; Usage               ;
+---------------------------------------------+---------------------+
; Total logic elements                        ; 356 / 4,608 ( 8 % ) ;
;     -- Combinational with no register       ; 282                 ;
;     -- Register only                        ; 7                   ;
;     -- Combinational with a register        ; 67                  ;
;                                             ;                     ;
; Logic element usage by number of LUT inputs ;                     ;
;     -- 4 input functions                    ; 239                 ;
;     -- 3 input functions                    ; 49                  ;
;     -- <=2 input functions                  ; 61                  ;
;     -- Register only                        ; 7                   ;
;                                             ;                     ;
; Logic elements by mode                      ;                     ;
;     -- normal mode                          ; 321                 ;
;     -- arithmetic mode                      ; 28                  ;
;                                             ;                     ;
; Total registers                             ; 74 / 4,608 ( 2 % )  ;
; Total LABs                                  ; 30 / 288 ( 10 % )   ;
; User inserted logic elements                ; 0                   ;
; Virtual pins                                ; 0                   ;
; I/O pins                                    ; 48 / 89 ( 54 % )    ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )      ;
; Global signals                              ; 3                   ;
; M4Ks                                        ; 0 / 26 ( 0 % )      ;
; Total memory bits                           ; 0 / 119,808 ( 0 % ) ;
; Total RAM block bits                        ; 0 / 119,808 ( 0 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ;
; PLLs                                        ; 0 / 2 ( 0 % )       ;
; Global clocks                               ; 3 / 8 ( 38 % )      ;
; Maximum fan-out node                        ; nReset              ;
; Maximum fan-out                             ; 75                  ;
; Highest non-global fan-out signal           ; nReset              ;
; Highest non-global fan-out                  ; 75                  ;
; Total fan-out                               ; 1568                ;
; Average fan-out                             ; 3.26                ;
+---------------------------------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; addr[0]   ; 55    ; 4        ; 9            ; 0            ; 0           ; 23                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; addr[1]   ; 72    ; 4        ; 26           ; 0            ; 0           ; 26                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; addr[2]   ; 59    ; 4        ; 14           ; 0            ; 1           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; addr[3]   ; 60    ; 4        ; 14           ; 0            ; 0           ; 27                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; addr[4]   ; 63    ; 4        ; 19           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; addr[5]   ; 64    ; 4        ; 21           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; addr[6]   ; 58    ; 4        ; 12           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; addr[7]   ; 57    ; 4        ; 12           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; addr[8]   ; 53    ; 4        ; 9            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; clk       ; 91    ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; eint0     ; 118   ; 2        ; 21           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; eint3     ; 121   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; nFCE      ; 7     ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; nFRE      ; 9     ; 1        ; 0            ; 11           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; nFWE      ; 8     ; 1        ; 0            ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; nGCS[0]   ; 71    ; 4        ; 26           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; nGCS[1]   ; 70    ; 4        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; nGCS[2]   ; 69    ; 4        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; nGCS[3]   ; 67    ; 4        ; 24           ; 0            ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; nGCS[4]   ; 65    ; 4        ; 21           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; nGCS[5]   ; 43    ; 4        ; 3            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; nOE       ; 51    ; 4        ; 7            ; 0            ; 2           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; nReset    ; 142   ; 2        ; 1            ; 14           ; 1           ; 75                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; nWE       ; 52    ; 4        ; 7            ; 0            ; 1           ; 36                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; wil_in[0] ; 100   ; 3        ; 28           ; 11           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; wil_in[1] ; 99    ; 3        ; 28           ; 11           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; BUFDIR     ; 75    ; 3        ; 28           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; BUFDIR1    ; 74    ; 3        ; 28           ; 1            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; FPGA_IO    ; 104   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; G5V_IO     ; 31    ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; eint1      ; 119   ; 2        ; 21           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; eint11     ; 32    ; 1        ; 0            ; 2            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; eint2      ; 120   ; 2        ; 19           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; nEXTBUS    ; 86    ; 3        ; 28           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; test[0]    ; 139   ; 2        ; 3            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; test[1]    ; 141   ; 2        ; 1            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; test[2]    ; 73    ; 3        ; 28           ; 1            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; test[3]    ; 144   ; 2        ; 1            ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; wil_out[0] ; 103   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; wil_out[1] ; 101   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                      ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; data[0] ; 41    ; 4        ; 1            ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data[1] ; 42    ; 4        ; 1            ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data[2] ; 24    ; 1        ; 0            ; 5            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data[3] ; 25    ; 1        ; 0            ; 5            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data[4] ; 26    ; 1        ; 0            ; 5            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data[5] ; 27    ; 1        ; 0            ; 5            ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data[6] ; 28    ; 1        ; 0            ; 4            ; 3           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data[7] ; 30    ; 1        ; 0            ; 2            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 19 ( 68 % ) ; 3.3V          ; --           ;
; 2        ; 8 / 23 ( 35 % )  ; 3.3V          ; --           ;
; 3        ; 11 / 23 ( 48 % ) ; 3.3V          ; --           ;
; 4        ; 19 / 24 ( 79 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; +~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 2        ; 1          ; 1        ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; nFCE                                      ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; nFWE                                      ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; nFRE                                      ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 18       ; 21         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; data[2]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; data[3]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; data[4]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 28         ; 1        ; data[5]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; data[6]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; data[7]                                   ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; G5V_IO                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; eint11                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; data[0]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; data[1]                                   ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; nGCS[5]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; nOE                                       ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; nWE                                       ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; addr[8]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; addr[0]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; addr[7]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; addr[6]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; addr[2]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; addr[3]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; addr[4]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; addr[5]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; nGCS[4]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; nGCS[3]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; nGCS[2]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; nGCS[1]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; nGCS[0]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; addr[1]                                   ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; test[2]                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; BUFDIR1                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; BUFDIR                                    ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; *~LVDS41p/nCEO~ / GND*                    ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 97         ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; nEXTBUS                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 106        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; clk                                       ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 109        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; wil_in[1]                                 ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; wil_in[0]                                 ; input  ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; wil_out[1]                                ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; wil_out[0]                                ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; FPGA_IO                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                  ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; eint0                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; eint1                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; eint2                                     ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; eint3                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 154        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; test[0]                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; test[1]                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; nReset                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; test[3]                                   ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; LVTTL                            ; 0 pF  ; Not Available                      ;
; LVCMOS                           ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                ;
+-------------------------------+-------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------+
; Compilation Hierarchy Node    ; Logic Cells ; LC Combinationals ; LC Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                           ;
+-------------------------------+-------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------+
; |buffer                       ; 356 (108)   ; 349 (81)          ; 74 (31)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 48   ; 0            ; 282 (77)     ; 7 (3)             ; 67 (4)           ; |buffer                                       ;
;    |SYNLPM_LATR1:wdata_0__Z|  ; 1 (0)       ; 1 (0)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATR1:wdata_0__Z               ;
;       |lpm_latch:U1|          ; 1 (1)       ; 1 (1)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATR1:wdata_0__Z|lpm_latch:U1  ;
;    |SYNLPM_LATR1:wdata_1__Z|  ; 1 (0)       ; 1 (0)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATR1:wdata_1__Z               ;
;       |lpm_latch:U1|          ; 1 (1)       ; 1 (1)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATR1:wdata_1__Z|lpm_latch:U1  ;
;    |SYNLPM_LATR1:wdata_3__Z|  ; 1 (0)       ; 1 (0)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATR1:wdata_3__Z               ;
;       |lpm_latch:U1|          ; 1 (1)       ; 1 (1)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATR1:wdata_3__Z|lpm_latch:U1  ;
;    |SYNLPM_LATR1:wdata_7__Z|  ; 1 (0)       ; 1 (0)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATR1:wdata_7__Z               ;
;       |lpm_latch:U1|          ; 1 (1)       ; 1 (1)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATR1:wdata_7__Z|lpm_latch:U1  ;
;    |SYNLPM_LATRS1:wdata_2__Z| ; 2 (0)       ; 2 (0)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATRS1:wdata_2__Z              ;
;       |lpm_latch:U1|          ; 2 (2)       ; 2 (2)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATRS1:wdata_2__Z|lpm_latch:U1 ;
;    |SYNLPM_LATRS1:wdata_4__Z| ; 2 (0)       ; 2 (0)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATRS1:wdata_4__Z              ;
;       |lpm_latch:U1|          ; 2 (2)       ; 2 (2)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATRS1:wdata_4__Z|lpm_latch:U1 ;
;    |SYNLPM_LATRS1:wdata_5__Z| ; 2 (0)       ; 2 (0)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATRS1:wdata_5__Z              ;
;       |lpm_latch:U1|          ; 2 (2)       ; 2 (2)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATRS1:wdata_5__Z|lpm_latch:U1 ;
;    |SYNLPM_LATRS1:wdata_6__Z| ; 2 (0)       ; 2 (0)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATRS1:wdata_6__Z              ;
;       |lpm_latch:U1|          ; 2 (2)       ; 2 (2)             ; 0 (0)        ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |buffer|SYNLPM_LATRS1:wdata_6__Z|lpm_latch:U1 ;
;    |Wigend_In:wigend_in|      ; 34 (34)     ; 30 (30)           ; 24 (24)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 4 (4)             ; 20 (20)          ; |buffer|Wigend_In:wigend_in                   ;
;    |Wigend_Out:wigend_out|    ; 226 (226)   ; 226 (226)         ; 19 (19)      ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 183 (183)    ; 0 (0)             ; 43 (43)          ; |buffer|Wigend_Out:wigend_out                 ;
+-------------------------------+-------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; nGCS[0]    ; Input    ; 0             ; 0             ; --                    ; --  ;
; nFWE       ; Input    ; 0             ; 0             ; --                    ; --  ;
; eint2      ; Output   ; --            ; --            ; --                    ; --  ;
; eint11     ; Output   ; --            ; --            ; --                    ; --  ;
; test[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; nEXTBUS    ; Output   ; --            ; --            ; --                    ; --  ;
; BUFDIR     ; Output   ; --            ; --            ; --                    ; --  ;
; BUFDIR1    ; Output   ; --            ; --            ; --                    ; --  ;
; eint1      ; Output   ; --            ; --            ; --                    ; --  ;
; wil_out[0] ; Output   ; --            ; --            ; --                    ; --  ;
; wil_out[1] ; Output   ; --            ; --            ; --                    ; --  ;
; G5V_IO     ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_IO    ; Output   ; --            ; --            ; --                    ; --  ;
; test[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; test[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; test[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; nGCS[4]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; nGCS[2]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; nGCS[1]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; nFCE       ; Input    ; 6             ; 6             ; --                    ; --  ;
; nGCS[3]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; nFRE       ; Input    ; 6             ; 6             ; --                    ; --  ;
; nOE        ; Input    ; 6             ; 6             ; --                    ; --  ;
; nGCS[5]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; eint3      ; Input    ; 6             ; 6             ; --                    ; --  ;
; eint0      ; Input    ; 6             ; 6             ; --                    ; --  ;
; nReset     ; Input    ; 6             ; 6             ; --                    ; --  ;
; data[0]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data[1]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data[2]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data[3]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data[4]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data[5]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data[6]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data[7]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; clk        ; Input    ; 0             ; 0             ; --                    ; --  ;
; nWE        ; Input    ; 6             ; 6             ; --                    ; --  ;
; addr[8]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; addr[6]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; addr[7]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; addr[5]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; addr[4]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; addr[1]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; addr[2]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; addr[0]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; addr[3]    ; Input    ; 6             ; 6             ; --                    ; --  ;
; wil_in[0]  ; Input    ; 6             ; 6             ; --                    ; --  ;
; wil_in[1]  ; Input    ; 6             ; 6             ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                 ;
+--------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------+-------------------+---------+
; nGCS[0]                                          ;                   ;         ;
; nFWE                                             ;                   ;         ;
; nGCS_in_4_                                       ;                   ;         ;
;      - nEXTBUS_0_a2_0_a2_a_x_cZ                  ; 0                 ; 6       ;
; nGCS_in_2_                                       ;                   ;         ;
;      - nEXTBUS_0_a2_0_a2_a_x_cZ                  ; 0                 ; 6       ;
; nGCS_in_1_                                       ;                   ;         ;
;      - nEXTBUS_0_a2_0_a2_cZ                      ; 0                 ; 6       ;
; nFCE_in                                          ;                   ;         ;
;      - nEXTBUS_0_a2_0_a2_cZ                      ; 1                 ; 6       ;
; nGCS_in_3_                                       ;                   ;         ;
;      - nEXTBUS_0_a2_0_a2_cZ                      ; 1                 ; 6       ;
;      - G5V_IO7_0_a2_5_a2_a_cZ                    ; 1                 ; 6       ;
;      - wil_out_en7_0_a2_1_a2_a_cZ                ; 1                 ; 6       ;
;      - wdata31_2_0_a2_0_a2_x_cZ                  ; 1                 ; 6       ;
;      - un1_nGCS_2_0_a2_0_a2_1_x_cZ               ; 1                 ; 6       ;
;      - wigend_reg_out12_0_a2_2_a2_0_cZ           ; 1                 ; 6       ;
;      - un1_nGCS_3_0_0_a2_3_a_x_cZ                ; 1                 ; 6       ;
;      - wdata36_a_x_cZ                            ; 1                 ; 6       ;
;      - un1_nGCS_9_a_x_cZ                         ; 1                 ; 6       ;
;      - un1_nGCS_5                                ; 1                 ; 6       ;
; nFRE_in                                          ;                   ;         ;
;      - BUFDIR_1_0_a2_0_a2_x_cZ                   ; 1                 ; 6       ;
; nOE_in                                           ;                   ;         ;
;      - BUFDIR_1_0_a2_0_a2_x_cZ                   ; 0                 ; 6       ;
;      - G5V_IO7_0_a2_5_a2_a_cZ                    ; 0                 ; 6       ;
;      - wil_out_en7_0_a2_1_a2_a_cZ                ; 0                 ; 6       ;
;      - wdata31_2_0_a2_0_a2_x_cZ                  ; 0                 ; 6       ;
;      - wigend_reg_out31_0_a2_0_a2_cZ             ; 0                 ; 6       ;
;      - wigend_reg_out12_0_a2_2_a2_0_cZ           ; 0                 ; 6       ;
;      - un1_nGCS_3_0_0_a2_3_a_x_cZ                ; 0                 ; 6       ;
;      - un1_nGCS_3_0_0_a2_2_cZ                    ; 0                 ; 6       ;
;      - wdata36_a_x_cZ                            ; 0                 ; 6       ;
;      - un1_nGCS_9_a_x_cZ                         ; 0                 ; 6       ;
;      - un1_wdata30_3_a_cZ                        ; 0                 ; 6       ;
;      - un1_nGCS_5                                ; 0                 ; 6       ;
;      - un1_wil_in_irq_flag11_0_0_a2_a_cZ         ; 0                 ; 6       ;
; nGCS_in_5_                                       ;                   ;         ;
;      - test_1_x_1_                               ; 0                 ; 6       ;
; eint3_in                                         ;                   ;         ;
;      - test_1_x_1_                               ; 0                 ; 6       ;
; eint0_in                                         ;                   ;         ;
;      - test_1_x_1_                               ; 1                 ; 6       ;
; nReset_in                                        ;                   ;         ;
;      - test_out_2_                               ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_0__Z        ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_1__Z        ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_2__Z        ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_3__Z        ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_4__Z        ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_5__Z        ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_6__Z        ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_7__Z        ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_8__Z        ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_9__Z        ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_10__Z       ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_11__Z       ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_12__Z       ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_13__Z       ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_14__Z       ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_15__Z       ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|counter_16__Z       ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|wigend_1__Z         ; 1                 ; 6       ;
;      - Wigend_Out:wigend_out|wigend_0__Z         ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wigend_bitcnt_4__Z    ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wigend_bitcnt_3__Z    ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wigend_bitcnt_2__Z    ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wigend_bitcnt_1__Z    ; 1                 ; 6       ;
;      - G5V_IO_0_Z                                ; 1                 ; 6       ;
;      - FPGA_IO_0_Z                               ; 1                 ; 6       ;
;      - wil_out_en_Z                              ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wil_clk_i_0_Z         ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wigend_bitcnt_0__Z    ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|overtime_delay3_i_Z   ; 1                 ; 6       ;
;      - wigend_reg_out_14__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_12__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_13__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_11__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_16__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_15__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_17__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_2__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_0__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_1__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_8__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_10__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_9__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_7__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_3__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_5__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_6__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_4__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_21__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_19__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_18__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_20__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_25__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_24__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_23__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_22__Z                      ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wil_clk_tmp_i_0_Z     ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|overtime_delay2_i_Z   ; 1                 ; 6       ;
;      - wil_in_irq_flag_Z                         ; 1                 ; 6       ;
;      - wil_out_irq_flag_Z                        ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|overtime_delay1_i_0_Z ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|overtime_i_Z          ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wilclk_cnt_6__Z       ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wilclk_cnt_3__Z       ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wilclk_cnt_5__Z       ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wilclk_cnt_4__Z       ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wilclk_cnt_8__Z       ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wilclk_cnt_9__Z       ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wilclk_cnt_7__Z       ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wilclk_cnt_10__Z      ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wilclk_cnt_11__Z      ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wilclk_cnt_12__Z      ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wilclk_cnt_2__Z       ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wilclk_cnt_1__Z       ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|wilclk_cnt_0__Z       ; 1                 ; 6       ;
; data_tri_0_                                      ;                   ;         ;
;      - wigend_reg_out_16__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_0__Z                       ; 0                 ; 6       ;
;      - wigend_reg_out_8__Z                       ; 0                 ; 6       ;
;      - wigend_reg_out_24__Z                      ; 0                 ; 6       ;
;      - wil_in_irq_flag_7_i_a2_0_a2_x_cZ          ; 0                 ; 6       ;
; data_tri_1_                                      ;                   ;         ;
;      - wigend_reg_out_17__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_1__Z                       ; 0                 ; 6       ;
;      - wigend_reg_out_9__Z                       ; 0                 ; 6       ;
;      - wigend_reg_out_25__Z                      ; 0                 ; 6       ;
; data_tri_2_                                      ;                   ;         ;
;      - wigend_reg_out_2__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_10__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_18__Z                      ; 1                 ; 6       ;
; data_tri_3_                                      ;                   ;         ;
;      - wil_out_en_Z                              ; 1                 ; 6       ;
;      - wigend_reg_out_11__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_3__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_19__Z                      ; 1                 ; 6       ;
; data_tri_4_                                      ;                   ;         ;
;      - G5V_IO_0_Z                                ; 0                 ; 6       ;
;      - wigend_reg_out_12__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_4__Z                       ; 0                 ; 6       ;
;      - wigend_reg_out_20__Z                      ; 0                 ; 6       ;
;      - wil_out_irq_flag_7_i_a2_0_a2_x_cZ         ; 0                 ; 6       ;
; data_tri_5_                                      ;                   ;         ;
;      - wigend_reg_out_13__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_5__Z                       ; 1                 ; 6       ;
;      - FPGA_IOz~feeder                           ; 1                 ; 6       ;
;      - wigend_reg_out[21]~feeder                 ; 1                 ; 6       ;
; data_tri_6_                                      ;                   ;         ;
;      - wigend_reg_out_14__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_6__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_22__Z                      ; 1                 ; 6       ;
; data_tri_7_                                      ;                   ;         ;
;      - wigend_reg_out_15__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_7__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_23__Z                      ; 1                 ; 6       ;
; clk_in                                           ;                   ;         ;
; nWE_in                                           ;                   ;         ;
;      - wigend_reg_out_25__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_24__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_23__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_22__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_21__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_20__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_19__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_18__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_17__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_16__Z                      ; 1                 ; 6       ;
;      - wigend_reg_out_15__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_14__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_13__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_12__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_11__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_10__Z                      ; 0                 ; 6       ;
;      - wigend_reg_out_9__Z                       ; 0                 ; 6       ;
;      - wigend_reg_out_8__Z                       ; 0                 ; 6       ;
;      - wigend_reg_out_7__Z                       ; 0                 ; 6       ;
;      - wigend_reg_out_6__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_5__Z                       ; 0                 ; 6       ;
;      - wigend_reg_out_4__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_3__Z                       ; 0                 ; 6       ;
;      - wigend_reg_out_2__Z                       ; 0                 ; 6       ;
;      - wigend_reg_out_1__Z                       ; 1                 ; 6       ;
;      - wigend_reg_out_0__Z                       ; 0                 ; 6       ;
;      - G5V_IO_0_Z                                ; 1                 ; 6       ;
;      - FPGA_IO_0_Z                               ; 1                 ; 6       ;
;      - wil_out_en_Z                              ; 0                 ; 6       ;
;      - un1_nGCS_3_0_0_a2_3_a_x_cZ                ; 1                 ; 6       ;
;      - un1_nGCS_3_0_0_a2_2_cZ                    ; 0                 ; 6       ;
;      - wdata36_cZ                                ; 1                 ; 6       ;
;      - un1_nGCS_9_a_x_cZ                         ; 0                 ; 6       ;
;      - un1_wdata30_3_a_cZ                        ; 0                 ; 6       ;
;      - un1_nGCS_5                                ; 0                 ; 6       ;
;      - un1_wil_in_irq_flag11_0_0_a2_cZ           ; 0                 ; 6       ;
; addr_in_8_                                       ;                   ;         ;
;      - un1_addr_21_0_0_a2_1_a_x_cZ               ; 0                 ; 6       ;
;      - wdata36_a_x_cZ                            ; 0                 ; 6       ;
; addr_in_6_                                       ;                   ;         ;
;      - un1_addr_21_0_0_a2_1_a_x_cZ               ; 0                 ; 6       ;
;      - wdata36_8_cZ                              ; 0                 ; 6       ;
; addr_in_7_                                       ;                   ;         ;
;      - un1_addr_21_0_0_a2_1_cZ                   ; 0                 ; 6       ;
;      - wdata36_8_cZ                              ; 0                 ; 6       ;
; addr_in_5_                                       ;                   ;         ;
;      - un1_addr_21_0_0_a2_1_cZ                   ; 0                 ; 6       ;
;      - wdata36_8_cZ                              ; 0                 ; 6       ;
; addr_in_4_                                       ;                   ;         ;
;      - un1_addr_21_0_0_a2_1_cZ                   ; 1                 ; 6       ;
;      - wdata36_8_cZ                              ; 1                 ; 6       ;
; addr_in_1_                                       ;                   ;         ;
;      - G5V_IO7_0_a2_5_a2_a_cZ                    ; 1                 ; 6       ;
;      - wil_out_en7_0_a2_1_a2_cZ                  ; 1                 ; 6       ;
;      - wdata_1_i_0_1_a_x_0_                      ; 1                 ; 6       ;
;      - wigend_reg_out51_0_a2_1_a2_cZ             ; 1                 ; 6       ;
;      - wigend_reg_out12_0_a2_2_a2_cZ             ; 1                 ; 6       ;
;      - wdata_1_i_0_a2_2_x_2_                     ; 1                 ; 6       ;
;      - wdata_1_i_0_2_a_0_                        ; 1                 ; 6       ;
;      - un1_nGCS_3_0_0_a2_3_cZ                    ; 1                 ; 6       ;
;      - un1_wdata31_2_a_cZ                        ; 1                 ; 6       ;
;      - wdata36_7_cZ                              ; 1                 ; 6       ;
;      - wdata30_0_a2_1_a2_cZ                      ; 1                 ; 6       ;
;      - wdata_1_i_0_1_a_x_1_                      ; 1                 ; 6       ;
;      - wdata_1_i_0_a2_2_1_                       ; 1                 ; 6       ;
;      - un1_addr_13_0_a2_2_a2_0_cZ                ; 1                 ; 6       ;
;      - wdata_1_i_0_a_2_                          ; 1                 ; 6       ;
;      - un1_wdata31_cZ                            ; 1                 ; 6       ;
;      - wdata_1_i_0_1_a_x_3_                      ; 1                 ; 6       ;
;      - wdata_1_i_0_2_a_x_3_                      ; 1                 ; 6       ;
;      - un1_wdata30_2_a_x_cZ                      ; 1                 ; 6       ;
;      - un1_addr_21_0_0_a_x_cZ                    ; 1                 ; 6       ;
;      - wdata_1_i_0_0_a_4_                        ; 1                 ; 6       ;
;      - wdata_1_i_0_0_0_4_                        ; 1                 ; 6       ;
;      - wdata_1_i_0_a_5_                          ; 1                 ; 6       ;
;      - wdata_1_i_0_a_6_                          ; 1                 ; 6       ;
;      - wdata_1_i_0_a_7_                          ; 1                 ; 6       ;
;      - un1_wil_in_irq_flag11_0_0_a2_a_cZ         ; 1                 ; 6       ;
; addr_in_2_                                       ;                   ;         ;
;      - G5V_IO7_0_a2_5_a2_a_cZ                    ; 0                 ; 6       ;
;      - wil_out_en7_0_a2_1_a2_cZ                  ; 0                 ; 6       ;
;      - wigend_reg_out31_0_a2_0_a2_cZ             ; 0                 ; 6       ;
;      - wigend_reg_out12_0_a2_2_a2_0_cZ           ; 0                 ; 6       ;
;      - wdata_1_i_0_a2_2_x_2_                     ; 0                 ; 6       ;
;      - wdata_1_i_0_2_a_0_                        ; 0                 ; 6       ;
;      - un1_nGCS_3_0_0_a2_3_cZ                    ; 0                 ; 6       ;
;      - un1_nGCS_3_0_0_a2_2_cZ                    ; 0                 ; 6       ;
;      - wdata36_7_cZ                              ; 0                 ; 6       ;
;      - wdata_1_i_0_a2_2_1_                       ; 0                 ; 6       ;
;      - un1_nGCS_9                                ; 0                 ; 6       ;
;      - un1_wdata30_3_cZ                          ; 0                 ; 6       ;
;      - un1_addr_21_0_0_x_cZ                      ; 0                 ; 6       ;
;      - wdata_1_i_0_0_0_4_                        ; 0                 ; 6       ;
;      - un1_wil_in_irq_flag11_0_0_a2_a_cZ         ; 0                 ; 6       ;
; addr_in_0_                                       ;                   ;         ;
;      - G5V_IO7_0_a2_5_a2_cZ                      ; 0                 ; 6       ;
;      - wil_out_en7_0_a2_1_a2_a_cZ                ; 0                 ; 6       ;
;      - wdata_1_i_0_1_a_x_0_                      ; 0                 ; 6       ;
;      - wigend_reg_out51_0_a2_1_a2_cZ             ; 0                 ; 6       ;
;      - wigend_reg_out12_0_a2_2_a2_cZ             ; 0                 ; 6       ;
;      - wigend_reg_out70_0_a2_2_a2_cZ             ; 0                 ; 6       ;
;      - un1_nGCS_3_0_0_a2_1_x_cZ                  ; 0                 ; 6       ;
;      - un1_wdata31_2_cZ                          ; 0                 ; 6       ;
;      - wdata36_7_cZ                              ; 0                 ; 6       ;
;      - wdata30_0_a2_1_a2_cZ                      ; 0                 ; 6       ;
;      - wdata_1_i_0_1_a_x_1_                      ; 0                 ; 6       ;
;      - un1_nGCS_3_0_0_cZ                         ; 0                 ; 6       ;
;      - un1_addr_13_0_a2_2_a2_0_cZ                ; 0                 ; 6       ;
;      - un1_wdata30_3_a_cZ                        ; 0                 ; 6       ;
;      - un1_wdata31_cZ                            ; 0                 ; 6       ;
;      - un1_wdata30_4_cZ                          ; 0                 ; 6       ;
;      - wdata_1_i_0_1_a_x_3_                      ; 0                 ; 6       ;
;      - wdata_1_i_0_2_3_                          ; 0                 ; 6       ;
;      - un1_wdata30_2_a_x_cZ                      ; 0                 ; 6       ;
;      - un1_addr_21_0_0_a_x_cZ                    ; 0                 ; 6       ;
;      - un1_wdata31_1_cZ                          ; 0                 ; 6       ;
;      - un1_wdata30_1_cZ                          ; 0                 ; 6       ;
;      - un1_wil_in_irq_flag11_0_0_a2_a_cZ         ; 0                 ; 6       ;
; addr_in_3_                                       ;                   ;         ;
;      - G5V_IO7_0_a2_5_a2_cZ                      ; 0                 ; 6       ;
;      - wil_out_en7_0_a2_1_a2_a_cZ                ; 0                 ; 6       ;
;      - wdata_1_i_0_1_a_x_0_                      ; 0                 ; 6       ;
;      - wigend_reg_out51_0_a2_1_a2_cZ             ; 0                 ; 6       ;
;      - wigend_reg_out12_0_a2_2_a2_cZ             ; 0                 ; 6       ;
;      - wigend_reg_out70_0_a2_2_a2_cZ             ; 0                 ; 6       ;
;      - wdata_1_i_0_a2_2_x_2_                     ; 0                 ; 6       ;
;      - un1_nGCS_3_0_0_a2_1_x_cZ                  ; 0                 ; 6       ;
;      - wdata_1_i_0_2_0_                          ; 0                 ; 6       ;
;      - un1_wdata31_2_a_cZ                        ; 0                 ; 6       ;
;      - un1_wdata31_2_cZ                          ; 0                 ; 6       ;
;      - wdata36_7_cZ                              ; 0                 ; 6       ;
;      - wdata30_0_a2_1_a2_cZ                      ; 0                 ; 6       ;
;      - wdata_1_i_0_1_a_x_1_                      ; 0                 ; 6       ;
;      - un1_nGCS_3_0_0_cZ                         ; 0                 ; 6       ;
;      - un1_addr_13_0_a2_2_a2_0_cZ                ; 0                 ; 6       ;
;      - un1_wdata30_3_a_cZ                        ; 0                 ; 6       ;
;      - un1_wdata31_cZ                            ; 0                 ; 6       ;
;      - un1_wdata30_4_cZ                          ; 0                 ; 6       ;
;      - wdata_1_i_0_1_a_x_3_                      ; 0                 ; 6       ;
;      - wdata_1_i_0_2_3_                          ; 0                 ; 6       ;
;      - un1_wdata30_2_cZ                          ; 0                 ; 6       ;
;      - un1_addr_21_0_0_a_x_cZ                    ; 0                 ; 6       ;
;      - wdata_1_i_0_0_0_4_                        ; 0                 ; 6       ;
;      - un1_wdata31_1_cZ                          ; 0                 ; 6       ;
;      - un1_wdata30_1_cZ                          ; 0                 ; 6       ;
;      - un1_wil_in_irq_flag11_0_0_a2_cZ           ; 0                 ; 6       ;
; wil_in_in_0_                                     ;                   ;         ;
;      - Wigend_In:wigend_in|un1_wigend_9_x_cZ     ; 1                 ; 6       ;
;      - Wigend_In:wigend_in|un1_wigend_9_i_x_cZ   ; 1                 ; 6       ;
; wil_in_in_1_                                     ;                   ;         ;
;      - Wigend_In:wigend_in|un1_wigend_9_x_cZ     ; 0                 ; 6       ;
;      - Wigend_In:wigend_in|un1_wigend_9_i_x_cZ   ; 0                 ; 6       ;
+--------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                  ;
+--------------------------------------+------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                 ; Location         ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------+------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; G5V_IO7_0_a2_5_a2                    ; LCCOMB_X7_Y1_N26 ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; N_876_i                              ; LCCOMB_X7_Y5_N8  ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; N_877_i                              ; LCCOMB_X6_Y5_N16 ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; Wigend_In:wigend_in|un1_wilclk_cnt_2 ; LCCOMB_X27_Y6_N4 ; 13      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; Wigend_In:wigend_in|wil_clk_i        ; LCFF_X27_Y6_N23  ; 5       ; Clock         ; yes    ; Global clock         ; GCLK5            ; --                        ;
; Wigend_Out:wigend_out|N_831_i        ; LCCOMB_X8_Y1_N26 ; 17      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; clk                                  ; PIN_91           ; 40      ; Clock         ; yes    ; Global clock         ; GCLK6            ; --                        ;
; nReset                               ; PIN_142          ; 75      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; nWE                                  ; PIN_52           ; 36      ; Clock         ; no     ; --                   ; --               ; --                        ;
; un1_nGCS_9_combout                   ; LCCOMB_X5_Y1_N24 ; 1       ; Latch enable  ; no     ; --                   ; --               ; --                        ;
; un1_wdata30_2                        ; LCCOMB_X6_Y1_N14 ; 1       ; Latch enable  ; no     ; --                   ; --               ; --                        ;
; un1_wdata31                          ; LCCOMB_X5_Y1_N0  ; 4       ; Latch enable  ; yes    ; Global clock         ; GCLK1            ; --                        ;
; un1_wdata31_2                        ; LCCOMB_X6_Y1_N26 ; 1       ; Latch enable  ; no     ; --                   ; --               ; --                        ;
; wdata31_2_0_a2_0_a2_x                ; LCCOMB_X5_Y1_N20 ; 8       ; Output enable ; no     ; --                   ; --               ; --                        ;
; wigend_reg_out12_0_a2_2_a2           ; LCCOMB_X9_Y1_N20 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; wigend_reg_out31_0_a2_0_a2           ; LCCOMB_X7_Y1_N12 ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; wigend_reg_out51_0_a2_1_a2           ; LCCOMB_X6_Y1_N8  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; wigend_reg_out70_0_a2_2_a2           ; LCCOMB_X7_Y1_N8  ; 2       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; wil_out_en7_0_a2_1_a2                ; LCCOMB_X9_Y1_N30 ; 1       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
+--------------------------------------+------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                     ;
+-------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                          ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Wigend_In:wigend_in|wil_clk_i ; LCFF_X27_Y6_N23 ; 5       ; Global clock         ; GCLK5            ; --                        ;
; clk                           ; PIN_91          ; 40      ; Global clock         ; GCLK6            ; --                        ;
; un1_wdata31                   ; LCCOMB_X5_Y1_N0 ; 4       ; Global clock         ; GCLK1            ; --                        ;
+-------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                           ;
+-----------------------------------------------------------------+---------+
; Name                                                            ; Fan-Out ;
+-----------------------------------------------------------------+---------+
; nReset                                                          ; 75      ;
; Wigend_Out:wigend_out|counter[8]                                ; 51      ;
; Wigend_Out:wigend_out|counter[7]                                ; 45      ;
; Wigend_Out:wigend_out|counter[5]                                ; 44      ;
; Wigend_Out:wigend_out|counter[12]                               ; 40      ;
; Wigend_Out:wigend_out|counter[9]                                ; 40      ;
; Wigend_Out:wigend_out|counter[6]                                ; 39      ;
; Wigend_Out:wigend_out|counter[4]                                ; 39      ;
; nWE                                                             ; 36      ;
; Wigend_Out:wigend_out|counter[10]                               ; 33      ;
; Wigend_Out:wigend_out|counter[11]                               ; 31      ;
; Wigend_Out:wigend_out|counter[3]                                ; 28      ;
; addr[3]                                                         ; 27      ;
; addr[1]                                                         ; 26      ;
; ~GND                                                            ; 25      ;
; addr[0]                                                         ; 23      ;
; Wigend_Out:wigend_out|counter_15                                ; 20      ;
; Wigend_Out:wigend_out|N_831_i                                   ; 17      ;
; Wigend_Out:wigend_out|counter[2]                                ; 17      ;
; addr[2]                                                         ; 15      ;
; nOE                                                             ; 13      ;
; Wigend_In:wigend_in|un1_wilclk_cnt_2                            ; 13      ;
; Wigend_Out:wigend_out|counter_16                                ; 12      ;
; Wigend_Out:wigend_out|counter_13                                ; 11      ;
; nGCS[3]                                                         ; 10      ;
; Wigend_Out:wigend_out|counter[14]                               ; 10      ;
; wdata_1_i_0_1_a_x[0]                                            ; 9       ;
; un1_nGCS_3_0_0_a2_1_x                                           ; 8       ;
; wigend_reg_out12_0_a2_2_a2                                      ; 8       ;
; wigend_reg_out51_0_a2_1_a2                                      ; 8       ;
; wigend_reg_out31_0_a2_0_a2                                      ; 8       ;
; wdata31_2_0_a2_0_a2_x                                           ; 8       ;
; un1_addr_21_0_0_a2_1                                            ; 8       ;
; Wigend_Out:wigend_out|wigend_59_iv_i_i_0_o3_3_4_i_o2_i_o13_1[1] ; 8       ;
; wdata_1_i_0_a2_2_x[2]                                           ; 7       ;
; Wigend_In:wigend_in|wigend_bitcnt_4                             ; 7       ;
; Wigend_In:wigend_in|wigend_bitcnt_2                             ; 7       ;
; Wigend_In:wigend_in|wigend_bitcnt_3                             ; 7       ;
; Wigend_In:wigend_in|wigend_bitcnt_1                             ; 7       ;
; wdata30_0_a2_1_a2                                               ; 6       ;
; Wigend_Out:wigend_out|wigend_59_iv_i_i_0_a2_11[1]               ; 6       ;
; Wigend_Out:wigend_out|int_1_i_0_i_0_o3                          ; 6       ;
; data_c[4]                                                       ; 5       ;
; data_c[0]                                                       ; 5       ;
; Wigend_In:wigend_in|un1_wigend_9_i_x                            ; 5       ;
; wdata36                                                         ; 5       ;
; un1_nGCS_3_0_0_a2_2                                             ; 5       ;
; un1_nGCS_3_0_0_a2_3                                             ; 5       ;
; wigend_reg_out[14]                                              ; 5       ;
; Wigend_In:wigend_in|overtime_delay3_i                           ; 5       ;
+-----------------------------------------------------------------+---------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; Block interconnects        ; 551 / 15,666 ( 4 % )  ;
; C16 interconnects          ; 11 / 812 ( 1 % )      ;
; C4 interconnects           ; 274 / 11,424 ( 2 % )  ;
; Direct links               ; 76 / 15,666 ( < 1 % ) ;
; Global clocks              ; 3 / 8 ( 38 % )        ;
; Local interconnects        ; 251 / 4,608 ( 5 % )   ;
; R24 interconnects          ; 15 / 652 ( 2 % )      ;
; R4 interconnects           ; 285 / 13,328 ( 2 % )  ;
+----------------------------+-----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.87) ; Number of LABs  (Total = 30) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 3                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 3                            ;
; 16                                          ; 13                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.73) ; Number of LABs  (Total = 30) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 19                           ;
; 1 Clock                            ; 15                           ;
; 1 Clock enable                     ; 11                           ;
; 1 Sync. load                       ; 3                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.23) ; Number of LABs  (Total = 30) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 4                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 2                            ;
; 15                                           ; 3                            ;
; 16                                           ; 2                            ;
; 17                                           ; 3                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.03) ; Number of LABs  (Total = 30) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 5                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 3                            ;
; 6                                               ; 2                            ;
; 7                                               ; 3                            ;
; 8                                               ; 4                            ;
; 9                                               ; 4                            ;
; 10                                              ; 0                            ;
; 11                                              ; 1                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 15.20) ; Number of LABs  (Total = 30) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 3                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 3                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve nCEO pin after configuration         ; As output driving ground ;
; Reserve ASDO pin after configuration.        ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                    ;
+------------------------------------------------------------------+-----------------------+
; Name                                                             ; Value                 ;
+------------------------------------------------------------------+-----------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 3                     ;
; Mid Slack - Fit Attempt 1                                        ; -13612                ;
; Internal Atom Count - Fit Attempt 1                              ; 423                   ;
; LE/ALM Count - Fit Attempt 1                                     ; 355                   ;
; LAB Count - Fit Attempt 1                                        ; 31                    ;
; Outputs per Lab - Fit Attempt 1                                  ; 5.806                 ;
; Inputs per LAB - Fit Attempt 1                                   ; 14.516                ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.290                 ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:16;1:15             ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:14;1:1;2:4;3:11;4:1 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:14;1:1;2:4;3:11;4:1 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:29;1:2              ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:21;1:9;2:1          ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:14;1:4;2:12;3:1     ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:15;1:15;2:1         ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:14;1:13;2:4         ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:14;1:17             ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:17;1:14             ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:31                  ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:29;1:2              ;
; LEs in Chains - Fit Attempt 1                                    ; 30                    ;
; LEs in Long Chains - Fit Attempt 1                               ; 17                    ;
; LABs with Chains - Fit Attempt 1                                 ; 3                     ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0                     ;
; Time - Fit Attempt 1                                             ; 0                     ;
+------------------------------------------------------------------+-----------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Wire Use - Fit Attempt 1      ; 1      ;
; Early Slack - Fit Attempt 1         ; -10361 ;
; Mid Wire Use - Fit Attempt 1        ; 2      ;
; Mid Slack - Fit Attempt 1           ; -9876  ;
; Late Wire Use - Fit Attempt 1       ; 2      ;
; Late Slack - Fit Attempt 1          ; -9876  ;
; Time - Fit Attempt 1                ; 1      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.156  ;
+-------------------------------------+--------+


+---------------------------------------------+
; Advanced Data - Routing                     ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Early Slack - Fit Attempt 1         ; -7017 ;
; Early Wire Use - Fit Attempt 1      ; 2     ;
; Peak Regional Wire - Fit Attempt 1  ; 4     ;
; Mid Slack - Fit Attempt 1           ; -8354 ;
; Late Slack - Fit Attempt 1          ; -7933 ;
; Late Slack - Fit Attempt 1          ; -7933 ;
; Late Wire Use - Fit Attempt 1       ; 3     ;
; Time - Fit Attempt 1                ; 0     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.063 ;
+-------------------------------------+-------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.0 Build 178 04/27/2006 SJ Full Version
    Info: Processing started: Tue Nov 01 13:02:55 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off buffer -c buffer
Info: Selected device EP2C5T144C8 for design "buffer"
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5T144I8 is compatible
    Info: Device EP2C8T144C8 is compatible
    Info: Device EP2C8T144I8 is compatible
Info: Automatically promoted node clk (placed in PIN 91 (CLK4, LVDSCLK2p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info: Automatically promoted node Wigend_In:wigend_in|wil_clk_i 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node un1_wdata31 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing: elapsed time is 00:00:00
    Extra Info: No registers were packed into other blocks
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Estimated most critical path is register to register delay of 10.612 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X8_Y3; Fanout = 52; REG Node = 'Wigend_Out:wigend_out|counter[8]'
    Info: 2: + IC(0.944 ns) + CELL(0.534 ns) = 1.478 ns; Loc. = LAB_X8_Y4; Fanout = 2; COMB Node = 'Wigend_Out:wigend_out|wigend_59_iv_i_i_0_o2_7[1]'
    Info: 3: + IC(0.875 ns) + CELL(0.614 ns) = 2.967 ns; Loc. = LAB_X8_Y3; Fanout = 2; COMB Node = 'Wigend_Out:wigend_out|wigend_59_iv_i_i_0_a3_54[1]'
    Info: 4: + IC(0.875 ns) + CELL(0.651 ns) = 4.493 ns; Loc. = LAB_X9_Y4; Fanout = 1; COMB Node = 'Wigend_Out:wigend_out|wigend_59_iv_0_a3_9[0]'
    Info: 5: + IC(0.160 ns) + CELL(0.534 ns) = 5.187 ns; Loc. = LAB_X9_Y4; Fanout = 1; COMB Node = 'Wigend_Out:wigend_out|wigend_59_iv_0_o3_1_0[0]'
    Info: 6: + IC(0.875 ns) + CELL(0.647 ns) = 6.709 ns; Loc. = LAB_X9_Y3; Fanout = 1; COMB Node = 'Wigend_Out:wigend_out|wigend_59_iv_0_o3_1[0]'
    Info: 7: + IC(0.869 ns) + CELL(0.614 ns) = 8.192 ns; Loc. = LAB_X5_Y3; Fanout = 1; COMB Node = 'Wigend_Out:wigend_out|wigend_59_iv_0_m2_0[0]'
    Info: 8: + IC(0.160 ns) + CELL(0.646 ns) = 8.998 ns; Loc. = LAB_X5_Y3; Fanout = 1; COMB Node = 'Wigend_Out:wigend_out|wigend_59_iv_0_a7_0[0]'
    Info: 9: + IC(0.160 ns) + CELL(0.535 ns) = 9.693 ns; Loc. = LAB_X5_Y3; Fanout = 1; COMB Node = 'Wigend_Out:wigend_out|wigend_59_iv_0_0[0]'
    Info: 10: + IC(0.187 ns) + CELL(0.624 ns) = 10.504 ns; Loc. = LAB_X5_Y3; Fanout = 1; COMB Node = 'Wigend_Out:wigend_out|wigend_59_iv_0[0]'
    Info: 11: + IC(0.000 ns) + CELL(0.108 ns) = 10.612 ns; Loc. = LAB_X5_Y3; Fanout = 1; REG Node = 'Wigend_Out:wigend_out|wigend_0'
    Info: Total cell delay = 5.507 ns ( 51.89 % )
    Info: Total interconnect delay = 5.105 ns ( 48.11 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 2% of the available device resources. Peak interconnect usage is 3%
    Info: The peak interconnect region extends from location x0_y0 to location x13_y14
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Started post-fitting delay annotation
Warning: Found 22 output pins without output pin load capacitance assignment
    Info: Pin "eint2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eint11" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "test[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "nEXTBUS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUFDIR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BUFDIR1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "eint1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "wil_out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "wil_out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "G5V_IO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_IO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "test[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "test[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "test[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: Following 3 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin eint2 has VCC driving its datain port
    Info: Pin eint11 has VCC driving its datain port
    Info: Pin test[0] has VCC driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: wdata31_2_0_a2_0_a2_x
        Info: Type bidirectional pin data[1] uses the LVTTL I/O standard
        Info: Type bidirectional pin data[3] uses the LVTTL I/O standard
        Info: Type bidirectional pin data[5] uses the LVTTL I/O standard
        Info: Type bidirectional pin data[7] uses the LVTTL I/O standard
        Info: Type bidirectional pin data[0] uses the LVTTL I/O standard
        Info: Type bidirectional pin data[2] uses the LVTTL I/O standard
        Info: Type bidirectional pin data[4] uses the LVTTL I/O standard
        Info: Type bidirectional pin data[6] uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Processing ended: Tue Nov 01 13:02:59 2011
    Info: Elapsed time: 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/project/IRISking/ikemb-0001/project/hardware/DM642/v4/fpga_v2/buffer/buffer/buffer.fit.smsg.


