+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                             ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; finalsoc|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|rst_controller_002|alt_rst_sync_uq1                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|rst_controller_002                                                                                                                                                           ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|rst_controller_001|alt_rst_sync_uq1                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|rst_controller_001                                                                                                                                                           ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|rst_controller|alt_rst_req_sync_uq1                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|rst_controller|alt_rst_sync_uq1                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|rst_controller                                                                                                                                                               ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|irq_mapper                                                                                                                                                                   ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_012|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_012                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_011|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_011                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_010|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_010                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_009                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_008                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_007                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_006                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                                                                                      ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_005                                                                                                                                      ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|avalon_st_adapter                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser_003|clock_xer                                                                                                                                      ; 126   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser_003                                                                                                                                                ; 128   ; 2              ; 0            ; 2              ; 122    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser_002|clock_xer                                                                                                                                      ; 126   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser_002                                                                                                                                                ; 128   ; 2              ; 0            ; 2              ; 122    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                      ; 126   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser_001                                                                                                                                                ; 128   ; 2              ; 0            ; 2              ; 122    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser|clock_xer                                                                                                                                          ; 126   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|crosser                                                                                                                                                    ; 128   ; 2              ; 0            ; 2              ; 122    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sdram_s1_cmd_width_adapter                                                                                                                                 ; 127   ; 3              ; 0            ; 3              ; 104    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sdram_s1_rsp_width_adapter|uncompressor                                                                                                                    ; 43    ; 4              ; 0            ; 4              ; 34     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sdram_s1_rsp_width_adapter                                                                                                                                 ; 109   ; 3              ; 0            ; 3              ; 122    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                      ; 48    ; 24             ; 0            ; 24             ; 24     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                            ; 16    ; 0              ; 4            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_mux_001                                                                                                                                                ; 1455  ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                          ; 52    ; 26             ; 0            ; 26             ; 26     ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_mux|arb                                                                                                                                                ; 17    ; 0              ; 4            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_mux                                                                                                                                                    ; 1576  ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_demux_012                                                                                                                                              ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_demux_011                                                                                                                                              ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_demux_010                                                                                                                                              ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_demux_009                                                                                                                                              ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_demux_008                                                                                                                                              ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_demux_007                                                                                                                                              ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_demux_006                                                                                                                                              ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_demux_005                                                                                                                                              ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_demux_004                                                                                                                                              ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_demux_003                                                                                                                                              ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_demux_002                                                                                                                                              ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_demux_001                                                                                                                                              ; 124   ; 1              ; 2            ; 1              ; 122    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|rsp_demux                                                                                                                                                  ; 125   ; 4              ; 2            ; 4              ; 243    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_012|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_012|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_012                                                                                                                                                ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_011|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_011|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_011                                                                                                                                                ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_010|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_010|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_010                                                                                                                                                ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_009|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_009|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_009                                                                                                                                                ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_008|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_008|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_008                                                                                                                                                ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_007|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_007|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_007                                                                                                                                                ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_006|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_006|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_006                                                                                                                                                ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_005|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_005|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_005                                                                                                                                                ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_004|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_004|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_004                                                                                                                                                ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_003|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_003|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_003                                                                                                                                                ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_002|arb|adder                                                                                                                                      ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_002|arb                                                                                                                                            ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_002                                                                                                                                                ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux_001                                                                                                                                                ; 124   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux|arb|adder                                                                                                                                          ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux|arb                                                                                                                                                ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_mux                                                                                                                                                    ; 245   ; 0              ; 0            ; 0              ; 123    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_demux_001                                                                                                                                              ; 135   ; 144            ; 2            ; 144            ; 1453   ; 144             ; 144           ; 144             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|cmd_demux                                                                                                                                                  ; 136   ; 169            ; 2            ; 169            ; 1574   ; 169             ; 169           ; 169             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter                                                                         ; 106   ; 3              ; 5            ; 3              ; 104    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sdram_s1_burst_adapter                                                                                                                                     ; 106   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_014|the_default_decode                                                                                                                              ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_014                                                                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_013|the_default_decode                                                                                                                              ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_013                                                                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_012|the_default_decode                                                                                                                              ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_012                                                                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_011|the_default_decode                                                                                                                              ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_011                                                                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_010|the_default_decode                                                                                                                              ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_010                                                                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_009|the_default_decode                                                                                                                              ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_009                                                                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_008|the_default_decode                                                                                                                              ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_008                                                                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_007|the_default_decode                                                                                                                              ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_007                                                                                                                                                 ; 93    ; 0              ; 2            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_006|the_default_decode                                                                                                                              ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_006                                                                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_005|the_default_decode                                                                                                                              ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_005                                                                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_004|the_default_decode                                                                                                                              ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_004                                                                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_003|the_default_decode                                                                                                                              ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_003                                                                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_002|the_default_decode                                                                                                                              ; 0     ; 13             ; 0            ; 13             ; 13     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_002                                                                                                                                                 ; 111   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_001|the_default_decode                                                                                                                              ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router_001                                                                                                                                                 ; 111   ; 0              ; 6            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router|the_default_decode                                                                                                                                  ; 0     ; 17             ; 0            ; 17             ; 17     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|router                                                                                                                                                     ; 111   ; 0              ; 6            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|spi_0_spi_control_port_agent_rsp_fifo                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|spi_0_spi_control_port_agent|uncompressor                                                                                                                  ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|spi_0_spi_control_port_agent                                                                                                                               ; 308   ; 39             ; 50           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|key_s1_agent_rsp_fifo                                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|key_s1_agent|uncompressor                                                                                                                                  ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|key_s1_agent                                                                                                                                               ; 308   ; 39             ; 50           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|usb_rst_s1_agent_rsp_fifo                                                                                                                                  ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|usb_rst_s1_agent|uncompressor                                                                                                                              ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|usb_rst_s1_agent                                                                                                                                           ; 308   ; 39             ; 50           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|usb_gpx_s1_agent_rsp_fifo                                                                                                                                  ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|usb_gpx_s1_agent|uncompressor                                                                                                                              ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|usb_gpx_s1_agent                                                                                                                                           ; 308   ; 39             ; 50           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|usb_irq_s1_agent_rsp_fifo                                                                                                                                  ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|usb_irq_s1_agent|uncompressor                                                                                                                              ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|usb_irq_s1_agent                                                                                                                                           ; 308   ; 39             ; 50           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|keycode_s1_agent_rsp_fifo                                                                                                                                  ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|keycode_s1_agent|uncompressor                                                                                                                              ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|keycode_s1_agent                                                                                                                                           ; 308   ; 39             ; 50           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                                                                                  ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                                                                              ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|timer_0_s1_agent                                                                                                                                           ; 308   ; 39             ; 50           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sdram_s1_agent_rdata_fifo                                                                                                                                  ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sdram_s1_agent_rsp_fifo                                                                                                                                    ; 133   ; 39             ; 0            ; 39             ; 92     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sdram_s1_agent|uncompressor                                                                                                                                ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sdram_s1_agent                                                                                                                                             ; 240   ; 22             ; 34           ; 22             ; 254    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sdram_pll_pll_slave_agent_rsp_fifo                                                                                                                         ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sdram_pll_pll_slave_agent|uncompressor                                                                                                                     ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sdram_pll_pll_slave_agent                                                                                                                                  ; 308   ; 39             ; 50           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent|uncompressor                                                                                                            ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_agent                                                                                                                         ; 308   ; 39             ; 50           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                  ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sysid_qsys_0_control_slave_agent|uncompressor                                                                                                              ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sysid_qsys_0_control_slave_agent                                                                                                                           ; 308   ; 39             ; 50           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|vga_controller_0_avl_mm_slave_agent_rsp_fifo                                                                                                               ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|vga_controller_0_avl_mm_slave_agent|uncompressor                                                                                                           ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|vga_controller_0_avl_mm_slave_agent                                                                                                                        ; 308   ; 39             ; 50           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                               ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent|uncompressor                                                                                                           ; 43    ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent                                                                                                                        ; 308   ; 39             ; 50           ; 39             ; 325    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|nios2_gen2_0_instruction_master_agent                                                                                                                      ; 194   ; 39             ; 90           ; 39             ; 143    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|nios2_gen2_0_data_master_agent                                                                                                                             ; 194   ; 39             ; 90           ; 39             ; 143    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|spi_0_spi_control_port_translator                                                                                                                          ; 94    ; 22             ; 43           ; 22             ; 56     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|key_s1_translator                                                                                                                                          ; 110   ; 6              ; 28           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|usb_rst_s1_translator                                                                                                                                      ; 110   ; 6              ; 28           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|usb_gpx_s1_translator                                                                                                                                      ; 110   ; 6              ; 28           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|usb_irq_s1_translator                                                                                                                                      ; 110   ; 6              ; 28           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|keycode_s1_translator                                                                                                                                      ; 110   ; 6              ; 28           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|timer_0_s1_translator                                                                                                                                      ; 94    ; 22             ; 42           ; 22             ; 56     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sdram_s1_translator                                                                                                                                        ; 75    ; 4              ; 2            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sdram_pll_pll_slave_translator                                                                                                                             ; 110   ; 6              ; 25           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|nios2_gen2_0_debug_mem_slave_translator                                                                                                                    ; 110   ; 5              ; 18           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|sysid_qsys_0_control_slave_translator                                                                                                                      ; 110   ; 6              ; 26           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|vga_controller_0_avl_mm_slave_translator                                                                                                                   ; 110   ; 6              ; 15           ; 6              ; 85     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_translator                                                                                                                   ; 110   ; 5              ; 29           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|nios2_gen2_0_instruction_master_translator                                                                                                                 ; 111   ; 51             ; 0            ; 51             ; 103    ; 51              ; 51            ; 51              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0|nios2_gen2_0_data_master_translator                                                                                                                        ; 111   ; 12             ; 0            ; 12             ; 103    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|mm_interconnect_0                                                                                                                                                            ; 471   ; 0              ; 0            ; 0              ; 406    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|vga_controller_0|syncBlue                                                                                                                                                    ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|vga_controller_0|syncGreen                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|vga_controller_0|syncRed                                                                                                                                                     ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|vga_controller_0|bc                                                                                                                                                          ; 23    ; 0              ; 6            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|vga_controller_0|cm                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|vga_controller_0|inf                                                                                                                                                         ; 42    ; 0              ; 6            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|vga_controller_0|ca                                                                                                                                                          ; 20    ; 0              ; 4            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|vga_controller_0|vcont                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|vga_controller_0|ram|altsyncram_component|auto_generated                                                                                                                     ; 99    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|vga_controller_0|ram                                                                                                                                                         ; 67    ; 6              ; 0            ; 6              ; 64     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|vga_controller_0                                                                                                                                                             ; 53    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|usb_rst                                                                                                                                                                      ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|usb_irq                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|usb_gpx                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|timer_0                                                                                                                                                                      ; 24    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|sysid_qsys_0                                                                                                                                                                 ; 3     ; 15             ; 2            ; 15             ; 32     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|spi_0                                                                                                                                                                        ; 25    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|sdram_pll|sd1                                                                                                                                                                ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|sdram_pll|stdsync2|dffpipe3                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|sdram_pll|stdsync2                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|sdram_pll                                                                                                                                                                    ; 48    ; 40             ; 30           ; 40             ; 34     ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|sdram|the_final_soc_sdram_input_efifo_module                                                                                                                                 ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|sdram                                                                                                                                                                        ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|the_final_soc_nios2_gen2_0_cpu_debug_slave_sysclk               ; 43    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|the_final_soc_nios2_gen2_0_cpu_debug_slave_tck                  ; 130   ; 0              ; 1            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper                                                                 ; 123   ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_ocimem|final_soc_nios2_gen2_0_cpu_ociram_sp_ram|the_altsyncram|auto_generated ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_ocimem|final_soc_nios2_gen2_0_cpu_ociram_sp_ram                               ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_ocimem                                                                        ; 92    ; 0              ; 6            ; 0              ; 65     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_avalon_reg                                                                    ; 48    ; 0              ; 28           ; 0              ; 68     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_oci_im                                                                        ; 54    ; 38             ; 51           ; 38             ; 47     ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_oci_pib                                                                       ; 0     ; 36             ; 0            ; 36             ; 36     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_oci_fifo|the_final_soc_nios2_gen2_0_cpu_nios2_oci_fifo_cnt_inc                ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_oci_fifo|the_final_soc_nios2_gen2_0_cpu_nios2_oci_fifo_wrptr_inc              ; 4     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_oci_fifo|the_final_soc_nios2_gen2_0_cpu_nios2_oci_compute_input_tm_cnt        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_oci_fifo                                                                      ; 115   ; 0              ; 65           ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_oci_dtrace|final_soc_nios2_gen2_0_cpu_nios2_oci_trc_ctrl_td_mode              ; 9     ; 0              ; 6            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_oci_dtrace                                                                    ; 112   ; 0              ; 101          ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_oci_itrace                                                                    ; 24    ; 53             ; 24           ; 53             ; 53     ; 53              ; 53            ; 53              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_oci_dbrk                                                                      ; 97    ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_oci_xbrk                                                                      ; 63    ; 5              ; 60           ; 5              ; 6      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_oci_break                                                                     ; 51    ; 36             ; 6            ; 36             ; 71     ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci|the_final_soc_nios2_gen2_0_cpu_nios2_oci_debug                                                                     ; 50    ; 1              ; 30           ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_nios2_oci                                                                                                                    ; 174   ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|final_soc_nios2_gen2_0_cpu_register_bank_b|the_altsyncram|auto_generated                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|final_soc_nios2_gen2_0_cpu_register_bank_b                                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|final_soc_nios2_gen2_0_cpu_register_bank_a|the_altsyncram|auto_generated                                                                                    ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|final_soc_nios2_gen2_0_cpu_register_bank_a                                                                                                                  ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu|the_final_soc_nios2_gen2_0_cpu_test_bench                                                                                                                   ; 315   ; 3              ; 281          ; 3              ; 33     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0|cpu                                                                                                                                                             ; 149   ; 1              ; 29           ; 1              ; 129    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|nios2_gen2_0                                                                                                                                                                 ; 149   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|keycode                                                                                                                                                                      ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|key                                                                                                                                                                          ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                            ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_r|rfifo|auto_generated                                                                                                          ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_r                                                                                                                               ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                            ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                      ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                           ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                            ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                   ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_w|wfifo|auto_generated                                                                                                          ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0|the_final_soc_jtag_uart_0_scfifo_w                                                                                                                               ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc|jtag_uart_0                                                                                                                                                                  ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; finalsoc                                                                                                                                                                              ; 7     ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
