{"hands_on_practices": [{"introduction": "TTL逻辑门的一个关键特性是其高电平输出电压 $V_{OH}$ 并不等于电源电压 $V_{CC}$。本练习将引导你完成一项基本分析，来理解其中的原因。通过计算上拉路径中有效元件（晶体管和二极管）的电压降，你将能够确定典型的 $V_{OH}$ 值，并体会到这种经典设计中的内在权衡。[@problem_id:1972524]", "problem": "考虑一个标准的晶体管-晶体管逻辑（TTL）门，其具有一个图腾柱输出级。您的任务是估算该门在未连接任何负载（开路条件）时，其典型的输出高电平电压，即 $V_{OH}$。\n\n为使输出处于高电平状态，门的内部逻辑驱动图腾柱级，使得上方的上拉晶体管导通，而下方的下拉晶体管截止。在此配置下，输出电压 $V_{OH}$ 由上拉路径决定。一个广泛用于分析的简化模型假设，上拉晶体管的基极电压被驱动至近似等于电源电压 $V_{CC}$。从该基极出发，到最终的输出端，电流路径上存在两个串联的P-N结压降。\n\n给定电路的以下参数：\n- 电源电压：$V_{CC} = 5.0 \\, \\text{V}$\n- 导通的上拉晶体管的基极-发射极结正向压降：$V_{BE(on)} = 0.7 \\, \\text{V}$\n- 串联二极管的正向压降：$V_{D(on)} = 0.7 \\, \\text{V}$\n\n确定 $V_{OH}$ 的值。以伏特（V）为单位表示您的答案，并四舍五入到两位有效数字。", "solution": "本题要求我们计算在无负载条件下，一个TTL图腾柱输出级的输出高电平电压 $V_{OH}$。我们可以通过分析从已知电压点到输出端的路径上的电位降来确定这个电压。\n\n根据题目描述，当输出为高电平时，上拉晶体管导通。一个简化的模型假设其基极电压 $V_{base}$ 近似等于电源电压 $V_{CC}$。从基极到输出的路径包含两个串联的电压降：晶体管的基极-发射极结压降 $V_{BE(on)}$ 和正向偏置的串联二极管压降 $V_{D(on)}$。\n\n我们可以沿此路径应用基尔霍夫电压定律（KVL），其方程可以写为：\n$$V_{base} - V_{BE(on)} - V_{D(on)} = V_{OH}$$\n\n我们已知以下数值：\n$V_{CC} = 5.0 \\, \\text{V}$\n$V_{BE(on)} = 0.7 \\, \\text{V}$\n$V_{D(on)} = 0.7 \\, \\text{V}$\n\n将 $V_{base} \\approx V_{CC}$ 的近似值代入我们的KVL方程，得到：\n$$V_{OH} = V_{CC} - V_{BE(on)} - V_{D(on)}$$\n\n现在，我们可以将数值代入这个表达式来求 $V_{OH}$：\n$$V_{OH} = 5.0 \\, \\text{V} - 0.7 \\, \\text{V} - 0.7 \\, \\text{V}$$\n$$V_{OH} = 5.0 \\, \\text{V} - 1.4 \\, \\text{V}$$\n$$V_{OH} = 3.6 \\, \\text{V}$$\n\n题目要求答案四舍五入到两位有效数字。我们计算出的值 $3.6 \\, \\text{V}$ 已经有两位有效数字。因此，无需进一步四舍五入。单位按要求是伏特（V）。", "answer": "$$\\boxed{3.6}$$", "id": "1972524"}, {"introduction": "在分析了高电平状态后，我们现在转向低电平状态。理想的数字低电平输出为 $0 \\, \\text{V}$，但在现实中，输出低电平电压 $V_{OL}$ 取决于下拉晶体管“吸收”负载电流的能力。本练习探讨了一个实际情景：晶体管的电流增益 $\\beta_F$ 随时间退化，这将展示该退化如何影响逻辑门在负载下维持有效逻辑低电平的能力。[@problem_id:1972489]", "problem": "考虑一个晶体管-晶体管逻辑 (TTL) 门的输出级，其中NPN下拉晶体管负责吸收电流以建立逻辑低电平。该门的输出端连接到一个负载电阻 $R_L$，该电阻又连接到主电源电压 $V_{CC}$。这个NPN下拉晶体管的基极由一个提供电流 $I_B$ 的恒流源驱动。电路和晶体管参数如下：\n\n- 电源电压: $V_{CC} = 5.00$ V\n- 负载电阻: $R_L = 300 \\, \\Omega$\n- 恒定基极驱动电流: $I_B = 1.00$ mA\n- 集电极-发射极饱和电压: $V_{CE,sat} = 0.20$ V\n\n最初，该晶体管具有高电流增益，确保其在为低电平输出吸收电流时工作在深度饱和区。经过长时间运行，器件退化导致该下拉晶体管的直流电流增益 $\\beta_F$ 显著下降至 $10.0$。\n\n假设该晶体管的行为可以被建模为：在饱和区时为一个理想开关（其中 $V_{CE} = V_{CE,sat}$），在正向有源区时为一个理想的电流控制电流源（其中 $I_C = \\beta_F I_B$）。请计算在这种退化条件下新的输出低电压 $V_{OL}$。请以伏特（V）为单位表示您的答案，并四舍五入到三位有效数字。", "solution": "输出节点是NPN晶体管的集电极；在发射极接地的情况下，低电平输出电压等于集电极电压：$V_{OL} = V_{C} = V_{CE}$。\n\n首先，使用负载的欧姆定律，确定使晶体管在 $V_{CE,sat}$ 处保持饱和所需的集电极电流：\n$$\nI_{\\text{req}}=\\frac{V_{CC}-V_{CE,sat}}{R_{L}}.\n$$\n代入给定值，\n$$\nI_{\\text{req}}=\\frac{5.00-0.20}{300}=0.0160 \\text{ A}.\n$$\n\n退化后的晶体管最多可以提供正向有源区的集电极电流\n$$\nI_{C}=\\beta_{F} I_{B}=10.0 \\times 1.00 \\times 10^{-3}=0.0100 \\text{ A}.\n$$\n由于 $I_{C}<I_{\\text{req}}$，该器件无法保持在饱和区，而是工作在正向有源区。\n\n在输出节点应用KCL（基尔霍夫电流定律）：负载电流等于集电极电流，\n$$\n\\frac{V_{CC}-V_{OL}}{R_{L}}=I_{C}.\n$$\n解出 $V_{OL}$：\n$$\nV_{OL}=V_{CC}-R_{L} I_{C}.\n$$\n代入数值：\n$$\nV_{OL}=5.00-300 \\times 0.0100=5.00-3.00=2.00.\n$$\n检查与工作区假设的一致性：$V_{CE}=V_{OL}=2.00>V_{CE,sat}=0.20$，这确认了晶体管工作在正向有源区。", "answer": "$$\\boxed{2.00}$$", "id": "1972489"}, {"introduction": "对于工程师而言，理解电路在故障条件下的行为是一项至关重要的技能。本练习提出了一个假设的故障：下拉晶体管发生开路。通过分析此故障门在不同输入下的响应，你将揭示数字系统中一个超越了简单高电平和低电平的重要概念——“高阻态”或“浮动”状态。[@problem_id:1972508]", "problem": "考虑一个标准的双输入晶体管-晶体管逻辑（TTL）与非门。该电路由一个多发射极输入晶体管（Q1）、一个分相晶体管（Q2）和一个图腾柱输出级组成。图腾柱级由一个上拉晶体管（Q3）、一个二极管（D1）和一个下拉晶体管（Q4）组成。该门的输出取自二极管D1和Q4集电极之间的节点。\n\n假设一个制造缺陷导致门内部出现特定的故障。下拉晶体管Q4发生故障，其集电极和发射极之间表现为永久性开路。门电路中其余的元件，包括所有其他晶体管和电阻，都根据其设计规范正常工作。逻辑高电平对应于电源电压$V_{CC}$，逻辑低电平对应于地（0 V）。\n\n分析这个故障门的行为。对于所有可能的输入组合（A, B），以下哪个陈述最准确地描述了输出端Y的逻辑和电气状态？\n\nA. 无论输入A和B如何，门输出Y将永久性地固定在逻辑高电平。\n\nB. 无论输入A和B如何，门输出Y将永久性地固定在逻辑低电平。\n\nC. 该门将作为一个完美的与门工作。\n\nD. 对于所有输入组合，该门都将作为与非门正常工作，除非当输入A和B都为高电平时，此时输出Y将处于高阻（浮空）状态。\n\nE. 对于所有输入组合，该门都将作为与非门正常工作。指定的故障对门的逻辑输出没有影响。", "solution": "我们对一个带有图腾柱输出级的标准TTL双输入与非门进行建模。设输入为$A$和$B$，输出为$Y$。在一个无故障的门中，其逻辑功能为$Y=\\overline{AB}$。图腾柱级包含一个通过晶体管$Q_{3}$和串联二极管$D_{1}$的上拉路径，以及一个通过$Q_{4}$到地的下拉路径。分相器$Q_{2}$以互补的方式驱动$Q_{3}$和$Q_{4}$：\n- 对于任何至少有一个输入为低电平的输入组合，多发射极输入晶体管$Q_{1}$使$Q_{2}$截止。这会使$Q_{3}$导通（上拉有效）而$Q_{4}$截止（下拉无效），通过路径$V_{CC} \\to Q_{3} \\to D_{1} \\to Y$使$Y$为高电平。\n- 当两个输入均为高电平时，$Q_{1}$使$Q_{2}$导通。这会使$Q_{3}$截止而$Q_{4}$导通，提供一个到地的有效下拉路径，从而使$Y$为低电平。\n\n现在引入指定的故障：$Q_{4}$的集电极和发射极之间永久开路。所有其他器件均正常工作。\n\n分析每种输入情况：\n\n1) 情况 $\\overline{A B} = 1$（即$A$或$B$中至少有一个为低电平）。与无故障情况一样，$Q_{2}$截止，$Q_{3}$导通，路径$V_{CC} \\to Q_{3} \\to D_{1} \\to Y$主动提供电流。在此上拉条件下，二极管$D_{1}$正向偏置，因此$Y$被驱动至逻辑高电平。$Q_{4}$的状态无关紧要，因为当$Q_{2}$截止时，预期的下拉路径是关闭的，并且在任何情况下，$Q_{4}$的集电极-发射极路径都是开路。因此，在所有$AB=0$的输入情况下，$Y$都是有效的高电平。\n\n2) 情况 $A=B=1$。在无故障的门中，$Q_{2}$会使$Q_{3}$截止而$Q_{4}$导通，主动将$Y$拉至低电平。在故障情况下，$Q_{3}$仍然截止，但$Q_{4}$无法导通到地，因为其集电极-发射极路径是开路。二极管$D_{1}$与$Q_{3}$的发射极串联，且其方向决定了只有当$Q_{3}$提供电流时才导通，因此当$Q_{3}$截止时，$D_{1}$处于反向偏置或不导通状态。因此，从$V_{CC}$到$Y$没有有效路径，从$Y$到地也没有有效路径。所以，输出节点$Y$是无驱动的，即处于高阻（浮空）状态。任何剩余的漏电流路径（例如，通过结漏电）都不是设计的驱动路径，不能提供有效的逻辑低电平。\n\n综合这些结果：\n- 当$AB=0$时，该门表现为正常的与非门：$Y$由$Q_{3}$通过$D_{1}$驱动为高电平。\n- 当$AB=1$时，由于$Q_{4}$开路，无法产生预期的低电平；由于$Q_{3}$截止且$D_{1}$不导通，$Y$处于浮空（高阻）状态。\n\n此行为与陈述“对于所有输入组合，该门都将作为与非门正常工作，除非当两个输入都为高电平时，此时输出为高阻态”相符。\n\n因此，最准确的选项是D。", "answer": "$$\\boxed{D}$$", "id": "1972508"}]}