# コーディングガイドライン
- systemverilogのコードは以下のルールに従うこと
- コードの命名規則は以下の通り
  - 拡張子は`.sv`を使用すること
  - モジュール名は大文字で始め、単語の区切りはアンダースコアを使用する（例: My_Module）
  - 信号名は小文字で始め、単語の区切りはアンダースコアを使用する（例: my_signal）
  - 定数は全て大文字で、単語の区切りはアンダースコアを使用する（例: MY_CONSTANT）
- コメントは英語で書くこと
- コードのインデントはスペース4つで統一すること
- 開発時の日記をつけ、技術的な知見を共有すること diaryディレクトリいかに時刻.mdの形式で保存すること
- コードの可読性を重視し、コメントを適切に追加する。コメントは英語で必ず書くこと
- コードのテストは必ず行い、テスト結果をドキュメント化すること
- テストベンチはモジュールごとに作成し、テストケースを明確にすること
- テストベンチの作成はUVMを使用すること
- 回路シミュレーションはdsimを使用する

# コードの品質
- コードの品質を保つために、以下のツールを使用すること

# ドキュメント作成時
- ドキュメントはMarkdown形式で作成すること
- ドキュメントのファイル名は小文字で、単語の区切りはアンダースコアを使用する（例: my_document.md）
- ドキュメントの内容は英語で書くこと
- ドキュメントにはコードの使用方法、設計の概要、テスト結果などを含めること
- markddownの一般的なコーディングスタイルに従うこと

