{
    "@graph": [
        {
            "@id": "gnd:121048926",
            "sameAs": "Fey, Dietmar"
        },
        {
            "@id": "gnd:36164-1",
            "sameAs": "Friedrich-Schiller-Universit\u00e4t Jena"
        },
        {
            "@id": "gnd:4043689-5",
            "sameAs": "Optoelektronisches Bauelement"
        },
        {
            "@id": "gnd:4117388-0",
            "sameAs": "VLSI"
        },
        {
            "@id": "gnd:4316956-9",
            "sameAs": "Verbindungsstruktur"
        },
        {
            "@id": "https://www.tib.eu/de/suchen/id/TIBKAT%3A325744815",
            "@type": "bibo:Thesis",
            "P1053": "1 Online-Ressource (214 Seiten)",
            "identifier": [
                "(ppn)325744815",
                "(firstid)GBV:325744815"
            ],
            "subject": [
                "(classificationName=dbn)28",
                "(classificationName=linseach:mapping)inf",
                "(classificationName=ddc)621.395",
                "(classificationName=bk, id=106418858)54.28 - Nichtelektronische Datenverarbeitung",
                "(classificationName=dbn)37"
            ],
            "title": "Algorithmen, Architekturen und Technologie der optoelektronischen Rechentechnik",
            "abstract": "Der Einsatz optischer Verbindungen in der Rechentechnik verspricht viele der heute bei der Kommunikation zwischen Leiterplatten und zwischen integrierten Schaltkreisen auftretendenen Engp\u00e4sse zu l\u00f6sen. Optische Verbindungen moderater Paralle lit\u00e4t (10-20 Kan\u00e4le) zwischen Baugruppen sind, wie die Ergebnisse dieser Arbeit zeigen, mittlerweile technisch machbar. Die effiziente Nutzung optischer Verbindungen im Bereich chip-to-chip zum Aufbau eines 3-dimensionalen optoelektronischen VLSI (3-D O E-VLSI) erfordert dagegen wesentlich st\u00e4rkere Eingriffe in die Architektur derzeitiger VLSI-Systeme. Aufgabe der Informatik ist einerseits die Entwicklung geeigneter Architekturen und zugeh\u00f6riger Algorithmen und andererseits der Nachweis der hardwaret echnischen Machbarkeit der entwickelten Architekturkonzepte. In der Arbeit werden eine Reihe von Architekturvorschl\u00e4gen unterbreitet, die weitgehend bis auf die Hardwareebene spezifiziert sind und teilweise in ersten Demonstrator- und Testschaltkreisen realisiert wurden. Dies betrifft ein superskalares aus Superpipelinestufen aufgebautes optoelektronisches 3-D Rechenwerk f\u00fcr Ganzzahlarithmetik, einen bin\u00e4ren neuronalen Assoziativspeicher, figurierbare Hardwarestrukturen, eine 3-D Architektur f\u00fcr alpr ozessoren, systolische Addierer und ein Architekturkonzept f\u00fcr einen digitalen optoelektronischen Bildverarbeitungsprozessor. Durch theoretische Vergleiche wird der Nachweis erbracht, da\u00df f\u00fcr die genannten Architekturen durch den Einsatz eines hochdichten optischen Verbindungssystems Steigerungen der Durchsatzrate von 1-3 Gr\u00f6\u00dfenordnungen gegen\u00fcber rein-elektronischen Systemen m\u00f6glich sind. F\u00fcr den Assoziativspeicher, die rekonfigurierbare Hardware und das 3-D Rechenwerk f\u00fcr Ganzzahlarithmetik wurden erste einfache OE-VLSI-Schaltkreise auf der Basis optischer Modulatoren und PN-Detektoren realisiert. Da der Entwurf solcher Systeme neue rechnergest\u00fctzte Entwurfssysteme erfordert, werden ferner die im Rahmen der Arbeit durchgef\u00fchrten Entwicklungen f\u00fcr ein Simulations- und Synthesewerkzeug f\u00fcr 3-D OE-VLSI-Systeme dargestellt.",
            "contributor": "Technische Informationsbibliothek (TIB)",
            "creator": [
                "gnd:36164-1",
                "gnd:121048926"
            ],
            "issued": "1999",
            "language": "http://id.loc.gov/vocabulary/iso639-1/de",
            "license": "open access",
            "medium": "rda:termList/RDACarrierType/1018",
            "dcterms:subject": [
                {
                    "@id": "gnd:4043689-5"
                },
                {
                    "@id": "gnd:4316956-9"
                },
                {
                    "@id": "gnd:4117388-0"
                }
            ],
            "P60163": "Jena"
        }
    ],
    "@id": "urn:x-arq:DefaultGraphNode",
    "@context": {
        "sameAs": "http://www.w3.org/2002/07/owl#sameAs",
        "title": "http://purl.org/dc/elements/1.1/title",
        "subject": "http://purl.org/dc/elements/1.1/subject",
        "abstract": "http://purl.org/dc/terms/abstract",
        "medium": {
            "@id": "http://purl.org/dc/terms/medium",
            "@type": "@id"
        },
        "contributor": "http://purl.org/dc/terms/contributor",
        "P1053": "http://iflastandards.info/ns/isbd/elements/P1053",
        "P60163": "http://www.rdaregistry.info/Elements/u/#P60163",
        "language": {
            "@id": "http://purl.org/dc/terms/language",
            "@type": "@id"
        },
        "identifier": "http://purl.org/dc/elements/1.1/identifier",
        "creator": {
            "@id": "http://purl.org/dc/terms/creator",
            "@type": "@id"
        },
        "license": "http://purl.org/dc/terms/license",
        "issued": "http://purl.org/dc/terms/issued",
        "umbel": "http://umbel.org/umbel#",
        "rdau": "http://www.rdaregistry.info/Elements/u/#",
        "owl": "http://www.w3.org/2002/07/owl#",
        "dcterms": "http://purl.org/dc/terms/",
        "bibo": "http://purl.org/ontology/bibo/",
        "rdam": "http://www.rdaregistry.info/Elements/m/#",
        "gnd": "http://d-nb.info/gnd/",
        "isbd": "http://iflastandards.info/ns/isbd/elements/",
        "rda": "http://rdvocab.info/",
        "doi": "https://doi.org/"
    }
}