+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                        ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; plot_graph2|sdram1_inst|altsyncram_component|auto_generated                                                                                                                      ; 33    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plot_graph2|sdram1_inst                                                                                                                                                          ; 33    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plot_graph2                                                                                                                                                                      ; 99    ; 66             ; 0            ; 66             ; 25     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plot_graph1|sdram1_inst|altsyncram_component|auto_generated                                                                                                                      ; 33    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plot_graph1|sdram1_inst                                                                                                                                                          ; 33    ; 3              ; 0            ; 3              ; 10     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; plot_graph1                                                                                                                                                                      ; 99    ; 66             ; 0            ; 66             ; 25     ; 66              ; 66            ; 66              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Generate_LCD_scope_Clk|Div_Clk                                                                                                                                                   ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Generate_LCD_scope_Clk                                                                                                                                                           ; 34    ; 33             ; 0            ; 33             ; 1      ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Cursor_inst|FFXII_LB_Cursor_inst                                                                                                                                                 ; 20    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Cursor_inst|FFXII_LB_Cursor2_inst                                                                                                                                                ; 20    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; Cursor_inst                                                                                                                                                                      ; 30    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sync_HOLDING_SPACE                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sync_HOLDING_M                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sync_HOLDING_RIGHT_ARROW                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sync_HOLDING_DOWN_ARROW                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sync_HOLDING_UP_ARROW                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sync_HOLDING_LEFT_ARROW                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; hack_ltm_sincronization_inst                                                                                                                                                     ; 3     ; 1              ; 0            ; 1              ; 22     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sync_graph_enable_scroll                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sync_reset_from_key_clk_40                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sync_reset_from_key                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; kc0|scte                                                                                                                                                                         ; 64    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; kc0|PS2_SCR                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; kc0                                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller_004|alt_rst_req_sync_uq1                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller_004|alt_rst_sync_uq1                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller_004                                                                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller_003|alt_rst_req_sync_uq1                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller_003|alt_rst_sync_uq1                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller_003                                                                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller_002|alt_rst_sync_uq1                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller_002                                                                                                                                                            ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller_001|alt_rst_sync_uq1                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller_001                                                                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller|alt_rst_req_sync_uq1                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller|alt_rst_sync_uq1                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|rst_controller                                                                                                                                                                ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|irq_synchronizer                                                                                                                                                              ; 5     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|irq_mapper                                                                                                                                                                    ; 6     ; 28             ; 2            ; 28             ; 32     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|limiter_pipeline_003|core                                                                                                                                   ; 145   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|limiter_pipeline_003                                                                                                                                        ; 147   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|limiter_pipeline_002|core                                                                                                                                   ; 145   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|limiter_pipeline_002                                                                                                                                        ; 147   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|limiter_pipeline_001|core                                                                                                                                   ; 145   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|limiter_pipeline_001                                                                                                                                        ; 147   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|limiter_pipeline|core                                                                                                                                       ; 145   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|limiter_pipeline                                                                                                                                            ; 147   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_027|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_027                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_026|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_026                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_025|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_025                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_024|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_024                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_023|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_023                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_022|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_022                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_021|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_021                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_020|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_020                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_019|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_019                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_018|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_018                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_017|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_017                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_016|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_016                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_015|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_015                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_014|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_014                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_013|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_013                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_012|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_012                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_011|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_011                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_010|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_010                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_009|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_009                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_008|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_008                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_007|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_007                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_006|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_006                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_005|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_005                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_004|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_004                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_003|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_003                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_002|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_002                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_001|clock_xer                                                                                                                                       ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser_001                                                                                                                                                 ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser|clock_xer                                                                                                                                           ; 147   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|crosser                                                                                                                                                     ; 149   ; 2              ; 0            ; 2              ; 143    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_cmd_width_adapter                                                                                                                                  ; 148   ; 3              ; 0            ; 3              ; 125    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_rsp_width_adapter|uncompressor                                                                                                                     ; 53    ; 4              ; 0            ; 4              ; 44     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_rsp_width_adapter                                                                                                                                  ; 130   ; 3              ; 0            ; 3              ; 143    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_mux_002                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_mux_001|arb|adder                                                                                                                                       ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_mux_001|arb                                                                                                                                             ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_mux_001                                                                                                                                                 ; 287   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                           ; 88    ; 44             ; 0            ; 44             ; 44     ; 44              ; 44            ; 44              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_mux|arb                                                                                                                                                 ; 26    ; 0              ; 4            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_mux                                                                                                                                                     ; 3127  ; 0              ; 0            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_021                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_020                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_019                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_018                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_017                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_016                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_015                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_014                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_013                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_012                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_011                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_010                                                                                                                                               ; 147   ; 9              ; 2            ; 9              ; 427    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_009                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_008                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_007                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_006                                                                                                                                               ; 146   ; 4              ; 2            ; 4              ; 285    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_005                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_004                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_003                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_002                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux_001                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|rsp_demux                                                                                                                                                   ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_021                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_020                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_019                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_018                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_017                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_016                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_015                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_014                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_013                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_012                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_011                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_010|arb|adder                                                                                                                                       ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_010|arb                                                                                                                                             ; 7     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_010                                                                                                                                                 ; 429   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_009                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_008                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_007                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_006|arb|adder                                                                                                                                       ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_006|arb                                                                                                                                             ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_006                                                                                                                                                 ; 287   ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_005                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_004                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_003                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_002                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux_001                                                                                                                                                 ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_mux                                                                                                                                                     ; 145   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_demux_002                                                                                                                                               ; 145   ; 1              ; 2            ; 1              ; 143    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_demux_001                                                                                                                                               ; 146   ; 4              ; 2            ; 4              ; 285    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cmd_demux                                                                                                                                                   ; 166   ; 484            ; 2            ; 484            ; 3125   ; 484             ; 484           ; 484             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                               ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                        ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                               ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                        ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                               ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                        ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                               ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                        ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                               ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                        ; 18    ; 7              ; 0            ; 7              ; 9      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                               ; 19    ; 1              ; 0            ; 1              ; 9      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                        ; 18    ; 2              ; 0            ; 2              ; 9      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                               ; 30    ; 0              ; 2            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                               ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                 ; 40    ; 5              ; 0            ; 5              ; 33     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                       ; 127   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_burst_adapter                                                                                                                                      ; 127   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cpu_instruction_master_limiter                                                                                                                              ; 288   ; 0              ; 0            ; 0              ; 286    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cpu_data_master_limiter                                                                                                                                     ; 288   ; 0              ; 0            ; 0              ; 286    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_024|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_024                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_023|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_023                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_022|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_022                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_021|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_021                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_020|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_020                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_019|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_019                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_018|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_018                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_017|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_017                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_016|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_016                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_015|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_015                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_014|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_014                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_013|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_013                                                                                                                                                  ; 105   ; 0              ; 2            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_012|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_012                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_011|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_011                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_010|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_010                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_009|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_009                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_008|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_008                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_007|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_007                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_006|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_006                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_005|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_005                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_004|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_004                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_003|the_default_decode                                                                                                                               ; 0     ; 22             ; 0            ; 22             ; 22     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_003                                                                                                                                                  ; 123   ; 0              ; 2            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_002|the_default_decode                                                                                                                               ; 0     ; 27             ; 0            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_002                                                                                                                                                  ; 123   ; 27             ; 7            ; 27             ; 143    ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_001|the_default_decode                                                                                                                               ; 0     ; 27             ; 0            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router_001                                                                                                                                                  ; 123   ; 0              ; 7            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router|the_default_decode                                                                                                                                   ; 0     ; 27             ; 0            ; 27             ; 27     ; 27              ; 27            ; 27              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|router                                                                                                                                                      ; 123   ; 0              ; 7            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_wrreq_s1_agent_rdata_fifo                                                                                                                             ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_wrreq_s1_agent_rsp_fifo                                                                                                                               ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_wrreq_s1_agent|uncompressor                                                                                                                           ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_wrreq_s1_agent                                                                                                                                        ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_wrclk_s1_agent_rdata_fifo                                                                                                                             ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_wrclk_s1_agent_rsp_fifo                                                                                                                               ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_wrclk_s1_agent|uncompressor                                                                                                                           ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_wrclk_s1_agent                                                                                                                                        ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|vga_to_nios_2_datamaster_agent_rdata_fifo                                                                                                                   ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|vga_to_nios_2_datamaster_agent_rsp_fifo                                                                                                                     ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|vga_to_nios_2_datamaster_agent|uncompressor                                                                                                                 ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|vga_to_nios_2_datamaster_agent                                                                                                                              ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_sel_s1_agent_rdata_fifo                                                                                                                               ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_sel_s1_agent_rsp_fifo                                                                                                                                 ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_sel_s1_agent|uncompressor                                                                                                                             ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_sel_s1_agent                                                                                                                                          ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|div_freq_s1_agent_rdata_fifo                                                                                                                                ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|div_freq_s1_agent_rsp_fifo                                                                                                                                  ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|div_freq_s1_agent|uncompressor                                                                                                                              ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|div_freq_s1_agent                                                                                                                                           ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|mouse_pos_s1_agent_rdata_fifo                                                                                                                               ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|mouse_pos_s1_agent_rsp_fifo                                                                                                                                 ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|mouse_pos_s1_agent|uncompressor                                                                                                                             ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|mouse_pos_s1_agent                                                                                                                                          ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|keyboard_keys_s1_agent_rdata_fifo                                                                                                                           ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|keyboard_keys_s1_agent_rsp_fifo                                                                                                                             ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|keyboard_keys_s1_agent|uncompressor                                                                                                                         ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|keyboard_keys_s1_agent                                                                                                                                      ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|modulation_selector_s1_agent_rdata_fifo                                                                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|modulation_selector_s1_agent_rsp_fifo                                                                                                                       ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|modulation_selector_s1_agent|uncompressor                                                                                                                   ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|modulation_selector_s1_agent                                                                                                                                ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|signal_selector_s1_agent_rdata_fifo                                                                                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|signal_selector_s1_agent_rsp_fifo                                                                                                                           ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|signal_selector_s1_agent|uncompressor                                                                                                                       ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|signal_selector_s1_agent                                                                                                                                    ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|key_s1_agent_rdata_fifo                                                                                                                                     ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|key_s1_agent_rsp_fifo                                                                                                                                       ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|key_s1_agent|uncompressor                                                                                                                                   ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|key_s1_agent                                                                                                                                                ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|timer_s1_agent_rdata_fifo                                                                                                                                   ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|timer_s1_agent_rsp_fifo                                                                                                                                     ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|timer_s1_agent|uncompressor                                                                                                                                 ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|timer_s1_agent                                                                                                                                              ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_agent_rdata_fifo                                                                                                                                   ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_agent_rsp_fifo                                                                                                                                     ; 145   ; 39             ; 0            ; 39             ; 104    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_agent|uncompressor                                                                                                                                 ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_agent                                                                                                                                              ; 272   ; 22             ; 43           ; 22             ; 283    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_out_stop_s1_agent_rdata_fifo                                                                                                                          ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_out_stop_s1_agent_rsp_fifo                                                                                                                            ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_out_stop_s1_agent|uncompressor                                                                                                                        ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_out_stop_s1_agent                                                                                                                                     ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_out_pause_s1_agent_rdata_fifo                                                                                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_out_pause_s1_agent_rsp_fifo                                                                                                                           ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_out_pause_s1_agent|uncompressor                                                                                                                       ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_out_pause_s1_agent                                                                                                                                    ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_out_data_audio_s1_agent_rdata_fifo                                                                                                                    ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_out_data_audio_s1_agent_rsp_fifo                                                                                                                      ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_out_data_audio_s1_agent|uncompressor                                                                                                                  ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_out_data_audio_s1_agent                                                                                                                               ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cpu_jtag_debug_module_agent_rdata_fifo                                                                                                                      ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cpu_jtag_debug_module_agent_rsp_fifo                                                                                                                        ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cpu_jtag_debug_module_agent|uncompressor                                                                                                                    ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cpu_jtag_debug_module_agent                                                                                                                                 ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_fifo_used_s1_agent_rdata_fifo                                                                                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_fifo_used_s1_agent_rsp_fifo                                                                                                                           ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_fifo_used_s1_agent|uncompressor                                                                                                                       ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_fifo_used_s1_agent                                                                                                                                    ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_fifo_full_s1_agent_rdata_fifo                                                                                                                         ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_fifo_full_s1_agent_rsp_fifo                                                                                                                           ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_fifo_full_s1_agent|uncompressor                                                                                                                       ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_fifo_full_s1_agent                                                                                                                                    ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_empty_s1_agent_rdata_fifo                                                                                                                             ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_empty_s1_agent_rsp_fifo                                                                                                                               ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_empty_s1_agent|uncompressor                                                                                                                           ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_empty_s1_agent                                                                                                                                        ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_data_fregen_s1_agent_rdata_fifo                                                                                                                       ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_data_fregen_s1_agent_rsp_fifo                                                                                                                         ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_data_fregen_s1_agent|uncompressor                                                                                                                     ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_data_fregen_s1_agent                                                                                                                                  ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sysid_qsys_control_slave_agent_rdata_fifo                                                                                                                   ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sysid_qsys_control_slave_agent_rsp_fifo                                                                                                                     ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sysid_qsys_control_slave_agent|uncompressor                                                                                                                 ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sysid_qsys_control_slave_agent                                                                                                                              ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rdata_fifo                                                                                                                ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                  ; 163   ; 39             ; 0            ; 39             ; 122    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent|uncompressor                                                                                                              ; 53    ; 1              ; 0            ; 1              ; 51     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent                                                                                                                           ; 340   ; 39             ; 59           ; 39             ; 354    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|vga_to_sdram_agent                                                                                                                                          ; 225   ; 38             ; 110          ; 38             ; 155    ; 38              ; 38            ; 38              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cpu_instruction_master_agent                                                                                                                                ; 220   ; 46             ; 110          ; 46             ; 155    ; 46              ; 46            ; 46              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cpu_data_master_agent                                                                                                                                       ; 220   ; 46             ; 110          ; 46             ; 155    ; 46              ; 46            ; 46              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_wrreq_s1_translator                                                                                                                                   ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_wrclk_s1_translator                                                                                                                                   ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|vga_to_nios_2_datamaster_translator                                                                                                                         ; 115   ; 6              ; 30           ; 6              ; 73     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_sel_s1_translator                                                                                                                                     ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|div_freq_s1_translator                                                                                                                                      ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|mouse_pos_s1_translator                                                                                                                                     ; 115   ; 6              ; 33           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|keyboard_keys_s1_translator                                                                                                                                 ; 115   ; 6              ; 33           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|modulation_selector_s1_translator                                                                                                                           ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|signal_selector_s1_translator                                                                                                                               ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|key_s1_translator                                                                                                                                           ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|timer_s1_translator                                                                                                                                         ; 99    ; 22             ; 48           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sdram_s1_translator                                                                                                                                         ; 80    ; 4              ; 7            ; 4              ; 64     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_out_stop_s1_translator                                                                                                                                ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_out_pause_s1_translator                                                                                                                               ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_out_data_audio_s1_translator                                                                                                                          ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cpu_jtag_debug_module_translator                                                                                                                            ; 115   ; 5              ; 23           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_fifo_used_s1_translator                                                                                                                               ; 115   ; 6              ; 33           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_fifo_full_s1_translator                                                                                                                               ; 115   ; 6              ; 33           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_empty_s1_translator                                                                                                                                   ; 115   ; 6              ; 33           ; 6              ; 36     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|audio_data_fregen_s1_translator                                                                                                                             ; 115   ; 6              ; 33           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|sysid_qsys_control_slave_translator                                                                                                                         ; 115   ; 6              ; 31           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                                                                                      ; 115   ; 5              ; 34           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|vga_to_sdram_translator                                                                                                                                     ; 121   ; 47             ; 0            ; 47             ; 114    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cpu_instruction_master_translator                                                                                                                           ; 112   ; 55             ; 2            ; 55             ; 109    ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0|cpu_data_master_translator                                                                                                                                  ; 112   ; 16             ; 2            ; 16             ; 109    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mm_interconnect_0                                                                                                                                                             ; 821   ; 0              ; 1            ; 0              ; 699    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|rst_controller|alt_rst_req_sync_uq1                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|rst_controller|alt_rst_sync_uq1                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|rst_controller                                                                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|vga_clk                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|outputter                                                                                                                                                   ; 31    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|encoder                                                                                                                                                     ; 67    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|slave                                                                                                                                                       ; 638   ; 595            ; 0            ; 595            ; 628    ; 595             ; 595           ; 595             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|controller                                                                                                                                                  ; 269   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|avalon_mm_control_slave                                                                                                                                 ; 174   ; 132            ; 0            ; 132            ; 166    ; 132             ; 132           ; 132             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|prc_core                                                                                                                                                ; 103   ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|width_adaptor                                                                                                                               ; 39    ; 2              ; 8            ; 2              ; 25     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:ram_fifo_rdreq_delayer                                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:logic_fifo_rdreq_delayer                                                ; 4     ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|usedw_calculator|\single_clock_gen:wrreq_delayer      ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|usedw_calculator|\single_clock_gen:rdreq_delayer      ; 4     ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo|usedw_calculator                                      ; 7     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:output_logic_fifo_gen:output_logic_fifo                                                       ; 58    ; 6              ; 0            ; 6              ; 60     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:reads_this_write_cycle_delayer                      ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:writes_this_read_cycle_delayer                      ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:rdcounter_to_wrclock                                ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:wrcounter_to_rdclock                                ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator                                                                     ; 7     ; 2              ; 0            ; 2              ; 6      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo|ram|auto_generated                                                                   ; 111   ; 0              ; 52           ; 0              ; 52     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|\dual_clock_or_large_gen:ram_fifo                                                                                      ; 59    ; 5              ; 0            ; 5              ; 58     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|rdreq_delayer                                                                                                          ; 4     ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|usedw_calculator|\dual_clock_gen:reads_this_write_cycle_delayer                                                        ; 4     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|usedw_calculator|\dual_clock_gen:writes_this_read_cycle_delayer                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|usedw_calculator|\dual_clock_gen:rdcounter_to_wrclock                                                                  ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|usedw_calculator|\dual_clock_gen:wrcounter_to_rdclock                                                                  ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo|usedw_calculator                                                                                                       ; 7     ; 2              ; 0            ; 2              ; 6      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|cmd_fifo                                                                                                                        ; 59    ; 6              ; 0            ; 6              ; 58     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:reads_this_write_cycle_delayer ; 10    ; 1              ; 2            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:writes_this_read_cycle_delayer ; 10    ; 1              ; 2            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:rdcounter_to_wrclock           ; 12    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator|\dual_clock_gen:wrcounter_to_rdclock           ; 12    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|usedw_calculator                                                ; 7     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo|ram|auto_generated                                              ; 81    ; 0              ; 32           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|\dual_clock_or_large_gen:ram_fifo                                                                 ; 39    ; 18             ; 0            ; 18             ; 50     ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|rdreq_delayer                                                                                     ; 4     ; 0              ; 3            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|usedw_calculator|\dual_clock_gen:reads_this_write_cycle_delayer                                   ; 10    ; 1              ; 2            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|usedw_calculator|\dual_clock_gen:writes_this_read_cycle_delayer                                   ; 10    ; 1              ; 2            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|usedw_calculator|\dual_clock_gen:rdcounter_to_wrclock                                             ; 12    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|usedw_calculator|\dual_clock_gen:wrcounter_to_rdclock                                             ; 12    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo|usedw_calculator                                                                                  ; 7     ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo|\read_used_gen_gen:rdata_fifo                                                                                                   ; 39    ; 11             ; 0            ; 11             ; 50     ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master|master_fifo                                                                                                                                 ; 104   ; 43             ; 2            ; 43             ; 105    ; 43              ; 43            ; 43              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc|read_master                                                                                                                                             ; 95    ; 2              ; 0            ; 2              ; 64     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0|prc                                                                                                                                                         ; 75    ; 0              ; 0            ; 0              ; 67     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_vfr_0                                                                                                                                                             ; 78    ; 0              ; 0            ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|statemachine                                                                                                                                                ; 14    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp_msb_mux                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp_lsb_mux                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdemp_eq_comp_msb_mux                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdemp_eq_comp_lsb_mux                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp_msb                                                                                                     ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp_lsb                                                                                                     ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp1_msb                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrfull_eq_comp1_lsb                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdempty_eq_comp_msb                                                                                                    ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdempty_eq_comp_lsb                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdempty_eq_comp1_msb                                                                                                   ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdempty_eq_comp1_lsb                                                                                                   ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|ws_dgrp|dffpipe18                                                                                                      ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|ws_dgrp                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|ws_bwp                                                                                                                 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|ws_brp                                                                                                                 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rs_dgwp|dffpipe15                                                                                                      ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rs_dgwp                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rs_bwp                                                                                                                 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rs_brp                                                                                                                 ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdaclr                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|fifo_ram                                                                                                               ; 51    ; 0              ; 0            ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrptr_g1p                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdptr_g1p                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|ws_dgrp_gray2bin                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|wrptr_g_gray2bin                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rs_dgwp_gray2bin                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated|rdptr_g_gray2bin                                                                                                       ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo|input_fifo|auto_generated                                                                                                                        ; 30    ; 0              ; 0            ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|input_fifo                                                                                                                                                  ; 30    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|genlock_enable_sync                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|enable_sync                                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|clear_underflow_sticky_sync                                                                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|v_counter                                                                                                                                                   ; 28    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|h_counter                                                                                                                                                   ; 29    ; 14             ; 1            ; 14             ; 15     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|av_waitrequest_trigger_sync|toggle_sync                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|av_waitrequest_trigger_sync                                                                                                                                 ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|mode_banks|u_calculate_mode                                                                                                                                 ; 310   ; 310            ; 0            ; 310            ; 306    ; 310             ; 310           ; 310             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|mode_banks                                                                                                                                                  ; 65    ; 48             ; 65           ; 48             ; 370    ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|av_write_trigger_sync|toggle_sync                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|av_write_trigger_sync                                                                                                                                       ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|control                                                                                                                                                     ; 44    ; 24             ; 44           ; 24             ; 24     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|genlocked_sync                                                                                                                                              ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|mode_change_trigger_sync|toggle_sync                                                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|mode_change_trigger_sync                                                                                                                                    ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|underflow_sync                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0|enable_resync_sync                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga|alt_vip_itc_0                                                                                                                                                             ; 30    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|vga                                                                                                                                                                           ; 78    ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|timer                                                                                                                                                                         ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|sysid_qsys                                                                                                                                                                    ; 3     ; 20             ; 2            ; 20             ; 32     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|signal_selector                                                                                                                                                               ; 38    ; 24             ; 24           ; 24             ; 40     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|sdram|the_DE1_SoC_QSYS_sdram_input_efifo_module                                                                                                                               ; 48    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|sdram                                                                                                                                                                         ; 48    ; 1              ; 1            ; 1              ; 40     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; U0|pll                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|mouse_pos                                                                                                                                                                     ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|modulation_selector                                                                                                                                                           ; 38    ; 28             ; 28           ; 28             ; 36     ; 28              ; 28            ; 28              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|keyboard_keys                                                                                                                                                                 ; 36    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|key                                                                                                                                                                           ; 42    ; 0              ; 28           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                                                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                                                                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                                                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_r|rfifo|auto_generated                                                                                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_r                                                                                                                                 ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                                                                              ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                                                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                                                                             ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                                                                              ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                                                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_w|wfifo|auto_generated                                                                                                            ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart|the_DE1_SoC_QSYS_jtag_uart_scfifo_w                                                                                                                                 ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|jtag_uart                                                                                                                                                                     ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|div_freq                                                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|cpu                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|audio_sel                                                                                                                                                                     ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|audio|fifo_used                                                                                                                                                               ; 16    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|audio|wrreq                                                                                                                                                                   ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|audio|wrclk                                                                                                                                                                   ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|audio|out_stop                                                                                                                                                                ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|audio|out_pause                                                                                                                                                               ; 38    ; 31             ; 31           ; 31             ; 33     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|audio|out_data_audio                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|audio|fifo_full                                                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|audio|empty                                                                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|audio|data_fregen                                                                                                                                                             ; 38    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0|audio                                                                                                                                                                         ; 238   ; 0              ; 0            ; 0              ; 356    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U0                                                                                                                                                                               ; 85    ; 28             ; 0            ; 28             ; 165    ; 28              ; 28            ; 28              ; 16    ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
