[toc]

# Lab2

## 逻辑设计

### 有限状态机(fifo.v)

```verilog
always @(*) begin
    if(IN & (count < 31)) next_state = PUSH;	// 2
    else if(OUT & (count > 0)) next_state = POP;	// 3
    else next_state = KEEP;						// 1
    next_state = 4*(current_state%4==3) + next_state;
    // if c_state==POP then n_state+=4 
    // use (n_state >= 4) to comfirm output as it's 1T late
end
```

### 电路设计

#### fifo

通过循环队列以存储, `Head`, `Tail`表示头/尾

#### register file

先对PUSH/POP信号取边沿

每次上升沿初始化为0; 如果要改变且不是寄存器0则改变对应的寄存器

## 核心代码

### register file

```verilog
always @(posedge clk) begin
    if(we & wa) begin
        // wa: write address
        // we: write enable
        REGS[wa] = wd;
    end
end
```

### fifo

```verilog
assign count = (TAIL - HEAD) % 32;
// 由于count是无符号数, 因此TAIL<HEAD没问题
always @(*) begin
    dout = 0;
    {we, en} = 2'b00;
    if(rst) begin
        {HEAD, TAIL, addr, en, we} = 17'b0;
    end
    else begin
        case (current_state%4)
            KEEP: {en, we} = 2'b0;
        	PUSH: begin
                addr = TAIL;
                TAIL = (TAIL+1) % 32;
                we = 1;
            end
        	POP: begin
            	addr = HEAD;
                we = 0;
                HEAD = (HEAD+1) % 32;            
            end
            default: ;
        endcase
        if(current_state>3) dout = DOUT;
        // 这里表示如果上一次是POP, 那么这次输出dout(因为延迟一个周期)
        // 因此c_state%3表示本次运行状态, c_state>=4表示是否输出
        // 不过在实验检查也说到这样会在dout输出开始有个小毛刺
        // 小毛刺是DOUT(不是输出的dout,这个接在RAM端口)在输出前一瞬间的值
    end
end
```

## 仿真结果

### register file

![image-20200511111636674](C:\Users\YMXD\Desktop\course_notes\组成原理\Lab2\Lab2_PB18000162_郑在一_v1.assets\image-20200511111636674.png)

高阻态是因为当时正在执行写操作

### distmen & blkmem

dist：![image-20200511111748999](C:\Users\YMXD\Desktop\course_notes\组成原理\Lab2\Lab2_PB18000162_郑在一_v1.assets\image-20200511111748999.png)

blkmem：

![image-20200511111958851](C:\Users\YMXD\Desktop\course_notes\组成原理\Lab2\Lab2_PB18000162_郑在一_v1.assets\image-20200511111958851.png)

### fifo

![image-20200511112234207](C:\Users\YMXD\Desktop\course_notes\组成原理\Lab2\Lab2_PB18000162_郑在一_v1.assets\image-20200511112234207.png)

仿真时引出了一些"内部变量''作为端口

## 结果分析

+ ALU可以正常存取数据
+ blkmem内置了addr寄存器因此读写操作会慢一个周期
+ fifo能正常PUSH/POP

## 实验总结

1. 初始化的操作可放进仿真文件
2. blk读写会落后一个周期
3. 一些情况下会出现毛刺

## 意见建议

关于fifo, 我觉得用distmem可能更为恰当

## 思考题

连上接口, 直接按照冒泡排序for循环即可









