\subsubsection{Introduktion}

Ved at udnytte VHDLs indbyggede arithmetiske funktioner, har vi mulighed for at simplificere four-bit-adderen fra øvelse 2 (Ø2).
Dette vil ske vha.  \textit{casting} fra \texttt{std\_logic\_vector} til \texttt{unsigned} / \texttt{signed}. 

Vi har i denne opgave, skrevet og testet 3 four-bit-adders: signed, unsigned og unsigned w. carry, 