<?xml version="1.0" encoding="UTF-8" standalone="no" ?>
<ipxact:component xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">

  <ipxact:vendor>default</ipxact:vendor>

  <ipxact:library>Intel</ipxact:library>

  <ipxact:name>hqm_sip_gated_wrap</ipxact:name>

  <ipxact:version>1.0</ipxact:version>

  <ipxact:model>
    <ipxact:views>
      <ipxact:view>
        <ipxact:name>RTLsource</ipxact:name>
        <ipxact:envIdentifier>:*Simulation:</ipxact:envIdentifier>
        <ipxact:envIdentifier>:*Synthesis:</ipxact:envIdentifier>
        <ipxact:componentInstantiationRef>RTLsource</ipxact:componentInstantiationRef>
      </ipxact:view>
    </ipxact:views>
    <ipxact:instantiations>
      <ipxact:componentInstantiation>
        <ipxact:name>RTLsource</ipxact:name>
        <ipxact:isVirtual>false</ipxact:isVirtual>
        <ipxact:moduleName>hqm_sip_gated_wrap</ipxact:moduleName>
      </ipxact:componentInstantiation>
    </ipxact:instantiations>
    <ipxact:ports>
      <ipxact:port>
        <ipxact:name>hcw_enq_in_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hcw_enq_in_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hcw_enq_in_data</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>160</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>write_buffer_mstr_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>write_buffer_mstr_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>write_buffer_mstr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>638</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sif_alarm_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sif_alarm_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>sif_alarm_data</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>24</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>pci_cfg_sciov_en</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>pci_cfg_pmsixctl_msie</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>pci_cfg_pmsixctl_fm</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>prim_clk_enable</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>prim_clk_ungate</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_clk_enable</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_clk_ungate</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_gated_rst_b</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_clk_rptr_rst_b</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_system_visa_str</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>29</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>chp_reset_done</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_reset_done</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_reset_done</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>nalb_reset_done</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ap_reset_done</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>dp_reset_done</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>qed_reset_done</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>aqed_reset_done</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>system_reset_done</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>chp_unit_idle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_unit_idle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_unit_idle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>nalb_unit_idle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ap_unit_idle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>dp_unit_idle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>qed_unit_idle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>aqed_unit_idle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>system_idle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>chp_unit_pipeidle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_unit_pipeidle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_unit_pipeidle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>nalb_unit_pipeidle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ap_unit_pipeidle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>dp_unit_pipeidle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>qed_unit_pipeidle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>aqed_unit_pipeidle</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mstr_cfg_req_down_read</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mstr_cfg_req_down_write</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>mstr_cfg_req_down</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>92</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>system_cfg_req_down_read</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>system_cfg_req_down_write</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_system_cfg_req_down_1_0</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>system_cfg_rsp_down_ack</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_system_cfg_rsp_down_5_4</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>chp_cfg_req_down_read</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>chp_cfg_req_down_write</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_chp_cfg_req_down_1_0</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>chp_cfg_rsp_down_ack</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_chp_cfg_rsp_down_5_4</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_cfg_req_down_read</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_cfg_req_down_write</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rop_cfg_req_down_1_0</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_cfg_rsp_down_ack</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rop_cfg_rsp_down_5_4</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>qed_cfg_req_down_read</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>qed_cfg_req_down_write</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_qed_cfg_req_down_1_0</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>qed_cfg_rsp_down_ack</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_qed_cfg_rsp_down_5_4</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_cfg_req_down_read</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_cfg_req_down_write</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_lsp_cfg_req_down_1_0</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_cfg_rsp_down_ack</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_lsp_cfg_rsp_down_5_4</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ap_cfg_req_down_read</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ap_cfg_req_down_write</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_ap_cfg_req_down_1_0</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ap_cfg_rsp_down_ack</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_ap_cfg_rsp_down_5_4</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>aqed_cfg_req_down_read</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>aqed_cfg_req_down_write</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>aqed_cfg_req_down</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>92</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>aqed_cfg_rsp_down_ack</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>aqed_cfg_rsp_down</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>38</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_alarm_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_alarm_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_alarm_down_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>chp_alarm_up_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>qed_alarm_down_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_alarm_up_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_aqed_lsp_deq_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_qed_lsp_deq_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_alarm_down_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>qed_alarm_up_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ap_alarm_down_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_alarm_up_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>aqed_alarm_down_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ap_alarm_up_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>aqed_chp_sch_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>aqed_chp_sch_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>aqed_lsp_sch_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>aqed_lsp_sch_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>aqed_ap_enq_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>aqed_ap_enq_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>chp_lsp_cmp_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>chp_lsp_cmp_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>chp_lsp_token_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>chp_lsp_token_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>chp_rop_hcw_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>chp_rop_hcw_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ap_aqed_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>ap_aqed_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_dp_sch_dir_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_dp_sch_dir_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_dp_sch_rorply_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_dp_sch_rorply_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_nalb_sch_atq_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_nalb_sch_atq_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_nalb_sch_rorply_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_nalb_sch_rorply_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_nalb_sch_unoord_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>lsp_nalb_sch_unoord_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>dp_lsp_enq_dir_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>dp_lsp_enq_dir_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>dp_lsp_enq_rorply_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>dp_lsp_enq_rorply_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>nalb_lsp_enq_lb_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>nalb_lsp_enq_lb_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>nalb_lsp_enq_rorply_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>nalb_lsp_enq_rorply_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>qed_aqed_enq_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>qed_aqed_enq_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>qed_chp_sch_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>qed_chp_sch_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_qed_force_clockon</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_dp_enq_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_dp_enq_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_lsp_reordercmp_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_lsp_reordercmp_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_nalb_enq_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_nalb_enq_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_qed_dqed_enq_v</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_qed_enq_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>rop_dqed_enq_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>master_chp_timestamp</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_proc_reset_done_sync_hqm</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>interrupt_w_req_valid</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>interrupt_w_req_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>cwdi_interrupt_w_req_valid</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>cwdi_interrupt_w_req_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hcw_enq_w_req_valid</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hcw_enq_w_req_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hcw_sched_w_req_valid</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hcw_sched_w_req_ready</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>visa_str_chp_lsp_cmp_data</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_proc_clk_en_chp</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_proc_clk_en_lsp</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_proc_clk_en_qed</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_proc_clk_en_dir</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_proc_clk_en_nalb</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_proc_clk_en_sys</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_gated_local_override</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>wd_clkreq</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_flr_prep</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_side_rst_sync_prim_n_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>prim_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>hqm_clk_trunk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">wire</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>pgcb_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>fscan_rstbypen</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>fscan_byprst_b</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>fscan_clkungate</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_ll_qe_hpnxt_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_ll_qe_hpnxt_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_ll_qe_hpnxt_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_ll_qe_hpnxt_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_ll_qe_hpnxt_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_ll_qe_hpnxt_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_ll_qe_hpnxt_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_freelist_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_freelist_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_freelist_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_freelist_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_freelist_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_freelist_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_sr_aqed_freelist_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_freelist_return_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_freelist_return_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_freelist_return_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_freelist_return_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_freelist_return_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_freelist_return_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_freelist_return_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_freelist_return_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_freelist_return_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>31</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_freelist_return_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>31</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_fid_limit_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_fid_limit_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_fid_limit_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_fid_limit_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_fid_limit_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_fid_limit_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_fid_limit_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_fid_limit_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_fid_limit_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_fid_limit_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_rx_sync_qed_aqed_enq_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_rx_sync_qed_aqed_enq_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_rx_sync_qed_aqed_enq_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_rx_sync_qed_aqed_enq_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_rx_sync_qed_aqed_enq_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_rx_sync_qed_aqed_enq_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_rx_sync_qed_aqed_enq_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_rx_sync_qed_aqed_enq_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_rx_sync_qed_aqed_enq_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_rx_sync_qed_aqed_enq_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>154</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>154</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_ap_aqed_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_ap_aqed_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_ap_aqed_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_ap_aqed_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_ap_aqed_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_ap_aqed_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_ap_aqed_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_ap_aqed_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_ap_aqed_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>44</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_ap_aqed_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>44</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_ap_enq_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_ap_enq_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_ap_enq_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_ap_enq_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_ap_enq_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_ap_enq_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_ap_enq_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_ap_enq_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_ap_enq_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>23</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_ap_enq_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>23</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_cnt_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_cnt_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_cnt_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_cnt_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_cnt_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_cnt_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_cnt_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_cnt_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_cnt_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_qid_cnt_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_chp_sch_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_chp_sch_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_chp_sch_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_chp_sch_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_chp_sch_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_chp_sch_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_chp_sch_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_chp_sch_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_chp_sch_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>179</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_aqed_chp_sch_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>179</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_lsp_aqed_cmp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_lsp_aqed_cmp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_lsp_aqed_cmp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_lsp_aqed_cmp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_lsp_aqed_cmp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_lsp_aqed_cmp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_lsp_aqed_cmp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_lsp_aqed_cmp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_lsp_aqed_cmp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>34</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_lsp_aqed_cmp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>34</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_fid_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_fid_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_fid_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_fid_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_fid_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_fid_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_fid_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_fid_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_fid_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>152</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fifo_qed_aqed_enq_fid_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>152</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fid_cnt_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fid_cnt_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fid_cnt_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fid_cnt_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fid_cnt_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fid_cnt_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fid_cnt_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fid_cnt_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fid_cnt_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_fid_cnt_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_tp_pri0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_qe_hp_pri3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_rf_aqed_ll_cnt_pri3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_bcam_AW_bcam_2048x26_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_bcam_AW_bcam_2048x26_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_bcam_AW_bcam_2048x26_cclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_bcam_AW_bcam_2048x26_dfx_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_bcam_AW_bcam_2048x26_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_bcam_AW_bcam_2048x26_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>63</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_bcam_AW_bcam_2048x26_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>207</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_bcam_AW_bcam_2048x26_ce</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_bcam_AW_bcam_2048x26_cdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>207</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_bcam_AW_bcam_2048x26_cmatch</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2047</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_bcam_AW_bcam_2048x26_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_bcam_AW_bcam_2048x26_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_aqed_pipe_bcam_AW_bcam_2048x26_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>207</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_0_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_0_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_0_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_6_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_6_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_6_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_6_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_6_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_6_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_6_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_4_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_4_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_4_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_4_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_4_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_4_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_4_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_hist_list_a_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_hist_list_a_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_hist_list_a_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_hist_list_a_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_hist_list_a_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_hist_list_a_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>65</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_hist_list_a_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>65</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_7_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_7_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_7_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_7_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_7_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_7_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_7_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_5_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_5_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_5_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_5_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_5_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_5_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_5_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_3_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_3_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_3_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_hist_list_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_hist_list_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_hist_list_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_hist_list_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_hist_list_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_hist_list_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>65</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_hist_list_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>65</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_1_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_1_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_1_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_2_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_2_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_2_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_sr_freelist_2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_ldb_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_ldb_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_ldb_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_ldb_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_ldb_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_ldb_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_ldb_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_ldb_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_ldb_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>9</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_ldb_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>9</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_minmax_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_minmax_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_minmax_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_minmax_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_minmax_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_minmax_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_minmax_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_minmax_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_minmax_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>29</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_minmax_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>29</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_token_depth_select_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_token_depth_select_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_token_depth_select_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_token_depth_select_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_token_depth_select_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_token_depth_select_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_token_depth_select_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_token_depth_select_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_token_depth_select_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_token_depth_select_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_intr_thresh_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_intr_thresh_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_intr_thresh_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_intr_thresh_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_intr_thresh_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_intr_thresh_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_intr_thresh_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_intr_thresh_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_intr_thresh_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_intr_thresh_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_ldb_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_ldb_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_ldb_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_ldb_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_ldb_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_ldb_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_ldb_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_ldb_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_ldb_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_ldb_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_depth_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_depth_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_depth_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_depth_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_depth_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_depth_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_depth_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_depth_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_depth_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_depth_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_outbound_hcw_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_outbound_hcw_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_outbound_hcw_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_outbound_hcw_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_outbound_hcw_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_outbound_hcw_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_outbound_hcw_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_outbound_hcw_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_outbound_hcw_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>159</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_outbound_hcw_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>159</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_dir_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_dir_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_dir_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_dir_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_dir_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_dir_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_dir_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_dir_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_dir_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_threshold_r_pipe_dir_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_chp_rop_hcw_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_chp_rop_hcw_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_chp_rop_hcw_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_chp_rop_hcw_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_chp_rop_hcw_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_chp_rop_hcw_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_chp_rop_hcw_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_chp_rop_hcw_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_chp_rop_hcw_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>200</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_chp_rop_hcw_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>200</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_dir_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_dir_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_dir_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_dir_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_dir_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_dir_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_dir_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_dir_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_dir_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>9</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_wd_dir_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>9</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_depth_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_depth_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_depth_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_depth_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_depth_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_depth_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_depth_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_depth_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_depth_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_depth_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_sys_tx_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_sys_tx_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_sys_tx_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_sys_tx_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_sys_tx_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_sys_tx_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_sys_tx_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_sys_tx_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_sys_tx_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>199</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_sys_tx_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>199</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_dir_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_dir_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_dir_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_dir_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_dir_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_dir_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_dir_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_dir_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_dir_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_dir_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_ptr_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_ptr_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_ptr_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_ptr_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_ptr_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_ptr_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_ptr_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_ptr_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_ptr_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>31</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_ptr_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>31</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_map_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_map_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_map_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_map_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_map_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_map_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_map_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_map_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_map_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>11</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_map_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>11</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_token_depth_select_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_token_depth_select_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_token_depth_select_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_token_depth_select_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_token_depth_select_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_token_depth_select_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_token_depth_select_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_token_depth_select_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_token_depth_select_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_token_depth_select_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_ptr_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_ptr_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_ptr_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_ptr_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_ptr_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_ptr_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_ptr_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_ptr_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_ptr_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>31</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_ptr_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>31</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_wptr_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_wptr_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_wptr_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_wptr_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_wptr_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_wptr_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_wptr_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_wptr_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_wptr_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_dir_cq_wptr_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_ap_cmp_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_ap_cmp_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_ap_cmp_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_ap_cmp_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_ap_cmp_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_ap_cmp_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_ap_cmp_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_ap_cmp_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_ap_cmp_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>73</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_ap_cmp_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>73</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_wptr_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_wptr_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_wptr_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_wptr_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_wptr_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_wptr_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_wptr_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_wptr_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_wptr_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_wptr_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hcw_enq_w_rx_sync_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hcw_enq_w_rx_sync_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hcw_enq_w_rx_sync_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hcw_enq_w_rx_sync_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hcw_enq_w_rx_sync_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hcw_enq_w_rx_sync_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hcw_enq_w_rx_sync_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hcw_enq_w_rx_sync_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hcw_enq_w_rx_sync_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>159</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hcw_enq_w_rx_sync_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>159</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_rx_sync_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_rx_sync_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_rx_sync_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_rx_sync_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_rx_sync_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_rx_sync_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_rx_sync_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_rx_sync_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_rx_sync_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>176</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_rx_sync_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>176</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_ldb_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_ldb_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_ldb_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_ldb_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_ldb_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_ldb_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_ldb_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_ldb_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_ldb_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_count_rmw_pipe_ldb_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_intr_thresh_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_intr_thresh_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_intr_thresh_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_intr_thresh_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_intr_thresh_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_intr_thresh_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_intr_thresh_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_intr_thresh_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_intr_thresh_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ldb_cq_intr_thresh_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_flid_ret_rx_sync_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_flid_ret_rx_sync_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_flid_ret_rx_sync_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_flid_ret_rx_sync_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_flid_ret_rx_sync_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_flid_ret_rx_sync_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_flid_ret_rx_sync_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_flid_ret_rx_sync_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_flid_ret_rx_sync_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>25</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_chp_sch_flid_ret_rx_sync_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>25</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_cmp_id_chk_enbl_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_cmp_id_chk_enbl_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_cmp_id_chk_enbl_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_cmp_id_chk_enbl_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_cmp_id_chk_enbl_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_cmp_id_chk_enbl_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_cmp_id_chk_enbl_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_cmp_id_chk_enbl_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_cmp_id_chk_enbl_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_cmp_id_chk_enbl_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_aqed_chp_sch_rx_sync_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_aqed_chp_sch_rx_sync_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_aqed_chp_sch_rx_sync_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_aqed_chp_sch_rx_sync_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_aqed_chp_sch_rx_sync_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_aqed_chp_sch_rx_sync_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_aqed_chp_sch_rx_sync_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_aqed_chp_sch_rx_sync_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_aqed_chp_sch_rx_sync_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>178</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_aqed_chp_sch_rx_sync_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>178</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_minmax_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_minmax_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_minmax_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_minmax_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_minmax_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_minmax_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_minmax_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_minmax_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_minmax_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>29</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_hist_list_a_minmax_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>29</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_to_cq_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_to_cq_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_to_cq_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_to_cq_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_to_cq_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_to_cq_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_to_cq_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_to_cq_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_to_cq_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>196</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_qed_to_cq_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>196</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_tok_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_tok_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_tok_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_tok_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_tok_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_tok_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_tok_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_tok_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_tok_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>28</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_chp_lsp_tok_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>28</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>11</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_credit_hist_pipe_rf_ord_qid_sn_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>11</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_dir_nxthp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_dir_nxthp_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_dir_nxthp_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_dir_nxthp_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_dir_nxthp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_dir_nxthp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>20</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_dir_nxthp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>20</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_dir_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_dir_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_dir_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_dir_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_dir_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_dir_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_dir_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_dir_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_dir_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_dir_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_hp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_hp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_hp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_hp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_hp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_hp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_hp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_hp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_hp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_hp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_dp_enq_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_dp_enq_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_dp_enq_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_dp_enq_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_dp_enq_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_dp_enq_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_dp_enq_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_dp_enq_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_dp_enq_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>99</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_dp_enq_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>99</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_cnt_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_cnt_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_cnt_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_cnt_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_cnt_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_cnt_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_cnt_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_cnt_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_cnt_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>67</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_cnt_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>67</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_cnt_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_cnt_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_cnt_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_cnt_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_cnt_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_cnt_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_cnt_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_cnt_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_cnt_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>67</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_cnt_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>67</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_tp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_tp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_tp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_tp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_tp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_tp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_tp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_tp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_tp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_tp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_dir_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_dir_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_dir_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_dir_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_dir_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_dir_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_dir_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_dir_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_dir_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_dir_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_tp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_tp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_tp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_tp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_tp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_tp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_tp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_tp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_tp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_replay_tp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_dir_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_dir_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_dir_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_dir_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_dir_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_dir_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_dir_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_dir_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_dir_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_dir_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_dir_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_dir_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_dir_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_dir_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_dir_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_dir_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_dir_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_dir_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_dir_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>99</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_dir_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>99</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_cnt_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_cnt_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_cnt_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_cnt_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_cnt_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_cnt_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_cnt_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_cnt_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_cnt_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_cnt_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_tp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_tp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_tp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_tp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_tp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_tp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_tp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_tp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_tp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_tp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_dqed_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_dqed_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_dqed_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_dqed_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_dqed_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_dqed_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_dqed_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_dqed_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_dqed_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>44</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_dqed_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>44</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_hp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_hp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_hp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_hp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_hp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_hp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_hp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_hp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_hp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_rofrag_hp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_hp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_hp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_hp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_hp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_hp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_hp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_hp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_hp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_hp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dir_hp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_rorply_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_rorply_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_rorply_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_rorply_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_rorply_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_rorply_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_rorply_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_rorply_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_rorply_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_dp_sch_rorply_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_ro_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_ro_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_ro_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_ro_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_ro_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_ro_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_ro_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_ro_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_ro_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>99</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_dp_enq_ro_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>99</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_rorply_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_rorply_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_rorply_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_rorply_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_rorply_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_rorply_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_rorply_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_rorply_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_rorply_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>22</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_dp_lsp_enq_rorply_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>22</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_rorply_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_rorply_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_rorply_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_rorply_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_rorply_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_rorply_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_rorply_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_rorply_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_rorply_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_dp_sch_rorply_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>9</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>9</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_wu_count_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_wu_count_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_wu_count_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_wu_count_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_wu_count_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_wu_count_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_wu_count_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_wu_count_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_wu_count_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>18</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_wu_count_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>18</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_max_depth_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_max_depth_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_max_depth_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_max_depth_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_max_depth_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_max_depth_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_max_depth_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_max_depth_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_max_depth_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_max_depth_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_replay_count_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_replay_count_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_replay_count_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_replay_count_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_replay_count_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_replay_count_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_replay_count_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_replay_count_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_replay_count_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_replay_count_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_dir_qid_dpth_thrsh_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_dir_qid_dpth_thrsh_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_dir_qid_dpth_thrsh_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_dir_qid_dpth_thrsh_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_dir_qid_dpth_thrsh_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_dir_qid_dpth_thrsh_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_dir_qid_dpth_thrsh_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_dir_qid_dpth_thrsh_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_dir_qid_dpth_thrsh_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_dir_qid_dpth_thrsh_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_send_atm_to_cq_rx_sync_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_send_atm_to_cq_rx_sync_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_send_atm_to_cq_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_send_atm_to_cq_rx_sync_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_send_atm_to_cq_rx_sync_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_send_atm_to_cq_rx_sync_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_send_atm_to_cq_rx_sync_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_send_atm_to_cq_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_send_atm_to_cq_rx_sync_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>34</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_send_atm_to_cq_rx_sync_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>34</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_atm_qid_dpth_thrsh_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_atm_qid_dpth_thrsh_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_atm_qid_dpth_thrsh_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_atm_qid_dpth_thrsh_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_atm_qid_dpth_thrsh_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_atm_qid_dpth_thrsh_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_atm_qid_dpth_thrsh_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_atm_qid_dpth_thrsh_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_atm_qid_dpth_thrsh_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_atm_qid_dpth_thrsh_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_enqueue_count_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_enqueue_count_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_enqueue_count_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_enqueue_count_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_enqueue_count_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_enqueue_count_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_enqueue_count_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_enqueue_count_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_enqueue_count_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_enqueue_count_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_tot_enq_cnt_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_tot_enq_cnt_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_tot_enq_cnt_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_tot_enq_cnt_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_tot_enq_cnt_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_tot_enq_cnt_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_tot_enq_cnt_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_tot_enq_cnt_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_tot_enq_cnt_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>65</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_tot_enq_cnt_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>65</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_inflight_limit_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_inflight_limit_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_inflight_limit_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_inflight_limit_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_inflight_limit_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_inflight_limit_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_inflight_limit_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_inflight_limit_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_inflight_limit_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_inflight_limit_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_tot_enq_cnt_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_tot_enq_cnt_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_tot_enq_cnt_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_tot_enq_cnt_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_tot_enq_cnt_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_tot_enq_cnt_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_tot_enq_cnt_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_tot_enq_cnt_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_tot_enq_cnt_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>65</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_tot_enq_cnt_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>65</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_cmp_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_cmp_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_cmp_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_cmp_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_cmp_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_cmp_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_cmp_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_cmp_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_cmp_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>54</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_cmp_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>54</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>527</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>527</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_tot_enq_cnt_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_tot_enq_cnt_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_tot_enq_cnt_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_tot_enq_cnt_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_tot_enq_cnt_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_tot_enq_cnt_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_tot_enq_cnt_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_tot_enq_cnt_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_tot_enq_cnt_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>65</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_tot_enq_cnt_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>65</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_aqed_active_limit_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_aqed_active_limit_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_aqed_active_limit_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_aqed_active_limit_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_aqed_active_limit_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_aqed_active_limit_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_aqed_active_limit_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_aqed_active_limit_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_aqed_active_limit_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_aqed_active_limit_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_tot_sch_cnt_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_tot_sch_cnt_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_tot_sch_cnt_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_tot_sch_cnt_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_tot_sch_cnt_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_tot_sch_cnt_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_tot_sch_cnt_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_tot_sch_cnt_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_tot_sch_cnt_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>65</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_tot_sch_cnt_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>65</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_max_depth_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_max_depth_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_max_depth_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_max_depth_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_max_depth_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_max_depth_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_max_depth_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_max_depth_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_max_depth_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_naldb_max_depth_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_rop_lsp_reordercmp_rx_sync_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_rop_lsp_reordercmp_rx_sync_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_rop_lsp_reordercmp_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_rop_lsp_reordercmp_rx_sync_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_rop_lsp_reordercmp_rx_sync_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_rop_lsp_reordercmp_rx_sync_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_rop_lsp_reordercmp_rx_sync_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_rop_lsp_reordercmp_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_rop_lsp_reordercmp_rx_sync_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_rop_lsp_reordercmp_rx_sync_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_enq_cnt_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_enq_cnt_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_enq_cnt_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_enq_cnt_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_enq_cnt_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_enq_cnt_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_enq_cnt_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_enq_cnt_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_enq_cnt_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_enq_cnt_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_aqed_active_count_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_aqed_active_count_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_aqed_active_count_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_aqed_active_count_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_aqed_active_count_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_aqed_active_count_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_aqed_active_count_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_aqed_active_count_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_aqed_active_count_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_aqed_active_count_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_inflight_count_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_inflight_count_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_inflight_count_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_inflight_count_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_inflight_count_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_inflight_count_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_inflight_count_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_inflight_count_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_inflight_count_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_ldb_inflight_count_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_replay_count_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_replay_count_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_replay_count_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_replay_count_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_replay_count_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_replay_count_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_replay_count_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_replay_count_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_replay_count_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_dir_replay_count_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_odd_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_odd_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_odd_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_odd_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_odd_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_odd_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_odd_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_odd_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_odd_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_odd_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>28</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>28</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_nalb_pri_arbindex_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_nalb_pri_arbindex_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_nalb_pri_arbindex_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_nalb_pri_arbindex_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_nalb_pri_arbindex_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_nalb_pri_arbindex_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_nalb_pri_arbindex_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_nalb_pri_arbindex_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_nalb_pri_arbindex_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>95</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_nalb_pri_arbindex_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>95</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_cnt_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_cnt_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_cnt_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_cnt_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_cnt_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_cnt_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_cnt_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_cnt_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_cnt_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_cnt_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_uno_atm_cmp_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_uno_atm_cmp_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_uno_atm_cmp_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_uno_atm_cmp_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_uno_atm_cmp_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_uno_atm_cmp_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_uno_atm_cmp_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_uno_atm_cmp_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_uno_atm_cmp_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>19</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_uno_atm_cmp_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>19</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_threshold_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_threshold_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_threshold_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_threshold_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_threshold_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_threshold_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_threshold_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_threshold_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_threshold_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_threshold_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_sel_nalb_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_sel_nalb_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_sel_nalb_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_sel_nalb_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_sel_nalb_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_sel_nalb_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_sel_nalb_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_sel_nalb_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_sel_nalb_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_sel_nalb_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_token_rx_sync_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_token_rx_sync_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_token_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_token_rx_sync_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_token_rx_sync_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_token_rx_sync_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_token_rx_sync_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_token_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_token_rx_sync_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>24</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_token_rx_sync_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>24</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_cmp_rx_sync_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_cmp_rx_sync_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_cmp_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_cmp_rx_sync_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_cmp_rx_sync_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_cmp_rx_sync_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_cmp_rx_sync_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_cmp_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_cmp_rx_sync_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>72</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_chp_lsp_cmp_rx_sync_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>72</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_dir_tot_sch_cnt_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_dir_tot_sch_cnt_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_dir_tot_sch_cnt_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_dir_tot_sch_cnt_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_dir_tot_sch_cnt_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_dir_tot_sch_cnt_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_dir_tot_sch_cnt_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_dir_tot_sch_cnt_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_dir_tot_sch_cnt_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>65</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_dir_tot_sch_cnt_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>65</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_odd_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_odd_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_odd_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_odd_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_odd_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_odd_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_odd_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_odd_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_odd_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>28</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_1_odd_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>28</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_active_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_active_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_active_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_active_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_active_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_active_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_active_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_active_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_active_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atm_active_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_wu_limit_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_wu_limit_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_wu_limit_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_wu_limit_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_wu_limit_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_wu_limit_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_wu_limit_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_wu_limit_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_wu_limit_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_wu_limit_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qed_lsp_deq_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qed_lsp_deq_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qed_lsp_deq_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qed_lsp_deq_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qed_lsp_deq_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qed_lsp_deq_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qed_lsp_deq_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qed_lsp_deq_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qed_lsp_deq_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qed_lsp_deq_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_token_count_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_token_count_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_token_count_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_token_count_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_token_count_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_token_count_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_token_count_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_token_count_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_token_count_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_token_count_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix2_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix2_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix2_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix2_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix2_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix2_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix2_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix2_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix2_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>527</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_qid_ldb_qid2cqidix2_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>527</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_odd_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_odd_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_odd_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_odd_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_odd_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_odd_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_odd_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_odd_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_odd_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>28</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_odd_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>28</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_lsp_deq_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_lsp_deq_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_lsp_deq_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_lsp_deq_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_lsp_deq_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_lsp_deq_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_lsp_deq_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_lsp_deq_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_lsp_deq_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_lsp_deq_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ldb_token_rtn_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ldb_token_rtn_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ldb_token_rtn_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ldb_token_rtn_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ldb_token_rtn_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ldb_token_rtn_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ldb_token_rtn_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ldb_token_rtn_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ldb_token_rtn_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>24</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ldb_token_rtn_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>24</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_dir_rx_sync_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_dir_rx_sync_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_dir_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_dir_rx_sync_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_dir_rx_sync_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_dir_rx_sync_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_dir_rx_sync_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_dir_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_dir_rx_sync_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_dir_rx_sync_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_nalb_qid_dpth_thrsh_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_nalb_qid_dpth_thrsh_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_nalb_qid_dpth_thrsh_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_nalb_qid_dpth_thrsh_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_nalb_qid_dpth_thrsh_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_nalb_qid_dpth_thrsh_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_nalb_qid_dpth_thrsh_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_nalb_qid_dpth_thrsh_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_nalb_qid_dpth_thrsh_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_nalb_qid_dpth_thrsh_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2priov_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_atm_pri_arbindex_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_atm_pri_arbindex_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_atm_pri_arbindex_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_atm_pri_arbindex_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_atm_pri_arbindex_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_atm_pri_arbindex_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_atm_pri_arbindex_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_atm_pri_arbindex_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_atm_pri_arbindex_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>95</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_atm_pri_arbindex_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>95</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>28</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq2qid_0_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>28</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_token_depth_select_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_token_depth_select_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_token_depth_select_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_token_depth_select_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_token_depth_select_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_token_depth_select_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_token_depth_select_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_token_depth_select_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_token_depth_select_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_token_depth_select_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_enq_nalb_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_enq_nalb_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_enq_nalb_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_enq_nalb_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_enq_nalb_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_enq_nalb_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_enq_nalb_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_enq_nalb_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_enq_nalb_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>9</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_enq_nalb_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>9</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>22</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>22</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_cmp_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_cmp_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_cmp_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_cmp_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_cmp_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_cmp_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_cmp_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_cmp_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_cmp_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>17</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_nalb_cmp_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>17</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_lim_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_lim_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_lim_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_lim_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_lim_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_lim_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_lim_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_lim_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_lim_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_dir_tok_lim_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_inflight_count_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_inflight_count_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_inflight_count_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_inflight_count_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_inflight_count_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_inflight_count_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_inflight_count_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_inflight_count_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_inflight_count_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cq_ldb_inflight_count_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atq_enqueue_count_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atq_enqueue_count_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atq_enqueue_count_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atq_enqueue_count_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atq_enqueue_count_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atq_enqueue_count_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atq_enqueue_count_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atq_enqueue_count_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atq_enqueue_count_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_atq_enqueue_count_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_limit_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_limit_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_limit_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_limit_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_limit_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_limit_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_limit_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_limit_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_limit_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_cfg_cq_ldb_inflight_limit_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_slst_cnt_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_slst_cnt_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_slst_cnt_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_slst_cnt_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_slst_cnt_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_slst_cnt_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_slst_cnt_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_slst_cnt_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_slst_cnt_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>59</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_slst_cnt_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>59</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_ap_aqed_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_ap_aqed_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_ap_aqed_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_ap_aqed_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_ap_aqed_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_ap_aqed_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_ap_aqed_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_ap_aqed_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_ap_aqed_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>44</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_ap_aqed_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>44</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rlst_cnt_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rlst_cnt_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rlst_cnt_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rlst_cnt_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rlst_cnt_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rlst_cnt_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rlst_cnt_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rlst_cnt_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rlst_cnt_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>55</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rlst_cnt_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>55</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_qid2cqidix_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_qid2cqidix_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_qid2cqidix_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_qid2cqidix_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_qid2cqidix_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_qid2cqidix_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_qid2cqidix_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_qid2cqidix_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_qid2cqidix_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>527</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_aqed_qid2cqidix_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>527</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tp_bin3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin0_dup2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_tpprv_bin3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_tp_bin2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hpnxt_bin0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin1_dup1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_aqed_ap_enq_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_aqed_ap_enq_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_aqed_ap_enq_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_aqed_ap_enq_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_aqed_ap_enq_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_aqed_ap_enq_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_aqed_ap_enq_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_aqed_ap_enq_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_aqed_ap_enq_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>23</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_atm_fifo_aqed_ap_enq_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>23</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_rdylst_clamp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_rdylst_clamp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_rdylst_clamp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_rdylst_clamp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_rdylst_clamp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_rdylst_clamp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_rdylst_clamp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_rdylst_clamp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_rdylst_clamp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_qid_rdylst_clamp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin2_dup0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_s_bin1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin3_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin3_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin3_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin3_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin3_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin3_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_schlst_hp_bin3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_fid2cqqidix_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_fid2cqqidix_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_fid2cqqidix_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_fid2cqqidix_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_fid2cqqidix_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_fid2cqqidix_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_fid2cqqidix_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_fid2cqqidix_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_fid2cqqidix_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>11</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_fid2cqqidix_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>11</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hpnxt_bin0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_rdylst_hp_bin2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_sch_cnt_dup0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_list_sel_pipe_rf_ll_enq_cnt_r_bin3_dup0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_nalb_nxthp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_nalb_nxthp_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_nalb_nxthp_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_nalb_nxthp_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>13</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_nalb_nxthp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_nalb_nxthp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>20</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_nalb_nxthp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>20</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_cnt_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_cnt_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_cnt_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_cnt_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_cnt_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_cnt_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_cnt_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_cnt_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_cnt_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>67</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_cnt_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>67</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_unoord_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_unoord_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_unoord_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_unoord_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_unoord_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_unoord_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_unoord_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_unoord_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_unoord_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_unoord_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_hp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_hp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_hp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_hp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_hp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_hp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_hp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_hp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_hp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_hp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_atq_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_atq_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_atq_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_atq_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_atq_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_atq_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_atq_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_atq_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_atq_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_atq_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_tp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_tp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_tp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_tp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_tp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_tp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_tp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_tp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_tp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_tp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_unoord_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_unoord_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_unoord_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_unoord_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_unoord_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_unoord_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_unoord_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_unoord_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_unoord_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_unoord_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_rorply_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_rorply_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_rorply_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_rorply_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_rorply_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_rorply_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_rorply_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_rorply_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_rorply_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_rorply_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_unoord_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_unoord_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_unoord_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_unoord_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_unoord_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_unoord_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_unoord_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_unoord_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_unoord_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>9</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_unoord_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>9</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_nalb_enq_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_nalb_enq_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_nalb_enq_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_nalb_enq_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_nalb_enq_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_nalb_enq_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_nalb_enq_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_nalb_enq_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_nalb_enq_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>99</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_nalb_enq_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>99</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_rorply_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_rorply_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_rorply_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_rorply_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_rorply_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_rorply_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_rorply_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_rorply_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_rorply_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_lsp_enq_rorply_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_cnt_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_cnt_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_cnt_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_cnt_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_cnt_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_cnt_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_cnt_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_cnt_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_cnt_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>67</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_cnt_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>67</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_ro_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_ro_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_ro_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_ro_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_ro_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_ro_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_ro_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_ro_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_ro_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>99</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_ro_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>99</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_tp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_tp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_tp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_tp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_tp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_tp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_tp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_tp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_tp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_tp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_tp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_tp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_tp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_tp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_tp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_tp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_tp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_tp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_tp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_tp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_atq_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_atq_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_atq_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_atq_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_atq_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_atq_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_atq_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_atq_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_atq_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_lsp_nalb_sch_atq_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_qed_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_qed_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_qed_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_qed_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_qed_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_qed_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_qed_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_qed_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_qed_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>44</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_qed_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>44</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_hp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_hp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_hp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_hp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_hp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_hp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_hp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_hp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_hp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_hp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_cnt_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_cnt_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_cnt_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_cnt_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_cnt_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_cnt_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_cnt_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_cnt_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_cnt_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>67</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_replay_cnt_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>67</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_rorply_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_rorply_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_rorply_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_rorply_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_rorply_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_rorply_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_rorply_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_rorply_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_rorply_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_lsp_nalb_sch_rorply_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_hp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_hp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_hp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_hp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_hp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_hp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_hp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_hp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_hp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_hp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_hp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_hp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_hp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_hp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_hp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_hp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_hp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_hp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_hp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_hp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_tp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_tp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_tp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_tp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_tp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_tp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_tp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_tp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_tp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_atq_tp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>14</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_unoord_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_unoord_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_unoord_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_unoord_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_unoord_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_unoord_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_unoord_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_unoord_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_unoord_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>99</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rop_nalb_enq_unoord_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>99</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_cnt_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_cnt_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_cnt_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_cnt_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_cnt_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>8</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_cnt_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_cnt_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_cnt_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_cnt_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_nalb_rofrag_cnt_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_6_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_6_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_6_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_6_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_6_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_6_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_6_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_0_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_0_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_0_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_7_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_7_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_7_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_7_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_7_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_7_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_7_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_3_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_3_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_3_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_3_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_3_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_3_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_3_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_2_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_2_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_2_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_4_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_4_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_4_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_4_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_4_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_4_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_4_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_1_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_1_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_1_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_5_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_5_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_5_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_5_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_5_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_5_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_sr_qed_5_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>138</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_qed_dqed_enq_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_qed_dqed_enq_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_qed_dqed_enq_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_qed_dqed_enq_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_qed_dqed_enq_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_qed_dqed_enq_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_qed_dqed_enq_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_qed_dqed_enq_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_qed_dqed_enq_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>156</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_rop_qed_dqed_enq_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>156</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_dp_dqed_data_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_dp_dqed_data_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_dp_dqed_data_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_dp_dqed_data_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_dp_dqed_data_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_dp_dqed_data_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_dp_dqed_data_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_dp_dqed_data_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_dp_dqed_data_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>44</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_dp_dqed_data_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>44</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_qed_chp_sch_data_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_qed_chp_sch_data_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_qed_chp_sch_data_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_qed_chp_sch_data_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_qed_chp_sch_data_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_qed_chp_sch_data_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_qed_chp_sch_data_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_qed_chp_sch_data_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_qed_chp_sch_data_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>176</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_qed_chp_sch_data_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>176</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_nalb_qed_data_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_nalb_qed_data_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_nalb_qed_data_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_nalb_qed_data_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_nalb_qed_data_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_nalb_qed_data_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_nalb_qed_data_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_nalb_qed_data_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_nalb_qed_data_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>44</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_qed_pipe_rf_rx_sync_nalb_qed_data_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>44</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirhp_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirhp_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirhp_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirhp_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirhp_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirhp_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirhp_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirhp_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirhp_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirhp_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_lsp_reordercmp_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_lsp_reordercmp_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_lsp_reordercmp_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_lsp_reordercmp_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_lsp_reordercmp_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_lsp_reordercmp_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_lsp_reordercmp_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_lsp_reordercmp_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_lsp_reordercmp_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>18</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_lsp_reordercmp_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>18</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn1_order_shft_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn1_order_shft_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn1_order_shft_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn1_order_shft_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn1_order_shft_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn1_order_shft_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn1_order_shft_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn1_order_shft_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn1_order_shft_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>11</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn1_order_shft_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>11</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_ordered_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_ordered_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_ordered_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_ordered_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_ordered_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_ordered_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_ordered_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_ordered_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_ordered_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_ordered_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_ldb_rply_req_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_ldb_rply_req_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_ldb_rply_req_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_ldb_rply_req_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_ldb_rply_req_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_ldb_rply_req_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_ldb_rply_req_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_ldb_rply_req_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_ldb_rply_req_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>59</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_ldb_rply_req_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>59</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_complete_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_complete_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_complete_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_complete_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_complete_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_complete_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_complete_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_complete_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_complete_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>20</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn_complete_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>20</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_dir_rply_req_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_dir_rply_req_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_dir_rply_req_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_dir_rply_req_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_dir_rply_req_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_dir_rply_req_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_dir_rply_req_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_dir_rply_req_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_dir_rply_req_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>59</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_dir_rply_req_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>59</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_rop_chp_rop_hcw_fifo_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_rop_chp_rop_hcw_fifo_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_rop_chp_rop_hcw_fifo_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_rop_chp_rop_hcw_fifo_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_rop_chp_rop_hcw_fifo_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_rop_chp_rop_hcw_fifo_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_rop_chp_rop_hcw_fifo_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_rop_chp_rop_hcw_fifo_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_rop_chp_rop_hcw_fifo_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>203</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_rop_chp_rop_hcw_fifo_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>203</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_cnt_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_cnt_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_cnt_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_cnt_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_cnt_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_cnt_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_cnt_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_cnt_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_cnt_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_cnt_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>15</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirtp_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirtp_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirtp_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirtp_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirtp_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirtp_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirtp_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirtp_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirtp_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_dirtp_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_st_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_st_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_st_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_st_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_st_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_st_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_st_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_st_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_st_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>24</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_st_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>24</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbtp_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbtp_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbtp_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbtp_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbtp_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbtp_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbtp_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbtp_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbtp_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbtp_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn0_order_shft_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn0_order_shft_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn0_order_shft_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn0_order_shft_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn0_order_shft_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn0_order_shft_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn0_order_shft_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn0_order_shft_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn0_order_shft_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>11</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_sn0_order_shft_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>11</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbhp_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbhp_mem_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbhp_mem_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbhp_mem_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbhp_mem_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbhp_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbhp_mem_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbhp_mem_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbhp_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_reorder_pipe_rf_reord_lbhp_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_sr_rob_mem_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_sr_rob_mem_clk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_sr_rob_mem_clk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_sr_rob_mem_addr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_sr_rob_mem_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_sr_rob_mem_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>155</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_sr_rob_mem_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>155</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_u_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_u_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_u_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_u_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_u_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_u_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_u_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_u_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_u_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_u_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_l_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_l_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_l_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_l_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_l_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_l_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_l_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_l_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_l_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>30</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_addr_l_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>30</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>143</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>143</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>29</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>29</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp2pp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp2pp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp2pp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp2pp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp2pp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp2pp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp2pp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp2pp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp2pp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>30</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp2pp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>30</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid_v_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid_v_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid_v_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid_v_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid_v_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid_v_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid_v_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid_v_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid_v_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid_v_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_pp2vas_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_pp2vas_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_pp2vas_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_pp2vas_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_pp2vas_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_pp2vas_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_pp2vas_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_pp2vas_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_pp2vas_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_pp2vas_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid2qid_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid2qid_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid2qid_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid2qid_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid2qid_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid2qid_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid2qid_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid2qid_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid2qid_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>30</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vqid2qid_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>30</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_u_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_u_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_u_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_u_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_u_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_u_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_u_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_u_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_u_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_u_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp_v_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp_v_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp_v_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp_v_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp_v_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp_v_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp_v_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp_v_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp_v_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_dir_vpp_v_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_l_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_l_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_l_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_l_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_l_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_l_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_l_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_l_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_l_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_addr_l_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_isr_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_isr_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_isr_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_isr_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_isr_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_isr_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_isr_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_isr_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_isr_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_isr_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp2vas_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp2vas_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp2vas_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp2vas_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp2vas_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp2vas_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp2vas_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp2vas_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp2vas_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp2vas_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>10</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid2qid_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid2qid_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid2qid_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid2qid_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid2qid_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid2qid_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid2qid_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid2qid_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid2qid_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid2qid_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_vasqid_v_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_vasqid_v_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_vasqid_v_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_vasqid_v_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_vasqid_v_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_vasqid_v_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_vasqid_v_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_vasqid_v_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_vasqid_v_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_vasqid_v_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp2pp_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp2pp_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp2pp_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp2pp_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp2pp_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp2pp_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp2pp_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp2pp_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp2pp_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>24</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp2pp_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>24</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_isr_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_isr_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_isr_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_isr_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_isr_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_isr_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_isr_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_isr_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_isr_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_isr_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp_v_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp_v_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp_v_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp_v_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp_v_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp_v_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp_v_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp_v_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp_v_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vpp_v_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp_v_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp_v_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp_v_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp_v_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp_v_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>1</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp_v_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp_v_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp_v_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp_v_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_pp_v_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_data_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_data_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_data_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_data_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_data_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_data_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_data_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_data_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_data_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_data_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>31</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>31</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_pasid_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_pasid_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_pasid_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_pasid_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_pasid_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_pasid_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_pasid_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_pasid_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_pasid_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>23</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_pasid_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>23</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>143</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>143</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_qid2vqid_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_qid2vqid_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_qid2vqid_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_qid2vqid_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_qid2vqid_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>2</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_qid2vqid_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_qid2vqid_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_qid2vqid_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_qid2vqid_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>20</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_qid2vqid_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>20</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq2vf_pf_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq2vf_pf_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq2vf_pf_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq2vf_pf_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq2vf_pf_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq2vf_pf_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq2vf_pf_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq2vf_pf_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq2vf_pf_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq2vf_pf_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid_v_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid_v_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid_v_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid_v_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid_v_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid_v_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid_v_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid_v_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid_v_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_vf_ldb_vqid_v_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>16</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_l_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_l_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_l_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_l_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_l_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_l_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_l_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_l_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_l_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>30</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_l_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>30</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>143</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>143</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_u_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_u_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_u_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_u_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_u_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_u_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_u_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_u_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_u_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_u_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb2_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb2_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb2_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb2_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb2_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb2_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb2_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb2_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb2_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>143</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb2_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>143</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_l_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_l_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_l_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_l_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_l_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_l_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_l_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_l_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_l_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_addr_l_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>26</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_u_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_u_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_u_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_u_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_u_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_u_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_u_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_u_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_u_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_ai_addr_u_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>143</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_ldb_wb1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>143</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_sch_out_fifo_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_sch_out_fifo_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_sch_out_fifo_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_sch_out_fifo_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_sch_out_fifo_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>6</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_sch_out_fifo_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_sch_out_fifo_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_sch_out_fifo_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_sch_out_fifo_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>269</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_sch_out_fifo_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>269</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_msix_tbl_word1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb0_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb0_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb0_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb0_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb0_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb0_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb0_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb0_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb0_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>143</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_dir_wb0_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>143</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd1_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd1_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd1_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd1_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd1_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>3</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd1_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd1_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd1_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd1_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>31</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_alarm_vf_synd1_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>31</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_vasqid_v_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_vasqid_v_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_vasqid_v_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_vasqid_v_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_vasqid_v_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_vasqid_v_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_vasqid_v_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_vasqid_v_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_vasqid_v_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_vasqid_v_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq2vf_pf_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq2vf_pf_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq2vf_pf_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq2vf_pf_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq2vf_pf_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>4</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq2vf_pf_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq2vf_pf_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq2vf_pf_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq2vf_pf_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq2vf_pf_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>12</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_pasid_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_pasid_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_pasid_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_pasid_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_pasid_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_pasid_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_pasid_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_pasid_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_pasid_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>23</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_ldb_cq_pasid_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>23</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_data_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_data_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_data_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_data_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_data_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>5</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_data_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_data_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_data_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_data_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_lut_dir_cq_ai_data_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>32</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_hcw_enq_fifo_re</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_hcw_enq_fifo_rclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_hcw_enq_fifo_rclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_hcw_enq_fifo_raddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_hcw_enq_fifo_waddr</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>7</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_hcw_enq_fifo_we</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_hcw_enq_fifo_wclk</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_hcw_enq_fifo_wclk_rst_n</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_hcw_enq_fifo_wdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>166</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
      <ipxact:port>
        <ipxact:name>i_hqm_system_rf_hcw_enq_fifo_rdata</ipxact:name>
        <ipxact:wire allLogicalDirectionsAllowed="false">
          <ipxact:direction>inout</ipxact:direction>
          <ipxact:vectors>
            <ipxact:vector>
              <ipxact:left>166</ipxact:left>
              <ipxact:right>0</ipxact:right>
            </ipxact:vector>
          </ipxact:vectors>
          <ipxact:wireTypeDefs>
            <ipxact:wireTypeDef>
              <ipxact:typeName constrained="false">logic</ipxact:typeName>
              <ipxact:viewRef>RTLsource</ipxact:viewRef>
            </ipxact:wireTypeDef>
          </ipxact:wireTypeDefs>
        </ipxact:wire>
      </ipxact:port>
    </ipxact:ports>
  </ipxact:model>

</ipxact:component>
