TimeQuest Timing Analyzer report for Uni_Projektas
Thu Apr 27 20:37:50 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'CLK'
 13. Slow Model Setup: 'CORR_BUFFER_UPDATE_CLK0'
 14. Slow Model Hold: 'CLK'
 15. Slow Model Hold: 'CORR_BUFFER_UPDATE_CLK0'
 16. Slow Model Minimum Pulse Width: 'CORR_BUFFER_UPDATE_CLK0'
 17. Slow Model Minimum Pulse Width: 'PLL_CLK0'
 18. Slow Model Minimum Pulse Width: 'PLL_CLK2'
 19. Slow Model Minimum Pulse Width: 'CLK'
 20. Slow Model Minimum Pulse Width: 'ADC_DCLKA'
 21. Slow Model Minimum Pulse Width: 'ADC_CLK'
 22. Slow Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK2'
 23. Slow Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK4'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Output Enable Times
 29. Minimum Output Enable Times
 30. Output Disable Times
 31. Minimum Output Disable Times
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'CORR_BUFFER_UPDATE_CLK0'
 38. Fast Model Setup: 'CLK'
 39. Fast Model Hold: 'CLK'
 40. Fast Model Hold: 'CORR_BUFFER_UPDATE_CLK0'
 41. Fast Model Minimum Pulse Width: 'CORR_BUFFER_UPDATE_CLK0'
 42. Fast Model Minimum Pulse Width: 'PLL_CLK0'
 43. Fast Model Minimum Pulse Width: 'PLL_CLK2'
 44. Fast Model Minimum Pulse Width: 'CLK'
 45. Fast Model Minimum Pulse Width: 'ADC_DCLKA'
 46. Fast Model Minimum Pulse Width: 'ADC_CLK'
 47. Fast Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK2'
 48. Fast Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK4'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Multicorner Timing Analysis Summary
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Setup Transfers
 63. Hold Transfers
 64. Report TCCS
 65. Report RSKM
 66. Unconstrained Paths
 67. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Uni_Projektas                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------+
; SDC File List                                         ;
+-------------------+--------+--------------------------+
; SDC File Path     ; Status ; Read at                  ;
+-------------------+--------+--------------------------+
; Uni_Projektas.sdc ; OK     ; Thu Apr 27 20:37:50 2023 ;
+-------------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                   ;
+-------------------------+------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; Clock Name              ; Type ; Period  ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                           ;
+-------------------------+------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+
; ADC_CLK                 ; Base ; 20.000  ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADC_CLK }                                       ;
; ADC_DCLKA               ; Base ; 20.000  ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ADC_DCLKA }                                     ;
; CLK                     ; Base ; 20.000  ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                           ;
; CORR_BUFFER_UPDATE_CLK0 ; Base ; 6.666   ; 150.02 MHz ; 0.000 ; 3.333  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Corr_Main_1|corr_buffer_update~clkctrl|outclk } ;
; MRAM_WRITE_DATA_CLK1    ; Base ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { this_read_adc_manager|MRAM_WRITE_DATA|sclr }    ;
; MRAM_WRITE_DATA_CLK2    ; Base ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { this_read_adc_manager|MRAM_WRITE_DATA|clk }     ;
; MRAM_WRITE_DATA_CLK3    ; Base ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { this_read_adc_manager|MRAM_WRITE_DATA|datain }  ;
; MRAM_WRITE_DATA_CLK4    ; Base ; 100.000 ; 10.0 MHz   ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { this_read_adc_manager|MRAM_WRITE_DATA|regout }  ;
; PLL_CLK0                ; Base ; 6.666   ; 150.02 MHz ; 0.000 ; 3.333  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Corr_Main_1|corr_buffer_update|clk }            ;
; PLL_CLK1                ; Base ; 6.666   ; 150.02 MHz ; 0.000 ; 3.333  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Corr_Main_1|corr_buffer_update|datain }         ;
; PLL_CLK2                ; Base ; 6.666   ; 150.02 MHz ; 0.000 ; 3.333  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Corr_Main_1|corr_buffer_update|regout }         ;
+-------------------------+------+---------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                       ;
+-----------+-----------------+-------------------------+-------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name              ; Note                                                  ;
+-----------+-----------------+-------------------------+-------------------------------------------------------+
; 90.11 MHz ; 90.11 MHz       ; CLK                     ;                                                       ;
; 685.4 MHz ; 402.58 MHz      ; CORR_BUFFER_UPDATE_CLK0 ; limit due to high minimum pulse width violation (tch) ;
+-----------+-----------------+-------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------+
; Slow Model Setup Summary                        ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLK                     ; 0.390 ; 0.000         ;
; CORR_BUFFER_UPDATE_CLK0 ; 1.613 ; 0.000         ;
+-------------------------+-------+---------------+


+-------------------------------------------------+
; Slow Model Hold Summary                         ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CLK                     ; 0.499 ; 0.000         ;
; CORR_BUFFER_UPDATE_CLK0 ; 0.736 ; 0.000         ;
+-------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Slow Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CORR_BUFFER_UPDATE_CLK0 ; 2.091  ; 0.000         ;
; PLL_CLK0                ; 2.091  ; 0.000         ;
; PLL_CLK2                ; 3.333  ; 0.000         ;
; CLK                     ; 6.933  ; 0.000         ;
; ADC_DCLKA               ; 10.000 ; 0.000         ;
; ADC_CLK                 ; 16.000 ; 0.000         ;
; MRAM_WRITE_DATA_CLK2    ; 48.758 ; 0.000         ;
; MRAM_WRITE_DATA_CLK4    ; 50.000 ; 0.000         ;
+-------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                         ; To Node                                                    ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; 0.390  ; this_read_adc_manager|MRAM_WRITE_DATA|regout                      ; MRAM_Controller:this_mram_controller|curr_state.reading    ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 10.000       ; 5.089      ; 14.739     ;
; 0.408  ; this_read_adc_manager|MRAM_WRITE_DATA|regout                      ; MRAM_Controller:this_mram_controller|curr_state.writing    ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 10.000       ; 5.089      ; 14.721     ;
; 0.503  ; this_read_adc_manager|MRAM_WRITE_DATA|regout                      ; MRAM_Controller:this_mram_controller|curr_state.idle       ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 10.000       ; 5.087      ; 14.624     ;
; 5.631  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|read_counter[0]     ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 4.496      ;
; 6.041  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|read_counter[1]     ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 4.086      ;
; 6.042  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|read_counter[2]     ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 4.085      ;
; 6.078  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|last_state          ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 4.049      ;
; 6.138  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|address_counter[0]  ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.989      ;
; 6.138  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|address_counter[1]  ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.989      ;
; 6.138  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|address_counter[2]  ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.989      ;
; 6.138  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|address_counter[3]  ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.989      ;
; 6.138  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|address_counter[4]  ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.989      ;
; 6.138  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|address_counter[5]  ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.989      ;
; 6.138  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|address_counter[6]  ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.989      ;
; 6.138  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|address_counter[7]  ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.989      ;
; 6.138  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|address_counter[8]  ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.989      ;
; 6.138  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|address_counter[9]  ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.087      ; 3.989      ;
; 6.211  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[7]    ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.103      ; 3.932      ;
; 6.211  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[6]    ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.103      ; 3.932      ;
; 6.211  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[5]    ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.103      ; 3.932      ;
; 6.211  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[4]    ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.103      ; 3.932      ;
; 6.211  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3]    ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.103      ; 3.932      ;
; 6.211  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2]    ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.103      ; 3.932      ;
; 6.211  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9]    ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.103      ; 3.932      ;
; 6.211  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[1]    ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.103      ; 3.932      ;
; 6.211  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[8]    ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.103      ; 3.932      ;
; 6.211  ; ADC_DCLKA                                                         ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[0]    ; ADC_DCLKA            ; CLK         ; 10.000       ; 0.103      ; 3.932      ;
; 8.902  ; MRAM_Controller:this_mram_controller|counter[1]                   ; MRAM_Controller:this_mram_controller|curr_state.idle       ; CLK                  ; CLK         ; 20.000       ; -0.001     ; 11.137     ;
; 9.116  ; MRAM_Controller:this_mram_controller|counter[0]                   ; MRAM_Controller:this_mram_controller|curr_state.idle       ; CLK                  ; CLK         ; 20.000       ; -0.001     ; 10.923     ;
; 9.136  ; MRAM_Controller:this_mram_controller|counter[3]                   ; MRAM_Controller:this_mram_controller|curr_state.idle       ; CLK                  ; CLK         ; 20.000       ; -0.001     ; 10.903     ;
; 9.221  ; MRAM_Controller:this_mram_controller|counter[2]                   ; MRAM_Controller:this_mram_controller|curr_state.idle       ; CLK                  ; CLK         ; 20.000       ; -0.001     ; 10.818     ;
; 9.597  ; MRAM_Controller:this_mram_controller|curr_state.reading           ; MRAM_Controller:this_mram_controller|curr_state.idle       ; CLK                  ; CLK         ; 20.000       ; -0.002     ; 10.441     ;
; 9.646  ; MRAM_Controller:this_mram_controller|curr_state.writing           ; MRAM_Controller:this_mram_controller|curr_state.idle       ; CLK                  ; CLK         ; 20.000       ; -0.002     ; 10.392     ;
; 10.390 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                      ; MRAM_Controller:this_mram_controller|curr_state.reading    ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 20.000       ; 5.089      ; 14.739     ;
; 10.406 ; MRAM_Controller:this_mram_controller|curr_state.idle              ; MRAM_Controller:this_mram_controller|curr_state.idle       ; CLK                  ; CLK         ; 20.000       ; 0.000      ; 9.634      ;
; 10.408 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                      ; MRAM_Controller:this_mram_controller|curr_state.writing    ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 20.000       ; 5.089      ; 14.721     ;
; 10.503 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                      ; MRAM_Controller:this_mram_controller|curr_state.idle       ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 20.000       ; 5.087      ; 14.624     ;
; 10.777 ; Write_out_mram_manager:this_write_out_mram_manager|MRAM_READ_DATA ; MRAM_Controller:this_mram_controller|curr_state.idle       ; CLK                  ; CLK         ; 20.000       ; -0.001     ; 9.262      ;
; 13.006 ; Setup_manager:this_setup_manager|config_command_counter[11]       ; Setup_manager:this_setup_manager|ADC_SYNC                  ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 7.035      ;
; 13.322 ; Setup_manager:this_setup_manager|config_command_counter[11]       ; Setup_manager:this_setup_manager|SPI_send_data[0]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.719      ;
; 13.323 ; Setup_manager:this_setup_manager|config_command_counter[11]       ; Setup_manager:this_setup_manager|SPI_send_data[10]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.718      ;
; 13.325 ; Setup_manager:this_setup_manager|config_command_counter[11]       ; Setup_manager:this_setup_manager|SPI_send_data[4]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.716      ;
; 13.326 ; Setup_manager:this_setup_manager|config_command_counter[11]       ; Setup_manager:this_setup_manager|SPI_send_data[11]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.715      ;
; 13.327 ; Setup_manager:this_setup_manager|config_command_counter[11]       ; Setup_manager:this_setup_manager|SPI_send_data[15]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.714      ;
; 13.382 ; Setup_manager:this_setup_manager|config_command_counter[6]        ; Setup_manager:this_setup_manager|ADC_SYNC                  ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.659      ;
; 13.420 ; Read_adc_manager:this_read_adc_manager|address_counter[5]         ; STATE_MANAGER:this_state_manager|curr_state.read_adc       ; CLK                  ; CLK         ; 20.000       ; 0.000      ; 6.620      ;
; 13.442 ; Setup_manager:this_setup_manager|config_command_counter[10]       ; Setup_manager:this_setup_manager|SPI_send_data[0]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.599      ;
; 13.443 ; Setup_manager:this_setup_manager|config_command_counter[10]       ; Setup_manager:this_setup_manager|SPI_send_data[10]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.598      ;
; 13.445 ; Setup_manager:this_setup_manager|config_command_counter[10]       ; Setup_manager:this_setup_manager|SPI_send_data[4]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.596      ;
; 13.446 ; Setup_manager:this_setup_manager|config_command_counter[10]       ; Setup_manager:this_setup_manager|SPI_send_data[11]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.595      ;
; 13.447 ; Setup_manager:this_setup_manager|config_command_counter[10]       ; Setup_manager:this_setup_manager|SPI_send_data[15]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.594      ;
; 13.473 ; Read_adc_manager:this_read_adc_manager|address_counter[7]         ; STATE_MANAGER:this_state_manager|curr_state.read_adc       ; CLK                  ; CLK         ; 20.000       ; 0.000      ; 6.567      ;
; 13.476 ; Setup_manager:this_setup_manager|config_command_counter[10]       ; Setup_manager:this_setup_manager|ADC_SYNC                  ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.565      ;
; 13.476 ; Setup_manager:this_setup_manager|config_command_counter[5]        ; Setup_manager:this_setup_manager|SPI_send_data[0]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.565      ;
; 13.477 ; Setup_manager:this_setup_manager|config_command_counter[5]        ; Setup_manager:this_setup_manager|SPI_send_data[10]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.564      ;
; 13.479 ; Setup_manager:this_setup_manager|config_command_counter[5]        ; Setup_manager:this_setup_manager|SPI_send_data[4]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.562      ;
; 13.480 ; Setup_manager:this_setup_manager|config_command_counter[5]        ; Setup_manager:this_setup_manager|SPI_send_data[11]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.561      ;
; 13.481 ; Setup_manager:this_setup_manager|config_command_counter[5]        ; Setup_manager:this_setup_manager|SPI_send_data[15]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.560      ;
; 13.510 ; Setup_manager:this_setup_manager|config_command_counter[5]        ; Setup_manager:this_setup_manager|ADC_SYNC                  ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.531      ;
; 13.523 ; Read_adc_manager:this_read_adc_manager|address_counter[0]         ; STATE_MANAGER:this_state_manager|curr_state.read_adc       ; CLK                  ; CLK         ; 20.000       ; 0.000      ; 6.517      ;
; 13.533 ; Setup_manager:this_setup_manager|config_command_counter[9]        ; Setup_manager:this_setup_manager|ADC_SYNC                  ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.508      ;
; 13.650 ; Setup_manager:this_setup_manager|config_command_counter[4]        ; Setup_manager:this_setup_manager|SPI_send_data[0]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.391      ;
; 13.651 ; Setup_manager:this_setup_manager|config_command_counter[4]        ; Setup_manager:this_setup_manager|SPI_send_data[10]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.390      ;
; 13.653 ; Setup_manager:this_setup_manager|config_command_counter[4]        ; Setup_manager:this_setup_manager|SPI_send_data[4]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.388      ;
; 13.654 ; Setup_manager:this_setup_manager|config_command_counter[4]        ; Setup_manager:this_setup_manager|SPI_send_data[11]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.387      ;
; 13.655 ; Setup_manager:this_setup_manager|config_command_counter[4]        ; Setup_manager:this_setup_manager|SPI_send_data[15]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.386      ;
; 13.684 ; Setup_manager:this_setup_manager|config_command_counter[4]        ; Setup_manager:this_setup_manager|ADC_SYNC                  ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.357      ;
; 13.698 ; Setup_manager:this_setup_manager|config_command_counter[6]        ; Setup_manager:this_setup_manager|SPI_send_data[0]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.343      ;
; 13.699 ; Setup_manager:this_setup_manager|config_command_counter[6]        ; Setup_manager:this_setup_manager|SPI_send_data[10]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.342      ;
; 13.701 ; Setup_manager:this_setup_manager|config_command_counter[6]        ; Setup_manager:this_setup_manager|SPI_send_data[4]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.340      ;
; 13.702 ; Setup_manager:this_setup_manager|config_command_counter[6]        ; Setup_manager:this_setup_manager|SPI_send_data[11]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.339      ;
; 13.703 ; Setup_manager:this_setup_manager|config_command_counter[6]        ; Setup_manager:this_setup_manager|SPI_send_data[15]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.338      ;
; 13.713 ; Setup_manager:this_setup_manager|config_command_counter[12]       ; Setup_manager:this_setup_manager|ADC_SYNC                  ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.328      ;
; 13.722 ; Read_adc_manager:this_read_adc_manager|address_counter[6]         ; STATE_MANAGER:this_state_manager|curr_state.read_adc       ; CLK                  ; CLK         ; 20.000       ; 0.000      ; 6.318      ;
; 13.820 ; Setup_manager:this_setup_manager|config_command_counter[7]        ; Setup_manager:this_setup_manager|SPI_send_data[0]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.221      ;
; 13.821 ; Setup_manager:this_setup_manager|config_command_counter[7]        ; Setup_manager:this_setup_manager|SPI_send_data[10]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.220      ;
; 13.823 ; Setup_manager:this_setup_manager|config_command_counter[7]        ; Setup_manager:this_setup_manager|SPI_send_data[4]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.218      ;
; 13.824 ; Setup_manager:this_setup_manager|config_command_counter[7]        ; Setup_manager:this_setup_manager|SPI_send_data[11]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.217      ;
; 13.825 ; Setup_manager:this_setup_manager|config_command_counter[7]        ; Setup_manager:this_setup_manager|SPI_send_data[15]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.216      ;
; 13.849 ; Setup_manager:this_setup_manager|config_command_counter[9]        ; Setup_manager:this_setup_manager|SPI_send_data[0]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.192      ;
; 13.850 ; Setup_manager:this_setup_manager|config_command_counter[9]        ; Setup_manager:this_setup_manager|SPI_send_data[10]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.191      ;
; 13.852 ; Setup_manager:this_setup_manager|config_command_counter[9]        ; Setup_manager:this_setup_manager|SPI_send_data[4]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.189      ;
; 13.853 ; Setup_manager:this_setup_manager|config_command_counter[9]        ; Setup_manager:this_setup_manager|SPI_send_data[11]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.188      ;
; 13.854 ; Setup_manager:this_setup_manager|config_command_counter[9]        ; Setup_manager:this_setup_manager|SPI_send_data[15]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.187      ;
; 13.854 ; Setup_manager:this_setup_manager|config_command_counter[7]        ; Setup_manager:this_setup_manager|ADC_SYNC                  ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.187      ;
; 13.890 ; Read_adc_manager:this_read_adc_manager|address_counter[4]         ; STATE_MANAGER:this_state_manager|curr_state.read_adc       ; CLK                  ; CLK         ; 20.000       ; 0.000      ; 6.150      ;
; 14.029 ; Setup_manager:this_setup_manager|config_command_counter[12]       ; Setup_manager:this_setup_manager|SPI_send_data[0]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.012      ;
; 14.030 ; Setup_manager:this_setup_manager|config_command_counter[12]       ; Setup_manager:this_setup_manager|SPI_send_data[10]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.011      ;
; 14.032 ; Setup_manager:this_setup_manager|config_command_counter[12]       ; Setup_manager:this_setup_manager|SPI_send_data[4]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.009      ;
; 14.033 ; Setup_manager:this_setup_manager|config_command_counter[12]       ; Setup_manager:this_setup_manager|SPI_send_data[11]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.008      ;
; 14.034 ; Setup_manager:this_setup_manager|config_command_counter[12]       ; Setup_manager:this_setup_manager|SPI_send_data[15]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 6.007      ;
; 14.115 ; Read_adc_manager:this_read_adc_manager|address_counter[2]         ; STATE_MANAGER:this_state_manager|curr_state.read_adc       ; CLK                  ; CLK         ; 20.000       ; 0.000      ; 5.925      ;
; 14.143 ; Read_adc_manager:this_read_adc_manager|address_counter[3]         ; STATE_MANAGER:this_state_manager|curr_state.read_adc       ; CLK                  ; CLK         ; 20.000       ; 0.000      ; 5.897      ;
; 14.199 ; Setup_manager:this_setup_manager|config_command_counter[13]       ; Setup_manager:this_setup_manager|SPI_send_data[0]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 5.842      ;
; 14.200 ; Setup_manager:this_setup_manager|config_command_counter[13]       ; Setup_manager:this_setup_manager|SPI_send_data[10]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 5.841      ;
; 14.202 ; Setup_manager:this_setup_manager|config_command_counter[13]       ; Setup_manager:this_setup_manager|SPI_send_data[4]          ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 5.839      ;
; 14.203 ; Setup_manager:this_setup_manager|config_command_counter[13]       ; Setup_manager:this_setup_manager|SPI_send_data[11]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 5.838      ;
; 14.204 ; Setup_manager:this_setup_manager|config_command_counter[13]       ; Setup_manager:this_setup_manager|SPI_send_data[15]         ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 5.837      ;
; 14.233 ; Setup_manager:this_setup_manager|config_command_counter[13]       ; Setup_manager:this_setup_manager|ADC_SYNC                  ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 5.808      ;
; 14.272 ; STATE_MANAGER:this_state_manager|counter[14]                      ; STATE_MANAGER:this_state_manager|curr_state.write_out_mram ; CLK                  ; CLK         ; 20.000       ; 0.000      ; 5.768      ;
+--------+-------------------------------------------------------------------+------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CORR_BUFFER_UPDATE_CLK0'                                                                                                                                                                       ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 1.613 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.504      ;
; 1.748 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.369      ;
; 1.750 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[0] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.367      ;
; 1.752 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.365      ;
; 1.760 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.357      ;
; 1.762 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.355      ;
; 1.762 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[1] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.355      ;
; 1.839 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -3.589     ; 1.278      ;
; 5.207 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.498      ;
; 5.331 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.374      ;
; 5.336 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.369      ;
; 5.339 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.366      ;
; 5.340 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.365      ;
; 5.341 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.364      ;
; 5.346 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.359      ;
; 5.365 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.341      ;
; 5.421 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.285      ;
; 5.421 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -0.001     ; 1.284      ;
; 5.482 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.224      ;
; 5.485 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.221      ;
; 5.488 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.218      ;
; 5.495 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.211      ;
; 5.499 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.207      ;
; 5.500 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.206      ;
; 5.639 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.067      ;
; 5.639 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.067      ;
; 5.652 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.054      ;
; 5.654 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.052      ;
; 5.654 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.052      ;
; 5.656 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.050      ;
; 5.661 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.045      ;
; 5.664 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 1.042      ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                           ; To Node                                                                                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; UART_Controller:UART_Controller_1|next_state.reading_fifo1                                                                                                                                          ; UART_Controller:UART_Controller_1|next_state.reading_fifo1                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Read_adc_manager:this_read_adc_manager|read_counter[2]                                                                                                                                              ; Read_adc_manager:this_read_adc_manager|read_counter[2]                                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                              ; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                              ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|config_command_counter[0]                                                                                                                                          ; Setup_manager:this_setup_manager|config_command_counter[0]                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; STATE_MANAGER:this_state_manager|curr_state.setup                                                                                                                                                   ; STATE_MANAGER:this_state_manager|curr_state.setup                                                                                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                                     ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                                     ; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                     ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                     ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                             ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                        ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Write_out_mram_manager:this_write_out_mram_manager|getting_data                                                                                                                                     ; Write_out_mram_manager:this_write_out_mram_manager|getting_data                                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Write_out_mram_manager:this_write_out_mram_manager|msb                                                                                                                                              ; Write_out_mram_manager:this_write_out_mram_manager|msb                                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; STATE_MANAGER:this_state_manager|curr_state.wait_1                                                                                                                                                  ; STATE_MANAGER:this_state_manager|curr_state.wait_1                                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; STATE_MANAGER:this_state_manager|curr_state.write_out_mram                                                                                                                                          ; STATE_MANAGER:this_state_manager|curr_state.write_out_mram                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_full                                 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                            ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                                                                                                                                          ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                                   ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                            ; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[0]                                                                                                                                   ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[0]                                                                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[1]                                                                                                                                   ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[1]                                                                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[2]                                                                                                                                   ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[2]                                                                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[3]                                                                                                                                   ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[3]                                                                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start                                                                                                                             ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start                                                                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|sclk                                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|sclk                                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[4]                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[4]                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[0]                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[0]                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[1]                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[1]                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[2]                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[2]                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[3]                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[3]                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SEND_DONE                                                                                                                                 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SEND_DONE                                                                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|curr_state.transmiting                                                                                                                                            ; SPI_Controller:adc_spi_controller|curr_state.transmiting                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                                  ; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|fifo_rdreq                                                                                                                                                        ; SPI_Controller:adc_spi_controller|fifo_rdreq                                                                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_irq                                                                                                                                                       ; Setup_manager:this_setup_manager|SPI_send_irq                                                                                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full                         ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                    ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|curr_state.idle                                                                                                                                                   ; SPI_Controller:adc_spi_controller|curr_state.idle                                                                                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|tx_send_irq                                                                                                                                                       ; SPI_Controller:adc_spi_controller|tx_send_irq                                                                                                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_data[15]                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[15]                                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_data[11]                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[11]                                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_data[10]                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[10]                                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_data[4]                                                                                                                                                   ; Setup_manager:this_setup_manager|SPI_send_data[4]                                                                                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|SPI_send_data[0]                                                                                                                                                   ; Setup_manager:this_setup_manager|SPI_send_data[0]                                                                                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; Setup_manager:this_setup_manager|ADC_SYNC                                                                                                                                                           ; Setup_manager:this_setup_manager|ADC_SYNC                                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_CS                                                                                                                                                            ; SPI_Controller:adc_spi_controller|SPI_CS                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|MRAM_OUTPUT_EN                                                                                                                                                 ; MRAM_Controller:this_mram_controller|MRAM_OUTPUT_EN                                                                                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|MRAM_EN                                                                                                                                                        ; MRAM_Controller:this_mram_controller|MRAM_EN                                                                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|MRAM_WRITE_EN                                                                                                                                                  ; MRAM_Controller:this_mram_controller|MRAM_WRITE_EN                                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; MRAM_Controller:this_mram_controller|MRAM_LOWER_EN                                                                                                                                                  ; MRAM_Controller:this_mram_controller|MRAM_LOWER_EN                                                                                                                                                                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read                                                                                                                                   ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read                                                                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.735 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9]                                                                                                                                             ; MRAM_Controller:this_mram_controller|MRAM_D[9]~reg0                                                                                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.041      ;
; 0.740 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3]                                                                                                                                             ; MRAM_Controller:this_mram_controller|MRAM_D[3]~reg0                                                                                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2]                                                                                                                                             ; MRAM_Controller:this_mram_controller|MRAM_D[2]~reg0                                                                                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.047      ;
; 0.746 ; SPI_Controller:adc_spi_controller|curr_state.idle                                                                                                                                                   ; SPI_Controller:adc_spi_controller|curr_state.reading_fifo                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.052      ;
; 0.748 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                        ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1]                                                                                                                                 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[2]                                                                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[4]                                                                                                                            ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[4]                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                              ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.055      ;
; 0.753 ; Read_adc_manager:this_read_adc_manager|address_counter[9]                                                                                                                                           ; Read_adc_manager:this_read_adc_manager|address_counter[9]                                                                                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; Setup_manager:this_setup_manager|config_command_counter[16]                                                                                                                                         ; Setup_manager:this_setup_manager|config_command_counter[16]                                                                                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; STATE_MANAGER:this_state_manager|counter[31]                                                                                                                                                        ; STATE_MANAGER:this_state_manager|counter[31]                                                                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start                                                                                                                             ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.762 ; Write_out_mram_manager:this_write_out_mram_manager|address_counter[9]                                                                                                                               ; Write_out_mram_manager:this_write_out_mram_manager|address_counter[9]                                                                                                                                                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.765 ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                                   ; UART_Controller:UART_Controller_1|curr_state.idle                                                                                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.071      ;
; 0.766 ; UART_Controller:UART_Controller_1|next_state.reading_fifo1                                                                                                                                          ; UART_Controller:UART_Controller_1|curr_state.reading_fifo1                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.072      ;
; 0.767 ; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                            ; UART_Controller:UART_Controller_1|curr_state.transmiting                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.073      ;
; 0.773 ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                        ; Write_out_mram_manager:this_write_out_mram_manager|UART_DATA_IRQ                                                                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.079      ;
; 0.776 ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                        ; Write_out_mram_manager:this_write_out_mram_manager|getting_data                                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.082      ;
; 0.779 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3]         ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3]                                 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.085      ;
; 0.781 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|TX_BUSY                                                                                                                                         ; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.087      ;
; 0.793 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3] ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3]                         ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.099      ;
; 0.793 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.099      ;
; 0.805 ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                     ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.111      ;
; 0.808 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                    ; SPI_Controller:adc_spi_controller|curr_state.idle                                                                                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.114      ;
; 0.810 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                    ; SPI_Controller:adc_spi_controller|fifo_rdreq                                                                                                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.116      ;
; 0.816 ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[4]                                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.122      ;
; 0.938 ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                                                                                                                                          ; UART_Controller:UART_Controller_1|curr_state.reading_fifo2                                                                                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.244      ;
; 0.952 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                            ; Write_out_mram_manager:this_write_out_mram_manager|UART_DATA_IRQ                                                                                                                                                            ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.258      ;
; 0.964 ; Write_out_mram_manager:this_write_out_mram_manager|address_counter[5]                                                                                                                               ; MRAM_Controller:this_mram_controller|MRAM_A[5]                                                                                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.271      ;
; 0.965 ; UART_Controller:UART_Controller_1|curr_state.idle                                                                                                                                                   ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.sync                                                                                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.271      ;
; 0.973 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[0]                        ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.141      ; 1.381      ;
; 0.981 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                                ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg3         ; CLK          ; CLK         ; 0.000        ; 0.140      ; 1.388      ;
; 0.983 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[1]                                ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1         ; CLK          ; CLK         ; 0.000        ; 0.140      ; 1.390      ;
; 0.983 ; SPI_Controller:adc_spi_controller|curr_state.reading_fifo                                                                                                                                           ; SPI_Controller:adc_spi_controller|tx_send_irq                                                                                                                                                                               ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.288      ;
; 0.984 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[2]                                ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2         ; CLK          ; CLK         ; 0.000        ; 0.140      ; 1.391      ;
; 0.984 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[0]                                ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0         ; CLK          ; CLK         ; 0.000        ; 0.140      ; 1.391      ;
; 0.984 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[2]                        ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.141      ; 1.392      ;
; 0.984 ; SPI_Controller:adc_spi_controller|curr_state.reading_fifo                                                                                                                                           ; SPI_Controller:adc_spi_controller|SPI_CS                                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.289      ;
; 0.985 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                        ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; CLK          ; CLK         ; 0.000        ; 0.141      ; 1.393      ;
; 0.985 ; SPI_Controller:adc_spi_controller|curr_state.reading_fifo                                                                                                                                           ; SPI_Controller:adc_spi_controller|curr_state.transmiting                                                                                                                                                                    ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.290      ;
; 0.992 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[1]                        ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.141      ; 1.400      ;
; 1.007 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[2]                              ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg2 ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.372      ;
; 1.007 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[1]                              ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg1 ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.372      ;
; 1.007 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[0]                              ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.098      ; 1.372      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CORR_BUFFER_UPDATE_CLK0'                                                                                                                                                                        ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.736 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.042      ;
; 0.739 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.045      ;
; 0.744 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.050      ;
; 0.746 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.052      ;
; 0.748 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.054      ;
; 0.761 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.067      ;
; 0.761 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.067      ;
; 0.900 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.206      ;
; 0.901 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.207      ;
; 0.905 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.211      ;
; 0.912 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.218      ;
; 0.915 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.221      ;
; 0.918 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.224      ;
; 0.979 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.285      ;
; 0.979 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.284      ;
; 1.035 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 1.341      ;
; 1.054 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.359      ;
; 1.059 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.364      ;
; 1.060 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.365      ;
; 1.061 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.366      ;
; 1.064 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.369      ;
; 1.069 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.374      ;
; 1.193 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -0.001     ; 1.498      ;
; 4.561 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -3.589     ; 1.278      ;
; 4.638 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -3.589     ; 1.355      ;
; 4.638 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[1] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -3.589     ; 1.355      ;
; 4.640 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -3.589     ; 1.357      ;
; 4.648 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -3.589     ; 1.365      ;
; 4.650 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[0] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -3.589     ; 1.367      ;
; 4.652 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -3.589     ; 1.369      ;
; 4.787 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -3.589     ; 1.504      ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CORR_BUFFER_UPDATE_CLK0'                                                                                            ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                             ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------------------+
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[3] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[3] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[3] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[3] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[3] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[3] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2] ;
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[3] ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[3] ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_4[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_4[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_4[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_4[1]|clk                   ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_CLK0'                                                                                  ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; 2.091 ; 3.333        ; 1.242          ; High Pulse Width ; PLL_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|corr_buffer_update ;
; 2.091 ; 3.333        ; 1.242          ; Low Pulse Width  ; PLL_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|corr_buffer_update ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'PLL_CLK2'                                                                                         ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|outclk   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg1  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg10 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg11 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg12 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg12 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg13 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg13 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg14 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg14 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg15 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg15 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg2  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg3  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg4  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg5  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg6  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg7  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg8  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg9  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_we_reg       ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_we_reg       ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a10~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a10~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a11~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a11~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a12~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a12~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a13~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a13~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a14~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a14~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a15~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a15~porta_memory_reg0 ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a1~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a2~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a3~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a4~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a5~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a6~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a7~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a8~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a8~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a9~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a9~porta_memory_reg0  ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg1         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg1         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg2         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg2         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg3         ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg3         ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3          ;
; 6.933 ; 10.000       ; 3.067          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4          ;
; 6.933 ; 10.000       ; 3.067          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4          ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ADC_DCLKA'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Rise       ; ADC_DCLKA|combout                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Rise       ; ADC_DCLKA|combout                               ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|dataa   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|dataa   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|process_0~0|combout       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|process_0~0|combout       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Rise       ; this_read_adc_manager|process_0~0|datac         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Rise       ; this_read_adc_manager|process_0~0|datac         ;
; 17.223 ; 20.000       ; 2.777          ; Port Rate        ; ADC_DCLKA ; Rise       ; ADC_DCLKA                                       ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ADC_CLK'                                           ;
+--------+--------------+----------------+-----------+---------+------------+---------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target  ;
+--------+--------------+----------------+-----------+---------+------------+---------+
; 16.000 ; 20.000       ; 4.000          ; Port Rate ; ADC_CLK ; Rise       ; ADC_CLK ;
+--------+--------------+----------------+-----------+---------+------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK2'                                                                                                 ;
+--------+--------------+----------------+------------------+----------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+----------------------+------------+--------------------------------------------------------+
; 48.758 ; 50.000       ; 1.242          ; High Pulse Width ; MRAM_WRITE_DATA_CLK2 ; Rise       ; Read_adc_manager:this_read_adc_manager|MRAM_WRITE_DATA ;
; 48.758 ; 50.000       ; 1.242          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK2 ; Rise       ; Read_adc_manager:this_read_adc_manager|MRAM_WRITE_DATA ;
+--------+--------------+----------------+------------------+----------------------+------------+--------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK4'                                                                                          ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update|datain           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update|datain           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|combout   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|combout   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|datad     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|datad     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|datac   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|datac   ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; 7.398 ; 7.398 ; Rise       ; CLK             ;
;  ADC_BIT_A[0] ; CLK        ; 7.277 ; 7.277 ; Rise       ; CLK             ;
;  ADC_BIT_A[1] ; CLK        ; 7.336 ; 7.336 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; 7.338 ; 7.338 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; 7.282 ; 7.282 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; 7.262 ; 7.262 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; 7.266 ; 7.266 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; 7.398 ; 7.398 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; 7.239 ; 7.239 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; 6.763 ; 6.763 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; 6.815 ; 6.815 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; 4.369 ; 4.369 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; 8.219 ; 8.219 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; 7.216 ; 7.216 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; 7.239 ; 7.239 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; 7.175 ; 7.175 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; 7.528 ; 7.528 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; 7.567 ; 7.567 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; 7.834 ; 7.834 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; 8.068 ; 8.068 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; 7.878 ; 7.878 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; 8.136 ; 8.136 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; 8.103 ; 8.103 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; 8.019 ; 8.019 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; 7.456 ; 7.456 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; 8.219 ; 8.219 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; 7.250 ; 7.250 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; 7.446 ; 7.446 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; 7.429 ; 7.429 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; -6.497 ; -6.497 ; Rise       ; CLK             ;
;  ADC_BIT_A[0] ; CLK        ; -7.011 ; -7.011 ; Rise       ; CLK             ;
;  ADC_BIT_A[1] ; CLK        ; -7.070 ; -7.070 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; -7.072 ; -7.072 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; -7.016 ; -7.016 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; -6.996 ; -6.996 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; -7.000 ; -7.000 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; -7.132 ; -7.132 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; -6.973 ; -6.973 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; -6.497 ; -6.497 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; -6.549 ; -6.549 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; -3.523 ; -3.523 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; -6.909 ; -6.909 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; -6.950 ; -6.950 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; -6.973 ; -6.973 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; -6.909 ; -6.909 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; -7.262 ; -7.262 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; -7.301 ; -7.301 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; -7.568 ; -7.568 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; -7.802 ; -7.802 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; -7.612 ; -7.612 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; -7.870 ; -7.870 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; -7.837 ; -7.837 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; -7.753 ; -7.753 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; -7.190 ; -7.190 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; -7.953 ; -7.953 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; -6.984 ; -6.984 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; -7.180 ; -7.180 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; -7.163 ; -7.163 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 6.033  ; 6.033  ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 4.831  ; 4.831  ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 4.864  ; 4.864  ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 5.796  ; 5.796  ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 5.325  ; 5.325  ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 7.351  ; 7.351  ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 5.054  ; 5.054  ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 5.031  ; 5.031  ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 5.025  ; 5.025  ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 5.074  ; 5.074  ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 5.430  ; 5.430  ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 7.351  ; 7.351  ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 7.197  ; 7.197  ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 6.400  ; 6.400  ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 7.289  ; 7.289  ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 6.723  ; 6.723  ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 6.949  ; 6.949  ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 5.765  ; 5.765  ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 5.409  ; 5.409  ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 5.766  ; 5.766  ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 6.120  ; 6.120  ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 6.130  ; 6.130  ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 6.138  ; 6.138  ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 6.495  ; 6.495  ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 6.512  ; 6.512  ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 6.089  ; 6.089  ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 6.399  ; 6.399  ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 6.949  ; 6.949  ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 4.504  ; 4.504  ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 5.766  ; 5.766  ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 4.132  ; 4.132  ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 4.467  ; 4.467  ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 4.168  ; 4.168  ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 5.421  ; 5.421  ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 5.013  ; 5.013  ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 4.541  ; 4.541  ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 5.013  ; 5.013  ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 6.509  ; 6.509  ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 5.670  ; 5.670  ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 6.033  ; 6.033  ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 11.425 ; 11.425 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 6.033 ; 6.033 ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 4.831 ; 4.831 ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 4.864 ; 4.864 ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 5.796 ; 5.796 ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 5.325 ; 5.325 ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 5.025 ; 5.025 ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 5.054 ; 5.054 ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 5.031 ; 5.031 ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 5.025 ; 5.025 ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 5.074 ; 5.074 ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 5.430 ; 5.430 ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 7.351 ; 7.351 ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 7.197 ; 7.197 ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 6.400 ; 6.400 ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 7.289 ; 7.289 ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 6.723 ; 6.723 ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 4.132 ; 4.132 ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 5.765 ; 5.765 ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 5.409 ; 5.409 ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 5.766 ; 5.766 ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 6.120 ; 6.120 ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 6.130 ; 6.130 ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 6.138 ; 6.138 ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 6.495 ; 6.495 ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 6.512 ; 6.512 ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 6.089 ; 6.089 ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 6.399 ; 6.399 ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 6.949 ; 6.949 ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 4.504 ; 4.504 ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 5.766 ; 5.766 ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 4.132 ; 4.132 ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 4.467 ; 4.467 ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 4.168 ; 4.168 ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 5.421 ; 5.421 ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 5.013 ; 5.013 ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 4.541 ; 4.541 ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 5.013 ; 5.013 ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 6.509 ; 6.509 ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 5.670 ; 5.670 ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 6.033 ; 6.033 ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 9.529 ; 9.529 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 6.262 ;      ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 4.917 ;      ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 4.925 ;      ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 4.922 ;      ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 4.926 ;      ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 4.917 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 4.945 ;      ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 4.963 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 5.347 ;      ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 5.351 ;      ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 6.423 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 6.406 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 6.262 ;      ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 4.917 ;      ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 4.925 ;      ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 4.922 ;      ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 4.926 ;      ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 4.917 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 4.945 ;      ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 4.963 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 5.347 ;      ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 5.351 ;      ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 6.423 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 6.406 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 6.262     ;           ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 4.917     ;           ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 4.925     ;           ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 4.922     ;           ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 4.926     ;           ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 4.917     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 4.945     ;           ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 4.963     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 5.347     ;           ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 5.351     ;           ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 6.423     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 6.406     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 6.262     ;           ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 4.917     ;           ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 4.925     ;           ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 4.922     ;           ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 4.926     ;           ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 4.917     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 4.945     ;           ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 4.963     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 5.347     ;           ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 5.351     ;           ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 6.423     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 6.406     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------+
; Fast Model Setup Summary                        ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; CORR_BUFFER_UPDATE_CLK0 ; 2.054 ; 0.000         ;
; CLK                     ; 8.254 ; 0.000         ;
+-------------------------+-------+---------------+


+--------------------------------------------------+
; Fast Model Hold Summary                          ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLK                     ; -0.407 ; -1.047        ;
; CORR_BUFFER_UPDATE_CLK0 ; 0.238  ; 0.000         ;
+-------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------+
; Fast Model Minimum Pulse Width Summary           ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CORR_BUFFER_UPDATE_CLK0 ; 2.333  ; 0.000         ;
; PLL_CLK0                ; 2.333  ; 0.000         ;
; PLL_CLK2                ; 3.333  ; 0.000         ;
; CLK                     ; 7.873  ; 0.000         ;
; ADC_DCLKA               ; 10.000 ; 0.000         ;
; ADC_CLK                 ; 17.223 ; 0.000         ;
; MRAM_WRITE_DATA_CLK2    ; 49.000 ; 0.000         ;
; MRAM_WRITE_DATA_CLK4    ; 50.000 ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CORR_BUFFER_UPDATE_CLK0'                                                                                                                                                                       ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 2.054 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.557      ;
; 2.129 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.482      ;
; 2.130 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[0] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.481      ;
; 2.132 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.479      ;
; 2.135 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[1] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.476      ;
; 2.135 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.476      ;
; 2.136 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.475      ;
; 2.142 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; -4.087     ; 0.469      ;
; 6.142 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.556      ;
; 6.208 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.490      ;
; 6.212 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.486      ;
; 6.213 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.485      ;
; 6.214 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.484      ;
; 6.215 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.483      ;
; 6.217 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.481      ;
; 6.218 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.480      ;
; 6.218 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.480      ;
; 6.219 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.479      ;
; 6.219 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.479      ;
; 6.220 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.478      ;
; 6.220 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.478      ;
; 6.227 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.471      ;
; 6.227 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.471      ;
; 6.230 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.468      ;
; 6.297 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.401      ;
; 6.297 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.401      ;
; 6.303 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.395      ;
; 6.304 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.394      ;
; 6.304 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.394      ;
; 6.306 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.392      ;
; 6.307 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.391      ;
; 6.308 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 6.666        ; 0.000      ; 0.390      ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                                                   ; To Node                                                              ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; 8.254  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|read_counter[0]               ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.643      ;
; 8.304  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[7]              ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.121     ; 1.607      ;
; 8.304  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[6]              ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.121     ; 1.607      ;
; 8.304  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[5]              ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.121     ; 1.607      ;
; 8.304  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[4]              ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.121     ; 1.607      ;
; 8.304  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3]              ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.121     ; 1.607      ;
; 8.304  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2]              ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.121     ; 1.607      ;
; 8.304  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9]              ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.121     ; 1.607      ;
; 8.304  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[1]              ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.121     ; 1.607      ;
; 8.304  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[8]              ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.121     ; 1.607      ;
; 8.304  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[0]              ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.121     ; 1.607      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[0]            ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[1]            ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[2]            ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[3]            ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[4]            ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[5]            ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[6]            ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[7]            ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[8]            ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.325  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|address_counter[9]            ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.572      ;
; 8.359  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|last_state                    ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.538      ;
; 8.364  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|read_counter[2]               ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.533      ;
; 8.365  ; ADC_DCLKA                                                                                                                                                                                                                   ; Read_adc_manager:this_read_adc_manager|read_counter[1]               ; ADC_DCLKA            ; CLK         ; 10.000       ; -0.135     ; 1.532      ;
; 10.149 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.idle                 ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 10.000       ; 4.865      ; 4.748      ;
; 10.251 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.writing              ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 10.000       ; 4.865      ; 4.646      ;
; 10.287 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                                                ; MRAM_Controller:this_mram_controller|curr_state.reading              ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 10.000       ; 4.865      ; 4.610      ;
; 16.376 ; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                                                             ; MRAM_Controller:this_mram_controller|curr_state.idle                 ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 3.657      ;
; 16.431 ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                                             ; MRAM_Controller:this_mram_controller|curr_state.idle                 ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 3.602      ;
; 16.432 ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                                                             ; MRAM_Controller:this_mram_controller|curr_state.idle                 ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 3.601      ;
; 16.469 ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                                             ; MRAM_Controller:this_mram_controller|curr_state.idle                 ; CLK                  ; CLK         ; 20.000       ; 0.001      ; 3.564      ;
; 16.594 ; MRAM_Controller:this_mram_controller|curr_state.reading                                                                                                                                                                     ; MRAM_Controller:this_mram_controller|curr_state.idle                 ; CLK                  ; CLK         ; 20.000       ; 0.000      ; 3.438      ;
; 16.609 ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                                                     ; MRAM_Controller:this_mram_controller|curr_state.idle                 ; CLK                  ; CLK         ; 20.000       ; 0.000      ; 3.423      ;
; 16.829 ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                                        ; MRAM_Controller:this_mram_controller|curr_state.idle                 ; CLK                  ; CLK         ; 20.000       ; 0.000      ; 3.203      ;
; 16.958 ; Write_out_mram_manager:this_write_out_mram_manager|MRAM_READ_DATA                                                                                                                                                           ; MRAM_Controller:this_mram_controller|curr_state.idle                 ; CLK                  ; CLK         ; 20.000       ; 0.000      ; 3.074      ;
; 17.411 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[0]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.554      ;
; 17.411 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[0]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.554      ;
; 17.411 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[0]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.554      ;
; 17.411 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg3         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[0]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.554      ;
; 17.422 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[7]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.543      ;
; 17.422 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[7]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.543      ;
; 17.422 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[7]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.543      ;
; 17.422 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg3         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[7]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.543      ;
; 17.425 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[3]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.540      ;
; 17.425 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[3]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.540      ;
; 17.425 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[3]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.540      ;
; 17.425 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg3         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[3]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.540      ;
; 17.490 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[2]     ; CLK                  ; CLK         ; 20.000       ; -0.070     ; 2.472      ;
; 17.490 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[0]  ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.477      ;
; 17.490 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[2]     ; CLK                  ; CLK         ; 20.000       ; -0.070     ; 2.472      ;
; 17.490 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[2]     ; CLK                  ; CLK         ; 20.000       ; -0.070     ; 2.472      ;
; 17.490 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg3         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[2]     ; CLK                  ; CLK         ; 20.000       ; -0.070     ; 2.472      ;
; 17.490 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[0]  ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.477      ;
; 17.490 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[0]  ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.477      ;
; 17.490 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[0]  ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.477      ;
; 17.491 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[6]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.474      ;
; 17.491 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[6]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.474      ;
; 17.491 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[6]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.474      ;
; 17.491 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg3         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[6]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.474      ;
; 17.493 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[1]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.472      ;
; 17.493 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[1]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.472      ;
; 17.493 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[1]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.472      ;
; 17.493 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg3         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[1]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.472      ;
; 17.501 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[5]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.464      ;
; 17.501 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[5]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.464      ;
; 17.501 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[5]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.464      ;
; 17.501 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg3         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[5]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.464      ;
; 17.502 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read    ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.465      ;
; 17.502 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[15] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.465      ;
; 17.502 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read    ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.465      ;
; 17.502 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read    ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.465      ;
; 17.502 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read    ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.465      ;
; 17.502 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[15] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.465      ;
; 17.502 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[15] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.465      ;
; 17.502 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[15] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.465      ;
; 17.512 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[14] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.455      ;
; 17.512 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[14] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.455      ;
; 17.512 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[14] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.455      ;
; 17.512 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[14] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.455      ;
; 17.518 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[5]  ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.449      ;
; 17.518 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[5]  ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.449      ;
; 17.518 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[5]  ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.449      ;
; 17.518 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[5]  ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.449      ;
; 17.521 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[4]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.444      ;
; 17.521 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[4]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.444      ;
; 17.521 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[4]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.444      ;
; 17.521 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg3         ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_send[4]     ; CLK                  ; CLK         ; 20.000       ; -0.067     ; 2.444      ;
; 17.523 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[10] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.444      ;
; 17.523 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[10] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.444      ;
; 17.523 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[10] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.444      ;
; 17.523 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[10] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.444      ;
; 17.524 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[12] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.443      ;
; 17.524 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[12] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.443      ;
; 17.524 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[12] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.443      ;
; 17.524 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[12] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.443      ;
; 17.539 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[11] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.428      ;
; 17.539 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[13] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.428      ;
; 17.539 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[11] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.428      ;
; 17.539 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[11] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.428      ;
; 17.539 ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[11] ; CLK                  ; CLK         ; 20.000       ; -0.065     ; 2.428      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                                           ; To Node                                                                                                                                                                                                                     ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+
; -0.407 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                        ; MRAM_Controller:this_mram_controller|curr_state.reading                                                                                                                                                                     ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 0.000        ; 4.865      ; 4.610      ;
; -0.371 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                        ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                                                     ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 0.000        ; 4.865      ; 4.646      ;
; -0.269 ; this_read_adc_manager|MRAM_WRITE_DATA|regout                                                                                                                                                        ; MRAM_Controller:this_mram_controller|curr_state.idle                                                                                                                                                                        ; MRAM_WRITE_DATA_CLK4 ; CLK         ; 0.000        ; 4.865      ; 4.748      ;
; 0.215  ; UART_Controller:UART_Controller_1|next_state.reading_fifo1                                                                                                                                          ; UART_Controller:UART_Controller_1|next_state.reading_fifo1                                                                                                                                                                  ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Read_adc_manager:this_read_adc_manager|read_counter[2]                                                                                                                                              ; Read_adc_manager:this_read_adc_manager|read_counter[2]                                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                              ; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                              ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|config_command_counter[0]                                                                                                                                          ; Setup_manager:this_setup_manager|config_command_counter[0]                                                                                                                                                                  ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; STATE_MANAGER:this_state_manager|curr_state.setup                                                                                                                                                   ; STATE_MANAGER:this_state_manager|curr_state.setup                                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                                     ; MRAM_Controller:this_mram_controller|counter[0]                                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                                     ; MRAM_Controller:this_mram_controller|counter[1]                                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                     ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                     ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                             ; MRAM_Controller:this_mram_controller|curr_state.writing                                                                                                                                                                     ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                        ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                                                ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Write_out_mram_manager:this_write_out_mram_manager|getting_data                                                                                                                                     ; Write_out_mram_manager:this_write_out_mram_manager|getting_data                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Write_out_mram_manager:this_write_out_mram_manager|msb                                                                                                                                              ; Write_out_mram_manager:this_write_out_mram_manager|msb                                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; STATE_MANAGER:this_state_manager|curr_state.wait_1                                                                                                                                                  ; STATE_MANAGER:this_state_manager|curr_state.wait_1                                                                                                                                                                          ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; STATE_MANAGER:this_state_manager|curr_state.write_out_mram                                                                                                                                          ; STATE_MANAGER:this_state_manager|curr_state.write_out_mram                                                                                                                                                                  ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_full                                 ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                         ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                            ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                                    ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                                                                                                                                          ; UART_Controller:UART_Controller_1|next_state.reading_fifo2                                                                                                                                                                  ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                                   ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                            ; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                                                    ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[0]                                                                                                                                   ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[0]                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[1]                                                                                                                                   ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[1]                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[2]                                                                                                                                   ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[2]                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[3]                                                                                                                                   ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|data_index[3]                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start                                                                                                                             ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start                                                                                                                                                     ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|sclk                                                                                                                                      ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|sclk                                                                                                                                                              ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[4]                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[4]                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[0]                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[0]                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[1]                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[1]                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[2]                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[2]                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[3]                                                                                                                              ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|bits_sent[3]                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SEND_DONE                                                                                                                                 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|SEND_DONE                                                                                                                                                         ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|curr_state.transmiting                                                                                                                                            ; SPI_Controller:adc_spi_controller|curr_state.transmiting                                                                                                                                                                    ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                                  ; SPI_Controller:adc_spi_controller|curr_state.cs_up                                                                                                                                                                          ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|fifo_rdreq                                                                                                                                                        ; SPI_Controller:adc_spi_controller|fifo_rdreq                                                                                                                                                                                ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|SPI_send_irq                                                                                                                                                       ; Setup_manager:this_setup_manager|SPI_send_irq                                                                                                                                                                               ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full                         ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_full                                                 ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                    ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                            ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|curr_state.idle                                                                                                                                                   ; SPI_Controller:adc_spi_controller|curr_state.idle                                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|tx_send_irq                                                                                                                                                       ; SPI_Controller:adc_spi_controller|tx_send_irq                                                                                                                                                                               ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|SPI_send_data[15]                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[15]                                                                                                                                                                          ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|SPI_send_data[11]                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[11]                                                                                                                                                                          ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|SPI_send_data[10]                                                                                                                                                  ; Setup_manager:this_setup_manager|SPI_send_data[10]                                                                                                                                                                          ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|SPI_send_data[4]                                                                                                                                                   ; Setup_manager:this_setup_manager|SPI_send_data[4]                                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|SPI_send_data[0]                                                                                                                                                   ; Setup_manager:this_setup_manager|SPI_send_data[0]                                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Setup_manager:this_setup_manager|ADC_SYNC                                                                                                                                                           ; Setup_manager:this_setup_manager|ADC_SYNC                                                                                                                                                                                   ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_CS                                                                                                                                                            ; SPI_Controller:adc_spi_controller|SPI_CS                                                                                                                                                                                    ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|MRAM_OUTPUT_EN                                                                                                                                                 ; MRAM_Controller:this_mram_controller|MRAM_OUTPUT_EN                                                                                                                                                                         ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|MRAM_EN                                                                                                                                                        ; MRAM_Controller:this_mram_controller|MRAM_EN                                                                                                                                                                                ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|MRAM_WRITE_EN                                                                                                                                                  ; MRAM_Controller:this_mram_controller|MRAM_WRITE_EN                                                                                                                                                                          ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MRAM_Controller:this_mram_controller|MRAM_LOWER_EN                                                                                                                                                  ; MRAM_Controller:this_mram_controller|MRAM_LOWER_EN                                                                                                                                                                          ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read                                                                                                                                   ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|is_read                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.237  ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3]                                                                                                                                             ; MRAM_Controller:this_mram_controller|MRAM_D[3]~reg0                                                                                                                                                                         ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[9]                                                                                                                                             ; MRAM_Controller:this_mram_controller|MRAM_D[9]~reg0                                                                                                                                                                         ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238  ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2]                                                                                                                                             ; MRAM_Controller:this_mram_controller|MRAM_D[2]~reg0                                                                                                                                                                         ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.390      ;
; 0.240  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                        ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                                                ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[4]                                                                                                                            ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|clk_counter[4]                                                                                                                                                    ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; Read_adc_manager:this_read_adc_manager|read_counter[0]                                                                                                                                              ; Read_adc_manager:this_read_adc_manager|read_counter[1]                                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.243  ; Read_adc_manager:this_read_adc_manager|address_counter[9]                                                                                                                                           ; Read_adc_manager:this_read_adc_manager|address_counter[9]                                                                                                                                                                   ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; Setup_manager:this_setup_manager|config_command_counter[16]                                                                                                                                         ; Setup_manager:this_setup_manager|config_command_counter[16]                                                                                                                                                                 ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; STATE_MANAGER:this_state_manager|counter[31]                                                                                                                                                        ; STATE_MANAGER:this_state_manager|counter[31]                                                                                                                                                                                ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; SPI_Controller:adc_spi_controller|curr_state.idle                                                                                                                                                   ; SPI_Controller:adc_spi_controller|curr_state.reading_fifo                                                                                                                                                                   ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[1]                                                                                                                                 ; SPI_Controller:adc_spi_controller|SPI_TX:spi_tx_component|tx_buf[2]                                                                                                                                                         ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.245  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.start                                                                                                                             ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.247  ; Write_out_mram_manager:this_write_out_mram_manager|address_counter[9]                                                                                                                               ; Write_out_mram_manager:this_write_out_mram_manager|address_counter[9]                                                                                                                                                       ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.251  ; UART_Controller:UART_Controller_1|next_state.reading_fifo1                                                                                                                                          ; UART_Controller:UART_Controller_1|curr_state.reading_fifo1                                                                                                                                                                  ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.403      ;
; 0.251  ; UART_Controller:UART_Controller_1|next_state.idle                                                                                                                                                   ; UART_Controller:UART_Controller_1|curr_state.idle                                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.403      ;
; 0.253  ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                        ; Write_out_mram_manager:this_write_out_mram_manager|UART_DATA_IRQ                                                                                                                                                            ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.405      ;
; 0.253  ; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                            ; UART_Controller:UART_Controller_1|curr_state.transmiting                                                                                                                                                                    ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.405      ;
; 0.256  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3]         ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3]                                 ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.408      ;
; 0.257  ; Write_out_mram_manager:this_write_out_mram_manager|have_data                                                                                                                                        ; Write_out_mram_manager:this_write_out_mram_manager|getting_data                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.409      ;
; 0.259  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|TX_BUSY                                                                                                                                         ; UART_Controller:UART_Controller_1|next_state.transmiting                                                                                                                                                                    ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.411      ;
; 0.263  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.data                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.stop                                                                                                                                                      ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.415      ;
; 0.264  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3] ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3]                         ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.416      ;
; 0.268  ; MRAM_Controller:this_mram_controller|counter[2]                                                                                                                                                     ; MRAM_Controller:this_mram_controller|counter[3]                                                                                                                                                                             ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.420      ;
; 0.273  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                    ; SPI_Controller:adc_spi_controller|curr_state.idle                                                                                                                                                                           ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.425      ;
; 0.274  ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|tx_curr_state.idle                                                                                                                              ; UART_Controller:UART_Controller_1|UART_TX:uart_tx_1|counter[4]                                                                                                                                                              ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.426      ;
; 0.274  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                    ; SPI_Controller:adc_spi_controller|fifo_rdreq                                                                                                                                                                                ; CLK                  ; CLK         ; 0.000        ; 0.000      ; 0.426      ;
; 0.285  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|safe_q[2]                                      ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg2         ; CLK                  ; CLK         ; 0.000        ; 0.059      ; 0.482      ;
; 0.286  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|safe_q[1]                                      ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg1         ; CLK                  ; CLK         ; 0.000        ; 0.059      ; 0.483      ;
; 0.286  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[2]                              ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg2 ; CLK                  ; CLK         ; 0.000        ; 0.058      ; 0.482      ;
; 0.286  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[1]                              ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg1 ; CLK                  ; CLK         ; 0.000        ; 0.058      ; 0.482      ;
; 0.286  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[0]                              ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg0 ; CLK                  ; CLK         ; 0.000        ; 0.058      ; 0.482      ;
; 0.286  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[0]                        ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ; CLK                  ; CLK         ; 0.000        ; 0.062      ; 0.486      ;
; 0.287  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                                ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg3         ; CLK                  ; CLK         ; 0.000        ; 0.063      ; 0.488      ;
; 0.288  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|safe_q[0]                                      ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0         ; CLK                  ; CLK         ; 0.000        ; 0.059      ; 0.485      ;
; 0.289  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[2]                                ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg2         ; CLK                  ; CLK         ; 0.000        ; 0.063      ; 0.490      ;
; 0.290  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[1]                                ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg1         ; CLK                  ; CLK         ; 0.000        ; 0.063      ; 0.491      ;
; 0.290  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:rd_ptr_count|safe_q[0]                                ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~portb_address_reg0         ; CLK                  ; CLK         ; 0.000        ; 0.063      ; 0.491      ;
; 0.292  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:wr_ptr|safe_q[3]                              ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg3 ; CLK                  ; CLK         ; 0.000        ; 0.058      ; 0.488      ;
; 0.292  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                        ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ; CLK                  ; CLK         ; 0.000        ; 0.062      ; 0.492      ;
; 0.292  ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|cntr_djb:rd_ptr_count|safe_q[2]                        ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ; CLK                  ; CLK         ; 0.000        ; 0.062      ; 0.492      ;
; 0.294  ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|cntr_djb:wr_ptr|safe_q[3]                                      ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg3         ; CLK                  ; CLK         ; 0.000        ; 0.059      ; 0.491      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CORR_BUFFER_UPDATE_CLK0'                                                                                                                                                                        ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.238 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.392      ;
; 0.242 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.395      ;
; 0.249 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.401      ;
; 0.316 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.468      ;
; 0.319 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.471      ;
; 0.326 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[3] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.486      ;
; 0.338 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.490      ;
; 0.404 ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1]      ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2] ; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; 0.000      ; 0.556      ;
; 4.404 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[7] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -4.087     ; 0.469      ;
; 4.410 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[6] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -4.087     ; 0.475      ;
; 4.411 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[1] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -4.087     ; 0.476      ;
; 4.411 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[4] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -4.087     ; 0.476      ;
; 4.414 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[5] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -4.087     ; 0.479      ;
; 4.416 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[0] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -4.087     ; 0.481      ;
; 4.417 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[3] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -4.087     ; 0.482      ;
; 4.492 ; Read_adc_manager:this_read_adc_manager|MRAM_DATA_OUT[2] ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 0.000        ; -4.087     ; 0.557      ;
+-------+---------------------------------------------------------+----------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CORR_BUFFER_UPDATE_CLK0'                                                                                            ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                             ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------------------+
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[0] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[1] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[2] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_0[3] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[0] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[1] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[2] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_1[3] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[0] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[1] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[2] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_2[3] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[0] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[1] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[2] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_3[3] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[0] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[1] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[2] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[3] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_4[3] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[0] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[1] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[2] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[3] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_5[3] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[0] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[1] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[2] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[3] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_6[3] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[0] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[1] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[2] ;
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[3] ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|Corr_Buffer:buff|buffer_7[3] ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_0[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_1[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_2[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[2]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_3[3]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_4[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_4[0]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_4[1]|clk                   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; CORR_BUFFER_UPDATE_CLK0 ; Rise       ; Corr_Main_1|buff|buffer_4[1]|clk                   ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_CLK0'                                                                                  ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+
; 2.333 ; 3.333        ; 1.000          ; High Pulse Width ; PLL_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|corr_buffer_update ;
; 2.333 ; 3.333        ; 1.000          ; Low Pulse Width  ; PLL_CLK0 ; Rise       ; Corr_Main:Corr_Main_1|corr_buffer_update ;
+-------+--------------+----------------+------------------+----------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'PLL_CLK2'                                                                                         ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|inclk[0] ;
; 3.333 ; 3.333        ; 0.000          ; High Pulse Width ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|outclk   ;
; 3.333 ; 3.333        ; 0.000          ; Low Pulse Width  ; PLL_CLK2 ; Rise       ; Corr_Main_1|corr_buffer_update~clkctrl|outclk   ;
+-------+--------------+----------------+------------------+----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                                                                                                                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                                                                      ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg3  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg4  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg5  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg6  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg7  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg8  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_datain_reg9  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_we_reg       ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~porta_we_reg       ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg2 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a0~portb_address_reg3 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a10~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a10~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a11~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a11~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a12~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a12~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a13~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a13~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a14~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a14~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a15~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a15~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a1~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a1~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a2~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a2~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a3~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a3~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a4~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a4~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a5~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a5~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a6~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a6~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a7~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a7~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a8~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a8~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a9~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; SPI_Controller:adc_spi_controller|wizard_spi_fifo:spi_fifo_component|scfifo:scfifo_component|scfifo_3c21:auto_generated|a_dpfifo_ai21:dpfifo|dpram_bv01:FIFOram|altsyncram_0vj1:altsyncram1|ram_block2a9~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg0         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg1         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg1         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg2         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg2         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg3         ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_address_reg3         ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg0          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg1          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg2          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg3          ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4          ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; CLK   ; Rise       ; UART_Controller:UART_Controller_1|UART_FIFO_wizard:uart_fifo|scfifo:scfifo_component|scfifo_ka21:auto_generated|a_dpfifo_rg21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0~porta_datain_reg4          ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ADC_DCLKA'                                                                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Rise       ; ADC_DCLKA|combout                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Rise       ; ADC_DCLKA|combout                               ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|dataa   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|MRAM_WRITE_DATA~0|dataa   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Fall       ; this_read_adc_manager|process_0~0|combout       ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Fall       ; this_read_adc_manager|process_0~0|combout       ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; ADC_DCLKA ; Rise       ; this_read_adc_manager|process_0~0|datac         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; ADC_DCLKA ; Rise       ; this_read_adc_manager|process_0~0|datac         ;
; 17.778 ; 20.000       ; 2.222          ; Port Rate        ; ADC_DCLKA ; Rise       ; ADC_DCLKA                                       ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ADC_CLK'                                           ;
+--------+--------------+----------------+-----------+---------+------------+---------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock   ; Clock Edge ; Target  ;
+--------+--------------+----------------+-----------+---------+------------+---------+
; 17.223 ; 20.000       ; 2.777          ; Port Rate ; ADC_CLK ; Rise       ; ADC_CLK ;
+--------+--------------+----------------+-----------+---------+------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK2'                                                                                                 ;
+--------+--------------+----------------+------------------+----------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+----------------------+------------+--------------------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK2 ; Rise       ; Read_adc_manager:this_read_adc_manager|MRAM_WRITE_DATA ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK2 ; Rise       ; Read_adc_manager:this_read_adc_manager|MRAM_WRITE_DATA ;
+--------+--------------+----------------+------------------+----------------------+------------+--------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'MRAM_WRITE_DATA_CLK4'                                                                                          ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------------------------+
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update|datain           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update|datain           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|combout   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|combout   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|datad     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; Corr_Main_1|corr_buffer_update~feeder|datad     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA|datain    ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|combout ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|datac   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; MRAM_WRITE_DATA_CLK4 ; Rise       ; this_read_adc_manager|MRAM_WRITE_DATA~0|datac   ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; 3.770 ; 3.770 ; Rise       ; CLK             ;
;  ADC_BIT_A[0] ; CLK        ; 3.664 ; 3.664 ; Rise       ; CLK             ;
;  ADC_BIT_A[1] ; CLK        ; 3.704 ; 3.704 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; 3.707 ; 3.707 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; 3.673 ; 3.673 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; 3.690 ; 3.690 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; 3.697 ; 3.697 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; 3.770 ; 3.770 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; 3.533 ; 3.533 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; 3.528 ; 3.528 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; 1.746 ; 1.746 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; 4.101 ; 4.101 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; 3.621 ; 3.621 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; 3.632 ; 3.632 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; 3.603 ; 3.603 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; 3.701 ; 3.701 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; 3.721 ; 3.721 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; 3.831 ; 3.831 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; 3.975 ; 3.975 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; 3.916 ; 3.916 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; 4.030 ; 4.030 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; 4.008 ; 4.008 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; 4.012 ; 4.012 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; 3.773 ; 3.773 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; 4.101 ; 4.101 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; 3.672 ; 3.672 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; 3.765 ; 3.765 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; 3.745 ; 3.745 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; -3.408 ; -3.408 ; Rise       ; CLK             ;
;  ADC_BIT_A[0] ; CLK        ; -3.544 ; -3.544 ; Rise       ; CLK             ;
;  ADC_BIT_A[1] ; CLK        ; -3.584 ; -3.584 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; -3.587 ; -3.587 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; -3.553 ; -3.553 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; -3.570 ; -3.570 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; -3.577 ; -3.577 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; -3.650 ; -3.650 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; -3.556 ; -3.556 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; -3.413 ; -3.413 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; -3.408 ; -3.408 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; -1.515 ; -1.515 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; -3.483 ; -3.483 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; -3.501 ; -3.501 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; -3.512 ; -3.512 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; -3.483 ; -3.483 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; -3.581 ; -3.581 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; -3.601 ; -3.601 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; -3.711 ; -3.711 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; -3.855 ; -3.855 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; -3.796 ; -3.796 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; -3.910 ; -3.910 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; -3.888 ; -3.888 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; -3.892 ; -3.892 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; -3.653 ; -3.653 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; -3.981 ; -3.981 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; -3.552 ; -3.552 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; -3.645 ; -3.645 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; -3.625 ; -3.625 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                           ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 2.661 ; 2.661 ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 1.876 ; 1.876 ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 1.898 ; 1.898 ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 2.212 ; 2.212 ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 2.118 ; 2.118 ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 2.770 ; 2.770 ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 2.049 ; 2.049 ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 2.033 ; 2.033 ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 2.030 ; 2.030 ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 2.058 ; 2.058 ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 2.165 ; 2.165 ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 2.770 ; 2.770 ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 2.689 ; 2.689 ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 2.502 ; 2.502 ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 2.738 ; 2.738 ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 2.586 ; 2.586 ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 2.604 ; 2.604 ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 2.264 ; 2.264 ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 2.159 ; 2.159 ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 2.264 ; 2.264 ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 2.367 ; 2.367 ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 2.372 ; 2.372 ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 2.377 ; 2.377 ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 2.488 ; 2.488 ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 2.498 ; 2.498 ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 2.361 ; 2.361 ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 2.514 ; 2.514 ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 2.604 ; 2.604 ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 1.793 ; 1.793 ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 2.277 ; 2.277 ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 1.679 ; 1.679 ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 1.770 ; 1.770 ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 1.694 ; 1.694 ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 2.156 ; 2.156 ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 2.005 ; 2.005 ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 1.809 ; 1.809 ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 2.005 ; 2.005 ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 2.487 ; 2.487 ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 2.256 ; 2.256 ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 2.661 ; 2.661 ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 4.487 ; 4.487 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 2.661 ; 2.661 ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 1.876 ; 1.876 ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 1.898 ; 1.898 ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 2.212 ; 2.212 ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 2.118 ; 2.118 ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 2.030 ; 2.030 ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 2.049 ; 2.049 ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 2.033 ; 2.033 ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 2.030 ; 2.030 ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 2.058 ; 2.058 ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 2.165 ; 2.165 ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 2.770 ; 2.770 ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 2.689 ; 2.689 ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 2.502 ; 2.502 ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 2.738 ; 2.738 ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 2.586 ; 2.586 ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 1.679 ; 1.679 ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 2.264 ; 2.264 ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 2.159 ; 2.159 ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 2.264 ; 2.264 ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 2.367 ; 2.367 ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 2.372 ; 2.372 ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 2.377 ; 2.377 ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 2.488 ; 2.488 ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 2.498 ; 2.498 ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 2.361 ; 2.361 ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 2.514 ; 2.514 ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 2.604 ; 2.604 ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 1.793 ; 1.793 ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 2.277 ; 2.277 ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 1.679 ; 1.679 ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 1.770 ; 1.770 ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 1.694 ; 1.694 ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 2.156 ; 2.156 ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 2.005 ; 2.005 ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 1.809 ; 1.809 ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 2.005 ; 2.005 ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 2.487 ; 2.487 ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 2.256 ; 2.256 ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 2.661 ; 2.661 ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 3.984 ; 3.984 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 2.298 ;      ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 1.980 ;      ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 1.990 ;      ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 1.988 ;      ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 1.990 ;      ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 1.980 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 1.991 ;      ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 2.008 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 2.135 ;      ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 2.136 ;      ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 2.453 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 2.444 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 2.298 ;      ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 1.980 ;      ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 1.990 ;      ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 1.988 ;      ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 1.990 ;      ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 1.980 ;      ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 1.991 ;      ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 2.008 ;      ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 2.135 ;      ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 2.136 ;      ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 2.453 ;      ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 2.444 ;      ; Rise       ; CLK             ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 2.298     ;           ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 1.980     ;           ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 1.990     ;           ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 1.988     ;           ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 1.990     ;           ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 1.980     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 1.991     ;           ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 2.008     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 2.135     ;           ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 2.136     ;           ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 2.453     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 2.444     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; ADC_SPI_SDIN ; CLK        ; 2.298     ;           ; Rise       ; CLK             ;
; MRAM_D[*]    ; CLK        ; 1.980     ;           ; Rise       ; CLK             ;
;  MRAM_D[0]   ; CLK        ; 1.990     ;           ; Rise       ; CLK             ;
;  MRAM_D[1]   ; CLK        ; 1.988     ;           ; Rise       ; CLK             ;
;  MRAM_D[2]   ; CLK        ; 1.990     ;           ; Rise       ; CLK             ;
;  MRAM_D[3]   ; CLK        ; 1.980     ;           ; Rise       ; CLK             ;
;  MRAM_D[4]   ; CLK        ; 1.991     ;           ; Rise       ; CLK             ;
;  MRAM_D[5]   ; CLK        ; 2.008     ;           ; Rise       ; CLK             ;
;  MRAM_D[6]   ; CLK        ; 2.135     ;           ; Rise       ; CLK             ;
;  MRAM_D[7]   ; CLK        ; 2.136     ;           ; Rise       ; CLK             ;
;  MRAM_D[8]   ; CLK        ; 2.453     ;           ; Rise       ; CLK             ;
;  MRAM_D[9]   ; CLK        ; 2.444     ;           ; Rise       ; CLK             ;
+--------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                  ;
+--------------------------+-------+--------+----------+---------+---------------------+
; Clock                    ; Setup ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+-------+--------+----------+---------+---------------------+
; Worst-case Slack         ; 0.390 ; -0.407 ; N/A      ; N/A     ; 2.091               ;
;  ADC_CLK                 ; N/A   ; N/A    ; N/A      ; N/A     ; 16.000              ;
;  ADC_DCLKA               ; N/A   ; N/A    ; N/A      ; N/A     ; 10.000              ;
;  CLK                     ; 0.390 ; -0.407 ; N/A      ; N/A     ; 6.933               ;
;  CORR_BUFFER_UPDATE_CLK0 ; 1.613 ; 0.238  ; N/A      ; N/A     ; 2.091               ;
;  MRAM_WRITE_DATA_CLK2    ; N/A   ; N/A    ; N/A      ; N/A     ; 48.758              ;
;  MRAM_WRITE_DATA_CLK4    ; N/A   ; N/A    ; N/A      ; N/A     ; 50.000              ;
;  PLL_CLK0                ; N/A   ; N/A    ; N/A      ; N/A     ; 2.091               ;
;  PLL_CLK2                ; N/A   ; N/A    ; N/A      ; N/A     ; 3.333               ;
; Design-wide TNS          ; 0.0   ; -1.047 ; 0.0      ; 0.0     ; 0.0                 ;
;  ADC_CLK                 ; N/A   ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  ADC_DCLKA               ; N/A   ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  CLK                     ; 0.000 ; -1.047 ; N/A      ; N/A     ; 0.000               ;
;  CORR_BUFFER_UPDATE_CLK0 ; 0.000 ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  MRAM_WRITE_DATA_CLK2    ; N/A   ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  MRAM_WRITE_DATA_CLK4    ; N/A   ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  PLL_CLK0                ; N/A   ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  PLL_CLK2                ; N/A   ; N/A    ; N/A      ; N/A     ; 0.000               ;
+--------------------------+-------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; 7.398 ; 7.398 ; Rise       ; CLK             ;
;  ADC_BIT_A[0] ; CLK        ; 7.277 ; 7.277 ; Rise       ; CLK             ;
;  ADC_BIT_A[1] ; CLK        ; 7.336 ; 7.336 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; 7.338 ; 7.338 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; 7.282 ; 7.282 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; 7.262 ; 7.262 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; 7.266 ; 7.266 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; 7.398 ; 7.398 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; 7.239 ; 7.239 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; 6.763 ; 6.763 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; 6.815 ; 6.815 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; 4.369 ; 4.369 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; 8.219 ; 8.219 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; 7.216 ; 7.216 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; 7.239 ; 7.239 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; 7.175 ; 7.175 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; 7.528 ; 7.528 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; 7.567 ; 7.567 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; 7.834 ; 7.834 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; 8.068 ; 8.068 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; 7.878 ; 7.878 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; 8.136 ; 8.136 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; 8.103 ; 8.103 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; 8.019 ; 8.019 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; 7.456 ; 7.456 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; 8.219 ; 8.219 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; 7.250 ; 7.250 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; 7.446 ; 7.446 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; 7.429 ; 7.429 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; ADC_BIT_A[*]  ; CLK        ; -3.408 ; -3.408 ; Rise       ; CLK             ;
;  ADC_BIT_A[0] ; CLK        ; -3.544 ; -3.544 ; Rise       ; CLK             ;
;  ADC_BIT_A[1] ; CLK        ; -3.584 ; -3.584 ; Rise       ; CLK             ;
;  ADC_BIT_A[2] ; CLK        ; -3.587 ; -3.587 ; Rise       ; CLK             ;
;  ADC_BIT_A[3] ; CLK        ; -3.553 ; -3.553 ; Rise       ; CLK             ;
;  ADC_BIT_A[4] ; CLK        ; -3.570 ; -3.570 ; Rise       ; CLK             ;
;  ADC_BIT_A[5] ; CLK        ; -3.577 ; -3.577 ; Rise       ; CLK             ;
;  ADC_BIT_A[6] ; CLK        ; -3.650 ; -3.650 ; Rise       ; CLK             ;
;  ADC_BIT_A[7] ; CLK        ; -3.556 ; -3.556 ; Rise       ; CLK             ;
;  ADC_BIT_A[8] ; CLK        ; -3.413 ; -3.413 ; Rise       ; CLK             ;
;  ADC_BIT_A[9] ; CLK        ; -3.408 ; -3.408 ; Rise       ; CLK             ;
; ADC_DCLKA     ; CLK        ; -1.515 ; -1.515 ; Rise       ; CLK             ;
; MRAM_D[*]     ; CLK        ; -3.483 ; -3.483 ; Rise       ; CLK             ;
;  MRAM_D[0]    ; CLK        ; -3.501 ; -3.501 ; Rise       ; CLK             ;
;  MRAM_D[1]    ; CLK        ; -3.512 ; -3.512 ; Rise       ; CLK             ;
;  MRAM_D[2]    ; CLK        ; -3.483 ; -3.483 ; Rise       ; CLK             ;
;  MRAM_D[3]    ; CLK        ; -3.581 ; -3.581 ; Rise       ; CLK             ;
;  MRAM_D[4]    ; CLK        ; -3.601 ; -3.601 ; Rise       ; CLK             ;
;  MRAM_D[5]    ; CLK        ; -3.711 ; -3.711 ; Rise       ; CLK             ;
;  MRAM_D[6]    ; CLK        ; -3.855 ; -3.855 ; Rise       ; CLK             ;
;  MRAM_D[7]    ; CLK        ; -3.796 ; -3.796 ; Rise       ; CLK             ;
;  MRAM_D[8]    ; CLK        ; -3.910 ; -3.910 ; Rise       ; CLK             ;
;  MRAM_D[9]    ; CLK        ; -3.888 ; -3.888 ; Rise       ; CLK             ;
;  MRAM_D[10]   ; CLK        ; -3.892 ; -3.892 ; Rise       ; CLK             ;
;  MRAM_D[11]   ; CLK        ; -3.653 ; -3.653 ; Rise       ; CLK             ;
;  MRAM_D[12]   ; CLK        ; -3.981 ; -3.981 ; Rise       ; CLK             ;
;  MRAM_D[13]   ; CLK        ; -3.552 ; -3.552 ; Rise       ; CLK             ;
;  MRAM_D[14]   ; CLK        ; -3.645 ; -3.645 ; Rise       ; CLK             ;
;  MRAM_D[15]   ; CLK        ; -3.625 ; -3.625 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+--------+--------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 6.033  ; 6.033  ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 4.831  ; 4.831  ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 4.864  ; 4.864  ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 5.796  ; 5.796  ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 5.325  ; 5.325  ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 7.351  ; 7.351  ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 5.054  ; 5.054  ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 5.031  ; 5.031  ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 5.025  ; 5.025  ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 5.074  ; 5.074  ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 5.430  ; 5.430  ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 7.351  ; 7.351  ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 7.197  ; 7.197  ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 6.400  ; 6.400  ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 7.289  ; 7.289  ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 6.723  ; 6.723  ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 6.949  ; 6.949  ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 5.765  ; 5.765  ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 5.409  ; 5.409  ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 5.766  ; 5.766  ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 6.120  ; 6.120  ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 6.130  ; 6.130  ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 6.138  ; 6.138  ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 6.495  ; 6.495  ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 6.512  ; 6.512  ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 6.089  ; 6.089  ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 6.399  ; 6.399  ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 6.949  ; 6.949  ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 4.504  ; 4.504  ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 5.766  ; 5.766  ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 4.132  ; 4.132  ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 4.467  ; 4.467  ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 4.168  ; 4.168  ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 5.421  ; 5.421  ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 5.013  ; 5.013  ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 4.541  ; 4.541  ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 5.013  ; 5.013  ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 6.509  ; 6.509  ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 5.670  ; 5.670  ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 6.033  ; 6.033  ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 11.425 ; 11.425 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                   ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port      ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+----------------+-------------------------+-------+-------+------------+-------------------------+
; ADC_CLK        ; CLK                     ; 2.661 ; 2.661 ; Rise       ; CLK                     ;
; ADC_SPI_CS     ; CLK                     ; 1.876 ; 1.876 ; Rise       ; CLK                     ;
; ADC_SPI_SCLK   ; CLK                     ; 1.898 ; 1.898 ; Rise       ; CLK                     ;
; ADC_SPI_SDIN   ; CLK                     ; 2.212 ; 2.212 ; Rise       ; CLK                     ;
; ADC_SYNC       ; CLK                     ; 2.118 ; 2.118 ; Rise       ; CLK                     ;
; MRAM_A[*]      ; CLK                     ; 2.030 ; 2.030 ; Rise       ; CLK                     ;
;  MRAM_A[0]     ; CLK                     ; 2.049 ; 2.049 ; Rise       ; CLK                     ;
;  MRAM_A[1]     ; CLK                     ; 2.033 ; 2.033 ; Rise       ; CLK                     ;
;  MRAM_A[2]     ; CLK                     ; 2.030 ; 2.030 ; Rise       ; CLK                     ;
;  MRAM_A[3]     ; CLK                     ; 2.058 ; 2.058 ; Rise       ; CLK                     ;
;  MRAM_A[4]     ; CLK                     ; 2.165 ; 2.165 ; Rise       ; CLK                     ;
;  MRAM_A[5]     ; CLK                     ; 2.770 ; 2.770 ; Rise       ; CLK                     ;
;  MRAM_A[6]     ; CLK                     ; 2.689 ; 2.689 ; Rise       ; CLK                     ;
;  MRAM_A[7]     ; CLK                     ; 2.502 ; 2.502 ; Rise       ; CLK                     ;
;  MRAM_A[8]     ; CLK                     ; 2.738 ; 2.738 ; Rise       ; CLK                     ;
;  MRAM_A[9]     ; CLK                     ; 2.586 ; 2.586 ; Rise       ; CLK                     ;
; MRAM_D[*]      ; CLK                     ; 1.679 ; 1.679 ; Rise       ; CLK                     ;
;  MRAM_D[0]     ; CLK                     ; 2.264 ; 2.264 ; Rise       ; CLK                     ;
;  MRAM_D[1]     ; CLK                     ; 2.159 ; 2.159 ; Rise       ; CLK                     ;
;  MRAM_D[2]     ; CLK                     ; 2.264 ; 2.264 ; Rise       ; CLK                     ;
;  MRAM_D[3]     ; CLK                     ; 2.367 ; 2.367 ; Rise       ; CLK                     ;
;  MRAM_D[4]     ; CLK                     ; 2.372 ; 2.372 ; Rise       ; CLK                     ;
;  MRAM_D[5]     ; CLK                     ; 2.377 ; 2.377 ; Rise       ; CLK                     ;
;  MRAM_D[6]     ; CLK                     ; 2.488 ; 2.488 ; Rise       ; CLK                     ;
;  MRAM_D[7]     ; CLK                     ; 2.498 ; 2.498 ; Rise       ; CLK                     ;
;  MRAM_D[8]     ; CLK                     ; 2.361 ; 2.361 ; Rise       ; CLK                     ;
;  MRAM_D[9]     ; CLK                     ; 2.514 ; 2.514 ; Rise       ; CLK                     ;
;  MRAM_D[10]    ; CLK                     ; 2.604 ; 2.604 ; Rise       ; CLK                     ;
;  MRAM_D[11]    ; CLK                     ; 1.793 ; 1.793 ; Rise       ; CLK                     ;
;  MRAM_D[12]    ; CLK                     ; 2.277 ; 2.277 ; Rise       ; CLK                     ;
;  MRAM_D[13]    ; CLK                     ; 1.679 ; 1.679 ; Rise       ; CLK                     ;
;  MRAM_D[14]    ; CLK                     ; 1.770 ; 1.770 ; Rise       ; CLK                     ;
;  MRAM_D[15]    ; CLK                     ; 1.694 ; 1.694 ; Rise       ; CLK                     ;
; MRAM_EN        ; CLK                     ; 2.156 ; 2.156 ; Rise       ; CLK                     ;
; MRAM_LOWER_EN  ; CLK                     ; 2.005 ; 2.005 ; Rise       ; CLK                     ;
; MRAM_OUTPUT_EN ; CLK                     ; 1.809 ; 1.809 ; Rise       ; CLK                     ;
; MRAM_UPPER_EN  ; CLK                     ; 2.005 ; 2.005 ; Rise       ; CLK                     ;
; MRAM_WRITE_EN  ; CLK                     ; 2.487 ; 2.487 ; Rise       ; CLK                     ;
; UART_TX        ; CLK                     ; 2.256 ; 2.256 ; Rise       ; CLK                     ;
; ADC_CLK        ; CLK                     ; 2.661 ; 2.661 ; Fall       ; CLK                     ;
; SPI_CS         ; CORR_BUFFER_UPDATE_CLK0 ; 3.984 ; 3.984 ; Rise       ; CORR_BUFFER_UPDATE_CLK0 ;
+----------------+-------------------------+-------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; ADC_DCLKA               ; CLK                     ; 24       ; 24       ; 0        ; 0        ;
; CLK                     ; CLK                     ; 4280     ; 0        ; 0        ; 0        ;
; MRAM_WRITE_DATA_CLK4    ; CLK                     ; 3        ; 3        ; 0        ; 0        ;
; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 8        ; 0        ; 0        ; 0        ;
; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 24       ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; ADC_DCLKA               ; CLK                     ; 24       ; 24       ; 0        ; 0        ;
; CLK                     ; CLK                     ; 4280     ; 0        ; 0        ; 0        ;
; MRAM_WRITE_DATA_CLK4    ; CLK                     ; 3        ; 3        ; 0        ; 0        ;
; CLK                     ; CORR_BUFFER_UPDATE_CLK0 ; 8        ; 0        ; 0        ; 0        ;
; CORR_BUFFER_UPDATE_CLK0 ; CORR_BUFFER_UPDATE_CLK0 ; 24       ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 27    ; 27   ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 72    ; 72   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Apr 27 20:37:49 2023
Info: Command: quartus_sta Uni_Projektas -c Uni_Projektas
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Uni_Projektas.sdc'
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: this_read_adc_manager|MRAM_WRITE_DATA~0  from: dataa  to: combout
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pl|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 0.390
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.390         0.000 CLK 
    Info (332119):     1.613         0.000 CORR_BUFFER_UPDATE_CLK0 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 CLK 
    Info (332119):     0.736         0.000 CORR_BUFFER_UPDATE_CLK0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.091
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.091         0.000 CORR_BUFFER_UPDATE_CLK0 
    Info (332119):     2.091         0.000 PLL_CLK0 
    Info (332119):     3.333         0.000 PLL_CLK2 
    Info (332119):     6.933         0.000 CLK 
    Info (332119):    10.000         0.000 ADC_DCLKA 
    Info (332119):    16.000         0.000 ADC_CLK 
    Info (332119):    48.758         0.000 MRAM_WRITE_DATA_CLK2 
    Info (332119):    50.000         0.000 MRAM_WRITE_DATA_CLK4 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: this_read_adc_manager|MRAM_WRITE_DATA~0  from: dataa  to: combout
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: pl|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 2.054
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.054         0.000 CORR_BUFFER_UPDATE_CLK0 
    Info (332119):     8.254         0.000 CLK 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -0.407
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.407        -1.047 CLK 
    Info (332119):     0.238         0.000 CORR_BUFFER_UPDATE_CLK0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.333
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.333         0.000 CORR_BUFFER_UPDATE_CLK0 
    Info (332119):     2.333         0.000 PLL_CLK0 
    Info (332119):     3.333         0.000 PLL_CLK2 
    Info (332119):     7.873         0.000 CLK 
    Info (332119):    10.000         0.000 ADC_DCLKA 
    Info (332119):    17.223         0.000 ADC_CLK 
    Info (332119):    49.000         0.000 MRAM_WRITE_DATA_CLK2 
    Info (332119):    50.000         0.000 MRAM_WRITE_DATA_CLK4 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4543 megabytes
    Info: Processing ended: Thu Apr 27 20:37:50 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


