Classic Timing Analyzer report for DigitalScanning2
Tue May 10 16:35:22 2016
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                        ;
+------------------------------+-------+---------------+----------------------------------+---------------+---------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From          ; To            ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+---------------+---------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 2.865 ns                         ; reset         ; diout[6]~reg0 ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 10.336 ns                        ; diout[1]~reg0 ; diout[1]      ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.130 ns                        ; reset         ; cat_tmp[3]    ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 167.03 MHz ( period = 5.987 ns ) ; count[0]      ; count2[0]     ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;               ;               ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+---------------+---------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM1270T144C5      ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                              ;
+-------+------------------------------------------------+------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From       ; To            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 167.03 MHz ( period = 5.987 ns )               ; count[0]   ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 5.278 ns                ;
; N/A   ; 167.03 MHz ( period = 5.987 ns )               ; count[0]   ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 5.278 ns                ;
; N/A   ; 167.03 MHz ( period = 5.987 ns )               ; count[0]   ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 5.278 ns                ;
; N/A   ; 167.03 MHz ( period = 5.987 ns )               ; count[0]   ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 5.278 ns                ;
; N/A   ; 168.15 MHz ( period = 5.947 ns )               ; count2[1]  ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 5.238 ns                ;
; N/A   ; 168.15 MHz ( period = 5.947 ns )               ; count2[1]  ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 5.238 ns                ;
; N/A   ; 168.15 MHz ( period = 5.947 ns )               ; count2[1]  ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 5.238 ns                ;
; N/A   ; 168.15 MHz ( period = 5.947 ns )               ; count2[1]  ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 5.238 ns                ;
; N/A   ; 169.00 MHz ( period = 5.917 ns )               ; count2[0]  ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 5.208 ns                ;
; N/A   ; 169.00 MHz ( period = 5.917 ns )               ; count2[0]  ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 5.208 ns                ;
; N/A   ; 169.00 MHz ( period = 5.917 ns )               ; count2[0]  ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 5.208 ns                ;
; N/A   ; 169.00 MHz ( period = 5.917 ns )               ; count2[0]  ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 5.208 ns                ;
; N/A   ; 174.06 MHz ( period = 5.745 ns )               ; tmp[0]     ; cat_tmp[5]    ; clk        ; clk      ; None                        ; None                      ; 5.036 ns                ;
; N/A   ; 174.58 MHz ( period = 5.728 ns )               ; count[1]   ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 5.019 ns                ;
; N/A   ; 174.58 MHz ( period = 5.728 ns )               ; count[1]   ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 5.019 ns                ;
; N/A   ; 174.58 MHz ( period = 5.728 ns )               ; count[1]   ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 5.019 ns                ;
; N/A   ; 174.58 MHz ( period = 5.728 ns )               ; count[1]   ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 5.019 ns                ;
; N/A   ; 176.90 MHz ( period = 5.653 ns )               ; count[2]   ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 4.944 ns                ;
; N/A   ; 176.90 MHz ( period = 5.653 ns )               ; count[2]   ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 4.944 ns                ;
; N/A   ; 176.90 MHz ( period = 5.653 ns )               ; count[2]   ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 4.944 ns                ;
; N/A   ; 176.90 MHz ( period = 5.653 ns )               ; count[2]   ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 4.944 ns                ;
; N/A   ; 177.56 MHz ( period = 5.632 ns )               ; count2[1]  ; cat[1]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.923 ns                ;
; N/A   ; 177.65 MHz ( period = 5.629 ns )               ; tmp[0]     ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 4.920 ns                ;
; N/A   ; 178.51 MHz ( period = 5.602 ns )               ; count2[0]  ; cat[1]~reg0   ; clk        ; clk      ; None                        ; None                      ; 4.893 ns                ;
; N/A   ; 179.76 MHz ( period = 5.563 ns )               ; tmp[2]     ; cat_tmp[5]    ; clk        ; clk      ; None                        ; None                      ; 4.854 ns                ;
; N/A   ; 181.62 MHz ( period = 5.506 ns )               ; tmp[0]     ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 4.797 ns                ;
; N/A   ; 183.59 MHz ( period = 5.447 ns )               ; tmp[2]     ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 4.738 ns                ;
; N/A   ; 183.62 MHz ( period = 5.446 ns )               ; tmpplus[0] ; diout[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.737 ns                ;
; N/A   ; 184.71 MHz ( period = 5.414 ns )               ; tmpplus[2] ; diout[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.705 ns                ;
; N/A   ; 185.77 MHz ( period = 5.383 ns )               ; tmp[0]     ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 4.674 ns                ;
; N/A   ; 186.92 MHz ( period = 5.350 ns )               ; tmpplus[1] ; diout[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.641 ns                ;
; N/A   ; 187.83 MHz ( period = 5.324 ns )               ; tmp[2]     ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 4.615 ns                ;
; N/A   ; 192.12 MHz ( period = 5.205 ns )               ; tmp[1]     ; cat_tmp[5]    ; clk        ; clk      ; None                        ; None                      ; 4.496 ns                ;
; N/A   ; 192.27 MHz ( period = 5.201 ns )               ; tmp[2]     ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 4.492 ns                ;
; N/A   ; 196.50 MHz ( period = 5.089 ns )               ; tmp[1]     ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 4.380 ns                ;
; N/A   ; 198.41 MHz ( period = 5.040 ns )               ; tmpplus[0] ; diout[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.331 ns                ;
; N/A   ; 198.93 MHz ( period = 5.027 ns )               ; tmp[0]     ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 4.318 ns                ;
; N/A   ; 199.68 MHz ( period = 5.008 ns )               ; tmpplus[2] ; diout[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.299 ns                ;
; N/A   ; 201.13 MHz ( period = 4.972 ns )               ; tmpplus[3] ; diout[6]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.263 ns                ;
; N/A   ; 201.37 MHz ( period = 4.966 ns )               ; tmp[1]     ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 4.257 ns                ;
; N/A   ; 201.73 MHz ( period = 4.957 ns )               ; count2[3]  ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 4.248 ns                ;
; N/A   ; 201.73 MHz ( period = 4.957 ns )               ; count2[3]  ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 4.248 ns                ;
; N/A   ; 201.73 MHz ( period = 4.957 ns )               ; count2[3]  ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 4.248 ns                ;
; N/A   ; 201.73 MHz ( period = 4.957 ns )               ; count2[3]  ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 4.248 ns                ;
; N/A   ; 202.27 MHz ( period = 4.944 ns )               ; tmpplus[1] ; diout[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 4.235 ns                ;
; N/A   ; 206.40 MHz ( period = 4.845 ns )               ; tmp[2]     ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 4.136 ns                ;
; N/A   ; 206.48 MHz ( period = 4.843 ns )               ; tmp[1]     ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 4.134 ns                ;
; N/A   ; 207.43 MHz ( period = 4.821 ns )               ; count2[2]  ; count2[3]     ; clk        ; clk      ; None                        ; None                      ; 4.112 ns                ;
; N/A   ; 207.43 MHz ( period = 4.821 ns )               ; count2[2]  ; count2[1]     ; clk        ; clk      ; None                        ; None                      ; 4.112 ns                ;
; N/A   ; 207.43 MHz ( period = 4.821 ns )               ; count2[2]  ; count2[2]     ; clk        ; clk      ; None                        ; None                      ; 4.112 ns                ;
; N/A   ; 207.43 MHz ( period = 4.821 ns )               ; count2[2]  ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 4.112 ns                ;
; N/A   ; 211.95 MHz ( period = 4.718 ns )               ; count[2]   ; tmpplus[3]    ; clk        ; clk      ; None                        ; None                      ; 4.009 ns                ;
; N/A   ; 215.10 MHz ( period = 4.649 ns )               ; tmpplus[1] ; diout[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.940 ns                ;
; N/A   ; 215.42 MHz ( period = 4.642 ns )               ; tmpplus[1] ; diout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.933 ns                ;
; N/A   ; 215.47 MHz ( period = 4.641 ns )               ; tmpplus[1] ; diout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.932 ns                ;
; N/A   ; 218.20 MHz ( period = 4.583 ns )               ; count2[2]  ; cat[5]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.874 ns                ;
; N/A   ; 218.44 MHz ( period = 4.578 ns )               ; count2[2]  ; cat[3]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.869 ns                ;
; N/A   ; 219.01 MHz ( period = 4.566 ns )               ; tmpplus[3] ; diout[3]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.857 ns                ;
; N/A   ; 219.11 MHz ( period = 4.564 ns )               ; tmp[0]     ; tmpplus[3]    ; clk        ; clk      ; None                        ; None                      ; 3.855 ns                ;
; N/A   ; 219.78 MHz ( period = 4.550 ns )               ; cat_tmp[0] ; cat[0]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.841 ns                ;
; N/A   ; 220.46 MHz ( period = 4.536 ns )               ; tmp[0]     ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 3.827 ns                ;
; N/A   ; 220.51 MHz ( period = 4.535 ns )               ; count2[0]  ; cat[3]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.826 ns                ;
; N/A   ; 220.60 MHz ( period = 4.533 ns )               ; tmp[0]     ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 3.824 ns                ;
; N/A   ; 220.99 MHz ( period = 4.525 ns )               ; count2[0]  ; cat[5]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.816 ns                ;
; N/A   ; 221.53 MHz ( period = 4.514 ns )               ; count[0]   ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 3.805 ns                ;
; N/A   ; 222.77 MHz ( period = 4.489 ns )               ; cat_tmp[1] ; cat[1]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.780 ns                ;
; N/A   ; 222.87 MHz ( period = 4.487 ns )               ; tmp[1]     ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 3.778 ns                ;
; N/A   ; 223.11 MHz ( period = 4.482 ns )               ; count2[1]  ; cat[5]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.773 ns                ;
; N/A   ; 223.96 MHz ( period = 4.465 ns )               ; count2[1]  ; cat[3]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.756 ns                ;
; N/A   ; 225.17 MHz ( period = 4.441 ns )               ; tmp[0]     ; tmpplus[2]    ; clk        ; clk      ; None                        ; None                      ; 3.732 ns                ;
; N/A   ; 225.63 MHz ( period = 4.432 ns )               ; tmpplus[2] ; diout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.723 ns                ;
; N/A   ; 229.67 MHz ( period = 4.354 ns )               ; tmp[2]     ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 3.645 ns                ;
; N/A   ; 229.83 MHz ( period = 4.351 ns )               ; tmp[2]     ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 3.642 ns                ;
; N/A   ; 230.73 MHz ( period = 4.334 ns )               ; tmpplus[1] ; diout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.625 ns                ;
; N/A   ; 231.59 MHz ( period = 4.318 ns )               ; tmp[0]     ; tmpplus[1]    ; clk        ; clk      ; None                        ; None                      ; 3.609 ns                ;
; N/A   ; 236.02 MHz ( period = 4.237 ns )               ; count[0]   ; tmpplus[3]    ; clk        ; clk      ; None                        ; None                      ; 3.528 ns                ;
; N/A   ; 236.74 MHz ( period = 4.224 ns )               ; tmpplus[2] ; diout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.515 ns                ;
; N/A   ; 236.74 MHz ( period = 4.224 ns )               ; tmpplus[2] ; diout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.515 ns                ;
; N/A   ; 236.91 MHz ( period = 4.221 ns )               ; tmpplus[2] ; diout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.512 ns                ;
; N/A   ; 237.02 MHz ( period = 4.219 ns )               ; tmpplus[2] ; diout[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.510 ns                ;
; N/A   ; 238.72 MHz ( period = 4.189 ns )               ; count2[1]  ; cat[4]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.480 ns                ;
; N/A   ; 243.07 MHz ( period = 4.114 ns )               ; count[0]   ; tmpplus[2]    ; clk        ; clk      ; None                        ; None                      ; 3.405 ns                ;
; N/A   ; 245.28 MHz ( period = 4.077 ns )               ; tmpplus[1] ; diout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.368 ns                ;
; N/A   ; 245.52 MHz ( period = 4.073 ns )               ; count[1]   ; tmpplus[3]    ; clk        ; clk      ; None                        ; None                      ; 3.364 ns                ;
; N/A   ; 245.82 MHz ( period = 4.068 ns )               ; count2[3]  ; cat[5]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.359 ns                ;
; N/A   ; 246.43 MHz ( period = 4.058 ns )               ; count2[3]  ; cat[3]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.349 ns                ;
; N/A   ; 246.49 MHz ( period = 4.057 ns )               ; tmpplus[3] ; diout[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.348 ns                ;
; N/A   ; 246.61 MHz ( period = 4.055 ns )               ; count2[3]  ; cat[1]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.346 ns                ;
; N/A   ; 246.67 MHz ( period = 4.054 ns )               ; tmpplus[3] ; diout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.345 ns                ;
; N/A   ; 246.67 MHz ( period = 4.054 ns )               ; tmpplus[3] ; diout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.345 ns                ;
; N/A   ; 246.73 MHz ( period = 4.053 ns )               ; tmpplus[3] ; diout[0]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.344 ns                ;
; N/A   ; 250.25 MHz ( period = 3.996 ns )               ; tmp[1]     ; count2[0]     ; clk        ; clk      ; None                        ; None                      ; 3.287 ns                ;
; N/A   ; 250.31 MHz ( period = 3.995 ns )               ; cat_tmp[2] ; cat[2]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.286 ns                ;
; N/A   ; 250.38 MHz ( period = 3.994 ns )               ; count2[2]  ; cat[4]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.285 ns                ;
; N/A   ; 250.44 MHz ( period = 3.993 ns )               ; tmp[1]     ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 3.284 ns                ;
; N/A   ; 250.56 MHz ( period = 3.991 ns )               ; count[0]   ; tmpplus[1]    ; clk        ; clk      ; None                        ; None                      ; 3.282 ns                ;
; N/A   ; 250.56 MHz ( period = 3.991 ns )               ; count2[2]  ; cat[2]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.282 ns                ;
; N/A   ; 250.88 MHz ( period = 3.986 ns )               ; count2[2]  ; cat[1]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.277 ns                ;
; N/A   ; 251.19 MHz ( period = 3.981 ns )               ; count2[2]  ; cat[0]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.272 ns                ;
; N/A   ; 253.16 MHz ( period = 3.950 ns )               ; count[1]   ; tmpplus[2]    ; clk        ; clk      ; None                        ; None                      ; 3.241 ns                ;
; N/A   ; 253.68 MHz ( period = 3.942 ns )               ; tmp[1]     ; tmpplus[3]    ; clk        ; clk      ; None                        ; None                      ; 3.233 ns                ;
; N/A   ; 257.93 MHz ( period = 3.877 ns )               ; count2[1]  ; cat[2]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.168 ns                ;
; N/A   ; 258.80 MHz ( period = 3.864 ns )               ; count2[1]  ; cat[0]~reg0   ; clk        ; clk      ; None                        ; None                      ; 3.155 ns                ;
; N/A   ; 260.01 MHz ( period = 3.846 ns )               ; tmpplus[0] ; diout[2]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.137 ns                ;
; N/A   ; 260.08 MHz ( period = 3.845 ns )               ; tmpplus[0] ; diout[5]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.136 ns                ;
; N/A   ; 260.28 MHz ( period = 3.842 ns )               ; tmpplus[0] ; diout[1]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.133 ns                ;
; N/A   ; 260.35 MHz ( period = 3.841 ns )               ; tmpplus[0] ; diout[4]~reg0 ; clk        ; clk      ; None                        ; None                      ; 3.132 ns                ;
; N/A   ; 260.96 MHz ( period = 3.832 ns )               ; tmp[0]     ; cat_tmp[2]    ; clk        ; clk      ; None                        ; None                      ; 3.123 ns                ;
; N/A   ; 261.30 MHz ( period = 3.827 ns )               ; tmp[0]     ; cat_tmp[1]    ; clk        ; clk      ; None                        ; None                      ; 3.118 ns                ;
; N/A   ; 261.37 MHz ( period = 3.826 ns )               ; tmp[0]     ; cat_tmp[4]    ; clk        ; clk      ; None                        ; None                      ; 3.117 ns                ;
; N/A   ; 261.85 MHz ( period = 3.819 ns )               ; tmp[1]     ; tmpplus[2]    ; clk        ; clk      ; None                        ; None                      ; 3.110 ns                ;
; N/A   ; 265.32 MHz ( period = 3.769 ns )               ; count[0]   ; count[0]      ; clk        ; clk      ; None                        ; None                      ; 3.060 ns                ;
; N/A   ; 265.82 MHz ( period = 3.762 ns )               ; count[2]   ; tmpplus[2]    ; clk        ; clk      ; None                        ; None                      ; 3.053 ns                ;
; N/A   ; 270.27 MHz ( period = 3.700 ns )               ; cat_tmp[4] ; cat[4]~reg0   ; clk        ; clk      ; None                        ; None                      ; 2.991 ns                ;
; N/A   ; 271.52 MHz ( period = 3.683 ns )               ; cat_tmp[3] ; cat[3]~reg0   ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A   ; 275.63 MHz ( period = 3.628 ns )               ; tmp[0]     ; count[0]      ; clk        ; clk      ; None                        ; None                      ; 2.919 ns                ;
; N/A   ; 275.63 MHz ( period = 3.628 ns )               ; tmp[2]     ; cat_tmp[4]    ; clk        ; clk      ; None                        ; None                      ; 2.919 ns                ;
; N/A   ; 275.79 MHz ( period = 3.626 ns )               ; tmp[2]     ; cat_tmp[1]    ; clk        ; clk      ; None                        ; None                      ; 2.917 ns                ;
; N/A   ; 276.24 MHz ( period = 3.620 ns )               ; tmp[2]     ; cat_tmp[2]    ; clk        ; clk      ; None                        ; None                      ; 2.911 ns                ;
; N/A   ; 278.40 MHz ( period = 3.592 ns )               ; tmp[2]     ; tmpplus[3]    ; clk        ; clk      ; None                        ; None                      ; 2.883 ns                ;
; N/A   ; 280.58 MHz ( period = 3.564 ns )               ; count2[3]  ; cat[4]~reg0   ; clk        ; clk      ; None                        ; None                      ; 2.855 ns                ;
; N/A   ; 280.90 MHz ( period = 3.560 ns )               ; count2[3]  ; cat[2]~reg0   ; clk        ; clk      ; None                        ; None                      ; 2.851 ns                ;
; N/A   ; 281.61 MHz ( period = 3.551 ns )               ; count2[3]  ; cat[0]~reg0   ; clk        ; clk      ; None                        ; None                      ; 2.842 ns                ;
; N/A   ; 290.19 MHz ( period = 3.446 ns )               ; tmp[2]     ; count[0]      ; clk        ; clk      ; None                        ; None                      ; 2.737 ns                ;
; N/A   ; 297.44 MHz ( period = 3.362 ns )               ; tmp[0]     ; tmpplus[0]    ; clk        ; clk      ; None                        ; None                      ; 2.653 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[2]   ; count[0]      ; clk        ; clk      ; None                        ; None                      ; 2.539 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[1]     ; cat_tmp[2]    ; clk        ; clk      ; None                        ; None                      ; 2.525 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[1]     ; cat_tmp[1]    ; clk        ; clk      ; None                        ; None                      ; 2.519 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[1]     ; cat_tmp[4]    ; clk        ; clk      ; None                        ; None                      ; 2.515 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[0]   ; tmpplus[0]    ; clk        ; clk      ; None                        ; None                      ; 2.435 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[1]   ; tmpplus[1]    ; clk        ; clk      ; None                        ; None                      ; 2.394 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[1]     ; count[0]      ; clk        ; clk      ; None                        ; None                      ; 2.379 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[0]   ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 2.370 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[0]     ; tmp[2]        ; clk        ; clk      ; None                        ; None                      ; 2.330 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[0]     ; tmp[1]        ; clk        ; clk      ; None                        ; None                      ; 2.327 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[0]     ; cat_tmp[0]    ; clk        ; clk      ; None                        ; None                      ; 2.325 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[0]     ; cat_tmp[3]    ; clk        ; clk      ; None                        ; None                      ; 2.323 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[1]   ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 2.187 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[1]     ; tmpplus[1]    ; clk        ; clk      ; None                        ; None                      ; 2.154 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[1]   ; count[0]      ; clk        ; clk      ; None                        ; None                      ; 2.154 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[1]   ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 2.150 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[1]     ; tmp[2]        ; clk        ; clk      ; None                        ; None                      ; 2.148 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[1]     ; cat_tmp[3]    ; clk        ; clk      ; None                        ; None                      ; 2.147 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[1]     ; cat_tmp[0]    ; clk        ; clk      ; None                        ; None                      ; 2.146 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[1]     ; tmp[1]        ; clk        ; clk      ; None                        ; None                      ; 2.145 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[2]     ; tmpplus[2]    ; clk        ; clk      ; None                        ; None                      ; 2.036 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[2]   ; count[1]      ; clk        ; clk      ; None                        ; None                      ; 1.973 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; count[2]   ; count[2]      ; clk        ; clk      ; None                        ; None                      ; 1.952 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; cat_tmp[5] ; cat[5]~reg0   ; clk        ; clk      ; None                        ; None                      ; 1.747 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[2]     ; cat_tmp[3]    ; clk        ; clk      ; None                        ; None                      ; 1.576 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[2]     ; cat_tmp[0]    ; clk        ; clk      ; None                        ; None                      ; 1.575 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[2]     ; tmp[1]        ; clk        ; clk      ; None                        ; None                      ; 1.571 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[2]     ; tmp[2]        ; clk        ; clk      ; None                        ; None                      ; 1.565 ns                ;
; N/A   ; Restricted to 304.04 MHz ( period = 3.289 ns ) ; tmp[0]     ; tmp[0]        ; clk        ; clk      ; None                        ; None                      ; 1.529 ns                ;
+-------+------------------------------------------------+------------+---------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------+
; tsu                                                                  ;
+-------+--------------+------------+-------+---------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To            ; To Clock ;
+-------+--------------+------------+-------+---------------+----------+
; N/A   ; None         ; 2.865 ns   ; reset ; diout[0]~reg0 ; clk      ;
; N/A   ; None         ; 2.865 ns   ; reset ; diout[1]~reg0 ; clk      ;
; N/A   ; None         ; 2.865 ns   ; reset ; diout[2]~reg0 ; clk      ;
; N/A   ; None         ; 2.865 ns   ; reset ; diout[3]~reg0 ; clk      ;
; N/A   ; None         ; 2.865 ns   ; reset ; diout[4]~reg0 ; clk      ;
; N/A   ; None         ; 2.865 ns   ; reset ; diout[5]~reg0 ; clk      ;
; N/A   ; None         ; 2.865 ns   ; reset ; diout[6]~reg0 ; clk      ;
; N/A   ; None         ; 2.855 ns   ; reset ; cat_tmp[2]    ; clk      ;
; N/A   ; None         ; 2.855 ns   ; reset ; cat_tmp[4]    ; clk      ;
; N/A   ; None         ; 2.855 ns   ; reset ; cat_tmp[1]    ; clk      ;
; N/A   ; None         ; 2.850 ns   ; reset ; cat[0]~reg0   ; clk      ;
; N/A   ; None         ; 2.850 ns   ; reset ; cat[1]~reg0   ; clk      ;
; N/A   ; None         ; 2.850 ns   ; reset ; cat[2]~reg0   ; clk      ;
; N/A   ; None         ; 2.850 ns   ; reset ; cat[3]~reg0   ; clk      ;
; N/A   ; None         ; 2.850 ns   ; reset ; cat[4]~reg0   ; clk      ;
; N/A   ; None         ; 2.850 ns   ; reset ; cat[5]~reg0   ; clk      ;
; N/A   ; None         ; 2.850 ns   ; reset ; cat_tmp[5]    ; clk      ;
; N/A   ; None         ; 2.684 ns   ; reset ; tmpplus[3]    ; clk      ;
; N/A   ; None         ; 2.684 ns   ; reset ; tmpplus[1]    ; clk      ;
; N/A   ; None         ; 2.684 ns   ; reset ; tmpplus[2]    ; clk      ;
; N/A   ; None         ; 2.684 ns   ; reset ; tmpplus[0]    ; clk      ;
; N/A   ; None         ; 2.684 ns   ; reset ; cat_tmp[0]    ; clk      ;
; N/A   ; None         ; 2.684 ns   ; reset ; cat_tmp[3]    ; clk      ;
+-------+--------------+------------+-------+---------------+----------+


+---------------------------------------------------------------------------+
; tco                                                                       ;
+-------+--------------+------------+---------------+----------+------------+
; Slack ; Required tco ; Actual tco ; From          ; To       ; From Clock ;
+-------+--------------+------------+---------------+----------+------------+
; N/A   ; None         ; 10.336 ns  ; diout[1]~reg0 ; diout[1] ; clk        ;
; N/A   ; None         ; 10.054 ns  ; cat[3]~reg0   ; cat[3]   ; clk        ;
; N/A   ; None         ; 9.211 ns   ; cat[0]~reg0   ; cat[0]   ; clk        ;
; N/A   ; None         ; 9.064 ns   ; diout[4]~reg0 ; diout[4] ; clk        ;
; N/A   ; None         ; 9.063 ns   ; diout[0]~reg0 ; diout[0] ; clk        ;
; N/A   ; None         ; 8.934 ns   ; cat[5]~reg0   ; cat[5]   ; clk        ;
; N/A   ; None         ; 8.905 ns   ; cat[4]~reg0   ; cat[4]   ; clk        ;
; N/A   ; None         ; 8.655 ns   ; diout[3]~reg0 ; diout[3] ; clk        ;
; N/A   ; None         ; 8.406 ns   ; diout[6]~reg0 ; diout[6] ; clk        ;
; N/A   ; None         ; 8.406 ns   ; diout[2]~reg0 ; diout[2] ; clk        ;
; N/A   ; None         ; 8.398 ns   ; cat[2]~reg0   ; cat[2]   ; clk        ;
; N/A   ; None         ; 8.398 ns   ; diout[5]~reg0 ; diout[5] ; clk        ;
; N/A   ; None         ; 8.393 ns   ; cat[1]~reg0   ; cat[1]   ; clk        ;
+-------+--------------+------------+---------------+----------+------------+


+----------------------------------------------------------------------------+
; th                                                                         ;
+---------------+-------------+-----------+-------+---------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To            ; To Clock ;
+---------------+-------------+-----------+-------+---------------+----------+
; N/A           ; None        ; -2.130 ns ; reset ; tmpplus[3]    ; clk      ;
; N/A           ; None        ; -2.130 ns ; reset ; tmpplus[1]    ; clk      ;
; N/A           ; None        ; -2.130 ns ; reset ; tmpplus[2]    ; clk      ;
; N/A           ; None        ; -2.130 ns ; reset ; tmpplus[0]    ; clk      ;
; N/A           ; None        ; -2.130 ns ; reset ; cat_tmp[0]    ; clk      ;
; N/A           ; None        ; -2.130 ns ; reset ; cat_tmp[3]    ; clk      ;
; N/A           ; None        ; -2.296 ns ; reset ; cat[0]~reg0   ; clk      ;
; N/A           ; None        ; -2.296 ns ; reset ; cat[1]~reg0   ; clk      ;
; N/A           ; None        ; -2.296 ns ; reset ; cat[2]~reg0   ; clk      ;
; N/A           ; None        ; -2.296 ns ; reset ; cat[3]~reg0   ; clk      ;
; N/A           ; None        ; -2.296 ns ; reset ; cat[4]~reg0   ; clk      ;
; N/A           ; None        ; -2.296 ns ; reset ; cat[5]~reg0   ; clk      ;
; N/A           ; None        ; -2.296 ns ; reset ; cat_tmp[5]    ; clk      ;
; N/A           ; None        ; -2.301 ns ; reset ; cat_tmp[2]    ; clk      ;
; N/A           ; None        ; -2.301 ns ; reset ; cat_tmp[4]    ; clk      ;
; N/A           ; None        ; -2.301 ns ; reset ; cat_tmp[1]    ; clk      ;
; N/A           ; None        ; -2.311 ns ; reset ; diout[0]~reg0 ; clk      ;
; N/A           ; None        ; -2.311 ns ; reset ; diout[1]~reg0 ; clk      ;
; N/A           ; None        ; -2.311 ns ; reset ; diout[2]~reg0 ; clk      ;
; N/A           ; None        ; -2.311 ns ; reset ; diout[3]~reg0 ; clk      ;
; N/A           ; None        ; -2.311 ns ; reset ; diout[4]~reg0 ; clk      ;
; N/A           ; None        ; -2.311 ns ; reset ; diout[5]~reg0 ; clk      ;
; N/A           ; None        ; -2.311 ns ; reset ; diout[6]~reg0 ; clk      ;
+---------------+-------------+-----------+-------+---------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Tue May 10 16:35:22 2016
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off DigitalScanning2 -c DigitalScanning2
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 167.03 MHz between source register "count[0]" and destination register "count2[3]" (period= 5.987 ns)
    Info: + Longest register to register delay is 5.278 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X2_Y7_N2; Fanout = 7; REG Node = 'count[0]'
        Info: 2: + IC(1.402 ns) + CELL(0.511 ns) = 1.913 ns; Loc. = LC_X2_Y7_N3; Fanout = 1; COMB Node = 'Equal1~0'
        Info: 3: + IC(0.721 ns) + CELL(0.200 ns) = 2.834 ns; Loc. = LC_X2_Y7_N0; Fanout = 4; COMB Node = 'count2[3]~21'
        Info: 4: + IC(0.684 ns) + CELL(1.760 ns) = 5.278 ns; Loc. = LC_X2_Y7_N8; Fanout = 9; REG Node = 'count2[3]'
        Info: Total cell delay = 2.471 ns ( 46.82 % )
        Info: Total interconnect delay = 2.807 ns ( 53.18 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 33; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X2_Y7_N8; Fanout = 9; REG Node = 'count2[3]'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
        Info: - Longest clock path from clock "clk" to source register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 33; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X2_Y7_N2; Fanout = 7; REG Node = 'count[0]'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Micro setup delay of destination is 0.333 ns
Info: tsu for register "diout[0]~reg0" (data pin = "reset", clock pin = "clk") is 2.865 ns
    Info: + Longest pin to register delay is 6.351 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_20; Fanout = 33; PIN Node = 'reset'
        Info: 2: + IC(3.945 ns) + CELL(1.243 ns) = 6.351 ns; Loc. = LC_X2_Y8_N7; Fanout = 1; REG Node = 'diout[0]~reg0'
        Info: Total cell delay = 2.406 ns ( 37.88 % )
        Info: Total interconnect delay = 3.945 ns ( 62.12 % )
    Info: + Micro setup delay of destination is 0.333 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 33; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X2_Y8_N7; Fanout = 1; REG Node = 'diout[0]~reg0'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
Info: tco from clock "clk" to destination pin "diout[1]" through register "diout[1]~reg0" is 10.336 ns
    Info: + Longest clock path from clock "clk" to source register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 33; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X2_Y8_N5; Fanout = 1; REG Node = 'diout[1]~reg0'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: + Micro clock to output delay of source is 0.376 ns
    Info: + Longest register to pin delay is 6.141 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X2_Y8_N5; Fanout = 1; REG Node = 'diout[1]~reg0'
        Info: 2: + IC(3.819 ns) + CELL(2.322 ns) = 6.141 ns; Loc. = PIN_102; Fanout = 0; PIN Node = 'diout[1]'
        Info: Total cell delay = 2.322 ns ( 37.81 % )
        Info: Total interconnect delay = 3.819 ns ( 62.19 % )
Info: th for register "tmpplus[3]" (data pin = "reset", clock pin = "clk") is -2.130 ns
    Info: + Longest clock path from clock "clk" to destination register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_18; Fanout = 33; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X1_Y7_N8; Fanout = 5; REG Node = 'tmpplus[3]'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: + Micro hold delay of destination is 0.221 ns
    Info: - Shortest pin to register delay is 6.170 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_20; Fanout = 33; PIN Node = 'reset'
        Info: 2: + IC(3.764 ns) + CELL(1.243 ns) = 6.170 ns; Loc. = LC_X1_Y7_N8; Fanout = 5; REG Node = 'tmpplus[3]'
        Info: Total cell delay = 2.406 ns ( 39.00 % )
        Info: Total interconnect delay = 3.764 ns ( 61.00 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 207 megabytes
    Info: Processing ended: Tue May 10 16:35:22 2016
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


