Fitter report for BoardTest
Thu Apr 26 01:56:39 2012
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Clock Delay Control Summary
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Thu Apr 26 01:56:39 2012    ;
; Quartus II Version                 ; 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name                      ; BoardTest                                ;
; Top-level Entity Name              ; BoardTest                                ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C8T144C8                              ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 1,720 / 8,256 ( 21 % )                   ;
;     Total combinational functions  ; 1,642 / 8,256 ( 20 % )                   ;
;     Dedicated logic registers      ; 426 / 8,256 ( 5 % )                      ;
; Total registers                    ; 426                                      ;
; Total pins                         ; 72 / 85 ( 85 % )                         ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 165,888 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                           ;
; Total PLLs                         ; 0 / 2 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C8T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2149 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2149 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2146    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Salvatore/Desktop/Ad-Flier/code_cyclone2/BoardTest/BoardTest.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,720 / 8,256 ( 21 % ) ;
;     -- Combinational with no register       ; 1294                   ;
;     -- Register only                        ; 78                     ;
;     -- Combinational with a register        ; 348                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 236                    ;
;     -- 3 input functions                    ; 709                    ;
;     -- <=2 input functions                  ; 697                    ;
;     -- Register only                        ; 78                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 851                    ;
;     -- arithmetic mode                      ; 791                    ;
;                                             ;                        ;
; Total registers*                            ; 426 / 8,487 ( 5 % )    ;
;     -- Dedicated logic registers            ; 426 / 8,256 ( 5 % )    ;
;     -- I/O registers                        ; 0 / 231 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 129 / 516 ( 25 % )     ;
; User inserted logic elements                ; 0                      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 72 / 85 ( 85 % )       ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )         ;
; Global signals                              ; 4                      ;
; M4Ks                                        ; 0 / 36 ( 0 % )         ;
; Total block memory bits                     ; 0 / 165,888 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 165,888 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 4 / 8 ( 50 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 6% / 6% / 7%           ;
; Peak interconnect usage (total/H/V)         ; 14% / 13% / 15%        ;
; Maximum fan-out node                        ; clk~clkctrl            ;
; Maximum fan-out                             ; 424                    ;
; Highest non-global fan-out signal           ; Switch_2               ;
; Highest non-global fan-out                  ; 161                    ;
; Total fan-out                               ; 5770                   ;
; Average fan-out                             ; 2.63                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1720 / 8256 ( 20 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 1294                 ; 0                              ;
;     -- Register only                        ; 78                   ; 0                              ;
;     -- Combinational with a register        ; 348                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 236                  ; 0                              ;
;     -- 3 input functions                    ; 709                  ; 0                              ;
;     -- <=2 input functions                  ; 697                  ; 0                              ;
;     -- Register only                        ; 78                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 851                  ; 0                              ;
;     -- arithmetic mode                      ; 791                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 426                  ; 0                              ;
;     -- Dedicated logic registers            ; 426 / 8256 ( 5 % )   ; 0 / 8256 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 129 / 516 ( 25 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 72                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )       ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 4 / 10 ( 40 % )      ; 0 / 10 ( 0 % )                 ;
; Clock delay control block                   ; 1 / 8 ( 12 % )       ; 0 / 8 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5770                 ; 0                              ;
;     -- Registered Connections               ; 1004                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 34                   ; 0                              ;
;     -- Output Ports                         ; 28                   ; 0                              ;
;     -- Bidir Ports                          ; 10                   ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Accel_Interrupt1 ; 55    ; 4        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Accel_Interrupt2 ; 57    ; 4        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Camera_DCLK      ; 92    ; 3        ; 34           ; 11           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[0]   ; 93    ; 3        ; 34           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[1]   ; 94    ; 3        ; 34           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[2]   ; 96    ; 3        ; 34           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[3]   ; 97    ; 3        ; 34           ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[4]   ; 99    ; 3        ; 34           ; 14           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[5]   ; 100   ; 3        ; 34           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[6]   ; 101   ; 3        ; 34           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_DOUT[7]   ; 103   ; 3        ; 34           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_HD        ; 86    ; 3        ; 34           ; 9            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; Camera_VD        ; 87    ; 3        ; 34           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 2.5 V        ; Off         ; User                 ;
; FPGA_SPI_MISO    ; 41    ; 4        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Gyro_DataReady   ; 47    ; 4        ; 3            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Gyro_Interrupt   ; 48    ; 4        ; 5            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PIC_PBUS_A_D     ; 122   ; 2        ; 25           ; 19           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PIC_PBUS_OK_IN   ; 129   ; 2        ; 14           ; 19           ; 1           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PIC_PBUS_R_W     ; 125   ; 2        ; 18           ; 19           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PIC_SPI_MOSI     ; 133   ; 2        ; 9            ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PIC_SPI_SCLK     ; 132   ; 2        ; 9            ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PIC_SPI_Select   ; 135   ; 2        ; 3            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switch_1[0]      ; 8     ; 1        ; 0            ; 14           ; 2           ; 79                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switch_1[1]      ; 7     ; 1        ; 0            ; 16           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switch_1[2]      ; 4     ; 1        ; 0            ; 18           ; 3           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switch_1[3]      ; 3     ; 1        ; 0            ; 18           ; 2           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switch_2         ; 9     ; 1        ; 0            ; 14           ; 3           ; 161                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switch_3         ; 24    ; 1        ; 0            ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Switch_4         ; 25    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Ultra_B_Edge     ; 60    ; 4        ; 18           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Ultra_T_Edge     ; 32    ; 1        ; 0            ; 2            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk              ; 17    ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_DS1085Z_0    ; 21    ; 1        ; 0            ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk_DS1085Z_1    ; 91    ; 3        ; 34           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                     ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Accel_SelAddr0    ; 53    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Blue[0]      ; 69    ; 4        ; 32           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Blue[1]      ; 70    ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Blue[2]      ; 71    ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Blue[3]      ; 72    ; 4        ; 32           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Orange[0]    ; 63    ; 4        ; 28           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Orange[1]    ; 64    ; 4        ; 28           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Orange[2]    ; 65    ; 4        ; 30           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; BLED_Orange[3]    ; 67    ; 4        ; 30           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Camera_EXTCLK     ; 79    ; 3        ; 34           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Camera_RESET      ; 75    ; 3        ; 34           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Camera_SCL        ; 73    ; 3        ; 34           ; 1            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGA_I2C_Clock    ; 43    ; 4        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGA_SPI_Clock    ; 40    ; 4        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FPGA_SPI_MOSI     ; 42    ; 4        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Gyro_ChipSelect   ; 45    ; 4        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Motor_East        ; 142   ; 2        ; 1            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Motor_North       ; 141   ; 2        ; 1            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Motor_South       ; 143   ; 2        ; 1            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Motor_West        ; 144   ; 2        ; 1            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PIC_PBUS_OK_OUT   ; 126   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PIC_SPI_MISO      ; 134   ; 2        ; 9            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ChipSelect   ; 51    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WriteProtect ; 52    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TLED_Orange_1     ; 28    ; 1        ; 0            ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TLED_Orange_2     ; 30    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Ultra_B_Trigger   ; 59    ; 4        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Ultra_T_Trigger   ; 31    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                  ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------+---------------------+
; Camera_SDA       ; 74    ; 3        ; 34           ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; User                 ; 0 pF ; -                                                     ; -                   ;
; FPGA_I2C_Data    ; 44    ; 4        ; 3            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                     ; -                   ;
; PIC_PBUS_Data[0] ; 112   ; 2        ; 32           ; 19           ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:U_Registers|reg_controller:RegCont|Selector1~0 ; -                   ;
; PIC_PBUS_Data[1] ; 113   ; 2        ; 32           ; 19           ; 1           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:U_Registers|reg_controller:RegCont|Selector1~0 ; -                   ;
; PIC_PBUS_Data[2] ; 114   ; 2        ; 32           ; 19           ; 2           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:U_Registers|reg_controller:RegCont|Selector1~0 ; -                   ;
; PIC_PBUS_Data[3] ; 115   ; 2        ; 30           ; 19           ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:U_Registers|reg_controller:RegCont|Selector1~0 ; -                   ;
; PIC_PBUS_Data[4] ; 118   ; 2        ; 28           ; 19           ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:U_Registers|reg_controller:RegCont|Selector1~0 ; -                   ;
; PIC_PBUS_Data[5] ; 119   ; 2        ; 28           ; 19           ; 1           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:U_Registers|reg_controller:RegCont|Selector1~0 ; -                   ;
; PIC_PBUS_Data[6] ; 120   ; 2        ; 28           ; 19           ; 2           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:U_Registers|reg_controller:RegCont|Selector1~0 ; -                   ;
; PIC_PBUS_Data[7] ; 121   ; 2        ; 28           ; 19           ; 3           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; regmap:U_Registers|reg_controller:RegCont|Selector1~0 ; -                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 17 ( 88 % ) ; 3.3V          ; --           ;
; 2        ; 20 / 23 ( 87 % ) ; 3.3V          ; --           ;
; 3        ; 17 / 21 ( 81 % ) ; 2.5V          ; --           ;
; 4        ; 23 / 24 ( 96 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; Switch_1[3]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; Switch_1[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; Switch_1[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 18         ; 1        ; Switch_1[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 19         ; 1        ; Switch_2                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 27         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 30         ; 1        ; clk_DS1085Z_0                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1        ; Switch_3                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 33         ; 1        ; Switch_4                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 39         ; 1        ; TLED_Orange_1                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 51         ; 1        ; TLED_Orange_2                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 52         ; 1        ; Ultra_T_Trigger                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 53         ; 1        ; Ultra_T_Edge                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 54         ; 4        ; FPGA_SPI_Clock                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 55         ; 4        ; FPGA_SPI_MISO                            ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 56         ; 4        ; FPGA_SPI_MOSI                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 57         ; 4        ; FPGA_I2C_Clock                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 58         ; 4        ; FPGA_I2C_Data                            ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 59         ; 4        ; Gyro_ChipSelect                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 60         ; 4        ; Gyro_DataReady                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 61         ; 4        ; Gyro_Interrupt                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 69         ; 4        ; SRAM_ChipSelect                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 70         ; 4        ; SRAM_WriteProtect                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 74         ; 4        ; Accel_SelAddr0                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 75         ; 4        ; Accel_Interrupt1                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 76         ; 4        ; Accel_Interrupt2                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 77         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 78         ; 4        ; Ultra_B_Trigger                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 79         ; 4        ; Ultra_B_Edge                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 89         ; 4        ; BLED_Orange[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 92         ; 4        ; BLED_Orange[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 93         ; 4        ; BLED_Orange[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 96         ; 4        ; BLED_Orange[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 97         ; 4        ; BLED_Blue[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; BLED_Blue[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; BLED_Blue[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; BLED_Blue[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 101        ; 3        ; Camera_SCL                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 102        ; 3        ; Camera_SDA                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 105        ; 3        ; Camera_RESET                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 114        ; 3        ; Camera_EXTCLK                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 82       ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 125        ; 3        ; Camera_HD                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 126        ; 3        ; Camera_VD                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 130        ; 3        ; clk_DS1085Z_1                            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 131        ; 3        ; Camera_DCLK                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 132        ; 3        ; Camera_DOUT[0]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 133        ; 3        ; Camera_DOUT[1]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 96       ; 134        ; 3        ; Camera_DOUT[2]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 135        ; 3        ; Camera_DOUT[3]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 143        ; 3        ; Camera_DOUT[4]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 149        ; 3        ; Camera_DOUT[5]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 150        ; 3        ; Camera_DOUT[6]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 103      ; 153        ; 3        ; Camera_DOUT[7]                           ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 154        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 155        ; 2        ; PIC_PBUS_Data[0]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 2        ; PIC_PBUS_Data[1]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 2        ; PIC_PBUS_Data[2]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 2        ; PIC_PBUS_Data[3]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 161        ; 2        ; PIC_PBUS_Data[4]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 162        ; 2        ; PIC_PBUS_Data[5]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 163        ; 2        ; PIC_PBUS_Data[6]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 164        ; 2        ; PIC_PBUS_Data[7]                         ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 165        ; 2        ; PIC_PBUS_A_D                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 173        ; 2        ; PIC_PBUS_R_W                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 174        ; 2        ; PIC_PBUS_OK_OUT                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 180        ; 2        ; PIC_PBUS_OK_IN                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 185        ; 2        ; PIC_SPI_SCLK                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 186        ; 2        ; PIC_SPI_MOSI                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 187        ; 2        ; PIC_SPI_MISO                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 195        ; 2        ; PIC_SPI_Select                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 196        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 197        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 198        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 199        ; 2        ; Motor_North                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 200        ; 2        ; Motor_East                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 201        ; 2        ; Motor_South                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 202        ; 2        ; Motor_West                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; Clock Delay Control Summary                                                                         ;
+----------------------------+-------------+-----------------+------------------+---------------------+
; Name                       ; Source I/O  ; Location        ; Delay Chain Mode ; Delay Chain Setting ;
+----------------------------+-------------+-----------------+------------------+---------------------+
; Switch_1[0]~clk_delay_ctrl ; Switch_1[0] ; CLKDELAYCTRL_G0 ; none             ; N/A                 ;
+----------------------------+-------------+-----------------+------------------+---------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                               ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |BoardTest                                   ; 1720 (81)   ; 426 (10)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 72   ; 0            ; 1294 (35)    ; 78 (5)            ; 348 (41)         ; |BoardTest                                                                                                                                                        ;              ;
;    |clk_div:U_1HzClkDivider|                 ; 41 (41)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 24 (24)          ; |BoardTest|clk_div:U_1HzClkDivider                                                                                                                                ;              ;
;    |motor_pwm:U_Motor_1|                     ; 31 (31)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 21 (21)          ; |BoardTest|motor_pwm:U_Motor_1                                                                                                                                    ;              ;
;    |motor_pwm:U_Motor_2|                     ; 9 (9)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |BoardTest|motor_pwm:U_Motor_2                                                                                                                                    ;              ;
;    |motor_pwm:U_Motor_3|                     ; 9 (9)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |BoardTest|motor_pwm:U_Motor_3                                                                                                                                    ;              ;
;    |motor_pwm:U_Motor_4|                     ; 9 (9)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |BoardTest|motor_pwm:U_Motor_4                                                                                                                                    ;              ;
;    |pid_altitude_controller:U_Altitude|      ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |BoardTest|pid_altitude_controller:U_Altitude                                                                                                                     ;              ;
;    |pid_pitch_controller:U_Pitch|            ; 100 (100)   ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 29 (29)          ; |BoardTest|pid_pitch_controller:U_Pitch                                                                                                                           ;              ;
;    |pid_roll_controller:U_Roll|              ; 100 (100)   ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (71)      ; 0 (0)             ; 29 (29)          ; |BoardTest|pid_roll_controller:U_Roll                                                                                                                             ;              ;
;    |pid_yaw_controller:U_Yaw|                ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |BoardTest|pid_yaw_controller:U_Yaw                                                                                                                               ;              ;
;    |quadreg:U_RegAM|                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BoardTest|quadreg:U_RegAM                                                                                                                                        ;              ;
;    |quadreg:U_RegTR|                         ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BoardTest|quadreg:U_RegTR                                                                                                                                        ;              ;
;    |rangefinder:U_Ranger_Botom|              ; 574 (94)    ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 500 (20)     ; 24 (24)           ; 50 (50)          ; |BoardTest|rangefinder:U_Ranger_Botom                                                                                                                             ;              ;
;       |Divider:Div|                          ; 480 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 480 (0)      ; 0 (0)             ; 0 (0)            ; |BoardTest|rangefinder:U_Ranger_Botom|Divider:Div                                                                                                                 ;              ;
;          |lpm_divide:LPM_DIVIDE_component|   ; 480 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 480 (0)      ; 0 (0)             ; 0 (0)            ; |BoardTest|rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component                                                                                 ;              ;
;             |lpm_divide_gup:auto_generated|  ; 480 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 480 (0)      ; 0 (0)             ; 0 (0)            ; |BoardTest|rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated                                                   ;              ;
;                |sign_div_unsign_bnh:divider| ; 480 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 480 (0)      ; 0 (0)             ; 0 (0)            ; |BoardTest|rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider                       ;              ;
;                   |alt_u_div_o5f:divider|    ; 480 (480)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 480 (480)    ; 0 (0)             ; 0 (0)            ; |BoardTest|rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider ;              ;
;    |rangefinder:U_Ranger_Top|                ; 553 (73)    ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 502 (22)     ; 25 (25)           ; 26 (26)          ; |BoardTest|rangefinder:U_Ranger_Top                                                                                                                               ;              ;
;       |Divider:Div|                          ; 480 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 480 (0)      ; 0 (0)             ; 0 (0)            ; |BoardTest|rangefinder:U_Ranger_Top|Divider:Div                                                                                                                   ;              ;
;          |lpm_divide:LPM_DIVIDE_component|   ; 480 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 480 (0)      ; 0 (0)             ; 0 (0)            ; |BoardTest|rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component                                                                                   ;              ;
;             |lpm_divide_gup:auto_generated|  ; 480 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 480 (0)      ; 0 (0)             ; 0 (0)            ; |BoardTest|rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated                                                     ;              ;
;                |sign_div_unsign_bnh:divider| ; 480 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 480 (0)      ; 0 (0)             ; 0 (0)            ; |BoardTest|rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider                         ;              ;
;                   |alt_u_div_o5f:divider|    ; 480 (480)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 480 (480)    ; 0 (0)             ; 0 (0)            ; |BoardTest|rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider   ;              ;
;    |regmap:U_Registers|                      ; 214 (1)     ; 154 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (1)       ; 24 (0)            ; 130 (0)          ; |BoardTest|regmap:U_Registers                                                                                                                                     ;              ;
;       |addreg:RegAdd|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BoardTest|regmap:U_Registers|addreg:RegAdd                                                                                                                       ;              ;
;       |outmux:MuxOut|                        ; 98 (98)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 49 (49)          ; |BoardTest|regmap:U_Registers|outmux:MuxOut                                                                                                                       ;              ;
;       |quadreg:RegAD|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |BoardTest|regmap:U_Registers|quadreg:RegAD                                                                                                                       ;              ;
;       |quadreg:RegAM|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BoardTest|regmap:U_Registers|quadreg:RegAM                                                                                                                       ;              ;
;       |quadreg:RegEa|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BoardTest|regmap:U_Registers|quadreg:RegEa                                                                                                                       ;              ;
;       |quadreg:RegEx|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BoardTest|regmap:U_Registers|quadreg:RegEx                                                                                                                       ;              ;
;       |quadreg:RegEy|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |BoardTest|regmap:U_Registers|quadreg:RegEy                                                                                                                       ;              ;
;       |quadreg:RegEz|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |BoardTest|regmap:U_Registers|quadreg:RegEz                                                                                                                       ;              ;
;       |quadreg:RegMi|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BoardTest|regmap:U_Registers|quadreg:RegMi                                                                                                                       ;              ;
;       |quadreg:RegP1|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BoardTest|regmap:U_Registers|quadreg:RegP1                                                                                                                       ;              ;
;       |quadreg:RegP2|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BoardTest|regmap:U_Registers|quadreg:RegP2                                                                                                                       ;              ;
;       |quadreg:RegP3|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BoardTest|regmap:U_Registers|quadreg:RegP3                                                                                                                       ;              ;
;       |quadreg:RegP4|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BoardTest|regmap:U_Registers|quadreg:RegP4                                                                                                                       ;              ;
;       |quadreg:RegXD|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |BoardTest|regmap:U_Registers|quadreg:RegXD                                                                                                                       ;              ;
;       |quadreg:RegXM|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |BoardTest|regmap:U_Registers|quadreg:RegXM                                                                                                                       ;              ;
;       |quadreg:RegYD|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |BoardTest|regmap:U_Registers|quadreg:RegYD                                                                                                                       ;              ;
;       |quadreg:RegYM|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |BoardTest|regmap:U_Registers|quadreg:RegYM                                                                                                                       ;              ;
;       |quadreg:RegZD|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |BoardTest|regmap:U_Registers|quadreg:RegZD                                                                                                                       ;              ;
;       |quadreg:RegZM|                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |BoardTest|regmap:U_Registers|quadreg:RegZM                                                                                                                       ;              ;
;       |reg_controller:RegCont|               ; 25 (25)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 15 (15)          ; |BoardTest|regmap:U_Registers|reg_controller:RegCont                                                                                                              ;              ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; PIC_PBUS_Data[0]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_Data[1]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_Data[2]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_Data[3]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_Data[4]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_Data[5]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_Data[6]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_Data[7]  ; Bidir    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; Camera_SDA        ; Bidir    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; FPGA_I2C_Data     ; Bidir    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; clk_DS1085Z_0     ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; clk_DS1085Z_1     ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Switch_3          ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Switch_4          ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; TLED_Orange_1     ; Output   ; --            ; --            ; --                    ; --  ;
; TLED_Orange_2     ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Blue[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Blue[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Blue[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Blue[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Orange[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Orange[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Orange[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; BLED_Orange[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; PIC_PBUS_OK_OUT   ; Output   ; --            ; --            ; --                    ; --  ;
; PIC_SPI_SCLK      ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; PIC_SPI_MOSI      ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; PIC_SPI_MISO      ; Output   ; --            ; --            ; --                    ; --  ;
; Ultra_T_Trigger   ; Output   ; --            ; --            ; --                    ; --  ;
; Ultra_B_Trigger   ; Output   ; --            ; --            ; --                    ; --  ;
; Motor_North       ; Output   ; --            ; --            ; --                    ; --  ;
; Motor_East        ; Output   ; --            ; --            ; --                    ; --  ;
; Motor_South       ; Output   ; --            ; --            ; --                    ; --  ;
; Motor_West        ; Output   ; --            ; --            ; --                    ; --  ;
; Camera_SCL        ; Output   ; --            ; --            ; --                    ; --  ;
; Camera_RESET      ; Output   ; --            ; --            ; --                    ; --  ;
; Camera_EXTCLK     ; Output   ; --            ; --            ; --                    ; --  ;
; Camera_HD         ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_VD         ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DCLK       ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[0]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[1]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[2]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[3]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[4]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[5]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[6]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Camera_DOUT[7]    ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; FPGA_SPI_Clock    ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_SPI_MISO     ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; FPGA_SPI_MOSI     ; Output   ; --            ; --            ; --                    ; --  ;
; FPGA_I2C_Clock    ; Output   ; --            ; --            ; --                    ; --  ;
; Gyro_ChipSelect   ; Output   ; --            ; --            ; --                    ; --  ;
; Gyro_DataReady    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; Gyro_Interrupt    ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; SRAM_ChipSelect   ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WriteProtect ; Output   ; --            ; --            ; --                    ; --  ;
; Accel_Interrupt1  ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; Accel_Interrupt2  ; Input    ; (0) 337 ps    ; (0) 337 ps    ; --                    ; --  ;
; Accel_SelAddr0    ; Output   ; --            ; --            ; --                    ; --  ;
; PIC_PBUS_OK_IN    ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; clk               ; Input    ; (0) 351 ps    ; (0) 351 ps    ; --                    ; --  ;
; Switch_2          ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; PIC_SPI_Select    ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_R_W      ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; PIC_PBUS_A_D      ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; Switch_1[0]       ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; Switch_1[3]       ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; Switch_1[2]       ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; Switch_1[1]       ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
; Ultra_B_Edge      ; Input    ; (6) 4686 ps   ; (6) 4686 ps   ; --                    ; --  ;
; Ultra_T_Edge      ; Input    ; (6) 4641 ps   ; (6) 4641 ps   ; --                    ; --  ;
+-------------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                 ;
+------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                              ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------+-------------------+---------+
; PIC_PBUS_Data[0]                                                 ;                   ;         ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[0]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[0]~feeder            ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[0]~feeder            ; 1                 ; 6       ;
; PIC_PBUS_Data[1]                                                 ;                   ;         ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[1]~feeder            ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[1]~feeder            ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[1]~feeder            ; 0                 ; 6       ;
; PIC_PBUS_Data[2]                                                 ;                   ;         ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[2]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[2]~feeder            ; 1                 ; 6       ;
; PIC_PBUS_Data[3]                                                 ;                   ;         ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[3]                   ; 0                 ; 6       ;
; PIC_PBUS_Data[4]                                                 ;                   ;         ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[4]~feeder            ; 0                 ; 6       ;
; PIC_PBUS_Data[5]                                                 ;                   ;         ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[5]~feeder            ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[5]~feeder            ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[5]~feeder            ; 0                 ; 6       ;
; PIC_PBUS_Data[6]                                                 ;                   ;         ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[6]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[6]~feeder            ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[6]~feeder            ; 1                 ; 6       ;
; PIC_PBUS_Data[7]                                                 ;                   ;         ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[7]                   ; 1                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[7]                   ; 1                 ; 6       ;
; Camera_SDA                                                       ;                   ;         ;
; FPGA_I2C_Data                                                    ;                   ;         ;
; clk_DS1085Z_0                                                    ;                   ;         ;
; clk_DS1085Z_1                                                    ;                   ;         ;
; Switch_3                                                         ;                   ;         ;
; Switch_4                                                         ;                   ;         ;
; PIC_SPI_SCLK                                                     ;                   ;         ;
; PIC_SPI_MOSI                                                     ;                   ;         ;
; Camera_HD                                                        ;                   ;         ;
; Camera_VD                                                        ;                   ;         ;
; Camera_DCLK                                                      ;                   ;         ;
; Camera_DOUT[0]                                                   ;                   ;         ;
; Camera_DOUT[1]                                                   ;                   ;         ;
; Camera_DOUT[2]                                                   ;                   ;         ;
; Camera_DOUT[3]                                                   ;                   ;         ;
; Camera_DOUT[4]                                                   ;                   ;         ;
; Camera_DOUT[5]                                                   ;                   ;         ;
; Camera_DOUT[6]                                                   ;                   ;         ;
; Camera_DOUT[7]                                                   ;                   ;         ;
; FPGA_SPI_MISO                                                    ;                   ;         ;
; Gyro_DataReady                                                   ;                   ;         ;
; Gyro_Interrupt                                                   ;                   ;         ;
; Accel_Interrupt1                                                 ;                   ;         ;
; Accel_Interrupt2                                                 ;                   ;         ;
; PIC_PBUS_OK_IN                                                   ;                   ;         ;
;      - regmap:U_Registers|reg_controller:RegCont|Selector0~0     ; 0                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|Selector4~0     ; 0                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|Selector5~1     ; 0                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|Selector8~0     ; 0                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|Selector7~0     ; 0                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|Selector9~0     ; 0                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|Selector3~0     ; 0                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|Selector2~0     ; 0                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|Selector2~1     ; 0                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|nextstate.wa1~0 ; 0                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|Selector6~0     ; 0                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|nextstate.wd1~0 ; 0                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|Selector1~0     ; 0                 ; 6       ;
; clk                                                              ;                   ;         ;
; Switch_2                                                         ;                   ;         ;
;      - quadreg:U_RegAM|tmp[0]                                    ; 0                 ; 6       ;
;      - quadreg:U_RegTR|tmp[0]                                    ; 0                 ; 6       ;
;      - quadreg:U_RegAM|tmp[1]                                    ; 0                 ; 6       ;
;      - quadreg:U_RegTR|tmp[1]                                    ; 0                 ; 6       ;
;      - quadreg:U_RegAM|tmp[2]                                    ; 0                 ; 6       ;
;      - quadreg:U_RegTR|tmp[2]                                    ; 0                 ; 6       ;
;      - quadreg:U_RegAM|tmp[3]                                    ; 0                 ; 6       ;
;      - quadreg:U_RegTR|tmp[3]                                    ; 0                 ; 6       ;
;      - quadreg:U_RegAM|tmp[4]                                    ; 0                 ; 6       ;
;      - quadreg:U_RegTR|tmp[4]                                    ; 0                 ; 6       ;
;      - quadreg:U_RegAM|tmp[5]                                    ; 0                 ; 6       ;
;      - quadreg:U_RegTR|tmp[5]                                    ; 0                 ; 6       ;
;      - quadreg:U_RegAM|tmp[6]                                    ; 0                 ; 6       ;
;      - quadreg:U_RegTR|tmp[6]                                    ; 0                 ; 6       ;
;      - quadreg:U_RegAM|tmp[7]                                    ; 0                 ; 6       ;
;      - quadreg:U_RegTR|tmp[7]                                    ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEy|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEz|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEx|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEa|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEy|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEz|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEx|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEa|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEz|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEy|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEx|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEa|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEz|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEy|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEx|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEa|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEy|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEz|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEx|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEa|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEy|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEz|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEx|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEa|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEz|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEy|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEx|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEa|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|reg_controller_reset                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXM|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegXD|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYM|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegYD|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP2|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP3|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP1|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP4|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAM|tmp[0]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|addreg:RegAdd|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP2|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP3|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP1|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP4|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAM|tmp[1]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP3|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP2|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP1|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP4|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAM|tmp[2]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP3|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP2|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP1|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP4|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAM|tmp[3]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAM|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP2|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP3|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP1|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP4|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[4]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP2|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP3|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP1|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP4|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAM|tmp[5]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP3|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP2|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP1|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP4|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAM|tmp[6]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP3|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP2|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP1|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegP4|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZM|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAD|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegMi|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegZD|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEz|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEy|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEx|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegEa|tmp[7]                   ; 0                 ; 6       ;
;      - regmap:U_Registers|quadreg:RegAM|tmp[7]                   ; 0                 ; 6       ;
; PIC_SPI_Select                                                   ;                   ;         ;
;      - regmap:U_Registers|reg_controller_reset                   ; 1                 ; 6       ;
; PIC_PBUS_R_W                                                     ;                   ;         ;
;      - regmap:U_Registers|reg_controller:RegCont|Selector5~0     ; 1                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|nextstate.wa1~0 ; 1                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|nextstate.wd1~0 ; 1                 ; 6       ;
; PIC_PBUS_A_D                                                     ;                   ;         ;
;      - regmap:U_Registers|reg_controller:RegCont|Selector5~1     ; 1                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|Selector3~0     ; 1                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|nextstate.wa1~0 ; 1                 ; 6       ;
;      - regmap:U_Registers|reg_controller:RegCont|nextstate.wd1~0 ; 1                 ; 6       ;
; Switch_1[0]                                                      ;                   ;         ;
;      - pid_pitch_controller:U_Pitch|Add2~16                      ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|Add2~17                      ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|Add2~18                      ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|Add2~19                      ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|Add2~20                      ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|Add2~21                      ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|Add2~22                      ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|Add2~23                      ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|P[1]~0                       ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|P[0]~1                       ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|v[9]~0                       ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|Add6~0                       ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|u[8]~0                       ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|u[7]~6                       ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|u[2]~7                       ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|u[0]~15                      ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|Add6~18                      ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|Add6~20                      ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|Add6~22                      ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|Add6~24                      ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|Add6~26                      ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|Add6~28                      ; 1                 ; 6       ;
;      - Add1~14                                                   ; 1                 ; 6       ;
;      - Add1~15                                                   ; 1                 ; 6       ;
;      - Add1~16                                                   ; 1                 ; 6       ;
;      - Add1~17                                                   ; 1                 ; 6       ;
;      - Add1~18                                                   ; 1                 ; 6       ;
;      - Add1~19                                                   ; 1                 ; 6       ;
;      - Add1~20                                                   ; 1                 ; 6       ;
;      - pid_pitch_controller:U_Pitch|Add6~30                      ; 1                 ; 6       ;
;      - pwm1[0]~0                                                 ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add2~16                        ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add2~17                        ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add2~18                        ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add2~19                        ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add2~20                        ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add2~21                        ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add2~22                        ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add2~23                        ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|P[1]~0                         ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|P[0]~1                         ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|v[9]~0                         ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add6~0                         ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|u[2]~0                         ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|u[7]~6                         ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|u[2]~7                         ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|u[0]~15                        ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add6~18                        ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add6~20                        ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add6~22                        ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add6~24                        ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add6~26                        ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add6~28                        ; 1                 ; 6       ;
;      - Add2~14                                                   ; 1                 ; 6       ;
;      - Add2~15                                                   ; 1                 ; 6       ;
;      - Add2~16                                                   ; 1                 ; 6       ;
;      - Add2~17                                                   ; 1                 ; 6       ;
;      - Add2~18                                                   ; 1                 ; 6       ;
;      - Add2~19                                                   ; 1                 ; 6       ;
;      - Add2~20                                                   ; 1                 ; 6       ;
;      - pid_roll_controller:U_Roll|Add6~30                        ; 1                 ; 6       ;
;      - pwm2[0]~0                                                 ; 1                 ; 6       ;
;      - Add3~16                                                   ; 1                 ; 6       ;
;      - Add3~17                                                   ; 1                 ; 6       ;
;      - Add3~18                                                   ; 1                 ; 6       ;
;      - Add3~19                                                   ; 1                 ; 6       ;
;      - Add3~20                                                   ; 1                 ; 6       ;
;      - Add3~21                                                   ; 1                 ; 6       ;
;      - Add3~22                                                   ; 1                 ; 6       ;
;      - Add3~23                                                   ; 1                 ; 6       ;
;      - Add4~16                                                   ; 1                 ; 6       ;
;      - Add4~17                                                   ; 1                 ; 6       ;
;      - Add4~18                                                   ; 1                 ; 6       ;
;      - Add4~19                                                   ; 1                 ; 6       ;
;      - Add4~20                                                   ; 1                 ; 6       ;
;      - Add4~21                                                   ; 1                 ; 6       ;
;      - Add4~22                                                   ; 1                 ; 6       ;
;      - Add4~23                                                   ; 1                 ; 6       ;
; Switch_1[3]                                                      ;                   ;         ;
;      - Add1~14                                                   ; 1                 ; 6       ;
;      - Add1~15                                                   ; 1                 ; 6       ;
;      - Add1~16                                                   ; 1                 ; 6       ;
;      - Add1~17                                                   ; 1                 ; 6       ;
;      - Add1~18                                                   ; 1                 ; 6       ;
;      - Add1~19                                                   ; 1                 ; 6       ;
;      - Add1~20                                                   ; 1                 ; 6       ;
;      - pwm1[0]~0                                                 ; 1                 ; 6       ;
; Switch_1[2]                                                      ;                   ;         ;
;      - Add2~14                                                   ; 1                 ; 6       ;
;      - Add2~15                                                   ; 1                 ; 6       ;
;      - Add2~16                                                   ; 1                 ; 6       ;
;      - Add2~17                                                   ; 1                 ; 6       ;
;      - Add2~18                                                   ; 1                 ; 6       ;
;      - Add2~19                                                   ; 1                 ; 6       ;
;      - Add2~20                                                   ; 1                 ; 6       ;
;      - pwm2[0]~0                                                 ; 1                 ; 6       ;
; Switch_1[1]                                                      ;                   ;         ;
;      - Add3~16                                                   ; 1                 ; 6       ;
;      - Add3~17                                                   ; 1                 ; 6       ;
;      - Add3~18                                                   ; 1                 ; 6       ;
;      - Add3~19                                                   ; 1                 ; 6       ;
;      - Add3~20                                                   ; 1                 ; 6       ;
;      - Add3~21                                                   ; 1                 ; 6       ;
;      - Add3~22                                                   ; 1                 ; 6       ;
;      - Add3~23                                                   ; 1                 ; 6       ;
; Ultra_B_Edge                                                     ;                   ;         ;
;      - rangefinder:U_Ranger_Botom|edgeYet2                       ; 0                 ; 6       ;
;      - rangefinder:U_Ranger_Botom|process_0~0                    ; 0                 ; 6       ;
;      - rangefinder:U_Ranger_Botom|process_0~1                    ; 0                 ; 6       ;
; Ultra_T_Edge                                                     ;                   ;         ;
;      - rangefinder:U_Ranger_Top|edgeYet2                         ; 1                 ; 6       ;
;      - rangefinder:U_Ranger_Top|process_0~0                      ; 1                 ; 6       ;
;      - rangefinder:U_Ranger_Top|process_0~1                      ; 1                 ; 6       ;
+------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                 ;
+-------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                  ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Switch_1[0]                                           ; PIN_8              ; 79      ; Clock                     ; no     ; --                   ; --               ; --                        ;
; Switch_1[0]~clk_delay_ctrl                            ; CLKDELAYCTRL_G0    ; 74      ; Async. clear              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; Switch_2                                              ; PIN_9              ; 161     ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; clk                                                   ; PIN_17             ; 424     ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk_div:U_1HzClkDivider|clk_out                       ; LCFF_X4_Y3_N5      ; 2       ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; motor_pwm:U_Motor_1|clocktick                         ; LCFF_X13_Y15_N3    ; 19      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; rangefinder:U_Ranger_Botom|LessThan0~1                ; LCCOMB_X21_Y8_N30  ; 24      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; rangefinder:U_Ranger_Botom|process_0~0                ; LCCOMB_X19_Y7_N20  ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rangefinder:U_Ranger_Botom|process_0~1                ; LCCOMB_X19_Y7_N10  ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rangefinder:U_Ranger_Top|process_0~0                  ; LCCOMB_X22_Y9_N20  ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; rangefinder:U_Ranger_Top|process_0~1                  ; LCCOMB_X22_Y9_N18  ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:U_Registers|reg_controller:RegCont|Selector1~0 ; LCCOMB_X13_Y10_N4  ; 8       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; regmap:U_Registers|reg_controller:RegCont|regi00~2    ; LCCOMB_X12_Y11_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:U_Registers|reg_controller:RegCont|regi01~0    ; LCCOMB_X12_Y11_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:U_Registers|reg_controller:RegCont|regi02~0    ; LCCOMB_X12_Y11_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:U_Registers|reg_controller:RegCont|regi03~0    ; LCCOMB_X12_Y11_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:U_Registers|reg_controller:RegCont|regi04~0    ; LCCOMB_X12_Y11_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:U_Registers|reg_controller:RegCont|regi05~0    ; LCCOMB_X12_Y11_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:U_Registers|reg_controller:RegCont|regi06~0    ; LCCOMB_X12_Y11_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:U_Registers|reg_controller:RegCont|regi07~0    ; LCCOMB_X12_Y11_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:U_Registers|reg_controller:RegCont|state.wa1   ; LCFF_X12_Y10_N29   ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regmap:U_Registers|reg_controller_reset               ; LCCOMB_X14_Y10_N24 ; 10      ; Async. clear              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
+-------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                  ;
+-----------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                    ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Switch_1[0]~clk_delay_ctrl              ; CLKDELAYCTRL_G0    ; 74      ; Global Clock         ; GCLK0            ; --                        ;
; clk                                     ; PIN_17             ; 424     ; Global Clock         ; GCLK2            ; --                        ;
; clk_div:U_1HzClkDivider|clk_out         ; LCFF_X4_Y3_N5      ; 2       ; Global Clock         ; GCLK3            ; --                        ;
; regmap:U_Registers|reg_controller_reset ; LCCOMB_X14_Y10_N24 ; 10      ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Switch_2                                                                                                                                                                 ; 161     ;
; Switch_1[0]                                                                                                                                                              ; 79      ;
; regmap:U_Registers|addreg:RegAdd|tmp[1]                                                                                                                                  ; 40      ;
; regmap:U_Registers|addreg:RegAdd|tmp[0]                                                                                                                                  ; 40      ;
; regmap:U_Registers|addreg:RegAdd|tmp[2]                                                                                                                                  ; 40      ;
; regmap:U_Registers|addreg:RegAdd|tmp[3]                                                                                                                                  ; 33      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_14~46            ; 25      ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_14~46          ; 25      ;
; rangefinder:U_Ranger_Botom|LessThan0~1                                                                                                                                   ; 24      ;
; rangefinder:U_Ranger_Top|process_0~1                                                                                                                                     ; 24      ;
; rangefinder:U_Ranger_Top|process_0~0                                                                                                                                     ; 24      ;
; rangefinder:U_Ranger_Botom|process_0~1                                                                                                                                   ; 24      ;
; rangefinder:U_Ranger_Botom|process_0~0                                                                                                                                   ; 24      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_13~44            ; 23      ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_13~44          ; 23      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_12~42            ; 22      ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_12~42          ; 22      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_10~40            ; 21      ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_10~40          ; 21      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_9~38             ; 20      ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_9~38           ; 20      ;
; motor_pwm:U_Motor_1|clocktick                                                                                                                                            ; 19      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_8~36             ; 19      ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_8~36           ; 19      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_7~34             ; 18      ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_7~34           ; 18      ;
; pid_roll_controller:U_Roll|pwm_input[8]~2                                                                                                                                ; 16      ;
; pid_pitch_controller:U_Pitch|pwm_input[8]~2                                                                                                                              ; 16      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_6~32             ; 16      ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_6~32           ; 16      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_5~30             ; 15      ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_5~30           ; 15      ;
; pid_roll_controller:U_Roll|Add3~18                                                                                                                                       ; 14      ;
; pid_pitch_controller:U_Pitch|Add3~18                                                                                                                                     ; 14      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_4~28             ; 14      ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_4~28           ; 14      ;
; PIC_PBUS_OK_IN                                                                                                                                                           ; 13      ;
; pid_roll_controller:U_Roll|error[9]                                                                                                                                      ; 13      ;
; pid_pitch_controller:U_Pitch|error[9]                                                                                                                                    ; 13      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_3~26             ; 13      ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_3~26           ; 13      ;
; regmap:U_Registers|reg_controller:RegCont|state.ra2                                                                                                                      ; 12      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_2~24             ; 12      ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_2~24           ; 12      ;
; clk_div:U_1HzClkDivider|Equal0~6                                                                                                                                         ; 11      ;
; clk_div:U_1HzClkDivider|Equal0~5                                                                                                                                         ; 11      ;
; clk_div:U_1HzClkDivider|Equal0~4                                                                                                                                         ; 11      ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_1~22             ; 11      ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_1~22           ; 11      ;
; regmap:U_Registers|addreg:RegAdd|tmp[4]                                                                                                                                  ; 10      ;
; PIC_PBUS_Data[7]~7                                                                                                                                                       ; 9       ;
; PIC_PBUS_Data[6]~6                                                                                                                                                       ; 9       ;
; PIC_PBUS_Data[5]~5                                                                                                                                                       ; 9       ;
; PIC_PBUS_Data[4]~4                                                                                                                                                       ; 9       ;
; PIC_PBUS_Data[3]~3                                                                                                                                                       ; 9       ;
; PIC_PBUS_Data[2]~2                                                                                                                                                       ; 9       ;
; PIC_PBUS_Data[1]~1                                                                                                                                                       ; 9       ;
; PIC_PBUS_Data[0]~0                                                                                                                                                       ; 9       ;
; pid_altitude_controller:U_Altitude|error[9]                                                                                                                              ; 9       ;
; pid_yaw_controller:U_Yaw|error[9]                                                                                                                                        ; 9       ;
; pid_roll_controller:U_Roll|v[9]~0                                                                                                                                        ; 9       ;
; pid_pitch_controller:U_Pitch|v[9]~0                                                                                                                                      ; 9       ;
; regmap:U_Registers|reg_controller:RegCont|state.wa1                                                                                                                      ; 9       ;
; pid_roll_controller:U_Roll|Add3~16                                                                                                                                       ; 9       ;
; pid_pitch_controller:U_Pitch|Add3~16                                                                                                                                     ; 9       ;
; Switch_1[1]                                                                                                                                                              ; 8       ;
; Switch_1[2]                                                                                                                                                              ; 8       ;
; Switch_1[3]                                                                                                                                                              ; 8       ;
; regmap:U_Registers|reg_controller:RegCont|regi07~0                                                                                                                       ; 8       ;
; regmap:U_Registers|reg_controller:RegCont|regi02~0                                                                                                                       ; 8       ;
; regmap:U_Registers|reg_controller:RegCont|regi06~0                                                                                                                       ; 8       ;
; regmap:U_Registers|reg_controller:RegCont|regi05~0                                                                                                                       ; 8       ;
; regmap:U_Registers|reg_controller:RegCont|regi01~0                                                                                                                       ; 8       ;
; regmap:U_Registers|reg_controller:RegCont|regi04~0                                                                                                                       ; 8       ;
; regmap:U_Registers|reg_controller:RegCont|regi00~2                                                                                                                       ; 8       ;
; regmap:U_Registers|reg_controller:RegCont|regi03~0                                                                                                                       ; 8       ;
; regmap:U_Registers|reg_controller:RegCont|regi00~1                                                                                                                       ; 8       ;
; regmap:U_Registers|reg_controller:RegCont|Selector1~0                                                                                                                    ; 8       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[0]~26                                                                                                                              ; 8       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[0]~24                                                                                                                              ; 8       ;
; pid_roll_controller:U_Roll|pwm_input[7]~3                                                                                                                                ; 8       ;
; pid_roll_controller:U_Roll|u[2]~7                                                                                                                                        ; 8       ;
; pid_pitch_controller:U_Pitch|pwm_input[7]~3                                                                                                                              ; 8       ;
; pid_pitch_controller:U_Pitch|u[2]~7                                                                                                                                      ; 8       ;
; pid_roll_controller:U_Roll|u[7]~6                                                                                                                                        ; 7       ;
; pid_pitch_controller:U_Pitch|u[7]~6                                                                                                                                      ; 7       ;
; rangefinder:U_Ranger_Botom|count[20]                                                                                                                                     ; 7       ;
; rangefinder:U_Ranger_Botom|count[19]                                                                                                                                     ; 7       ;
; rangefinder:U_Ranger_Botom|count[23]                                                                                                                                     ; 7       ;
; rangefinder:U_Ranger_Botom|count[22]                                                                                                                                     ; 7       ;
; rangefinder:U_Ranger_Botom|count[21]                                                                                                                                     ; 7       ;
; motor_pwm:U_Motor_1|pulsecount[0]                                                                                                                                        ; 6       ;
; rangefinder:U_Ranger_Botom|count[18]                                                                                                                                     ; 6       ;
; rangefinder:U_Ranger_Botom|count[17]                                                                                                                                     ; 6       ;
; rangefinder:U_Ranger_Botom|count[16]                                                                                                                                     ; 6       ;
; rangefinder:U_Ranger_Botom|count[15]                                                                                                                                     ; 6       ;
; rangefinder:U_Ranger_Botom|count[14]                                                                                                                                     ; 6       ;
; rangefinder:U_Ranger_Botom|count[13]                                                                                                                                     ; 6       ;
; rangefinder:U_Ranger_Botom|count[12]                                                                                                                                     ; 6       ;
; rangefinder:U_Ranger_Botom|count[11]                                                                                                                                     ; 6       ;
; rangefinder:U_Ranger_Botom|count[10]                                                                                                                                     ; 6       ;
; rangefinder:U_Ranger_Botom|count[9]                                                                                                                                      ; 6       ;
; rangefinder:U_Ranger_Botom|count[8]                                                                                                                                      ; 6       ;
; pid_roll_controller:U_Roll|error[5]                                                                                                                                      ; 5       ;
; pid_roll_controller:U_Roll|error[6]                                                                                                                                      ; 5       ;
; pid_roll_controller:U_Roll|error[1]                                                                                                                                      ; 5       ;
; pid_roll_controller:U_Roll|error[2]                                                                                                                                      ; 5       ;
; pid_roll_controller:U_Roll|error[3]                                                                                                                                      ; 5       ;
; pid_roll_controller:U_Roll|error[4]                                                                                                                                      ; 5       ;
; pid_pitch_controller:U_Pitch|error[5]                                                                                                                                    ; 5       ;
; pid_pitch_controller:U_Pitch|error[6]                                                                                                                                    ; 5       ;
; pid_pitch_controller:U_Pitch|error[1]                                                                                                                                    ; 5       ;
; pid_pitch_controller:U_Pitch|error[2]                                                                                                                                    ; 5       ;
; pid_pitch_controller:U_Pitch|error[3]                                                                                                                                    ; 5       ;
; pid_pitch_controller:U_Pitch|error[4]                                                                                                                                    ; 5       ;
; regmap:U_Registers|reg_controller:RegCont|state.rd3                                                                                                                      ; 5       ;
; rangefinder:U_Ranger_Botom|count[0]                                                                                                                                      ; 5       ;
; rangefinder:U_Ranger_Botom|count[1]                                                                                                                                      ; 5       ;
; rangefinder:U_Ranger_Botom|count[2]                                                                                                                                      ; 5       ;
; rangefinder:U_Ranger_Botom|count[3]                                                                                                                                      ; 5       ;
; rangefinder:U_Ranger_Botom|count[4]                                                                                                                                      ; 5       ;
; rangefinder:U_Ranger_Botom|count[5]                                                                                                                                      ; 5       ;
; rangefinder:U_Ranger_Botom|count[6]                                                                                                                                      ; 5       ;
; rangefinder:U_Ranger_Botom|count[7]                                                                                                                                      ; 5       ;
; motor_pwm:U_Motor_1|pulsecount[8]                                                                                                                                        ; 5       ;
; motor_pwm:U_Motor_1|pulsecount[1]                                                                                                                                        ; 5       ;
; motor_pwm:U_Motor_1|pulsecount[2]                                                                                                                                        ; 5       ;
; motor_pwm:U_Motor_1|pulsecount[3]                                                                                                                                        ; 5       ;
; motor_pwm:U_Motor_1|pulsecount[4]                                                                                                                                        ; 5       ;
; motor_pwm:U_Motor_1|pulsecount[5]                                                                                                                                        ; 5       ;
; motor_pwm:U_Motor_1|pulsecount[6]                                                                                                                                        ; 5       ;
; motor_pwm:U_Motor_1|pulsecount[7]                                                                                                                                        ; 5       ;
; PIC_PBUS_A_D                                                                                                                                                             ; 4       ;
; pid_roll_controller:U_Roll|error[7]                                                                                                                                      ; 4       ;
; pid_roll_controller:U_Roll|error[8]                                                                                                                                      ; 4       ;
; pid_pitch_controller:U_Pitch|error[7]                                                                                                                                    ; 4       ;
; pid_pitch_controller:U_Pitch|error[8]                                                                                                                                    ; 4       ;
; motor_pwm:U_Motor_1|LessThan0~0                                                                                                                                          ; 4       ;
; regmap:U_Registers|reg_controller:RegCont|state.fetch                                                                                                                    ; 4       ;
; pid_roll_controller:U_Roll|Add3~14                                                                                                                                       ; 4       ;
; pid_roll_controller:U_Roll|Add3~12                                                                                                                                       ; 4       ;
; pid_roll_controller:U_Roll|Add3~10                                                                                                                                       ; 4       ;
; pid_roll_controller:U_Roll|Add3~8                                                                                                                                        ; 4       ;
; pid_roll_controller:U_Roll|Add3~6                                                                                                                                        ; 4       ;
; pid_roll_controller:U_Roll|Add3~4                                                                                                                                        ; 4       ;
; pid_roll_controller:U_Roll|Add3~2                                                                                                                                        ; 4       ;
; pid_roll_controller:U_Roll|Add3~0                                                                                                                                        ; 4       ;
; pid_pitch_controller:U_Pitch|Add3~14                                                                                                                                     ; 4       ;
; pid_pitch_controller:U_Pitch|Add3~12                                                                                                                                     ; 4       ;
; pid_pitch_controller:U_Pitch|Add3~10                                                                                                                                     ; 4       ;
; pid_pitch_controller:U_Pitch|Add3~8                                                                                                                                      ; 4       ;
; pid_pitch_controller:U_Pitch|Add3~6                                                                                                                                      ; 4       ;
; pid_pitch_controller:U_Pitch|Add3~4                                                                                                                                      ; 4       ;
; pid_pitch_controller:U_Pitch|Add3~2                                                                                                                                      ; 4       ;
; pid_pitch_controller:U_Pitch|Add3~0                                                                                                                                      ; 4       ;
; quadreg:U_RegAM|tmp[0]                                                                                                                                                   ; 4       ;
; Ultra_T_Edge                                                                                                                                                             ; 3       ;
; Ultra_B_Edge                                                                                                                                                             ; 3       ;
; PIC_PBUS_R_W                                                                                                                                                             ; 3       ;
; regmap:U_Registers|addreg:RegAdd|tmp[5]                                                                                                                                  ; 3       ;
; regmap:U_Registers|addreg:RegAdd|tmp[6]                                                                                                                                  ; 3       ;
; regmap:U_Registers|addreg:RegAdd|tmp[7]                                                                                                                                  ; 3       ;
; pid_roll_controller:U_Roll|u[0]~16                                                                                                                                       ; 3       ;
; pid_roll_controller:U_Roll|u[2]~5                                                                                                                                        ; 3       ;
; pid_roll_controller:U_Roll|u[2]~2                                                                                                                                        ; 3       ;
; pid_roll_controller:U_Roll|error[0]                                                                                                                                      ; 3       ;
; pid_pitch_controller:U_Pitch|u[0]~16                                                                                                                                     ; 3       ;
; pid_pitch_controller:U_Pitch|u[8]~5                                                                                                                                      ; 3       ;
; pid_pitch_controller:U_Pitch|u[8]~2                                                                                                                                      ; 3       ;
; pid_pitch_controller:U_Pitch|error[0]                                                                                                                                    ; 3       ;
; regmap:U_Registers|reg_controller:RegCont|state.wd2                                                                                                                      ; 3       ;
; regmap:U_Registers|reg_controller:RegCont|state.wa2                                                                                                                      ; 3       ;
; regmap:U_Registers|reg_controller:RegCont|state.rd1                                                                                                                      ; 3       ;
; Add0~12                                                                                                                                                                  ; 3       ;
; Add0~10                                                                                                                                                                  ; 3       ;
; Add0~8                                                                                                                                                                   ; 3       ;
; Add0~6                                                                                                                                                                   ; 3       ;
; Add0~4                                                                                                                                                                   ; 3       ;
; Add0~2                                                                                                                                                                   ; 3       ;
; Add0~0                                                                                                                                                                   ; 3       ;
; rangefinder:U_Ranger_Top|timevector[1]~2                                                                                                                                 ; 3       ;
; rangefinder:U_Ranger_Botom|timevector[1]~2                                                                                                                               ; 3       ;
; regmap:U_Registers|quadreg:RegZD|tmp[7]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegAD|tmp[7]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegZM|tmp[7]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegZM|tmp[6]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegZD|tmp[6]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegAD|tmp[6]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegZD|tmp[5]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegZM|tmp[5]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegAD|tmp[5]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegZD|tmp[4]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegAD|tmp[4]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegZM|tmp[4]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegZD|tmp[3]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegAD|tmp[3]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegZM|tmp[3]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegZM|tmp[2]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegZD|tmp[2]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegAD|tmp[2]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegZD|tmp[1]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegZM|tmp[1]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegAD|tmp[1]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegZD|tmp[0]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegAD|tmp[0]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegZM|tmp[0]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYD|tmp[5]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYM|tmp[5]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYD|tmp[6]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYM|tmp[6]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYD|tmp[7]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYM|tmp[7]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYD|tmp[0]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYM|tmp[0]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYD|tmp[1]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYM|tmp[1]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYD|tmp[2]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYM|tmp[2]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYD|tmp[3]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYM|tmp[3]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYD|tmp[4]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegYM|tmp[4]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXD|tmp[5]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXM|tmp[5]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXD|tmp[6]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXM|tmp[6]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXD|tmp[7]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXM|tmp[7]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXD|tmp[0]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXM|tmp[0]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXD|tmp[1]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXM|tmp[1]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXD|tmp[2]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXM|tmp[2]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXD|tmp[3]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXM|tmp[3]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXD|tmp[4]                                                                                                                                  ; 2       ;
; regmap:U_Registers|quadreg:RegXM|tmp[4]                                                                                                                                  ; 2       ;
; rangefinder:U_Ranger_Top|edgeYet2                                                                                                                                        ; 2       ;
; rangefinder:U_Ranger_Botom|edgeYet2                                                                                                                                      ; 2       ;
; clk_div:U_1HzClkDivider|cnt[20]                                                                                                                                          ; 2       ;
; clk_div:U_1HzClkDivider|cnt[22]                                                                                                                                          ; 2       ;
; clk_div:U_1HzClkDivider|cnt[21]                                                                                                                                          ; 2       ;
; clk_div:U_1HzClkDivider|cnt[19]                                                                                                                                          ; 2       ;
; clk_div:U_1HzClkDivider|cnt[18]                                                                                                                                          ; 2       ;
; clk_div:U_1HzClkDivider|cnt[17]                                                                                                                                          ; 2       ;
; clk_div:U_1HzClkDivider|cnt[16]                                                                                                                                          ; 2       ;
; clk_div:U_1HzClkDivider|cnt[15]                                                                                                                                          ; 2       ;
; clk_div:U_1HzClkDivider|cnt[14]                                                                                                                                          ; 2       ;
; clk_div:U_1HzClkDivider|cnt[13]                                                                                                                                          ; 2       ;
; clk_div:U_1HzClkDivider|cnt[12]                                                                                                                                          ; 2       ;
; clk_div:U_1HzClkDivider|cnt[10]                                                                                                                                          ; 2       ;
; clk_div:U_1HzClkDivider|cnt[9]                                                                                                                                           ; 2       ;
; clk_div:U_1HzClkDivider|cnt[8]                                                                                                                                           ; 2       ;
; clk_div:U_1HzClkDivider|cnt[11]                                                                                                                                          ; 2       ;
; clk_div:U_1HzClkDivider|cnt[0]                                                                                                                                           ; 2       ;
; clk_div:U_1HzClkDivider|cnt[3]                                                                                                                                           ; 2       ;
; clk_div:U_1HzClkDivider|cnt[1]                                                                                                                                           ; 2       ;
; clk_div:U_1HzClkDivider|cnt[2]                                                                                                                                           ; 2       ;
; clk_div:U_1HzClkDivider|cnt[4]                                                                                                                                           ; 2       ;
; clk_div:U_1HzClkDivider|cnt[5]                                                                                                                                           ; 2       ;
; clk_div:U_1HzClkDivider|cnt[6]                                                                                                                                           ; 2       ;
; clk_div:U_1HzClkDivider|cnt[7]                                                                                                                                           ; 2       ;
; Add4~23                                                                                                                                                                  ; 2       ;
; Add4~22                                                                                                                                                                  ; 2       ;
; Add4~21                                                                                                                                                                  ; 2       ;
; Add4~20                                                                                                                                                                  ; 2       ;
; Add4~19                                                                                                                                                                  ; 2       ;
; Add4~18                                                                                                                                                                  ; 2       ;
; Add4~17                                                                                                                                                                  ; 2       ;
; Add4~16                                                                                                                                                                  ; 2       ;
; Add3~23                                                                                                                                                                  ; 2       ;
; Add3~22                                                                                                                                                                  ; 2       ;
; Add3~21                                                                                                                                                                  ; 2       ;
; Add3~20                                                                                                                                                                  ; 2       ;
; Add3~19                                                                                                                                                                  ; 2       ;
; Add3~18                                                                                                                                                                  ; 2       ;
; Add3~17                                                                                                                                                                  ; 2       ;
; Add3~16                                                                                                                                                                  ; 2       ;
; pwm2[0]~0                                                                                                                                                                ; 2       ;
; pid_roll_controller:U_Roll|Add6~31                                                                                                                                       ; 2       ;
; Add2~20                                                                                                                                                                  ; 2       ;
; Add2~19                                                                                                                                                                  ; 2       ;
; Add2~18                                                                                                                                                                  ; 2       ;
; Add2~17                                                                                                                                                                  ; 2       ;
; Add2~16                                                                                                                                                                  ; 2       ;
; Add2~15                                                                                                                                                                  ; 2       ;
; Add2~14                                                                                                                                                                  ; 2       ;
; pid_roll_controller:U_Roll|Add6~29                                                                                                                                       ; 2       ;
; pid_roll_controller:U_Roll|Add6~27                                                                                                                                       ; 2       ;
; pid_roll_controller:U_Roll|Add6~25                                                                                                                                       ; 2       ;
; pid_roll_controller:U_Roll|Add6~23                                                                                                                                       ; 2       ;
; pid_roll_controller:U_Roll|Add6~21                                                                                                                                       ; 2       ;
; pid_roll_controller:U_Roll|Add6~19                                                                                                                                       ; 2       ;
; pid_roll_controller:U_Roll|Add6~17                                                                                                                                       ; 2       ;
; pid_roll_controller:U_Roll|u[1]~14                                                                                                                                       ; 2       ;
; pid_roll_controller:U_Roll|u[2]~13                                                                                                                                       ; 2       ;
; pid_roll_controller:U_Roll|u[3]~12                                                                                                                                       ; 2       ;
; pid_roll_controller:U_Roll|u[4]~11                                                                                                                                       ; 2       ;
; pid_roll_controller:U_Roll|u[5]~10                                                                                                                                       ; 2       ;
; pid_roll_controller:U_Roll|u[6]~9                                                                                                                                        ; 2       ;
; pid_roll_controller:U_Roll|u[7]~8                                                                                                                                        ; 2       ;
; pid_roll_controller:U_Roll|u_old[9]                                                                                                                                      ; 2       ;
; pid_roll_controller:U_Roll|process_1~2                                                                                                                                   ; 2       ;
; pid_roll_controller:U_Roll|pwm_input[7]~0                                                                                                                                ; 2       ;
; pid_roll_controller:U_Roll|LessThan1~0                                                                                                                                   ; 2       ;
; pwm1[0]~0                                                                                                                                                                ; 2       ;
; pid_pitch_controller:U_Pitch|Add6~31                                                                                                                                     ; 2       ;
; Add1~20                                                                                                                                                                  ; 2       ;
; Add1~19                                                                                                                                                                  ; 2       ;
; Add1~18                                                                                                                                                                  ; 2       ;
; Add1~17                                                                                                                                                                  ; 2       ;
; Add1~16                                                                                                                                                                  ; 2       ;
; Add1~15                                                                                                                                                                  ; 2       ;
; Add1~14                                                                                                                                                                  ; 2       ;
; pid_pitch_controller:U_Pitch|Add6~29                                                                                                                                     ; 2       ;
; pid_pitch_controller:U_Pitch|Add6~27                                                                                                                                     ; 2       ;
; pid_pitch_controller:U_Pitch|Add6~25                                                                                                                                     ; 2       ;
; pid_pitch_controller:U_Pitch|Add6~23                                                                                                                                     ; 2       ;
; pid_pitch_controller:U_Pitch|Add6~21                                                                                                                                     ; 2       ;
; pid_pitch_controller:U_Pitch|Add6~19                                                                                                                                     ; 2       ;
; pid_pitch_controller:U_Pitch|Add6~17                                                                                                                                     ; 2       ;
; pid_pitch_controller:U_Pitch|u[1]~14                                                                                                                                     ; 2       ;
; pid_pitch_controller:U_Pitch|u[2]~13                                                                                                                                     ; 2       ;
; pid_pitch_controller:U_Pitch|u[3]~12                                                                                                                                     ; 2       ;
; pid_pitch_controller:U_Pitch|u[4]~11                                                                                                                                     ; 2       ;
; pid_pitch_controller:U_Pitch|u[5]~10                                                                                                                                     ; 2       ;
; pid_pitch_controller:U_Pitch|u[6]~9                                                                                                                                      ; 2       ;
; pid_pitch_controller:U_Pitch|u[7]~8                                                                                                                                      ; 2       ;
; pid_pitch_controller:U_Pitch|u_old[9]                                                                                                                                    ; 2       ;
; pid_pitch_controller:U_Pitch|process_1~2                                                                                                                                 ; 2       ;
; pid_pitch_controller:U_Pitch|pwm_input[7]~0                                                                                                                              ; 2       ;
; pid_pitch_controller:U_Pitch|LessThan1~0                                                                                                                                 ; 2       ;
; rangefinder:U_Ranger_Top|LessThan1~4                                                                                                                                     ; 2       ;
; regmap:U_Registers|reg_controller:RegCont|state.wd1                                                                                                                      ; 2       ;
; regmap:U_Registers|reg_controller:RegCont|Selector5~0                                                                                                                    ; 2       ;
; regmap:U_Registers|reg_controller:RegCont|state.ra1                                                                                                                      ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[550]~220   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[549]~219   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[548]~218   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[547]~217   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[546]~216   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[545]~215   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[544]~214   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[543]~213   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[541]~212   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[540]~211   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[529]~209   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[530]~208   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[531]~207   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[532]~206   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[533]~205   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[534]~204   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[535]~203   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[536]~202   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[537]~201   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[538]~200   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[539]~199   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[542]~198   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[504]~197   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[505]~196   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[506]~195   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[507]~194   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[508]~193   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[509]~192   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[510]~191   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[511]~190   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[512]~189   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[513]~188   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[514]~187   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[515]~186   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[516]~185   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[517]~184   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[518]~183   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[519]~182   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[520]~181   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[521]~180   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[522]~179   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[523]~178   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[524]~177   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[525]~176   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[480]~175   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[481]~174   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[482]~173   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[483]~172   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[484]~171   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[485]~170   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[486]~169   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[487]~168   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[488]~167   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[489]~166   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[490]~165   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[491]~164   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[492]~163   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[493]~162   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[494]~161   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[495]~160   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[496]~159   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[497]~158   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[498]~157   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[499]~156   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[500]~155   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[456]~154   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[457]~153   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[458]~152   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[459]~151   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[460]~150   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[461]~149   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[462]~148   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[463]~147   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[464]~146   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[465]~145   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[466]~144   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[467]~143   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[468]~142   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[469]~141   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[470]~140   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[471]~139   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[472]~138   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[473]~137   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[474]~136   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[475]~135   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[432]~134   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[433]~133   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[434]~132   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[435]~131   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[436]~130   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[437]~129   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[438]~128   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[439]~127   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[440]~126   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[441]~125   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[442]~124   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[443]~123   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[444]~122   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[445]~121   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[446]~120   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[447]~119   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[448]~118   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[449]~117   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[450]~116   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[408]~115   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[409]~114   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[410]~113   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[411]~112   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[412]~111   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[413]~110   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[414]~109   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[415]~108   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[416]~107   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[417]~106   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[418]~105   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[419]~104   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[420]~103   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[421]~102   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[422]~101   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[423]~100   ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[424]~99    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[425]~98    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[384]~97    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[385]~96    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[386]~95    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[387]~94    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[388]~93    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[389]~92    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[390]~91    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[391]~90    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[392]~89    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[393]~88    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[394]~87    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[395]~86    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[396]~85    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[397]~84    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[398]~83    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[399]~82    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[400]~81    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[360]~80    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[361]~79    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[362]~78    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[363]~77    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[364]~76    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[365]~75    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[366]~74    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[367]~73    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[368]~72    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[369]~71    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[370]~70    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[371]~69    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[372]~68    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[373]~67    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[374]~66    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[375]~65    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[336]~64    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[337]~63    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[338]~62    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[339]~61    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[340]~60    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[341]~59    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[342]~58    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[343]~57    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[344]~56    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[345]~55    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[346]~54    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[347]~53    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[348]~52    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[349]~51    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[350]~50    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[312]~49    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[313]~48    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[314]~47    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[315]~46    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[316]~45    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[317]~44    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[318]~43    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[319]~42    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[320]~41    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[321]~40    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[322]~39    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[323]~38    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[324]~37    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[325]~36    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[288]~35    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[289]~34    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[290]~33    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[291]~32    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[292]~31    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[293]~30    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[294]~29    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[295]~28    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[296]~27    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[297]~26    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[298]~25    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[299]~24    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[300]~23    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[264]~22    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[265]~21    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[266]~20    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[267]~19    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[268]~18    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[269]~17    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[270]~16    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[271]~15    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[272]~14    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[273]~13    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[274]~12    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[275]~11    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[240]~10    ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[241]~9     ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[242]~8     ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[243]~7     ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[244]~6     ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[245]~5     ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[246]~4     ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[247]~3     ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[248]~2     ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[249]~1     ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[250]~0     ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[529]~219 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[530]~218 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[531]~217 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[532]~216 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[533]~215 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[534]~214 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[535]~213 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[536]~212 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[537]~211 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[538]~210 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[539]~209 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[540]~208 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[541]~207 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[543]~206 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[544]~205 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[545]~204 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[546]~203 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[547]~202 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[548]~201 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[549]~200 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[550]~199 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[542]~198 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[518]~197 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[519]~196 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[520]~195 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[521]~194 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[522]~193 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[523]~192 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[524]~191 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[525]~190 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[504]~189 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[505]~188 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[506]~187 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[507]~186 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[508]~185 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[509]~184 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[510]~183 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[511]~182 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[512]~181 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[513]~180 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[514]~179 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[515]~178 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[516]~177 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[517]~176 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[493]~175 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[494]~174 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[495]~173 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[496]~172 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[497]~171 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[498]~170 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[499]~169 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[500]~168 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[480]~167 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[481]~166 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[482]~165 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[483]~164 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[484]~163 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[485]~162 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[486]~161 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[487]~160 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[488]~159 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[489]~158 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[490]~157 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[491]~156 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[492]~155 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[468]~154 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[469]~153 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[470]~152 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[471]~151 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[472]~150 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[473]~149 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[474]~148 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[475]~147 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[456]~146 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[457]~145 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[458]~144 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[459]~143 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[460]~142 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[461]~141 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[462]~140 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[463]~139 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[464]~138 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[465]~137 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[466]~136 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[467]~135 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[443]~134 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[444]~133 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[445]~132 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[446]~131 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[447]~130 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[448]~129 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[449]~128 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[450]~127 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[432]~126 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[433]~125 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[434]~124 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[435]~123 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[436]~122 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[437]~121 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[438]~120 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[439]~119 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[440]~118 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[441]~117 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[442]~116 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[418]~115 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[419]~114 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[420]~113 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[421]~112 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[422]~111 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[423]~110 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[424]~109 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[425]~108 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[408]~107 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[409]~106 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[410]~105 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[411]~104 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[412]~103 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[413]~102 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[414]~101 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[415]~100 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[416]~99  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[417]~98  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[393]~97  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[394]~96  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[395]~95  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[396]~94  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[397]~93  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[398]~92  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[399]~91  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[400]~90  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[384]~89  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[385]~88  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[386]~87  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[387]~86  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[388]~85  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[389]~84  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[390]~83  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[391]~82  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[392]~81  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[368]~80  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[369]~79  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[370]~78  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[371]~77  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[372]~76  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[373]~75  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[374]~74  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[375]~73  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[360]~72  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[361]~71  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[362]~70  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[363]~69  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[364]~68  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[365]~67  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[366]~66  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[367]~65  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[343]~64  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[344]~63  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[345]~62  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[346]~61  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[347]~60  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[348]~59  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[349]~58  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[350]~57  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[336]~56  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[337]~55  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[338]~54  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[339]~53  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[340]~52  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[341]~51  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[342]~50  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[318]~49  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[319]~48  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[320]~47  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[321]~46  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[322]~45  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[323]~44  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[324]~43  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[325]~42  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[312]~41  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[313]~40  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[314]~39  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[315]~38  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[316]~37  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[317]~36  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[293]~35  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[294]~34  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[295]~33  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[296]~32  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[297]~31  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[298]~30  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[299]~29  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[300]~28  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[288]~27  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[289]~26  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[290]~25  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[291]~24  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[292]~23  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[268]~22  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[269]~21  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[270]~20  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[271]~19  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[272]~18  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[273]~17  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[274]~16  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[275]~15  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[264]~14  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[265]~13  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[266]~12  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[267]~11  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[243]~10  ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[244]~9   ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[245]~8   ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[246]~7   ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[247]~6   ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[248]~5   ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[249]~4   ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[250]~3   ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[240]~2   ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[241]~1   ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|StageOut[242]~0   ; 2       ;
; current_State                                                                                                                                                            ; 2       ;
; motor_pwm:U_Motor_1|clockcount[4]                                                                                                                                        ; 2       ;
; motor_pwm:U_Motor_1|clockcount[6]                                                                                                                                        ; 2       ;
; motor_pwm:U_Motor_1|clockcount[5]                                                                                                                                        ; 2       ;
; motor_pwm:U_Motor_1|clockcount[3]                                                                                                                                        ; 2       ;
; motor_pwm:U_Motor_1|clockcount[2]                                                                                                                                        ; 2       ;
; motor_pwm:U_Motor_1|clockcount[1]                                                                                                                                        ; 2       ;
; motor_pwm:U_Motor_1|clockcount[0]                                                                                                                                        ; 2       ;
; pid_roll_controller:U_Roll|Add0~16                                                                                                                                       ; 2       ;
; pid_pitch_controller:U_Pitch|Add0~16                                                                                                                                     ; 2       ;
; pid_roll_controller:U_Roll|Add1~14                                                                                                                                       ; 2       ;
; pid_roll_controller:U_Roll|Add1~12                                                                                                                                       ; 2       ;
; pid_roll_controller:U_Roll|Add1~10                                                                                                                                       ; 2       ;
; pid_roll_controller:U_Roll|Add1~8                                                                                                                                        ; 2       ;
; pid_roll_controller:U_Roll|Add1~6                                                                                                                                        ; 2       ;
; pid_roll_controller:U_Roll|Add1~4                                                                                                                                        ; 2       ;
; pid_roll_controller:U_Roll|Add1~2                                                                                                                                        ; 2       ;
; pid_roll_controller:U_Roll|Add1~0                                                                                                                                        ; 2       ;
; pid_pitch_controller:U_Pitch|Add1~14                                                                                                                                     ; 2       ;
; pid_pitch_controller:U_Pitch|Add1~12                                                                                                                                     ; 2       ;
; pid_pitch_controller:U_Pitch|Add1~10                                                                                                                                     ; 2       ;
; pid_pitch_controller:U_Pitch|Add1~8                                                                                                                                      ; 2       ;
; pid_pitch_controller:U_Pitch|Add1~6                                                                                                                                      ; 2       ;
; pid_pitch_controller:U_Pitch|Add1~4                                                                                                                                      ; 2       ;
; pid_pitch_controller:U_Pitch|Add1~2                                                                                                                                      ; 2       ;
; pid_pitch_controller:U_Pitch|Add1~0                                                                                                                                      ; 2       ;
; motor_pwm:U_Motor_1|pulsecount[11]                                                                                                                                       ; 2       ;
; motor_pwm:U_Motor_1|pulsecount[10]                                                                                                                                       ; 2       ;
; motor_pwm:U_Motor_1|pulsecount[9]                                                                                                                                        ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_15~48            ; 2       ;
; rangefinder:U_Ranger_Top|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_14~0             ; 2       ;
; rangefinder:U_Ranger_Top|timevector[23]~46                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Top|timevector[22]~44                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Top|timevector[21]~42                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Top|timevector[20]~40                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Top|timevector[19]~38                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Top|timevector[18]~36                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Top|timevector[17]~34                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Top|timevector[16]~32                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Top|timevector[15]~30                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Top|timevector[14]~28                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Top|timevector[13]~26                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Top|timevector[12]~24                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Top|timevector[11]~22                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Top|timevector[10]~20                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Top|timevector[9]~18                                                                                                                                ; 2       ;
; rangefinder:U_Ranger_Top|timevector[8]~16                                                                                                                                ; 2       ;
; rangefinder:U_Ranger_Top|timevector[7]~14                                                                                                                                ; 2       ;
; rangefinder:U_Ranger_Top|timevector[6]~12                                                                                                                                ; 2       ;
; rangefinder:U_Ranger_Top|timevector[5]~10                                                                                                                                ; 2       ;
; rangefinder:U_Ranger_Top|timevector[4]~8                                                                                                                                 ; 2       ;
; rangefinder:U_Ranger_Top|timevector[3]~6                                                                                                                                 ; 2       ;
; rangefinder:U_Ranger_Top|timevector[2]~4                                                                                                                                 ; 2       ;
; rangefinder:U_Ranger_Top|timevector[0]~0                                                                                                                                 ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_15~48          ; 2       ;
; rangefinder:U_Ranger_Botom|Divider:Div|lpm_divide:LPM_DIVIDE_component|lpm_divide_gup:auto_generated|sign_div_unsign_bnh:divider|alt_u_div_o5f:divider|op_14~0           ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[23]~46                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[22]~44                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[21]~42                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[20]~40                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[19]~38                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[18]~36                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[17]~34                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[16]~32                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[15]~30                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[14]~28                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[13]~26                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[12]~24                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[11]~22                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[10]~20                                                                                                                             ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[9]~18                                                                                                                              ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[8]~16                                                                                                                              ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[7]~14                                                                                                                              ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[6]~12                                                                                                                              ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[5]~10                                                                                                                              ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[4]~8                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[3]~6                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[2]~4                                                                                                                               ; 2       ;
; rangefinder:U_Ranger_Botom|timevector[0]~0                                                                                                                               ; 2       ;
; quadreg:U_RegAM|tmp[7]                                                                                                                                                   ; 2       ;
; quadreg:U_RegAM|tmp[6]                                                                                                                                                   ; 2       ;
; quadreg:U_RegAM|tmp[5]                                                                                                                                                   ; 2       ;
; quadreg:U_RegAM|tmp[4]                                                                                                                                                   ; 2       ;
; quadreg:U_RegAM|tmp[3]                                                                                                                                                   ; 2       ;
; quadreg:U_RegAM|tmp[2]                                                                                                                                                   ; 2       ;
; quadreg:U_RegAM|tmp[1]                                                                                                                                                   ; 2       ;
; PIC_SPI_Select                                                                                                                                                           ; 1       ;
; pid_altitude_controller:U_Altitude|error[9]~0                                                                                                                            ; 1       ;
; pid_yaw_controller:U_Yaw|error[9]~0                                                                                                                                      ; 1       ;
; pid_roll_controller:U_Roll|error[9]~1                                                                                                                                    ; 1       ;
; pid_roll_controller:U_Roll|error[8]~0                                                                                                                                    ; 1       ;
; pid_pitch_controller:U_Pitch|error[9]~1                                                                                                                                  ; 1       ;
; pid_pitch_controller:U_Pitch|error[8]~0                                                                                                                                  ; 1       ;
; current_State~0                                                                                                                                                          ; 1       ;
; TLED_Orange_1~0                                                                                                                                                          ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[4]~111                                                                                                                             ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[4]~110                                                                                                                             ; 1       ;
; clk_div:U_1HzClkDivider|cnt~13                                                                                                                                           ; 1       ;
; clk_div:U_1HzClkDivider|cnt~12                                                                                                                                           ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[7]~109                                                                                                                             ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[6]~108                                                                                                                             ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[5]~107                                                                                                                             ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[3]~106                                                                                                                             ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[2]~105                                                                                                                             ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[1]~104                                                                                                                             ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[0]~103                                                                                                                             ; 1       ;
; pid_altitude_controller:U_Altitude|error[6]                                                                                                                              ; 1       ;
; pid_yaw_controller:U_Yaw|error[6]                                                                                                                                        ; 1       ;
; pid_altitude_controller:U_Altitude|error[5]                                                                                                                              ; 1       ;
; pid_yaw_controller:U_Yaw|error[5]                                                                                                                                        ; 1       ;
; pid_altitude_controller:U_Altitude|error[4]                                                                                                                              ; 1       ;
; pid_yaw_controller:U_Yaw|error[4]                                                                                                                                        ; 1       ;
; pid_altitude_controller:U_Altitude|error[3]                                                                                                                              ; 1       ;
; pid_yaw_controller:U_Yaw|error[3]                                                                                                                                        ; 1       ;
; pid_altitude_controller:U_Altitude|error[2]                                                                                                                              ; 1       ;
; pid_yaw_controller:U_Yaw|error[2]                                                                                                                                        ; 1       ;
; pid_altitude_controller:U_Altitude|error[1]                                                                                                                              ; 1       ;
; pid_yaw_controller:U_Yaw|error[1]                                                                                                                                        ; 1       ;
; pid_altitude_controller:U_Altitude|Add7~2                                                                                                                                ; 1       ;
; pid_altitude_controller:U_Altitude|error[0]                                                                                                                              ; 1       ;
; pid_roll_controller:U_Roll|Add7~2                                                                                                                                        ; 1       ;
; pid_yaw_controller:U_Yaw|Add7~2                                                                                                                                          ; 1       ;
; pid_yaw_controller:U_Yaw|error[0]                                                                                                                                        ; 1       ;
; pid_pitch_controller:U_Pitch|Add7~2                                                                                                                                      ; 1       ;
; regmap:U_Registers|reg_controller:RegCont|regi00~0                                                                                                                       ; 1       ;
; motor_pwm:U_Motor_1|Equal0~1                                                                                                                                             ; 1       ;
; motor_pwm:U_Motor_1|Equal0~0                                                                                                                                             ; 1       ;
; clk_div:U_1HzClkDivider|cnt~11                                                                                                                                           ; 1       ;
; clk_div:U_1HzClkDivider|cnt~10                                                                                                                                           ; 1       ;
; clk_div:U_1HzClkDivider|cnt~9                                                                                                                                            ; 1       ;
; clk_div:U_1HzClkDivider|cnt~8                                                                                                                                            ; 1       ;
; clk_div:U_1HzClkDivider|cnt~7                                                                                                                                            ; 1       ;
; clk_div:U_1HzClkDivider|cnt~6                                                                                                                                            ; 1       ;
; clk_div:U_1HzClkDivider|cnt~5                                                                                                                                            ; 1       ;
; clk_div:U_1HzClkDivider|cnt~4                                                                                                                                            ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[7]~102                                                                                                                             ; 1       ;
; regmap:U_Registers|quadreg:RegAM|tmp[7]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[7]~101                                                                                                                             ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[7]~100                                                                                                                             ; 1       ;
; regmap:U_Registers|quadreg:RegEa|tmp[7]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[7]~99                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegEx|tmp[7]                                                                                                                                  ; 1       ;
; regmap:U_Registers|quadreg:RegEy|tmp[7]                                                                                                                                  ; 1       ;
; regmap:U_Registers|quadreg:RegEz|tmp[7]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[7]~98                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[7]~97                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[7]~96                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[7]~95                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegMi|tmp[7]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[7]~94                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[7]~93                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegP4|tmp[7]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[7]~92                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegP1|tmp[7]                                                                                                                                  ; 1       ;
; regmap:U_Registers|quadreg:RegP2|tmp[7]                                                                                                                                  ; 1       ;
; regmap:U_Registers|quadreg:RegP3|tmp[7]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[6]~91                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegAM|tmp[6]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[6]~90                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[6]~89                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[6]~88                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegP4|tmp[6]                                                                                                                                  ; 1       ;
; regmap:U_Registers|quadreg:RegMi|tmp[6]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[6]~87                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[6]~86                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[6]~85                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegP1|tmp[6]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[6]~84                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[6]~83                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegP2|tmp[6]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[6]~82                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[6]~81                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegP3|tmp[6]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[5]~80                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegAM|tmp[5]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[5]~79                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[5]~78                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[5]~77                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[5]~76                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[5]~75                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[5]~74                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[5]~73                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegP4|tmp[5]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[5]~72                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegP1|tmp[5]                                                                                                                                  ; 1       ;
; regmap:U_Registers|quadreg:RegP3|tmp[5]                                                                                                                                  ; 1       ;
; regmap:U_Registers|quadreg:RegP2|tmp[5]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[5]~71                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegMi|tmp[5]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[5]~70                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[4]~69                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[4]~68                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[4]~67                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegMi|tmp[4]                                                                                                                                  ; 1       ;
; regmap:U_Registers|quadreg:RegP4|tmp[4]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[4]~66                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[4]~65                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[4]~64                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegP1|tmp[4]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[4]~63                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[4]~62                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegP3|tmp[4]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[4]~61                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[4]~60                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegP2|tmp[4]                                                                                                                                  ; 1       ;
; regmap:U_Registers|quadreg:RegAM|tmp[4]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[3]~59                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegAM|tmp[3]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[3]~58                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[3]~57                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[3]~56                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[3]~55                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[3]~54                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[3]~53                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[3]~52                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegMi|tmp[3]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[3]~51                                                                                                                              ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[3]~50                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegP4|tmp[3]                                                                                                                                  ; 1       ;
; regmap:U_Registers|outmux:MuxOut|tmp1[3]~49                                                                                                                              ; 1       ;
; regmap:U_Registers|quadreg:RegP1|tmp[3]                                                                                                                                  ; 1       ;
; regmap:U_Registers|quadreg:RegP2|tmp[3]                                                                                                                                  ; 1       ;
; regmap:U_Registers|quadreg:RegP3|tmp[3]                                                                                                                                  ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 2,234 / 26,052 ( 9 % ) ;
; C16 interconnects          ; 19 / 1,156 ( 2 % )     ;
; C4 interconnects           ; 1,279 / 17,952 ( 7 % ) ;
; Direct links               ; 460 / 26,052 ( 2 % )   ;
; Global clocks              ; 4 / 8 ( 50 % )         ;
; Local interconnects        ; 713 / 8,256 ( 9 % )    ;
; R24 interconnects          ; 49 / 1,020 ( 5 % )     ;
; R4 interconnects           ; 1,219 / 22,440 ( 5 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.33) ; Number of LABs  (Total = 129) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 9                             ;
; 2                                           ; 3                             ;
; 3                                           ; 3                             ;
; 4                                           ; 3                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 0                             ;
; 11                                          ; 4                             ;
; 12                                          ; 4                             ;
; 13                                          ; 0                             ;
; 14                                          ; 1                             ;
; 15                                          ; 6                             ;
; 16                                          ; 90                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.80) ; Number of LABs  (Total = 129) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 26                            ;
; 1 Clock                            ; 50                            ;
; 1 Clock enable                     ; 11                            ;
; 1 Sync. clear                      ; 2                             ;
; 2 Async. clears                    ; 5                             ;
; 2 Clock enables                    ; 9                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.11) ; Number of LABs  (Total = 129) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 2                             ;
; 3                                            ; 1                             ;
; 4                                            ; 5                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 2                             ;
; 8                                            ; 0                             ;
; 9                                            ; 1                             ;
; 10                                           ; 0                             ;
; 11                                           ; 2                             ;
; 12                                           ; 0                             ;
; 13                                           ; 0                             ;
; 14                                           ; 1                             ;
; 15                                           ; 5                             ;
; 16                                           ; 60                            ;
; 17                                           ; 8                             ;
; 18                                           ; 1                             ;
; 19                                           ; 1                             ;
; 20                                           ; 2                             ;
; 21                                           ; 3                             ;
; 22                                           ; 4                             ;
; 23                                           ; 2                             ;
; 24                                           ; 5                             ;
; 25                                           ; 3                             ;
; 26                                           ; 4                             ;
; 27                                           ; 0                             ;
; 28                                           ; 3                             ;
; 29                                           ; 2                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 12.11) ; Number of LABs  (Total = 129) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 10                            ;
; 2                                                ; 2                             ;
; 3                                                ; 5                             ;
; 4                                                ; 3                             ;
; 5                                                ; 1                             ;
; 6                                                ; 0                             ;
; 7                                                ; 5                             ;
; 8                                                ; 2                             ;
; 9                                                ; 7                             ;
; 10                                               ; 6                             ;
; 11                                               ; 2                             ;
; 12                                               ; 8                             ;
; 13                                               ; 2                             ;
; 14                                               ; 9                             ;
; 15                                               ; 9                             ;
; 16                                               ; 53                            ;
; 17                                               ; 3                             ;
; 18                                               ; 1                             ;
; 19                                               ; 0                             ;
; 20                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.88) ; Number of LABs  (Total = 129) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 7                             ;
; 4                                            ; 4                             ;
; 5                                            ; 2                             ;
; 6                                            ; 0                             ;
; 7                                            ; 2                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 7                             ;
; 12                                           ; 4                             ;
; 13                                           ; 2                             ;
; 14                                           ; 1                             ;
; 15                                           ; 6                             ;
; 16                                           ; 3                             ;
; 17                                           ; 28                            ;
; 18                                           ; 5                             ;
; 19                                           ; 5                             ;
; 20                                           ; 6                             ;
; 21                                           ; 2                             ;
; 22                                           ; 2                             ;
; 23                                           ; 2                             ;
; 24                                           ; 0                             ;
; 25                                           ; 4                             ;
; 26                                           ; 3                             ;
; 27                                           ; 7                             ;
; 28                                           ; 5                             ;
; 29                                           ; 1                             ;
; 30                                           ; 7                             ;
; 31                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Thu Apr 26 01:56:34 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off BoardTest -c BoardTest
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP2C8T144C8 for design "BoardTest"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5T144C8 is compatible
    Info: Device EP2C5T144I8 is compatible
    Info: Device EP2C8T144I8 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
    Info: Pin ~LVDS54p/nCEO~ is reserved at location 76
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'BoardTest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node clk_div:U_1HzClkDivider|clk_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node Switch_1[0] (placed in PIN 8 (LVDS8p, DPCLK0/DQS0L/CQ1L))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node pid_pitch_controller:U_Pitch|Add2~16
        Info: Destination node pid_pitch_controller:U_Pitch|Add2~17
        Info: Destination node pid_pitch_controller:U_Pitch|Add2~18
        Info: Destination node pid_pitch_controller:U_Pitch|Add2~19
        Info: Destination node pid_pitch_controller:U_Pitch|Add2~20
        Info: Destination node pid_pitch_controller:U_Pitch|Add2~21
        Info: Destination node pid_pitch_controller:U_Pitch|Add2~22
        Info: Destination node pid_pitch_controller:U_Pitch|Add2~23
        Info: Destination node pid_pitch_controller:U_Pitch|P[1]~0
        Info: Destination node pid_pitch_controller:U_Pitch|P[0]~1
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node regmap:U_Registers|reg_controller_reset 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 5% of the available device resources
    Info: Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X11_Y10 to location X22_Y19
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 38 output pins without output pin load capacitance assignment
    Info: Pin "PIC_PBUS_Data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_Data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SDA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Data" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TLED_Orange_2" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Blue[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BLED_Orange[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_PBUS_OK_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PIC_SPI_MISO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_T_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Ultra_B_Trigger" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_North" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_East" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_South" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Motor_West" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_SCL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Camera_EXTCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_SPI_MOSI" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FPGA_I2C_Clock" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Gyro_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ChipSelect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WriteProtect" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "Accel_SelAddr0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin Camera_SDA has a permanently disabled output enable
    Info: Pin FPGA_I2C_Data has a permanently disabled output enable
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 328 megabytes
    Info: Processing ended: Thu Apr 26 01:56:40 2012
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


