 
****************************************
Report : timing
        -path end
        -delay min
        -nets
        -max_paths 200
        -capacitance
Design : core
Version: T-2022.03-SP3
Date   : Tue Jun  6 19:43:09 2023
****************************************

 # A fanout number of 1000 was used for high fanout net computations.

Operating Conditions: fast   Library: NangateOpenCellLibrary
Wire Load Model Mode: top

Endpoint                         Path Delay     Path Required     Slack
------------------------------------------------------------------------
lsu0/lsu_fifo/rd_ptr_reg[1]/next_state (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/rd_ptr_reg[0]/next_state (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/fifo_cnt_reg[1]/next_state (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/wr_ptr_reg[1]/next_state (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/fifo_cnt_reg[0]/next_state (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/wr_ptr_reg[0]/next_state (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[2][11]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[2][10]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[2][9]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[2][8]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[2][7]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[2][6]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[2][5]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[2][4]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[2][3]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[2][2]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[2][1]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[2][0]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[3][11]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[3][10]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[3][9]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[3][8]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[3][7]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[3][6]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[3][5]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[3][4]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[3][3]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[3][2]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[3][1]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[3][0]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[1][11]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[1][10]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[1][9]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[1][8]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[1][7]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[1][6]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[1][5]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[1][4]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[1][3]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[1][2]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[1][1]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[1][0]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[0][11]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[0][10]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[0][9]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[0][8]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[0][7]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[0][6]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[0][5]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[0][4]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[0][3]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[0][2]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[0][1]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/mem_reg[0][0]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/fifo_cnt_reg[1]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
lsu0/lsu_fifo/fifo_cnt_reg[0]/synch_enable (**SEQGEN**)     0.01 r     0.01     0.00
fetch/inst_valid_o_reg/D (DFF_X1)     0.11 f          0.03         0.09
fetch/pc_o_reg[31]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[30]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[29]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[28]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[27]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[26]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[25]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[24]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[23]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[22]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[21]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[20]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[19]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[18]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[17]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[16]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[15]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[14]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[13]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[12]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[11]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[10]/D (DFF_X1)       0.11 f            0.03         0.09
fetch/pc_o_reg[9]/D (DFF_X1)        0.11 f            0.03         0.09
fetch/pc_o_reg[8]/D (DFF_X1)        0.11 f            0.03         0.09
fetch/pc_o_reg[7]/D (DFF_X1)        0.11 f            0.03         0.09
fetch/pc_o_reg[6]/D (DFF_X1)        0.11 f            0.03         0.09
fetch/pc_o_reg[5]/D (DFF_X1)        0.11 f            0.03         0.09
fetch/pc_o_reg[4]/D (DFF_X1)        0.11 f            0.03         0.09
fetch/pc_o_reg[3]/D (DFF_X1)        0.11 f            0.03         0.09
fetch/pc_o_reg[2]/D (DFF_X1)        0.11 f            0.03         0.09
reorder_buf/cbuf_prd/rd_ptr_reg[0]/D (DFF_X1)     0.11 f     0.03     0.09
reorder_buf/cbuf_pc/rd_ptr_reg[0]/D (DFF_X1)     0.11 f     0.03     0.09
reorder_buf/cbuf_inst/rd_ptr_reg[0]/D (DFF_X1)     0.11 f     0.03     0.09
reorder_buf/cbuf_prd/rd_ptr_reg[1]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_pc/rd_ptr_reg[1]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_inst/rd_ptr_reg[1]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_pc/wr_ptr_reg[4]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_pc/wr_ptr_reg[2]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_inst/wr_ptr_reg[3]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_inst/wr_ptr_reg[2]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_prd/rd_ptr_reg[3]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_pc/rd_ptr_reg[3]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_pc/rd_ptr_reg[2]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_pc/wr_ptr_reg[0]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_inst/rd_ptr_reg[3]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_inst/rd_ptr_reg[2]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_inst/wr_ptr_reg[0]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_prd/rd_ptr_reg[4]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_pc/rd_ptr_reg[4]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_pc/wr_ptr_reg[1]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_inst/rd_ptr_reg[4]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_inst/wr_ptr_reg[4]/D (DFF_X1)     0.12 f     0.03     0.09
reorder_buf/cbuf_inst/wr_ptr_reg[1]/D (DFF_X1)     0.12 f     0.03     0.09
rename0/busytable_reg[1]/D (DFF_X1)     0.12 f        0.03         0.09
rename0/busytable_reg[2]/D (DFF_X1)     0.12 f        0.03         0.09
rename0/busytable_reg[3]/D (DFF_X1)     0.12 f        0.03         0.09
rename0/busytable_reg[4]/D (DFF_X1)     0.12 f        0.03         0.09
rename0/busytable_reg[5]/D (DFF_X1)     0.12 f        0.03         0.09
rename0/busytable_reg[6]/D (DFF_X1)     0.12 f        0.03         0.09
rename0/busytable_reg[7]/D (DFF_X1)     0.12 f        0.03         0.09
rename0/busytable_reg[9]/D (DFF_X1)     0.12 f        0.03         0.09
rename0/busytable_reg[10]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[11]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[12]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[13]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[14]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[15]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[16]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[17]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[18]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[19]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[20]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[21]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[22]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[23]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[24]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[25]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[26]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[27]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[28]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[29]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[30]/D (DFF_X1)     0.12 f       0.03         0.09
rename0/busytable_reg[31]/D (DFF_X1)     0.12 f       0.03         0.09
lsu0/lsu_fifo/rd_ptr_reg[1]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/rd_ptr_reg[0]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/wr_ptr_reg[1]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/wr_ptr_reg[0]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/fifo_cnt_reg[1]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/fifo_cnt_reg[0]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/fifo_cnt_reg[1]/synch_enable (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/fifo_cnt_reg[0]/synch_enable (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[0][11]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[0][10]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[0][9]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[0][8]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[0][7]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[0][6]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[0][5]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[0][4]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[0][3]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[0][2]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[0][1]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[0][0]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[1][11]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[1][10]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[1][9]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[1][8]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[1][7]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[1][6]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[1][5]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[1][4]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[1][3]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[1][2]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[1][1]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[1][0]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[2][11]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[2][10]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[2][9]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[2][8]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[2][7]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[2][6]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[2][5]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[2][4]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[2][3]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[2][2]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[2][1]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[2][0]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[3][11]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[3][10]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[3][9]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[3][8]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[3][7]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[3][6]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[3][5]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[3][4]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[3][3]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[3][2]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[3][1]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
lsu0/lsu_fifo/mem_reg[3][0]/next_state (**SEQGEN**)     0.10 r     0.01     0.09
rename0/busytable_reg[8]/D (DFF_X1)     0.12 f        0.03         0.09
lsu0/lsu_fifo/mem_reg[0][11]/synch_enable (**SEQGEN**)     0.11 r     0.01     0.10
lsu0/lsu_fifo/mem_reg[0][10]/synch_enable (**SEQGEN**)     0.11 r     0.01     0.10
lsu0/lsu_fifo/mem_reg[0][9]/synch_enable (**SEQGEN**)     0.11 r     0.01     0.10

1
