Fitter report for DE1_D5M
Thu Jun 21 16:07:24 2018
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. Bidir Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. PLL Summary
 16. PLL Usage
 17. Clock Delay Control Summary
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Failed - Thu Jun 21 16:07:23 2018        ;
; Quartus II 32-bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; DE1_D5M                                  ;
; Top-level Entity Name              ; DE1_D5M                                  ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C20F484C7                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 12,880 / 18,752 ( 69 % )                 ;
;     Total combinational functions  ; 9,700 / 18,752 ( 52 % )                  ;
;     Dedicated logic registers      ; 5,227 / 18,752 ( 28 % )                  ;
; Total registers                    ; 5241                                     ;
; Total pins                         ; 303 / 315 ( 96 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 151,856 / 239,616 ( 63 % )               ;
; Embedded Multiplier 9-bit elements ; 9 / 52 ( 17 % )                          ;
; Total PLLs                         ; 2 / 4 ( 50 % )                           ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.08        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   4.0%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                    ; Action          ; Operation        ; Reason                         ; Node Port ; Node Port Name ; Destination Node                                                                                                     ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q               ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q               ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_2                                               ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q              ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q              ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q~_Duplicate_1                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q~_Duplicate_2                                              ; REGOUT           ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:0:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[0]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:1:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[1]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:2:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[2]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:3:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[3]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:4:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[4]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:5:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[5]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:6:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[6]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:7:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[7]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:8:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[8]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:9:stage_i|q                 ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[9]                                    ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:10:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[10]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:11:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[11]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:12:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[12]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:13:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[13]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:14:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[14]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:15:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[15]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:16:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[16]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:17:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[17]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:18:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[18]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:19:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[19]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:20:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[20]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:21:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[21]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:22:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[22]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:23:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[23]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:24:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[24]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:25:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[25]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:26:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[26]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:27:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[27]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:28:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[28]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:29:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[29]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:30:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[30]                                   ; PORTADATAOUT     ;                       ;
; MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:31:stage_i|q                ; Packed Register ; Register Packing ; Timing optimization            ; REGOUT    ;                ; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|q_a[31]                                   ; PORTADATAOUT     ;                       ;
; rCCD_DATA[0]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[13]                                                                                                           ; COMBOUT          ;                       ;
; rCCD_DATA[1]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[12]                                                                                                           ; COMBOUT          ;                       ;
; rCCD_DATA[2]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[11]                                                                                                           ; COMBOUT          ;                       ;
; rCCD_DATA[3]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[10]                                                                                                           ; COMBOUT          ;                       ;
; rCCD_DATA[4]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[9]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_DATA[5]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[8]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_DATA[6]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[7]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_DATA[7]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[6]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_DATA[8]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[5]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_DATA[9]                                                            ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[4]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_DATA[10]                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[3]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_DATA[11]                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[1]                                                                                                            ; COMBOUT          ;                       ;
; rCCD_FVAL                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[22]                                                                                                           ; COMBOUT          ;                       ;
; rCCD_LVAL                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment ; REGOUT    ;                ; GPIO_1[21]                                                                                                           ; COMBOUT          ;                       ;
+-------------------------------------------------------------------------+-----------------+------------------+--------------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 15815 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 15815 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 11759   ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 237     ; 0                 ; N/A                     ; Post-Synthesis    ;
; sld_signaltap:auto_signaltap_0 ; 3811    ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 8       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 12,880 / 18,752 ( 69 % )    ;
;     -- Combinational with no register       ; 7653                        ;
;     -- Register only                        ; 3180                        ;
;     -- Combinational with a register        ; 2047                        ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 5029                        ;
;     -- 3 input functions                    ; 2615                        ;
;     -- <=2 input functions                  ; 2056                        ;
;     -- Register only                        ; 3180                        ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 7868                        ;
;     -- arithmetic mode                      ; 1832                        ;
;                                             ;                             ;
; Total registers*                            ; 5,241 / 19,649 ( 27 % )     ;
;     -- Dedicated logic registers            ; 5,227 / 18,752 ( 28 % )     ;
;     -- I/O registers                        ; 14 / 897 ( 2 % )            ;
;                                             ;                             ;
; Total LABs                                  ; Not available               ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 303 / 315 ( 96 % )          ;
;     -- Clock pins                           ; 0 / 8 ( 0 % )               ;
;                                             ;                             ;
; Global signals                              ; 16                          ;
; M4Ks                                        ; 57 / 52 ( 110 % )           ;
; Total block memory bits                     ; 151,856 / 239,616 ( 63 % )  ;
; Total block memory implementation bits      ; 262,656 / 239,616 ( 110 % ) ;
; Embedded Multiplier 9-bit elements          ; 9 / 52 ( 17 % )             ;
; PLLs                                        ; 2 / 4 ( 50 % )              ;
; Global clocks                               ; 16 / 16 ( 100 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Maximum fan-out                             ; 2101                        ;
; Highest non-global fan-out                  ; 1040                        ;
; Total fan-out                               ; 56063                       ;
; Average fan-out                             ; 3.54                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                         ;
+-------------------------------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                                ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------------------------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT                          ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[0]                         ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[1]                         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[0]                         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[1]                         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50                            ; Unassigned ; --       ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_CLOCK                           ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]                              ; Unassigned ; --       ; 35                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]                              ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]                              ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]                              ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_CLK                             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; PS2_DAT                             ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]                               ; Unassigned ; --       ; 41                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]                               ; Unassigned ; --       ; 41                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]                               ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]                               ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]                               ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]                               ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]                               ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]                               ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]                               ; Unassigned ; --       ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]                               ; Unassigned ; --       ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCK                                 ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCS                                 ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TDI                                 ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD                            ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; auto_stp_external_clock_0           ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; auto_stp_external_storage_qualifier ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------------------------------------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                          ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TDO           ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[5]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[6]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[7]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[8]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_B[9]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[5]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[6]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[7]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[8]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_G[9]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[5]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[6]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[7]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[8]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_R[9]      ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; Unassigned ; --       ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+
; Name        ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                       ; Output Enable Group ;
+-------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+
; AUD_ADCLRCK ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; AUD_BCLK    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; AUD_DACLRCK ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; DRAM_DQ[0]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[10] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[11] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[12] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[13] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[14] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[15] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[1]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[2]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[3]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[4]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[5]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[6]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[7]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[8]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; DRAM_DQ[9]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; Sdram_Control_4Port:u7|command:command1|OE ; -                   ;
; FL_DQ[0]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[1]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[2]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[3]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[4]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[5]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[6]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; FL_DQ[7]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[0]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[10]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[11]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[12]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[13]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[14]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[15]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[16]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[17]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[18]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[19]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[1]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[20]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[21]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[22]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[23]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[24]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[25]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[26]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[27]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[28]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[29]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[2]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[30]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[31]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[32]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[33]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[34]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[35]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[3]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[4]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[5]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[6]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[7]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[8]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_0[9]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[0]   ; Unassigned ; --       ; 1040                  ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[10]  ; Unassigned ; --       ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[11]  ; Unassigned ; --       ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[12]  ; Unassigned ; --       ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[13]  ; Unassigned ; --       ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[14]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[15]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[16]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[17]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[18]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[19]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[1]   ; Unassigned ; --       ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[20]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[21]  ; Unassigned ; --       ; 0                     ; 13                 ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[22]  ; Unassigned ; --       ; 0                     ; 2                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[23]  ; Unassigned ; --       ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; I2C_CCD_Config:u8|I2C_Controller:u0|SDO    ; -                   ;
; GPIO_1[24]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[25]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[26]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[27]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[28]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[29]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[2]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[30]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[31]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[32]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[33]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[34]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[35]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[3]   ; Unassigned ; --       ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[4]   ; Unassigned ; --       ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[5]   ; Unassigned ; --       ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[6]   ; Unassigned ; --       ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[7]   ; Unassigned ; --       ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[8]   ; Unassigned ; --       ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; GPIO_1[9]   ; Unassigned ; --       ; 0                     ; 1                  ; no     ; yes            ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; I2C_SDAT    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SD_CMD      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                          ; -                   ;
; SD_DAT      ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                          ; -                   ;
; SD_DAT3     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; Fitter               ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[0]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[10] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[11] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[12] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[13] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[14] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[15] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[1]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[2]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[3]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[4]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[5]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[6]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[7]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[8]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
; SRAM_DQ[9]  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; Default          ; Off         ; User                 ; 0 pF ; -                                          ; -                   ;
+-------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------+---------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 41 ( 0 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 33 ( 0 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 39 ( 0 % ) ; 3.3V          ; --           ;
; 6        ; 0 / 36 ( 0 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % ) ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % ) ; 3.3V          ; --           ;
; Unknown  ; 310            ; --            ;              ;
+----------+----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 0          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C5       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0         ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND            ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                               ;
+----------------------------------+------------------------------------------+---------------------------------------------+
; Name                             ; sdram_pll:u6|altpll:altpll_component|pll ; MIPS:u13|PLL:m1|altpll:altpll_component|pll ;
+----------------------------------+------------------------------------------+---------------------------------------------+
; SDC pin name                     ; u6|altpll_component|pll                  ; u13|m1|altpll_component|pll                 ;
; PLL mode                         ; Normal                                   ; Normal                                      ;
; Compensate clock                 ; clock0                                   ; clock0                                      ;
; Compensated input/output pins    ; --                                       ; --                                          ;
; Self reset on gated loss of lock ; Off                                      ; Off                                         ;
; Gate lock counter                ; --                                       ; --                                          ;
; Input frequency 0                ; 50.0 MHz                                 ; 50.0 MHz                                    ;
; Input frequency 1                ; --                                       ; --                                          ;
; Nominal PFD frequency            ; 50.0 MHz                                 ; 50.0 MHz                                    ;
; Nominal VCO frequency            ; 750.2 MHz                                ; 800.0 MHz                                   ;
; VCO post scale K counter         ; --                                       ; --                                          ;
; VCO multiply                     ; --                                       ; --                                          ;
; VCO divide                       ; --                                       ; --                                          ;
; Freq min lock                    ; 33.33 MHz                                ; 31.25 MHz                                   ;
; Freq max lock                    ; 66.67 MHz                                ; 62.5 MHz                                    ;
; M VCO Tap                        ; 2                                        ; 0                                           ;
; M Initial                        ; 3                                        ; 1                                           ;
; M value                          ; 15                                       ; 16                                          ;
; N value                          ; 1                                        ; 1                                           ;
; Preserve PLL counter order       ; Off                                      ; Off                                         ;
; PLL location                     ; PLL_1                                    ; PLL_3                                       ;
; Inclk0 signal                    ; CLOCK_50                                 ; CLOCK_24[0]                                 ;
; Inclk1 signal                    ; --                                       ; --                                          ;
; Inclk0 signal type               ; Dedicated Pin                            ; Dedicated Pin                               ;
; Inclk1 signal type               ; --                                       ; --                                          ;
+----------------------------------+------------------------------------------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                   ;
+-----------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+------------------------------------+
; Name                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift     ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                       ;
+-----------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+------------------------------------+
; sdram_pll:u6|altpll:altpll_component|_clk0    ; clock0       ; 5    ; 2   ; 125.0 MHz        ; 0 (0 ps)        ; 50/50      ; C0      ; 6             ; 3/3 Even   ; 3       ; 2       ; u6|altpll_component|pll|clk[0]     ;
; sdram_pll:u6|altpll:altpll_component|_clk1    ; clock1       ; 5    ; 2   ; 125.0 MHz        ; -135 (-3000 ps) ; 50/50      ; C2      ; 6             ; 3/3 Even   ; 1       ; 0       ; u6|altpll_component|pll|clk[1]     ;
; MIPS:u13|PLL:m1|altpll:altpll_component|_clk0 ; clock0       ; 4    ; 5   ; 40.0 MHz         ; 0 (0 ps)        ; 50/50      ; C0      ; 20            ; 10/10 Even ; 1       ; 0       ; u13|m1|altpll_component|pll|clk[0] ;
+-----------------------------------------------+--------------+------+-----+------------------+-----------------+------------+---------+---------------+------------+---------+---------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Clock Delay Control Summary                                                                                                ;
+------------------------------------------+---------------------------+------------+------------------+---------------------+
; Name                                     ; Source I/O                ; Location   ; Delay Chain Mode ; Delay Chain Setting ;
+------------------------------------------+---------------------------+------------+------------------+---------------------+
; auto_stp_external_clock_0~clk_delay_ctrl ; auto_stp_external_clock_0 ; Unassigned ; none             ; N/A                 ;
+------------------------------------------+---------------------------+------------+------------------+---------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                         ; Library Name ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DE1_D5M                                                                                                ; 0 (0)       ; 5227 (1)                  ; 14 (14)       ; 151856      ; 9            ; 1       ; 4         ; 303  ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M                                                                                                                                                                                                                                                                                                                    ;              ;
;    |CCD_Capture:u3|                                                                                     ; 0 (0)       ; 48 (48)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|CCD_Capture:u3                                                                                                                                                                                                                                                                                                     ;              ;
;    |Histogram:u11|                                                                                      ; 0 (0)       ; 673 (673)                 ; 0 (0)         ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Histogram:u11                                                                                                                                                                                                                                                                                                      ;              ;
;       |lpm_mult:Mult0|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Histogram:u11|lpm_mult:Mult0                                                                                                                                                                                                                                                                                       ;              ;
;          |mult_45t:auto_generated|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated                                                                                                                                                                                                                                                               ;              ;
;    |I2C_CCD_Config:u8|                                                                                  ; 0 (0)       ; 132 (94)                  ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|I2C_CCD_Config:u8                                                                                                                                                                                                                                                                                                  ;              ;
;       |I2C_Controller:u0|                                                                               ; 0 (0)       ; 38 (38)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|I2C_CCD_Config:u8|I2C_Controller:u0                                                                                                                                                                                                                                                                                ;              ;
;    |MIPS:u13|                                                                                           ; 0 (0)       ; 392 (0)                   ; 0 (0)         ; 18944       ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13                                                                                                                                                                                                                                                                                                           ;              ;
;       |Execute:EXE|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE                                                                                                                                                                                                                                                                                               ;              ;
;          |FPU_Unit:FPU|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU                                                                                                                                                                                                                                                                                  ;              ;
;             |ADD_SUB_FPU:add_component|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component                                                                                                                                                                                                                                                        ;              ;
;                |ADD_SUB:stage_0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0                                                                                                                                                                                                                                        ;              ;
;                   |ADD:stage_1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1                                                                                                                                                                                                                            ;              ;
;                      |full_adder:\Array_Of_full_adders:0:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i                                                                                                                                                                                 ;              ;
;                      |full_adder:\Array_Of_full_adders:1:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i                                                                                                                                                                                 ;              ;
;                      |full_adder:\Array_Of_full_adders:2:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                                                                                                                                                                                 ;              ;
;                      |full_adder:\Array_Of_full_adders:3:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                                                                                                                                                                                 ;              ;
;                      |full_adder:\Array_Of_full_adders:4:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i                                                                                                                                                                                 ;              ;
;                      |full_adder:\Array_Of_full_adders:5:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i                                                                                                                                                                                 ;              ;
;                      |full_adder:\Array_Of_full_adders:7:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i                                                                                                                                                                                 ;              ;
;                |ADD_SUB:stage_4|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4                                                                                                                                                                                                                                        ;              ;
;                   |ADD:stage_1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1                                                                                                                                                                                                                            ;              ;
;                      |full_adder:\Array_Of_full_adders:0:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i                                                                                                                                                                                 ;              ;
;                      |full_adder:\Array_Of_full_adders:10:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:11:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:12:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:13:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:14:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:15:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:16:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:16:stage_i                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:17:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:17:stage_i                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:18:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:18:stage_i                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:19:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:1:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i                                                                                                                                                                                 ;              ;
;                      |full_adder:\Array_Of_full_adders:20:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:21:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:21:stage_i                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:22:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:23:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:23:stage_i                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:2:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                                                                                                                                                                                 ;              ;
;                      |full_adder:\Array_Of_full_adders:3:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                                                                                                                                                                                 ;              ;
;                      |full_adder:\Array_Of_full_adders:4:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i                                                                                                                                                                                 ;              ;
;                      |full_adder:\Array_Of_full_adders:5:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i                                                                                                                                                                                 ;              ;
;                      |full_adder:\Array_Of_full_adders:6:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i                                                                                                                                                                                 ;              ;
;                      |full_adder:\Array_Of_full_adders:7:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i                                                                                                                                                                                 ;              ;
;                      |full_adder:\Array_Of_full_adders:8:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i                                                                                                                                                                                 ;              ;
;                      |full_adder:\Array_Of_full_adders:9:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i                                                                                                                                                                                 ;              ;
;                   |xor_gate:\stage_0:1:stage_i|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|xor_gate:\stage_0:1:stage_i                                                                                                                                                                                                            ;              ;
;                |ADD_SUB:stage_6_1|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1                                                                                                                                                                                                                                      ;              ;
;                   |ADD:stage_1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1                                                                                                                                                                                                                          ;              ;
;                      |full_adder:\Array_Of_full_adders:10:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i                                                                                                                                                                              ;              ;
;                      |full_adder:\Array_Of_full_adders:11:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i                                                                                                                                                                              ;              ;
;                      |full_adder:\Array_Of_full_adders:12:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i                                                                                                                                                                              ;              ;
;                      |full_adder:\Array_Of_full_adders:13:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i                                                                                                                                                                              ;              ;
;                      |full_adder:\Array_Of_full_adders:14:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i                                                                                                                                                                              ;              ;
;                      |full_adder:\Array_Of_full_adders:15:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i                                                                                                                                                                              ;              ;
;                      |full_adder:\Array_Of_full_adders:1:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i                                                                                                                                                                               ;              ;
;                      |full_adder:\Array_Of_full_adders:22:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:22:stage_i                                                                                                                                                                              ;              ;
;                      |full_adder:\Array_Of_full_adders:23:stage_i|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:23:stage_i                                                                                                                                                                              ;              ;
;                      |full_adder:\Array_Of_full_adders:2:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                                                                                                                                                                               ;              ;
;                      |full_adder:\Array_Of_full_adders:3:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                                                                                                                                                                               ;              ;
;                      |full_adder:\Array_Of_full_adders:9:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_6_1|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i                                                                                                                                                                               ;              ;
;                |LeadingZeros_counter:stage_5|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5                                                                                                                                                                                                                           ;              ;
;                |Swap:stage_2|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|Swap:stage_2                                                                                                                                                                                                                                           ;              ;
;                |shift_unit:stage_3|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3                                                                                                                                                                                                                                     ;              ;
;                   |shift_Nbits:\shift_loop_bit1:1:stage_i|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit1:1:stage_i                                                                                                                                                                                              ;              ;
;                   |shift_Nbits:\shift_loop_bit2:3:stage_i|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i                                                                                                                                                                                              ;              ;
;                   |shift_Nbits:\shift_loop_bit3:7:stage_i|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit3:7:stage_i                                                                                                                                                                                              ;              ;
;                   |shift_Nbits:\shift_loop_bit4:15:stage_i|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit4:15:stage_i                                                                                                                                                                                             ;              ;
;                   |shift_Nbits:\shift_loop_bit5:31:stage_i|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i                                                                                                                                                                                             ;              ;
;                   |shift_Nbits:shift_loop_bit0|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:shift_loop_bit0                                                                                                                                                                                                         ;              ;
;                |shift_unit:stage_6|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6                                                                                                                                                                                                                                     ;              ;
;                   |shift_Nbits:\shift_loop_bit1:1:stage_i|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i                                                                                                                                                                                              ;              ;
;                   |shift_Nbits:\shift_loop_bit2:3:stage_i|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit2:3:stage_i                                                                                                                                                                                              ;              ;
;                   |shift_Nbits:\shift_loop_bit4:15:stage_i|                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit4:15:stage_i                                                                                                                                                                                             ;              ;
;                   |shift_Nbits:shift_loop_bit0|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:shift_loop_bit0                                                                                                                                                                                                         ;              ;
;             |FPU_selector:selector|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|FPU_selector:selector                                                                                                                                                                                                                                                            ;              ;
;             |MUL_FPU:mul_component|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component                                                                                                                                                                                                                                                            ;              ;
;                |ADD_SUB:stage_2|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2                                                                                                                                                                                                                                            ;              ;
;                   |ADD:stage_1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1                                                                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:1:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i                                                                                                                                                                                     ;              ;
;                      |full_adder:\Array_Of_full_adders:2:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                                                                                                                                                                                     ;              ;
;                      |full_adder:\Array_Of_full_adders:3:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                                                                                                                                                                                     ;              ;
;                      |full_adder:\Array_Of_full_adders:4:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i                                                                                                                                                                                     ;              ;
;                      |full_adder:\Array_Of_full_adders:5:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i                                                                                                                                                                                     ;              ;
;                      |full_adder:\Array_Of_full_adders:6:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_2|ADD:stage_1|full_adder:\Array_Of_full_adders:6:stage_i                                                                                                                                                                                     ;              ;
;                |ADD_SUB:stage_3|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3                                                                                                                                                                                                                                            ;              ;
;                   |ADD:stage_1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1                                                                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:2:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                                                                                                                                                                                     ;              ;
;                      |full_adder:\Array_Of_full_adders:3:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i                                                                                                                                                                                     ;              ;
;                      |full_adder:\Array_Of_full_adders:4:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i                                                                                                                                                                                     ;              ;
;                      |full_adder:\Array_Of_full_adders:5:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_3|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i                                                                                                                                                                                     ;              ;
;                |ADD_SUB:stage_4|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4                                                                                                                                                                                                                                            ;              ;
;                   |ADD:stage_1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1                                                                                                                                                                                                                                ;              ;
;                      |full_adder:\Array_Of_full_adders:2:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i                                                                                                                                                                                     ;              ;
;                      |full_adder:\Array_Of_full_adders:4:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i                                                                                                                                                                                     ;              ;
;                      |full_adder:\Array_Of_full_adders:5:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i                                                                                                                                                                                     ;              ;
;                      |full_adder:\Array_Of_full_adders:7:stage_i|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i                                                                                                                                                                                     ;              ;
;                |LeadingZeros_counter:stage_1|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1                                                                                                                                                                                                                               ;              ;
;                |MUL:stage_0|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0                                                                                                                                                                                                                                                ;              ;
;                   |lpm_mult:Mult0|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0                                                                                                                                                                                                                                 ;              ;
;                      |mult_h1t:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 7            ; 1       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated                                                                                                                                                                                                         ;              ;
;       |Execute_branch:EXE_brn|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Execute_branch:EXE_brn                                                                                                                                                                                                                                                                                    ;              ;
;       |HAZARD:HAZ|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|HAZARD:HAZ                                                                                                                                                                                                                                                                                                ;              ;
;       |Idecode:ID|                                                                                      ; 0 (0)       ; 94 (70)                   ; 0 (0)         ; 2560        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID                                                                                                                                                                                                                                                                                                ;              ;
;          |altsyncram:register_array_rtl_0|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0                                                                                                                                                                                                                                                                ;              ;
;             |altsyncram_6rc1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated                                                                                                                                                                                                                                 ;              ;
;          |altsyncram:register_array_rtl_1|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1                                                                                                                                                                                                                                                                ;              ;
;             |altsyncram_sng1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated                                                                                                                                                                                                                                 ;              ;
;          |altsyncram:register_array_rtl_2|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2                                                                                                                                                                                                                                                                ;              ;
;             |altsyncram_sng1:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated                                                                                                                                                                                                                                 ;              ;
;          |counter:Counter_unit|                                                                         ; 0 (0)       ; 24 (24)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|counter:Counter_unit                                                                                                                                                                                                                                                                           ;              ;
;          |display_7_segment:convert_7_segment_1|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|display_7_segment:convert_7_segment_1                                                                                                                                                                                                                                                          ;              ;
;          |display_7_segment:convert_7_segment_2|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Idecode:ID|display_7_segment:convert_7_segment_2                                                                                                                                                                                                                                                          ;              ;
;       |Ifetch:IFE|                                                                                      ; 0 (0)       ; 8 (8)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Ifetch:IFE                                                                                                                                                                                                                                                                                                ;              ;
;          |altsyncram:inst_memory|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Ifetch:IFE|altsyncram:inst_memory                                                                                                                                                                                                                                                                         ;              ;
;             |altsyncram_6jn3:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated                                                                                                                                                                                                                                          ;              ;
;       |N_dff:ALU_result_C|                                                                              ; 0 (0)       ; 32 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C                                                                                                                                                                                                                                                                                        ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:0:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:10:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:10:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:11:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:12:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:13:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:14:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:15:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:16:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:17:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:18:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:19:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:1:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:20:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:21:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:21:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:22:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:22:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:23:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:23:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:24:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:24:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:25:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:25:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:26:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:26:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:27:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:27:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:28:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:28:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:29:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:29:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:30:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:30:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:31:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:3:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:4:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:5:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:6:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:7:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i                                                                                                                                                                                                                                                             ;              ;
;       |N_dff:ALU_result_D|                                                                              ; 0 (0)       ; 32 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D                                                                                                                                                                                                                                                                                        ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:0:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:10:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:10:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:11:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:12:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:13:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:14:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:15:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:16:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:17:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:18:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:19:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:1:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:20:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:21:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:21:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:22:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:22:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:23:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:23:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:24:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:24:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:25:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:25:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:26:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:26:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:27:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:27:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:28:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:28:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:29:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:29:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:2:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:30:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:30:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:31:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:3:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:4:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:5:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:6:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:7:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:8:stage_i                                                                                                                                                                                                                                                             ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALU_result_D|dff_1bit:\N_dffs:9:stage_i                                                                                                                                                                                                                                                             ;              ;
;       |N_dff:ALUop_control_B|                                                                           ; 0 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALUop_control_B                                                                                                                                                                                                                                                                                     ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALUop_control_B|dff_1bit:\N_dffs:0:stage_i                                                                                                                                                                                                                                                          ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:ALUop_control_B|dff_1bit:\N_dffs:1:stage_i                                                                                                                                                                                                                                                          ;              ;
;       |N_dff:Instruction_A|                                                                             ; 0 (0)       ; 32 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A                                                                                                                                                                                                                                                                                       ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:0:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:10:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:10:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:11:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:12:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:13:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:14:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:15:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:16:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:17:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:18:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:19:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:1:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:20:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:21:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:21:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:22:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:22:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:23:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:23:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:24:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:24:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:25:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:25:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:26:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:26:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:27:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:27:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:28:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:28:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:29:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:29:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:2:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:30:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:30:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:31:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:3:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:4:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:5:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:6:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:7:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:8:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:9:stage_i                                                                                                                                                                                                                                                            ;              ;
;       |N_dff:Instruction_B|                                                                             ; 0 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B                                                                                                                                                                                                                                                                                       ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:16:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:17:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:18:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:19:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:20:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:21:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:21:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:22:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:22:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:23:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:23:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:24:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:24:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:25:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:25:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:26:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:26:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:27:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:27:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:28:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:28:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:29:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:29:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:30:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:30:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_B|dff_1bit:\N_dffs:31:stage_i                                                                                                                                                                                                                                                           ;              ;
;       |N_dff:Instruction_C|                                                                             ; 0 (0)       ; 32 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C                                                                                                                                                                                                                                                                                       ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:0:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:10:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:10:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:11:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:12:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:13:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:14:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:15:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:16:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:17:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:18:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:19:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:1:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:20:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:21:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:21:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:22:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:22:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:23:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:23:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:24:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:24:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:25:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:25:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:26:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:26:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:27:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:27:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:28:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:28:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:29:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:29:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:2:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:30:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:30:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:31:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:3:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:4:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:5:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:6:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:7:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:8:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_C|dff_1bit:\N_dffs:9:stage_i                                                                                                                                                                                                                                                            ;              ;
;       |N_dff:Instruction_D|                                                                             ; 0 (0)       ; 10 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D                                                                                                                                                                                                                                                                                       ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:11:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:12:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:13:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:14:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:15:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:16:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:17:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:18:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:19:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Instruction_D|dff_1bit:\N_dffs:20:stage_i                                                                                                                                                                                                                                                           ;              ;
;       |N_dff:PC_plus_4_A|                                                                               ; 0 (0)       ; 8 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A                                                                                                                                                                                                                                                                                         ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:2:stage_i                                                                                                                                                                                                                                                              ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:3:stage_i                                                                                                                                                                                                                                                              ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:4:stage_i                                                                                                                                                                                                                                                              ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:5:stage_i                                                                                                                                                                                                                                                              ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:6:stage_i                                                                                                                                                                                                                                                              ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:7:stage_i                                                                                                                                                                                                                                                              ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:8:stage_i                                                                                                                                                                                                                                                              ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:PC_plus_4_A|dff_1bit:\N_dffs:9:stage_i                                                                                                                                                                                                                                                              ;              ;
;       |N_dff:Sign_Extend_2_B|                                                                           ; 0 (0)       ; 16 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B                                                                                                                                                                                                                                                                                     ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:0:stage_i                                                                                                                                                                                                                                                          ;              ;
;          |dff_1bit:\N_dffs:10:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:10:stage_i                                                                                                                                                                                                                                                         ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:11:stage_i                                                                                                                                                                                                                                                         ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:12:stage_i                                                                                                                                                                                                                                                         ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:13:stage_i                                                                                                                                                                                                                                                         ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:14:stage_i                                                                                                                                                                                                                                                         ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:1:stage_i                                                                                                                                                                                                                                                          ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:2:stage_i                                                                                                                                                                                                                                                          ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:31:stage_i                                                                                                                                                                                                                                                         ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:3:stage_i                                                                                                                                                                                                                                                          ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:4:stage_i                                                                                                                                                                                                                                                          ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:5:stage_i                                                                                                                                                                                                                                                          ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:6:stage_i                                                                                                                                                                                                                                                          ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:7:stage_i                                                                                                                                                                                                                                                          ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:8:stage_i                                                                                                                                                                                                                                                          ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:9:stage_i                                                                                                                                                                                                                                                          ;              ;
;       |N_dff:read_data_1_B|                                                                             ; 0 (0)       ; 32 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B                                                                                                                                                                                                                                                                                       ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:10:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:18:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:19:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:20:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:21:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:21:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:22:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:22:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:23:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:24:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:25:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:26:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:27:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:27:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:28:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:28:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:29:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:29:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:30:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:30:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:31:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i                                                                                                                                                                                                                                                            ;              ;
;       |N_dff:read_data_2_B|                                                                             ; 0 (0)       ; 32 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B                                                                                                                                                                                                                                                                                       ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:0:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:10:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:10:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:11:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:12:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:13:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:14:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:15:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:16:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:17:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:18:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:19:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:1:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:20:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:21:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:21:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:22:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:22:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:23:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:23:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:24:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:24:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:25:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:25:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:26:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:26:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:27:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:27:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:28:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:28:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:29:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:29:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:2:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:30:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:30:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:31:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:3:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:4:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:5:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:6:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:7:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:8:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_B|dff_1bit:\N_dffs:9:stage_i                                                                                                                                                                                                                                                            ;              ;
;       |N_dff:read_data_2_C|                                                                             ; 0 (0)       ; 32 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C                                                                                                                                                                                                                                                                                       ;              ;
;          |dff_1bit:\N_dffs:0:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:0:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:10:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:10:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:11:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:11:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:12:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:12:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:13:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:13:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:14:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:14:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:15:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:15:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:16:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:16:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:17:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:17:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:18:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:18:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:19:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:19:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:1:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:1:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:20:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:20:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:21:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:21:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:22:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:22:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:23:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:23:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:24:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:24:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:25:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:25:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:26:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:26:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:27:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:27:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:28:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:28:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:29:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:29:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:2:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:2:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:30:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:30:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:31:stage_i|                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:31:stage_i                                                                                                                                                                                                                                                           ;              ;
;          |dff_1bit:\N_dffs:3:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:3:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:4:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:4:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:5:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:5:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:6:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:6:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:7:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:7:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:8:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:8:stage_i                                                                                                                                                                                                                                                            ;              ;
;          |dff_1bit:\N_dffs:9:stage_i|                                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|N_dff:read_data_2_C|dff_1bit:\N_dffs:9:stage_i                                                                                                                                                                                                                                                            ;              ;
;       |PLL:m1|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|PLL:m1                                                                                                                                                                                                                                                                                                    ;              ;
;          |altpll:altpll_component|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|PLL:m1|altpll:altpll_component                                                                                                                                                                                                                                                                            ;              ;
;       |control:CTL|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|control:CTL                                                                                                                                                                                                                                                                                               ;              ;
;       |dff_1bit:ALUSrc_control_B|                                                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:ALUSrc_control_B                                                                                                                                                                                                                                                                                 ;              ;
;       |dff_1bit:MemRead_control_B|                                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:MemRead_control_B                                                                                                                                                                                                                                                                                ;              ;
;       |dff_1bit:MemRead_control_C|                                                                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:MemRead_control_C                                                                                                                                                                                                                                                                                ;              ;
;       |dff_1bit:MemWrite_C|                                                                             ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:MemWrite_C                                                                                                                                                                                                                                                                                       ;              ;
;       |dff_1bit:MemWrite_control_B|                                                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:MemWrite_control_B                                                                                                                                                                                                                                                                               ;              ;
;       |dff_1bit:MemtoReg_control_B|                                                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:MemtoReg_control_B                                                                                                                                                                                                                                                                               ;              ;
;       |dff_1bit:MemtoReg_control_C|                                                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:MemtoReg_control_C                                                                                                                                                                                                                                                                               ;              ;
;       |dff_1bit:MemtoReg_control_D|                                                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:MemtoReg_control_D                                                                                                                                                                                                                                                                               ;              ;
;       |dff_1bit:RegDst_control_B|                                                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:RegDst_control_B                                                                                                                                                                                                                                                                                 ;              ;
;       |dff_1bit:RegDst_control_C|                                                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:RegDst_control_C                                                                                                                                                                                                                                                                                 ;              ;
;       |dff_1bit:RegDst_control_D|                                                                       ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:RegDst_control_D                                                                                                                                                                                                                                                                                 ;              ;
;       |dff_1bit:Regwrite_control_B|                                                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:Regwrite_control_B                                                                                                                                                                                                                                                                               ;              ;
;       |dff_1bit:Regwrite_control_C|                                                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:Regwrite_control_C                                                                                                                                                                                                                                                                               ;              ;
;       |dff_1bit:Regwrite_control_D|                                                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dff_1bit:Regwrite_control_D                                                                                                                                                                                                                                                                               ;              ;
;       |dmemory:MEM|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dmemory:MEM                                                                                                                                                                                                                                                                                               ;              ;
;          |altsyncram:data_memory|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dmemory:MEM|altsyncram:data_memory                                                                                                                                                                                                                                                                        ;              ;
;             |altsyncram_pmp3:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated                                                                                                                                                                                                                                         ;              ;
;    |RAW2RGB:u4|                                                                                         ; 0 (0)       ; 11 (0)                    ; 0 (0)         ; 30672       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2RGB:u4                                                                                                                                                                                                                                                                                                         ;              ;
;       |Line_Buffer:u0|                                                                                  ; 0 (0)       ; 11 (0)                    ; 0 (0)         ; 30672       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0                                                                                                                                                                                                                                                                                          ;              ;
;          |altshift_taps:altshift_taps_component|                                                        ; 0 (0)       ; 11 (0)                    ; 0 (0)         ; 30672       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component                                                                                                                                                                                                                                                    ;              ;
;             |shift_taps_ikn:auto_generated|                                                             ; 0 (0)       ; 11 (0)                    ; 0 (0)         ; 30672       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated                                                                                                                                                                                                                      ;              ;
;                |altsyncram_cm81:altsyncram2|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 30672       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2                                                                                                                                                                                          ;              ;
;                |cntr_3rf:cntr1|                                                                         ; 0 (0)       ; 11 (11)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1                                                                                                                                                                                                       ;              ;
;                   |cmpr_mdc:cmpr5|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|cmpr_mdc:cmpr5                                                                                                                                                                                        ;              ;
;    |RAW2gray:u9|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9                                                                                                                                                                                                                                                                                                        ;              ;
;       |lpm_divide:Div0|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div0                                                                                                                                                                                                                                                                                        ;              ;
;          |lpm_divide_pfm:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated                                                                                                                                                                                                                                                          ;              ;
;             |sign_div_unsign_3nh:divider|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider                                                                                                                                                                                                                              ;              ;
;                |alt_u_div_85f:divider|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider                                                                                                                                                                                                        ;              ;
;       |lpm_divide:Div1|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div1                                                                                                                                                                                                                                                                                        ;              ;
;          |lpm_divide_qfm:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated                                                                                                                                                                                                                                                          ;              ;
;             |sign_div_unsign_4nh:divider|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider                                                                                                                                                                                                                              ;              ;
;                |alt_u_div_a5f:divider|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider                                                                                                                                                                                                        ;              ;
;       |lpm_divide:Div2|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div2                                                                                                                                                                                                                                                                                        ;              ;
;          |lpm_divide_0gm:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated                                                                                                                                                                                                                                                          ;              ;
;             |sign_div_unsign_anh:divider|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider                                                                                                                                                                                                                              ;              ;
;                |alt_u_div_m5f:divider|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider                                                                                                                                                                                                        ;              ;
;       |lpm_mult:Mult0|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0                                                                                                                                                                                                                                                                                         ;              ;
;          |multcore:mult_core|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core                                                                                                                                                                                                                                                                      ;              ;
;             |mpar_add:padder|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                      ;              ;
;                |lpm_add_sub:adder[0]|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                 ;              ;
;                   |add_sub_4ch:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_4ch:auto_generated                                                                                                                                                                                                      ;              ;
;                |mpar_add:sub_par_add|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                 ;              ;
;                   |lpm_add_sub:adder[0]|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                            ;              ;
;                      |add_sub_8ch:auto_generated|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_8ch:auto_generated                                                                                                                                                                                 ;              ;
;       |lpm_mult:Mult1|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1                                                                                                                                                                                                                                                                                         ;              ;
;          |multcore:mult_core|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core                                                                                                                                                                                                                                                                      ;              ;
;             |mpar_add:padder|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                      ;              ;
;                |lpm_add_sub:adder[0]|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                 ;              ;
;                   |add_sub_5ch:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_5ch:auto_generated                                                                                                                                                                                                      ;              ;
;                |mpar_add:sub_par_add|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                 ;              ;
;                   |lpm_add_sub:adder[0]|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                            ;              ;
;                      |add_sub_9ch:auto_generated|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_9ch:auto_generated                                                                                                                                                                                 ;              ;
;       |lpm_mult:Mult2|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2                                                                                                                                                                                                                                                                                         ;              ;
;          |multcore:mult_core|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core                                                                                                                                                                                                                                                                      ;              ;
;             |mpar_add:padder|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder                                                                                                                                                                                                                                                      ;              ;
;                |lpm_add_sub:adder[0]|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                                                                                                                                 ;              ;
;                   |add_sub_2ch:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_2ch:auto_generated                                                                                                                                                                                                      ;              ;
;                |mpar_add:sub_par_add|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                                                                                                                                 ;              ;
;                   |lpm_add_sub:adder[0]|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                                                                                                                            ;              ;
;                      |add_sub_6ch:auto_generated|                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|RAW2gray:u9|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_6ch:auto_generated                                                                                                                                                                                 ;              ;
;    |Reset_Delay:u2|                                                                                     ; 0 (0)       ; 35 (35)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Reset_Delay:u2                                                                                                                                                                                                                                                                                                     ;              ;
;    |Sdram_Control_4Port:u7|                                                                             ; 0 (0)       ; 665 (130)                 ; 0 (0)         ; 22528       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7                                                                                                                                                                                                                                                                                             ;              ;
;       |Sdram_FIFO:read_fifo1|                                                                           ; 0 (0)       ; 108 (0)                   ; 0 (0)         ; 4096        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1                                                                                                                                                                                                                                                                       ;              ;
;          |dcfifo:dcfifo_component|                                                                      ; 0 (0)       ; 108 (0)                   ; 0 (0)         ; 4096        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                                                                               ;              ;
;             |dcfifo_m2o1:auto_generated|                                                                ; 0 (0)       ; 108 (21)                  ; 0 (0)         ; 4096        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                                                                                    ;              ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                                                                                                                                                                                    ;              ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                                                                                                                                                                                    ;              ;
;                |a_graycounter_egc:wrptr_gp|                                                             ; 0 (0)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                                                                                         ;              ;
;                |a_graycounter_o96:rdptr_g1p|                                                            ; 0 (0)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                                                                                        ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                             ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                                                                                         ;              ;
;                   |dffpipe_pe9:dffpipe18|                                                               ; 0 (0)       ; 20 (20)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18                                                                                                                                                                   ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                             ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                                                                                         ;              ;
;                   |dffpipe_qe9:dffpipe22|                                                               ; 0 (0)       ; 20 (20)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22                                                                                                                                                                   ;              ;
;                |altsyncram_1l81:fifo_ram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                                                                           ;              ;
;                   |altsyncram_drg1:altsyncram14|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14                                                                                                                                                              ;              ;
;                |cmpr_536:rdempty_eq_comp|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                                                                                           ;              ;
;                |cmpr_536:wrfull_eq_comp|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                                                                                            ;              ;
;                |dffpipe_ngh:rdaclr|                                                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                                                                                 ;              ;
;                |dffpipe_oe9:ws_brp|                                                                     ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                                 ;              ;
;                |dffpipe_oe9:ws_bwp|                                                                     ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                                 ;              ;
;       |Sdram_FIFO:read_fifo2|                                                                           ; 0 (0)       ; 108 (0)                   ; 0 (0)         ; 2048        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2                                                                                                                                                                                                                                                                       ;              ;
;          |dcfifo:dcfifo_component|                                                                      ; 0 (0)       ; 108 (0)                   ; 0 (0)         ; 2048        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                                                                               ;              ;
;             |dcfifo_m2o1:auto_generated|                                                                ; 0 (0)       ; 108 (21)                  ; 0 (0)         ; 2048        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                                                                                    ;              ;
;                |a_gray2bin_kdb:wrptr_g_gray2bin|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:wrptr_g_gray2bin                                                                                                                                                                                    ;              ;
;                |a_gray2bin_kdb:ws_dgrp_gray2bin|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:ws_dgrp_gray2bin                                                                                                                                                                                    ;              ;
;                |a_graycounter_egc:wrptr_gp|                                                             ; 0 (0)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                                                                                         ;              ;
;                |a_graycounter_o96:rdptr_g1p|                                                            ; 0 (0)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                                                                                        ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                             ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                                                                                         ;              ;
;                   |dffpipe_pe9:dffpipe18|                                                               ; 0 (0)       ; 20 (20)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18                                                                                                                                                                   ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                             ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                                                                                         ;              ;
;                   |dffpipe_qe9:dffpipe22|                                                               ; 0 (0)       ; 20 (20)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22                                                                                                                                                                   ;              ;
;                |altsyncram_1l81:fifo_ram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                                                                           ;              ;
;                   |altsyncram_drg1:altsyncram14|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14                                                                                                                                                              ;              ;
;                |cmpr_536:rdempty_eq_comp|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                                                                                           ;              ;
;                |cmpr_536:wrfull_eq_comp|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                                                                                            ;              ;
;                |dffpipe_ngh:rdaclr|                                                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                                                                                 ;              ;
;                |dffpipe_oe9:ws_brp|                                                                     ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_brp                                                                                                                                                                                                 ;              ;
;                |dffpipe_oe9:ws_bwp|                                                                     ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_oe9:ws_bwp                                                                                                                                                                                                 ;              ;
;       |Sdram_FIFO:write_fifo1|                                                                          ; 0 (0)       ; 108 (0)                   ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1                                                                                                                                                                                                                                                                      ;              ;
;          |dcfifo:dcfifo_component|                                                                      ; 0 (0)       ; 108 (0)                   ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component                                                                                                                                                                                                                                              ;              ;
;             |dcfifo_m2o1:auto_generated|                                                                ; 0 (0)       ; 108 (21)                  ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                                                                                   ;              ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                                                                                                                                                                                   ;              ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                                                                                                                                                                                   ;              ;
;                |a_graycounter_egc:wrptr_gp|                                                             ; 0 (0)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                                                                                        ;              ;
;                |a_graycounter_o96:rdptr_g1p|                                                            ; 0 (0)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                                                                                       ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                             ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                                                                                        ;              ;
;                   |dffpipe_pe9:dffpipe18|                                                               ; 0 (0)       ; 20 (20)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18                                                                                                                                                                  ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                             ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                                                                                        ;              ;
;                   |dffpipe_qe9:dffpipe22|                                                               ; 0 (0)       ; 20 (20)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22                                                                                                                                                                  ;              ;
;                |altsyncram_1l81:fifo_ram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                                                                          ;              ;
;                   |altsyncram_drg1:altsyncram14|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14                                                                                                                                                             ;              ;
;                |cmpr_536:rdempty_eq_comp|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                                                                                          ;              ;
;                |cmpr_536:wrfull_eq_comp|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                                                                                           ;              ;
;                |dffpipe_kec:rs_brp|                                                                     ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                                                                                                                                                                                ;              ;
;                |dffpipe_kec:rs_bwp|                                                                     ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                                                                                                                                                                                ;              ;
;                |dffpipe_ngh:rdaclr|                                                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                                                                                ;              ;
;       |Sdram_FIFO:write_fifo2|                                                                          ; 0 (0)       ; 108 (0)                   ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2                                                                                                                                                                                                                                                                      ;              ;
;          |dcfifo:dcfifo_component|                                                                      ; 0 (0)       ; 108 (0)                   ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component                                                                                                                                                                                                                                              ;              ;
;             |dcfifo_m2o1:auto_generated|                                                                ; 0 (0)       ; 108 (21)                  ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated                                                                                                                                                                                                                   ;              ;
;                |a_gray2bin_kdb:rdptr_g_gray2bin|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rdptr_g_gray2bin                                                                                                                                                                                   ;              ;
;                |a_gray2bin_kdb:rs_dgwp_gray2bin|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_gray2bin_kdb:rs_dgwp_gray2bin                                                                                                                                                                                   ;              ;
;                |a_graycounter_egc:wrptr_gp|                                                             ; 0 (0)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp                                                                                                                                                                                        ;              ;
;                |a_graycounter_o96:rdptr_g1p|                                                            ; 0 (0)       ; 14 (14)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p                                                                                                                                                                                       ;              ;
;                |alt_synch_pipe_rdb:rs_dgwp|                                                             ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp                                                                                                                                                                                        ;              ;
;                   |dffpipe_pe9:dffpipe18|                                                               ; 0 (0)       ; 20 (20)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_rdb:rs_dgwp|dffpipe_pe9:dffpipe18                                                                                                                                                                  ;              ;
;                |alt_synch_pipe_vd8:ws_dgrp|                                                             ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp                                                                                                                                                                                        ;              ;
;                   |dffpipe_qe9:dffpipe22|                                                               ; 0 (0)       ; 20 (20)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|alt_synch_pipe_vd8:ws_dgrp|dffpipe_qe9:dffpipe22                                                                                                                                                                  ;              ;
;                |altsyncram_1l81:fifo_ram|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram                                                                                                                                                                                          ;              ;
;                   |altsyncram_drg1:altsyncram14|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14                                                                                                                                                             ;              ;
;                |cmpr_536:rdempty_eq_comp|                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:rdempty_eq_comp                                                                                                                                                                                          ;              ;
;                |cmpr_536:wrfull_eq_comp|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|cmpr_536:wrfull_eq_comp                                                                                                                                                                                           ;              ;
;                |dffpipe_kec:rs_brp|                                                                     ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_brp                                                                                                                                                                                                ;              ;
;                |dffpipe_kec:rs_bwp|                                                                     ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_kec:rs_bwp                                                                                                                                                                                                ;              ;
;                |dffpipe_ngh:rdaclr|                                                                     ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr                                                                                                                                                                                                ;              ;
;       |command:command1|                                                                                ; 0 (0)       ; 48 (48)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|command:command1                                                                                                                                                                                                                                                                            ;              ;
;       |control_interface:control1|                                                                      ; 0 (0)       ; 55 (55)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|Sdram_Control_4Port:u7|control_interface:control1                                                                                                                                                                                                                                                                  ;              ;
;    |VGA_Controller:u1|                                                                                  ; 0 (0)       ; 27 (27)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|VGA_Controller:u1                                                                                                                                                                                                                                                                                                  ;              ;
;    |entropy_filter:u12|                                                                                 ; 0 (0)       ; 102 (91)                  ; 0 (0)         ; 61344       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|entropy_filter:u12                                                                                                                                                                                                                                                                                                 ;              ;
;       |Line_Buffer_f:u0|                                                                                ; 0 (0)       ; 11 (0)                    ; 0 (0)         ; 61344       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|entropy_filter:u12|Line_Buffer_f:u0                                                                                                                                                                                                                                                                                ;              ;
;          |altshift_taps:altshift_taps_component|                                                        ; 0 (0)       ; 11 (0)                    ; 0 (0)         ; 61344       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component                                                                                                                                                                                                                                          ;              ;
;             |shift_taps_kkn:auto_generated|                                                             ; 0 (0)       ; 11 (0)                    ; 0 (0)         ; 61344       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated                                                                                                                                                                                                            ;              ;
;                |altsyncram_om81:altsyncram2|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 61344       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2                                                                                                                                                                                ;              ;
;                |cntr_3rf:cntr1|                                                                         ; 0 (0)       ; 11 (11)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1                                                                                                                                                                                             ;              ;
;                   |cmpr_mdc:cmpr5|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|cmpr_mdc:cmpr5                                                                                                                                                                              ;              ;
;    |mux:u10|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|mux:u10                                                                                                                                                                                                                                                                                                            ;              ;
;    |sdram_pll:u6|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sdram_pll:u6                                                                                                                                                                                                                                                                                                       ;              ;
;       |altpll:altpll_component|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sdram_pll:u6|altpll:altpll_component                                                                                                                                                                                                                                                                               ;              ;
;    |sld_hub:auto_hub|                                                                                   ; 0 (0)       ; 94 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                   ;              ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                    ; 0 (0)       ; 94 (66)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                      ;              ;
;          |sld_rom_sr:hub_info_reg|                                                                      ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                              ;              ;
;          |sld_shadow_jsm:shadow_jsm|                                                                    ; 0 (0)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                            ;              ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 0 (0)       ; 3047 (572)                ; 0 (0)         ; 18368       ; 0            ; 0       ; 0         ; 1    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                     ;              ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 0 (0)       ; 2475 (0)                  ; 0 (0)         ; 18368       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                               ;              ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 0 (0)       ; 2475 (1168)               ; 0 (0)         ; 18368       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                        ;              ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 0 (0)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                         ;              ;
;                |lpm_decode:wdecoder|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                     ;              ;
;                   |decode_rqf:auto_generated|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated                                                                                           ;              ;
;                |lpm_mux:mux|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                             ;              ;
;                   |mux_8oc:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_8oc:auto_generated                                                                                                      ;              ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18368       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                        ;              ;
;                |altsyncram_et14:auto_generated|                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18368       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated                                                                                                                         ;              ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                         ;              ;
;             |lpm_shiftreg:status_register|                                                              ; 0 (0)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                           ;              ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 0 (0)       ; 40 (40)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                             ;              ;
;             |sld_ela_control:ela_control|                                                               ; 0 (0)       ; 871 (5)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                            ;              ;
;                |lpm_shiftreg:\storage_on_enable_bit:trigger_condition_deserialize|                      ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:\storage_on_enable_bit:trigger_condition_deserialize                                                                                                          ;              ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                    ;              ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 0 (0)       ; 858 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                     ;              ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 0 (0)       ; 858 (858)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                          ;              ;
;                |sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|                        ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity                                                                                                            ;              ;
;                   |sld_ela_trigger_flow_sel_tf31:auto_generated|                                        ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_tf31:auto_generated                                                               ;              ;
;                      |sld_reserved_DE1_D5M_auto_signaltap_0_flow_mgr_c90c:mgl_prim1|                    ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_tf31:auto_generated|sld_reserved_DE1_D5M_auto_signaltap_0_flow_mgr_c90c:mgl_prim1 ;              ;
;             |sld_gap_detector:\stp_non_zero_ram_gen:gap_detect_on:gap_detector|                         ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_gap_detector:\stp_non_zero_ram_gen:gap_detect_on:gap_detector                                                                                                                                      ;              ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 0 (0)       ; 333 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                       ;              ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 0 (0)       ; 9 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                             ;              ;
;                   |cntr_sdi:auto_generated|                                                             ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_sdi:auto_generated                                     ;              ;
;                |lpm_counter:read_pointer_counter|                                                       ; 0 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                      ;              ;
;                   |cntr_e0j:auto_generated|                                                             ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_e0j:auto_generated                                                              ;              ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 0 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                            ;              ;
;                   |cntr_qbi:auto_generated|                                                             ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated                                                    ;              ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 0 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                               ;              ;
;                   |cntr_gui:auto_generated|                                                             ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated                                                       ;              ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 0 (0)       ; 13 (13)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                      ;              ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 0 (0)       ; 287 (287)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                       ;              ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 0 (0)       ; 13 (13)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                    ;              ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 0 (0)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DE1_D5M|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                  ;              ;
+---------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                          ;
+-------------------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------------------------+----------+---------------+---------------+-----------------------+-----+
; FL_DQ[0]                            ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FL_DQ[1]                            ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FL_DQ[2]                            ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FL_DQ[3]                            ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FL_DQ[4]                            ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FL_DQ[5]                            ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FL_DQ[6]                            ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; FL_DQ[7]                            ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[0]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[1]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[2]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[3]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[4]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[5]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[6]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[7]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[8]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[9]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[10]                         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[11]                         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[12]                         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[13]                         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[14]                         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SRAM_DQ[15]                         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SD_DAT                              ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SD_DAT3                             ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; SD_CMD                              ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; I2C_SDAT                            ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_ADCLRCK                         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_DACLRCK                         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; AUD_BCLK                            ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[0]                           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[1]                           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[2]                           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[3]                           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[4]                           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[5]                           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[6]                           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[7]                           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[8]                           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[9]                           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[10]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[11]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[12]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[13]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[14]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[15]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[16]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[17]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[18]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[19]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[20]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[21]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[22]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[23]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[24]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[25]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[26]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[27]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[28]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[29]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[30]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[31]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[32]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[33]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[34]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_0[35]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[2]                           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[14]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[15]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[18]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[20]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[25]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[26]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[27]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[28]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[29]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[30]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[31]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[32]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[33]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[34]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[35]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[0]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[1]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[2]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[3]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[4]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[5]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[6]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[7]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[8]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[9]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[10]                         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[11]                         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[12]                         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[13]                         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[14]                         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; DRAM_DQ[15]                         ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[0]                           ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[1]                           ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[3]                           ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[4]                           ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[5]                           ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[6]                           ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[7]                           ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[8]                           ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[9]                           ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[10]                          ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[11]                          ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[12]                          ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[13]                          ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[16]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[17]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[19]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[21]                          ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[22]                          ; Bidir    ; --            ; 0             ; 0                     ; --  ;
; GPIO_1[23]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; GPIO_1[24]                          ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; CLOCK_24[1]                         ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLOCK_27[0]                         ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLOCK_27[1]                         ; Input    ; 0             ; 0             ; --                    ; --  ;
; EXT_CLOCK                           ; Input    ; 0             ; 0             ; --                    ; --  ;
; HEX0[0]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]                             ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]                             ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]                             ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TXD                            ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[0]                        ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]                        ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]                        ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]                        ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]                        ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]                        ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]                        ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]                        ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]                        ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]                        ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10]                       ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11]                       ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM                           ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM                           ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N                           ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N                          ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N                          ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N                           ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0                           ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1                           ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK                            ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE                            ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]                          ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[1]                          ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[2]                          ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[3]                          ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[4]                          ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[5]                          ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[6]                          ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[7]                          ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[8]                          ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[9]                          ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[10]                         ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[11]                         ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[12]                         ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[13]                         ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[14]                         ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[15]                         ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[16]                         ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[17]                         ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[18]                         ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[19]                         ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[20]                         ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[21]                         ; Output   ; --            ; --            ; --                    ; --  ;
; FL_WE_N                             ; Output   ; --            ; --            ; --                    ; --  ;
; FL_RST_N                            ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N                             ; Output   ; --            ; --            ; --                    ; --  ;
; FL_CE_N                             ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]                        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]                        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]                        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]                        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]                        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]                        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]                        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]                        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]                        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]                        ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10]                       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11]                       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12]                       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13]                       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14]                       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15]                       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16]                       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17]                       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N                           ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N                           ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N                           ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N                           ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N                           ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CLK                              ; Output   ; --            ; --            ; --                    ; --  ;
; TDI                                 ; Input    ; 0             ; 0             ; --                    ; --  ;
; TCK                                 ; Input    ; 0             ; 0             ; --                    ; --  ;
; TCS                                 ; Input    ; 0             ; 0             ; --                    ; --  ;
; TDO                                 ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK                            ; Output   ; --            ; --            ; --                    ; --  ;
; PS2_DAT                             ; Input    ; 0             ; 0             ; --                    ; --  ;
; PS2_CLK                             ; Input    ; 0             ; 0             ; --                    ; --  ;
; VGA_HS                              ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS                              ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[4]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[5]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[6]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[7]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[8]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[9]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[4]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[5]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[6]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[7]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[8]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[9]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[4]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[5]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[6]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[7]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[8]                            ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[9]                            ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_ADCDAT                          ; Input    ; 0             ; 0             ; --                    ; --  ;
; AUD_DACDAT                          ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK                             ; Output   ; --            ; --            ; --                    ; --  ;
; SW[0]                               ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[1]                               ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[2]                               ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[3]                               ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[4]                               ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[5]                               ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[6]                               ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[7]                               ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[8]                               ; Input    ; 0             ; 0             ; --                    ; --  ;
; SW[9]                               ; Input    ; 0             ; 0             ; --                    ; --  ;
; UART_RXD                            ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLOCK_50                            ; Input    ; --            ; --            ; --                    ; --  ;
; CLOCK_24[0]                         ; Input    ; --            ; --            ; --                    ; --  ;
; KEY[0]                              ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[2]                              ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[3]                              ; Input    ; 0             ; 0             ; --                    ; --  ;
; KEY[1]                              ; Input    ; 0             ; 0             ; --                    ; --  ;
; auto_stp_external_clock_0           ; Input    ; 0             ; 0             ; --                    ; --  ;
; auto_stp_external_storage_qualifier ; Input    ; 0             ; 0             ; --                    ; --  ;
+-------------------------------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                              ;
+-----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------+-------------------+---------+
; FL_DQ[0]                                      ;                   ;         ;
; FL_DQ[1]                                      ;                   ;         ;
; FL_DQ[2]                                      ;                   ;         ;
; FL_DQ[3]                                      ;                   ;         ;
; FL_DQ[4]                                      ;                   ;         ;
; FL_DQ[5]                                      ;                   ;         ;
; FL_DQ[6]                                      ;                   ;         ;
; FL_DQ[7]                                      ;                   ;         ;
; SRAM_DQ[0]                                    ;                   ;         ;
; SRAM_DQ[1]                                    ;                   ;         ;
; SRAM_DQ[2]                                    ;                   ;         ;
; SRAM_DQ[3]                                    ;                   ;         ;
; SRAM_DQ[4]                                    ;                   ;         ;
; SRAM_DQ[5]                                    ;                   ;         ;
; SRAM_DQ[6]                                    ;                   ;         ;
; SRAM_DQ[7]                                    ;                   ;         ;
; SRAM_DQ[8]                                    ;                   ;         ;
; SRAM_DQ[9]                                    ;                   ;         ;
; SRAM_DQ[10]                                   ;                   ;         ;
; SRAM_DQ[11]                                   ;                   ;         ;
; SRAM_DQ[12]                                   ;                   ;         ;
; SRAM_DQ[13]                                   ;                   ;         ;
; SRAM_DQ[14]                                   ;                   ;         ;
; SRAM_DQ[15]                                   ;                   ;         ;
; SD_DAT                                        ;                   ;         ;
; SD_DAT3                                       ;                   ;         ;
; SD_CMD                                        ;                   ;         ;
; I2C_SDAT                                      ;                   ;         ;
; AUD_ADCLRCK                                   ;                   ;         ;
; AUD_DACLRCK                                   ;                   ;         ;
; AUD_BCLK                                      ;                   ;         ;
; GPIO_0[0]                                     ;                   ;         ;
; GPIO_0[1]                                     ;                   ;         ;
; GPIO_0[2]                                     ;                   ;         ;
; GPIO_0[3]                                     ;                   ;         ;
; GPIO_0[4]                                     ;                   ;         ;
; GPIO_0[5]                                     ;                   ;         ;
; GPIO_0[6]                                     ;                   ;         ;
; GPIO_0[7]                                     ;                   ;         ;
; GPIO_0[8]                                     ;                   ;         ;
; GPIO_0[9]                                     ;                   ;         ;
; GPIO_0[10]                                    ;                   ;         ;
; GPIO_0[11]                                    ;                   ;         ;
; GPIO_0[12]                                    ;                   ;         ;
; GPIO_0[13]                                    ;                   ;         ;
; GPIO_0[14]                                    ;                   ;         ;
; GPIO_0[15]                                    ;                   ;         ;
; GPIO_0[16]                                    ;                   ;         ;
; GPIO_0[17]                                    ;                   ;         ;
; GPIO_0[18]                                    ;                   ;         ;
; GPIO_0[19]                                    ;                   ;         ;
; GPIO_0[20]                                    ;                   ;         ;
; GPIO_0[21]                                    ;                   ;         ;
; GPIO_0[22]                                    ;                   ;         ;
; GPIO_0[23]                                    ;                   ;         ;
; GPIO_0[24]                                    ;                   ;         ;
; GPIO_0[25]                                    ;                   ;         ;
; GPIO_0[26]                                    ;                   ;         ;
; GPIO_0[27]                                    ;                   ;         ;
; GPIO_0[28]                                    ;                   ;         ;
; GPIO_0[29]                                    ;                   ;         ;
; GPIO_0[30]                                    ;                   ;         ;
; GPIO_0[31]                                    ;                   ;         ;
; GPIO_0[32]                                    ;                   ;         ;
; GPIO_0[33]                                    ;                   ;         ;
; GPIO_0[34]                                    ;                   ;         ;
; GPIO_0[35]                                    ;                   ;         ;
; GPIO_1[2]                                     ;                   ;         ;
; GPIO_1[14]                                    ;                   ;         ;
; GPIO_1[15]                                    ;                   ;         ;
; GPIO_1[18]                                    ;                   ;         ;
; GPIO_1[20]                                    ;                   ;         ;
; GPIO_1[25]                                    ;                   ;         ;
; GPIO_1[26]                                    ;                   ;         ;
; GPIO_1[27]                                    ;                   ;         ;
; GPIO_1[28]                                    ;                   ;         ;
; GPIO_1[29]                                    ;                   ;         ;
; GPIO_1[30]                                    ;                   ;         ;
; GPIO_1[31]                                    ;                   ;         ;
; GPIO_1[32]                                    ;                   ;         ;
; GPIO_1[33]                                    ;                   ;         ;
; GPIO_1[34]                                    ;                   ;         ;
; GPIO_1[35]                                    ;                   ;         ;
; DRAM_DQ[0]                                    ;                   ;         ;
; DRAM_DQ[1]                                    ;                   ;         ;
; DRAM_DQ[2]                                    ;                   ;         ;
; DRAM_DQ[3]                                    ;                   ;         ;
; DRAM_DQ[4]                                    ;                   ;         ;
; DRAM_DQ[5]                                    ;                   ;         ;
; DRAM_DQ[6]                                    ;                   ;         ;
; DRAM_DQ[7]                                    ;                   ;         ;
; DRAM_DQ[8]                                    ;                   ;         ;
; DRAM_DQ[9]                                    ;                   ;         ;
; DRAM_DQ[10]                                   ;                   ;         ;
; DRAM_DQ[11]                                   ;                   ;         ;
; DRAM_DQ[12]                                   ;                   ;         ;
; DRAM_DQ[13]                                   ;                   ;         ;
; DRAM_DQ[14]                                   ;                   ;         ;
; DRAM_DQ[15]                                   ;                   ;         ;
; GPIO_1[0]                                     ;                   ;         ;
; GPIO_1[1]                                     ;                   ;         ;
; GPIO_1[3]                                     ;                   ;         ;
; GPIO_1[4]                                     ;                   ;         ;
; GPIO_1[5]                                     ;                   ;         ;
; GPIO_1[6]                                     ;                   ;         ;
; GPIO_1[7]                                     ;                   ;         ;
; GPIO_1[8]                                     ;                   ;         ;
; GPIO_1[9]                                     ;                   ;         ;
; GPIO_1[10]                                    ;                   ;         ;
; GPIO_1[11]                                    ;                   ;         ;
; GPIO_1[12]                                    ;                   ;         ;
; GPIO_1[13]                                    ;                   ;         ;
; GPIO_1[16]                                    ;                   ;         ;
; GPIO_1[17]                                    ;                   ;         ;
; GPIO_1[19]                                    ;                   ;         ;
; GPIO_1[21]                                    ;                   ;         ;
; GPIO_1[22]                                    ;                   ;         ;
; GPIO_1[23]                                    ;                   ;         ;
; GPIO_1[24]                                    ;                   ;         ;
; CLOCK_24[1]                                   ;                   ;         ;
; CLOCK_27[0]                                   ;                   ;         ;
; CLOCK_27[1]                                   ;                   ;         ;
; EXT_CLOCK                                     ;                   ;         ;
; TDI                                           ;                   ;         ;
; TCK                                           ;                   ;         ;
; TCS                                           ;                   ;         ;
; PS2_DAT                                       ;                   ;         ;
; PS2_CLK                                       ;                   ;         ;
; AUD_ADCDAT                                    ;                   ;         ;
; SW[0]                                         ;                   ;         ;
; SW[1]                                         ;                   ;         ;
; SW[2]                                         ;                   ;         ;
; SW[3]                                         ;                   ;         ;
; SW[4]                                         ;                   ;         ;
; SW[5]                                         ;                   ;         ;
; SW[6]                                         ;                   ;         ;
; SW[7]                                         ;                   ;         ;
; SW[8]                                         ;                   ;         ;
; SW[9]                                         ;                   ;         ;
; UART_RXD                                      ;                   ;         ;
; CLOCK_50                                      ;                   ;         ;
; CLOCK_24[0]                                   ;                   ;         ;
; KEY[0]                                        ;                   ;         ;
; KEY[2]                                        ;                   ;         ;
; KEY[3]                                        ;                   ;         ;
; KEY[1]                                        ;                   ;         ;
; auto_stp_external_clock_0                     ;                   ;         ;
; sld_signaltap:auto_signaltap_0|storage_enable ;                   ;         ;
+-----------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                  ; Location   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CCD_Capture:u3|X_Cont[0]~36                                                                                                                                                                                                                                                                           ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|X_Cont[0]~51                                                                                                                                                                                                                                                                           ; Unassigned ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|Y_Cont[11]~18                                                                                                                                                                                                                                                                          ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                                                                                                                                                                                              ; Unassigned ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:u3|oDVAL                                                                                                                                                                                                                                                                                  ; Unassigned ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CLOCK_24[0]                                                                                                                                                                                                                                                                                           ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                              ; Unassigned ; 96      ; Clock                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                              ; Unassigned ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; GPIO_1[0]~16                                                                                                                                                                                                                                                                                          ; Unassigned ; 1040    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[0][7]~644                                                                                                                                                                                                                                                                        ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[10][10]~908                                                                                                                                                                                                                                                                      ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[11][11]~424                                                                                                                                                                                                                                                                      ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[12][18]~952                                                                                                                                                                                                                                                                      ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[13][13]~996                                                                                                                                                                                                                                                                      ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[14][0]~380                                                                                                                                                                                                                                                                       ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[15][7]~1040                                                                                                                                                                                                                                                                      ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[15][7]~378                                                                                                                                                                                                                                                                       ; Unassigned ; 336     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[1][17]~600                                                                                                                                                                                                                                                                       ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[2][1]~556                                                                                                                                                                                                                                                                        ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[3][7]~512                                                                                                                                                                                                                                                                        ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[4][17]~688                                                                                                                                                                                                                                                                       ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[5][4]~732                                                                                                                                                                                                                                                                        ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[6][1]~776                                                                                                                                                                                                                                                                        ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[7][9]~468                                                                                                                                                                                                                                                                        ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[8][0]~820                                                                                                                                                                                                                                                                        ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_in[9][7]~864                                                                                                                                                                                                                                                                        ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Histogram:u11|his_out[4][18]~1                                                                                                                                                                                                                                                                        ; Unassigned ; 336     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~2                                                                                                                                                                                                                                                          ; Unassigned ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]~1                                                                                                                                                                                                                                                   ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[2]                                                                                                                                                                                                                                                                        ; Unassigned ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                                                                                                                                                                                        ; Unassigned ; 39      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LUT_INDEX[5]~7                                                                                                                                                                                                                                                                      ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LessThan2~4                                                                                                                                                                                                                                                                         ; Unassigned ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|LessThan3~1                                                                                                                                                                                                                                                                         ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|always1~2                                                                                                                                                                                                                                                                           ; Unassigned ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|i2c_reset                                                                                                                                                                                                                                                                           ; Unassigned ; 41      ; Async. clear               ; yes    ; Global Clock         ; Not Available    ; --                        ;
; I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                                                                                                                                                                                              ; Unassigned ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                                                                                                                                                                                                       ; Unassigned ; 72      ; Clock                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; I2C_CCD_Config:u8|mI2C_DATA[23]~1                                                                                                                                                                                                                                                                     ; Unassigned ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; I2C_CCD_Config:u8|senosr_exposure[11]~35                                                                                                                                                                                                                                                              ; Unassigned ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                ; Unassigned ; 35      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; MIPS:u13|Idecode:ID|counter:Counter_unit|q_int[23]                                                                                                                                                                                                                                                    ; Unassigned ; 48      ; Clock                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; MIPS:u13|Idecode:ID|process_0~1                                                                                                                                                                                                                                                                       ; Unassigned ; 81      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; MIPS:u13|PLL:m1|altpll:altpll_component|_clk0                                                                                                                                                                                                                                                         ; PLL_3      ; 518     ; Clock, Latch enable        ; yes    ; Global Clock         ; Not Available    ; --                        ;
; MIPS:u13|dff_1bit:MemWrite_C|q                                                                                                                                                                                                                                                                        ; Unassigned ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|cout_actual                                                                                                                                                                              ; Unassigned ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAW2RGB:u4|oDVAL~0                                                                                                                                                                                                                                                                                    ; Unassigned ; 143     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|Equal0~10                                                                                                                                                                                                                                                                              ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                                                                                                                                                                                                 ; Unassigned ; 416     ; Async. clear               ; yes    ; Global Clock         ; Not Available    ; --                        ;
; Reset_Delay:u2|oRST_1                                                                                                                                                                                                                                                                                 ; Unassigned ; 495     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                                                                                                                                                                                                 ; Unassigned ; 118     ; Async. clear               ; yes    ; Global Clock         ; Not Available    ; --                        ;
; Sdram_Control_4Port:u7|CMD[0]~0                                                                                                                                                                                                                                                                       ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|RD_MASK[1]~4                                                                                                                                                                                                                                                                   ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|RD_MASK[1]~6                                                                                                                                                                                                                                                                   ; Unassigned ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                                                                                                                                                         ; Unassigned ; 15      ; Async. clear               ; yes    ; Global Clock         ; Not Available    ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                        ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                           ; Unassigned ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                         ; Unassigned ; 16      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                                                                                                                                                         ; Unassigned ; 15      ; Async. clear               ; yes    ; Global Clock         ; Not Available    ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                        ; Unassigned ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                           ; Unassigned ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                         ; Unassigned ; 12      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                                                                                                                                                        ; Unassigned ; 15      ; Async. clear               ; yes    ; Global Clock         ; Not Available    ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                       ; Unassigned ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                          ; Unassigned ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                        ; Unassigned ; 24      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                                                                                                                                                        ; Unassigned ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                       ; Unassigned ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                          ; Unassigned ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                        ; Unassigned ; 24      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|WR_MASK[0]~0                                                                                                                                                                                                                                                                   ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|command:command1|OE                                                                                                                                                                                                                                                            ; Unassigned ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|command:command1|rp_shift[2]~1                                                                                                                                                                                                                                                 ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|INIT_REQ                                                                                                                                                                                                                                            ; Unassigned ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan0~3                                                                                                                                                                                                                                         ; Unassigned ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ~1                                                                                                                                                                                                                                           ; Unassigned ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD1_ADDR[9]~19                                                                                                                                                                                                                                                                ; Unassigned ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD1_ADDR[9]~20                                                                                                                                                                                                                                                                ; Unassigned ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD2_ADDR[20]~19                                                                                                                                                                                                                                                               ; Unassigned ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rRD2_ADDR[20]~20                                                                                                                                                                                                                                                               ; Unassigned ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR1_ADDR[21]~19                                                                                                                                                                                                                                                               ; Unassigned ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR1_ADDR[21]~20                                                                                                                                                                                                                                                               ; Unassigned ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR2_ADDR[9]~19                                                                                                                                                                                                                                                                ; Unassigned ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; Sdram_Control_4Port:u7|rWR2_ADDR[9]~20                                                                                                                                                                                                                                                                ; Unassigned ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|Equal0~3                                                                                                                                                                                                                                                                            ; Unassigned ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan6~2                                                                                                                                                                                                                                                                         ; Unassigned ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan8~4                                                                                                                                                                                                                                                                         ; Unassigned ; 12      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                          ; Unassigned ; 1614    ; Clock                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                          ; Unassigned ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; auto_stp_external_clock_0                                                                                                                                                                                                                                                                             ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; auto_stp_external_clock_0~clk_delay_ctrl                                                                                                                                                                                                                                                              ; Unassigned ; 2101    ; Clock                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|cout_actual                                                                                                                                                                    ; Unassigned ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; entropy_filter:u12|ofilter~12                                                                                                                                                                                                                                                                         ; Unassigned ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rClk[0]                                                                                                                                                                                                                                                                                               ; Unassigned ; 131     ; Clock                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; sdram_pll:u6|altpll:altpll_component|_clk0                                                                                                                                                                                                                                                            ; PLL_1      ; 529     ; Clock                      ; yes    ; Global Clock         ; Not Available    ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                 ; Unassigned ; 28      ; Async. clear               ; yes    ; Global Clock         ; Not Available    ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                      ; Unassigned ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                        ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                      ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                                                                                                                         ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                        ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                         ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                           ; Unassigned ; 293     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                           ; Unassigned ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                           ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~7                                                                                                                                                                                                                     ; Unassigned ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~8                                                                                                                                                                                                                     ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~16                                                                                                                                                                                                   ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~13                                                                                                                                                                                              ; Unassigned ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~20                                                                                                                                                                                              ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                      ; Unassigned ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                     ; Unassigned ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                      ; Unassigned ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                      ; Unassigned ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                               ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                     ; Unassigned ; 28      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                 ; Unassigned ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                 ; Unassigned ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                               ; Unassigned ; 290     ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                              ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                 ; Unassigned ; 1227    ; Async. clear               ; yes    ; Global Clock         ; Not Available    ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                             ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6]~2                                                                                                                       ; Unassigned ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_1~2                                                                                                                                    ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                 ; Unassigned ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; Unassigned ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_sdi:auto_generated|counter_reg_bit1a[8]~0 ; Unassigned ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_qbi:auto_generated|counter_reg_bit1a[3]~0                ; Unassigned ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_gui:auto_generated|counter_reg_bit1a[0]~0                   ; Unassigned ; 1       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                             ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~12                                                                                                                                                       ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~11                                                                                                                                                  ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~3                                                                                                                                                                     ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                         ; Unassigned ; 869     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                           ; Location   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                       ; Unassigned ; 96      ; Global Clock         ; Not Available    ; --                        ;
; I2C_CCD_Config:u8|i2c_reset                                                                                                    ; Unassigned ; 41      ; Global Clock         ; Not Available    ; --                        ;
; I2C_CCD_Config:u8|mI2C_CTRL_CLK                                                                                                ; Unassigned ; 72      ; Global Clock         ; Not Available    ; --                        ;
; MIPS:u13|Idecode:ID|counter:Counter_unit|q_int[23]                                                                             ; Unassigned ; 48      ; Global Clock         ; Not Available    ; --                        ;
; MIPS:u13|PLL:m1|altpll:altpll_component|_clk0                                                                                  ; PLL_3      ; 518     ; Global Clock         ; Not Available    ; --                        ;
; Reset_Delay:u2|oRST_0                                                                                                          ; Unassigned ; 416     ; Global Clock         ; Not Available    ; --                        ;
; Reset_Delay:u2|oRST_2                                                                                                          ; Unassigned ; 118     ; Global Clock         ; Not Available    ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]  ; Unassigned ; 15      ; Global Clock         ; Not Available    ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]  ; Unassigned ; 15      ; Global Clock         ; Not Available    ; --                        ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] ; Unassigned ; 15      ; Global Clock         ; Not Available    ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                   ; Unassigned ; 1614    ; Global Clock         ; Not Available    ; --                        ;
; auto_stp_external_clock_0~clk_delay_ctrl                                                                                       ; Unassigned ; 2101    ; Global Clock         ; Not Available    ; --                        ;
; rClk[0]                                                                                                                        ; Unassigned ; 131     ; Global Clock         ; Not Available    ; --                        ;
; sdram_pll:u6|altpll:altpll_component|_clk0                                                                                     ; PLL_1      ; 529     ; Global Clock         ; Not Available    ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                          ; Unassigned ; 28      ; Global Clock         ; Not Available    ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all          ; Unassigned ; 1227    ; Global Clock         ; Not Available    ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                  ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; GPIO_1[0]~16                                                                                                                                                                                                                                                                                          ; 1040    ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                         ; 869     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                               ; 577     ;
; Reset_Delay:u2|oRST_1                                                                                                                                                                                                                                                                                 ; 495     ;
; Histogram:u11|his_in[15][7]~378                                                                                                                                                                                                                                                                       ; 336     ;
; Histogram:u11|his_out[4][18]~1                                                                                                                                                                                                                                                                        ; 336     ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                           ; 293     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                           ; 289     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                           ; 289     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                           ; 289     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                           ; 289     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                           ; 289     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                           ; 289     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load~1                                                                                         ; 288     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_e0j:auto_generated|safe_q[5]                                       ; 288     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_e0j:auto_generated|safe_q[4]                                       ; 288     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_e0j:auto_generated|safe_q[3]                                       ; 288     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_e0j:auto_generated|safe_q[2]                                       ; 288     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_e0j:auto_generated|safe_q[1]                                       ; 288     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_e0j:auto_generated|safe_q[0]                                       ; 288     ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                                                                                                                                                ; 264     ;
; RAW2RGB:u4|oDVAL~0                                                                                                                                                                                                                                                                                    ; 143     ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[10]                                                                                                                                                                     ; 98      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[9]                                                                                                                                                                      ; 98      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[8]                                                                                                                                                                      ; 98      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[7]                                                                                                                                                                      ; 98      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[6]                                                                                                                                                                      ; 98      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[5]                                                                                                                                                                      ; 98      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[4]                                                                                                                                                                      ; 98      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[3]                                                                                                                                                                      ; 98      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[2]                                                                                                                                                                      ; 98      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[1]                                                                                                                                                                      ; 98      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|safe_q[0]                                                                                                                                                                      ; 98      ;
; MIPS:u13|Idecode:ID|process_0~1                                                                                                                                                                                                                                                                       ; 97      ;
; MIPS:u13|Idecode:ID|write_register_address[0]~4                                                                                                                                                                                                                                                       ; 84      ;
; MIPS:u13|Idecode:ID|write_register_address[1]~3                                                                                                                                                                                                                                                       ; 84      ;
; MIPS:u13|Idecode:ID|write_register_address[2]~2                                                                                                                                                                                                                                                       ; 84      ;
; MIPS:u13|Idecode:ID|write_register_address[3]~0                                                                                                                                                                                                                                                       ; 84      ;
; MIPS:u13|Idecode:ID|write_register_address[4]~1                                                                                                                                                                                                                                                       ; 83      ;
; ~GND                                                                                                                                                                                                                                                                                                  ; 81      ;
; MIPS:u13|HAZARD:HAZ|data_hazard_en                                                                                                                                                                                                                                                                    ; 59      ;
; CCD_Capture:u3|Y_Cont[0]                                                                                                                                                                                                                                                                              ; 56      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[2]~14                                                                                                                                                                                                          ; 53      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i|sum                                                                                                                                                                ; 50      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[10]                                                                                                                                                                               ; 50      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[9]                                                                                                                                                                                ; 50      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[8]                                                                                                                                                                                ; 50      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[7]                                                                                                                                                                                ; 50      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[6]                                                                                                                                                                                ; 50      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[5]                                                                                                                                                                                ; 50      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[4]                                                                                                                                                                                ; 50      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[3]                                                                                                                                                                                ; 50      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[2]                                                                                                                                                                                ; 50      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[1]                                                                                                                                                                                ; 50      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|safe_q[0]                                                                                                                                                                                ; 50      ;
; CCD_Capture:u3|X_Cont[0]                                                                                                                                                                                                                                                                              ; 50      ;
; entropy_filter:u12|Mux95~13                                                                                                                                                                                                                                                                           ; 49      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|SUBorADD                                                                                                                                                                                                                                  ; 49      ;
; MIPS:u13|comb~2                                                                                                                                                                                                                                                                                       ; 48      ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:23:stage_i|q                                                                                                                                                                                                                                            ; 48      ;
; MIPS:u13|Execute:EXE|Binput_signed[23]~2                                                                                                                                                                                                                                                              ; 47      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                      ; 45      ;
; MIPS:u13|dff_1bit:ALUSrc_control_B|q                                                                                                                                                                                                                                                                  ; 44      ;
; entropy_filter:u12|Mux63~37                                                                                                                                                                                                                                                                           ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                      ; 42      ;
; SW[1]                                                                                                                                                                                                                                                                                                 ; 41      ;
; SW[0]                                                                                                                                                                                                                                                                                                 ; 41      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[1]~10                                                                                                                                                                                                          ; 41      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[1]~4                                                                                                                                                                                                           ; 41      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                        ; 40      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                        ; 40      ;
; I2C_CCD_Config:u8|LUT_INDEX[1]                                                                                                                                                                                                                                                                        ; 40      ;
; I2C_CCD_Config:u8|LUT_INDEX[4]                                                                                                                                                                                                                                                                        ; 39      ;
; entropy_filter:u12|Add14~2                                                                                                                                                                                                                                                                            ; 38      ;
; entropy_filter:u12|Add14~1                                                                                                                                                                                                                                                                            ; 38      ;
; entropy_filter:u12|m11[1]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m11[0]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m12[1]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m12[0]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m13[1]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m13[0]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|Add11~2                                                                                                                                                                                                                                                                            ; 38      ;
; entropy_filter:u12|Add11~1                                                                                                                                                                                                                                                                            ; 38      ;
; entropy_filter:u12|m21[1]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m21[0]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m22[1]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m22[0]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m23[1]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m23[0]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|Add8~2                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|Add8~1                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m31[1]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m31[0]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m32[1]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m32[0]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m33[1]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m33[0]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|Add5~2                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|Add5~1                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m41[1]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m41[0]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m42[1]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m42[0]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m43[1]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|m43[0]                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|Add2~2                                                                                                                                                                                                                                                                             ; 38      ;
; entropy_filter:u12|Add2~1                                                                                                                                                                                                                                                                             ; 38      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[0]~13                                                                                                                                                                                                      ; 38      ;
; entropy_filter:u12|m14[1]                                                                                                                                                                                                                                                                             ; 37      ;
; entropy_filter:u12|m14[0]                                                                                                                                                                                                                                                                             ; 37      ;
; entropy_filter:u12|m24[1]                                                                                                                                                                                                                                                                             ; 37      ;
; entropy_filter:u12|m24[0]                                                                                                                                                                                                                                                                             ; 37      ;
; entropy_filter:u12|m34[1]                                                                                                                                                                                                                                                                             ; 37      ;
; entropy_filter:u12|m34[0]                                                                                                                                                                                                                                                                             ; 37      ;
; entropy_filter:u12|m44[1]                                                                                                                                                                                                                                                                             ; 37      ;
; entropy_filter:u12|m44[0]                                                                                                                                                                                                                                                                             ; 37      ;
; entropy_filter:u12|counter[0][0]                                                                                                                                                                                                                                                                      ; 37      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:9:stage_i|q                                                                                                                                                                                                                                              ; 37      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:8:stage_i|q                                                                                                                                                                                                                                              ; 37      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:7:stage_i|q                                                                                                                                                                                                                                              ; 37      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:6:stage_i|q                                                                                                                                                                                                                                              ; 37      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:5:stage_i|q                                                                                                                                                                                                                                              ; 37      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:4:stage_i|q                                                                                                                                                                                                                                              ; 37      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:3:stage_i|q                                                                                                                                                                                                                                              ; 37      ;
; MIPS:u13|N_dff:ALU_result_C|dff_1bit:\N_dffs:2:stage_i|q                                                                                                                                                                                                                                              ; 37      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|sum                                                                                                                                                                ; 37      ;
; CCD_Capture:u3|oDVAL                                                                                                                                                                                                                                                                                  ; 36      ;
; KEY[0]                                                                                                                                                                                                                                                                                                ; 35      ;
; entropy_filter:u12|Mux799~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux767~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux735~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux703~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux671~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux639~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux607~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux575~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux543~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux511~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux479~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux447~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux415~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux383~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux351~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux319~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux287~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux255~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux223~9                                                                                                                                                                                                                                                                           ; 35      ;
; entropy_filter:u12|Mux191~9                                                                                                                                                                                                                                                                           ; 35      ;
; MIPS:u13|control:CTL|ALUSrc                                                                                                                                                                                                                                                                           ; 35      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[0]~21                                                                                                                                                                                                          ; 35      ;
; entropy_filter:u12|Add14~5                                                                                                                                                                                                                                                                            ; 34      ;
; entropy_filter:u12|m11[3]                                                                                                                                                                                                                                                                             ; 34      ;
; entropy_filter:u12|m12[3]                                                                                                                                                                                                                                                                             ; 34      ;
; entropy_filter:u12|m13[3]                                                                                                                                                                                                                                                                             ; 34      ;
; entropy_filter:u12|Add11~5                                                                                                                                                                                                                                                                            ; 34      ;
; entropy_filter:u12|m21[3]                                                                                                                                                                                                                                                                             ; 34      ;
; entropy_filter:u12|m22[3]                                                                                                                                                                                                                                                                             ; 34      ;
; entropy_filter:u12|m23[3]                                                                                                                                                                                                                                                                             ; 34      ;
; entropy_filter:u12|Add8~5                                                                                                                                                                                                                                                                             ; 34      ;
; entropy_filter:u12|m31[3]                                                                                                                                                                                                                                                                             ; 34      ;
; entropy_filter:u12|m32[3]                                                                                                                                                                                                                                                                             ; 34      ;
; entropy_filter:u12|m33[3]                                                                                                                                                                                                                                                                             ; 34      ;
; entropy_filter:u12|Add5~5                                                                                                                                                                                                                                                                             ; 34      ;
; entropy_filter:u12|m41[3]                                                                                                                                                                                                                                                                             ; 34      ;
; entropy_filter:u12|m42[3]                                                                                                                                                                                                                                                                             ; 34      ;
; entropy_filter:u12|m43[3]                                                                                                                                                                                                                                                                             ; 34      ;
; entropy_filter:u12|Mux159~9                                                                                                                                                                                                                                                                           ; 34      ;
; entropy_filter:u12|Add2~5                                                                                                                                                                                                                                                                             ; 34      ;
; entropy_filter:u12|Mux127~9                                                                                                                                                                                                                                                                           ; 34      ;
; I2C_CCD_Config:u8|LUT_INDEX[2]                                                                                                                                                                                                                                                                        ; 34      ;
; entropy_filter:u12|Mux125~9                                                                                                                                                                                                                                                                           ; 33      ;
; entropy_filter:u12|Mux94~9                                                                                                                                                                                                                                                                            ; 33      ;
; entropy_filter:u12|Add14~3                                                                                                                                                                                                                                                                            ; 33      ;
; entropy_filter:u12|m11[2]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|m12[2]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|m13[2]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|m14[3]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|Add11~3                                                                                                                                                                                                                                                                            ; 33      ;
; entropy_filter:u12|m21[2]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|m22[2]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|m23[2]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|m24[3]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|Add8~3                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|m31[2]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|m32[2]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|m33[2]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|m34[3]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|Add5~3                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|m41[2]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|m42[2]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|m43[2]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|m44[3]                                                                                                                                                                                                                                                                             ; 33      ;
; entropy_filter:u12|Add2~3                                                                                                                                                                                                                                                                             ; 33      ;
; MIPS:u13|Execute_branch:EXE_brn|Add0~15                                                                                                                                                                                                                                                               ; 33      ;
; MIPS:u13|Execute_branch:EXE_brn|Add0~13                                                                                                                                                                                                                                                               ; 33      ;
; MIPS:u13|Execute_branch:EXE_brn|Add0~11                                                                                                                                                                                                                                                               ; 33      ;
; MIPS:u13|Execute_branch:EXE_brn|Add0~9                                                                                                                                                                                                                                                                ; 33      ;
; MIPS:u13|Execute_branch:EXE_brn|Add0~7                                                                                                                                                                                                                                                                ; 33      ;
; MIPS:u13|Execute_branch:EXE_brn|Add0~5                                                                                                                                                                                                                                                                ; 33      ;
; MIPS:u13|Execute_branch:EXE_brn|Add0~3                                                                                                                                                                                                                                                                ; 33      ;
; MIPS:u13|Execute_branch:EXE_brn|Add0~1                                                                                                                                                                                                                                                                ; 33      ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:25:stage_i|q~0                                                                                                                                                                                                                                          ; 33      ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:24:stage_i|q~0                                                                                                                                                                                                                                          ; 33      ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:23:stage_i|q~0                                                                                                                                                                                                                                          ; 33      ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:22:stage_i|q~0                                                                                                                                                                                                                                          ; 33      ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:21:stage_i|q~0                                                                                                                                                                                                                                          ; 33      ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:20:stage_i|q~0                                                                                                                                                                                                                                          ; 33      ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:19:stage_i|q~0                                                                                                                                                                                                                                          ; 33      ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:18:stage_i|q~0                                                                                                                                                                                                                                          ; 33      ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:17:stage_i|q~0                                                                                                                                                                                                                                          ; 33      ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:16:stage_i|q~0                                                                                                                                                                                                                                          ; 33      ;
; I2C_CCD_Config:u8|LUT_INDEX[3]                                                                                                                                                                                                                                                                        ; 33      ;
; Histogram:u11|Blue_out[10]                                                                                                                                                                                                                                                                            ; 33      ;
; entropy_filter:u12|Add18~2                                                                                                                                                                                                                                                                            ; 32      ;
; entropy_filter:u12|m14[2]                                                                                                                                                                                                                                                                             ; 32      ;
; entropy_filter:u12|m24[2]                                                                                                                                                                                                                                                                             ; 32      ;
; entropy_filter:u12|m34[2]                                                                                                                                                                                                                                                                             ; 32      ;
; entropy_filter:u12|m44[2]                                                                                                                                                                                                                                                                             ; 32      ;
; entropy_filter:u12|m51[3]                                                                                                                                                                                                                                                                             ; 32      ;
; entropy_filter:u12|m51[2]                                                                                                                                                                                                                                                                             ; 32      ;
; entropy_filter:u12|m51[1]                                                                                                                                                                                                                                                                             ; 32      ;
; entropy_filter:u12|m51[0]                                                                                                                                                                                                                                                                             ; 32      ;
; Reset_Delay:u2|Equal0~10                                                                                                                                                                                                                                                                              ; 32      ;
; MIPS:u13|dff_1bit:MemWrite_C|q                                                                                                                                                                                                                                                                        ; 32      ;
; MIPS:u13|Idecode:ID|read_data_1~4                                                                                                                                                                                                                                                                     ; 32      ;
; MIPS:u13|Idecode:ID|Mux0~3                                                                                                                                                                                                                                                                            ; 32      ;
; MIPS:u13|Idecode:ID|read_data_2~3                                                                                                                                                                                                                                                                     ; 32      ;
; MIPS:u13|Idecode:ID|Mux32~3                                                                                                                                                                                                                                                                           ; 32      ;
; MIPS:u13|Idecode:ID|LessThan0~10                                                                                                                                                                                                                                                                      ; 32      ;
; MIPS:u13|dff_1bit:MemtoReg_control_D|q                                                                                                                                                                                                                                                                ; 32      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|sum                                                                                                                                                                ; 32      ;
; entropy_filter:u12|m52[1]                                                                                                                                                                                                                                                                             ; 31      ;
; entropy_filter:u12|m53[3]                                                                                                                                                                                                                                                                             ; 31      ;
; MIPS:u13|Execute:EXE|ALU_Result[13]~19                                                                                                                                                                                                                                                                ; 31      ;
; I2C_CCD_Config:u8|LUT_INDEX[0]                                                                                                                                                                                                                                                                        ; 30      ;
; entropy_filter:u12|m52[0]                                                                                                                                                                                                                                                                             ; 30      ;
; entropy_filter:u12|m53[2]                                                                                                                                                                                                                                                                             ; 30      ;
; MIPS:u13|Execute:EXE|ALU_Result[13]~20                                                                                                                                                                                                                                                                ; 30      ;
; entropy_filter:u12|Mux62~9                                                                                                                                                                                                                                                                            ; 29      ;
; MIPS:u13|Execute:EXE|ALU_Result[13]~22                                                                                                                                                                                                                                                                ; 29      ;
; MIPS:u13|Execute:EXE|ALU_Result[13]~10                                                                                                                                                                                                                                                                ; 29      ;
; MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:31:stage_i|q                                                                                                                                                                                                                                          ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_15_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_14_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_13_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_12_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_11_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_10_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_17_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_16_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_15_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_14_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_13_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_12_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_11_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_10_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_18_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_17_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_16_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_15_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_14_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_13_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_12_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_11_result_int[11]~16                                                                                                                                                              ; 29      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_10_result_int[11]~16                                                                                                                                                              ; 29      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                     ; 28      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                          ; 28      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                          ; 28      ;
; MIPS:u13|Execute:EXE|ALU_Result[13]~11                                                                                                                                                                                                                                                                ; 28      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[1]~15                                                                                                                                                                                                      ; 28      ;
; entropy_filter:u12|m53[1]                                                                                                                                                                                                                                                                             ; 27      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_16_result_int[11]~16                                                                                                                                                              ; 27      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_9_result_int[10]~14                                                                                                                                                               ; 27      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_18_result_int[11]~16                                                                                                                                                              ; 27      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_9_result_int[10]~14                                                                                                                                                               ; 27      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_19_result_int[11]~16                                                                                                                                                              ; 27      ;
; entropy_filter:u12|m52[3]                                                                                                                                                                                                                                                                             ; 26      ;
; entropy_filter:u12|m52[2]                                                                                                                                                                                                                                                                             ; 26      ;
; entropy_filter:u12|m53[0]                                                                                                                                                                                                                                                                             ; 26      ;
; I2C_CCD_Config:u8|iexposure_adj_delay[3]                                                                                                                                                                                                                                                              ; 26      ;
; Sdram_Control_4Port:u7|control_interface:control1|INIT_REQ                                                                                                                                                                                                                                            ; 26      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~7                                                                                                                                                                                                       ; 26      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_9_result_int[10]~14                                                                                                                                                               ; 26      ;
; I2C_CCD_Config:u8|mI2C_DATA[23]~1                                                                                                                                                                                                                                                                     ; 24      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~2                                                                                                                                                                                                                                                          ; 24      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                                                                                                                                                             ; 24      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                                                                                                                                                             ; 24      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                         ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                          ; 23      ;
; Sdram_Control_4Port:u7|mADDR[17]~0                                                                                                                                                                                                                                                                    ; 23      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                                                                                                                                             ; 23      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                                                                                                                                             ; 23      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                                                                                                                                             ; 23      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                                                                                                                                                             ; 23      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                                                                                                                                                             ; 23      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                                                                                                                                                             ; 23      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                       ; 23      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                                                                                                                                             ; 23      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                                                                                                                                                             ; 23      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                                                                                                                                                             ; 23      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                                                                                                                                                             ; 23      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                       ; 23      ;
; Sdram_Control_4Port:u7|mRD~0                                                                                                                                                                                                                                                                          ; 23      ;
; SW[9]                                                                                                                                                                                                                                                                                                 ; 22      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                                                                                                                                             ; 22      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                                                                                                                                             ; 22      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                                                                                                                                             ; 22      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                                                                                                                                                             ; 22      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                                                                                                                                             ; 22      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                                                                                                                                             ; 22      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                                                                                                                                             ; 22      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                                                                                                                                             ; 22      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                                                                                                                                             ; 22      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                                                                                                                                             ; 22      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                                                                                                                                                             ; 22      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                                                                                                                                             ; 22      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                                                                                                                                             ; 22      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                                                                                                                                             ; 22      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[3]                                                                                                                                                                                                                                                     ; 22      ;
; CCD_Capture:u3|mCCD_FVAL                                                                                                                                                                                                                                                                              ; 22      ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:15:stage_i|q                                                                                                                                                                                                                                            ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_1~2                                                                                                                                    ; 21      ;
; Histogram:u11|his_in[15][7]~1040                                                                                                                                                                                                                                                                      ; 21      ;
; Histogram:u11|his_in[13][13]~996                                                                                                                                                                                                                                                                      ; 21      ;
; Histogram:u11|his_in[12][18]~952                                                                                                                                                                                                                                                                      ; 21      ;
; Histogram:u11|his_in[10][10]~908                                                                                                                                                                                                                                                                      ; 21      ;
; Histogram:u11|his_in[9][7]~864                                                                                                                                                                                                                                                                        ; 21      ;
; Histogram:u11|his_in[8][0]~820                                                                                                                                                                                                                                                                        ; 21      ;
; Histogram:u11|his_in[6][1]~776                                                                                                                                                                                                                                                                        ; 21      ;
; Histogram:u11|his_in[5][4]~732                                                                                                                                                                                                                                                                        ; 21      ;
; Histogram:u11|his_in[4][17]~688                                                                                                                                                                                                                                                                       ; 21      ;
; Histogram:u11|his_in[0][7]~644                                                                                                                                                                                                                                                                        ; 21      ;
; Histogram:u11|his_in[1][17]~600                                                                                                                                                                                                                                                                       ; 21      ;
; Histogram:u11|his_in[2][1]~556                                                                                                                                                                                                                                                                        ; 21      ;
; Histogram:u11|his_in[3][7]~512                                                                                                                                                                                                                                                                        ; 21      ;
; Histogram:u11|his_in[7][9]~468                                                                                                                                                                                                                                                                        ; 21      ;
; Histogram:u11|his_in[11][11]~424                                                                                                                                                                                                                                                                      ; 21      ;
; Histogram:u11|his_in[14][0]~380                                                                                                                                                                                                                                                                       ; 21      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                                                                                                                                             ; 21      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                                                                                                                                             ; 21      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                                                                                                                                             ; 21      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                                                                                                                                             ; 21      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                                                                                                                                             ; 21      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                                                                                                                                             ; 21      ;
; CCD_Capture:u3|X_Cont[10]                                                                                                                                                                                                                                                                             ; 21      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                   ; 20      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                           ; 20      ;
; entropy_filter:u12|m54[3]                                                                                                                                                                                                                                                                             ; 20      ;
; entropy_filter:u12|m54[2]                                                                                                                                                                                                                                                                             ; 20      ;
; Sdram_Control_4Port:u7|command:command1|do_writea                                                                                                                                                                                                                                                     ; 20      ;
; Sdram_Control_4Port:u7|command:command1|do_reada                                                                                                                                                                                                                                                      ; 20      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|sum                                                                                                                                                                ; 20      ;
; RAW2gray:u9|Add1~22                                                                                                                                                                                                                                                                                   ; 20      ;
; RAW2gray:u9|Add1~20                                                                                                                                                                                                                                                                                   ; 20      ;
; RAW2gray:u9|Add1~18                                                                                                                                                                                                                                                                                   ; 20      ;
; RAW2gray:u9|Add1~16                                                                                                                                                                                                                                                                                   ; 20      ;
; CCD_Capture:u3|X_Cont[7]                                                                                                                                                                                                                                                                              ; 20      ;
; CCD_Capture:u3|Y_Cont[5]                                                                                                                                                                                                                                                                              ; 20      ;
; CCD_Capture:u3|Y_Cont[4]                                                                                                                                                                                                                                                                              ; 20      ;
; CCD_Capture:u3|Y_Cont[3]                                                                                                                                                                                                                                                                              ; 20      ;
; CCD_Capture:u3|Y_Cont[2]                                                                                                                                                                                                                                                                              ; 20      ;
; CCD_Capture:u3|Y_Cont[1]                                                                                                                                                                                                                                                                              ; 20      ;
; entropy_filter:u12|Mux798~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux766~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux734~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux702~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux670~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux638~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux606~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux574~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux542~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux510~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux478~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux446~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux414~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux382~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux350~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux318~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux286~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux254~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux222~9                                                                                                                                                                                                                                                                           ; 19      ;
; entropy_filter:u12|Mux190~9                                                                                                                                                                                                                                                                           ; 19      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                                                                                                                                                     ; 19      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                                                                                                                                                     ; 19      ;
; Sdram_Control_4Port:u7|WR_MASK[0]                                                                                                                                                                                                                                                                     ; 19      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                                                                                                                                                              ; 19      ;
; Histogram:u11|process_0~31                                                                                                                                                                                                                                                                            ; 18      ;
; RAW2RGB:u4|mDVAL~0                                                                                                                                                                                                                                                                                    ; 18      ;
; entropy_filter:u12|Mux797~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux765~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux733~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux701~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux669~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux637~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux605~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux573~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux541~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux509~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux477~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux445~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux413~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux381~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux349~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux317~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux285~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux253~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux221~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux189~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux158~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|Mux126~9                                                                                                                                                                                                                                                                           ; 18      ;
; entropy_filter:u12|m54[1]                                                                                                                                                                                                                                                                             ; 18      ;
; entropy_filter:u12|m54[0]                                                                                                                                                                                                                                                                             ; 18      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[1]                                                                                                                                                                                                                                                     ; 18      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                           ; 18      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                                                                                                                                                              ; 18      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[12]~12                                                                                                                                                                    ; 18      ;
; MIPS:u13|Execute:EXE|FPU_OP[1]                                                                                                                                                                                                                                                                        ; 18      ;
; Sdram_Control_4Port:u7|command:command1|do_load_mode                                                                                                                                                                                                                                                  ; 18      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~4                                                                                                                                       ; 17      ;
; entropy_filter:u12|Add19~4                                                                                                                                                                                                                                                                            ; 17      ;
; entropy_filter:u12|Mux796~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux764~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux732~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux700~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux668~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux636~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux604~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux572~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux540~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux508~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux476~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux444~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux412~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux380~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux348~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux316~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux284~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux252~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux220~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux188~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux156~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux157~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux124~9                                                                                                                                                                                                                                                                           ; 17      ;
; entropy_filter:u12|Mux93~9                                                                                                                                                                                                                                                                            ; 17      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_a[8]                                                                                                                                                                                     ; 17      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_b[8]                                                                                                                                                                                     ; 17      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_a[8]                                                                                                                                                                                     ; 17      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_b[8]                                                                                                                                                                                     ; 17      ;
; Sdram_Control_4Port:u7|Equal0~0                                                                                                                                                                                                                                                                       ; 17      ;
; MIPS:u13|Idecode:ID|Add0~14                                                                                                                                                                                                                                                                           ; 17      ;
; MIPS:u13|Idecode:ID|Add0~11                                                                                                                                                                                                                                                                           ; 17      ;
; MIPS:u13|Idecode:ID|Add0~8                                                                                                                                                                                                                                                                            ; 17      ;
; MIPS:u13|Idecode:ID|Add0~5                                                                                                                                                                                                                                                                            ; 17      ;
; MIPS:u13|Idecode:ID|Add0~2                                                                                                                                                                                                                                                                            ; 17      ;
; MIPS:u13|Execute:EXE|FPU_OP[2]~0                                                                                                                                                                                                                                                                      ; 17      ;
; I2C_CCD_Config:u8|LUT_INDEX[5]                                                                                                                                                                                                                                                                        ; 17      ;
; RAW2gray:u9|lpm_divide:Div2|lpm_divide_0gm:auto_generated|sign_div_unsign_anh:divider|alt_u_div_m5f:divider|add_sub_17_result_int[11]~16                                                                                                                                                              ; 17      ;
; RAW2gray:u9|lpm_divide:Div0|lpm_divide_pfm:auto_generated|sign_div_unsign_3nh:divider|alt_u_div_85f:divider|add_sub_19_result_int[11]~16                                                                                                                                                              ; 17      ;
; RAW2gray:u9|lpm_divide:Div1|lpm_divide_qfm:auto_generated|sign_div_unsign_4nh:divider|alt_u_div_a5f:divider|add_sub_20_result_int[11]~16                                                                                                                                                              ; 17      ;
; CCD_Capture:u3|X_Cont[6]                                                                                                                                                                                                                                                                              ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                         ; 16      ;
; entropy_filter:u12|Add38~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add37~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add37~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add36~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add36~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add35~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add35~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add34~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add34~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add33~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add33~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add32~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add32~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add31~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add31~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add30~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add30~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add29~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add29~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add28~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add28~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add27~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add27~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add26~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add26~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add25~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add25~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add24~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add24~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add23~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add23~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add22~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add22~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add21~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add21~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add20~6                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add20~5                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add18~3                                                                                                                                                                                                                                                                            ; 16      ;
; CCD_Capture:u3|X_Cont[0]~51                                                                                                                                                                                                                                                                           ; 16      ;
; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ~1                                                                                                                                                                                                                                           ; 16      ;
; I2C_CCD_Config:u8|LessThan2~4                                                                                                                                                                                                                                                                         ; 16      ;
; entropy_filter:u12|Add39~2                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add39~1                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux795~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add39~0                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add38~3                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux763~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add38~2                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux731~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add37~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux699~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add36~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux667~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add35~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux635~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add34~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux603~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add33~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux571~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add32~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux539~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add31~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux507~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add30~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux475~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add29~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux443~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add28~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux411~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add27~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux379~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add26~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux347~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add25~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux315~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add24~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux283~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add23~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux251~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add22~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux219~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add21~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Mux187~9                                                                                                                                                                                                                                                                           ; 16      ;
; entropy_filter:u12|Add20~4                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add19~3                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add19~2                                                                                                                                                                                                                                                                            ; 16      ;
; entropy_filter:u12|Add17~0                                                                                                                                                                                                                                                                            ; 16      ;
; Sdram_Control_4Port:u7|command:command1|OE                                                                                                                                                                                                                                                            ; 16      ;
; CCD_Capture:u3|X_Cont[0]~36                                                                                                                                                                                                                                                                           ; 16      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                                                                                                                                                              ; 16      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                                                                                                                                                              ; 16      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                                                                                                                                              ; 16      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                                                                                                                                              ; 16      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                                                                                                                                                              ; 16      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                        ; 16      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_wrreq~0                                                                                                                                                                                         ; 16      ;
; CCD_Capture:u3|Y_Cont[11]~18                                                                                                                                                                                                                                                                          ; 16      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~12                                                                                                                                                                                                 ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT20                                                                                                                                                                                                                               ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT19                                                                                                                                                                                                                               ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT18                                                                                                                                                                                                                               ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT17                                                                                                                                                                                                                               ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT16                                                                                                                                                                                                                               ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT15                                                                                                                                                                                                                               ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT14                                                                                                                                                                                                                               ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT13                                                                                                                                                                                                                               ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT12                                                                                                                                                                                                                               ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT11                                                                                                                                                                                                                               ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT10                                                                                                                                                                                                                               ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT9                                                                                                                                                                                                                                ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT8                                                                                                                                                                                                                                ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT7                                                                                                                                                                                                                                ; 16      ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT6                                                                                                                                                                                                                                ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                      ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                      ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                             ; 15      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|process_0~7                                                                                                                                                                                                      ; 15      ;
; Sdram_Control_4Port:u7|rRD1_ADDR[9]~20                                                                                                                                                                                                                                                                ; 15      ;
; Sdram_Control_4Port:u7|rRD1_ADDR[9]~19                                                                                                                                                                                                                                                                ; 15      ;
; Sdram_Control_4Port:u7|rWR2_ADDR[9]~20                                                                                                                                                                                                                                                                ; 15      ;
; Sdram_Control_4Port:u7|rWR2_ADDR[9]~19                                                                                                                                                                                                                                                                ; 15      ;
; Sdram_Control_4Port:u7|rRD2_ADDR[20]~20                                                                                                                                                                                                                                                               ; 15      ;
; Sdram_Control_4Port:u7|rRD2_ADDR[20]~19                                                                                                                                                                                                                                                               ; 15      ;
; Sdram_Control_4Port:u7|rWR1_ADDR[21]~20                                                                                                                                                                                                                                                               ; 15      ;
; Sdram_Control_4Port:u7|rWR1_ADDR[21]~19                                                                                                                                                                                                                                                               ; 15      ;
; Sdram_Control_4Port:u7|control_interface:control1|LessThan0~3                                                                                                                                                                                                                                         ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0]                                                                                                                                                                        ; 15      ;
; Sdram_Control_4Port:u7|RD_MASK[1]~6                                                                                                                                                                                                                                                                   ; 15      ;
; RAW2RGB:u4|mCCD_G[5]~8                                                                                                                                                                                                                                                                                ; 15      ;
; RAW2RGB:u4|mCCD_G[9]~4                                                                                                                                                                                                                                                                                ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                                                                                                                                              ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                                                                                                                                              ; 15      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[2]                                                                                                                                                              ; 15      ;
; Sdram_Control_4Port:u7|ST[0]                                                                                                                                                                                                                                                                          ; 15      ;
; MIPS:u13|Execute:EXE|Equal1~2                                                                                                                                                                                                                                                                         ; 15      ;
; CCD_Capture:u3|X_Cont[9]                                                                                                                                                                                                                                                                              ; 15      ;
; CCD_Capture:u3|X_Cont[8]                                                                                                                                                                                                                                                                              ; 15      ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[25]                                                                                                                                                                                                                     ; 15      ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[20]                                                                                                                                                                                                                     ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal3~0                                                                                                 ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load~0                                                                                  ; 14      ;
; I2C_CCD_Config:u8|always1~2                                                                                                                                                                                                                                                                           ; 14      ;
; I2C_CCD_Config:u8|senosr_exposure[11]~35                                                                                                                                                                                                                                                              ; 14      ;
; RAW2RGB:u4|mCCD_G[6]~5                                                                                                                                                                                                                                                                                ; 14      ;
; RAW2RGB:u4|mCCD_G[10]~1                                                                                                                                                                                                                                                                               ; 14      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                                                                                                                                              ; 14      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                                                                                                                                              ; 14      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                                                                                                                                              ; 14      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|valid_rdreq                                                                                                                                                                                           ; 14      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[5]                                                                                                                                                              ; 14      ;
; CCD_Capture:u3|LessThan0~3                                                                                                                                                                                                                                                                            ; 14      ;
; MIPS:u13|Execute:EXE|ALU_Result[16]~57                                                                                                                                                                                                                                                                ; 14      ;
; MIPS:u13|Execute:EXE|ALU_Result[13]~54                                                                                                                                                                                                                                                                ; 14      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:0:stage_i|sum~0                                                                                                                                                              ; 14      ;
; MIPS:u13|Execute:EXE|FPU_OP[0]~1                                                                                                                                                                                                                                                                      ; 14      ;
; CCD_Capture:u3|X_Cont[5]                                                                                                                                                                                                                                                                              ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6]~2                                                                                                                       ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[0]~1                                                                 ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_rqf:auto_generated|eq_node[1]~0                                                                 ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                              ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                  ; 13      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr~0                                                                                                                                                                                     ; 13      ;
; rCCD_LVAL                                                                                                                                                                                                                                                                                             ; 13      ;
; RAW2RGB:u4|mCCD_G[7]~6                                                                                                                                                                                                                                                                                ; 13      ;
; RAW2RGB:u4|mCCD_G[11]~2                                                                                                                                                                                                                                                                               ; 13      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                                                                                                                                                     ; 13      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                                                                                                                                              ; 13      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                                                                                                                                              ; 13      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                                                                                                                                              ; 13      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                                                                                                                                              ; 13      ;
; VGA_Controller:u1|Equal0~3                                                                                                                                                                                                                                                                            ; 13      ;
; MIPS:u13|Execute:EXE|ALU_Result[13]~24                                                                                                                                                                                                                                                                ; 13      ;
; MIPS:u13|Execute:EXE|Binput_signed[28]~5                                                                                                                                                                                                                                                              ; 13      ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:28:stage_i|q                                                                                                                                                                                                                                            ; 13      ;
; VGA_Controller:u1|LessThan4~4                                                                                                                                                                                                                                                                         ; 13      ;
; VGA_Controller:u1|always0~0                                                                                                                                                                                                                                                                           ; 13      ;
; SW[8]                                                                                                                                                                                                                                                                                                 ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                     ; 12      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                          ; 12      ;
; VGA_Controller:u1|LessThan8~4                                                                                                                                                                                                                                                                         ; 12      ;
; RAW2RGB:u4|mCCD_R[4]                                                                                                                                                                                                                                                                                  ; 12      ;
; RAW2RGB:u4|mCCD_G[8]~7                                                                                                                                                                                                                                                                                ; 12      ;
; RAW2RGB:u4|mCCD_G[12]~3                                                                                                                                                                                                                                                                               ; 12      ;
; RAW2RGB:u4|mCCD_G[6]~0                                                                                                                                                                                                                                                                                ; 12      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[5]                                                                                                                                                                                                                                                     ; 12      ;
; Sdram_Control_4Port:u7|command:command1|rw_flag~0                                                                                                                                                                                                                                                     ; 12      ;
; Sdram_Control_4Port:u7|Equal6~0                                                                                                                                                                                                                                                                       ; 12      ;
; VGA_Controller:u1|LessThan6~2                                                                                                                                                                                                                                                                         ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[3]                                                                                                                                                              ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[4]                                                                                                                                                              ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[7]                                                                                                                                                              ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[1]                                                                                                                                                              ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[0]                                                                                                                                                              ; 12      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                        ; 12      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[1]~23                                                                                                                                                                                                          ; 12      ;
; VGA_Controller:u1|oVGA_R~0                                                                                                                                                                                                                                                                            ; 12      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~2                                                                                                                                       ; 11      ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|cntr_3rf:cntr1|cout_actual                                                                                                                                                                    ; 11      ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|cntr_3rf:cntr1|cout_actual                                                                                                                                                                              ; 11      ;
; RAW2RGB:u4|mCCD_R[8]                                                                                                                                                                                                                                                                                  ; 11      ;
; RAW2RGB:u4|mCCD_G[4]~11                                                                                                                                                                                                                                                                               ; 11      ;
; RAW2RGB:u4|mCCD_G[3]~10                                                                                                                                                                                                                                                                               ; 11      ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[6]                                                                                                                                                                                                                                                     ; 11      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[2]                                                                                                                                                              ; 11      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[6]                                                                                                                                                              ; 11      ;
; MIPS:u13|Execute:EXE|ALU_Result[15]~58                                                                                                                                                                                                                                                                ; 11      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[3]~16                                                                                                                                                                                                      ; 11      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|sum                                                                                                                                                                ; 11      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|sum                                                                                                                                                                ; 11      ;
; MIPS:u13|N_dff:ALUop_control_B|dff_1bit:\N_dffs:0:stage_i|q                                                                                                                                                                                                                                           ; 11      ;
; MIPS:u13|N_dff:ALUop_control_B|dff_1bit:\N_dffs:1:stage_i|q                                                                                                                                                                                                                                           ; 11      ;
; MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:1:stage_i|q                                                                                                                                                                                                                                           ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                       ; 10      ;
; entropy_filter:u12|ofilter~12                                                                                                                                                                                                                                                                         ; 10      ;
; RAW2RGB:u4|mCCD_R[7]                                                                                                                                                                                                                                                                                  ; 10      ;
; RAW2RGB:u4|mCCD_R[6]                                                                                                                                                                                                                                                                                  ; 10      ;
; RAW2RGB:u4|mCCD_R[5]                                                                                                                                                                                                                                                                                  ; 10      ;
; RAW2RGB:u4|mCCD_R[11]                                                                                                                                                                                                                                                                                 ; 10      ;
; RAW2RGB:u4|mCCD_R[10]                                                                                                                                                                                                                                                                                 ; 10      ;
; RAW2RGB:u4|mCCD_R[9]                                                                                                                                                                                                                                                                                  ; 10      ;
; RAW2RGB:u4|mCCD_G[2]~9                                                                                                                                                                                                                                                                                ; 10      ;
; Sdram_Control_4Port:u7|command:command1|always0~5                                                                                                                                                                                                                                                     ; 10      ;
; Sdram_Control_4Port:u7|ST[8]~3                                                                                                                                                                                                                                                                        ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_a[8]                                                                                                                                                                                      ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[5]                                                                                                                                                              ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[3]                                                                                                                                                              ; 10      ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[0]                                                                                                                                                              ; 10      ;
; Reset_Delay:u2|oRST_0                                                                                                                                                                                                                                                                                 ; 10      ;
; Sdram_Control_4Port:u7|ST[1]                                                                                                                                                                                                                                                                          ; 10      ;
; MIPS:u13|Execute:EXE|ALU_Result[3]~161                                                                                                                                                                                                                                                                ; 10      ;
; MIPS:u13|Execute:EXE|ALU_Result[15]~59                                                                                                                                                                                                                                                                ; 10      ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[12]~13                                                                                                                                                                    ; 10      ;
; MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:2:stage_i|q                                                                                                                                                                                                                                           ; 10      ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[24]                                                                                                                                                                                                                     ; 10      ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[23]                                                                                                                                                                                                                     ; 10      ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[22]                                                                                                                                                                                                                     ; 10      ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[21]                                                                                                                                                                                                                     ; 10      ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[19]                                                                                                                                                                                                                     ; 10      ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[18]                                                                                                                                                                                                                     ; 10      ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[17]                                                                                                                                                                                                                     ; 10      ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[16]                                                                                                                                                                                                                     ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_sdi:auto_generated|counter_reg_bit1a[8]~0 ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\storage_qualifier_buffer_manager:next_address[0]                                                                                              ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_processed                                                                                                                        ; 9       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                     ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                             ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                       ; 9       ;
; Sdram_Control_4Port:u7|ST[1]~16                                                                                                                                                                                                                                                                       ; 9       ;
; MIPS:u13|Execute:EXE|ALU_Result[13]~209                                                                                                                                                                                                                                                               ; 9       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|LeadingZeros_counter:stage_1|Y[3]~24                                                                                                                                                                                                          ; 9       ;
; entropy_filter:u12|counter~1905                                                                                                                                                                                                                                                                       ; 9       ;
; entropy_filter:u12|counter~1900                                                                                                                                                                                                                                                                       ; 9       ;
; entropy_filter:u12|counter~1895                                                                                                                                                                                                                                                                       ; 9       ;
; entropy_filter:u12|counter~1890                                                                                                                                                                                                                                                                       ; 9       ;
; entropy_filter:u12|counter~1885                                                                                                                                                                                                                                                                       ; 9       ;
; entropy_filter:u12|counter~1880                                                                                                                                                                                                                                                                       ; 9       ;
; entropy_filter:u12|counter~1875                                                                                                                                                                                                                                                                       ; 9       ;
; entropy_filter:u12|counter~1870                                                                                                                                                                                                                                                                       ; 9       ;
; entropy_filter:u12|counter~1865                                                                                                                                                                                                                                                                       ; 9       ;
; entropy_filter:u12|counter~1860                                                                                                                                                                                                                                                                       ; 9       ;
; entropy_filter:u12|counter~1855                                                                                                                                                                                                                                                                       ; 9       ;
; entropy_filter:u12|counter~1850                                                                                                                                                                                                                                                                       ; 9       ;
; entropy_filter:u12|counter~1845                                                                                                                                                                                                                                                                       ; 9       ;
; entropy_filter:u12|counter~1840                                                                                                                                                                                                                                                                       ; 9       ;
; entropy_filter:u12|counter~1835                                                                                                                                                                                                                                                                       ; 9       ;
; entropy_filter:u12|counter~1830                                                                                                                                                                                                                                                                       ; 9       ;
; I2C_CCD_Config:u8|mI2C_GO                                                                                                                                                                                                                                                                             ; 9       ;
; RAW2RGB:u4|mCCD_G[1]~12                                                                                                                                                                                                                                                                               ; 9       ;
; Sdram_Control_4Port:u7|command:command1|command_done                                                                                                                                                                                                                                                  ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_b[8]                                                                                                                                                                                      ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[7]                                                                                                                                                              ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[6]                                                                                                                                                              ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[4]                                                                                                                                                              ; 9       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_o96:rdptr_g1p|counter7a[1]                                                                                                                                                              ; 9       ;
; MIPS:u13|Execute:EXE|ALU_Result[13]~9                                                                                                                                                                                                                                                                 ; 9       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:2:stage_i|sum                                                                                                                                                                ; 9       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:1:stage_i|sum~0                                                                                                                                                              ; 9       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:9:stage_i|sum                                                                                                                                                                ; 9       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:12:stage_i|sum                                                                                                                                                               ; 9       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:22:stage_i|q                                                                                                                                                                                                                                            ; 9       ;
; MIPS:u13|Execute:EXE|Binput_signed[25]~4                                                                                                                                                                                                                                                              ; 9       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:25:stage_i|q                                                                                                                                                                                                                                            ; 9       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:26:stage_i|q                                                                                                                                                                                                                                            ; 9       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:27:stage_i|q                                                                                                                                                                                                                                            ; 9       ;
; MIPS:u13|Execute:EXE|Binput_signed[27]~1                                                                                                                                                                                                                                                              ; 9       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:29:stage_i|q                                                                                                                                                                                                                                            ; 9       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:28:stage_i|q                                                                                                                                                                                                                                            ; 9       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:26:stage_i|q                                                                                                                                                                                                                                            ; 9       ;
; MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:0:stage_i|q                                                                                                                                                                                                                                           ; 9       ;
; Sdram_Control_4Port:u7|command:command1|do_refresh                                                                                                                                                                                                                                                    ; 9       ;
; Sdram_Control_4Port:u7|command:command1|do_precharge                                                                                                                                                                                                                                                  ; 9       ;
; CCD_Capture:u3|X_Cont[4]                                                                                                                                                                                                                                                                              ; 9       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~58                                                                                                                                                                                    ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                       ; 8       ;
; SW[9]~_wirecell                                                                                                                                                                                                                                                                                       ; 8       ;
; ~VCC                                                                                                                                                                                                                                                                                                  ; 8       ;
; Sdram_Control_4Port:u7|Equal5~3                                                                                                                                                                                                                                                                       ; 8       ;
; Sdram_Control_4Port:u7|Equal5~2                                                                                                                                                                                                                                                                       ; 8       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:11:stage_i|sum                                                                                                                                                               ; 8       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_6|shift_Nbits:\shift_loop_bit1:1:stage_i|Aout~0                                                                                                                                                                          ; 8       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:16:stage_i|sum                                                                                                                                                               ; 8       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:20:stage_i|sum                                                                                                                                                               ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[1]~29                                                                                                                                                                                                                                                              ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[0]~28                                                                                                                                                                                                                                                              ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[2]~27                                                                                                                                                                                                                                                              ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[3]~26                                                                                                                                                                                                                                                              ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[4]~25                                                                                                                                                                                                                                                              ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[5]~24                                                                                                                                                                                                                                                              ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[6]~23                                                                                                                                                                                                                                                              ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[7]~22                                                                                                                                                                                                                                                              ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[8]~21                                                                                                                                                                                                                                                              ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[9]~20                                                                                                                                                                                                                                                              ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[10]~19                                                                                                                                                                                                                                                             ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[11]~18                                                                                                                                                                                                                                                             ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[22]~17                                                                                                                                                                                                                                                             ; 8       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:21:stage_i|q                                                                                                                                                                                                                                            ; 8       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:20:stage_i|q                                                                                                                                                                                                                                            ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[21]~16                                                                                                                                                                                                                                                             ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[20]~15                                                                                                                                                                                                                                                             ; 8       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:19:stage_i|q                                                                                                                                                                                                                                            ; 8       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:18:stage_i|q                                                                                                                                                                                                                                            ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[19]~14                                                                                                                                                                                                                                                             ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[18]~13                                                                                                                                                                                                                                                             ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[15]~12                                                                                                                                                                                                                                                             ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[14]~11                                                                                                                                                                                                                                                             ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[17]~10                                                                                                                                                                                                                                                             ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[16]~9                                                                                                                                                                                                                                                              ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[13]~7                                                                                                                                                                                                                                                              ; 8       ;
; MIPS:u13|Execute:EXE|Binput_signed[12]~6                                                                                                                                                                                                                                                              ; 8       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:31:stage_i|q                                                                                                                                                                                                                                            ; 8       ;
; MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:3:stage_i|q                                                                                                                                                                                                                                           ; 8       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[9]                                                                                                                                                                                                                                       ; 8       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|op_1~16                                                                                                                                                                                              ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~3                                                                                                                                                                     ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                       ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\storage_qualifier_buffer_manager:next_address[1]                                                                                              ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_1~3                                                                                                                                    ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                     ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~2                                                                                                                                                                                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                     ; 7       ;
; entropy_filter:u12|Mux802~1                                                                                                                                                                                                                                                                           ; 7       ;
; entropy_filter:u12|Mux805~1                                                                                                                                                                                                                                                                           ; 7       ;
; entropy_filter:u12|Mux808~1                                                                                                                                                                                                                                                                           ; 7       ;
; entropy_filter:u12|Mux811~1                                                                                                                                                                                                                                                                           ; 7       ;
; entropy_filter:u12|Mux814~1                                                                                                                                                                                                                                                                           ; 7       ;
; entropy_filter:u12|Mux817~1                                                                                                                                                                                                                                                                           ; 7       ;
; entropy_filter:u12|Mux820~1                                                                                                                                                                                                                                                                           ; 7       ;
; entropy_filter:u12|Mux823~1                                                                                                                                                                                                                                                                           ; 7       ;
; entropy_filter:u12|Mux826~1                                                                                                                                                                                                                                                                           ; 7       ;
; entropy_filter:u12|Mux829~1                                                                                                                                                                                                                                                                           ; 7       ;
; entropy_filter:u12|Mux832~1                                                                                                                                                                                                                                                                           ; 7       ;
; entropy_filter:u12|Mux835~1                                                                                                                                                                                                                                                                           ; 7       ;
; entropy_filter:u12|Mux838~1                                                                                                                                                                                                                                                                           ; 7       ;
; entropy_filter:u12|Mux841~1                                                                                                                                                                                                                                                                           ; 7       ;
; entropy_filter:u12|Mux844~1                                                                                                                                                                                                                                                                           ; 7       ;
; entropy_filter:u12|Mux847~1                                                                                                                                                                                                                                                                           ; 7       ;
; RAW2RGB:u4|mCCD_B[2]                                                                                                                                                                                                                                                                                  ; 7       ;
; RAW2RGB:u4|mCCD_B[4]                                                                                                                                                                                                                                                                                  ; 7       ;
; I2C_CCD_Config:u8|Mux14~0                                                                                                                                                                                                                                                                             ; 7       ;
; I2C_CCD_Config:u8|LessThan3~1                                                                                                                                                                                                                                                                         ; 7       ;
; entropy_filter:u12|Mux63~36                                                                                                                                                                                                                                                                           ; 7       ;
; Sdram_Control_4Port:u7|command:command1|command_delay[0]                                                                                                                                                                                                                                              ; 7       ;
; RAW2RGB:u4|mCCD_B[3]~27                                                                                                                                                                                                                                                                               ; 7       ;
; RAW2RGB:u4|mCCD_R[1]                                                                                                                                                                                                                                                                                  ; 7       ;
; RAW2RGB:u4|mCCD_R[2]                                                                                                                                                                                                                                                                                  ; 7       ;
; RAW2RGB:u4|mCCD_R[0]                                                                                                                                                                                                                                                                                  ; 7       ;
; RAW2RGB:u4|mCCD_R[3]                                                                                                                                                                                                                                                                                  ; 7       ;
; Sdram_Control_4Port:u7|mWR_DONE                                                                                                                                                                                                                                                                       ; 7       ;
; Sdram_Control_4Port:u7|mRD_DONE                                                                                                                                                                                                                                                                       ; 7       ;
; Sdram_Control_4Port:u7|ST[2]                                                                                                                                                                                                                                                                          ; 7       ;
; Sdram_Control_4Port:u7|ST[8]                                                                                                                                                                                                                                                                          ; 7       ;
; Histogram:u11|LessThan35~0                                                                                                                                                                                                                                                                            ; 7       ;
; MIPS:u13|Execute:EXE|ALU_Result[13]~16                                                                                                                                                                                                                                                                ; 7       ;
; MIPS:u13|Execute:EXE|ALU_Result[13]~15                                                                                                                                                                                                                                                                ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|sum                                                                                                                                                                ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~5                                                                                                                                                                                                       ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:8:stage_i|sum                                                                                                                                                                ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:10:stage_i|sum                                                                                                                                                               ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:15:stage_i|sum                                                                                                                                                               ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~10                                                                                                                                                                                                 ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:19:stage_i|sum                                                                                                                                                               ; 7       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_2                                                                                                                                                                                                                                ; 7       ;
; MIPS:u13|Execute:EXE|Binput_signed[24]~3                                                                                                                                                                                                                                                              ; 7       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:24:stage_i|q                                                                                                                                                                                                                                            ; 7       ;
; MIPS:u13|Execute:EXE|Binput_signed[31]~0                                                                                                                                                                                                                                                              ; 7       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:31:stage_i|q                                                                                                                                                                                                                                            ; 7       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:20:stage_i|q                                                                                                                                                                                                                                            ; 7       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:19:stage_i|q                                                                                                                                                                                                                                            ; 7       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:18:stage_i|q                                                                                                                                                                                                                                            ; 7       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:17:stage_i|q                                                                                                                                                                                                                                            ; 7       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:16:stage_i|q                                                                                                                                                                                                                                            ; 7       ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2~DATAOUT21                                                                                                                                                                                                                               ; 7       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|op_1~16                                                                                                                                                                                              ; 7       ;
; CCD_Capture:u3|X_Cont[15]                                                                                                                                                                                                                                                                             ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~48                                                                                                                                                                                    ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~38                                                                                                                                                                                    ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~36                                                                                                                                                                                    ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~34                                                                                                                                                                                    ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~32                                                                                                                                                                                    ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~30                                                                                                                                                                                    ; 7       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|op_1~28                                                                                                                                                                                    ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a1                                                                                                                                                                                                       ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a2                                                                                                                                                                                                       ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a3                                                                                                                                                                                                       ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a4                                                                                                                                                                                                       ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a5                                                                                                                                                                                                       ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a6                                                                                                                                                                                                       ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a7                                                                                                                                                                                                       ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a8                                                                                                                                                                                                       ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a9                                                                                                                                                                                                       ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a10                                                                                                                                                                                                      ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a11                                                                                                                                                                                                      ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a12                                                                                                                                                                                                      ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a0                                                                                                                                                                                                       ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a13                                                                                                                                                                                                      ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a14                                                                                                                                                                                                      ; 7       ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a15                                                                                                                                                                                                      ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                             ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\storage_qualifier_buffer_manager:next_address[2]                                                                                              ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                             ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\storage_qualifier_buffer_manager:done                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:\storage_on_enable_bit:trigger_condition_deserialize|dffs[0]                                                                                     ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                       ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                          ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                 ; 6       ;
; RAW2RGB:u4|mCCD_B[6]                                                                                                                                                                                                                                                                                  ; 6       ;
; MIPS:u13|Execute:EXE|Equal1~3                                                                                                                                                                                                                                                                         ; 6       ;
; I2C_CCD_Config:u8|Mux12~2                                                                                                                                                                                                                                                                             ; 6       ;
; entropy_filter:u12|Mux843~0                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Mux846~0                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Mux837~0                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Mux840~0                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Mux831~0                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Mux834~0                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Mux825~0                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Mux828~0                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Mux819~0                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Mux822~0                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Mux813~0                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Mux816~0                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Mux807~0                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Mux810~0                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Mux801~0                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Mux804~0                                                                                                                                                                                                                                                                           ; 6       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SD_COUNTER[4]~1                                                                                                                                                                                                                                                   ; 6       ;
; RAW2RGB:u4|mCCD_B[0]~34                                                                                                                                                                                                                                                                               ; 6       ;
; RAW2RGB:u4|mCCD_B[5]                                                                                                                                                                                                                                                                                  ; 6       ;
; RAW2RGB:u4|mCCD_B[8]                                                                                                                                                                                                                                                                                  ; 6       ;
; RAW2RGB:u4|mCCD_B[9]                                                                                                                                                                                                                                                                                  ; 6       ;
; RAW2RGB:u4|mCCD_B[10]                                                                                                                                                                                                                                                                                 ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|REF_REQ                                                                                                                                                                                                                                             ; 6       ;
; I2C_CCD_Config:u8|I2C_Controller:u0|SDO                                                                                                                                                                                                                                                               ; 6       ;
; MIPS:u13|HAZARD:HAZ|Equal0~0                                                                                                                                                                                                                                                                          ; 6       ;
; MIPS:u13|HAZARD:HAZ|Equal1~0                                                                                                                                                                                                                                                                          ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|ram_address_a[8]                                                                                                                                                                                      ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[9]                                                                                                                                                              ; 6       ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|a_graycounter_egc:wrptr_gp|counter13a[8]                                                                                                                                                              ; 6       ;
; MIPS:u13|Idecode:ID|write_data[15]~15                                                                                                                                                                                                                                                                 ; 6       ;
; MIPS:u13|Idecode:ID|write_data[14]~14                                                                                                                                                                                                                                                                 ; 6       ;
; MIPS:u13|Idecode:ID|write_data[13]~13                                                                                                                                                                                                                                                                 ; 6       ;
; MIPS:u13|Idecode:ID|write_data[12]~12                                                                                                                                                                                                                                                                 ; 6       ;
; MIPS:u13|Idecode:ID|write_data[11]~11                                                                                                                                                                                                                                                                 ; 6       ;
; MIPS:u13|Idecode:ID|write_data[10]~10                                                                                                                                                                                                                                                                 ; 6       ;
; MIPS:u13|Idecode:ID|write_data[9]~9                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u13|Idecode:ID|write_data[8]~8                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u13|Idecode:ID|write_data[7]~7                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u13|Idecode:ID|write_data[6]~6                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u13|Idecode:ID|write_data[5]~5                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u13|Idecode:ID|write_data[4]~4                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u13|Idecode:ID|write_data[3]~3                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u13|Idecode:ID|write_data[2]~2                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u13|Idecode:ID|write_data[1]~1                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u13|Idecode:ID|write_data[0]~0                                                                                                                                                                                                                                                                   ; 6       ;
; MIPS:u13|dff_1bit:RegDst_control_D|q                                                                                                                                                                                                                                                                  ; 6       ;
; MIPS:u13|Execute:EXE|Binput_signed[26]~31                                                                                                                                                                                                                                                             ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|process_0~14                                                                                                                                                                                                 ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:3:stage_i|sum                                                                                                                                                                ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:7:stage_i|sum                                                                                                                                                                ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|LeadingZeros_counter:stage_5|Y[2]~1                                                                                                                                                                                                       ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:14:stage_i|sum                                                                                                                                                               ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_4|ADD:stage_1|full_adder:\Array_Of_full_adders:13:stage_i|sum                                                                                                                                                               ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_2                                                                                                                                                                                                                                ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_2                                                                                                                                                                                                                                ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_2                                                                                                                                                                                                                                ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_2                                                                                                                                                                                                                                ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_2                                                                                                                                                                                                                                ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_2                                                                                                                                                                                                                                ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_2                                                                                                                                                                                                                                ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[4]~24                                                                                                                                                                     ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_2                                                                                                                                                                                                                                ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit5:31:stage_i|Aout[8]~21                                                                                                                                                                     ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_2                                                                                                                                                                                                                                ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_2                                                                                                                                                                                                                               ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_2                                                                                                                                                                                                                               ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:5:stage_i|sum                                                                                                                                                                ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|shift_unit:stage_3|shift_Nbits:\shift_loop_bit2:3:stage_i|Aout[22]~5                                                                                                                                                                      ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_2                                                                                                                                                                                                                               ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_2                                                                                                                                                                                                                               ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:17:stage_i|q~_Duplicate_2                                                                                                                                                                                                                               ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:16:stage_i|q~_Duplicate_2                                                                                                                                                                                                                               ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:29:stage_i|q                                                                                                                                                                                                                                            ; 6       ;
; MIPS:u13|Execute:EXE|Binput_signed[29]~8                                                                                                                                                                                                                                                              ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_2                                                                                                                                                                                                                               ; 6       ;
; MIPS:u13|N_dff:read_data_1_B|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_2                                                                                                                                                                                                                               ; 6       ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|ADD_SUB_FPU:add_component|ADD_SUB:stage_0|ADD:stage_1|full_adder:\Array_Of_full_adders:4:stage_i|Cout                                                                                                                                                               ; 6       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:14:stage_i|q                                                                                                                                                                                                                                            ; 6       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:13:stage_i|q                                                                                                                                                                                                                                            ; 6       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:12:stage_i|q                                                                                                                                                                                                                                            ; 6       ;
; MIPS:u13|N_dff:Instruction_A|dff_1bit:\N_dffs:11:stage_i|q                                                                                                                                                                                                                                            ; 6       ;
; MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:14:stage_i|q                                                                                                                                                                                                                                          ; 6       ;
; MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:13:stage_i|q                                                                                                                                                                                                                                          ; 6       ;
; MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:12:stage_i|q                                                                                                                                                                                                                                          ; 6       ;
; MIPS:u13|N_dff:Sign_Extend_2_B|dff_1bit:\N_dffs:11:stage_i|q                                                                                                                                                                                                                                          ; 6       ;
; entropy_filter:u12|Add12~24                                                                                                                                                                                                                                                                           ; 6       ;
; entropy_filter:u12|Add9~22                                                                                                                                                                                                                                                                            ; 6       ;
; entropy_filter:u12|Add6~22                                                                                                                                                                                                                                                                            ; 6       ;
; entropy_filter:u12|Add3~22                                                                                                                                                                                                                                                                            ; 6       ;
; entropy_filter:u12|Add0~22                                                                                                                                                                                                                                                                            ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[2]                                                                                                                                                                                                                                       ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[3]                                                                                                                                                                                                                                       ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[15]                                                                                                                                                                                                                                      ; 6       ;
; Sdram_Control_4Port:u7|control_interface:control1|init_timer[14]                                                                                                                                                                                                                                      ; 6       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[0]                                                                                                                                                                      ; 6       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[2]                                                                                                                                                                      ; 6       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[4]                                                                                                                                                                      ; 6       ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[6]                                                                                                                                                                      ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------+
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None        ; Unassigned ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None        ; Unassigned ;
; MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ALTSYNCRAM                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None        ; Unassigned ;
; MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|ALTSYNCRAM                                                                                                                  ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; program.hex ; Unassigned ;
; MIPS:u13|dmemory:MEM|altsyncram:data_memory|altsyncram_pmp3:auto_generated|ALTSYNCRAM                                                                                                                 ; AUTO ; Single Port      ; Dual Clocks  ; 256          ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; dmemory.hex ; Unassigned ;
; RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|ALTSYNCRAM                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 1278         ; 24           ; 1278         ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 30672 ; 1278                        ; 24                          ; 1278                        ; 24                          ; 30672               ; 12   ; None        ; Unassigned ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM                                      ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None        ; Unassigned ;
; Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM                                      ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 4                           ; 512                         ; 4                           ; 2048                ; 1    ; None        ; Unassigned ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM                                     ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None        ; Unassigned ;
; Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|ALTSYNCRAM                                     ; M4K  ; True Dual Port   ; Dual Clocks  ; 512          ; 16           ; 512          ; 16           ; yes                    ; yes                     ; yes                    ; no                      ; 8192  ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None        ; Unassigned ;
; entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|ALTSYNCRAM                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 1278         ; 48           ; 1278         ; 48           ; yes                    ; no                      ; yes                    ; yes                     ; 61344 ; 1278                        ; 48                          ; 1278                        ; 48                          ; 61344               ; 24   ; None        ; Unassigned ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 287          ; 64           ; 287          ; yes                    ; no                      ; yes                    ; no                      ; 18368 ; 64                          ; 287                         ; 64                          ; 287                         ; 18368               ; 8    ; None        ; Unassigned ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; --          ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 9           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                    ; Mode                       ; Location   ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|w429w[0]     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ;                            ; Unassigned ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult3 ;                            ; Unassigned ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult5 ;                            ; Unassigned ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out8     ; Simple Multiplier (9-bit)  ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    MIPS:u13|Execute:EXE|FPU_Unit:FPU|MUL_FPU:mul_component|MUL:stage_0|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult7 ;                            ; Unassigned ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_out2                                                           ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Histogram:u11|lpm_mult:Mult0|mult_45t:auto_generated|mac_mult1                                                       ;                            ; Unassigned ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Thu Jun 21 16:06:57 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off DE1_D5M -c DE1_D5M
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C20F484C7 for design "DE1_D5M"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "sdram_pll:u6|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of 0 degrees (0 ps) for sdram_pll:u6|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 5, clock division of 2, and phase shift of -135 degrees (-3000 ps) for sdram_pll:u6|altpll:altpll_component|_clk1 port
Info (15535): Implemented PLL "MIPS:u13|PLL:m1|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 4, clock division of 5, and phase shift of 0 degrees (0 ps) for MIPS:u13|PLL:m1|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 25 pins of 303 total pins
    Info (169086): Pin SD_DAT not assigned to an exact location on the device
    Info (169086): Pin SD_DAT3 not assigned to an exact location on the device
    Info (169086): Pin SD_CMD not assigned to an exact location on the device
    Info (169086): Pin FL_CE_N not assigned to an exact location on the device
    Info (169086): Pin SD_CLK not assigned to an exact location on the device
    Info (169086): Pin VGA_R[4] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[5] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[6] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[7] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[8] not assigned to an exact location on the device
    Info (169086): Pin VGA_R[9] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[4] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[5] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[6] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[7] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[8] not assigned to an exact location on the device
    Info (169086): Pin VGA_G[9] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[4] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[5] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[6] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[7] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[8] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[9] not assigned to an exact location on the device
    Info (169086): Pin auto_stp_external_clock_0 not assigned to an exact location on the device
    Info (169086): Pin auto_stp_external_storage_qualifier not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 2 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_m2o1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_qe9:dffpipe22|dffe23a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_pe9:dffpipe18|dffe19a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE1_D5M.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: CLOCK_24[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: MIPS:u13|Idecode:ID|counter:Counter_unit|q_int[23] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: GPIO_1[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: rClk[0] was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: I2C_CCD_Config:u8|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: auto_stp_external_clock_0 was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u13|m1|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u6|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u6|altpll_component|pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node MIPS:u13|PLL:m1|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node sdram_pll:u6|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node sdram_pll:u6|altpll:altpll_component|_clk1 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node auto_stp_external_clock_0 (placed in PIN M18 (LVDS78p, DPCLK6/DQS1R/CQ1R#))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G5
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rClk[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node GPIO_1[16]
        Info (176357): Destination node rClk[0]~0
Info (176353): Automatically promoted node I2C_CCD_Config:u8|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u8|I2C_Controller:u0|I2C_SCLK~1
        Info (176357): Destination node I2C_CCD_Config:u8|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node MIPS:u13|Idecode:ID|counter:Counter_unit|q_int[23] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node MIPS:u13|Idecode:ID|counter:Counter_unit|q_int[23]~67
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Sdram_Control_4Port:u7|RD_MASK[1]~1
        Info (176357): Destination node Reset_Delay:u2|oRST_0~0
        Info (176357): Destination node Sdram_Control_4Port:u7|rWR1_ADDR[21]~17
        Info (176357): Destination node Sdram_Control_4Port:u7|rWR1_ADDR[21]~20
        Info (176357): Destination node Sdram_Control_4Port:u7|rRD2_ADDR[20]~19
        Info (176357): Destination node Sdram_Control_4Port:u7|rRD2_ADDR[20]~20
        Info (176357): Destination node Sdram_Control_4Port:u7|rWR2_ADDR[9]~19
        Info (176357): Destination node Sdram_Control_4Port:u7|rWR2_ADDR[9]~20
        Info (176357): Destination node Sdram_Control_4Port:u7|rRD1_ADDR[9]~17
        Info (176357): Destination node Sdram_Control_4Port:u7|rRD1_ADDR[9]~20
Info (176353): Automatically promoted node Reset_Delay:u2|oRST_2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Reset_Delay:u2|oRST_2~0
        Info (176357): Destination node I2C_CCD_Config:u8|i2c_reset~0
Info (176353): Automatically promoted node I2C_CCD_Config:u8|i2c_reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_CCD_Config:u8|I2C_Controller:u0|SD[23]~2
        Info (176357): Destination node I2C_CCD_Config:u8|mI2C_DATA[23]~1
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~0
Info (176353): Automatically promoted node Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|dffpipe_ngh:rdaclr|dffe16a[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type EC
    Extra Info (176218): Packed 14 registers into blocks of type I/O
    Extra Info (176218): Packed 36 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 36 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 24 (unused VREF, 3.3V VCCIO, 1 input, 20 output, 3 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 40 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 28 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 38 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  4 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 35 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 41 total pin(s) used --  2 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:11
Info (170189): Fitter placement preparation operations beginning
Error (170048): Selected device has 52 RAM location(s) of type M4K.  However, the current design needs more than 52 to successfully fit
    Info (170057): List of RAM cells constrained to M4K locations
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a15"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a14"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a13"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a0"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a12"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a11"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a10"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a9"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a8"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a7"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a6"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a5"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a4"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a3"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a2"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_0|altsyncram_6rc1:auto_generated|ram_block1a1"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:read_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[0]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[10]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[11]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[12]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[13]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[14]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[15]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[16]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[17]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[18]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[19]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[1]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[20]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[21]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[22]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[23]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[24]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[25]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[26]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[27]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[28]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[29]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[2]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[30]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[31]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[3]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[4]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[5]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[6]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[7]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[8]"
        Info (170000): Node "MIPS:u13|Ifetch:IFE|altsyncram:inst_memory|altsyncram_6jn3:auto_generated|q_a[9]"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a31"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a30"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a29"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a28"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a27"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a26"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a25"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a24"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a23"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a22"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a21"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a20"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a19"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a18"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a17"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a16"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a15"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a14"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a13"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a12"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a7"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a8"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a9"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a10"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a11"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a6"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a5"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a4"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a3"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a2"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a1"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_2|altsyncram_sng1:auto_generated|ram_block1a0"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a31"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a30"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a29"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a28"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a27"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a26"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a25"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a24"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a23"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a22"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a21"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a20"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a19"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a18"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a17"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a16"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a15"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a14"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a13"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a12"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a7"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a8"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a9"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a10"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a11"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a6"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a5"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a4"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a3"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a2"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a1"
        Info (170000): Node "MIPS:u13|Idecode:ID|altsyncram:register_array_rtl_1|altsyncram_sng1:auto_generated|ram_block1a0"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:0:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:1:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:2:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:3:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:4:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:5:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:6:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:7:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:8:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:9:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:10:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:11:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:12:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:13:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:14:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:15:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:16:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:17:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:18:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:19:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:24:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:23:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:22:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:21:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:20:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:25:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:26:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:27:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:28:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:29:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:30:stage_i|q"
        Info (170000): Node "MIPS:u13|N_dff:read_data_D|dff_1bit:\N_dffs:31:stage_i|q"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo1|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[0]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[1]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[2]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[3]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[4]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[5]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[6]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[7]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[8]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[9]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[10]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[11]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[12]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[13]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[14]"
        Info (170000): Node "Sdram_Control_4Port:u7|Sdram_FIFO:write_fifo2|dcfifo:dcfifo_component|dcfifo_m2o1:auto_generated|altsyncram_1l81:fifo_ram|altsyncram_drg1:altsyncram14|q_a[15]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[22]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[10]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[21]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[9]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[20]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[8]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[19]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[7]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[18]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[6]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[17]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[5]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[16]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[4]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[15]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[3]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[14]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[2]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[13]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[1]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[12]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[0]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[23]"
        Info (170000): Node "RAW2RGB:u4|Line_Buffer:u0|altshift_taps:altshift_taps_component|shift_taps_ikn:auto_generated|altsyncram_cm81:altsyncram2|q_b[11]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[11]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[10]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[9]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[8]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[7]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[6]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[5]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[4]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[3]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[2]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[1]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[0]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[23]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[22]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[21]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[20]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[19]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[18]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[17]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[16]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[15]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[14]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[13]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[12]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[35]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[34]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[33]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[32]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[31]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[30]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[29]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[28]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[27]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[26]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[25]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[24]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[47]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[46]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[45]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[44]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[43]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[42]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[41]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[40]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[39]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[38]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[37]"
        Info (170000): Node "entropy_filter:u12|Line_Buffer_f:u0|altshift_taps:altshift_taps_component|shift_taps_kkn:auto_generated|altsyncram_om81:altsyncram2|q_b[36]"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a0"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a1"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a2"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a3"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a4"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a5"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a6"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a7"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a8"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a9"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a10"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a11"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a12"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a13"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a14"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a15"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a16"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a17"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a18"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a19"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a20"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a21"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a22"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a23"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a24"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a25"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a26"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a27"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a28"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a29"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a30"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a31"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a32"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a33"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a34"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a35"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a36"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a37"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a38"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a39"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a40"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a41"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a42"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a43"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a44"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a45"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a46"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a47"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a48"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a49"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a50"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a51"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a52"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a53"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a54"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a55"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a56"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a57"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a58"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a59"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a60"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a61"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a62"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a63"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a64"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a65"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a66"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a67"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a68"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a69"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a70"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a71"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a72"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a73"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a74"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a75"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a76"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a77"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a78"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a79"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a80"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a81"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a82"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a83"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a84"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a85"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a86"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a87"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a88"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a89"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a90"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a91"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a92"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a93"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a94"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a95"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a96"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a97"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a98"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a99"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a100"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a101"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a102"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a103"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a104"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a105"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a106"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a107"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a108"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a109"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a110"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a111"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a112"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a113"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a114"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a115"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a116"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a117"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a118"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a119"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a120"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a121"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a122"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a123"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a124"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a125"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a126"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a127"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a128"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a129"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a130"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a131"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a132"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a133"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a134"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a135"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a136"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a137"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a138"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a139"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a140"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a141"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a142"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a143"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a144"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a145"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a146"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a147"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a148"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a149"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a150"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a151"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a152"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a153"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a154"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a155"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a156"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a157"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a158"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a159"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a160"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a161"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a162"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a163"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a164"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a165"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a166"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a167"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a168"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a169"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a170"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a171"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a172"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a173"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a174"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a175"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a176"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a177"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a178"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a179"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a180"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a181"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a182"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a183"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a184"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a185"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a186"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a187"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a188"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a189"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a190"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a191"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a192"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a193"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a194"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a195"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a196"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a197"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a198"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a199"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a200"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a201"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a202"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a203"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a204"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a205"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a206"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a207"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a208"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a209"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a210"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a211"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a212"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a213"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a214"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a215"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a216"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a217"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a218"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a219"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a220"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a221"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a222"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a223"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a224"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a225"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a226"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a227"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a228"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a229"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a230"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a231"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a232"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a233"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a234"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a235"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a236"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a237"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a238"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a239"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a240"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a241"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a242"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a243"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a244"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a245"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a246"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a247"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a248"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a249"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a250"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a251"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a252"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a253"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a254"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a255"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a256"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a257"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a258"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a259"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a260"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a261"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a262"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a263"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a264"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a265"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a266"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a267"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a268"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a269"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a270"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a271"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a272"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a273"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a274"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a275"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a276"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a277"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a278"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a279"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a280"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a281"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a282"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a283"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a284"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a285"
        Info (170000): Node "sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_et14:auto_generated|ram_block1a286"
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Error (171000): Can't fit design in device
Warning (169064): Following 102 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin SD_DAT has a permanently disabled output enable
    Info (169065): Pin SD_DAT3 has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin I2C_SDAT has a permanently disabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently enabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/altera/12.1/Project/DE1_CAMERA/DE1_CAMERA/DE1_D5M.fit.smsg
Error: Quartus II 32-bit Fitter was unsuccessful. 2 errors, 17 warnings
    Error: Peak virtual memory: 521 megabytes
    Error: Processing ended: Thu Jun 21 16:07:24 2018
    Error: Elapsed time: 00:00:27
    Error: Total CPU time (on all processors): 00:00:28


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/altera/12.1/Project/DE1_CAMERA/DE1_CAMERA/DE1_D5M.fit.smsg.


