{"patent_id": "10-2023-0009394", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0117252", "출원번호": "10-2023-0009394", "발명의 명칭": "전력 효율성이 향상된 컴팩트 CMOS 시냅스 회로", "출원인": "성균관대학교산학협력단", "발명자": "공배선"}}
{"patent_id": "10-2023-0009394", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "엘리저빌리티 트레이서(Eligibility Tracer);웨이트 업데이터(Weight Updater);웨이트 스토리지(Weight Storage); 및EPSC 제너레이터(EPSC Generator)를 포함하고,상기 엘리저빌리티 트레이서는,일단이 엘리저빌리티 노드에 연결되고, 게이트 신호로 bp 엘리저빌리티 전압을 입력받는 MP0 트랜지스터;일단이 MP2 트랜지스터에 연결되고, 게이트 신호로 이전 뉴런 스파이크 신호을 입력받는 MP1 트랜지스터; 및상기 엘리저빌리티 노드 및 상기 MP1 트랜지스터 사이에 연결되고, 게이트 신호로 제1 전원 전압을 입력받는 상기 MP2 트랜지스터를 포함하고,상기 엘리저빌리티 노드는 엘리저빌리티 전압을 저장하는,CMOS 시냅스 회로."}
{"patent_id": "10-2023-0009394", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 엘리저빌리티 트레이서는,상기 엘리저빌리티 노드 및 접지단 사이에 연결되고, 게이트 신호로 bn 엘리저빌리티 전압을 입력받는 MN0 트랜지스터;MN2 트랜지스터 및 상기 접지단 사이에 연결되고, 게이트 신호로 다음 뉴런 스파이크 신호을 입력받는 MN1 트랜지스터; 및상기 엘리저빌리티 노드 및 상기 MN1 트랜지스터 사이에 연결되고, 게이트 신호로 제2 전원 전압을 입력받는 상기 MN2 트랜지스터를 포함하는,CMOS 시냅스 회로."}
{"patent_id": "10-2023-0009394", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 웨이트 업데이터는,일단이 MP4 트랜지스터에 연결되고, 게이트가 상기 엘리저빌리티 노드에 연결되는 MP3 트랜지스터; 및상기 MP3 트랜지스터 및 웨이트 노드 사이에 연결되고, 게이트 신호로 상기 이전 뉴런 스파이크 신호를 입력받는 상기 MP4 트랜지스터를 포함하는,CMOS 시냅스 회로."}
{"patent_id": "10-2023-0009394", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 웨이트 업데이터는,MN4 트랜지스터 및 상기 접지단 사이에 연결되고, 게이트가 상기 엘리저빌리티 노드에 연결되는 MN3공개특허 10-2024-0117252-3-트랜지스터; 및상기 MN3 트랜지스터 및 상기 웨이트 노드 사이에 연결되고, 게이트 신호로 상기 다음 뉴런 스파이크 신호를 입력받는 상기 MP4 트랜지스터를 포함하는,CMOS 시냅스 회로."}
{"patent_id": "10-2023-0009394", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,상기 웨이트 스토리지는,상기 웨이트 노드 및 상기 접지단 사이에 연결되는 웨이트 커패시터; 및상기 웨이트 노드 및 출력단 사이에 연결되는 제1 인버터를 포함하고,상기 웨이트 노드는 웨이트 전압을 저장하는,CMOS 시냅스 회로."}
{"patent_id": "10-2023-0009394", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 웨이트 스토리지는,일단이 MP6 트랜지스터에 연결되고, 게이트 신호로 bp 엘리저빌리티 전압을 입력받는 MP5 트랜지스터; 및상기 MP5 트랜지스터 및 상기 웨이트 노드 사이에 연결되고, 게이트가 상기 출력단에 연결되는 상기 MP6 트랜지스터를 포함하는,CMOS 시냅스 회로."}
{"patent_id": "10-2023-0009394", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 웨이트 스토리지는,MN6 트랜지스터와 상기 접지단 사이에 연결되고, 게이트 신호로 bn 엘리저빌리티 전압을 입력받는 MN5 트랜지스터; 및상기 MN5 트랜지스터 및 상기 웨이트 노드 사이에 연결되고, 게이트가 상기 출력단에 연결되는 상기 MN6 트랜지스터를 포함하는,CMOS 시냅스 회로."}
{"patent_id": "10-2023-0009394", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 EPSC 제너레이터는,일단이 MP8 트랜지스터에 연결되고, 게이트 신호로 상기 웨이트 전압을 입력받는 MP7 트랜지스터; 및일단이 상기 MP7 트랜지스터에 연결되고, 게이트 신호로 상기 이전 뉴런 스파이크 신호를 입력받는 상기 MP8 트랜지스터를 포함하는,CMOS 시냅스 회로"}
{"patent_id": "10-2023-0009394", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "CMOS 시냅스 회로는 엘리저빌리티 트레이서(Eligibility Tracer), 웨이트 업데이터(Weight Updater), 웨이트 스 토리지(Weight Storage), 및 EPSC 제너레이터(EPSC Generator)를 포함할 수 있다. 상기 엘리저빌리티 트레이서 는, 일단이 엘리저빌리티 노드에 연결되고, 게이트 신호로 bp 엘리저빌리티 전압을 입력받는 MP0 트랜지스터, 일 단이 MP2 트랜지스터에 연결되고, 게이트 신호로 이전 뉴런 스파이크 신호을 입력받는 MP1 트랜지스터, 및 상기 엘리저빌리티 노드 및 상기 MP1 트랜지스터 사이에 연결되고, 게이트 신호로 제1 전원 전압을 입력받는 상기 MP2 트랜지스터를 포함할 수 있다. 상기 엘리저빌리티 노드는 엘리저빌리티 전압을 저장할 수 있다."}
{"patent_id": "10-2023-0009394", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 CMOS 시냅스 회로에 관한 것으로, 보다 상세하게는 최소한의 트랜지스터와 커패시터를 포함함으로써 전력 효율성이 향상된 컴팩트 CMOS 시냅스 회로에 관한 것이다."}
{"patent_id": "10-2023-0009394", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "신경망이란 인간 두뇌의 신경망을 모방하여 데이터 마이닝, 언어 인식, 이미지 처리, 신호처리 등과 같은 여러 산업에서 적용하는 인공지능 기법이다. 종래에, 회선 신경망(Convolution neural network) 기법을 많이 사용하 였으나, 이는 이미지 데이터를 추출하고 비교 후 데이터를 모두 저장하여야 하기 때문에 대용량의 메모리와 높 은 소모 전력을 요구하여 소형 시스템에 적용이 어렵다. 이에 인간의 두뇌 학습 및 정보처리 방식과 유사하고 적은 양의 데이터를 사용하는 SNN(Spiking Neural Network) 방식을 대두되었다. SNN에서는 통상, STDP(Spiking Timing Dependent Plasticity)라는 비지도 학습 방식을 사용한다. SNN은 다수의 레이어(Layer)로 구성되어 있고 각각의 레이어(Layer)에는 다수의 뉴런이 존재한다. 임의의 레이어(Layer)를 기 준으로 했을 때 이전 레이어(Layer)의 뉴런을 프리 시냅틱 뉴런(Pre-Synaptic Neuron)이라 하고 기준이 되는 레 이어(Layer)의 뉴런을 포스트 시냅틱 뉴런이라고 정의하게 되는데 프리 시냅틱 뉴런(Pre-Synaptic Neuron)과 포 스트 시냅틱 뉴런(Post-Synaptic Neuron) 사이는 시냅스(Synapse)로 연결되어 있다. 뉴런과 뉴런 사이를 연결하 는 시냅스(Synapse)는 특정 가중치를 가지고 있다. STDP는 포스트 시냅틱 뉴런(Post-Synaptic Neuron)에서의 스파이크(Spike) 발생 시간과 프리 시냅틱 뉴런(Pre-Synaptic Neuron)에서의 스파이크(Spike) 발생 시간 차이로 시냅스의 가중치를 조절하는 비지도 학습 방법이다. 포스트 시냅틱 뉴런(Post-Synaptic Neuron)은, 프리 시냅틱 뉴런(Pre-Synaptic Neuron)으로부터 입력으로 들어 오는 스파이크(Spike)에 각각 시냅스 가중치를 곱한 값을 모두 더한 값이 특정 임계값을 넘게 되면 다음 레이어 (Layer)로 발화한다. 포스트 시냅틱 뉴런(Post-Synaptic Neuron)에서의 스파이크(Spike) 발생 시간과 프리 시 냅틱 뉴런(Pre-Synaptic Neuron)에서의 스파이크(Spike) 발생 시간 차이로 가중치의 변화량을 조절하여 새로운 시냅스 가중치를 구한 후 위와 같은 계산을 반복하여 출력을 제어한다. 여기서, 입력 뉴런의 개수가 증가하면 증가한 개 수만큼 시냅스 가중치의 수가 증가하고 학습하는 가중치의 개 수도 증가하게 된다. 이에 처리해야 하는 연산량이 증가하여 연산 처리 시간이 길어지게 되기 때문에 소모 전력 이 늘어나는 문제점이 있다. 선행기술문헌 특허문헌 (특허문헌 0001) 한국등록특허 제10-2444434호 \"조건적 바이어스 전류에 의해 작동되는 비교기를 포함하는 스파 이크 뉴럴 네트워크 회로\""}
{"patent_id": "10-2023-0009394", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 일 목적은 최소한의 트랜지스터 및 커패시터를 포함함으로써, 전력 효율성을 증가시킨 CMOS 시냅스 회로를 제공하는 것이다. 본 발명의 다른 목적은 최소한의 트랜지스터 및 커패시터를 포함함으로써, 회로 면적을 최소화한 CMOS 시냅스 회로를 제공하는 것이다. 다만, 본 발명이 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으 로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다."}
{"patent_id": "10-2023-0009394", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 CMOS 시냅스 회로는 엘리저빌리티 트레이서 (Eligibility Tracer), 웨이트 업데이터(Weight Updater), 웨이트 스토리지(Weight Storage), 및 EPSC 제너레 이터(EPSC Generator)를 포함할 수 있다. 상기 엘리저빌리티 트레이서는, 일단이 엘리저빌리티 노드에 연결되고, 게이트 신호로 bp 엘리저빌리티 전압을 입력받는 MP0 트랜지스터, 일단이 MP2 트랜지스터에 연결되고, 게이트 신호로 이전 뉴런 스파이크 신호을 입력받는 MP1 트랜지스터, 및 상기 엘리저빌리티 노드 및상기 MP1 트랜지스터 사이에 연결되고, 게이트 신호로 제1 전원 전압을 입력받는 상기 MP2 트랜지스터를 포함할 수 있다. 상기 엘리저빌리티 노드는 엘리저빌리티 전압을 저장할 수 있다. 일 실시예에서, 상기 엘리저빌리티 트레이서는 상기 엘리저빌리티 노드 및 접지단 사이에 연결되고, 게이트 신 호로 bn 엘리저빌리티 전압을 입력받는 MN0 트랜지스터, MN2 트랜지스터 및 상기 접지단 사이에 연결되고, 게이 트 신호로 다음 뉴런 스파이크 신호을 입력받는 MN1 트랜지스터, 및 상기 엘리저빌리티 노드 및 상기 MN1 트랜 지스터 사이에 연결되고, 게이트 신호로 제2 전원 전압을 입력받는 상기 MN2 트랜지스터를 포함할 수 있다. 일 실시예에서, 상기 웨이트 업데이터는 일단이 MP4 트랜지스터에 연결되고, 게이트가 상기 엘리저빌리티 노드 에 연결되는 MP3 트랜지스터, 및 상기 MP3 트랜지스터 및 웨이트 노드 사이에 연결되고, 게이트 신호로 상기 이 전 뉴런 스파이크 신호를 입력받는 상기 MP4 트랜지스터를 포함할 수 있다. 일 실시예에서, 상기 웨이트 업데이터는 MN4 트랜지스터 및 상기 접지단 사이에 연결되고, 게이트가 상기 엘리 저빌리티 노드에 연결되는 MN3 트랜지스터, 및 상기 MN3 트랜지스터 및 상기 웨이트 노드 사이에 연결되고, 게 이트 신호로 상기 다음 뉴런 스파이크 신호를 입력받는 상기 MP4 트랜지스터를 포함할 수 있다. 일 실시예에서, 상기 웨이트 스토리지는 상기 웨이트 노드 및 상기 접지단 사이에 연결되는 웨이트 커패시터, 및 상기 웨이트 노드 및 출력단 사이에 연결되는 제1 인버터를 포함할 수 있다. 상기 웨이트 노드는 웨이트 전 압을 저장할 수 있다. 일 실시예에서, 상기 웨이트 스토리지는 일단이 MP6 트랜지스터에 연결되고, 게이트 신호로 bp 엘리저빌리티 전 압을 입력받는 MP5 트랜지스터, 및 상기 MP5 트랜지스터 및 상기 웨이트 노드 사이에 연결되고, 게이트가 상기 출력단에 연결되는 상기 MP6 트랜지스터를 포함할 수 있다. 일 실시예에서, 상기 웨이트 스토리지는 MN6 트랜지스터와 상기 접지단 사이에 연결되고, 게이트 신호로 bn 엘 리저빌리티 전압을 입력받는 MN5 트랜지스터, 및 상기 MN5 트랜지스터 및 상기 웨이트 노드 사이에 연결되고, 게이트가 상기 출력단에 연결되는 상기 MN6 트랜지스터를 포함할 수 있다. 일 실시예에서, 상기 EPSC 제너레이터는 일단이 MP8 트랜지스터에 연결되고, 게이트 신호로 상기 웨이트 전압을 입력받는 MP7 트랜지스터, 및 일단이 상기 MP7 트랜지스터에 연결되고, 게이트 신호로 상기 이전 뉴런 스파이크 신호를 입력받는 상기 MP8 트랜지스터를 포함할 수 있다."}
{"patent_id": "10-2023-0009394", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 CMOS 시냅스 회로는 최소한의 트랜지스터 및 커패시터를 포함함으로써, 전력 효율성을 증가시킬 수 있다. 또한, 본 발명의 CMOS 시냅스 회로는 최소한의 트랜지스터 및 커패시터를 포함함으로써, 회로 면적을 최소화할 수 있다."}
{"patent_id": "10-2023-0009394", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다."}
{"patent_id": "10-2023-0009394", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단 지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다. 본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예 들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또 는 대체물을 포함한다. 제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한 정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들면 본 발 명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하 게 제2 구성요소는 제1 구성요소로도 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 \"연결되어\" 있다거나 \"접속되어\" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이 해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 \"직접 연결되어\" 있다거나 \"직접 접속되어\" 있 다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관 계를 설명하는 표현들, 예를 들면 \"~사이에\"와 \"바로~사이에\" 또는 \"~에 직접 이웃하는\" 등도 마찬가지로 해석 되어야 한다. 본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의 도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, \"포함하다\" 또는 \"가지다\" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분 품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적 으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의 미로 해석되지 않는다. 이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다. 도 1은 CMOS 시냅스 회로의 이전 뉴런 및 다음 뉴런을 나타내는 도면이다. 도 1을 참조하면, SNN은 다수의 레이어(Layer)로 구성되어 있고 각각의 레이어(Layer)에는 다수의 뉴런이 존재 한다. 임의의 레이어(Layer)를 기준으로 했을 때 이전 레이어(Layer)의 뉴런을 프리 시냅틱 뉴런(Pre-Synaptic Neuron)이라 하고 기준이 되는 레이어(Layer)의 뉴런을 포스트 시냅틱 뉴런이라고 정의하게 되는데 프리 시냅틱 뉴런(Pre-Synaptic Neuron)과 포스트 시냅틱 뉴런(Post-Synaptic Neuron) 사이는 시냅스(Synapse)로 연결되어 있다. 뉴런과 뉴런 사이를 연결하는 시냅스(Synapse)는 특정 가중치를 가지고 있다. STDP는 포스트 시냅틱 뉴런(Post- Synaptic Neuron)에서의 스파이크(Spike) 발생 시간과 프리 시냅틱 뉴런(Pre-Synaptic Neuron)에서의 스파이크 (Spike) 발생 시간 차이로 시냅스의 가중치를 조절하는 비지도 학습 방법이다. 포스트 시냅틱 뉴런(Post-Synaptic Neuron)은, 프리 시냅틱 뉴런(Pre-Synaptic Neuron)으로부터 입력으로 들어 오는 스파이크(Spike)에 각각 시냅스 가중치를 곱한 값을 모두 더한 값이 특정 임계값을 넘게 되면 다음 레이어 (Layer)로 발화한다. 포스트 시냅틱 뉴런(Post-Synaptic Neuron)에서의 스파이크(Spike) 발생 시간과 프리 시 냅틱 뉴런(Pre-Synaptic Neuron)에서의 스파이크(Spike) 발생 시간 차이로 가중치의 변화량을 조절하여 새로운 시냅스 가중치를 구한 후 위와 같은 계산을 반복하여 출력을 제어한다. 도 2는 본 발명의 CMOS 시냅스 회로의 구조를 나타내는 도면이고, 도 3은 STDP에 의한 웨이트 증가 및 웨이트 감소를 나타내는 타이밍도이며, 도 4는 본 발명의 CMOS 시냅스 회로의 웨이트 업데이터 및 엘리저빌리티 트레이 서의 바이어스를 위한 회로의 구조를 나타내는 도면이다. 도 2 및 3을 참조하면, CMOS 시냅스 회로는 엘리저빌리티 트레이서(Eligibility Tracer), 웨이트 업데이터 (Weight Updater), 웨이트 스토리지(Weight Storage), 및 EPSC 제너레이터(EPSC Generator)를 포함할 수 있다. 예를 들어, 엘리저빌리티 트레이서는 스파이크 신호에 기초하여 웨이트 업데이트를 위한 엘리저빌리티 전압 (Velig)을 저장할 수 있다. 예를 들어, 웨이트 업데이터는 스파이크 신호에 기초하여 시냅틱 웨이트를 변경할 수 있다. 예를 들어, 웨이트 스토리지는 크로스-커플드 래치(Cross-Coupled Latch)에서 이진화(binarized)될 수 있다. 예를 들어, EPSC 제너레이터는 웨이트의 크기에 따른 EPSC를 생성할 수 있다. 예를 들어, EPSC 제너레이터는 다 음 뉴런에 전달할 수 있다. 도 2에서 보듯이, 상기 엘리저빌리티 트레이서는 엘리저빌리티 노드(NVelig)를 포함할 수 있다. 또한, 상기 엘리 저빌리티 트레이서는 MP0 트랜지스터, MP1 트랜지스터, MP2 트랜지스터, MN0 트랜지스터, MN1 트랜지스터, 및 MN2 트랜지스터를 포함할 수 있다. 예를 들어, 엘리저빌리티 트레이서는 일단이 엘리저빌리티 노드(NVelig)에 연결되고, 게이트 신호로 bp 엘리저빌 리티 전압(Vbp-elig)을 입력받는 MP0 트랜지스터를 포함할 수 있다. 예를 들어, 엘리저빌리티 트레이서는 일단이 MP2 트랜지스터에 연결되고, 게이트 신호로 이전 뉴런 스파이크 신 호(Spre)를 입력받는 MP1 트랜지스터를 포함할 수 있다. 예를 들어, 엘리저빌리티 트레이서는 상기 엘리저빌리티 노드(NVelig) 및 상기 MP1 트랜지스터 사이에 연결되고, 게이트 신호로 제1 전원 전압을 입력받는 상기 MP2 트랜지스터를 포함할 수 있다. 상기 엘리저빌리티 노드(NVelig)는 엘리저빌리티 전압(Velig)을 저장할 수 있다. 예를 들어, 엘리저빌리티 트레이서는 상기 엘리저빌리티 노드(NVelig) 및 접지단 사이에 연결되고, 게이트 신호로 bn 엘리저빌리티 전압(Vbn-elig)을 입력받는 MN0 트랜지스터를 포함할 수 있다. 예를 들어, 엘리저빌리티 트레이서는 MN2 트랜지스터 및 상기 접지단 사이에 연결되고, 게이트 신호로 다음 뉴 런 스파이크 신호(Spost)를 입력받는 MN1 트랜지스터를 포함할 수 있다. 예를 들어, 엘리저빌리티 트레이서는 상기 엘리저빌리티 노드(NVelig) 및 상기 MN1 트랜지스터 사이에 연결되고, 게이트 신호로 제2 전원 전압을 입력받는 상기 MN2 트랜지스터를 포함할 수 있다. 도 2에서 보듯이, 웨이트 업데이터는 MP3 트랜지스터, MP4 트랜지스터, MN3 트랜지스터, 및 MN4 트랜지스터를 포함할 수 있다. 예를 들어, 웨이트 업데이터는 일단이 MP4 트랜지스터에 연결되고, 게이트가 상기 엘리저빌리티 노드(NVelig)에 연결되는 MP3 트랜지스터를 포함할 수 있다. 예를 들어, 웨이트 업데이터는 상기 MP3 트랜지스터 및 웨이트 노드(NVw) 사이에 연결되고, 게이트 신호로 상기 이전 뉴런 스파이크 신호(Spre)를 입력받는 상기 MP4 트랜지스터를 포함할 수 있다. 예를 들어, 웨이트 업데이터는 MN4 트랜지스터 및 상기 접지단 사이에 연결되고, 게이트가 상기 엘리저빌리티 노드(NVelig)에 연결되는 MN3 트랜지스터를 포함할 수 있다. 예를 들어, 웨이트 업데이터는 상기 MN3 트랜지스터 및 상기 웨이트 노드(NVw) 사이에 연결되고, 게이트 신호로 상기 다음 뉴런 스파이크 신호(Spost)를 입력받는 상기 MP4 트랜지스터를 포함할 수 있다. 도 2에서 보듯이, 상기 웨이트 스토리지는 웨이트 노드(NVw)를 포함할 수 있다. 상기 웨이트 스토리지는 웨이트 커패시터, 제1 인버터, MP5 트랜지스터, MP6 트랜지스터, MN5 트랜지스터, 및 MN6 트랜지스터를 포함할 수 있다. 예를 들어, 웨이트 스토리지는 상기 웨이트 노드(NVw) 및 상기 접지단 사이에 연결되는 웨이트 커패시터를 포함 할 수 있다. 예를 들어, 웨이트 스토리지는 상기 웨이트 노드(NVw) 및 출력단 사이에 연결되는 제1 인버터(INV0)를 포함할 수 있다. 상기 웨이트 노드(NVw)는 웨이트 전압(Vw)을 저장할 수 있다. 예를 들어, 웨이트 스토리지는 일단이 MP6 트랜지스터에 연결되고, 게이트 신호로 bp 엘리저빌리티 전압(Vbp- elig)을 입력받는 MP5 트랜지스터를 포함할 수 있다. 예를 들어, 웨이트 스토리지는 상기 MP5 트랜지스터 및 상기 웨이트 노드(NVw) 사이에 연결되고, 게이트가 상기 출력단에 연결되는 상기 MP6 트랜지스터를 포함할 수 있다. 예를 들어, 웨이트 스토리지는 MN6 트랜지스터와 상기 접지단 사이에 연결되고, 게이트 신호로 bn 엘리저빌리티 전압(Vbn-elig)을 입력받는 MN5 트랜지스터를 포함할 수 있다. 예를 들어, 웨이트 스토리지는 상기 MN5 트랜지스터 및 상기 웨이트 노드(NVw) 사이에 연결되고, 게이트가 상기 출력단에 연결되는 상기 MN6 트랜지스터를 포함할 수 있다. 도 2에서 보듯이, EPSC 제너레이터는 MP7 트랜지스터 및 MP8 트랜지스터를 포함할 수 있다. 예를 들어, EPSC 제너레이터는 일단이 MP8 트랜지스터에 연결되고, 게이트 신호로 상기 웨이트 전압(Vw)을 입력 받는 MP7 트랜지스터를 포함할 수 있다. 예를 들어, EPSC 제너레이터는 일단이 상기 MP7 트랜지스터에 연결되고, 게이트 신호로 상기 이전 뉴런 스파이 크 신호(Spre)를 입력받는 상기 MP8 트랜지스터를 포함할 수 있다. 이와 같이, 본 발명의 CMOS 시냅스 회로는 최소한의 트랜지스터 및 커패시터를 포함함으로써, 전력 효율성을 증 가시킬 수 있다. 또한, 본 발명의 CMOS 시냅스 회로는 최소한의 트랜지스터 및 커패시터를 포함함으로써, 회로 면적을 최소화할 수 있다. 도 4에서 보듯이, CMOS 시냅스 회로의 웨이트 업데이터 및 엘리저빌리티 트레이서의 바이어스를 위한 회로는 웨 이트 업데이터 복제부(Replica of the weight updater), 엘리저빌리티 트레이서 복제부(Replica of the eligibility tracer), 및 연산 증폭기(Operational amplifier)를 포함할 수 있다. 도 4의 상기 바이어스를 위한 회로는 엘리저빌리티 트레이서의 엘리저빌리티 전압(Velig)이 PVT variation에 의 해 변하는 것을 방지하기 위한 바이어스 전압을 생성할 수 있다. 상기 바이어스를 위한 회로는 엘리저빌리티 복제 전압(Velig_replica)이 PVT condition과 무관하게 기준 전압(Vref) 을 추종하게 하기 위하여 연산 증폭기(op-amp)를 이용한 네커티브 피드백(negative feedback)을 사용하여 bp 엘 리저빌리티 전압(Vbp-elig)을 조절할 수 있다. bn 엘리저빌리티 전압(Vbn-elig)은 외부 바이어스 전압으로 엘리저빌리티 전압(Velig)이 빠르게 복원(recover)되도 록 함으로써, STDP 곡선(STDP curve)이 가파른 지수함수형 붕괴(exponential decay)를 가지도록 할 수 있다."}
{"patent_id": "10-2023-0009394", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 2, "content": "도 5는 종래기술 대비 본 발명의 효과를 나타내는 도표이다. 도 5를 참조하면, 기존 CMOS 시냅스 회로(Conventional)과 본 발명의 CMOS 시냅스 회로(Proposed)의 특성 및 성능이 비교 도시되어 있다. 도 5에서 보듯이, 본 발명의 CMOS 시냅스 회로(Proposed)는 기존 CMOS 시냅스 회로(Conventional)와 동일한 binary 특성 및 static 특성을 가질 수 있다. 동시에, 본 발명의 CMOS 시냅스 회로(Proposed)는 소비 전력(energy consumption)이 기존 CMOS 시냅스 회로 (Conventional) 대비 94% 감소한 것을 알 수 있다. 또한, 본 발명의 CMOS 시냅스 회로(Proposed)는 회로 면적(layout area)이 기존 CMOS 시냅스 회로 (Conventional) 대비 43% 감소한 것을 알 수 있다. 다만, 이에 대해서는 상술한 바 있으므로, 그에 대한 중복되는 설명은 생략하기로 한다. 이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로 세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴 퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령 (instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상 의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접 근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명"}
{"patent_id": "10-2023-0009394", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다. 실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판 독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등 을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설 계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD- ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체 (magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도 록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도 록 구성될 수 있으며, 그 역도 마찬가지이다."}
{"patent_id": "10-2023-0009394", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또 는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한 다."}
{"patent_id": "10-2023-0009394", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 CMOS 시냅스 회로의 이전 뉴런 및 다음 뉴런을 나타내는 도면이다. 도 2는 본 발명의 CMOS 시냅스 회로의 구조를 나타내는 도면이다. 도 3은 STDP에 의한 웨이트 증가 및 웨이트 감소를 나타내는 타이밍도이다. 도 4는 본 발명의 CMOS 시냅스 회로의 웨이트 업데이터 및 엘리저빌리티 트레이서의 바이어스를 위한 회로의 구 조를 나타내는 도면이다."}
{"patent_id": "10-2023-0009394", "section": "도면", "subsection": "도면설명", "item": 2, "content": "도 5는 종래기술 대비 본 발명의 효과를 나타내는 도표이다."}
