<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:36:54.3654</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.01</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0172459</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>적층 세라믹 커패시터 및 이의 제조 방법</inventionTitle><inventionTitleEng>MULTILAYER CERAMIC CAPACITOR AND METHOD OF MANUFACTURING  THE SAME</inventionTitleEng><openDate>2025.06.10</openDate><openNumber>10-2025-0083783</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/232</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/012</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/12</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 유전체층과 내부전극층을 포함하는 커패시터 바디, 및 상기 커패시터 바디의 외측에 배치되는 외부 전극을 포함하며, 상기 커패시터 바디는 상기 유전체층과 상기 내부전극층이 서로 번갈아 배치된 액티브부, 그리고 상기 유전체층이 두께 방향(T축)으로 상기 액티브부의 상면 및 하면에 배치된 커버부를 포함하며, 상기 외부 전극은 상기 내부전극층 중 적어도 하나와 전기적으로 연결되도록 상기 커패시터 바디의 단면 상에서 상기 액티브부 위에 위치하는 내부층, 그리고 상기 내부층을 덮으며 상기 내부층 위 및 상기 커버부 위에 위치하는 외부층을 포함하며, 상기 내부층은 도전성 금속을 상기 내부층의 총량에 대하여 95 원자% 내지 100 원자% 포함하고, 상기 외부층은 도전성 금속; 및 산화알루미늄(Al2O3) 및 이산화규소(SiO2)를 포함하는 글래스를 포함하고, 상기 내부층의 두께는 1 ㎛ 내지 3 ㎛인 적층 세라믹 커패시터 및 이의 제조 방법을 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 유전체층과 내부전극층을 포함하는 커패시터 바디, 및상기 커패시터 바디의 외측에 배치되는 외부 전극을 포함하며,상기 커패시터 바디는 상기 유전체층과 상기 내부전극층이 서로 번갈아 배치된 액티브부, 그리고 상기 유전체층이 두께 방향(T축)으로 상기 액티브부의 상면 및 하면에 배치된 커버부를 포함하며,상기 외부 전극은 상기 내부전극층 중 적어도 하나와 전기적으로 연결되도록 상기 커패시터 바디의 단면 상에서 상기 액티브부 위에 위치하는 내부층, 그리고 상기 내부층을 덮으며 상기 내부층 위 및 상기 커버부 위에 위치하는 외부층을 포함하며, 상기 내부층은 도전성 금속을 상기 내부층의 총량에 대하여 95 원자% 내지 100 원자% 포함하고, 상기 외부층은 도전성 금속; 및 산화알루미늄(Al2O3) 및 이산화규소(SiO2)를 포함하는 글래스를 포함하고,상기 내부층의 두께는 1 ㎛ 내지 3 ㎛인 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>2. 유전체층과 내부전극층을 포함하는 커패시터 바디, 및상기 커패시터 바디의 외측에 배치되는 외부 전극을 포함하며,상기 커패시터 바디는 상기 유전체층과 상기 내부전극층이 서로 번갈아 배치된 액티브부, 그리고 상기 유전체층이 두께 방향(T축)으로 상기 액티브부의 상면 및 하면에 배치된 커버부를 포함하며,상기 외부 전극은 상기 내부전극층 중 적어도 하나와 전기적으로 연결되도록 상기 커패시터 바디의 단면 상에서 상기 액티브부 위에 위치하는 내부층, 그리고 상기 내부층을 덮으며 상기 내부층 위 및 상기 커버부 위에 위치하는 외부층을 포함하며, 상기 내부층은 도전성 금속을 상기 내부층의 총량에 대하여 95 원자% 내지 100 원자% 포함하고, 상기 외부층은 도전성 금속; 및 산화알루미늄(Al2O3) 및 이산화규소(SiO2)를 포함하는 글래스를 포함하고, 상기 외부층은 상기 내부층과 상기 외부층 사이의 경계면에서부터 길이 방향(L축)으로 상기 외부 전극의 총 두께의 5% 내지 15%인 지점까지의 영역으로 정의되는 계면 영역(R1)을 포함하고, 상기 글래스는 상기 계면 영역(R1)에서 상기 외부층의 총량에 대하여 50 몰% 내지 100 몰%로 포함되는 적층 세라믹 커패시터.  </claim></claimInfo><claimInfo><claim>3. 제1항에서,상기 외부층은 상기 내부층과 상기 외부층 사이의 경계면에서부터 길이 방향(L축)으로 상기 외부 전극의 총 두께의 5% 내지 15%인 지점까지의 영역으로 정의되는 계면 영역(R1)을 포함하고, 상기 외부층의 글래스는 상기 계면 영역(R1)에서 상기 외부층의 총량에 대하여 50 몰% 내지 100 몰%로 포함되는 적층 세라믹 커패시터.  </claim></claimInfo><claimInfo><claim>4. 제2항에서,상기 내부층의 두께는 1 ㎛ 내지 3 ㎛인 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>5. 제1항 또는 제2항에서,상기 내부층 및 상기 외부층에 포함되는 도전성 금속은 구리(Cu), 니켈(Ni), 은(Ag), 팔라듐(Pd), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti), 납(Pb), 이들의 합금, 또는 이들의 조합을 포함하는 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>6. 제1항 또는 제2항에서,상기 내부층 및 상기 외부층에 포함되는 도전성 금속은 20 nm 내지 200 nm의 나노입자를 포함하는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>7. 제1항 또는 제2항에서,상기 내부층은 산화알루미늄(Al2O3) 및 이산화규소(SiO2)를 포함하는 글래스를 더 포함하고, 상기 내부층의 글래스는 상기 내부층의 총량에 대하여 0.1 몰% 내지 5 몰%로 포함되는 적층 세라믹 커패시터.</claim></claimInfo><claimInfo><claim>8. 제1항 또는 제2항에서,상기 외부층은 상기 커버부와 상기 외부층 사이의 경계면에서부터 최장 곡률반경 기준으로 상기 외부 전극의 총 두께의 5% 내지 15%인 지점까지의 영역으로 정의되는 계면 영역(R2)을 포함하고,상기 외부층의 글래스는 상기 계면 영역(R2)에서 상기 외부층의 총량에 대하여 70 몰% 내지 100 몰%로 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>9. 제1항 또는 제2항에서,상기 외부 전극의 내부층 및 상기 내부전극층 중 적어도 하나는 Cu-Ni 합금을 포함하는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>10. 제1항 또는 제2항에서,상기 산화알루미늄(Al2O3)은 상기 외부층의 글래스의 총량에 대하여 10 몰% 내지 20 몰%로 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>11. 제1항 또는 제2항에서,상기 이산화규소(SiO2)는 상기 외부층의 글래스의 총량에 대하여 8 몰% 내지 15 몰%로 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>12. 제1항 또는 제2항에서,상기 외부층의 글래스는 산화리튬(Li2O), 산화나트륨(Na2O), 산화철(Ⅲ)(Fe2O3), 산화아연(ZnO), 산화바륨(BaO), 산화칼슘(CaO), 삼산화붕소(B2O3), 산화주석(Ⅳ)(SnO2) 또는 이들의 조합을 더 포함하는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>13. 제12항에서,상기 외부층의 글래스는 상기 산화철(Ⅲ)(Fe2O3) 및 상기 산화아연(ZnO)을 포함하고,상기 산화철(Ⅲ)(Fe2O3)은 상기 외부층의 글래스의 총량에 대하여 1 몰% 내지 3 몰%로 포함되고,상기 산화아연(ZnO)은 상기 외부층의 글래스의 총량에 대하여 5 몰% 내지 10 몰%로 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>14. 제1항 또는 제2항의 적층 세라믹 커패시터의 제조 방법으로서,유전체층과 내부전극층을 포함하는 커패시터 바디의 일면에 금속-유기 분해(MOD) 잉크를 도포 및 환원시켜 금속 입자 필름을 형성하는 단계;상기 금속 입자 필름이 형성된 커패시터 바디의 일면에 도전성 금속 및 글래스를 포함하는 페이스트를 도포하는 단계; 및상기 페이스트를 소결하여, 상기 금속 입자 필름으로부터 형성된 내부층 및 상기 페이스트로부터 형성된 외부층을 포함하는 외부 전극을 형성하는 단계를 포함하고,상기 글래스는 산화알루미늄(Al2O3) 및 이산화규소(SiO2)를 포함하는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에서,상기 금속-유기 분해(MOD) 잉크는 도전성 금속 포메이트, 아민 화합물, 바인더 및 용매를 포함하는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제14항에서,상기 금속-유기 분해(MOD) 잉크의 도포는 50 ㎛ 내지 400 ㎛의 두께로 수행되는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제14항에서,상기 환원은 170℃ 내지 300℃의 온도에서 30분 내지 3시간 동안 수행되는 적층 세라믹 커패시터의 제조 방법. </claim></claimInfo><claimInfo><claim>18. 제14항에서,상기 금속 입자 필름은 20 nm 내지 200 nm의 금속 나노입자를 포함하는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제14항에서, 상기 산화알루미늄(Al2O3)은 상기 페이스트에 포함되는 글래스의 총량에 대하여 10 몰% 내지 20 몰%로 포함되는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제14항에서,상기 이산화규소(SiO2)는 상기 페이스트에 포함되는 글래스의 총량에 대하여 8 몰% 내지 15 몰%로 포함되는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>21. 제14항에서,상기 페이스트에 포함되는 글래스는 산화리튬(Li2O), 산화나트륨(Na2O), 산화철(Ⅲ)(Fe2O3), 산화아연(ZnO), 산화바륨(BaO), 산화칼슘(CaO), 삼산화붕소(B2O3), 산화주석(Ⅳ)(SnO2) 또는 이들의 조합을 더 포함하는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>SEONG, KWANG DONG</engName><name>성광동</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>SONG, YOUNGAH</engName><name>송영아</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>CHOI, BONGGYU</engName><name>최봉규</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, DOKYEONG</engName><name>이도경</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>BANG, JAEHOON</engName><name>방재훈</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, WANSIK</engName><name>김완식</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 강남대로 ***, 산학협동재단빌딩 **층(서초동)</address><code>920071000819</code><country>대한민국</country><engName>PanKorea Patent &amp; Law Firm</engName><name>팬코리아특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.01</receiptDate><receiptNumber>1-1-2023-1349555-78</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230172459.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93b5315f492ca7c5e9c87b60b977d72d13cc985de4c369051e11b70c8b45c7f5e8d49fcaee16f3103201b4c0da7f80287d9054fbb1f6f3d3f4</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf40a4916ea9f0c7cb96dcfd825666fcd69792e6417fd3042d0468efc3937e7b37edb5933299db6bda52626286349d629dd235f8bf616a2eb7</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>