FPGANotSupported =不支持
FPGASupported =支持
FPGAUnknown =未知
FPGAHdlRequired = HDL 所需
#
# file/FileWriter.java
#
fileCreateHDLFile =正在创建 HDL 文件：%s
fileHDLFileExists =HDL 文件已存在：%s
fileCreateScriptFile =正在创建脚本文件：%s
fileScriptsFileExists =脚本文件已存在：%s
fileUnableToCreate =无法创建文件：%s
fileUnableToWrite =无法写入文件：%s
#
# data/LedArrayDriving.java
#
LedDefault =LED 阵列单针驱动器
LedRowScanning =LED 阵列行扫描
LedColumnScanning =LED 阵列列扫描
RgbDefault =RGB 阵列单针驱动器
RgbRowScanning =RGB 阵列行扫描
RgbColScanning =RGB 阵列列扫描
#
# data/SevenSegmentScanningDriving.java
#
# ==> SevenSegDecoded = 
# ==> SevenSegScanningActiveLow = 
# ==> SevenSegScanningActiveHi = 
#
# data/ComponentMapParser.java
#
BoardMapErrorCD =错误：创建 DOM 文档时出错。
BoardMapErrorPF =解析加载的文件时出错！
BoardMapUnknown =未遇到错误或未知错误。
BoardMapWrongBoard =加载的文件不是当前所选板的映射文件。
BoardMapWrongCircuit =加载的文件不是当前顶层的地图文件。
#
# data/ConstantButton.java
#
FpgaMapSpecConst =指定常量值：
FpgaMapSpecErr =常量应指定为十进制或十六进制（前缀为 0x）！
#
# data/IOComponentTypes.java
#
FpgaIoPin =引脚
FpgaIoPins =插针%d
DipSwitchZero =开关 1 左侧
DipSwitchCW90 =开关 1 顶部
DipSwitchCCW90 =开关 1 底部
SevenSegmentZero =分割顶部
SevenSegmentCW90 =分割右侧
SevenSegmentCCW90 =向左分段
LEDArrayZero =行 0 列 0 左下角
LEDArrayCW90 =行 0 列 0 左上角
LEDArrayCCW90 =行 0 列 0 右下角
#
# data/MapComponent.java
#
MapOpen =未连接
#
# designrulecheck/CorrectLabel.java
#
IllegalChar =包含非法字符“%c”，请重命名。
ReservedVerilogKeyword =是保留的 Verilog 关键字，请重命名。
ReservedVHDLKeyword =是保留的 VHDL 关键字，请重命名。
VerilogKeywordNameError =指定的标签等于 Verilog 关键字。请指定其他名称。
VHDLKeywordNameError =指定的标签等于 VHDL 关键字。请指定其他名称。
#
# designrulecheck/Netlist.java
#
BuildingNetlistFor =正在为工作表“%s”生成网表
CircuitInfoString =电路“%s”有 %d 个网络和 %d 条总线。
DRCPassesString =电路“%s”通过 DRC 检查。
EmptyNamedSheet =在您的设计中找到一个名称为空的工作表。这是不允许的，请指定名称！
FoundBadComponent =发现电路“%2$s”中的组件“%1$s”
HDL_CompNameIsLabel =找到标签等于电路名称的一个或多个组件。这不受支持。
HDL_DuplicatedLabels =找到一个或多个重复的标签。请使标签名称唯一。
HDL_LabelInvalid =发现无效的标签。
HDL_noLabel =找到一个或多个没有标签的组件。请给它们贴上标签或使用批注功能。
HDL_Tristate =找到一个或多个组件的三态驱动程序或浮动输出。这不受支持。
HDL_unsupported =在电路中发现一个或多个不支持 HDL 生成的组件。
MultipleSheetSameName =在您的设计中找到多张名称为“%s”的工作表。这是不允许的，请确保所有工作表都有唯一的名称！
NetAdd_ComponentWidthMismatch =发现连接在一起的两个组件具有不同的位宽。
NetList_BitwidthError =发现位宽连接问题。
NetList_CircuitGated =->门控实例
NetList_CircuitGatedNotGated =找到与选通和非选通时钟组件一起使用的电路（请参阅下面的跟踪列表）。这只适用于支持的最简单的情况！
NetList_CircuitNotGated =->非门控实例
NetList_duplicatedSplitter =在同一位置发现相同的分离器。
NetList_emptynets =发现未连接的网络！
NetList_GatedClock =找到了一个门控时钟。请小心，真正的硬件可能无法正常工作！
NetList_GatedClockInt =->中间选通时钟线
NetList_GatedClockSink =->选通时钟线的接收器
NetList_GatedClockSource =->门控时钟线源
NetList_IOError =找到一个或多个具有 I/O 针脚的组件，这不受支持。
NetList_NoClockConnection =找到时钟输入未连接的组件！
NetList_NoEndSplitterConnections =找到带有一个或多个针脚的分离器，这些针脚连接到网络，但没有连接到根总线。
NetList_NoSplitterConnection =发现不能将信号从总线传输到扇出的分离器。
NetList_NoSplitterEndConnections =发现具有一个或多个未连接的扇出针脚的分离器。
NetList_PossibleGatedClock =在顶层发现可能的门控时钟！请小心，真正的硬件可能无法正常工作！
NetList_ShortCircuit =找到具有多个驱动器的网络（短路）。
NetList_SourceWithoutSink =找到没有（A）个接收器的源！
# ==> NetList_TraceListBegin =
# ==> NetList_TraceListEnd =
NetList_UnconnectedInput =发现未连接的输入（位）！
NetList_UnconnectedInputs =找到输入未连接的组件！
NetList_UnconnectedOutput =发现未连接的输出（位）！
NetList_UnsourcedSink =发现了一个无源的水槽！
NetListBuild =正在为电路“%s”（%d/7）构建网表
NetMerge_BitWidthError =正在尝试合并不同大小的网络。
TopLevelNoIO =顶层“%s”没有输入和/或输出！
#
# download/AlteraDownload.java
#
AlteraCofFile =生成用于刷新的 cof 文件
AlteraDetectDevice =检测到的连接板
AlteraErrorCof =生成 cof 文件时出错。
AlteraFlash =闪烁位文件
AlteraFlashError =刷新操作期间出错。
AlteraFlashFailure =闪存位文件时出错。
AlteraJicFile =生成用于刷新的 JIC 文件
AlteraJicFileError =创建 JIC 文件时出错。
AlteraNoCof =错误，找不到 cof 文件。
AlteraNoSofFile =备用位文件不存在，无法生成 JIC 文件
AlteraOptimize =优化 Altera 项目
AlteraProgSof =在设备上加载闪存编程器。
AlteraProgSofError =找不到文件“%s”。
AlteraProgSofFailure =在设备上加载闪存编程器时出错。
AlteraProject =创建 Altera 项目文件
AlteraSyntPRBit =Altera 合成、P&R 和生成位文件；这可能需要一段时间
#
# download/Download.java
#
FPGABoardNotConnected =找不到连接的 FPGA 板。
FPGABoardSelection =选择要编程的电路板
FPGACancelWait =正在取消，请稍候…
FPGADownloadAborted =下载已中止。
FPGADownloadBitfile =将设计下载到电路板上。
FPGADownloadCancel =否，中止
FpgaDownloadInfo =生成 FPGA 文件并执行下载；这可能需要一段时间
FPGADownloadOk =是，下载
FPGAExecutionFailure =在阶段“%s”中发现错误
FpgaGuiCanceling =取消！
FPGAInterrupted =被用户中断。
FPGAInterruptedError =%s 下载中断！
FPGAIOError =%s 下载中出现内部 IO 异常
FPGAMapNotComplete =并非所有 IO 组件都已映射到板“%s”；请映射所有组件以继续！
FPGAMultipleBoards =我找到%d 块附着板。选择要编程的项目.
FPGANameContainsSpaces =文件“%s”包含空格。\nHDL 合成引擎不允许使用空格。\n请重命名您的文件和目录，使其不包含任何空格。
FPGAState0 =执行设计规则检查（DRC）
FPGAState1 =生成硬件描述语言（HDL）文件
FPGAState2 =检查板载 I/O 资源
FPGAState3 =将 I/O 资源映射到板上
FPGAState4 =创建下载脚本
FPGAStaticExecutionFailure =执行时出错。
FPGAVerifyMsg1 =确认您的主板已连接，并且您已准备好下载。
FPGAVerifyMsg2 =准备好下载了吗？
#
# download/DownloadBase.java
#
FpgaIncompleteMap =设计没有完全映射！
FpgaNotCompleteMap =并非所有组件都已映射。\n所有未映射的输入都将连接到 0。\n所有未映射的输出和 IO 都将保持断开连接。\n是否继续？
#
# download/VivadoDownload.java
#
VivadoBitstream =生成比特流
VivadoProject =创建 Vivado 项目
#
# download/XilinxDownload.java
#
XilinxBit =正在生成位文件
XilinxContraints =添加约束
XilinxFlashMissing =在“%s”板上找不到闪存
XilinxMap =网表设计
XilinxOpenFailure =无法访问文件“%s”
XilinxPAR =布局和布线设计
XilinxSynth =综合项目
XilinxUsbTmc =找不到 USBTMC 设备
XilinxUsbTmcError =USBTMC 下载失败
#
# download/OpenFpgaDownload.java
#
# ==> OpenFpgaGhdl = 
# ==> OpenFpgaYosys = 
# ==> OpenFpganNextpnr = 
# ==> OpenFpganEcppack = 
#
# file/PNGFileFilter.java
#
FpgaFilePng =PNG 文件（*.png）
#
# file/XMLFileFilter.java
#
BoardMapXml =XML 文件过滤
#
# gui/BoardEditor.java
#
FpgaBoardCancel =取消
FPGABoardEditor =FPGA 电路板编辑器
FpgaBoardFpgaParam =配置 FPGA
FpgaBoardLoadExternal =载重板
FpgaBoardLoadFile =选择要加载的 XML 电路板描述文件
FpgaBoardLoadInternal =内置板
FpgaBoardName =主板名称：
FpgaBoardSave =省电路板
FpgaBoardSaveDir =选择保存电路板文件的目录：
FpgaBoardSelect =选择要加载的内置板：
#
# gui/BoardManipulator.java
#
BoardManipLoad =加载板图片
BoardManipLoadError =加载图片文件“%s”时出错
BoardManipLoadPng =选择要使用的 FPGA 板图片
BoardMapRelAll =释放所有组件
BoardMapRelease =发布零部件
FpgaBoardOverlap =发现重叠区域！无法处理！
#
# gui/BoardPainter.java
#
BoardMapConstant =常量%s
BoardMapOpen =未连接
BoardMapValue =值
BoardPainterError =内部错误！
BoardPainterMsg1 =单击此处添加电路板图片。
BoardPainterMsg2 =黑板图片的分辨率至少应为
BoardPainterMsg3 =%d x %d 像素（宽 x 高）
BoardPainterMsg4 =以获得最佳的图形显示效果。
BoardPainterMsg5 =电路板图片格式必须为 PNG
BoardPainterMsg6 =当前分辨率：%d x %d
#
# gui/ComponentMapDialog.java
#
BoardMapActions =操作：
BoardMapLoad =加载贴图
BoardMapMapped =映射的组件：
BoardMapSave =保存地贴图
BoardMapTitle =组件到 FPGA 板的映射
BoardMapUMTooltip =<html>选择一个组件并将其放置在电路板上。<br>若要展开组件（端口、DIP 等.），请执行以下操作或更改类型（按钮<->销），<br>双击它。</html>
BoardMapUnmapped =未映射的组件：
BoarMapFileSaved =已保存对贴图文件的更改。
#
# gui/DialogNotification.java
#
FpgaBoardClose =关闭
#
# gui/FPGAClockPanel.java
#
FpgaFreqDivider =分隔符的值：
FpgaFreqFrequency =频率：
FpgaFreqTitle =时钟设置
#
# gui/FPGACommander.java
#
FpgaGuiAnnotate =注释
FpgaGuiAnnotationDone =批注已完成
FpgaGuiAnnotationMethod =注记方法
FpgaGuiBoardSelect =目标板
FpgaGuiDownload =仅下载
FpgaGuiExecute =执行
FpgaGuiExecution =动作方式
FpgaGuiHdlOnly =仅生成 HDL
FpgaGuiIdle =空闲
FpgaGuiMainCircuit =拓扑级别：
FpgaGuiProgress =进度条
FpgaGuiRelabelAll =重新标记所有组件
FpgaGuiRelabelEmpty =仅标记没有标签的组件
FpgaGuiSettings =设置
FpgaGuiSoftwareSelect =设计套件选择
FpgaGuiSyntAndD =合成和下载
FpgaGuiTitle =合成并下载：
FpgaGuiToolpath =选择 %s 的软件
FpgaGuiWriteFlash =写入闪存
FpgaToolsNotFound =在目录“%s”中找不到所需的工具！
#
# gui/FPGAIOInformationSettingsDialog.java
#
FpgaRotationDefinition =贴图组件旋转选项：
FpgaBoardClkFreq =时钟频率：
FpgaBoardClkLoc =钟针位置：
FpgaBoardClkPin =您必须指定钟针位置！
FpgaBoardClkProp =与时钟相关的设置
FpgaBoardClkPul =钟针拉出行为：
FpgaBoardClkReq =您必须指定时钟频率！
FpgaBoardClkStd =钟针标准：
FpgaBoardFlashLoc =闪存位置：
FpgaBoardFlashType =闪存类型：
FpgaBoardFpgaFam =FPGA/CPLD 系列：
FpgaBoardFpgaFamMis =您必须指定 FPGA 系列！
FpgaBoardFpgaPack =FPGA/CPLD 封装：
FpgaBoardFpgaPacMis =您必须指定 FPGA 包！
FpgaBoardFpgaPart =FPGA/CPLD 部分：
FpgaBoardFpgaPartMis =您必须指定 FPGA 部分！
FpgaBoardFpgaProp =FPGA/CPLD 相关设置
FpgaBoardFpgaSG =FPGA/CPLD 速度等级：
FpgaBoardFpgaSpeedMis =您必须指定 FPGA 速度等级！
FpgaBoardFpgaVend =FPGA/CPLD 供应商：
FpgaBoardFracError =时钟频率不能是赫兹的分数
FpgaBoardFreqError =时钟频率应仅包含字符“0”、“9”和“.”！
FpgaBoardJtagLoc =FPGA/CPLD 位置：
FpgaBoardJtagProp =JTAG 链相关设置
FpgaBoardMiscProp =杂项。设置
FpgaBoardPinUnused =未使用的 FPGA 引脚行为：
FpgaBoardUSBTMC =通过 USBTMC 下载
FpgaIoActivity =%s 活动：
FpgaIoDelete =删除组件
FpgaIoHeight =高度：
FpgaIoInpPins =输入引脚定义：
FpgaArrayDefinition =LED/RGB 阵列定义：
# ==> FpgaScanningDefinition = 
# ==> FpgaScanningDriving =
# ==> FpgaNrOfSegments =
# ==> FpgaNrOfDecodeBits = 
FpgaArrayDriving =驾驶模式：
FpgaArrayRows =行数：
FpgaArrayCols =列数：
FpgaIoIntError =%s %s 的整数格式错误
FpgaIoIOPins =IO 引脚定义：
FpgaIoLabel =可选标签：
FpgaIoLocation =%s 位置：
FpgaIoOutpPins =输出引脚定义：
FpgaIoPinLoc =您必须为%s 指定位置！
FpgaIoProperties =属性
FpgaIoPull =拉动行为：
FpgaIoRecProp =矩形
FpgaIoRectError =新指定的矩形与另一个矩形重叠！
FpgaIoRectHNLE =矩形高度太小！
FpgaIoRectTHeigt =新指定的矩形太高！
FpgaIoRectTWide =新指定的矩形太宽！
FpgaIoRectWNLE =矩形宽度太小！
FpgaIoStandard =I/O 标准：
FpgaIoStrength =驱动力：
FpgaIoWidth =宽度：
FpgaIoXpos =X 位置：
FpgaIoYpos =Y 位置：
#
# gui/IOComponentSelector.java
#
FpgaBoardDefine =定义%s
FpgaBoardIOResources =选择 I/O 资源：
#
# gui/ListModelCellRenderer.java
#
FATAL_MSG =*致命*
SEVERE_MSG =*严重*
#
# gui/PartialMapDialog.java
#
FpgaBoardDone =完成
FpgaInputsMap =输入映射
FpgaIOsMap =I/O 映射
FpgaMapTo =->映射到->
FpgaNotMapped =未映射
FpgaOutputsMap =输出映射
#
# menu/MenuFPGA.java
#
FPGACommander =合成并下载…
FPGAMenu =FPGA
#
# prefs/FPGAOptions.java
#
Browse =浏览
EditColHighlight =定义的元件高亮颜色：
EditColMove =定义的零部件移动颜色：
EditColors =电路板编辑器颜色
EditColResize =定义的零部件调整大小颜色：
EditColSel =定义的组件颜色：
FpgaGuiWorkspaceError =工作区目录不能包含空格！
FpgaGuiWorkspacePath =工作区目录选择
FPGAHelp =与 FPGA-COMMANDER 相关的所有设置
FPGATitle =FPGA 命令设置
FPGAWorkSpace =工作区位置：
HDLLanguageUsed =FPGA-COMMAND 使用的硬件描述语言：
MapColor =映射的组件颜色：
MapColors =板图颜色：
ReporterOptions =DRC 报告器选项
SelectCol =可选组件颜色：
SelectMapCol =可选择的映射组件颜色：
SelMapCol =选定的映射组件颜色：
SupressGatedClock =在设计规则检查报告中抑制门控时钟警告。
SupressOpenInput =在设计规则检查报告中抑制打开输入警告。
Verilog =Verilog
VHDL =VHDL
VhdlKeywordUpperCase =VHDL 关键字使用大写
VhdlOptions =VHDL 选项：
#
# prefs/SoftwaresOptions.java
#
ISEToolPath =Xilinx ISE 工具路径：
QuartusToolPath =Altera/英特尔 Quartus 工具路径：
softwaresHelp =设置第三方软件的路径
softwaresQuestaPathButton =浏览…
softwaresQuestaPathLabel =Questa 高级模拟器路径：
softwaresQuestaValidationLabel =使用 Questa Advanced Simulator 验证 HDL 实体
softwaresTitle =软件
VivadoToolPath =Xilinx Vivado 工具路径：
# ==> openfpgaToolPath = 
