m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/simulation/modelsim
vbancoRegistros
Z1 DXx6 sv_std 3 std 0 22 AD7iAPLo6nTIKk<N0eo=D3
!s110 1594922807
!i10b 1
!s100 11DFMjRfOG]AoOSf7ZO@n2
I`hHfoSlbK^>aPDFk91_Qo2
Z2 VDg1SIo80bB@j0V0VzS_@n1
!s105 bancoRegistros_sv_unit
S1
R0
w1594921992
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/bancoRegistros.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/bancoRegistros.sv
L0 1
Z3 OV;L;10.5b;63
r1
!s85 0
31
!s108 1594922807.000000
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/bancoRegistros.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/bancoRegistros.sv|
!i113 1
Z4 o-sv -work work
Z5 !s92 -sv -work work {+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4}
Z6 tCvgOpt 0
nbanco@registros
vtestbench
R1
!s110 1594922808
!i10b 1
!s100 7EL1oin8Q[nRlcfF^C^`l3
Ii_98XH=JXM50SQlna]jV72
R2
!s105 testbench_sv_unit
S1
R0
w1594922777
8D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/testbench.sv
FD:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/testbench.sv
L0 1
R3
r1
!s85 0
31
!s108 1594922808.000000
!s107 D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/testbench.sv|
!s90 -reportprogress|300|-sv|-work|work|+incdir+D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4|D:/leahycarlos21/Documents/TEC/I SEM 2020/TallerDisenoLogico/ProyectoFinal/ProcesadorARMv4/testbench.sv|
!i113 1
R4
R5
R6
