Simulator report for ALU
Mon Nov 18 20:37:51 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 358 nodes    ;
; Simulation Coverage         ;      58.66 % ;
; Total Number of Transitions ; 1052         ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
+-----------------------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------+---------------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                                 ; Default Value ;
+--------------------------------------------------------------------------------------------+---------------------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                              ; Timing        ;
; Start time                                                                                 ; 0 ns                                                    ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                                     ;               ;
; Vector input source                                                                        ; E:/thietkeluanliso/NEW/thuchanh/LAB3/ALU/Waveform14.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                      ; On            ;
; Check outputs                                                                              ; Off                                                     ; Off           ;
; Report simulation coverage                                                                 ; On                                                      ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                      ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                      ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                      ; On            ;
; Detect setup and hold time violations                                                      ; Off                                                     ; Off           ;
; Detect glitches                                                                            ; Off                                                     ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                                     ; Off           ;
; Generate Signal Activity File                                                              ; Off                                                     ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                                     ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                                     ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                      ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                              ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                                     ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                                     ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                                    ; Auto          ;
+--------------------------------------------------------------------------------------------+---------------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      58.66 % ;
; Total nodes checked                                 ; 358          ;
; Total output ports checked                          ; 358          ;
; Total output ports with complete 1/0-value coverage ; 210          ;
; Total output ports with no 1/0-value coverage       ; 142          ;
; Total output ports with no 1-value coverage         ; 148          ;
; Total output ports with no 0-value coverage         ; 142          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+----------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                    ;
+----------------------------------------------+----------------------------------------------+------------------+
; Node Name                                    ; Output Port Name                             ; Output Port Type ;
+----------------------------------------------+----------------------------------------------+------------------+
; |ALU|OVERFLOW                                ; |ALU|OVERFLOW                                ; pin_out          ;
; |ALU|OPCODE[2]                               ; |ALU|OPCODE[2]                               ; out              ;
; |ALU|OPCODE[1]                               ; |ALU|OPCODE[1]                               ; out              ;
; |ALU|OPCODE[0]                               ; |ALU|OPCODE[0]                               ; out              ;
; |ALU|O[15]                                   ; |ALU|O[15]                                   ; pin_out          ;
; |ALU|O[14]                                   ; |ALU|O[14]                                   ; pin_out          ;
; |ALU|O[13]                                   ; |ALU|O[13]                                   ; pin_out          ;
; |ALU|O[12]                                   ; |ALU|O[12]                                   ; pin_out          ;
; |ALU|O[11]                                   ; |ALU|O[11]                                   ; pin_out          ;
; |ALU|O[10]                                   ; |ALU|O[10]                                   ; pin_out          ;
; |ALU|O[9]                                    ; |ALU|O[9]                                    ; pin_out          ;
; |ALU|O[8]                                    ; |ALU|O[8]                                    ; pin_out          ;
; |ALU|O[7]                                    ; |ALU|O[7]                                    ; pin_out          ;
; |ALU|O[6]                                    ; |ALU|O[6]                                    ; pin_out          ;
; |ALU|O[5]                                    ; |ALU|O[5]                                    ; pin_out          ;
; |ALU|O[4]                                    ; |ALU|O[4]                                    ; pin_out          ;
; |ALU|O[3]                                    ; |ALU|O[3]                                    ; pin_out          ;
; |ALU|O[2]                                    ; |ALU|O[2]                                    ; pin_out          ;
; |ALU|O[1]                                    ; |ALU|O[1]                                    ; pin_out          ;
; |ALU|O[0]                                    ; |ALU|O[0]                                    ; pin_out          ;
; |ALU|LU:inst1|LE:inst15|inst6                ; |ALU|LU:inst1|LE:inst15|inst6                ; out0             ;
; |ALU|LU:inst1|LE:inst15|inst9                ; |ALU|LU:inst1|LE:inst15|inst9                ; out0             ;
; |ALU|LU:inst1|LE:inst15|inst10               ; |ALU|LU:inst1|LE:inst15|inst10               ; out0             ;
; |ALU|LU:inst1|LE:inst14|inst6                ; |ALU|LU:inst1|LE:inst14|inst6                ; out0             ;
; |ALU|LU:inst1|LE:inst14|inst9                ; |ALU|LU:inst1|LE:inst14|inst9                ; out0             ;
; |ALU|LU:inst1|LE:inst14|inst10               ; |ALU|LU:inst1|LE:inst14|inst10               ; out0             ;
; |ALU|LU:inst1|LE:inst13|inst8                ; |ALU|LU:inst1|LE:inst13|inst8                ; out0             ;
; |ALU|LU:inst1|LE:inst13|inst10               ; |ALU|LU:inst1|LE:inst13|inst10               ; out0             ;
; |ALU|LU:inst1|LE:inst12|inst                 ; |ALU|LU:inst1|LE:inst12|inst                 ; out0             ;
; |ALU|LU:inst1|LE:inst12|inst6                ; |ALU|LU:inst1|LE:inst12|inst6                ; out0             ;
; |ALU|LU:inst1|LE:inst12|inst10               ; |ALU|LU:inst1|LE:inst12|inst10               ; out0             ;
; |ALU|LU:inst1|LE:inst11|inst8                ; |ALU|LU:inst1|LE:inst11|inst8                ; out0             ;
; |ALU|LU:inst1|LE:inst11|inst10               ; |ALU|LU:inst1|LE:inst11|inst10               ; out0             ;
; |ALU|LU:inst1|LE:inst10|inst8                ; |ALU|LU:inst1|LE:inst10|inst8                ; out0             ;
; |ALU|LU:inst1|LE:inst10|inst10               ; |ALU|LU:inst1|LE:inst10|inst10               ; out0             ;
; |ALU|LU:inst1|LE:inst9|inst8                 ; |ALU|LU:inst1|LE:inst9|inst8                 ; out0             ;
; |ALU|LU:inst1|LE:inst9|inst10                ; |ALU|LU:inst1|LE:inst9|inst10                ; out0             ;
; |ALU|LU:inst1|LE:inst8|inst8                 ; |ALU|LU:inst1|LE:inst8|inst8                 ; out0             ;
; |ALU|LU:inst1|LE:inst8|inst10                ; |ALU|LU:inst1|LE:inst8|inst10                ; out0             ;
; |ALU|LU:inst1|LE:inst7|inst8                 ; |ALU|LU:inst1|LE:inst7|inst8                 ; out0             ;
; |ALU|LU:inst1|LE:inst7|inst10                ; |ALU|LU:inst1|LE:inst7|inst10                ; out0             ;
; |ALU|LU:inst1|LE:inst6|inst8                 ; |ALU|LU:inst1|LE:inst6|inst8                 ; out0             ;
; |ALU|LU:inst1|LE:inst6|inst10                ; |ALU|LU:inst1|LE:inst6|inst10                ; out0             ;
; |ALU|LU:inst1|LE:inst5|inst8                 ; |ALU|LU:inst1|LE:inst5|inst8                 ; out0             ;
; |ALU|LU:inst1|LE:inst5|inst10                ; |ALU|LU:inst1|LE:inst5|inst10                ; out0             ;
; |ALU|LU:inst1|LE:inst4|inst8                 ; |ALU|LU:inst1|LE:inst4|inst8                 ; out0             ;
; |ALU|LU:inst1|LE:inst4|inst10                ; |ALU|LU:inst1|LE:inst4|inst10                ; out0             ;
; |ALU|LU:inst1|LE:inst3|inst8                 ; |ALU|LU:inst1|LE:inst3|inst8                 ; out0             ;
; |ALU|LU:inst1|LE:inst3|inst10                ; |ALU|LU:inst1|LE:inst3|inst10                ; out0             ;
; |ALU|LU:inst1|LE:inst2|inst8                 ; |ALU|LU:inst1|LE:inst2|inst8                 ; out0             ;
; |ALU|LU:inst1|LE:inst2|inst10                ; |ALU|LU:inst1|LE:inst2|inst10                ; out0             ;
; |ALU|LU:inst1|LE:inst1|inst8                 ; |ALU|LU:inst1|LE:inst1|inst8                 ; out0             ;
; |ALU|LU:inst1|LE:inst1|inst10                ; |ALU|LU:inst1|LE:inst1|inst10                ; out0             ;
; |ALU|LU:inst1|LE:inst|inst8                  ; |ALU|LU:inst1|LE:inst|inst8                  ; out0             ;
; |ALU|LU:inst1|LE:inst|inst10                 ; |ALU|LU:inst1|LE:inst|inst10                 ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst|inst2   ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst|inst2   ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst|inst1   ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst|inst1   ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst|in1st   ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst|in1st   ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst1|inst2  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst1|inst2  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst1|inst1  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst1|inst1  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst1|in1st  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst1|in1st  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst2|inst2  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst2|inst2  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst2|inst1  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst2|inst1  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst2|in1st  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst2|in1st  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst3|inst2  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst3|inst2  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst3|inst1  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst3|inst1  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst3|in1st  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst3|in1st  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst4|inst2  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst4|inst2  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst4|inst1  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst4|inst1  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst4|in1st  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst4|in1st  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst5|inst2  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst5|inst2  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst5|inst1  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst5|inst1  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst5|in1st  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst5|in1st  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst6|inst2  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst6|inst2  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst6|inst1  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst6|inst1  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst6|in1st  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst6|in1st  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst7|inst2  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst7|inst2  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst7|inst1  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst7|inst1  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst7|in1st  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst7|in1st  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst8|inst2  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst8|inst2  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst8|inst1  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst8|inst1  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst8|in1st  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst8|in1st  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst9|inst2  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst9|inst2  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst9|inst1  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst9|inst1  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst9|in1st  ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst9|in1st  ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst10|inst2 ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst10|inst2 ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst10|inst1 ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst10|inst1 ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst10|in1st ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst10|in1st ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst11|inst2 ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst11|inst2 ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst11|inst1 ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst11|inst1 ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst11|in1st ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst11|in1st ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst12|inst2 ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst12|inst2 ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst12|inst1 ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst12|inst1 ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst12|in1st ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst12|in1st ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst13|inst2 ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst13|inst2 ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst13|inst1 ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst13|inst1 ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst13|in1st ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst13|in1st ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst14|inst2 ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst14|inst2 ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst14|inst1 ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst14|inst1 ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst14|in1st ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst14|in1st ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst15|inst2 ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst15|inst2 ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst15|inst1 ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst15|inst1 ; out0             ;
; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst15|in1st ; |ALU|MUX2TO116BIT:inst3|MUX2TO1:inst15|in1st ; out0             ;
; |ALU|AU:inst|in1st                           ; |ALU|AU:inst|in1st                           ; out0             ;
; |ALU|AU:inst|inst32                          ; |ALU|AU:inst|inst32                          ; out0             ;
; |ALU|AU:inst|AE:inst30|in1st                 ; |ALU|AU:inst|AE:inst30|in1st                 ; out0             ;
; |ALU|AU:inst|AE:inst30|inst                  ; |ALU|AU:inst|AE:inst30|inst                  ; out0             ;
; |ALU|AU:inst|AE:inst30|inst2                 ; |ALU|AU:inst|AE:inst30|inst2                 ; out0             ;
; |ALU|AU:inst|AE:inst28|in1st                 ; |ALU|AU:inst|AE:inst28|in1st                 ; out0             ;
; |ALU|AU:inst|AE:inst28|inst                  ; |ALU|AU:inst|AE:inst28|inst                  ; out0             ;
; |ALU|AU:inst|AE:inst28|inst2                 ; |ALU|AU:inst|AE:inst28|inst2                 ; out0             ;
; |ALU|AU:inst|AE:inst26|in1st                 ; |ALU|AU:inst|AE:inst26|in1st                 ; out0             ;
; |ALU|AU:inst|AE:inst26|inst                  ; |ALU|AU:inst|AE:inst26|inst                  ; out0             ;
; |ALU|AU:inst|AE:inst26|inst2                 ; |ALU|AU:inst|AE:inst26|inst2                 ; out0             ;
; |ALU|AU:inst|AE:inst24|in1st                 ; |ALU|AU:inst|AE:inst24|in1st                 ; out0             ;
; |ALU|AU:inst|AE:inst24|inst                  ; |ALU|AU:inst|AE:inst24|inst                  ; out0             ;
; |ALU|AU:inst|AE:inst24|inst2                 ; |ALU|AU:inst|AE:inst24|inst2                 ; out0             ;
; |ALU|AU:inst|AE:inst22|in1st                 ; |ALU|AU:inst|AE:inst22|in1st                 ; out0             ;
; |ALU|AU:inst|AE:inst22|inst                  ; |ALU|AU:inst|AE:inst22|inst                  ; out0             ;
; |ALU|AU:inst|AE:inst22|inst2                 ; |ALU|AU:inst|AE:inst22|inst2                 ; out0             ;
; |ALU|AU:inst|AE:inst20|in1st                 ; |ALU|AU:inst|AE:inst20|in1st                 ; out0             ;
; |ALU|AU:inst|AE:inst20|inst                  ; |ALU|AU:inst|AE:inst20|inst                  ; out0             ;
; |ALU|AU:inst|AE:inst20|inst2                 ; |ALU|AU:inst|AE:inst20|inst2                 ; out0             ;
; |ALU|AU:inst|AE:inst18|in1st                 ; |ALU|AU:inst|AE:inst18|in1st                 ; out0             ;
; |ALU|AU:inst|AE:inst18|inst                  ; |ALU|AU:inst|AE:inst18|inst                  ; out0             ;
; |ALU|AU:inst|AE:inst18|inst2                 ; |ALU|AU:inst|AE:inst18|inst2                 ; out0             ;
; |ALU|AU:inst|AE:inst16|in1st                 ; |ALU|AU:inst|AE:inst16|in1st                 ; out0             ;
; |ALU|AU:inst|AE:inst16|inst                  ; |ALU|AU:inst|AE:inst16|inst                  ; out0             ;
; |ALU|AU:inst|AE:inst16|inst2                 ; |ALU|AU:inst|AE:inst16|inst2                 ; out0             ;
; |ALU|AU:inst|AE:inst14|in1st                 ; |ALU|AU:inst|AE:inst14|in1st                 ; out0             ;
; |ALU|AU:inst|AE:inst14|inst                  ; |ALU|AU:inst|AE:inst14|inst                  ; out0             ;
; |ALU|AU:inst|AE:inst14|inst2                 ; |ALU|AU:inst|AE:inst14|inst2                 ; out0             ;
; |ALU|AU:inst|AE:inst12|in1st                 ; |ALU|AU:inst|AE:inst12|in1st                 ; out0             ;
; |ALU|AU:inst|AE:inst12|inst                  ; |ALU|AU:inst|AE:inst12|inst                  ; out0             ;
; |ALU|AU:inst|AE:inst12|inst2                 ; |ALU|AU:inst|AE:inst12|inst2                 ; out0             ;
; |ALU|AU:inst|AE:inst10|in1st                 ; |ALU|AU:inst|AE:inst10|in1st                 ; out0             ;
; |ALU|AU:inst|AE:inst10|inst                  ; |ALU|AU:inst|AE:inst10|inst                  ; out0             ;
; |ALU|AU:inst|AE:inst10|inst2                 ; |ALU|AU:inst|AE:inst10|inst2                 ; out0             ;
; |ALU|AU:inst|AE:inst8|in1st                  ; |ALU|AU:inst|AE:inst8|in1st                  ; out0             ;
; |ALU|AU:inst|AE:inst8|inst                   ; |ALU|AU:inst|AE:inst8|inst                   ; out0             ;
; |ALU|AU:inst|AE:inst8|inst2                  ; |ALU|AU:inst|AE:inst8|inst2                  ; out0             ;
; |ALU|AU:inst|AE:inst6|in1st                  ; |ALU|AU:inst|AE:inst6|in1st                  ; out0             ;
; |ALU|AU:inst|AE:inst6|inst2                  ; |ALU|AU:inst|AE:inst6|inst2                  ; out0             ;
; |ALU|AU:inst|AE:inst6|inst4                  ; |ALU|AU:inst|AE:inst6|inst4                  ; out0             ;
; |ALU|AU:inst|AE:inst4|in1st                  ; |ALU|AU:inst|AE:inst4|in1st                  ; out0             ;
; |ALU|AU:inst|AE:inst4|inst                   ; |ALU|AU:inst|AE:inst4|inst                   ; out0             ;
; |ALU|AU:inst|AE:inst4|inst2                  ; |ALU|AU:inst|AE:inst4|inst2                  ; out0             ;
; |ALU|AU:inst|AE:inst2|in1st                  ; |ALU|AU:inst|AE:inst2|in1st                  ; out0             ;
; |ALU|AU:inst|AE:inst2|inst2                  ; |ALU|AU:inst|AE:inst2|inst2                  ; out0             ;
; |ALU|AU:inst|AE:inst2|inst4                  ; |ALU|AU:inst|AE:inst2|inst4                  ; out0             ;
; |ALU|AU:inst|AE:inst1|in1st                  ; |ALU|AU:inst|AE:inst1|in1st                  ; out0             ;
; |ALU|AU:inst|AE:inst1|inst2                  ; |ALU|AU:inst|AE:inst1|inst2                  ; out0             ;
; |ALU|AU:inst|AE:inst1|inst4                  ; |ALU|AU:inst|AE:inst1|inst4                  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst|ins1t1              ; |ALU|AU:inst|FA1BIT:inst|ins1t1              ; out0             ;
; |ALU|AU:inst|FA1BIT:inst|inst4               ; |ALU|AU:inst|FA1BIT:inst|inst4               ; out0             ;
; |ALU|AU:inst|FA1BIT:inst|inst2               ; |ALU|AU:inst|FA1BIT:inst|inst2               ; out0             ;
; |ALU|AU:inst|FA1BIT:inst3|inst1              ; |ALU|AU:inst|FA1BIT:inst3|inst1              ; out0             ;
; |ALU|AU:inst|FA1BIT:inst3|ins1t1             ; |ALU|AU:inst|FA1BIT:inst3|ins1t1             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst5|inst1              ; |ALU|AU:inst|FA1BIT:inst5|inst1              ; out0             ;
; |ALU|AU:inst|FA1BIT:inst7|inst1              ; |ALU|AU:inst|FA1BIT:inst7|inst1              ; out0             ;
; |ALU|AU:inst|FA1BIT:inst7|inst4              ; |ALU|AU:inst|FA1BIT:inst7|inst4              ; out0             ;
; |ALU|AU:inst|FA1BIT:inst7|inst3              ; |ALU|AU:inst|FA1BIT:inst7|inst3              ; out0             ;
; |ALU|AU:inst|FA1BIT:inst9|inst1              ; |ALU|AU:inst|FA1BIT:inst9|inst1              ; out0             ;
; |ALU|AU:inst|FA1BIT:inst9|ins1t1             ; |ALU|AU:inst|FA1BIT:inst9|ins1t1             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst9|inst4              ; |ALU|AU:inst|FA1BIT:inst9|inst4              ; out0             ;
; |ALU|AU:inst|FA1BIT:inst9|inst2              ; |ALU|AU:inst|FA1BIT:inst9|inst2              ; out0             ;
; |ALU|AU:inst|FA1BIT:inst11|inst1             ; |ALU|AU:inst|FA1BIT:inst11|inst1             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst11|ins1t1            ; |ALU|AU:inst|FA1BIT:inst11|ins1t1            ; out0             ;
; |ALU|AU:inst|FA1BIT:inst11|inst4             ; |ALU|AU:inst|FA1BIT:inst11|inst4             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst11|inst2             ; |ALU|AU:inst|FA1BIT:inst11|inst2             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst13|inst1             ; |ALU|AU:inst|FA1BIT:inst13|inst1             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst13|ins1t1            ; |ALU|AU:inst|FA1BIT:inst13|ins1t1            ; out0             ;
; |ALU|AU:inst|FA1BIT:inst13|inst4             ; |ALU|AU:inst|FA1BIT:inst13|inst4             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst13|inst2             ; |ALU|AU:inst|FA1BIT:inst13|inst2             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst15|inst1             ; |ALU|AU:inst|FA1BIT:inst15|inst1             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst15|ins1t1            ; |ALU|AU:inst|FA1BIT:inst15|ins1t1            ; out0             ;
; |ALU|AU:inst|FA1BIT:inst15|inst4             ; |ALU|AU:inst|FA1BIT:inst15|inst4             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst15|inst2             ; |ALU|AU:inst|FA1BIT:inst15|inst2             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst17|inst1             ; |ALU|AU:inst|FA1BIT:inst17|inst1             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst17|ins1t1            ; |ALU|AU:inst|FA1BIT:inst17|ins1t1            ; out0             ;
; |ALU|AU:inst|FA1BIT:inst17|inst4             ; |ALU|AU:inst|FA1BIT:inst17|inst4             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst17|inst2             ; |ALU|AU:inst|FA1BIT:inst17|inst2             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst19|inst1             ; |ALU|AU:inst|FA1BIT:inst19|inst1             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst19|ins1t1            ; |ALU|AU:inst|FA1BIT:inst19|ins1t1            ; out0             ;
; |ALU|AU:inst|FA1BIT:inst19|inst4             ; |ALU|AU:inst|FA1BIT:inst19|inst4             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst19|inst2             ; |ALU|AU:inst|FA1BIT:inst19|inst2             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst21|inst1             ; |ALU|AU:inst|FA1BIT:inst21|inst1             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst21|ins1t1            ; |ALU|AU:inst|FA1BIT:inst21|ins1t1            ; out0             ;
; |ALU|AU:inst|FA1BIT:inst21|inst4             ; |ALU|AU:inst|FA1BIT:inst21|inst4             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst21|inst2             ; |ALU|AU:inst|FA1BIT:inst21|inst2             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst23|inst1             ; |ALU|AU:inst|FA1BIT:inst23|inst1             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst23|ins1t1            ; |ALU|AU:inst|FA1BIT:inst23|ins1t1            ; out0             ;
; |ALU|AU:inst|FA1BIT:inst23|inst4             ; |ALU|AU:inst|FA1BIT:inst23|inst4             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst23|inst2             ; |ALU|AU:inst|FA1BIT:inst23|inst2             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst25|inst1             ; |ALU|AU:inst|FA1BIT:inst25|inst1             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst25|ins1t1            ; |ALU|AU:inst|FA1BIT:inst25|ins1t1            ; out0             ;
; |ALU|AU:inst|FA1BIT:inst25|inst4             ; |ALU|AU:inst|FA1BIT:inst25|inst4             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst25|inst2             ; |ALU|AU:inst|FA1BIT:inst25|inst2             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst27|inst1             ; |ALU|AU:inst|FA1BIT:inst27|inst1             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst27|ins1t1            ; |ALU|AU:inst|FA1BIT:inst27|ins1t1            ; out0             ;
; |ALU|AU:inst|FA1BIT:inst27|inst4             ; |ALU|AU:inst|FA1BIT:inst27|inst4             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst27|inst2             ; |ALU|AU:inst|FA1BIT:inst27|inst2             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst29|inst1             ; |ALU|AU:inst|FA1BIT:inst29|inst1             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst29|ins1t1            ; |ALU|AU:inst|FA1BIT:inst29|ins1t1            ; out0             ;
; |ALU|AU:inst|FA1BIT:inst29|inst4             ; |ALU|AU:inst|FA1BIT:inst29|inst4             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst29|inst2             ; |ALU|AU:inst|FA1BIT:inst29|inst2             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst31|inst1             ; |ALU|AU:inst|FA1BIT:inst31|inst1             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst31|ins1t1            ; |ALU|AU:inst|FA1BIT:inst31|ins1t1            ; out0             ;
; |ALU|AU:inst|FA1BIT:inst31|inst4             ; |ALU|AU:inst|FA1BIT:inst31|inst4             ; out0             ;
; |ALU|AU:inst|FA1BIT:inst31|inst2             ; |ALU|AU:inst|FA1BIT:inst31|inst2             ; out0             ;
+----------------------------------------------+----------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                               ;
+----------------------------------+----------------------------------+------------------+
; Node Name                        ; Output Port Name                 ; Output Port Type ;
+----------------------------------+----------------------------------+------------------+
; |ALU|A[15]                       ; |ALU|A[15]                       ; out              ;
; |ALU|A[14]                       ; |ALU|A[14]                       ; out              ;
; |ALU|A[13]                       ; |ALU|A[13]                       ; out              ;
; |ALU|A[12]                       ; |ALU|A[12]                       ; out              ;
; |ALU|A[11]                       ; |ALU|A[11]                       ; out              ;
; |ALU|A[10]                       ; |ALU|A[10]                       ; out              ;
; |ALU|A[9]                        ; |ALU|A[9]                        ; out              ;
; |ALU|A[8]                        ; |ALU|A[8]                        ; out              ;
; |ALU|A[7]                        ; |ALU|A[7]                        ; out              ;
; |ALU|A[6]                        ; |ALU|A[6]                        ; out              ;
; |ALU|A[5]                        ; |ALU|A[5]                        ; out              ;
; |ALU|A[4]                        ; |ALU|A[4]                        ; out              ;
; |ALU|A[3]                        ; |ALU|A[3]                        ; out              ;
; |ALU|A[2]                        ; |ALU|A[2]                        ; out              ;
; |ALU|A[1]                        ; |ALU|A[1]                        ; out              ;
; |ALU|A[0]                        ; |ALU|A[0]                        ; out              ;
; |ALU|B[15]                       ; |ALU|B[15]                       ; out              ;
; |ALU|B[14]                       ; |ALU|B[14]                       ; out              ;
; |ALU|B[13]                       ; |ALU|B[13]                       ; out              ;
; |ALU|B[12]                       ; |ALU|B[12]                       ; out              ;
; |ALU|B[11]                       ; |ALU|B[11]                       ; out              ;
; |ALU|B[10]                       ; |ALU|B[10]                       ; out              ;
; |ALU|B[9]                        ; |ALU|B[9]                        ; out              ;
; |ALU|B[8]                        ; |ALU|B[8]                        ; out              ;
; |ALU|B[7]                        ; |ALU|B[7]                        ; out              ;
; |ALU|B[6]                        ; |ALU|B[6]                        ; out              ;
; |ALU|B[5]                        ; |ALU|B[5]                        ; out              ;
; |ALU|B[4]                        ; |ALU|B[4]                        ; out              ;
; |ALU|B[3]                        ; |ALU|B[3]                        ; out              ;
; |ALU|B[2]                        ; |ALU|B[2]                        ; out              ;
; |ALU|B[1]                        ; |ALU|B[1]                        ; out              ;
; |ALU|B[0]                        ; |ALU|B[0]                        ; out              ;
; |ALU|LU:inst1|LE:inst15|inst     ; |ALU|LU:inst1|LE:inst15|inst     ; out0             ;
; |ALU|LU:inst1|LE:inst15|inst7    ; |ALU|LU:inst1|LE:inst15|inst7    ; out0             ;
; |ALU|LU:inst1|LE:inst15|inst8    ; |ALU|LU:inst1|LE:inst15|inst8    ; out0             ;
; |ALU|LU:inst1|LE:inst14|inst     ; |ALU|LU:inst1|LE:inst14|inst     ; out0             ;
; |ALU|LU:inst1|LE:inst14|inst7    ; |ALU|LU:inst1|LE:inst14|inst7    ; out0             ;
; |ALU|LU:inst1|LE:inst14|inst8    ; |ALU|LU:inst1|LE:inst14|inst8    ; out0             ;
; |ALU|LU:inst1|LE:inst13|inst     ; |ALU|LU:inst1|LE:inst13|inst     ; out0             ;
; |ALU|LU:inst1|LE:inst13|inst7    ; |ALU|LU:inst1|LE:inst13|inst7    ; out0             ;
; |ALU|LU:inst1|LE:inst13|inst6    ; |ALU|LU:inst1|LE:inst13|inst6    ; out0             ;
; |ALU|LU:inst1|LE:inst13|inst9    ; |ALU|LU:inst1|LE:inst13|inst9    ; out0             ;
; |ALU|LU:inst1|LE:inst12|inst7    ; |ALU|LU:inst1|LE:inst12|inst7    ; out0             ;
; |ALU|LU:inst1|LE:inst12|inst9    ; |ALU|LU:inst1|LE:inst12|inst9    ; out0             ;
; |ALU|LU:inst1|LE:inst12|inst8    ; |ALU|LU:inst1|LE:inst12|inst8    ; out0             ;
; |ALU|LU:inst1|LE:inst11|inst     ; |ALU|LU:inst1|LE:inst11|inst     ; out0             ;
; |ALU|LU:inst1|LE:inst11|inst7    ; |ALU|LU:inst1|LE:inst11|inst7    ; out0             ;
; |ALU|LU:inst1|LE:inst11|inst6    ; |ALU|LU:inst1|LE:inst11|inst6    ; out0             ;
; |ALU|LU:inst1|LE:inst11|inst9    ; |ALU|LU:inst1|LE:inst11|inst9    ; out0             ;
; |ALU|LU:inst1|LE:inst10|inst     ; |ALU|LU:inst1|LE:inst10|inst     ; out0             ;
; |ALU|LU:inst1|LE:inst10|inst7    ; |ALU|LU:inst1|LE:inst10|inst7    ; out0             ;
; |ALU|LU:inst1|LE:inst10|inst6    ; |ALU|LU:inst1|LE:inst10|inst6    ; out0             ;
; |ALU|LU:inst1|LE:inst10|inst9    ; |ALU|LU:inst1|LE:inst10|inst9    ; out0             ;
; |ALU|LU:inst1|LE:inst9|inst      ; |ALU|LU:inst1|LE:inst9|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst9|inst7     ; |ALU|LU:inst1|LE:inst9|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst9|inst6     ; |ALU|LU:inst1|LE:inst9|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst9|inst9     ; |ALU|LU:inst1|LE:inst9|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst8|inst      ; |ALU|LU:inst1|LE:inst8|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst8|inst7     ; |ALU|LU:inst1|LE:inst8|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst8|inst6     ; |ALU|LU:inst1|LE:inst8|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst8|inst9     ; |ALU|LU:inst1|LE:inst8|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst7|inst      ; |ALU|LU:inst1|LE:inst7|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst7|inst7     ; |ALU|LU:inst1|LE:inst7|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst7|inst6     ; |ALU|LU:inst1|LE:inst7|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst7|inst9     ; |ALU|LU:inst1|LE:inst7|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst6|inst      ; |ALU|LU:inst1|LE:inst6|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst6|inst7     ; |ALU|LU:inst1|LE:inst6|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst6|inst6     ; |ALU|LU:inst1|LE:inst6|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst6|inst9     ; |ALU|LU:inst1|LE:inst6|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst5|inst      ; |ALU|LU:inst1|LE:inst5|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst5|inst7     ; |ALU|LU:inst1|LE:inst5|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst5|inst6     ; |ALU|LU:inst1|LE:inst5|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst5|inst9     ; |ALU|LU:inst1|LE:inst5|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst4|inst      ; |ALU|LU:inst1|LE:inst4|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst4|inst7     ; |ALU|LU:inst1|LE:inst4|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst4|inst6     ; |ALU|LU:inst1|LE:inst4|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst4|inst9     ; |ALU|LU:inst1|LE:inst4|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst3|inst      ; |ALU|LU:inst1|LE:inst3|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst3|inst7     ; |ALU|LU:inst1|LE:inst3|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst3|inst6     ; |ALU|LU:inst1|LE:inst3|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst3|inst9     ; |ALU|LU:inst1|LE:inst3|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst2|inst      ; |ALU|LU:inst1|LE:inst2|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst2|inst7     ; |ALU|LU:inst1|LE:inst2|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst2|inst6     ; |ALU|LU:inst1|LE:inst2|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst2|inst9     ; |ALU|LU:inst1|LE:inst2|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst1|inst      ; |ALU|LU:inst1|LE:inst1|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst1|inst7     ; |ALU|LU:inst1|LE:inst1|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst1|inst6     ; |ALU|LU:inst1|LE:inst1|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst1|inst9     ; |ALU|LU:inst1|LE:inst1|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst|inst       ; |ALU|LU:inst1|LE:inst|inst       ; out0             ;
; |ALU|LU:inst1|LE:inst|inst7      ; |ALU|LU:inst1|LE:inst|inst7      ; out0             ;
; |ALU|LU:inst1|LE:inst|inst6      ; |ALU|LU:inst1|LE:inst|inst6      ; out0             ;
; |ALU|LU:inst1|LE:inst|inst9      ; |ALU|LU:inst1|LE:inst|inst9      ; out0             ;
; |ALU|AU:inst|AE:inst30|inst4     ; |ALU|AU:inst|AE:inst30|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst28|inst4     ; |ALU|AU:inst|AE:inst28|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst26|inst4     ; |ALU|AU:inst|AE:inst26|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst24|inst4     ; |ALU|AU:inst|AE:inst24|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst22|inst4     ; |ALU|AU:inst|AE:inst22|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst20|inst4     ; |ALU|AU:inst|AE:inst20|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst18|inst4     ; |ALU|AU:inst|AE:inst18|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst16|inst4     ; |ALU|AU:inst|AE:inst16|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst14|inst4     ; |ALU|AU:inst|AE:inst14|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst12|inst4     ; |ALU|AU:inst|AE:inst12|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst10|inst4     ; |ALU|AU:inst|AE:inst10|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst8|inst4      ; |ALU|AU:inst|AE:inst8|inst4      ; out0             ;
; |ALU|AU:inst|AE:inst6|inst       ; |ALU|AU:inst|AE:inst6|inst       ; out0             ;
; |ALU|AU:inst|AE:inst4|inst4      ; |ALU|AU:inst|AE:inst4|inst4      ; out0             ;
; |ALU|AU:inst|AE:inst2|inst       ; |ALU|AU:inst|AE:inst2|inst       ; out0             ;
; |ALU|AU:inst|AE:inst1|inst       ; |ALU|AU:inst|AE:inst1|inst       ; out0             ;
; |ALU|AU:inst|FA1BIT:inst|inst1   ; |ALU|AU:inst|FA1BIT:inst|inst1   ; out0             ;
; |ALU|AU:inst|FA1BIT:inst|inst3   ; |ALU|AU:inst|FA1BIT:inst|inst3   ; out0             ;
; |ALU|AU:inst|FA1BIT:inst|inst    ; |ALU|AU:inst|FA1BIT:inst|inst    ; out0             ;
; |ALU|AU:inst|FA1BIT:inst3|inst4  ; |ALU|AU:inst|FA1BIT:inst3|inst4  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst3|inst2  ; |ALU|AU:inst|FA1BIT:inst3|inst2  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst3|inst3  ; |ALU|AU:inst|FA1BIT:inst3|inst3  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst3|inst   ; |ALU|AU:inst|FA1BIT:inst3|inst   ; out0             ;
; |ALU|AU:inst|FA1BIT:inst5|ins1t1 ; |ALU|AU:inst|FA1BIT:inst5|ins1t1 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst5|inst4  ; |ALU|AU:inst|FA1BIT:inst5|inst4  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst5|inst2  ; |ALU|AU:inst|FA1BIT:inst5|inst2  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst5|inst3  ; |ALU|AU:inst|FA1BIT:inst5|inst3  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst5|inst   ; |ALU|AU:inst|FA1BIT:inst5|inst   ; out0             ;
; |ALU|AU:inst|FA1BIT:inst7|ins1t1 ; |ALU|AU:inst|FA1BIT:inst7|ins1t1 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst7|inst2  ; |ALU|AU:inst|FA1BIT:inst7|inst2  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst7|inst   ; |ALU|AU:inst|FA1BIT:inst7|inst   ; out0             ;
; |ALU|AU:inst|FA1BIT:inst9|inst3  ; |ALU|AU:inst|FA1BIT:inst9|inst3  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst9|inst   ; |ALU|AU:inst|FA1BIT:inst9|inst   ; out0             ;
; |ALU|AU:inst|FA1BIT:inst11|inst3 ; |ALU|AU:inst|FA1BIT:inst11|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst11|inst  ; |ALU|AU:inst|FA1BIT:inst11|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst13|inst3 ; |ALU|AU:inst|FA1BIT:inst13|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst13|inst  ; |ALU|AU:inst|FA1BIT:inst13|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst15|inst3 ; |ALU|AU:inst|FA1BIT:inst15|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst15|inst  ; |ALU|AU:inst|FA1BIT:inst15|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst17|inst3 ; |ALU|AU:inst|FA1BIT:inst17|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst17|inst  ; |ALU|AU:inst|FA1BIT:inst17|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst19|inst3 ; |ALU|AU:inst|FA1BIT:inst19|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst19|inst  ; |ALU|AU:inst|FA1BIT:inst19|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst21|inst3 ; |ALU|AU:inst|FA1BIT:inst21|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst21|inst  ; |ALU|AU:inst|FA1BIT:inst21|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst23|inst3 ; |ALU|AU:inst|FA1BIT:inst23|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst23|inst  ; |ALU|AU:inst|FA1BIT:inst23|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst25|inst3 ; |ALU|AU:inst|FA1BIT:inst25|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst25|inst  ; |ALU|AU:inst|FA1BIT:inst25|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst27|inst3 ; |ALU|AU:inst|FA1BIT:inst27|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst27|inst  ; |ALU|AU:inst|FA1BIT:inst27|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst29|inst3 ; |ALU|AU:inst|FA1BIT:inst29|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst29|inst  ; |ALU|AU:inst|FA1BIT:inst29|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst31|inst3 ; |ALU|AU:inst|FA1BIT:inst31|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst31|inst  ; |ALU|AU:inst|FA1BIT:inst31|inst  ; out0             ;
+----------------------------------+----------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                               ;
+----------------------------------+----------------------------------+------------------+
; Node Name                        ; Output Port Name                 ; Output Port Type ;
+----------------------------------+----------------------------------+------------------+
; |ALU|A[15]                       ; |ALU|A[15]                       ; out              ;
; |ALU|A[14]                       ; |ALU|A[14]                       ; out              ;
; |ALU|A[13]                       ; |ALU|A[13]                       ; out              ;
; |ALU|A[12]                       ; |ALU|A[12]                       ; out              ;
; |ALU|A[11]                       ; |ALU|A[11]                       ; out              ;
; |ALU|A[10]                       ; |ALU|A[10]                       ; out              ;
; |ALU|A[9]                        ; |ALU|A[9]                        ; out              ;
; |ALU|A[8]                        ; |ALU|A[8]                        ; out              ;
; |ALU|A[7]                        ; |ALU|A[7]                        ; out              ;
; |ALU|A[6]                        ; |ALU|A[6]                        ; out              ;
; |ALU|A[5]                        ; |ALU|A[5]                        ; out              ;
; |ALU|A[4]                        ; |ALU|A[4]                        ; out              ;
; |ALU|A[2]                        ; |ALU|A[2]                        ; out              ;
; |ALU|A[1]                        ; |ALU|A[1]                        ; out              ;
; |ALU|A[0]                        ; |ALU|A[0]                        ; out              ;
; |ALU|B[15]                       ; |ALU|B[15]                       ; out              ;
; |ALU|B[14]                       ; |ALU|B[14]                       ; out              ;
; |ALU|B[13]                       ; |ALU|B[13]                       ; out              ;
; |ALU|B[12]                       ; |ALU|B[12]                       ; out              ;
; |ALU|B[11]                       ; |ALU|B[11]                       ; out              ;
; |ALU|B[10]                       ; |ALU|B[10]                       ; out              ;
; |ALU|B[9]                        ; |ALU|B[9]                        ; out              ;
; |ALU|B[8]                        ; |ALU|B[8]                        ; out              ;
; |ALU|B[7]                        ; |ALU|B[7]                        ; out              ;
; |ALU|B[6]                        ; |ALU|B[6]                        ; out              ;
; |ALU|B[5]                        ; |ALU|B[5]                        ; out              ;
; |ALU|B[4]                        ; |ALU|B[4]                        ; out              ;
; |ALU|B[2]                        ; |ALU|B[2]                        ; out              ;
; |ALU|LU:inst1|LE:inst15|inst     ; |ALU|LU:inst1|LE:inst15|inst     ; out0             ;
; |ALU|LU:inst1|LE:inst15|inst7    ; |ALU|LU:inst1|LE:inst15|inst7    ; out0             ;
; |ALU|LU:inst1|LE:inst15|inst8    ; |ALU|LU:inst1|LE:inst15|inst8    ; out0             ;
; |ALU|LU:inst1|LE:inst14|inst     ; |ALU|LU:inst1|LE:inst14|inst     ; out0             ;
; |ALU|LU:inst1|LE:inst14|inst7    ; |ALU|LU:inst1|LE:inst14|inst7    ; out0             ;
; |ALU|LU:inst1|LE:inst14|inst8    ; |ALU|LU:inst1|LE:inst14|inst8    ; out0             ;
; |ALU|LU:inst1|LE:inst13|inst     ; |ALU|LU:inst1|LE:inst13|inst     ; out0             ;
; |ALU|LU:inst1|LE:inst13|inst7    ; |ALU|LU:inst1|LE:inst13|inst7    ; out0             ;
; |ALU|LU:inst1|LE:inst13|inst6    ; |ALU|LU:inst1|LE:inst13|inst6    ; out0             ;
; |ALU|LU:inst1|LE:inst13|inst9    ; |ALU|LU:inst1|LE:inst13|inst9    ; out0             ;
; |ALU|LU:inst1|LE:inst12|inst7    ; |ALU|LU:inst1|LE:inst12|inst7    ; out0             ;
; |ALU|LU:inst1|LE:inst12|inst9    ; |ALU|LU:inst1|LE:inst12|inst9    ; out0             ;
; |ALU|LU:inst1|LE:inst12|inst8    ; |ALU|LU:inst1|LE:inst12|inst8    ; out0             ;
; |ALU|LU:inst1|LE:inst11|inst     ; |ALU|LU:inst1|LE:inst11|inst     ; out0             ;
; |ALU|LU:inst1|LE:inst11|inst7    ; |ALU|LU:inst1|LE:inst11|inst7    ; out0             ;
; |ALU|LU:inst1|LE:inst11|inst6    ; |ALU|LU:inst1|LE:inst11|inst6    ; out0             ;
; |ALU|LU:inst1|LE:inst11|inst9    ; |ALU|LU:inst1|LE:inst11|inst9    ; out0             ;
; |ALU|LU:inst1|LE:inst10|inst     ; |ALU|LU:inst1|LE:inst10|inst     ; out0             ;
; |ALU|LU:inst1|LE:inst10|inst7    ; |ALU|LU:inst1|LE:inst10|inst7    ; out0             ;
; |ALU|LU:inst1|LE:inst10|inst6    ; |ALU|LU:inst1|LE:inst10|inst6    ; out0             ;
; |ALU|LU:inst1|LE:inst10|inst9    ; |ALU|LU:inst1|LE:inst10|inst9    ; out0             ;
; |ALU|LU:inst1|LE:inst9|inst      ; |ALU|LU:inst1|LE:inst9|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst9|inst7     ; |ALU|LU:inst1|LE:inst9|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst9|inst6     ; |ALU|LU:inst1|LE:inst9|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst9|inst9     ; |ALU|LU:inst1|LE:inst9|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst8|inst      ; |ALU|LU:inst1|LE:inst8|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst8|inst7     ; |ALU|LU:inst1|LE:inst8|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst8|inst6     ; |ALU|LU:inst1|LE:inst8|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst8|inst9     ; |ALU|LU:inst1|LE:inst8|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst7|inst      ; |ALU|LU:inst1|LE:inst7|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst7|inst7     ; |ALU|LU:inst1|LE:inst7|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst7|inst6     ; |ALU|LU:inst1|LE:inst7|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst7|inst9     ; |ALU|LU:inst1|LE:inst7|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst6|inst      ; |ALU|LU:inst1|LE:inst6|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst6|inst7     ; |ALU|LU:inst1|LE:inst6|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst6|inst6     ; |ALU|LU:inst1|LE:inst6|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst6|inst9     ; |ALU|LU:inst1|LE:inst6|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst5|inst      ; |ALU|LU:inst1|LE:inst5|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst5|inst7     ; |ALU|LU:inst1|LE:inst5|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst5|inst6     ; |ALU|LU:inst1|LE:inst5|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst5|inst9     ; |ALU|LU:inst1|LE:inst5|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst4|inst      ; |ALU|LU:inst1|LE:inst4|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst4|inst7     ; |ALU|LU:inst1|LE:inst4|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst4|inst6     ; |ALU|LU:inst1|LE:inst4|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst4|inst9     ; |ALU|LU:inst1|LE:inst4|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst3|inst      ; |ALU|LU:inst1|LE:inst3|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst3|inst7     ; |ALU|LU:inst1|LE:inst3|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst3|inst6     ; |ALU|LU:inst1|LE:inst3|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst3|inst9     ; |ALU|LU:inst1|LE:inst3|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst2|inst      ; |ALU|LU:inst1|LE:inst2|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst2|inst7     ; |ALU|LU:inst1|LE:inst2|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst2|inst6     ; |ALU|LU:inst1|LE:inst2|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst2|inst9     ; |ALU|LU:inst1|LE:inst2|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst1|inst      ; |ALU|LU:inst1|LE:inst1|inst      ; out0             ;
; |ALU|LU:inst1|LE:inst1|inst7     ; |ALU|LU:inst1|LE:inst1|inst7     ; out0             ;
; |ALU|LU:inst1|LE:inst1|inst6     ; |ALU|LU:inst1|LE:inst1|inst6     ; out0             ;
; |ALU|LU:inst1|LE:inst1|inst9     ; |ALU|LU:inst1|LE:inst1|inst9     ; out0             ;
; |ALU|LU:inst1|LE:inst|inst       ; |ALU|LU:inst1|LE:inst|inst       ; out0             ;
; |ALU|LU:inst1|LE:inst|inst7      ; |ALU|LU:inst1|LE:inst|inst7      ; out0             ;
; |ALU|LU:inst1|LE:inst|inst6      ; |ALU|LU:inst1|LE:inst|inst6      ; out0             ;
; |ALU|LU:inst1|LE:inst|inst9      ; |ALU|LU:inst1|LE:inst|inst9      ; out0             ;
; |ALU|AU:inst|AE:inst30|inst4     ; |ALU|AU:inst|AE:inst30|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst28|inst4     ; |ALU|AU:inst|AE:inst28|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst26|inst4     ; |ALU|AU:inst|AE:inst26|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst24|inst4     ; |ALU|AU:inst|AE:inst24|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst22|inst4     ; |ALU|AU:inst|AE:inst22|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst20|inst4     ; |ALU|AU:inst|AE:inst20|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst18|inst4     ; |ALU|AU:inst|AE:inst18|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst16|inst4     ; |ALU|AU:inst|AE:inst16|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst14|inst4     ; |ALU|AU:inst|AE:inst14|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst12|inst4     ; |ALU|AU:inst|AE:inst12|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst10|inst4     ; |ALU|AU:inst|AE:inst10|inst4     ; out0             ;
; |ALU|AU:inst|AE:inst8|inst4      ; |ALU|AU:inst|AE:inst8|inst4      ; out0             ;
; |ALU|AU:inst|AE:inst6|inst       ; |ALU|AU:inst|AE:inst6|inst       ; out0             ;
; |ALU|AU:inst|AE:inst4|inst4      ; |ALU|AU:inst|AE:inst4|inst4      ; out0             ;
; |ALU|AU:inst|AE:inst2|inst       ; |ALU|AU:inst|AE:inst2|inst       ; out0             ;
; |ALU|AU:inst|AE:inst1|inst       ; |ALU|AU:inst|AE:inst1|inst       ; out0             ;
; |ALU|AU:inst|FA1BIT:inst|inst3   ; |ALU|AU:inst|FA1BIT:inst|inst3   ; out0             ;
; |ALU|AU:inst|FA1BIT:inst|inst    ; |ALU|AU:inst|FA1BIT:inst|inst    ; out0             ;
; |ALU|AU:inst|FA1BIT:inst3|inst4  ; |ALU|AU:inst|FA1BIT:inst3|inst4  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst3|inst2  ; |ALU|AU:inst|FA1BIT:inst3|inst2  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst3|inst3  ; |ALU|AU:inst|FA1BIT:inst3|inst3  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst3|inst   ; |ALU|AU:inst|FA1BIT:inst3|inst   ; out0             ;
; |ALU|AU:inst|FA1BIT:inst5|ins1t1 ; |ALU|AU:inst|FA1BIT:inst5|ins1t1 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst5|inst4  ; |ALU|AU:inst|FA1BIT:inst5|inst4  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst5|inst2  ; |ALU|AU:inst|FA1BIT:inst5|inst2  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst5|inst3  ; |ALU|AU:inst|FA1BIT:inst5|inst3  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst5|inst   ; |ALU|AU:inst|FA1BIT:inst5|inst   ; out0             ;
; |ALU|AU:inst|FA1BIT:inst7|inst2  ; |ALU|AU:inst|FA1BIT:inst7|inst2  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst7|inst   ; |ALU|AU:inst|FA1BIT:inst7|inst   ; out0             ;
; |ALU|AU:inst|FA1BIT:inst9|inst3  ; |ALU|AU:inst|FA1BIT:inst9|inst3  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst9|inst   ; |ALU|AU:inst|FA1BIT:inst9|inst   ; out0             ;
; |ALU|AU:inst|FA1BIT:inst11|inst3 ; |ALU|AU:inst|FA1BIT:inst11|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst11|inst  ; |ALU|AU:inst|FA1BIT:inst11|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst13|inst3 ; |ALU|AU:inst|FA1BIT:inst13|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst13|inst  ; |ALU|AU:inst|FA1BIT:inst13|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst15|inst3 ; |ALU|AU:inst|FA1BIT:inst15|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst15|inst  ; |ALU|AU:inst|FA1BIT:inst15|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst17|inst3 ; |ALU|AU:inst|FA1BIT:inst17|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst17|inst  ; |ALU|AU:inst|FA1BIT:inst17|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst19|inst3 ; |ALU|AU:inst|FA1BIT:inst19|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst19|inst  ; |ALU|AU:inst|FA1BIT:inst19|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst21|inst3 ; |ALU|AU:inst|FA1BIT:inst21|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst21|inst  ; |ALU|AU:inst|FA1BIT:inst21|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst23|inst3 ; |ALU|AU:inst|FA1BIT:inst23|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst23|inst  ; |ALU|AU:inst|FA1BIT:inst23|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst25|inst3 ; |ALU|AU:inst|FA1BIT:inst25|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst25|inst  ; |ALU|AU:inst|FA1BIT:inst25|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst27|inst3 ; |ALU|AU:inst|FA1BIT:inst27|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst27|inst  ; |ALU|AU:inst|FA1BIT:inst27|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst29|inst3 ; |ALU|AU:inst|FA1BIT:inst29|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst29|inst  ; |ALU|AU:inst|FA1BIT:inst29|inst  ; out0             ;
; |ALU|AU:inst|FA1BIT:inst31|inst3 ; |ALU|AU:inst|FA1BIT:inst31|inst3 ; out0             ;
; |ALU|AU:inst|FA1BIT:inst31|inst  ; |ALU|AU:inst|FA1BIT:inst31|inst  ; out0             ;
+----------------------------------+----------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 18 20:37:51 2024
Info: Command: quartus_sim --simulation_results_format=VWF ALU -c ALU
Info (324025): Using vector source file "E:/thietkeluanliso/NEW/thuchanh/LAB3/ALU/Waveform14.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is      58.66 %
Info (328052): Number of transitions in simulation is 1052
Info (324045): Vector file ALU.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4444 megabytes
    Info: Processing ended: Mon Nov 18 20:37:51 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


