 2
16 奈米矽多重閘極電晶體中隨機摻雜導致之特性擾動及其抑制方法 
Characteristic Fluctuation and Its Suppression in 16 nm FinFETs and Multi-Gate Transistors 
 
計畫編號：NSC-97-2221-E-009-154-MY2 
執行期間：2008 年 8 月 1 日 至 2010 年 7 月 31 日 
主持人：國立交通大學電機工程學系李義明教授 
 
一、 中文摘要 
超大型積體電路元件已進入次 16 奈米
技術世代，除了傳統製程變異效應，隨機摻
雜問題所造成的擾動已嚴重的影響了場效
應電晶體的特性與可靠度。此研究中，使用
等效原子層級離散摻雜暨量子傳輸方程的
大尺度統計運算方法，吾人發展了三維度元
件模擬技術，並成功地用以分析 16 奈米場
效應電晶體特性擾動以及擾動壓抑。結果顯
示隨機掺雜原子所引起的電特性擾動可從
元件以及電路層級方面來做有效之壓抑。元
件層級的擾動壓抑上，本計畫研究了 High-κ
技術、鰭式(多重閘極)場效電晶體、增加元
件閘極寬度、垂直摻雜濃度分布、通道左右
不對稱摻雜濃度分布等方法。電路層級方
面，以並聯兩個 n 型元件研究反相器擾動的
壓抑。本研究對於電晶體擾動壓抑之推估以
及下世代電晶體特性擾動分析極有助益。本
年度的計畫已成功達成預期目標，相關成果
並發表於國際頂尖電子元件會議與期刊。同
時，本計劃之進度超前，研究結果進一步指
出 16 奈米靜態隨機讀取記憶體靜態雜訊邊
界擾動成因與壓抑。總之，本計畫研究成果
達到預期目標，摻雜擾動的研究居世界領先
之研究群。  
 
英文摘要 
The random dopant fluctuations may 
result in significant threshold voltage, delay 
and timing variations in the examined 
16-nm-gate device / circuits. Suppression 
techniques from the device and circuit 
viewpoints are proposed and implemented to 
examine the associated characteristic 
fluctuations. The usage of FinFET structure in 
the device shows good performance as planar 
with EOT < 0.4 nm without leakage current 
problem. The usage of shunted transistors in 
the digital circuit exhibits interesting 
suppression to the use of device with wider 
width. However, both the approaches increase 
chip area. To avoid the increase of chip area, 
the channel engineering approaches (both 
vertical and lateral directions) are further 
proposed to show their effectiveness on the 
reduction of timing variability. Moreover, we 
find that the SNM (static noise margin) of 6T 
FinFETs SRAM replaced the planar MOSFETs 
in 6T SRAM is enlarged and the variation of 
SNM (σSNM) is suppressed significantly. 
However, the vertical approach induces serious 
short channel effect in 6T planar SRAM. The 
usage of 6T FinFET or 8T planar SRAM with 
extra chip area are successfully to improve the 
SNM. Cross links should be established 
between circuit design and fundamental device 
technology to allow circuits and systems to 
accommodate the individual behavior of every 
nanoscale device on a silicon chip.  
 
關鍵字 
隨機摻雜、3D 元件模擬、元件特性擾動、電
路特性擾動、擾動壓抑技術、High-κ技術、
多重閘極元件、鰭式場效電晶體、垂直摻雜
濃度分布、通道左右不對稱摻雜濃度分布、
電路層級壓抑方法、靜態隨機讀取記憶體、
靜態雜訊邊界 
 
二、 前言、研究目的與文獻探討 
繼續微縮元件的尺寸，從延續摩爾定律
 4
Source Drain
Silicon
oxide
Lg
Top-Gate
Source Drain
Silicon
Lateral-GateTop-Gate
VOUT
(
VIN
VDD
(
So
ur
ce
 (S
)
D
ra
in
 (D
)
Gate (G)
(b)
(c)
NA = 2.96×1018cm-3
undoped
S D
Doping Concentration
C
ha
nn
el
 D
ep
th
Mean = 8 nm
3 σ= 8 nm
3.44x1018 cm-3
(d)
(a)
 
圖2：(a)平面和鰭式場效電晶體(b)垂直摻雜濃度分布
及掺雜濃度對閘極通道深度之示意圖(c)左右不對稱
摻雜濃度分布示意圖(d)兩個n型半導體並聯之CMOS
反相器圖。 
 
變化之物理，因此研究上使用離散摻雜模型
來分析小尺寸元件的特性。圖1為具離散摻
雜濃度分佈之元件模擬示意圖，首先是元件
臨界電壓的校準與元件模型的設定。元件的
通道摻雜濃度均為1.48 x 1018 cm-3、閘極長度
是16奈米、閘極氧化層厚度是1.2奈米，通道
外的元件背景濃度為1 x 1015 cm-3。在離散掺
質區域內，為引入摻雜物數量和位置的隨機
擾動影響。我們首先在長方形固體半導中，
產生數千個雜質粒子，其等效摻雜濃度為
1.48 x 1018 cm-3，如圖1(a)。每個雜質粒子就
是一個摻雜原子。之後，吾人將此大長方形
固體半導體分割為小立方體並映射至元件
的通道區域做三維的元件模擬。小立方體中
摻雜原子的數量與位置即為通道中摻雜原 
子的分布。元件通道中摻雜原子分布由0至
14個，平均原子數為6個，此分布範圍包含
±3σ，並可適當地反應統計上摻雜原子數量 
S
DS
D
S D
So
ur
ce
 (S
)
Drain (D)
A(1dopants)
B(1dopants)
C(2dopants)
To
p-
ga
te
Lateral-gate
DS
Planar MOSFET 
(EOT=1.2nm)
Planar MOSFET 
(EOT=0.4nm)
Planar MOSFET 
(EOT=0.8nm)
Planar MOSFET 
(EOT=0.2nm)
(a)
(c)
(b)
(e)
(d)
S D
Bulk FinFET 
(EOT=1.2nm)
(f)
Potential Contour
 
圖3： (a)平面場效電晶體在截止狀態下(VG = 1 V, VD 
= 0 V) 閘極之電位。平面場效電晶體使用不同
High-κ，即等效氧化層厚度(EOT)為：(b) 1.2 nm, (c) 
0.8 nm, (d) 0.4 nm, (e) 0.2 nm, 以及(f) 鰭式場效電晶
體EOT = 1.2 nm之電位，其中A, B和C三處有摻雜物
存在。 
 
與位置的亂度，如圖1(b)-(e)。在元件模擬方
面，為分析摻雜原子在元件內之行為與擾動
機制來源，吾人除了使用平行化的三維量子
力學傳輸方程式去計算每個離散摻雜元件
的電子特性擾動，也結合電路節點方程式模
擬元件電路模擬，如圖1(f)。其中量子力學
傳輸模擬行為是由三維密度梯度 (Density 
gradient) 量子修正方程式、泊松方程式 
(Poisson) 與 電 子 - 電 動 電 流 連 續 方 程 
(Electron / hole continuity equation) 耦合所
描述 [31-37]，此量子擴散漂移模擬已與非
平衡格林函數理論校估過驗證其準確度，此
大刻度的統計分析技術可以有效且大規模
地進行統計上不偏的理論分析。針對隨機摻
雜造成的元件擾動，可利用增加平面場效電
晶體的閘極寬度、其閘極使用High-κ材料、 
 6
(a)
Source (S) Drain (D)
(d)
S D
MOSFET 
(EOT=0.8nm)
(e)
S D
MOSFET 
(EOT=0.4nm)
(f)
S D
MOSFET 
(EOT=0.2nm)
(g)
S D
Bulk FinFET 
(Nominal case)
S D
MOSFET 
(Nominal case)
(b)
S D
Bulk FinFET 
(EOT=1.2nm)
(h)
S D
MOSFET 
(EOT=1.2nm)
(c)
Lateral-gate
0.250V            0.415V              0.580V
Potential
 
圖6： (a)電晶體通道剖面示意圖。(b)為預期之平面場
效電晶體電位分布，為平面場效電晶體在EOT= (c) 
1.2奈米, (d) 0.8奈米, (e) 0.4奈米和 (f) 0.2奈米下，離
散摻雜擾動之電位分布。(g)為預期之鰭式場效電晶體
電位分布(f)為鰭式場效電晶體在EOT=1.2奈米下之電
位分布。 
 
閘極電晶體，不需要降低EOT值，元件效能
就可以達到和平面場效電晶體用EOT = 0.2
奈米的一樣好。 
首先，我們先討論元件臨界電壓受線寬
變異的擾動情形。就平面場效電晶體來說，
預期的臨界電壓 (EOT = 1.2奈米) 擾動大約
18毫伏特，隨著EOT值越小，其擾動的壓抑
越好，如圖4所示，平面場效電晶體的臨界
電壓擾動在EOT = 0.2奈米大約是8毫伏特，
比預期的臨界電壓擾動大約小了44% (= 8 / 
48 x 100%)。如果使用EOT = 1.2 nm的鰭式場
效電晶體，其壓抑擾動的能力 (12.15毫伏特) 
和EOT = 0.4奈米的平面場效電晶體 (11.93
毫伏特) 差不多。接下來討論隨機摻雜對電
晶體擾動的影響，就EOT = 1.2奈米的平面場
效電晶體來說，隨機摻雜所造成的擾動是線
寬變異的3.3倍(= 60 / 18)左右，因此需要抑
制擾動能力更好的元件設計。由圖5可知，
平面場效電晶體的EOT從1.2奈米降到0.2奈
米，臨界電壓擾動小了50% (= 30 / 60 x 
100%)。若用EOT = 1.2奈米的三閘極電晶體 
表1：受到不同設計電路和電晶體之CMOS反相器，
其預期和擾動時間的變化量，其中tf為下降時間，tr
為上升時間，tHL為高到低延遲時間，tLH為低到高延
遲時間充電時間。 
~0%~0%~20%25%Area cost
1.71%0.52%6.76%5.79%σtLH
46.59%18.42%39.17%34.76%σtHL
1.53%11.32%-88.36%-101.97%σtr
8.47%7.74%9.88%23.61%σtf*
Timing characteristic fluctuations
-0.36%~0.0%+37.23%+35.53%tLH
-5.23%~0.0%-20.70%-26.66%tHL
+1.42%~0.0%+20.25%+18.84%tr
-1.29%~0.0%-4.56%-6.86%tf
Increment / decrement of the nominal 
timing characteristic
(IV)(III)(II)
Device Design ViewpointCircuit Design 
Viewpoint (I)
 
(* Fluctuation = (TORIGNAL-TSUPPRESSED)/TORIGINAL) 
 
，其擾動壓抑能力和EOT = 0.2奈米的平面場
效電晶體一樣好。 
以上是討論俯瞰閘極上方的表面電位
擾動，由於三閘極電晶體多了兩個側閘極，
因此我們也從側閘極的角度分析電位受隨
機摻雜的擾動情形，其中在通道垂直剖面圖
中有1顆摻雜物分布在通道表面，如圖6(a)所
示。圖6(b)是預期之平面場效電晶體垂直剖
面，表面電位分布均勻，如紅色所示。在EOT 
= 1.2奈米的平面場效電晶體，通道表面的摻
雜物破壞電位的均勻性，如圖6(c)，接著隨
EOT值越小，表面電位的均勻性越好，如圖
6(c)-(e)，當平面場效電晶體的EOT = 0.2奈米
時，閘極的控制能力很好，表面電位幾乎不
受摻雜物影響，如圖6(f)。鰭式場效電晶體
的預期電位如圖6(g)所示，其三邊的閘極均
勻控制通道。摻雜物同樣在表面上，除了摻
雜物的周圍有局部擾動外，其整體電位分布
幾乎不受影響，依然很均勻，如圖6(h)所示。 
我們更進一步討論隨機摻雜在CMOS反相器
的影響，因為隨機摻雜會造成元件臨界電壓
的擾動，近而影響電路的效能表現。而降低
電路的擾動可以從設計不同電路或元件方
面 著 手 ， 其 中 擾 動 的 公 式 (TORIGINAL - 
TSUPPRESSED) / TORIGINAL。就電路層級，有兩
個n型電晶體並聯的CMOS反相器(圖2(d),  
 8
Gate Length (nm)
16 32 65N
or
m
al
iz
ed
 S
N
M
 F
lu
ct
ua
tio
n 
(%
)
0
20
40
60
80
100
RDF
PVE
79.7%
16.2%
4.3%
31.1%
4.1%
2.4%
N
li
d
SN
M
Fl
t
ti
(%
)
.7
3 .1
16,2
4.1 .3 2.4
RDF
PVE
 
(a) 
Driver Access LoadN
or
m
al
iz
ed
 S
N
M
 F
lu
ct
ua
tio
n 
(%
)
0
10
20
30
40
4.0
36.8
11.5
 
(b) 
圖 8:(a) 靜態隨機讀取記憶體中，摻雜擾動及製程變
異在不同閘極長度所引起的靜態雜訊邊界擾動。(b) 
摻雜擾動在6顆平面靜態隨機讀取記憶體裡不同電晶
體對中的影響。 
 
被用來檢查16奈米場效應電晶體所組成的
靜態隨機讀取記憶體的相關特性。先從電路
的觀點，我們提出了有8顆場效應電晶體的
靜態隨機讀取記憶體電路。圖9(a)為8顆臨界
電壓為140毫伏特場效應電晶體所組成靜態
隨機存讀記憶體的靜態轉置曲線，虛線為隨
機摻雜所導致的擾動及製程過程變異效應
的擾動情況，而實線是連續摻雜的情況。由
於將 access電晶體對分開，所以位元線
(bit-line)所產生的影響下降而連續摻雜的靜
態雜訊邊界增加到233毫伏特。由隨機摻雜
所導致的擾動竟而所引起的靜態雜訊邊界
擾動(σSNM_Total)為22毫伏特，低於10%的變
異。因此我們和6T-SRAM所組成的靜態隨機
讀取記憶體比較，發現連續摻雜的靜態雜訊 
Vout1
0.0 0.2 0.4 0.6 0.8 1.0
V o
ut
2
0.0
0.2
0.4
0.6
0.8
1.0 16 nm 8T Planar SRAM
SNM = 233 mV
 
(a) 
Driver Access Load AddN
oa
m
al
iz
ed
 S
N
M
 F
lu
ct
ua
tio
n 
(%
)
0
2
4
6
8
1.24%
7.36%
3.42%
0.11%
(b) 
圖 9 : (a) 8 顆平面靜態隨機讀取記憶體的靜態轉移特
性。(b)不同電晶體對在 8 顆平面靜態隨機讀取記憶體
中的影響。 
 
邊界大了12倍且隨機摻雜所引起的靜態雜
訊邊界擾動有8.4倍的壓抑。 
雖然8顆平面場效應電晶體所組成的靜
態隨機讀取記憶體可增加靜態雜訊邊界與
降低靜態雜訊邊界擾動，但是所佔的晶片面
積增加了30%。值得注意的是，6顆平面場效
應電晶體(Cell Ratio = 2)所組成的靜態隨機
讀取記憶體在晶片上需要多花上額外30%的
面積；然而，它的連續摻雜靜態雜訊邊界為
92毫伏特，不足以用來做適當的電路操作，
因此在這裡不討論它。圖9(b)為在8顆場效應
電晶體所組成的靜態隨機讀取記憶體中的
靜態雜訊邊界擾動敏感度分析，我們可以看
到access電晶體所產生的影響大幅下降，因
為讀取的操作不再經過八顆電晶體中的
access電晶體，然而driver變成了主要的靜態 
 
 10
N
or
m
al
iz
ed
 S
N
M
 F
lu
ct
ua
tio
n 
(%
)
0
20
40
60
80
100
120
S
ta
tic
 N
oi
se
 M
ar
gi
n 
(m
V
)
0
50
100
150
200
250
RDF
PVE
Nominal SNM
5.3
24.4
1.2
41.7
18.0
79.7
31.1
30.5
22.1
5.5
Original Raised Vth w/ 
Vertical-Profile
Raised Vth SOI FinFET
8T SRAM
 
圖 12 : 對靜態雜訊邊界及靜態雜訊邊界擾動不同改
善技術的總結。 
 
尺度平面場效電晶體及矽鰭式場效電晶體
之電特性擾動，並從元件和電路的觀點，發
展出抑制此擾動的技術。就元件層級來說， 
可用鰭式場效電晶體，其對閘極有較佳的控
制能力，亦即有較佳的電位擾動壓抑，而平
面場效電晶體則需要High-κ技術且EOT需在
0.4奈米以下，才會有相同的壓抑能力，但
會有漏電流的問題。或是在閘極區域使用垂
直或通道左右不對稱濃度分布的方法壓抑
擾動，也可以增加閘極的寬度，但此法會增
加20%的晶片面積。就電路層級來說，使用
兩個n型電晶體並聯可抑制在CMOS反相器
的擾動，缺點是會增加25%的晶片面積。總
之本年度計畫已成功分析擾動來源並提供
奈米等級電晶體電路不同層級的擾動壓抑
方法。從元件技術或電路設計之角度，提供
設計者與製造者不同的參考觀點。執行計畫
期間，研究團隊已發表3篇以上電子電機領
域頂尖之IEEE T ED期刊論文、1篇頂尖電子
元件IEDM國際會議論文、以及1篇頂尖積體
電路電腦模擬ICCAD國際會議論文，以及包
含更多篇優秀之SCI/IEEE期刊與會議論文。  
另外，在完成計畫書之內容後，我們也
超前了研究進度，進一步研究 16 奈米閘極
靜態隨機讀取記憶體電路，結果發現從電路
的觀點來看, 8 顆 16 奈米場效應電晶體所組
成的靜態隨機讀取記憶體雖然多了額外30%
晶片面積但是其靜態雜訊邊界擴大到 230 毫
伏特且靜態雜訊邊界變異減少到 22 毫伏
特。為了提升元件性能, 在 6 顆 16 奈米場效
電晶體所組成的靜態隨機讀取記憶體，我們
用絕緣層上矽鰭式場效電晶體結構取代平
面場效應電晶體來做進一步研究。6 顆絕緣
層上矽鰭式場效電晶體靜態隨機讀取記憶
體的靜態雜訊邊界下降至大約 125 毫伏特，
然而靜態雜訊邊界變異壓抑到剩下 5.4 毫伏
特。結果顯示絕緣層上矽鰭式場效電晶體的
製程技術發展在 16 奈米技術的時代是相當
重要與值得研究的方向之一。 
 
誌謝 
此研究感謝行政院國科會科計畫(NSC) (計
畫編號：NSC-97-2221-E-009-154-MY2 之經
費補助。並感謝台積電提供元件樣本製造與
實驗量測的幫忙與討論。 
 
 
參考文獻 
[1] International Technology Roadmap for 
Semiconductors, http://www.itrs.net/ 
[2] Millar, C.; Reid, D.; Roy, G.; Roy, S.; Asenov, 
A. IEEE Electron Device Letters 2008, 29, 
846. 
[3] Wong, H.-S.; Taur, Y. and Frank, D. J. 
Microelectronics Reliability 1999, 38, 1447. 
[4] Brown, A.; Asenov, A.  J. Comp. Elect. 
2008, 7, 115. 
[5] Asenov, A.; Saini, S. IEEE Trans. Electron 
Device 1999, 46, 1718.  
[6] Li,Y.; Yu,S.-M.; Hwang, J.-R.; Yang, F.-L. 
IEEE Trans. Electron Device 2008, 55, 1449. 
[7] Li, Y.; Yu, S.-M. IEEE Trans. Semi. 
Manufacturing 2007, 20, 432. 
[8] Li, Y.; Hwang, C.-H J. Appl. Phy. 2007, 102, 
084509. 
[9] Li, Y.; Hwang, C.-H.; Huang, H.-M. Physica 
Status Solidi (a) 2008, 205, 1505. 
[10] Mahmoodi, H.; Mukhopadhyay, S.; Roy, K. 
IEEE Journal of Solid-State Circuits 2005, 
40, 1787. 
[11] Balasubramanian A; Fleming, P. R.; Bhuva, 
B L; Sternberg, A. L.; Massengill, L. W. 
IEEE Trans. Device Mater. Realiab. 2003, 8, 
135. 
[12] Asenov, A.; Kaya, S.; Brown, A. R. IEEE 
Transactions on Electron Devices 2003, 50, 
1254. 
[13] Brown A.; Asenov, A. J. Comp. Elect. 2008, 
7, 115. 
[14] Mahmoodi, H.; Mukhopadhyay, S.; Roy, K. 
IEEE Journal of Solid-State Circuits 2005, 
 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期：   年   月   日 
計畫編號 NSC97-2221-E-009-154-MY2 
計畫名稱 16 奈米矽多重閘極電晶體中隨機摻雜導致之特性擾動及其抑制方法 
出國人員
姓名 鄭惠文 
服務機構
及職稱 
國立交通大學電機系電信所博士
班三年級生 
會議時間 99年 6月 13日至 99 年 6 月 14 日 會議地點 美國 
會議名稱 
(中文) 矽奈米電子研討會 
(英文) Silicon Nanoelectronics Workshop (SNW) 
發表論文
題目 
(中文) 新興互補式金屬氧化半導體元件和電路之電性的擾動和壓抑 
(英文)  Electrical Characteristics Fluctuation and Suppression 
in Emerging CMOS Device and Circuit 
(中文) 本質參數擾動在不同長寬比之 16 奈米多閘極場效電晶體電流
鏡電路的研究 
(英文)  Intrinsic Parameter Fluctuations on Current Mirror 
Circuit with Different Aspect Ratio of 16-nm Multi-Gate MOSFET 
附件四 
一、參加會議經過 
學生在會議的前一天（6/12）搭機前往美國夏威夷，準備參加隔天的會議，6/12 早
上 8 點到會場先註冊，9:00 準時參加第一場的論文報告，這兩天口頭報告的議題有
關於 20 奈米以下的鰭式電晶體元件之非傳統元件、新閘極、集極和源極新材料、非
 1
三、考察參觀活動(無是項活動者略) 
四、建議 
這次 SNW 2010 辦的地點交通雖然方便，但是並沒有提供午餐，對學生來說，午餐的
花費可能過高，所以能提供餐點會比較方便。另外議程的安排可以在有彈性一點，
因為相同 section 有數個，所以沒有辦法都能聽到想聽得論文報告，這是美中不足
的地方。 
五、攜回資料名稱及內容 
SNW 2010 會議的議程紙本書及紙本論文集 
六、其他 
當天報告的照片，左邊是報告 Electrical Characteristics Fluctuation and 
Suppression in Emerging CMOS Device and Circuit，右邊是報告 Intrinsic 
Parameter Fluctuations on Current Mirror Circuit with Different Aspect Ratio 
of 16-nm Multi-Gate MOSFET。 
 3
 
元件設計及其實用的問題，口頭報告除了能學到新的資訊，同時也學習到他人如
何看待此研究，以提出相關的建議及疑問。在口頭報告完之後的 Q & A 中，學生
在聆聽雙方的答問中，學習如何看待別人的研究，並更能進一步了解當前科技問
題，以增廣見聞。此次參加 Nanotech Conference & Expo 2010 的會議，最大的收穫
是不只聽到和自己相關的研究，也聽到其他領域的研究，這對我未來研究的方向
有很大的幫助，讓學生對研究的領域有更深的瞭解，及開始積極思考如何進行更
深的研究，領域是否還可以在擴大。 
 
三、考察參觀活動(無是項活動者略) 
 
四、建議 
這次 Nanotech Conference & Expo 2010 辦的地點交通不方便，也沒有提供午餐，對
學生來說，有午餐和交通費，其花費可能過高，所以能提供餐點和在交通方便地
地方舉辦會比較方便。另外議程的安排可以在有彈性一點，因為相同 section 有數
個，所以沒有辦法都能聽到想聽得論文報告，這是美中不足的地方。 
 
五、攜回資料名稱及內容 
SNW 2010 會議的議程紙本書及紙本論文集 
 
六、其他 
當天報告的照片，6/22 下午壁報論文：圖 (a)：Hydrothermal Growth of ZnO 
Nanostructures Using Zinc Thin Films as Seed Layer 以及，圖(b)：Characteristic 
Optimization of Single- and Double-Gate Tunneling Field Effect Transistors 的海報報
告，圖(c)是 6/23 口頭報告論文當時宣讀論文：Comprehensive Examination of 
Intrinsic-Parameter-Induced Characteristic Fluctuations in 16-nm- Gate CMOS Devices
的口頭報告情形。6/23 下午壁報論文：圖(d)：Electrical Characteristics of 16-nm-Gate 
Multi-Gate-and-Multi-Fin Devices and Digital Circuits 以及，圖(e)：Shape Effect on the 
Reflectance of Sub-Wavelength Structures on Silicon Nitride for Solar Cell Application
的海報報告。 
 
   
(a)                   (b)                    (c) 
  
(d)                (e)  
97年度專題研究計畫研究成果彙整表 
計畫主持人：李義明 計畫編號：97-2221-E-009-154-MY2 
計畫名稱：16奈米矽多重閘極電晶體中隨機摻雜導致之特性擾動及其抑制方法 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 3 3 100% 李典燁、韓銘鴻、李國輔 
博士生 2 2 100% 鄭惠文、黃至鴻 
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 10 10 100% 
期刊論文發表於
IEEE 專業期刊，
如：IEEE T ED、
IEEE T CAS、IEEE 
T Nanotech、IEEE 
T SM 、 IEEE T 
MTT,... 等 以 及
SCI 期刊。 
研究報告/技術報告 0 0 100%  
研討會論文 15 15 100% 
篇 
會議論文發表於
IEDM、ICCAD 等頂
尖會議，以及有被
IEEE、EI、SCI 索
引資料庫收集之
國際重要會議。 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
國外 
參與計畫人力 碩士生 0 0 100% 人次  
 
