<html>

<head>
<meta http-equiv="Content-Type"
content="text/html; charset=iso-8859-1">
<meta name="GENERATOR" content="Microsoft FrontPage 4.0">
<title>CTPCI Historique</title>
</head>

<body bgcolor="#000000" text="#FF0000" link="#FF0000"
vlink="#800000" alink="#FF0000">

<p align="center">&nbsp;</p>

<p align="center"><font color="#FF0000" size="7" face="Arial"><strong>CTPCI : Historique du projet</strong></font></p>

<p align="center">&nbsp;</p>

<blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Mars 2010, le
  3</strong></font>&nbsp;&nbsp;</p>
  <blockquote>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">J'ai
  soudé un oscillateur de mon stock (un vieux DIP plastique) sur une carte et
  elle démarre et tourne à 100% avec la carte 4 slots et la Radeon PCI.</span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Ouf,
  le PCB est bug free...</span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Je
  vais récupérer l'osc. CMS du proto et le souder sur une carte et envoyer le
  tout à Didier pour qu'il puisse travailler.&nbsp;</span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">L'assembleur
  est prévenu et une enquête en cours avec le fournisseur... résultat dans la
  journée.</span></b></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Mars 2010, le
  2</strong></font>&nbsp;&nbsp;</p>
  <blockquote>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Contrôle
  d'un oscillateur sur une autre carte : tient&nbsp; c'est curieux, les broches
  2 &amp; 4 (GND &amp; VDD) sont reliées dans l'osc. Ca explique la fumée.</span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Il
  semble donc que le fournisseur de composants se soit bien trompé sur le
  modèle et n'ait pas pris un modèle compatible avec le pin-out standard et la
  liste des références que j'avais indiqué (Marques CTS &amp; Fox).&nbsp;</span></b></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Mars 2010,
  le 1</strong></font>&nbsp;&nbsp;</p>
  <blockquote>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Ca&nbsp;y
  est, j'ai récupéré les cartes. C'est beau !</span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Première
  mise sous tension et ... ça fume... Aie !</span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">L'oscillateur
  33 MHz du PCI semble monté à l'envers. Je le retourne à 180°.</span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Re-fumée
  !&nbsp;</span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">J'ai
  remis le nez dans le source du CPLD pour finir le Burst Lecture du PLX depuis
  la SDRAM.</span></b></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Février
  2010</strong></font>&nbsp;</p>
  <blockquote>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Les
  PCB sont revenus chez l'assembleur et je dois lui apporter mes connecteurs...
  Visite chez l'assembleur et dernières consignes sur l'implantation pour
  éviter toute erreur d'assemblage.</span></b></font>&nbsp;</p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Janvier 2010</strong></font>&nbsp;&nbsp;</p>
  <blockquote>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Les
  PCB des 2 cartes sont&nbsp; partis en fabrication et l'assembleur
  approvisionne les composants.</span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Ca
  semble aller pour les films des PCB : pas de problème de lecture.</span></b></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Décembre
  2009</strong></font>&nbsp;&nbsp;</p>
  <blockquote>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Modification
  du routage sur les 2 cartes pour tenir compte du pin-out particulier des
  nappes IDE 80 fils.</span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Envoie
  des fichiers au fabricant des PCB pour contrôle de relecture sur leur
  station.</span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Malheureusement
  ils ferment pendant les fêtes et il est trop tard pour fabriquer les PCB. Ce
  sera pour Janvier 2010.</span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Le
  PLX transfert maintenant en DMA (master sur bus 060) en lecture et en
  écriture mais uniquemetn en single access, le burst lecture ne fonctionne
  pas.</span></b></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Septembre
  2009, le 1</strong></font>&nbsp;&nbsp;</p>
  <blockquote>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Ouverture
  des commandes/réservations de la CTPCI.</span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Il
  reste encore les accès DMA du PLX et l'IDE à tester.</span></b></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Août
  2009, le 21</strong></font>&nbsp;&nbsp;</p>
  <blockquote>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">Ca&nbsp;
        tourne bien avec des nappes 80 fils de 45 cms standards...</span></b></font>&nbsp;</p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">
        J'ai aussi sécurisé les timings sur la CTPCI et sur ABE et SDR (les
        chips de la CT60/63)... </span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">
        Du coup je passe de 100 à 105 Mhz sur l'ensemble... la seule limite
        restante étant celle du 060 et de son mode de refroidissement. </span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">
        Ceux qui butaient à 107 ou 108 Mhz vous surement avoir une très bonne
        surprise... </span></b></font></p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font size="3" face="Arial" color="#FFFFFF"><b><span class="q0">
        Le record est à 108 sans CTPCI... </span>&nbsp;</b></font><span class="q0"><font size="3" face="Arial" color="#FFFFFF"><b>Ma
        config tourne à 105 Mhz avec la CTPCI...</b></font>
        </span>
    </p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><span class="q0"><font size="3" face="Arial" color="#FFFFFF"><b>Autre nouvelle,&nbsp;
          le BURST du 060 avec des instructions&nbsp;MOVE16 fonctionne...</b></font>
        </span>
    </p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0"><span class="q0"><font size="3" face="Arial" color="#FFFFFF"><b>
          Il reste à tester :<br>
          - PLX master pour DMA<br>
          - Interruptions<br>
          - Port IDE<br>
          J'ai pu lancer qq softs en 1024*768*256c ou TC...<br>
          Bonne nouvelle : <a href="../../ctpci/cub1024.jpg">Cubase
          Audio 2.6 tourne dans ces resols </a>!</b></font>
        </span>
    </p>
  <p align="left" style="line-height: 100%; margin-top: 0; margin-bottom: 0">&nbsp;</p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Août
  2009, le 13</strong></font>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</p>
  <blockquote>
    <div style="width: 1369; height: 97">
      <p style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font face="Arial" size="3" color="#FFFFFF"><b>Depuis
      hier l'ensemble CT60 + CTPCI tourne à 100 Mhz et quel plaisir de voir des
      benchs avec <a href="../Benchs/1stbench.zip">Kronos
      en 640*480*256c et en 1024*768*TC</a> ! Didier a bien travaillé quand on
      voit une VDI 10 fois plus rapide que sur CT60-100/25Mhz et 7 fois plus
      rapide que sur Hades 060 !</b></font>
      <p style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font face="Arial" size="3" color="#FFFFFF"><b>J'ai
      testé avec succès 2 nappes de 30 cms (j'étais jusque là&nbsp; avec 2
      de 10cms) en 40 fils. Il reste à tester des 80 fils qui offrent de toute
      façon de meilleurs perfs...&nbsp; donc pas de soucis.</b></font><p style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font face="Arial" size="3" color="#FFFFFF"><b>Il
      me reste à tester le BURST du 060 car pour l'instant tout ceci se passe
      en single access (eh oui les benchs vont grimper...)</b></font><p style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font face="Arial" size="3" color="#FFFFFF"><b>J'ai
      reçu le nouveau TOS avec fonction DMA... Je vais pouvoir tester l'arbitreur
      de bus de la CT60 (jamais testé à part avec les Blitter et SDMA du
      Falcon...)</b></font>
    </div>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Août
  2009, le 12</strong></font>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</p>
  <blockquote>
    <div style="width: 1369; height: 117">
      <p style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font face="Arial" size="3" color="#FFFFFF"><b>Quelques
      jours de réflection et quelques nouveaux tests avec l'analyseur logique
      pour me persuader que la cause des ennuies vient des horloges et plus
      particulièrement du chip cypress qui divise la clock de la CT par 2.</b></font>
      <p style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font face="Arial" size="3" color="#FFFFFF"><b>Je
      le dessoude et connecte en direct la clock CT et passe par le CPLD pour
      diviser la clock CT par 2. Le CPLD entraine un retard de 5ns environ pour
      la clock du&nbsp; PLX.</b></font>
      <p style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font face="Arial" size="3" color="#FFFFFF"><b>Mais
      le fonctionnement est maintenant parfait à 66 Mhz et tous les tests sont
      ok. La radeon marche bien ! Plus de crash.</b></font><p style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font face="Arial" size="3" color="#FFFFFF"><b>Je
      boot aussi à 95 Mhz mais il y a des crashs dus au timing a modifier dans
      le CPLD.</b></font><p style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font face="Arial" size="3" color="#FFFFFF"><b>Nous
      allons bientôt pouvoir tester le DMA du PLX.</b></font>
    </div>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Juillet
  2009, le 19</strong></font>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;</p>
  <blockquote>
    <div>
      <p style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font face="Arial" size="3" color="#FFFFFF"><b>Yeah,
      nous l'avons ce&nbsp; <a href="../../ctpci/radeon1stscreen.jpg">premier
      écran de la Radeon</a>. Il semble que nous avons eu des problèmes avec
      la lecture du BIOS de la carte et finalement le dernier problème était
      l'initialisation e la PLL.&nbsp;</b></font>
      <p style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font face="Arial" size="3" color="#FFFFFF"><b>Nous
      en savons pas encore pourquoi mais le VGA BIOS n'écrit pas les bonnes
      valeurs dans les registres de la PLL...</b></font></p>
      <p style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font face="Arial" size="3" color="#FFFFFF"><b>Didier
      a forcé les bonnes données dans les registres directement sans le BIOS
      et cela fonctionne...</b></font></p>
      <p style="line-height: 100%; margin-top: 0; margin-bottom: 0"><font face="Arial" size="3" color="#FFFFFF"><b>OK
      nous avons un&nbsp; <a href="../../ctpci/radeonbootcrash.jpg">bus
      error </a>avant d'arriver au bureau mais c'est pas important ... ;-)</b></font>
    </div>
  </blockquote>
</blockquote>
<blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Juillet
  2009, le 16</strong></font>&nbsp;&nbsp; &nbsp;&nbsp;&nbsp;&nbsp;</p>
  <blockquote>
    <div>
      <font face="Arial" size="3" color="#FFFFFF"><b>Après 2 semaines d'essais
      pour dialoguer avec le bridge PLX, nous avons réussi à lire et écrire
      les registres du PLX.</b></font>
    </div>
    <div>
      <font face="Arial" size="3" color="#FFFFFF"><b>Actuellement les tests
      montrent que nous pouvons tourner jusqu'à 85 Mhz avec une bonne liaison
      entre la CT60 et la CTPCI.</b></font>
    </div>
    <div>
      <font face="Arial" size="3" color="#FFFFFF"><b>Le PLX9054 n'est pas
      capable de dépasser les 50 Mhz, c'est pourquoi la logique de la CTPCI
      adapte les signaux pour une horloge CT60 /2 pour le PLX.</b></font>
    </div>
    <div>
      <font face="Arial" size="3" color="#FFFFFF"><b>Maintenant le PLX tourne à
      42.5 Mhz. Bien sur le PCI est à 33.</b></font>
    </div>
    <div>
      <font face="Arial" size="3" color="#FFFFFF"><b>Les test finaux serviront
      à vérifier la stabilité d'une config. à 100/50 Mhz.</b></font>
    </div>
    <div>
      <font face="Arial" size="3" color="#FFFFFF"><b>&nbsp;</b></font>
    </div>
    <div>
      <font face="Arial" size="3" color="#FFFFFF"><b>MAIS actuellement; après
      10 jours de stress et de tentatives nous ne sommes pas capables de bien
      dialoguer avec la Radeon.&nbsp;</b></font>
    </div>
    <div>
      <font face="Arial" size="3" color="#FFFFFF"><b>Oh, bien sur le PCI BIOS&nbsp;scan
      fonctionne bien et trouve la carte avec son ID ATI dans les registres de
      la Radeon...et ce sur les 4 slots PCI.</b></font>
    </div>
    <div>
      <font face="Arial" size="3" color="#FFFFFF"><b>Mais quand nous chargeons
      le BIOS ROM d'ATI et lançons l'emulateur X86, les choses se compliquent :
      Master Aborts et Parity Errors arrivent et/ou le code X86 est mauvais.</b></font>
    </div>
    <div>
      <b><font face="Arial" size="3" color="#FFFFFF">Nous avons réduit la
      longueur des nappes PCI à 10 cms et descendu la clock PCI à 16 Mhz mais
      sans résultats... ce qui me fait penser que ce damné PCI bus est ok et
      que le problème est un bug vicieux dans le soft ou une mauvaise init de
      la Radeon...</font></b>
    </div>
    <div>
      <font face="Arial" size="3" color="#FFFFFF"><b>C'est si étrange alors que
      cette famille de carte Radeon tourne bien sur la carte ColdFire chez
      Didier.</b></font>
    </div>
    <div>
      <font face="Arial" size="3" color="#FFFFFF"><b>Je suis un peu effrayé de
      penser que cette situation pourrait durer un long moment avant que nous
      découvrions la cause de ce comportement.</b></font>
    </div>
    <div>
      <font face="Arial" size="3" color="#FFFFFF"><b>&nbsp;</b></font>
    </div>
    <div>
      <font face="Arial" size="3" color="#FFFFFF"><b>Une bonne nouvelle c'est
      que pour l'instant il n'y a que 2 modifications mineures sur la carte
      CTPCI et 1 modification mineure sur la carte 4 slots PCI, ce qui signifie
      par trop de frais en nouveaux films pour produire la série.</b></font>
    </div>
    <div>
      <font face="Arial" size="3" color="#FFFFFF"><b>&nbsp;</b></font>
    </div>
    <div>
      <font face="Arial" size="3" color="#FFFFFF"><b>Les prochaines nouvelles
      devraient être bonnes...</b></font>
    </div>
  </blockquote>
</blockquote>

<blockquote>
  <p align="left">&nbsp;</p>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Juin 2009,
  le 19</strong></font></p>
  <blockquote>
    <p align="left"><strong><font color="#FFFFFF" size="3" face="Arial">Cela
    fait 1 semaine que j'ai reçu les derniers composants manquants et je viens
    seulement de finir le montage des protos.&nbsp;</font></strong></p>
    <p align="left"><strong><font color="#FFFFFF" size="3" face="Arial">Bonne
    première nouvelle : aucune erreur sur le plan mécanique; tout s'insère
    parfaitement sur la CT60.</font></strong></p>
    <p align="left"><strong><font color="#FFFFFF" size="3" face="Arial">Quelques
    photos avant la mise sous tension et les contrôles électriques, puis le
    lancement du software.</font></strong></p>
    <p align="left"><a href="../ProtoCTPCI_Top.jpg"><img border="1" src="../ProtoCTPCI_Top_LR.jpg" width="114" height="72" alt="TOP"></a>&nbsp;
    <a href="../ProtoCTPCI_Bottom.JPG"><img border="1" src="../ProtoCTPCI_Bottom_LR.jpg" width="104" height="69" alt="Bottom" lowsrc="file:///C:/Documents%20and%20Settings/Rodolphe/Mes%20documents/WEB_PPX/CTPCI/CTPCI_Bottom_LR.jpg"></a>&nbsp;
    <a href="../ProtoPCI_slots.JPG"><img border="1" src="../ProtoPCI_slots_LR.jpg" width="89" height="71" alt="SLOTS card"></a>&nbsp;
    &nbsp; <a href="../cats.JPG"><img border="1" src="../cats_LR.jpg" width="87" height="71" alt="Chats heureux qui m'encouragent"></a></p>
  </blockquote>
  <p align="left">&nbsp;</p>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Juin 2009,
  le 2</strong></font></p>
  <blockquote>
    <p align="left"><strong><font color="#FFFFFF" size="3" face="Arial">Après
    quelques problèmes de fabrication du à des mauvais réglages du DRC du
    logiciel, ça y est, les cartes sont faites et viennent d'arriver ce matin
    (2 juin) : <a href="../../ctpci/PCB_proto.jpg">PCB-proto.jpg</a></font></strong></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Mars 2009</strong></font></p>
  <blockquote>
    <p align="left"><strong><font color="#FFFFFF" size="3" face="Arial"><u><a href="../../ctpci/newCTPCI_routing.gif">Nouveau
    design de la </a> </u></font></strong><a href="../../ctpci/newCTPCI_routing.gif"><font color="#FFFFFF" size="3" face="Arial"><strong>CTPCI
    </strong></font><strong><font color="#FFFFFF" size="3" face="Arial"><u>:</u></font></strong></a></p>
    <p align="left"><strong><font color="#FFFFFF" size="3" face="Arial">- Ajout
    d'un port IDE (mode PIO4) 100% compatible et 50 % plus rapide que celui du
    Falcon (PIO3 dans Combel)</font></strong> <strong><font color="#FFFFFF" size="3" face="Arial">avec
    registres dans la logique pour optimiser les timings de transferts selon la
    vitesse de la CT60/63. Désolé, mais il faut connecter 1 fil sur le Falcon
    pour utiliser ce port IDE. Il sera possible d'utiliser les 2 ports IDE, soit
    4 périphériques.</font></strong></p>
    <p align="left"><strong><font color="#FFFFFF" size="3" face="Arial">-
    Nouveau CPLD avec 2 fois plus de logique (288 registres). Les transfers en
    lecture du PLX (depuis la SDRAM) sont maintenant supportés en BURST. Les
    écritures du PLX dans la SDRAM ne sont pas possibles en BURST du fait de la
    différence de clock entre PLX et CT60/63 (le PLX est 2 fois plus lent).</font></strong></p>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong><u><a href="../../ctpci/NewPCIboard_routing.gif">Nouveau
    design&nbsp; de la carte </a> </u><a href="../../ctpci/NewPCIboard_routing.gif">PCI
    4 Slots <u>:</u></a></strong></font></p>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>-
    Changement des dimensions pour une meilleur intégration dans les towers PC.</strong></font></p>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>-
    Passage de 4 couches à double face pour réduire les coûts.</strong></font></p>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>-
    Nouveaux <a href="../../ctpci/ATX_Drilling.pdf">trous de
    fixation dans le tower</a>.</strong></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Décembre
  (5) 2008</strong></font></p>
  <blockquote>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Ajout
    d'un connecteur d'alimentation drive 5 1/4 sur les cartes principales et
    slots PCI.</strong></font></p>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Ajout
    d'un convertisseur linéaire 5V-&gt;3.3V 4A sur la carte slots PCI.</strong></font></p>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Ajout
    des trous de fixation de la carte slots PCI.</strong></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Octobre
  (28) 2008</strong></font></p>
  <blockquote>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Routage
    de la carte terminé. Vérifications OK. Prochaine étape : prototype.&nbsp;</strong></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Septembre
  2008</strong></font></p>
  <blockquote>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Essai
    d'auto-routage : 97.4% de 1138 nets. Il reste quelques réglages à faire,
    du travail manuel, quelques composants à choisir et les pistes des horloges
    à tuner.</strong></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Septembre 2007
  à Mars 2008</strong></font></p>
  <blockquote>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Les
    schémas hiérarchiques sont terminés. Cette conception par bloc permet de
    réutiliser des blocs dans d'autres projets... Je vais donc pouvoir passer
    au placement des composants avec quelques uns à créer dans la
    bibliothèque... Je vous présente le <a href="../../ctpci/schema_top.pdf"> sheet
    'TOP' du projet CTPCI</a> : les
    différents blocs pointent sur des pages de schéma. Voici <a href="../../ctpci/schema_plx.pdf"> celle du
    PLX</a>.</strong></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Août 2007</strong></font></p>
  <blockquote>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Enfin un
    peu d'argent pour acheter de quoi monter un PC puissant dans mon studio de
    la semaine pour faire tourner la suite Dx Designer et PADS Layout +&nbsp;
    Router de Mentor Graphics avec ma licence enregistrée qui vaut 6000...</strong></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Janvier à
  Juin 2007</strong></font></p>
  <blockquote>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Le
    projet est au ralenti pour cause de travail à l'étranger et donc des
    horaires très chargés et des we très courts... Ceci dit, j'ai terminé le
    design du CPLD (merci les A/R en TGV) et je vais repasser aux schémas.</strong></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Septembre 2006</strong></font></p>
  <blockquote>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Après
    une longue période très occupée, je reviens sur le design de la CTPCI.</strong></font></p>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Recherche
    d'un meilleur logiciel de CAO pour accélérer la conception du PCB.</strong></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Mai 2006</strong></font></p>
  <blockquote>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Réflexion
    sur ajout d'un port IDE : négatif (pas de place et peut être réalisé
    avec une carte PCI).</strong></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Avril 2006</strong></font></p>
  <blockquote>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Etude approfondie du PLX9054 pour déterminer le câblage avec le bus CT.</strong></font></p>
    <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Etude des
    taux de transfert&nbsp; PCI--&gt;Local (PCI master et DMA) selon les choix techniques pour
    la logique 'glue' : CPLD ou FPGA.</strong></font></p>
  </blockquote>
  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Mars 2006</strong></font></p>
<blockquote>
  <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Reprise du
  projet. </strong></font></p>
  <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Rafraîchissement
  des connaissances PCI. </strong></font></p>
  <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Début
  d'écriture de la documentation pour les développeurs.</strong></font></p>
</blockquote>

  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Novembre
  2005</strong></font></p>
<blockquote>
  <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Confirmation
  de la faisabilité du project.</strong></font></p>
  <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>&nbsp;Arrêt
  projet</strong></font></p>
</blockquote>

  <p align="left"><font color="#FFFF00" size="4" face="Arial"><strong>Août 2005</strong></font></p>
<blockquote>
  <p align="left"><font color="#FFFFFF" size="3" face="Arial"><strong>Annonce du
  projet et sondage sur la communauté des utilisateurs de CT.</strong></font></p>
</blockquote>

</blockquote>

<p align="center"><a href="bienvenu.htm"><font size="4"><strong><tt><img
src="../../pictures/back.gif" alt="Retour" border="0" width="80"
height="60"></tt></strong></font></a><font size="4"><strong><tt> </tt></strong></font></p>
</body>
</html>
