eclipse.preferences.version=1
sfrviewstate={"fFavorites"\:{"fLists"\:{}},"fProperties"\:{"fNodeProperties"\:{"STM32F413/SPI1/CR1"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/SPI1/CR2"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/SPI1/SR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/SPI1/DR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/SPI1/CRCPR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/SPI1/RXCRCR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/SPI1/TXCRCR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/SPI1/I2SCFGR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/SPI1/I2SPR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/UART5/SR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/UART5/DR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/UART5/BRR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/UART5/CR1"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/UART5/CR2"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/UART5/CR3"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/UART5/GTPR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/LISR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/HISR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/LIFCR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/HIFCR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/DMA2/S0CR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/S0NDTR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/S0PAR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/S0M0AR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/S0M1AR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/S0FCR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/S1CR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/DMA2/S1NDTR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/DMA2/S1PAR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/DMA2/S1M0AR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/DMA2/S1M1AR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/DMA2/S1FCR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/DMA2/S2CR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/S2NDTR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/S2PAR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/S2M0AR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/S2M1AR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/S2FCR"\:{"fNodeProperties"\:{"autoupdate"\:"true"}},"STM32F413/DMA2/S3CR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/DMA2/S3NDTR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/DMA2/S3PAR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/DMA2/S3M0AR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/DMA2/S3M1AR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/DMA2/S3FCR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}},"STM32F413/DMA2/S4CR"\:{"fNodeProperties"\:{"autoupdate"\:"false"}}}}}
