Classic Timing Analyzer report for MIPS
Tue Sep 19 10:16:09 2017
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                 ;
+------------------------------+-------+---------------+-------------+------------------------------+------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From                         ; To                           ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------------------------------+------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 4.854 ns    ; a[26]                        ; Registrador:comb_3|Saida[26] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 10.326 ns   ; Registrador:comb_3|Saida[16] ; b[16]                        ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.180 ns    ; lod                          ; Registrador:comb_3|Saida[31] ; --         ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;             ;                              ;                              ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------------------------------+------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C70F896C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------+
; tsu                                                                                 ;
+-------+--------------+------------+-------+------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                           ; To Clock ;
+-------+--------------+------------+-------+------------------------------+----------+
; N/A   ; None         ; 4.854 ns   ; a[26] ; Registrador:comb_3|Saida[26] ; clk      ;
; N/A   ; None         ; 4.816 ns   ; a[18] ; Registrador:comb_3|Saida[18] ; clk      ;
; N/A   ; None         ; 4.543 ns   ; a[22] ; Registrador:comb_3|Saida[22] ; clk      ;
; N/A   ; None         ; 4.399 ns   ; a[5]  ; Registrador:comb_3|Saida[5]  ; clk      ;
; N/A   ; None         ; 3.764 ns   ; a[21] ; Registrador:comb_3|Saida[21] ; clk      ;
; N/A   ; None         ; 3.662 ns   ; a[16] ; Registrador:comb_3|Saida[16] ; clk      ;
; N/A   ; None         ; 3.569 ns   ; a[17] ; Registrador:comb_3|Saida[17] ; clk      ;
; N/A   ; None         ; 3.534 ns   ; a[1]  ; Registrador:comb_3|Saida[1]  ; clk      ;
; N/A   ; None         ; 3.466 ns   ; a[19] ; Registrador:comb_3|Saida[19] ; clk      ;
; N/A   ; None         ; 3.462 ns   ; a[8]  ; Registrador:comb_3|Saida[8]  ; clk      ;
; N/A   ; None         ; 3.461 ns   ; a[25] ; Registrador:comb_3|Saida[25] ; clk      ;
; N/A   ; None         ; 3.460 ns   ; a[31] ; Registrador:comb_3|Saida[31] ; clk      ;
; N/A   ; None         ; 3.406 ns   ; a[3]  ; Registrador:comb_3|Saida[3]  ; clk      ;
; N/A   ; None         ; 3.390 ns   ; a[20] ; Registrador:comb_3|Saida[20] ; clk      ;
; N/A   ; None         ; 3.361 ns   ; a[13] ; Registrador:comb_3|Saida[13] ; clk      ;
; N/A   ; None         ; 3.358 ns   ; a[28] ; Registrador:comb_3|Saida[28] ; clk      ;
; N/A   ; None         ; 3.357 ns   ; a[12] ; Registrador:comb_3|Saida[12] ; clk      ;
; N/A   ; None         ; 3.354 ns   ; a[6]  ; Registrador:comb_3|Saida[6]  ; clk      ;
; N/A   ; None         ; 3.312 ns   ; a[15] ; Registrador:comb_3|Saida[15] ; clk      ;
; N/A   ; None         ; 3.239 ns   ; a[30] ; Registrador:comb_3|Saida[30] ; clk      ;
; N/A   ; None         ; 3.233 ns   ; a[23] ; Registrador:comb_3|Saida[23] ; clk      ;
; N/A   ; None         ; 3.220 ns   ; a[9]  ; Registrador:comb_3|Saida[9]  ; clk      ;
; N/A   ; None         ; 3.213 ns   ; a[2]  ; Registrador:comb_3|Saida[2]  ; clk      ;
; N/A   ; None         ; 3.205 ns   ; a[24] ; Registrador:comb_3|Saida[24] ; clk      ;
; N/A   ; None         ; 3.197 ns   ; a[4]  ; Registrador:comb_3|Saida[4]  ; clk      ;
; N/A   ; None         ; 3.192 ns   ; a[14] ; Registrador:comb_3|Saida[14] ; clk      ;
; N/A   ; None         ; 3.180 ns   ; a[11] ; Registrador:comb_3|Saida[11] ; clk      ;
; N/A   ; None         ; 3.118 ns   ; a[29] ; Registrador:comb_3|Saida[29] ; clk      ;
; N/A   ; None         ; 3.058 ns   ; a[7]  ; Registrador:comb_3|Saida[7]  ; clk      ;
; N/A   ; None         ; 2.996 ns   ; a[27] ; Registrador:comb_3|Saida[27] ; clk      ;
; N/A   ; None         ; 2.969 ns   ; a[10] ; Registrador:comb_3|Saida[10] ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[0]  ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[1]  ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[2]  ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[3]  ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[4]  ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[5]  ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[6]  ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[7]  ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[8]  ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[9]  ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[10] ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[11] ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[12] ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[13] ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[14] ; clk      ;
; N/A   ; None         ; 0.469 ns   ; lod   ; Registrador:comb_3|Saida[15] ; clk      ;
; N/A   ; None         ; 0.235 ns   ; a[0]  ; Registrador:comb_3|Saida[0]  ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[16] ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[17] ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[18] ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[19] ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[20] ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[21] ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[22] ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[23] ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[24] ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[25] ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[26] ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[27] ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[28] ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[29] ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[30] ; clk      ;
; N/A   ; None         ; 0.050 ns   ; lod   ; Registrador:comb_3|Saida[31] ; clk      ;
+-------+--------------+------------+-------+------------------------------+----------+


+---------------------------------------------------------------------------------------+
; tco                                                                                   ;
+-------+--------------+------------+------------------------------+-------+------------+
; Slack ; Required tco ; Actual tco ; From                         ; To    ; From Clock ;
+-------+--------------+------------+------------------------------+-------+------------+
; N/A   ; None         ; 10.326 ns  ; Registrador:comb_3|Saida[16] ; b[16] ; clk        ;
; N/A   ; None         ; 10.251 ns  ; Registrador:comb_3|Saida[8]  ; b[8]  ; clk        ;
; N/A   ; None         ; 10.063 ns  ; Registrador:comb_3|Saida[18] ; b[18] ; clk        ;
; N/A   ; None         ; 10.027 ns  ; Registrador:comb_3|Saida[13] ; b[13] ; clk        ;
; N/A   ; None         ; 10.013 ns  ; Registrador:comb_3|Saida[12] ; b[12] ; clk        ;
; N/A   ; None         ; 9.915 ns   ; Registrador:comb_3|Saida[23] ; b[23] ; clk        ;
; N/A   ; None         ; 9.533 ns   ; Registrador:comb_3|Saida[29] ; b[29] ; clk        ;
; N/A   ; None         ; 8.342 ns   ; Registrador:comb_3|Saida[26] ; b[26] ; clk        ;
; N/A   ; None         ; 7.537 ns   ; Registrador:comb_3|Saida[11] ; b[11] ; clk        ;
; N/A   ; None         ; 7.507 ns   ; Registrador:comb_3|Saida[5]  ; b[5]  ; clk        ;
; N/A   ; None         ; 7.346 ns   ; Registrador:comb_3|Saida[27] ; b[27] ; clk        ;
; N/A   ; None         ; 7.332 ns   ; Registrador:comb_3|Saida[28] ; b[28] ; clk        ;
; N/A   ; None         ; 7.322 ns   ; Registrador:comb_3|Saida[2]  ; b[2]  ; clk        ;
; N/A   ; None         ; 7.246 ns   ; Registrador:comb_3|Saida[0]  ; b[0]  ; clk        ;
; N/A   ; None         ; 7.184 ns   ; Registrador:comb_3|Saida[14] ; b[14] ; clk        ;
; N/A   ; None         ; 7.131 ns   ; Registrador:comb_3|Saida[1]  ; b[1]  ; clk        ;
; N/A   ; None         ; 7.091 ns   ; Registrador:comb_3|Saida[31] ; b[31] ; clk        ;
; N/A   ; None         ; 7.083 ns   ; Registrador:comb_3|Saida[15] ; b[15] ; clk        ;
; N/A   ; None         ; 6.885 ns   ; Registrador:comb_3|Saida[24] ; b[24] ; clk        ;
; N/A   ; None         ; 6.883 ns   ; Registrador:comb_3|Saida[9]  ; b[9]  ; clk        ;
; N/A   ; None         ; 6.881 ns   ; Registrador:comb_3|Saida[3]  ; b[3]  ; clk        ;
; N/A   ; None         ; 6.857 ns   ; Registrador:comb_3|Saida[17] ; b[17] ; clk        ;
; N/A   ; None         ; 6.855 ns   ; Registrador:comb_3|Saida[7]  ; b[7]  ; clk        ;
; N/A   ; None         ; 6.853 ns   ; Registrador:comb_3|Saida[10] ; b[10] ; clk        ;
; N/A   ; None         ; 6.851 ns   ; Registrador:comb_3|Saida[20] ; b[20] ; clk        ;
; N/A   ; None         ; 6.846 ns   ; Registrador:comb_3|Saida[25] ; b[25] ; clk        ;
; N/A   ; None         ; 6.842 ns   ; Registrador:comb_3|Saida[19] ; b[19] ; clk        ;
; N/A   ; None         ; 6.830 ns   ; Registrador:comb_3|Saida[22] ; b[22] ; clk        ;
; N/A   ; None         ; 6.826 ns   ; Registrador:comb_3|Saida[21] ; b[21] ; clk        ;
; N/A   ; None         ; 6.626 ns   ; Registrador:comb_3|Saida[6]  ; b[6]  ; clk        ;
; N/A   ; None         ; 6.607 ns   ; Registrador:comb_3|Saida[30] ; b[30] ; clk        ;
; N/A   ; None         ; 6.601 ns   ; Registrador:comb_3|Saida[4]  ; b[4]  ; clk        ;
+-------+--------------+------------+------------------------------+-------+------------+


+-------------------------------------------------------------------------------------------+
; th                                                                                        ;
+---------------+-------------+-----------+-------+------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                           ; To Clock ;
+---------------+-------------+-----------+-------+------------------------------+----------+
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[16] ; clk      ;
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[17] ; clk      ;
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[18] ; clk      ;
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[19] ; clk      ;
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[20] ; clk      ;
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[21] ; clk      ;
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[22] ; clk      ;
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[23] ; clk      ;
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[24] ; clk      ;
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[25] ; clk      ;
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[26] ; clk      ;
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[27] ; clk      ;
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[28] ; clk      ;
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[29] ; clk      ;
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[30] ; clk      ;
; N/A           ; None        ; 0.180 ns  ; lod   ; Registrador:comb_3|Saida[31] ; clk      ;
; N/A           ; None        ; -0.005 ns ; a[0]  ; Registrador:comb_3|Saida[0]  ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[0]  ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[1]  ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[2]  ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[3]  ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[4]  ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[5]  ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[6]  ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[7]  ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[8]  ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[9]  ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[10] ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[11] ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[12] ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[13] ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[14] ; clk      ;
; N/A           ; None        ; -0.239 ns ; lod   ; Registrador:comb_3|Saida[15] ; clk      ;
; N/A           ; None        ; -2.739 ns ; a[10] ; Registrador:comb_3|Saida[10] ; clk      ;
; N/A           ; None        ; -2.766 ns ; a[27] ; Registrador:comb_3|Saida[27] ; clk      ;
; N/A           ; None        ; -2.828 ns ; a[7]  ; Registrador:comb_3|Saida[7]  ; clk      ;
; N/A           ; None        ; -2.888 ns ; a[29] ; Registrador:comb_3|Saida[29] ; clk      ;
; N/A           ; None        ; -2.950 ns ; a[11] ; Registrador:comb_3|Saida[11] ; clk      ;
; N/A           ; None        ; -2.962 ns ; a[14] ; Registrador:comb_3|Saida[14] ; clk      ;
; N/A           ; None        ; -2.967 ns ; a[4]  ; Registrador:comb_3|Saida[4]  ; clk      ;
; N/A           ; None        ; -2.975 ns ; a[24] ; Registrador:comb_3|Saida[24] ; clk      ;
; N/A           ; None        ; -2.983 ns ; a[2]  ; Registrador:comb_3|Saida[2]  ; clk      ;
; N/A           ; None        ; -2.990 ns ; a[9]  ; Registrador:comb_3|Saida[9]  ; clk      ;
; N/A           ; None        ; -3.003 ns ; a[23] ; Registrador:comb_3|Saida[23] ; clk      ;
; N/A           ; None        ; -3.009 ns ; a[30] ; Registrador:comb_3|Saida[30] ; clk      ;
; N/A           ; None        ; -3.082 ns ; a[15] ; Registrador:comb_3|Saida[15] ; clk      ;
; N/A           ; None        ; -3.124 ns ; a[6]  ; Registrador:comb_3|Saida[6]  ; clk      ;
; N/A           ; None        ; -3.127 ns ; a[12] ; Registrador:comb_3|Saida[12] ; clk      ;
; N/A           ; None        ; -3.128 ns ; a[28] ; Registrador:comb_3|Saida[28] ; clk      ;
; N/A           ; None        ; -3.131 ns ; a[13] ; Registrador:comb_3|Saida[13] ; clk      ;
; N/A           ; None        ; -3.160 ns ; a[20] ; Registrador:comb_3|Saida[20] ; clk      ;
; N/A           ; None        ; -3.176 ns ; a[3]  ; Registrador:comb_3|Saida[3]  ; clk      ;
; N/A           ; None        ; -3.230 ns ; a[31] ; Registrador:comb_3|Saida[31] ; clk      ;
; N/A           ; None        ; -3.231 ns ; a[25] ; Registrador:comb_3|Saida[25] ; clk      ;
; N/A           ; None        ; -3.232 ns ; a[8]  ; Registrador:comb_3|Saida[8]  ; clk      ;
; N/A           ; None        ; -3.236 ns ; a[19] ; Registrador:comb_3|Saida[19] ; clk      ;
; N/A           ; None        ; -3.304 ns ; a[1]  ; Registrador:comb_3|Saida[1]  ; clk      ;
; N/A           ; None        ; -3.339 ns ; a[17] ; Registrador:comb_3|Saida[17] ; clk      ;
; N/A           ; None        ; -3.432 ns ; a[16] ; Registrador:comb_3|Saida[16] ; clk      ;
; N/A           ; None        ; -3.534 ns ; a[21] ; Registrador:comb_3|Saida[21] ; clk      ;
; N/A           ; None        ; -4.169 ns ; a[5]  ; Registrador:comb_3|Saida[5]  ; clk      ;
; N/A           ; None        ; -4.313 ns ; a[22] ; Registrador:comb_3|Saida[22] ; clk      ;
; N/A           ; None        ; -4.586 ns ; a[18] ; Registrador:comb_3|Saida[18] ; clk      ;
; N/A           ; None        ; -4.624 ns ; a[26] ; Registrador:comb_3|Saida[26] ; clk      ;
+---------------+-------------+-----------+-------+------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Sep 19 10:16:09 2017
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off MIPS -c MIPS --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk"
Info: tsu for register "Registrador:comb_3|Saida[26]" (data pin = "a[26]", clock pin = "clk") is 4.854 ns
    Info: + Longest pin to register delay is 7.777 ns
        Info: 1: + IC(0.000 ns) + CELL(0.820 ns) = 0.820 ns; Loc. = PIN_AC13; Fanout = 1; PIN Node = 'a[26]'
        Info: 2: + IC(6.591 ns) + CELL(0.366 ns) = 7.777 ns; Loc. = LCFF_X36_Y47_N29; Fanout = 1; REG Node = 'Registrador:comb_3|Saida[26]'
        Info: Total cell delay = 1.186 ns ( 15.25 % )
        Info: Total interconnect delay = 6.591 ns ( 84.75 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.887 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.103 ns; Loc. = CLKCTRL_G3; Fanout = 32; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.247 ns) + CELL(0.537 ns) = 2.887 ns; Loc. = LCFF_X36_Y47_N29; Fanout = 1; REG Node = 'Registrador:comb_3|Saida[26]'
        Info: Total cell delay = 1.526 ns ( 52.86 % )
        Info: Total interconnect delay = 1.361 ns ( 47.14 % )
Info: tco from clock "clk" to destination pin "b[16]" through register "Registrador:comb_3|Saida[16]" is 10.326 ns
    Info: + Longest clock path from clock "clk" to source register is 2.887 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.103 ns; Loc. = CLKCTRL_G3; Fanout = 32; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.247 ns) + CELL(0.537 ns) = 2.887 ns; Loc. = LCFF_X36_Y47_N25; Fanout = 1; REG Node = 'Registrador:comb_3|Saida[16]'
        Info: Total cell delay = 1.526 ns ( 52.86 % )
        Info: Total interconnect delay = 1.361 ns ( 47.14 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 7.189 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X36_Y47_N25; Fanout = 1; REG Node = 'Registrador:comb_3|Saida[16]'
        Info: 2: + IC(4.391 ns) + CELL(2.798 ns) = 7.189 ns; Loc. = PIN_AK12; Fanout = 0; PIN Node = 'b[16]'
        Info: Total cell delay = 2.798 ns ( 38.92 % )
        Info: Total interconnect delay = 4.391 ns ( 61.08 % )
Info: th for register "Registrador:comb_3|Saida[16]" (data pin = "lod", clock pin = "clk") is 0.180 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.887 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.103 ns; Loc. = CLKCTRL_G3; Fanout = 32; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.247 ns) + CELL(0.537 ns) = 2.887 ns; Loc. = LCFF_X36_Y47_N25; Fanout = 1; REG Node = 'Registrador:comb_3|Saida[16]'
        Info: Total cell delay = 1.526 ns ( 52.86 % )
        Info: Total interconnect delay = 1.361 ns ( 47.14 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.973 ns
        Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_H15; Fanout = 32; PIN Node = 'lod'
        Info: 2: + IC(1.354 ns) + CELL(0.660 ns) = 2.973 ns; Loc. = LCFF_X36_Y47_N25; Fanout = 1; REG Node = 'Registrador:comb_3|Saida[16]'
        Info: Total cell delay = 1.619 ns ( 54.46 % )
        Info: Total interconnect delay = 1.354 ns ( 45.54 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 179 megabytes
    Info: Processing ended: Tue Sep 19 10:16:09 2017
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


