Fitter report for FPGA_EP2C
Mon May 04 10:41:00 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Mon May 04 10:41:00 2015            ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; FPGA_EP2C                                        ;
; Top-level Entity Name     ; FPGA_EP2C                                        ;
; Family                    ; Cyclone                                          ;
; Device                    ; EP1C6T144C8                                      ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 330 / 5,980 ( 6 % )                              ;
; Total pins                ; 56 / 98 ( 57 % )                                 ;
; Total virtual pins        ; 0                                                ;
; Total memory bits         ; 34,816 / 92,160 ( 38 % )                         ;
; Total PLLs                ; 1 / 2 ( 50 % )                                   ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C6T144C8                    ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.33        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  33.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 406 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 406 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 403     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/study/STM32F4xx_DSP_StdPeriph_Lib_V1.3.0/Project/FPGA/MCU2DDS+DAC(EP1C6T144c8/output_files/FPGA_EP2C.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 330 / 5,980 ( 6 % )      ;
;     -- Combinational with no register       ; 29                       ;
;     -- Register only                        ; 153                      ;
;     -- Combinational with a register        ; 148                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 55                       ;
;     -- 3 input functions                    ; 104                      ;
;     -- 2 input functions                    ; 18                       ;
;     -- 1 input functions                    ; 0                        ;
;     -- 0 input functions                    ; 0                        ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 255                      ;
;     -- arithmetic mode                      ; 75                       ;
;     -- qfbk mode                            ; 13                       ;
;     -- register cascade mode                ; 0                        ;
;     -- synchronous clear/load mode          ; 109                      ;
;     -- asynchronous clear/load mode         ; 0                        ;
;                                             ;                          ;
; Total registers                             ; 301 / 6,262 ( 5 % )      ;
; Total LABs                                  ; 49 / 598 ( 8 % )         ;
; Logic elements in carry chains              ; 80                       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 56 / 98 ( 57 % )         ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )           ;
;                                             ;                          ;
; Global signals                              ; 7                        ;
; M4Ks                                        ; 9 / 20 ( 45 % )          ;
; Total memory bits                           ; 34,816 / 92,160 ( 38 % ) ;
; Total RAM block bits                        ; 41,472 / 92,160 ( 45 % ) ;
; PLLs                                        ; 1 / 2 ( 50 % )           ;
; Global clocks                               ; 7 / 8 ( 88 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 2%             ;
; Peak interconnect usage (total/H/V)         ; 11% / 12% / 10%          ;
; Maximum fan-out                             ; 124                      ;
; Highest non-global fan-out                  ; 34                       ;
; Total fan-out                               ; 1423                     ;
; Average fan-out                             ; 3.58                     ;
+---------------------------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 330                 ; 0                              ;
;     -- Combinational with no register       ; 29                  ; 0                              ;
;     -- Register only                        ; 153                 ; 0                              ;
;     -- Combinational with a register        ; 148                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 0                   ; 0                              ;
;     -- 3 input functions                    ; 0                   ; 0                              ;
;     -- 2 input functions                    ; 0                   ; 0                              ;
;     -- 1 input functions                    ; 0                   ; 0                              ;
;     -- 0 input functions                    ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 0                   ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;     -- qfbk mode                            ; 0                   ; 0                              ;
;     -- register cascade mode                ; 0                   ; 0                              ;
;     -- synchronous clear/load mode          ; 0                   ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 301 / 2990 ( 10 % ) ; 0 / 2990 ( 0 % )               ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 56                  ; 0                              ;
; DSP block 9-bit elements                    ; 0                   ; 0                              ;
; Total memory bits                           ; 34816               ; 0                              ;
; Total RAM block bits                        ; 41472               ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 9 / 20 ( 45 % )     ; 0 / 20 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 124                 ; 1                              ;
;     -- Registered Input Connections         ; 113                 ; 0                              ;
;     -- Output Connections                   ; 1                   ; 124                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 1488                ; 125                            ;
;     -- Registered Connections               ; 794                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 125                            ;
;     -- hard_block:auto_generated_inst       ; 125                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 19                  ; 1                              ;
;     -- Output Ports                         ; 21                  ; 2                              ;
;     -- Bidir Ports                          ; 16                  ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                           ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A16            ; 38    ; 4        ; 2            ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A17            ; 37    ; 4        ; 2            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A18            ; 36    ; 1        ; 0            ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[0] ; 111   ; 2        ; 32           ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[1] ; 110   ; 2        ; 34           ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[2] ; 109   ; 2        ; 34           ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[3] ; 108   ; 3        ; 35           ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[4] ; 107   ; 3        ; 35           ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[5] ; 106   ; 3        ; 35           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[6] ; 105   ; 3        ; 35           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[7] ; 104   ; 3        ; 35           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS_SYNC       ; 143   ; 2        ; 2            ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; J7_DIN         ; 7     ; 1        ; 0            ; 18           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; J7_SCLK        ; 5     ; 1        ; 0            ; 19           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; J7_SYNC        ; 3     ; 1        ; 0            ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; NADV           ; 33    ; 1        ; 0            ; 2            ; 1           ; 19                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; NOE            ; 35    ; 1        ; 0            ; 1            ; 0           ; 120                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; NWE            ; 34    ; 1        ; 0            ; 2            ; 2           ; 33                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk            ; 16    ; 1        ; 0            ; 12           ; 2           ; 35                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                      ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; ADS930CLk        ; 100   ; 3        ; 35           ; 17           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ADS930_DIN       ; 99    ; 3        ; 35           ; 17           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ADS930_SCLK      ; 97    ; 3        ; 35           ; 16           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; ADS930_SYNC      ; 98    ; 3        ; 35           ; 17           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; INT0             ; 61    ; 4        ; 28           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; INT4             ; 62    ; 4        ; 30           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; J1_DIN           ; 70    ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; J1_SCLk          ; 68    ; 4        ; 30           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; J1_SYNC          ; 69    ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; adclk            ; 82    ; 3        ; 35           ; 4            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; output[0]        ; 71    ; 4        ; 34           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; output[1]        ; 72    ; 4        ; 34           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; output[2]        ; 73    ; 3        ; 35           ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; output[3]        ; 74    ; 3        ; 35           ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; output[4]        ; 75    ; 3        ; 35           ; 2            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; output[5]        ; 76    ; 3        ; 35           ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; output[6]        ; 77    ; 3        ; 35           ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; output[7]        ; 78    ; 3        ; 35           ; 3            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; panduan_FIFOADIN ; 133   ; 2        ; 8            ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; rd_enable        ; 125   ; 2        ; 20           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
; wr_enable        ; 124   ; 2        ; 20           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+--------------------------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source                 ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+--------------------------------------+---------------------+
; AD_IN[0]  ; 39    ; 4        ; 4            ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[10] ; 53    ; 4        ; 16           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[11] ; 56    ; 4        ; 20           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[12] ; 57    ; 4        ; 20           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[13] ; 58    ; 4        ; 20           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[14] ; 59    ; 4        ; 24           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[15] ; 60    ; 4        ; 28           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[1]  ; 40    ; 4        ; 4            ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[2]  ; 41    ; 4        ; 6            ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[3]  ; 42    ; 4        ; 6            ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[4]  ; 47    ; 4        ; 6            ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[5]  ; 48    ; 4        ; 8            ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[6]  ; 49    ; 4        ; 8            ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[7]  ; 50    ; 4        ; 14           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[8]  ; 51    ; 4        ; 14           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[9]  ; 52    ; 4        ; 16           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 10 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+--------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 22 ( 45 % ) ; 3.3V          ; --           ;
; 2        ; 7 / 26 ( 27 % )  ; 3.3V          ; --           ;
; 3        ; 16 / 24 ( 67 % ) ; 3.3V          ; --           ;
; 4        ; 25 / 26 ( 96 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; J7_SYNC                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; J7_SCLK                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 5          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; J7_DIN                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 8          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 19         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 12       ; 20         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 21         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 16       ; 23         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 18       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 25         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 27         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 28         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 24       ; 29         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 25       ; 30         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 26       ; 31         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 27       ; 32         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 42         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 45         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 46         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 47         ; 1        ; NADV                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 48         ; 1        ; NWE                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ; 49         ; 1        ; NOE                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 36       ; 50         ; 1        ; A18                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 37       ; 51         ; 4        ; A17                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 38       ; 52         ; 4        ; A16                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 55         ; 4        ; AD_IN[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ; 56         ; 4        ; AD_IN[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 57         ; 4        ; AD_IN[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 58         ; 4        ; AD_IN[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 44       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 45       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 47       ; 59         ; 4        ; AD_IN[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 60         ; 4        ; AD_IN[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ; 61         ; 4        ; AD_IN[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 70         ; 4        ; AD_IN[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 71         ; 4        ; AD_IN[8]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 4        ; AD_IN[9]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 4        ; AD_IN[10]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 56       ; 75         ; 4        ; AD_IN[11]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 76         ; 4        ; AD_IN[12]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 77         ; 4        ; AD_IN[13]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 81         ; 4        ; AD_IN[14]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 88         ; 4        ; AD_IN[15]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 89         ; 4        ; INT0                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 90         ; 4        ; INT4                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 63       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 91         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 92         ; 4        ; J1_SCLk                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 93         ; 4        ; J1_SYNC                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 94         ; 4        ; J1_DIN                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 97         ; 4        ; output[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 98         ; 4        ; output[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 99         ; 3        ; output[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 100        ; 3        ; output[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 101        ; 3        ; output[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 102        ; 3        ; output[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 103        ; 3        ; output[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ; 104        ; 3        ; output[7]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 79       ; 105        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ; 107        ; 3        ; adclk                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 83       ; 108        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 84       ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 110        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 120        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 87       ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 88       ; 122        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 89       ; 123        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ; 124        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ; 125        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 93       ; 126        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 94       ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 95       ; 127        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 128        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 97       ; 138        ; 3        ; ADS930_SCLK                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ; 139        ; 3        ; ADS930_SYNC                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 140        ; 3        ; ADS930_DIN                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 141        ; 3        ; ADS930CLk                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 144        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 145        ; 3        ; ADS930_DATA[7]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 146        ; 3        ; ADS930_DATA[6]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 147        ; 3        ; ADS930_DATA[5]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ; 148        ; 3        ; ADS930_DATA[4]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 108      ; 149        ; 3        ; ADS930_DATA[3]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ; 150        ; 2        ; ADS930_DATA[2]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 110      ; 151        ; 2        ; ADS930_DATA[1]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 2        ; ADS930_DATA[0]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 156        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 157        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 158        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 159        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 160        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 167        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ; 171        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 124      ; 172        ; 2        ; wr_enable                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 173        ; 2        ; rd_enable                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 127      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 128      ; 175        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 129      ; 176        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 177        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 178        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 187        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 188        ; 2        ; panduan_FIFOADIN                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 189        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 136      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 137      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 138      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 190        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 191        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 192        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 193        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 196        ; 2        ; ADS_SYNC                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 197        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------+
; PLL Summary                                                              ;
+-------------------------------+------------------------------------------+
; Name                          ; pll_2:inst10|altpll:altpll_component|pll ;
+-------------------------------+------------------------------------------+
; SDC pin name                  ; inst10|altpll_component|pll              ;
; PLL type                      ; -                                        ;
; Scan chain                    ; None                                     ;
; PLL mode                      ; Normal                                   ;
; Feedback source               ; --                                       ;
; Compensate clock              ; clock0                                   ;
; Compensated input/output pins ; --                                       ;
; Switchover on loss of clock   ; --                                       ;
; Switchover counter            ; --                                       ;
; Primary clock                 ; --                                       ;
; Input frequency 0             ; 25.0 MHz                                 ;
; Input frequency 1             ; --                                       ;
; Nominal PFD frequency         ; 25.0 MHz                                 ;
; Nominal VCO frequency         ; 800.0 MHz                                ;
; Freq min lock                 ; 15.34 MHz                                ;
; Freq max lock                 ; 31.25 MHz                                ;
; Clock Offset                  ; 0 ps                                     ;
; M VCO Tap                     ; 0                                        ;
; M Initial                     ; 1                                        ;
; M value                       ; 32                                       ;
; N value                       ; 1                                        ;
; M counter delay               ; --                                       ;
; N counter delay               ; --                                       ;
; M2 value                      ; --                                       ;
; N2 value                      ; --                                       ;
; SS counter                    ; --                                       ;
; Downspread                    ; --                                       ;
; Spread frequency              ; --                                       ;
; enable0 counter               ; --                                       ;
; enable1 counter               ; --                                       ;
; Real time reconfigurable      ; --                                       ;
; Scan chain MIF file           ; --                                       ;
; Preserve PLL counter order    ; Off                                      ;
; PLL location                  ; PLL_1                                    ;
; Inclk0 signal                 ; clk                                      ;
; Inclk1 signal                 ; --                                       ;
; Inclk0 signal type            ; Dedicated Pin                            ;
; Inclk1 signal type            ; --                                       ;
+-------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                    ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+------------------------------------+
; Name                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Delay ; Duty Cycle ; Counter ; Counter Delay ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                       ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+------------------------------------+
; pll_2:inst10|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G0      ; --            ; 16            ; 8/8 Even   ; 1       ; 0       ; inst10|altpll_component|pll|clk[0] ;
; pll_2:inst10|altpll:altpll_component|_clk1 ; clock1       ; 4    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 0 ps  ; 50/50      ; G1      ; --            ; 8             ; 4/4 Even   ; 1       ; 0       ; inst10|altpll_component|pll|clk[1] ;
+--------------------------------------------+--------------+------+-----+------------------+-------------+-------+------------+---------+---------------+---------------+------------+---------+---------+------------------------------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                       ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                   ; Library Name ;
+--------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |FPGA_EP2C                                       ; 330 (0)     ; 301          ; 34816       ; 9    ; 56   ; 0            ; 29 (0)       ; 153 (0)           ; 148 (0)          ; 80 (0)          ; 13 (0)     ; |FPGA_EP2C                                                                                                                            ; work         ;
;    |ADC_FIFO:inst4|                              ; 2 (2)       ; 2            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|ADC_FIFO:inst4                                                                                                             ; work         ;
;    |BUFF:inst5|                                  ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|BUFF:inst5                                                                                                                 ; work         ;
;    |BUFF:inst6|                                  ; 16 (16)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|BUFF:inst6                                                                                                                 ; work         ;
;    |BUFF_SEND_DATA:inst11|                       ; 9 (9)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|BUFF_SEND_DATA:inst11                                                                                                      ; work         ;
;    |FIFO_ADIN:inst8|                             ; 235 (0)     ; 216          ; 32768       ; 8    ; 0    ; 0            ; 19 (0)       ; 110 (0)           ; 106 (0)          ; 48 (0)          ; 5 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8                                                                                                            ; work         ;
;       |dcfifo:dcfifo_component|                  ; 235 (0)     ; 216          ; 32768       ; 8    ; 0    ; 0            ; 19 (0)       ; 110 (0)           ; 106 (0)          ; 48 (0)          ; 5 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component                                                                                    ; work         ;
;          |dcfifo_86f1:auto_generated|            ; 235 (13)    ; 216          ; 32768       ; 8    ; 0    ; 0            ; 19 (1)       ; 110 (12)          ; 106 (0)          ; 48 (0)          ; 5 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated                                                         ; work         ;
;             |a_fefifo_7ec:write_state|           ; 4 (4)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_7ec:write_state                                ; work         ;
;             |a_fefifo_uhc:read_state|            ; 9 (9)       ; 3            ; 0           ; 0    ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state                                 ; work         ;
;             |a_gray2bin_46b:gray2bin_rs_nbwp|    ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_gray2bin_46b:gray2bin_rs_nbwp                         ; work         ;
;             |a_gray2bin_46b:gray2bin_ws_nbrp|    ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 2 (2)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_gray2bin_46b:gray2bin_ws_nbrp                         ; work         ;
;             |a_graycounter_826:rdptr_g|          ; 21 (21)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g                               ; work         ;
;             |a_graycounter_826:wrptr_g|          ; 20 (20)     ; 16           ; 0           ; 0    ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 16 (16)          ; 0 (0)           ; 1 (1)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g                               ; work         ;
;             |alt_synch_pipe_3e8:dffpipe_rs_dgwp| ; 48 (0)      ; 48           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 46 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp                      ; work         ;
;                |dffpipe_te9:dffpipe9|            ; 48 (48)     ; 48           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 46 (46)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9 ; work         ;
;             |alt_synch_pipe_3e8:dffpipe_ws_dgrp| ; 48 (0)      ; 48           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 46 (0)            ; 2 (0)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp                      ; work         ;
;                |dffpipe_te9:dffpipe9|            ; 48 (48)     ; 48           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 46 (46)           ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9 ; work         ;
;             |cntr_mua:rdptr_b|                   ; 12 (12)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; 0 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b                                        ; work         ;
;             |cntr_mua:wrptr_b|                   ; 12 (12)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; 0 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b                                        ; work         ;
;             |dffpipe_qe9:dffpipe_rdbuw|          ; 12 (12)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; 0 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw                               ; work         ;
;             |dffpipe_qe9:dffpipe_rs_dbwp|        ; 12 (12)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp                             ; work         ;
;             |dffpipe_qe9:dffpipe_wr_dbuw|        ; 12 (12)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 12 (12)         ; 0 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw                             ; work         ;
;             |dffpipe_qe9:dffpipe_ws_nbrp|        ; 12 (12)     ; 12           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 9 (9)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_ws_nbrp                             ; work         ;
;             |dpram_bbv:fiforam|                  ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam                                       ; work         ;
;                |altsyncram_tof1:altsyncram6|     ; 0 (0)       ; 0            ; 32768       ; 8    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6           ; work         ;
;    |SAVE_ADDR:inst|                              ; 19 (19)     ; 19           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 8 (8)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|SAVE_ADDR:inst                                                                                                             ; work         ;
;    |SELECT_ADDR:inst7|                           ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 8 (8)      ; |FPGA_EP2C|SELECT_ADDR:inst7                                                                                                          ; work         ;
;    |cylon_1_ran:inst1|                           ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|cylon_1_ran:inst1                                                                                                          ; work         ;
;       |altsyncram:altsyncram_component|          ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|cylon_1_ran:inst1|altsyncram:altsyncram_component                                                                          ; work         ;
;          |altsyncram_2jg1:auto_generated|        ; 0 (0)       ; 0            ; 2048        ; 1    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated                                           ; work         ;
;    |phase_acc:inst3|                             ; 32 (32)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 32 (32)         ; 0 (0)      ; |FPGA_EP2C|phase_acc:inst3                                                                                                            ; work         ;
;    |pll_2:inst10|                                ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|pll_2:inst10                                                                                                               ; work         ;
;       |altpll:altpll_component|                  ; 0 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |FPGA_EP2C|pll_2:inst10|altpll:altpll_component                                                                                       ; work         ;
+--------------------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; AD_IN[15]        ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; AD_IN[14]        ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; AD_IN[13]        ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; AD_IN[12]        ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; AD_IN[11]        ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; AD_IN[10]        ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; AD_IN[9]         ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; AD_IN[8]         ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; AD_IN[7]         ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; AD_IN[6]         ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; AD_IN[5]         ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; AD_IN[4]         ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; AD_IN[3]         ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; AD_IN[2]         ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; AD_IN[1]         ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; AD_IN[0]         ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; INT0             ; Output   ; --            ; --            ; --                    ; --  ;
; wr_enable        ; Output   ; --            ; --            ; --                    ; --  ;
; INT4             ; Output   ; --            ; --            ; --                    ; --  ;
; adclk            ; Output   ; --            ; --            ; --                    ; --  ;
; ADS930CLk        ; Output   ; --            ; --            ; --                    ; --  ;
; J1_DIN           ; Output   ; --            ; --            ; --                    ; --  ;
; J1_SYNC          ; Output   ; --            ; --            ; --                    ; --  ;
; J1_SCLk          ; Output   ; --            ; --            ; --                    ; --  ;
; ADS930_DIN       ; Output   ; --            ; --            ; --                    ; --  ;
; ADS930_SYNC      ; Output   ; --            ; --            ; --                    ; --  ;
; ADS930_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; panduan_FIFOADIN ; Output   ; --            ; --            ; --                    ; --  ;
; rd_enable        ; Output   ; --            ; --            ; --                    ; --  ;
; output[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; output[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; output[5]        ; Output   ; --            ; --            ; --                    ; --  ;
; output[4]        ; Output   ; --            ; --            ; --                    ; --  ;
; output[3]        ; Output   ; --            ; --            ; --                    ; --  ;
; output[2]        ; Output   ; --            ; --            ; --                    ; --  ;
; output[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; output[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; clk              ; Input    ; --            ; --            ; --                    ; --  ;
; J7_DIN           ; Input    ; ON            ; ON            ; --                    ; --  ;
; J7_SYNC          ; Input    ; ON            ; ON            ; --                    ; --  ;
; J7_SCLK          ; Input    ; ON            ; ON            ; --                    ; --  ;
; ADS_SYNC         ; Input    ; ON            ; ON            ; --                    ; --  ;
; A16              ; Input    ; ON            ; ON            ; --                    ; --  ;
; NADV             ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; A18              ; Input    ; ON            ; ON            ; --                    ; --  ;
; A17              ; Input    ; ON            ; ON            ; --                    ; --  ;
; NWE              ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; NOE              ; Input    ; ON            ; OFF           ; --                    ; --  ;
; ADS930_DATA[7]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; ADS930_DATA[6]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; ADS930_DATA[5]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; ADS930_DATA[4]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; ADS930_DATA[3]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; ADS930_DATA[2]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; ADS930_DATA[1]   ; Input    ; ON            ; ON            ; --                    ; --  ;
; ADS930_DATA[0]   ; Input    ; ON            ; ON            ; --                    ; --  ;
+------------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                           ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; AD_IN[15]                                                                                                                                     ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[15]                                                                                                                ; 1                 ; ON      ;
;      - BUFF:inst6|DATA_OUT[15]                                                                                                                ; 1                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[15]                                                                                                                ; 1                 ; ON      ;
; AD_IN[14]                                                                                                                                     ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[14]                                                                                                                ; 1                 ; ON      ;
;      - BUFF:inst6|DATA_OUT[14]                                                                                                                ; 1                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[14]                                                                                                                ; 1                 ; ON      ;
; AD_IN[13]                                                                                                                                     ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[13]                                                                                                                ; 1                 ; ON      ;
;      - BUFF:inst6|DATA_OUT[13]                                                                                                                ; 1                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[13]                                                                                                                ; 1                 ; ON      ;
; AD_IN[12]                                                                                                                                     ;                   ;         ;
;      - BUFF:inst6|DATA_OUT[12]                                                                                                                ; 0                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[12]                                                                                                                ; 0                 ; ON      ;
;      - SAVE_ADDR:inst|ADDR[12]                                                                                                                ; 0                 ; ON      ;
; AD_IN[11]                                                                                                                                     ;                   ;         ;
;      - BUFF:inst6|DATA_OUT[11]                                                                                                                ; 1                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[11]                                                                                                                ; 1                 ; ON      ;
;      - SAVE_ADDR:inst|ADDR[11]                                                                                                                ; 1                 ; ON      ;
; AD_IN[10]                                                                                                                                     ;                   ;         ;
;      - BUFF:inst6|DATA_OUT[10]                                                                                                                ; 1                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[10]                                                                                                                ; 1                 ; ON      ;
;      - SAVE_ADDR:inst|ADDR[10]                                                                                                                ; 1                 ; ON      ;
; AD_IN[9]                                                                                                                                      ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[9]                                                                                                                 ; 1                 ; ON      ;
;      - BUFF:inst6|DATA_OUT[9]                                                                                                                 ; 1                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[9]                                                                                                                 ; 1                 ; ON      ;
; AD_IN[8]                                                                                                                                      ;                   ;         ;
;      - BUFF:inst6|DATA_OUT[8]                                                                                                                 ; 0                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[8]                                                                                                                 ; 0                 ; ON      ;
;      - SAVE_ADDR:inst|ADDR[8]                                                                                                                 ; 0                 ; ON      ;
; AD_IN[7]                                                                                                                                      ;                   ;         ;
;      - cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|ram_block1a7                                          ; 1                 ; ON      ;
;      - SAVE_ADDR:inst|ADDR[7]                                                                                                                 ; 1                 ; ON      ;
;      - BUFF:inst6|DATA_OUT[7]                                                                                                                 ; 1                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[7]                                                                                                                 ; 1                 ; ON      ;
; AD_IN[6]                                                                                                                                      ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[6]                                                                                                                 ; 0                 ; ON      ;
;      - BUFF:inst6|DATA_OUT[6]                                                                                                                 ; 0                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[6]                                                                                                                 ; 0                 ; ON      ;
;      - cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|ram_block1a7                                          ; 0                 ; ON      ;
; AD_IN[5]                                                                                                                                      ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[5]                                                                                                                 ; 1                 ; ON      ;
;      - BUFF:inst6|DATA_OUT[5]                                                                                                                 ; 1                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[5]                                                                                                                 ; 1                 ; ON      ;
;      - cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|ram_block1a7                                          ; 1                 ; ON      ;
; AD_IN[4]                                                                                                                                      ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[4]                                                                                                                 ; 1                 ; ON      ;
;      - BUFF:inst6|DATA_OUT[4]                                                                                                                 ; 1                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[4]                                                                                                                 ; 1                 ; ON      ;
;      - cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|ram_block1a7                                          ; 1                 ; ON      ;
; AD_IN[3]                                                                                                                                      ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[3]                                                                                                                 ; 1                 ; ON      ;
;      - BUFF:inst6|DATA_OUT[3]                                                                                                                 ; 1                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[3]                                                                                                                 ; 1                 ; ON      ;
;      - cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|ram_block1a7                                          ; 1                 ; ON      ;
; AD_IN[2]                                                                                                                                      ;                   ;         ;
;      - BUFF:inst6|DATA_OUT[2]                                                                                                                 ; 1                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[2]                                                                                                                 ; 1                 ; ON      ;
;      - SAVE_ADDR:inst|ADDR[2]                                                                                                                 ; 1                 ; ON      ;
;      - cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|ram_block1a7                                          ; 1                 ; ON      ;
; AD_IN[1]                                                                                                                                      ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[1]                                                                                                                 ; 1                 ; ON      ;
;      - BUFF:inst6|DATA_OUT[1]                                                                                                                 ; 1                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[1]                                                                                                                 ; 1                 ; ON      ;
;      - cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|ram_block1a7                                          ; 1                 ; ON      ;
; AD_IN[0]                                                                                                                                      ;                   ;         ;
;      - BUFF:inst6|DATA_OUT[0]                                                                                                                 ; 0                 ; ON      ;
;      - BUFF:inst5|DATA_OUT[0]                                                                                                                 ; 0                 ; ON      ;
;      - SAVE_ADDR:inst|ADDR[0]                                                                                                                 ; 0                 ; ON      ;
;      - cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|ram_block1a7                                          ; 0                 ; ON      ;
; clk                                                                                                                                           ;                   ;         ;
; J7_DIN                                                                                                                                        ;                   ;         ;
;      - J1_DIN                                                                                                                                 ; 1                 ; ON      ;
;      - ADS930_DIN                                                                                                                             ; 1                 ; ON      ;
; J7_SYNC                                                                                                                                       ;                   ;         ;
;      - J1_SYNC                                                                                                                                ; 0                 ; ON      ;
; J7_SCLK                                                                                                                                       ;                   ;         ;
;      - J1_SCLk                                                                                                                                ; 0                 ; ON      ;
;      - ADS930_SCLK                                                                                                                            ; 0                 ; ON      ;
; ADS_SYNC                                                                                                                                      ;                   ;         ;
;      - ADS930_SYNC                                                                                                                            ; 0                 ; ON      ;
; A16                                                                                                                                           ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[16]                                                                                                                ; 0                 ; ON      ;
; NADV                                                                                                                                          ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[1]                                                                                                                 ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[3]                                                                                                                 ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[4]                                                                                                                 ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[5]                                                                                                                 ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[6]                                                                                                                 ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[7]                                                                                                                 ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[9]                                                                                                                 ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[13]                                                                                                                ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[14]                                                                                                                ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[15]                                                                                                                ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[17]                                                                                                                ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[8]                                                                                                                 ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[12]                                                                                                                ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[16]                                                                                                                ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[0]                                                                                                                 ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[2]                                                                                                                 ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[18]                                                                                                                ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[10]                                                                                                                ; 1                 ; OFF     ;
;      - SAVE_ADDR:inst|ADDR[11]                                                                                                                ; 1                 ; OFF     ;
; A18                                                                                                                                           ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[18]                                                                                                                ; 1                 ; ON      ;
; A17                                                                                                                                           ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[17]                                                                                                                ; 0                 ; ON      ;
; NWE                                                                                                                                           ;                   ;         ;
;      - cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|ram_block1a7                                          ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[8]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[9]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[10]                                                                                                                ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[11]                                                                                                                ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[12]                                                                                                                ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[13]                                                                                                                ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[14]                                                                                                                ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[15]                                                                                                                ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[7]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[6]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[5]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[4]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[3]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[2]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[1]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst6|DATA_OUT[0]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[15]                                                                                                                ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[14]                                                                                                                ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[13]                                                                                                                ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[12]                                                                                                                ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[11]                                                                                                                ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[10]                                                                                                                ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[9]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[8]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[7]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[6]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[5]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[4]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[3]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[2]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[1]                                                                                                                 ; 0                 ; OFF     ;
;      - BUFF:inst5|DATA_OUT[0]                                                                                                                 ; 0                 ; OFF     ;
; NOE                                                                                                                                           ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|b_non_empty                                 ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|b_one                                       ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a0          ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a1          ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a2          ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a3          ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a4          ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a5          ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a6          ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a7          ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella0                                     ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella1                                     ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella2                                     ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella3                                     ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella4                                     ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella5                                     ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella6                                     ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella7                                     ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella8                                     ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella9                                     ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella10                                    ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella11                                    ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[0]                                 ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[1]                                 ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[2]                                 ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[3]                                 ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[4]                                 ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[5]                                 ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[6]                                 ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[7]                                 ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[8]                                 ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[9]                                 ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[10]                                ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[11]                                ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[0]                               ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[3]                               ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[4]                               ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[5]                               ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[6]                               ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[7]                               ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[8]                               ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[9]                               ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[10]                              ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[11]                              ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[1]                               ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[11] ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[10] ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[9]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[7]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[6]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[4]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[3]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[2]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[1]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[0]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[0]                              ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[1]                              ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[2]                              ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[3]                              ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[4]                              ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[5]                              ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[6]                              ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[7]                              ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[8]                              ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[9]                              ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[10]                             ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[11]                             ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[11] ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[10] ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[9]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[8]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[7]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[6]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[5]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[4]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[3]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[2]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[1]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[0]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|parity3                                   ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[11] ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[10] ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[9]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[8]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[7]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[6]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[5]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[4]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[3]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[2]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[1]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[0]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|sub_parity4a0                             ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|sub_parity4a1                             ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|sub_parity4a2                             ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[11] ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[10] ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[9]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[8]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[7]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[6]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[5]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[4]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[3]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[2]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[1]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[0]  ; 1                 ; OFF     ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[0]_89                                                                                                   ; 0                 ; ON      ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[7]$latch                                                                                                ; 1                 ; OFF     ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[6]$latch                                                                                                ; 1                 ; OFF     ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[5]$latch                                                                                                ; 1                 ; OFF     ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[4]$latch                                                                                                ; 1                 ; OFF     ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[3]$latch                                                                                                ; 1                 ; OFF     ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[2]$latch                                                                                                ; 1                 ; OFF     ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[1]$latch                                                                                                ; 1                 ; OFF     ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[0]$latch                                                                                                ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[8]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[2]                               ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[5]  ; 1                 ; OFF     ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|llreq                                       ; 1                 ; OFF     ;
; ADS930_DATA[7]                                                                                                                                ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a7          ; 0                 ; ON      ;
; ADS930_DATA[6]                                                                                                                                ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a6          ; 1                 ; ON      ;
; ADS930_DATA[5]                                                                                                                                ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a5          ; 0                 ; ON      ;
; ADS930_DATA[4]                                                                                                                                ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a4          ; 1                 ; ON      ;
; ADS930_DATA[3]                                                                                                                                ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a3          ; 0                 ; ON      ;
; ADS930_DATA[2]                                                                                                                                ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a2          ; 0                 ; ON      ;
; ADS930_DATA[1]                                                                                                                                ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a1          ; 0                 ; ON      ;
; ADS930_DATA[0]                                                                                                                                ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ram_block7a0          ; 0                 ; ON      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------+--------------+---------+----------------------------+--------+----------------------+------------------+
; Name                                                                                               ; Location     ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------------------------------------------------------------------------------+--------------+---------+----------------------------+--------+----------------------+------------------+
; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89                                                               ; LC_X11_Y1_N3 ; 17      ; Output enable              ; no     ; --                   ; --               ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|llreq~0 ; LC_X16_Y7_N0 ; 26      ; Clock enable               ; no     ; --                   ; --               ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|valid_wreq~0                    ; LC_X16_Y7_N6 ; 26      ; Clock enable, Write enable ; no     ; --                   ; --               ;
; NADV                                                                                               ; PIN_33       ; 19      ; Clock                      ; yes    ; Global Clock         ; GCLK1            ;
; NOE                                                                                                ; PIN_35       ; 120     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ;
; NWE                                                                                                ; PIN_34       ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ;
; SELECT_ADDR:inst7|Equal0~0                                                                         ; LC_X14_Y7_N6 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ;
; SELECT_ADDR:inst7|Equal1~5                                                                         ; LC_X15_Y7_N3 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; SELECT_ADDR:inst7|Equal2~0                                                                         ; LC_X15_Y7_N1 ; 16      ; Clock enable               ; no     ; --                   ; --               ;
; SELECT_ADDR:inst7|Equal3~0                                                                         ; LC_X15_Y7_N9 ; 14      ; Latch enable               ; yes    ; Global Clock         ; GCLK7            ;
; clk                                                                                                ; PIN_16       ; 35      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ;
; pll_2:inst10|altpll:altpll_component|_clk0                                                         ; PLL_1        ; 3       ; Clock                      ; yes    ; Global Clock         ; GCLK5            ;
; pll_2:inst10|altpll:altpll_component|_clk1                                                         ; PLL_1        ; 121     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ;
+----------------------------------------------------------------------------------------------------+--------------+---------+----------------------------+--------+----------------------+------------------+


+---------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                   ;
+--------------------------------------------+--------------+---------+----------------------+------------------+
; Name                                       ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------------------------------+--------------+---------+----------------------+------------------+
; NADV                                       ; PIN_33       ; 19      ; Global Clock         ; GCLK1            ;
; NOE                                        ; PIN_35       ; 120     ; Global Clock         ; GCLK3            ;
; NWE                                        ; PIN_34       ; 33      ; Global Clock         ; GCLK6            ;
; SELECT_ADDR:inst7|Equal3~0                 ; LC_X15_Y7_N9 ; 14      ; Global Clock         ; GCLK7            ;
; clk                                        ; PIN_16       ; 35      ; Global Clock         ; GCLK2            ;
; pll_2:inst10|altpll:altpll_component|_clk0 ; PLL_1        ; 3       ; Global Clock         ; GCLK5            ;
; pll_2:inst10|altpll:altpll_component|_clk1 ; PLL_1        ; 121     ; Global Clock         ; GCLK0            ;
+--------------------------------------------+--------------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|valid_wreq~0                                                        ; 34      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|llreq~0                                     ; 26      ;
; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89                                                                                                   ; 17      ;
; SELECT_ADDR:inst7|Equal1~5                                                                                                             ; 16      ;
; SELECT_ADDR:inst7|Equal2~0                                                                                                             ; 16      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[1]                              ; 15      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|counter5a[1]                              ; 15      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[8]                              ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[6]                              ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[4]                              ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[2]                              ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|counter5a[8]                              ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|counter5a[6]                              ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|counter5a[4]                              ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|counter5a[2]                              ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[9]                              ; 13      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[7]                              ; 13      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[5]                              ; 13      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[3]                              ; 13      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[0]                              ; 13      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|counter5a[9]                              ; 13      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|counter5a[7]                              ; 13      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|counter5a[5]                              ; 13      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|counter5a[3]                              ; 13      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|counter5a[0]                              ; 13      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[11]                             ; 11      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|counter5a[10]                             ; 11      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|counter5a[11]                             ; 11      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|counter5a[10]                             ; 11      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|b_non_empty                                 ; 6       ;
; phase_acc:inst3|acc[0]~63                                                                                                              ; 5       ;
; phase_acc:inst3|acc[5]~53                                                                                                              ; 5       ;
; phase_acc:inst3|acc[10]~43                                                                                                             ; 5       ;
; phase_acc:inst3|acc[15]~33                                                                                                             ; 5       ;
; phase_acc:inst3|acc[20]~23                                                                                                             ; 5       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella5~COUT                                ; 5       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella0~COUT                                ; 5       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella5~COUT                                ; 5       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella0~COUT                                ; 5       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[5]~11                            ; 5       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[0]~5                             ; 5       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[5]~9                               ; 5       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[0]~1                               ; 5       ;
; phase_acc:inst3|acc[25]~3                                                                                                              ; 5       ;
; AD_IN~15                                                                                                                               ; 4       ;
; AD_IN~14                                                                                                                               ; 4       ;
; AD_IN~13                                                                                                                               ; 4       ;
; AD_IN~12                                                                                                                               ; 4       ;
; AD_IN~11                                                                                                                               ; 4       ;
; AD_IN~10                                                                                                                               ; 4       ;
; AD_IN~9                                                                                                                                ; 4       ;
; AD_IN~8                                                                                                                                ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|_~1                                       ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|_~1                                       ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_gray2bin_46b:gray2bin_ws_nbrp|xor5                                ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_gray2bin_46b:gray2bin_ws_nbrp|xor8                                ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe13a[11] ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_gray2bin_46b:gray2bin_rs_nbwp|xor5                                ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_gray2bin_46b:gray2bin_rs_nbwp|xor8                                ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[11] ; 4       ;
; AD_IN~7                                                                                                                                ; 3       ;
; AD_IN~6                                                                                                                                ; 3       ;
; AD_IN~5                                                                                                                                ; 3       ;
; AD_IN~4                                                                                                                                ; 3       ;
; AD_IN~3                                                                                                                                ; 3       ;
; AD_IN~2                                                                                                                                ; 3       ;
; AD_IN~1                                                                                                                                ; 3       ;
; AD_IN~0                                                                                                                                ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|_~5                                       ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|_~4                                       ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|_~3                                       ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|parity3                                   ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|_~5                                       ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|_~4                                       ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|_~3                                       ; 3       ;
; ADC_FIFO:inst4|wr_enable                                                                                                               ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|parity3                                   ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe13a[4]  ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe13a[7]  ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe13a[10] ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[4]  ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[7]  ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[10] ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_7ec:write_state|b_full                                     ; 3       ;
; SAVE_ADDR:inst|ADDR[0]                                                                                                                 ; 3       ;
; SELECT_ADDR:inst7|Equal1~4                                                                                                             ; 3       ;
; J7_SCLK                                                                                                                                ; 2       ;
; J7_DIN                                                                                                                                 ; 2       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[0]$latch                                                                                                ; 2       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[1]$latch                                                                                                ; 2       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[2]$latch                                                                                                ; 2       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[3]$latch                                                                                                ; 2       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[4]$latch                                                                                                ; 2       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[5]$latch                                                                                                ; 2       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[6]$latch                                                                                                ; 2       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[7]$latch                                                                                                ; 2       ;
; SAVE_ADDR:inst|ADDR[10]                                                                                                                ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe13a[1]  ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_gray2bin_46b:gray2bin_ws_nbrp|xor2                                ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe13a[3]  ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe13a[6]  ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe13a[9]  ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[1]  ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_gray2bin_46b:gray2bin_rs_nbwp|xor2                                ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[3]  ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[6]  ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[9]  ; 2       ;
; SAVE_ADDR:inst|ADDR[11]                                                                                                                ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|_~0                                         ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|is_one11~2                                  ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|b_one                                       ; 2       ;
; SELECT_ADDR:inst7|Equal0~0                                                                                                             ; 2       ;
; SAVE_ADDR:inst|ADDR[15]                                                                                                                ; 2       ;
; SAVE_ADDR:inst|ADDR[7]                                                                                                                 ; 2       ;
; SAVE_ADDR:inst|ADDR[6]                                                                                                                 ; 2       ;
; SAVE_ADDR:inst|ADDR[5]                                                                                                                 ; 2       ;
; SAVE_ADDR:inst|ADDR[4]                                                                                                                 ; 2       ;
; SAVE_ADDR:inst|ADDR[3]                                                                                                                 ; 2       ;
; SAVE_ADDR:inst|ADDR[17]                                                                                                                ; 2       ;
; SAVE_ADDR:inst|ADDR[1]                                                                                                                 ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|safe_q[11]                                         ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|safe_q[10]                                         ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|safe_q[9]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|safe_q[8]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|safe_q[7]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|safe_q[6]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|safe_q[5]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|safe_q[4]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|safe_q[1]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|safe_q[0]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|safe_q[3]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|safe_q[2]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|safe_q[1]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|safe_q[11]                                         ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|safe_q[10]                                         ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|safe_q[9]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|safe_q[8]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|safe_q[7]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|safe_q[6]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|safe_q[5]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|safe_q[4]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|safe_q[3]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|safe_q[2]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|safe_q[0]                                          ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[1]                                 ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[0]                                 ; 2       ;
; phase_acc:inst3|acc[31]                                                                                                                ; 2       ;
; phase_acc:inst3|acc[30]                                                                                                                ; 2       ;
; phase_acc:inst3|acc[29]                                                                                                                ; 2       ;
; phase_acc:inst3|acc[28]                                                                                                                ; 2       ;
; phase_acc:inst3|acc[27]                                                                                                                ; 2       ;
; phase_acc:inst3|acc[26]                                                                                                                ; 2       ;
; phase_acc:inst3|acc[25]                                                                                                                ; 2       ;
; phase_acc:inst3|acc[24]                                                                                                                ; 2       ;
; ADS930_DATA[0]                                                                                                                         ; 1       ;
; ADS930_DATA[1]                                                                                                                         ; 1       ;
; ADS930_DATA[2]                                                                                                                         ; 1       ;
; ADS930_DATA[3]                                                                                                                         ; 1       ;
; ADS930_DATA[4]                                                                                                                         ; 1       ;
; ADS930_DATA[5]                                                                                                                         ; 1       ;
; ADS930_DATA[6]                                                                                                                         ; 1       ;
; ADS930_DATA[7]                                                                                                                         ; 1       ;
; A17                                                                                                                                    ; 1       ;
; A18                                                                                                                                    ; 1       ;
; A16                                                                                                                                    ; 1       ;
; ADS_SYNC                                                                                                                               ; 1       ;
; J7_SYNC                                                                                                                                ; 1       ;
; BUFF:inst5|DATA_OUT[0]                                                                                                                 ; 1       ;
; BUFF:inst5|DATA_OUT[1]                                                                                                                 ; 1       ;
; BUFF:inst5|DATA_OUT[2]                                                                                                                 ; 1       ;
; BUFF:inst5|DATA_OUT[3]                                                                                                                 ; 1       ;
; BUFF:inst5|DATA_OUT[4]                                                                                                                 ; 1       ;
; BUFF:inst5|DATA_OUT[5]                                                                                                                 ; 1       ;
; BUFF:inst5|DATA_OUT[6]                                                                                                                 ; 1       ;
; BUFF:inst5|DATA_OUT[7]                                                                                                                 ; 1       ;
; BUFF:inst5|DATA_OUT[8]                                                                                                                 ; 1       ;
; BUFF:inst5|DATA_OUT[9]                                                                                                                 ; 1       ;
; BUFF:inst5|DATA_OUT[10]                                                                                                                ; 1       ;
; BUFF:inst5|DATA_OUT[11]                                                                                                                ; 1       ;
; BUFF:inst5|DATA_OUT[12]                                                                                                                ; 1       ;
; BUFF:inst5|DATA_OUT[13]                                                                                                                ; 1       ;
; BUFF:inst5|DATA_OUT[14]                                                                                                                ; 1       ;
; BUFF:inst5|DATA_OUT[15]                                                                                                                ; 1       ;
; BUFF:inst6|DATA_OUT[0]                                                                                                                 ; 1       ;
; BUFF:inst6|DATA_OUT[1]                                                                                                                 ; 1       ;
; BUFF:inst6|DATA_OUT[2]                                                                                                                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|write_delay_cycle[0]                                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|write_delay_cycle[1]                                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|write_delay_cycle[2]                                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|write_delay_cycle[3]                                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|write_delay_cycle[4]                                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|write_delay_cycle[5]                                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|write_delay_cycle[6]                                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|write_delay_cycle[7]                                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|write_delay_cycle[8]                                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|write_delay_cycle[9]                                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|write_delay_cycle[10]                                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|write_delay_cycle[11]                                               ; 1       ;
; BUFF:inst6|DATA_OUT[3]                                                                                                                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[0]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[1]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[2]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[3]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[4]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[5]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[6]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[7]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[8]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[9]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[10] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe10a[11] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[0]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[1]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[2]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[3]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[4]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[5]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[6]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[7]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[8]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[9]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[10] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a[11] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|sub_parity4a2                             ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|sub_parity4a1                             ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|sub_parity4a0                             ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|sub_parity4a2                             ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|sub_parity4a1                             ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|sub_parity4a0                             ; 1       ;
; BUFF:inst6|DATA_OUT[4]                                                                                                                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[0]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[1]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[2]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[3]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[4]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[5]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[6]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[7]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[8]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[9]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[10] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe11a[11] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[0]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[1]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[2]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[3]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[4]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[5]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[6]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[7]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[8]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[9]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[10] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe11a[11] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|_~2                                       ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:wrptr_g|_~2                                       ; 1       ;
; BUFF:inst6|DATA_OUT[5]                                                                                                                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe12a[0]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe12a[1]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe12a[2]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe12a[3]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe12a[4]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe12a[5]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe12a[6]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe12a[7]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe12a[8]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe12a[9]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe12a[10] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe12a[11] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[0]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[1]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[2]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[3]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[4]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[5]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[6]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[7]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[8]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[9]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[10] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe12a[11] ; 1       ;
; BUFF:inst6|DATA_OUT[6]                                                                                                                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe13a[0]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_ws_nbrp|dffe8a[2]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_ws_dgrp|dffpipe_te9:dffpipe9|dffe13a[2]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[0]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[2]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|alt_synch_pipe_3e8:dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe13a[2]  ; 1       ;
; BUFF:inst6|DATA_OUT[7]                                                                                                                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_ws_nbrp|dffe8a[11]                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_ws_nbrp|dffe8a[10]                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_ws_nbrp|dffe8a[9]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_ws_nbrp|dffe8a[8]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_ws_nbrp|dffe8a[7]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_ws_nbrp|dffe8a[6]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_ws_nbrp|dffe8a[5]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_ws_nbrp|dffe8a[4]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_ws_nbrp|dffe8a[1]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_ws_nbrp|dffe8a[0]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_ws_nbrp|dffe8a[3]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|llreq                                       ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[1]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[11]                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[10]                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[9]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[8]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[7]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[6]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[5]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[4]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[3]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rs_dbwp|dffe8a[0]                               ; 1       ;
; BUFF:inst6|DATA_OUT[15]                                                                                                                ; 1       ;
; BUFF:inst6|DATA_OUT[14]                                                                                                                ; 1       ;
; BUFF:inst6|DATA_OUT[13]                                                                                                                ; 1       ;
; BUFF:inst6|DATA_OUT[12]                                                                                                                ; 1       ;
; BUFF:inst6|DATA_OUT[11]                                                                                                                ; 1       ;
; BUFF:inst6|DATA_OUT[10]                                                                                                                ; 1       ;
; BUFF:inst6|DATA_OUT[9]                                                                                                                 ; 1       ;
; BUFF:inst6|DATA_OUT[8]                                                                                                                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_7ec:write_state|cmp_full_ageb~2                            ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_7ec:write_state|cmp_full_ageb~1                            ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_7ec:write_state|cmp_full_ageb~0                            ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|b_non_empty~0                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|is_one11~3                                  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|is_one11~1                                  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|is_one11~0                                  ; 1       ;
; SAVE_ADDR:inst|ADDR[18]                                                                                                                ; 1       ;
; ADC_FIFO:inst4|rd_enable                                                                                                               ; 1       ;
; ADC_FIFO:inst4|next_state~1                                                                                                            ; 1       ;
; SELECT_ADDR:inst7|Equal1~3                                                                                                             ; 1       ;
; SAVE_ADDR:inst|ADDR[14]                                                                                                                ; 1       ;
; SAVE_ADDR:inst|ADDR[13]                                                                                                                ; 1       ;
; SELECT_ADDR:inst7|Equal1~2                                                                                                             ; 1       ;
; SAVE_ADDR:inst|ADDR[9]                                                                                                                 ; 1       ;
; SAVE_ADDR:inst|ADDR[2]                                                                                                                 ; 1       ;
; SELECT_ADDR:inst7|Equal1~1                                                                                                             ; 1       ;
; SAVE_ADDR:inst|ADDR[16]                                                                                                                ; 1       ;
; SELECT_ADDR:inst7|Equal1~0                                                                                                             ; 1       ;
; phase_acc:inst3|acc[0]                                                                                                                 ; 1       ;
; phase_acc:inst3|acc[1]~61COUT1_90                                                                                                      ; 1       ;
; phase_acc:inst3|acc[1]~61                                                                                                              ; 1       ;
; phase_acc:inst3|acc[1]                                                                                                                 ; 1       ;
; phase_acc:inst3|acc[2]~59COUT1_92                                                                                                      ; 1       ;
; phase_acc:inst3|acc[2]~59                                                                                                              ; 1       ;
; phase_acc:inst3|acc[2]                                                                                                                 ; 1       ;
; phase_acc:inst3|acc[3]~57COUT1_94                                                                                                      ; 1       ;
; phase_acc:inst3|acc[3]~57                                                                                                              ; 1       ;
; phase_acc:inst3|acc[3]                                                                                                                 ; 1       ;
; phase_acc:inst3|acc[4]~55COUT1_96                                                                                                      ; 1       ;
; phase_acc:inst3|acc[4]~55                                                                                                              ; 1       ;
; phase_acc:inst3|acc[4]                                                                                                                 ; 1       ;
; phase_acc:inst3|acc[5]                                                                                                                 ; 1       ;
; phase_acc:inst3|acc[6]~51COUT1_98                                                                                                      ; 1       ;
; phase_acc:inst3|acc[6]~51                                                                                                              ; 1       ;
; phase_acc:inst3|acc[6]                                                                                                                 ; 1       ;
; phase_acc:inst3|acc[7]~49COUT1_100                                                                                                     ; 1       ;
; phase_acc:inst3|acc[7]~49                                                                                                              ; 1       ;
; phase_acc:inst3|acc[7]                                                                                                                 ; 1       ;
; phase_acc:inst3|acc[8]~47COUT1_102                                                                                                     ; 1       ;
; phase_acc:inst3|acc[8]~47                                                                                                              ; 1       ;
; phase_acc:inst3|acc[8]                                                                                                                 ; 1       ;
; phase_acc:inst3|acc[9]~45COUT1_104                                                                                                     ; 1       ;
; phase_acc:inst3|acc[9]~45                                                                                                              ; 1       ;
; phase_acc:inst3|acc[9]                                                                                                                 ; 1       ;
; phase_acc:inst3|acc[10]                                                                                                                ; 1       ;
; phase_acc:inst3|acc[11]~41COUT1_106                                                                                                    ; 1       ;
; phase_acc:inst3|acc[11]~41                                                                                                             ; 1       ;
; phase_acc:inst3|acc[11]                                                                                                                ; 1       ;
; phase_acc:inst3|acc[12]~39COUT1_108                                                                                                    ; 1       ;
; phase_acc:inst3|acc[12]~39                                                                                                             ; 1       ;
; phase_acc:inst3|acc[12]                                                                                                                ; 1       ;
; phase_acc:inst3|acc[13]~37COUT1_110                                                                                                    ; 1       ;
; phase_acc:inst3|acc[13]~37                                                                                                             ; 1       ;
; phase_acc:inst3|acc[13]                                                                                                                ; 1       ;
; phase_acc:inst3|acc[14]~35COUT1_112                                                                                                    ; 1       ;
; phase_acc:inst3|acc[14]~35                                                                                                             ; 1       ;
; phase_acc:inst3|acc[14]                                                                                                                ; 1       ;
; phase_acc:inst3|acc[15]                                                                                                                ; 1       ;
; phase_acc:inst3|acc[16]~31COUT1_114                                                                                                    ; 1       ;
; phase_acc:inst3|acc[16]~31                                                                                                             ; 1       ;
; phase_acc:inst3|acc[16]                                                                                                                ; 1       ;
; phase_acc:inst3|acc[17]~29COUT1_116                                                                                                    ; 1       ;
; phase_acc:inst3|acc[17]~29                                                                                                             ; 1       ;
; phase_acc:inst3|acc[17]                                                                                                                ; 1       ;
; phase_acc:inst3|acc[18]~27COUT1_118                                                                                                    ; 1       ;
; phase_acc:inst3|acc[18]~27                                                                                                             ; 1       ;
; phase_acc:inst3|acc[18]                                                                                                                ; 1       ;
; phase_acc:inst3|acc[19]~25COUT1_120                                                                                                    ; 1       ;
; phase_acc:inst3|acc[19]~25                                                                                                             ; 1       ;
; phase_acc:inst3|acc[19]                                                                                                                ; 1       ;
; phase_acc:inst3|acc[20]                                                                                                                ; 1       ;
; phase_acc:inst3|acc[21]~21COUT1_122                                                                                                    ; 1       ;
; phase_acc:inst3|acc[21]~21                                                                                                             ; 1       ;
; phase_acc:inst3|acc[21]                                                                                                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|q_b[0]                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|q_b[1]                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|q_b[2]                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|q_b[3]                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|q_b[4]                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|q_b[5]                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|q_b[6]                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|q_b[7]                ; 1       ;
; phase_acc:inst3|acc[22]~19COUT1_124                                                                                                    ; 1       ;
; phase_acc:inst3|acc[22]~19                                                                                                             ; 1       ;
; phase_acc:inst3|acc[22]                                                                                                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella10~COUT                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella9~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella9~COUT                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella8~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella8~COUT                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella7~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella7~COUT                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella6~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella6~COUT                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella4~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella4~COUT                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella1~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella1~COUT                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella3~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella3~COUT                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella2~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:wrptr_b|counter_cella2~COUT                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella1~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella1~COUT                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella10~COUT                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella9~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella9~COUT                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella8~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella8~COUT                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella7~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella7~COUT                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella6~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella6~COUT                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella4~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella4~COUT                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella3~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella3~COUT                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella2~COUTCOUT1_3                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|cntr_mua:rdptr_b|counter_cella2~COUT                                ; 1       ;
; phase_acc:inst3|acc[23]~17COUT1_126                                                                                                    ; 1       ;
; phase_acc:inst3|acc[23]~17                                                                                                             ; 1       ;
; phase_acc:inst3|acc[23]                                                                                                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[11]                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[10]~21                           ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[10]                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[9]~19COUT1_48                    ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[9]~19                            ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[9]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[8]~17COUT1_46                    ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[8]~17                            ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[8]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[7]~15COUT1_44                    ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[7]~15                            ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[7]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[6]~13COUT1_42                    ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[6]~13                            ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[6]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[5]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[4]~9COUT1_40                     ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[4]~9                             ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[4]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[1]~7COUT1_34                     ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[1]~7                             ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[1]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[0]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[3]~3COUT1_38                     ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[3]~3                             ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[3]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[2]~1COUT1_36                     ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[2]~1                             ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_wr_dbuw|dffe8a[2]                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[1]~23COUT1_34                      ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[1]~23                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[11]                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[10]~19                             ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[10]                                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[9]~17COUT1_48                      ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[9]~17                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[9]                                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[8]~15COUT1_46                      ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[8]~15                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[8]                                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[7]~13COUT1_44                      ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[7]~13                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[7]                                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[6]~11COUT1_42                      ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[6]~11                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[6]                                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[5]                                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[4]~7COUT1_40                       ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[4]~7                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[4]                                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[3]~5COUT1_38                       ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[3]~5                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[3]                                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[2]~3COUT1_36                       ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[2]~3                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dffpipe_qe9:dffpipe_rdbuw|dffe8a[2]                                 ; 1       ;
; phase_acc:inst3|acc[30]~13                                                                                                             ; 1       ;
; phase_acc:inst3|acc[29]~11COUT1_136                                                                                                    ; 1       ;
; phase_acc:inst3|acc[29]~11                                                                                                             ; 1       ;
; phase_acc:inst3|acc[28]~9COUT1_134                                                                                                     ; 1       ;
; phase_acc:inst3|acc[28]~9                                                                                                              ; 1       ;
; phase_acc:inst3|acc[27]~7COUT1_132                                                                                                     ; 1       ;
; phase_acc:inst3|acc[27]~7                                                                                                              ; 1       ;
; phase_acc:inst3|acc[26]~5COUT1_130                                                                                                     ; 1       ;
; phase_acc:inst3|acc[26]~5                                                                                                              ; 1       ;
; phase_acc:inst3|acc[24]~1COUT1_128                                                                                                     ; 1       ;
; phase_acc:inst3|acc[24]~1                                                                                                              ; 1       ;
; cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|q_b[6]                                                ; 1       ;
; cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|q_b[5]                                                ; 1       ;
; cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|q_b[4]                                                ; 1       ;
; cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|q_b[3]                                                ; 1       ;
; cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|q_b[2]                                                ; 1       ;
; cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|q_b[1]                                                ; 1       ;
; cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|q_b[0]                                                ; 1       ;
; cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|q_b[7]                                                ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                        ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|dpram_bbv:fiforam|altsyncram_tof1:altsyncram6|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 8    ; None ; M4K_X17_Y1, M4K_X17_Y6, M4K_X17_Y9, M4K_X17_Y11, M4K_X17_Y4, M4K_X17_Y10, M4K_X17_Y8, M4K_X17_Y5 ; Don't care           ; Don't care      ; Don't care      ;
; cylon_1_ran:inst1|altsyncram:altsyncram_component|altsyncram_2jg1:auto_generated|ALTSYNCRAM                                 ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 8            ; 256          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None ; M4K_X17_Y7                                                                                       ; Don't care           ; Don't care      ; Don't care      ;
+-----------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; C4s                         ; 382 / 16,320 ( 2 % )   ;
; Direct links                ; 101 / 21,944 ( < 1 % ) ;
; Global clocks               ; 7 / 8 ( 88 % )         ;
; LAB clocks                  ; 58 / 240 ( 24 % )      ;
; LUT chains                  ; 8 / 5,382 ( < 1 % )    ;
; Local interconnects         ; 608 / 21,944 ( 3 % )   ;
; M4K buffers                 ; 16 / 720 ( 2 % )       ;
; R4s                         ; 494 / 14,640 ( 3 % )   ;
+-----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 6.73) ; Number of LABs  (Total = 49) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 9                            ;
; 2                                          ; 1                            ;
; 3                                          ; 3                            ;
; 4                                          ; 3                            ;
; 5                                          ; 2                            ;
; 6                                          ; 3                            ;
; 7                                          ; 1                            ;
; 8                                          ; 3                            ;
; 9                                          ; 1                            ;
; 10                                         ; 23                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.02) ; Number of LABs  (Total = 49) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 27                           ;
; 1 Clock enable                     ; 7                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 15                           ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 6.96) ; Number of LABs  (Total = 49) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 9                            ;
; 2                                           ; 1                            ;
; 3                                           ; 3                            ;
; 4                                           ; 3                            ;
; 5                                           ; 2                            ;
; 6                                           ; 3                            ;
; 7                                           ; 1                            ;
; 8                                           ; 3                            ;
; 9                                           ; 1                            ;
; 10                                          ; 18                           ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 3.88) ; Number of LABs  (Total = 49) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 2                            ;
; 1                                               ; 14                           ;
; 2                                               ; 5                            ;
; 3                                               ; 5                            ;
; 4                                               ; 4                            ;
; 5                                               ; 2                            ;
; 6                                               ; 7                            ;
; 7                                               ; 3                            ;
; 8                                               ; 4                            ;
; 9                                               ; 0                            ;
; 10                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 6.94) ; Number of LABs  (Total = 49) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 5                            ;
; 3                                           ; 12                           ;
; 4                                           ; 5                            ;
; 5                                           ; 4                            ;
; 6                                           ; 3                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 3                            ;
; 11                                          ; 1                            ;
; 12                                          ; 6                            ;
; 13                                          ; 1                            ;
; 14                                          ; 4                            ;
; 15                                          ; 1                            ;
; 16                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+--------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                ;
+-----------------+------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)   ; Delay Added in ns ;
+-----------------+------------------------+-------------------+
; I/O             ; SAVE_ADDR:inst|ADDR[0] ; 5.0               ;
+-----------------+------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                 ;
+-----------------+-----------------------------------------+-------------------+
; Source Register ; Destination Register                    ; Delay Added in ns ;
+-----------------+-----------------------------------------+-------------------+
; NOE             ; BUFF_SEND_DATA:inst11|DATA_OUT[7]$latch ; 1.420             ;
+-----------------+-----------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP1C6T144C8 for design "FPGA_EP2C"
Info (15081): Implementing parameter values for PLL "pll_2:inst10|altpll:altpll_component|pll"
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_2:inst10|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for pll_2:inst10|altpll:altpll_component|_clk1 port
Warning (15579): Output port clk0 of PLL "pll_2:inst10|altpll:altpll_component|pll" feeds an output pin via global clocks -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP1C3T144A8 is compatible
    Info (176445): Device EP1C3T144C8 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~nCSO~ is reserved at location 12
    Info (169125): Pin ~ASDO~ is reserved at location 25
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_86f1
        Info (332166): set_false_path -from *write_delay_cycle* -to *dffpipe_rs_dgwp|dffpipe_te9:dffpipe9|dffe10a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPGA_EP2C.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186363): DQS I/O pins require 0 global routing resources
Info (186365): Promoted PLL clock signals
    Info (186366): Promoted signal "clk" to use global clock
    Info (186369): Promoted signal "pll_2:inst10|altpll:altpll_component|_clk1" to use global clock (user assigned)
    Info (186369): Promoted signal "pll_2:inst10|altpll:altpll_component|_clk0" to use global clock (user assigned)
Info (186079): Completed PLL Placement Operation
Info (186216): Automatically promoted some destinations of signal "NOE" to use Global clock
    Info (186217): Destination "BUFF_SEND_DATA:inst11|DATA_OUT[0]_89" may be non-global or may not use global clock
    Info (186217): Destination "BUFF_SEND_DATA:inst11|DATA_OUT[7]$latch" may be non-global or may not use global clock
    Info (186217): Destination "BUFF_SEND_DATA:inst11|DATA_OUT[6]$latch" may be non-global or may not use global clock
    Info (186217): Destination "BUFF_SEND_DATA:inst11|DATA_OUT[5]$latch" may be non-global or may not use global clock
    Info (186217): Destination "BUFF_SEND_DATA:inst11|DATA_OUT[4]$latch" may be non-global or may not use global clock
    Info (186217): Destination "BUFF_SEND_DATA:inst11|DATA_OUT[3]$latch" may be non-global or may not use global clock
    Info (186217): Destination "BUFF_SEND_DATA:inst11|DATA_OUT[2]$latch" may be non-global or may not use global clock
    Info (186217): Destination "BUFF_SEND_DATA:inst11|DATA_OUT[1]$latch" may be non-global or may not use global clock
    Info (186217): Destination "BUFF_SEND_DATA:inst11|DATA_OUT[0]$latch" may be non-global or may not use global clock
Info (186228): Pin "NOE" drives global clock, but is not placed in a dedicated clock pin position
Info (186215): Automatically promoted signal "NWE" to use Global clock
Info (186228): Pin "NWE" drives global clock, but is not placed in a dedicated clock pin position
Info (186215): Automatically promoted signal "NADV" to use Global clock
Info (186228): Pin "NADV" drives global clock, but is not placed in a dedicated clock pin position
Info (186216): Automatically promoted some destinations of signal "SELECT_ADDR:inst7|Equal3~0" to use Global clock
    Info (186217): Destination "FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|b_non_empty" may be non-global or may not use global clock
    Info (186217): Destination "FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|b_one" may be non-global or may not use global clock
    Info (186217): Destination "FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_fefifo_uhc:read_state|llreq~0" may be non-global or may not use global clock
    Info (186217): Destination "FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_86f1:auto_generated|a_graycounter_826:rdptr_g|_~1" may be non-global or may not use global clock
    Info (186217): Destination "BUFF_SEND_DATA:inst11|DATA_OUT[0]_89" may be non-global or may not use global clock
    Info (186217): Destination "panduan_FIFOADIN" may be non-global or may not use global clock
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (176243): Finished moving registers into I/O cells, LUTs, and RAM blocks
Info (176235): Finished register packing
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X12_Y0 to location X23_Y10
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.84 seconds.
Info (186079): Completed Fixed Delay Chain Operation
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (186079): Completed Auto Delay Chain Operation
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file D:/study/STM32F4xx_DSP_StdPeriph_Lib_V1.3.0/Project/FPGA/MCU2DDS+DAC(EP1C6T144c8/output_files/FPGA_EP2C.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 840 megabytes
    Info: Processing ended: Mon May 04 10:41:01 2015
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/study/STM32F4xx_DSP_StdPeriph_Lib_V1.3.0/Project/FPGA/MCU2DDS+DAC(EP1C6T144c8/output_files/FPGA_EP2C.fit.smsg.


