Fitter report for LCD
Thu May 26 11:19:48 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Control Signals
 15. Global & Other Fast Signals
 16. Non-Global High Fan-Out Signals
 17. Other Routing Usage Summary
 18. LAB Logic Elements
 19. LAB-wide Signals
 20. LAB Signals Sourced
 21. LAB Signals Sourced Out
 22. LAB Distinct Inputs
 23. Fitter Device Options
 24. Fitter Messages
 25. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Thu May 26 11:19:48 2016            ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; LCD                                              ;
; Top-level Entity Name     ; LCD                                              ;
; Family                    ; MAX II                                           ;
; Device                    ; EPM570T144C5                                     ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 364 / 570 ( 64 % )                               ;
; Total pins                ; 13 / 116 ( 11 % )                                ;
; Total virtual pins        ; 0                                                ;
; UFM blocks                ; 0 / 1 ( 0 % )                                    ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM570T144C5                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/User/Desktop/a1050519/LCD/output_files/LCD.pin.


+------------------------------------------------------------------+
; Fitter Resource Usage Summary                                    ;
+---------------------------------------------+--------------------+
; Resource                                    ; Usage              ;
+---------------------------------------------+--------------------+
; Total logic elements                        ; 364 / 570 ( 64 % ) ;
;     -- Combinational with no register       ; 224                ;
;     -- Register only                        ; 30                 ;
;     -- Combinational with a register        ; 110                ;
;                                             ;                    ;
; Logic element usage by number of LUT inputs ;                    ;
;     -- 4 input functions                    ; 126                ;
;     -- 3 input functions                    ; 9                  ;
;     -- 2 input functions                    ; 189                ;
;     -- 1 input functions                    ; 9                  ;
;     -- 0 input functions                    ; 1                  ;
;                                             ;                    ;
; Logic elements by mode                      ;                    ;
;     -- normal mode                          ; 187                ;
;     -- arithmetic mode                      ; 177                ;
;     -- qfbk mode                            ; 32                 ;
;     -- register cascade mode                ; 0                  ;
;     -- synchronous clear/load mode          ; 97                 ;
;     -- asynchronous clear/load mode         ; 132                ;
;                                             ;                    ;
; Total registers                             ; 140 / 570 ( 25 % ) ;
; Total LABs                                  ; 45 / 57 ( 79 % )   ;
; Logic elements in carry chains              ; 185                ;
; Virtual pins                                ; 0                  ;
; I/O pins                                    ; 13 / 116 ( 11 % )  ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )     ;
;                                             ;                    ;
; Global signals                              ; 4                  ;
; UFM blocks                                  ; 0 / 1 ( 0 % )      ;
; Global clocks                               ; 4 / 4 ( 100 % )    ;
; JTAGs                                       ; 0 / 1 ( 0 % )      ;
; Average interconnect usage (total/H/V)      ; 28% / 34% / 21%    ;
; Peak interconnect usage (total/H/V)         ; 28% / 34% / 21%    ;
; Maximum fan-out                             ; 132                ;
; Highest non-global fan-out                  ; 36                 ;
; Total fan-out                               ; 1455               ;
; Average fan-out                             ; 3.86               ;
+---------------------------------------------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                  ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; clk  ; 18    ; 1        ; 0            ; 5            ; 0           ; 67                    ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; rst  ; 81    ; 2        ; 13           ; 3            ; 5           ; 132                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                               ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; data[0] ; 40    ; 1        ; 3            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; data[1] ; 42    ; 1        ; 4            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; data[2] ; 44    ; 1        ; 4            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; data[3] ; 48    ; 1        ; 5            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; data[4] ; 50    ; 1        ; 6            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; data[5] ; 52    ; 1        ; 6            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; data[6] ; 55    ; 1        ; 7            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; data[7] ; 58    ; 1        ; 7            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; e       ; 38    ; 1        ; 2            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; rs      ; 30    ; 1        ; 0            ; 4            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; rw      ; 32    ; 1        ; 1            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 56 ( 21 % ) ; 3.3V          ; --           ;
; 2        ; 1 / 60 ( 2 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                               ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 1          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 2        ; 2          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 3        ; 4          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 4        ; 6          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 8          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 9          ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 10         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 11         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 15         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 16         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 17         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 18         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 19         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 17       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; clk            ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 22         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 23         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 23       ; 24         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 25         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 27       ; 27         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 29         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 29       ; 30         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 30       ; 32         ; 1        ; rs             ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 34         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 32       ; 36         ; 1        ; rw             ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 33       ; 38         ; 1        ; #TMS           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 34       ; 39         ; 1        ; #TDI           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 35       ; 40         ; 1        ; #TCK           ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 36       ; 41         ; 1        ; #TDO           ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 37       ; 42         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 38       ; 43         ; 1        ; e              ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 45         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 40       ; 47         ; 1        ; data[0]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 48         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 50         ; 1        ; data[1]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 51         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 52         ; 1        ; data[2]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 55         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 48       ; 56         ; 1        ; data[3]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 49       ; 57         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 58         ; 1        ; data[4]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 59         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 60         ; 1        ; data[5]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 61         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 55       ; 62         ; 1        ; data[6]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 57       ; 63         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 64         ; 1        ; data[7]        ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 65         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 66         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 67         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 68         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 69         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 64       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 71         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 72         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 73         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 75         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 76         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 71       ; 79         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 81         ; 1        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 82         ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 83         ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 84         ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 86         ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 89         ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 78       ; 91         ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 79       ; 92         ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 80       ; 93         ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 94         ; 2        ; rst            ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 84       ; 96         ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 97         ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 98         ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 99         ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 100        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 89       ; 101        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 91       ; 102        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 92       ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 93       ; 103        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 104        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 95       ; 105        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 96       ; 106        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 107        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 98       ; 108        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 99       ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 100      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 101      ; 109        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 102      ; 111        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 103      ; 112        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 115        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 116        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 118        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 120        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 122        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 109      ; 125        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 126        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 127        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 129        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 131        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 133        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 117      ; 135        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 136        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 137        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 138        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 139        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 140        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 123      ; 141        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 124      ; 142        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 143        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 126      ;            ;          ; VCCINT         ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 127      ; 144        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 128      ;            ;          ; GNDINT         ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 129      ; 145        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 146        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 147        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 148        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 149        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 150        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; GNDIO          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 137      ; 151        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 152        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 139      ; 153        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 155        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 156        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 158        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 161        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 163        ; 2        ; RESERVED_INPUT ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                  ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name   ; Library Name ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------+--------------+
; |LCD                       ; 364 (253)   ; 140          ; 0          ; 13   ; 0            ; 224 (205)    ; 30 (11)           ; 110 (37)         ; 185 (144)       ; 32 (0)     ; |LCD                  ; work         ;
;    |div_40M:u1|            ; 42 (42)     ; 27           ; 0          ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 27 (27)          ; 26 (26)         ; 0 (0)      ; |LCD|div_40M:u1       ; work         ;
;    |lcd1602_drive:u2|      ; 69 (69)     ; 65           ; 0          ; 0    ; 0            ; 4 (4)        ; 19 (19)           ; 46 (46)          ; 15 (15)         ; 32 (32)    ; |LCD|lcd1602_drive:u2 ; work         ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------+
; Delay Chain Summary                ;
+---------+----------+---------------+
; Name    ; Pin Type ; Pad to Core 0 ;
+---------+----------+---------------+
; rst     ; Input    ; (1)           ;
; clk     ; Input    ; (0)           ;
; rs      ; Output   ; --            ;
; rw      ; Output   ; --            ;
; e       ; Output   ; --            ;
; data[0] ; Output   ; --            ;
; data[1] ; Output   ; --            ;
; data[2] ; Output   ; --            ;
; data[3] ; Output   ; --            ;
; data[4] ; Output   ; --            ;
; data[5] ; Output   ; --            ;
; data[6] ; Output   ; --            ;
; data[7] ; Output   ; --            ;
+---------+----------+---------------+


+---------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                     ;
+--------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; Name                     ; Location     ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------+--------------+---------+--------------+--------+----------------------+------------------+
; LessThan0~3              ; LC_X4_Y5_N6  ; 24      ; Sync. clear  ; no     ; --                   ; --               ;
; LessThan1~0              ; LC_X4_Y5_N5  ; 24      ; Sync. load   ; no     ; --                   ; --               ;
; clk                      ; PIN_18       ; 67      ; Clock        ; yes    ; Global Clock         ; GCLK0            ;
; div_40M:u1|LessThan0~9   ; LC_X1_Y4_N6  ; 26      ; Sync. clear  ; no     ; --                   ; --               ;
; div_40M:u1|clko          ; LC_X10_Y3_N9 ; 24      ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; lcd1602_drive:u2|cnt[15] ; LC_X10_Y4_N7 ; 51      ; Clock        ; yes    ; Global Clock         ; GCLK3            ;
; rst                      ; PIN_81       ; 132     ; Async. clear ; yes    ; Global Clock         ; GCLK1            ;
+--------------------------+--------------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                 ;
+--------------------------+--------------+---------+----------------------+------------------+
; Name                     ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------------+--------------+---------+----------------------+------------------+
; clk                      ; PIN_18       ; 67      ; Global Clock         ; GCLK0            ;
; div_40M:u1|clko          ; LC_X10_Y3_N9 ; 24      ; Global Clock         ; GCLK2            ;
; lcd1602_drive:u2|cnt[15] ; LC_X10_Y4_N7 ; 51      ; Global Clock         ; GCLK3            ;
; rst                      ; PIN_81       ; 132     ; Global Clock         ; GCLK1            ;
+--------------------------+--------------+---------+----------------------+------------------+


+-----------------------------------------------+
; Non-Global High Fan-Out Signals               ;
+-------------------------------------+---------+
; Name                                ; Fan-Out ;
+-------------------------------------+---------+
; clock[7]~49                         ; 36      ;
; clock[7]~48                         ; 36      ;
; clock[15]                           ; 32      ;
; div_40M:u1|LessThan0~9              ; 26      ;
; LessThan2~0                         ; 25      ;
; LessThan1~0                         ; 24      ;
; LessThan0~3                         ; 24      ;
; clock[19]                           ; 9       ;
; clock[7]                            ; 9       ;
; clock[18]                           ; 9       ;
; clock[17]                           ; 9       ;
; clock[5]                            ; 9       ;
; clock[23]                           ; 8       ;
; clock[11]                           ; 8       ;
; clock[3]                            ; 8       ;
; clock[22]                           ; 8       ;
; clock[10]                           ; 8       ;
; clock[14]                           ; 8       ;
; clock[2]                            ; 8       ;
; clock[6]                            ; 8       ;
; clock[21]                           ; 8       ;
; clock[9]                            ; 8       ;
; clock[13]                           ; 8       ;
; clock[1]                            ; 8       ;
; clock[20]                           ; 8       ;
; clock[16]                           ; 8       ;
; clock[12]                           ; 8       ;
; clock[8]                            ; 8       ;
; clock[4]                            ; 8       ;
; clock[0]                            ; 8       ;
; lcd1602_drive:u2|CS.ROW1_7          ; 6       ;
; lcd1602_drive:u2|CS.ROW1_B          ; 6       ;
; lcd1602_drive:u2|CS.ROW1_A          ; 6       ;
; lcd1602_drive:u2|CS.ROW1_D          ; 6       ;
; lcd1602_drive:u2|cnt[2]~27          ; 5       ;
; lcd1602_drive:u2|cnt[7]~17          ; 5       ;
; div_40M:u1|dly[7]~51                ; 5       ;
; div_40M:u1|dly[2]~41                ; 5       ;
; div_40M:u1|dly[12]~21               ; 5       ;
; div_40M:u1|dly[17]~9                ; 5       ;
; Add4~102                            ; 5       ;
; Add3~102                            ; 5       ;
; Add5~102                            ; 5       ;
; Add2~102                            ; 5       ;
; Add1~122                            ; 5       ;
; Add4~62                             ; 5       ;
; Add3~62                             ; 5       ;
; Add2~62                             ; 5       ;
; Add5~62                             ; 5       ;
; Add1~74                             ; 5       ;
; Add4~37                             ; 5       ;
; Add3~37                             ; 5       ;
; Add5~37                             ; 5       ;
; Add2~37                             ; 5       ;
; Add1~44                             ; 5       ;
; Add4~22                             ; 5       ;
; Add3~22                             ; 5       ;
; Add5~22                             ; 5       ;
; Add2~22                             ; 5       ;
; Add1~26                             ; 5       ;
; clock[11]~41                        ; 5       ;
; clock[6]~25                         ; 5       ;
; clock[1]~15                         ; 5       ;
; clock[16]~9                         ; 5       ;
; lcd1602_drive:u2|CS.ROW1_8          ; 5       ;
; lcd1602_drive:u2|CS.ROW1_E          ; 5       ;
; lcd1602_drive:u2|CS.CLR_SCR         ; 4       ;
; lcd1602_drive:u2|CS.ROW1_F          ; 4       ;
; div_40M:u1|dly[23]                  ; 3       ;
; div_40M:u1|dly[22]~33               ; 3       ;
; div_40M:u1|dly[22]                  ; 3       ;
; div_40M:u1|dly[14]                  ; 3       ;
; div_40M:u1|dly[9]                   ; 3       ;
; div_40M:u1|dly[8]                   ; 3       ;
; div_40M:u1|dly[11]                  ; 3       ;
; div_40M:u1|dly[10]                  ; 3       ;
; div_40M:u1|dly[12]                  ; 3       ;
; div_40M:u1|dly[13]                  ; 3       ;
; div_40M:u1|dly[15]                  ; 3       ;
; div_40M:u1|dly[16]                  ; 3       ;
; div_40M:u1|dly[17]                  ; 3       ;
; div_40M:u1|dly[21]                  ; 3       ;
; div_40M:u1|dly[20]                  ; 3       ;
; div_40M:u1|dly[24]                  ; 3       ;
; div_40M:u1|dly[25]                  ; 3       ;
; LessThan3~1                         ; 3       ;
; LessThan5~0                         ; 3       ;
; LessThan4~0                         ; 3       ;
; lcd1602_drive:u2|cnt[12]~7          ; 3       ;
; lcd1602_drive:u2|CS.ROW2_B          ; 3       ;
; lcd1602_drive:u2|CS.ROW2_1          ; 3       ;
; lcd1602_drive:u2|CS.ROW2_D          ; 3       ;
; lcd1602_drive:u2|CS.ROW2_5          ; 3       ;
; lcd1602_drive:u2|WideOr0~0          ; 3       ;
; lcd1602_drive:u2|CS.DISP_SET        ; 3       ;
; lcd1602_drive:u2|CS.IDLE            ; 3       ;
; lcd1602_drive:u2|cnt[0]             ; 2       ;
; div_40M:u1|dly[7]                   ; 2       ;
; div_40M:u1|dly[6]                   ; 2       ;
; div_40M:u1|dly[5]                   ; 2       ;
; div_40M:u1|dly[4]                   ; 2       ;
; div_40M:u1|dly[3]                   ; 2       ;
; div_40M:u1|dly[2]                   ; 2       ;
; div_40M:u1|dly[1]                   ; 2       ;
; div_40M:u1|dly[0]                   ; 2       ;
; div_40M:u1|LessThan0~0              ; 2       ;
; div_40M:u1|dly[19]                  ; 2       ;
; div_40M:u1|dly[18]                  ; 2       ;
; Add4~52                             ; 2       ;
; Add3~52                             ; 2       ;
; Add2~52                             ; 2       ;
; Add5~52                             ; 2       ;
; Add1~62                             ; 2       ;
; LessThan0~1                         ; 2       ;
; LessThan4~1                         ; 2       ;
; clock[21]~21                        ; 2       ;
; lcd1602_drive:u2|CS.ROW2_F          ; 2       ;
; lcd1602_drive:u2|Selector2~2        ; 2       ;
; lcd1602_drive:u2|CS.ROW2_8          ; 2       ;
; lcd1602_drive:u2|Selector1~1        ; 2       ;
; lcd1602_drive:u2|CS.ROW1_3          ; 2       ;
; lcd1602_drive:u2|Selector4~7        ; 2       ;
; lcd1602_drive:u2|CS.ROW1_C          ; 2       ;
; lcd1602_drive:u2|CS.ROW2_9          ; 2       ;
; lcd1602_drive:u2|CS.ROW1_0          ; 2       ;
; lcd1602_drive:u2|Selector4~1        ; 2       ;
; lcd1602_drive:u2|CS.CURSOR_SET1     ; 2       ;
; lcd1602_drive:u2|Selector2~1        ; 2       ;
; lcd1602_drive:u2|CS.ROW2_4          ; 2       ;
; lcd1602_drive:u2|Selector6~1        ; 2       ;
; lcd1602_drive:u2|CS.ROW2_E          ; 2       ;
; lcd1602_drive:u2|CS.ROW2_ADDR       ; 2       ;
; lcd1602_drive:u2|CS.ROW1_4          ; 2       ;
; lcd1602_drive:u2|CS.ROW1_6          ; 2       ;
; lcd1602_drive:u2|CS.ROW1_5          ; 2       ;
; lcd1602_drive:u2|Selector7~5        ; 2       ;
; lcd1602_drive:u2|CS.ROW2_C          ; 2       ;
; lcd1602_drive:u2|CS.ROW2_2          ; 2       ;
; lcd1602_drive:u2|CS.ROW2_3          ; 2       ;
; lcd1602_drive:u2|CS.DISP_OFF        ; 2       ;
; lcd1602_drive:u2|Selector2~0        ; 2       ;
; lcd1602_drive:u2|CS.ROW1_ADDR       ; 2       ;
; lcd1602_drive:u2|CS.ROW2_6          ; 2       ;
; lcd1602_drive:u2|Selector3~0        ; 2       ;
; lcd1602_drive:u2|CS.ROW2_A          ; 2       ;
; lcd1602_drive:u2|CS.ROW1_1          ; 2       ;
; lcd1602_drive:u2|CS.ROW1_2          ; 2       ;
; lcd1602_drive:u2|CS.CURSOR_SET2     ; 2       ;
; lcd1602_drive:u2|NS~2               ; 2       ;
; lcd1602_drive:u2|Selector4~0        ; 2       ;
; lcd1602_drive:u2|cnt[1]~29COUT1_44  ; 1       ;
; lcd1602_drive:u2|cnt[1]~29          ; 1       ;
; lcd1602_drive:u2|cnt[1]             ; 1       ;
; lcd1602_drive:u2|cnt[2]             ; 1       ;
; lcd1602_drive:u2|cnt[3]~25COUT1_46  ; 1       ;
; lcd1602_drive:u2|cnt[3]~25          ; 1       ;
; lcd1602_drive:u2|cnt[3]             ; 1       ;
; lcd1602_drive:u2|cnt[4]~23COUT1_48  ; 1       ;
; lcd1602_drive:u2|cnt[4]~23          ; 1       ;
; lcd1602_drive:u2|cnt[4]             ; 1       ;
; lcd1602_drive:u2|cnt[5]~21COUT1_50  ; 1       ;
; lcd1602_drive:u2|cnt[5]~21          ; 1       ;
; lcd1602_drive:u2|cnt[5]             ; 1       ;
; lcd1602_drive:u2|cnt[6]~19COUT1_52  ; 1       ;
; lcd1602_drive:u2|cnt[6]~19          ; 1       ;
; lcd1602_drive:u2|cnt[6]             ; 1       ;
; lcd1602_drive:u2|cnt[7]             ; 1       ;
; lcd1602_drive:u2|cnt[8]~15COUT1_54  ; 1       ;
; lcd1602_drive:u2|cnt[8]~15          ; 1       ;
; lcd1602_drive:u2|cnt[8]             ; 1       ;
; lcd1602_drive:u2|cnt[9]~13COUT1_56  ; 1       ;
; lcd1602_drive:u2|cnt[9]~13          ; 1       ;
; lcd1602_drive:u2|cnt[9]             ; 1       ;
; div_40M:u1|LessThan0~8              ; 1       ;
; div_40M:u1|LessThan0~7              ; 1       ;
; div_40M:u1|LessThan0~6              ; 1       ;
; div_40M:u1|LessThan0~5              ; 1       ;
; div_40M:u1|LessThan0~4              ; 1       ;
; div_40M:u1|LessThan0~3              ; 1       ;
; div_40M:u1|dly[6]~49COUT1_84        ; 1       ;
; div_40M:u1|dly[6]~49                ; 1       ;
; div_40M:u1|dly[5]~47COUT1_82        ; 1       ;
; div_40M:u1|dly[5]~47                ; 1       ;
; div_40M:u1|dly[4]~45COUT1_80        ; 1       ;
; div_40M:u1|dly[4]~45                ; 1       ;
; div_40M:u1|LessThan0~2              ; 1       ;
; div_40M:u1|dly[3]~43COUT1_78        ; 1       ;
; div_40M:u1|dly[3]~43                ; 1       ;
; div_40M:u1|dly[1]~39COUT1_76        ; 1       ;
; div_40M:u1|dly[1]~39                ; 1       ;
; div_40M:u1|dly[0]~37COUT1_74        ; 1       ;
; div_40M:u1|dly[0]~37                ; 1       ;
; div_40M:u1|LessThan0~1              ; 1       ;
; lcd1602_drive:u2|cnt[10]~11COUT1_58 ; 1       ;
; lcd1602_drive:u2|cnt[10]~11         ; 1       ;
; lcd1602_drive:u2|cnt[10]            ; 1       ;
; div_40M:u1|LessThan1~4              ; 1       ;
; div_40M:u1|dly[23]~35COUT1_110      ; 1       ;
; div_40M:u1|dly[23]~35               ; 1       ;
; div_40M:u1|LessThan1~3              ; 1       ;
; div_40M:u1|LessThan1~2              ; 1       ;
; div_40M:u1|LessThan1~1              ; 1       ;
; div_40M:u1|dly[14]~31COUT1_96       ; 1       ;
; div_40M:u1|dly[14]~31               ; 1       ;
; div_40M:u1|LessThan1~0              ; 1       ;
; div_40M:u1|dly[9]~29COUT1_88        ; 1       ;
; div_40M:u1|dly[9]~29                ; 1       ;
; div_40M:u1|dly[8]~27COUT1_86        ; 1       ;
; div_40M:u1|dly[8]~27                ; 1       ;
; div_40M:u1|dly[11]~25COUT1_92       ; 1       ;
; div_40M:u1|dly[11]~25               ; 1       ;
; div_40M:u1|dly[10]~23COUT1_90       ; 1       ;
; div_40M:u1|dly[10]~23               ; 1       ;
; div_40M:u1|dly[13]~19COUT1_94       ; 1       ;
; div_40M:u1|dly[13]~19               ; 1       ;
; div_40M:u1|dly[19]~17COUT1_104      ; 1       ;
; div_40M:u1|dly[19]~17               ; 1       ;
; div_40M:u1|dly[18]~15COUT1_102      ; 1       ;
; div_40M:u1|dly[18]~15               ; 1       ;
; div_40M:u1|dly[15]~13COUT1_98       ; 1       ;
; div_40M:u1|dly[15]~13               ; 1       ;
; div_40M:u1|dly[16]~11COUT1_100      ; 1       ;
; div_40M:u1|dly[16]~11               ; 1       ;
; div_40M:u1|dly[21]~7COUT1_108       ; 1       ;
; div_40M:u1|dly[21]~7                ; 1       ;
; div_40M:u1|dly[20]~5COUT1_106       ; 1       ;
; div_40M:u1|dly[20]~5                ; 1       ;
; div_40M:u1|dly[24]~3COUT1_112       ; 1       ;
; div_40M:u1|dly[24]~3                ; 1       ;
; lcd1602_drive:u2|cnt[11]~9COUT1_60  ; 1       ;
; lcd1602_drive:u2|cnt[11]~9          ; 1       ;
; lcd1602_drive:u2|cnt[11]            ; 1       ;
; Add1~143                            ; 1       ;
; clock~97                            ; 1       ;
; Add4~117COUT1_164                   ; 1       ;
; Add4~117                            ; 1       ;
; Add4~115                            ; 1       ;
; clock~96                            ; 1       ;
; Add3~117COUT1_164                   ; 1       ;
; Add3~117                            ; 1       ;
; Add3~115                            ; 1       ;
; Add2~117COUT1_164                   ; 1       ;
; Add2~117                            ; 1       ;
; Add2~115                            ; 1       ;
; Add5~117COUT1_164                   ; 1       ;
; Add5~117                            ; 1       ;
; Add5~115                            ; 1       ;
; Add1~140COUT1_188                   ; 1       ;
; Add1~140                            ; 1       ;
; Add1~138                            ; 1       ;
; Add1~137                            ; 1       ;
; clock~95                            ; 1       ;
; Add4~112COUT1_170                   ; 1       ;
; Add4~112                            ; 1       ;
; Add4~110                            ; 1       ;
; clock~94                            ; 1       ;
; Add3~112COUT1_170                   ; 1       ;
; Add3~112                            ; 1       ;
; Add3~110                            ; 1       ;
; Add5~112COUT1_170                   ; 1       ;
; Add5~112                            ; 1       ;
; Add5~110                            ; 1       ;
; Add2~112COUT1_170                   ; 1       ;
; Add2~112                            ; 1       ;
; Add2~110                            ; 1       ;
; Add1~134COUT1_194                   ; 1       ;
; Add1~134                            ; 1       ;
; Add1~132                            ; 1       ;
; Add1~131                            ; 1       ;
; clock~93                            ; 1       ;
; Add4~105                            ; 1       ;
; clock~92                            ; 1       ;
; Add3~105                            ; 1       ;
; Add2~105                            ; 1       ;
; Add5~105                            ; 1       ;
; Add1~126                            ; 1       ;
; Add1~125                            ; 1       ;
; clock~91                            ; 1       ;
; Add4~100                            ; 1       ;
; clock~90                            ; 1       ;
; Add3~100                            ; 1       ;
; Add5~100                            ; 1       ;
; Add2~100                            ; 1       ;
; Add1~120                            ; 1       ;
; Add1~119                            ; 1       ;
; clock~89                            ; 1       ;
; Add4~97COUT1_144                    ; 1       ;
; Add4~97                             ; 1       ;
; Add4~95                             ; 1       ;
; clock~88                            ; 1       ;
; Add3~97COUT1_144                    ; 1       ;
; Add3~97                             ; 1       ;
; Add3~95                             ; 1       ;
; Add5~97COUT1_144                    ; 1       ;
; Add5~97                             ; 1       ;
; Add5~95                             ; 1       ;
; Add2~97COUT1_144                    ; 1       ;
; Add2~97                             ; 1       ;
; Add2~95                             ; 1       ;
; Add1~116COUT1_168                   ; 1       ;
; Add1~116                            ; 1       ;
; Add1~114                            ; 1       ;
; Add1~113                            ; 1       ;
; clock~87                            ; 1       ;
; Add4~92COUT1_150                    ; 1       ;
; Add4~92                             ; 1       ;
; Add4~90                             ; 1       ;
; clock~86                            ; 1       ;
; Add3~92COUT1_150                    ; 1       ;
; Add3~92                             ; 1       ;
; Add3~90                             ; 1       ;
; Add2~92COUT1_150                    ; 1       ;
; Add2~92                             ; 1       ;
; Add2~90                             ; 1       ;
; Add5~92COUT1_150                    ; 1       ;
; Add5~92                             ; 1       ;
; Add5~90                             ; 1       ;
; Add1~110COUT1_174                   ; 1       ;
; Add1~110                            ; 1       ;
; Add1~108                            ; 1       ;
; Add1~107                            ; 1       ;
; clock~85                            ; 1       ;
; Add4~87COUT1_168                    ; 1       ;
; Add4~87                             ; 1       ;
; Add4~85                             ; 1       ;
; clock~84                            ; 1       ;
; Add3~87COUT1_168                    ; 1       ;
; Add3~87                             ; 1       ;
; Add3~85                             ; 1       ;
; Add5~87COUT1_168                    ; 1       ;
; Add5~87                             ; 1       ;
; Add5~85                             ; 1       ;
; Add2~87COUT1_168                    ; 1       ;
; Add2~87                             ; 1       ;
; Add2~85                             ; 1       ;
; Add1~104COUT1_192                   ; 1       ;
; Add1~104                            ; 1       ;
; Add1~102                            ; 1       ;
; Add1~101                            ; 1       ;
; clock~83                            ; 1       ;
; Add4~82COUT1_174                    ; 1       ;
; Add4~82                             ; 1       ;
; Add4~80                             ; 1       ;
; clock~82                            ; 1       ;
; Add3~82COUT1_174                    ; 1       ;
; Add3~82                             ; 1       ;
; Add3~80                             ; 1       ;
; Add2~82COUT1_174                    ; 1       ;
; Add2~82                             ; 1       ;
; Add2~80                             ; 1       ;
; Add5~82COUT1_174                    ; 1       ;
; Add5~82                             ; 1       ;
; Add5~80                             ; 1       ;
; Add1~98COUT1_198                    ; 1       ;
; Add1~98                             ; 1       ;
; Add1~96                             ; 1       ;
; Add1~95                             ; 1       ;
; clock~81                            ; 1       ;
; Add4~77COUT1_156                    ; 1       ;
; Add4~77                             ; 1       ;
; Add4~75                             ; 1       ;
; clock~80                            ; 1       ;
; Add3~77COUT1_156                    ; 1       ;
; Add3~77                             ; 1       ;
; Add3~75                             ; 1       ;
; Add5~77COUT1_156                    ; 1       ;
; Add5~77                             ; 1       ;
; Add5~75                             ; 1       ;
; Add2~77COUT1_156                    ; 1       ;
; Add2~77                             ; 1       ;
; Add2~75                             ; 1       ;
; Add1~92COUT1_180                    ; 1       ;
; Add1~92                             ; 1       ;
; Add1~90                             ; 1       ;
; Add1~89                             ; 1       ;
; clock~79                            ; 1       ;
; Add4~72COUT1_162                    ; 1       ;
; Add4~72                             ; 1       ;
; Add4~70                             ; 1       ;
; clock~78                            ; 1       ;
; Add3~72COUT1_162                    ; 1       ;
; Add3~72                             ; 1       ;
; Add3~70                             ; 1       ;
; Add2~72COUT1_162                    ; 1       ;
; Add2~72                             ; 1       ;
; Add2~70                             ; 1       ;
; Add5~72COUT1_162                    ; 1       ;
; Add5~72                             ; 1       ;
; Add5~70                             ; 1       ;
; Add1~86COUT1_186                    ; 1       ;
; Add1~86                             ; 1       ;
; Add1~84                             ; 1       ;
; Add1~83                             ; 1       ;
; clock~77                            ; 1       ;
; Add4~67COUT1_142                    ; 1       ;
; Add4~67                             ; 1       ;
; Add4~65                             ; 1       ;
; clock~76                            ; 1       ;
; Add3~67COUT1_142                    ; 1       ;
; Add3~67                             ; 1       ;
; Add3~65                             ; 1       ;
; Add5~67COUT1_142                    ; 1       ;
; Add5~67                             ; 1       ;
; Add5~65                             ; 1       ;
; Add2~67COUT1_142                    ; 1       ;
; Add2~67                             ; 1       ;
; Add2~65                             ; 1       ;
; Add1~80COUT1_166                    ; 1       ;
; Add1~80                             ; 1       ;
; Add1~78                             ; 1       ;
; Add1~77                             ; 1       ;
; clock~75                            ; 1       ;
; Add4~60                             ; 1       ;
; clock~74                            ; 1       ;
; Add3~60                             ; 1       ;
; Add2~60                             ; 1       ;
; Add5~60                             ; 1       ;
; Add1~72                             ; 1       ;
; Add1~71                             ; 1       ;
; clock~73                            ; 1       ;
; Add4~57COUT1_166                    ; 1       ;
; Add4~57                             ; 1       ;
; Add4~55                             ; 1       ;
; clock~72                            ; 1       ;
; Add3~57COUT1_166                    ; 1       ;
; Add3~57                             ; 1       ;
; Add3~55                             ; 1       ;
; Add5~57COUT1_166                    ; 1       ;
; Add5~57                             ; 1       ;
; Add5~55                             ; 1       ;
; Add2~57COUT1_166                    ; 1       ;
; Add2~57                             ; 1       ;
; Add2~55                             ; 1       ;
; Add1~68COUT1_190                    ; 1       ;
; Add1~68                             ; 1       ;
; Add1~66                             ; 1       ;
; Add1~65                             ; 1       ;
; clock~71                            ; 1       ;
; Add4~50                             ; 1       ;
; clock~70                            ; 1       ;
; Add3~50                             ; 1       ;
; Add2~50                             ; 1       ;
; Add5~50                             ; 1       ;
; Add1~60                             ; 1       ;
; Add1~59                             ; 1       ;
; clock~69                            ; 1       ;
; Add4~47COUT1_154                    ; 1       ;
; Add4~47                             ; 1       ;
; Add4~45                             ; 1       ;
; clock~68                            ; 1       ;
; Add3~47COUT1_154                    ; 1       ;
; Add3~47                             ; 1       ;
; Add3~45                             ; 1       ;
; Add5~47COUT1_154                    ; 1       ;
; Add5~47                             ; 1       ;
; Add5~45                             ; 1       ;
; Add2~47COUT1_154                    ; 1       ;
; Add2~47                             ; 1       ;
; Add2~45                             ; 1       ;
; Add1~56COUT1_178                    ; 1       ;
; Add1~56                             ; 1       ;
; Add1~54                             ; 1       ;
; Add1~53                             ; 1       ;
; clock~67                            ; 1       ;
; Add4~42COUT1_160                    ; 1       ;
; Add4~42                             ; 1       ;
; Add4~40                             ; 1       ;
; clock~66                            ; 1       ;
; Add3~42COUT1_160                    ; 1       ;
; Add3~42                             ; 1       ;
; Add3~40                             ; 1       ;
; Add2~42COUT1_160                    ; 1       ;
; Add2~42                             ; 1       ;
; Add2~40                             ; 1       ;
; Add5~42COUT1_160                    ; 1       ;
; Add5~42                             ; 1       ;
; Add5~40                             ; 1       ;
; Add1~50COUT1_184                    ; 1       ;
; Add1~50                             ; 1       ;
; Add1~48                             ; 1       ;
; Add1~47                             ; 1       ;
; clock~65                            ; 1       ;
; Add4~35                             ; 1       ;
; clock~64                            ; 1       ;
; Add3~35                             ; 1       ;
; Add5~35                             ; 1       ;
; Add2~35                             ; 1       ;
; Add1~42                             ; 1       ;
; Add1~41                             ; 1       ;
; clock~63                            ; 1       ;
; Add4~32COUT1_148                    ; 1       ;
; Add4~32                             ; 1       ;
; Add4~30                             ; 1       ;
; clock~62                            ; 1       ;
; Add3~32COUT1_148                    ; 1       ;
; Add3~32                             ; 1       ;
; Add3~30                             ; 1       ;
; Add2~32COUT1_148                    ; 1       ;
; Add2~32                             ; 1       ;
; Add2~30                             ; 1       ;
; Add5~32COUT1_148                    ; 1       ;
; Add5~32                             ; 1       ;
; Add5~30                             ; 1       ;
; Add1~38COUT1_172                    ; 1       ;
; Add1~38                             ; 1       ;
; Add1~36                             ; 1       ;
; Add1~35                             ; 1       ;
; clock~61                            ; 1       ;
; Add4~27COUT1_172                    ; 1       ;
; Add4~27                             ; 1       ;
; Add4~25                             ; 1       ;
; clock~60                            ; 1       ;
; Add3~27COUT1_172                    ; 1       ;
; Add3~27                             ; 1       ;
; Add3~25                             ; 1       ;
; Add2~27COUT1_172                    ; 1       ;
; Add2~27                             ; 1       ;
; Add2~25                             ; 1       ;
; Add5~27COUT1_172                    ; 1       ;
; Add5~27                             ; 1       ;
; Add5~25                             ; 1       ;
; Add1~32COUT1_196                    ; 1       ;
; Add1~32                             ; 1       ;
; Add1~30                             ; 1       ;
; Add1~29                             ; 1       ;
; clock~59                            ; 1       ;
; Add4~20                             ; 1       ;
; clock~58                            ; 1       ;
; Add3~20                             ; 1       ;
; Add5~20                             ; 1       ;
; Add2~20                             ; 1       ;
; Add1~24                             ; 1       ;
; Add1~23                             ; 1       ;
; clock~57                            ; 1       ;
; Add4~17COUT1_158                    ; 1       ;
; Add4~17                             ; 1       ;
; Add4~15                             ; 1       ;
; clock~56                            ; 1       ;
; Add3~17COUT1_158                    ; 1       ;
; Add3~17                             ; 1       ;
; Add3~15                             ; 1       ;
; Add2~17COUT1_158                    ; 1       ;
; Add2~17                             ; 1       ;
; Add2~15                             ; 1       ;
; Add5~17COUT1_158                    ; 1       ;
; Add5~17                             ; 1       ;
; Add5~15                             ; 1       ;
; Add1~20COUT1_182                    ; 1       ;
; Add1~20                             ; 1       ;
; Add1~18                             ; 1       ;
; Add1~17                             ; 1       ;
; clock~55                            ; 1       ;
; Add4~12COUT1_152                    ; 1       ;
; Add4~12                             ; 1       ;
; Add4~10                             ; 1       ;
; clock~54                            ; 1       ;
; Add3~12COUT1_152                    ; 1       ;
; Add3~12                             ; 1       ;
; Add3~10                             ; 1       ;
; Add5~12COUT1_152                    ; 1       ;
; Add5~12                             ; 1       ;
; Add5~10                             ; 1       ;
; Add2~12COUT1_152                    ; 1       ;
; Add2~12                             ; 1       ;
; Add2~10                             ; 1       ;
; Add1~14COUT1_176                    ; 1       ;
; Add1~14                             ; 1       ;
; Add1~12                             ; 1       ;
; Add1~11                             ; 1       ;
; clock~53                            ; 1       ;
; Add4~7COUT1_146                     ; 1       ;
; Add4~7                              ; 1       ;
; Add4~5                              ; 1       ;
; clock~52                            ; 1       ;
; Add3~7COUT1_146                     ; 1       ;
; Add3~7                              ; 1       ;
; Add3~5                              ; 1       ;
; Add2~7COUT1_146                     ; 1       ;
; Add2~7                              ; 1       ;
; Add2~5                              ; 1       ;
; Add5~7COUT1_146                     ; 1       ;
; Add5~7                              ; 1       ;
; Add5~5                              ; 1       ;
; Add1~8COUT1_170                     ; 1       ;
; Add1~8                              ; 1       ;
; Add1~6                              ; 1       ;
; LessThan0~2                         ; 1       ;
; LessThan0~0                         ; 1       ;
; Add1~5                              ; 1       ;
; clock~51                            ; 1       ;
; Add4~2COUT1_140                     ; 1       ;
; Add4~2                              ; 1       ;
; Add4~0                              ; 1       ;
; clock~50                            ; 1       ;
; Add3~2COUT1_140                     ; 1       ;
; Add3~2                              ; 1       ;
; Add3~0                              ; 1       ;
; Add5~2COUT1_140                     ; 1       ;
; Add5~2                              ; 1       ;
; Add5~0                              ; 1       ;
; LessThan3~0                         ; 1       ;
; Add2~2COUT1_140                     ; 1       ;
; Add2~2                              ; 1       ;
; Add2~0                              ; 1       ;
; Add1~2COUT1_164                     ; 1       ;
; Add1~2                              ; 1       ;
; Add1~0                              ; 1       ;
; lcd1602_drive:u2|cnt[12]            ; 1       ;
; clock[15]~47COUT1_142               ; 1       ;
; clock[15]~47                        ; 1       ;
; clock[19]~45COUT1_148               ; 1       ;
; clock[19]~45                        ; 1       ;
; clock[3]~39COUT1_122                ; 1       ;
; clock[3]~39                         ; 1       ;
; clock[7]~37COUT1_128                ; 1       ;
; clock[7]~37                         ; 1       ;
; clock[18]~35COUT1_146               ; 1       ;
; clock[18]~35                        ; 1       ;
; clock[22]~33COUT1_152               ; 1       ;
; clock[22]~33                        ; 1       ;
; clock[10]~31COUT1_134               ; 1       ;
; clock[10]~31                        ; 1       ;
; clock[14]~29COUT1_140               ; 1       ;
; clock[14]~29                        ; 1       ;
; clock[2]~27COUT1_120                ; 1       ;
; clock[2]~27                         ; 1       ;
; clock[17]~23COUT1_144               ; 1       ;
; clock[17]~23                        ; 1       ;
; clock[9]~19COUT1_132                ; 1       ;
; clock[9]~19                         ; 1       ;
; clock[13]~17COUT1_138               ; 1       ;
; clock[13]~17                        ; 1       ;
; clock[5]~13COUT1_126                ; 1       ;
; clock[5]~13                         ; 1       ;
; clock[20]~11COUT1_150               ; 1       ;
; clock[20]~11                        ; 1       ;
; clock[12]~7COUT1_136                ; 1       ;
; clock[12]~7                         ; 1       ;
; clock[8]~5COUT1_130                 ; 1       ;
; clock[8]~5                          ; 1       ;
; clock[4]~3COUT1_124                 ; 1       ;
; clock[4]~3                          ; 1       ;
; clock[0]~1COUT1_118                 ; 1       ;
; clock[0]~1                          ; 1       ;
; lcd1602_drive:u2|cnt[13]~5COUT1_62  ; 1       ;
; lcd1602_drive:u2|cnt[13]~5          ; 1       ;
; lcd1602_drive:u2|cnt[13]            ; 1       ;
; lcd1602_drive:u2|Selector2~4        ; 1       ;
; lcd1602_drive:u2|Selector2~3        ; 1       ;
; lcd1602_drive:u2|Selector1~0        ; 1       ;
; lcd1602_drive:u2|Selector4~8        ; 1       ;
; lcd1602_drive:u2|CS.ROW1_9          ; 1       ;
; lcd1602_drive:u2|Selector4~6        ; 1       ;
; lcd1602_drive:u2|Selector4~5        ; 1       ;
; lcd1602_drive:u2|Selector4~4        ; 1       ;
; row1[51]                            ; 1       ;
; lcd1602_drive:u2|Selector4~3        ; 1       ;
; lcd1602_drive:u2|Selector4~2        ; 1       ;
; row1[3]                             ; 1       ;
; lcd1602_drive:u2|Selector5~3        ; 1       ;
; lcd1602_drive:u2|Selector5~2        ; 1       ;
; row1[50]                            ; 1       ;
; lcd1602_drive:u2|Selector5~1        ; 1       ;
; row1[26]                            ; 1       ;
; lcd1602_drive:u2|Selector5~0        ; 1       ;
; row1[2]                             ; 1       ;
; lcd1602_drive:u2|Selector6~6        ; 1       ;
; lcd1602_drive:u2|Selector6~5        ; 1       ;
; lcd1602_drive:u2|Selector6~4        ; 1       ;
; row1[49]                            ; 1       ;
; lcd1602_drive:u2|Selector6~3        ; 1       ;
; row1[25]                            ; 1       ;
; lcd1602_drive:u2|Selector6~2        ; 1       ;
; row1[1]                             ; 1       ;
; lcd1602_drive:u2|CS.ROW2_0          ; 1       ;
; lcd1602_drive:u2|Selector6~0        ; 1       ;
; lcd1602_drive:u2|CS.ROW2_7          ; 1       ;
; lcd1602_drive:u2|Selector7~4        ; 1       ;
; lcd1602_drive:u2|Selector7~3        ; 1       ;
; lcd1602_drive:u2|Selector7~2        ; 1       ;
; row1[56]                            ; 1       ;
; lcd1602_drive:u2|Selector7~1        ; 1       ;
; row1[32]                            ; 1       ;
; lcd1602_drive:u2|Selector7~0        ; 1       ;
; row1[8]                             ; 1       ;
; lcd1602_drive:u2|cnt[14]~3COUT1_64  ; 1       ;
; lcd1602_drive:u2|cnt[14]~3          ; 1       ;
; lcd1602_drive:u2|cnt[14]            ; 1       ;
; lcd1602_drive:u2|lcd_data[7]        ; 1       ;
; lcd1602_drive:u2|lcd_data[6]        ; 1       ;
; lcd1602_drive:u2|lcd_data[5]        ; 1       ;
; lcd1602_drive:u2|lcd_data[4]        ; 1       ;
; lcd1602_drive:u2|lcd_data[3]        ; 1       ;
; lcd1602_drive:u2|lcd_data[2]        ; 1       ;
; lcd1602_drive:u2|lcd_data[1]        ; 1       ;
; lcd1602_drive:u2|lcd_data[0]        ; 1       ;
; lcd1602_drive:u2|lcd_rs             ; 1       ;
+-------------------------------------+---------+


+----------------------------------------------------+
; Other Routing Usage Summary                        ;
+-----------------------------+----------------------+
; Other Routing Resource Type ; Usage                ;
+-----------------------------+----------------------+
; C4s                         ; 290 / 1,624 ( 18 % ) ;
; Direct links                ; 47 / 1,930 ( 2 % )   ;
; Global clocks               ; 4 / 4 ( 100 % )      ;
; LAB clocks                  ; 30 / 56 ( 54 % )     ;
; LUT chains                  ; 48 / 513 ( 9 % )     ;
; Local interconnects         ; 550 / 1,930 ( 28 % ) ;
; R4s                         ; 403 / 1,472 ( 27 % ) ;
+-----------------------------+----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.09) ; Number of LABs  (Total = 45) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 3                            ;
; 2                                          ; 2                            ;
; 3                                          ; 1                            ;
; 4                                          ; 0                            ;
; 5                                          ; 1                            ;
; 6                                          ; 3                            ;
; 7                                          ; 3                            ;
; 8                                          ; 3                            ;
; 9                                          ; 4                            ;
; 10                                         ; 25                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.18) ; Number of LABs  (Total = 45) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 22                           ;
; 1 Clock                            ; 16                           ;
; 1 Sync. clear                      ; 6                            ;
; 1 Sync. load                       ; 3                            ;
; 2 Clocks                           ; 6                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 8.51) ; Number of LABs  (Total = 45) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 2                            ;
; 2                                           ; 2                            ;
; 3                                           ; 2                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 3                            ;
; 8                                           ; 3                            ;
; 9                                           ; 4                            ;
; 10                                          ; 22                           ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.78) ; Number of LABs  (Total = 45) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 3                            ;
; 2                                               ; 7                            ;
; 3                                               ; 6                            ;
; 4                                               ; 2                            ;
; 5                                               ; 0                            ;
; 6                                               ; 2                            ;
; 7                                               ; 9                            ;
; 8                                               ; 4                            ;
; 9                                               ; 1                            ;
; 10                                              ; 9                            ;
; 11                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.56) ; Number of LABs  (Total = 45) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 6                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 3                            ;
; 15                                           ; 5                            ;
; 16                                           ; 4                            ;
; 17                                           ; 4                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EPM570T144C5 for design "LCD"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM570T144I5 is compatible
    Info (176445): Device EPM570T144A5 is compatible
    Info (176445): Device EPM1270T144C5 is compatible
    Info (176445): Device EPM1270T144I5 is compatible
    Info (176445): Device EPM1270T144A5 is compatible
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCD.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          clk
    Info (332111):    1.000 div_40M:u1|clko
    Info (332111):    1.000 lcd1602_drive:u2|cnt[15]
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "clk" to use Global clock in PIN 18
Info (186216): Automatically promoted some destinations of signal "lcd1602_drive:u2|cnt[15]" to use Global clock
    Info (186217): Destination "e" may be non-global or may not use global clock
    Info (186217): Destination "lcd1602_drive:u2|cnt[15]" may be non-global or may not use global clock
Info (186215): Automatically promoted signal "div_40M:u1|clko" to use Global clock
Info (186215): Automatically promoted signal "rst" to use Global clock
Info (186228): Pin "rst" drives global clock, but is not placed in a dedicated clock pin position
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 22% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X0_Y0 to location X13_Y8
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.23 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (144001): Generated suppressed messages file C:/Users/User/Desktop/a1050519/LCD/output_files/LCD.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 977 megabytes
    Info: Processing ended: Thu May 26 11:19:48 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/User/Desktop/a1050519/LCD/output_files/LCD.fit.smsg.


