# 实验5

## 任务1. 基本RS触发器测试

- > 用74LS00芯片分别构成==基本RS触发器==和==钟控RS触发器==，并分别测试其功能。

    - 分别在文件夹==基本RS==与==钟控RS==之中

    - 钟控RS时，当输入I为11时，会出现Q与-Q并非相反的情况，这是因为钟控RS在I为11时，电路状态不确定



## 任务2. JK、D触发器测试一

- > 按照<数字逻辑实验指导书>p.实验-48 的要求测试74LS112的异步置位和复位功能。用开关作为CP输入，测试JK触发器的外部逻辑功能。

    - 在文件夹==JK==中
    - 74LS112为两块==下降沿==JK触发器，==11为翻转，00为保持==

- > 用74LS112实现T触发器和D触发器，并分别测试其外部逻辑功能。

    - 在文件夹==74LS112_T_D==中
    - 由于是下降沿触发器，正好周期重合。
    - 验证T触发器：某个T与上一个的Q取异或，其结果为这个的Q
    - 验证D触发器：每一组里的D与Q都相同

<img src="C:\Users\Silence\AppData\Roaming\Typora\typora-user-images\image-20211101152750993.png" alt="image-20211101152750993" style="zoom: 50%;" />



## 任务3. JK、D触发器测试二

- > 用Quartus II中的软件仿真操作，仿真JK触发器的外部功能。分析仿真波形来研究JK触发器的逻辑功能。

    - 在文件夹==JK==中
    - 修改CP的count的Timing值。

- > 设计用D触发器实现JK触发器的原理图，通过软件模拟后，下载到FPGA上进行硬件测试。
    - 在文件夹==D_JK==中
    - 这里的D触发器为==上升沿==





## 如果还有各种触发器之间的转换，直接看数字逻辑PPT