## 1 数字逻辑电路设计基础

自顶向下

### 1.1 一些硬性规定

在本书涉及的 CPU 设计中，有一些必须遵守的硬性规定，包括：

1. 代码中禁止出现 initial 语句。

2. 代码中禁止出现 casex、casez。

3. 代码中禁止用 “#” 表达电路延迟。

4. 时钟信号 clock 只允许出现在 always @(posedge clock) 语句中。

5. 代码中所有带复位的触发器，要么全部是同步复位，要么全部是异步复位

### 1.2 模块声明和实例化

``` verilog
module bottom #(

	parameter A_WIDTH = 8,
	
	parameter B_WIDTH = 4,
	
	parameter Y_WIDTH = 2

)(

	input wire [A_WIDTH-1:0] a,
	input wire [B_WIDTH-1:0] b,
	
	input wire [3:0] c,
	
	output wire [Y_WIDTH-1:0] y,
	
	output reg z

);

......

endmodule

module top;

	wire [15:0] btm_a;
	
	wire [ 7:0] btm_b;
	
	wire [ 3:0] btm_c;
	
	wire [ 3:0] btm_y;
	
	wire
	
	btm_z;
	
	bottom #(
	
	.A_WIDTH (23),
	
	.B_WIDTH ( 9),
	
	.Y_WIDTH ( 7)
	
	)
	
	inst_btm(
	
	.a (btm_a), // I
	
	.b (btm_b), // I
	
	.c (btm_c), // I
	
	.y (btm_y), // O
	
	.z (btm_z)
	
	// O
	
	);

endmodule
```