TimeQuest Timing Analyzer report for top
Thu May 09 12:08:00 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'rec_sclk'
 12. Slow 1200mV 85C Model Setup: 'ecg_sclk'
 13. Slow 1200mV 85C Model Setup: 'rec_ss_n'
 14. Slow 1200mV 85C Model Setup: 'ecg_ss_n'
 15. Slow 1200mV 85C Model Hold: 'ecg_ss_n'
 16. Slow 1200mV 85C Model Hold: 'rec_ss_n'
 17. Slow 1200mV 85C Model Hold: 'ecg_sclk'
 18. Slow 1200mV 85C Model Hold: 'rec_sclk'
 19. Slow 1200mV 85C Model Recovery: 'rec_sclk'
 20. Slow 1200mV 85C Model Recovery: 'ecg_sclk'
 21. Slow 1200mV 85C Model Removal: 'ecg_sclk'
 22. Slow 1200mV 85C Model Removal: 'rec_sclk'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'
 25. Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'
 27. Setup Times
 28. Hold Times
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Propagation Delay
 32. Minimum Propagation Delay
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Slow 1200mV 85C Model Metastability Report
 38. Slow 1200mV 0C Model Fmax Summary
 39. Slow 1200mV 0C Model Setup Summary
 40. Slow 1200mV 0C Model Hold Summary
 41. Slow 1200mV 0C Model Recovery Summary
 42. Slow 1200mV 0C Model Removal Summary
 43. Slow 1200mV 0C Model Minimum Pulse Width Summary
 44. Slow 1200mV 0C Model Setup: 'rec_sclk'
 45. Slow 1200mV 0C Model Setup: 'ecg_sclk'
 46. Slow 1200mV 0C Model Setup: 'rec_ss_n'
 47. Slow 1200mV 0C Model Setup: 'ecg_ss_n'
 48. Slow 1200mV 0C Model Hold: 'ecg_ss_n'
 49. Slow 1200mV 0C Model Hold: 'rec_ss_n'
 50. Slow 1200mV 0C Model Hold: 'ecg_sclk'
 51. Slow 1200mV 0C Model Hold: 'rec_sclk'
 52. Slow 1200mV 0C Model Recovery: 'rec_sclk'
 53. Slow 1200mV 0C Model Recovery: 'ecg_sclk'
 54. Slow 1200mV 0C Model Removal: 'ecg_sclk'
 55. Slow 1200mV 0C Model Removal: 'rec_sclk'
 56. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Propagation Delay
 65. Minimum Propagation Delay
 66. Output Enable Times
 67. Minimum Output Enable Times
 68. Output Disable Times
 69. Minimum Output Disable Times
 70. Slow 1200mV 0C Model Metastability Report
 71. Fast 1200mV 0C Model Setup Summary
 72. Fast 1200mV 0C Model Hold Summary
 73. Fast 1200mV 0C Model Recovery Summary
 74. Fast 1200mV 0C Model Removal Summary
 75. Fast 1200mV 0C Model Minimum Pulse Width Summary
 76. Fast 1200mV 0C Model Setup: 'rec_sclk'
 77. Fast 1200mV 0C Model Setup: 'ecg_sclk'
 78. Fast 1200mV 0C Model Setup: 'rec_ss_n'
 79. Fast 1200mV 0C Model Setup: 'ecg_ss_n'
 80. Fast 1200mV 0C Model Hold: 'ecg_ss_n'
 81. Fast 1200mV 0C Model Hold: 'rec_ss_n'
 82. Fast 1200mV 0C Model Hold: 'ecg_sclk'
 83. Fast 1200mV 0C Model Hold: 'rec_sclk'
 84. Fast 1200mV 0C Model Recovery: 'rec_sclk'
 85. Fast 1200mV 0C Model Recovery: 'ecg_sclk'
 86. Fast 1200mV 0C Model Removal: 'ecg_sclk'
 87. Fast 1200mV 0C Model Removal: 'rec_sclk'
 88. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'
 89. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'
 90. Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'
 91. Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'
 92. Setup Times
 93. Hold Times
 94. Clock to Output Times
 95. Minimum Clock to Output Times
 96. Propagation Delay
 97. Minimum Propagation Delay
 98. Output Enable Times
 99. Minimum Output Enable Times
100. Output Disable Times
101. Minimum Output Disable Times
102. Fast 1200mV 0C Model Metastability Report
103. Multicorner Timing Analysis Summary
104. Setup Times
105. Hold Times
106. Clock to Output Times
107. Minimum Clock to Output Times
108. Propagation Delay
109. Minimum Propagation Delay
110. Board Trace Model Assignments
111. Input Transition Times
112. Slow Corner Signal Integrity Metrics
113. Fast Corner Signal Integrity Metrics
114. Setup Transfers
115. Hold Transfers
116. Recovery Transfers
117. Removal Transfers
118. Report TCCS
119. Report RSKM
120. Unconstrained Paths
121. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; top                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; ecg_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_sclk } ;
; ecg_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ecg_ss_n } ;
; rec_sclk   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_sclk } ;
; rec_ss_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rec_ss_n } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 202.92 MHz ; 202.92 MHz      ; rec_sclk   ;      ;
; 223.31 MHz ; 223.31 MHz      ; ecg_sclk   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+--------+-----------------+
; Clock    ; Slack  ; End Point TNS   ;
+----------+--------+-----------------+
; rec_sclk ; -3.177 ; -42.353         ;
; ecg_sclk ; -2.916 ; -37.983         ;
; rec_ss_n ; -0.635 ; -4.219          ;
; ecg_ss_n ; 0.114  ; 0.000           ;
+----------+--------+-----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; ecg_ss_n ; -0.513 ; -3.258         ;
; rec_ss_n ; -0.302 ; -1.766         ;
; ecg_sclk ; 0.381  ; 0.000          ;
; rec_sclk ; 0.381  ; 0.000          ;
+----------+--------+----------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; rec_sclk ; -2.308 ; -36.234            ;
; ecg_sclk ; -1.785 ; -28.497            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; ecg_sclk ; 0.446 ; 0.000              ;
; rec_sclk ; 0.671 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; rec_sclk ; -3.000 ; -44.000                       ;
; ecg_sclk ; -3.000 ; -42.000                       ;
; ecg_ss_n ; -3.000 ; -3.000                        ;
; rec_ss_n ; -3.000 ; -3.000                        ;
+----------+--------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_sclk'                                                                                                                 ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.177 ; SPI_slave:rec_spi|tx_buf[7]~1    ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.390     ; 1.272      ;
; -3.145 ; SPI_slave:rec_spi|tx_buf[7]~1    ; SPI_slave:rec_spi|miso~reg0           ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.360     ; 1.270      ;
; -3.023 ; SPI_slave:rec_spi|tx_buf[3]~17   ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.485     ; 1.023      ;
; -3.019 ; SPI_slave:rec_spi|tx_buf[0]~29   ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.483     ; 1.021      ;
; -3.018 ; SPI_slave:rec_spi|tx_buf[4]~13   ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.173     ; 1.330      ;
; -3.014 ; SPI_slave:rec_spi|tx_buf[4]~13   ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.281     ; 1.218      ;
; -3.011 ; SPI_slave:rec_spi|tx_buf[6]~5    ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.176     ; 1.320      ;
; -3.001 ; SPI_slave:rec_spi|tx_buf[5]~9    ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.175     ; 1.311      ;
; -2.922 ; SPI_slave:rec_spi|tx_buf[2]~21   ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.272     ; 1.135      ;
; -2.815 ; SPI_slave:ecg_spi|rx_data[0]     ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.140     ; 1.160      ;
; -2.814 ; SPI_slave:ecg_spi|rx_data[3]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.139     ; 1.160      ;
; -2.814 ; SPI_slave:ecg_spi|rx_data[7]     ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.124     ; 1.175      ;
; -2.800 ; SPI_slave:ecg_spi|rx_data[1]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.141     ; 1.144      ;
; -2.799 ; SPI_slave:rec_spi|tx_buf[1]~25   ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.412     ; 0.872      ;
; -2.782 ; SPI_slave:ecg_spi|rx_data[7]     ; SPI_slave:rec_spi|miso~reg0           ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.094     ; 1.173      ;
; -2.653 ; SPI_slave:rec_spi|tx_buf[7]~1    ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.282     ; 0.856      ;
; -2.630 ; SPI_slave:ecg_spi|rx_data[2]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.120     ; 0.995      ;
; -2.585 ; SPI_slave:ecg_spi|rx_data[4]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.036     ; 1.034      ;
; -2.584 ; SPI_slave:ecg_spi|rx_data[5]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.036     ; 1.033      ;
; -2.579 ; SPI_slave:ecg_spi|rx_data[6]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -2.033     ; 1.031      ;
; -2.560 ; SPI_slave:rec_spi|tx_buf[0]~29   ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.483     ; 0.562      ;
; -2.485 ; SPI_slave:rec_spi|tx_buf[1]~25   ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.412     ; 0.558      ;
; -2.431 ; SPI_slave:rec_spi|tx_buf[3]~17   ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.485     ; 0.431      ;
; -2.347 ; SPI_slave:rec_spi|tx_buf[2]~21   ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.272     ; 0.560      ;
; -2.243 ; SPI_slave:rec_spi|tx_buf[6]~5    ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.176     ; 0.552      ;
; -2.120 ; SPI_slave:rec_spi|tx_buf[5]~9    ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.175     ; 0.430      ;
; -1.964 ; SPI_slave:rec_spi|rrdy~_emulated ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.002     ; 2.477      ;
; -1.919 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 3.198      ;
; -1.919 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 3.198      ;
; -1.919 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 3.198      ;
; -1.869 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 3.148      ;
; -1.869 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 3.148      ;
; -1.869 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 3.148      ;
; -1.826 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.170      ; 3.011      ;
; -1.814 ; SPI_slave:rec_spi|roe~_emulated  ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.002     ; 2.327      ;
; -1.805 ; SPI_slave:rec_spi|trdy~_emulated ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.002      ; 2.322      ;
; -1.786 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 3.065      ;
; -1.786 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 3.065      ;
; -1.786 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 3.065      ;
; -1.783 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.170      ; 2.968      ;
; -1.783 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 3.062      ;
; -1.783 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 3.062      ;
; -1.783 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 3.062      ;
; -1.762 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.917      ;
; -1.762 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.917      ;
; -1.762 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.917      ;
; -1.762 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.917      ;
; -1.762 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.917      ;
; -1.754 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.056     ; 2.713      ;
; -1.723 ; SPI_slave:rec_spi|bit_cnt[10]    ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.170      ; 2.908      ;
; -1.721 ; SPI_slave:rec_spi|bit_cnt[8]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.170      ; 2.906      ;
; -1.718 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.056     ; 2.677      ;
; -1.704 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.859      ;
; -1.704 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.859      ;
; -1.704 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.859      ;
; -1.704 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.859      ;
; -1.704 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.859      ;
; -1.655 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.170      ; 2.840      ;
; -1.652 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.170      ; 2.837      ;
; -1.651 ; SPI_slave:rec_spi|bit_cnt[10]    ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.056     ; 2.610      ;
; -1.649 ; SPI_slave:rec_spi|bit_cnt[8]     ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.056     ; 2.608      ;
; -1.641 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.029      ; 2.185      ;
; -1.638 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.122      ; 2.275      ;
; -1.638 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.122      ; 2.275      ;
; -1.638 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.122      ; 2.275      ;
; -1.629 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.784      ;
; -1.629 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.784      ;
; -1.629 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.784      ;
; -1.629 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.784      ;
; -1.629 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.784      ;
; -1.628 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 2.907      ;
; -1.628 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 2.907      ;
; -1.628 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 2.907      ;
; -1.626 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.781      ;
; -1.626 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.781      ;
; -1.626 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.781      ;
; -1.626 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.781      ;
; -1.626 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.781      ;
; -1.583 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.056     ; 2.542      ;
; -1.580 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.056     ; 2.539      ;
; -1.563 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.191     ; 1.887      ;
; -1.537 ; SPI_slave:rec_spi|bit_cnt[4]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 2.816      ;
; -1.537 ; SPI_slave:rec_spi|bit_cnt[4]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 2.816      ;
; -1.537 ; SPI_slave:rec_spi|bit_cnt[4]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 2.816      ;
; -1.536 ; SPI_slave:rec_spi|bit_cnt[16]    ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 2.815      ;
; -1.536 ; SPI_slave:rec_spi|bit_cnt[16]    ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 2.815      ;
; -1.536 ; SPI_slave:rec_spi|bit_cnt[16]    ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 2.815      ;
; -1.535 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.170      ; 2.720      ;
; -1.498 ; rec_ss_n                         ; SPI_slave:rec_spi|miso~reg0           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.249      ; 4.232      ;
; -1.488 ; SPI_slave:rec_spi|bit_cnt[5]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 2.767      ;
; -1.488 ; SPI_slave:rec_spi|bit_cnt[5]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 2.767      ;
; -1.488 ; SPI_slave:rec_spi|bit_cnt[5]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.264      ; 2.767      ;
; -1.480 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.001     ; 1.994      ;
; -1.480 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.001     ; 1.994      ;
; -1.480 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.001     ; 1.994      ;
; -1.480 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.001     ; 1.994      ;
; -1.480 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.001     ; 1.994      ;
; -1.471 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.626      ;
; -1.471 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.626      ;
; -1.471 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.140      ; 2.626      ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_sclk'                                                                                                                 ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.916 ; SPI_slave:ecg_spi|tx_buf[7]~1    ; SPI_slave:ecg_spi|miso~reg0           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.115     ; 1.286      ;
; -2.816 ; SPI_slave:ecg_spi|tx_buf[5]~9    ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.029     ; 1.272      ;
; -2.755 ; SPI_slave:ecg_spi|tx_buf[1]~25   ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.204     ; 1.036      ;
; -2.751 ; SPI_slave:ecg_spi|tx_buf[2]~21   ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.055     ; 1.181      ;
; -2.750 ; SPI_slave:ecg_spi|tx_buf[6]~5    ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.202     ; 1.033      ;
; -2.745 ; SPI_slave:ecg_spi|tx_buf[7]~1    ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.044     ; 1.186      ;
; -2.744 ; SPI_slave:ecg_spi|tx_buf[4]~13   ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.063     ; 1.166      ;
; -2.606 ; SPI_slave:ecg_spi|tx_buf[0]~29   ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.064     ; 1.027      ;
; -2.604 ; SPI_slave:ecg_spi|tx_buf[3]~17   ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.043     ; 1.046      ;
; -2.410 ; SPI_slave:ecg_spi|tx_buf[5]~9    ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.029     ; 0.866      ;
; -2.160 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.067      ; 3.242      ;
; -2.157 ; SPI_slave:ecg_spi|tx_buf[7]~1    ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.063     ; 0.579      ;
; -2.148 ; SPI_slave:ecg_spi|tx_buf[3]~17   ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.062     ; 0.571      ;
; -2.144 ; SPI_slave:ecg_spi|tx_buf[1]~25   ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.204     ; 0.425      ;
; -2.142 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.067      ; 3.224      ;
; -2.140 ; SPI_slave:ecg_spi|tx_buf[6]~5    ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.202     ; 0.423      ;
; -2.136 ; SPI_slave:ecg_spi|tx_buf[2]~21   ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.055     ; 0.566      ;
; -2.121 ; SPI_slave:ecg_spi|tx_buf[4]~13   ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.044     ; 0.562      ;
; -2.097 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.067      ; 3.179      ;
; -2.075 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.090      ; 3.180      ;
; -2.059 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.138      ; 3.212      ;
; -2.043 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.090      ; 3.148      ;
; -2.042 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.138      ; 3.195      ;
; -2.020 ; SPI_slave:ecg_spi|bit_cnt[10]    ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.067      ; 3.102      ;
; -2.012 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.090      ; 3.117      ;
; -1.989 ; SPI_slave:ecg_spi|tx_buf[0]~29   ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -2.045     ; 0.429      ;
; -1.974 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.161      ; 3.150      ;
; -1.957 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.161      ; 3.133      ;
; -1.935 ; SPI_slave:ecg_spi|bit_cnt[10]    ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.090      ; 3.040      ;
; -1.924 ; SPI_slave:ecg_spi|bit_cnt[9]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.138      ; 3.077      ;
; -1.835 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.067      ; 2.917      ;
; -1.825 ; SPI_slave:ecg_spi|bit_cnt[9]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.161      ; 3.001      ;
; -1.819 ; SPI_slave:ecg_spi|bit_cnt[4]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.067      ; 2.901      ;
; -1.770 ; SPI_slave:ecg_spi|bit_cnt[5]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.138      ; 2.923      ;
; -1.764 ; SPI_slave:ecg_spi|bit_cnt[8]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.138      ; 2.917      ;
; -1.763 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.920      ;
; -1.763 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.920      ;
; -1.750 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.090      ; 2.855      ;
; -1.739 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.309     ; 1.945      ;
; -1.720 ; SPI_slave:ecg_spi|bit_cnt[4]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.090      ; 2.825      ;
; -1.718 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.875      ;
; -1.718 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.875      ;
; -1.698 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.855      ;
; -1.698 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.855      ;
; -1.671 ; SPI_slave:ecg_spi|bit_cnt[5]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.161      ; 2.847      ;
; -1.670 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.808      ;
; -1.670 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.808      ;
; -1.670 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.808      ;
; -1.670 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.808      ;
; -1.670 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.808      ;
; -1.670 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.808      ;
; -1.666 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.209      ; 2.890      ;
; -1.666 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.209      ; 2.890      ;
; -1.665 ; SPI_slave:ecg_spi|bit_cnt[8]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.161      ; 2.841      ;
; -1.654 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.286     ; 1.883      ;
; -1.652 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.790      ;
; -1.652 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.790      ;
; -1.652 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.790      ;
; -1.652 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.790      ;
; -1.652 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.790      ;
; -1.652 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.790      ;
; -1.649 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.209      ; 2.873      ;
; -1.649 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.209      ; 2.873      ;
; -1.605 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.743      ;
; -1.605 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.743      ;
; -1.605 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.743      ;
; -1.605 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.743      ;
; -1.605 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.743      ;
; -1.605 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.743      ;
; -1.573 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.190      ; 2.778      ;
; -1.573 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.190      ; 2.778      ;
; -1.573 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.190      ; 2.778      ;
; -1.573 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.190      ; 2.778      ;
; -1.573 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.190      ; 2.778      ;
; -1.573 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.190      ; 2.778      ;
; -1.556 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.190      ; 2.761      ;
; -1.556 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.190      ; 2.761      ;
; -1.556 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.190      ; 2.761      ;
; -1.556 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.190      ; 2.761      ;
; -1.556 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.190      ; 2.761      ;
; -1.556 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.190      ; 2.761      ;
; -1.510 ; SPI_slave:ecg_spi|trdy~_emulated ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.282     ; 1.743      ;
; -1.498 ; SPI_slave:ecg_spi|roe~_emulated  ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.072     ; 1.941      ;
; -1.458 ; SPI_slave:ecg_spi|wr_add         ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.076      ; 2.549      ;
; -1.436 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.593      ;
; -1.436 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.593      ;
; -1.395 ; SPI_slave:ecg_spi|bit_cnt[4]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.552      ;
; -1.395 ; SPI_slave:ecg_spi|bit_cnt[4]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.552      ;
; -1.384 ; SPI_slave:ecg_spi|rrdy~_emulated ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.083     ; 1.816      ;
; -1.352 ; SPI_slave:ecg_spi|bit_cnt[5]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.209      ; 2.576      ;
; -1.352 ; SPI_slave:ecg_spi|bit_cnt[5]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.209      ; 2.576      ;
; -1.343 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.481      ;
; -1.343 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.481      ;
; -1.343 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.481      ;
; -1.343 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.481      ;
; -1.343 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.481      ;
; -1.343 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.481      ;
; -1.334 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.229     ; 1.620      ;
; -1.334 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.229     ; 1.620      ;
; -1.329 ; SPI_slave:ecg_spi|bit_cnt[4]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.123      ; 2.467      ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rec_ss_n'                                                                                                      ;
+--------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.635 ; SPI_slave:ecg_spi|rx_data[0] ; SPI_slave:rec_spi|tx_buf[0]~29 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.179      ; 0.770      ;
; -0.622 ; SPI_slave:ecg_spi|rx_data[3] ; SPI_slave:rec_spi|tx_buf[3]~17 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.182      ; 0.761      ;
; -0.554 ; SPI_slave:ecg_spi|rx_data[5] ; SPI_slave:rec_spi|tx_buf[5]~9  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.014     ; 0.741      ;
; -0.547 ; SPI_slave:ecg_spi|rx_data[1] ; SPI_slave:rec_spi|tx_buf[1]~25 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.114      ; 0.747      ;
; -0.543 ; SPI_slave:ecg_spi|rx_data[4] ; SPI_slave:rec_spi|tx_buf[4]~13 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.015     ; 0.712      ;
; -0.535 ; SPI_slave:ecg_spi|rx_data[6] ; SPI_slave:rec_spi|tx_buf[6]~5  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; -0.009     ; 0.718      ;
; -0.357 ; SPI_slave:ecg_spi|rx_data[2] ; SPI_slave:rec_spi|tx_buf[2]~21 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.000      ; 0.716      ;
; -0.295 ; SPI_slave:ecg_spi|rx_data[7] ; SPI_slave:rec_spi|tx_buf[7]~1  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.110      ; 0.754      ;
; -0.055 ; SPI_slave:rec_spi|rx_buf[5]  ; SPI_slave:rec_spi|rx_data[5]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.801      ; 2.071      ;
; -0.041 ; SPI_slave:rec_spi|rx_buf[6]  ; SPI_slave:rec_spi|rx_data[6]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.758      ; 2.013      ;
; -0.032 ; SPI_slave:rec_spi|rx_buf[1]  ; SPI_slave:rec_spi|rx_data[1]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.799      ; 2.038      ;
; -0.003 ; SPI_slave:rec_spi|rx_buf[0]  ; SPI_slave:rec_spi|rx_data[0]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.801      ; 2.018      ;
; 0.199  ; SPI_slave:rec_spi|rx_buf[3]  ; SPI_slave:rec_spi|rx_data[3]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.756      ; 1.929      ;
; 0.211  ; SPI_slave:rec_spi|rx_buf[4]  ; SPI_slave:rec_spi|rx_data[4]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.801      ; 1.961      ;
; 0.219  ; SPI_slave:rec_spi|rx_buf[7]  ; SPI_slave:rec_spi|rx_data[7]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.799      ; 1.950      ;
; 0.258  ; SPI_slave:rec_spi|rx_buf[2]  ; SPI_slave:rec_spi|rx_data[2]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.801      ; 1.914      ;
+--------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ecg_ss_n'                                                                                                  ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.114 ; SPI_slave:ecg_spi|rx_buf[6] ; SPI_slave:ecg_spi|rx_data[6] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.785      ; 1.893      ;
; 0.157 ; SPI_slave:ecg_spi|rx_buf[0] ; SPI_slave:ecg_spi|rx_data[0] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.785      ; 1.839      ;
; 0.192 ; SPI_slave:ecg_spi|rx_buf[3] ; SPI_slave:ecg_spi|rx_data[3] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.784      ; 1.798      ;
; 0.251 ; SPI_slave:ecg_spi|rx_buf[1] ; SPI_slave:ecg_spi|rx_data[1] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.785      ; 1.748      ;
; 0.267 ; SPI_slave:ecg_spi|rx_buf[5] ; SPI_slave:ecg_spi|rx_data[5] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.996      ; 1.932      ;
; 0.273 ; SPI_slave:ecg_spi|rx_buf[4] ; SPI_slave:ecg_spi|rx_data[4] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.995      ; 1.952      ;
; 0.314 ; SPI_slave:ecg_spi|rx_buf[2] ; SPI_slave:ecg_spi|rx_data[2] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.972      ; 1.885      ;
; 0.393 ; SPI_slave:ecg_spi|rx_buf[7] ; SPI_slave:ecg_spi|rx_data[7] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.976      ; 1.935      ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_ss_n'                                                                                                    ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.513 ; SPI_slave:ecg_spi|rx_buf[2] ; SPI_slave:ecg_spi|rx_data[2] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.199      ; 1.716      ;
; -0.462 ; SPI_slave:ecg_spi|rx_buf[5] ; SPI_slave:ecg_spi|rx_data[5] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.223      ; 1.791      ;
; -0.434 ; SPI_slave:ecg_spi|rx_buf[4] ; SPI_slave:ecg_spi|rx_data[4] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.223      ; 1.819      ;
; -0.428 ; SPI_slave:ecg_spi|rx_buf[3] ; SPI_slave:ecg_spi|rx_data[3] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.019      ; 1.621      ;
; -0.423 ; SPI_slave:ecg_spi|rx_buf[7] ; SPI_slave:ecg_spi|rx_data[7] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.203      ; 1.810      ;
; -0.389 ; SPI_slave:ecg_spi|rx_buf[1] ; SPI_slave:ecg_spi|rx_data[1] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.021      ; 1.662      ;
; -0.313 ; SPI_slave:ecg_spi|rx_buf[0] ; SPI_slave:ecg_spi|rx_data[0] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.020      ; 1.737      ;
; -0.296 ; SPI_slave:ecg_spi|rx_buf[6] ; SPI_slave:ecg_spi|rx_data[6] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 2.021      ; 1.755      ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_ss_n'                                                                                                       ;
+--------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.302 ; SPI_slave:rec_spi|rx_buf[2]  ; SPI_slave:rec_spi|rx_data[2]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.036      ; 1.764      ;
; -0.281 ; SPI_slave:rec_spi|rx_buf[4]  ; SPI_slave:rec_spi|rx_data[4]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.035      ; 1.784      ;
; -0.258 ; SPI_slave:rec_spi|rx_buf[7]  ; SPI_slave:rec_spi|rx_data[7]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.034      ; 1.806      ;
; -0.231 ; SPI_slave:rec_spi|rx_buf[3]  ; SPI_slave:rec_spi|rx_data[3]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.989      ; 1.788      ;
; -0.210 ; SPI_slave:rec_spi|rx_buf[0]  ; SPI_slave:rec_spi|rx_data[0]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.036      ; 1.856      ;
; -0.181 ; SPI_slave:rec_spi|rx_buf[1]  ; SPI_slave:rec_spi|rx_data[1]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.034      ; 1.883      ;
; -0.162 ; SPI_slave:rec_spi|rx_buf[6]  ; SPI_slave:rec_spi|rx_data[6]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.991      ; 1.859      ;
; -0.141 ; SPI_slave:rec_spi|rx_buf[5]  ; SPI_slave:rec_spi|rx_data[5]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 2.036      ; 1.925      ;
; 0.187  ; SPI_slave:ecg_spi|rx_data[3] ; SPI_slave:rec_spi|tx_buf[3]~17 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.494      ; 0.721      ;
; 0.196  ; SPI_slave:ecg_spi|rx_data[7] ; SPI_slave:rec_spi|tx_buf[7]~1  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.414      ; 0.650      ;
; 0.201  ; SPI_slave:ecg_spi|rx_data[0] ; SPI_slave:rec_spi|tx_buf[0]~29 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.491      ; 0.732      ;
; 0.251  ; SPI_slave:ecg_spi|rx_data[1] ; SPI_slave:rec_spi|tx_buf[1]~25 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.420      ; 0.711      ;
; 0.293  ; SPI_slave:ecg_spi|rx_data[2] ; SPI_slave:rec_spi|tx_buf[2]~21 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.300      ; 0.633      ;
; 0.302  ; SPI_slave:ecg_spi|rx_data[6] ; SPI_slave:rec_spi|tx_buf[6]~5  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.292      ; 0.634      ;
; 0.313  ; SPI_slave:ecg_spi|rx_data[4] ; SPI_slave:rec_spi|tx_buf[4]~13 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.286      ; 0.639      ;
; 0.341  ; SPI_slave:ecg_spi|rx_data[5] ; SPI_slave:rec_spi|tx_buf[5]~9  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.287      ; 0.668      ;
+--------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ecg_sclk'                                                                                                                      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; SPI_slave:ecg_spi|rd_add              ; SPI_slave:ecg_spi|rd_add              ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi|rx_buf[7]           ; SPI_slave:ecg_spi|rx_buf[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi|rx_buf[6]           ; SPI_slave:ecg_spi|rx_buf[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi|rx_buf[5]           ; SPI_slave:ecg_spi|rx_buf[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi|rx_buf[4]           ; SPI_slave:ecg_spi|rx_buf[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi|rx_buf[3]           ; SPI_slave:ecg_spi|rx_buf[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi|rx_buf[2]           ; SPI_slave:ecg_spi|rx_buf[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi|rx_buf[1]           ; SPI_slave:ecg_spi|rx_buf[1]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:ecg_spi|rx_buf[0]           ; SPI_slave:ecg_spi|rx_buf[0]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.402 ; SPI_slave:ecg_spi|bit_cnt[12]         ; SPI_slave:ecg_spi|bit_cnt[13]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.601      ;
; 0.406 ; SPI_slave:ecg_spi|bit_cnt[1]          ; SPI_slave:ecg_spi|bit_cnt[2]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.605      ;
; 0.414 ; SPI_slave:ecg_spi|bit_cnt[13]         ; SPI_slave:ecg_spi|bit_cnt[14]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.613      ;
; 0.422 ; SPI_slave:ecg_spi|bit_cnt[2]          ; SPI_slave:ecg_spi|bit_cnt[3]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.621      ;
; 0.538 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|bit_cnt[6]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.736      ;
; 0.541 ; SPI_slave:ecg_spi|bit_cnt[3]          ; SPI_slave:ecg_spi|bit_cnt[4]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.740      ;
; 0.542 ; SPI_slave:ecg_spi|bit_cnt[14]         ; SPI_slave:ecg_spi|bit_cnt[15]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.042      ; 0.741      ;
; 0.558 ; ecg_ss_n                              ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.231      ; 2.976      ;
; 0.565 ; SPI_slave:ecg_spi|bit_cnt[8]          ; SPI_slave:ecg_spi|bit_cnt[9]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 0.763      ;
; 0.585 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.284      ; 3.056      ;
; 0.603 ; ecg_ss_n                              ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.426      ; 3.216      ;
; 0.628 ; ecg_ss_n                              ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.242      ; 3.057      ;
; 0.693 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.304      ; 3.184      ;
; 0.694 ; ecg_ss_n                              ; SPI_slave:ecg_spi|miso~reg0           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.230      ; 3.111      ;
; 0.698 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.284      ; 3.169      ;
; 0.698 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.284      ; 3.169      ;
; 0.700 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.284      ; 3.171      ;
; 0.702 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.304      ; 3.193      ;
; 0.715 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.284      ; 3.186      ;
; 0.763 ; SPI_slave:ecg_spi|bit_cnt[11]         ; SPI_slave:ecg_spi|bit_cnt[12]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.132      ; 1.052      ;
; 0.768 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.284      ; 3.239      ;
; 0.774 ; SPI_slave:ecg_spi|bit_cnt[7]          ; SPI_slave:ecg_spi|bit_cnt[8]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.007     ; 0.924      ;
; 0.793 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.244      ; 1.194      ;
; 0.794 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[0]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.244      ; 1.195      ;
; 0.794 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.244      ; 1.195      ;
; 0.799 ; SPI_slave:ecg_spi|bit_cnt[10]         ; SPI_slave:ecg_spi|bit_cnt[11]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.007     ; 0.949      ;
; 0.819 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[1]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.244      ; 1.220      ;
; 0.852 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.020      ; 1.029      ;
; 0.853 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.020      ; 1.030      ;
; 0.854 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.020      ; 1.031      ;
; 0.855 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.020      ; 1.032      ;
; 0.864 ; SPI_slave:ecg_spi|bit_cnt[16]         ; SPI_slave:ecg_spi|rx_buf[0]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.481      ; 1.002      ;
; 0.878 ; ecg_ss_n                              ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.426      ; 2.991      ;
; 0.886 ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.083      ;
; 0.888 ; SPI_slave:ecg_spi|bit_cnt[13]         ; SPI_slave:ecg_spi|rx_buf[3]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.413      ; 0.958      ;
; 0.896 ; ecg_ss_n                              ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.231      ; 2.814      ;
; 0.947 ; SPI_slave:ecg_spi|bit_cnt[4]          ; SPI_slave:ecg_spi|bit_cnt[5]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.007     ; 1.097      ;
; 0.953 ; SPI_slave:ecg_spi|bit_cnt[6]          ; SPI_slave:ecg_spi|bit_cnt[7]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.132      ; 1.242      ;
; 0.953 ; SPI_slave:ecg_spi|bit_cnt[14]         ; SPI_slave:ecg_spi|rx_buf[2]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.181      ; 0.791      ;
; 0.954 ; SPI_slave:ecg_spi|bit_cnt[12]         ; SPI_slave:ecg_spi|rx_buf[4]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.181      ; 0.792      ;
; 1.015 ; SPI_slave:ecg_spi|bit_cnt[15]         ; SPI_slave:ecg_spi|bit_cnt[16]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.007     ; 1.165      ;
; 1.016 ; ecg_ss_n                              ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.242      ; 2.945      ;
; 1.054 ; SPI_slave:ecg_spi|bit_cnt[8]          ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.269      ; 1.480      ;
; 1.114 ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.311      ;
; 1.118 ; SPI_slave:ecg_spi|trdy~_emulated      ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.047      ; 1.322      ;
; 1.127 ; SPI_slave:ecg_spi|bit_cnt[15]         ; SPI_slave:ecg_spi|rx_buf[1]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.413      ; 1.197      ;
; 1.128 ; SPI_slave:ecg_spi|bit_cnt[9]          ; SPI_slave:ecg_spi|bit_cnt[10]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.132      ; 1.417      ;
; 1.132 ; SPI_slave:ecg_spi|rrdy~_emulated      ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.054      ; 1.343      ;
; 1.142 ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.339      ;
; 1.165 ; SPI_slave:ecg_spi|bit_cnt[9]          ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.269      ; 1.591      ;
; 1.168 ; SPI_slave:ecg_spi|bit_cnt[1]          ; SPI_slave:ecg_spi|wr_add              ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.233      ; 1.058      ;
; 1.169 ; SPI_slave:ecg_spi|bit_cnt[16]         ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.262      ; 1.088      ;
; 1.177 ; SPI_slave:ecg_spi|bit_cnt[11]         ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.262      ; 1.096      ;
; 1.208 ; SPI_slave:ecg_spi|rrdy~_emulated      ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.065      ; 1.430      ;
; 1.228 ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.079      ; 1.464      ;
; 1.231 ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.428      ;
; 1.278 ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.475      ;
; 1.282 ; SPI_slave:ecg_spi|bit_cnt[9]          ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.481      ; 1.420      ;
; 1.288 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.284      ; 3.259      ;
; 1.315 ; SPI_slave:ecg_spi|bit_cnt[2]          ; SPI_slave:ecg_spi|rd_add              ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.438      ; 1.410      ;
; 1.327 ; SPI_slave:ecg_spi|bit_cnt[10]         ; SPI_slave:ecg_spi|rx_buf[6]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.413      ; 1.397      ;
; 1.329 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.304      ; 3.320      ;
; 1.337 ; ecg_ss_n                              ; SPI_slave:ecg_spi|miso~reg0           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.230      ; 3.254      ;
; 1.338 ; SPI_slave:ecg_spi|bit_cnt[11]         ; SPI_slave:ecg_spi|rx_buf[5]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.259      ; 1.254      ;
; 1.340 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.284      ; 3.311      ;
; 1.350 ; SPI_slave:ecg_spi|roe~_emulated       ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.055      ; 1.562      ;
; 1.357 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.284      ; 3.328      ;
; 1.364 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.304      ; 3.355      ;
; 1.377 ; SPI_slave:ecg_spi|bit_cnt[16]         ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.481      ; 1.515      ;
; 1.377 ; SPI_slave:ecg_spi|bit_cnt[10]         ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.214      ; 1.248      ;
; 1.378 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.045      ; 1.580      ;
; 1.391 ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.079      ; 1.627      ;
; 1.391 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.284      ; 3.362      ;
; 1.398 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 1.589      ;
; 1.404 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.284      ; 3.375      ;
; 1.405 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|wr_add              ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.064      ; 1.626      ;
; 1.419 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.284      ; 3.390      ;
; 1.441 ; SPI_slave:ecg_spi|bit_cnt[16]         ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.282      ; 1.380      ;
; 1.499 ; SPI_slave:ecg_spi|rd_add              ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.047      ; 1.703      ;
; 1.554 ; SPI_slave:ecg_spi|bit_cnt[9]          ; SPI_slave:ecg_spi|rx_buf[7]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.259      ; 1.470      ;
; 1.616 ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.018      ; 1.791      ;
; 1.696 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.244      ; 2.097      ;
; 1.737 ; SPI_slave:ecg_spi|rd_add              ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; -0.164     ; 1.230      ;
; 1.763 ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 1.960      ;
; 1.917 ; SPI_slave:ecg_spi|rrdy~_emulated      ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.053      ; 1.627      ;
; 1.931 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.323      ; 2.411      ;
; 1.931 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.323      ; 2.411      ;
; 1.931 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.323      ; 2.411      ;
; 1.931 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.323      ; 2.411      ;
; 1.931 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.323      ; 2.411      ;
; 1.931 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.323      ; 2.411      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rec_sclk'                                                                                                                      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|wr_add              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi|sel[0]              ; SPI_slave:rec_spi|sel[0]              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi|sel[1]              ; SPI_slave:rec_spi|sel[1]              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi|rx_buf[0]           ; SPI_slave:rec_spi|rx_buf[0]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi|rx_buf[1]           ; SPI_slave:rec_spi|rx_buf[1]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi|rx_buf[2]           ; SPI_slave:rec_spi|rx_buf[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi|rx_buf[3]           ; SPI_slave:rec_spi|rx_buf[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi|rx_buf[4]           ; SPI_slave:rec_spi|rx_buf[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi|rx_buf[5]           ; SPI_slave:rec_spi|rx_buf[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi|rx_buf[6]           ; SPI_slave:rec_spi|rx_buf[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; SPI_slave:rec_spi|rx_buf[7]           ; SPI_slave:rec_spi|rx_buf[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.577      ;
; 0.396 ; SPI_slave:rec_spi|bit_cnt[5]          ; SPI_slave:rec_spi|bit_cnt[6]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.595      ;
; 0.406 ; SPI_slave:rec_spi|bit_cnt[1]          ; SPI_slave:rec_spi|bit_cnt[2]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.605      ;
; 0.542 ; SPI_slave:rec_spi|bit_cnt[6]          ; SPI_slave:rec_spi|bit_cnt[7]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.741      ;
; 0.546 ; SPI_slave:rec_spi|bit_cnt[13]         ; SPI_slave:rec_spi|bit_cnt[14]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.744      ;
; 0.563 ; SPI_slave:rec_spi|bit_cnt[10]         ; SPI_slave:rec_spi|bit_cnt[11]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.762      ;
; 0.563 ; SPI_slave:rec_spi|bit_cnt[8]          ; SPI_slave:rec_spi|bit_cnt[9]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.762      ;
; 0.615 ; rec_ss_n                              ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.251      ; 3.053      ;
; 0.639 ; rec_ss_n                              ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.251      ; 3.077      ;
; 0.691 ; SPI_slave:rec_spi|bit_cnt[2]          ; SPI_slave:rec_spi|bit_cnt[3]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.890      ;
; 0.694 ; SPI_slave:rec_spi|bit_cnt[7]          ; SPI_slave:rec_spi|bit_cnt[8]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.893      ;
; 0.694 ; SPI_slave:rec_spi|bit_cnt[3]          ; SPI_slave:rec_spi|bit_cnt[4]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 0.893      ;
; 0.732 ; SPI_slave:rec_spi|bit_cnt[13]         ; SPI_slave:rec_spi|rx_buf[3]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.441      ; 0.830      ;
; 0.739 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.420      ; 3.346      ;
; 0.782 ; SPI_slave:rec_spi|bit_cnt[14]         ; SPI_slave:rec_spi|bit_cnt[15]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 0.980      ;
; 0.804 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.420      ; 3.411      ;
; 0.806 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.420      ; 3.413      ;
; 0.813 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.215      ; 1.185      ;
; 0.814 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.215      ; 1.186      ;
; 0.869 ; SPI_slave:rec_spi|bit_cnt[15]         ; SPI_slave:rec_spi|rx_buf[1]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.441      ; 0.967      ;
; 0.870 ; SPI_slave:rec_spi|bit_cnt[4]          ; SPI_slave:rec_spi|sel[0]              ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.265      ; 0.792      ;
; 0.875 ; SPI_slave:rec_spi|bit_cnt[3]          ; SPI_slave:rec_spi|sel[1]              ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.265      ; 0.797      ;
; 0.884 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.307      ; 3.378      ;
; 0.884 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.307      ; 3.378      ;
; 0.886 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.307      ; 3.380      ;
; 0.888 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.307      ; 3.382      ;
; 0.888 ; SPI_slave:rec_spi|bit_cnt[1]          ; SPI_slave:rec_spi|wr_add              ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.265      ; 0.810      ;
; 0.890 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.215      ; 1.262      ;
; 0.891 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.215      ; 1.263      ;
; 0.891 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.215      ; 1.263      ;
; 0.891 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[0]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.215      ; 1.263      ;
; 0.894 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.215      ; 1.266      ;
; 0.894 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[1]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.215      ; 1.266      ;
; 0.898 ; rec_ss_n                              ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.262      ; 3.347      ;
; 0.916 ; SPI_slave:rec_spi|bit_cnt[15]         ; SPI_slave:rec_spi|bit_cnt[16]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.080      ; 1.153      ;
; 0.926 ; SPI_slave:rec_spi|bit_cnt[9]          ; SPI_slave:rec_spi|bit_cnt[10]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 1.125      ;
; 0.939 ; rec_ss_n                              ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.251      ; 2.877      ;
; 0.948 ; rec_ss_n                              ; SPI_slave:rec_spi|miso~reg0           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.338      ; 3.473      ;
; 0.963 ; rec_ss_n                              ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.251      ; 2.901      ;
; 0.987 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.307      ; 3.481      ;
; 0.989 ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.044      ; 1.190      ;
; 1.055 ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 1.253      ;
; 1.098 ; SPI_slave:rec_spi|bit_cnt[10]         ; SPI_slave:rec_spi|rx_buf[6]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.425      ; 1.180      ;
; 1.122 ; SPI_slave:rec_spi|bit_cnt[14]         ; SPI_slave:rec_spi|rx_buf[2]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.441      ; 1.220      ;
; 1.123 ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 1.321      ;
; 1.125 ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 1.323      ;
; 1.153 ; rec_ss_n                              ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.262      ; 3.102      ;
; 1.184 ; SPI_slave:rec_spi|bit_cnt[16]         ; SPI_slave:rec_spi|rx_buf[0]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.425      ; 1.266      ;
; 1.208 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|roe~_emulated       ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.026      ; 1.391      ;
; 1.208 ; SPI_slave:rec_spi|roe~_emulated       ; SPI_slave:rec_spi|roe~_emulated       ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 1.411      ;
; 1.248 ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 1.446      ;
; 1.312 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.026      ; 1.495      ;
; 1.330 ; SPI_slave:rec_spi|bit_cnt[9]          ; SPI_slave:rec_spi|rx_buf[7]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.425      ; 1.412      ;
; 1.333 ; SPI_slave:rec_spi|bit_cnt[11]         ; SPI_slave:rec_spi|rx_buf[5]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.425      ; 1.415      ;
; 1.338 ; SPI_slave:rec_spi|bit_cnt[16]         ; SPI_slave:rec_spi|roe~_emulated       ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.236      ; 1.231      ;
; 1.341 ; SPI_slave:rec_spi|bit_cnt[11]         ; SPI_slave:rec_spi|bit_cnt[12]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.077      ; 1.575      ;
; 1.366 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|trdy~_emulated      ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.052      ; 1.575      ;
; 1.381 ; SPI_slave:rec_spi|rrdy~_emulated      ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 1.584      ;
; 1.384 ; SPI_slave:rec_spi|bit_cnt[11]         ; SPI_slave:rec_spi|roe~_emulated       ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.236      ; 1.277      ;
; 1.405 ; SPI_slave:rec_spi|rrdy~_emulated      ; SPI_slave:rec_spi|roe~_emulated       ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.046      ; 1.608      ;
; 1.433 ; SPI_slave:rec_spi|bit_cnt[4]          ; SPI_slave:rec_spi|bit_cnt[5]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.042      ; 1.632      ;
; 1.442 ; SPI_slave:rec_spi|bit_cnt[2]          ; SPI_slave:rec_spi|rd_add              ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.203      ; 1.302      ;
; 1.454 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.420      ; 3.561      ;
; 1.464 ; SPI_slave:rec_spi|bit_cnt[9]          ; SPI_slave:rec_spi|trdy~_emulated      ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.262      ; 1.383      ;
; 1.469 ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.201      ; 1.827      ;
; 1.479 ; SPI_slave:rec_spi|bit_cnt[16]         ; SPI_slave:rec_spi|trdy~_emulated      ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.262      ; 1.398      ;
; 1.496 ; SPI_slave:rec_spi|trdy~_emulated      ; SPI_slave:rec_spi|trdy~_emulated      ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.063      ; 1.716      ;
; 1.500 ; SPI_slave:rec_spi|bit_cnt[8]          ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.338      ; 1.995      ;
; 1.507 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.420      ; 3.614      ;
; 1.507 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.420      ; 3.614      ;
; 1.519 ; SPI_slave:rec_spi|bit_cnt[16]         ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.236      ; 1.412      ;
; 1.545 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.307      ; 3.539      ;
; 1.560 ; SPI_slave:rec_spi|bit_cnt[12]         ; SPI_slave:rec_spi|bit_cnt[13]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.041      ; 1.758      ;
; 1.563 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.307      ; 3.557      ;
; 1.563 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.307      ; 3.557      ;
; 1.565 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.307      ; 3.559      ;
; 1.579 ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.044      ; 1.780      ;
; 1.585 ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.011      ; 1.753      ;
; 1.596 ; SPI_slave:rec_spi|bit_cnt[9]          ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.338      ; 2.091      ;
; 1.603 ; SPI_slave:rec_spi|rd_add              ; SPI_slave:rec_spi|trdy~_emulated      ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.120      ; 1.880      ;
; 1.611 ; SPI_slave:rec_spi|rd_add              ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.196      ; 1.464      ;
; 1.613 ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; -0.020     ; 1.750      ;
; 1.621 ; rec_ss_n                              ; SPI_slave:rec_spi|miso~reg0           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.338      ; 3.646      ;
; 1.638 ; SPI_slave:rec_spi|rd_add              ; SPI_slave:rec_spi|rd_add              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.053      ; 1.848      ;
; 1.652 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.307      ; 3.646      ;
; 1.661 ; SPI_slave:rec_spi|bit_cnt[10]         ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.236      ; 1.554      ;
; 1.748 ; SPI_slave:rec_spi|bit_cnt[12]         ; SPI_slave:rec_spi|rx_buf[4]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.441      ; 1.846      ;
; 1.953 ; SPI_slave:rec_spi|bit_cnt[5]          ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.064      ; 2.174      ;
; 1.963 ; SPI_slave:rec_spi|bit_cnt[5]          ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.338      ; 2.458      ;
; 1.965 ; SPI_slave:rec_spi|bit_cnt[5]          ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.307      ; 2.429      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rec_sclk'                                                                                       ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.308 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.327      ; 5.120      ;
; -2.308 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.327      ; 5.120      ;
; -2.308 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.327      ; 5.120      ;
; -2.000 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.219      ; 4.704      ;
; -2.000 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.219      ; 4.704      ;
; -2.000 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.219      ; 4.704      ;
; -2.000 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.219      ; 4.704      ;
; -2.000 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.219      ; 4.704      ;
; -1.627 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.327      ; 4.939      ;
; -1.627 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.327      ; 4.939      ;
; -1.627 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.327      ; 4.939      ;
; -1.342 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.219      ; 4.546      ;
; -1.342 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.219      ; 4.546      ;
; -1.342 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.219      ; 4.546      ;
; -1.342 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.219      ; 4.546      ;
; -1.342 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.219      ; 4.546      ;
; -1.082 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[1]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.000      ; 3.567      ;
; -1.082 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[2]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.000      ; 3.567      ;
; -1.082 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[3]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.000      ; 3.567      ;
; -1.082 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[4]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.000      ; 3.567      ;
; -1.082 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[5]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.000      ; 3.567      ;
; -1.082 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[6]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.000      ; 3.567      ;
; -1.082 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[7]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.000      ; 3.567      ;
; -1.082 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[8]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.000      ; 3.567      ;
; -1.082 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[9]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.000      ; 3.567      ;
; -1.082 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[10]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.000      ; 3.567      ;
; -1.082 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[11]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.000      ; 3.567      ;
; -1.082 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[16]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.000      ; 3.567      ;
; -1.031 ; rec_ss_n  ; SPI_slave:rec_spi|miso~en             ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.004      ; 3.520      ;
; -0.829 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[12]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.999      ; 3.313      ;
; -0.829 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[13]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.999      ; 3.313      ;
; -0.829 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[14]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.999      ; 3.313      ;
; -0.829 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[15]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.999      ; 3.313      ;
; -0.749 ; rec_ss_n  ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.182      ; 3.416      ;
; -0.658 ; rec_ss_n  ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.172      ; 3.315      ;
; -0.572 ; rec_ss_n  ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.172      ; 3.229      ;
; -0.452 ; rec_ss_n  ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.182      ; 3.619      ;
; -0.380 ; rec_ss_n  ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.172      ; 3.537      ;
; -0.318 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[1]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.000      ; 3.303      ;
; -0.318 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[2]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.000      ; 3.303      ;
; -0.318 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[3]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.000      ; 3.303      ;
; -0.318 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[4]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.000      ; 3.303      ;
; -0.318 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[5]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.000      ; 3.303      ;
; -0.318 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[6]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.000      ; 3.303      ;
; -0.318 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[7]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.000      ; 3.303      ;
; -0.318 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[8]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.000      ; 3.303      ;
; -0.318 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[9]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.000      ; 3.303      ;
; -0.318 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[10]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.000      ; 3.303      ;
; -0.318 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[11]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.000      ; 3.303      ;
; -0.318 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[16]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.000      ; 3.303      ;
; -0.290 ; rec_ss_n  ; SPI_slave:rec_spi|miso~en             ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.004      ; 3.279      ;
; -0.271 ; rec_ss_n  ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.172      ; 3.428      ;
; -0.057 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[12]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.999      ; 3.041      ;
; -0.057 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[13]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.999      ; 3.041      ;
; -0.057 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[14]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.999      ; 3.041      ;
; -0.057 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[15]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.999      ; 3.041      ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'ecg_sclk'                                                                                       ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.785 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.196      ; 4.466      ;
; -1.785 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.196      ; 4.466      ;
; -1.785 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.196      ; 4.466      ;
; -1.785 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.196      ; 4.466      ;
; -1.785 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.196      ; 4.466      ;
; -1.785 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.196      ; 4.466      ;
; -1.766 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.215      ; 4.466      ;
; -1.766 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.215      ; 4.466      ;
; -1.114 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.196      ; 4.295      ;
; -1.114 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.196      ; 4.295      ;
; -1.114 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.196      ; 4.295      ;
; -1.114 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.196      ; 4.295      ;
; -1.114 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.196      ; 4.295      ;
; -1.114 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.196      ; 4.295      ;
; -1.095 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.215      ; 4.295      ;
; -1.095 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.215      ; 4.295      ;
; -0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[1]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.013      ; 3.248      ;
; -0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[2]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.013      ; 3.248      ;
; -0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[3]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.013      ; 3.248      ;
; -0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[4]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.013      ; 3.248      ;
; -0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[7]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.013      ; 3.248      ;
; -0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[10]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.013      ; 3.248      ;
; -0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[12]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.013      ; 3.248      ;
; -0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[13]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.013      ; 3.248      ;
; -0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[14]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.013      ; 3.248      ;
; -0.750 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[15]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.013      ; 3.248      ;
; -0.718 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[5]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.945      ; 3.148      ;
; -0.718 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[6]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.945      ; 3.148      ;
; -0.718 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[8]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.945      ; 3.148      ;
; -0.718 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[9]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.945      ; 3.148      ;
; -0.718 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[11]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.945      ; 3.148      ;
; -0.718 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[16]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.945      ; 3.148      ;
; -0.710 ; ecg_ss_n  ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.152      ; 3.347      ;
; -0.616 ; ecg_ss_n  ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.162      ; 3.263      ;
; -0.571 ; ecg_ss_n  ; SPI_slave:ecg_spi|miso~en             ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.167      ; 3.223      ;
; -0.550 ; ecg_ss_n  ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.339      ; 3.374      ;
; -0.396 ; ecg_ss_n  ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.152      ; 3.533      ;
; -0.300 ; ecg_ss_n  ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.162      ; 3.447      ;
; -0.250 ; ecg_ss_n  ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.339      ; 3.574      ;
; -0.017 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[5]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.945      ; 2.947      ;
; -0.017 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[6]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.945      ; 2.947      ;
; -0.017 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[8]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.945      ; 2.947      ;
; -0.017 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[9]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.945      ; 2.947      ;
; -0.017 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[11]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.945      ; 2.947      ;
; -0.017 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[16]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.945      ; 2.947      ;
; 0.008  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[1]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.013      ; 2.990      ;
; 0.008  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[2]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.013      ; 2.990      ;
; 0.008  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[3]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.013      ; 2.990      ;
; 0.008  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[4]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.013      ; 2.990      ;
; 0.008  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[7]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.013      ; 2.990      ;
; 0.008  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[10]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.013      ; 2.990      ;
; 0.008  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[12]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.013      ; 2.990      ;
; 0.008  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[13]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.013      ; 2.990      ;
; 0.008  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[14]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.013      ; 2.990      ;
; 0.008  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[15]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.013      ; 2.990      ;
; 0.159  ; ecg_ss_n  ; SPI_slave:ecg_spi|miso~en             ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.167      ; 2.993      ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'ecg_sclk'                                                                                       ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.446 ; ecg_ss_n  ; SPI_slave:ecg_spi|miso~en             ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.254      ; 2.887      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[1]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.093      ; 2.885      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[2]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.093      ; 2.885      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[3]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.093      ; 2.885      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[4]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.093      ; 2.885      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[7]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.093      ; 2.885      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[10]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.093      ; 2.885      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[12]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.093      ; 2.885      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[13]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.093      ; 2.885      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[14]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.093      ; 2.885      ;
; 0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[15]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.093      ; 2.885      ;
; 0.634 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[5]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.022      ; 2.843      ;
; 0.634 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[6]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.022      ; 2.843      ;
; 0.634 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[8]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.022      ; 2.843      ;
; 0.634 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[9]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.022      ; 2.843      ;
; 0.634 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[11]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.022      ; 2.843      ;
; 0.634 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[16]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.022      ; 2.843      ;
; 0.702 ; ecg_ss_n  ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.242      ; 3.131      ;
; 0.754 ; ecg_ss_n  ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.426      ; 3.367      ;
; 0.932 ; ecg_ss_n  ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.231      ; 3.350      ;
; 1.039 ; ecg_ss_n  ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.426      ; 3.152      ;
; 1.053 ; ecg_ss_n  ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.242      ; 2.982      ;
; 1.170 ; ecg_ss_n  ; SPI_slave:ecg_spi|miso~en             ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.254      ; 3.111      ;
; 1.249 ; ecg_ss_n  ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.231      ; 3.167      ;
; 1.330 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[5]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.022      ; 3.039      ;
; 1.330 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[6]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.022      ; 3.039      ;
; 1.330 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[8]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.022      ; 3.039      ;
; 1.330 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[9]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.022      ; 3.039      ;
; 1.330 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[11]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.022      ; 3.039      ;
; 1.330 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[16]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.022      ; 3.039      ;
; 1.355 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[1]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.093      ; 3.135      ;
; 1.355 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[2]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.093      ; 3.135      ;
; 1.355 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[3]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.093      ; 3.135      ;
; 1.355 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[4]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.093      ; 3.135      ;
; 1.355 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[7]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.093      ; 3.135      ;
; 1.355 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[10]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.093      ; 3.135      ;
; 1.355 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[12]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.093      ; 3.135      ;
; 1.355 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[13]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.093      ; 3.135      ;
; 1.355 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[14]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.093      ; 3.135      ;
; 1.355 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[15]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.093      ; 3.135      ;
; 1.647 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.304      ; 4.138      ;
; 1.647 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.304      ; 4.138      ;
; 1.667 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.284      ; 4.138      ;
; 1.667 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.284      ; 4.138      ;
; 1.667 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.284      ; 4.138      ;
; 1.667 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.284      ; 4.138      ;
; 1.667 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.284      ; 4.138      ;
; 1.667 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.284      ; 4.138      ;
; 2.313 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.304      ; 4.304      ;
; 2.313 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.304      ; 4.304      ;
; 2.333 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.284      ; 4.304      ;
; 2.333 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.284      ; 4.304      ;
; 2.333 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.284      ; 4.304      ;
; 2.333 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.284      ; 4.304      ;
; 2.333 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.284      ; 4.304      ;
; 2.333 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.284      ; 4.304      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rec_sclk'                                                                                       ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.671 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[12]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.077      ; 2.935      ;
; 0.671 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[13]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.077      ; 2.935      ;
; 0.671 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[14]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.077      ; 2.935      ;
; 0.671 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[15]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.077      ; 2.935      ;
; 0.788 ; rec_ss_n  ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.251      ; 3.226      ;
; 0.853 ; rec_ss_n  ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.251      ; 3.291      ;
; 0.893 ; rec_ss_n  ; SPI_slave:rec_spi|miso~en             ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.083      ; 3.163      ;
; 0.920 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[1]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 3.186      ;
; 0.920 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[2]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 3.186      ;
; 0.920 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[3]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 3.186      ;
; 0.920 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[4]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 3.186      ;
; 0.920 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[5]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 3.186      ;
; 0.920 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[6]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 3.186      ;
; 0.920 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[7]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 3.186      ;
; 0.920 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[8]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 3.186      ;
; 0.920 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[9]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 3.186      ;
; 0.920 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[10]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 3.186      ;
; 0.920 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[11]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 3.186      ;
; 0.920 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[16]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.079      ; 3.186      ;
; 0.974 ; rec_ss_n  ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.262      ; 3.423      ;
; 1.098 ; rec_ss_n  ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.251      ; 3.036      ;
; 1.158 ; rec_ss_n  ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.251      ; 3.096      ;
; 1.285 ; rec_ss_n  ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.262      ; 3.234      ;
; 1.435 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[12]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.077      ; 3.199      ;
; 1.435 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[13]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.077      ; 3.199      ;
; 1.435 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[14]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.077      ; 3.199      ;
; 1.435 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[15]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.077      ; 3.199      ;
; 1.627 ; rec_ss_n  ; SPI_slave:rec_spi|miso~en             ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.083      ; 3.397      ;
; 1.676 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[1]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.079      ; 3.442      ;
; 1.676 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[2]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.079      ; 3.442      ;
; 1.676 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[3]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.079      ; 3.442      ;
; 1.676 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[4]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.079      ; 3.442      ;
; 1.676 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[5]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.079      ; 3.442      ;
; 1.676 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[6]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.079      ; 3.442      ;
; 1.676 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[7]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.079      ; 3.442      ;
; 1.676 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[8]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.079      ; 3.442      ;
; 1.676 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[9]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.079      ; 3.442      ;
; 1.676 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[10]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.079      ; 3.442      ;
; 1.676 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[11]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.079      ; 3.442      ;
; 1.676 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[16]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.079      ; 3.442      ;
; 1.885 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.307      ; 4.379      ;
; 1.885 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.307      ; 4.379      ;
; 1.885 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.307      ; 4.379      ;
; 1.885 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.307      ; 4.379      ;
; 1.885 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.307      ; 4.379      ;
; 2.149 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.420      ; 4.756      ;
; 2.149 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.420      ; 4.756      ;
; 2.149 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.420      ; 4.756      ;
; 2.539 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.307      ; 4.533      ;
; 2.539 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.307      ; 4.533      ;
; 2.539 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.307      ; 4.533      ;
; 2.539 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.307      ; 4.533      ;
; 2.539 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.307      ; 4.533      ;
; 2.826 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.420      ; 4.933      ;
; 2.826 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.420      ; 4.933      ;
; 2.826 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.420      ; 4.933      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_sclk'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|miso~en             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|miso~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rd_add              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|roe~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rrdy~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|sel[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|sel[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|trdy~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|wr_add              ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|roe~_emulated       ;
; 0.113  ; 0.329        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rrdy~_emulated      ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|sel[0]              ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|sel[1]              ;
; 0.114  ; 0.330        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|wr_add              ;
; 0.115  ; 0.331        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|trdy~_emulated      ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[0]           ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[1]           ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[2]           ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[3]           ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[4]           ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[5]           ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[6]           ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[7]           ;
; 0.127  ; 0.343        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rd_add              ;
; 0.158  ; 0.342        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|miso~en             ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[10]         ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[11]         ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[16]         ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[1]          ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[2]          ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[3]          ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[4]          ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[5]          ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[6]          ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[7]          ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[8]          ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[9]          ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|miso~reg0           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[5]~_emulated ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[6]~_emulated ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[7]~_emulated ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[0]~_emulated ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[1]~_emulated ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[2]~_emulated ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[3]~_emulated ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[4]~_emulated ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[12]         ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[13]         ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[14]         ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[15]         ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|miso~en|clk                   ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|roe~_emulated|clk             ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rrdy~_emulated|clk            ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|sel[0]|clk                    ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|sel[1]|clk                    ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|wr_add|clk                    ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|trdy~_emulated|clk            ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[0]|clk                 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[1]|clk                 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[2]|clk                 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[3]|clk                 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[4]|clk                 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[5]|clk                 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[6]|clk                 ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[7]|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|bit_cnt[10]|clk               ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|bit_cnt[11]|clk               ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_sclk'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|miso~en             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|miso~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rd_add              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|roe~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rrdy~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|trdy~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|wr_add              ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[0]           ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[1]           ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[3]           ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[6]           ;
; 0.120  ; 0.336        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|trdy~_emulated      ;
; 0.123  ; 0.339        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|roe~_emulated       ;
; 0.124  ; 0.340        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rrdy~_emulated      ;
; 0.128  ; 0.344        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|wr_add              ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[2]           ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[4]           ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[5]           ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[7]           ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rd_add              ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[10]         ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[12]         ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[13]         ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[14]         ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[15]         ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[1]          ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[2]          ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[3]          ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[4]          ;
; 0.162  ; 0.346        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[7]          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[11]         ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[16]         ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[5]          ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[6]          ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[8]          ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[9]          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|miso~en             ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|miso~reg0           ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[10]|clk               ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[12]|clk               ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[13]|clk               ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[14]|clk               ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[15]|clk               ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[1]|clk                ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[2]|clk                ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[3]|clk                ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[4]|clk                ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[7]|clk                ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rx_buf[0]|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rx_buf[1]|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rx_buf[3]|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rx_buf[6]|clk                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|trdy~_emulated|clk            ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|roe~_emulated|clk             ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rrdy~_emulated|clk            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_sclk~input|o                      ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|wr_add|clk                    ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rx_buf[2]|clk                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rx_buf[4]|clk                 ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ecg_ss_n'                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                            ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[0]|datad            ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[1]|datad            ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[3]|datad            ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[4]|datad            ;
; 0.324  ; 0.324        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[5]|datad            ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[6]|datad            ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[1]~25|datac          ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[6]~5|datac           ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[1]~25      ;
; 0.327  ; 0.327        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[6]~5       ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[0]~29|datad          ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[3]~17|datad          ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[4]~13|datad          ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[7]~1|datad           ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[2]|datad            ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[7]|datad            ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[5]~9|datad           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[2]~21|datad          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                    ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9|combout         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9|datac           ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9clkctrl|inclk[0] ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9clkctrl|outclk   ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1|datad           ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[0]        ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[1]        ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[3]        ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[4]        ;
; 0.344  ; 0.344        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[5]        ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[6]        ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[0]~29      ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[3]~17      ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[4]~13      ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[7]~1       ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1clkctrl|inclk[0] ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1clkctrl|outclk   ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[2]        ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[7]        ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[5]~9       ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[2]~21      ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                    ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1|combout         ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[2]~21      ;
; 0.646  ; 0.646        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[5]~9       ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[2]        ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[7]        ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[0]~29      ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[3]~17      ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[4]~13      ;
; 0.652  ; 0.652        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[7]~1       ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1clkctrl|inclk[0] ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1clkctrl|outclk   ;
; 0.655  ; 0.655        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[0]        ;
; 0.655  ; 0.655        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[3]        ;
; 0.655  ; 0.655        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[5]        ;
; 0.655  ; 0.655        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[6]        ;
; 0.656  ; 0.656        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[1]        ;
; 0.656  ; 0.656        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[4]        ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1|datad           ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9clkctrl|inclk[0] ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9clkctrl|outclk   ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9|combout         ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9|datac           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                    ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[2]~21|datad          ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[5]~9|datad           ;
; 0.672  ; 0.672        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[1]~25      ;
; 0.672  ; 0.672        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[6]~5       ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[2]|datad            ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[7]|datad            ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[0]~29|datad          ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[3]~17|datad          ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[4]~13|datad          ;
; 0.672  ; 0.672        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[7]~1|datad           ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[1]~25|datac          ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[6]~5|datac           ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[0]|datad            ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[3]|datad            ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[5]|datad            ;
; 0.675  ; 0.675        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[6]|datad            ;
; 0.676  ; 0.676        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[1]|datad            ;
; 0.676  ; 0.676        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[4]|datad            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rec_ss_n'                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                            ;
; 0.328  ; 0.328        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[3]~17|datab          ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[0]~29|datab          ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~2|datad           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[7]~1|datac           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                    ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[4]~13|datad          ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[6]~5|datad           ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[7]~1       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[5]~9|datad           ;
; 0.340  ; 0.340        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[1]~25      ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~0|datad           ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[2]~21|datad          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[1]~25|datac          ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[1]|datad            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[2]|datad            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[4]|datad            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[7]|datad            ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[3]~17      ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[0]|datad            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[5]|datad            ;
; 0.351  ; 0.351        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[0]~29      ;
; 0.357  ; 0.357        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~2|combout         ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[4]~13      ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[6]~5       ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~2clkctrl|inclk[0] ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~2clkctrl|outclk   ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[3]|datad            ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[6]|datad            ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[5]~9       ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[2]~21      ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~0|combout         ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[1]        ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[2]        ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[4]        ;
; 0.369  ; 0.369        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[7]        ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[0]        ;
; 0.370  ; 0.370        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[5]        ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~0clkctrl|inclk[0] ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~0clkctrl|outclk   ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[3]        ;
; 0.378  ; 0.378        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[6]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_ss_n~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|i                    ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[3]        ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[6]        ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~0clkctrl|inclk[0] ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~0clkctrl|outclk   ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[0]        ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[1]        ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[2]        ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[4]        ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[5]        ;
; 0.630  ; 0.630        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[7]        ;
; 0.639  ; 0.639        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[2]~21      ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[4]~13      ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[6]~5       ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~0|combout         ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~2clkctrl|inclk[0] ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~2clkctrl|outclk   ;
; 0.641  ; 0.641        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[5]~9       ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~2|combout         ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[3]|datad            ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[6]|datad            ;
; 0.649  ; 0.649        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[0]~29      ;
; 0.650  ; 0.650        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[3]~17      ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[0]|datad            ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[1]|datad            ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[2]|datad            ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[4]|datad            ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[5]|datad            ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[7]|datad            ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[1]~25|datac          ;
; 0.659  ; 0.659        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[1]~25      ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[2]~21|datad          ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[7]~1       ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~0|datad           ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[4]~13|datad          ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[6]~5|datad           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[5]~9|datad           ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~2|datad           ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[7]~1|datac           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_ss_n~input|o                    ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[0]~29|datab          ;
; 0.671  ; 0.671        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[3]~17|datab          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req           ; ecg_sclk   ; 3.457 ; 3.864 ; Rise       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; 1.343 ; 1.547 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; 3.345 ; 3.758 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; 3.217 ; 3.685 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; 3.114 ; 3.529 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_sclk   ; 2.934 ; 3.385 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0] ; ecg_sclk   ; 2.392 ; 2.834 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1] ; ecg_sclk   ; 2.934 ; 3.385 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2] ; ecg_sclk   ; 2.673 ; 3.211 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3] ; ecg_sclk   ; 2.289 ; 2.761 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4] ; ecg_sclk   ; 2.870 ; 3.380 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5] ; ecg_sclk   ; 2.698 ; 3.163 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6] ; ecg_sclk   ; 2.245 ; 2.750 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7] ; ecg_sclk   ; 2.821 ; 3.285 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; 3.636 ; 4.151 ; Rise       ; ecg_sclk        ;
; ecg_mosi             ; ecg_sclk   ; 2.929 ; 3.475 ; Fall       ; ecg_sclk        ;
; ecg_rx_req           ; ecg_sclk   ; 3.259 ; 3.651 ; Fall       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; 1.022 ; 1.281 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; 3.190 ; 3.578 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; 3.004 ; 3.487 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; 2.678 ; 3.080 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; 3.315 ; 3.885 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_ss_n   ; 0.864 ; 1.386 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0] ; ecg_ss_n   ; 0.687 ; 1.107 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1] ; ecg_ss_n   ; 0.562 ; 0.974 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2] ; ecg_ss_n   ; 0.511 ; 0.936 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3] ; ecg_ss_n   ; 0.478 ; 0.906 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4] ; ecg_ss_n   ; 0.864 ; 1.386 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5] ; ecg_ss_n   ; 0.565 ; 1.006 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6] ; ecg_ss_n   ; 0.172 ; 0.603 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7] ; ecg_ss_n   ; 0.659 ; 1.082 ; Fall       ; ecg_ss_n        ;
; rec_rx_req           ; rec_sclk   ; 3.561 ; 3.946 ; Rise       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; 1.698 ; 1.968 ; Rise       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; 3.795 ; 4.239 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; 3.815 ; 4.270 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; 3.541 ; 3.997 ; Rise       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; 3.930 ; 4.479 ; Rise       ; rec_sclk        ;
; rec_mosi             ; rec_sclk   ; 2.910 ; 3.371 ; Fall       ; rec_sclk        ;
; rec_rx_req           ; rec_sclk   ; 2.943 ; 3.399 ; Fall       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; 1.172 ; 1.350 ; Fall       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; 3.158 ; 3.601 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; 3.268 ; 3.652 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; 3.229 ; 3.654 ; Fall       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; 3.404 ; 3.861 ; Fall       ; rec_sclk        ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req           ; ecg_sclk   ; -2.984 ; -3.382 ; Rise       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; -0.615 ; -0.818 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; -2.905 ; -3.296 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; -2.778 ; -3.224 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; -2.680 ; -3.078 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_sclk   ; -1.741 ; -2.192 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0] ; ecg_sclk   ; -1.973 ; -2.379 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1] ; ecg_sclk   ; -2.365 ; -2.800 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2] ; ecg_sclk   ; -2.159 ; -2.641 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3] ; ecg_sclk   ; -1.741 ; -2.196 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4] ; ecg_sclk   ; -2.436 ; -2.906 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5] ; ecg_sclk   ; -2.223 ; -2.637 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6] ; ecg_sclk   ; -1.749 ; -2.192 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7] ; ecg_sclk   ; -2.119 ; -2.541 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; -2.814 ; -3.318 ; Rise       ; ecg_sclk        ;
; ecg_mosi             ; ecg_sclk   ; -1.441 ; -1.905 ; Fall       ; ecg_sclk        ;
; ecg_rx_req           ; ecg_sclk   ; -2.656 ; -3.103 ; Fall       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; -0.408 ; -0.588 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; -2.699 ; -3.087 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; -2.499 ; -2.896 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; -2.245 ; -2.636 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; -2.607 ; -3.090 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_ss_n   ; 0.756  ; 0.349  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0] ; ecg_ss_n   ; 0.380  ; -0.015 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1] ; ecg_ss_n   ; 0.380  ; -0.009 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2] ; ecg_ss_n   ; 0.389  ; -0.011 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3] ; ecg_ss_n   ; 0.586  ; 0.179  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4] ; ecg_ss_n   ; 0.053  ; -0.440 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5] ; ecg_ss_n   ; 0.488  ; 0.056  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6] ; ecg_ss_n   ; 0.756  ; 0.349  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7] ; ecg_ss_n   ; 0.385  ; -0.018 ; Fall       ; ecg_ss_n        ;
; rec_rx_req           ; rec_sclk   ; -3.092 ; -3.476 ; Rise       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; -0.769 ; -0.984 ; Rise       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; -3.327 ; -3.751 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; -3.342 ; -3.780 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; -3.082 ; -3.520 ; Rise       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; -2.910 ; -3.394 ; Rise       ; rec_sclk        ;
; rec_mosi             ; rec_sclk   ; -1.527 ; -1.946 ; Fall       ; rec_sclk        ;
; rec_rx_req           ; rec_sclk   ; -2.487 ; -2.935 ; Fall       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; -0.469 ; -0.645 ; Fall       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; -2.722 ; -3.128 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; -2.801 ; -3.175 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; -2.787 ; -3.199 ; Fall       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; -2.698 ; -3.130 ; Fall       ; rec_sclk        ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.393 ; 5.352 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 5.913 ; 5.848 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 5.704 ; 5.617 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.020 ; 5.973 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.833 ; 5.500 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.311 ; 5.143 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 5.087 ; 5.197 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.549 ; 5.408 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.833 ; 5.500 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.311 ; 5.143 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 5.087 ; 5.197 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.549 ; 5.408 ; Fall       ; ecg_ss_n        ;
; rec_miso           ; rec_sclk   ; 5.647 ; 5.615 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 6.332 ; 6.295 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 5.893 ; 5.855 ; Fall       ; rec_sclk        ;
; rec_selectpins[*]  ; rec_sclk   ; 6.494 ; 6.487 ; Fall       ; rec_sclk        ;
;  rec_selectpins[0] ; rec_sclk   ; 6.282 ; 6.284 ; Fall       ; rec_sclk        ;
;  rec_selectpins[1] ; rec_sclk   ; 6.494 ; 6.487 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 6.212 ; 6.154 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 5.969 ; 5.626 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.934 ; 5.800 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.225 ; 5.359 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.623 ; 5.473 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 5.969 ; 5.626 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.934 ; 5.800 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.225 ; 5.359 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 8.620 ; 8.672 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 7.566 ; 7.489 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 7.499 ; 7.452 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 7.157 ; 7.088 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 7.058 ; 7.029 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 8.620 ; 8.672 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 8.503 ; 8.553 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 7.219 ; 7.159 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 8.307 ; 8.398 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.623 ; 5.473 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.270 ; 5.229 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 5.735 ; 5.639 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 5.512 ; 5.434 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 5.828 ; 5.749 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.707 ; 5.382 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 4.927 ; 4.938 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 4.927 ; 4.743 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.158 ; 5.185 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.707 ; 5.382 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 4.927 ; 4.938 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 4.927 ; 4.743 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.158 ; 5.185 ; Fall       ; ecg_ss_n        ;
; rec_miso           ; rec_sclk   ; 5.518 ; 5.485 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 6.135 ; 6.068 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 5.706 ; 5.635 ; Fall       ; rec_sclk        ;
; rec_selectpins[*]  ; rec_sclk   ; 6.132 ; 6.132 ; Fall       ; rec_sclk        ;
;  rec_selectpins[0] ; rec_sclk   ; 6.132 ; 6.132 ; Fall       ; rec_sclk        ;
;  rec_selectpins[1] ; rec_sclk   ; 6.335 ; 6.326 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 6.024 ; 5.933 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 5.840 ; 5.505 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.527 ; 5.564 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 4.995 ; 4.756 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.228 ; 5.237 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 5.840 ; 5.505 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.527 ; 5.564 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 4.995 ; 4.756 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 6.886 ; 6.856 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 7.374 ; 7.297 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 7.309 ; 7.262 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 6.980 ; 6.912 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 6.886 ; 6.856 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 8.386 ; 8.434 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 8.324 ; 8.375 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 7.041 ; 6.981 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 8.085 ; 8.170 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.228 ; 5.237 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 7.175 ; 7.716 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 7.298 ;       ;       ; 7.593 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.069 ;       ;       ; 7.403 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.180 ;       ;       ; 7.492 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.341 ; 7.330 ; 7.915 ; 7.747 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.380 ; 7.131 ; 7.677 ; 7.801 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.584 ; 7.587 ; 8.153 ; 8.012 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.952 ; 7.474 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.888 ;       ;       ; 8.220 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.343 ;       ;       ; 7.661 ;
; rec_st_load_trdy ; rec_trdy    ; 7.527 ;       ;       ; 7.831 ;
; rec_tx_load_en   ; rec_roe     ; 7.897 ; 7.911 ; 8.445 ; 8.311 ;
; rec_tx_load_en   ; rec_rrdy    ; 7.457 ; 7.173 ; 7.677 ; 7.870 ;
; rec_tx_load_en   ; rec_trdy    ; 7.591 ; 7.581 ; 8.134 ; 7.984 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 6.973 ; 7.492 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 7.108 ;       ;       ; 7.396 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 6.888 ;       ;       ; 7.213 ;
; ecg_st_load_trdy ; ecg_trdy    ; 6.995 ;       ;       ; 7.301 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.126 ; 7.137 ; 7.708 ; 7.537 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.126 ; 6.943 ; 7.479 ; 7.559 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.357 ; 7.384 ; 7.936 ; 7.798 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.774 ; 7.285 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.682 ;       ;       ; 8.008 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.151 ;       ;       ; 7.462 ;
; rec_st_load_trdy ; rec_trdy    ; 7.332 ;       ;       ; 7.627 ;
; rec_tx_load_en   ; rec_roe     ; 7.668 ; 7.705 ; 8.224 ; 8.089 ;
; rec_tx_load_en   ; rec_rrdy    ; 7.238 ; 6.985 ; 7.480 ; 7.656 ;
; rec_tx_load_en   ; rec_trdy    ; 7.369 ; 7.378 ; 7.920 ; 7.766 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.287 ; 5.287 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.494 ; 5.494 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.991 ; 4.991 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.193 ; 5.193 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.212     ; 5.303     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.428     ; 5.519     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.007     ; 5.015     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.217     ; 5.225     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 230.2 MHz  ; 230.2 MHz       ; rec_sclk   ;      ;
; 246.91 MHz ; 246.91 MHz      ; ecg_sclk   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; rec_sclk ; -2.772 ; -35.619        ;
; ecg_sclk ; -2.511 ; -31.247        ;
; rec_ss_n ; -0.471 ; -2.739         ;
; ecg_ss_n ; 0.171  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; ecg_ss_n ; -0.392 ; -2.468        ;
; rec_ss_n ; -0.225 ; -1.122        ;
; ecg_sclk ; 0.333  ; 0.000         ;
; rec_sclk ; 0.333  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; rec_sclk ; -1.980 ; -30.496           ;
; ecg_sclk ; -1.493 ; -23.658           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; ecg_sclk ; 0.408 ; 0.000             ;
; rec_sclk ; 0.616 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; rec_sclk ; -3.000 ; -44.000                      ;
; ecg_sclk ; -3.000 ; -42.000                      ;
; ecg_ss_n ; -3.000 ; -3.000                       ;
; rec_ss_n ; -3.000 ; -3.000                       ;
+----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                  ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.772 ; SPI_slave:rec_spi|tx_buf[7]~1    ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.109     ; 1.148      ;
; -2.735 ; SPI_slave:rec_spi|tx_buf[7]~1    ; SPI_slave:rec_spi|miso~reg0           ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.078     ; 1.142      ;
; -2.627 ; SPI_slave:rec_spi|tx_buf[4]~13   ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.007     ; 1.105      ;
; -2.619 ; SPI_slave:rec_spi|tx_buf[3]~17   ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.188     ; 0.916      ;
; -2.614 ; SPI_slave:rec_spi|tx_buf[0]~29   ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.186     ; 0.913      ;
; -2.602 ; SPI_slave:rec_spi|tx_buf[4]~13   ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.907     ; 1.180      ;
; -2.595 ; SPI_slave:rec_spi|tx_buf[6]~5    ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.910     ; 1.170      ;
; -2.586 ; SPI_slave:rec_spi|tx_buf[5]~9    ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.908     ; 1.163      ;
; -2.525 ; SPI_slave:rec_spi|tx_buf[2]~21   ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.999     ; 1.011      ;
; -2.438 ; SPI_slave:ecg_spi|rx_data[7]     ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.852     ; 1.071      ;
; -2.434 ; SPI_slave:ecg_spi|rx_data[0]     ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.866     ; 1.053      ;
; -2.434 ; SPI_slave:ecg_spi|rx_data[3]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.865     ; 1.054      ;
; -2.426 ; SPI_slave:rec_spi|tx_buf[1]~25   ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.126     ; 0.785      ;
; -2.422 ; SPI_slave:ecg_spi|rx_data[1]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.867     ; 1.040      ;
; -2.407 ; SPI_slave:ecg_spi|rx_data[7]     ; SPI_slave:rec_spi|miso~reg0           ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.821     ; 1.071      ;
; -2.298 ; SPI_slave:rec_spi|tx_buf[7]~1    ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.009     ; 0.774      ;
; -2.246 ; SPI_slave:ecg_spi|rx_data[2]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.848     ; 0.883      ;
; -2.205 ; SPI_slave:rec_spi|tx_buf[0]~29   ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.186     ; 0.504      ;
; -2.202 ; SPI_slave:ecg_spi|rx_data[4]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.770     ; 0.917      ;
; -2.202 ; SPI_slave:ecg_spi|rx_data[5]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.771     ; 0.916      ;
; -2.196 ; SPI_slave:ecg_spi|rx_data[6]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.767     ; 0.914      ;
; -2.138 ; SPI_slave:rec_spi|tx_buf[1]~25   ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.126     ; 0.497      ;
; -2.094 ; SPI_slave:rec_spi|tx_buf[3]~17   ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -2.188     ; 0.391      ;
; -2.013 ; SPI_slave:rec_spi|tx_buf[2]~21   ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.999     ; 0.499      ;
; -1.920 ; SPI_slave:rec_spi|tx_buf[6]~5    ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.910     ; 0.495      ;
; -1.811 ; SPI_slave:rec_spi|tx_buf[5]~9    ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.908     ; 0.388      ;
; -1.672 ; SPI_slave:rec_spi|rrdy~_emulated ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.021      ; 2.208      ;
; -1.657 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.913      ;
; -1.657 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.913      ;
; -1.657 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.913      ;
; -1.562 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.818      ;
; -1.562 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.818      ;
; -1.562 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.818      ;
; -1.559 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.159      ; 2.733      ;
; -1.534 ; SPI_slave:rec_spi|roe~_emulated  ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.021      ; 2.070      ;
; -1.531 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.787      ;
; -1.531 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.787      ;
; -1.531 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.787      ;
; -1.527 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.783      ;
; -1.527 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.783      ;
; -1.527 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.783      ;
; -1.525 ; SPI_slave:rec_spi|trdy~_emulated ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.022      ; 2.062      ;
; -1.506 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.649      ;
; -1.506 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.649      ;
; -1.506 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.649      ;
; -1.506 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.649      ;
; -1.506 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.649      ;
; -1.500 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.052     ; 2.463      ;
; -1.490 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.159      ; 2.664      ;
; -1.462 ; SPI_slave:rec_spi|bit_cnt[10]    ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.159      ; 2.636      ;
; -1.461 ; SPI_slave:rec_spi|bit_cnt[8]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.159      ; 2.635      ;
; -1.439 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.128      ; 2.082      ;
; -1.439 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.128      ; 2.082      ;
; -1.439 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.128      ; 2.082      ;
; -1.438 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.052     ; 2.401      ;
; -1.417 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.560      ;
; -1.417 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.560      ;
; -1.417 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.560      ;
; -1.417 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.560      ;
; -1.417 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.560      ;
; -1.414 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.047      ; 1.976      ;
; -1.403 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.659      ;
; -1.403 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.659      ;
; -1.403 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.659      ;
; -1.403 ; SPI_slave:rec_spi|bit_cnt[10]    ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.052     ; 2.366      ;
; -1.402 ; SPI_slave:rec_spi|bit_cnt[8]     ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.052     ; 2.365      ;
; -1.395 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.159      ; 2.569      ;
; -1.391 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.159      ; 2.565      ;
; -1.380 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.523      ;
; -1.380 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.523      ;
; -1.380 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.523      ;
; -1.380 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.523      ;
; -1.380 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.523      ;
; -1.376 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.519      ;
; -1.376 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.519      ;
; -1.376 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.519      ;
; -1.376 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.519      ;
; -1.376 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.519      ;
; -1.348 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.157     ; 1.706      ;
; -1.336 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.052     ; 2.299      ;
; -1.332 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.052     ; 2.295      ;
; -1.314 ; SPI_slave:rec_spi|bit_cnt[4]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.570      ;
; -1.314 ; SPI_slave:rec_spi|bit_cnt[4]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.570      ;
; -1.314 ; SPI_slave:rec_spi|bit_cnt[4]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.570      ;
; -1.312 ; SPI_slave:rec_spi|bit_cnt[16]    ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.568      ;
; -1.312 ; SPI_slave:rec_spi|bit_cnt[16]    ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.568      ;
; -1.312 ; SPI_slave:rec_spi|bit_cnt[16]    ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.241      ; 2.568      ;
; -1.305 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.159      ; 2.479      ;
; -1.287 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.016      ; 1.818      ;
; -1.287 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.016      ; 1.818      ;
; -1.287 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.016      ; 1.818      ;
; -1.287 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.016      ; 1.818      ;
; -1.287 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; 0.016      ; 1.818      ;
; -1.252 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.395      ;
; -1.252 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.395      ;
; -1.252 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.395      ;
; -1.252 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.395      ;
; -1.252 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 2.395      ;
; -1.251 ; rec_ss_n                         ; SPI_slave:rec_spi|miso~reg0           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.124      ; 3.860      ;
; -1.246 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.052     ; 2.209      ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                  ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.511 ; SPI_slave:ecg_spi|tx_buf[7]~1    ; SPI_slave:ecg_spi|miso~reg0           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.834     ; 1.162      ;
; -2.430 ; SPI_slave:ecg_spi|tx_buf[5]~9    ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.750     ; 1.165      ;
; -2.346 ; SPI_slave:ecg_spi|tx_buf[1]~25   ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.913     ; 0.918      ;
; -2.342 ; SPI_slave:ecg_spi|tx_buf[2]~21   ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.777     ; 1.050      ;
; -2.341 ; SPI_slave:ecg_spi|tx_buf[6]~5    ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.911     ; 0.915      ;
; -2.338 ; SPI_slave:ecg_spi|tx_buf[4]~13   ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.779     ; 1.044      ;
; -2.322 ; SPI_slave:ecg_spi|tx_buf[7]~1    ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.759     ; 1.048      ;
; -2.219 ; SPI_slave:ecg_spi|tx_buf[0]~29   ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.780     ; 0.924      ;
; -2.201 ; SPI_slave:ecg_spi|tx_buf[3]~17   ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.758     ; 0.928      ;
; -2.059 ; SPI_slave:ecg_spi|tx_buf[5]~9    ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.750     ; 0.794      ;
; -1.873 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.064      ; 2.952      ;
; -1.820 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.064      ; 2.899      ;
; -1.816 ; SPI_slave:ecg_spi|tx_buf[7]~1    ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.779     ; 0.522      ;
; -1.811 ; SPI_slave:ecg_spi|tx_buf[1]~25   ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.913     ; 0.383      ;
; -1.810 ; SPI_slave:ecg_spi|tx_buf[3]~17   ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.778     ; 0.517      ;
; -1.807 ; SPI_slave:ecg_spi|tx_buf[6]~5    ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.911     ; 0.381      ;
; -1.806 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.064      ; 2.885      ;
; -1.796 ; SPI_slave:ecg_spi|tx_buf[2]~21   ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.777     ; 0.504      ;
; -1.787 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.089      ; 2.891      ;
; -1.775 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.133      ; 2.923      ;
; -1.774 ; SPI_slave:ecg_spi|tx_buf[4]~13   ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.759     ; 0.500      ;
; -1.759 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.133      ; 2.907      ;
; -1.749 ; SPI_slave:ecg_spi|bit_cnt[10]    ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.064      ; 2.828      ;
; -1.734 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.089      ; 2.838      ;
; -1.711 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.089      ; 2.815      ;
; -1.689 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.158      ; 2.862      ;
; -1.673 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.158      ; 2.846      ;
; -1.663 ; SPI_slave:ecg_spi|bit_cnt[10]    ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.089      ; 2.767      ;
; -1.663 ; SPI_slave:ecg_spi|tx_buf[0]~29   ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.760     ; 0.388      ;
; -1.635 ; SPI_slave:ecg_spi|bit_cnt[9]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.133      ; 2.783      ;
; -1.591 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.064      ; 2.670      ;
; -1.549 ; SPI_slave:ecg_spi|bit_cnt[9]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.158      ; 2.722      ;
; -1.525 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.268     ; 1.772      ;
; -1.518 ; SPI_slave:ecg_spi|bit_cnt[4]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.064      ; 2.597      ;
; -1.505 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.089      ; 2.609      ;
; -1.498 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.655      ;
; -1.498 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.655      ;
; -1.484 ; SPI_slave:ecg_spi|bit_cnt[8]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.133      ; 2.632      ;
; -1.466 ; SPI_slave:ecg_spi|bit_cnt[5]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.133      ; 2.614      ;
; -1.443 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.600      ;
; -1.443 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.600      ;
; -1.439 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.243     ; 1.711      ;
; -1.423 ; SPI_slave:ecg_spi|bit_cnt[4]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.089      ; 2.527      ;
; -1.416 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.573      ;
; -1.416 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.573      ;
; -1.408 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.545      ;
; -1.408 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.545      ;
; -1.408 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.545      ;
; -1.408 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.545      ;
; -1.408 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.545      ;
; -1.408 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.545      ;
; -1.403 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.208      ; 2.626      ;
; -1.403 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.208      ; 2.626      ;
; -1.398 ; SPI_slave:ecg_spi|bit_cnt[8]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.158      ; 2.571      ;
; -1.387 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.208      ; 2.610      ;
; -1.387 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.208      ; 2.610      ;
; -1.371 ; SPI_slave:ecg_spi|bit_cnt[5]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.158      ; 2.544      ;
; -1.364 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.501      ;
; -1.364 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.501      ;
; -1.364 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.501      ;
; -1.364 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.501      ;
; -1.364 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.501      ;
; -1.364 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.501      ;
; -1.353 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.490      ;
; -1.353 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.490      ;
; -1.353 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.490      ;
; -1.353 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.490      ;
; -1.353 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.490      ;
; -1.353 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.490      ;
; -1.313 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.188      ; 2.516      ;
; -1.313 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.188      ; 2.516      ;
; -1.313 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.188      ; 2.516      ;
; -1.313 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.188      ; 2.516      ;
; -1.313 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.188      ; 2.516      ;
; -1.313 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.188      ; 2.516      ;
; -1.297 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.188      ; 2.500      ;
; -1.297 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.188      ; 2.500      ;
; -1.297 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.188      ; 2.500      ;
; -1.297 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.188      ; 2.500      ;
; -1.297 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.188      ; 2.500      ;
; -1.297 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.188      ; 2.500      ;
; -1.279 ; SPI_slave:ecg_spi|trdy~_emulated ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.234     ; 1.560      ;
; -1.260 ; SPI_slave:ecg_spi|roe~_emulated  ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.051     ; 1.724      ;
; -1.223 ; SPI_slave:ecg_spi|wr_add         ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.063      ; 2.301      ;
; -1.214 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.371      ;
; -1.214 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.371      ;
; -1.164 ; SPI_slave:ecg_spi|rrdy~_emulated ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.060     ; 1.619      ;
; -1.142 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.185     ; 1.472      ;
; -1.142 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.185     ; 1.472      ;
; -1.128 ; SPI_slave:ecg_spi|bit_cnt[4]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.285      ;
; -1.128 ; SPI_slave:ecg_spi|bit_cnt[4]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.142      ; 2.285      ;
; -1.124 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.261      ;
; -1.124 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.261      ;
; -1.124 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.261      ;
; -1.124 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.261      ;
; -1.124 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.261      ;
; -1.124 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.261      ;
; -1.082 ; SPI_slave:ecg_spi|bit_cnt[5]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.208      ; 2.305      ;
; -1.082 ; SPI_slave:ecg_spi|bit_cnt[5]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.208      ; 2.305      ;
; -1.076 ; SPI_slave:ecg_spi|bit_cnt[4]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.122      ; 2.213      ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                       ;
+--------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.471 ; SPI_slave:ecg_spi|rx_data[0] ; SPI_slave:rec_spi|tx_buf[0]~29 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.177      ; 0.712      ;
; -0.461 ; SPI_slave:ecg_spi|rx_data[3] ; SPI_slave:rec_spi|tx_buf[3]~17 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.179      ; 0.703      ;
; -0.391 ; SPI_slave:ecg_spi|rx_data[1] ; SPI_slave:rec_spi|tx_buf[1]~25 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.122      ; 0.696      ;
; -0.366 ; SPI_slave:ecg_spi|rx_data[5] ; SPI_slave:rec_spi|tx_buf[5]~9  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.006      ; 0.655      ;
; -0.357 ; SPI_slave:ecg_spi|rx_data[4] ; SPI_slave:rec_spi|tx_buf[4]~13 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.005      ; 0.628      ;
; -0.351 ; SPI_slave:ecg_spi|rx_data[6] ; SPI_slave:rec_spi|tx_buf[6]~5  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.011      ; 0.636      ;
; -0.199 ; SPI_slave:ecg_spi|rx_data[2] ; SPI_slave:rec_spi|tx_buf[2]~21 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.019      ; 0.634      ;
; -0.143 ; SPI_slave:ecg_spi|rx_data[7] ; SPI_slave:rec_spi|tx_buf[7]~1  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.120      ; 0.668      ;
; 0.040  ; SPI_slave:rec_spi|rx_buf[5]  ; SPI_slave:rec_spi|rx_data[5]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.589      ; 1.845      ;
; 0.044  ; SPI_slave:rec_spi|rx_buf[6]  ; SPI_slave:rec_spi|rx_data[6]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.551      ; 1.802      ;
; 0.059  ; SPI_slave:rec_spi|rx_buf[1]  ; SPI_slave:rec_spi|rx_data[1]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.587      ; 1.816      ;
; 0.092  ; SPI_slave:rec_spi|rx_buf[0]  ; SPI_slave:rec_spi|rx_data[0]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.589      ; 1.792      ;
; 0.260  ; SPI_slave:rec_spi|rx_buf[3]  ; SPI_slave:rec_spi|rx_data[3]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.549      ; 1.715      ;
; 0.274  ; SPI_slave:rec_spi|rx_buf[7]  ; SPI_slave:rec_spi|rx_data[7]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.587      ; 1.737      ;
; 0.287  ; SPI_slave:rec_spi|rx_buf[4]  ; SPI_slave:rec_spi|rx_data[4]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.588      ; 1.727      ;
; 0.317  ; SPI_slave:rec_spi|rx_buf[2]  ; SPI_slave:rec_spi|rx_data[2]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.589      ; 1.697      ;
+--------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ecg_ss_n'                                                                                                   ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.171 ; SPI_slave:ecg_spi|rx_buf[6] ; SPI_slave:ecg_spi|rx_data[6] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.578      ; 1.699      ;
; 0.208 ; SPI_slave:ecg_spi|rx_buf[0] ; SPI_slave:ecg_spi|rx_data[0] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.577      ; 1.661      ;
; 0.276 ; SPI_slave:ecg_spi|rx_buf[3] ; SPI_slave:ecg_spi|rx_data[3] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.576      ; 1.587      ;
; 0.278 ; SPI_slave:ecg_spi|rx_buf[1] ; SPI_slave:ecg_spi|rx_data[1] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.577      ; 1.593      ;
; 0.314 ; SPI_slave:ecg_spi|rx_buf[4] ; SPI_slave:ecg_spi|rx_data[4] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.761      ; 1.750      ;
; 0.315 ; SPI_slave:ecg_spi|rx_buf[5] ; SPI_slave:ecg_spi|rx_data[5] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.761      ; 1.726      ;
; 0.370 ; SPI_slave:ecg_spi|rx_buf[2] ; SPI_slave:ecg_spi|rx_data[2] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.740      ; 1.666      ;
; 0.412 ; SPI_slave:ecg_spi|rx_buf[7] ; SPI_slave:ecg_spi|rx_data[7] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.744      ; 1.740      ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_ss_n'                                                                                                     ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.392 ; SPI_slave:ecg_spi|rx_buf[2] ; SPI_slave:ecg_spi|rx_data[2] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.938      ; 1.576      ;
; -0.352 ; SPI_slave:ecg_spi|rx_buf[5] ; SPI_slave:ecg_spi|rx_data[5] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.961      ; 1.639      ;
; -0.335 ; SPI_slave:ecg_spi|rx_buf[4] ; SPI_slave:ecg_spi|rx_data[4] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.960      ; 1.655      ;
; -0.322 ; SPI_slave:ecg_spi|rx_buf[3] ; SPI_slave:ecg_spi|rx_data[3] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.781      ; 1.489      ;
; -0.322 ; SPI_slave:ecg_spi|rx_buf[7] ; SPI_slave:ecg_spi|rx_data[7] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.942      ; 1.650      ;
; -0.315 ; SPI_slave:ecg_spi|rx_buf[1] ; SPI_slave:ecg_spi|rx_data[1] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.783      ; 1.498      ;
; -0.216 ; SPI_slave:ecg_spi|rx_buf[6] ; SPI_slave:ecg_spi|rx_data[6] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.783      ; 1.597      ;
; -0.214 ; SPI_slave:ecg_spi|rx_buf[0] ; SPI_slave:ecg_spi|rx_data[0] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.782      ; 1.598      ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                        ;
+--------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.225 ; SPI_slave:rec_spi|rx_buf[2]  ; SPI_slave:rec_spi|rx_data[2]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.791      ; 1.596      ;
; -0.192 ; SPI_slave:rec_spi|rx_buf[7]  ; SPI_slave:rec_spi|rx_data[7]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.789      ; 1.627      ;
; -0.181 ; SPI_slave:rec_spi|rx_buf[4]  ; SPI_slave:rec_spi|rx_data[4]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.790      ; 1.639      ;
; -0.163 ; SPI_slave:rec_spi|rx_buf[3]  ; SPI_slave:rec_spi|rx_data[3]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.749      ; 1.616      ;
; -0.121 ; SPI_slave:rec_spi|rx_buf[0]  ; SPI_slave:rec_spi|rx_data[0]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.791      ; 1.700      ;
; -0.099 ; SPI_slave:rec_spi|rx_buf[1]  ; SPI_slave:rec_spi|rx_data[1]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.789      ; 1.720      ;
; -0.075 ; SPI_slave:rec_spi|rx_buf[6]  ; SPI_slave:rec_spi|rx_data[6]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.751      ; 1.706      ;
; -0.066 ; SPI_slave:rec_spi|rx_buf[5]  ; SPI_slave:rec_spi|rx_data[5]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.791      ; 1.755      ;
; 0.163  ; SPI_slave:ecg_spi|rx_data[7] ; SPI_slave:rec_spi|tx_buf[7]~1  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.386      ; 0.589      ;
; 0.164  ; SPI_slave:ecg_spi|rx_data[3] ; SPI_slave:rec_spi|tx_buf[3]~17 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.453      ; 0.657      ;
; 0.179  ; SPI_slave:ecg_spi|rx_data[0] ; SPI_slave:rec_spi|tx_buf[0]~29 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.450      ; 0.669      ;
; 0.214  ; SPI_slave:ecg_spi|rx_data[1] ; SPI_slave:rec_spi|tx_buf[1]~25 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.390      ; 0.644      ;
; 0.262  ; SPI_slave:ecg_spi|rx_data[2] ; SPI_slave:rec_spi|tx_buf[2]~21 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.280      ; 0.582      ;
; 0.270  ; SPI_slave:ecg_spi|rx_data[6] ; SPI_slave:rec_spi|tx_buf[6]~5  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.273      ; 0.583      ;
; 0.271  ; SPI_slave:ecg_spi|rx_data[4] ; SPI_slave:rec_spi|tx_buf[4]~13 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.267      ; 0.578      ;
; 0.298  ; SPI_slave:ecg_spi|rx_data[5] ; SPI_slave:rec_spi|tx_buf[5]~9  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.268      ; 0.606      ;
+--------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; SPI_slave:ecg_spi|rd_add              ; SPI_slave:ecg_spi|rd_add              ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi|rx_buf[7]           ; SPI_slave:ecg_spi|rx_buf[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi|rx_buf[6]           ; SPI_slave:ecg_spi|rx_buf[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi|rx_buf[5]           ; SPI_slave:ecg_spi|rx_buf[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi|rx_buf[4]           ; SPI_slave:ecg_spi|rx_buf[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi|rx_buf[3]           ; SPI_slave:ecg_spi|rx_buf[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi|rx_buf[2]           ; SPI_slave:ecg_spi|rx_buf[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi|rx_buf[1]           ; SPI_slave:ecg_spi|rx_buf[1]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:ecg_spi|rx_buf[0]           ; SPI_slave:ecg_spi|rx_buf[0]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.359 ; SPI_slave:ecg_spi|bit_cnt[1]          ; SPI_slave:ecg_spi|bit_cnt[2]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.542      ;
; 0.361 ; SPI_slave:ecg_spi|bit_cnt[12]         ; SPI_slave:ecg_spi|bit_cnt[13]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.544      ;
; 0.373 ; SPI_slave:ecg_spi|bit_cnt[13]         ; SPI_slave:ecg_spi|bit_cnt[14]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.556      ;
; 0.380 ; SPI_slave:ecg_spi|bit_cnt[2]          ; SPI_slave:ecg_spi|bit_cnt[3]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.563      ;
; 0.484 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|bit_cnt[6]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.665      ;
; 0.486 ; SPI_slave:ecg_spi|bit_cnt[3]          ; SPI_slave:ecg_spi|bit_cnt[4]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.669      ;
; 0.487 ; SPI_slave:ecg_spi|bit_cnt[14]         ; SPI_slave:ecg_spi|bit_cnt[15]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.670      ;
; 0.507 ; SPI_slave:ecg_spi|bit_cnt[8]          ; SPI_slave:ecg_spi|bit_cnt[9]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.688      ;
; 0.520 ; ecg_ss_n                              ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.081      ; 2.775      ;
; 0.524 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.152      ; 2.850      ;
; 0.531 ; ecg_ss_n                              ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.252      ; 2.957      ;
; 0.567 ; ecg_ss_n                              ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.090      ; 2.831      ;
; 0.609 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 2.955      ;
; 0.624 ; ecg_ss_n                              ; SPI_slave:ecg_spi|miso~reg0           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.094      ; 2.892      ;
; 0.625 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.152      ; 2.951      ;
; 0.627 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.152      ; 2.953      ;
; 0.634 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.152      ; 2.960      ;
; 0.637 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 2.983      ;
; 0.649 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.152      ; 2.975      ;
; 0.684 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.152      ; 3.010      ;
; 0.692 ; SPI_slave:ecg_spi|bit_cnt[11]         ; SPI_slave:ecg_spi|bit_cnt[12]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.124      ; 0.960      ;
; 0.718 ; SPI_slave:ecg_spi|bit_cnt[7]          ; SPI_slave:ecg_spi|bit_cnt[8]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.011     ; 0.851      ;
; 0.740 ; SPI_slave:ecg_spi|bit_cnt[10]         ; SPI_slave:ecg_spi|bit_cnt[11]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.011     ; 0.873      ;
; 0.744 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.208      ; 1.096      ;
; 0.744 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.208      ; 1.096      ;
; 0.745 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[0]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.208      ; 1.097      ;
; 0.758 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[1]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.208      ; 1.110      ;
; 0.758 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.014      ; 0.916      ;
; 0.758 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.014      ; 0.916      ;
; 0.759 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.014      ; 0.917      ;
; 0.760 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.014      ; 0.918      ;
; 0.797 ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 0.979      ;
; 0.846 ; SPI_slave:ecg_spi|bit_cnt[16]         ; SPI_slave:ecg_spi|rx_buf[0]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.422      ; 0.912      ;
; 0.850 ; ecg_ss_n                              ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.081      ; 2.605      ;
; 0.857 ; ecg_ss_n                              ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.252      ; 2.783      ;
; 0.864 ; SPI_slave:ecg_spi|bit_cnt[4]          ; SPI_slave:ecg_spi|bit_cnt[5]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.011     ; 0.997      ;
; 0.870 ; SPI_slave:ecg_spi|bit_cnt[6]          ; SPI_slave:ecg_spi|bit_cnt[7]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.124      ; 1.138      ;
; 0.877 ; SPI_slave:ecg_spi|bit_cnt[13]         ; SPI_slave:ecg_spi|rx_buf[3]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.356      ; 0.877      ;
; 0.917 ; SPI_slave:ecg_spi|bit_cnt[14]         ; SPI_slave:ecg_spi|rx_buf[2]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.155      ; 0.716      ;
; 0.917 ; SPI_slave:ecg_spi|bit_cnt[12]         ; SPI_slave:ecg_spi|rx_buf[4]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.155      ; 0.716      ;
; 0.922 ; SPI_slave:ecg_spi|bit_cnt[15]         ; SPI_slave:ecg_spi|bit_cnt[16]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.011     ; 1.055      ;
; 0.954 ; SPI_slave:ecg_spi|bit_cnt[8]          ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.251      ; 1.349      ;
; 0.969 ; ecg_ss_n                              ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.090      ; 2.733      ;
; 0.997 ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.179      ;
; 1.004 ; SPI_slave:ecg_spi|trdy~_emulated      ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.041      ; 1.189      ;
; 1.012 ; SPI_slave:ecg_spi|rrdy~_emulated      ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.048      ; 1.204      ;
; 1.027 ; SPI_slave:ecg_spi|bit_cnt[9]          ; SPI_slave:ecg_spi|bit_cnt[10]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.124      ; 1.295      ;
; 1.033 ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.035      ; 1.212      ;
; 1.045 ; SPI_slave:ecg_spi|bit_cnt[9]          ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.251      ; 1.440      ;
; 1.089 ; SPI_slave:ecg_spi|rrdy~_emulated      ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.057      ; 1.290      ;
; 1.093 ; SPI_slave:ecg_spi|bit_cnt[15]         ; SPI_slave:ecg_spi|rx_buf[1]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.356      ; 1.093      ;
; 1.094 ; SPI_slave:ecg_spi|bit_cnt[1]          ; SPI_slave:ecg_spi|wr_add              ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.204      ; 0.942      ;
; 1.104 ; SPI_slave:ecg_spi|bit_cnt[16]         ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.230      ; 0.978      ;
; 1.105 ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.075      ; 1.324      ;
; 1.111 ; SPI_slave:ecg_spi|bit_cnt[11]         ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.230      ; 0.985      ;
; 1.116 ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.298      ;
; 1.163 ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.035      ; 1.342      ;
; 1.164 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.152      ; 2.990      ;
; 1.221 ; SPI_slave:ecg_spi|roe~_emulated       ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.047      ; 1.412      ;
; 1.222 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.068      ;
; 1.226 ; SPI_slave:ecg_spi|bit_cnt[9]          ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.422      ; 1.292      ;
; 1.233 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.152      ; 3.059      ;
; 1.245 ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.075      ; 1.464      ;
; 1.249 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.152      ; 3.075      ;
; 1.250 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.096      ;
; 1.253 ; ecg_ss_n                              ; SPI_slave:ecg_spi|miso~reg0           ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.094      ; 3.021      ;
; 1.258 ; SPI_slave:ecg_spi|bit_cnt[10]         ; SPI_slave:ecg_spi|rx_buf[6]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.356      ; 1.258      ;
; 1.258 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 1.436      ;
; 1.260 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.152      ; 3.086      ;
; 1.264 ; SPI_slave:ecg_spi|bit_cnt[2]          ; SPI_slave:ecg_spi|rd_add              ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.388      ; 1.296      ;
; 1.272 ; SPI_slave:ecg_spi|bit_cnt[11]         ; SPI_slave:ecg_spi|rx_buf[5]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.230      ; 1.146      ;
; 1.275 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.152      ; 3.101      ;
; 1.280 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 1.449      ;
; 1.288 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|wr_add              ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.056      ; 1.488      ;
; 1.309 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.152      ; 3.135      ;
; 1.309 ; SPI_slave:ecg_spi|bit_cnt[10]         ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.182      ; 1.135      ;
; 1.310 ; SPI_slave:ecg_spi|bit_cnt[16]         ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.422      ; 1.376      ;
; 1.363 ; SPI_slave:ecg_spi|bit_cnt[16]         ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.248      ; 1.255      ;
; 1.378 ; SPI_slave:ecg_spi|rd_add              ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.032      ; 1.554      ;
; 1.458 ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.008      ; 1.610      ;
; 1.467 ; SPI_slave:ecg_spi|bit_cnt[9]          ; SPI_slave:ecg_spi|rx_buf[7]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.230      ; 1.341      ;
; 1.560 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.208      ; 1.912      ;
; 1.597 ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.038      ; 1.779      ;
; 1.627 ; SPI_slave:ecg_spi|rd_add              ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; -0.138     ; 1.133      ;
; 1.735 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.309      ; 2.188      ;
; 1.735 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.309      ; 2.188      ;
; 1.735 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.309      ; 2.188      ;
; 1.735 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.309      ; 2.188      ;
; 1.735 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.309      ; 2.188      ;
; 1.735 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.309      ; 2.188      ;
; 1.775 ; SPI_slave:ecg_spi|rrdy~_emulated      ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.061      ; 1.480      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.333 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|wr_add              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi|sel[0]              ; SPI_slave:rec_spi|sel[0]              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi|sel[1]              ; SPI_slave:rec_spi|sel[1]              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi|rx_buf[0]           ; SPI_slave:rec_spi|rx_buf[0]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi|rx_buf[1]           ; SPI_slave:rec_spi|rx_buf[1]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi|rx_buf[2]           ; SPI_slave:rec_spi|rx_buf[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi|rx_buf[3]           ; SPI_slave:rec_spi|rx_buf[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi|rx_buf[4]           ; SPI_slave:rec_spi|rx_buf[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi|rx_buf[5]           ; SPI_slave:rec_spi|rx_buf[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi|rx_buf[6]           ; SPI_slave:rec_spi|rx_buf[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; SPI_slave:rec_spi|rx_buf[7]           ; SPI_slave:rec_spi|rx_buf[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.511      ;
; 0.358 ; SPI_slave:rec_spi|bit_cnt[5]          ; SPI_slave:rec_spi|bit_cnt[6]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.541      ;
; 0.361 ; SPI_slave:rec_spi|bit_cnt[1]          ; SPI_slave:rec_spi|bit_cnt[2]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.544      ;
; 0.487 ; SPI_slave:rec_spi|bit_cnt[6]          ; SPI_slave:rec_spi|bit_cnt[7]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.670      ;
; 0.492 ; SPI_slave:rec_spi|bit_cnt[13]         ; SPI_slave:rec_spi|bit_cnt[14]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.673      ;
; 0.505 ; SPI_slave:rec_spi|bit_cnt[10]         ; SPI_slave:rec_spi|bit_cnt[11]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.688      ;
; 0.506 ; SPI_slave:rec_spi|bit_cnt[8]          ; SPI_slave:rec_spi|bit_cnt[9]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.689      ;
; 0.560 ; rec_ss_n                              ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.103      ; 2.837      ;
; 0.589 ; rec_ss_n                              ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.103      ; 2.866      ;
; 0.633 ; SPI_slave:rec_spi|bit_cnt[7]          ; SPI_slave:rec_spi|bit_cnt[8]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.816      ;
; 0.635 ; SPI_slave:rec_spi|bit_cnt[2]          ; SPI_slave:rec_spi|bit_cnt[3]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.818      ;
; 0.636 ; SPI_slave:rec_spi|bit_cnt[3]          ; SPI_slave:rec_spi|bit_cnt[4]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 0.819      ;
; 0.678 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.275      ; 3.127      ;
; 0.718 ; SPI_slave:rec_spi|bit_cnt[14]         ; SPI_slave:rec_spi|bit_cnt[15]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.899      ;
; 0.719 ; SPI_slave:rec_spi|bit_cnt[13]         ; SPI_slave:rec_spi|rx_buf[3]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.383      ; 0.746      ;
; 0.742 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.275      ; 3.191      ;
; 0.744 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.275      ; 3.193      ;
; 0.755 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.188      ; 1.087      ;
; 0.756 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.188      ; 1.088      ;
; 0.795 ; rec_ss_n                              ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.114      ; 3.083      ;
; 0.803 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.171      ; 3.148      ;
; 0.803 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.171      ; 3.148      ;
; 0.804 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.171      ; 3.149      ;
; 0.815 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.171      ; 3.160      ;
; 0.823 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.188      ; 1.155      ;
; 0.823 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.188      ; 1.155      ;
; 0.823 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.188      ; 1.155      ;
; 0.823 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[0]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.188      ; 1.155      ;
; 0.826 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[1]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.188      ; 1.158      ;
; 0.827 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.188      ; 1.159      ;
; 0.834 ; SPI_slave:rec_spi|bit_cnt[15]         ; SPI_slave:rec_spi|bit_cnt[16]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.079      ; 1.057      ;
; 0.847 ; SPI_slave:rec_spi|bit_cnt[4]          ; SPI_slave:rec_spi|sel[0]              ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.223      ; 0.714      ;
; 0.851 ; SPI_slave:rec_spi|bit_cnt[9]          ; SPI_slave:rec_spi|bit_cnt[10]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 1.034      ;
; 0.851 ; SPI_slave:rec_spi|bit_cnt[3]          ; SPI_slave:rec_spi|sel[1]              ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.223      ; 0.718      ;
; 0.851 ; SPI_slave:rec_spi|bit_cnt[15]         ; SPI_slave:rec_spi|rx_buf[1]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.383      ; 0.878      ;
; 0.860 ; rec_ss_n                              ; SPI_slave:rec_spi|miso~reg0           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.204      ; 3.238      ;
; 0.861 ; SPI_slave:rec_spi|bit_cnt[1]          ; SPI_slave:rec_spi|wr_add              ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.223      ; 0.728      ;
; 0.889 ; rec_ss_n                              ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.103      ; 2.666      ;
; 0.890 ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 1.074      ;
; 0.912 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.171      ; 3.257      ;
; 0.912 ; rec_ss_n                              ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.103      ; 2.689      ;
; 0.955 ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 1.135      ;
; 1.024 ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 1.204      ;
; 1.025 ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 1.205      ;
; 1.073 ; SPI_slave:rec_spi|bit_cnt[10]         ; SPI_slave:rec_spi|rx_buf[6]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.362      ; 1.079      ;
; 1.089 ; SPI_slave:rec_spi|roe~_emulated       ; SPI_slave:rec_spi|roe~_emulated       ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 1.273      ;
; 1.090 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|roe~_emulated       ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.022      ; 1.256      ;
; 1.091 ; SPI_slave:rec_spi|bit_cnt[14]         ; SPI_slave:rec_spi|rx_buf[2]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.383      ; 1.118      ;
; 1.099 ; rec_ss_n                              ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.114      ; 2.887      ;
; 1.130 ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.036      ; 1.310      ;
; 1.148 ; SPI_slave:rec_spi|bit_cnt[16]         ; SPI_slave:rec_spi|rx_buf[0]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.362      ; 1.154      ;
; 1.184 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.022      ; 1.350      ;
; 1.226 ; SPI_slave:rec_spi|rrdy~_emulated      ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 1.410      ;
; 1.231 ; SPI_slave:rec_spi|bit_cnt[11]         ; SPI_slave:rec_spi|bit_cnt[12]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.061      ; 1.436      ;
; 1.234 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|trdy~_emulated      ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.045      ; 1.423      ;
; 1.249 ; SPI_slave:rec_spi|rrdy~_emulated      ; SPI_slave:rec_spi|roe~_emulated       ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 1.433      ;
; 1.273 ; SPI_slave:rec_spi|bit_cnt[11]         ; SPI_slave:rec_spi|rx_buf[5]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.362      ; 1.279      ;
; 1.277 ; SPI_slave:rec_spi|bit_cnt[16]         ; SPI_slave:rec_spi|roe~_emulated       ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.196      ; 1.117      ;
; 1.282 ; SPI_slave:rec_spi|bit_cnt[9]          ; SPI_slave:rec_spi|rx_buf[7]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.362      ; 1.288      ;
; 1.308 ; SPI_slave:rec_spi|bit_cnt[11]         ; SPI_slave:rec_spi|roe~_emulated       ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.196      ; 1.148      ;
; 1.310 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.275      ; 3.259      ;
; 1.320 ; SPI_slave:rec_spi|bit_cnt[4]          ; SPI_slave:rec_spi|bit_cnt[5]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.039      ; 1.503      ;
; 1.340 ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.182      ; 1.666      ;
; 1.350 ; SPI_slave:rec_spi|bit_cnt[2]          ; SPI_slave:rec_spi|rd_add              ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.168      ; 1.162      ;
; 1.355 ; SPI_slave:rec_spi|bit_cnt[8]          ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.309      ; 1.808      ;
; 1.361 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.275      ; 3.310      ;
; 1.361 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.275      ; 3.310      ;
; 1.367 ; SPI_slave:rec_spi|trdy~_emulated      ; SPI_slave:rec_spi|trdy~_emulated      ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.055      ; 1.566      ;
; 1.394 ; SPI_slave:rec_spi|bit_cnt[9]          ; SPI_slave:rec_spi|trdy~_emulated      ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.219      ; 1.257      ;
; 1.404 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.171      ; 3.249      ;
; 1.406 ; SPI_slave:rec_spi|bit_cnt[16]         ; SPI_slave:rec_spi|trdy~_emulated      ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.219      ; 1.269      ;
; 1.421 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.171      ; 3.266      ;
; 1.421 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.171      ; 3.266      ;
; 1.423 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.171      ; 3.268      ;
; 1.428 ; SPI_slave:rec_spi|bit_cnt[12]         ; SPI_slave:rec_spi|bit_cnt[13]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 1.609      ;
; 1.432 ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.040      ; 1.616      ;
; 1.435 ; SPI_slave:rec_spi|bit_cnt[9]          ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.309      ; 1.888      ;
; 1.445 ; SPI_slave:rec_spi|bit_cnt[16]         ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.196      ; 1.285      ;
; 1.448 ; SPI_slave:rec_spi|rd_add              ; SPI_slave:rec_spi|trdy~_emulated      ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.104      ; 1.696      ;
; 1.452 ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.011      ; 1.607      ;
; 1.471 ; rec_ss_n                              ; SPI_slave:rec_spi|miso~reg0           ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.204      ; 3.349      ;
; 1.476 ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; -0.022     ; 1.598      ;
; 1.499 ; SPI_slave:rec_spi|rd_add              ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.194      ; 1.337      ;
; 1.500 ; SPI_slave:rec_spi|rd_add              ; SPI_slave:rec_spi|rd_add              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.045      ; 1.689      ;
; 1.504 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.171      ; 3.349      ;
; 1.570 ; SPI_slave:rec_spi|bit_cnt[10]         ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.196      ; 1.410      ;
; 1.666 ; SPI_slave:rec_spi|bit_cnt[12]         ; SPI_slave:rec_spi|rx_buf[4]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.383      ; 1.693      ;
; 1.747 ; SPI_slave:rec_spi|bit_cnt[5]          ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.059      ; 1.950      ;
; 1.749 ; SPI_slave:rec_spi|bit_cnt[5]          ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.309      ; 2.202      ;
; 1.767 ; SPI_slave:rec_spi|bit_cnt[16]         ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.059      ; 1.970      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rec_sclk'                                                                                        ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.980 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.193      ; 4.658      ;
; -1.980 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.193      ; 4.658      ;
; -1.980 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.193      ; 4.658      ;
; -1.716 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.093      ; 4.294      ;
; -1.716 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.093      ; 4.294      ;
; -1.716 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.093      ; 4.294      ;
; -1.716 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.093      ; 4.294      ;
; -1.716 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.093      ; 4.294      ;
; -1.358 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.193      ; 4.536      ;
; -1.358 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.193      ; 4.536      ;
; -1.358 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.193      ; 4.536      ;
; -1.107 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.093      ; 4.185      ;
; -1.107 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.093      ; 4.185      ;
; -1.107 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.093      ; 4.185      ;
; -1.107 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.093      ; 4.185      ;
; -1.107 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.093      ; 4.185      ;
; -0.894 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[1]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.895      ; 3.274      ;
; -0.894 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[2]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.895      ; 3.274      ;
; -0.894 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[3]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.895      ; 3.274      ;
; -0.894 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[4]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.895      ; 3.274      ;
; -0.894 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[5]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.895      ; 3.274      ;
; -0.894 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[6]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.895      ; 3.274      ;
; -0.894 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[7]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.895      ; 3.274      ;
; -0.894 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[8]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.895      ; 3.274      ;
; -0.894 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[9]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.895      ; 3.274      ;
; -0.894 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[10]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.895      ; 3.274      ;
; -0.894 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[11]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.895      ; 3.274      ;
; -0.894 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[16]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.895      ; 3.274      ;
; -0.868 ; rec_ss_n  ; SPI_slave:rec_spi|miso~en             ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.898      ; 3.251      ;
; -0.677 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[12]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.886      ; 3.048      ;
; -0.677 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[13]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.886      ; 3.048      ;
; -0.677 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[14]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.886      ; 3.048      ;
; -0.677 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[15]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.886      ; 3.048      ;
; -0.640 ; rec_ss_n  ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.046      ; 3.171      ;
; -0.554 ; rec_ss_n  ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.034      ; 3.073      ;
; -0.478 ; rec_ss_n  ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 2.034      ; 2.997      ;
; -0.294 ; rec_ss_n  ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.046      ; 3.325      ;
; -0.230 ; rec_ss_n  ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.034      ; 3.249      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[1]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.895      ; 3.078      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[2]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.895      ; 3.078      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[3]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.895      ; 3.078      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[4]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.895      ; 3.078      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[5]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.895      ; 3.078      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[6]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.895      ; 3.078      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[7]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.895      ; 3.078      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[8]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.895      ; 3.078      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[9]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.895      ; 3.078      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[10]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.895      ; 3.078      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[11]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.895      ; 3.078      ;
; -0.198 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[16]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.895      ; 3.078      ;
; -0.186 ; rec_ss_n  ; SPI_slave:rec_spi|miso~en             ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.898      ; 3.069      ;
; -0.137 ; rec_ss_n  ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 2.034      ; 3.156      ;
; 0.028  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[12]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.886      ; 2.843      ;
; 0.028  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[13]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.886      ; 2.843      ;
; 0.028  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[14]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.886      ; 2.843      ;
; 0.028  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[15]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.886      ; 2.843      ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                        ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.493 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.073      ; 4.051      ;
; -1.493 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.073      ; 4.051      ;
; -1.493 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.073      ; 4.051      ;
; -1.493 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.073      ; 4.051      ;
; -1.493 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.073      ; 4.051      ;
; -1.493 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.073      ; 4.051      ;
; -1.473 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.093      ; 4.051      ;
; -1.473 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.093      ; 4.051      ;
; -0.880 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.073      ; 3.938      ;
; -0.880 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.073      ; 3.938      ;
; -0.880 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.073      ; 3.938      ;
; -0.880 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.073      ; 3.938      ;
; -0.880 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.073      ; 3.938      ;
; -0.880 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.073      ; 3.938      ;
; -0.860 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.093      ; 3.938      ;
; -0.860 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.093      ; 3.938      ;
; -0.613 ; ecg_ss_n  ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.013      ; 3.111      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[1]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.896      ; 2.993      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[2]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.896      ; 2.993      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[3]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.896      ; 2.993      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[4]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.896      ; 2.993      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[7]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.896      ; 2.993      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[10]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.896      ; 2.993      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[12]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.896      ; 2.993      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[13]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.896      ; 2.993      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[14]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.896      ; 2.993      ;
; -0.612 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[15]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.896      ; 2.993      ;
; -0.594 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[5]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.830      ; 2.909      ;
; -0.594 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[6]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.830      ; 2.909      ;
; -0.594 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[8]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.830      ; 2.909      ;
; -0.594 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[9]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.830      ; 2.909      ;
; -0.594 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[11]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.830      ; 2.909      ;
; -0.594 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[16]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.830      ; 2.909      ;
; -0.526 ; ecg_ss_n  ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.021      ; 3.032      ;
; -0.473 ; ecg_ss_n  ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.177      ; 3.135      ;
; -0.458 ; ecg_ss_n  ; SPI_slave:ecg_spi|miso~en             ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 2.043      ; 2.986      ;
; -0.249 ; ecg_ss_n  ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.013      ; 3.247      ;
; -0.161 ; ecg_ss_n  ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.021      ; 3.167      ;
; -0.123 ; ecg_ss_n  ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.177      ; 3.285      ;
; 0.062  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[5]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.830      ; 2.753      ;
; 0.062  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[6]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.830      ; 2.753      ;
; 0.062  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[8]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.830      ; 2.753      ;
; 0.062  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[9]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.830      ; 2.753      ;
; 0.062  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[11]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.830      ; 2.753      ;
; 0.062  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[16]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.830      ; 2.753      ;
; 0.087  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[1]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.896      ; 2.794      ;
; 0.087  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[2]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.896      ; 2.794      ;
; 0.087  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[3]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.896      ; 2.794      ;
; 0.087  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[4]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.896      ; 2.794      ;
; 0.087  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[7]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.896      ; 2.794      ;
; 0.087  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[10]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.896      ; 2.794      ;
; 0.087  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[12]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.896      ; 2.794      ;
; 0.087  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[13]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.896      ; 2.794      ;
; 0.087  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[14]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.896      ; 2.794      ;
; 0.087  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[15]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.896      ; 2.794      ;
; 0.228  ; ecg_ss_n  ; SPI_slave:ecg_spi|miso~en             ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 2.043      ; 2.800      ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'ecg_sclk'                                                                                        ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.408 ; ecg_ss_n  ; SPI_slave:ecg_spi|miso~en             ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.121      ; 2.703      ;
; 0.557 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[1]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.967      ; 2.698      ;
; 0.557 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[2]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.967      ; 2.698      ;
; 0.557 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[3]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.967      ; 2.698      ;
; 0.557 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[4]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.967      ; 2.698      ;
; 0.557 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[7]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.967      ; 2.698      ;
; 0.557 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[10]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.967      ; 2.698      ;
; 0.557 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[12]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.967      ; 2.698      ;
; 0.557 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[13]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.967      ; 2.698      ;
; 0.557 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[14]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.967      ; 2.698      ;
; 0.557 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[15]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.967      ; 2.698      ;
; 0.587 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[5]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.898      ; 2.659      ;
; 0.587 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[6]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.898      ; 2.659      ;
; 0.587 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[8]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.898      ; 2.659      ;
; 0.587 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[9]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.898      ; 2.659      ;
; 0.587 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[11]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.898      ; 2.659      ;
; 0.587 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[16]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.898      ; 2.659      ;
; 0.620 ; ecg_ss_n  ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.090      ; 2.884      ;
; 0.670 ; ecg_ss_n  ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.252      ; 3.096      ;
; 0.828 ; ecg_ss_n  ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.081      ; 3.083      ;
; 0.997 ; ecg_ss_n  ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.252      ; 2.923      ;
; 1.013 ; ecg_ss_n  ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.090      ; 2.777      ;
; 1.089 ; ecg_ss_n  ; SPI_slave:ecg_spi|miso~en             ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.121      ; 2.884      ;
; 1.193 ; ecg_ss_n  ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.081      ; 2.948      ;
; 1.239 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[5]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.898      ; 2.811      ;
; 1.239 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[6]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.898      ; 2.811      ;
; 1.239 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[8]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.898      ; 2.811      ;
; 1.239 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[9]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.898      ; 2.811      ;
; 1.239 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[11]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.898      ; 2.811      ;
; 1.239 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[16]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.898      ; 2.811      ;
; 1.250 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[1]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.967      ; 2.891      ;
; 1.250 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[2]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.967      ; 2.891      ;
; 1.250 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[3]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.967      ; 2.891      ;
; 1.250 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[4]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.967      ; 2.891      ;
; 1.250 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[7]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.967      ; 2.891      ;
; 1.250 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[10]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.967      ; 2.891      ;
; 1.250 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[12]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.967      ; 2.891      ;
; 1.250 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[13]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.967      ; 2.891      ;
; 1.250 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[14]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.967      ; 2.891      ;
; 1.250 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[15]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.967      ; 2.891      ;
; 1.450 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 3.796      ;
; 1.450 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.172      ; 3.796      ;
; 1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.152      ; 3.796      ;
; 1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.152      ; 3.796      ;
; 1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.152      ; 3.796      ;
; 1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.152      ; 3.796      ;
; 1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.152      ; 3.796      ;
; 1.470 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 2.152      ; 3.796      ;
; 2.063 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.909      ;
; 2.063 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.172      ; 3.909      ;
; 2.083 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.152      ; 3.909      ;
; 2.083 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.152      ; 3.909      ;
; 2.083 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.152      ; 3.909      ;
; 2.083 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.152      ; 3.909      ;
; 2.083 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.152      ; 3.909      ;
; 2.083 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 2.152      ; 3.909      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rec_sclk'                                                                                        ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.616 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[12]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.956      ; 2.746      ;
; 0.616 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[13]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.956      ; 2.746      ;
; 0.616 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[14]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.956      ; 2.746      ;
; 0.616 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[15]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.956      ; 2.746      ;
; 0.701 ; rec_ss_n  ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.103      ; 2.978      ;
; 0.749 ; rec_ss_n  ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.103      ; 3.026      ;
; 0.820 ; rec_ss_n  ; SPI_slave:rec_spi|miso~en             ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.969      ; 2.963      ;
; 0.833 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[1]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.972      ;
; 0.833 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[2]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.972      ;
; 0.833 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[3]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.972      ;
; 0.833 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[4]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.972      ;
; 0.833 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[5]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.972      ;
; 0.833 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[6]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.972      ;
; 0.833 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[7]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.972      ;
; 0.833 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[8]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.972      ;
; 0.833 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[9]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.972      ;
; 0.833 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[10]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.972      ;
; 0.833 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[11]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.972      ;
; 0.833 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[16]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.965      ; 2.972      ;
; 0.864 ; rec_ss_n  ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.114      ; 3.152      ;
; 1.050 ; rec_ss_n  ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.103      ; 2.827      ;
; 1.102 ; rec_ss_n  ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.103      ; 2.879      ;
; 1.228 ; rec_ss_n  ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.114      ; 3.016      ;
; 1.315 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[12]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.956      ; 2.945      ;
; 1.315 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[13]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.956      ; 2.945      ;
; 1.315 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[14]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.956      ; 2.945      ;
; 1.315 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[15]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.956      ; 2.945      ;
; 1.497 ; rec_ss_n  ; SPI_slave:rec_spi|miso~en             ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.969      ; 3.140      ;
; 1.523 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[1]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.965      ; 3.162      ;
; 1.523 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[2]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.965      ; 3.162      ;
; 1.523 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[3]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.965      ; 3.162      ;
; 1.523 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[4]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.965      ; 3.162      ;
; 1.523 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[5]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.965      ; 3.162      ;
; 1.523 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[6]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.965      ; 3.162      ;
; 1.523 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[7]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.965      ; 3.162      ;
; 1.523 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[8]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.965      ; 3.162      ;
; 1.523 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[9]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.965      ; 3.162      ;
; 1.523 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[10]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.965      ; 3.162      ;
; 1.523 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[11]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.965      ; 3.162      ;
; 1.523 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[16]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.965      ; 3.162      ;
; 1.689 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.171      ; 4.034      ;
; 1.689 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.171      ; 4.034      ;
; 1.689 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.171      ; 4.034      ;
; 1.689 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.171      ; 4.034      ;
; 1.689 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.171      ; 4.034      ;
; 1.922 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.275      ; 4.371      ;
; 1.922 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.275      ; 4.371      ;
; 1.922 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 2.275      ; 4.371      ;
; 2.298 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.171      ; 4.143      ;
; 2.298 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.171      ; 4.143      ;
; 2.298 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.171      ; 4.143      ;
; 2.298 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.171      ; 4.143      ;
; 2.298 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.171      ; 4.143      ;
; 2.543 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.275      ; 4.492      ;
; 2.543 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.275      ; 4.492      ;
; 2.543 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 2.275      ; 4.492      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|miso~en             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|miso~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rd_add              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|roe~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rrdy~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|sel[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|sel[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|trdy~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|wr_add              ;
; 0.144  ; 0.360        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|trdy~_emulated      ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|roe~_emulated       ;
; 0.148  ; 0.364        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rrdy~_emulated      ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|sel[0]              ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|sel[1]              ;
; 0.150  ; 0.366        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|wr_add              ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[0]           ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[1]           ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[2]           ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[3]           ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[4]           ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[5]           ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[6]           ;
; 0.156  ; 0.372        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[7]           ;
; 0.157  ; 0.373        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rd_add              ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|miso~en             ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[10]         ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[11]         ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[16]         ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[1]          ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[2]          ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[3]          ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[4]          ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[5]          ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[6]          ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[7]          ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[8]          ;
; 0.196  ; 0.380        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[9]          ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[12]         ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[13]         ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[14]         ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[15]         ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[5]~_emulated ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[6]~_emulated ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[7]~_emulated ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|miso~reg0           ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[0]~_emulated ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[1]~_emulated ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[2]~_emulated ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[3]~_emulated ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[4]~_emulated ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_sclk~input|o                      ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|miso~en|clk                   ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|trdy~_emulated|clk            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|roe~_emulated|clk             ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rrdy~_emulated|clk            ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|sel[0]|clk                    ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|sel[1]|clk                    ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|wr_add|clk                    ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|bit_cnt[10]|clk               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|bit_cnt[11]|clk               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|bit_cnt[16]|clk               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|bit_cnt[1]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|bit_cnt[2]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|bit_cnt[3]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|bit_cnt[4]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|bit_cnt[5]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|bit_cnt[6]|clk                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|miso~en             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|miso~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rd_add              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|roe~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rrdy~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|trdy~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|wr_add              ;
; 0.151  ; 0.367        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rrdy~_emulated      ;
; 0.152  ; 0.368        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|roe~_emulated       ;
; 0.152  ; 0.368        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[2]           ;
; 0.152  ; 0.368        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[4]           ;
; 0.152  ; 0.368        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[5]           ;
; 0.152  ; 0.368        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[7]           ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|wr_add              ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[0]           ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[1]           ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[3]           ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[6]           ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|trdy~_emulated      ;
; 0.174  ; 0.390        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rd_add              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[10]         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[12]         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[13]         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[14]         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[15]         ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[1]          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[2]          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[3]          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[4]          ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[7]          ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[11]         ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[16]         ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[5]          ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[6]          ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[8]          ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[9]          ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ;
; 0.220  ; 0.404        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ;
; 0.226  ; 0.410        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|miso~en             ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|miso~reg0           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_sclk~input|o                      ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[10]|clk               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[12]|clk               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[13]|clk               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[14]|clk               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[15]|clk               ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[1]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[2]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[3]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[4]|clk                ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[7]|clk                ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rrdy~_emulated|clk            ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|roe~_emulated|clk             ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rx_buf[2]|clk                 ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rx_buf[4]|clk                 ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rx_buf[5]|clk                 ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rx_buf[7]|clk                 ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|wr_add|clk                    ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[11]|clk               ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[16]|clk               ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[5]|clk                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                    ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9|datac           ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1|datad           ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9|combout         ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[4]|datad            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[0]|datad            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[1]|datad            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[3]|datad            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[5]|datad            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[6]|datad            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[2]|datad            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[7]|datad            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1|combout         ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9clkctrl|inclk[0] ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9clkctrl|outclk   ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[1]~25|datac          ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[6]~5|datac           ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[1]~25      ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[6]~5       ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[0]~29|datad          ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[3]~17|datad          ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[4]~13|datad          ;
; 0.392  ; 0.392        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[7]~1|datad           ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[4]        ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[0]        ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[1]        ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[3]        ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[5]        ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[6]        ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[2]~21|datad          ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[5]~9|datad           ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[2]        ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[7]        ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1clkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1clkctrl|outclk   ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[0]~29      ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[3]~17      ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[4]~13      ;
; 0.414  ; 0.414        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[7]~1       ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[2]~21      ;
; 0.419  ; 0.419        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[5]~9       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                    ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[5]~9       ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[2]~21      ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[0]~29      ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[3]~17      ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[4]~13      ;
; 0.579  ; 0.579        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[7]~1       ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1clkctrl|inclk[0] ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1clkctrl|outclk   ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[2]        ;
; 0.596  ; 0.596        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[7]        ;
; 0.599  ; 0.599        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[0]        ;
; 0.599  ; 0.599        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[3]        ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[5]~9|datad           ;
; 0.600  ; 0.600        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[1]        ;
; 0.600  ; 0.600        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[4]        ;
; 0.600  ; 0.600        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[5]        ;
; 0.600  ; 0.600        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[6]        ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[2]~21|datad          ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[0]~29|datad          ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[3]~17|datad          ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[4]~13|datad          ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[7]~1|datad           ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[6]~5       ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[1]~25      ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[6]~5|datac           ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[1]~25|datac          ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9clkctrl|inclk[0] ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9clkctrl|outclk   ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1|combout         ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[2]|datad            ;
; 0.620  ; 0.620        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[7]|datad            ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[0]|datad            ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[3]|datad            ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[1]|datad            ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[4]|datad            ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[5]|datad            ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[6]|datad            ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9|combout         ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1|datad           ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9|datac           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                    ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~2|datad           ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~0|datad           ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[0]~29|datab          ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~2|combout         ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[3]~17|datab          ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~0|combout         ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[7]~1|datac           ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[2]~21|datad          ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[4]~13|datad          ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[5]~9|datad           ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[6]~5|datad           ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[7]~1       ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[1]~25|datac          ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[1]~25      ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~2clkctrl|inclk[0] ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~2clkctrl|outclk   ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[0]~29      ;
; 0.410  ; 0.410        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[3]~17      ;
; 0.415  ; 0.415        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[2]~21      ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[4]~13      ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[5]~9       ;
; 0.416  ; 0.416        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[6]~5       ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[0]|datad            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[1]|datad            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[2]|datad            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[4]|datad            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[5]|datad            ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[7]|datad            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[3]|datad            ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[6]|datad            ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~0clkctrl|inclk[0] ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~0clkctrl|outclk   ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[0]        ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[1]        ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[2]        ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[4]        ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[5]        ;
; 0.440  ; 0.440        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[7]        ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[3]        ;
; 0.447  ; 0.447        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[6]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_ss_n~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|i                    ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[3]        ;
; 0.546  ; 0.546        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[6]        ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[0]        ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[5]        ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[1]        ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[2]        ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[4]        ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[7]        ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~0clkctrl|inclk[0] ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~0clkctrl|outclk   ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[3]|datad            ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[6]|datad            ;
; 0.577  ; 0.577        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[5]~9       ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[0]|datad            ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[5]|datad            ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[4]~13      ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[6]~5       ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[1]|datad            ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[2]|datad            ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[4]|datad            ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[7]|datad            ;
; 0.580  ; 0.580        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[2]~21      ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[0]~29      ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[3]~17      ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~2clkctrl|inclk[0] ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~2clkctrl|outclk   ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[1]~25      ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[1]~25|datac          ;
; 0.600  ; 0.600        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[7]~1       ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[5]~9|datad           ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[4]~13|datad          ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[6]~5|datad           ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[2]~21|datad          ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[7]~1|datac           ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~0|combout         ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~2|combout         ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[0]~29|datab          ;
; 0.613  ; 0.613        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[3]~17|datab          ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~0|datad           ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~2|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_ss_n~input|o                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req           ; ecg_sclk   ; 2.967 ; 3.335 ; Rise       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; 1.213 ; 1.348 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; 2.901 ; 3.218 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; 2.774 ; 3.144 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; 2.690 ; 3.008 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_sclk   ; 2.513 ; 2.889 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0] ; ecg_sclk   ; 2.025 ; 2.397 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1] ; ecg_sclk   ; 2.513 ; 2.847 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2] ; ecg_sclk   ; 2.272 ; 2.703 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3] ; ecg_sclk   ; 1.905 ; 2.302 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4] ; ecg_sclk   ; 2.478 ; 2.889 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5] ; ecg_sclk   ; 2.311 ; 2.670 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6] ; ecg_sclk   ; 1.879 ; 2.294 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7] ; ecg_sclk   ; 2.428 ; 2.775 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; 3.162 ; 3.536 ; Rise       ; ecg_sclk        ;
; ecg_mosi             ; ecg_sclk   ; 2.550 ; 2.945 ; Fall       ; ecg_sclk        ;
; ecg_rx_req           ; ecg_sclk   ; 2.809 ; 3.148 ; Fall       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; 0.928 ; 1.142 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; 2.765 ; 3.073 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; 2.587 ; 2.986 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; 2.298 ; 2.626 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; 2.877 ; 3.330 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_ss_n   ; 0.739 ; 1.155 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0] ; ecg_ss_n   ; 0.547 ; 0.904 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1] ; ecg_ss_n   ; 0.450 ; 0.793 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2] ; ecg_ss_n   ; 0.394 ; 0.743 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3] ; ecg_ss_n   ; 0.349 ; 0.709 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4] ; ecg_ss_n   ; 0.739 ; 1.155 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5] ; ecg_ss_n   ; 0.435 ; 0.809 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6] ; ecg_ss_n   ; 0.083 ; 0.445 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7] ; ecg_ss_n   ; 0.523 ; 0.870 ; Fall       ; ecg_ss_n        ;
; rec_rx_req           ; rec_sclk   ; 3.048 ; 3.426 ; Rise       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; 1.548 ; 1.721 ; Rise       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; 3.320 ; 3.616 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; 3.329 ; 3.662 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; 3.094 ; 3.411 ; Rise       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; 3.434 ; 3.836 ; Rise       ; rec_sclk        ;
; rec_mosi             ; rec_sclk   ; 2.547 ; 2.860 ; Fall       ; rec_sclk        ;
; rec_rx_req           ; rec_sclk   ; 2.522 ; 2.941 ; Fall       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; 1.064 ; 1.195 ; Fall       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; 2.739 ; 3.079 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; 2.844 ; 3.136 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; 2.813 ; 3.138 ; Fall       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; 2.950 ; 3.310 ; Fall       ; rec_sclk        ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req           ; ecg_sclk   ; -2.554 ; -2.910 ; Rise       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; -0.554 ; -0.694 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; -2.510 ; -2.816 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; -2.385 ; -2.742 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; -2.306 ; -2.612 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_sclk   ; -1.423 ; -1.800 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0] ; ecg_sclk   ; -1.652 ; -2.002 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1] ; ecg_sclk   ; -2.010 ; -2.331 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2] ; ecg_sclk   ; -1.816 ; -2.204 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3] ; ecg_sclk   ; -1.423 ; -1.800 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4] ; ecg_sclk   ; -2.088 ; -2.477 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5] ; ecg_sclk   ; -1.884 ; -2.213 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6] ; ecg_sclk   ; -1.434 ; -1.805 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7] ; ecg_sclk   ; -1.775 ; -2.105 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; -2.426 ; -2.793 ; Rise       ; ecg_sclk        ;
; ecg_mosi             ; ecg_sclk   ; -1.206 ; -1.580 ; Fall       ; ecg_sclk        ;
; ecg_rx_req           ; ecg_sclk   ; -2.271 ; -2.677 ; Fall       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; -0.380 ; -0.550 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; -2.337 ; -2.640 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; -2.152 ; -2.459 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; -1.916 ; -2.232 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; -2.251 ; -2.652 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_ss_n   ; 0.747  ; 0.404  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0] ; ecg_ss_n   ; 0.394  ; 0.055  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1] ; ecg_ss_n   ; 0.391  ; 0.067  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2] ; ecg_ss_n   ; 0.407  ; 0.076  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3] ; ecg_ss_n   ; 0.589  ; 0.244  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4] ; ecg_ss_n   ; 0.077  ; -0.318 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5] ; ecg_ss_n   ; 0.494  ; 0.128  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6] ; ecg_ss_n   ; 0.747  ; 0.404  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7] ; ecg_ss_n   ; 0.404  ; 0.072  ; Fall       ; ecg_ss_n        ;
; rec_rx_req           ; rec_sclk   ; -2.634 ; -3.007 ; Rise       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; -0.708 ; -0.840 ; Rise       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; -2.901 ; -3.189 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; -2.907 ; -3.229 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; -2.683 ; -2.989 ; Rise       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; -2.518 ; -2.868 ; Rise       ; rec_sclk        ;
; rec_mosi             ; rec_sclk   ; -1.289 ; -1.606 ; Fall       ; rec_sclk        ;
; rec_rx_req           ; rec_sclk   ; -2.114 ; -2.524 ; Fall       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; -0.419 ; -0.590 ; Fall       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; -2.348 ; -2.671 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; -2.424 ; -2.709 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; -2.422 ; -2.735 ; Fall       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; -2.311 ; -2.681 ; Fall       ; rec_sclk        ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.178 ; 5.101 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 5.619 ; 5.533 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 5.434 ; 5.322 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 5.720 ; 5.643 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.385 ; 5.117 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.084 ; 4.905 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 4.890 ; 4.946 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.296 ; 5.131 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.385 ; 5.117 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.084 ; 4.905 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 4.890 ; 4.946 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.296 ; 5.131 ; Fall       ; ecg_ss_n        ;
; rec_miso           ; rec_sclk   ; 5.418 ; 5.374 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 6.038 ; 5.966 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 5.613 ; 5.531 ; Fall       ; rec_sclk        ;
; rec_selectpins[*]  ; rec_sclk   ; 6.205 ; 6.124 ; Fall       ; rec_sclk        ;
;  rec_selectpins[0] ; rec_sclk   ; 5.981 ; 5.935 ; Fall       ; rec_sclk        ;
;  rec_selectpins[1] ; rec_sclk   ; 6.205 ; 6.124 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 5.903 ; 5.831 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 5.511 ; 5.235 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.675 ; 5.515 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.023 ; 5.080 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.376 ; 5.220 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 5.511 ; 5.235 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.675 ; 5.515 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.023 ; 5.080 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 8.046 ; 8.071 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 7.079 ; 6.972 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 7.027 ; 6.940 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 6.704 ; 6.621 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 6.608 ; 6.558 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 8.046 ; 8.004 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 8.042 ; 8.071 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 6.765 ; 6.672 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 7.782 ; 7.787 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.376 ; 5.220 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.068 ; 4.992 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 5.483 ; 5.369 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 5.270 ; 5.167 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 5.550 ; 5.445 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.279 ; 5.018 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 4.745 ; 4.733 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 4.743 ; 4.547 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 4.962 ; 4.961 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.279 ; 5.018 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 4.745 ; 4.733 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 4.743 ; 4.547 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 4.962 ; 4.961 ; Fall       ; ecg_ss_n        ;
; rec_miso           ; rec_sclk   ; 5.301 ; 5.256 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 5.862 ; 5.764 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 5.447 ; 5.337 ; Fall       ; rec_sclk        ;
; rec_selectpins[*]  ; rec_sclk   ; 5.847 ; 5.801 ; Fall       ; rec_sclk        ;
;  rec_selectpins[0] ; rec_sclk   ; 5.847 ; 5.801 ; Fall       ; rec_sclk        ;
;  rec_selectpins[1] ; rec_sclk   ; 6.062 ; 5.982 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 5.758 ; 5.657 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 5.402 ; 5.133 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.321 ; 5.323 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 4.803 ; 4.559 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.033 ; 5.029 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 5.402 ; 5.133 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.321 ; 5.323 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 4.803 ; 4.559 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 6.459 ; 6.409 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 6.911 ; 6.806 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 6.861 ; 6.775 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 6.551 ; 6.469 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 6.459 ; 6.409 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 7.839 ; 7.796 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 7.887 ; 7.917 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 6.610 ; 6.518 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 7.586 ; 7.589 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.033 ; 5.029 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 6.613 ; 7.110 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 6.766 ;       ;       ; 6.979 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 6.549 ;       ;       ; 6.790 ;
; ecg_st_load_trdy ; ecg_trdy    ; 6.651 ;       ;       ; 6.872 ;
; ecg_tx_load_en   ; ecg_roe     ; 6.805 ; 6.774 ; 7.272 ; 7.093 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 6.839 ; 6.580 ; 7.063 ; 7.134 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.036 ; 7.011 ; 7.484 ; 7.319 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.407 ; 6.901 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.331 ;       ;       ; 7.548 ;
; rec_st_load_rrdy ; rec_rrdy    ; 6.804 ;       ;       ; 7.021 ;
; rec_st_load_trdy ; rec_trdy    ; 6.999 ;       ;       ; 7.205 ;
; rec_tx_load_en   ; rec_roe     ; 7.334 ; 7.314 ; 7.790 ; 7.630 ;
; rec_tx_load_en   ; rec_rrdy    ; 6.909 ; 6.613 ; 7.066 ; 7.195 ;
; rec_tx_load_en   ; rec_trdy    ; 7.040 ; 7.017 ; 7.491 ; 7.335 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 6.438 ; 6.917 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 6.601 ;       ;       ; 6.809 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 6.392 ;       ;       ; 6.626 ;
; ecg_st_load_trdy ; ecg_trdy    ; 6.491 ;       ;       ; 6.707 ;
; ecg_tx_load_en   ; ecg_roe     ; 6.617 ; 6.605 ; 7.094 ; 6.914 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 6.615 ; 6.418 ; 6.892 ; 6.924 ;
; ecg_tx_load_en   ; ecg_trdy    ; 6.834 ; 6.833 ; 7.297 ; 7.135 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.254 ; 6.737 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.150 ;       ;       ; 7.366 ;
; rec_st_load_rrdy ; rec_rrdy    ; 6.637 ;       ;       ; 6.849 ;
; rec_st_load_trdy ; rec_trdy    ; 6.826 ;       ;       ; 7.029 ;
; rec_tx_load_en   ; rec_roe     ; 7.131 ; 7.133 ; 7.598 ; 7.439 ;
; rec_tx_load_en   ; rec_rrdy    ; 6.716 ; 6.451 ; 6.894 ; 7.012 ;
; rec_tx_load_en   ; rec_trdy    ; 6.843 ; 6.839 ; 7.305 ; 7.147 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.017 ; 5.019 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.220 ; 5.222 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.526 ; 4.526 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.723 ; 4.723 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 5.018     ; 5.018     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 5.226     ; 5.226     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 4.525     ; 4.626     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.727     ; 4.828     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+--------+----------------+
; Clock    ; Slack  ; End Point TNS  ;
+----------+--------+----------------+
; rec_sclk ; -2.036 ; -19.266        ;
; ecg_sclk ; -1.857 ; -17.315        ;
; rec_ss_n ; 0.076  ; 0.000          ;
; ecg_ss_n ; 0.519  ; 0.000          ;
+----------+--------+----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; ecg_ss_n ; -0.411 ; -2.813        ;
; rec_ss_n ; -0.317 ; -2.125        ;
; ecg_sclk ; 0.199  ; 0.000         ;
; rec_sclk ; 0.199  ; 0.000         ;
+----------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; rec_sclk ; -1.557 ; -24.553           ;
; ecg_sclk ; -1.197 ; -19.699           ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; ecg_sclk ; 0.259 ; 0.000             ;
; rec_sclk ; 0.381 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; rec_sclk ; -3.000 ; -49.306                      ;
; ecg_sclk ; -3.000 ; -46.819                      ;
; rec_ss_n ; -3.000 ; -3.218                       ;
; ecg_ss_n ; -3.000 ; -3.065                       ;
+----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_sclk'                                                                                                                  ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.036 ; SPI_slave:rec_spi|tx_buf[7]~1    ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.789     ; 0.724      ;
; -2.021 ; SPI_slave:rec_spi|tx_buf[7]~1    ; SPI_slave:rec_spi|miso~reg0           ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.773     ; 0.725      ;
; -1.977 ; SPI_slave:rec_spi|tx_buf[4]~13   ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.731     ; 0.723      ;
; -1.939 ; SPI_slave:rec_spi|tx_buf[4]~13   ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.678     ; 0.738      ;
; -1.935 ; SPI_slave:rec_spi|tx_buf[6]~5    ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.681     ; 0.731      ;
; -1.934 ; SPI_slave:rec_spi|tx_buf[3]~17   ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.844     ; 0.567      ;
; -1.933 ; SPI_slave:rec_spi|tx_buf[5]~9    ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.680     ; 0.730      ;
; -1.932 ; SPI_slave:rec_spi|tx_buf[0]~29   ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.843     ; 0.566      ;
; -1.877 ; SPI_slave:rec_spi|tx_buf[2]~21   ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.726     ; 0.628      ;
; -1.808 ; SPI_slave:ecg_spi|rx_data[3]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.607     ; 0.678      ;
; -1.806 ; SPI_slave:ecg_spi|rx_data[0]     ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.608     ; 0.675      ;
; -1.801 ; SPI_slave:rec_spi|tx_buf[1]~25   ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.800     ; 0.478      ;
; -1.799 ; SPI_slave:ecg_spi|rx_data[7]     ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.599     ; 0.677      ;
; -1.797 ; SPI_slave:ecg_spi|rx_data[1]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.608     ; 0.666      ;
; -1.784 ; SPI_slave:ecg_spi|rx_data[7]     ; SPI_slave:rec_spi|miso~reg0           ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.583     ; 0.678      ;
; -1.759 ; SPI_slave:rec_spi|tx_buf[7]~1    ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.736     ; 0.500      ;
; -1.676 ; SPI_slave:rec_spi|tx_buf[0]~29   ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.843     ; 0.310      ;
; -1.669 ; SPI_slave:ecg_spi|rx_data[2]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.595     ; 0.551      ;
; -1.656 ; SPI_slave:ecg_spi|rx_data[5]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.558     ; 0.575      ;
; -1.654 ; SPI_slave:ecg_spi|rx_data[4]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.558     ; 0.573      ;
; -1.648 ; SPI_slave:ecg_spi|rx_data[6]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; rec_sclk    ; 0.500        ; -1.555     ; 0.570      ;
; -1.629 ; SPI_slave:rec_spi|tx_buf[1]~25   ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.800     ; 0.306      ;
; -1.606 ; SPI_slave:rec_spi|tx_buf[3]~17   ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.844     ; 0.239      ;
; -1.558 ; SPI_slave:rec_spi|tx_buf[2]~21   ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.726     ; 0.309      ;
; -1.514 ; SPI_slave:rec_spi|tx_buf[6]~5    ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.681     ; 0.310      ;
; -1.442 ; SPI_slave:rec_spi|tx_buf[5]~9    ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; -1.680     ; 0.239      ;
; -1.222 ; SPI_slave:rec_spi|rrdy~_emulated ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.354     ; 1.375      ;
; -1.140 ; SPI_slave:rec_spi|trdy~_emulated ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.351     ; 1.296      ;
; -1.140 ; SPI_slave:rec_spi|roe~_emulated  ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.354     ; 1.293      ;
; -1.043 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.289     ; 1.261      ;
; -1.043 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.289     ; 1.261      ;
; -1.043 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.289     ; 1.261      ;
; -1.025 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.335     ; 1.197      ;
; -0.971 ; rec_ss_n                         ; SPI_slave:rec_spi|miso~reg0           ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.253      ; 2.701      ;
; -0.965 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.442     ; 1.030      ;
; -0.907 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.351     ; 1.063      ;
; -0.907 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.351     ; 1.063      ;
; -0.907 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.351     ; 1.063      ;
; -0.907 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.351     ; 1.063      ;
; -0.907 ; SPI_slave:rec_spi|rd_add         ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 0.500        ; -0.351     ; 1.063      ;
; -0.842 ; rec_ss_n                         ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.237      ; 2.556      ;
; -0.792 ; rec_ss_n                         ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.237      ; 2.506      ;
; -0.788 ; rec_ss_n                         ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.237      ; 2.502      ;
; -0.787 ; rec_ss_n                         ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.237      ; 2.501      ;
; -0.773 ; rec_ss_n                         ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.290      ; 2.540      ;
; -0.770 ; rec_ss_n                         ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.290      ; 2.537      ;
; -0.747 ; rec_ss_n                         ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.237      ; 2.461      ;
; -0.725 ; rec_ss_n                         ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.290      ; 2.492      ;
; -0.685 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.820      ;
; -0.685 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.820      ;
; -0.685 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.820      ;
; -0.656 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.791      ;
; -0.656 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.791      ;
; -0.656 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.791      ;
; -0.603 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.082      ; 1.692      ;
; -0.594 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.729      ;
; -0.594 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.729      ;
; -0.594 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.729      ;
; -0.587 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.722      ;
; -0.587 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.722      ;
; -0.587 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.722      ;
; -0.574 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.082      ; 1.663      ;
; -0.546 ; SPI_slave:rec_spi|bit_cnt[8]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.082      ; 1.635      ;
; -0.545 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.618      ;
; -0.545 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.618      ;
; -0.545 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.618      ;
; -0.545 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.618      ;
; -0.545 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.618      ;
; -0.539 ; SPI_slave:rec_spi|bit_cnt[10]    ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.082      ; 1.628      ;
; -0.529 ; SPI_slave:rec_spi|bit_cnt[1]     ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.031     ; 1.505      ;
; -0.516 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.589      ;
; -0.516 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.589      ;
; -0.516 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.589      ;
; -0.516 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.589      ;
; -0.516 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.589      ;
; -0.503 ; SPI_slave:rec_spi|bit_cnt[4]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.638      ;
; -0.503 ; SPI_slave:rec_spi|bit_cnt[4]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.638      ;
; -0.503 ; SPI_slave:rec_spi|bit_cnt[4]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.638      ;
; -0.501 ; SPI_slave:rec_spi|bit_cnt[2]     ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.031     ; 1.477      ;
; -0.500 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.635      ;
; -0.500 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.635      ;
; -0.500 ; SPI_slave:rec_spi|bit_cnt[3]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.635      ;
; -0.472 ; SPI_slave:rec_spi|bit_cnt[8]     ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.031     ; 1.448      ;
; -0.465 ; SPI_slave:rec_spi|bit_cnt[10]    ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 1.000        ; -0.031     ; 1.441      ;
; -0.463 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.082      ; 1.552      ;
; -0.456 ; SPI_slave:rec_spi|bit_cnt[5]     ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.591      ;
; -0.456 ; SPI_slave:rec_spi|bit_cnt[5]     ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.591      ;
; -0.456 ; SPI_slave:rec_spi|bit_cnt[5]     ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.591      ;
; -0.456 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.082      ; 1.545      ;
; -0.454 ; SPI_slave:rec_spi|bit_cnt[16]    ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.589      ;
; -0.454 ; SPI_slave:rec_spi|bit_cnt[16]    ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.589      ;
; -0.454 ; SPI_slave:rec_spi|bit_cnt[16]    ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.128      ; 1.589      ;
; -0.454 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.527      ;
; -0.454 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.527      ;
; -0.454 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.527      ;
; -0.454 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.527      ;
; -0.454 ; SPI_slave:rec_spi|bit_cnt[7]     ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.527      ;
; -0.447 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.520      ;
; -0.447 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.520      ;
; -0.447 ; SPI_slave:rec_spi|bit_cnt[6]     ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 1.000        ; 0.066      ; 1.520      ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_sclk'                                                                                                                  ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.857 ; SPI_slave:ecg_spi|tx_buf[7]~1    ; SPI_slave:ecg_spi|miso~reg0           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.604     ; 0.730      ;
; -1.793 ; SPI_slave:ecg_spi|tx_buf[5]~9    ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.539     ; 0.731      ;
; -1.735 ; SPI_slave:ecg_spi|tx_buf[7]~1    ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.550     ; 0.662      ;
; -1.734 ; SPI_slave:ecg_spi|tx_buf[2]~21   ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.558     ; 0.653      ;
; -1.733 ; SPI_slave:ecg_spi|tx_buf[1]~25   ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.638     ; 0.572      ;
; -1.731 ; SPI_slave:ecg_spi|tx_buf[6]~5    ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.637     ; 0.571      ;
; -1.727 ; SPI_slave:ecg_spi|tx_buf[4]~13   ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.560     ; 0.644      ;
; -1.659 ; SPI_slave:ecg_spi|tx_buf[0]~29   ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.561     ; 0.575      ;
; -1.651 ; SPI_slave:ecg_spi|tx_buf[3]~17   ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.549     ; 0.579      ;
; -1.567 ; SPI_slave:ecg_spi|tx_buf[5]~9    ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.539     ; 0.505      ;
; -1.409 ; SPI_slave:ecg_spi|tx_buf[7]~1    ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.560     ; 0.326      ;
; -1.402 ; SPI_slave:ecg_spi|tx_buf[3]~17   ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.559     ; 0.320      ;
; -1.395 ; SPI_slave:ecg_spi|tx_buf[1]~25   ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.638     ; 0.234      ;
; -1.393 ; SPI_slave:ecg_spi|tx_buf[2]~21   ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.558     ; 0.312      ;
; -1.392 ; SPI_slave:ecg_spi|tx_buf[6]~5    ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.637     ; 0.232      ;
; -1.381 ; SPI_slave:ecg_spi|tx_buf[4]~13   ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.550     ; 0.308      ;
; -1.309 ; SPI_slave:ecg_spi|tx_buf[0]~29   ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; -1.551     ; 0.235      ;
; -1.130 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.551     ; 1.086      ;
; -1.072 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.537     ; 1.042      ;
; -0.967 ; SPI_slave:ecg_spi|trdy~_emulated ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.517     ; 0.957      ;
; -0.962 ; SPI_slave:ecg_spi|roe~_emulated  ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.396     ; 1.073      ;
; -0.889 ; SPI_slave:ecg_spi|rrdy~_emulated ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.398     ; 0.998      ;
; -0.856 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.491     ; 0.872      ;
; -0.856 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.491     ; 0.872      ;
; -0.804 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.494     ; 0.817      ;
; -0.804 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.494     ; 0.817      ;
; -0.804 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.494     ; 0.817      ;
; -0.804 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.494     ; 0.817      ;
; -0.804 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.494     ; 0.817      ;
; -0.804 ; SPI_slave:ecg_spi|rd_add         ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.500        ; -0.494     ; 0.817      ;
; -0.796 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.026      ; 1.829      ;
; -0.793 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.026      ; 1.826      ;
; -0.761 ; ecg_ss_n                         ; SPI_slave:ecg_spi|miso~reg0           ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.171      ; 2.409      ;
; -0.757 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.026      ; 1.790      ;
; -0.739 ; SPI_slave:ecg_spi|bit_cnt[10]    ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.026      ; 1.772      ;
; -0.738 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.040      ; 1.785      ;
; -0.735 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.040      ; 1.782      ;
; -0.729 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.067      ; 1.803      ;
; -0.725 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.067      ; 1.799      ;
; -0.699 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.040      ; 1.746      ;
; -0.681 ; SPI_slave:ecg_spi|bit_cnt[10]    ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.040      ; 1.728      ;
; -0.671 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.081      ; 1.759      ;
; -0.668 ; SPI_slave:ecg_spi|bit_cnt[9]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.067      ; 1.742      ;
; -0.667 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.081      ; 1.755      ;
; -0.655 ; ecg_ss_n                         ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.225      ; 2.357      ;
; -0.649 ; ecg_ss_n                         ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.215      ; 2.341      ;
; -0.648 ; ecg_ss_n                         ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.215      ; 2.340      ;
; -0.639 ; ecg_ss_n                         ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.225      ; 2.341      ;
; -0.638 ; ecg_ss_n                         ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.215      ; 2.330      ;
; -0.629 ; ecg_ss_n                         ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.215      ; 2.321      ;
; -0.626 ; ecg_ss_n                         ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.215      ; 2.318      ;
; -0.623 ; ecg_ss_n                         ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.215      ; 2.315      ;
; -0.620 ; SPI_slave:ecg_spi|bit_cnt[4]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.026      ; 1.653      ;
; -0.616 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.026      ; 1.649      ;
; -0.610 ; SPI_slave:ecg_spi|bit_cnt[9]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.081      ; 1.698      ;
; -0.590 ; SPI_slave:ecg_spi|bit_cnt[5]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.067      ; 1.664      ;
; -0.573 ; SPI_slave:ecg_spi|bit_cnt[8]     ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.067      ; 1.647      ;
; -0.562 ; SPI_slave:ecg_spi|bit_cnt[4]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.040      ; 1.609      ;
; -0.558 ; SPI_slave:ecg_spi|bit_cnt[2]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.040      ; 1.605      ;
; -0.532 ; SPI_slave:ecg_spi|bit_cnt[5]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.081      ; 1.620      ;
; -0.528 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.082      ; 1.617      ;
; -0.528 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.082      ; 1.617      ;
; -0.528 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.082      ; 1.617      ;
; -0.528 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.082      ; 1.617      ;
; -0.515 ; SPI_slave:ecg_spi|bit_cnt[8]     ; SPI_slave:ecg_spi|miso~en             ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.081      ; 1.603      ;
; -0.489 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.568      ;
; -0.489 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.568      ;
; -0.489 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.568      ;
; -0.489 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.568      ;
; -0.489 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.568      ;
; -0.489 ; SPI_slave:ecg_spi|bit_cnt[1]     ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.568      ;
; -0.489 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.082      ; 1.578      ;
; -0.489 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.082      ; 1.578      ;
; -0.489 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.568      ;
; -0.489 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.568      ;
; -0.489 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.568      ;
; -0.489 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.568      ;
; -0.489 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.568      ;
; -0.489 ; SPI_slave:ecg_spi|bit_cnt[7]     ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.568      ;
; -0.466 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.121      ; 1.594      ;
; -0.466 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.121      ; 1.594      ;
; -0.462 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.121      ; 1.590      ;
; -0.462 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.121      ; 1.590      ;
; -0.450 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.529      ;
; -0.450 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.529      ;
; -0.450 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.529      ;
; -0.450 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.529      ;
; -0.450 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.529      ;
; -0.450 ; SPI_slave:ecg_spi|bit_cnt[3]     ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.072      ; 1.529      ;
; -0.427 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.111      ; 1.545      ;
; -0.427 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.111      ; 1.545      ;
; -0.427 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.111      ; 1.545      ;
; -0.427 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.111      ; 1.545      ;
; -0.427 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.111      ; 1.545      ;
; -0.427 ; SPI_slave:ecg_spi|bit_cnt[16]    ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.111      ; 1.545      ;
; -0.423 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.111      ; 1.541      ;
; -0.423 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.111      ; 1.541      ;
; -0.423 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.111      ; 1.541      ;
; -0.423 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.111      ; 1.541      ;
; -0.423 ; SPI_slave:ecg_spi|bit_cnt[6]     ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 1.000        ; 0.111      ; 1.541      ;
+--------+----------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rec_ss_n'                                                                                                      ;
+-------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.076 ; SPI_slave:ecg_spi|rx_data[0] ; SPI_slave:rec_spi|tx_buf[0]~29 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.138      ; 0.460      ;
; 0.088 ; SPI_slave:ecg_spi|rx_data[3] ; SPI_slave:rec_spi|tx_buf[3]~17 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.140      ; 0.451      ;
; 0.126 ; SPI_slave:ecg_spi|rx_data[1] ; SPI_slave:rec_spi|tx_buf[1]~25 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.099      ; 0.448      ;
; 0.150 ; SPI_slave:ecg_spi|rx_data[5] ; SPI_slave:rec_spi|tx_buf[5]~9  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.031      ; 0.419      ;
; 0.154 ; SPI_slave:ecg_spi|rx_data[4] ; SPI_slave:rec_spi|tx_buf[4]~13 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.030      ; 0.405      ;
; 0.159 ; SPI_slave:ecg_spi|rx_data[6] ; SPI_slave:rec_spi|tx_buf[6]~5  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.035      ; 0.408      ;
; 0.267 ; SPI_slave:ecg_spi|rx_data[2] ; SPI_slave:rec_spi|tx_buf[2]~21 ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.041      ; 0.406      ;
; 0.297 ; SPI_slave:ecg_spi|rx_data[7] ; SPI_slave:rec_spi|tx_buf[7]~1  ; ecg_ss_n     ; rec_ss_n    ; 1.000        ; 0.097      ; 0.429      ;
; 0.414 ; SPI_slave:rec_spi|rx_buf[5]  ; SPI_slave:rec_spi|rx_data[5]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.092      ; 1.228      ;
; 0.436 ; SPI_slave:rec_spi|rx_buf[6]  ; SPI_slave:rec_spi|rx_data[6]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.067      ; 1.180      ;
; 0.442 ; SPI_slave:rec_spi|rx_buf[1]  ; SPI_slave:rec_spi|rx_data[1]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.090      ; 1.195      ;
; 0.442 ; SPI_slave:rec_spi|rx_buf[0]  ; SPI_slave:rec_spi|rx_data[0]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.092      ; 1.199      ;
; 0.576 ; SPI_slave:rec_spi|rx_buf[3]  ; SPI_slave:rec_spi|rx_data[3]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.066      ; 1.133      ;
; 0.583 ; SPI_slave:rec_spi|rx_buf[4]  ; SPI_slave:rec_spi|rx_data[4]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.091      ; 1.152      ;
; 0.593 ; SPI_slave:rec_spi|rx_buf[7]  ; SPI_slave:rec_spi|rx_data[7]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.090      ; 1.140      ;
; 0.616 ; SPI_slave:rec_spi|rx_buf[2]  ; SPI_slave:rec_spi|rx_data[2]   ; rec_sclk     ; rec_ss_n    ; 1.000        ; 1.092      ; 1.120      ;
+-------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ecg_ss_n'                                                                                                   ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.519 ; SPI_slave:ecg_spi|rx_buf[6] ; SPI_slave:ecg_spi|rx_data[6] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.069      ; 1.105      ;
; 0.526 ; SPI_slave:ecg_spi|rx_buf[0] ; SPI_slave:ecg_spi|rx_data[0] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.069      ; 1.091      ;
; 0.558 ; SPI_slave:ecg_spi|rx_buf[3] ; SPI_slave:ecg_spi|rx_data[3] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.068      ; 1.057      ;
; 0.584 ; SPI_slave:ecg_spi|rx_buf[5] ; SPI_slave:ecg_spi|rx_data[5] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.191      ; 1.149      ;
; 0.585 ; SPI_slave:ecg_spi|rx_buf[4] ; SPI_slave:ecg_spi|rx_data[4] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.191      ; 1.165      ;
; 0.598 ; SPI_slave:ecg_spi|rx_buf[1] ; SPI_slave:ecg_spi|rx_data[1] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.069      ; 1.020      ;
; 0.649 ; SPI_slave:ecg_spi|rx_buf[2] ; SPI_slave:ecg_spi|rx_data[2] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.176      ; 1.084      ;
; 0.663 ; SPI_slave:ecg_spi|rx_buf[7] ; SPI_slave:ecg_spi|rx_data[7] ; ecg_sclk     ; ecg_ss_n    ; 1.000        ; 1.179      ; 1.147      ;
+-------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_ss_n'                                                                                                     ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.411 ; SPI_slave:ecg_spi|rx_buf[2] ; SPI_slave:ecg_spi|rx_data[2] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.312      ; 0.931      ;
; -0.381 ; SPI_slave:ecg_spi|rx_buf[5] ; SPI_slave:ecg_spi|rx_data[5] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.328      ; 0.977      ;
; -0.370 ; SPI_slave:ecg_spi|rx_buf[4] ; SPI_slave:ecg_spi|rx_data[4] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.328      ; 0.988      ;
; -0.363 ; SPI_slave:ecg_spi|rx_buf[7] ; SPI_slave:ecg_spi|rx_data[7] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.316      ; 0.983      ;
; -0.350 ; SPI_slave:ecg_spi|rx_buf[1] ; SPI_slave:ecg_spi|rx_data[1] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.210      ; 0.890      ;
; -0.345 ; SPI_slave:ecg_spi|rx_buf[3] ; SPI_slave:ecg_spi|rx_data[3] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.209      ; 0.894      ;
; -0.306 ; SPI_slave:ecg_spi|rx_buf[0] ; SPI_slave:ecg_spi|rx_data[0] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.210      ; 0.934      ;
; -0.287 ; SPI_slave:ecg_spi|rx_buf[6] ; SPI_slave:ecg_spi|rx_data[6] ; ecg_sclk     ; ecg_ss_n    ; 0.000        ; 1.210      ; 0.953      ;
+--------+-----------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_ss_n'                                                                                                        ;
+--------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.317 ; SPI_slave:rec_spi|rx_buf[2]  ; SPI_slave:rec_spi|rx_data[2]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.233      ; 0.946      ;
; -0.296 ; SPI_slave:rec_spi|rx_buf[7]  ; SPI_slave:rec_spi|rx_data[7]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.232      ; 0.966      ;
; -0.274 ; SPI_slave:rec_spi|rx_buf[4]  ; SPI_slave:rec_spi|rx_data[4]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.233      ; 0.989      ;
; -0.274 ; SPI_slave:rec_spi|rx_buf[3]  ; SPI_slave:rec_spi|rx_data[3]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.207      ; 0.963      ;
; -0.258 ; SPI_slave:rec_spi|rx_buf[0]  ; SPI_slave:rec_spi|rx_data[0]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.234      ; 1.006      ;
; -0.244 ; SPI_slave:rec_spi|rx_buf[1]  ; SPI_slave:rec_spi|rx_data[1]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.232      ; 1.018      ;
; -0.232 ; SPI_slave:rec_spi|rx_buf[5]  ; SPI_slave:rec_spi|rx_data[5]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.234      ; 1.032      ;
; -0.230 ; SPI_slave:rec_spi|rx_buf[6]  ; SPI_slave:rec_spi|rx_data[6]   ; rec_sclk     ; rec_ss_n    ; 0.000        ; 1.208      ; 1.008      ;
; 0.028  ; SPI_slave:ecg_spi|rx_data[3] ; SPI_slave:rec_spi|tx_buf[3]~17 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.325      ; 0.393      ;
; 0.029  ; SPI_slave:ecg_spi|rx_data[7] ; SPI_slave:rec_spi|tx_buf[7]~1  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.278      ; 0.347      ;
; 0.036  ; SPI_slave:ecg_spi|rx_data[0] ; SPI_slave:rec_spi|tx_buf[0]~29 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.323      ; 0.399      ;
; 0.070  ; SPI_slave:ecg_spi|rx_data[1] ; SPI_slave:rec_spi|tx_buf[1]~25 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.280      ; 0.390      ;
; 0.078  ; SPI_slave:ecg_spi|rx_data[2] ; SPI_slave:rec_spi|tx_buf[2]~21 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.218      ; 0.336      ;
; 0.083  ; SPI_slave:ecg_spi|rx_data[6] ; SPI_slave:rec_spi|tx_buf[6]~5  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.214      ; 0.337      ;
; 0.090  ; SPI_slave:ecg_spi|rx_data[4] ; SPI_slave:rec_spi|tx_buf[4]~13 ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.208      ; 0.338      ;
; 0.102  ; SPI_slave:ecg_spi|rx_data[5] ; SPI_slave:rec_spi|tx_buf[5]~9  ; ecg_ss_n     ; rec_ss_n    ; 0.000        ; 0.210      ; 0.352      ;
+--------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ecg_sclk'                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; SPI_slave:ecg_spi|rd_add              ; SPI_slave:ecg_spi|rd_add              ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi|rx_buf[7]           ; SPI_slave:ecg_spi|rx_buf[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi|rx_buf[6]           ; SPI_slave:ecg_spi|rx_buf[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi|rx_buf[5]           ; SPI_slave:ecg_spi|rx_buf[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi|rx_buf[4]           ; SPI_slave:ecg_spi|rx_buf[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi|rx_buf[3]           ; SPI_slave:ecg_spi|rx_buf[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi|rx_buf[2]           ; SPI_slave:ecg_spi|rx_buf[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi|rx_buf[1]           ; SPI_slave:ecg_spi|rx_buf[1]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:ecg_spi|rx_buf[0]           ; SPI_slave:ecg_spi|rx_buf[0]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.211 ; SPI_slave:ecg_spi|bit_cnt[12]         ; SPI_slave:ecg_spi|bit_cnt[13]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.319      ;
; 0.217 ; SPI_slave:ecg_spi|bit_cnt[13]         ; SPI_slave:ecg_spi|bit_cnt[14]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.325      ;
; 0.220 ; SPI_slave:ecg_spi|bit_cnt[1]          ; SPI_slave:ecg_spi|bit_cnt[2]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.328      ;
; 0.221 ; SPI_slave:ecg_spi|bit_cnt[2]          ; SPI_slave:ecg_spi|bit_cnt[3]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.329      ;
; 0.243 ; ecg_ss_n                              ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.576      ; 1.933      ;
; 0.270 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.265      ; 1.649      ;
; 0.279 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|bit_cnt[6]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.388      ;
; 0.283 ; SPI_slave:ecg_spi|bit_cnt[3]          ; SPI_slave:ecg_spi|bit_cnt[4]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.391      ;
; 0.284 ; SPI_slave:ecg_spi|bit_cnt[14]         ; SPI_slave:ecg_spi|bit_cnt[15]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.392      ;
; 0.294 ; SPI_slave:ecg_spi|bit_cnt[8]          ; SPI_slave:ecg_spi|bit_cnt[9]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.025      ; 0.403      ;
; 0.298 ; ecg_ss_n                              ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.578      ; 1.990      ;
; 0.303 ; ecg_ss_n                              ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.688      ; 1.605      ;
; 0.310 ; ecg_ss_n                              ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.688      ; 2.112      ;
; 0.320 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.276      ; 1.710      ;
; 0.320 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.265      ; 1.699      ;
; 0.321 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.276      ; 1.711      ;
; 0.324 ; SPI_slave:ecg_spi|bit_cnt[16]         ; SPI_slave:ecg_spi|rx_buf[0]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.619      ; 0.527      ;
; 0.325 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.265      ; 1.704      ;
; 0.326 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.265      ; 1.705      ;
; 0.333 ; ecg_ss_n                              ; SPI_slave:ecg_spi|miso~reg0           ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.219      ; 1.666      ;
; 0.335 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.265      ; 1.714      ;
; 0.342 ; SPI_slave:ecg_spi|bit_cnt[13]         ; SPI_slave:ecg_spi|rx_buf[3]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.580      ; 0.506      ;
; 0.342 ; ecg_ss_n                              ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.576      ; 1.532      ;
; 0.362 ; ecg_ss_n                              ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.265      ; 1.741      ;
; 0.396 ; SPI_slave:ecg_spi|bit_cnt[11]         ; SPI_slave:ecg_spi|bit_cnt[12]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.076      ; 0.556      ;
; 0.396 ; SPI_slave:ecg_spi|bit_cnt[14]         ; SPI_slave:ecg_spi|rx_buf[2]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.446      ; 0.426      ;
; 0.397 ; ecg_ss_n                              ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.578      ; 1.589      ;
; 0.398 ; SPI_slave:ecg_spi|bit_cnt[12]         ; SPI_slave:ecg_spi|rx_buf[4]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.446      ; 0.428      ;
; 0.410 ; SPI_slave:ecg_spi|bit_cnt[7]          ; SPI_slave:ecg_spi|bit_cnt[8]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.004     ; 0.490      ;
; 0.416 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[3]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.141      ; 0.641      ;
; 0.417 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[0]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.141      ; 0.642      ;
; 0.417 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[6]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.141      ; 0.642      ;
; 0.421 ; SPI_slave:ecg_spi|bit_cnt[10]         ; SPI_slave:ecg_spi|bit_cnt[11]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.004     ; 0.501      ;
; 0.431 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[1]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.141      ; 0.656      ;
; 0.445 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[4]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.012      ; 0.541      ;
; 0.446 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[5]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.012      ; 0.542      ;
; 0.447 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[2]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.012      ; 0.543      ;
; 0.447 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rx_buf[7]           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.012      ; 0.543      ;
; 0.468 ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.576      ;
; 0.469 ; SPI_slave:ecg_spi|bit_cnt[15]         ; SPI_slave:ecg_spi|rx_buf[1]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.580      ; 0.633      ;
; 0.491 ; SPI_slave:ecg_spi|bit_cnt[1]          ; SPI_slave:ecg_spi|wr_add              ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.479      ; 0.554      ;
; 0.494 ; SPI_slave:ecg_spi|bit_cnt[4]          ; SPI_slave:ecg_spi|bit_cnt[5]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.004     ; 0.574      ;
; 0.503 ; SPI_slave:ecg_spi|bit_cnt[6]          ; SPI_slave:ecg_spi|bit_cnt[7]          ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.076      ; 0.663      ;
; 0.507 ; SPI_slave:ecg_spi|bit_cnt[16]         ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.492      ; 0.583      ;
; 0.513 ; SPI_slave:ecg_spi|bit_cnt[11]         ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.492      ; 0.589      ;
; 0.535 ; SPI_slave:ecg_spi|bit_cnt[15]         ; SPI_slave:ecg_spi|bit_cnt[16]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.004     ; 0.615      ;
; 0.549 ; SPI_slave:ecg_spi|bit_cnt[9]          ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.619      ; 0.752      ;
; 0.564 ; SPI_slave:ecg_spi|bit_cnt[2]          ; SPI_slave:ecg_spi|rd_add              ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.613      ; 0.761      ;
; 0.567 ; SPI_slave:ecg_spi|bit_cnt[8]          ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.141      ; 0.792      ;
; 0.573 ; SPI_slave:ecg_spi|bit_cnt[10]         ; SPI_slave:ecg_spi|rx_buf[6]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.580      ; 0.737      ;
; 0.581 ; SPI_slave:ecg_spi|bit_cnt[9]          ; SPI_slave:ecg_spi|bit_cnt[10]         ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.076      ; 0.741      ;
; 0.589 ; SPI_slave:ecg_spi|rrdy~_emulated      ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.037      ; 0.710      ;
; 0.593 ; SPI_slave:ecg_spi|trdy~_emulated      ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.028      ; 0.705      ;
; 0.596 ; SPI_slave:ecg_spi|bit_cnt[11]         ; SPI_slave:ecg_spi|rx_buf[5]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.491      ; 0.671      ;
; 0.600 ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.708      ;
; 0.602 ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.710      ;
; 0.608 ; SPI_slave:ecg_spi|bit_cnt[16]         ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.619      ; 0.811      ;
; 0.612 ; SPI_slave:ecg_spi|bit_cnt[10]         ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.461      ; 0.657      ;
; 0.619 ; SPI_slave:ecg_spi|bit_cnt[9]          ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.141      ; 0.844      ;
; 0.640 ; SPI_slave:ecg_spi|bit_cnt[16]         ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.500      ; 0.724      ;
; 0.644 ; SPI_slave:ecg_spi|rrdy~_emulated      ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.039      ; 0.767      ;
; 0.652 ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.045      ; 0.781      ;
; 0.657 ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.765      ;
; 0.689 ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 0.797      ;
; 0.704 ; SPI_slave:ecg_spi|bit_cnt[9]          ; SPI_slave:ecg_spi|rx_buf[7]           ; ecg_sclk     ; ecg_sclk    ; -0.500       ; 0.491      ; 0.779      ;
; 0.705 ; SPI_slave:ecg_spi|roe~_emulated       ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.034      ; 0.823      ;
; 0.725 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|wr_add              ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.040      ; 0.849      ;
; 0.739 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.020      ; 0.843      ;
; 0.739 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.022      ; 0.845      ;
; 0.740 ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.045      ; 0.869      ;
; 0.818 ; SPI_slave:ecg_spi|rd_add              ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.012      ; 0.914      ;
; 0.883 ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; SPI_slave:ecg_spi|miso~reg0           ; ecg_sclk     ; ecg_sclk    ; 0.000        ; -0.005     ; 0.962      ;
; 0.887 ; SPI_slave:ecg_spi|wr_add              ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.141      ; 1.112      ;
; 0.976 ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.024      ; 1.084      ;
; 1.029 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.187      ; 1.300      ;
; 1.029 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.187      ; 1.300      ;
; 1.029 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.187      ; 1.300      ;
; 1.029 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.187      ; 1.300      ;
; 1.029 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.187      ; 1.300      ;
; 1.029 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.187      ; 1.300      ;
; 1.057 ; SPI_slave:ecg_spi|bit_cnt[4]          ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.146      ; 1.287      ;
; 1.057 ; SPI_slave:ecg_spi|bit_cnt[4]          ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.146      ; 1.287      ;
; 1.057 ; SPI_slave:ecg_spi|bit_cnt[4]          ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.146      ; 1.287      ;
; 1.057 ; SPI_slave:ecg_spi|bit_cnt[4]          ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.146      ; 1.287      ;
; 1.057 ; SPI_slave:ecg_spi|bit_cnt[4]          ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.146      ; 1.287      ;
; 1.057 ; SPI_slave:ecg_spi|bit_cnt[4]          ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.146      ; 1.287      ;
; 1.071 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.198      ; 1.353      ;
; 1.071 ; SPI_slave:ecg_spi|bit_cnt[5]          ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.198      ; 1.353      ;
; 1.099 ; SPI_slave:ecg_spi|bit_cnt[4]          ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.157      ; 1.340      ;
; 1.099 ; SPI_slave:ecg_spi|bit_cnt[4]          ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.157      ; 1.340      ;
; 1.116 ; SPI_slave:ecg_spi|bit_cnt[2]          ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_sclk     ; ecg_sclk    ; 0.000        ; 0.146      ; 1.346      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rec_sclk'                                                                                                                       ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.199 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|wr_add              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi|sel[0]              ; SPI_slave:rec_spi|sel[0]              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi|sel[1]              ; SPI_slave:rec_spi|sel[1]              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi|rx_buf[0]           ; SPI_slave:rec_spi|rx_buf[0]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi|rx_buf[1]           ; SPI_slave:rec_spi|rx_buf[1]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi|rx_buf[2]           ; SPI_slave:rec_spi|rx_buf[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi|rx_buf[3]           ; SPI_slave:rec_spi|rx_buf[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi|rx_buf[4]           ; SPI_slave:rec_spi|rx_buf[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi|rx_buf[5]           ; SPI_slave:rec_spi|rx_buf[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi|rx_buf[6]           ; SPI_slave:rec_spi|rx_buf[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; SPI_slave:rec_spi|rx_buf[7]           ; SPI_slave:rec_spi|rx_buf[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.307      ;
; 0.209 ; SPI_slave:rec_spi|bit_cnt[5]          ; SPI_slave:rec_spi|bit_cnt[6]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.317      ;
; 0.219 ; SPI_slave:rec_spi|bit_cnt[1]          ; SPI_slave:rec_spi|bit_cnt[2]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.327      ;
; 0.272 ; SPI_slave:rec_spi|bit_cnt[13]         ; SPI_slave:rec_spi|rx_buf[3]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.592      ; 0.448      ;
; 0.274 ; rec_ss_n                              ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.607      ; 1.995      ;
; 0.282 ; SPI_slave:rec_spi|bit_cnt[6]          ; SPI_slave:rec_spi|bit_cnt[7]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.390      ;
; 0.285 ; rec_ss_n                              ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.607      ; 2.006      ;
; 0.286 ; SPI_slave:rec_spi|bit_cnt[13]         ; SPI_slave:rec_spi|bit_cnt[14]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.393      ;
; 0.295 ; SPI_slave:rec_spi|bit_cnt[8]          ; SPI_slave:rec_spi|bit_cnt[9]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.403      ;
; 0.296 ; SPI_slave:rec_spi|bit_cnt[10]         ; SPI_slave:rec_spi|bit_cnt[11]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.404      ;
; 0.341 ; SPI_slave:rec_spi|bit_cnt[15]         ; SPI_slave:rec_spi|rx_buf[1]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.592      ; 0.517      ;
; 0.355 ; SPI_slave:rec_spi|bit_cnt[4]          ; SPI_slave:rec_spi|sel[0]              ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.487      ; 0.426      ;
; 0.357 ; SPI_slave:rec_spi|bit_cnt[2]          ; SPI_slave:rec_spi|bit_cnt[3]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.465      ;
; 0.358 ; SPI_slave:rec_spi|bit_cnt[7]          ; SPI_slave:rec_spi|bit_cnt[8]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.466      ;
; 0.358 ; SPI_slave:rec_spi|bit_cnt[3]          ; SPI_slave:rec_spi|bit_cnt[4]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.466      ;
; 0.358 ; SPI_slave:rec_spi|bit_cnt[3]          ; SPI_slave:rec_spi|sel[1]              ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.487      ; 0.429      ;
; 0.364 ; SPI_slave:rec_spi|bit_cnt[1]          ; SPI_slave:rec_spi|wr_add              ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.487      ; 0.435      ;
; 0.374 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.341      ; 1.829      ;
; 0.378 ; rec_ss_n                              ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.607      ; 1.599      ;
; 0.393 ; rec_ss_n                              ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.607      ; 1.614      ;
; 0.399 ; SPI_slave:rec_spi|bit_cnt[14]         ; SPI_slave:rec_spi|bit_cnt[15]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.506      ;
; 0.418 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.341      ; 1.873      ;
; 0.420 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.341      ; 1.875      ;
; 0.434 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[6]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.117      ; 0.635      ;
; 0.434 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[5]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.117      ; 0.635      ;
; 0.436 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.287      ; 1.837      ;
; 0.438 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.287      ; 1.839      ;
; 0.438 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.287      ; 1.839      ;
; 0.440 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.287      ; 1.841      ;
; 0.459 ; rec_ss_n                              ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.613      ; 1.686      ;
; 0.462 ; rec_ss_n                              ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.613      ; 2.189      ;
; 0.466 ; rec_ss_n                              ; SPI_slave:rec_spi|miso~reg0           ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.303      ; 1.883      ;
; 0.467 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[7]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.117      ; 0.668      ;
; 0.467 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[0]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.117      ; 0.668      ;
; 0.468 ; SPI_slave:rec_spi|bit_cnt[14]         ; SPI_slave:rec_spi|rx_buf[2]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.592      ; 0.644      ;
; 0.469 ; SPI_slave:rec_spi|bit_cnt[15]         ; SPI_slave:rec_spi|bit_cnt[16]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.058      ; 0.611      ;
; 0.469 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[2]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.117      ; 0.670      ;
; 0.470 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[1]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.117      ; 0.671      ;
; 0.472 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[3]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.117      ; 0.673      ;
; 0.473 ; SPI_slave:rec_spi|bit_cnt[10]         ; SPI_slave:rec_spi|rx_buf[6]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.570      ; 0.627      ;
; 0.473 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rx_buf[4]           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.117      ; 0.674      ;
; 0.476 ; SPI_slave:rec_spi|bit_cnt[9]          ; SPI_slave:rec_spi|bit_cnt[10]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.584      ;
; 0.507 ; rec_ss_n                              ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.287      ; 1.908      ;
; 0.521 ; SPI_slave:rec_spi|bit_cnt[16]         ; SPI_slave:rec_spi|rx_buf[0]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.570      ; 0.675      ;
; 0.531 ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.638      ;
; 0.554 ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.661      ;
; 0.585 ; SPI_slave:rec_spi|bit_cnt[11]         ; SPI_slave:rec_spi|rx_buf[5]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.570      ; 0.739      ;
; 0.588 ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.695      ;
; 0.588 ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.695      ;
; 0.597 ; SPI_slave:rec_spi|bit_cnt[9]          ; SPI_slave:rec_spi|rx_buf[7]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.570      ; 0.751      ;
; 0.599 ; SPI_slave:rec_spi|bit_cnt[16]         ; SPI_slave:rec_spi|roe~_emulated       ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.472      ; 0.655      ;
; 0.622 ; SPI_slave:rec_spi|bit_cnt[11]         ; SPI_slave:rec_spi|roe~_emulated       ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.472      ; 0.678      ;
; 0.643 ; SPI_slave:rec_spi|roe~_emulated       ; SPI_slave:rec_spi|roe~_emulated       ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.026      ; 0.753      ;
; 0.656 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|roe~_emulated       ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.019      ; 0.759      ;
; 0.658 ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.765      ;
; 0.661 ; SPI_slave:rec_spi|bit_cnt[9]          ; SPI_slave:rec_spi|trdy~_emulated      ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.487      ; 0.732      ;
; 0.661 ; SPI_slave:rec_spi|bit_cnt[2]          ; SPI_slave:rec_spi|rd_add              ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.451      ; 0.696      ;
; 0.684 ; SPI_slave:rec_spi|bit_cnt[16]         ; SPI_slave:rec_spi|trdy~_emulated      ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.487      ; 0.755      ;
; 0.694 ; SPI_slave:rec_spi|bit_cnt[16]         ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.472      ; 0.750      ;
; 0.701 ; SPI_slave:rec_spi|bit_cnt[11]         ; SPI_slave:rec_spi|bit_cnt[12]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.031      ; 0.816      ;
; 0.708 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.019      ; 0.811      ;
; 0.724 ; SPI_slave:rec_spi|wr_add              ; SPI_slave:rec_spi|trdy~_emulated      ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.034      ; 0.842      ;
; 0.729 ; SPI_slave:rec_spi|rrdy~_emulated      ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.026      ; 0.839      ;
; 0.740 ; SPI_slave:rec_spi|rrdy~_emulated      ; SPI_slave:rec_spi|roe~_emulated       ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.026      ; 0.850      ;
; 0.758 ; SPI_slave:rec_spi|bit_cnt[10]         ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.472      ; 0.814      ;
; 0.776 ; SPI_slave:rec_spi|bit_cnt[4]          ; SPI_slave:rec_spi|bit_cnt[5]          ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.024      ; 0.884      ;
; 0.781 ; SPI_slave:rec_spi|trdy~_emulated      ; SPI_slave:rec_spi|trdy~_emulated      ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.037      ; 0.902      ;
; 0.791 ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.104      ; 0.979      ;
; 0.795 ; SPI_slave:rec_spi|bit_cnt[8]          ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.177      ; 1.056      ;
; 0.833 ; SPI_slave:rec_spi|bit_cnt[12]         ; SPI_slave:rec_spi|rx_buf[4]           ; rec_sclk     ; rec_sclk    ; -0.500       ; 0.592      ; 1.009      ;
; 0.839 ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.946      ;
; 0.841 ; SPI_slave:rec_spi|rd_add              ; SPI_slave:rec_spi|trdy~_emulated      ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.073      ; 0.998      ;
; 0.842 ; SPI_slave:rec_spi|bit_cnt[12]         ; SPI_slave:rec_spi|bit_cnt[13]         ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.023      ; 0.949      ;
; 0.843 ; SPI_slave:rec_spi|bit_cnt[9]          ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.177      ; 1.104      ;
; 0.847 ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.013      ; 0.944      ;
; 0.864 ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; -0.003     ; 0.945      ;
; 0.872 ; SPI_slave:rec_spi|rd_add              ; SPI_slave:rec_spi|rd_add              ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.031      ; 0.987      ;
; 1.041 ; SPI_slave:rec_spi|bit_cnt[5]          ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 1.163      ;
; 1.048 ; SPI_slave:rec_spi|bit_cnt[5]          ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.161      ; 1.293      ;
; 1.048 ; SPI_slave:rec_spi|bit_cnt[5]          ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.161      ; 1.293      ;
; 1.048 ; SPI_slave:rec_spi|bit_cnt[5]          ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.161      ; 1.293      ;
; 1.048 ; SPI_slave:rec_spi|bit_cnt[5]          ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.161      ; 1.293      ;
; 1.048 ; SPI_slave:rec_spi|bit_cnt[5]          ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.161      ; 1.293      ;
; 1.057 ; SPI_slave:rec_spi|bit_cnt[5]          ; SPI_slave:rec_spi|miso~reg0           ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.177      ; 1.318      ;
; 1.091 ; SPI_slave:rec_spi|bit_cnt[9]          ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 1.213      ;
; 1.097 ; SPI_slave:rec_spi|bit_cnt[16]         ; SPI_slave:rec_spi|miso~en             ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.038      ; 1.219      ;
; 1.102 ; SPI_slave:rec_spi|bit_cnt[4]          ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.161      ; 1.347      ;
; 1.102 ; SPI_slave:rec_spi|bit_cnt[4]          ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.161      ; 1.347      ;
; 1.102 ; SPI_slave:rec_spi|bit_cnt[4]          ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.161      ; 1.347      ;
; 1.102 ; SPI_slave:rec_spi|bit_cnt[4]          ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_sclk     ; rec_sclk    ; 0.000        ; 0.161      ; 1.347      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rec_sclk'                                                                                        ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.557 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.290      ; 3.324      ;
; -1.557 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.290      ; 3.324      ;
; -1.557 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.290      ; 3.324      ;
; -1.365 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.237      ; 3.079      ;
; -1.365 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.237      ; 3.079      ;
; -1.365 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.237      ; 3.079      ;
; -1.365 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.237      ; 3.079      ;
; -1.365 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.237      ; 3.079      ;
; -0.801 ; rec_ss_n  ; SPI_slave:rec_spi|miso~en             ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.129      ; 2.407      ;
; -0.800 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[1]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 2.403      ;
; -0.800 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[2]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 2.403      ;
; -0.800 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[3]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 2.403      ;
; -0.800 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[4]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 2.403      ;
; -0.800 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[5]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 2.403      ;
; -0.800 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[6]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 2.403      ;
; -0.800 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[7]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 2.403      ;
; -0.800 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[8]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 2.403      ;
; -0.800 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[9]          ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 2.403      ;
; -0.800 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[10]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 2.403      ;
; -0.800 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[11]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 2.403      ;
; -0.800 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[16]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.126      ; 2.403      ;
; -0.664 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[12]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.113      ; 2.254      ;
; -0.664 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[13]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.113      ; 2.254      ;
; -0.664 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[14]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.113      ; 2.254      ;
; -0.664 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[15]         ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.113      ; 2.254      ;
; -0.531 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.290      ; 2.798      ;
; -0.531 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.290      ; 2.798      ;
; -0.531 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.290      ; 2.798      ;
; -0.371 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.237      ; 2.585      ;
; -0.371 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.237      ; 2.585      ;
; -0.371 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.237      ; 2.585      ;
; -0.371 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.237      ; 2.585      ;
; -0.371 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.237      ; 2.585      ;
; 0.171  ; rec_ss_n  ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.565      ; 1.871      ;
; 0.180  ; rec_ss_n  ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.565      ; 2.362      ;
; 0.209  ; rec_ss_n  ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.558      ; 1.826      ;
; 0.219  ; rec_ss_n  ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.558      ; 2.316      ;
; 0.256  ; rec_ss_n  ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.500        ; 1.558      ; 1.779      ;
; 0.259  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[1]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.126      ; 1.844      ;
; 0.259  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[2]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.126      ; 1.844      ;
; 0.259  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[3]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.126      ; 1.844      ;
; 0.259  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[4]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.126      ; 1.844      ;
; 0.259  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[5]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.126      ; 1.844      ;
; 0.259  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[6]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.126      ; 1.844      ;
; 0.259  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[7]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.126      ; 1.844      ;
; 0.259  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[8]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.126      ; 1.844      ;
; 0.259  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[9]          ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.126      ; 1.844      ;
; 0.259  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[10]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.126      ; 1.844      ;
; 0.259  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[11]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.126      ; 1.844      ;
; 0.259  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[16]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.126      ; 1.844      ;
; 0.270  ; rec_ss_n  ; SPI_slave:rec_spi|miso~en             ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.129      ; 1.836      ;
; 0.284  ; rec_ss_n  ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.558      ; 2.251      ;
; 0.377  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[12]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.113      ; 1.713      ;
; 0.377  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[13]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.113      ; 1.713      ;
; 0.377  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[14]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.113      ; 1.713      ;
; 0.377  ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[15]         ; rec_ss_n     ; rec_sclk    ; 1.000        ; 1.113      ; 1.713      ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'ecg_sclk'                                                                                        ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.197 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.215      ; 2.889      ;
; -1.197 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.215      ; 2.889      ;
; -1.197 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.215      ; 2.889      ;
; -1.197 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.215      ; 2.889      ;
; -1.197 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.215      ; 2.889      ;
; -1.197 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.215      ; 2.889      ;
; -1.187 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.225      ; 2.889      ;
; -1.187 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.225      ; 2.889      ;
; -0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[5]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.069      ; 2.151      ;
; -0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[6]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.069      ; 2.151      ;
; -0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[8]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.069      ; 2.151      ;
; -0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[9]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.069      ; 2.151      ;
; -0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[11]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.069      ; 2.151      ;
; -0.605 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[16]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.069      ; 2.151      ;
; -0.598 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[1]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.108      ; 2.183      ;
; -0.598 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[2]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.108      ; 2.183      ;
; -0.598 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[3]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.108      ; 2.183      ;
; -0.598 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[4]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.108      ; 2.183      ;
; -0.598 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[7]          ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.108      ; 2.183      ;
; -0.598 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[10]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.108      ; 2.183      ;
; -0.598 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[12]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.108      ; 2.183      ;
; -0.598 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[13]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.108      ; 2.183      ;
; -0.598 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[14]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.108      ; 2.183      ;
; -0.598 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[15]         ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.108      ; 2.183      ;
; -0.533 ; ecg_ss_n  ; SPI_slave:ecg_spi|miso~en             ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.185      ; 2.195      ;
; -0.222 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.215      ; 2.414      ;
; -0.222 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.215      ; 2.414      ;
; -0.222 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.215      ; 2.414      ;
; -0.222 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.215      ; 2.414      ;
; -0.222 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.215      ; 2.414      ;
; -0.222 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.215      ; 2.414      ;
; -0.212 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.225      ; 2.414      ;
; -0.212 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.225      ; 2.414      ;
; 0.191  ; ecg_ss_n  ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.527      ; 1.813      ;
; 0.209  ; ecg_ss_n  ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.527      ; 2.295      ;
; 0.244  ; ecg_ss_n  ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.530      ; 1.763      ;
; 0.262  ; ecg_ss_n  ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.530      ; 2.245      ;
; 0.284  ; ecg_ss_n  ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.500        ; 1.635      ; 1.828      ;
; 0.294  ; ecg_ss_n  ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.635      ; 2.318      ;
; 0.399  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[5]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.069      ; 1.647      ;
; 0.399  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[6]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.069      ; 1.647      ;
; 0.399  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[8]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.069      ; 1.647      ;
; 0.399  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[9]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.069      ; 1.647      ;
; 0.399  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[11]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.069      ; 1.647      ;
; 0.399  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[16]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.069      ; 1.647      ;
; 0.419  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[1]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.108      ; 1.666      ;
; 0.419  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[2]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.108      ; 1.666      ;
; 0.419  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[3]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.108      ; 1.666      ;
; 0.419  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[4]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.108      ; 1.666      ;
; 0.419  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[7]          ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.108      ; 1.666      ;
; 0.419  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[10]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.108      ; 1.666      ;
; 0.419  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[12]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.108      ; 1.666      ;
; 0.419  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[13]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.108      ; 1.666      ;
; 0.419  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[14]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.108      ; 1.666      ;
; 0.419  ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[15]         ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.108      ; 1.666      ;
; 0.495  ; ecg_ss_n  ; SPI_slave:ecg_spi|miso~en             ; ecg_ss_n     ; ecg_sclk    ; 1.000        ; 1.185      ; 1.667      ;
+--------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'ecg_sclk'                                                                                        ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.259 ; ecg_ss_n  ; SPI_slave:ecg_spi|miso~en             ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.233      ; 1.606      ;
; 0.337 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[1]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.154      ; 1.605      ;
; 0.337 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[2]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.154      ; 1.605      ;
; 0.337 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[3]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.154      ; 1.605      ;
; 0.337 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[4]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.154      ; 1.605      ;
; 0.337 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[7]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.154      ; 1.605      ;
; 0.337 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[10]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.154      ; 1.605      ;
; 0.337 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[12]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.154      ; 1.605      ;
; 0.337 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[13]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.154      ; 1.605      ;
; 0.337 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[14]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.154      ; 1.605      ;
; 0.337 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[15]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.154      ; 1.605      ;
; 0.360 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[5]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.113      ; 1.587      ;
; 0.360 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[6]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.113      ; 1.587      ;
; 0.360 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[8]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.113      ; 1.587      ;
; 0.360 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[9]          ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.113      ; 1.587      ;
; 0.360 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[11]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.113      ; 1.587      ;
; 0.360 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[16]         ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.113      ; 1.587      ;
; 0.371 ; ecg_ss_n  ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.578      ; 2.063      ;
; 0.399 ; ecg_ss_n  ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.688      ; 2.201      ;
; 0.414 ; ecg_ss_n  ; SPI_slave:ecg_spi|rrdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.578      ; 1.606      ;
; 0.414 ; ecg_ss_n  ; SPI_slave:ecg_spi|trdy~_emulated      ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.688      ; 1.716      ;
; 0.501 ; ecg_ss_n  ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.576      ; 2.191      ;
; 0.521 ; ecg_ss_n  ; SPI_slave:ecg_spi|roe~_emulated       ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.576      ; 1.711      ;
; 0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.276      ; 2.324      ;
; 0.934 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.276      ; 2.324      ;
; 0.945 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.265      ; 2.324      ;
; 0.945 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.265      ; 2.324      ;
; 0.945 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.265      ; 2.324      ;
; 0.945 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.265      ; 2.324      ;
; 0.945 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.265      ; 2.324      ;
; 0.945 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; 0.000        ; 1.265      ; 2.324      ;
; 1.277 ; ecg_ss_n  ; SPI_slave:ecg_spi|miso~en             ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.233      ; 2.124      ;
; 1.344 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[1]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.154      ; 2.112      ;
; 1.344 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[2]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.154      ; 2.112      ;
; 1.344 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[3]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.154      ; 2.112      ;
; 1.344 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[4]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.154      ; 2.112      ;
; 1.344 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[7]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.154      ; 2.112      ;
; 1.344 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[10]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.154      ; 2.112      ;
; 1.344 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[12]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.154      ; 2.112      ;
; 1.344 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[13]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.154      ; 2.112      ;
; 1.344 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[14]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.154      ; 2.112      ;
; 1.344 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[15]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.154      ; 2.112      ;
; 1.354 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[5]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.113      ; 2.081      ;
; 1.354 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[6]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.113      ; 2.081      ;
; 1.354 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[8]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.113      ; 2.081      ;
; 1.354 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[9]          ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.113      ; 2.081      ;
; 1.354 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[11]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.113      ; 2.081      ;
; 1.354 ; ecg_ss_n  ; SPI_slave:ecg_spi|bit_cnt[16]         ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.113      ; 2.081      ;
; 1.901 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.276      ; 2.791      ;
; 1.901 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.276      ; 2.791      ;
; 1.911 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.265      ; 2.790      ;
; 1.911 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.265      ; 2.790      ;
; 1.911 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.265      ; 2.790      ;
; 1.911 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.265      ; 2.790      ;
; 1.911 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.265      ; 2.790      ;
; 1.911 ; ecg_ss_n  ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ; ecg_ss_n     ; ecg_sclk    ; -0.500       ; 1.265      ; 2.790      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rec_sclk'                                                                                        ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[12]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.157      ; 1.652      ;
; 0.381 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[13]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.157      ; 1.652      ;
; 0.381 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[14]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.157      ; 1.652      ;
; 0.381 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[15]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.157      ; 1.652      ;
; 0.414 ; rec_ss_n  ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.607      ; 2.135      ;
; 0.445 ; rec_ss_n  ; SPI_slave:rec_spi|roe~_emulated       ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.607      ; 1.666      ;
; 0.451 ; rec_ss_n  ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.607      ; 2.172      ;
; 0.479 ; rec_ss_n  ; SPI_slave:rec_spi|rrdy~_emulated      ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.607      ; 1.700      ;
; 0.480 ; rec_ss_n  ; SPI_slave:rec_spi|miso~en             ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.175      ; 1.769      ;
; 0.492 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[1]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.777      ;
; 0.492 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[2]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.777      ;
; 0.492 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[3]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.777      ;
; 0.492 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[4]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.777      ;
; 0.492 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[5]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.777      ;
; 0.492 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[6]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.777      ;
; 0.492 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[7]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.777      ;
; 0.492 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[8]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.777      ;
; 0.492 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[9]          ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.777      ;
; 0.492 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[10]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.777      ;
; 0.492 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[11]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.777      ;
; 0.492 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[16]         ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.171      ; 1.777      ;
; 0.519 ; rec_ss_n  ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.613      ; 2.246      ;
; 0.544 ; rec_ss_n  ; SPI_slave:rec_spi|trdy~_emulated      ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.613      ; 1.771      ;
; 1.088 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.287      ; 2.489      ;
; 1.088 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.287      ; 2.489      ;
; 1.088 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.287      ; 2.489      ;
; 1.088 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.287      ; 2.489      ;
; 1.088 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.287      ; 2.489      ;
; 1.238 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.341      ; 2.693      ;
; 1.238 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.341      ; 2.693      ;
; 1.238 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; 0.000        ; 1.341      ; 2.693      ;
; 1.410 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[12]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.157      ; 2.181      ;
; 1.410 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[13]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.157      ; 2.181      ;
; 1.410 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[14]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.157      ; 2.181      ;
; 1.410 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[15]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.157      ; 2.181      ;
; 1.539 ; rec_ss_n  ; SPI_slave:rec_spi|miso~en             ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.175      ; 2.328      ;
; 1.540 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[1]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 2.325      ;
; 1.540 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[2]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 2.325      ;
; 1.540 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[3]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 2.325      ;
; 1.540 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[4]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 2.325      ;
; 1.540 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[5]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 2.325      ;
; 1.540 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[6]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 2.325      ;
; 1.540 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[7]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 2.325      ;
; 1.540 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[8]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 2.325      ;
; 1.540 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[9]          ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 2.325      ;
; 1.540 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[10]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 2.325      ;
; 1.540 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[11]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 2.325      ;
; 1.540 ; rec_ss_n  ; SPI_slave:rec_spi|bit_cnt[16]         ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.171      ; 2.325      ;
; 2.074 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[0]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.287      ; 2.975      ;
; 2.074 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[1]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.287      ; 2.975      ;
; 2.074 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[2]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.287      ; 2.975      ;
; 2.074 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[3]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.287      ; 2.975      ;
; 2.074 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[4]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.287      ; 2.975      ;
; 2.255 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[5]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.341      ; 3.210      ;
; 2.255 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[6]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.341      ; 3.210      ;
; 2.255 ; rec_ss_n  ; SPI_slave:rec_spi|tx_buf[7]~_emulated ; rec_ss_n     ; rec_sclk    ; -0.500       ; 1.341      ; 3.210      ;
+-------+-----------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_sclk'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_sclk ; Rise       ; rec_sclk                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|miso~en             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|miso~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rd_add              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|roe~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rrdy~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|sel[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|sel[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|trdy~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rec_sclk ; Fall       ; SPI_slave:rec_spi|wr_add              ;
; -0.174 ; 0.042        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[0]           ;
; -0.174 ; 0.042        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[1]           ;
; -0.174 ; 0.042        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[2]           ;
; -0.174 ; 0.042        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[3]           ;
; -0.174 ; 0.042        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[4]           ;
; -0.174 ; 0.042        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[5]           ;
; -0.174 ; 0.042        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[6]           ;
; -0.174 ; 0.042        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rx_buf[7]           ;
; -0.151 ; 0.065        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|trdy~_emulated      ;
; -0.150 ; 0.066        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|sel[0]              ;
; -0.150 ; 0.066        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|sel[1]              ;
; -0.150 ; 0.066        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|wr_add              ;
; -0.149 ; 0.067        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|roe~_emulated       ;
; -0.149 ; 0.067        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rrdy~_emulated      ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[5]~_emulated ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[6]~_emulated ;
; -0.143 ; 0.041        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[7]~_emulated ;
; -0.137 ; 0.079        ; 0.216          ; High Pulse Width ; rec_sclk ; Fall       ; SPI_slave:rec_spi|rd_add              ;
; -0.129 ; 0.055        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|miso~reg0           ;
; -0.119 ; 0.065        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[0]~_emulated ;
; -0.119 ; 0.065        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[1]~_emulated ;
; -0.119 ; 0.065        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[2]~_emulated ;
; -0.119 ; 0.065        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[3]~_emulated ;
; -0.119 ; 0.065        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|tx_buf[4]~_emulated ;
; -0.109 ; 0.075        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|miso~en             ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[10]         ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[11]         ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[12]         ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[13]         ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[14]         ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[15]         ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[16]         ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[1]          ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[2]          ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[3]          ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[4]          ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[5]          ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[6]          ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[7]          ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[8]          ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; rec_sclk ; Rise       ; SPI_slave:rec_spi|bit_cnt[9]          ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|tx_buf[5]~_emulated|clk       ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|tx_buf[6]~_emulated|clk       ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|tx_buf[7]~_emulated|clk       ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[0]|clk                 ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[1]|clk                 ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[2]|clk                 ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[3]|clk                 ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[4]|clk                 ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[5]|clk                 ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[6]|clk                 ;
; 0.047  ; 0.047        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|rx_buf[7]|clk                 ;
; 0.051  ; 0.051        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|miso~reg0|clk                 ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|tx_buf[0]~_emulated|clk       ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|tx_buf[1]~_emulated|clk       ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|tx_buf[2]~_emulated|clk       ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|tx_buf[3]~_emulated|clk       ;
; 0.061  ; 0.061        ; 0.000          ; Low Pulse Width  ; rec_sclk ; Rise       ; rec_spi|tx_buf[4]~_emulated|clk       ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_sclk'                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_sclk ; Rise       ; ecg_sclk                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|miso~en             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|miso~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rd_add              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|roe~_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rrdy~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|trdy~_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|wr_add              ;
; -0.164 ; 0.052        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[0]           ;
; -0.164 ; 0.052        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[1]           ;
; -0.164 ; 0.052        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[3]           ;
; -0.164 ; 0.052        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[6]           ;
; -0.164 ; 0.052        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|trdy~_emulated      ;
; -0.159 ; 0.057        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rd_add              ;
; -0.152 ; 0.064        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|wr_add              ;
; -0.151 ; 0.065        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rrdy~_emulated      ;
; -0.150 ; 0.066        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|roe~_emulated       ;
; -0.141 ; 0.075        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[2]           ;
; -0.141 ; 0.075        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[4]           ;
; -0.141 ; 0.075        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[5]           ;
; -0.141 ; 0.075        ; 0.216          ; High Pulse Width ; ecg_sclk ; Fall       ; SPI_slave:ecg_spi|rx_buf[7]           ;
; -0.118 ; 0.066        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[0]~_emulated ;
; -0.118 ; 0.066        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[4]~_emulated ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[10]         ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[12]         ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[13]         ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[14]         ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[15]         ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[1]          ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[2]          ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[3]          ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[4]          ;
; -0.114 ; 0.070        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[7]          ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[1]~_emulated ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[2]~_emulated ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[3]~_emulated ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[5]~_emulated ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[6]~_emulated ;
; -0.111 ; 0.073        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|tx_buf[7]~_emulated ;
; -0.110 ; 0.074        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|miso~en             ;
; -0.101 ; 0.083        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|miso~reg0           ;
; -0.095 ; 0.089        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[11]         ;
; -0.095 ; 0.089        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[16]         ;
; -0.095 ; 0.089        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[5]          ;
; -0.095 ; 0.089        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[6]          ;
; -0.095 ; 0.089        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[8]          ;
; -0.095 ; 0.089        ; 0.184          ; Low Pulse Width  ; ecg_sclk ; Rise       ; SPI_slave:ecg_spi|bit_cnt[9]          ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rx_buf[0]|clk                 ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rx_buf[1]|clk                 ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rx_buf[3]|clk                 ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rx_buf[6]|clk                 ;
; 0.057  ; 0.057        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|trdy~_emulated|clk            ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|rd_add|clk                    ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|tx_buf[0]~_emulated|clk       ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|tx_buf[4]~_emulated|clk       ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[10]|clk               ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[12]|clk               ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[13]|clk               ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[14]|clk               ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[15]|clk               ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[1]|clk                ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[2]|clk                ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[3]|clk                ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[4]|clk                ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|bit_cnt[7]|clk                ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|tx_buf[1]~_emulated|clk       ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|tx_buf[2]~_emulated|clk       ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; ecg_sclk ; Rise       ; ecg_spi|tx_buf[3]~_emulated|clk       ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rec_ss_n'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rec_ss_n ; Rise       ; rec_ss_n                            ;
; -0.023 ; -0.023       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[0]~29|datab          ;
; -0.023 ; -0.023       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[3]~17|datab          ;
; -0.019 ; -0.019       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[1]~25      ;
; -0.016 ; -0.016       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[7]~1       ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[1]~25|datac          ;
; -0.014 ; -0.014       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[0]~29      ;
; -0.014 ; -0.014       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[3]~17      ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[5]~9|datad           ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[6]~5|datad           ;
; -0.013 ; -0.013       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[7]~1|datac           ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[2]~21|datad          ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|tx_buf[4]~13|datad          ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[5]~9       ;
; -0.008 ; -0.008       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[6]~5       ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[2]~21      ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[4]~13      ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[1]|datad            ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[7]|datad            ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[0]|datad            ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[2]|datad            ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[4]|datad            ;
; 0.002  ; 0.002        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[5]|datad            ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[1]        ;
; 0.006  ; 0.006        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[7]        ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[0]        ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[2]        ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[4]        ;
; 0.007  ; 0.007        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[5]        ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[3]|datad            ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|rx_data[6]|datad            ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[3]        ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[6]        ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~2clkctrl|inclk[0] ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~2clkctrl|outclk   ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~0clkctrl|inclk[0] ;
; 0.035  ; 0.035        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~0clkctrl|outclk   ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~2|datad           ;
; 0.078  ; 0.078        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~0|datad           ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~2|combout         ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_spi|process_1~0|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|o                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_ss_n~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Rise       ; rec_ss_n~input|i                    ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_ss_n~input|o                    ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~0|combout         ;
; 0.919  ; 0.919        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~0|datad           ;
; 0.919  ; 0.919        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~2|combout         ;
; 0.923  ; 0.923        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~2|datad           ;
; 0.961  ; 0.961        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~0clkctrl|inclk[0] ;
; 0.961  ; 0.961        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~0clkctrl|outclk   ;
; 0.977  ; 0.977        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~2clkctrl|inclk[0] ;
; 0.977  ; 0.977        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|process_1~2clkctrl|outclk   ;
; 0.983  ; 0.983        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[3]        ;
; 0.983  ; 0.983        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[6]        ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[3]|datad            ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[6]|datad            ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[0]        ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[4]        ;
; 0.988  ; 0.988        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[5]        ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[1]        ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[2]        ;
; 0.989  ; 0.989        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|rx_data[7]        ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[0]|datad            ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[4]|datad            ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[5]|datad            ;
; 0.993  ; 0.993        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[1]|datad            ;
; 0.993  ; 0.993        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[2]|datad            ;
; 0.993  ; 0.993        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|rx_data[7]|datad            ;
; 1.004  ; 1.004        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[2]~21      ;
; 1.004  ; 1.004        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[4]~13      ;
; 1.004  ; 1.004        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[5]~9       ;
; 1.004  ; 1.004        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[6]~5       ;
; 1.008  ; 1.008        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[0]~29      ;
; 1.008  ; 1.008        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[3]~17      ;
; 1.008  ; 1.008        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[2]~21|datad          ;
; 1.008  ; 1.008        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[4]~13|datad          ;
; 1.008  ; 1.008        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[5]~9|datad           ;
; 1.008  ; 1.008        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[6]~5|datad           ;
; 1.008  ; 1.008        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[7]~1|datac           ;
; 1.011  ; 1.011        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[7]~1       ;
; 1.011  ; 1.011        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[1]~25|datac          ;
; 1.014  ; 1.014        ; 0.000          ; Low Pulse Width  ; rec_ss_n ; Fall       ; SPI_slave:rec_spi|tx_buf[1]~25      ;
; 1.018  ; 1.018        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[0]~29|datab          ;
; 1.018  ; 1.018        ; 0.000          ; High Pulse Width ; rec_ss_n ; Rise       ; rec_spi|tx_buf[3]~17|datab          ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ecg_ss_n'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; ecg_ss_n ; Rise       ; ecg_ss_n                            ;
; -0.008 ; -0.008       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[3]|datad            ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[0]|datad            ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[1]|datad            ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[4]|datad            ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[5]|datad            ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[6]|datad            ;
; -0.005 ; -0.005       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[7]|datad            ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[2]|datad            ;
; -0.003 ; -0.003       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[3]        ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[0]        ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[1]        ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[4]        ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[5]        ;
; -0.002 ; -0.002       ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[6]        ;
; 0.000  ; 0.000        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[7]        ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[2]        ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[1]~25      ;
; 0.001  ; 0.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[6]~5       ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[1]~25|datac          ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[6]~5|datac           ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[0]~29|datad          ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[3]~17|datad          ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[4]~13|datad          ;
; 0.007  ; 0.007        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[7]~1|datad           ;
; 0.009  ; 0.009        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[2]~21|datad          ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[5]~9|datad           ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[0]~29      ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[3]~17      ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[4]~13      ;
; 0.012  ; 0.012        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[7]~1       ;
; 0.014  ; 0.014        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[2]~21      ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[5]~9       ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9clkctrl|inclk[0] ;
; 0.024  ; 0.024        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9clkctrl|outclk   ;
; 0.039  ; 0.039        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1clkctrl|inclk[0] ;
; 0.039  ; 0.039        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1clkctrl|outclk   ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9|combout         ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9|datac           ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1|datad           ;
; 0.081  ; 0.081        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Rise       ; ecg_ss_n~input|i                    ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_ss_n~input|o                    ;
; 0.918  ; 0.918        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1|combout         ;
; 0.922  ; 0.922        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1|datad           ;
; 0.928  ; 0.928        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9|datac           ;
; 0.931  ; 0.931        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9|combout         ;
; 0.958  ; 0.958        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1clkctrl|inclk[0] ;
; 0.958  ; 0.958        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~1clkctrl|outclk   ;
; 0.971  ; 0.971        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9clkctrl|inclk[0] ;
; 0.971  ; 0.971        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|process_1~9clkctrl|outclk   ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[2]~21      ;
; 0.982  ; 0.982        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[5]~9       ;
; 0.985  ; 0.985        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[0]~29      ;
; 0.985  ; 0.985        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[3]~17      ;
; 0.985  ; 0.985        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[4]~13      ;
; 0.985  ; 0.985        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[7]~1       ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[2]~21|datad          ;
; 0.986  ; 0.986        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[5]~9|datad           ;
; 0.989  ; 0.989        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[0]~29|datad          ;
; 0.989  ; 0.989        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[3]~17|datad          ;
; 0.989  ; 0.989        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[4]~13|datad          ;
; 0.989  ; 0.989        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[7]~1|datad           ;
; 0.991  ; 0.991        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[6]~5|datac           ;
; 0.992  ; 0.992        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|tx_buf[1]~25|datac          ;
; 0.994  ; 0.994        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[7]        ;
; 0.994  ; 0.994        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[6]~5       ;
; 0.995  ; 0.995        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[2]        ;
; 0.995  ; 0.995        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|tx_buf[1]~25      ;
; 0.996  ; 0.996        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[5]        ;
; 0.997  ; 0.997        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[0]        ;
; 0.997  ; 0.997        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[1]        ;
; 0.997  ; 0.997        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[3]        ;
; 0.997  ; 0.997        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[4]        ;
; 0.997  ; 0.997        ; 0.000          ; Low Pulse Width  ; ecg_ss_n ; Fall       ; SPI_slave:ecg_spi|rx_data[6]        ;
; 0.998  ; 0.998        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[7]|datad            ;
; 0.999  ; 0.999        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[2]|datad            ;
; 1.000  ; 1.000        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[5]|datad            ;
; 1.001  ; 1.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[0]|datad            ;
; 1.001  ; 1.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[1]|datad            ;
; 1.001  ; 1.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[3]|datad            ;
; 1.001  ; 1.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[4]|datad            ;
; 1.001  ; 1.001        ; 0.000          ; High Pulse Width ; ecg_ss_n ; Rise       ; ecg_spi|rx_data[6]|datad            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------+
; Setup Times                                                                       ;
+----------------------+------------+--------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+-------+------------+-----------------+
; ecg_rx_req           ; ecg_sclk   ; 1.984  ; 2.529 ; Rise       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; 0.744  ; 1.231 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; 1.906  ; 2.517 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; 1.821  ; 2.450 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; 1.785  ; 2.379 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_sclk   ; 1.669  ; 2.366 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0] ; ecg_sclk   ; 1.370  ; 1.998 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1] ; ecg_sclk   ; 1.669  ; 2.312 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2] ; ecg_sclk   ; 1.531  ; 2.203 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3] ; ecg_sclk   ; 1.324  ; 1.940 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4] ; ecg_sclk   ; 1.665  ; 2.366 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5] ; ecg_sclk   ; 1.546  ; 2.184 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6] ; ecg_sclk   ; 1.294  ; 1.930 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7] ; ecg_sclk   ; 1.611  ; 2.269 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; 2.111  ; 2.765 ; Rise       ; ecg_sclk        ;
; ecg_mosi             ; ecg_sclk   ; 1.327  ; 2.034 ; Fall       ; ecg_sclk        ;
; ecg_rx_req           ; ecg_sclk   ; 1.520  ; 2.076 ; Fall       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; 0.207  ; 0.690 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; 1.481  ; 2.077 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; 1.368  ; 1.986 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; 1.205  ; 1.772 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; 1.574  ; 2.224 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_ss_n   ; 0.151  ; 0.818 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0] ; ecg_ss_n   ; 0.028  ; 0.623 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1] ; ecg_ss_n   ; -0.048 ; 0.555 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2] ; ecg_ss_n   ; -0.074 ; 0.526 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3] ; ecg_ss_n   ; -0.084 ; 0.501 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4] ; ecg_ss_n   ; 0.151  ; 0.818 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5] ; ecg_ss_n   ; -0.035 ; 0.544 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6] ; ecg_ss_n   ; -0.266 ; 0.317 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7] ; ecg_ss_n   ; -0.002 ; 0.604 ; Fall       ; ecg_ss_n        ;
; rec_rx_req           ; rec_sclk   ; 2.051  ; 2.551 ; Rise       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; 0.937  ; 1.441 ; Rise       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; 2.111  ; 2.773 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; 2.118  ; 2.793 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; 1.998  ; 2.651 ; Rise       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; 2.247  ; 2.906 ; Rise       ; rec_sclk        ;
; rec_mosi             ; rec_sclk   ; 1.317  ; 1.995 ; Fall       ; rec_sclk        ;
; rec_rx_req           ; rec_sclk   ; 1.359  ; 1.916 ; Fall       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; 0.283  ; 0.749 ; Fall       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; 1.442  ; 2.054 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; 1.483  ; 2.101 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; 1.490  ; 2.102 ; Fall       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; 1.593  ; 2.214 ; Fall       ; rec_sclk        ;
+----------------------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req           ; ecg_sclk   ; -1.728 ; -2.260 ; Rise       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; -0.300 ; -0.783 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; -1.663 ; -2.261 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; -1.582 ; -2.195 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; -1.549 ; -2.129 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_sclk   ; -1.018 ; -1.619 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0] ; ecg_sclk   ; -1.139 ; -1.739 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1] ; ecg_sclk   ; -1.352 ; -1.980 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2] ; ecg_sclk   ; -1.247 ; -1.885 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3] ; ecg_sclk   ; -1.018 ; -1.623 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4] ; ecg_sclk   ; -1.422 ; -2.092 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5] ; ecg_sclk   ; -1.281 ; -1.881 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6] ; ecg_sclk   ; -1.021 ; -1.619 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7] ; ecg_sclk   ; -1.204 ; -1.826 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; -1.613 ; -2.255 ; Rise       ; ecg_sclk        ;
; ecg_mosi             ; ecg_sclk   ; -0.513 ; -1.144 ; Fall       ; ecg_sclk        ;
; ecg_rx_req           ; ecg_sclk   ; -1.193 ; -1.749 ; Fall       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; 0.167  ; -0.273 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; -1.202 ; -1.793 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; -1.071 ; -1.660 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; -0.957 ; -1.522 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; -1.146 ; -1.747 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_ss_n   ; 0.776  ; 0.208  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0] ; ecg_ss_n   ; 0.566  ; -0.008 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1] ; ecg_ss_n   ; 0.566  ; -0.022 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2] ; ecg_ss_n   ; 0.572  ; -0.006 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3] ; ecg_ss_n   ; 0.680  ; 0.111  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4] ; ecg_ss_n   ; 0.356  ; -0.286 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5] ; ecg_ss_n   ; 0.624  ; 0.053  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6] ; ecg_ss_n   ; 0.776  ; 0.208  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7] ; ecg_ss_n   ; 0.584  ; -0.004 ; Fall       ; ecg_ss_n        ;
; rec_rx_req           ; rec_sclk   ; -1.794 ; -2.296 ; Rise       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; -0.404 ; -0.930 ; Rise       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; -1.856 ; -2.501 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; -1.864 ; -2.519 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; -1.748 ; -2.384 ; Rise       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; -1.662 ; -2.335 ; Rise       ; rec_sclk        ;
; rec_mosi             ; rec_sclk   ; -0.565 ; -1.160 ; Fall       ; rec_sclk        ;
; rec_rx_req           ; rec_sclk   ; -1.104 ; -1.653 ; Fall       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; 0.092  ; -0.304 ; Fall       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; -1.195 ; -1.781 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; -1.221 ; -1.829 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; -1.241 ; -1.847 ; Fall       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; -1.193 ; -1.756 ; Fall       ; rec_sclk        ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 3.097 ; 3.153 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 3.751 ; 3.791 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 3.637 ; 3.657 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 3.809 ; 3.860 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 3.798 ; 3.259 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.400 ; 3.383 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 3.270 ; 3.413 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.543 ; 3.541 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 3.798 ; 3.259 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 3.400 ; 3.383 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 3.270 ; 3.413 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 3.543 ; 3.541 ; Fall       ; ecg_ss_n        ;
; rec_miso           ; rec_sclk   ; 3.300 ; 3.373 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 4.071 ; 4.128 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 3.758 ; 3.817 ; Fall       ; rec_sclk        ;
; rec_selectpins[*]  ; rec_sclk   ; 4.122 ; 4.246 ; Fall       ; rec_sclk        ;
;  rec_selectpins[0] ; rec_sclk   ; 3.991 ; 4.126 ; Fall       ; rec_sclk        ;
;  rec_selectpins[1] ; rec_sclk   ; 4.122 ; 4.246 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 3.965 ; 4.022 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 3.900 ; 3.351 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 3.846 ; 3.849 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 3.300 ; 3.536 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 3.622 ; 3.629 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 3.900 ; 3.351 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 3.846 ; 3.849 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 3.300 ; 3.536 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 5.523 ; 5.651 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 4.784 ; 4.832 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 4.757 ; 4.821 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 4.561 ; 4.588 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 4.528 ; 4.557 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 5.468 ; 5.604 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 5.523 ; 5.651 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 4.587 ; 4.624 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 5.251 ; 5.401 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 3.622 ; 3.629 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 3.031 ; 3.084 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 3.630 ; 3.649 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 3.525 ; 3.551 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 3.701 ; 3.730 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 3.725 ; 3.193 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 2.842 ; 2.911 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 2.851 ; 2.810 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 2.966 ; 3.046 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 3.725 ; 3.193 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 2.842 ; 2.911 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 2.851 ; 2.810 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 2.966 ; 3.046 ; Fall       ; ecg_ss_n        ;
; rec_miso           ; rec_sclk   ; 3.228 ; 3.298 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 3.959 ; 3.995 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 3.650 ; 3.688 ; Fall       ; rec_sclk        ;
; rec_selectpins[*]  ; rec_sclk   ; 3.903 ; 4.032 ; Fall       ; rec_sclk        ;
;  rec_selectpins[0] ; rec_sclk   ; 3.903 ; 4.032 ; Fall       ; rec_sclk        ;
;  rec_selectpins[1] ; rec_sclk   ; 4.028 ; 4.147 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 3.838 ; 3.873 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 3.824 ; 3.282 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 3.274 ; 3.359 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 2.965 ; 2.850 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 3.057 ; 3.140 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 3.824 ; 3.282 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 3.274 ; 3.359 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 2.965 ; 2.850 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 4.425 ; 4.453 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 4.671 ; 4.717 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 4.645 ; 4.706 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 4.458 ; 4.483 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 4.425 ; 4.453 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 5.327 ; 5.458 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 5.418 ; 5.545 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 4.482 ; 4.517 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 5.120 ; 5.264 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 3.057 ; 3.140 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 4.243 ; 4.825 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 4.248 ;       ;       ; 4.837 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.117 ;       ;       ; 4.709 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.192 ;       ;       ; 4.772 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.275 ; 4.334 ; 4.934 ; 4.917 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.306 ; 4.231 ; 4.806 ; 4.947 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.403 ; 4.474 ; 5.077 ; 5.075 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.146 ; 4.704 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.649 ;       ;       ; 5.261 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.271 ;       ;       ; 4.888 ;
; rec_st_load_trdy ; rec_trdy    ; 4.419 ;       ;       ; 5.024 ;
; rec_tx_load_en   ; rec_roe     ; 4.661 ; 4.735 ; 5.311 ; 5.314 ;
; rec_tx_load_en   ; rec_rrdy    ; 4.345 ; 4.264 ; 4.812 ; 5.001 ;
; rec_tx_load_en   ; rec_trdy    ; 4.440 ; 4.515 ; 5.087 ; 5.094 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 4.131 ; 4.694 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 4.142 ;       ;       ; 4.722 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.016 ;       ;       ; 4.598 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.090 ;       ;       ; 4.661 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.155 ; 4.224 ; 4.816 ; 4.798 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.164 ; 4.125 ; 4.692 ; 4.812 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.279 ; 4.359 ; 4.954 ; 4.951 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.046 ; 4.597 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.534 ;       ;       ; 5.137 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.165 ;       ;       ; 4.771 ;
; rec_st_load_trdy ; rec_trdy    ; 4.309 ;       ;       ; 4.903 ;
; rec_tx_load_en   ; rec_roe     ; 4.532 ; 4.617 ; 5.186 ; 5.188 ;
; rec_tx_load_en   ; rec_rrdy    ; 4.223 ; 4.158 ; 4.700 ; 4.881 ;
; rec_tx_load_en   ; rec_trdy    ; 4.315 ; 4.398 ; 4.965 ; 4.969 ;
+------------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.827 ; 3.824 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.991 ; 3.988 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 2.924 ; 2.924 ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.082 ; 3.082 ; Rise       ; rec_sclk        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 3.879     ; 3.879     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 4.073     ; 4.073     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; ecg_miso  ; ecg_sclk   ; 2.974     ; 3.040     ; Rise       ; ecg_sclk        ;
; rec_miso  ; rec_sclk   ; 3.162     ; 3.228     ; Rise       ; rec_sclk        ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.177  ; -0.513 ; -2.308   ; 0.259   ; -3.000              ;
;  ecg_sclk        ; -2.916  ; 0.199  ; -1.785   ; 0.259   ; -3.000              ;
;  ecg_ss_n        ; 0.114   ; -0.513 ; N/A      ; N/A     ; -3.000              ;
;  rec_sclk        ; -3.177  ; 0.199  ; -2.308   ; 0.381   ; -3.000              ;
;  rec_ss_n        ; -0.635  ; -0.317 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -84.555 ; -5.024 ; -64.731  ; 0.0     ; -102.408            ;
;  ecg_sclk        ; -37.983 ; 0.000  ; -28.497  ; 0.000   ; -46.819             ;
;  ecg_ss_n        ; 0.000   ; -3.258 ; N/A      ; N/A     ; -3.065              ;
;  rec_sclk        ; -42.353 ; 0.000  ; -36.234  ; 0.000   ; -49.306             ;
;  rec_ss_n        ; -4.219  ; -2.125 ; N/A      ; N/A     ; -3.218              ;
+------------------+---------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+----------------------+------------+-------+-------+------------+-----------------+
; Data Port            ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------------+------------+-------+-------+------------+-----------------+
; ecg_rx_req           ; ecg_sclk   ; 3.457 ; 3.864 ; Rise       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; 1.343 ; 1.547 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; 3.345 ; 3.758 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; 3.217 ; 3.685 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; 3.114 ; 3.529 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_sclk   ; 2.934 ; 3.385 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0] ; ecg_sclk   ; 2.392 ; 2.834 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1] ; ecg_sclk   ; 2.934 ; 3.385 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2] ; ecg_sclk   ; 2.673 ; 3.211 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3] ; ecg_sclk   ; 2.289 ; 2.761 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4] ; ecg_sclk   ; 2.870 ; 3.380 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5] ; ecg_sclk   ; 2.698 ; 3.163 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6] ; ecg_sclk   ; 2.245 ; 2.750 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7] ; ecg_sclk   ; 2.821 ; 3.285 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; 3.636 ; 4.151 ; Rise       ; ecg_sclk        ;
; ecg_mosi             ; ecg_sclk   ; 2.929 ; 3.475 ; Fall       ; ecg_sclk        ;
; ecg_rx_req           ; ecg_sclk   ; 3.259 ; 3.651 ; Fall       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; 1.022 ; 1.281 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; 3.190 ; 3.578 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; 3.004 ; 3.487 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; 2.678 ; 3.080 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; 3.315 ; 3.885 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_ss_n   ; 0.864 ; 1.386 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0] ; ecg_ss_n   ; 0.687 ; 1.107 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1] ; ecg_ss_n   ; 0.562 ; 0.974 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2] ; ecg_ss_n   ; 0.511 ; 0.936 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3] ; ecg_ss_n   ; 0.478 ; 0.906 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4] ; ecg_ss_n   ; 0.864 ; 1.386 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5] ; ecg_ss_n   ; 0.565 ; 1.006 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6] ; ecg_ss_n   ; 0.172 ; 0.603 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7] ; ecg_ss_n   ; 0.659 ; 1.082 ; Fall       ; ecg_ss_n        ;
; rec_rx_req           ; rec_sclk   ; 3.561 ; 3.946 ; Rise       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; 1.698 ; 1.968 ; Rise       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; 3.795 ; 4.239 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; 3.815 ; 4.270 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; 3.541 ; 3.997 ; Rise       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; 3.930 ; 4.479 ; Rise       ; rec_sclk        ;
; rec_mosi             ; rec_sclk   ; 2.910 ; 3.371 ; Fall       ; rec_sclk        ;
; rec_rx_req           ; rec_sclk   ; 2.943 ; 3.399 ; Fall       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; 1.172 ; 1.350 ; Fall       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; 3.158 ; 3.601 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; 3.268 ; 3.652 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; 3.229 ; 3.654 ; Fall       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; 3.404 ; 3.861 ; Fall       ; rec_sclk        ;
+----------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Hold Times                                                                         ;
+----------------------+------------+--------+--------+------------+-----------------+
; Data Port            ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------------+------------+--------+--------+------------+-----------------+
; ecg_rx_req           ; ecg_sclk   ; -1.728 ; -2.260 ; Rise       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; -0.300 ; -0.694 ; Rise       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; -1.663 ; -2.261 ; Rise       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; -1.582 ; -2.195 ; Rise       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; -1.549 ; -2.129 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_sclk   ; -1.018 ; -1.619 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[0] ; ecg_sclk   ; -1.139 ; -1.739 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[1] ; ecg_sclk   ; -1.352 ; -1.980 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[2] ; ecg_sclk   ; -1.247 ; -1.885 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[3] ; ecg_sclk   ; -1.018 ; -1.623 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[4] ; ecg_sclk   ; -1.422 ; -2.092 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[5] ; ecg_sclk   ; -1.281 ; -1.881 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[6] ; ecg_sclk   ; -1.021 ; -1.619 ; Rise       ; ecg_sclk        ;
;  ecg_tx_load_data[7] ; ecg_sclk   ; -1.204 ; -1.826 ; Rise       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; -1.613 ; -2.255 ; Rise       ; ecg_sclk        ;
; ecg_mosi             ; ecg_sclk   ; -0.513 ; -1.144 ; Fall       ; ecg_sclk        ;
; ecg_rx_req           ; ecg_sclk   ; -1.193 ; -1.749 ; Fall       ; ecg_sclk        ;
; ecg_ss_n             ; ecg_sclk   ; 0.167  ; -0.273 ; Fall       ; ecg_sclk        ;
; ecg_st_load_roe      ; ecg_sclk   ; -1.202 ; -1.793 ; Fall       ; ecg_sclk        ;
; ecg_st_load_rrdy     ; ecg_sclk   ; -1.071 ; -1.660 ; Fall       ; ecg_sclk        ;
; ecg_st_load_trdy     ; ecg_sclk   ; -0.957 ; -1.522 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_en       ; ecg_sclk   ; -1.146 ; -1.747 ; Fall       ; ecg_sclk        ;
; ecg_tx_load_data[*]  ; ecg_ss_n   ; 0.776  ; 0.404  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[0] ; ecg_ss_n   ; 0.566  ; 0.055  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[1] ; ecg_ss_n   ; 0.566  ; 0.067  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[2] ; ecg_ss_n   ; 0.572  ; 0.076  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[3] ; ecg_ss_n   ; 0.680  ; 0.244  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[4] ; ecg_ss_n   ; 0.356  ; -0.286 ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[5] ; ecg_ss_n   ; 0.624  ; 0.128  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[6] ; ecg_ss_n   ; 0.776  ; 0.404  ; Fall       ; ecg_ss_n        ;
;  ecg_tx_load_data[7] ; ecg_ss_n   ; 0.584  ; 0.072  ; Fall       ; ecg_ss_n        ;
; rec_rx_req           ; rec_sclk   ; -1.794 ; -2.296 ; Rise       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; -0.404 ; -0.840 ; Rise       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; -1.856 ; -2.501 ; Rise       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; -1.864 ; -2.519 ; Rise       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; -1.748 ; -2.384 ; Rise       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; -1.662 ; -2.335 ; Rise       ; rec_sclk        ;
; rec_mosi             ; rec_sclk   ; -0.565 ; -1.160 ; Fall       ; rec_sclk        ;
; rec_rx_req           ; rec_sclk   ; -1.104 ; -1.653 ; Fall       ; rec_sclk        ;
; rec_ss_n             ; rec_sclk   ; 0.092  ; -0.304 ; Fall       ; rec_sclk        ;
; rec_st_load_roe      ; rec_sclk   ; -1.195 ; -1.781 ; Fall       ; rec_sclk        ;
; rec_st_load_rrdy     ; rec_sclk   ; -1.221 ; -1.829 ; Fall       ; rec_sclk        ;
; rec_st_load_trdy     ; rec_sclk   ; -1.241 ; -1.847 ; Fall       ; rec_sclk        ;
; rec_tx_load_en       ; rec_sclk   ; -1.193 ; -1.756 ; Fall       ; rec_sclk        ;
+----------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 5.393 ; 5.352 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 5.913 ; 5.848 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 5.704 ; 5.617 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 6.020 ; 5.973 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 5.833 ; 5.500 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.311 ; 5.143 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 5.087 ; 5.197 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.549 ; 5.408 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 5.833 ; 5.500 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 5.311 ; 5.143 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 5.087 ; 5.197 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 5.549 ; 5.408 ; Fall       ; ecg_ss_n        ;
; rec_miso           ; rec_sclk   ; 5.647 ; 5.615 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 6.332 ; 6.295 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 5.893 ; 5.855 ; Fall       ; rec_sclk        ;
; rec_selectpins[*]  ; rec_sclk   ; 6.494 ; 6.487 ; Fall       ; rec_sclk        ;
;  rec_selectpins[0] ; rec_sclk   ; 6.282 ; 6.284 ; Fall       ; rec_sclk        ;
;  rec_selectpins[1] ; rec_sclk   ; 6.494 ; 6.487 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 6.212 ; 6.154 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 5.969 ; 5.626 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.934 ; 5.800 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.225 ; 5.359 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.623 ; 5.473 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 5.969 ; 5.626 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 5.934 ; 5.800 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 5.225 ; 5.359 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 8.620 ; 8.672 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 7.566 ; 7.489 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 7.499 ; 7.452 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 7.157 ; 7.088 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 7.058 ; 7.029 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 8.620 ; 8.672 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 8.503 ; 8.553 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 7.219 ; 7.159 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 8.307 ; 8.398 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 5.623 ; 5.473 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; ecg_miso           ; ecg_sclk   ; 3.031 ; 3.084 ; Rise       ; ecg_sclk        ;
; ecg_roe            ; ecg_sclk   ; 3.630 ; 3.649 ; Fall       ; ecg_sclk        ;
; ecg_rrdy           ; ecg_sclk   ; 3.525 ; 3.551 ; Fall       ; ecg_sclk        ;
; ecg_trdy           ; ecg_sclk   ; 3.701 ; 3.730 ; Fall       ; ecg_sclk        ;
; ecg_busy           ; ecg_ss_n   ; 3.725 ; 3.193 ; Rise       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 2.842 ; 2.911 ; Rise       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 2.851 ; 2.810 ; Rise       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 2.966 ; 3.046 ; Rise       ; ecg_ss_n        ;
; ecg_busy           ; ecg_ss_n   ; 3.725 ; 3.193 ; Fall       ; ecg_ss_n        ;
; ecg_roe            ; ecg_ss_n   ; 2.842 ; 2.911 ; Fall       ; ecg_ss_n        ;
; ecg_rrdy           ; ecg_ss_n   ; 2.851 ; 2.810 ; Fall       ; ecg_ss_n        ;
; ecg_trdy           ; ecg_ss_n   ; 2.966 ; 3.046 ; Fall       ; ecg_ss_n        ;
; rec_miso           ; rec_sclk   ; 3.228 ; 3.298 ; Rise       ; rec_sclk        ;
; rec_roe            ; rec_sclk   ; 3.959 ; 3.995 ; Fall       ; rec_sclk        ;
; rec_rrdy           ; rec_sclk   ; 3.650 ; 3.688 ; Fall       ; rec_sclk        ;
; rec_selectpins[*]  ; rec_sclk   ; 3.903 ; 4.032 ; Fall       ; rec_sclk        ;
;  rec_selectpins[0] ; rec_sclk   ; 3.903 ; 4.032 ; Fall       ; rec_sclk        ;
;  rec_selectpins[1] ; rec_sclk   ; 4.028 ; 4.147 ; Fall       ; rec_sclk        ;
; rec_trdy           ; rec_sclk   ; 3.838 ; 3.873 ; Fall       ; rec_sclk        ;
; rec_busy           ; rec_ss_n   ; 3.824 ; 3.282 ; Rise       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 3.274 ; 3.359 ; Rise       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 2.965 ; 2.850 ; Rise       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 3.057 ; 3.140 ; Rise       ; rec_ss_n        ;
; rec_busy           ; rec_ss_n   ; 3.824 ; 3.282 ; Fall       ; rec_ss_n        ;
; rec_roe            ; rec_ss_n   ; 3.274 ; 3.359 ; Fall       ; rec_ss_n        ;
; rec_rrdy           ; rec_ss_n   ; 2.965 ; 2.850 ; Fall       ; rec_ss_n        ;
; rec_rx_data[*]     ; rec_ss_n   ; 4.425 ; 4.453 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[0]    ; rec_ss_n   ; 4.671 ; 4.717 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[1]    ; rec_ss_n   ; 4.645 ; 4.706 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[2]    ; rec_ss_n   ; 4.458 ; 4.483 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[3]    ; rec_ss_n   ; 4.425 ; 4.453 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[4]    ; rec_ss_n   ; 5.327 ; 5.458 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[5]    ; rec_ss_n   ; 5.418 ; 5.545 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[6]    ; rec_ss_n   ; 4.482 ; 4.517 ; Fall       ; rec_ss_n        ;
;  rec_rx_data[7]    ; rec_ss_n   ; 5.120 ; 5.264 ; Fall       ; rec_ss_n        ;
; rec_trdy           ; rec_ss_n   ; 3.057 ; 3.140 ; Fall       ; rec_ss_n        ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 7.175 ; 7.716 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 7.298 ;       ;       ; 7.593 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 7.069 ;       ;       ; 7.403 ;
; ecg_st_load_trdy ; ecg_trdy    ; 7.180 ;       ;       ; 7.492 ;
; ecg_tx_load_en   ; ecg_roe     ; 7.341 ; 7.330 ; 7.915 ; 7.747 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 7.380 ; 7.131 ; 7.677 ; 7.801 ;
; ecg_tx_load_en   ; ecg_trdy    ; 7.584 ; 7.587 ; 8.153 ; 8.012 ;
; rec_rx_req       ; rec_rrdy    ;       ; 6.952 ; 7.474 ;       ;
; rec_st_load_roe  ; rec_roe     ; 7.888 ;       ;       ; 8.220 ;
; rec_st_load_rrdy ; rec_rrdy    ; 7.343 ;       ;       ; 7.661 ;
; rec_st_load_trdy ; rec_trdy    ; 7.527 ;       ;       ; 7.831 ;
; rec_tx_load_en   ; rec_roe     ; 7.897 ; 7.911 ; 8.445 ; 8.311 ;
; rec_tx_load_en   ; rec_rrdy    ; 7.457 ; 7.173 ; 7.677 ; 7.870 ;
; rec_tx_load_en   ; rec_trdy    ; 7.591 ; 7.581 ; 8.134 ; 7.984 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------------+-------------+-------+-------+-------+-------+
; Input Port       ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------------+-------------+-------+-------+-------+-------+
; ecg_rx_req       ; ecg_rrdy    ;       ; 4.131 ; 4.694 ;       ;
; ecg_st_load_roe  ; ecg_roe     ; 4.142 ;       ;       ; 4.722 ;
; ecg_st_load_rrdy ; ecg_rrdy    ; 4.016 ;       ;       ; 4.598 ;
; ecg_st_load_trdy ; ecg_trdy    ; 4.090 ;       ;       ; 4.661 ;
; ecg_tx_load_en   ; ecg_roe     ; 4.155 ; 4.224 ; 4.816 ; 4.798 ;
; ecg_tx_load_en   ; ecg_rrdy    ; 4.164 ; 4.125 ; 4.692 ; 4.812 ;
; ecg_tx_load_en   ; ecg_trdy    ; 4.279 ; 4.359 ; 4.954 ; 4.951 ;
; rec_rx_req       ; rec_rrdy    ;       ; 4.046 ; 4.597 ;       ;
; rec_st_load_roe  ; rec_roe     ; 4.534 ;       ;       ; 5.137 ;
; rec_st_load_rrdy ; rec_rrdy    ; 4.165 ;       ;       ; 4.771 ;
; rec_st_load_trdy ; rec_trdy    ; 4.309 ;       ;       ; 4.903 ;
; rec_tx_load_en   ; rec_roe     ; 4.532 ; 4.617 ; 5.186 ; 5.188 ;
; rec_tx_load_en   ; rec_rrdy    ; 4.223 ; 4.158 ; 4.700 ; 4.881 ;
; rec_tx_load_en   ; rec_trdy    ; 4.315 ; 4.398 ; 4.965 ; 4.969 ;
+------------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ecg_trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ecg_miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_selectpins[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rec_selectpins[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ecg_st_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_ss_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_ss_n                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_rx_req              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_mosi                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_sclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_mosi                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_sclk                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_trdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_rx_req              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_rrdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_st_load_roe         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_tx_load_en          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_trdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_rrdy        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rec_st_load_roe         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[7]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[6]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[5]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[4]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ecg_tx_load_data[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_selectpins[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rec_selectpins[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ecg_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ecg_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rec_rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; rec_rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_selectpins[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rec_selectpins[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_sclk ; 112      ; 14       ; 18       ; 29       ;
; ecg_ss_n   ; ecg_sclk ; 15       ; 32       ; 8        ; 8        ;
; ecg_sclk   ; ecg_ss_n ; 0        ; 0        ; 0        ; 8        ;
; ecg_ss_n   ; rec_sclk ; 0        ; 9        ; 0        ; 0        ;
; rec_sclk   ; rec_sclk ; 112      ; 14       ; 20       ; 32       ;
; rec_ss_n   ; rec_sclk ; 15       ; 32       ; 8        ; 8        ;
; ecg_ss_n   ; rec_ss_n ; 0        ; 0        ; 0        ; 8        ;
; rec_sclk   ; rec_ss_n ; 0        ; 0        ; 0        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_sclk   ; ecg_sclk ; 112      ; 14       ; 18       ; 29       ;
; ecg_ss_n   ; ecg_sclk ; 15       ; 32       ; 8        ; 8        ;
; ecg_sclk   ; ecg_ss_n ; 0        ; 0        ; 0        ; 8        ;
; ecg_ss_n   ; rec_sclk ; 0        ; 9        ; 0        ; 0        ;
; rec_sclk   ; rec_sclk ; 112      ; 14       ; 20       ; 32       ;
; rec_ss_n   ; rec_sclk ; 15       ; 32       ; 8        ; 8        ;
; ecg_ss_n   ; rec_ss_n ; 0        ; 0        ; 0        ; 8        ;
; rec_sclk   ; rec_ss_n ; 0        ; 0        ; 0        ; 8        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_ss_n   ; ecg_sclk ; 25       ; 25       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 25       ; 25       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ecg_ss_n   ; ecg_sclk ; 25       ; 25       ; 6        ; 6        ;
; rec_ss_n   ; rec_sclk ; 25       ; 25       ; 6        ; 6        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 22    ; 22   ;
; Unconstrained Input Port Paths  ; 125   ; 125  ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 48    ; 48   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu May 09 12:07:55 2019
Info: Command: quartus_sta FPGA_P4 -c top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 38 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ecg_sclk ecg_sclk
    Info (332105): create_clock -period 1.000 -name ecg_ss_n ecg_ss_n
    Info (332105): create_clock -period 1.000 -name rec_ss_n rec_ss_n
    Info (332105): create_clock -period 1.000 -name rec_sclk rec_sclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.177
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.177             -42.353 rec_sclk 
    Info (332119):    -2.916             -37.983 ecg_sclk 
    Info (332119):    -0.635              -4.219 rec_ss_n 
    Info (332119):     0.114               0.000 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.513
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.513              -3.258 ecg_ss_n 
    Info (332119):    -0.302              -1.766 rec_ss_n 
    Info (332119):     0.381               0.000 ecg_sclk 
    Info (332119):     0.381               0.000 rec_sclk 
Info (332146): Worst-case recovery slack is -2.308
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.308             -36.234 rec_sclk 
    Info (332119):    -1.785             -28.497 ecg_sclk 
Info (332146): Worst-case removal slack is 0.446
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.446               0.000 ecg_sclk 
    Info (332119):     0.671               0.000 rec_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.000 rec_sclk 
    Info (332119):    -3.000             -42.000 ecg_sclk 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.772
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.772             -35.619 rec_sclk 
    Info (332119):    -2.511             -31.247 ecg_sclk 
    Info (332119):    -0.471              -2.739 rec_ss_n 
    Info (332119):     0.171               0.000 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.392
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.392              -2.468 ecg_ss_n 
    Info (332119):    -0.225              -1.122 rec_ss_n 
    Info (332119):     0.333               0.000 ecg_sclk 
    Info (332119):     0.333               0.000 rec_sclk 
Info (332146): Worst-case recovery slack is -1.980
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.980             -30.496 rec_sclk 
    Info (332119):    -1.493             -23.658 ecg_sclk 
Info (332146): Worst-case removal slack is 0.408
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.408               0.000 ecg_sclk 
    Info (332119):     0.616               0.000 rec_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.000 rec_sclk 
    Info (332119):    -3.000             -42.000 ecg_sclk 
    Info (332119):    -3.000              -3.000 ecg_ss_n 
    Info (332119):    -3.000              -3.000 rec_ss_n 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.036
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.036             -19.266 rec_sclk 
    Info (332119):    -1.857             -17.315 ecg_sclk 
    Info (332119):     0.076               0.000 rec_ss_n 
    Info (332119):     0.519               0.000 ecg_ss_n 
Info (332146): Worst-case hold slack is -0.411
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.411              -2.813 ecg_ss_n 
    Info (332119):    -0.317              -2.125 rec_ss_n 
    Info (332119):     0.199               0.000 ecg_sclk 
    Info (332119):     0.199               0.000 rec_sclk 
Info (332146): Worst-case recovery slack is -1.557
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.557             -24.553 rec_sclk 
    Info (332119):    -1.197             -19.699 ecg_sclk 
Info (332146): Worst-case removal slack is 0.259
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.259               0.000 ecg_sclk 
    Info (332119):     0.381               0.000 rec_sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.306 rec_sclk 
    Info (332119):    -3.000             -46.819 ecg_sclk 
    Info (332119):    -3.000              -3.218 rec_ss_n 
    Info (332119):    -3.000              -3.065 ecg_ss_n 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 485 megabytes
    Info: Processing ended: Thu May 09 12:08:00 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


