Fitter report for Proyecto_general
Thu Nov 16 16:55:48 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 16 16:55:48 2023      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; Proyecto_general                           ;
; Top-level Entity Name              ; Subgrupo-B                                 ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE22F17C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 675 / 22,320 ( 3 % )                       ;
;     Total combinational functions  ; 668 / 22,320 ( 3 % )                       ;
;     Dedicated logic registers      ; 100 / 22,320 ( < 1 % )                     ;
; Total registers                    ; 100                                        ;
; Total pins                         ; 34 / 154 ( 22 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.17        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.7%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------+
; I/O Assignment Warnings                                 ;
+------------------+--------------------------------------+
; Pin Name         ; Reason                               ;
+------------------+--------------------------------------+
; PWM_IZQ          ; Missing drive strength and slew rate ;
; PWM_DER          ; Missing drive strength and slew rate ;
; in_1             ; Missing drive strength and slew rate ;
; in_2             ; Missing drive strength and slew rate ;
; in_3             ; Missing drive strength and slew rate ;
; in_4             ; Missing drive strength and slew rate ;
; U8               ; Missing drive strength and slew rate ;
; U9               ; Missing drive strength and slew rate ;
; U10              ; Missing drive strength and slew rate ;
; U11              ; Missing drive strength and slew rate ;
; D8               ; Missing drive strength and slew rate ;
; D9               ; Missing drive strength and slew rate ;
; D6               ; Missing drive strength and slew rate ;
; D7               ; Missing drive strength and slew rate ;
; C4               ; Missing drive strength and slew rate ;
; C5               ; Missing drive strength and slew rate ;
; C6               ; Missing drive strength and slew rate ;
; C7               ; Missing drive strength and slew rate ;
; EnableU          ; Missing drive strength and slew rate ;
; EnableD          ; Missing drive strength and slew rate ;
; LED1             ; Missing drive strength and slew rate ;
; EnableC          ; Missing drive strength and slew rate ;
; LED2             ; Missing drive strength and slew rate ;
; LED3             ; Missing drive strength and slew rate ;
; LED4             ; Missing drive strength and slew rate ;
; LedSendorCostado ; Missing drive strength and slew rate ;
; LEDs[1]          ; Missing drive strength and slew rate ;
; LEDs[0]          ; Missing drive strength and slew rate ;
+------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 851 ) ; 0.00 % ( 0 / 851 )         ; 0.00 % ( 0 / 851 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 851 ) ; 0.00 % ( 0 / 851 )         ; 0.00 % ( 0 / 851 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 841 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Usuario/Desktop/4º-Prueba/output_files/Proyecto_general.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 675 / 22,320 ( 3 % )   ;
;     -- Combinational with no register       ; 575                    ;
;     -- Register only                        ; 7                      ;
;     -- Combinational with a register        ; 93                     ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 155                    ;
;     -- 3 input functions                    ; 177                    ;
;     -- <=2 input functions                  ; 336                    ;
;     -- Register only                        ; 7                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 414                    ;
;     -- arithmetic mode                      ; 254                    ;
;                                             ;                        ;
; Total registers*                            ; 100 / 23,018 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 100 / 22,320 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 50 / 1,395 ( 4 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 34 / 154 ( 22 % )      ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 4 / 20 ( 20 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 5%           ;
; Maximum fan-out                             ; 76                     ;
; Highest non-global fan-out                  ; 47                     ;
; Total fan-out                               ; 2078                   ;
; Average fan-out                             ; 2.42                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 675 / 22320 ( 3 % )   ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 575                   ; 0                              ;
;     -- Register only                        ; 7                     ; 0                              ;
;     -- Combinational with a register        ; 93                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 155                   ; 0                              ;
;     -- 3 input functions                    ; 177                   ; 0                              ;
;     -- <=2 input functions                  ; 336                   ; 0                              ;
;     -- Register only                        ; 7                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 414                   ; 0                              ;
;     -- arithmetic mode                      ; 254                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 100                   ; 0                              ;
;     -- Dedicated logic registers            ; 100 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 50 / 1395 ( 4 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 34                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 4 / 24 ( 16 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2073                  ; 5                              ;
;     -- Registered Connections               ; 390                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 6                     ; 0                              ;
;     -- Output Ports                         ; 28                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Clear         ; J15   ; 5        ; 53           ; 14           ; 0            ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Clock         ; R8    ; 3        ; 27           ; 0            ; 21           ; 76                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; marcha        ; E1    ; 1        ; 0            ; 16           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sensor_vuelta ; T9    ; 4        ; 27           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sensores[0]   ; B8    ; 8        ; 25           ; 34           ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sensores[1]   ; A8    ; 8        ; 25           ; 34           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; C4               ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; C5               ; T10   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; C6               ; P11   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; C7               ; N12   ; 4        ; 47           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D6               ; R16   ; 5        ; 53           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D7               ; P15   ; 5        ; 53           ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D8               ; K16   ; 5        ; 53           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D9               ; L16   ; 5        ; 53           ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EnableC          ; N11   ; 4        ; 43           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EnableD          ; N16   ; 5        ; 53           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EnableU          ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED1             ; D1    ; 1        ; 0            ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED2             ; F3    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED3             ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED4             ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDs[0]          ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDs[1]          ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LedSendorCostado ; B13   ; 7        ; 49           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM_DER          ; C11   ; 7        ; 38           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM_IZQ          ; A7    ; 8        ; 20           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; U10              ; L14   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; U11              ; M10   ; 4        ; 43           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; U8               ; P14   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; U9               ; N15   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; in_1             ; E6    ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; in_2             ; C8    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; in_3             ; E11   ; 7        ; 45           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; in_4             ; E10   ; 7        ; 45           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO        ; Clear                   ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO        ; LEDs[1]                 ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; in_2                    ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; PWM_IZQ                 ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                        ; Use as regular IO        ; in_1                    ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 8 / 14 ( 57 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 16 ( 6 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )  ; 2.5V          ; --           ;
; 4        ; 8 / 20 ( 40 % ) ; 2.5V          ; --           ;
; 5        ; 9 / 18 ( 50 % ) ; 2.5V          ; --           ;
; 6        ; 1 / 13 ( 8 % )  ; 2.5V          ; --           ;
; 7        ; 6 / 24 ( 25 % ) ; 2.5V          ; --           ;
; 8        ; 5 / 24 ( 21 % ) ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; PWM_IZQ                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; sensores[1]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; LEDs[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; LEDs[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; LED3                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; sensores[0]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; LedSendorCostado                                          ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; in_2                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; PWM_DER                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; LED1                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; marcha                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; in_1                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; in_4                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; in_3                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; LED2                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; Clear                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; EnableU                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; D8                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; LED4                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; U10                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; D9                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; U11                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; EnableC                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; C7                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; U9                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; EnableD                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; C6                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; U8                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; D7                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; Clock                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; C4                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; D6                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; sensor_vuelta                                             ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 97         ; 4        ; C5                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 108        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                            ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Subgrupo-B                                    ; 675 (1)     ; 100 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 34   ; 0            ; 575 (1)      ; 7 (0)             ; 93 (0)           ; |Subgrupo-B                                                                                                                                                    ; work         ;
;    |Gen_PWM:inst1|                             ; 221 (51)    ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 200 (30)     ; 0 (0)             ; 21 (21)          ; |Subgrupo-B|Gen_PWM:inst1                                                                                                                                      ; work         ;
;       |lpm_divide:Div0|                        ; 152 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (0)      ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst1|lpm_divide:Div0                                                                                                                      ; work         ;
;          |lpm_divide_6jm:auto_generated|       ; 152 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (0)      ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated                                                                                        ; work         ;
;             |sign_div_unsign_ulh:divider|      ; 152 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (0)      ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider                                                            ; work         ;
;                |alt_u_div_g7f:divider|         ; 152 (152)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 152 (152)    ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider                                      ; work         ;
;       |lpm_mult:Mult0|                         ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst1|lpm_mult:Mult0                                                                                                                       ; work         ;
;          |multcore:mult_core|                  ; 18 (4)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (4)       ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core                                                                                                    ; work         ;
;             |mpar_add:padder|                  ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                    ; work         ;
;                |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                               ; work         ;
;                   |add_sub_ngh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                                    ; work         ;
;    |Gen_PWM:inst|                              ; 176 (18)    ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 175 (17)     ; 0 (0)             ; 1 (1)            ; |Subgrupo-B|Gen_PWM:inst                                                                                                                                       ; work         ;
;       |lpm_divide:Div0|                        ; 140 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (0)      ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst|lpm_divide:Div0                                                                                                                       ; work         ;
;          |lpm_divide_6jm:auto_generated|       ; 140 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (0)      ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated                                                                                         ; work         ;
;             |sign_div_unsign_ulh:divider|      ; 140 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (0)      ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider                                                             ; work         ;
;                |alt_u_div_g7f:divider|         ; 140 (140)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (140)    ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider                                       ; work         ;
;       |lpm_mult:Mult0|                         ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst|lpm_mult:Mult0                                                                                                                        ; work         ;
;          |multcore:mult_core|                  ; 18 (4)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (4)       ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core                                                                                                     ; work         ;
;             |mpar_add:padder|                  ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                                     ; work         ;
;                |lpm_add_sub:adder[0]|          ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                ; work         ;
;                   |add_sub_ngh:auto_generated| ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated                                     ; work         ;
;    |Subgrupo-A:inst3|                          ; 239 (0)     ; 59 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (0)      ; 6 (0)             ; 53 (0)           ; |Subgrupo-B|Subgrupo-A:inst3                                                                                                                                   ; work         ;
;       |Clock1Hz:inst3|                         ; 45 (45)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 1 (1)             ; 19 (19)          ; |Subgrupo-B|Subgrupo-A:inst3|Clock1Hz:inst3                                                                                                                    ; work         ;
;       |Clock6Hz:inst|                          ; 45 (45)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 1 (1)             ; 21 (21)          ; |Subgrupo-B|Subgrupo-A:inst3|Clock6Hz:inst                                                                                                                     ; work         ;
;       |Display:inst7|                          ; 75 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (0)       ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Subgrupo-A:inst3|Display:inst7                                                                                                                     ; work         ;
;          |74185:inst11|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Subgrupo-A:inst3|Display:inst7|74185:inst11                                                                                                        ; work         ;
;          |74185:inst13|                        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Subgrupo-A:inst3|Display:inst7|74185:inst13                                                                                                        ; work         ;
;          |74185:inst15|                        ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Subgrupo-A:inst3|Display:inst7|74185:inst15                                                                                                        ; work         ;
;          |74185:inst17|                        ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Subgrupo-A:inst3|Display:inst7|74185:inst17                                                                                                        ; work         ;
;          |74185:inst20|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Subgrupo-A:inst3|Display:inst7|74185:inst20                                                                                                        ; work         ;
;          |74185:inst22|                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Subgrupo-A:inst3|Display:inst7|74185:inst22                                                                                                        ; work         ;
;          |74185:inst9|                         ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Subgrupo-A:inst3|Display:inst7|74185:inst9                                                                                                         ; work         ;
;          |74185:inst|                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Subgrupo-A:inst3|Display:inst7|74185:inst                                                                                                          ; work         ;
;       |control_tiempo:inst2|                   ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 4 (4)             ; 3 (3)            ; |Subgrupo-B|Subgrupo-A:inst3|control_tiempo:inst2                                                                                                              ; work         ;
;       |lpm_counter0:inst5|                     ; 11 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 10 (0)           ; |Subgrupo-B|Subgrupo-A:inst3|lpm_counter0:inst5                                                                                                                ; work         ;
;          |lpm_counter:LPM_COUNTER_component|   ; 11 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 10 (0)           ; |Subgrupo-B|Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component                                                                              ; work         ;
;             |cntr_2ui:auto_generated|          ; 11 (11)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 10 (10)          ; |Subgrupo-B|Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated                                                      ; work         ;
;       |lpm_divide0:inst6|                      ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Subgrupo-A:inst3|lpm_divide0:inst6                                                                                                                 ; work         ;
;          |lpm_divide:LPM_DIVIDE_component|     ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component                                                                                 ; work         ;
;             |lpm_divide_a1q:auto_generated|    ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated                                                   ; work         ;
;                |sign_div_unsign_jlh:divider|   ; 52 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider                       ; work         ;
;                   |alt_u_div_q6f:divider|      ; 52 (52)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 0 (0)             ; 0 (0)            ; |Subgrupo-B|Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider ; work         ;
;    |control_alternativo:inst2|                 ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |Subgrupo-B|control_alternativo:inst2                                                                                                                          ; work         ;
;    |div_frec_1k:inst6|                         ; 26 (26)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 11 (11)          ; |Subgrupo-B|div_frec_1k:inst6                                                                                                                                  ; work         ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+
; PWM_IZQ          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM_DER          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; in_1             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; in_2             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; in_3             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; in_4             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; U8               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; U9               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; U10              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; U11              ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D8               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D9               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D6               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D7               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C4               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C5               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C6               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C7               ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EnableU          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EnableD          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED1             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EnableC          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED2             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED3             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED4             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LedSendorCostado ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sensor_vuelta    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sensores[1]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sensores[0]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Clock            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Clear            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; marcha           ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+------------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; sensor_vuelta                                                                                                           ;                   ;         ;
; sensores[1]                                                                                                             ;                   ;         ;
; sensores[0]                                                                                                             ;                   ;         ;
; Clock                                                                                                                   ;                   ;         ;
; Clear                                                                                                                   ;                   ;         ;
;      - Subgrupo-A:inst3|control_tiempo:inst2|stop_and_go                                                                ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[9] ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[8] ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[7] ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[6] ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[5] ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[4] ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[3] ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[2] ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[1] ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[0] ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|control_tiempo:inst2|fstate.parar                                                               ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|control_tiempo:inst2|fstate.marcha                                                              ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|control_tiempo:inst2|fstate.V_0                                                                 ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|control_tiempo:inst2|fstate.V_2                                                                 ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|control_tiempo:inst2|fstate.V_3                                                                 ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|_~0                ; 0                 ; 6       ;
;      - Subgrupo-A:inst3|control_tiempo:inst2|fstate.V_1                                                                 ; 0                 ; 6       ;
; marcha                                                                                                                  ;                   ;         ;
+-------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                              ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Clear                                                                                             ; PIN_J15            ; 18      ; Async. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; Clock                                                                                             ; PIN_R8             ; 76      ; Clock                    ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; Subgrupo-A:inst3|Clock1Hz:inst3|x                                                                 ; FF_X27_Y31_N5      ; 10      ; Clock                    ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Subgrupo-A:inst3|Clock6Hz:inst|x                                                                  ; FF_X21_Y27_N9      ; 7       ; Clock                    ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Subgrupo-A:inst3|control_tiempo:inst2|process_1~0                                                 ; LCCOMB_X24_Y26_N28 ; 4       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Subgrupo-A:inst3|control_tiempo:inst2|stop_and_go                                                 ; FF_X25_Y26_N5      ; 17      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|_~0 ; LCCOMB_X24_Y26_N6  ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; div_frec_1k:inst6|aux_Z                                                                           ; FF_X24_Y31_N11     ; 7       ; Clock                    ; yes    ; Global Clock         ; GCLK11           ; --                        ;
+---------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                               ;
+-----------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                              ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Clock                             ; PIN_R8         ; 76      ; 12                                   ; Global Clock         ; GCLK18           ; --                        ;
; Subgrupo-A:inst3|Clock1Hz:inst3|x ; FF_X27_Y31_N5  ; 10      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; Subgrupo-A:inst3|Clock6Hz:inst|x  ; FF_X21_Y27_N9  ; 7       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; div_frec_1k:inst6|aux_Z           ; FF_X24_Y31_N11 ; 7       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
+-----------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Subgrupo-A:inst3|control_tiempo:inst2|fstate.parar                                                                                                                           ; 47      ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[8]~12                                    ; 20      ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[8]~12                                    ; 20      ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[8]~12                                    ; 19      ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[8]~12                                     ; 19      ;
; Clear~input                                                                                                                                                                  ; 18      ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[8]~12                                    ; 18      ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[8]~12                                     ; 18      ;
; Subgrupo-A:inst3|control_tiempo:inst2|stop_and_go                                                                                                                            ; 17      ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[8]~12                                     ; 17      ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[8]~12                                     ; 17      ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[8]~12                                     ; 17      ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[8]~12                                     ; 17      ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[8]~12                                      ; 17      ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[8]~12                                      ; 17      ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[9]                                                             ; 15      ;
; control_alternativo:inst2|fstate.der_brusca                                                                                                                                  ; 15      ;
; Subgrupo-A:inst3|Clock6Hz:inst|Equal0~7                                                                                                                                      ; 14      ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Equal0~6                                                                                                                                     ; 13      ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[8]~12                                    ; 13      ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[8]~12                                     ; 13      ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_5_result_int[4]~8 ; 13      ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[7]                                                             ; 13      ;
; Subgrupo-A:inst3|Display:inst7|74185:inst|81~1                                                                                                                               ; 12      ;
; Subgrupo-A:inst3|Display:inst7|74185:inst13|82~0                                                                                                                             ; 12      ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_7_result_int[4]~8 ; 12      ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_4_result_int[4]~8 ; 12      ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[8]                                                             ; 12      ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|81~2                                                                                                                              ; 11      ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_3_result_int[4]~8 ; 11      ;
; ~GND                                                                                                                                                                         ; 10      ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|_~0                                                                            ; 10      ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|82~0                                                                                                                              ; 9       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst13|43~2                                                                                                                             ; 9       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|43~6                                                                                                                              ; 9       ;
; control_alternativo:inst2|fstate.parado                                                                                                                                      ; 9       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_6_result_int[4]~8 ; 9       ;
; control_alternativo:inst2|fstate.izq_brusca                                                                                                                                  ; 9       ;
; sensores[0]~input                                                                                                                                                            ; 8       ;
; sensores[1]~input                                                                                                                                                            ; 8       ;
; control_alternativo:inst2|fstate.der_suave                                                                                                                                   ; 8       ;
; control_alternativo:inst2|fstate.izq_suave                                                                                                                                   ; 8       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst13|45~1                                                                                                                             ; 7       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|_~4                                                                                                                          ; 7       ;
; Gen_PWM:inst1|Equal4~5                                                                                                                                                       ; 7       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|_~1                                                                                                                           ; 7       ;
; control_alternativo:inst2|in_2~1                                                                                                                                             ; 7       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst13|41~2                                                                                                                             ; 7       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|45~4                                                                                                                              ; 7       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_8_result_int[4]~8 ; 7       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|41~9                                                                                                                              ; 6       ;
; div_frec_1k:inst6|Equal0~3                                                                                                                                                   ; 6       ;
; Gen_PWM:inst1|contador[4]                                                                                                                                                    ; 6       ;
; Gen_PWM:inst1|contador[3]                                                                                                                                                    ; 6       ;
; Gen_PWM:inst1|contador[0]                                                                                                                                                    ; 5       ;
; Gen_PWM:inst1|contador[1]                                                                                                                                                    ; 5       ;
; Subgrupo-A:inst3|control_tiempo:inst2|fstate.marcha                                                                                                                          ; 5       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst13|81~2                                                                                                                             ; 5       ;
; control_alternativo:inst2|fstate.reversa                                                                                                                                     ; 5       ;
; sensor_vuelta~input                                                                                                                                                          ; 4       ;
; div_frec_1k:inst6|cont[5]                                                                                                                                                    ; 4       ;
; Gen_PWM:inst1|contador[2]                                                                                                                                                    ; 4       ;
; Subgrupo-A:inst3|control_tiempo:inst2|process_1~0                                                                                                                            ; 4       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|_~3                                                                                                                          ; 4       ;
; Gen_PWM:inst1|contador[7]                                                                                                                                                    ; 4       ;
; Gen_PWM:inst1|contador[6]                                                                                                                                                    ; 4       ;
; Gen_PWM:inst1|contador[5]                                                                                                                                                    ; 4       ;
; Gen_PWM:inst1|contador[8]                                                                                                                                                    ; 4       ;
; Gen_PWM:inst1|contador[9]                                                                                                                                                    ; 4       ;
; Gen_PWM:inst1|contador[10]                                                                                                                                                   ; 4       ;
; Gen_PWM:inst1|contador[11]                                                                                                                                                   ; 4       ;
; Gen_PWM:inst1|contador[12]                                                                                                                                                   ; 4       ;
; Gen_PWM:inst1|contador[13]                                                                                                                                                   ; 4       ;
; Gen_PWM:inst1|contador[14]                                                                                                                                                   ; 4       ;
; Gen_PWM:inst1|contador[15]                                                                                                                                                   ; 4       ;
; Gen_PWM:inst1|contador[16]                                                                                                                                                   ; 4       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|_~2                                                                                                                           ; 4       ;
; Gen_PWM:inst1|contador[17]                                                                                                                                                   ; 4       ;
; Gen_PWM:inst1|contador[18]                                                                                                                                                   ; 4       ;
; Gen_PWM:inst1|contador[19]                                                                                                                                                   ; 4       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|43~5                                                                                                                             ; 4       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|45~13                                                                                                                            ; 4       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst15|82~0                                                                                                                             ; 4       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|41~4                                                                                                                             ; 4       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|82~1                                                                                                                              ; 4       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|op_1~0                    ; 4       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~14                                                      ; 4       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~12                                                      ; 4       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~10                                                      ; 4       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~8                                                       ; 4       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~6                                                       ; 4       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~16                                                       ; 4       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~14                                                       ; 4       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~12                                                       ; 4       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~10                                                       ; 4       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~8                                                        ; 4       ;
; marcha~input                                                                                                                                                                 ; 3       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst11|81~2                                                                                                                             ; 3       ;
; Gen_PWM:inst1|Equal4~0                                                                                                                                                       ; 3       ;
; Gen_PWM:inst1|Equal0~1                                                                                                                                                       ; 3       ;
; Gen_PWM:inst1|Equal0~0                                                                                                                                                       ; 3       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|_~2                                                                                                                          ; 3       ;
; control_alternativo:inst2|in_2~2                                                                                                                                             ; 3       ;
; Gen_PWM:inst|Equal0~1                                                                                                                                                        ; 3       ;
; Gen_PWM:inst|Equal0~0                                                                                                                                                        ; 3       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|_~0                                                                                                                           ; 3       ;
; Subgrupo-A:inst3|control_tiempo:inst2|fstate.V_3                                                                                                                             ; 3       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|81~4                                                                                                                             ; 3       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|82~0                                                                                                                             ; 3       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~24                                                      ; 3       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~22                                                      ; 3       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~20                                                      ; 3       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~18                                                      ; 3       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~16                                                      ; 3       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~4                                                       ; 3       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~24                                                       ; 3       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~22                                                       ; 3       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~20                                                       ; 3       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~18                                                       ; 3       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~6                                                        ; 3       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[1]                                                             ; 3       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[3]                                                             ; 3       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[4]                                                             ; 3       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[6]                                                             ; 3       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[5]                                                             ; 3       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[2]                                                             ; 3       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[107]~215                                              ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[91]~214                                               ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[107]~212                                               ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[99]~211                                                ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[91]~210                                                ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[83]~209                                                ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[106]~212                                              ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[90]~210                                               ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[74]~208                                               ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[75]~207                                               ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[76]~206                                               ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[77]~205                                               ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[75]~202                                                ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[76]~201                                                ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[77]~200                                                ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[108]~199                                              ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[109]~198                                              ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[99]~196                                               ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[100]~195                                              ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[101]~194                                              ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[92]~192                                               ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[93]~191                                               ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[83]~189                                               ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[84]~188                                               ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[85]~187                                               ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[108]~195                                               ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[109]~194                                               ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[100]~192                                               ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[101]~191                                               ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[92]~189                                                ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[93]~188                                                ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[84]~186                                                ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[85]~185                                                ; 2       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[13]~20           ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[23]                                                                                                                                  ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[24]                                                                                                                                  ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[22]                                                                                                                                  ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[21]                                                                                                                                  ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[20]                                                                                                                                  ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[19]                                                                                                                                  ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[18]                                                                                                                                  ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[17]                                                                                                                                  ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[6]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[7]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[8]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[9]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[10]                                                                                                                                  ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[11]                                                                                                                                  ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[12]                                                                                                                                  ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[15]                                                                                                                                  ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[13]                                                                                                                                  ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[14]                                                                                                                                  ; 2       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[16]                                                                                                                                  ; 2       ;
; div_frec_1k:inst6|cont[14]                                                                                                                                                   ; 2       ;
; div_frec_1k:inst6|cont[15]                                                                                                                                                   ; 2       ;
; div_frec_1k:inst6|cont[13]                                                                                                                                                   ; 2       ;
; div_frec_1k:inst6|cont[12]                                                                                                                                                   ; 2       ;
; div_frec_1k:inst6|cont[11]                                                                                                                                                   ; 2       ;
; div_frec_1k:inst6|cont[10]                                                                                                                                                   ; 2       ;
; div_frec_1k:inst6|cont[9]                                                                                                                                                    ; 2       ;
; div_frec_1k:inst6|cont[8]                                                                                                                                                    ; 2       ;
; div_frec_1k:inst6|cont[7]                                                                                                                                                    ; 2       ;
; div_frec_1k:inst6|cont[6]                                                                                                                                                    ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[22]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[21]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[20]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[19]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[18]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[17]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[16]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[15]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[14]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[2]                                                                                                                                    ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[3]                                                                                                                                    ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[5]                                                                                                                                    ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[6]                                                                                                                                    ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[4]                                                                                                                                    ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[7]                                                                                                                                    ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[9]                                                                                                                                    ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[11]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[8]                                                                                                                                    ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[10]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[12]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[13]                                                                                                                                   ; 2       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Equal0~0                                                                                                                                      ; 2       ;
; Subgrupo-A:inst3|control_tiempo:inst2|fstate.V_2                                                                                                                             ; 2       ;
; Subgrupo-A:inst3|control_tiempo:inst2|fstate.V_0                                                                                                                             ; 2       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|45~9                                                                                                                             ; 2       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|81~0                                                                                                                              ; 2       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|43~0                                                                                                                             ; 2       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst|81~0                                                                                                                               ; 2       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|43~4                                                                                                                              ; 2       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[29]~17           ; 2       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[28]~16           ; 2       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[24]~15           ; 2       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[25]~14           ; 2       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[20]~11           ; 2       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[21]~10           ; 2       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[17]~9            ; 2       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[16]~7            ; 2       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[12]~6            ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[1]~14                                    ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[5]~6                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[4]~4                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[3]~2                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[2]~0                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[1]~14                                    ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[5]~6                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[4]~4                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[3]~2                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[2]~0                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[5]~6                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[4]~4                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[3]~2                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[2]~0                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[1]~14                                    ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[5]~6                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[4]~4                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[3]~2                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[2]~0                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[5]~6                                      ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[4]~4                                      ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[3]~2                                      ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[2]~0                                      ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[1]~14                                     ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[5]~6                                      ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[4]~4                                      ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[3]~2                                      ; 2       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[2]~0                                      ; 2       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~26                                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[5]~6                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[4]~4                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[3]~2                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[2]~0                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[5]~6                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[4]~4                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[3]~2                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[2]~0                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[5]~6                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[4]~4                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[3]~2                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[2]~0                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[5]~6                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[4]~4                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[3]~2                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[2]~0                                      ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[5]~6                                       ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[4]~4                                       ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[3]~2                                       ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[2]~0                                       ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[5]~6                                       ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[4]~4                                       ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[3]~2                                       ; 2       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[2]~0                                       ; 2       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~26                                                       ; 2       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~4                                                        ; 2       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_reg_bit[0]                                                             ; 2       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|43~8                                                                                                                              ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|43~7                                                                                                                              ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst13|45~0                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|41~8                                                                                                                              ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|45~14                                                                                                                            ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|45~4                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|41~7                                                                                                                              ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|41~6                                                                                                                              ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|41~4                                                                                                                              ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|41~3                                                                                                                              ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[115]~213                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[114]~213                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[98]~211                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[82]~209                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[78]~204                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[114]~208                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[106]~207                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[98]~206                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[90]~205                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[82]~204                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[74]~203                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[78]~199                                                ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[115]~203                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[116]~202                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[117]~201                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[118]~200                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[110]~197                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[102]~193                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[94]~190                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[86]~186                                               ; 1       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|romout[0][18]                                                                                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[116]~198                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[117]~197                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[118]~196                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[110]~193                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[102]~190                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[94]~187                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[86]~184                                                ; 1       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|romout[0][18]                                                                                                                 ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|81~6                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|81~5                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|45~5                                                                                                                              ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[14]~19           ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter~11                                                                                                                                   ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter~10                                                                                                                                   ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter~9                                                                                                                                    ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter~8                                                                                                                                    ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter~7                                                                                                                                    ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter~6                                                                                                                                    ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter~5                                                                                                                                    ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter~4                                                                                                                                    ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter~3                                                                                                                                    ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter~2                                                                                                                                    ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter~1                                                                                                                                    ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter~0                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|cont~4                                                                                                                                                     ; 1       ;
; div_frec_1k:inst6|cont~3                                                                                                                                                     ; 1       ;
; div_frec_1k:inst6|cont~2                                                                                                                                                     ; 1       ;
; div_frec_1k:inst6|cont~1                                                                                                                                                     ; 1       ;
; div_frec_1k:inst6|cont~0                                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter~12                                                                                                                                    ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter~11                                                                                                                                    ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter~10                                                                                                                                    ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter~9                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter~8                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter~7                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter~6                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter~5                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter~4                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter~3                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter~2                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter~1                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter~0                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|x~0                                                                                                                                          ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Equal0~5                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Equal0~4                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Equal0~3                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Equal0~2                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Equal0~1                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Equal0~0                                                                                                                                     ; 1       ;
; control_alternativo:inst2|reg_fstate.recta~0                                                                                                                                 ; 1       ;
; div_frec_1k:inst6|aux_Z~0                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Equal0~2                                                                                                                                                   ; 1       ;
; div_frec_1k:inst6|Equal0~1                                                                                                                                                   ; 1       ;
; div_frec_1k:inst6|Equal0~0                                                                                                                                                   ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|x~0                                                                                                                                           ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Equal0~6                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Equal0~5                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Equal0~4                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Equal0~3                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Equal0~2                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Equal0~1                                                                                                                                      ; 1       ;
; control_alternativo:inst2|Selector3~0                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|contador~6                                                                                                                                                     ; 1       ;
; Gen_PWM:inst1|contador~5                                                                                                                                                     ; 1       ;
; Gen_PWM:inst1|contador~4                                                                                                                                                     ; 1       ;
; Gen_PWM:inst1|contador~3                                                                                                                                                     ; 1       ;
; Gen_PWM:inst1|contador~2                                                                                                                                                     ; 1       ;
; control_alternativo:inst2|Selector2~0                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|contador~1                                                                                                                                                     ; 1       ;
; Gen_PWM:inst1|contador~0                                                                                                                                                     ; 1       ;
; Gen_PWM:inst1|Equal4~4                                                                                                                                                       ; 1       ;
; Gen_PWM:inst1|Equal4~3                                                                                                                                                       ; 1       ;
; Gen_PWM:inst1|Equal4~2                                                                                                                                                       ; 1       ;
; Gen_PWM:inst1|Equal4~1                                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|control_tiempo:inst2|fstate.V_1                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|control_tiempo:inst2|Selector1~0                                                                                                                            ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|x                                                                                                                                            ; 1       ;
; Subgrupo-A:inst3|control_tiempo:inst2|Selector0~0                                                                                                                            ; 1       ;
; control_alternativo:inst2|Selector4~0                                                                                                                                        ; 1       ;
; control_alternativo:inst2|reg_fstate.parado~0                                                                                                                                ; 1       ;
; control_alternativo:inst2|Selector5~0                                                                                                                                        ; 1       ;
; control_alternativo:inst2|Selector1~0                                                                                                                                        ; 1       ;
; control_alternativo:inst2|fstate.recta                                                                                                                                       ; 1       ;
; div_frec_1k:inst6|aux_Z                                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|x                                                                                                                                             ; 1       ;
; Gen_PWM:inst1|LessThan0~3                                                                                                                                                    ; 1       ;
; Gen_PWM:inst1|LessThan0~2                                                                                                                                                    ; 1       ;
; Gen_PWM:inst1|LessThan0~1                                                                                                                                                    ; 1       ;
; Gen_PWM:inst1|LessThan0~0                                                                                                                                                    ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[113]~185                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[104]~184                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[104]~183                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[113]~182                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[114]~181                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[115]~180                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[116]~179                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[117]~178                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[118]~177                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[105]~176                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[96]~175                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[96]~174                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[105]~173                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[106]~172                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[107]~171                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[108]~170                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[109]~169                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[110]~168                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[97]~167                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[88]~166                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[88]~165                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[97]~164                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[98]~163                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[99]~162                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[100]~161                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[101]~160                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[102]~159                                              ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[89]~158                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[89]~157                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[90]~156                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[91]~155                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[92]~154                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[93]~153                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[94]~152                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[81]~151                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[72]~150                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[72]~149                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[81]~148                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[82]~147                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[83]~146                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[84]~145                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[85]~144                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[86]~143                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[73]~142                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[73]~141                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[74]~140                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[75]~139                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[76]~138                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[77]~137                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[78]~136                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[65]~135                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[65]~134                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[66]~133                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[66]~132                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[67]~131                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[67]~130                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[68]~129                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[68]~128                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[69]~127                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[69]~126                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[70]~125                                               ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[70]~124                                               ; 1       ;
; Gen_PWM:inst|LessThan0~3                                                                                                                                                     ; 1       ;
; Gen_PWM:inst|LessThan0~2                                                                                                                                                     ; 1       ;
; Gen_PWM:inst|LessThan0~1                                                                                                                                                     ; 1       ;
; Gen_PWM:inst|LessThan0~0                                                                                                                                                     ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[113]~183                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[113]~182                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[114]~181                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[115]~180                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[116]~179                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[117]~178                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[118]~177                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[105]~176                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[105]~175                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[106]~174                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[107]~173                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[108]~172                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[109]~171                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[110]~170                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[97]~169                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[97]~168                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[98]~167                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[99]~166                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[100]~165                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[101]~164                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[102]~163                                               ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[89]~162                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[89]~161                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[90]~160                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[91]~159                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[92]~158                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[93]~157                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[94]~156                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[81]~155                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[81]~154                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[82]~153                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[83]~152                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[84]~151                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[85]~150                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[86]~149                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[73]~148                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[73]~147                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[74]~146                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[75]~145                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[76]~144                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[77]~143                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[78]~142                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[65]~141                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[65]~140                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[66]~139                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[66]~138                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[67]~137                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[67]~136                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[68]~135                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[68]~134                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[69]~133                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[69]~132                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[70]~131                                                ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|StageOut[70]~130                                                ; 1       ;
; Subgrupo-A:inst3|control_tiempo:inst2|LED3                                                                                                                                   ; 1       ;
; Subgrupo-A:inst3|control_tiempo:inst2|WideOr6                                                                                                                                ; 1       ;
; Subgrupo-A:inst3|control_tiempo:inst2|WideOr6~0                                                                                                                              ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst22|14                                                                                                                               ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst22|43~0                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst22|41~0                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst20|81~0                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst20|45~0                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst20|43~0                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst20|41~0                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|43~4                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|43~3                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|43~2                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|43~1                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|45~12                                                                                                                            ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|45~11                                                                                                                            ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|45~10                                                                                                                            ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst13|81~1                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst13|81~0                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|41~3                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|41~2                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|41~1                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|81~1                                                                                                                              ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst17|41~0                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst15|81~2                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst15|81~1                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst15|81~0                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst15|45~2                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst15|45~1                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst15|45~0                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst15|43~2                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst15|43~1                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst15|43~0                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst15|41~2                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst13|41~1                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst13|41~0                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst15|41~1                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst15|41~0                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst13|43~1                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst13|43~0                                                                                                                             ; 1       ;
; Subgrupo-A:inst3|Display:inst7|74185:inst9|43~5                                                                                                                              ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|op_8~3                    ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[30]~18           ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|op_8~2                    ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|op_8~1                    ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[26]~13           ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[22]~12           ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[18]~8            ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[8]~5             ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|StageOut[9]~4             ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|op_8~0                    ; 1       ;
; control_alternativo:inst2|in_4~0                                                                                                                                             ; 1       ;
; control_alternativo:inst2|in_3~0                                                                                                                                             ; 1       ;
; control_alternativo:inst2|in_2~0                                                                                                                                             ; 1       ;
; control_alternativo:inst2|in_1~0                                                                                                                                             ; 1       ;
; Gen_PWM:inst1|out_PWM                                                                                                                                                        ; 1       ;
; Gen_PWM:inst|out_PWM                                                                                                                                                         ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~46                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~45                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~44                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~43                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~42                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~41                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~40                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~39                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~38                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~37                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~36                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~35                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~34                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~33                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~32                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~31                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~30                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~29                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~28                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~27                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~26                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~25                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~24                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~23                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~22                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~21                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~20                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~19                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~18                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~17                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~16                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~15                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~14                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~13                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~12                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~11                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~10                                                                                                                                      ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~9                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~7                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~5                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~3                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock1Hz:inst3|Add0~1                                                                                                                                       ; 1       ;
; div_frec_1k:inst6|Add0~28                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~27                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~26                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~25                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~24                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~23                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~22                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~21                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~20                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~19                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~18                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~17                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~16                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~15                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~14                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~13                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~12                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~11                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~10                                                                                                                                                    ; 1       ;
; div_frec_1k:inst6|Add0~9                                                                                                                                                     ; 1       ;
; div_frec_1k:inst6|Add0~8                                                                                                                                                     ; 1       ;
; div_frec_1k:inst6|Add0~7                                                                                                                                                     ; 1       ;
; div_frec_1k:inst6|Add0~5                                                                                                                                                     ; 1       ;
; div_frec_1k:inst6|Add0~3                                                                                                                                                     ; 1       ;
; div_frec_1k:inst6|Add0~1                                                                                                                                                     ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~42                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~41                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~40                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~39                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~38                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~37                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~36                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~35                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~34                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~33                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~32                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~31                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~30                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~29                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~28                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~27                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~26                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~25                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~24                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~23                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~22                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~21                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~20                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~19                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~18                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~17                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~16                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~15                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~14                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~13                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~12                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~11                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~10                                                                                                                                       ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~9                                                                                                                                        ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~8                                                                                                                                        ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~7                                                                                                                                        ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~6                                                                                                                                        ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~5                                                                                                                                        ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~4                                                                                                                                        ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~3                                                                                                                                        ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~2                                                                                                                                        ; 1       ;
; Subgrupo-A:inst3|Clock6Hz:inst|Add0~1                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~38                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~37                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~36                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~35                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~34                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~33                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~32                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~31                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~30                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~29                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~28                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~27                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~26                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~25                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~24                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~23                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~22                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~21                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~20                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~19                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~18                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~17                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~16                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~15                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~14                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~13                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~12                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~11                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~10                                                                                                                                                        ; 1       ;
; Gen_PWM:inst1|Add0~9                                                                                                                                                         ; 1       ;
; Gen_PWM:inst1|Add0~8                                                                                                                                                         ; 1       ;
; Gen_PWM:inst1|Add0~7                                                                                                                                                         ; 1       ;
; Gen_PWM:inst1|Add0~6                                                                                                                                                         ; 1       ;
; Gen_PWM:inst1|Add0~5                                                                                                                                                         ; 1       ;
; Gen_PWM:inst1|Add0~4                                                                                                                                                         ; 1       ;
; Gen_PWM:inst1|Add0~3                                                                                                                                                         ; 1       ;
; Gen_PWM:inst1|Add0~2                                                                                                                                                         ; 1       ;
; Gen_PWM:inst1|Add0~1                                                                                                                                                         ; 1       ;
; Gen_PWM:inst1|Add0~0                                                                                                                                                         ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita9                                                             ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita8~COUT                                                        ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita8                                                             ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita7~COUT                                                        ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita7                                                             ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita6~COUT                                                        ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita6                                                             ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita5~COUT                                                        ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita5                                                             ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita4~COUT                                                        ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita4                                                             ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita3~COUT                                                        ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita3                                                             ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita2~COUT                                                        ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita2                                                             ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita1~COUT                                                        ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita1                                                             ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita0~COUT                                                        ; 1       ;
; Subgrupo-A:inst3|lpm_counter0:inst5|lpm_counter:LPM_COUNTER_component|cntr_2ui:auto_generated|counter_comb_bita0                                                             ; 1       ;
; Gen_PWM:inst1|LessThan0~26                                                                                                                                                   ; 1       ;
; Gen_PWM:inst1|LessThan0~25                                                                                                                                                   ; 1       ;
; Gen_PWM:inst1|LessThan0~23                                                                                                                                                   ; 1       ;
; Gen_PWM:inst1|LessThan0~21                                                                                                                                                   ; 1       ;
; Gen_PWM:inst1|LessThan0~19                                                                                                                                                   ; 1       ;
; Gen_PWM:inst1|LessThan0~17                                                                                                                                                   ; 1       ;
; Gen_PWM:inst1|LessThan0~15                                                                                                                                                   ; 1       ;
; Gen_PWM:inst1|LessThan0~13                                                                                                                                                   ; 1       ;
; Gen_PWM:inst1|LessThan0~11                                                                                                                                                   ; 1       ;
; Gen_PWM:inst1|LessThan0~9                                                                                                                                                    ; 1       ;
; Gen_PWM:inst1|LessThan0~7                                                                                                                                                    ; 1       ;
; Gen_PWM:inst1|LessThan0~5                                                                                                                                                    ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_15_result_int[8]~12                                    ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_15_result_int[7]~11                                    ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_15_result_int[6]~9                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_15_result_int[5]~7                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_15_result_int[4]~5                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_15_result_int[3]~3                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_15_result_int[2]~1                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[1]~14                                    ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[7]~11                                    ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[6]~9                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[6]~8                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[5]~7                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[5]~6                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[4]~5                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[4]~4                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[3]~3                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[3]~2                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[2]~1                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[2]~0                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[7]~11                                    ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[6]~9                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[6]~8                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[5]~7                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[4]~5                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[3]~3                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[2]~1                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[7]~11                                    ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[6]~9                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[6]~8                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[5]~7                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[4]~5                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[3]~3                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[2]~1                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[7]~11                                    ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[6]~9                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[6]~8                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[5]~7                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[4]~5                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[3]~3                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[2]~1                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[7]~11                                    ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[6]~9                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[6]~8                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[5]~7                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[4]~5                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[3]~3                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[2]~1                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[7]~11                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[6]~9                                      ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[6]~8                                      ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[5]~7                                      ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[4]~5                                      ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[3]~3                                      ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[2]~1                                      ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[7]~11                                     ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[6]~9                                      ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[6]~8                                      ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[5]~7                                      ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[4]~5                                      ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[3]~3                                      ; 1       ;
; Gen_PWM:inst1|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[2]~1                                      ; 1       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~25                                                      ; 1       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~23                                                      ; 1       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~21                                                      ; 1       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~19                                                      ; 1       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~17                                                      ; 1       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~15                                                      ; 1       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~13                                                      ; 1       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~11                                                      ; 1       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~9                                                       ; 1       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~7                                                       ; 1       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~5                                                       ; 1       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~3                                                       ; 1       ;
; Gen_PWM:inst1|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~1                                                       ; 1       ;
; Gen_PWM:inst|LessThan0~26                                                                                                                                                    ; 1       ;
; Gen_PWM:inst|LessThan0~25                                                                                                                                                    ; 1       ;
; Gen_PWM:inst|LessThan0~23                                                                                                                                                    ; 1       ;
; Gen_PWM:inst|LessThan0~21                                                                                                                                                    ; 1       ;
; Gen_PWM:inst|LessThan0~19                                                                                                                                                    ; 1       ;
; Gen_PWM:inst|LessThan0~17                                                                                                                                                    ; 1       ;
; Gen_PWM:inst|LessThan0~15                                                                                                                                                    ; 1       ;
; Gen_PWM:inst|LessThan0~13                                                                                                                                                    ; 1       ;
; Gen_PWM:inst|LessThan0~11                                                                                                                                                    ; 1       ;
; Gen_PWM:inst|LessThan0~9                                                                                                                                                     ; 1       ;
; Gen_PWM:inst|LessThan0~7                                                                                                                                                     ; 1       ;
; Gen_PWM:inst|LessThan0~5                                                                                                                                                     ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_15_result_int[8]~12                                     ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_15_result_int[7]~11                                     ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_15_result_int[6]~9                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_15_result_int[5]~7                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_15_result_int[4]~5                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_15_result_int[3]~3                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_15_result_int[2]~1                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[7]~11                                     ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[6]~9                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[6]~8                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[5]~7                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[5]~6                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[4]~5                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[4]~4                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[3]~3                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[3]~2                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[2]~1                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_14_result_int[2]~0                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[7]~11                                     ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[6]~9                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[6]~8                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[5]~7                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[4]~5                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[3]~3                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_13_result_int[2]~1                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[7]~11                                     ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[6]~9                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[6]~8                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[5]~7                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[4]~5                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[3]~3                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_12_result_int[2]~1                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[7]~11                                     ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[6]~9                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[6]~8                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[5]~7                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[4]~5                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[3]~3                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_11_result_int[2]~1                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[7]~11                                     ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[6]~9                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[6]~8                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[5]~7                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[4]~5                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[3]~3                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_10_result_int[2]~1                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[7]~11                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[6]~9                                       ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[6]~8                                       ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[5]~7                                       ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[4]~5                                       ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[3]~3                                       ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_9_result_int[2]~1                                       ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[7]~11                                      ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[6]~9                                       ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[6]~8                                       ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[5]~7                                       ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[4]~5                                       ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[3]~3                                       ; 1       ;
; Gen_PWM:inst|lpm_divide:Div0|lpm_divide_6jm:auto_generated|sign_div_unsign_ulh:divider|alt_u_div_g7f:divider|add_sub_8_result_int[2]~1                                       ; 1       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~25                                                       ; 1       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~23                                                       ; 1       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~21                                                       ; 1       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~19                                                       ; 1       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~17                                                       ; 1       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~15                                                       ; 1       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~13                                                       ; 1       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~11                                                       ; 1       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~9                                                        ; 1       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~7                                                        ; 1       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~5                                                        ; 1       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~3                                                        ; 1       ;
; Gen_PWM:inst|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_ngh:auto_generated|op_1~1                                                        ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_8_result_int[3]~7 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_8_result_int[2]~5 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_8_result_int[2]~4 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_8_result_int[1]~3 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_8_result_int[1]~2 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_8_result_int[0]~1 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_8_result_int[0]~0 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_7_result_int[3]~7 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_7_result_int[2]~5 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_7_result_int[2]~4 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_7_result_int[1]~3 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_7_result_int[1]~2 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_6_result_int[3]~7 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_6_result_int[2]~5 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_6_result_int[2]~4 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_6_result_int[1]~3 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_6_result_int[1]~2 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_6_result_int[0]~1 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_6_result_int[0]~0 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_5_result_int[3]~7 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_5_result_int[2]~5 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_5_result_int[2]~4 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_5_result_int[1]~3 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_5_result_int[1]~2 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_5_result_int[0]~1 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_5_result_int[0]~0 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_4_result_int[3]~7 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_4_result_int[2]~5 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_4_result_int[2]~4 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_4_result_int[1]~3 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_4_result_int[1]~2 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_3_result_int[3]~7 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_3_result_int[2]~5 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_3_result_int[2]~4 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_3_result_int[1]~3 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_3_result_int[1]~2 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_3_result_int[0]~1 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_3_result_int[0]~0 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_4_result_int[0]~1 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_4_result_int[0]~0 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_7_result_int[0]~1 ; 1       ;
; Subgrupo-A:inst3|lpm_divide0:inst6|lpm_divide:LPM_DIVIDE_component|lpm_divide_a1q:auto_generated|sign_div_unsign_jlh:divider|alt_u_div_q6f:divider|add_sub_7_result_int[0]~0 ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 652 / 71,559 ( < 1 % ) ;
; C16 interconnects     ; 21 / 2,597 ( < 1 % )   ;
; C4 interconnects      ; 293 / 46,848 ( < 1 % ) ;
; Direct links          ; 232 / 71,559 ( < 1 % ) ;
; Global clocks         ; 4 / 20 ( 20 % )        ;
; Local interconnects   ; 365 / 24,624 ( 1 % )   ;
; R24 interconnects     ; 24 / 2,496 ( < 1 % )   ;
; R4 interconnects      ; 277 / 62,424 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.52) ; Number of LABs  (Total = 50) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 5                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 3                            ;
; 16                                          ; 32                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.38) ; Number of LABs  (Total = 50) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 1                            ;
; 1 Clock                            ; 15                           ;
; 1 Clock enable                     ; 1                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.14) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 4                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 8                            ;
; 15                                           ; 16                           ;
; 16                                           ; 4                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.84) ; Number of LABs  (Total = 50) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 2                            ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 3                            ;
; 6                                               ; 3                            ;
; 7                                               ; 3                            ;
; 8                                               ; 3                            ;
; 9                                               ; 2                            ;
; 10                                              ; 4                            ;
; 11                                              ; 7                            ;
; 12                                              ; 8                            ;
; 13                                              ; 0                            ;
; 14                                              ; 2                            ;
; 15                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.50) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 5                            ;
; 7                                            ; 3                            ;
; 8                                            ; 3                            ;
; 9                                            ; 1                            ;
; 10                                           ; 7                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 3                            ;
; 17                                           ; 2                            ;
; 18                                           ; 6                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 34        ; 0            ; 34        ; 0            ; 0            ; 34        ; 34        ; 0            ; 34        ; 34        ; 0            ; 28           ; 0            ; 0            ; 6            ; 0            ; 28           ; 6            ; 0            ; 0            ; 0            ; 28           ; 0            ; 0            ; 0            ; 0            ; 0            ; 34        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 34           ; 0         ; 34           ; 34           ; 0         ; 0         ; 34           ; 0         ; 0         ; 34           ; 6            ; 34           ; 34           ; 28           ; 34           ; 6            ; 28           ; 34           ; 34           ; 34           ; 6            ; 34           ; 34           ; 34           ; 34           ; 34           ; 0         ; 34           ; 34           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; PWM_IZQ            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_DER            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_2               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_3               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; in_4               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; U8                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; U9                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; U10                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; U11                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D8                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D9                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D6                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D7                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C4                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C5                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C6                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; C7                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EnableU            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EnableD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED1               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EnableC            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED2               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED3               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED4               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LedSendorCostado   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sensor_vuelta      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sensores[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sensores[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Clock              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Clear              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; marcha             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; Clock           ; Clock                ; 5.2               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                       ;
+---------------------------------------------+-----------------------------------+-------------------+
; Source Register                             ; Destination Register              ; Delay Added in ns ;
+---------------------------------------------+-----------------------------------+-------------------+
; Subgrupo-A:inst3|Clock1Hz:inst3|x           ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 1.746             ;
; div_frec_1k:inst6|aux_Z                     ; div_frec_1k:inst6|aux_Z           ; 1.740             ;
; Subgrupo-A:inst3|Clock6Hz:inst|x            ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 1.739             ;
; div_frec_1k:inst6|cont[15]                  ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; div_frec_1k:inst6|cont[13]                  ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; div_frec_1k:inst6|cont[12]                  ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; div_frec_1k:inst6|cont[11]                  ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; div_frec_1k:inst6|cont[10]                  ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; div_frec_1k:inst6|cont[9]                   ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; div_frec_1k:inst6|cont[8]                   ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; div_frec_1k:inst6|cont[7]                   ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; div_frec_1k:inst6|cont[6]                   ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; div_frec_1k:inst6|cont[5]                   ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; Gen_PWM:inst1|contador[4]                   ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; Gen_PWM:inst1|contador[3]                   ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; Gen_PWM:inst1|contador[2]                   ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; div_frec_1k:inst6|cont[14]                  ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; Gen_PWM:inst1|contador[0]                   ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; Gen_PWM:inst1|contador[1]                   ; div_frec_1k:inst6|aux_Z           ; 0.809             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[21]  ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[20]  ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[19]  ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[18]  ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[17]  ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[16]  ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[15]  ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[14]  ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[13]  ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[12]  ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[11]  ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[10]  ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[9]   ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[8]   ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[7]   ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[6]   ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[5]   ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[4]   ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[3]   ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[2]   ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock6Hz:inst|counter[22]  ; Subgrupo-A:inst3|Clock6Hz:inst|x  ; 0.745             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[24] ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[22] ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[21] ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[20] ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[19] ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[18] ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[17] ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[16] ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[15] ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[14] ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[13] ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[12] ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[11] ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[10] ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[9]  ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[8]  ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[7]  ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[6]  ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
; Subgrupo-A:inst3|Clock1Hz:inst3|counter[23] ; Subgrupo-A:inst3|Clock1Hz:inst3|x ; 0.576             ;
+---------------------------------------------+-----------------------------------+-------------------+
Note: This table only shows the top 59 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP4CE22F17C6 for design "Proyecto_general"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Proyecto_general.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node Clock~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node Subgrupo-A:inst3|Clock1Hz:inst3|x 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Subgrupo-A:inst3|Clock1Hz:inst3|x~0
Info (176353): Automatically promoted node div_frec_1k:inst6|aux_Z 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node div_frec_1k:inst6|aux_Z~0
Info (176353): Automatically promoted node Subgrupo-A:inst3|Clock6Hz:inst|x 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Subgrupo-A:inst3|Clock6Hz:inst|x~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X21_Y23 to location X31_Y34
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.02 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/Usuario/Desktop/4º-Prueba/output_files/Proyecto_general.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5196 megabytes
    Info: Processing ended: Thu Nov 16 16:55:48 2023
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Usuario/Desktop/4º-Prueba/output_files/Proyecto_general.fit.smsg.


