<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1" Minor="30">
  <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/verilog_files/RegisterFile.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../C.O_2018/single_cpu/test_cpu.srcs/sources_1/imports/verilog_files/RegisterFile.v"/>
        <Attr Name="ImportTime" Val="1523342106"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog_files/ALU.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../C.O_2018/single_cpu/test_cpu.srcs/sources_1/imports/verilog_files/ALU.v"/>
        <Attr Name="ImportTime" Val="1523342106"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog_files/opcodes.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../C.O_2018/single_cpu/test_cpu.srcs/sources_1/imports/verilog_files/opcodes.v"/>
        <Attr Name="ImportTime" Val="1523342106"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/verilog_files/cpu.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../C.O_2018/single_cpu/test_cpu.srcs/sources_1/imports/verilog_files/cpu.v"/>
        <Attr Name="ImportTime" Val="1523344688"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="cpu"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
</DARoots>
