# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 59
attribute \top 1
attribute \src "dut.sv:8.1-71.10"
module \vector_index
  attribute \src "dut.sv:9.5-9.8"
  wire width 9 input 1 \Blk
  attribute \src "dut.sv:10.5-10.8"
  wire width 9 input 2 \Wht
  attribute \src "dut.sv:11.5-11.10"
  wire width 9 output 3 \Moves
  attribute \src "dut.sv:19.12-19.15"
  attribute \unused_bits "4"
  wire width 9 \Emp
  attribute \src "dut.sv:22.12-22.18"
  wire width 9 \Move_N
  attribute \src "dut.sv:23.12-23.18"
  wire width 9 \Move_E
  attribute \src "dut.sv:24.12-24.18"
  wire width 9 \Move_W
  attribute \src "dut.sv:25.12-25.18"
  wire width 9 \Move_S
  wire width 9 $auto$rtlil.cc:3387:Or$2
  wire $auto$rtlil.cc:3406:LogicAnd$32
  wire width 9 $auto$rtlil.cc:3387:Or$6
  wire width 9 $auto$rtlil.cc:3387:Or$8
  wire $auto$rtlil.cc:3406:LogicAnd$56
  wire $auto$rtlil.cc:3406:LogicAnd$12
  wire $auto$rtlil.cc:3406:LogicAnd$44
  wire $auto$rtlil.cc:3406:LogicAnd$16
  wire $auto$rtlil.cc:3406:LogicAnd$52
  wire $auto$rtlil.cc:3406:LogicAnd$20
  wire $auto$rtlil.cc:3406:LogicAnd$36
  wire $auto$rtlil.cc:3406:LogicAnd$24
  wire $auto$rtlil.cc:3406:LogicAnd$48
  wire $auto$rtlil.cc:3406:LogicAnd$28
  wire $auto$rtlil.cc:3406:LogicAnd$40
  cell $or $or$dut.sv:19$1
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 9
    parameter \B_WIDTH 9
    parameter \Y_WIDTH 9
    connect \A \Blk
    connect \B \Wht
    connect \Y $auto$rtlil.cc:3387:Or$2
  end
  cell $not $not$dut.sv:19$3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 9
    parameter \Y_WIDTH 9
    connect \A $auto$rtlil.cc:3387:Or$2
    connect \Y \Emp
  end
  cell $or $or$dut.sv:28$5
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 9
    parameter \B_WIDTH 9
    parameter \Y_WIDTH 9
    connect \A { \Move_N [8:6] 6'000000 }
    connect \B { \Move_E [8] 2'00 \Move_E [5] 2'00 \Move_E [2] 2'00 }
    connect \Y $auto$rtlil.cc:3387:Or$6
  end
  cell $or $or$dut.sv:28$7
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 9
    parameter \B_WIDTH 9
    parameter \Y_WIDTH 9
    connect \A $auto$rtlil.cc:3387:Or$6
    connect \B { 2'00 \Move_W [6] 2'00 \Move_W [3] 2'00 \Move_W [0] }
    connect \Y $auto$rtlil.cc:3387:Or$8
  end
  cell $or $or$dut.sv:28$9
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 9
    parameter \B_WIDTH 9
    parameter \Y_WIDTH 9
    connect \A $auto$rtlil.cc:3387:Or$8
    connect \B { 6'000000 \Move_S [2:0] }
    connect \Y \Moves
  end
  cell $logic_and $logic_and$dut.sv:37$11
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \Emp [6]
    connect \B \Wht [3]
    connect \Y $auto$rtlil.cc:3406:LogicAnd$12
  end
  cell $logic_and $logic_and$dut.sv:37$13
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3406:LogicAnd$12
    connect \B \Blk [0]
    connect \Y \Move_N [6]
  end
  cell $logic_and $logic_and$dut.sv:38$15
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \Emp [7]
    connect \B \Wht [4]
    connect \Y $auto$rtlil.cc:3406:LogicAnd$16
  end
  cell $logic_and $logic_and$dut.sv:38$17
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3406:LogicAnd$16
    connect \B \Blk [1]
    connect \Y \Move_N [7]
  end
  cell $logic_and $logic_and$dut.sv:39$19
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \Emp [8]
    connect \B \Wht [5]
    connect \Y $auto$rtlil.cc:3406:LogicAnd$20
  end
  cell $logic_and $logic_and$dut.sv:39$21
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3406:LogicAnd$20
    connect \B \Blk [2]
    connect \Y \Move_N [8]
  end
  cell $logic_and $logic_and$dut.sv:43$23
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \Emp [2]
    connect \B \Wht [1]
    connect \Y $auto$rtlil.cc:3406:LogicAnd$24
  end
  cell $logic_and $logic_and$dut.sv:43$25
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3406:LogicAnd$24
    connect \B \Blk [0]
    connect \Y \Move_E [2]
  end
  cell $logic_and $logic_and$dut.sv:46$27
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \Emp [5]
    connect \B \Wht [4]
    connect \Y $auto$rtlil.cc:3406:LogicAnd$28
  end
  cell $logic_and $logic_and$dut.sv:46$29
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3406:LogicAnd$28
    connect \B \Blk [3]
    connect \Y \Move_E [5]
  end
  cell $logic_and $logic_and$dut.sv:49$31
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \Emp [8]
    connect \B \Wht [7]
    connect \Y $auto$rtlil.cc:3406:LogicAnd$32
  end
  cell $logic_and $logic_and$dut.sv:49$33
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3406:LogicAnd$32
    connect \B \Blk [6]
    connect \Y \Move_E [8]
  end
  cell $logic_and $logic_and$dut.sv:51$35
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \Emp [0]
    connect \B \Wht [1]
    connect \Y $auto$rtlil.cc:3406:LogicAnd$36
  end
  cell $logic_and $logic_and$dut.sv:51$37
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3406:LogicAnd$36
    connect \B \Blk [2]
    connect \Y \Move_W [0]
  end
  cell $logic_and $logic_and$dut.sv:54$39
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \Emp [3]
    connect \B \Wht [4]
    connect \Y $auto$rtlil.cc:3406:LogicAnd$40
  end
  cell $logic_and $logic_and$dut.sv:54$41
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3406:LogicAnd$40
    connect \B \Blk [5]
    connect \Y \Move_W [3]
  end
  cell $logic_and $logic_and$dut.sv:57$43
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \Emp [6]
    connect \B \Wht [7]
    connect \Y $auto$rtlil.cc:3406:LogicAnd$44
  end
  cell $logic_and $logic_and$dut.sv:57$45
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3406:LogicAnd$44
    connect \B \Blk [8]
    connect \Y \Move_W [6]
  end
  cell $logic_and $logic_and$dut.sv:61$47
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \Emp [0]
    connect \B \Wht [3]
    connect \Y $auto$rtlil.cc:3406:LogicAnd$48
  end
  cell $logic_and $logic_and$dut.sv:61$49
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3406:LogicAnd$48
    connect \B \Blk [6]
    connect \Y \Move_S [0]
  end
  cell $logic_and $logic_and$dut.sv:62$51
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \Emp [1]
    connect \B \Wht [4]
    connect \Y $auto$rtlil.cc:3406:LogicAnd$52
  end
  cell $logic_and $logic_and$dut.sv:62$53
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3406:LogicAnd$52
    connect \B \Blk [7]
    connect \Y \Move_S [1]
  end
  cell $logic_and $logic_and$dut.sv:63$55
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \Emp [2]
    connect \B \Wht [5]
    connect \Y $auto$rtlil.cc:3406:LogicAnd$56
  end
  cell $logic_and $logic_and$dut.sv:63$57
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $auto$rtlil.cc:3406:LogicAnd$56
    connect \B \Blk [8]
    connect \Y \Move_S [2]
  end
  connect \Move_S [8:3] 6'000000
  connect { \Move_W [8:7] \Move_W [5:4] \Move_W [2:1] } 6'000000
  connect { \Move_E [7:6] \Move_E [4:3] \Move_E [1:0] } 6'000000
  connect \Move_N [5:0] 6'000000
end
