<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:50.2250</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.08.30</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0109537</applicationNumber><claimCount>25</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.03.07</openDate><openNumber>10-2024-0030463</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.29</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 제1 절연층; 및 상기 제1 절연층 상에 배치된 제1 전극층을 포함하고, 상기 제1 전극층은 상기 제1 절연층 상에서 수평 방향으로 이격된 제1 및 제2 전극 패턴을 포함하고, 상기 제1 전극 패턴은 상기 제1 전극 패턴의 상면 및 하면을 관통하는 복수의 제1 관통 홀을 포함하고, 상기 제2 전극 패턴은 상기 제2 전극 패턴의 상면 및 하면을 관통하는 복수의 제2 관통 홀을 포함하며, 상기 복수의 제1 관통 홀의 각각의 직경은, 상기 복수의 제2 관통 홀의 각각의 직경보다 크다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층; 및상기 절연층 상에 배치된 제1 전극층을 포함하고,상기 제1 전극층은 수평 방향으로 구분되는 제1 및 제2 영역을 포함하고,상기 제1 전극층의 상기 제1 영역에는 상기 제1 전극층의 상면 및 하면을 관통하는 복수의 제1 관통 홀이 구비되고,상기 제1 전극층의 상기 제2 영역에는 상기 제1 전극층의 상면 및 하면을 관통하는 복수의 제2 관통 홀이 구비되고,상기 복수의 제1 관통 홀의 각각의 직경은,상기 복수의 제2 관통 홀의 각각의 직경보다 작은,반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 절연층 하의 제2 전극층을 포함하고,상기 제2 전극층은,상기 제1 전극층의 상기 제1 영역과 수직으로 중첩된 제1 전극 패턴들과,상기 제1 전극층의 상기 제2 영역과 수직으로 중첩된 제2 전극 패턴들을 포함하고,상기 제1 전극 패턴들의 배선 밀도는 상기 제2 전극 패턴들의 배선 밀도와 다른,반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제2 전극 패턴들의 배선 밀도는,상기 제1 전극 패턴들의 배선 밀도보다 큰,반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제2 전극 패턴들은 임피던스 매칭을 위한 전극 패턴을 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 복수의 제1 관통 홀 중 서로 가장 인접한 2개의 제1 관통 홀 사이의 이격 거리는,상기 복수의 제2 관통 홀 중 서로 가장 인접한 2개의 제2 관통 홀 사이의 이격 거리보다 큰,반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제1 전극층은 상기 제1 전극층의 상면의 테두리 영역에 대응하는 제3 영역을 더 포함하고,상기 제1 전극층의 상기 제3 영역에는 상기 제1 전극층의 상면 및 하면을 관통하는 복수의 제3 관통 홀이 구비되는,반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 제3 관통 홀의 직경은 상기 제1 및 제2 관통 홀의 각각의 직경보다 작은,반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서,상기 복수의 제3 관통 홀 중 서로 가장 인접한 2개의 제3 관통 홀 사이의 이격 거리는,상기 복수의 제1 관통 홀 중 서로 가장 인접한 2개의 제1 관통 홀 사이의 이격 거리 및 상기 복수의 제2 관통 홀 중 서로 가장 인접한 2개의 제2 관통 홀 사이의 이격 거리의 각각보다 큰,반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 복수의 제1 관통 홀의 각각의 직경은,상기 복수의 제1 관통 홀 중 서로 가장 인접하게 배치된 2개의 제1 관통 홀 사이의 이격 거리 이상인,반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 서로 가장 인접하게 배치된 2개의 제1 관통 홀은,상기 제1 전극층에서 서로 대각 수평 방향에 위치한 2개의 제1 관통 홀인,반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서,상기 복수의 제1 관통 홀의 각각의 직경은 서로 다르고,상기 복수의 제1 관통 홀에서 서로 인접하게 배치된 각각의 2개의 제1 관통 홀 사이의 이격 거리와 다르며,상기 복수의 제1 관통 홀의 직경 중 가장 작은 직경은,상기 서로 인접하게 배치된 각각의 2개의 제1 관통 홀 사이의 이격 거리 중 가장 큰 이격 거리 이상인,반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 절연층의 평면 면적에 대한 상기 제1 관통 홀의 직경의 비율은,0.0000825 내지 0.000147의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,상기 절연층의 평면 면적에 대한 상기 제1 관통 홀의 평면 면적의 비율은,0.00025905 내지 0.0004605의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제12항 또는 제13항에 있어서,상기 비율은,상기 절연층 상에 배치된 단일 전극층에 구비된 제1 관통 홀에 대한 비율인,반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제12항 또는 제13항에 있어서,상기 절연층의 평면 면적은 1500mm2 내지 2000mm2인반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제12항 또는 제13항에 있어서,상기 복수의 제1 관통 홀 중 적어도 하나는 165㎛ 내지 220㎛의 직경을 가지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제12항 또는 제13항에 있어서,상기 복수의 제1 관통 홀 중 적어도 하나의 평면 면적은 518.1㎛2 내지 690.8㎛2의 범위를 만족하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제7항에 있어서,상기 절연층을 관통하는 관통 전극을 더 포함하고,상기 관통 전극의 폭은 상기 제1 내지 제3 관통 홀의 각각의 직경과 다른,반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 관통 전극은 상기 절연층의 상면에서 하면을 향하여 폭이 점진적으로 변화하는 경사를 가지고,상기 제1 내지 제3 관통 홀의 각각의 직경은,상기 관통 전극에서 가장 큰 폭을 가지는 영역의 폭보다 큰,반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 제18항에 있어서,상기 제1 내지 제3 관통 홀 각각은, 상기 관통 전극과 수직으로 중첩되지 않는,반도체 패키지.</claim></claimInfo><claimInfo><claim>21. 제18항에 있어서,상기 제1 전극층은 상기 관통 전극과 수직으로 중첩된 제4 관통 홀; 및 상기 제4 관통 홀의 내측에 배치된 패드를 더 포함하고,상기 제4 관통 홀의 직경은 상기 제1 내지 제3 관통 홀의 각각의 직경보다 작은,반도체 패키지.</claim></claimInfo><claimInfo><claim>22. 제7항에 있어서,상기 제1 내지 제3 관통 홀의 내측 영역에는 전극 패턴이 구비되지 않으며,상기 제1 내지 제3 관통 홀의 내측 영역은 상기 절연층 상에 배치되는 다른 절연층으로 채워지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서,상기 제1 전극층은 상기 다른 절연층 상으로 돌출되는 적어도 하나의 돌출부를 포함하고,상기 돌출부 상에 배치된 접속부를 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서,상기 접속부 상에 배치된 인터포저를 포함하고,상기 인터포저는 액티브 인터포저 및 패시브 인터포저 중 적어도 하나를 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>25. 제23항에 있어서,상기 접속부 상에 배치된 반도체 소자를 더 포함하는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KONG, EUN YOUNG</engName><name>공은영</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KIM, SUNG MIN</engName><name>김성민</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.08.30</receiptDate><receiptNumber>1-1-2022-0913138-14</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.29</receiptDate><receiptNumber>1-1-2025-0992716-83</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220109537.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c937f60d2d3ea56994564b1c4e7209f64b013a1fdc62fbc594d158241f6a4f2337c02281e3fdc5dbe7eac8e90d81771578f34ea9c5f76c87bb9</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf38c564fa27b2e9bdec9ac955654e3cdbfadcbf48fa694891d7e7182f91d933290293f86d881cd2a8de135aaf8b21e6b72317c1b752b8bf85</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>