{
  "trial_type": "IPCase",
  "date": {
    "era": "Heisei",
    "year": 24,
    "month": 6,
    "day": 27
  },
  "case_number": "平成23(行ケ)10015",
  "case_name": "審決取消請求事件",
  "court_name": "知的財産高等裁判所",
  "right_type": "特許権",
  "lawsuit_type": "行政訴訟",
  "lawsuit_id": "82403",
  "detail_page_link": "https://www.courts.go.jp/app/hanrei_jp/detail7?id=82403",
  "full_pdf_link": "https://www.courts.go.jp/app/files/hanrei_jp/403/082403_hanrei.pdf",
  "contents": "平成２４年６月２７日判決言渡\n平成２３年(行ケ)第１００１５号  審決取消請求事件\n口頭弁論終結日  平成２４年５月７日\n判                決\n原            告        エ ル ジ ー   デ ィ ス プ レ イ\nカ ン パ ニ ー   リ ミ テ ッ ド\n訴訟代理人弁理士        岡      部              讓\n岡      部      正      夫\n脇      村      善      一\n臼      井      伸      一\n三      山      勝      巳\n濵      口      岳      久\n被            告      特 許 庁 長 官\n指 定 代 理 人      後      藤      亮      治\n飯      野              茂\n樋      口      信      宏\n田      村      正      明\n主                文\n原告の請求を棄却する。\n訴訟費用は原告の負担とする。\nこの判決に対する上告及び上告受理申立てのための付加期間を３０日と定める。\n事 実 及 び 理 由\n第１  原告の求めた判決\n特許庁が不服２００８－３２３０１号事件について平成２２年９月８日にした審\n決を取り消す。\n第２  事案の概要\n本件は，特許出願に対する拒絶審決の取消訴訟である。争点は，容易想到性であ\nる。\n１  特許庁における手続の経緯\n原告は，平成１６年１２月２日，名称を「データ駆動集積回路及びその駆動方法\nと，それを利用した液晶表示装置及びその駆動方法」とする発明につき特許出願（甲\n１，特願２００４－３４９８２２，パリ条約による優先権主張２００３年１２月１\n１日，２００４年４月２８日，大韓民国）をし，平成１９年１２月１２日付けで拒\n絶の理由が通知され，平成２０年３月１７日付けで手続補正書（甲３）を提出した\nが，同年９月１６日付けで拒絶査定を受けたので，同年１２月２２日に不服の審判\n（不服２００８－３２３０１号）を請求するとともに，本件補正（甲２）をした。\n特許庁は，平成２２年９月８日付けで，本件補正を却下した上で，「本件審判の請\n求は，成り立たない。」との審決をし，その謄本は，同月２１日，原告に送達され\nた（出訴期間９０日附加）。\n２  本願発明の要旨\n(1) 本件補正による請求項１の発明（補正発明。補正後の請求項１の記載を審\n決が修正認定したものであり，原告もこの点について争わない。）。\n表示装置の多数のデータラインと接続されたデータ駆動集積回路において，\nＮ個のデータ出力チャンネルと，\n前記Ｎ個のデータ出力チャンネルから，一部のデータ出力チャンネルを，画素デ\nータを出力するデータ出力チャンネルとして選択する選択部であって，Ｎは整数で\nあり，前記表示装置の所望の解像度に従い，画素データを前記Ｎ個のデータライン\nの中の対応する数へ供給し，前記データ出力チャネルの残りは画素データを供給さ\nれないようにする選択部と，\nサンプリング信号を順次供給するシフトレジスタ部であって，前記サンプリング\n信号は，ソースサンプリングクロック信号に応答してタイミングコントローラから\n供給されるソーススタートパルスを順次シフトすることにより発生するシフトレジ\nスタ部と，及び\n前記シフトレジスタ部から前記サンプリング信号に応答して前記画素データをラ\nッチするためのラッチ部であって，前記画素データは前記タイミングコントローラ\nから供給されるラッチ部とを含み，\n前記選択部は，第１及び第２のチャネル選択信号に応答して前記シフトレジスタ\n部から次のデータ駆動集積回路へ前記サンプリング信号を供給し，\n前記選択部は，前記Ｎ個のデータ出力チャンネルから前記画素データを出力する\nデータ出力チャンネル数を決定するためのチャネル選択信号が入力されるために配\n置されており，かつ，入力されたチャネル選択信号を保持して，保持したチャネル\n選択信号を発生する，第１及び第２オプションピンを具備し，\n前記選択部は，前記チャネル選択信号に従って前記Ｎ個のデータ出力チャンネル\nを調節し，\n前記選択部は第１乃至第４論理値を発生し，\n前記第４論理値の場合には前記選択部は前記データ出力チャンネルの総数Ｎより\n小さなＩ個を，ここでＮは定数であり，\n前記第３論理値の場合には前記Ｉより小さなＪ個を，\n前記第２論理値の場合には前記Ｊより小さなＫ個を，\n前記第１論理値の場合には前記Ｋより小さなＭ個を前記画素データを出力するデ\nータ出力チャンネルとして選択し，\n前記画素データの供給される前記データ出力チャンネルの数は，Ｉ個，Ｊ個，Ｋ\n個，Ｍ個の間で変更可能とされた\nことを特徴とするデータ駆動集積回路。\n(2) 本件補正前の請求項１の発明（補正前発明。補正前の請求項１の記載を審\n決が修正認定したものであり，原告もこの点について争わない。）。\n表示装置の多数のデータラインと接続されたデータ駆動集積回路において，\nＮ個のデータ出力チャンネルと，\n前記Ｎ個のデータ出力チャンネルから，一部のデータ出力チャンネルを，画素デ\nータを出力するデータ出力チャンネルとして選択する選択部であって，Ｎは整数で\nあり，前記表示装置の所望の解像度に従い，画素データを前記Ｎ個のデータライン\nの中の対応する数へ供給し，前記データ出力チャンネルの残りは画素データを供給\nされないようにする選択部と，\nサンプリング信号を順次供給するシフトレジスタ部であって，前記サンプリング\n信号は，ソースサンプリングクロック信号に応答してタイミングコントローラから\n供給されるソーススタートパルスを順次シフトすることにより発生するシフトレジ\nスタ部と，及び\n前記シフトレジスタ部から前記サンプリング信号に応答して前記画素データをラ\nッチするためのラッチ部であって，前記画素データは前記タイミングコントローラ\nから供給されるラッチ部とを含み，\n前記選択部は，第１及び第２のチャネル選択信号に応答して前記シフトレジスタ\n部から次のデータ駆動集積回路へ前記サンプリング信号を供給する\nことを特徴とするデータ駆動集積回路。\n３  審決の理由の要点\n(1) 審決は，「補正発明は，引用発明１，引用発明２，並びに，周知技術及び\n周知・慣用の技術に基づいて当業者が容易に発明をすることができたので独立特許\n要件を欠く」，「補正前発明は，引用発明１及び周知技術に基づいて当業者が容易\nに発明をすることができた」と判断した。\n(2) 上記判断に際し，審決が認定した引用刊行物１（特開平０６－０４３４２\n４号公報，甲４）記載の発明（引用発明１），引用刊行物２（特開昭６１－２９２\n１２７号公報，甲５）記載の発明（引用発明２），補正発明と引用発明１との一致\n点及び相違点並びに相違点についての判断，補正前発明と引用発明１との対比・判\n断は，以下のとおりである。\nア  引用発明１\n「パネルを駆動することができる液晶駆動用ＩＣにおいて，\n液晶駆動信号を出力するＹ1 端子……Ｙ80 端子と，\n８０個のフリップフロップＦＦ1 ～ＦＦ80 からなるシフトレジスタ１であって，\n入力端子ＩＮへの直列ビットデータをＣＬＫ端子へのシフトクロックに同期してフ\nリップフロップＦＦ1～ＦＦ80 に順次に記憶するシフトレジスタ１と，\n前記シフトレジスタ１が記憶する８０ビットデータを取り込むラッチ回路２であ\nって，前記シフトレジスタ１中の７２，もしくは，８０ビットデータを記憶するラ\nッチ回路２と，\n１種類のＩＣであらゆるドット数のパネルを駆動するために，前記シフトレジス\nタ１を８０段または７２段のシフトレジスタに設定できるシフト段数選択回路３と\nを含み，\n前記シフト段数選択回路３は８０出力選択信号 SELECT２及び７２出力選択信号\nSELECT１に応じて，８０段目のフリップフロップＦＦ80 及び７２段目のフリップフ\nロップＦＦ72 の出力の一方を出力端子ＯＵＴに導出し，８０出力選択信号 SELECT２\nがＨレベル，７２出力選択信号 SELECT１がＬレベルであれば，シフトレジスタ１を\n８０段に設定し，８０出力選択信号 SELECT２がＬレベル，７２出力選択信号 SELECT\n１がＨレベルであれば，シフトレジスタ１を７２段に設定する\n液晶駆動用ＩＣ。」\nイ  引用発明２\n「大形ドットマトリックス液晶表示器を駆動するための液晶駆動用集積回路であっ\nて，\n６４の駆動出力端と，\n種々の表示器に適用するために，ビット数設定信号ＧＳ１，ＧＳ２により後述す\nるシフトレジスタ１１のビット長を可変できるデコード回路１９及びマルチプレク\nサ２０と，\n後述する駆動回路１４に各ビット毎の転送データ（同期信号ＳＣ）を並列的に供\n給するシフトレジスタ１１であって，コントローラから供給される同期信号ＳＣを\n同期信号シフトクロックパルスＳＰに同期してシフトレジスタ１１中を順次転送す\nることにより，シフトレジスタ１１の各ビット毎の同期信号ＳＣを生成するシフト\nレジスタ１１と，\n前記シフトレジスタ１１の転送データに基づいて液晶駆動信号ＬＣを得る駆動回\n路１４とを具備し，\n前記デコード回路１９及びマルチプレクサ２０は，ビット数設定信号ＧＳ1，ＧＳ\n２に応じて前記シフトレジスタ１１からの同期信号ＳＣを次段に供給し，外部から\nの前記ビット数選択信号ＧＳ1，ＧＳ２が供給されるビット数選択端子２３1，２３２\nを具備し，前記ビット数選択信号ＧＳ1，ＧＳ２に基づいて前記シフトレジスタ１１\nの，例えば４０ビット，４８ビット，５０ビットおよび６４ビット目の出力端に接\n続されたアンドゲ－ト２１ａ～２１ｄへの出力をハイレベルに設定する\n液晶駆動用集積回路。」\nウ  補正発明と引用発明１との対比\n(ｱ) 一致点\n「表示装置の多数のデータラインと接続されたデータ駆動集積回路において，\nＮ個のデータ出力チャンネルと，\n前記Ｎ個のデータ出力チャンネルから，一部のデータ出力チャンネルを，画素デ\nータを出力するデータ出力チャンネルとして選択する選択部であって，前記表示装\n置の所望の解像度に従い，画素データを前記８０個のデータラインの中の対応する\n数へ供給し，前記データ出力チャンネルの残りは画素データを供給されないように\nする選択部と，\nクロック信号に応答して所定の信号をシフトするシフトレジスタ部と，及び\n画素データをラッチするラッチ部とを含み，\n前記選択部は，第１及び第２のチャネル選択信号に応答して，次のデータ駆動集\n積回路へ，前記シフトレジスタ部からの出力信号を供給し，\n前記選択部が，前記チャネル選択信号に従って前記Ｎ個のデータ出力チャンネル\nを調節し，\n前記画素データの供給される前記データ出力チャンネルの数は，所定の個数の間\nで変更可能とされた\nデータ駆動集積回路（Ｎ＝８０の場合）。」の点。\n(ｲ) 相違点１\nシフトレジスタ部とラッチ部に関し，補正発明では「サンプリング信号を順次供\n給するシフトレジスタ部であって，前記サンプリング信号は，ソースサンプリング\nクロック信号に応答してタイミングコントローラから供給されるソーススタートパ\nルスを順次シフトすることにより発生するシフトレジスタ部」と「シフトレジスタ\n部からサンプリング信号に応答して画素データをラッチするためのラッチ部であっ\nて，前記画素データはタイミングコントローラから供給されるラッチ部」であるの\nに対し，引用発明１では「８０個のフリップフロップＦＦ1 ～ＦＦ80 からなるシフ\nトレジスタ１であって，入力端子ＩＮへの直列ビットデータをＣＬＫ端子へのシフ\nトクロックに同期してフリップフロップＦＦ1 ～ＦＦ80 に順次に記憶するシフトレ\nジスタ１」と「シフトレジスタ１が記憶する８０ビットデータを取り込むラッチ回\n路２であって，前記シフトレジスタ１中の７２，もしくは，８０ビットデータを記\n憶するラッチ回路２」である点。これに付随して，シフトレジスタ部から次のデー\nタ駆動集積回路に供給される信号に関し，補正発明では「サンプリング信号」であ\nるのに対し，引用発明１では「ビットデータ」である点。\n(ｳ) 相違点２\nチャネル選択信号に関し，補正発明では「選択部に，チャネル選択信号が入力さ\nれるために配置されており，かつ，入力されたチャネル選択信号を保持して，保持\nしたチャネル選択信号を発生する，第１及び第２オプションピンを具備する」のに\n対し，引用発明１では，単に，シフト段数選択回路（選択部）に８０出力選択信号\nSELECT２及び７２出力選択信号 SELECT１（第１及び第２のチャネル選択信号）が入\n力されていることが特定されているにとどまる点。\n(ｴ) 相違点３\n画素データを出力するデータ出力チャンネルの選択に関し，補正発明では「前記\n選択部は第１乃至第４論理値を発生し，前記第４論理値の場合には前記選択部は前\n記データ出力チャンネルの総数Ｎより小さなＩ個を，ここでＮは定数であり，前記\n第３論理値の場合には前記Ｉより小さなＪ個を，前記第２論理値の場合には前記Ｊ\nより小さなＫ個を，前記第１論理値の場合には前記Ｋより小さなＭ個を前記画素デ\nータを出力するデータ出力チャンネルとして選択し，前記画素データの供給される\n前記データ出力チャンネルの数は，Ｉ個，Ｊ個，Ｋ個，Ｍ個の間で変更可能とされ」\nているのに対し，引用発明１では「８０出力選択信号 SELECT２がＨレベル，７２出\n力選択信号 SELECT１がＬレベルであれば，シフトレジスタ１を８０段に設定し，８\n０出力選択信号 SELECT２がＬレベル，７２出力選択信号 SELECT１がＨレベルであれ\nば，シフトレジスタ１を７２段に設定して，液晶駆動信号を出力する端子数が７２\n個と８０個の間で切り換え可能とされ」ている点。\nエ  相違点についての審決の判断\n(ｱ) 相違点１について\n「液晶表示装置の制御」の技術分野において，データ側駆動回路におけるシフト\nレジスタ部とラッチ部として，「サンプリング信号を順次供給するシフトレジスタ\n部であって，前記サンプリング信号は，ソースサンプリングクロック信号に応答し\nてタイミングコントローラから供給されるソーススタートパルスを順次シフトする\nことにより発生するシフトレジスタ部と，前記シフトレジスタ部から前記サンプリ\nング信号に応答して画素データをラッチするためのラッチ部であって，前記画素デ\nータは前記タイミングコントローラから供給されるラッチ部」は，例えば，\n・特開平０４－１７０５１５号公報（甲６）の第２頁左下欄第１２行～右下欄第１\n８行，第６Ａ，６Ｂ図に，シフトデータ入力信号ＳＩ（「ソーススタートパルス」\nに相当）とクロック信号ＣＬＫ（「ソースサンプリングクロック信号」に相当）が\n入力され，クロック信号ＣＬＫに応じてシフトデータ入力信号ＳＩをシフトするシ\nフトレジスタ６１（「シフトレジスタ部」に相当）と，三原色のデータ（「画素デ\nータ」に相当）をシフトレジスタ６１からの信号（「サンプリング信号」に相当）\nによりオンオフされるサンプリングスイッチ６３とサンプルホールド回路６４（「ラ\nッチ部」に相当）として記載され，\n・特開平１０－２１４０６１号公報（甲７）の段落【０００３】，【０００４】，\n【図６】，【図７】に，スタート信号（「ソーススタートパルス」に相当）とクロ\nック信号（「ソースサンプリングクロック信号」に相当）が入力され，スタート信\n号がクロック信号の立ち上がりで読み込まれて各段でサンプリング信号（「サンプ\nリング信号」に相当）を順次出力する４段のフリップフロップ２０（「シフトレジ\nスタ部」に相当）と，各段のフリップフロップ２０からのサンプリング信号に応じ\nてデータ（「画素データ」に相当）を取り込む４段のデータレジスタ３０（「ラッ\nチ部」に相当）として記載され，\n・特開２００３－２０８１３５号公報（甲８）の段落【０００５】～【０００９】，\n【図２】に信号制御部（１０）（「タイミングコントローラ」に相当）からのソー\nス・スタート・パルス（ＳＳＰ）（「ソーススタートパルス」に相当）をソース・\nサンプリング・クロック信号（ＳＳＣ）（「ソースサンプリングクロック信号」に\n相当）により順次シフトさせ，サンプリング信号（「サンプリング信号」に相当）\nとして出力するシフトレジスタ部（１４）（「シフトレジスタ部」に相当）と，シ\nフトレジスタ部（１４）からのサンプリング信号に応じて信号制御部（１０）から\nの画素データ（ＶＤ）（「画素データ」に相当）を一定の単位ずつ順次サンプリン\nグしてラッチするラッチ部（１６）（「ラッチ部」に相当）として記載されている\nように，\n周知技術である。\nよって，引用発明１において，データ側の液晶駆動用ＩＣにおけるシフトレジス\nタ部とラッチ部として，上記周知技術を適用し，サンプリング信号を順次供給する\nシフトレジスタ部であって，前記サンプリング信号は，ソースサンプリングクロッ\nク信号に応答してタイミングコントローラから供給されるソーススタートパルスを\n順次シフトすることにより発生するシフトレジスタ部と，前記シフトレジスタ部か\nら前記サンプリング信号に応答して画素データをラッチするためのラッチ部であっ\nて，前記画素データは前記タイミングコントローラから供給されるラッチ部からな\nる構成を採用することは，当業者が容易になし得たことである。\nそして，かかる上記周知技術の適用に伴い，シフトレジスタ１（シフトレジスタ\n部）から次の液晶駆動用ＩＣ（データ駆動集積回路）に供給される信号は，サンプ\nリング信号となる。\n(ｲ) 相違点２について\n一般に，信号入力部に，入力される信号を保持するバッファを設け，信号の入力\n後も，入力された信号の値を出力可能とすることは，例示するまでもなく，周知・\n慣用の技術である。\nよって，引用発明１において，それぞれがＨレベルとＬレベルの２値を有する８\n０出力選択信号 SELECT２と７２出力選択信号 SELECT１が入力されているところ，そ\nれぞれの入力端に上記周知・慣用の技術を適用して，入力される信号を保持・出力\nするためのバッファであるオプションピンを設けることは，当業者が容易になし得\nたことである。\n(ｳ) 相違点３について\n引用発明１と引用発明２とは「液晶表示装置の制御」という同一の技術分野に属\nし，「異なる解像度の表示装置に対して同一の駆動ＩＣで対応する」との課題も共\n通する。\nよって，引用発明１は，シフト段数選択回路３（選択部）により液晶駆動信号を\n出力するＹ端子（画素データを出力するデータ出力チャンネル）を選択していると\nころ，「シフト段数選択回路３（選択部）」に対して，引用発明２の，シフトレジ\nスタ１１のビット長を可変できる「デコード回路１９及びマルチプレクサ２０」に\n関する技術を適用することにより，２つのチャネル選択信号をデコードして，シフ\nトレジスタ部の４個の異なる段における出力を選択する論理値を発生させ，各論理\n値に応じて，ラッチ部に対して４個の異なる段に対応する数の画素データを保持さ\nせることにより，画素データを出力するデータ出力チャンネルの数を４個の異なる\n数の間で変更可能とすることは，当業者が容易になし得たことである。\n(ｴ) ここで，画素データを出力するデータ出力チャンネルの数をデータ駆\n動集積回路が具備するデータ出力チャンネルの総数（Ｎ）よりも小さい数とするこ\nとの技術的意義について検討する。\n本願の発明の詳細な説明において，第１ないし第３実施例の画素データを出力す\nるデータ出力チャンネルの数とデータ駆動集積回路が具備するデータ出力チャンネ\nルの総数は，共に６４２個で同数であり，画素データを出力するデータ出力チャン\nネルの数をデータ駆動集積回路が具備するデータ出力チャンネルの総数（Ｎ）より\nも小さい数とすることを支持する記載は，段落【０１２０】，【０１２１】におけ\nる「本発明の第１及び第３実施例による液晶表示装置では第１及び第２チャンネル\n選択信号（Ｐ１，Ｐ２）につれて６４２個の出力チャンネルを有するデータＩＣ（１\n１６，２１６，１０１６）の出力チャンネルを変更することに限り限定されること\nではなく，６４２個の以下及び以上の出力チャンネルを有するデータＩＣ（１１６，\n２１６，１０１６）に同一に適用されることができる。また，第１及び第２チャン\nネル選択信号（Ｐ１，Ｐ２）につれて設定されるデータＩＣ（１１６，２１６，１\n０１６）の出力チャンネルは６００，６１８，６３０及び６４２個の出力チャンネ\nルにだけ限定されることではなく，どんな場合にも適用することができる。」なる\n記載のみである。すなわち，本願の発明の詳細な説明においては，画素データを出\n力するデータ出力チャンネルの数とデータ駆動集積回路が具備するデータ出力チャ\nンネルの総数の関係に関して，適宜変更可能であることが記載されているものの，\n画素データを出力するデータ出力チャンネルの数をデータ駆動集積回路が具備する\nデータ出力チャンネルの総数よりも小さい数とすることにより奏される効果に関す\nる記載は無い。また，優先日当時の技術常識を考慮しても，そのような構成により\n奏される有利な効果は見いだせない。\nそして，引用発明１の認定の根拠となった上記記載事項５に「【００１７】なお，\n図１の回路では，シフトレジスタ１を８０段または７２段に設定できるだけである\nが，これは一例を示したものに過ぎず，例えば，１６段，３２段，４８段，６４段，\n８０段の内の任意の段数に設定できるようにしてもよい。・・・」と，また，引用\n発明２の認定の根拠となった上記記載事項１０に「なお，上記実施例では，シフト\nレジスタ１１の４０ビット目，４８ビット目，５０ビット目，および６４ビット目\nのいずれかを選択するようにしたが，これらのビット数に限られないのはもちろん\nである。」と記載されているように，異なる解像度の表示装置に同一の駆動ＩＣで\n対応するために，シフトレジスタで切り換え可能とされる段数としては，任意のも\nのが設定可能であるとの技術思想が開示されている。\nしたがって，引用発明１に引用発明２の技術を適用するに際し，画素データを出\n力するデータ出力チャンネルの数をデータ駆動集積回路が具備するデータ出力チャ\nンネルの総数内で適宜設定可能であるところ，画素データを出力するデータ出力チ\nャンネルの数をデータ駆動集積回路が具備するデータ出力チャンネルの総数よりも\n小さい数とすることに格別の困難性は認められない。また，そのような構成を採用\nしたことによりもたらされる効果も，引用発明１，引用発明２から想定することが\nできない格別のものと認めることもできない。\n(ｵ) したがって，上記相違点３に係る補正発明の発明特定事項は，当業者\nが引用発明１及び引用発明２に基づいて容易に想到し得たことである。\n(ｶ) そして，補正発明によってもたらされる効果は，引用発明１，引用発\n明２，並びに，上記周知技術及び上記周知・慣用の技術から想定することができな\nい格別のものと認めることもできない。\n(ｷ) したがって，補正発明は，引用発明１，引用発明２，並びに，上記周\n知技術及び上記周知・慣用の技術に基づいて当業者が容易に発明をすることができ\nたものであり，独立特許要件を欠くので，本件補正を却下する。\nオ  補正前発明と引用発明１との対比・判断\n補正前発明は，補正発明から，選択部に関し，「前記選択部は，前記Ｎ個のデー\nタ出力チャンネルから，画素データを出力するデータ出力チャンネル数を決定する\nためのチャネル選択信号が入力されるために配置されており，かつ，入力されたチ\nャネル選択信号を保持して，保持したチャネル選択信号を発生する，第１及び第２\nオプションピンを具備し，前記選択部は，前記チャネル選択信号に従って前記Ｎ個\nのデータ出力チャンネルを調節し，前記選択部は第１乃至第４論理値を発生し，前\n記第４論理値の場合には前記選択部は前記データ出力チャンネルの総数Ｎより小さ\nなＩ個を，ここでＮは定数であり，前記第３論理値の場合には前記Ｉより小さなＪ\n個を，前記第２論理値の場合には前記Ｊより小さなＫ個を，前記第１論理値の場合\nには前記Ｋより小さなＭ個を前記画素データを出力するデータ出力チャンネルとし\nて選択する」との発明特定事項を省き，かつ，「前記画素データの供給される前記\nデータ出力チャンネルの数は，Ｉ個，Ｊ個，Ｋ個，Ｍ個の間で変更可能とされた」\nとの発明特定事項を省いたものである。\nそうすると，補正前発明と引用発明１とを比較すると，両者は検討済みの相違点\n１においてのみ相違し，その余の点で一致する。\nしたがって，補正前発明は，引用発明１及び上記周知技術に基づいて当業者が容\n易に発明をすることができたものである。\n第３  原告主張の審決取消事由\n審決には，①補正発明と引用発明１との構成要素の対応関係の誤り，及び，②相\n違点１についての判断の誤りがあり，いずれも審決の結論に影響するから，審決は\n取り消されるべきである。\n１  取消事由１（補正発明と引用発明１との構成要素の対応関係の誤り）\n引用発明１では，画像データは図面上シフトレジスタ１で左から右へと順次シフ\nトしていくが，補正発明ではサンプリングスタートパルスがシフトするにすぎず，\n画像データ自体はシフトしていない。すなわち，引用発明１のラッチはシフトレジ\nスタのデータをパラレルに同時に読み込むものであるのに対し，補正発明のラッチ\n部はデータをシリアルに順次クロックに応じサンプリング信号によって読み込むも\nのであるから，補正発明の「ラッチ部」と対比すべきは引用発明１の「シフトレジ\nスタ１」である。したがって，審決の認定には誤りがある。\nこの点につき，被告は機能と役割の共通性に基づき，引用発明１の「シフトレジ\nスタ１」と補正発明の「シフトレジスタ部」とを対応させ，引用発明１の「ラッチ\n回路２」と補正発明の「ラッチ回路」とを対応させている。しかし，引用発明１の\n「ラッチ回路２」と補正発明の「シフトレジスタ部」とは，それぞれの機能におい\nて相違し，対比されるべきではない。\nまた，被告が予備的に主張するように，ラッチ部が２段である構成が仮に周知で\nあったとしても，必ずしも，当該構成を引用発明１に適用することが容易想到であ\nるとは限らない。例えば，被告が周知技術であると指摘した特開平１１－１９３４\n７３７号公報（乙２）における記載箇所は６４階調表を行うためのものであって，\n１ビットデータ（直列ビットデータ）をシフトする引用発明１とは異なる。したが\nって，乙２を引用発明１に適用することは必ずしも容易ではない。\n２  取消事由２（相違点１についての判断の誤り）\n(1) 甲６の認定の誤り\n甲６に記載の発明において，シフトレジスタの信号Ｑ１～Ｑ１８２はサンプリングス\nイッチ６３のオンオフを制御するにすぎず，サンプルホールド回路６４はアナログ\n信号をサンプルホールドするものである。すなわち，サンプルホールド回路６４は\n画素データ，若しくは直列ビットデータをラッチするものではない。審決は甲６に\n関し，「三原色のデータ（「画素データ」に相当）をシフトレジスタ６１からの信\n号（「サンプリング信号」に相当）によりオンオフされるサンプリングスイッチ６\n３とサンプルホールド回路６４（「ラッチ部」に相当）として記載され」と認定し\nているが，甲６のシフトレジスタ６１に接続されたサンプルホールド回路はアナロ\nグ信号をサンプルホールドするものであって，「画素データをラッチするラッチ部」\nではない。したがって，甲６に関する審決の認定「サンプリングスイッチ６３とサ\nンプルホールド回路６４（「ラッチ部」に相当）」には誤りがある。\n(2) 周知技術であるとの認定は誤りであること\n審決のした甲６の認定に誤りがあり，相違点１が周知であるとの認定も誤りであ\nる。\n(3) 引用発明１と甲６に記載の周知技術とを組み合わせる動機付けが存在しな\nいこと\n被告は，「すなわち，甲６に記載の周知技術におけるアナログドライバＩＣ６０\nがカスケードに接続された構成では・・・甲６に記載の周知技術の『シフトデータ\n入力信号ＳＩ』は，補正発明の『ソーススタートパルス』に相当し，甲６に記載の\n周知技術の『シフトレジスタ６１から出力される信号』である『シフトデータ出力\n信号ＳＯ』及び『シフトデータ』は，補正発明の『サンプリング信号』に相当する\nものである。」，「引用発明１に上記周知技術を適用する際に，前段のシフトレジ\nスタ１から次段のシフトレジスタ１に転送される信号が，甲６に記載の周知技術に\nおいてかかる役割を有し，同じように，前段のシフトレジスタ６１から次段のシフ\nトレジスタ６１に転送される信号である，シフトデータ出力信号ＳＯ，すなわち，\nサンプリング信号となることは，至極当然のことである。」と主張する。\nしかし，甲６の「シフトデータ入力信号ＳＩ」はサンプリングスイッチ６３をオ\nンオフするためのシフトレジスタ６１に入力されるものであって，複数ビットから\nなり直接に液晶駆動用信号として用いられる引用発明１の「直列ビットデータ」と\nは異なる。また，上記のとおり，甲６のシフトレジスタ６１に接続されたサンプル\nホールド回路はアナログ信号をサンプルホールドするものであって，「画素データ\nをラッチするラッチ部」ではない。甲６におけるシフトレジスタ６１は引用発明の\nシフトレジスタ１とはそれぞれの使用目的および作用効果においてまったく異な\nる。したがって，甲６に記載の周知技術を引用発明１に適用することの動機付けは\n存在しない。\nなお，本件において甲６の認定には誤りがあり，相違点１が慣用技術であるとは\nいえない。\n(4) 効果の看過について\n構成上の相違から，引用発明１に対し補正発明では以下の固有な利点も有してい\nる。引用発明１では，補正発明に記載された「前記選択部は，第１及び第２のチャ\nネル選択信号に応答して前記シフトレジスタ部から次のデータ駆動集積回路へ前記\nサンプリング信号が供給し」を開示していない。\nすなわち，補正発明の選択部１３０は，チャンネル選択信号（Ｐ１，Ｐ２）に応\n答してシフトレジスタ１３４にチャンネル制御信号（ＣＳ１～ＣＳ４）を出力し，\nデータ信号を出力しようとするチャンネルだけ全チャンネルから選択するものであ\nる。補正発明の図９を参照すると，例えば，Ｐ１＝０で，Ｐ２＝１である場合，選\n択部１３０は，ＣＳ２をチャンネル制御信号として出力し，シフトレジスタ１３４\nのＳＲ６１８を制御するようになる。すなわち，ＳＲ１～ＳＲ６１８まではチャン\nネルを選択するために駆動されるが，ＳＲ６１９～ＳＲ６４２までは駆動されない。\n一方，引用発明１の場合，シフト段数選択回路３は，補正発明のようにチャンネ\nルを選択するための選択信号をシフトレジスタ１，２１に出力するのではなく，選\n択しようとするフリップフロップ（ＦＦ７２）から直列ビットデータを読み出し，最\n後のフリップフロップ（ＦＦ８０）の直列ビットデータを読み出して出力選択信号（Ｓ\nＥＬＥＣＴ１，ＳＥＬＥＣＴ２）とＡＮＤ及びＯＲで組み合わせた後，最終的なデ\nータ出力端子（ＯＵＴ）に直列ビットデータが出力される。すなわち，チャンネル\nの選択有無とは関係なく，シフトレジスタ１のフリップフロップの全て（ＦＦ１～\nＦＦ８０）はクロックＣＬの印加により，全て駆動される。換言すると，クロックＣ\nＬ毎に全てのフリップフロップが動作している。引用発明１の［００１５］を参照\nして詳細に説明すると，出力選択信号１（ＳＥＬＥＣＴ１）がＨレベルで，出力選\n択信号２（ＳＥＬＥＣＴ２）がＬレベルであると，シフト段数選択回路３のＡＮＤ\n（４）ロジック回路にはフリップフロップ７２（ＦＦ７２）の出力値（例えば”０”）\nと出力選択信号（Ｈ＝”１”）が入力され，最終的にＯＲ（６）論理回路の入力端\n子に”０”を出力する。また，シフト段数選択回路３のＡＮＤ（５）ロジック回路\nには，フリップフロップ８０（ＦＦ８０）の出力値（例えば”１”）と出力選択信号\n２（Ｌ＝”０”）が入力され，最終的にＯＲ（６）論理回路の入力端子に”０”を\n出力する。結局，ＯＲ（６）論理回路の入力端子に全て”０”が入力されるので，\nデータ出力端子（ＯＵＴ）には”０”が出力される。\nしたがって，上述したように，引用発明１の場合は，チャンネル選択信号（ＳＥ\nＬＥＣＴ１，ＳＥＬＥＣＴ２）とは関係なく，シフトレジスタ１，２１の全てのフ\nリップフロップが駆動されるが，補正発明の場合，チャンネル制御信号（ＣＳ１～\nＣＳ４）によってシフトレジスタ１３４の一部のみが駆動される。これは，シフト\nレジスタ１３４のみに影響を与えるのではなく，シフトレジスタとワンチップＩＣ\n内に構成されて以後に駆動されるラッチ部１３６，ＤＡＣ部１３８，出力バッファ\n部１４６もチャンネル制御信号（ＣＳ１～ＣＳ４）によって一部のみが駆動される。\nこのような補正発明と引用発明１との相違点は，データドライバーの消費電力に\n莫大な影響を及ぼすようになる。また，消費電力の増加からデータドライバーの発\n熱が生じ，駆動エラーを誘発する原因となる。\nこの作用効果は特許請求の範囲には直接に記載していないが，特許請求の範囲の\n記載から必然的に導かれるものであって，進歩性判断において参酌されるべきであ\nる。\n第４  被告の反論\n１  取消事由１（補正発明と引用発明１との構成要素の対応関係の誤り）に対し\nて\n(1) 補正発明に係るデータ駆動集積回路はシフトレジスタ部及びラッチ部を備\nえ，引用発明１に係る液晶駆動用ＩＣはシフトレジスタ１及びラッチ回路２をそれ\nぞれ備えているところ，両者を対比・判断するにあたっては，補正発明のデータ駆\n動集積回路におけるシフトレジスタ部及びラッチ部の機能・役割と，引用発明１の\n液晶駆動用ＩＣにおけるシフトレジスタ１とラッチ回路２の機能・役割をそれぞれ\n考慮して行うことが必要である。\n機能について検討すると，シフトレジスタとは，レジスタにセットされている内\n容を，指定されたけた数だけ左または右にけた移動させる機能をもっている装置を\nいい，補正発明の「シフトレジスタ部」と，引用発明１の「シフトレジスタ１」と\nは共に，データのけた移動機能を有している。また，ラッチとは，ディジタル回路\nにおいて，ある時刻の信号の状態を一時的に保持，記憶するような動作あるいは機\n構をいい，補正発明の「ラッチ部」と，引用発明１の「ラッチ回路２」とは共に，\nデータの保持機能を有している。\n役割について検討すると，引用発明１の「液晶駆動用ＩＣ」において，引用発明\n１の「シフトレジスタ１」と「ラッチ回路２」の回路は，いずれも，デジタルデー\nタであるビットデータを扱い，「ラッチ回路２」の出力を受けるレベルシフタ２３\nが，デジタルデータであるビットデータを，実際の液晶に印加されるアナログデー\nタに変換し，その後段の液晶駆動回路２４では，該アナログデータとして扱うもの\nである。また，補正発明の「データ駆動集積回路」においても，引用発明１と同様\nに，補正発明の「シフトレジスタ部」及び「ラッチ部」は，協働して，デジタルデ\nータである画素データを扱い，「ラッチ部」からの画素データを受けるＤＡＣ部（１\n３８）が，デジタルデータである画素データを，アナログデータである画素電圧信\n号に変換し，その後段の出力バッファ（１４６）では，該アナログデータである画\n素電圧信号を扱うものである。\nしたがって，両者を対比する上で，データ駆動集積回路（引用発明１の「液晶駆\n動用ＩＣ」）内における，画素データ１ライン分のうち当該データ駆動集積回路（引\n用発明１の「液晶駆動用ＩＣ」）に割り当てられた画素数分の画素データの扱いに\n関して，\n①  画素データをデジタルデータとして扱う部分と，\n②  その後段の，デジタルデータである画素データがアナログデータである画素\n電圧信号に変換され，該アナログデータである画素電圧信号を扱う部分\nという，データ駆動集積回路（引用発明の「液晶駆動用ＩＣ」）内での①と②の各\n部分における役割分担に着目して，データ駆動集積回路（引用発明１の「液晶駆動\n用ＩＣ」）内で画素データをデジタルデータとして扱う①の部分どうしを共通部分\nとして把握することは，妥当である。\nそして，かかる機能と役割の共通性の認識のもとに，引用発明１の「シフトレジ\nスタ１」と補正発明の「シフトレジスタ部」との，シフトレジスタとしてのけた移\n動機能を共通部分とし，また，引用発明１の「ラッチ回路２」と補正発明の「ラッ\nチ部」との，ラッチとしてのデータ保持機能を共通部分として，一致点を認定した\nのであるから，引用発明１の「シフトレジスタ１」が補正発明の「シフトレジスタ\n部」に対応し，引用発明１の「ラッチ回路２」が補正発明の「ラッチ部」に対応す\nるとした，審決の認定に誤りはない。\n(2) 予備的に，原告の主張のとおりに，引用発明１の「シフトレジスタ１」が，\n補正発明の「シフトレジスタ部」と「ラッチ部」とを合わせたものに対応している\nとした場合に審決の結論に影響があるか否かについて，検討すると，「液晶表示装\n置の駆動制御」の技術分野において，液晶表示装置のデータ駆動集積回路として，\nデジタルデータである画素データを扱う回路部分を，前記「サンプリング信号を順\n次供給するシフトレジスタ部であって，前記サンプリング信号は，ソースサンプリ\nングクロック信号に応答してタイミングコントローラから供給されるソーススター\nトパルスを順次シフトすることにより発生するシフトレジスタ部と，前記シフトレ\nジスタ部から前記サンプリング信号に応答して画素データをラッチするための第１\nのラッチ部であって，前記画素データは前記タイミングコントローラから供給され\nる第１のラッチ部と，前記第１のラッチ部から所定の信号に応答して画素データを\nラッチするための第２のラッチ部」とした構成は，周知である。\nよって，引用発明１の「シフトレジスタ１」が，補正発明の「シフトレジスタ部」\nと「ラッチ部」とを合わせたものに対応しているとして，引用発明１の「シフトレ\nジスタ１」に対して，上記周知技術を適用し，該適用後の回路構成において，ラッ\nチ部が２段（第１のラッチ部，第２のラッチ部）となったとしても，データ駆動集\n積回路においてデジタルデータである画素データを扱う機能を果たす回路部分とし\nて，かかる回路構成も，周知の構成である。\nしたがって，引用発明１の「シフトレジスタ１」が，補正発明の「シフトレジス\nタ部」と「ラッチ部」とを合わせたものに対応しているとしても，シフトレジスタ\n部及びラッチ部に係る相違点は，依然として容易想到であるから，審決の結論に影\n響を及ぼすものではない。\n(3) したがって，補正発明と引用発明１との構成要素の対応関係についての原\n告の主張は失当である。\n２  取消事由２（相違点１についての判断の誤り）に対して\n(1) 同種の回路を直列に接続して，前段の回路からの信号を次段の回路に順次\n転送するような接続のことを，カスケード接続という。\n補正発明において，かかるカスケード接続されたデータ側駆動集積回路で，前段\nのデータ側駆動集積回路から次段の駆動回路に順次転送する信号として，サンプリ\nング信号とすることの技術的意義を検討すると，これに関連する本願の発明の詳細\nな説明の記載には，前段のシフトレジスタ部から次段のシフトレジスタ部に転送す\nる信号をサンプリング信号とすることについて，格別の技術的意義はなんら記載さ\nれていない。\nまた，「液晶表示装置の駆動制御」の技術分野において，各データ側駆動集積回\n路が，サンプリング信号を順次供給するシフトレジスタ部であって，前記サンプリ\nング信号は，ソースサンプリングクロック信号に応答してタイミングコントローラ\nから供給されるソーススタートパルスを順次シフトすることにより発生するシフト\nレジスタ部と，前記シフトレジスタ部から前記サンプリング信号に応答して画素デ\nータをラッチするためのラッチ部であって，前記画素データは前記タイミングコン\nトローラから供給されるラッチ部とを含み，各データ駆動集積回路がカスケード接\n続された構成において，前段のシフトレジスタ部から次段のシフトレジスタ部へ転\n送する信号を，サンプリング信号とすることは，周知の事項である。\nすなわち，甲６に記載の周知技術におけるアナログドライバＩＣ６０がカスケー\nドに接続された構成では，前段のシフトレジスタ６１から次段のシフトレジスタ６\n１に転送される信号は，シフトデータ出力信号ＳＯである。ここで，甲６に記載の\n周知技術において，シフトレジスタ６１を構成する各フリップフロップＦＦから出\n力されるシフトデータは，クロック信号ＣＬＫ毎に次段のフリップフロップＦＦに\n出力されると共に，外部に信号Ｑ１～Ｑ１６２として出力され，サンプルホールド回路\n６４のサンプリングスイッチ６３のオンオフを制御するから，甲６に記載の周知技\n術の「シフトデータ入力信号ＳＩ」は，補正発明の「ソーススタートパルス」に相\n当し，甲６に記載の周知技術の「シフトレジスタ６１から出力される信号」である\n「シフトデータ出力信号ＳＯ」及び「シフトデータ」は，補正発明の「サンプリン\nグ信号」に相当するものである。なお，乙２にも，前段のシフトレジスタから次段\nのシフトレジスタに転送される信号がサンプリング信号であることが記載されてい\nる。\nしたがって，カスケード接続されたデータ側駆動集積回路で，前段のデータ側駆\n動集積回路から次段のデータ側駆動集積回路に順次転送する信号を，サンプリング\n信号とすることは，周知の事項であって，格別の技術的意義を有しないものである。\n(2) 共に，カスケード接続されたデータ側駆動集積回路を持つ引用発明１及び\n上記周知技術において，前段のデータ側駆動集積回路から次段のデータ側駆動集積\n回路に順次転送される信号及びその役割について検討する。\n引用発明１の液晶駆動用ＩＣが縦列接続（「カスケード接続」と同義）された構\n成において，前段のシフトレジスタ１から次段のシフトレジスタ１に順次転送され\nる信号は，直列ビットデータであって，この信号は，次段のシフトレジスタ１がシ\nフト動作を開始し，かつ，液晶駆動用ＩＣが直列ビットデータの取り込みを開始す\nるタイミングを規定している。\n一方，甲６に記載の周知技術においては，上記したとおり，アナログドライバＩ\nＣ６０がカスケードに接続された構成で，前段のシフトレジスタ６１から次段のシ\nフトレジスタ６１に転送される信号は，シフトデータ出力信号ＳＯ（補正発明の「サ\nンプリング信号」）であって，この信号によって，次段のシフトレジスタ６１がシ\nフト動作を開始し，かつ，アナログドライバＩＣ６０が３原色のデータの取り込み\nを開始するタイミングが規定されている。\nしたがって，引用発明１及び上記周知技術において，前段のシフトレジスタ（引\n用発明１の「シフトレジスタ１」，甲６に記載の周知技術の「シフトレジスタ６１」）\nから，次段のシフトレジスタに転送する信号には，その役割として，時系列で順次\n転送されてくる画素データ（引用発明１の「直列ビットデータ」，甲６に記載の周\n知技術の「３原色のデータ」）に関連して，データ側駆動集積回路（引用発明１の\n「液晶駆動用ＩＣ」，甲６に記載の周知技術の「アナログドライバＩＣ」）内のシ\nフトレジスタがシフト動作を開始し，データ側駆動集積回路が画素データの取り込\nみを開始するタイミングを規定する信号の役割があるところ，引用発明１に上記周\n知技術を適用する際に，前段のシフトレジスタ１から次段のシフトレジスタ１に転\n送される信号が，甲６に記載の周知技術においてかかる役割を有し，同じように，\n前段のシフトレジスタ６１から次段のシフトレジスタ６１に転送される信号であ\nる，シフトデータ出力信号ＳＯ，すなわち，サンプリング信号となることは，至極\n当然のことである。\n以上のとおり，引用発明１に上記周知技術を適用した発明において，前段のシフ\nトレジスタ部から次段のシフトレジスタ部に転送する信号は，必然的に，サンプリ\nング信号となるものであるから，審決の相違点１の判断に誤りはない。\n(3) 効果の看過について\nア  原告が主張する，ビット数の多い画素データを扱っても回路規模が大幅\nに増大しないこと，及び，一定の信号であるソーススタートパルス（ＳＳＰ）をシ\nフトするので消費電力，速度の面で有利であるとの効果は，それぞれ，上記周知技\n術において，画素データ１画素分を保持する一単位の回路部分が，ラッチ部内でま\nとまっていること，また，転送される信号がソーススタートパルスであることによ\nって生じる効果であって，上記周知技術のシフトレジスタ部とラッチ部の構成自体\nが備えている効果である。\nしたがって，原告が主張する，ビット数の多い画素データを扱っても回路規模が\n大幅に増大しないこと，及び，一定の信号であるソーススタートパルス（ＳＳＰ）\nをシフトするので消費電力，速度の面で有利であるとの効果は，いずれも，引用発\n明１に上記周知技術を適用すれば，必然的に奏する作用効果に過ぎないことから，\n審決の「補正発明によってもたらされる効果は，引用発明１，引用発明２，並びに，\n上記周知技術及び上記周知・慣用の技術から想定することができない格別のものと\n認めることもできない。」との判断に誤りはない。\n補正発明は，シフトレジスタ部に関して，「サンプリング信号を順次供給するシ\nフトレジスタ部であって，前記サンプリング信号は，ソースサンプリングクロック\n信号に応答してタイミングコントローラから供給されるソーススタートパルスを順\n次シフトすることにより発生するシフトレジスタ部」と特定しているにとどまり，\nシフトレジスタ部から次のデータ駆動集積回路へサンプリング信号を供給した後\nの，シフトレジスタ部の動作に関しては，何ら特定していない。したがって，原告\nの主張は，特許請求の範囲の記載に基づいたものではないから，失当である。\nイ  シフトレジスタ部の動作に関して，発明の詳細な説明の記載を参酌して\n検討すると，補正発明は，「前記選択部は，第１及び第２のチャネル選択信号に応\n答して前記シフトレジスタ部から次のデータ駆動集積回路へ前記サンプリング信号\nを供給し」というものであり，補正発明において，前段に接続されたシフトレジス\nタ部から次段のデータ駆動集積回路へサンプリング信号を供給する回路は，選択部\nである。\n一方，発明の詳細な説明には，前段に接続されたシフトレジスタ部から次段のデ\nータ駆動集積回路へサンプリング信号を供給する回路に関して，第１実施例として，\n前段に接続されたシフト・レジスタ部（１３４）（補正発明の「シフトレジスタ部」\nに対応。以下同様）から次段のデータＩＣ（１１６）（「データ駆動集積回路」）\nへ出力信号（キャリ信号）（「サンプリング信号」）を供給する回路が，シフト・\nレジスタ部（１３４）であるものが記載されている。そして，第１実施例のデータ\nＩＣ（１１６）のシフト・レジスタ部（１３４）においては，次段のデータＩＣ（１\n１６）へ出力信号（キャリ信号）を供給するシフト・レジスタ（ＳＲ）の後段に接\n続されたシフト・レジスタ（ＳＲ）（例えば，段落【００８３】の記載における「第\n６０１乃至第６４２シフト・レジスタ（ＳＲ６０１乃至ＳＲ６４２）」）は，サン\nプリング信号を出力していない。また，第２実施例として，前段に接続されたシフ\nト・レジスタ部（１８４）（「シフトレジスタ部」）から次段のデータＩＣ（１１\n６）（「データ駆動集積回路」）へ出力信号，または，キャリ信号（Ｃａｒｒｙ）\n（「サンプリング信号」）を供給する回路が，チャンネル選択部（１８０）（「選\n択部」）であるものが記載されている。そして，第２実施例のデータＩＣ（１１６）\nのシフト・レジスタ部（１８４）においては，次段のデータＩＣ（１１６）へ出力\n信号，又は，キャリ信号（Ｃａｒｒｙ）を供給するシフト・レジスタ（ＳＲ）の後\n段に接続されたシフト・レジスタ（ＳＲ）（例えば，段落【０１０１】の記載にお\nける「第６０１乃至第６４２シフト・レジスタ（ＳＲ６０１乃至ＳＲ６４２）」）\nも，サンプリング信号を出力している。これらのシフト・レジスタ（ＳＲ）の出力\nは，最終的にはデータライン（ＤＬ）に接続されないため，液晶パネル（１０２）\nへの影響はない。\nよって，補正発明において，前段に接続されたシフトレジスタ部から次段のデー\nタ駆動集積回路へサンプリング信号を供給する回路は選択部であるから，かかる補\n正発明に対応する，発明の詳細な説明に記載された実施例は，前段に接続されたシ\nフト・レジスタ部（１８４）（「シフトレジスタ部」）から次段のデータＩＣ（１\n１６）（「データ駆動集積回路」）へ出力信号，又は，キャリ信号（Ｃａｒｒｙ）\n（「サンプリング信号」）を供給する回路がチャンネル選択部（１８０）（「選択\n部」）となっている，第２実施例の方である。そして，第２実施例においては，シ\nフト・レジスタ部（１８４）内の６４２段の各シフト・レジスタ（ＳＲ）は，次段\nのデータＩＣ（１１６）へ出力信号，または，キャリ信号（Ｃａｒｒｙ）を供給す\nるシフト・レジスタ（ＳＲ）の後段に接続されたシフト・レジスタ（ＳＲ）も含め\nて，すべてのシフト・レジスタ（ＳＲ）が動作しているものである。\nすなわち，発明の詳細な説明には，補正発明に係るシフトレジスタ部の動作につ\nいて，シフトレジスタ部内の各シフトレジスタ（ＳＲ）がすべて動作するもののみ\nが開示されている。したがって，原告の主張は，発明の詳細な説明の記載にも基づ\nかないものであるから，失当である。\n第５  当裁判所の判断\n１  本願明細書（甲１）によれば，補正発明は，作業性の向上及び製造費用を節\n減することができるようにしたデータ駆動集積回路及びその駆動方法と，それを利\n用した液晶表示装置及びその駆動方法を提供すること，また，液晶パネルの解像図\nにつれてデータ集積回路の出力チャンネルを制御することができるようにしたデー\nタ駆動集積回路及びその駆動方法と，それを利用した液晶表示装置及びその駆動方\n法を提供すること（【００２０】）を目的とし，この目的を達成するために，デー\nタ駆動集積回路は多数の出力チャンネルと，前記表示装置の解像度に沿って前記デ\nータラインの数に対応して前記画素データを供給するデータ出力チャンネルを前記\n多数の出力チャンネルから選択する選択部を具備して，他の出力チャンネルには画\n素データが供給されないことを特徴とするものであり（【００２１】），そのため\nに，審決認定の要旨に係る構成を採用し，チャンネル選択信号を利用して液晶パネ\nルの解像図につれてデータ集積回路のチャンネルを変更することで一種類のデータ\n集積回路を利用して液晶パネルのすべての解像図を駆動させることができるように\nなり，また，液晶パネルの解像図に関係なく，データ集積回路を共通に使用するこ\nとでデータ集積回路の個数を減少させることができ，結果的に，本発明の液晶表示\n装置は作業性の向上及び製造費用を節減することができるという作用効果を奏する\n（【０１２４ 】）ものと認められる。\n２  取消事由１（補正発明と引用発明１との構成要素の対応関係の誤り）につい\nて\n(1) 審決における補正発明と引用発明１との対比\n審決は，補正発明と引用発明１（出願人はローム株式会社，出願日は平成４年 7\n月２７日）とを次のように対比して，一致点及び相違点を認定した。\n（３－１）\n・・・・・・\nよって，引用発明１の「パネルを駆動することができる液晶駆動用ＩＣ」は，補正発明の「表示\n装置の多数のデータラインに接続されたデータ駆動集積回路」に相当し，以下同様に，「パネル」\nは「表示装置」に，「Ｙ1 端子……Ｙ80 端子」は「Ｎ個のデータ出力チャンネル」のＮ＝８０の場合\nに，「直列ビットデータ」は「画素データ」に相当する。また，引用発明１の「シフトクロック」\nと補正発明の「ソースサンプリングクロック信号」とは，共に「クロック信号」である点で共通す\nる。\n・・・・・・\n（３－３）\n（３－１）の相当関係から，引用発明１の「直列ビットデータ」は補正発明の「画素データ」に\n相当し，引用発明１の「シフトクロック」と補正発明の「ソースサンプリングクロック信号」とは，\n共に「クロック信号」である点で共通するから，引用発明１の「シフトクロックに同期して直列ビ\nットデータを順次に記憶するシフトレジスタ１」と，補正発明の「ソースサンプリングクロック信\n号に応答してソーススタートパルスを順次シフトするシフトレジスタ部」とは，共に，「クロック\n信号に応答して所定の信号をシフトするシフトレジスタ部」である点で共通する。\n（３－４）\n引用発明１において，「ラッチ回路２」は，シフトレジスタ１が記憶する８０ビットデータを取\nり込むものであるが，シフトレジスタ１に記憶されたビットデータは，直列ビットデータである。\nそして，（３－１）の相当関係から，引用発明１の「直列ビットデータ」は補正発明の「画素デ\nータ」に相当するから，引用発明１の「直列ビットデータを取り込むラッチ回路２」と，補正発明\nの「画素データをラッチするラッチ部」とは，共に，「画素データをラッチするラッチ部」である\n点で共通する。\n・・・・・・\n(2) 審決における相違点１の認定についての検討\nア  補正発明の「シフトレジスタ部」と引用発明１の「シフトレジスタ１」\n補正発明は「サンプリング信号を順次供給するシフトレジスタ部であって，前記\nサンプリング信号は，ソースサンプリングクロック信号に応答してタイミングコン\nトローラから供給されるソーススタートパルスを順次シフトすることにより発生す\nるシフトレジスタ部」を，引用発明１は「８０個のフリップフロップＦＦ1～ＦＦ80\nからなるシフトレジスタ１であって，入力端子ＩＮへの直列ビットデータをＣＬＫ\n端子へのシフトクロックに同期してフリップフロップＦＦ1～ＦＦ80 に順次に記憶す\nるシフトレジスタ１」をそれぞれ備えている。そして，補正発明の「シフトレジス\nタ部」と引用発明１の「シフトレジスタ１」は，いずれも，ディジタル信号のけた\n移動動作，すなわちシフト動作をするもので，補正発明の「シフトレジスタ部」は\n「ソースサンプリングクロック信号」に応答してシフト動作し，引用発明１の「シ\nフトレジスタ１」は「シフトクロック」に同期してシフト動作することは明らかで\nある。\nそうすると，補正発明の「シフトレジスタ部」と引用発明１の「シフトレジスタ\n１」が，「クロック信号に応答して所定の信号をシフトするシフトレジスタ部」で\nある点で共通することは明らかであり，審決の認定に誤りはない。\nイ  補正発明の「ラッチ部」と引用発明１の「ラッチ回路２」\n補正発明は「前記シフトレジスタ部から前記サンプリング信号に応答して前記画\n素データをラッチするためのラッチ部であって，前記画素データは前記タイミング\nコントローラから供給されるラッチ部」を，引用発明１は「前記シフトレジスタ１\nが記憶する８０ビットデータを取り込むラッチ回路２であって，前記シフトレジス\nタ１中の７２，もしくは，８０ビットデータを記憶するラッチ回路２」をそれぞれ\n備えている。そして，引用発明１の「ラッチ回路２」に取り込まれる「前記シフト\nレジスタ１が記憶する８０ビットデータ」が，「シフトレジスタ１」の「フリップ\nフロップＦＦ1～ＦＦ80」に順次に記憶する「直列ビットデータ」であることは明ら\nかであり，引用発明１の「直列ビットデータ」は，補正発明の「画素データ」に相\n当する。\nそうすると，補正発明の上記「ラッチ部」と引用発明１の上記「ラッチ回路２」\nが，「画素データをラッチするラッチ部」である点で共通することは明らかであり，\n審決の認定に誤りはない。\nウ  審決における相違点１の認定について\n上記ア及びイで検討したとおり，審決は，補正発明の「シフトレジスタ部」と引\n用発明１の「シフトレジスタ１」については，シフトレジスタ装置が有する当然の\n機能である，クロック信号に応じたシフト動作をする点で両者が共通すると認定す\nるにとどまり，原告が主張するように，引用発明１の「シフトレジスタ１」が補正\n発明の「シフトレジスタ部」に相当するとは認定していない。\nまた，審決は，本件補正発明の「ラッチ部」と引用発明１の「ラッチ回路２」に\nついても，ラッチが当然に有するデータ保持機能を備え，保持されるデータが「画\n素データ」である点で両者が共通すると認定するにとどまり，原告が主張するよう\nに，引用発明１の「ラッチ回路２」が本件補正発明の「ラッチ部」に相当するとは\n認定していない。\nそして，審決は，補正発明と引用発明１との相違点１について，「シフトレジス\nタ部とラッチ部に関し，補正発明では『サンプリング信号を順次供給するシフトレ\nジスタ部であって，前記サンプリング信号は，ソースサンプリングクロック信号に\n応答してタイミングコントローラから供給されるソーススタートパルスを順次シフ\nトすることにより発生するシフトレジスタ部』と『シフトレジスタ部からサンプリ\nング信号に応答して画素データをラッチするためのラッチ部であって，前記画素デ\nータはタイミングコントローラから供給されるラッチ部』であるのに対し，引用発\n明１では『８０個のフリップフロップＦＦ1～ＦＦ80 からなるシフトレジスタ１であ\nって，入力端子ＩＮへの直列ビットデータをＣＬＫ端子へのシフトクロックに同期\nしてフリップフロップＦＦ1～ＦＦ80 に順次に記憶するシフトレジスタ１』と『シフ\nトレジスタ１が記憶する８０ビットデータを取り込むラッチ回路２であって，前記\nシフトレジスタ１中の７２，もしくは，８０ビットデータを記憶するラッチ回路２』\nである点」で相違し，また，「これに付随して，シフトレジスタ部から次のデータ\n駆動集積回路に供給される信号に関し，補正発明では『サンプリング信号』である\nのに対し，引用発明１では『ビットデータ』である点」で相違すると認定したもの\nである。\nそうすると，補正発明の「シフトレジスタ部」及び「ラッチ部」それぞれにおけ\nる信号処理と，引用発明１の「シフトレジスタ１」及び「ラッチ回路２」それぞれ\nにおける信号処理との相違は，審決における相違点１の認定に含まれていることは\n明らかである。\n以上によれば，審決は，引用発明１の「シフトレジスタ１」と引用発明１の「シ\nフトレジスタ１」とは，「クロック信号に応答して所定の信号をシフトするシフト\nレジスタ部」である点で共通し，補正発明の「ラッチ部」と引用発明１の「ラッチ\n回路２」とは，「画素データをラッチするラッチ部」である点で共通すると認定す\nるにとどめ，そのうえで，補正発明の「シフトレジスタ部」及び「ラッチ部」それ\nぞれにおける信号処理と，引用発明１の「シフトレジスタ１」及び「ラッチ回路２」\nそれぞれにおける信号処理との相違を，相違点１で認定したものであるから，審決\nにおける相違点１の認定に誤りはない。\nエ  原告の主張について\n原告は，補正発明の「シフトレジスタ部」及び「ラッチ部」と，引用発明１の「シ\nフトレジスタ１」及び「ラッチ回路２」とは，「補正発明は引用発明１のデータシ\nフトレジスタ１を，サンプリングスタートパルスシフトレジスタとラッチ１３６の\n２つで構成している」点，及び「引用発明１のラッチはシフトレジスタのデータを\nパラレルに同時に読み込むものであり，一方補正発明のラッチはデータをシリアル\nに順次クロックに応じサンプリング信号によって読み込むものであるから，むしろ\n引用発明１のデータシフトレジスタ１に対応している」点で相違するから，審決の\n相違点１の認定には誤りがあると主張する。\nしかし，原告が主張する，補正発明の「シフトレジスタ部」及び「ラッチ部」と，\n引用発明１の「シフトレジスタ１」及び「ラッチ回路２」との上記の相違は，補正\n発明の「シフトレジスタ部」及び「ラッチ部」それぞれにおける信号処理と，引用\n発明１の「シフトレジスタ１」及び「ラッチ回路２」それぞれにおける信号処理と\nの相違によるものである。そして，審決は，補正発明の「シフトレジスタ部」及び\n「ラッチ部」それぞれにおける信号処理と，引用発明１の「シフトレジスタ１」及\nび「ラッチ回路２」それぞれにおける信号処理との相違を，相違点１で認定してい\nる。\nしたがって，原告の主張は採用できない。\n(3) 小括\n以上によれば，審決における相違点１の認定に誤りはない。\n３  取消事由２（相違点１についての判断の誤り）について\n(1) 「サンプリングパルス」を次のシフトレジスタに転送する点について\nア  引用発明１は，パネルを駆動することができる液晶駆動用ＩＣにおいて，\n８０個のフリップフロップＦＦ1～ＦＦ80 からなる「シフトレジスタ１」において，\nその「入力端子ＩＮ」への「直列ビットデータ」（補正発明の「画素データ」に相\n当）を，上記「シフトレジスタ１」の「ＣＬＫ端子」へのシフトクロックに同期し\nてフリップフロップＦＦ1～ＦＦ80 に順次に記憶させることにより，上記「直列ビッ\nトデータ」から上記パネルの画素毎のデータを抽出し，上記「シフトレジスタ１」\nで抽出した画素毎のデータを「ラッチ回路２」に取り込むものである。\nそして，液晶表示装置において，「サンプリング信号を順次供給するシフトレジ\nスタ部であって，前記サンプリング信号は，ソースサンプリングクロック信号に応\n答してタイミングコントローラから供給されるソーススタートパルスを順次シフト\nすることにより発生するシフトレジスタ部」と，「前記シフトレジスタ部から前記\nサンプリング信号に応答して画素データをラッチするためのラッチ部であって，前\n記画素データは前記タイミングコントローラから供給されるラッチ部」とにより，\n上記「画素データ」から上記液晶表示装置における画素毎のデータを抽出すること\nは，審決が挙げた甲６～甲８にみられるように，周知技術であると認めることがで\nきる。\nここで，引用発明１の「液晶駆動用ＩＣ」と上記周知技術とは，液晶表示装置に\nおいて，データライン毎にシリアルに出力された画素データを，シフトレジスタ及\nびラッチを用いて，データラインに対してパラレルに出力可能なようにシリアル－\nパラレル変換するという，技術分野及び機能において一致するから，引用発明１に\n上記周知技術を適用する動機付けの存在に問題はない。\nそうすると，引用発明１の「液晶駆動用ＩＣ」において，上記「直列ビットデー\nタ」から上記パネルの画素毎のデータを抽出するための構成として，上記「直列ビ\nットデータ」を上記「シフトクロック」に同期してシフトさせる上記「シフトレジ\nスタ１」と，上記「シフトレジスタ１」で抽出した画素毎のデータを取り込む上記\n「ラッチ回路２」とを用いることに代えて，「サンプリング信号を順次供給するシ\nフトレジスタ部であって，前記サンプリング信号は，ソースサンプリングクロック\n信号に応答してタイミングコントローラから供給されるソーススタートパルスを順\n次シフトすることにより発生するシフトレジスタ部」と，「前記シフトレジスタ部\nから前記サンプリング信号に応答して画素データをラッチするためのラッチ部であ\nって，前記画素データは前記タイミングコントローラから供給されるラッチ部」と\nを用いることは，液晶表示装置の分野における上記周知技術を適用することにより，\n当業者が容易に想到し得たものということができる。\nイ  ところで，引用発明１は，「シフト段数選択回路３」が，「８０出力選\n択信号 SELECT２」及び「７２出力選択信号 SELECT１」に応じて，上記「シフトレジ\nスタ１」を構成する「８０段目のフリップフロップＦＦ80」及び「７２段目のフリ\nップフロップＦＦ72」の一方から出力される「直列ビットデータ」を「出力端子Ｏ\nＵＴ」に導出し，これを次段の液晶駆動用ＩＣに供給して，「１種類のＩＣであら\nゆるドット数のパネルを駆動することができ，組み立て工数の削減や組み立てコス\nトの低減を図ることができる。」という作用効果を奏するものである（甲４第４欄\n【００１５】，【００１９】）。\nそして，引用発明１に上記周知技術を適用することにより，引用発明１の「液晶\n駆動用ＩＣ」では，「シフトレジスタ部」において「ソースサンプリングクロック\n信号」に応答して「タイミングコントローラ」から供給される「ソーススタートパ\nルス」が順次シフトされて「サンプリング信号」が発生し，上記「直列ビットデー\nタ」はシフトされない。さらに，甲６には，「シフトレジスタ６１」に入力された\n「シフトデータ入力信号ＳＩ」について，「シフトデータ入力信号ＳＩはシフトレ\nジスタ６１を通過した後はシフトデータ出力信号ＳＯとなって次段のアナログドラ\nイバＩＣ６０のシフトデータ入力信号ＳＩとなる」ことが記載されている（２頁右\n下欄１１行～１５行，第６Ａ，６Ｂ図）。\nそうすると，引用発明１に上記周知技術を適用する際，上記「シフト段数選択回\n路３」が，上記「８０出力選択信号 SELECT２」及び上記「７２出力選択信号 SELECT\n１」に応じて，上記「ソーススタートパルス」が順次シフトされて発生する「サン\nプリング信号」を，上記「出力端子ＯＵＴ」に導出する構成とすることは，引用発\n明１の上記の作用効果を奏するために，当業者が当然に行い得るものと認められる。\nウ  原告は，甲６記載の周知技術において，シフトレジスタの信号Ｑ１～Ｑ１\n６２はサンプリングスイッチ６３のオンオフを制御するにすぎず，サンプルホールド\n回路６４はアナログ信号をサンプルホールドするもので，画素データ，若しくは直\n列ビットデータをラッチするものではないから，甲６に記載の周知技術を引用発明\n１に適用することの動機付けは存在しないと主張する。\nしかし，甲６には，液晶表示パネルの駆動回路について，\n「第６Ａ図は従来の１６２ビットのシフトレジスタ６１の構成を示すものであり，第６Ｂ図は従来\nのアナログドライバＩＣ６０の内部構成を示すものである。シフトレジスタ６１は１６２個のフリ\nップフロップＦＦから構成されており，Ｄ端子にシフトデータ入力信号Ｓｌが入力され，ＣＬＫ端\n子にクロック信号ＣＬＫが入力され，Ｑ端子が次段のフリップフロップＦＦのＤ端子に接続される\nようになっている。そして，Ｄ端子に入力されたシフトデータは，クロック信号ＣＬＫ毎に次段の\nフリップフロップＦＦに出力されると共に，外部に信号Ｑ１～Ｑ１６２として出力される。\n一方，アナログドライバＩＣ６０には，クロック信号ＣＬＫに応じてシフトデータ入力信号ＳＩ\nをシフトする第６Ａ図のように構成されたシフトレジスタ６１と，Ｒ（赤），Ｇ（緑），Ｂ（青）\nの三原色のデータを伝えるデータライン６２と，シフトレジスタ６１からの信号によりオンオフさ\nれるサンプリングスイッチ６３と，サンプルホールド回路６４と，バッファ６５とが備えられてい\nる。そして，シフトデータ入力信号ＳＩはシフトレジスタ６１を通過した後はシフトデータ出力信\n号ＳＯとなって次段のアナログドライバＩＣ６０のシフトデータ入力信号Ｓｌとなる。アナログド\nライバＩＣ６０の出力ビット数は３の倍数である方が都合が良いため，現在では１６２本の出力ビ\nット数を備えたアナログドライバＩＣ６０等が実用化されている。」（２頁左下欄１２行～右下欄\n１８行，第６Ａ，６Ｂ図）\nと記載され，液晶表示パネルの駆動回路において，「シフトレジスタ６１」から信\n号Ｑ１～Ｑ１６２として出力される「シフトデータ入力信号ＳＩ」により「サンプリン\nグスイッチ６３」がオンオフされることで，「データライン６２」に供給される三\n原色のデータが「サンプリングホールド回路６４」によりサンプリングされ，保持\nされることが開示されている。そして，この保持される三原色のデータは，液晶表\n示パネルを駆動する画素データであることは明らかである。\nそうすると，甲６には，「シフトデータ入力信号ＳＩ（「ソーススタートパルス」\nに相当）とクロック信号ＣＬＫ（「ソースサンプリングクロック信号」に相当）が\n入力され，クロック信号ＣＬＫに応じてシフトデータ入力信号ＳＩをシフトするシ\nフトレジスタ６１（「シフトレジスタ部」に相当）と，三原色のデータ（「画素デ\nータ」に相当）をシフトレジスタ６１からの信号（「サンプリング信号」に相当）\nによりオンオフされるサンプリングスイッチ６３とサンプルホールド回路６４（「ラ\nッチ部」に相当）」が記載されているとした審決の認定に誤りはなく，引用発明１\nに甲６記載の周知技術を適用することの動機付けに問題はない。\n以上から，原告の上記の主張は採用できない。\n(2) 補正発明の効果について\n原告は，補正発明は，引用発明１と比較して，ビット数の多い画素データを扱っ\nても回路規模が大幅に増大せず，一定の信号であるソーススタートパルス（ＳＳＰ）\nをシフトするので消費電力，速度の面で有利であるという作用効果を奏する点で相\n違があると主張する。\nしかし，原告が主張する上記の作用効果は，転送される信号が上記「ソーススタ\nートパルス」であることによって生じる効果であり，液晶表示装置において，「サ\nンプリング信号を順次供給するシフトレジスタ部であって，前記サンプリング信号\nは，ソースサンプリングクロック信号に応答してタイミングコントローラから供給\nされるソーススタートパルスを順次シフトすることにより発生するシフトレジスタ\n部」を用いる，甲６～甲８にみられるような周知技術を適用するに際しても，同様\nの作用効果を奏することは，当業者が直ちに察知し得るものである。\nそうすると，引用発明１の「液晶駆動用ＩＣ」において，上記「直列ビットデー\nタ」から上記パネルの画素毎のデータを抽出するための構成として，上記周知技術\nを適用する際に，原告が主張する上記の作用効果を奏することは，当業者が容易に\n予測し得たものである。\nまた，原告が主張する，消費電力の増加によるデータドライバーの発熱と駆動エ\nラーの誘発が防止できるという，補正発明の奏する作用効果も，引用発明に上記周\n知技術を適用する際に，当業者が容易に予測し得たものである。\n(3) 小括\nしたがって，審決における相違点１の判断に誤りはない。\n第６  結論\n以上によれば，原告主張の取消事由にはいずれも理由がない。よって，原告の請\n求を棄却することとして，主文のとおり判決する。\n知的財産高等裁判所第２部\n裁判長裁判官\n塩      月      秀      平\n裁判官\n池      下              朗\n裁判官\n古      谷      健  二  郎\n"
}