Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014

METODOLOGIA DE PROJETO PARA CONVERSOR CC-CA ZVT PWM
Tiago Dequigiovani, Carlos Marcelo de Oliveira Stein


Universidade Tecnologica Federal do Parana - UTFPR
Via do Conhecimento, km 1, 85503-390 - Pato Branco, PR, Brasil
Emails tiago@luzerna.ifc.edu.br, cmstein@utfpr.edu.br
Abstract This paper presents a design methodology for a DC-AC converter using a ZVT cell. The used
auxiliary circuit provides soft-switching in both switches, main and auxiliary, and reduces the reverse recovery
losses in main diode. The project is based on six proposed restrictions that ensure soft-switching in switches in
keeping the losses at auxiliary circuit in low levels. Experimental results are presented with the application of
design methodology in a prototype 1 kW and 40 kHz. To evaluate the performance of this converter are also
implemented the auxiliary circuit, conventional ZVT and the Undeland snubber. Results show better efficiency
of proposed converter compared to other structures analyzed.
Keywords

Active snubber cells, DC-AC converter, soft-switching, zero voltage transition.

Resumo Este artigo apresenta uma metodologia de projeto para um conversor CC-CA utilizando uma
celula ZVT. O circuito auxiliar empregado proporciona comutacao_suave em ambos os interruptores, principal
e auxiliar, alem de reduzir as perdas sob recuperacao reversa no diodo principal. O projeto e baseado em seis
restricoes propostas que asseguram a comutacao_suave nos interruptores mantendo as perdas no circuito auxiliar
em nveis reduzidos. Sao apresentados resultados experimentais com a aplicacao da metodologia de projeto em
um prototipo de 1 kW e 40 kHz. Para avaliar o desempenho deste conversor sao implementados tambem os
circuitos auxiliares ZVT convencional e o snubber de Undeland. Resultados mostram melhor rendimento do
conversor proposto em relacao as outras estruturas analisadas.
Palavras-chave

.

ave (ZVS) para o interruptor principal e tambem
auxlio a comutacao para a chave auxiliar (pseudoZVS), dessa forma minimizando o problema do
bloqueio dissipativo na chave auxiliar existente
na topologia ZVT convencional. Essa celula ZVT
inicialmente aplicada a conversores CC-CC e empregada neste trabalho em um conversor CC-CA
ponte_completa.
Neste artigo e apresentada uma metodologia
para o projeto dos elementos do circuito auxiliar,
para atender as restricoes de funcionamento e reduzir as perdas na comutacao dos semicondutores. Para a validacao do projeto um conversor
e implementado e analisadas as formas de onda
e a curva de rendimento. O desempenho deste
conversor e comparado com a implementacao do
conversor ZVT convencional e outro dissipativo,
utilizando o snubber de Undeland.

Introducao

Diante da crescente necessidade pela melhoria da
eficiencia no processamento de energia eletrica, os
conversores sao projetados para operar com alta
frequencia de chaveamento dos interruptores, isso
apresenta como vantagem o aumento na densidade
de potencia do circuito, reducao de volume, peso
e possivelmente de custo, alem da simplicidade no
controle e rapida resposta dinamica.
No entanto, com a elevacao da frequencia
de chaveamento, tambem aumentam as perdas
por comutacao, as derivadas de tensao e corrente e a geracao de interferencia eletromagnetica
(EMI). Esses problemas associados a elevacao da
frequencia podem ser minimizados com a utilizacao de tecnicas de auxlio a comutacao, proporcionando elevado rendimento do conversor e, adicionalmente, reducao da didt e dvdt nos semicondutores.
O circuito para auxlio a comutacao empregado neste trabalho faz parte da famlia ZVT, proposto por Hua et al. (1992), no qual nao contem
elementos em serie com o circuito de potencia do
conversor. A celula ZVT e ativada somente durante os intervalos de transicao dos interruptores,
assim o conversor opera com comutacao_suave enquanto mantem as vantagens do conversor PWM.
Este circuito proposto por Hua et al. (1992), denominado neste trabalho como ZVT convencional,
realiza comutacao_suave ao interruptor principal,
porem o bloqueio da chave auxiliar e dissipativo.
Em Bodur and Faruk Bakan (2002) e proposta uma celula ZVT que realiza comutacao su-

2

Etapas de Funcionamento

O circuito ZVT aplicado a um polo PWM bidirecional e mostrado na Figura 1. A descricao das
etapas de operacao sao apresentadas considerando
o conversor operando no semiciclo positivo (corrente entrando no polo PWM) e no instante de
pico da corrente de carga nominal (Iop ).
A Figura 2 mostra as principais formas de
onda teoricas e na Figura 3 sao destacados os elementos ativos durante cada etapa de operacao.
O funcionamento descrito e similar aquele apresentado em (Zhu and Ding, 1999 Bodur and Faruk Bakan, 2002 Russi et al., 2005), ambos para
um conversor_boost.

523

Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014
+E

Cb2

S3

D3

Sx1

Estagio 2 (t1 < t  t2 ) A corrente em Lr2
continua aumentando devido a ressonancia com o
capacitor Cr . Esta etapa termina em t2 onde a
corrente no indutor assume o seu valor maximo e
a tensao em Cr e igual a zero, isso ocorre em 14
do perodo de ressonancia. O tempo de duracao
do estagio (t2 ) e a corrente maxima no indutor
(ILr2(max) ) sao definidas pelas expressoes 2 e 3.

D22

+
Lr2

Iop

D12

Lr1
Cb1

S4

+

D11

Sx2

+

D4

Cr

0V

D21

Figura 1 Celula ZVT aplicada ao polo PWM
Comando S4

t

iD3

Iop

t

Iop
(Iop-iCr)

iLr2

iD22
t

iS4

Iop

t

vCr

E

vCb2

(3)

Estagio 5 (t4 < t  t5 ) Dependendo do valor projetado para o capacitor Cb2 , apenas uma
parcela da energia armazenada em Lr2 e necessaria para carregar Cb2 ate a tensao E, desta forma
o restante da energia e transferida para a entrada
atraves da conducao do diodo D22 . Possuindo o
indutor, no instante t4 , corrente maior do que Iop ,
o diodo D4 torna a conduzir. Esta etapa termina
quando a corrente no indutor e igual a Iop e o
diodo D4 e bloqueado.
Estagio 6 (t5 < t  t6 ) Durante esta etapa
continua a devolucao da energia armazenada em
Lr2 para a entrada, atraves da chave principal.
O estagio termina quando a corrente no indutor
chega a zero.
Estagio 7 (t6 < t  t7 ) Durante esta etapa o
interruptor S4 conduz a corrente de sada, o tempo
de duracao e definido pelo PWM, o bloqueio de S4
ocorre no instante t7 .
Estagio 8 (t7 < t  t8 ) Com o bloqueio de
S4 , e iniciada a descarga do capacitor Cb2 atraves
do diodo D22 , sendo parte desta energia regenerada para a entrada e o restante para a carga do
capacitor Cr . A tensao sobre a chave S4 cresce
linearmente devido a presenca dos capacitores Cr

t

vSx2

E

t1 t2 t3 t4 t5

p
ILr2(max)  Iop + E Lr2 Cr

t

E

t0

(2)

Estagio 3 (t2 < t  t3 ) Durante esta etapa
o diodo D4 conduz a diferenca entre a corrente
maxima em Lr2 e a corrente de sada, garantindo
a condicao ZVS para o interruptor S4 . Este intervalo deve ser tao pequeno quanto possvel para
minimizar as perdas de conducao no circuito auxiliar, no entanto, deve durar o tempo suficiente
para estabelecer a tensao de comando para o interruptor S4 .
Estagio 4 (t3 < t  t4 ) Em t3 , a chave auxiliar Sx2 e bloqueada sob pseudo-ZVS devido a
presenca do capacitor snubber Cb2 . O interruptor S4 assume a corrente de sada e a corrente
em Lr2 comeca a descarregar atraves de D12 para
Cb2 , transferindo a energia armazenada no indutor para o capacitor. Esta etapa termina em t4
quando a tensao em Cb2 atinge +E, o tempo de
duracao e definido pela Equacao 4.
!

p
Cb
E
2

Lr2  Cb2 (4)
t4  sen1
ILr2(max) Lr2

t

Comando Sx2

p
t2  (2) Lr2  Cr

t6

t7 t8

t

Figura 2 Formas de onda teoricas

Estagio 1 (t0  t  t1 ) Anterior a primeira
etapa (t < t0 ), o diodo D3 conduz a corrente de
sada e ambas as chaves estao no estado de bloqueio. Em t0 a chave Sx2 e colocada em conducao
sob pseudo-ZCS, devido a limitacao da didt pelo
indutor Lr2 . As perdas de recuperacao reversa
no diodo principal tambem sao reduzidas devido
a presenca do indutor. Esta etapa termina em t1 ,
quando a corrente em Lr2 e igual a Iop e o diodo D3 para de conduzir. O tempo de duracao do
estagio 1 (t1 ) e dado por
t1  (Lr2 E)Iop

(1)

onde E e a tensao CC de entrada.

524

Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014
+E

+E
S3

D3

Iop

S4
0

D4

+

Cb2
+

D22

Lr2

D12

Cr

+E
S3
Iop

S4

Sx2
0

t0  t1

+E

D3

D4

+

Cb2
+

D22

Lr2

D12

D3

Iop

S4
0

D4

+

t4  t5

Cb2
+

D22

Lr2

D12

Cr

S4
0

t1  t2

+

D4

Cb2
+

D22

Lr2

D12

D3

Iop

S4
0

D4

+

Cb2
+

D22

Lr2

D12

S4
0

D4

+

Cb2
+

D22

Lr2

D12

Cr

Sx2

t3  t4

+E
S3

D3

Iop

S4
0

t5  t6

D3

Iop

t2  t3

Sx2

Cr

S3

Sx2

Cr

+E
S3

Sx2

D3

Iop

Sx2

Cr

+E
S3

+E
S3

D4

+

Cb2
+

D22

Lr2

D12

Cr

S3
Iop

S4

Sx2
0

t6  t7

D3

D4

+

Cb2
+

D22

Lr2

D12

Cr

Sx2

t7  t8

Figura 3 Circuitos equivalentes aos estagios de operacao

e Cb2 em paralelo, proporcionando uma comutacao pseudo-ZVS. O termino desta etapa ocorre no
instante t8 com a cargadescarga dos capacitores
completa, e o diodo D3 entra em conducao.
t8  (Cr + Cb2 )EIop

3.2

A amplitude maxima da corrente no indutor Lr
deve ser maior do que a corrente de sada, de forma
que o diodo antiparalelo a chave principal entre
em conducao antes da transicao de entrada do interruptor. Porem, este valor de corrente deve ser
limitado com o proposito de reduzir as perdas por
conducao, e a capacidade de corrente necessaria
do interruptor auxiliar. Assim

(5)

Estagio 9 (t8 < t  t9 ) O diodo principal
D3 conduz a corrente de sada, a modulacao PWM
define o tempo de duracao desta etapa. O instante
de termino deste estagio equivale ao incio de um
novo ciclo, onde t9  t0 .
3

ILr(max)  k2  Iop

3.3

Restricao 3 Comando da chave auxiliar

Para que ocorra a comutacao em zero de tensao
no interruptor principal, a chave auxiliar deve ser
mantida em conducao ate que seja estabelecido
o sinal de comando no mesmo. Este tempo de
conducao (tSx ), consiste na soma da duracao dos
estagios 1, 2 e 3, portanto

Restricao 1 Limitacao da didt no diodo

tSx  t1 + t2 + t3

Tem como objetivo reduzir as perdas de recuperacao reversa no diodo antiparalelo ao interruptor
principal (D3 ou D4 ). Para que isso ocorra, o indutor Lr e dimensionado de forma que a derivada
de corrente (didt) no bloqueio seja limitada.
O intervalo t1 (Equacao 1) e o tempo para o
bloqueio do diodo, e deve ser maior que o tempo
de recuperacao reversa (trr ) do mesmo. Assim,
o indutor ressonante e definido pela Equacao 6,
onde k1 deve ser maior do que 1.
Lr  k1  trr  EIop

(7)

onde a constante k2 deve ser maior do que 1.
A corrente ILr(max) e definida pela Equacao
3, substituindo nessa a restricao da Equacao 7 e
isolando o indutor auxiliar chega-se a


Lr  E 2 Cr  Io2p (k2  1)2
(8)

Restricoes para o Projeto

Para obter sucesso no emprego da tecnica de comutacao_suave apresentada e necessario considerar as nao-idealidades dos dispositivos semicondutores utilizados e determinadas condicoes para o
correto funcionamento do circuito auxiliar.
O conversor e composto por duas celulas ZVT,
uma para cada sentido da corrente de sada e com
funcionamento analogo. Portanto os indutores
Lr1 e Lr2 tem o mesmo valor e serao definidos
como Lr , da mesma forma que Cb1  Cb2  Cb .
3.1

Restricao 2 Corrente maxima no indutor

(9)

A duracao do primeiro e segundo estagios sao
representados pelas Equacoes 1 e 2, respectivamente. Substituindo essas expressoes na Equacao
9 obtem-se
p
Lr
Lr Cr + t3
(10)
tSx 
Iop +
E
2
onde o valor de t3 deve ser definido com base no
atraso do circuito de acionamento e o tempo necessario para o processo de entrada em conducao
do interruptor principal.

(6)

525

Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014

3.4

Restricao 4 Limitacao na razao cclica

3.6

Para reduzir as perdas na transicao de bloqueio,
o tempo de subida da tensao sobre o dispositivo
deve ser maior que o tempo de descida (fall time)
da corrente. Conforme as etapas de operacao, o
bloqueio do interruptor principal ocorre durante o
estagio 8, e o bloqueio da chave auxiliar ocorre no
estagio 4. Assim, podem ser escritas as restricoes

Em inversores praticos a maxima razao cclica e
limitada devido ao tempo que o dispositivo semicondutor necessita para trocar entre os estados de
conducao e bloqueio. Nos inversores com comutacao_suave existe tambem o tempo necessario para
o circuito auxiliar fornecer as condicoes nulas de
tensao eou corrente nos interruptores. Para o inversor em analise, o tempo de operacao do circuito
auxiliar (tzvt ) e definido como
tzvt  tSx + t8

Restricao 6 Intervalos para bloqueio

(11)

4
(12)

3.5

A taxa de variacao da tensao sobre o semicondutor deve ser reduzida devido a limitacoes construtivas do dispositivo, limitacoes do circuito ou
para reducao de EMI. Para que nao ocorra uma
variacao brusca de tensao no instante de boqueio
do interruptor principal, a tensao sobre o capacitor Cb deve alcancar o valor E durante o estagio
4. Dessa forma a tensao sobre o interruptor ira
crescer a partir de zero, reduzindo a dvdt e consequentemente as perdas na comutacao.
A energia necessaria para o capacitor Cb atingir a tensao E e dada pela Equacao 14.
WCb

1
Lr  IL2 r(max)
2

2
p
Lr 
I
+
E
C
L
o
r
r
p
E2

Tensao de Entrada (E)

300 V

Tensao de pico na Sada (Vop )

180 V

Frequencia de Sada (fo )

60 Hz

Potencia de Sada (Po )

1000 W

Resistencia de Carga (Ro )

16,2 

Frequencia de Chaveamento (fs )

40 kHz

Tabela 2 Caractersticas dos semicondutores
Chave

Codigo

tf all , trr

Coes

S1 a S4
Sx1 , Sx2

IRGP50B60PD1

20 ns, 120 ns

322 pF

IRG4PC40UD

130 ns, 120 ns

140 pF

(14)
O capacitor Cr possui uma limitacao mnima
correspondente a soma da capacitancia intrnseca
(Coes ) dos interruptores principais do braco inversor. Com o intuito de reduzir as perdas por
conducao no circuito auxiliar, o valor de Cr deve
ser projetado para o valor mnimo, ou seja, Cr 
2Coes . Essa definicao nao compromete a reducao
das perdas no bloqueio dos interruptores, que e
garantida pelo capacitor Cb .
Para o indutor auxiliar Lr sao obtidos 3 valores, em funcao do capacitor ressonante Cr , que
limitam a sua regiao de projeto. Da restricao 1,
definida pela Equacao 6 determina-se Lra  atraves da restricao 2 (Equacao 8) e obtido Lrb  outra

(15)

Igualando-se as expressoes 14 e 15 define-se
um valor maximo do capacitor para a restricao
ser atendida, conforme Equacao 16.
Cb 

Metodologia de Projeto

principais caractersticas dos interruptores discretos utilizados.

A carga deste capacitor ocorre atraves da ressonancia com o indutor Lr , no qual a maxima
energia armazenada e definida pela Equacao 15.
WLr(max) 

(18)

Tabela 1 Especificacoes do Prototipo

(13)

Restricao 5 Limitacao da dvdt

1
 Cb E 2
2

t4  k4  tf l2

Este procedimento de projeto consiste em determinar os valores para Cr , Lr e Cb a fim de atender
as seis restricoes apresentadas. A Tabela 1 contem
as especificacoes do conversor consideradas para o
projeto e implementacao. A Tabela 2 mostra as

onde k3 e uma constante menor do que 1 e Ts e
o perodo de chaveamento. Substituindo a Equacao 11 em 12 e admitindo que tSx >> t8 , esta
restricao pode ser escrita como
tSx  k3 Ts

(17)

onde
k4 - constante maior do que 1
tf l1 - tempo de descida do interruptor principal
tf l2 - tempo de descida do interruptor auxiliar.

Uma vez que o maximo intervalo de conducao
do interruptor principal (ton(max) ) limita o ndice
de modulacao do conversor, o projeto deve assegurar que o tempo relacionado ao circuito auxiliar
seja limitado. Assim
tzvt  k3 Ts

t8  k4  tf l1

(16)

526

Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014

limitacao para o indutor e obtida atraves da combinacao das restricoes 3 e 4, no qual igualando-se
as Equacoes 10 e 13 obtem-se Lrc .
 !2

E Cr
E 2 Cr
Lrc 
+ k3 Ts  t3 
16Iop
4Iop
(19)
As constantes presentes nessas equacoes (k1 , k2 e
k3 ), devem ser projetadas para atender as restricoes 1 a 4 e a partir disso determina-se o valor do
indutor correspondente. O valor das constantes
k2 e k3 e obtido atraves da analise do grafico da
Figura 4, onde observa-se a influencia do indutor
Lr nas principais grandezas envolvidas nas restricoes ILr(max) atraves de k2 , e tSx atraves de k3 .
s

E
Iop

1,4



Lra (R1)

0,15

Lrc (R3,R4)

k3
0,1
1,198

k3 - Adimensional

k2 - Adimensional

k2

arredondamento no valor correspondente do indutor. Assim, o indutor Lr  12 H em conjunto
com Cr  644 pF atende as restricoes 1 a 4, uma
vez que o valor correspondente de k1  3, 7 esta
acima do mnimo definido, e k3  0, 031 equivale
a tSx de 3,1 do perodo de chaveamento, muito
inferior ao maximo definido anteriormente.
Com os valores de Lr e Cr projetados, sao
obtidas as limitacoes para Cb de forma a atender
as restricoes 5 e 6. Da restricao 5 definida pela
Equacao 16 determina-se o valor de Cba  para satisfazer a restricao 6, relativo ao bloqueio do interruptor principal, e obtido Cbb substituindo a
Equacao 5 na Equacao 17 e para o bloqueio da
chave auxiliar, tambem da restricao 6, determinase Cbc substituindo a Equacao 4 na Equacao 18.
O grafico apresentado na Figura 5 mostra o comportamento dos tempos relativo aos estagios para
o bloqueio dos interruptores em funcao do capacitor Cb . O valor de Cba e calculado diretamente
7
6,4

0,05
t8 tfall(S)

1

12

40

54,2

ConstanteSk4

0,031

70

t4 tfall(Sx)
Cbb
Cbc
3

Cba

Indutor Lr H
2,1

Figura 4 Grafico para projeto de Lr
1

O grafico mostra que a regiao de projeto do indutor esta delimitada entre os valores de Lra (mnimo) e Lrc (maximo). O valor de Lra restringe a
constante k1  3 (Bodur and Faruk Bakan, 2002),
o que corresponde a didt no diodo em aproximadamente 30 As, obtendo Lra  9,72 H.
O limite superior de Lrc  54,2 H foi calculado para que o tempo maximo de conducao
da chave auxiliar seja de 10 do Ts (Zhu and
Ding, 1999) e o t3 igual a 200 ns, adotado com
base experimental devido as nao-idealidades do interruptor e atrasos no circuito de acionamento.
Dentro da regiao de projeto deve-se definir
o valor da constante k2 , a qual e proporcional a
corrente maxima no indutor auxiliar. Essa constante e utilizada para assegurar que a amplitude
de ILr(max) tenha valor suficiente para garantir o
bloqueio do diodo principal e a entrada em conducao do diodo antiparalelo, portanto deve ser maior
do que 1. Observa-se no grafico que, com o incremento do indutor ocorre uma pequena diminuicao
no valor da corrente maxima, porem o tempo de
conducao da chave auxiliar aumenta proporcionalmente. Assim, para menores perdas em conducao,
o valor mais adequado e proximo de Lra .
O valor projetado e igual a Lrb , adotando k2
para obter ILr(max) aproximadamente 20 acima
da corrente de sada, utilizou-se k2  1, 198 para

0

0,91

11

23,61

30

CapacitorSCbSnF

Figura 5 Grafico para projeto de Cb

e equivale ao limite superior de projeto do capacitor. Para este valor toda a energia armazenada
no indutor e transferida para o capacitor alcancar
a tensao de entrada. Os valores Cbb e Cbc dependem da definicao da constante k4 , no qual, para
reduzir as perdas no bloqueio dos semicondutores
recomenda-se um valor de 2 a 4 (da Silva Martins, 2008). Utilizou-se k4  2, 1 para arredondamento do capacitor correspondente.
Apos determinar os valores, observa-se no grafico que a regiao de projeto para Cb esta entre os
valores de Cbc e Cba .
Com o intuito de reduzir a quantidade de
energia presente no circuito auxiliar e consequentemente as perdas por conducao, o valor mais adequado para projeto e proximo do limite inferior,
portanto Cb  11 nF.
Nas secoes a seguir sao apresentados os resultados experimentais para validacao da metodologia de projeto, e a comparacao de desempenho
com a implementacao de um conversor com os circuitos auxiliares ZVT convencional e snubber de
Undeland.

527

Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014

5

Resultados Experimentais

a tensao E, sendo o restante regenerado para a
entrada.
A Figura 8 mostra as comutacoes de entrada e
bloqueio no interruptor principal. Verifica-se que
o sinal de comando e aplicado ao interruptor apos
a tensao sobre o mesmo ser nula, caracterizando
a entrada em conducao sob ZVS. Tambem podese observar que o circuito auxiliar e ativo em um
pequeno intervalo em relacao ao perodo de chaveamento.

O conversor CC-CA ponte_completa, monofasico
e sada senoidal e mostrado na Figura 6, onde o

S1

vo

desconectar
para snubber

Ro
+
E
-

Cf
S2

A
D
S3

Dr1

io

Cb2

D22

Lr2

D12

Sx1

Lf

B

Lr1

S4

Cb1

C

Dr2

D11

S3

Sx2

D21

VS3

Figura 6 Conversor CC-CA ZVT PWM

braco inversor (S1 e S2 ) comuta em baixa frequencia e S3 e S4 na frequencia de chaveamento. As
especificacoes dos componentes do circuito auxiliar sao mostrados na Tabela 3.

iLr1

iS3
S3 - 10 Vdiv VS3 - 100 Vdiv iLr1, iS3 - 10 Adiv Tempo 2 sdiv

Tabela 3 Componentes ZVT

Figura 8 Comutacoes da chave principal - ZVT
Descricao

Especificacao

Dr1 , Dr2 , D11 , D12

15ETH06

D21 , D22

O detalhe da transicao de bloqueio e mostrado na Figura 9. Pode-se verificar a comutacao
pseudo-ZVS atraves da limitacao da dvdt, dessa
forma reduz-se a sobreposicao da tensao com a
corrente e consequentemente a potencia dissipada
no semicondutor.

MUR460

Lr1 , Lr2

12 H (EE 20105-18 espiras)

Cb1 , Cb2

11 nF (2 x 22 nF em serie)

Cr

644 pF (2Coes )

Atraves das formas de onda mostradas na Figura 7 pode-se verificar o funcionamento do circuito auxiliar. Ao comando para Sx2 a corrente
no indutor cresce com taxa de aproximadamente
25 As e, apos a ressonancia com Cr a tensao
sobre o interruptor principal e nula, alcancando a
condicao de ZVS. Verifica-se tambem a coerencia
das grandezas com os parametros de projeto, onde
o valor teorico para a corrente maxima no indutor e 13,3 A e para o tempo da chave auxiliar em
conducao e de 780 ns. Apos o bloqueio de Sx2 , a

S3

iS3
VS3

S3 - 10 Vdiv iS3 - 10 Adiv VS3 - 100 Vdiv tempo 400 nsdiv

Figura 9 Bloqueio da chave principal - ZVT

As formas de onda na chave auxiliar sao mostradas na Figura 10. Conforme analise teorica a
entrada em conducao ocorre sob pseudo-ZCS e o
bloqueio sob pseudo-ZVS. Observa-se que o tempo

Sx2

iLr2

VS4

VCb2

Sx2
Sx2 - 10 Vdiv iLr2 - 5 Adiv VS4, VCb2 - 100 Vdiv Tempo 400 nsdiv

VSx2

Figura 7 Formas de onda no circuito ZVT
iSx2

energia armazenada no indutor passa a ser transferida para o capacitor snubber Cb2 . Conforme o
projeto do capacitor Cb , com o objetivo de reducao nas perdas por conducao, somente parte da
energia e necessaria para carregar o mesmo ate

Sx2 - 10 Vdiv VSx2 - 100 Vdiv iSx2 - 5 Adiv Tempo 400 nsdiv

Figura 10 Entrada e bloqueio chave auxiliar - ZVT

528

Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014

de subida da tensao VSx2 e maior do que 273 ns
(k4  tf l2 ), garantindo a reducao das perdas.
Para a comparacao de desempenho do circuito
proposto, o conversor CC-CA foi implementado
utilizando outros circuitos auxiliares a comutacao,
mostrados na Figura 11. A implementacao e feita
substituindo-se os circuitos auxiliares nos terminais A, B, C e D no conversor da Figura 6.
ZVT Convencional

A,D

Snubber de Undeland

A
Sx1

Ls

D
RS

Lr

B

Verifica-se que a condicao ZVS na entrada e
alcancada pois o sinal de comando e aplicado somente apos a tensao ser nula. O bloqueio do interruptor tambem e auxiliado atraves da limitacao
da dvdt pelo capacitor Cr .
As condicoes de comutacao no interruptor auxiliar sao mostradas na Figura 13. A entrada em
conducao e sob pseudo-ZCS proporcionado pelo
indutor Lr , no entanto o bloqueio ocorre sem qualquer auxlio a comutacao ou seja, sob forma dissipativa.

DS1
B

Sx2

CS

Cr

C

C

DS2

Sx1

COV
VSx1

Figura 11 Circuitos auxiliares implementados

iSx1
Sx1 - 10 Vdiv VSx1 - 100 Vdiv iSx1 - 10 Adiv Tempo 400 nsdiv

O projeto dos elementos auxilares da celula
ZVT convencional, Lr e Cr , e elaborado com o
objetivo de otimizar as condicoes de comutacao
da chave principal, para estabelecer uma comparacao equivalente com o ZVT proposto. Devido
este circuito utilizar o capacitor Cr para ambas
as funcoes, de elemento ressonante na entrada e
snubber no bloqueio, seu valor nao pode ser muito
elevado pois aumenta a corrente maxima no circuito auxiliar e tambem nao pode ser muito pequeno por comprometer a reducao das perdas no
interruptor principal. A Tabela 4 contem os parametros de projeto e os componentes utilizados na
implementacao.

Figura 13 Transicoes da chave auxiliar

O outro circuito auxiliar implementado, snubber de Undeland, tem a proposta de limitar a derivada de corrente na entrada do interruptor e durante o bloqueio controlar a dvdt, alem de grampear a tensao maxima sobre o semicondutor em
um nvel seguro. Para o projeto dos elementos
desse snubber foi utilizada a metodologia apresentada em Blaabjerg (1991), os valores obtidos para
os componentes sao mostrados na Tabela 5.
Tabela 5 Componentes snubber de Undeland

Tabela 4 Projeto ZVT Convencional
Descricao
Especificacao

Ls

Lr

20 H (EE 25106-26 espiras)

Cs

Cr

3,3 nF + 644 pF

Descricao

ILr(max)
tSx

Cov

Especificacao
10 H (EE 30157-12 espiras)
10 nF
(470 nF + 33 nF)

Rs

1,38Iop

Ds1 , Ds2

4,7 de Ts

100  - 35 W
MUR460

A corrente e tensao no interruptor principal
sao mostradas na Figura 14.

A Figura 12 mostra as transicoes da chave
principal durante um perodo de comutacao.
S3
VS3

iS3

iLr1

VS3

iS3

S3 - 10 Vdiv VS3 - 100 Vdiv iLr1, iS3 - 10 Adiv Tempo 2 sdiv

iS3 - 5 Adiv VS3 - 100 Vdiv Tempo 4 sdiv

Figura 12 Transicoes da chave principal

Figura 14 Chave principal - snubber de Undeland

529

Anais do XX Congresso Brasileiro de Automática
Belo Horizonte, MG, 20 a 24 de Setembro de 2014

Nota-se que a corrente ressonante devido aos
elementos auxiliares circula atraves do interruptor, ocasionando um esforco adicional de corrente.
A comutacao no instante de bloqueio tem limitacao da dvdt, porem tambem ocorre sobretensao
no interruptor.
Com o intuito de avaliar o desempenho dos
circuitos analisados, foram efetuadas medicoes de
potencia de entrada e sada com um analisador
digital de energia, modelo Yokogawa WT1800.
A Figura 15 mostra a curva de rendimento
para cada estrutura implementada, obtida atraves
da variacao da resistencia de carga.

Com o conversor ZVT foi obtido rendimento
de 97 com potencia nominal, valor este 1 maior
do que o obtido com o ZVT convencional e 2
maior em relacao ao snubber de Undeland. Em
toda a faixa de carga o conversor ZVT teve rendimento superior, com enfase na operacao com
pouca carga onde o valor foi de 3 acima do convencional.
Foi verificado atraves desta analise experimental que a metodologia de projeto e eficaz no
objetivo de atender as restricoes propostas e contribuir para o aumento no rendimento do conversor.
Agradecimentos

98,0

Os autores agradecem a Universidade Tecnologica
Federal do Parana, FUNTEF, CNPq, CAPES,
Fundacao Araucaria, SETI e FINEP pela estrutura e apoio financeiro.

ZVT

97,0

Rendimento 

96,0
ZVT convencional

95,0
snubber de Undeland

94,0
93,0

Referencias

92,0
91,0
200

300

400

500

600

700

800

900

Blaabjerg, F. (1991). Snubbers in pwm-vsiinverter, Power Electronics Specialists Conference, 1991. PESC 91 Record., 22nd Annual IEEE, pp. 104111.

1000

Potência de Saída W

Figura 15 Comparativo de rendimento

Bodur, F. and Faruk Bakan, A. (2002). A new
zvt-pwm dc-dc converter, Power Electronics,
IEEE Transactions on 17(1) 4047.

Observa-se que o conversor ZVT, cuja metodologia de projeto foi aplicada, apresentou rendimento superior as demais estruturas em toda a
faixa de carga. Esta topologia tem a vantagem,
em relacao ao convencional, de operar com menor valor de corrente no circuito auxiliar e prover
auxlio a comutacao em ambos os interruptores,
principais e auxiliares.
A impedancia do circuito ressonante no ZVT
convencional e aproximadamente duas vezes menor do que no ZVT, quando a potencia de sada e
baixa a corrente no circuito auxiliar se torna significativa, o que explica o menor rendimento do
ZVT convencional para estas potencias.
A solucao dissipativa, atraves do snubber de
Undeland, fornece auxlio a comutacao na entrada
e bloqueio dos interruptores, porem o fato de nao
regenerar a energia utilizada compromete o rendimento global do conversor.
6

da Silva Martins, M. L. (2008). Inversores ZCZVT
com Acoplamento Magnetico Sntese e Analise, PhD thesis, Pos-Graduacao em Engenharia Eletrica - Universidade Federal de
Santa Maria, Santa Maria - RS.
Hua, G., Leu, C. S. and Lee, F. C. (1992). Novel zero-voltage-transition pwm converters,
IEEE Power Electronics Specialists Conference, Vol. 1, pp. 5561.
Russi, J., Martins, M. L., Grundling, H. A., Pinheiro, H., Pinheiro, J. R. and Hey, H. L.
(2005). An improved design for zvt dc-dc
pwm converters with snubber assisted auxiliary switch, Revista Controle  Automacao
16(1) 2533.
Zhu, J. Y. and Ding, D. (1999). Zero-voltage- and
zero-current-switched pwm dc-dc converters
using active snubber, Industry Applications,
IEEE Transactions on 35(6) 14061412.

Conclusoes

Este artigo abordou uma metodologia de projeto
para um conversor CC-CA ZVT PWM, desenvolvida com base nas equacoes referente as etapas
de operacao e restricoes para o correto funcionamento do circuito auxiliar. Um exemplo de projeto foi aplicado a um prototipo para analise das
formas de onda e curvas de rendimento, sendo este
comparado ao conversor com a celula ZVT convencional e com o snubber de Undeland.

530