# OPENLANE2 入门 基础知识

## ASIC(专用集成电路) 介绍
ASIC类芯片: 为<font color = red>特殊用途</font>而定制设计的芯片。如智能手机处理器。

ASIC设计流程对于确保ASIC设计成功至关重要，基于对ASIC规范、要求、低功耗设计和性能的全面了解。  

**实现ASIC所需的主要步骤**:  
- `设计输入RTL`: 使用硬件描述语言(HDL)来描述逻辑设计，通常在<font color = purple>数据流(寄存器传输RTL)</font>或<font color = purple>行为</font>级别完成的   

- `功能验证verilator`: 必须<font color = blue>根据要求检查上述的RTL描述</font>，可以通过模拟(仿真)或形式化方法来验证。对<u><font color = purple>RTL描述</font></u>以及通过以下步骤生成的<u><font color = purple>网表</font></u>进行**功能验证**。

- `综合yosys`: <font color = blue>将HDL描述转换成网表</font>的逻辑单元电路。  

- `布局/物理综合`:也称物理实现,将<font color = blue>逻辑电路转换为用于制造的光刻掩膜的布局</font>。这一复杂的步骤涉及多个子步骤，通常通过自动化流程完成。其中“单元布局”和“布线”最为耗时，<font color = red>该步骤也称为“布局与布线PnR"</font>
   - 芯片平面设计: 确定各个功能模块的宏观布局
   - 单元布局
   - 时钟树综合  
   - 布线

- `Signoff(签署)`: ASIC设计的最后阶段，确保你的创作完美运行、高效运行、并最终兑现其承偌，将您的芯片蓝图发送到硅片刻蚀制造  

![img](img/ASIC_Flow.png '图1 ASIC Flow  :size=60%')

## 什么是OpenLane?
Openlane是一个功能强大且多功能的基础设施库，<font color = blue>能够<u>基于开源和商业EDA工具</u>构建数字ASIC物理实现流程</font>。有一个完全使用开源EDA工具构建的参考流程([classic](https://openlane2.readthedocs.io/en/latest/reference/flows.html#flow-classic)).


**OpenLane2 默认运行流程**:  
1. RTL设计

2. 配置配置文件`config.json`.配置文件包含用户为各种[ openlane.config.Variable ](https://openlane2.readthedocs.io/en/latest/reference/api/config/index.html#openlane.config.Variable)设置的值。<font color = green>通过这些配置，您可以控制流程</font>  

3. 进入nix-shell, `nix-shell --pure ~/Software/openlane2/shell.nix`

4. 在工程文件夹下，加入`RTL`,`config.json`文件,然后执行`openlane project_path/config.json`  

5. 检查OpenLane运行结果  
   - 打开最终的GDSII布局:
      - > Klayout: `openlane --last-run --flow openinklayout ~/my_designs/pm32/config.json`
      - > OpenRoad: `openlane --last-run --flow openinopenroad ~/my_designs/pm32/config.json`
   - 运行目录: OpenLane在运行时会创建一个运行目录，默认情况，OpenLane运行由`step`序列组成的Flow  

   - 最终结果: final 包含多个目录，其中<font color = green>包含流程生成的所有不同布局视图,以及metrics的最终指标</font>。  

6. Signoff Steps:<font color = darkred>包含`DRC`,`LVS`,`STA`,`Antenna Check`这几个步骤</font> 

## 各个流程的作用
- `12-openroad-staprepnr`:  STA执行了三次,验证和确保设计在多种角度下满足时序约束    
   - 这三次执行通常对应不同的工艺角落（corners），即：
      1. Nominal corner（典型工艺角落）
         - 代表正常工艺条件下的时序性能。  
      2.  Worst-case corner（最差工艺角落）  
            - 通常考虑高温、低电压和慢工艺库，确保在最坏条件下设计时序仍然满足约束。  
      3.  Best-case corner（最佳工艺角落）  
            - 通常考虑低温、高电压和快工艺库，用于分析信号过快的情况，检测保持时序（hold timing）是否有违例。  

