# 第五章 存储器层次结构

## 存储技术

存储器系统是一个具有不同容量、成本和访问时间的存储设备的层次结构。

### 存储器

#### 随机访问存储器

随机访问存储器分为两类：静态访问随机存储器 (Static Random Access Memory) 和动态访问随机存储器 (Dynamic Random Access Memory) 。

##### SRAM

SRAM 用一个双稳态的存储单元存储 1 bit，每个存储单元用一个六晶体管电路实现。这样的电路有两个稳定的状态，其他状态都是不稳定的。只要有电，即使有外界因素扰乱电压，SRAM 也将保持它存储的值。

![SRAM双稳态](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220111223935792.png)

##### DRAM

DRAM 用一个包含电容和访问晶体管的存储单元存储 1 bit。每个存储单元对干扰非常敏感，对电容电压的扰乱是不可逆的。每个存储单元在 10~100 毫秒内失去电荷，必须周期性地刷新每一位。SRAM 不需要刷新，存取速度比 DRAM 快，对光电等噪声不敏感，代价是 SRAM 的成本比 DRAM 高。

![SRAM和DRAM](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220111223308334.png)

#### 只读存储器

随机访问存储器在断电时会丢失数据。只读存储器 (Read Only Memory) 在断电后仍然保持数据。闪存是一类只读存储器。

### 内存

##### DRAM 内存

DRAM 芯片由若干个超单元组成，每个超单元存储 w 位信息。下图展示一个 16 x 8 的 DRAM 芯片结构：由 16 个超单元组成，每个超单元存储 8 位信息。8 个 data 引脚一次性传输 8 位数据，2 个 addr 引脚传输 4 种超单元地址。

![16x8DRAM芯片](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220113205141943.png)

<center>16x8 DRAM 芯片结构<center/>

内存控制器控制读写 DRAM 芯片数据。下图展示当要读出超单元 (2,1) 的数据时，内存控制器发送行地址信号 (RAS=2)，将第 2 行的内容复制到内部行缓冲区；内存接收器再发送列地址信号 (CAS=1)，只读取行缓冲区中超单元 (2,1) 的数据。

![读取内存数据](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220113205333523.png)


下图展示 8 个 DRAM 芯片封装在内存模块中，每个 DRAM 芯片 8M，内存模块共 64 M，一次性读写 64 位。若干个内存模块组成内存条。

![内存模块](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220113211013141.png)

##### 访问内存

下图展示 CPU 访问内存时的结构，系统总线连接 CPU 芯片和 IO 桥接器（包括内存控制器）；内存总线连接 IO 桥接器和内存。数据通过总线在 CPU 和内存间传输。每次 CPU 和内存之间的数据传输都经过一系列步骤，这些步骤称为总线事务。从内存传输数据到 CPU 称为读事务，从CPU 传输数据到内存称为写事务。

![CPU与内存](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220111230645095.png)

下图展示 CPU 执行指令 ```movq (A),%rax``` 时发起读事务的三个步骤：

1.   CPU 通过总线接口传输地址 A，IO 桥接器将地址 A 的总线信号转为内存信号。

2. 内存接收内存信号后，从 DRAM 中取出地址 A 的数据，通过内存总线传输数据。

3.   IO 桥接器将数据的内存总线信号转为系统总线信号，CPU 接收总线接口转化后的数据并复制到寄存器 %rax。

![访问内存](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220113214934357.png)

<center>读事务<center/>

### 硬盘

硬盘是保存大量数据的存储设备，分为机械硬盘和固态硬盘。

#### 机械硬盘

机械硬盘由若干个盘片 (platter) 构成。每个盘片有 2 个表面 (surface) ，表面覆盖着磁性记录材料。盘片中央有一个可以旋转的主轴 (spindle)，控制盘片以固定的速率旋转。
表面由一组称为磁道 (track) 的同心圆组成，每个磁道划分为一组扇区 (sector)，每个扇区存储的数据量相等（通常是 512 字节）。扇区之间被间隙 (gap) 分隔，间隙不存储数据，存储用来标识扇区的格式化位。
若一个硬盘有 5 个盘片，每个表面有 20000 条磁道，每个磁道平均有 300 个扇区，每个扇区存储 512 字节，则该硬盘的容量为 5 x 2 x 20000 x 300 x 512 = 30720000000 Byte = 30.72 GB。

![机械硬盘构造](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220114095736588.png)

读写头在盘片表面约 0.1 微米高度的气垫上以 80 km/h 的速度飞行并读写数据。移动传动臂，读写头可以读写盘面上任何磁道任何扇区的数据。

![读取数据](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220114095820043.png)

#### 固态硬盘

固态硬盘是一种基于闪存的存储技术。固态硬盘由若干个闪存芯片和闪存翻译层组成。一个闪存由 B 个块组成，每块由 P 页组成。页通常为 512 Byte ~ 4 KB，块通常由 32 ~ 128 页组成。
数据以页为单位读写。一个页的所有数据被擦除后才能写这一页。经过反复擦写之后，闪存块会磨损。

![固态硬盘构造](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220114122148565.png)

#### IO 总线

显卡、显示器、鼠标、键盘和硬盘等 IO 设备通过 IO 总线与 CPU 和内存相连。系统总线和内存总线与 CPU 有关，但 IO 总线与 CPU 无关。虽然 IO 总线比内存总线和系统总线慢，但可以与多种第三方 IO 设备连接。

![IO 总线](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220114125632410.png)

##### 访问硬盘

CPU 使用内存映射 IO 技术向 IO 设备发送命令。当一个 IO 设备连接到 IO 总线时，它被映射到一个或多个端口。
CPU 向指定端口的 IO 设备发送读指令后，通常会执行其他工作。

![步骤一](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220114140421939.png)

磁盘控制器收到 CPU 的读指令后，找到并读取对应扇区的数据，将数据直接复制到内存中。

![步骤二](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220114140437211.png)

数据被安全地从磁盘复制到内存后，磁盘控制器给 CPU 发送一个中断信号。CPU 中断当前工作，记录 IO 完成，然后继续执行。

![步骤三](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220114140449362.png)

### 趋势

CPU 时钟周期约为 0.1-1 ns，寄存器的访问时间为 0 个时钟周期，SRAM 访问时间约为 1~10 个时钟周期，DRAM 访问时间约为 10-100 个时钟周期，SSD 访问时间约为 10^5^ ~ 10^7^ 时钟周期，机械硬盘访问时间约为 10^7^~10^9^ 个时钟周期。

![存储设备发展趋势](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220114142855101.png)

## 存储器层次结构

现在计算机系统中使用了存储器层次结构。从 L~0~ 层往 L~6~ 层走，存储设备变得更慢、更便宜和更大。

![存储器层次结构](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220114152053260.png)

存储器层次结构的思想是将位于 L~k~ 层更快更小的存储设备作为位于 L~k+1~ 层的更大更慢的存储设备的缓存。L~k~ 层存储设备缓存着 L~k+1~ 层存储设备的一个数据子集。数据以块为单位在不同层之间复制。通常 L~0~ 和 L~1~ 层的块大小为 1 字节，L~1~ 和 L~2~、L~2~ 和 L~3~、L~3~ 和 L~4~ 之间的块大小为几十个字节。L~4~ 和 L~5~ 之间的块大小为几百或几千字节。

### 缓存

当程序需要 L~k+1~ 层的数据 d 时，先到 L~k~ 层中查找。若数据 d 在 L~k~ 层中，称为缓存命中；若数据 d 不在 L~k~ 层中，称为缓存不命中。一个空的缓存称为冷缓存，在空的缓存中寻找数据 d 一定会发生一次强制性不命中。
缓存不命中时，从 L~k+1~ 层取出数据 d 缓存在 L~k~ 层中。若 L~k~ 层缓存已满，数据 d 会替换一个现存的缓存块。常见的替换策略有：

-   随机替换策略：数据 d 随机替换一个缓存块

-   LFU 策略：数据 d 替换过去某个时间段内最少使用的缓存块

-   LRU 策略：数据 d 替换最后一次的访问时间最久远的缓存块

下图展示现代计算机中的缓存使用情况。

![缓存](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116100927394.png)

<center>TLB：翻译后备缓冲器，MMU：内存管理单元，NFS：网络文件系统</center>

## 高速缓存存储器

由于 CPU 和内存之间的速度差距逐渐增大，在 CPU 和内存之间插入一个 SRAM 高速缓存存储器。L1 高速缓存访问时间大约是 4 个时钟周期，L2 高速缓存访问时间大约是 10 个时钟周期，L3 高速缓存访问时间大约是 50 个时钟周期。下图展示一个高速缓存存储器的经典结构。

![高速缓存存储器](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116102701180.png)

当内存地址有 m 位时，高速缓存将 m 位地址划分为 t 个标记位，s 个组索引位和 b 个块偏移位。高速缓存被组织成有 S=2^s^ 个高速缓存组的数组，每个组包含 E 个高速缓存行，每行包含一个 B=2^b^ 字节的数据块，1 bit 的有效位和 t 个标记位。

![内存地址](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116102724312.png)

![高速缓存存储器通用结构](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116102748756.png)

### 直接映射高速缓存

如下图所示，直接映射高速缓存每组只有 1 行高速缓存行 (E=1)。

![直接映射高速缓存](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116104610281.png)

当 CPU 读取内存地址 w 的数据时，分为三步：
1.   **组选择：**高速缓存根据地址 w 的索引位 (0001)~2~，找到索引为 1 的高速缓存组。

![组选择](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116104849191.png)

2.   **行匹配：**若该组的有效位为 1 且标记位与地址 w 的标记位匹配，则高速缓存命中，否则缓存不命中。若缓存不命中，高速缓存向内存请求地址 w 的数据并放入高速缓存的数据块中。

![行匹配和字抽取](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116105550533.png)

3.   **字抽取：**缓存命中后，根据地址 w 的块偏移位 (100)~2~，从高速缓存数据块中的第 4 个字节开始读取缓存数据。

### 组相联高速缓存

组相联高速缓存每组有若干个高速缓存行 (1<E<C/B)。下图展示 2 路 (E=2) 组相联高速缓存的结构。

![组相联高速缓存](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116144628685.png)

和直接映射高速缓存类似，当 CPU 读取内存地址 w 的数据时，分为三步：组选择、行匹配和字抽取。

![组选择](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116144736637.png)

行匹配时需要查找组内每一个高速缓存行，直至缓存命中或不命中。

![行匹配和字抽取](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116144754577.png)

### 全相联高速缓存

全相联高速缓存只有一个组，组内有 E=C/B 行。下图展示全相联高速缓存的结构。

![全相联高速缓存](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116144702274.png)

和直接映射高速缓存类似，当 CPU 读取内存地址 w 的数据时，分为三步：组选择、行匹配和字抽取。因为整个高速缓存只有一个组，所以默认总是选择组 0。

![组选择](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116144844775.png)

![行匹配和字抽取](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116144907576.png)

### 组索引

高速缓存采用内存地址的中间位而不是高位作为组索引。
如果选用地址高位作为组索引，那么连续的内存块被映射到相同的高速缓存块中。如下图所示，00xx 的 4 个内存块被映射到 00 高速缓存块中。
如果选用地址中间位作为组索引，那么连续的内存块被映射到不同的高速缓存块中。如下图所示，00xx 的 4 个内存块被映射到 4 个高速缓存中，xx00 的 4 个内存块被映射到同一个高速缓存中。
空间局部性良好的程序按顺序访问内存块 0000~0011时，若采用高位组索引，只有 00 的高速缓存块被使用，高速缓存使用率低。若采用中间位组索引时，高速缓存 00~11 都被使用，高速缓存使用率高。

![索引原理](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116124059161.png)

### 高速缓存参数

有许多参数衡量高速缓存的性能：

-   命中率：命中的数量/访问数量

-   不命中率：不命中的数量/访问数量

-   命中时间：从高速缓存复制一个字到 CPU 所需的时间，包括组选择、行匹配和字选择的时间。

-   不命中处罚：由于不命中所需要的额外时间。L1 缓存不命中时，需要从 L2  获取数据。L1 的不命中处罚时间为 L2 的访问时间。

较大容量的高速缓存 C 可能会提高命中率，但可能会增加命中时间。所以缓存容量 L1<L2<L3。
较大容量的块 B 能利用程序的空间局部性，可能提高命中率，但不命中处罚更严重。所以 Intel Core i7 折中使高速缓存块为 64 字节。
较高的相联度 E 会降低冲突不命中的可能性，但成本较高。所有 Intel Core i7 的 L1 和 L2 高速缓存采用 8 路组相联，L3 高速缓存采用 16 路组相联。
直接将更新过的高速缓存块写到内存中称为直写。只有当一个更新过的高速缓存块要被替换时才写到内存中称为写回。一般使用写回而不是直写。


### 高速缓存实例

只保存指令的高速缓存称为 i-cache，只保存程序数据的高速缓存称为 d-cache，同时保存指令和数据的高速缓存称为 unified cache。
下图展示 Intel Core i7 处理器的高速缓存层次结构。每个 CPU 芯片有 4 个核，每个核有私有的 L1 i-cache、L1 d-cache 和 L2 unified cache。所有核共享 L3 unified cache。

![Intel Core i7 高速缓存结构](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116151517117.png)

![Core i7 性质](E:\BaiduNetdiskDownload\Typora\Computer System\05.存储器层次结构.assets\image-20220116152008815.png)

## 局部性

一个编写良好的程序常常具有良好的局部性。有良好局部性的程序比局部性差的程序运行更快。

时间局部性：被访问过一次的内存位置很可能在不远的将来被再次访问
空间局部性：若一个内存位置被访问了一次，在不远的将来很可能访问附近的另一个内存位置

现代计算机系统的各个层次，从硬件到操作系统、再到应用程序，它们的设计都利用了局部性。硬件利用高速缓存存储器保存最近被执行的指令和数据；操作系统利用主存来缓存磁盘文件系统中最近被使用的磁盘块；Web 浏览器将最近被访问的文档保存在本地磁盘中。

