# Laboratorio 1 Taller de Diseño Digital

## 1. Abreviaturas y definiciones
- **FPGA**: Field Programmable Gate Arrays

## 2. Referencias
[0] David Harris y Sarah Harris. *Digital Design and Computer Architecture. RISC-V Edition.* Morgan Kaufmann, 2022. ISBN: 978-0-12-820064-3

## 3. Desarrollo




### 3.1 Ejercicio 1. Circuitos Digitales Discretos


En este ejercicio se debía hacer un montaje en protoboard para la conexión de un taclado hexadecimal y por medio de un encoder y un decoder poder mapear que tecla se esté pulsando. El circuito a montar es el siguiente:

<img src="https://github.com/TDD-II-22/lab1-g03/blob/main/Images/cto.png" width="500" >



##### 1. LÃ³gica combinacional



La lógica combinacional para el decoder es la mostrada en la siguiente imÃ¡gen:

<img src="https://github.com/TDD-II-22/lab1-g03/blob/main/Images/Pt1.jpg" width="300" >


La lógica combinacional para el encoder es la mostrada en la siguiente imÃ¡gen:

<img src="https://github.com/TDD-II-22/lab1-g03/blob/main/Images/Pt2.jpg" width="300" >



##### 2. Circuitos Lógicos

El circuito combinacional para el decoder es la mostrada en la siguiente imágen:

<img src="https://github.com/TDD-II-22/lab1-g03/blob/main/Images/GRAP1.png" width="500" >



El circuito combinacional para el encoder es la mostrada en la siguiente imágen:

<img src="https://github.com/TDD-II-22/lab1-g03/blob/main/Images/GRAP2.png" width="500" >



##### 5. Testbench

Para las pruebas del circuito, se conectaron dos switches para simular los estados en bajo y en alto de las entradas del decoder y en las salidas del encoder dos leds que representa una combinación específica para cada tecla pulsada de la fila escogida por el decoder.

### 3.2 Ejercicio 2. Switches, botones y LEDs
#### Tipos de variables
- `switches_pi`: toma valores de 16 bits dependiendo de los interruptores.
- `botones_pi`: toma valores de 4 bits dependiendo de los botones.
- `comb_1_po`: toma valores de 4 bits dependiendo de los primeros 4 interruptores.
- `comb_1_po`: toma valores de 4 bits dependiendo del segundo grupo de 4 interruptores.
- `comb_1_po`: toma valores de 4 bits dependiendo del tercer grupo de 4 interruptores.
- `comb_1_po`: toma valores de 4 bits dependiendo del cuarto grupo de 4 interruptores.
#### 3.2.1  module_switches_botones_leds
Lógica combinacional que dependiendo de las entradas de los interruptores enciende los LEDs, pero en caso de que se presione el boton que corresponde al grupo se apaga el grupo de 4 LEDa ain importar la entrada de sus 4 interruptores correspondientes.
##### 1. Encabezado del módulo
```SystemVerilog
module module_switches_botones_leds(
    input        [ 15 : 0 ] switches_pi,
    input        [ 3 : 0  ]  botones_pi,
    output logic [ 3 : 0  ]  comb_1_po,
    output logic [ 3 : 0  ]  comb_2_po,
    output logic [ 3 : 0  ]  comb_3_po,
    output logic [ 3 : 0  ]  comb_4_po
    );
```
##### 2. Parámetros

El módulo no posee parámetros. 

##### 3. Entradas y salidas
- `switches_pi`: Entrada de los 16 interuptores físicos.
- `botones_pi`: Entrada de 4 botones que si se presionan apagan los LEDs.
- `comb_1_po`: Salida que encenderia los primeros 4 LEDs.
- `comb_1_po`: Salida que encenderia el segundo grupo de 4 LEDs.
- `comb_1_po`: Salida que encenderia el tercer grupo de 4 LEDs.
- `comb_1_po`: Salida que encenderia los ultimos 4 LEDs.
##### 4. Criterios de diseÃ±o

Se seleccionó una lógica combinacional para la resolución del ejercicio.

##### 5. Testbench

El testbench corresponde a este archivo tb_module_switches_botones_leds.sv 













### 3.3 Ejercicio 3. Multiplexor 4-to-1

#### Tipos de variables
- `dato0_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato1_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato2_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato3_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `select_i`: Entrada de 2 bits para multiplexar 4 entradas.
- `salida_o`: Salida del multiplexor. 
#### Constantes

`BITS` Es una constante numérica que almacena un número enero que representa la canrtidad de bits deseados

#### 3.1.1 module_mux4a1

Módulo el cual consiste en un multiplexor 4 a 1 parametrizable según la cantidad de bits se necesite por cada línea de datos

##### 1. Encabezado del módulo


```SystemVerilog
module module_mux4a1 #(parameter int BITS = 4)(

    input    logic    [BITS - 1 : 0]    dato0_i,
    input    logic    [BITS - 1 : 0]    dato1_i,
    input    logic    [BITS - 1 : 0]    dato2_i,
    input    logic    [BITS - 1 : 0]    dato3_i,
    input    logic    [1 : 0]           selec_i,
    output   logic    [BITS - 1 : 0]    salida_o
    );
```
##### 2. Parámetros

`BITS` Alamacena la cantidad de bits deseada por cada línea de datos

##### 3. Entradas y salidas

- `dato0_i`: Línea de datos que entra al multiplexor.
- `dato1_i`: Línea de datos que entra al multiplexor.
- `dato2_i`: Línea de datos que entra al multiplexor.
- `dato3_i`: Línea de datos que entra al multiplexor.
- `select_i`: Línea de selector de 2 bits para multiplexar 4 entradas.
- `salida_o`: Salida del multiplexor

##### 4. Criterios de diseño

Se utilizó lógica combinacional para la resolución del ejercicio.

##### 5. Testbench

El testbench que corresponde a este archivo tb_module_mux4a1.sv y es observable el correcto funcionamiento del multiplexor dado que en la salida, según la combinación del selector, se tiene una linea de datos de todas las que entran al multiplexor. 

Con el Behavoral simulation se puede observar que el mux funxiona segpun lo esperado ya que según es la combinación del selector, así es el dato que se muestra en la salida. Se puede observar en la siguiente imagen:


<img src="https://github.com/TDD-II-22/lab1-g03/blob/main/Images/Behavoral.png" width="500" >


La simulación de tiempo nos arroja el siguiente resultado:


<img src="https://github.com/TDD-II-22/lab1-g03/blob/main/Images/timing.png" width="500" >








### 3.4 Ejercicio 4. Decodificador para display de 7 segmentos

#### Testbench


El testbench que corresponde a este archivo tb_module_7seg_deco.sv se muestra a continuación, mediante el es observable el correcto funcionamiento del mismo.
<img src="https://github.com/TDD-II-22/lab1-g03/blob/main/Images/img_simula_display_1.png" width="500" >


#### Constantes



#### 3.1.1 MÃ³dulo tal



##### 1. Encabezado del mÃ³dulo



##### 2. ParÃ¡metros



##### 3. Entradas y salidas



##### 4. Criterios de diseÃ±o



##### 5. Testbench










### 3.5 Ejercicio 5. Sumador y ruta crÃ­tica

#### Tipos de variable 1 bit full adder.

- `s0`: Primer valor de 1 bit.
- `s1`: Segundo valor de 1 bit.
- `cin`: Carry de entrada al sumador.
- `cout`: Carry de salida del sumador.
- `sum`: Muestra la suma de los bits y el carry.

#### tipos de variable RCA 8 bits, CLA 8bits, RCA 64bits.

- `a_pi`: Entrada de `WIDTH` bits para el primer valor.
- `b_pi`: Entrada de `WIDTH` bits para el segundo valor.
- `clk_po`: Entrada para generar el clk en la FPGA solo para module_rca_64bits.
- `result_po`: Salida de `WIDTH` bits con la suma de los dos valores.

#### Constantes

`WIDTH` Es una constante que almacena la cantidad de bits deseada a utilizar.

#### 3.1.1 module_full_adder_1bit

Este modulo hace la suma de 2 bits y una carry y devuelve la suma y un carry.

#### 3.1.2 module_rca_8bit

Este modulo hace la suma de dos numeros de n cantidad de bits usando varios full adder de 1 bit el cual va acarreando 
el carry de salida del anterior para usarlo como carry de entrada para el siguiente.

#### 3.1.3 module_cla_8bit

Este modulo hace la suma de dos numeros de n cantidad de bits usando varios full adder de 1 bit donde los carry son
generados paralelamente usando propagate y generate.

#### 3.1.2 module_rca_64bit

Este modulo hace la suma de dos numeros de 64 bits varias veces para probar si no tiene errores y da resultados correctos.

##### 1. Encabezado del los mÃ³dulos

#### module_full_adder_1bit

```SystemVerilog
module full_adder_1bit(s1, s0, cin, cout, sum);     
    input logic    s1,                              
                   s0,                              
                   cin;                             
                   
    output logic   cout,                            
                   sum;
``` 

#### module_rca_8bits

```SystemVerilog
module module_rca_8bits #(parameter WIDTH = 8)(
    input  logic [WIDTH-1:0] a_pi,                  
    input  logic [WIDTH-1:0] b_pi,
    output logic [WIDTH:0]   result_po
    );
```

#### module_cla_8bits

```SystemVerilog
module module_cla_8bits #(parameter WIDTH2 = 8)(
    input  logic [WIDTH2-1:0] a_pi,                  
    input  logic [WIDTH2-1:0] b_pi,
    output logic [WIDTH2:0]   result_po
    );
```

#### module_rca_64bits

```SystemVerilog
module module_rca_64bits #(parameter WIDTH = 8)(
    input  logic [WIDTH-1:0] a_pi,                  
    input  logic [WIDTH-1:0] b_pi,
    output logic [WIDTH:0]   result_po,
    input  logic             clk_po
    );
```


##### 2. ParÃ¡metros

`WIDTH` Almacena la cantidad de bits deseada a utilizar.

##### 3.1 Entradas y salidas 1 bit full adder.

- `s0`: Primera linea de entrada de 1 bit al sumador.
- `s1`: Segunda linea de entrada de 1 bit al sumador.
- `cin`: Linea de entrada para el carry al sumador.
- `cout`: Linea de salida para el carry del sumador.
- `sum`: salida del sumador con la suma de los bits.

##### 3.1 Entradas y salidas RCA 8 bits, CLA 8 bits y RCA 64 bits.

- `a_pi`: Linea de entrada para el primer valor.
- `b_pi`: Linea de entrada para el segundo valor.
- `clk_po`: Linea de entrada para generar el clk en la FPGA solo para module_rca_64bits.
- `result_po`: Linea de salida con la suma de los dos valores.


##### 4. Criterios de diseÃ±o

Se seleccionÃ³ una lÃ³gica combinacional para la resoluciÃ³n del ejercicio.

##### 5. Testbench

El testbench que corresponde al tb_module_full_adder_1bit prueba el correcto funcionamiento de la suma de dos bits y un carry.

El testbench que corresponde al tb_module_rca_8bits prueba el correcto funcionamiento sumando dos numeros de n bits aleatoriamente
una cantidad definida por defecto 10 veces.

El testbench que corresponde al tb_module_cla_8bits prueba el funcionamiento sumando dos numeros de n bits aleatoriamente
una cantidad definida por defecto 10 veces.

El testbench que corresponde al tb_module_rca_64bits prueba el funcionamiento con la suma de dos valores de 64 bits aleatoriamente
una n cantidad de veces y ver si logra devolver valores correctos.

### 3.6 Ejercicio 6. Unidad Aritmética Lógica (ALU)
El modulo se encarga de realizar diversas operaciones lógica y aritmética, el cual muestra a la salida el resultado de una unica operación dependiendo de la unidad de control seleccionada.


#### Tipos de variables

- `ALUA_i`: toma el valor de `BITS` bits del operando A
- `ALUB_i`: toma el valor de `BITS` bits del operando B
- `ALUFlagIn_i`: toma el valor de la entrada de acarreo
- `ALUControl_i`: toma los valores para controlar la salida de la ALU
- `ALUFlags_o`: toma el de acarreo de salida
- `ALUResult_o`: toma el resultado de la operación obtenida de `BITS` bits
- `bandera_z_o`: toma el valor de 1 si la salida de la ALU es 0


#### 3.6.0 Package "pkg_bits"

Este archivo incluye las definiciones para el funcionamiento del sistema. La lista completa:

##### Tipos de variables

- `bits_t`: Se utiliza para definir el numero de bits que van a utilizar las entradas de la ALU
- `bitsw_t`: Se utiliza para definir el numero de bits que van a utilizar la salida de la ALU
 
##### Constantes

- `BITS_WIDTH`: Define el numero de bits a utilizar en las variables


#### 3.6.1 module_alu


##### 1. Encabezado del módulo

```SystemVerilog
module module_alu(
    input    pkg_bits:: bits_t      ALUA_i,
    input    pkg_bits:: bits_t      ALUB_i,
    input    logic                  ALUFlagIn_i,
    input    logic [3 : 0]          ALUControl_i,
    output   logic                  ALUFlags_o,
    output   pkg_bits:: bits_t      ALUResult_o,
    output   logic                  bandera_z_o
    );
```


#### 2. Parámetros

`BITS` Es una constante númerica que almacena un número entero que representa el número de bits deseados.

#### 3. Constantes
Este modulo no tiene constantes


#### 4. Entradas y Salidas

- `ALUA_i`: Linea de datos a operar que entra a la ALU
- `ALUB_i`: Linea de datos a operar que entra a la ALU
- `ALUFlagIn_i`: Bit de dato de acarreo de entrada
- `ALUControl_i`: Linea de datos de control de la ALU
- `ALUFlags_o`: Bit de dato de acarreo de salida
- `ALUResult_o`: Linea de datos del resultado 
- `bandera_z_o`: Bit de dato de control de salida

#### 5. Criterios de diseño
Se seleccionó una lógica combinacional para la resolución del ejercicio.


##### 5. Testbench


El testbench que corresponde a este archivo tb_module_alu.sv se muestra a continuación, mediante el es observable el correcto funcionamiento de la ALU.

<img src="https://github.com/TDD-II-22/lab1-g03/blob/main/Images/img_simula_alu.png" width="500" >


#### 3.6.2 module_alu_mux16a1


##### 1. Encabezado del módulo

```SystemVerilog
    input           pkg_bits:: bitsw_t           dato0_i,
    input           pkg_bits:: bitsw_t           dato1_i,
    input           pkg_bits:: bitsw_t           dato2_i,
    input           pkg_bits:: bitsw_t           dato3_i,
    input           pkg_bits:: bitsw_t           dato4_i,
    input           pkg_bits:: bitsw_t           dato5_i,
    input           pkg_bits:: bitsw_t           dato6_i,
    input           pkg_bits:: bitsw_t           dato7_i,
    input           pkg_bits:: bitsw_t           dato8_i,
    input           pkg_bits:: bitsw_t           dato9_i,
    input           pkg_bits:: bitsw_t           dato10_i,
    input           pkg_bits:: bitsw_t           dato11_i,
    input           pkg_bits:: bitsw_t           dato12_i,
    input           pkg_bits:: bitsw_t           dato13_i,
    input           pkg_bits:: bitsw_t           dato14_i,
    input           pkg_bits:: bitsw_t           dato15_i,
    input   logic   [3 : 0]                      ALUControl_i,
    output          pkg_bits:: bitsw_t           ALUResult_o
    );
```


#### 2. Parámetros

`BITS` Es una constante númerica que almacena un número entero que representa el número de bits deseados.

#### 3. Constantes
Este modulo no tiene constantes


#### 4. Entradas y Salidas

- `dato0_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato1_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato2_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato3_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato4_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato5_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato6_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato7_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato8_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato9_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato10_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato11_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato12_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato13_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato14_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `dato15_i`: Entrada de `BITS` bits como entrada al multiplexor.
- `ALUControl_i`: Entrada de 4 bits.
- `ALUResult_o`: Salida del multiplexor.


#### 5. Criterios de diseño
Se seleccionó una lógica combinacional para la resolución del ejercicio.


#### 3.6.3 module_alu_bandera_z


##### 1. Encabezado del módulo

```SystemVerilog
module module_alu_bandera_z(
    input   pkg_bits:: bits_t       ALUResult_i,
    output  logic                   bandera_z_o
    );
```


#### 2. Parámetros

`BITS` Es una constante númerica que almacena un número entero que representa el número de bits deseados.

#### 3. Constantes
Este modulo no tiene constantes


#### 4. Entradas y Salidas

- `ALUResult_i`: Entrada de `BITS` bits.
- `bandera_z_o`: Salida del modulo.


#### 5. Criterios de diseño
Se seleccionó una lógica combinacional para la resolución del ejercicio.


#### 3.6.4 module_alu_and


##### 1. Encabezado del módulo

```SystemVerilog
module module_alu_and( 
    input   pkg_bits:: bits_t       ALUA_i,
    input   pkg_bits:: bits_t       ALUB_i,
    output  pkg_bits:: bitsw_t      ALUResult_o
    );
```


#### 2. Parámetros

`BITS` Es una constante númerica que almacena un número entero que representa el número de bits deseados.

#### 3. Constantes
Este modulo no tiene constantes


#### 4. Entradas y Salidas

- `ALUA_i`: Entrada de `BITS` bits al and.
- `ALUB_i`: Entrada de `BITS` bits al and.
- `ALUResult_o`: Salida del modulo.


#### 5. Criterios de diseño
Se seleccionó una lógica combinacional para la resolución del ejercicio.

#### 3.6.5 module_alu_or


##### 1. Encabezado del módulo

```SystemVerilog
module module_alu_or(
    input   pkg_bits:: bits_t       ALUA_i,
    input   pkg_bits:: bits_t       ALUB_i,
    output  pkg_bits:: bitsw_t      ALUResult_o
    );
```


#### 2. Parámetros

`BITS` Es una constante númerica que almacena un número entero que representa el número de bits deseados.

#### 3. Constantes
Este modulo no tiene constantes


#### 4. Entradas y Salidas

- `ALUA_i`: Entrada de `BITS` bits al and.
- `ALUB_i`: Entrada de `BITS` bits al and.
- `ALUResult_o`: Salida del modulo.


#### 5. Criterios de diseño
Se seleccionó una lógica combinacional para la resolución del ejercicio.

#### 3.6.6 module_alu_suma


##### 1. Encabezado del módulo

```SystemVerilog
module module_alu_suma(
    input  logic                    alu_flagin_i,
    input  pkg_bits:: bits_t        alu_a_i,
    input  pkg_bits:: bits_t        alu_b_i,
    output pkg_bits:: bitsw_t       ALUResult_o
    );
```


#### 2. Parámetros

`BITS` Es una constante númerica que almacena un número entero que representa el número de bits deseados.

#### 3. Constantes
Este modulo no tiene constantes


#### 4. Entradas y Salidas

- `alu_flagin_i`: Bit de acarreo al sumador.
- `alu_a_i`: Entrada de `BITS` bits al sumador.
- `alu_b_ialu_b_i`: Entrada de `BITS` bits al sumador.
- `ALUResult_o`: Salida del modulo.


#### 5. Criterios de diseño
Se seleccionó una lógica combinacional para la resolución del ejercicio.


#### 3.6.7 module_alu_incre


##### 1. Encabezado del módulo

```SystemVerilog
module module_alu_incre(
    input   pkg_bits:: bits_t       ALUA_i,
    input   pkg_bits:: bits_t       ALUB_i,
    input   logic                   ALUFlagIn_i,
    output  pkg_bits:: bitsw_t      ALUResult_o
    );
```


#### 2. Parámetros

`BITS` Es una constante númerica que almacena un número entero que representa el número de bits deseados.

#### 3. Constantes
Este modulo no tiene constantes


#### 4. Entradas y Salidas

- `ALUA_i`: Entrada de `BITS` bits al incrementador.
- `ALUB_i`: Entrada de `BITS` bits al incrementador.
- `ALUFlagIn_i`: Bit de seleccion de dato a operar.
- `ALUResult_o`: Salida del modulo.


#### 5. Criterios de diseño
Se seleccionó una lógica combinacional para la resolución del ejercicio.


#### 3.6.8 module_alu_decre


##### 1. Encabezado del módulo

```SystemVerilog
module module_alu_decre(
    input   pkg_bits:: bits_t       ALUA_i,
    input   pkg_bits:: bits_t       ALUB_i,
    input   logic                   ALUFlagIn_i,
    output  pkg_bits:: bitsw_t      ALUResult_o
    );
```


#### 2. Parámetros

`BITS` Es una constante númerica que almacena un número entero que representa el número de bits deseados.

#### 3. Constantes
Este modulo no tiene constantes


#### 4. Entradas y Salidas

- `ALUA_i`: Entrada de `BITS` bits al decrementador.
- `ALUB_i`: Entrada de `BITS` bits al decrementador.
- `ALUFlagIn_i`: Bit de seleccion de dato a operar.
- `ALUResult_o`: Salida del modulo.


#### 5. Criterios de diseño
Se seleccionó una lógica combinacional para la resolución del ejercicio.


#### 3.6.9 module_alu_not


##### 1. Encabezado del módulo

```SystemVerilog
module module_alu_not(
    input   pkg_bits:: bits_t       ALUA_i,
    input   pkg_bits:: bits_t       ALUB_i,
    input   logic                   ALUFlagIn_i,
    output  pkg_bits:: bitsw_t      ALUResult_o
    );
```


#### 2. Parámetros

`BITS` Es una constante númerica que almacena un número entero que representa el número de bits deseados.

#### 3. Constantes
Este modulo no tiene constantes


#### 4. Entradas y Salidas

- `ALUA_i`: Entrada de `BITS` bits al not.
- `ALUB_i`: Entrada de `BITS` bits al not.
- `ALUFlagIn_i`: Bit de seleccion de dato a operar.
- `ALUResult_o`: Salida del modulo.


#### 5. Criterios de diseño
Se seleccionó una lógica combinacional para la resolución del ejercicio.


#### 3.6.10 module_alu_resta


##### 1. Encabezado del módulo

```SystemVerilog
module module_alu_resta(
    input  logic                    alu_flagin_i,
    input  pkg_bits:: bits_t        alu_a_i,
    input  pkg_bits:: bits_t        alu_b_i,
    output pkg_bits:: bitsw_t       ALUResult_o                
    );
```


#### 2. Parámetros

`BITS` Es una constante númerica que almacena un número entero que representa el número de bits deseados.

#### 3. Constantes
Este modulo no tiene constantes


#### 4. Entradas y Salidas

- `alu_flagin_i`: Bit de acarreo al restador.
- `alu_a_i`: Entrada de `BITS` bits al restador.
- `alu_b_ialu_b_i`: Entrada de `BITS` bits al restador.
- `ALUResult_o`: Salida del modulo.


#### 5. Criterios de diseño
Se seleccionó una lógica combinacional para la resolución del ejercicio.


#### 3.6.11 module_alu_xor


##### 1. Encabezado del módulo

```SystemVerilog
module module_alu_xor(
    input   pkg_bits:: bits_t    ALUA_i,
    input   pkg_bits:: bits_t    ALUB_i,
    output  pkg_bits:: bitsw_t   ALUResult_o
    );
```


#### 2. Parámetros

`BITS` Es una constante númerica que almacena un número entero que representa el número de bits deseados.

#### 3. Constantes
Este modulo no tiene constantes


#### 4. Entradas y Salidas

- `ALUA_i`: Entrada de `BITS` bits al not.
- `ALUB_i`: Entrada de `BITS` bits al not.
- `ALUResult_o`: Salida del modulo.


#### 5. Criterios de diseño
Se seleccionó una lógica combinacional para la resolución del ejercicio.


#### 3.6.12 module_alu_shift_l


##### 1. Encabezado del módulo

```SystemVerilog
module module_alu_shift_l(
    input   pkg_bits:: bits_t    ALUA_i,
    input   pkg_bits:: bits_t    ALUB_i,
    input   logic                ALUFlagIn_i,
    output  pkg_bits:: bitsw_t   ALUResult_o
    );
```


#### 2. Parámetros

`BITS` Es una constante númerica que almacena un número entero que representa el número de bits deseados.

#### 3. Constantes
Este modulo no tiene constantes


#### 4. Entradas y Salidas

- `ALUA_i`: Entrada de `BITS` bits al corrimiento a la izquierda.
- `ALUB_i`: Entrada de `BITS` bits al corrimiento a la izquierda.
- `ALUFlagIn_i`: Bit de seleccion de dato a operar.
- `ALUResult_o`: Salida del modulo.


#### 5. Criterios de diseño
Se seleccionó una lógica combinacional para la resolución del ejercicio.


#### 3.6.13 module_alu_shift_r


##### 1. Encabezado del módulo

```SystemVerilog
module module_alu_shift_r(
    input   pkg_bits:: bits_t    ALUA_i,
    input   pkg_bits:: bits_t    ALUB_i,
    input   logic                ALUFlagIn_i,
    output  pkg_bits:: bitsw_t   ALUResult_o
    );
```


#### 2. Parámetros

`BITS` Es una constante númerica que almacena un número entero que representa el número de bits deseados.

#### 3. Constantes
Este modulo no tiene constantes


#### 4. Entradas y Salidas

- `ALUA_i`: Entrada de `BITS` bits al corrimiento a la derecha.
- `ALUB_i`: Entrada de `BITS` bits al corrimiento a la izquierda.
- `ALUFlagIn_i`: Bit de seleccion de dato a operar.
- `ALUResult_o`: Salida del modulo.


#### 5. Criterios de diseño
Se seleccionó una lógica combinacional para la resolución del ejercicio.

