# Infraestrutura de Hardware - Projeto RISC-V Pipeline ğŸš€

Este repositÃ³rio contÃ©m os arquivos base para o projeto da disciplina Infraestrutura de Hardware (IF674) no CIn-UFPE. O objetivo do projeto Ã© implementar instruÃ§Ãµes em um processador RISC-V usando SystemVerilog.

---

## ğŸ“ InstruÃ§Ãµes

As instruÃ§Ãµes a serem implementadas sÃ£o as do conjunto RV32I, que Ã© parte oficial do conjunto de instruÃ§Ãµes RISC-V. A tabela abaixo mostra o status de implementaÃ§Ã£o das instruÃ§Ãµes no projeto atual:

| # | InstruÃ§Ã£o | Implementada | Testada | Funcionando |
|---|-----------|:-----------:|:-------:|:-----------:|
| 1 | `BEQ`     |     âœ…     |   âœ…   |     âœ…     |
| 2 | `LW`      |     âœ…     |   âœ…   |     âœ…     |
| 3 | `SW`      |     âœ…     |   âœ…   |     âœ…     |
| 4 | `ADD`     |     âœ…     |   âœ…   |     âœ…     |
| 5 | `AND`     |     âœ…     |   âœ…   |     âœ…     |

Seu objetivo Ã© implementar as instruÃ§Ãµes restantes listadas abaixo:

| # | InstruÃ§Ã£o | Implementada | Testada | Funcionando |
|---|-----------|:-----------:|:-------:|:-----------:|
| 1  | `JAL`     |      âŒ     |    âŒ    |      âŒ      |
| 2  | `JALR`    |      âŒ     |    âŒ    |      âŒ      |
| 3  | `BNE`     |      âŒ     |    âŒ    |      âŒ      |
| 4  | `BLT`     |      âŒ     |    âŒ    |      âŒ      |
| 5  | `BGE`     |      âŒ     |    âŒ    |      âŒ      |
| 6  | `LB`      |      âŒ     |    âŒ    |      âŒ      |
| 7  | `LH`      |      âŒ     |    âŒ    |      âŒ      |
| 8  | `LBU`     |      âŒ     |    âŒ    |      âŒ      |
| 9  | `SB`      |      âŒ     |    âŒ    |      âŒ      |
| 10 | `SH`      |      âŒ     |    âŒ    |      âŒ      |
| 11 | `SLTI`    |      âŒ     |    âŒ    |      âŒ      |
| 12 | `ADDI`    |      âŒ     |    âŒ    |      âŒ      |
| 13 | `SLLI`    |      âŒ     |    âŒ    |      âŒ      |
| 14 | `SRLI`    |      âŒ     |    âŒ    |      âŒ      |
| 15 | `SRAI`    |      âŒ     |    âŒ    |      âŒ      |
| 16 | `SUB`     |      âŒ     |    âŒ    |      âŒ      |
| 17 | `SLT`     |      âŒ     |    âŒ    |      âŒ      |
| 18 | `XOR`     |      âŒ     |    âŒ    |      âŒ      |
| 19 | `OR`      |      âŒ     |    âŒ    |      âŒ      |
| 20 | `LUI`     |      âŒ     |    âŒ    |      âŒ      |
| 21 | `HALT`    |      âŒ     |    âŒ    |      âŒ      |

VocÃª tem permissÃ£o para modificar a implementaÃ§Ã£o do processador como desejar (por exemplo, incluir fios, alterar tamanhos, modificar sinais, remover ou adicionar mÃ³dulos, etc.), desde que o resultado final continue funcionando como um pipeline e produza os resultados corretos.

## ğŸ“ Estrutura do repositÃ³rio
O repositÃ³rio estÃ¡ organizado da seguinte forma:
- [`design`](/design): ContÃ©m o cÃ³digo-fonte do projeto do processador RISC-V.
- [`doc`](/doc): ContÃ©m mais explicaÃ§Ãµes sobre a implementaÃ§Ã£o do pipeline.
- [`sim`](/sim): ContÃ©m exemplos de arquivos de simulaÃ§Ã£o e seus resultados esperados.
- [`verif`](/verif): ContÃ©m os arquivos de testbench e as instruÃ§Ãµes de como testar o projeto.

## ğŸ“š Recursos
- Para iniciar o estudo do conjunto de instruÃ§Ãµes RISC-V, consulte:
  - [Manual de Conjunto de InstruÃ§Ãµes RISC-V Volume I: ISA de NÃ­vel de UsuÃ¡rio - Documento VersÃ£o 2.2](https://riscv.org/wp-content/uploads/2017/05/riscv-spec-v2.2.pdf)
  - [risc-v isa pages, by msyksphinz](https://msyksphinz-self.github.io/riscv-isadoc/html/rvi.html#)

- Para simular e testar o projeto do processador RISC-V, utilize:
  - [ModelSim-IntelÂ® FPGAs Standard Edition Software Version 20.1.1](https://www.intel.com/content/www/us/en/software-kit/750666/modelsim-intel-fpgas-standard-edition-software-version-20-1-1.html)

- Para verificar os resultados:
  - Compare seus resultados com os exemplos fornecidos em [`sim`](/sim)
  - Utilize o simulador CompSim
  - Utilize o [RISC-V Interpreter, by Cornell University](https://www.cs.cornell.edu/courses/cs3410/2019sp/riscv/interpreter/)

## ğŸ“¦ Entrega

A data de entrega do projeto serÃ¡ especificada no Classroom, assim como a quantidade de pessoas por grupo.

### Modelo de entrega

A entrega consiste em um relatÃ³rio seguindo o modelo disponÃ­vel [aqui](https://docs.google.com/document/d/116sukTXOizb0bplubUOHhdNBqpwtk3cR4Dwaqg-TO7I/edit?usp=sharing). NÃ£o deve ser extenso, mas precisa conter todas as informaÃ§Ãµes descritas para a avaliaÃ§Ã£o do projeto.

### AvaliaÃ§Ã£o

A avaliaÃ§Ã£o do projeto serÃ¡ baseada na implementaÃ§Ã£o correta das instruÃ§Ãµes, nos testes realizados e no funcionamento adequado do processador.

## ğŸ› Encontrou um bug ou pensou numa melhoria?

Encorajamos os alunos a procurarem por bugs e sugerirem melhorias para o projeto, visando aperfeiÃ§oÃ¡-lo para as prÃ³ximas ediÃ§Ãµes da disciplina. Se vocÃª identificou algum bug ou possui uma ideia para melhorar o projeto, ficaremos felizes em receber sua contribuiÃ§Ã£o!

Existem duas maneiras de nos enviar suas sugestÃµes:

1. **Issue**: Abra uma issue detalhando o problema ou a melhoria proposta. Certifique-se de fornecer informaÃ§Ãµes claras e especÃ­ficas para facilitar a compreensÃ£o do que precisa ser corrigido ou aprimorado.

2. **Pull Request**: Se vocÃª Ã© familiarizado com o processo de pull requests, sinta-se Ã  vontade para enviar suas alteraÃ§Ãµes diretamente por meio de um pull request. Certifique-se de descrever claramente as alteraÃ§Ãµes realizadas e o motivo por trÃ¡s delas.
