// è®¾ç½®æ—¶é’Ÿåˆ†è¾¨ç?
`timescale 1ns / 1ps

// å®šä¹‰æ¨¡å— PingPongBuffer
module PingPongBuffer #(
    parameter DP = 768  // DP å‚æ•°ï¼Œå¯åœ¨æ¨¡å—å®ä¾‹åŒ–æ—¶é…ç½?
) (
    input             i_clk_input,        // è¾“å…¥æ—¶é’Ÿä¿¡å·
    input             i_clk_output,       // è¾“å‡ºæ—¶é’Ÿä¿¡å·
    input             i_rst_n,            // å¤ä½ä¿¡å·è¾“å…¥
    input             en,                 // ç‰‡é?‰ä½¿èƒ½ä¿¡å? 
    //////////////////////////////////
    input             i_switch_pingpong,  // pingpong åˆ‡æ¢ä¿¡å·è¾“å…¥ï¼Œç”¨äºåˆ‡æ¢çŠ¶æ€?
    //////////////////////////////////
    input       [7:0] i_data_din,         // data è¾“å…¥æ•°æ® 
    input             i_data_din_vld,     // data è¾“å…¥æ•°æ®æœ‰æ•ˆä¿¡å· 
    output reg        o_pl_buffer_ready,  // è¾“å…¥å®Œæˆä¿¡å·ï¼Œè¡¨ç¤ºæ•°æ®å·²ç»å‡†å¤‡å¥½
    //////////////////////////////////
    input       [9:0] i_conv_addr,        // å·ç§¯è¾“å‡ºåœ°å€	1024=2^10 
    output wire [7:0] o_conv_dout,         // å·ç§¯æ•°æ®è¾“å‡º  
    output o_state_change 
);

  // å®šä¹‰çŠ¶æ?å‚æ•?
  parameter STATE_A = 1'b0;
  parameter STATE_B = 1'b1;
  
  // çŠ¶æ?å¯„å­˜å™¨å’Œåˆå§‹çŠ¶æ€?
  reg       current_state;  // çŠ¶æ?æœºå¯„å­˜å™¨ï¼Œç”¨äºè·Ÿè¸ªå½“å‰çŠ¶æ??
  reg [9:0] input_counter;  // è¾“å…¥è®¡æ•°å™¨ï¼Œç”¨äºè·Ÿè¸ªè¾“å…¥çš„æ•°æ®é‡


  initial begin
    current_state = STATE_A;  // åˆå§‹çŠ¶æ?ä¸º A
    input_counter = 10'b0;  // åœ°å€å¯„å­˜å™¨æ¸…é›?
  end

  reg o_pl_buffer_ready_flag;
  reg sram0_clk, sram1_clk;  // sram0 å’? sram1 çš„æ—¶é’Ÿä¿¡å?
  reg sram0_we, sram1_we;  // sram0 å’? sram1 çš„å†™ä½¿èƒ½ä¿¡å·

  reg  [7:0] sram0_din;  // sram0 æ•°æ®è¾“å…¥
  wire [7:0] sram0_dout;  // sram0 æ•°æ®è¾“å‡º
  reg  [7:0] sram1_din;  // sram1 æ•°æ®è¾“å…¥
  wire [7:0] sram1_dout;  // sram1 æ•°æ®è¾“å‡º
  reg  [7:0] data_out;  // è¾“å‡ºçš„æ•°æ?
  reg  [9:0] sram0_addr;  // sram0 åœ°å€
  reg  [9:0] sram1_addr;  // sram1 åœ°å€
  reg [9:0] i_sram_addr, o_sram_addr;

  assign o_conv_dout = data_out;  // å°†æ•°æ®è¾“å‡ºè¿æ¥åˆ° o_conv_dout

  // è¾“å…¥é¢„å¤„ç? sram0 æ¨¡å—å®ä¾‹åŒ?
  input_pre_sram sram0 (
      .clk (sram0_clk),
      .din (sram0_din),
      .addr(sram0_addr),
      .cs  (en),
      .we  (sram0_we),
      .wem (1'b1),
      .dout(sram0_dout)
  );

  // è¾“å…¥é¢„å¤„ç? sram1 æ¨¡å—å®ä¾‹åŒ?
  input_pre_sram sram1 (
      .clk (sram1_clk),
      .din (sram1_din),
      .addr(sram1_addr),
      .cs  (en),
      .we  (sram1_we),
      .wem (1'b1),
      .dout(sram1_dout)
  );
reg current_state_ff1;


  // æ—¶åºé€»è¾‘å—ï¼Œæ ¹æ®æ—¶é’Ÿä¿¡å·æ‰§è¡ŒçŠ¶æ?æœºçš„æ“ä½?
  always @(posedge i_clk_input) begin
    if (!i_rst_n) begin
      // å¦‚æœå¤ä½ä¿¡å· i_rst_n ä¸ºä½ç”µå¹³ï¼Œåˆ™å¤ä½çŠ¶æ?æœºåˆ°åˆå§‹çŠ¶æ€?
      o_pl_buffer_ready <= 1'b0;
      input_counter = 10'b0;
      current_state = STATE_A;
    end else begin
      if (current_state == STATE_A && i_switch_pingpong == STATE_B) begin
        // åœ¨çŠ¶æ€? A ä¸‹ï¼Œå¦‚æœæ¥æ”¶åˆ°åˆ‡æ¢ä¿¡å? i_switch_pingpong åˆ°çŠ¶æ€? B
        input_counter = 10'b0;  // é‡ç½®è¾“å…¥è®¡æ•°å™?
        current_state = STATE_B;  // åˆ‡æ¢åˆ°çŠ¶æ€? B
      end
      if (current_state == STATE_B && i_switch_pingpong == STATE_A) begin
        // åœ¨çŠ¶æ€? B ä¸‹ï¼Œå¦‚æœæ¥æ”¶åˆ°åˆ‡æ¢ä¿¡å? i_switch_pingpong åˆ°çŠ¶æ€? A
        input_counter = 10'b0;  // é‡ç½®è¾“å…¥è®¡æ•°å™?
        current_state = STATE_A;  // åˆ‡æ¢åˆ°çŠ¶æ€? A
      end
      case (current_state)
        STATE_A: begin
          // åœ¨çŠ¶æ€? A ä¸‹çš„æ“ä½œï¼šsram0 è¾“å…¥ï¼Œsram1 è¾“å‡º
          i_sram_addr = input_counter;  // è®¾ç½® sram0 çš„åœ°å?
          sram0_din   = i_data_din;  // è¾“å…¥æ•°æ®åˆ? sram0
          sram1_we    = 1'b0;
          if (i_data_din_vld && (i_sram_addr < DP )) begin
            // å¦‚æœè¾“å…¥æ•°æ®æœ‰æ•ˆå¹¶ä¸”è®¡æ•°å™¨å°äº? DP
            sram0_we      = 1'b1;  // ä½¿èƒ½ sram0 å†™æ“ä½?
            input_counter = input_counter + 1;  // å¢åŠ è®¡æ•°å™?
          end
        end
        STATE_B: begin
          // åœ¨çŠ¶æ€? B ä¸‹çš„æ“ä½œï¼šsram0 è¾“å‡ºï¼Œsram1 è¾“å…¥
          i_sram_addr = input_counter;  // è®¾ç½® sram0 çš„åœ°å?
          sram1_din   = i_data_din;  // è¾“å…¥æ•°æ®åˆ? sram0
          sram0_we    = 1'b0;
          if (i_data_din_vld && (i_sram_addr < DP )) begin
            // å¦‚æœè¾“å…¥æ•°æ®æœ‰æ•ˆå¹¶ä¸”è®¡æ•°å™¨å°äº? DP
            sram1_we      = 1'b1;  // ä½¿èƒ½ sram0 å†™æ“ä½?
            input_counter = input_counter + 1;  // å¢åŠ è®¡æ•°å™?
          end
        end
      endcase
      if (i_sram_addr == DP - 1) begin
        o_pl_buffer_ready <= 1'b1;
      end else begin
        o_pl_buffer_ready <= 1'b0;
      end
    end
  end

  // æ—¶åºé€»è¾‘å—ï¼Œæ ¹æ®æ—¶é’Ÿä¿¡å·æ‰§è¡Œæ•°æ®è¾“å‡ºæ“ä½œ
  always @(posedge i_clk_output) begin
    case (current_state)
      STATE_A: begin
        // åœ¨çŠ¶æ€? A ä¸‹çš„æ“ä½œï¼šsram0 è¾“å…¥ï¼Œsram1è¾“å‡º   

        o_sram_addr = i_conv_addr;  // è®¾ç½® sram1 çš„åœ°å?ä¸ºå·ç§¯è¾“å‡ºåœ°å?
        data_out = sram1_dout;  // è¾“å‡ºæ•°æ®ç­‰äº sram1 çš„è¾“å‡ºæ•°æ?
      end
      STATE_B: begin
        // åœ¨çŠ¶æ€? B ä¸‹çš„æ“ä½œï¼šsram0 è¾“å‡ºï¼Œsram1 è¾“å…¥        
        o_sram_addr = i_conv_addr;  // è®¾ç½® sram0 çš„åœ°å?ä¸ºå·ç§¯è¾“å‡ºåœ°å?
        data_out = sram0_dout;  // è¾“å‡ºæ•°æ®ç­‰äº sram0 çš„è¾“å‡ºæ•°æ?
      end
    endcase
  end

  // æ—¶åºé€»è¾‘å—ï¼Œæ ¹æ®çŠ¶æ?é?‰æ‹©æ—¶é’Ÿä¿¡å·è¿æ¥
  always @(*) begin
    case (current_state)
      STATE_A: begin
        // åœ¨çŠ¶æ€? A ä¸‹çš„æ“ä½œï¼šsram0 è¾“å…¥ï¼Œsram1è¾“å‡º
        sram1_clk  <= i_clk_output;  // è¿æ¥è¾“å‡ºæ—¶é’Ÿåˆ? sram1
        sram0_clk  <= i_clk_input;  // è¿æ¥è¾“å…¥æ—¶é’Ÿåˆ? sram0
        sram0_addr <= i_sram_addr-1;
        sram1_addr <= o_sram_addr;
      end
      STATE_B: begin
        // åœ¨çŠ¶æ€? B ä¸‹çš„æ“ä½œï¼šsram0è¾“å‡ºï¼Œsram1è¾“å…¥
        sram0_clk  <= i_clk_output;  // è¿æ¥è¾“å‡ºæ—¶é’Ÿåˆ? sram0
        sram1_clk  <= i_clk_input;  // è¿æ¥è¾“å…¥æ—¶é’Ÿåˆ? sram1
        sram1_addr <= i_sram_addr-1;
        sram0_addr <= o_sram_addr;
      end
    endcase
  end
always@(posedge i_clk_output or negedge i_rst_n)begin
    if(!i_rst_n) current_state_ff1 <=0;
    else current_state_ff1 <= current_state;
end
assign o_state_change =current_state ^current_state_ff1;

endmodule
