<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from utd-sv
rc: 0 (means success: 1)
should_fail: 0
tags: utd-sv
incdirs: /tmpfs/src/github/sv-tests/third_party/tests/utd-sv
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tests/utd-sv/fpu_in2_gt_in1_3b.v.html" target="file-frame">third_party/tests/utd-sv/fpu_in2_gt_in1_3b.v</a>
time_elapsed: 0.004s
ram usage: 9584 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tests/utd-sv -e fpu_in2_gt_in1_3b <a href="../../../../third_party/tests/utd-sv/fpu_in2_gt_in1_3b.v.html" target="file-frame">third_party/tests/utd-sv/fpu_in2_gt_in1_3b.v</a>
entity @fpu_in2_gt_in1_3b (i3$ %din1, i3$ %din2) -&gt; (i1$ %din2_neq_din1, i1$ %din2_gt_din1) {
    %0 = const i3 0
    %din2_eq_din1 = sig i3 %0
    %1 = const i1 0
    %din2_neq_din11 = sig i1 %1
    %2 = const i1 0
    %din2_gt_din11 = sig i1 %2
    %3 = const i1 0
    %4 = const i3 0
    %5 = sig i3 %4
    %6 = shr i3$ %din2_eq_din1, i3$ %5, i1 %3
    %7 = exts i3$, i3$ %6, 0, 3
    %din11 = prb i3$ %din1
    %din21 = prb i3$ %din2
    %8 = xor i3 %din11, %din21
    %9 = not i3 %8
    %10 = const time 0s 1e
    drv i3$ %7, %9, %10
    %din2_eq_din11 = prb i3$ %din2_eq_din1
    %11 = exts i1, i3 %din2_eq_din11, 0, 1
    %12 = exts i1, i3 %din2_eq_din11, 1, 1
    %13 = and i1 %11, %12
    %14 = exts i1, i3 %din2_eq_din11, 2, 1
    %15 = and i1 %13, %14
    %16 = not i1 %15
    %17 = const time 0s 1e
    drv i1$ %din2_neq_din11, %16, %17
    %din12 = prb i3$ %din1
    %18 = const i32 2
    %19 = const i3 0
    %20 = shr i3 %din12, i3 %19, i32 %18
    %21 = exts i1, i3 %20, 0, 1
    %22 = not i1 %21
    %din22 = prb i3$ %din2
    %23 = const i32 2
    %24 = const i3 0
    %25 = shr i3 %din22, i3 %24, i32 %23
    %26 = exts i1, i3 %25, 0, 1
    %27 = and i1 %22, %26
    %din2_eq_din12 = prb i3$ %din2_eq_din1
    %28 = const i32 2
    %29 = const i3 0
    %30 = shr i3 %din2_eq_din12, i3 %29, i32 %28
    %31 = exts i1, i3 %30, 0, 1
    %din13 = prb i3$ %din1
    %32 = const i32 1
    %33 = const i3 0
    %34 = shr i3 %din13, i3 %33, i32 %32
    %35 = exts i1, i3 %34, 0, 1
    %36 = not i1 %35
    %37 = and i1 %31, %36
    %din23 = prb i3$ %din2
    %38 = const i32 1
    %39 = const i3 0
    %40 = shr i3 %din23, i3 %39, i32 %38
    %41 = exts i1, i3 %40, 0, 1
    %42 = and i1 %37, %41
    %43 = or i1 %27, %42
    %din2_eq_din13 = prb i3$ %din2_eq_din1
    %44 = const i1 1
    %45 = const i3 0
    %46 = shr i3 %din2_eq_din13, i3 %45, i1 %44
    %47 = exts i2, i3 %46, 0, 2
    %48 = exts i1, i2 %47, 0, 1
    %49 = exts i1, i2 %47, 1, 1
    %50 = and i1 %48, %49
    %din14 = prb i3$ %din1
    %51 = const i32 0
    %52 = const i3 0
    %53 = shr i3 %din14, i3 %52, i32 %51
    %54 = exts i1, i3 %53, 0, 1
    %55 = not i1 %54
    %56 = and i1 %50, %55
    %din24 = prb i3$ %din2
    %57 = const i32 0
    %58 = const i3 0
    %59 = shr i3 %din24, i3 %58, i32 %57
    %60 = exts i1, i3 %59, 0, 1
    %61 = and i1 %56, %60
    %62 = or i1 %43, %61
    %63 = const time 0s 1e
    drv i1$ %din2_gt_din11, %62, %63
    %64 = const i1 0
    %65 = const time 0s
    drv i1$ %din2_neq_din1, %64, %65
    %66 = const i1 0
    %67 = const time 0s
    drv i1$ %din2_gt_din1, %66, %67
}

</pre>
</body>