Fitter report for ProyectoFinal
Mon Dec 01 20:07:45 2014
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Mon Dec 01 20:07:45 2014           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; ProyectoFinal                                   ;
; Top-level Entity Name              ; top_RN                                          ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 4,500 / 18,752 ( 24 % )                         ;
;     Total combinational functions  ; 4,050 / 18,752 ( 22 % )                         ;
;     Dedicated logic registers      ; 2,651 / 18,752 ( 14 % )                         ;
; Total registers                    ; 2651                                            ;
; Total pins                         ; 9 / 315 ( 3 % )                                 ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 142,336 / 239,616 ( 59 % )                      ;
; Embedded Multiplier 9-bit elements ; 12 / 52 ( 23 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                  ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                               ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[0]                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[0]                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[0]~_Duplicate_1                                                                                                                                              ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[0]~SCLR_LUT         ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[1]                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[1]                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[1]~_Duplicate_1                                                                                                                                              ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[1]~SCLR_LUT         ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[2]                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[2]                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[2]~_Duplicate_1                                                                                                                                              ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[2]~SCLR_LUT         ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[3]                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[3]                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[3]~_Duplicate_1                                                                                                                                              ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[3]~SCLR_LUT         ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[4]                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[4]                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[4]~_Duplicate_1                                                                                                                                              ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[4]~SCLR_LUT         ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[5]                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[5]                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[5]~_Duplicate_1                                                                                                                                              ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[5]~SCLR_LUT         ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[6]                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[6]                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[6]~_Duplicate_1                                                                                                                                              ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[6]~SCLR_LUT         ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[7]                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[7]                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[7]~_Duplicate_1                                                                                                                                              ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[7]~SCLR_LUT         ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[8]                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[8]                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[8]~_Duplicate_1                                                                                                                                              ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[8]~SCLR_LUT         ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[9]                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[9]                  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[9]~_Duplicate_1                                                                                                                                              ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[9]~SCLR_LUT         ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[10]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[10]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[10]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[10]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[11]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[11]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[11]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[11]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[12]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[12]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[12]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[12]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[13]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[13]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[13]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[13]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[14]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[14]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[14]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[14]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[15]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[15]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[15]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[15]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[16]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[16]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[16]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[16]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[17]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[17]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[17]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[17]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[18]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[18]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[18]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[18]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[19]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[19]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[19]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[19]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[20]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[20]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[20]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[20]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[21]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[21]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[21]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[21]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[22]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[22]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[22]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[22]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[23]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[23]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[23]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[23]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[24]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[24]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[24]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[24]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[25]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[25]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[25]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[25]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[26]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[26]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[26]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[26]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[27]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[27]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[27]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[27]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[28]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[28]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[28]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[28]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[29]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[29]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[29]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[29]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[30]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[30]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[30]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[30]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[31]                 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[31]                 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[31]~_Duplicate_1                                                                                                                                             ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[31]~SCLR_LUT        ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                                                                                                                                                                                ;                  ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[0]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[0]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[0]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[0]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[0]~_Duplicate_2                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[1]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[1]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[1]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[1]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[1]~_Duplicate_2                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[2]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[2]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[2]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[2]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[2]~_Duplicate_2                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[3]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[3]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[3]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[3]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[3]~_Duplicate_2                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[4]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[4]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[4]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[4]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[4]~_Duplicate_2                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[5]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[5]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[5]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[5]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[5]~_Duplicate_2                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[6]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[6]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[6]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[6]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[6]~_Duplicate_2                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[7]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[7]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[7]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[7]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[7]~_Duplicate_2                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[8]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[8]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[8]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[8]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[8]~_Duplicate_2                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[9]               ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[9]               ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[9]~_Duplicate_1                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[9]~_Duplicate_1  ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[9]~_Duplicate_2                                                                                                                                           ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[10]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[10]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[10]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[10]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[10]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[11]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[11]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[11]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[11]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[11]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[12]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[12]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[12]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[12]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[12]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[13]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[13]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[13]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[13]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[13]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[14]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[14]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[14]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[14]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[14]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[15]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[15]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[15]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[15]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[15]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[16]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[16]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[16]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[16]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[16]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[17]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[17]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[17]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[17]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[17]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[18]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[18]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[18]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[18]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[18]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[19]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[19]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[19]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[19]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[19]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[20]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[20]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[20]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[20]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[20]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[21]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[21]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[21]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[21]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[21]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[22]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[22]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[22]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[22]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[22]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[23]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[23]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[23]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[23]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[23]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[24]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[24]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[24]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[24]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[25]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[25]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[25]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[25]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[25]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[26]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[26]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[26]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[26]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[26]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[27]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[27]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[27]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[27]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[27]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[28]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[28]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[28]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[28]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[28]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[29]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[29]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[29]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[29]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[29]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[30]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[30]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[30]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[30]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[30]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[31]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[31]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[31]~_Duplicate_1                                                                                                                                          ; REGOUT           ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                        ; DATAA            ;                       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[31]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[31]~_Duplicate_2                                                                                                                                          ; REGOUT           ;                       ;
+---------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 6877 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 6877 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6615    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 259     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/jgonzalez/Dropbox/proyecto_final_prototipado/ProyectoFinal/output_files/ProyectoFinal.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,500 / 18,752 ( 24 % )    ;
;     -- Combinational with no register       ; 1849                       ;
;     -- Register only                        ; 450                        ;
;     -- Combinational with a register        ; 2201                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2097                       ;
;     -- 3 input functions                    ; 1491                       ;
;     -- <=2 input functions                  ; 462                        ;
;     -- Register only                        ; 450                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3711                       ;
;     -- arithmetic mode                      ; 339                        ;
;                                             ;                            ;
; Total registers*                            ; 2,651 / 19,649 ( 13 % )    ;
;     -- Dedicated logic registers            ; 2,651 / 18,752 ( 14 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 345 / 1,172 ( 29 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 9 / 315 ( 3 % )            ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;                                             ;                            ;
; Global signals                              ; 5                          ;
; M4Ks                                        ; 38 / 52 ( 73 % )           ;
; Total block memory bits                     ; 142,336 / 239,616 ( 59 % ) ;
; Total block memory implementation bits      ; 175,104 / 239,616 ( 73 % ) ;
; Embedded Multiplier 9-bit elements          ; 12 / 52 ( 23 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 5 / 16 ( 31 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 12% / 12% / 12%            ;
; Peak interconnect usage (total/H/V)         ; 27% / 28% / 29%            ;
; Maximum fan-out                             ; 2514                       ;
; Highest non-global fan-out                  ; 797                        ;
; Total fan-out                               ; 23497                      ;
; Average fan-out                             ; 3.34                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 4326 / 18752 ( 23 % ) ; 174 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1772                  ; 77                    ; 0                              ;
;     -- Register only                        ; 436                   ; 14                    ; 0                              ;
;     -- Combinational with a register        ; 2118                  ; 83                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 2026                  ; 71                    ; 0                              ;
;     -- 3 input functions                    ; 1443                  ; 48                    ; 0                              ;
;     -- <=2 input functions                  ; 421                   ; 41                    ; 0                              ;
;     -- Register only                        ; 436                   ; 14                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 3559                  ; 152                   ; 0                              ;
;     -- arithmetic mode                      ; 331                   ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 2554                  ; 97                    ; 0                              ;
;     -- Dedicated logic registers            ; 2554 / 18752 ( 14 % ) ; 97 / 18752 ( < 1 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 330 / 1172 ( 28 % )   ; 16 / 1172 ( 1 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 9                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 12 / 52 ( 23 % )      ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 142336                ; 0                     ; 0                              ;
; Total RAM block bits                        ; 175104                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M4K                                         ; 38 / 52 ( 73 % )      ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 3 / 20 ( 15 % )       ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 268                   ; 142                   ; 0                              ;
;     -- Registered Input Connections         ; 131                   ; 107                   ; 0                              ;
;     -- Output Connections                   ; 237                   ; 173                   ; 0                              ;
;     -- Registered Output Connections        ; 4                     ; 133                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 23018                 ; 1026                  ; 0                              ;
;     -- Registered Connections               ; 7958                  ; 639                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 192                   ; 313                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 313                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 41                    ; 23                    ; 0                              ;
;     -- Output Ports                         ; 15                    ; 40                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 29                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 9                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 26                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk  ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LEDs[0] ; AB6   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDs[1] ; F15   ; 4        ; 39           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDs[2] ; B16   ; 4        ; 33           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDs[3] ; J14   ; 4        ; 42           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDs[4] ; V9    ; 8        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDs[5] ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDs[6] ; C18   ; 4        ; 48           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LEDs[7] ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 0 / 41 ( 0 % )  ; 3.3V          ; --           ;
; 2        ; 4 / 33 ( 12 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 43 ( 2 % )  ; 3.3V          ; --           ;
; 4        ; 4 / 40 ( 10 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 39 ( 0 % )  ; 3.3V          ; --           ;
; 6        ; 1 / 36 ( 3 % )  ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )  ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )  ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; LEDs[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; LEDs[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; LEDs[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; LEDs[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; LEDs[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; LEDs[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; LEDs[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; LEDs[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+
; Compilation Hierarchy Node                                                                                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                   ; Library Name             ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+
; |top_RN                                                                                                        ; 4500 (1)    ; 2651 (0)                  ; 0 (0)         ; 142336      ; 38   ; 12           ; 0       ; 6         ; 9    ; 0            ; 1849 (1)     ; 450 (0)           ; 2201 (0)         ; |top_RN                                                                                                                                                                                                                                                                                               ; work                     ;
;    |SOC:u0|                                                                                                    ; 4325 (0)    ; 2554 (0)                  ; 0 (0)         ; 142336      ; 38   ; 12           ; 0       ; 6         ; 0    ; 0            ; 1771 (0)     ; 436 (0)           ; 2118 (0)         ; |top_RN|SOC:u0                                                                                                                                                                                                                                                                                        ; work                     ;
;       |MainProyectoFinal:ann_0|                                                                                ; 2589 (2)    ; 1535 (1)                  ; 0 (0)         ; 0           ; 0    ; 12           ; 0       ; 6         ; 0    ; 0            ; 1022 (1)     ; 320 (0)           ; 1247 (1)         ; |top_RN|SOC:u0|MainProyectoFinal:ann_0                                                                                                                                                                                                                                                                ; work                     ;
;          |ALUNeuronalNetwork:ALUNeuronalNetworkcopia|                                                          ; 1254 (0)    ; 672 (0)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 582 (0)      ; 0 (0)             ; 672 (0)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia                                                                                                                                                                                                                     ; work                     ;
;             |RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|                                         ; 1121 (1121) ; 672 (672)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 449 (449)    ; 0 (0)             ; 672 (672)        ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff                                                                                                                                                            ; work                     ;
;             |multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|                                     ; 133 (57)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 133 (57)     ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork                                                                                                                                                        ; work                     ;
;                |lpm_mult:Mult0|                                                                                ; 76 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0                                                                                                                                         ; work                     ;
;                   |mult_i1t:auto_generated|                                                                    ; 76 (76)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated                                                                                                                 ; work                     ;
;          |EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|                                               ; 552 (552)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 168 (168)    ; 0 (0)             ; 384 (384)        ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria                                                                                                                                                                                                          ; work                     ;
;          |FSMNeuronalNetwork:FiniteStateMachine|                                                               ; 48 (48)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 30 (30)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine                                                                                                                                                                                                                          ; work                     ;
;          |FuncionActivacion:FuncionActivacionSigmodal|                                                         ; 182 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 182 (0)      ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal                                                                                                                                                                                                                    ; work                     ;
;             |ALUfuncionActivacion:ALUfuncionActivacioncopia|                                                   ; 72 (6)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 72 (6)       ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia                                                                                                                                                                     ; work                     ;
;                |multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|                                           ; 66 (31)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 66 (31)      ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1                                                                                                                 ; work                     ;
;                   |lpm_mult:Mult0|                                                                             ; 35 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0                                                                                                  ; work                     ;
;                      |mult_40t:auto_generated|                                                                 ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated                                                                          ; work                     ;
;             |Comparador:COmparadorcopia|                                                                       ; 98 (98)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (98)      ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia                                                                                                                                                                                         ; work                     ;
;             |multiplexor32a1:multiplexor32a1coeffPendientes|                                                   ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|multiplexor32a1:multiplexor32a1coeffPendientes                                                                                                                                                                     ; work                     ;
;          |Registro:RegistroAcumulador|                                                                         ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 32 (32)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador                                                                                                                                                                                                                                    ; work                     ;
;          |Registro:RegistroSalida|                                                                             ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 33 (33)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroSalida                                                                                                                                                                                                                                        ; work                     ;
;          |Registro:RegistrodeDatoEntrada|                                                                      ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada                                                                                                                                                                                                                                 ; work                     ;
;          |RegistroCargaInterfaz:RegistroInterfazCPU|                                                           ; 772 (10)    ; 736 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (10)      ; 320 (0)           ; 416 (0)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU                                                                                                                                                                                                                      ; work                     ;
;             |DecoEscrituraRegistros:DecoEscrituraRegistro|                                                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|DecoEscrituraRegistros:DecoEscrituraRegistro                                                                                                                                                                         ; work                     ;
;             |Registro:MemoriaToRegistros[0].RegistroCoeffcientes|                                              ; 65 (65)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 63 (63)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes                                                                                                                                                                  ; work                     ;
;             |Registro:MemoriaToRegistros[10].RegistroCoeffcientes|                                             ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 29 (29)           ; 3 (3)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[10].RegistroCoeffcientes                                                                                                                                                                 ; work                     ;
;             |Registro:MemoriaToRegistros[11].RegistroCoeffcientes|                                             ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 31 (31)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[11].RegistroCoeffcientes                                                                                                                                                                 ; work                     ;
;             |Registro:MemoriaToRegistros[12].RegistroCoeffcientes|                                             ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 26 (26)           ; 6 (6)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[12].RegistroCoeffcientes                                                                                                                                                                 ; work                     ;
;             |Registro:MemoriaToRegistros[13].RegistroCoeffcientes|                                             ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 26 (26)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[13].RegistroCoeffcientes                                                                                                                                                                 ; work                     ;
;             |Registro:MemoriaToRegistros[14].RegistroCoeffcientes|                                             ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 30 (30)           ; 2 (2)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[14].RegistroCoeffcientes                                                                                                                                                                 ; work                     ;
;             |Registro:MemoriaToRegistros[15].RegistroCoeffcientes|                                             ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 31 (31)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[15].RegistroCoeffcientes                                                                                                                                                                 ; work                     ;
;             |Registro:MemoriaToRegistros[16].RegistroCoeffcientes|                                             ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 26 (26)           ; 6 (6)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[16].RegistroCoeffcientes                                                                                                                                                                 ; work                     ;
;             |Registro:MemoriaToRegistros[17].RegistroCoeffcientes|                                             ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 26 (26)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[17].RegistroCoeffcientes                                                                                                                                                                 ; work                     ;
;             |Registro:MemoriaToRegistros[18].RegistroCoeffcientes|                                             ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 31 (31)           ; 1 (1)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[18].RegistroCoeffcientes                                                                                                                                                                 ; work                     ;
;             |Registro:MemoriaToRegistros[19].RegistroCoeffcientes|                                             ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 31 (31)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[19].RegistroCoeffcientes                                                                                                                                                                 ; work                     ;
;             |Registro:MemoriaToRegistros[1].RegistroCoeffcientes|                                              ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 6 (6)             ; 26 (26)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[1].RegistroCoeffcientes                                                                                                                                                                  ; work                     ;
;             |Registro:MemoriaToRegistros[20].RegistroCoeffcientes|                                             ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[20].RegistroCoeffcientes                                                                                                                                                                 ; work                     ;
;             |Registro:MemoriaToRegistros[2].RegistroCoeffcientes|                                              ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 31 (31)           ; 1 (1)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[2].RegistroCoeffcientes                                                                                                                                                                  ; work                     ;
;             |Registro:MemoriaToRegistros[3].RegistroCoeffcientes|                                              ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 31 (31)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[3].RegistroCoeffcientes                                                                                                                                                                  ; work                     ;
;             |Registro:MemoriaToRegistros[4].RegistroCoeffcientes|                                              ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 26 (26)           ; 6 (6)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[4].RegistroCoeffcientes                                                                                                                                                                  ; work                     ;
;             |Registro:MemoriaToRegistros[5].RegistroCoeffcientes|                                              ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (5)             ; 27 (27)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[5].RegistroCoeffcientes                                                                                                                                                                  ; work                     ;
;             |Registro:MemoriaToRegistros[6].RegistroCoeffcientes|                                              ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 31 (31)           ; 1 (1)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[6].RegistroCoeffcientes                                                                                                                                                                  ; work                     ;
;             |Registro:MemoriaToRegistros[7].RegistroCoeffcientes|                                              ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[7].RegistroCoeffcientes                                                                                                                                                                  ; work                     ;
;             |Registro:MemoriaToRegistros[8].RegistroCoeffcientes|                                              ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 26 (26)           ; 6 (6)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[8].RegistroCoeffcientes                                                                                                                                                                  ; work                     ;
;             |Registro:MemoriaToRegistros[9].RegistroCoeffcientes|                                              ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 4 (4)             ; 28 (28)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[9].RegistroCoeffcientes                                                                                                                                                                  ; work                     ;
;             |Registro:RegistroEntrada|                                                                         ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 32 (32)           ; 0 (0)            ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroEntrada                                                                                                                                                                                             ; work                     ;
;             |Registro:RegistroStart|                                                                           ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; |top_RN|SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart                                                                                                                                                                                               ; work                     ;
;       |SOC_NIOS_II:nios_ii|                                                                                    ; 1088 (701)  ; 575 (305)                 ; 0 (0)         ; 10240       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 480 (363)    ; 55 (7)            ; 553 (332)        ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii                                                                                                                                                                                                                                                                    ; altera_reserved_qsys_SOC ;
;          |SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|                                                     ; 386 (83)    ; 269 (80)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 117 (3)      ; 48 (5)            ; 221 (75)         ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci                                                                                                                                                                                                                    ; altera_reserved_qsys_SOC ;
;             |SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|                  ; 140 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 42 (0)            ; 54 (0)           ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper                                                                                                                                    ; altera_reserved_qsys_SOC ;
;                |SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|                 ; 51 (47)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 38 (36)           ; 11 (9)           ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk                                                      ; altera_reserved_qsys_SOC ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work                     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work                     ;
;                |SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|                       ; 87 (83)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 4 (2)             ; 43 (43)          ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck                                                            ; altera_reserved_qsys_SOC ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work                     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work                     ;
;                |sld_virtual_jtag_basic:SOC_NIOS_II_jtag_debug_module_phy|                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SOC_NIOS_II_jtag_debug_module_phy                                                                           ; work                     ;
;             |SOC_NIOS_II_nios2_avalon_reg:the_SOC_NIOS_II_nios2_avalon_reg|                                    ; 12 (12)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_avalon_reg:the_SOC_NIOS_II_nios2_avalon_reg                                                                                                                                                      ; altera_reserved_qsys_SOC ;
;             |SOC_NIOS_II_nios2_oci_break:the_SOC_NIOS_II_nios2_oci_break|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_oci_break:the_SOC_NIOS_II_nios2_oci_break                                                                                                                                                        ; altera_reserved_qsys_SOC ;
;             |SOC_NIOS_II_nios2_oci_debug:the_SOC_NIOS_II_nios2_oci_debug|                                      ; 11 (9)      ; 8 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 9 (8)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_oci_debug:the_SOC_NIOS_II_nios2_oci_debug                                                                                                                                                        ; altera_reserved_qsys_SOC ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_oci_debug:the_SOC_NIOS_II_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                    ; work                     ;
;             |SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|                                            ; 112 (112)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 51 (51)          ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem                                                                                                                                                              ; altera_reserved_qsys_SOC ;
;                |SOC_NIOS_II_ociram_sp_ram_module:SOC_NIOS_II_ociram_sp_ram|                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|SOC_NIOS_II_ociram_sp_ram_module:SOC_NIOS_II_ociram_sp_ram                                                                                                   ; altera_reserved_qsys_SOC ;
;                   |altsyncram:the_altsyncram|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|SOC_NIOS_II_ociram_sp_ram_module:SOC_NIOS_II_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work                     ;
;                      |altsyncram_qd71:auto_generated|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|SOC_NIOS_II_ociram_sp_ram_module:SOC_NIOS_II_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qd71:auto_generated                                          ; work                     ;
;          |SOC_NIOS_II_register_bank_a_module:SOC_NIOS_II_register_bank_a|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_a_module:SOC_NIOS_II_register_bank_a                                                                                                                                                                                                     ; altera_reserved_qsys_SOC ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_a_module:SOC_NIOS_II_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                           ; work                     ;
;                |altsyncram_m0g1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_a_module:SOC_NIOS_II_register_bank_a|altsyncram:the_altsyncram|altsyncram_m0g1:auto_generated                                                                                                                                            ; work                     ;
;          |SOC_NIOS_II_register_bank_b_module:SOC_NIOS_II_register_bank_b|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_b_module:SOC_NIOS_II_register_bank_b                                                                                                                                                                                                     ; altera_reserved_qsys_SOC ;
;             |altsyncram:the_altsyncram|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_b_module:SOC_NIOS_II_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                           ; work                     ;
;                |altsyncram_n0g1:auto_generated|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_b_module:SOC_NIOS_II_register_bank_b|altsyncram:the_altsyncram|altsyncram_n0g1:auto_generated                                                                                                                                            ; work                     ;
;          |SOC_NIOS_II_test_bench:the_SOC_NIOS_II_test_bench|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_RN|SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_test_bench:the_SOC_NIOS_II_test_bench                                                                                                                                                                                                                  ; altera_reserved_qsys_SOC ;
;       |SOC_RAM:ram|                                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_RAM:ram                                                                                                                                                                                                                                                                            ; altera_reserved_qsys_SOC ;
;          |altsyncram:the_altsyncram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_RAM:ram|altsyncram:the_altsyncram                                                                                                                                                                                                                                                  ; work                     ;
;             |altsyncram_j9b1:auto_generated|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_RAM:ram|altsyncram:the_altsyncram|altsyncram_j9b1:auto_generated                                                                                                                                                                                                                   ; work                     ;
;       |SOC_addr_router:addr_router|                                                                            ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_addr_router:addr_router                                                                                                                                                                                                                                                            ; altera_reserved_qsys_SOC ;
;       |SOC_addr_router_001:addr_router_001|                                                                    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_addr_router_001:addr_router_001                                                                                                                                                                                                                                                    ; altera_reserved_qsys_SOC ;
;       |SOC_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                              ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                              ; altera_reserved_qsys_SOC ;
;       |SOC_cmd_xbar_mux:cmd_xbar_mux_001|                                                                      ; 59 (56)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (44)      ; 1 (0)             ; 13 (10)          ; |top_RN|SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                      ; altera_reserved_qsys_SOC ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |top_RN|SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                         ; altera_reserved_qsys_SOC ;
;       |SOC_cmd_xbar_mux:cmd_xbar_mux_002|                                                                      ; 11 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 1 (0)             ; 4 (1)            ; |top_RN|SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_002                                                                                                                                                                                                                                                      ; altera_reserved_qsys_SOC ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |top_RN|SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                         ; altera_reserved_qsys_SOC ;
;       |SOC_cmd_xbar_mux:cmd_xbar_mux_003|                                                                      ; 18 (15)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (12)      ; 1 (0)             ; 4 (1)            ; |top_RN|SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_003                                                                                                                                                                                                                                                      ; altera_reserved_qsys_SOC ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |top_RN|SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                         ; altera_reserved_qsys_SOC ;
;       |SOC_cmd_xbar_mux:cmd_xbar_mux|                                                                          ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 51 (48)          ; |top_RN|SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                          ; altera_reserved_qsys_SOC ;
;          |altera_merlin_arbitrator:arb|                                                                        ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |top_RN|SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                             ; altera_reserved_qsys_SOC ;
;       |SOC_jtag_uart_0:jtag_uart_0|                                                                            ; 162 (39)    ; 112 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (16)      ; 22 (3)            ; 100 (20)         ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                            ; altera_reserved_qsys_SOC ;
;          |SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r                                                                                                                                                                                                      ; altera_reserved_qsys_SOC ;
;             |scfifo:rfifo|                                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                         ; work                     ;
;                |scfifo_1n21:auto_generated|                                                                    ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                                                              ; work                     ;
;                   |a_dpfifo_8t21:dpfifo|                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                         ; work                     ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                 ; work                     ;
;                         |cntr_rj7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                            ; work                     ;
;                      |cntr_fjb:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                   ; work                     ;
;                      |cntr_fjb:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                         ; work                     ;
;                      |dpram_5h21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                      ; work                     ;
;                         |altsyncram_9tl1:altsyncram2|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                          ; work                     ;
;          |SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w                                                                                                                                                                                                      ; altera_reserved_qsys_SOC ;
;             |scfifo:wfifo|                                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                         ; work                     ;
;                |scfifo_1n21:auto_generated|                                                                    ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                                                              ; work                     ;
;                   |a_dpfifo_8t21:dpfifo|                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                         ; work                     ;
;                      |a_fefifo_7cf:fifo_state|                                                                 ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                 ; work                     ;
;                         |cntr_rj7:count_usedw|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                            ; work                     ;
;                      |cntr_fjb:rd_ptr_count|                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                   ; work                     ;
;                      |cntr_fjb:wr_ptr|                                                                         ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                         ; work                     ;
;                      |dpram_5h21:FIFOram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                      ; work                     ;
;                         |altsyncram_9tl1:altsyncram2|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                          ; work                     ;
;          |alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|                                                 ; 72 (72)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 19 (19)           ; 40 (40)          ; |top_RN|SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                        ; work                     ;
;       |SOC_rsp_xbar_demux:rsp_xbar_demux_001|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top_RN|SOC:u0|SOC_rsp_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                  ; altera_reserved_qsys_SOC ;
;       |SOC_rsp_xbar_demux:rsp_xbar_demux_002|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top_RN|SOC:u0|SOC_rsp_xbar_demux:rsp_xbar_demux_002                                                                                                                                                                                                                                                  ; altera_reserved_qsys_SOC ;
;       |SOC_rsp_xbar_demux:rsp_xbar_demux_003|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top_RN|SOC:u0|SOC_rsp_xbar_demux:rsp_xbar_demux_003                                                                                                                                                                                                                                                  ; altera_reserved_qsys_SOC ;
;       |SOC_rsp_xbar_demux:rsp_xbar_demux|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |top_RN|SOC:u0|SOC_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                      ; altera_reserved_qsys_SOC ;
;       |SOC_rsp_xbar_mux:rsp_xbar_mux|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|SOC_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                          ; altera_reserved_qsys_SOC ;
;       |SOC_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                  ; 53 (53)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 27 (27)          ; |top_RN|SOC:u0|SOC_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                  ; altera_reserved_qsys_SOC ;
;       |SOC_timer_0:timer_0|                                                                                    ; 150 (150)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 21 (21)           ; 99 (99)          ; |top_RN|SOC:u0|SOC_timer_0:timer_0                                                                                                                                                                                                                                                                    ; altera_reserved_qsys_SOC ;
;       |altera_avalon_sc_fifo:ann_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|          ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |top_RN|SOC:u0|altera_avalon_sc_fifo:ann_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                          ; altera_reserved_qsys_SOC ;
;       |altera_avalon_sc_fifo:ifsr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |top_RN|SOC:u0|altera_avalon_sc_fifo:ifsr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                         ; altera_reserved_qsys_SOC ;
;       |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |top_RN|SOC:u0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                 ; altera_reserved_qsys_SOC ;
;       |altera_avalon_sc_fifo:nios_ii_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|     ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |top_RN|SOC:u0|altera_avalon_sc_fifo:nios_ii_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                     ; altera_reserved_qsys_SOC ;
;       |altera_avalon_sc_fifo:ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                        ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |top_RN|SOC:u0|altera_avalon_sc_fifo:ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                        ; altera_reserved_qsys_SOC ;
;       |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |top_RN|SOC:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                    ; altera_reserved_qsys_SOC ;
;       |altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top_RN|SOC:u0|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                    ; altera_reserved_qsys_SOC ;
;       |altera_merlin_master_agent:nios_ii_data_master_translator_avalon_universal_master_0_agent|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|altera_merlin_master_agent:nios_ii_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                              ; altera_reserved_qsys_SOC ;
;       |altera_merlin_master_agent:nios_ii_instruction_master_translator_avalon_universal_master_0_agent|       ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |top_RN|SOC:u0|altera_merlin_master_agent:nios_ii_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                       ; altera_reserved_qsys_SOC ;
;       |altera_merlin_master_translator:nios_ii_data_master_translator|                                         ; 14 (14)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 4 (4)            ; |top_RN|SOC:u0|altera_merlin_master_translator:nios_ii_data_master_translator                                                                                                                                                                                                                         ; altera_reserved_qsys_SOC ;
;       |altera_merlin_master_translator:nios_ii_instruction_master_translator|                                  ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |top_RN|SOC:u0|altera_merlin_master_translator:nios_ii_instruction_master_translator                                                                                                                                                                                                                  ; altera_reserved_qsys_SOC ;
;       |altera_merlin_slave_agent:ann_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|altera_merlin_slave_agent:ann_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                               ; altera_reserved_qsys_SOC ;
;       |altera_merlin_slave_agent:ifsr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|altera_merlin_slave_agent:ifsr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent                                                                                                                                                                                              ; altera_reserved_qsys_SOC ;
;       |altera_merlin_slave_agent:nios_ii_jtag_debug_module_translator_avalon_universal_slave_0_agent|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|altera_merlin_slave_agent:nios_ii_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                          ; altera_reserved_qsys_SOC ;
;       |altera_merlin_slave_agent:ram_s1_translator_avalon_universal_slave_0_agent|                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|altera_merlin_slave_agent:ram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                             ; altera_reserved_qsys_SOC ;
;       |altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_RN|SOC:u0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                         ; altera_reserved_qsys_SOC ;
;       |altera_merlin_slave_translator:ann_0_avalon_slave_0_translator|                                         ; 39 (39)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 35 (35)          ; |top_RN|SOC:u0|altera_merlin_slave_translator:ann_0_avalon_slave_0_translator                                                                                                                                                                                                                         ; altera_reserved_qsys_SOC ;
;       |altera_merlin_slave_translator:ifsr_0_avalon_slave_0_translator|                                        ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |top_RN|SOC:u0|altera_merlin_slave_translator:ifsr_0_avalon_slave_0_translator                                                                                                                                                                                                                        ; altera_reserved_qsys_SOC ;
;       |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |top_RN|SOC:u0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                ; altera_reserved_qsys_SOC ;
;       |altera_merlin_slave_translator:nios_ii_jtag_debug_module_translator|                                    ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |top_RN|SOC:u0|altera_merlin_slave_translator:nios_ii_jtag_debug_module_translator                                                                                                                                                                                                                    ; altera_reserved_qsys_SOC ;
;       |altera_merlin_slave_translator:ram_s1_translator|                                                       ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_RN|SOC:u0|altera_merlin_slave_translator:ram_s1_translator                                                                                                                                                                                                                                       ; altera_reserved_qsys_SOC ;
;       |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                   ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |top_RN|SOC:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                   ; altera_reserved_qsys_SOC ;
;       |altera_merlin_slave_translator:timer_0_s1_translator|                                                   ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 17 (17)          ; |top_RN|SOC:u0|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                   ; altera_reserved_qsys_SOC ;
;       |altera_reset_controller:rst_controller|                                                                 ; 9 (6)       ; 9 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (4)             ; 3 (2)            ; |top_RN|SOC:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                 ; altera_reserved_qsys_SOC ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                          ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |top_RN|SOC:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                      ; altera_reserved_qsys_SOC ;
;       |lfsr:ifsr_0|                                                                                            ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 9 (9)            ; |top_RN|SOC:u0|lfsr:ifsr_0                                                                                                                                                                                                                                                                            ; work                     ;
;    |sld_hub:auto_hub|                                                                                          ; 174 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (1)       ; 14 (0)            ; 83 (0)           ; |top_RN|sld_hub:auto_hub                                                                                                                                                                                                                                                                              ; work                     ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                           ; 173 (129)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (60)      ; 14 (14)           ; 83 (58)          ; |top_RN|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                 ; work                     ;
;          |sld_rom_sr:hub_info_reg|                                                                             ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |top_RN|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                         ; work                     ;
;          |sld_shadow_jsm:shadow_jsm|                                                                           ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |top_RN|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                       ; work                     ;
+----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------+
; Delay Chain Summary                                                              ;
+---------+----------+---------------+---------------+-----------------------+-----+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------+----------+---------------+---------------+-----------------------+-----+
; LEDs[0] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDs[1] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDs[2] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDs[3] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDs[4] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDs[5] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDs[6] ; Output   ; --            ; --            ; --                    ; --  ;
; LEDs[7] ; Output   ; --            ; --            ; --                    ; --  ;
; clk     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                              ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|WideOr9~0                                                                                                                                                                                    ; LCCOMB_X24_Y22_N16 ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|Equal1~3                                                                                                                                ; LCCOMB_X24_Y23_N22 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[12]~98                                                                                                                                                                                          ; LCCOMB_X24_Y22_N2  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroSalida|Salida[24]~101                                                                                                                                                                                             ; LCCOMB_X21_Y20_N20 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroSalida|Salida[24]~60                                                                                                                                                                                              ; LCCOMB_X20_Y21_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[30]~1                                                                                                                                                                                        ; LCCOMB_X21_Y20_N16 ; 708     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida[6]~1                                                                                                                          ; LCCOMB_X19_Y13_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[10].RegistroCoeffcientes|Salida[0]~0                                                                                                                         ; LCCOMB_X20_Y15_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[11].RegistroCoeffcientes|Salida[14]~0                                                                                                                        ; LCCOMB_X20_Y15_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[12].RegistroCoeffcientes|Salida[24]~0                                                                                                                        ; LCCOMB_X20_Y15_N14 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[13].RegistroCoeffcientes|Salida[26]~0                                                                                                                        ; LCCOMB_X20_Y15_N28 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[14].RegistroCoeffcientes|Salida[5]~0                                                                                                                         ; LCCOMB_X20_Y15_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[15].RegistroCoeffcientes|Salida[4]~0                                                                                                                         ; LCCOMB_X20_Y15_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[16].RegistroCoeffcientes|Salida[21]~0                                                                                                                        ; LCCOMB_X20_Y15_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[17].RegistroCoeffcientes|Salida[19]~0                                                                                                                        ; LCCOMB_X20_Y15_N20 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[18].RegistroCoeffcientes|Salida[3]~0                                                                                                                         ; LCCOMB_X20_Y15_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[19].RegistroCoeffcientes|Salida[28]~0                                                                                                                        ; LCCOMB_X20_Y15_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[1].RegistroCoeffcientes|Salida[20]~0                                                                                                                         ; LCCOMB_X26_Y18_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[20].RegistroCoeffcientes|Salida[8]~0                                                                                                                         ; LCCOMB_X20_Y15_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[2].RegistroCoeffcientes|Salida[10]~0                                                                                                                         ; LCCOMB_X20_Y15_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[3].RegistroCoeffcientes|Salida[11]~0                                                                                                                         ; LCCOMB_X20_Y15_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[4].RegistroCoeffcientes|Salida[0]~0                                                                                                                          ; LCCOMB_X20_Y15_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[5].RegistroCoeffcientes|Salida[5]~0                                                                                                                          ; LCCOMB_X19_Y13_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[6].RegistroCoeffcientes|Salida[1]~0                                                                                                                          ; LCCOMB_X19_Y13_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[7].RegistroCoeffcientes|Salida[0]~0                                                                                                                          ; LCCOMB_X19_Y13_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[8].RegistroCoeffcientes|Salida[11]~0                                                                                                                         ; LCCOMB_X19_Y13_N26 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[9].RegistroCoeffcientes|Salida[20]~0                                                                                                                         ; LCCOMB_X20_Y15_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroEntrada|Salida[18]~2                                                                                                                                                    ; LCCOMB_X26_Y18_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida[1]~12                                                                                                                                                      ; LCCOMB_X25_Y13_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[4]                                                                                                                                                                                                                                ; LCFF_X33_Y14_N1    ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_alu_result~32                                                                                                                                                                                                                        ; LCCOMB_X30_Y14_N12 ; 46      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_new_inst                                                                                                                                                                                                                             ; LCFF_X35_Y18_N3    ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_valid                                                                                                                                                                                                                                ; LCFF_X35_Y18_N25   ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc_sel_nxt.10~0                                                                                                                                                                                                                      ; LCCOMB_X33_Y15_N22 ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_valid~0                                                                                                                                                                                                                              ; LCCOMB_X34_Y18_N14 ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_ctrl_hi_imm16                                                                                                                                                                                                                        ; LCFF_X34_Y14_N5    ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_ctrl_shift_rot                                                                                                                                                                                                                       ; LCFF_X30_Y17_N25   ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_src1~37                                                                                                                                                                                                                              ; LCCOMB_X33_Y15_N2  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_src2_hi~2                                                                                                                                                                                                                            ; LCCOMB_X26_Y14_N6  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jxuir                    ; LCFF_X39_Y13_N31   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X36_Y14_N30 ; 3       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X39_Y13_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X39_Y13_N4  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X39_Y13_N18 ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X39_Y13_N8  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X37_Y10_N27   ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[33]~29                      ; LCCOMB_X38_Y15_N18 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[36]~21                      ; LCCOMB_X38_Y15_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[5]~13                       ; LCCOMB_X37_Y10_N22 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SOC_NIOS_II_jtag_debug_module_phy|virtual_state_sdr~0                           ; LCCOMB_X37_Y10_N12 ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SOC_NIOS_II_jtag_debug_module_phy|virtual_state_uir~0                           ; LCCOMB_X37_Y10_N0  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_avalon_reg:the_SOC_NIOS_II_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                          ; LCCOMB_X36_Y13_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|MonDReg[0]~7                                                                                                                     ; LCCOMB_X40_Y15_N10 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|ociram_wr_en                                                                                                                     ; LCCOMB_X36_Y13_N24 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|address[8]                                                                                                                                                                             ; LCFF_X36_Y17_N9    ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_ienable_reg_nxt~1                                                                                                                                                                                                                    ; LCCOMB_X32_Y12_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_rf_wren                                                                                                                                                                                                                              ; LCCOMB_X34_Y13_N24 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                                            ; LCCOMB_X33_Y15_N0  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_valid                                                                                                                                                                                                                                ; LCFF_X35_Y18_N19   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|av_ld_byte0_data[3]~0                                                                                                                                                                                                                  ; LCCOMB_X32_Y14_N26 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|av_ld_byte1_data_en~0                                                                                                                                                                                                                  ; LCCOMB_X32_Y14_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_NIOS_II:nios_ii|av_ld_rshift8~1                                                                                                                                                                                                                        ; LCCOMB_X32_Y14_N0  ; 32      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_RAM:ram|wren~0                                                                                                                                                                                                                                         ; LCCOMB_X36_Y19_N24 ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                       ; LCCOMB_X36_Y19_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                           ; LCCOMB_X36_Y19_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                       ; LCCOMB_X34_Y19_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~1                                                                                                                                                                                                           ; LCCOMB_X34_Y19_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                       ; LCCOMB_X34_Y20_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_003|update_grant~1                                                                                                                                                                                                           ; LCCOMB_X34_Y20_N10 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                           ; LCCOMB_X32_Y20_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                               ; LCCOMB_X33_Y20_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                 ; LCCOMB_X29_Y10_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                 ; LCCOMB_X25_Y11_N0  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                    ; LCCOMB_X21_Y7_N18  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                              ; LCCOMB_X30_Y7_N22  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                 ; LCCOMB_X29_Y7_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                            ; LCCOMB_X30_Y7_N26  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|fifo_rd~2                                                                                                                                                                                                                      ; LCCOMB_X29_Y10_N10 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                        ; LCFF_X33_Y20_N7    ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|ien_AE~2                                                                                                                                                                                                                       ; LCCOMB_X33_Y20_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                        ; LCCOMB_X27_Y11_N0  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                         ; LCFF_X29_Y10_N7    ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                       ; LCCOMB_X29_Y10_N16 ; 13      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_timer_0:timer_0|always0~0                                                                                                                                                                                                                              ; LCCOMB_X25_Y17_N24 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_timer_0:timer_0|always0~1                                                                                                                                                                                                                              ; LCCOMB_X25_Y17_N8  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                                      ; LCCOMB_X25_Y20_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                     ; LCCOMB_X25_Y20_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                     ; LCCOMB_X25_Y20_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|SOC_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                          ; LCCOMB_X25_Y20_N16 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|altera_avalon_sc_fifo:ann_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                ; LCCOMB_X27_Y18_N20 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|altera_avalon_sc_fifo:ifsr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                               ; LCCOMB_X26_Y11_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|altera_avalon_sc_fifo:nios_ii_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                           ; LCCOMB_X34_Y18_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|altera_avalon_sc_fifo:ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                              ; LCCOMB_X31_Y11_N14 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|altera_merlin_slave_agent:ifsr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                          ; LCCOMB_X33_Y19_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SOC:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                          ; LCFF_X34_Y13_N9    ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; SOC:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                          ; LCFF_X34_Y13_N9    ; 706     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; SOC:u0|altera_reset_controller:rst_controller|r_sync_rst_dly                                                                                                                                                                                                      ; LCFF_X34_Y13_N29   ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                      ; JTAG_X1_Y14_N0     ; 183     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                      ; JTAG_X1_Y14_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                                                                                                                                                                                                               ; PIN_L1             ; 2512    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                             ; LCFF_X33_Y8_N7     ; 70      ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                  ; LCCOMB_X34_Y9_N18  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                    ; LCCOMB_X34_Y9_N4   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                  ; LCCOMB_X36_Y8_N16  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                                                     ; LCCOMB_X34_Y9_N28  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                    ; LCCOMB_X34_Y9_N14  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                                     ; LCCOMB_X34_Y8_N28  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                                    ; LCCOMB_X34_Y8_N0   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                       ; LCCOMB_X34_Y11_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~18                                                                                                                                                                                ; LCCOMB_X35_Y9_N14  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~9                                                                                                                                                                                 ; LCCOMB_X36_Y9_N0   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                          ; LCCOMB_X33_Y8_N30  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                              ; LCCOMB_X34_Y8_N16  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                              ; LCCOMB_X34_Y8_N20  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~18                                                                                                                                                               ; LCCOMB_X36_Y10_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                          ; LCCOMB_X37_Y10_N20 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                          ; LCCOMB_X37_Y10_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                  ; LCFF_X32_Y8_N5     ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                 ; LCFF_X36_Y8_N9     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                  ; LCFF_X33_Y8_N3     ; 43      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                  ; LCFF_X33_Y8_N27    ; 47      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                  ; LCFF_X33_Y8_N25    ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                           ; LCCOMB_X36_Y8_N18  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                 ; LCFF_X36_Y11_N25   ; 34      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                             ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; SOC:u0|altera_reset_controller:rst_controller|r_sync_rst                                         ; LCFF_X34_Y13_N9 ; 706     ; Global Clock         ; GCLK8            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                     ; JTAG_X1_Y14_N0  ; 183     ; Global Clock         ; GCLK1            ; --                        ;
; clk                                                                                              ; PIN_L1          ; 2512    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; LCFF_X33_Y8_N7  ; 70      ; Global Clock         ; GCLK13           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; LCFF_X32_Y8_N5  ; 12      ; Global Clock         ; GCLK12           ; --                        ;
+--------------------------------------------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                              ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.000000                                                                                                                                                                                 ; 797     ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S29                                                                                                                                                                                    ; 744     ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[30]~1                                                                                                                                                                                        ; 708     ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|WideOr7~2                                                                                                                                                                                    ; 169     ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|WideOr6~1                                                                                                                                                                                    ; 169     ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|WideOr5~1                                                                                                                                                                                    ; 153     ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|WideOr4                                                                                                                                                                                      ; 152     ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[1]                                                                                                                                                                                                           ; 77      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_003|src_data[41]                                                                                                                                                                                                             ; 72      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_003|src_data[40]                                                                                                                                                                                                             ; 61      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                           ; 54      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                               ; 51      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                  ; 47      ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_alu_result~32                                                                                                                                                                                                                        ; 46      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|jtag_ram_access                                                                                                                  ; 46      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                  ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                       ; 42      ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_new_inst                                                                                                                                                                                                                             ; 42      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[4]                                                                                                                                                                                                                                ; 40      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SOC_NIOS_II_jtag_debug_module_phy|virtual_state_sdr~0                           ; 39      ;
; ~GND                                                                                                                                                                                                                                                              ; 37      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal20~1                                                                                                                                                                    ; 36      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal1~3                                                                                                                                                                     ; 36      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|address[8]                                                                                                                                                                             ; 36      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|take_action_ocimem_b     ; 36      ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[4]~_Duplicate_1                                                                                                                                                                                 ; 36      ;
; SOC:u0|altera_merlin_slave_agent:ann_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                           ; 35      ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_ctrl_ld                                                                                                                                                                                                                              ; 35      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                 ; 34      ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[12]~98                                                                                                                                                                                          ; 34      ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|WideOr9~0                                                                                                                                                                                    ; 34      ;
; SOC:u0|SOC_rsp_xbar_demux:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                                           ; 34      ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_valid~0                                                                                                                                                                                                                              ; 34      ;
; SOC:u0|SOC_rsp_xbar_demux:rsp_xbar_demux_003|src0_valid                                                                                                                                                                                                           ; 34      ;
; SOC:u0|SOC_rsp_xbar_demux:rsp_xbar_demux_001|src0_valid                                                                                                                                                                                                           ; 34      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal21~0                                                                                                                                                                    ; 33      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal5~0                                                                                                                                                                     ; 33      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal4~1                                                                                                                                                                     ; 33      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal3~0                                                                                                                                                                     ; 33      ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_logic_op[0]                                                                                                                                                                                                                          ; 33      ;
; SOC:u0|SOC_rsp_xbar_demux:rsp_xbar_demux_003|src1_valid                                                                                                                                                                                                           ; 33      ;
; SOC:u0|altera_reset_controller:rst_controller|r_sync_rst_dly                                                                                                                                                                                                      ; 33      ;
; SOC:u0|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                          ; 33      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|jtag_ram_rd_d1                                                                                                                   ; 33      ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[3]~_Duplicate_1                                                                                                                                                                                 ; 33      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroEntrada|Salida[18]~2                                                                                                                                                    ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroSalida|Salida[24]~101                                                                                                                                                                                             ; 32      ;
; SOC:u0|SOC_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                          ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida[1]~12                                                                                                                                                      ; 32      ;
; SOC:u0|SOC_timer_0:timer_0|always0~1                                                                                                                                                                                                                              ; 32      ;
; SOC:u0|SOC_timer_0:timer_0|always0~0                                                                                                                                                                                                                              ; 32      ;
; SOC:u0|SOC_NIOS_II:nios_ii|av_ld_rshift8~1                                                                                                                                                                                                                        ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|WideOr3                                                                                                                                                                                      ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux0~10                                                                                                                        ; 32      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_avalon_reg:the_SOC_NIOS_II_nios2_avalon_reg|Equal1~0                                                                                                                 ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[20].RegistroCoeffcientes|Salida[8]~0                                                                                                                         ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroSalida|Salida[24]~60                                                                                                                                                                                              ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|Equal1~3                                                                                                                                ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[18].RegistroCoeffcientes|Salida[3]~0                                                                                                                         ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[19].RegistroCoeffcientes|Salida[28]~0                                                                                                                        ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[16].RegistroCoeffcientes|Salida[21]~0                                                                                                                        ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[17].RegistroCoeffcientes|Salida[19]~0                                                                                                                        ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[14].RegistroCoeffcientes|Salida[5]~0                                                                                                                         ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[15].RegistroCoeffcientes|Salida[4]~0                                                                                                                         ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[12].RegistroCoeffcientes|Salida[24]~0                                                                                                                        ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[13].RegistroCoeffcientes|Salida[26]~0                                                                                                                        ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[10].RegistroCoeffcientes|Salida[0]~0                                                                                                                         ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[11].RegistroCoeffcientes|Salida[14]~0                                                                                                                        ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[8].RegistroCoeffcientes|Salida[11]~0                                                                                                                         ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[9].RegistroCoeffcientes|Salida[20]~0                                                                                                                         ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[6].RegistroCoeffcientes|Salida[1]~0                                                                                                                          ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[7].RegistroCoeffcientes|Salida[0]~0                                                                                                                          ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[4].RegistroCoeffcientes|Salida[0]~0                                                                                                                          ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[5].RegistroCoeffcientes|Salida[5]~0                                                                                                                          ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[2].RegistroCoeffcientes|Salida[10]~0                                                                                                                         ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[3].RegistroCoeffcientes|Salida[11]~0                                                                                                                         ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida[6]~1                                                                                                                          ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[1].RegistroCoeffcientes|Salida[20]~0                                                                                                                         ; 32      ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_ctrl_shift_rot_right                                                                                                                                                                                                                 ; 32      ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_src1~37                                                                                                                                                                                                                              ; 32      ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_src2_use_imm                                                                                                                                                                                                                         ; 32      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[49]                                                                                                                                                                                                             ; 32      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[48]                                                                                                                                                                                                             ; 32      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[47]                                                                                                                                                                                                             ; 32      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[46]                                                                                                                                                                                                             ; 32      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[45]                                                                                                                                                                                                             ; 32      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[44]                                                                                                                                                                                                             ; 32      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[43]                                                                                                                                                                                                             ; 32      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[42]                                                                                                                                                                                                             ; 32      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[41]                                                                                                                                                                                                             ; 32      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[40]                                                                                                                                                                                                             ; 32      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[39]                                                                                                                                                                                                             ; 32      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[38]                                                                                                                                                                                                             ; 32      ;
; SOC:u0|SOC_RAM:ram|wren~0                                                                                                                                                                                                                                         ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal24~1                                                                                                                                                                    ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal23~0                                                                                                                                                                    ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal22~0                                                                                                                                                                    ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal19~0                                                                                                                                                                    ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal18~0                                                                                                                                                                    ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal17~0                                                                                                                                                                    ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal16~1                                                                                                                                                                    ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal15~0                                                                                                                                                                    ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal14~0                                                                                                                                                                    ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal13~0                                                                                                                                                                    ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal12~1                                                                                                                                                                    ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal11~0                                                                                                                                                                    ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal10~0                                                                                                                                                                    ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal9~0                                                                                                                                                                     ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal8~1                                                                                                                                                                     ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal7~0                                                                                                                                                                     ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal6~0                                                                                                                                                                     ; 32      ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_logic_op[1]                                                                                                                                                                                                                          ; 32      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[4]                                                                                                                                                                                                                        ; 32      ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[3]                                                                                                                                                                                                                        ; 32      ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[2]                                                                                                                                                                                                                        ; 32      ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|OutMul[9]~3                                                                                                                ; 31      ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|OutMul[30]~1                                                                                                               ; 31      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|MonDReg[0]~7                                                                                                                     ; 31      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_avalon_reg:the_SOC_NIOS_II_nios2_avalon_reg|oci_ienable[20]                                                                                                          ; 30      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[30]~1                                                                                                                                                                                                                             ; 29      ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|Equal0~4                                                                            ; 28      ;
; SOC:u0|SOC_NIOS_II:nios_ii|av_ld_aligning_data                                                                                                                                                                                                                    ; 28      ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_valid                                                                                                                                                                                                                                ; 28      ;
; SOC:u0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                          ; 27      ;
; SOC:u0|SOC_rsp_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                               ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                       ; 26      ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[2]~_Duplicate_1                                                                                                                                                                                 ; 26      ;
; SOC:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                             ; 25      ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[16]~17                                                                                                                                                                                                                    ; 24      ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[16]~16                                                                                                                                                                                                                    ; 24      ;
; SOC:u0|SOC_NIOS_II:nios_ii|av_fill_bit~1                                                                                                                                                                                                                          ; 24      ;
; SOC:u0|SOC_rsp_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                               ; 24      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[15]                                                                                                                                                                                                                               ; 24      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[14]                                                                                                                                                                                                                               ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                     ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                      ; 22      ;
; SOC:u0|altera_merlin_slave_translator:timer_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                             ; 22      ;
; SOC:u0|altera_merlin_slave_translator:nios_ii_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                              ; 22      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[2]                                                                                                                                                                                                                                ; 22      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~32                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~31                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~30                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~29                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~28                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~27                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~26                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~25                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~24                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~23                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~22                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~21                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~20                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~19                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~18                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~17                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~16                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~15                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~14                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~13                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~12                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~11                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~10                                                                                                                            ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~9                                                                                                                             ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~8                                                                                                                             ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~7                                                                                                                             ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~6                                                                                                                             ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~5                                                                                                                             ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~4                                                                                                                             ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~3                                                                                                                             ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~2                                                                                                                             ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida~0                                                                                                                             ; 21      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                           ; 21      ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                              ; 21      ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[31]~_Duplicate_1                                                                                                                                                                                ; 21      ;
; SOC:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|av_readdata_pre[30]                                                                                                                                                                   ; 20      ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_ctrl_br_cmp                                                                                                                                                                                                                          ; 20      ;
; SOC:u0|altera_merlin_master_agent:nios_ii_instruction_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                                          ; 20      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[3]                                                                                                                                                                                                                                ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                      ; 19      ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|OutMul[31]~17                                                                       ; 19      ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_ctrl_jmp_direct                                                                                                                                                                                                                      ; 19      ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_ctrl_rdctl_inst                                                                                                                                                                                                                      ; 19      ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_ctrl_shift_rot                                                                                                                                                                                                                       ; 19      ;
; SOC:u0|altera_avalon_sc_fifo:nios_ii_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][73]                                                                                                                                              ; 19      ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|OutMul[30]~18                                                                       ; 18      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[21]                                                                                                                                                                                                                               ; 18      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[33]~29                      ; 18      ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_ctrl_logic                                                                                                                                                                                                                           ; 18      ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_alu_sub                                                                                                                                                                                                                              ; 18      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                               ; 18      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[1]                                                                                                                                                                                                                                ; 18      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[16]                                                                                                                                                                                                                               ; 18      ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_ctrl_hi_imm16                                                                                                                                                                                                                        ; 17      ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_valid                                                                                                                                                                                                                                ; 17      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[13]                                                                                                                                                                                                                               ; 17      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[0]                                                                                                                                                                                                                                ; 17      ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[1]~_Duplicate_1                                                                                                                                                                                 ; 17      ;
; SOC:u0|SOC_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                     ; 16      ;
; SOC:u0|SOC_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                     ; 16      ;
; SOC:u0|SOC_timer_0:timer_0|Equal6~3                                                                                                                                                                                                                               ; 16      ;
; SOC:u0|SOC_timer_0:timer_0|Equal6~2                                                                                                                                                                                                                               ; 16      ;
; SOC:u0|SOC_timer_0:timer_0|Equal6~1                                                                                                                                                                                                                               ; 16      ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                         ; 16      ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_src2_lo~0                                                                                                                                                                                                                            ; 16      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr~31                          ; 16      ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                        ; 16      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[5]                                                                                                                                                                                                                                ; 16      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[11]                                                                                                                                                                                                                               ; 16      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                         ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                  ; 15      ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_src2_hi~2                                                                                                                                                                                                                            ; 15      ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|always2~0                                                                           ; 15      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_test_bench:the_SOC_NIOS_II_test_bench|d_write                                                                                                                                                                              ; 15      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[12]                                                                                                                                                                                                                               ; 15      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[34]                  ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                         ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                         ; 14      ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|OutMul[1]~21                                                                        ; 14      ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_src1~36                                                                                                                                                                                                                              ; 14      ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                       ; 14      ;
; SOC:u0|altera_merlin_master_translator:nios_ii_data_master_translator|write_accepted                                                                                                                                                                              ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                         ; 13      ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc_sel_nxt.10~0                                                                                                                                                                                                                      ; 13      ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_003|saved_grant[0]                                                                                                                                                                                                           ; 13      ;
; SOC:u0|altera_merlin_master_agent:nios_ii_data_master_translator_avalon_universal_master_0_agent|cp_valid                                                                                                                                                         ; 13      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[5]~13                       ; 13      ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[5]                                                                                                                                                                                                                        ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                         ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                 ; 12      ;
; SOC:u0|altera_avalon_sc_fifo:ann_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                  ; 12      ;
; SOC:u0|SOC_NIOS_II:nios_ii|i_read                                                                                                                                                                                                                                 ; 12      ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[30]~_Duplicate_1                                                                                                                                                                                ; 12      ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|DecoEscrituraRegistros:DecoEscrituraRegistro|EnableRegister[0]~1                                                                                                                         ; 11      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[7]                                                                                                                                                                                                                                ; 11      ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                                            ; 11      ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                        ; 11      ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|fifo_rd~2                                                                                                                                                                                                                      ; 11      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; 11      ;
; SOC:u0|altera_avalon_sc_fifo:nios_ii_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                             ; 11      ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_read                                                                                                                                                                                                                                 ; 11      ;
; SOC:u0|SOC_NIOS_II:nios_ii|Equal2~1                                                                                                                                                                                                                               ; 11      ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                   ; 11      ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[0]~_Duplicate_1                                                                                                                                                                                 ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                       ; 10      ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|Equal0~1                                                                            ; 10      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[6]                                                                                                                                                                                                                                ; 10      ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[8]                                                                                                                                                                                                                                ; 10      ;
; SOC:u0|SOC_NIOS_II:nios_ii|Equal133~0                                                                                                                                                                                                                             ; 10      ;
; SOC:u0|altera_merlin_master_translator:nios_ii_data_master_translator|uav_read~0                                                                                                                                                                                  ; 10      ;
; SOC:u0|altera_avalon_sc_fifo:ifsr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                 ; 10      ;
; SOC:u0|SOC_rsp_xbar_demux:rsp_xbar_demux_002|src0_valid                                                                                                                                                                                                           ; 10      ;
; SOC:u0|altera_merlin_master_translator:nios_ii_instruction_master_translator|read_accepted                                                                                                                                                                        ; 10      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|waitrequest                                                                                                                      ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                   ; 9       ;
; SOC:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]~0                                                                                                                                 ; 9       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan8~0                                                                                                                                                 ; 9       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[2]                                                                                                                                                                                                                         ; 9       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[3]                                                                                                                                                                                                                         ; 9       ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal20~0                                                                                                                                                                    ; 9       ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal16~0                                                                                                                                                                    ; 9       ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal12~0                                                                                                                                                                    ; 9       ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal8~0                                                                                                                                                                     ; 9       ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal4~0                                                                                                                                                                     ; 9       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[1]                                                                                                                                                                                                                         ; 9       ;
; SOC:u0|altera_avalon_sc_fifo:ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                ; 9       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[0]                                                                                                                                                                                                                         ; 9       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                    ; 9       ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_ctrl_break                                                                                                                                                                                                                           ; 9       ;
; SOC:u0|SOC_NIOS_II:nios_ii|hbreak_enabled                                                                                                                                                                                                                         ; 9       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                      ; 9       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[28]~_Duplicate_1                                                                                                                                                                                ; 9       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[29]~_Duplicate_1                                                                                                                                                                                ; 9       ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[15]                                                                                                                                                                                                                       ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                   ; 8       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[35]                                                                                                                                                                                                             ; 8       ;
; SOC:u0|SOC_NIOS_II:nios_ii|av_ld_byte1_data_en~0                                                                                                                                                                                                                  ; 8       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                 ; 8       ;
; SOC:u0|SOC_NIOS_II:nios_ii|av_ld_byte0_data[3]~0                                                                                                                                                                                                                  ; 8       ;
; SOC:u0|altera_merlin_slave_agent:ifsr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                          ; 8       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|OutMul[12]~2                                                                        ; 8       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan26~6                                                                                                                                                ; 8       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan26~4                                                                                                                                                ; 8       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[32]                                                                                                                                                                                                             ; 8       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[34]                                                                                                                                                                                                             ; 8       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_data[33]                                                                                                                                                                                                             ; 8       ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_ctrl_exception                                                                                                                                                                                                                       ; 8       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[0]                                                                                                                                                                                                                              ; 8       ;
; SOC:u0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                         ; 8       ;
; SOC:u0|altera_merlin_slave_translator:ifsr_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                                  ; 8       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|write                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                 ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                   ; 7       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_003|src_valid~3                                                                                                                                                                                                              ; 7       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[10]                                                                                                                                                                                                                        ; 7       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[6]                                                                                                                                                                                                                         ; 7       ;
; SOC:u0|SOC_rsp_xbar_demux:rsp_xbar_demux_002|src1_valid                                                                                                                                                                                                           ; 7       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux0~14                                                                                                                        ; 7       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|OutComp[1]~73                                                                                                                                               ; 7       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|OutComp[0]~60                                                                                                                                               ; 7       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                              ; 7       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[5]                                                                                                                                                                                                                         ; 7       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[4]                                                                                                                                                                                                                         ; 7       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_003|src_data[44]                                                                                                                                                                                                             ; 7       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_003|src_data[42]                                                                                                                                                                                                             ; 7       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_003|src_data[43]                                                                                                                                                                                                             ; 7       ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal1~2                                                                                                                                                                     ; 7       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[7]                                                                                                                                                                                                                         ; 7       ;
; SOC:u0|altera_merlin_master_translator:nios_ii_data_master_translator|uav_write~0                                                                                                                                                                                 ; 7       ;
; SOC:u0|SOC_addr_router_001:addr_router_001|Equal6~0                                                                                                                                                                                                               ; 7       ;
; SOC:u0|altera_merlin_master_translator:nios_ii_data_master_translator|av_waitrequest~4                                                                                                                                                                            ; 7       ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc[13]                                                                                                                                                                                                                               ; 7       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                              ; 7       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|MonAReg[4]                                                                                                                       ; 7       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|MonAReg[3]                                                                                                                       ; 7       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|MonAReg[2]                                                                                                                       ; 7       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SOC_NIOS_II_jtag_debug_module_phy|virtual_state_cdr                             ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                         ; 6       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|always1~2                                                                           ; 6       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                 ; 6       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[9]                                                                                                                                                                                                                         ; 6       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[8]                                                                                                                                                                                                                         ; 6       ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_dst_regnum[3]~0                                                                                                                                                                                                                      ; 6       ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_ctrl_b_is_dst~1                                                                                                                                                                                                                      ; 6       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                 ; 6       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida[31]~_Duplicate_2                                                                                                                                                                             ; 6       ;
; SOC:u0|SOC_timer_0:timer_0|period_l_wr_strobe~3                                                                                                                                                                                                                   ; 6       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|multiplexor32a1:multiplexor32a1coeffPendientes|Mux31~1                                                                                                                                 ; 6       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan12~0                                                                                                                                                ; 6       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|Equal0~5                                                                            ; 6       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S26                                                                                                                                                                                    ; 6       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|DecoEscrituraRegistros:DecoEscrituraRegistro|EnableRegister[1]~0                                                                                                                         ; 6       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[15]                                                                                                                                                                                                                        ; 6       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[13]                                                                                                                                                                                                                        ; 6       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[14]                                                                                                                                                                                                                        ; 6       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[12]                                                                                                                                                                                                                        ; 6       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[11]                                                                                                                                                                                                                        ; 6       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                 ; 6       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                         ; 6       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[0]                                                                                                                                                                                                           ; 6       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_002|saved_grant[1]                                                                                                                                                                                                           ; 6       ;
; SOC:u0|altera_merlin_slave_translator:ann_0_avalon_slave_0_translator|read_latency_shift_reg~0                                                                                                                                                                    ; 6       ;
; SOC:u0|SOC_addr_router_001:addr_router_001|Equal4~0                                                                                                                                                                                                               ; 6       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                 ; 6       ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_valid                                                                                                                                                                                                                                ; 6       ;
; SOC:u0|altera_merlin_slave_translator:ann_0_avalon_slave_0_translator|read_latency_shift_reg[0]                                                                                                                                                                   ; 6       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|op_1~38                                      ; 6       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                      ; 6       ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[6]                                                                                                                                                                                                                        ; 6       ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc[1]                                                                                                                                                                                                                                ; 6       ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc[0]                                                                                                                                                                                                                                ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~18                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~9                                                                                                                                                                                 ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~0                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                          ; 5       ;
; SOC:u0|SOC_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                                      ; 5       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|OutComp[3]~87                                                                                                                                               ; 5       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan6~0                                                                                                                                                 ; 5       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan22~0                                                                                                                                                ; 5       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|OutComp[4]~36                                                                                                                                               ; 5       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|AuxMul[55]~0                                                                        ; 5       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S25                                                                                                                                                                                    ; 5       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|DecoEscrituraRegistros:DecoEscrituraRegistro|EnableRegister[3]~2                                                                                                                         ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[16]                                                                                                                                                                                                                             ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_ctrl_crst~0                                                                                                                                                                                                                          ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_ctrl_shift_logical~0                                                                                                                                                                                                                 ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_arith_result[0]~5                                                                                                                                                                                                                    ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_arith_result[1]~4                                                                                                                                                                                                                    ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|av_waitrequest~0                                                                                                                                                                                                               ; 5       ;
; SOC:u0|altera_merlin_master_translator:nios_ii_data_master_translator|read_accepted~0                                                                                                                                                                             ; 5       ;
; SOC:u0|altera_merlin_slave_translator:ifsr_0_avalon_slave_0_translator|wait_latency_counter[0]~0                                                                                                                                                                  ; 5       ;
; SOC:u0|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[0]                                                                                                                                                                               ; 5       ;
; SOC:u0|SOC_timer_0:timer_0|period_l_wr_strobe~2                                                                                                                                                                                                                   ; 5       ;
; SOC:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                            ; 5       ;
; SOC:u0|altera_merlin_slave_translator:ann_0_avalon_slave_0_translator|wait_latency_counter[1]                                                                                                                                                                     ; 5       ;
; SOC:u0|altera_merlin_slave_agent:ann_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|m0_write~1                                                                                                                                                        ; 5       ;
; SOC:u0|altera_merlin_slave_translator:ann_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                                                     ; 5       ;
; SOC:u0|altera_avalon_sc_fifo:ifsr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][73]                                                                                                                                                  ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|hbreak_req~0                                                                                                                                                                                                                           ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_status_reg_pie                                                                                                                                                                                                                       ; 5       ;
; SOC:u0|altera_merlin_slave_translator:ram_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                 ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc[3]                                                                                                                                                                                                                                ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[17]                  ; 5       ;
; SOC:u0|SOC_addr_router_001:addr_router_001|Equal0~0                                                                                                                                                                                                               ; 5       ;
; SOC:u0|altera_merlin_master_translator:nios_ii_data_master_translator|read_accepted                                                                                                                                                                               ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                            ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|Equal2~0                                                                                                                                                                                                                               ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_avalon_reg:the_SOC_NIOS_II_nios2_avalon_reg|Equal0~2                                                                                                                 ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|jupdate~0                                                                                                                                                                  ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|td_shift~6                                                                                                                                                                 ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                      ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                      ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                      ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                      ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                      ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                      ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                      ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                      ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                      ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                      ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                      ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc[7]                                                                                                                                                                                                                                ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[9]                                                                                                                                                                                                                        ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc[6]                                                                                                                                                                                                                                ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[8]                                                                                                                                                                                                                        ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc[5]                                                                                                                                                                                                                                ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[7]                                                                                                                                                                                                                        ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc[4]                                                                                                                                                                                                                                ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc[2]                                                                                                                                                                                                                                ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc[8]                                                                                                                                                                                                                                ; 5       ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[10]                                                                                                                                                                                                                       ; 5       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~18                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                  ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~7                                                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                  ; 4       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux|src_valid~2                                                                                                                                                                                                                  ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|Equal101~11                                                                                                                                                                                                                            ; 4       ;
; SOC:u0|SOC_timer_0:timer_0|Equal6~4                                                                                                                                                                                                                               ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[23]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[22]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[17]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[18]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[20]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[19]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[21]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                          ; 4       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S22                                                                                                                                                                                    ; 4       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S23                                                                                                                                                                                    ; 4       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S1                                                                                                                                                                                     ; 4       ;
; SOC:u0|SOC_timer_0:timer_0|Equal6~0                                                                                                                                                                                                                               ; 4       ;
; SOC:u0|SOC_timer_0:timer_0|Equal0~10                                                                                                                                                                                                                              ; 4       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|multiplexor32a1:multiplexor32a1coeffPendientes|Mux30~0                                                                                                                                 ; 4       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|multiplexor32a1:multiplexor32a1coeffPendientes|Mux28~1                                                                                                                                 ; 4       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|multiplexor32a1:multiplexor32a1coeffPendientes|Mux29~1                                                                                                                                 ; 4       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|multiplexor32a1:multiplexor32a1coeffPendientes|Mux27~1                                                                                                                                 ; 4       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan11~0                                                                                                                                                ; 4       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan10~0                                                                                                                                                ; 4       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan12~1                                                                                                                                                ; 4       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan9~0                                                                                                                                                 ; 4       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|OutComp~39                                                                                                                                                  ; 4       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan2~0                                                                                                                                                 ; 4       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|Equal0~2                                                                            ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[17]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[18]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[19]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[20]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[21]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[22]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[23]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[24]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[25]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[26]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[27]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[28]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[29]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[30]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_ctrl_br_nxt~0                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[17]                                                                                                                                                                                                                               ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[18]                                                                                                                                                                                                                               ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[19]                                                                                                                                                                                                                               ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|Equal2~4                                                                                                                                                                                                                               ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|Equal2~2                                                                                                                                                                                                                               ; 4       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_002|update_grant~1                                                                                                                                                                                                           ; 4       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                           ; 4       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_003|update_grant~1                                                                                                                                                                                                           ; 4       ;
; SOC:u0|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                            ; 4       ;
; SOC:u0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                         ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[16]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|altera_merlin_slave_agent:ifsr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|local_read~0                                                                                                                                                     ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_ctrl_wrctl_inst                                                                                                                                                                                                                      ; 4       ;
; SOC:u0|MainProyectoFinal:ann_0|EscrituraRegistroToMemoria:EscrituraRegistroToMemoria|Equal24~0                                                                                                                                                                    ; 4       ;
; SOC:u0|altera_merlin_slave_agent:ann_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|local_read~0                                                                                                                                                      ; 4       ;
; SOC:u0|altera_merlin_slave_agent:nios_ii_jtag_debug_module_translator_avalon_universal_slave_0_agent|local_read~1                                                                                                                                                 ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[0]                                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[1]                                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[1]                                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[2]                                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[3]                                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[4]                                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                               ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|av_ld_align_cycle[0]                                                                                                                                                                                                                   ; 4       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_002|WideOr1                                                                                                                                                                                                                  ; 4       ;
; SOC:u0|SOC_cmd_xbar_demux_001:cmd_xbar_demux_001|src2_valid~0                                                                                                                                                                                                     ; 4       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_002|src_valid~0                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_addr_router_001:addr_router_001|src_channel[1]~2                                                                                                                                                                                                       ; 4       ;
; SOC:u0|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[1]                                                                                                                                                                               ; 4       ;
; SOC:u0|altera_avalon_sc_fifo:timer_0_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                            ; 4       ;
; SOC:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]                                                                                                                                                               ; 4       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_003|src_valid~2                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[30]~0                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_addr_router:addr_router|Equal0~0                                                                                                                                                                                                                       ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc[9]                                                                                                                                                                                                                                ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc[12]                                                                                                                                                                                                                               ; 4       ;
; SOC:u0|SOC_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~0                                                                                                                                                                                                     ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|address[0]                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                               ; 4       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                                                                                                    ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|ir[0]                    ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|enable_action_strobe     ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|ir[1]                    ; 4       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                   ; 4       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                            ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|sld_virtual_jtag_basic:SOC_NIOS_II_jtag_debug_module_phy|virtual_state_uir~0                           ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|Mux37~0                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[31]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[30]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[29]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[28]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[27]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[26]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[25]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|d_writedata[24]                                                                                                                                                                                                                        ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[31]                         ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_b_module:SOC_NIOS_II_register_bank_b|altsyncram:the_altsyncram|altsyncram_n0g1:auto_generated|q_b[1]                                                                                                         ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_b_module:SOC_NIOS_II_register_bank_b|altsyncram:the_altsyncram|altsyncram_n0g1:auto_generated|q_b[2]                                                                                                         ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_b_module:SOC_NIOS_II_register_bank_b|altsyncram:the_altsyncram|altsyncram_n0g1:auto_generated|q_b[3]                                                                                                         ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_b_module:SOC_NIOS_II_register_bank_b|altsyncram:the_altsyncram|altsyncram_n0g1:auto_generated|q_b[4]                                                                                                         ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_b_module:SOC_NIOS_II_register_bank_b|altsyncram:the_altsyncram|altsyncram_n0g1:auto_generated|q_b[5]                                                                                                         ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_b_module:SOC_NIOS_II_register_bank_b|altsyncram:the_altsyncram|altsyncram_n0g1:auto_generated|q_b[6]                                                                                                         ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_b_module:SOC_NIOS_II_register_bank_b|altsyncram:the_altsyncram|altsyncram_n0g1:auto_generated|q_b[7]                                                                                                         ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_b_module:SOC_NIOS_II_register_bank_b|altsyncram:the_altsyncram|altsyncram_n0g1:auto_generated|q_b[0]                                                                                                         ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[2]                                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[3]                                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[4]                                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[5]                                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[6]                                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[7]                                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[8]                                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[9]                                                                                                                                                                                                                              ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[10]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[11]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[12]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[13]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[14]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[15]                                                                                                                                                                                                                             ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc[10]                                                                                                                                                                                                                               ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc[11]                                                                                                                                                                                                                               ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[12]                                                                                                                                                                                                                       ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[13]                                                                                                                                                                                                                       ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[14]                                                                                                                                                                                                                       ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_alu_result[11]                                                                                                                                                                                                                       ; 4       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|MonARegAddrInc[8]~16                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~8                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                    ; 3       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|ien_AE~2                                                                                                                                                                                                                       ; 3       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_valid~5                                                                                                                                                                                                              ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~32                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~31                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~30                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~29                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~28                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~27                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~26                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~25                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~24                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~23                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~22                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~21                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~20                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~19                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~18                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~17                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~16                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~15                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~14                                                                                                                                                                                           ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[23]                  ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~13                                                                                                                                                                                           ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|counter_is_running                                                                                                                                                                                                                     ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|force_reload                                                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|always2~0                                                                                                                  ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux31~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux30~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux29~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux28~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux27~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux26~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux25~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux24~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux23~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux22~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux21~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux20~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux19~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux18~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux17~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux16~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux15~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux14~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux13~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux12~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux11~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux10~13                                                                                                                       ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux9~13                                                                                                                        ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux8~13                                                                                                                        ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux7~13                                                                                                                        ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux6~13                                                                                                                        ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux5~13                                                                                                                        ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux4~13                                                                                                                        ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux3~13                                                                                                                        ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux2~13                                                                                                                        ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|RegistroWithMuxInput:RegistroWithMuxInputcopiaCargaCoeff|Mux1~13                                                                                                                        ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|av_ld_rshift8~0                                                                                                                                                                                                                        ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~12                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~11                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~10                                                                                                                                                                                           ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~9                                                                                                                                                                                            ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~8                                                                                                                                                                                            ; 3       ;
; SOC:u0|lfsr:ifsr_0|out_data[2]                                                                                                                                                                                                                                    ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~7                                                                                                                                                                                            ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~6                                                                                                                                                                                            ; 3       ;
; SOC:u0|lfsr:ifsr_0|out_data[3]                                                                                                                                                                                                                                    ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~5                                                                                                                                                                                            ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~4                                                                                                                                                                                            ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S20                                                                                                                                                                                    ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S21                                                                                                                                                                                    ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S10                                                                                                                                                                                    ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S9                                                                                                                                                                                     ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S8                                                                                                                                                                                     ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S18                                                                                                                                                                                    ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S17                                                                                                                                                                                    ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S16                                                                                                                                                                                    ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S14                                                                                                                                                                                    ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S13                                                                                                                                                                                    ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S12                                                                                                                                                                                    ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|AuxMul[55]~0                                                                                                               ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|WideOr9~2                                                                                                                                                                                    ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~3                                                                                                                                                                                            ; 3       ;
; SOC:u0|lfsr:ifsr_0|out_data[1]                                                                                                                                                                                                                                    ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~2                                                                                                                                                                                            ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[18]                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[19]                  ; 3       ;
; SOC:u0|SOC_addr_router_001:addr_router_001|Equal1~5                                                                                                                                                                                                               ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_avalon_reg:the_SOC_NIOS_II_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                          ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S2                                                                                                                                                                                     ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistrodeDatoEntrada|Salida~0                                                                                                                                                                                            ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|Equal1~0                                                                            ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|OutComp~88                                                                                                                                                  ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|OutComp[2]~82                                                                                                                                               ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|OutComp[2]~74                                                                                                                                               ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan2~1                                                                                                                                                 ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan26~8                                                                                                                                                ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan23~2                                                                                                                                                ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan20~0                                                                                                                                                ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan18~1                                                                                                                                                ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan14~0                                                                                                                                                ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|Comparador:COmparadorcopia|LessThan13~0                                                                                                                                                ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|Equal0~6                                                                            ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|Equal0~3                                                                            ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[24]                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_ctrl_exception~4                                                                                                                                                                                                                     ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src1[31]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|Equal2~5                                                                                                                                                                                                                               ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[9]                                                                                                                                                                                                                                ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[10]                                                                                                                                                                                                                               ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_iw[20]                                                                                                                                                                                                                               ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|R_ctrl_force_src2_zero                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|Equal2~3                                                                                                                                                                                                                               ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|Equal101~4                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_cmd_xbar_demux_001:cmd_xbar_demux_001|src3_valid~0                                                                                                                                                                                                     ; 3       ;
; SOC:u0|altera_merlin_slave_translator:timer_0_s1_translator|wait_latency_counter[0]~0                                                                                                                                                                             ; 3       ;
; SOC:u0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                            ; 3       ;
; SOC:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[0]~0                                                                                                                                                             ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S28                                                                                                                                                                                    ; 3       ;
; SOC:u0|altera_avalon_sc_fifo:ifsr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                               ; 3       ;
; SOC:u0|altera_avalon_sc_fifo:ifsr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_avalon_reg:the_SOC_NIOS_II_nios2_avalon_reg|oci_single_step_mode                                                                                                     ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|take_action_ocimem_a     ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[20]                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[21]                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_estatus_reg                                                                                                                                                                                                                          ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|W_bstatus_reg                                                                                                                                                                                                                          ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|timeout_occurred                                                                                                                                                                                                                       ; 3       ;
; SOC:u0|SOC_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~0                                                                                                                                                                                                     ; 3       ;
; SOC:u0|altera_avalon_sc_fifo:ann_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                ; 3       ;
; SOC:u0|altera_avalon_sc_fifo:ann_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                  ; 3       ;
; SOC:u0|altera_avalon_sc_fifo:ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                              ; 3       ;
; SOC:u0|altera_avalon_sc_fifo:ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_oci_debug:the_SOC_NIOS_II_nios2_oci_debug|monitor_error                                                                                                              ; 3       ;
; SOC:u0|altera_avalon_sc_fifo:nios_ii_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                           ; 3       ;
; SOC:u0|altera_avalon_sc_fifo:nios_ii_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|F_pc_sel_nxt~0                                                                                                                                                                                                                         ; 3       ;
; SOC:u0|altera_merlin_slave_agent:ifsr_0_avalon_slave_0_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                       ; 3       ;
; SOC:u0|SOC_addr_router:addr_router|src_channel[1]~0                                                                                                                                                                                                               ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[5]                                                                                                                                                                                                                              ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[6]                                                                                                                                                                                                                              ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[7]                                                                                                                                                                                                                              ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[8]                                                                                                                                                                                                                              ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[9]                                                                                                                                                                                                                              ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[10]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[11]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[12]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[13]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[14]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[15]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|read                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                         ; 3       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|td_shift~11                                                                                                                                                                ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|av_ld_align_cycle[1]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|altera_merlin_slave_translator:ifsr_0_avalon_slave_0_translator|wait_latency_counter[0]                                                                                                                                                                    ; 3       ;
; SOC:u0|SOC_addr_router_001:addr_router_001|Equal1~3                                                                                                                                                                                                               ; 3       ;
; SOC:u0|SOC_addr_router_001:addr_router_001|Equal1~2                                                                                                                                                                                                               ; 3       ;
; SOC:u0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|wait_latency_counter[1]                                                                                                                                                               ; 3       ;
; SOC:u0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_translator_avalon_universal_slave_0_agent|m0_write~0                                                                                                                                                  ; 3       ;
; SOC:u0|altera_merlin_master_translator:nios_ii_data_master_translator|end_begintransfer                                                                                                                                                                           ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_ctrl_retaddr~0                                                                                                                                                                                                                       ; 3       ;
; SOC:u0|altera_avalon_sc_fifo:ann_0_avalon_slave_0_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][73]                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[31]                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[30]                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[29]                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[28]                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[27]                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[26]                  ; 3       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux|WideOr1                                                                                                                                                                                                                      ; 3       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|rst2                                                                                                                                                                       ; 3       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                                                                                                     ; 3       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|r_val                                                                                                                                                                                                                          ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[25]                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_avalon_reg:the_SOC_NIOS_II_nios2_avalon_reg|take_action_ocireg~0                                                                                                     ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_avalon_reg:the_SOC_NIOS_II_nios2_avalon_reg|Equal0~1                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_avalon_reg:the_SOC_NIOS_II_nios2_avalon_reg|Equal0~0                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|writedata[0]                                                                                                                                                                           ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|debugaccess                                                                                                                                                                            ; 3       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                                                              ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_oci_debug:the_SOC_NIOS_II_nios2_oci_debug|monitor_ready                                                                                                              ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[35]                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[15]                         ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[20]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[21]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[22]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[23]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[24]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[25]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[26]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[27]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[28]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[29]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[30]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[19]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[31]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[18]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|MonDReg[14]                                                                                                                      ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[0]                                                                                                                                                                                                                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[17]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|av_ld_byte1_data[7]                                                                                                                                                                                                                    ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[29]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[28]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[31]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[30]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[27]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[26]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[25]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[24]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[23]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[22]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[21]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[20]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[19]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[18]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[17]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[16]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[13]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[12]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[15]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[14]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[11]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[10]                                                                                                                                                                                                                   ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[9]                                                                                                                                                                                                                    ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[8]                                                                                                                                                                                                                    ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[7]                                                                                                                                                                                                                    ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[5]                                                                                                                                                                                                                    ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[4]                                                                                                                                                                                                                    ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[6]                                                                                                                                                                                                                    ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[3]                                                                                                                                                                                                                    ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[2]                                                                                                                                                                                                                    ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[1]                                                                                                                                                                                                                    ; 3       ;
; SOC:u0|SOC_timer_0:timer_0|internal_counter[0]                                                                                                                                                                                                                    ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[1]                                                                                                                                                                                                                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[16]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[17]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[18]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[19]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[20]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[21]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[22]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[23]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[24]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[25]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[26]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[27]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[28]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[29]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_src2[30]                                                                                                                                                                                                                             ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[16]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[7]                          ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S27                                                                                                                                                                                    ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[9]                                                                                                                                                                                                                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[8]                                                                                                                                                                                                                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[7]                                                                                                                                                                                                                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[6]                                                                                                                                                                                                                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[5]                                                                                                                                                                                                                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[4]                                                                                                                                                                                                                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[3]                                                                                                                                                                                                                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[2]                                                                                                                                                                                                                  ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[10]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[12]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[13]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[14]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[11]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|E_shift_rot_result[15]                                                                                                                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_oci_debug:the_SOC_NIOS_II_nios2_oci_debug|jtag_break                                                                                                                 ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[35]                         ; 3       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[0]                          ; 3       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[17]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[16]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[15]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[14]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[13]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[12]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[11]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[10]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[9]~SCLR_LUT                                                                                                                                                                                     ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[8]~SCLR_LUT                                                                                                                                                                                     ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[7]~SCLR_LUT                                                                                                                                                                                     ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[6]~SCLR_LUT                                                                                                                                                                                     ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[5]~SCLR_LUT                                                                                                                                                                                     ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[4]~SCLR_LUT                                                                                                                                                                                     ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[3]~SCLR_LUT                                                                                                                                                                                     ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[2]~SCLR_LUT                                                                                                                                                                                     ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[1]~SCLR_LUT                                                                                                                                                                                     ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[0]~SCLR_LUT                                                                                                                                                                                     ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[31]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[30]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[29]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[28]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[27]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[26]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[25]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[24]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[23]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[22]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[21]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[20]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[19]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|Registro:RegistroAcumulador|Salida[18]~SCLR_LUT                                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~8                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~2                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~4                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~6                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                  ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|D_wr_dst_reg~2                                                                                                                                                                                                                         ; 2       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|fifo_rd~3                                                                                                                                                                                                                      ; 2       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                       ; 2       ;
; SOC:u0|SOC_cmd_xbar_mux:cmd_xbar_mux_001|src_valid~4                                                                                                                                                                                                              ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[13]                         ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[13]                  ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[12]                  ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[12]                         ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|MonDReg[10]                                                                                                                      ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[11]                  ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|MonDReg[9]                                                                                                                       ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[11]                         ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|MonDReg[22]                                                                                                                      ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[14]                         ; 2       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|ac                                                                                                                                                                                                                             ; 2       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|woverflow                                                                                                                                                                                                                      ; 2       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|rvalid                                                                                                                                                                                                                         ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[10]                  ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|MonDReg[8]                                                                                                                       ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[10]                         ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[15]                  ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[22]                  ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|MonDReg[21]                                                                                                                      ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_tck:the_SOC_NIOS_II_jtag_debug_module_tck|sr[23]                         ; 2       ;
; SOC:u0|lfsr:ifsr_0|out_data[6]                                                                                                                                                                                                                                    ; 2       ;
; SOC:u0|SOC_timer_0:timer_0|control_register[1]                                                                                                                                                                                                                    ; 2       ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:SOC_jtag_uart_0_alt_jtag_atlantic|jupdate                                                                                                                                                                    ; 2       ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_jtag_debug_module_wrapper:the_SOC_NIOS_II_jtag_debug_module_wrapper|SOC_NIOS_II_jtag_debug_module_sysclk:the_SOC_NIOS_II_jtag_debug_module_sysclk|jdo[14]                  ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~32                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~31                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~30                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~29                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~28                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~27                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~26                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~25                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~24                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~23                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~22                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~21                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~20                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~19                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~18                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~17                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~16                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~15                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~14                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:RegistroStart|Salida~13                                                                                                                                                         ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[18].RegistroCoeffcientes|Salida[27]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[17].RegistroCoeffcientes|Salida[27]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[16].RegistroCoeffcientes|Salida[27]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[19].RegistroCoeffcientes|Salida[27]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[20].RegistroCoeffcientes|Salida[27]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[14].RegistroCoeffcientes|Salida[27]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[2].RegistroCoeffcientes|Salida[27]                                                                                                                           ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[10].RegistroCoeffcientes|Salida[27]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[6].RegistroCoeffcientes|Salida[27]                                                                                                                           ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[13].RegistroCoeffcientes|Salida[27]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[1].RegistroCoeffcientes|Salida[27]                                                                                                                           ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[5].RegistroCoeffcientes|Salida[27]                                                                                                                           ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[9].RegistroCoeffcientes|Salida[27]                                                                                                                           ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[12].RegistroCoeffcientes|Salida[27]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida[27]                                                                                                                           ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[8].RegistroCoeffcientes|Salida[27]                                                                                                                           ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[4].RegistroCoeffcientes|Salida[27]                                                                                                                           ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[15].RegistroCoeffcientes|Salida[27]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[3].RegistroCoeffcientes|Salida[27]                                                                                                                           ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[7].RegistroCoeffcientes|Salida[27]                                                                                                                           ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[11].RegistroCoeffcientes|Salida[27]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[18].RegistroCoeffcientes|Salida[28]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[17].RegistroCoeffcientes|Salida[28]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[19].RegistroCoeffcientes|Salida[28]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[16].RegistroCoeffcientes|Salida[28]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[20].RegistroCoeffcientes|Salida[28]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[14].RegistroCoeffcientes|Salida[28]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[13].RegistroCoeffcientes|Salida[28]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[15].RegistroCoeffcientes|Salida[28]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[12].RegistroCoeffcientes|Salida[28]                                                                                                                          ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[2].RegistroCoeffcientes|Salida[28]                                                                                                                           ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[1].RegistroCoeffcientes|Salida[28]                                                                                                                           ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[0].RegistroCoeffcientes|Salida[28]                                                                                                                           ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[3].RegistroCoeffcientes|Salida[28]                                                                                                                           ; 2       ;
; SOC:u0|MainProyectoFinal:ann_0|RegistroCargaInterfaz:RegistroInterfazCPU|Registro:MemoriaToRegistros[10].RegistroCoeffcientes|Salida[28]                                                                                                                          ; 2       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                            ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                     ; Location                                                                                                                                                                                                                                                                                                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_nios2_oci:the_SOC_NIOS_II_nios2_oci|SOC_NIOS_II_nios2_ocimem:the_SOC_NIOS_II_nios2_ocimem|SOC_NIOS_II_ociram_sp_ram_module:SOC_NIOS_II_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qd71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; SOC_NIOS_II_ociram_default_contents.mif ; M4K_X41_Y15, M4K_X41_Y14                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_a_module:SOC_NIOS_II_register_bank_a|altsyncram:the_altsyncram|altsyncram_m0g1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SOC_NIOS_II_rf_ram_a.mif                ; M4K_X17_Y14                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; SOC:u0|SOC_NIOS_II:nios_ii|SOC_NIOS_II_register_bank_b_module:SOC_NIOS_II_register_bank_b|altsyncram:the_altsyncram|altsyncram_n0g1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; SOC_NIOS_II_rf_ram_b.mif                ; M4K_X17_Y15                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; SOC:u0|SOC_RAM:ram|altsyncram:the_altsyncram|altsyncram_j9b1:auto_generated|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 131072 ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 32   ; SOC_RAM.hex                             ; M4K_X41_Y13, M4K_X17_Y19, M4K_X41_Y9, M4K_X17_Y13, M4K_X41_Y10, M4K_X17_Y10, M4K_X41_Y6, M4K_X41_Y7, M4K_X41_Y17, M4K_X41_Y16, M4K_X41_Y23, M4K_X17_Y21, M4K_X41_Y20, M4K_X41_Y11, M4K_X41_Y21, M4K_X17_Y20, M4K_X17_Y18, M4K_X17_Y22, M4K_X41_Y18, M4K_X17_Y23, M4K_X41_Y12, M4K_X41_Y24, M4K_X41_Y19, M4K_X41_Y22, M4K_X41_Y4, M4K_X41_Y8, M4K_X17_Y17, M4K_X41_Y5, M4K_X17_Y8, M4K_X17_Y16, M4K_X17_Y12, M4K_X41_Y3 ; Don't care           ; Don't care      ; Don't care      ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_r:the_SOC_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                    ; M4K_X17_Y7                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; Don't care      ; Don't care      ;
; SOC:u0|SOC_jtag_uart_0:jtag_uart_0|SOC_jtag_uart_0_scfifo_w:the_SOC_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                    ; M4K_X17_Y11                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 6           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 6           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 12          ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 3           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                              ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult3 ;                            ; DSPMULT_X28_Y23_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|w242w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    SOC:u0|MainProyectoFinal:ann_0|FuncionActivacion:FuncionActivacionSigmodal|ALUfuncionActivacion:ALUfuncionActivacioncopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoCopia1|lpm_mult:Mult0|mult_40t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y22_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out8                                            ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult7                                        ;                            ; DSPMULT_X28_Y19_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out6                                            ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult5                                        ;                            ; DSPMULT_X28_Y20_N0 ; Variable            ;                                ; no                    ; yes                   ; no                ;                 ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_out4                                            ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult3                                        ;                            ; DSPMULT_X28_Y18_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
; SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|w569w[0]                                            ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    SOC:u0|MainProyectoFinal:ann_0|ALUNeuronalNetwork:ALUNeuronalNetworkcopia|multiplicadorPuntoFijo:multiplicadorPuntoFijoNeuronalNetwork|lpm_mult:Mult0|mult_i1t:auto_generated|mac_mult1                                        ;                            ; DSPMULT_X28_Y21_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 7,099 / 54,004 ( 13 % ) ;
; C16 interconnects           ; 61 / 2,100 ( 3 % )      ;
; C4 interconnects            ; 4,392 / 36,000 ( 12 % ) ;
; Direct links                ; 634 / 54,004 ( 1 % )    ;
; Global clocks               ; 5 / 16 ( 31 % )         ;
; Local interconnects         ; 2,451 / 18,752 ( 13 % ) ;
; R24 interconnects           ; 119 / 1,900 ( 6 % )     ;
; R4 interconnects            ; 5,776 / 46,920 ( 12 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.04) ; Number of LABs  (Total = 345) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 23                            ;
; 2                                           ; 13                            ;
; 3                                           ; 5                             ;
; 4                                           ; 4                             ;
; 5                                           ; 5                             ;
; 6                                           ; 5                             ;
; 7                                           ; 2                             ;
; 8                                           ; 2                             ;
; 9                                           ; 0                             ;
; 10                                          ; 5                             ;
; 11                                          ; 8                             ;
; 12                                          ; 8                             ;
; 13                                          ; 9                             ;
; 14                                          ; 32                            ;
; 15                                          ; 48                            ;
; 16                                          ; 176                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.97) ; Number of LABs  (Total = 345) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 112                           ;
; 1 Clock                            ; 291                           ;
; 1 Clock enable                     ; 116                           ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 30                            ;
; 2 Async. clears                    ; 4                             ;
; 2 Clock enables                    ; 106                           ;
; 2 Clocks                           ; 10                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.12) ; Number of LABs  (Total = 345) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 10                            ;
; 2                                            ; 16                            ;
; 3                                            ; 4                             ;
; 4                                            ; 7                             ;
; 5                                            ; 3                             ;
; 6                                            ; 4                             ;
; 7                                            ; 0                             ;
; 8                                            ; 3                             ;
; 9                                            ; 3                             ;
; 10                                           ; 5                             ;
; 11                                           ; 4                             ;
; 12                                           ; 4                             ;
; 13                                           ; 0                             ;
; 14                                           ; 4                             ;
; 15                                           ; 9                             ;
; 16                                           ; 21                            ;
; 17                                           ; 3                             ;
; 18                                           ; 6                             ;
; 19                                           ; 12                            ;
; 20                                           ; 13                            ;
; 21                                           ; 15                            ;
; 22                                           ; 9                             ;
; 23                                           ; 24                            ;
; 24                                           ; 28                            ;
; 25                                           ; 27                            ;
; 26                                           ; 42                            ;
; 27                                           ; 22                            ;
; 28                                           ; 15                            ;
; 29                                           ; 13                            ;
; 30                                           ; 7                             ;
; 31                                           ; 3                             ;
; 32                                           ; 8                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.93) ; Number of LABs  (Total = 345) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 27                            ;
; 2                                               ; 36                            ;
; 3                                               ; 29                            ;
; 4                                               ; 30                            ;
; 5                                               ; 19                            ;
; 6                                               ; 16                            ;
; 7                                               ; 16                            ;
; 8                                               ; 20                            ;
; 9                                               ; 14                            ;
; 10                                              ; 17                            ;
; 11                                              ; 19                            ;
; 12                                              ; 11                            ;
; 13                                              ; 6                             ;
; 14                                              ; 12                            ;
; 15                                              ; 5                             ;
; 16                                              ; 26                            ;
; 17                                              ; 2                             ;
; 18                                              ; 2                             ;
; 19                                              ; 1                             ;
; 20                                              ; 3                             ;
; 21                                              ; 1                             ;
; 22                                              ; 3                             ;
; 23                                              ; 5                             ;
; 24                                              ; 18                            ;
; 25                                              ; 4                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.80) ; Number of LABs  (Total = 345) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 10                            ;
; 4                                            ; 11                            ;
; 5                                            ; 14                            ;
; 6                                            ; 9                             ;
; 7                                            ; 6                             ;
; 8                                            ; 4                             ;
; 9                                            ; 8                             ;
; 10                                           ; 5                             ;
; 11                                           ; 7                             ;
; 12                                           ; 6                             ;
; 13                                           ; 23                            ;
; 14                                           ; 12                            ;
; 15                                           ; 10                            ;
; 16                                           ; 10                            ;
; 17                                           ; 14                            ;
; 18                                           ; 24                            ;
; 19                                           ; 21                            ;
; 20                                           ; 19                            ;
; 21                                           ; 13                            ;
; 22                                           ; 20                            ;
; 23                                           ; 13                            ;
; 24                                           ; 10                            ;
; 25                                           ; 8                             ;
; 26                                           ; 6                             ;
; 27                                           ; 6                             ;
; 28                                           ; 5                             ;
; 29                                           ; 4                             ;
; 30                                           ; 13                            ;
; 31                                           ; 13                            ;
; 32                                           ; 12                            ;
; 33                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "ProyectoFinal"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 8 pins of 9 total pins
    Info (169086): Pin LEDs[0] not assigned to an exact location on the device
    Info (169086): Pin LEDs[1] not assigned to an exact location on the device
    Info (169086): Pin LEDs[2] not assigned to an exact location on the device
    Info (169086): Pin LEDs[3] not assigned to an exact location on the device
    Info (169086): Pin LEDs[4] not assigned to an exact location on the device
    Info (169086): Pin LEDs[5] not assigned to an exact location on the device
    Info (169086): Pin LEDs[6] not assigned to an exact location on the device
    Info (169086): Pin LEDs[7] not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProyectoFinal.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: clk was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SOC:u0|altera_reset_controller:rst_controller|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.S27
        Info (176357): Destination node SOC:u0|altera_reset_controller:rst_controller|WideOr0~0
        Info (176357): Destination node SOC:u0|SOC_NIOS_II:nios_ii|W_rf_wren
        Info (176357): Destination node SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State.000000
        Info (176357): Destination node SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State~38
        Info (176357): Destination node SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State~39
        Info (176357): Destination node SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State~40
        Info (176357): Destination node SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State~41
        Info (176357): Destination node SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State~42
        Info (176357): Destination node SOC:u0|MainProyectoFinal:ann_0|FSMNeuronalNetwork:FiniteStateMachine|State~43
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 96 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 96 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 8 (unused VREF, 3.3V VCCIO, 0 input, 8 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 7 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.55 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 8 output pins without output pin load capacitance assignment
    Info (306007): Pin "LEDs[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDs[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDs[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDs[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDs[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDs[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDs[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDs[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/jgonzalez/Dropbox/proyecto_final_prototipado/ProyectoFinal/output_files/ProyectoFinal.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 682 megabytes
    Info: Processing ended: Mon Dec 01 20:07:47 2014
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/jgonzalez/Dropbox/proyecto_final_prototipado/ProyectoFinal/output_files/ProyectoFinal.fit.smsg.


