---
title: Circuiti Logici e Sequenziali
date: 2022-12-18
tags: ADC, binary, circuits
difficulty: üü°
---

<h1  style="text-align: center;"> 02 Circuiti Logici e Sequenziali </h1>

# Circuiti Combinatori

Un¬†_circuito combinatorio_¬†(o anche rete combinatoria) √® un circuito il cui funzionamento riguarda solo la relazione ingresso-uscita, questa relazione √® definita da una funzione logica ([wikipedia](https://it.wikipedia.org/wiki/Circuito_combinatorio))

I principali circuiti sono:
- **OR**
- **AND**
- **XOR**


![[ADC-or__and_xor.excalidraw|center|5000]]
e le loro versioni negate:
- **NOR**
- **NAND**
- **NXOR**

![[ADC-nor__nand_nxor.excalidraw|center|5000]]
Il simbolo della negazione (**NOT**) si rappresenta cos√¨:
![[ADC-not.excalidraw|center]]
### Tabelle di verit√†

Ognuno dei circuiti presentati eccetto il *NOT* possiedono due input (A, B) ed un output X, in ai valori binari che daremo ad A e B per ogni circuito avremo un risultato differente

![[Pasted image 20221218122036.png|center]]


# Algebra Binaria

Abbiamo anticipato nel capitolo [[01. Rappresentazione delle Informazioni]] che i computer utilizzano un *sistema binario* per rappresentare le informazioni.
Siccome tutte le informazioni sono essenzialmente numeriche molte delle volte quello che far√† il calcolatore √® eseguire operazioni matematiche utilizzando per√≤ il sistema binario e i circuiti combinatori.

> [!note] NOTA 
> A livello tecnico l'operazione di sottrazione e moltiplicazione sono essenzialmente somme:
> - **sottrazione**: somma tra numeri positivi e negativi.
> - **moltiplicazione**: somma ripetuta.

Con i circuiti possiamo interpretare:
- **AND**: come simbolo di prodotto.
- **OR**: come simbolo di somma.

In questo modo saremo in grado di rappresentare attraverso circuiti pi√π complessi operazioni algebriche.

 
# Circuiti Logici


## Multiplexer (MUX)

Il **multiplexer** (**MUX**) √® un circuito logico **selettore** in grado di selezionare diversi segnali analogici/digitali in input.

> [!abstract] **DEFINIZIONE SELETTORE**
> In elettronica un circuito selettore √® un circuito in grado di **selezionare tra diversi input** per dare un risultato in output


Il circuito logico del multiplexer √® questo:
```circuitjs
$ 1 0.000005 10.20027730826997 50 5 50 5e-11
150 544 272 688 272 0 2 0 5
150 544 352 688 352 0 2 5 5
152 736 304 896 304 0 2 5 5
w 688 272 736 288 0
w 688 352 736 320 0
L 464 256 448 256 2 1 false 5 0
L 464 320 448 320 2 0 false 5 0
L 464 368 448 368 2 1 false 5 0
w 464 256 544 256 0
w 464 368 544 368 0
w 544 288 512 288 0
I 512 336 544 336 0 0.5 5
w 464 320 480 320 0
w 512 288 480 288 0
w 480 288 480 320 0
w 480 320 480 336 0
w 480 336 512 336 0
M 896 304 928 304 2 2.5
x 419 257 434 260 4 24 A
x 419 324 433 327 4 24 P
x 415 373 430 376 4 24 B
x 942 297 955 300 4 24 Y
```

La versione illustrata √® semplificata, ha infatti due ingressi + uno di controllo P ma √® possibile creare multiplexer con pi√π ingressi normali e pi√π ingressi di controllo come ad esempio questo:
![[Pasted image 20221228081040.png|center|250]]


La tavola di verit√† del **MUX** si pu√≤ rappresentare in questo modo:

| **P** | **Y** |
| ----- | ----- |
| 0     | B     |
| 1     | A     |

Ovvero se $P$ √® "spento" allora l'output sar√† uguale al valore di $B$ mentre se $P$ √® "acceso" l'output sar√† equivalente a $A$.
Questo si pu√≤ tradurre nella seguente equazione:
 
$$
Y = AP + B\overline{P}
$$

### ESEMPI D'USO

-   **Selettore di ingresso per condividere un singolo bus o linea** quando si hanno pi√π ingressi.
-   **Serializzatore** in modo che prenda in ordine il valore di ciascuno dei suoi input.
-   Per la trasmissione multiplex utilizzando le stesse linee di connessione per vari dati da diversi dispositivi. Ad esempio, immagina di voler **utilizzare lo stesso pin dati di un micro-controllore per collegare diverse uscite del dispositivo**, ma che pu√≤ inviare informazioni solo una alla volta.


## Demultiplexer (DEMUX)

Il demultiplexer come dice il nome effettua il **processo inverso** del multiplexer esso ha un solo ingresso in input e $n$ output, l'output viene mandato in una fra le 1 e $2^n$ linee di uscita.

Lo schema base presenta:
- **1 input**
- **2 linee di selezione**
- **4 output**

```circuitjs
$ 64 0.000005 1.0312258501325766 50 5 50 5e-11
150 240 128 304 128 0 3 0 5
150 240 208 304 208 0 3 0 5
150 240 368 304 368 0 3 0 5
150 240 288 304 288 0 3 0 5
w 304 128 352 128 0
w 304 208 352 208 0
w 304 288 352 288 0
w 304 368 352 368 0
M 352 128 368 128 0 2.5
M 352 208 368 208 0 2.5
M 352 368 368 368 0 2.5
M 352 288 368 288 0 2.5
L 240 112 48 112 2 0 false 5 0
w 80 112 80 192 0
w 80 192 240 192 0
w 80 192 80 272 0
w 80 272 240 272 0
w 80 272 80 352 0
w 80 352 240 352 0
L 112 64 112 48 2 0 false 5 0
L 176 64 176 48 2 0 false 5 0
w 112 64 112 144 0
w 112 144 240 144 0
w 176 64 176 128 0
w 176 128 240 128 0
I 112 160 112 176 0 0.5 5
I 176 160 176 176 0 0.5 5
w 176 128 176 160 0
w 112 144 112 160 0
w 112 176 112 224 0
w 112 224 240 224 0
w 176 176 176 208 0
w 176 208 240 208 0
w 176 208 176 288 0
w 176 288 240 288 0
w 112 224 112 304 0
w 112 304 240 304 0
w 112 304 112 384 0
w 112 384 240 384 0
w 240 368 176 368 0
w 176 368 176 288 0
x 19 120 25 123 4 24 I
x 375 120 391 123 4 24 A
x 377 203 393 206 4 24 B
x 383 279 400 282 4 24 C
x 386 353 403 356 4 24 D
x 170 29 199 32 4 24 S0
x 97 31 126 34 4 24 S1
```

La tavola di verit√† del DEMUX √® la seguente:

| $S_1$ | $S_2$ | A     | B     | C     | D     |
| ----- | ----- | ----- | ----- | ----- | ----- |
| 0     | 0     | $I_0$ | 0     | 0     | 0     |
| 0     | 1     | 0     | $I_0$ | 0     | 0     |
| 1     | 0     | 0     | 0     | $I_0$ | 0     |
| 1     | 1     | 0     | 0     | 0     | $I_0$ | 


Solitamente il demultiplexer vengono sostituiti fisicamente dai [[02. Circuiti Logici e Sequenziali]] in √® possibile eseguire con esso le medesime operazioni.


# Circuiti numerici

I circuiti numerici o **sommatori** servono a eseguire operazioni matematiche tra bit, infatti quando eseguiamo per esempio la somma $1+1$ il risultato in binario non sar√† $2$ ma bens√¨ $10$, dovremmo quindi **aggiungere** un bit pi√π significativo per rappresentare il risultato della somma.

Una tavola di verit√† che rappresenta questo processo √® la seguente:

| a   | b   | u1  | u0  |
| --- | --- | --- | --- |
| 0   | 0   | 0   | 0   | 
| 0   | 1   | 0   | 1   |
| 1   | 0   | 0   | 1   |
| 1   | 1   | 1   | 0   |

Possiamo notare che la tavola di verit√† di $u1$ √® equivalente a quella dell'**AND** mentre quella di $u0$ a quella di **XOR**.



## Half Adder

L'half adder esegue la somma tra due o pi√π valori binari e restituisce in  output la **somma con il carry (riporto)**.

 ```circuitjs
$ 64 0.000005 1.0312258501325766 50 5 50 5e-11
L 80 192 64 192 2 1 false 5 0
L 80 224 64 224 2 0 false 5 0
154 160 208 256 208 0 2 5 5
w 80 192 160 192 0
w 80 224 160 224 0
w 112 288 176 288 0
150 176 304 240 304 0 2 0 5
w 176 320 96 320 0
w 256 208 336 208 0
w 240 304 336 304 0
M 336 208 352 208 2 2.5
M 336 304 352 304 2 2.5
w 112 192 112 288 0
w 112 192 80 192 0
w 80 224 96 224 0
w 96 224 96 320 0
x 37 199 53 202 4 24 A
x 36 233 52 236 4 24 B
x 367 210 383 213 4 24 S
x 365 304 382 307 4 24 C
```

Tavola di verit√†:

| A   | B   | S   | C   |
| --- | --- | --- | --- |
| 0   | 0   | 0   | 0   |
| 0   | 1   | 1   | 0   |
| 1   | 0   | 1   | 0   |
| 1   | 1   | 0   | 1   |



## Full Adder

Il full adder ha in aggiunta una porta di input che serve a *"prendere"* il **carry dell'adder precedente.** 
Il full adder ci permette di eseguire somme in serie o moltiplicazioni.

 ```circuitjs
$ 64 0.000005 1.0312258501325766 50 5 50 5e-11
L -80 112 -96 112 2 1 false 5 0
L -80 144 -96 144 2 1 false 5 0
154 0 128 96 128 0 2 0 5
w -80 112 0 112 0
w -80 144 0 144 0
w -48 208 16 208 0
150 16 224 80 224 0 2 5 5
w 16 240 -64 240 0
w 96 128 176 128 0
w -48 112 -48 208 0
w -48 112 -80 112 0
w -80 144 -64 144 0
w -64 144 -64 240 0
x -123 119 -107 122 4 24 A
x -124 153 -108 156 4 24 B
154 240 144 320 144 0 2 5 5
150 240 240 304 240 0 2 0 5
w 240 128 176 128 0
w 80 224 128 224 0
w 176 128 176 224 0
w 176 224 240 224 0
154 336 320 416 320 0 2 5 5
w 336 304 320 304 0
w 320 304 320 240 0
w 304 240 320 240 0
w 128 224 128 336 0
w 128 336 336 336 0
w 240 160 208 160 0
w 208 160 208 256 0
w 208 256 240 256 0
w 208 256 208 384 0
w 208 384 -64 384 0
L -64 384 -80 384 2 1 false 5 0
w 320 144 448 144 0
w 416 320 464 320 0
x 466 307 483 310 4 24 C
x 455 126 471 129 4 24 S
x -138 388 -97 391 4 24 CIN
M 464 320 480 320 2 2.5
M 448 144 464 144 2 2.5
```

La tavola di verit√†:

| A   | B   | Cin | C   | S   |
| --- | --- | --- | --- | --- |
| 0   | 0   | 0   | 0   | 0   |
| 0   | 0   | 1   | 0   | 1   |
| 0   | 1   | 0   | 0   | 1   |
| 0   | 1   | 1   | 1   | 0   |
| 1   | 0   | 0   | 0   | 1   |
| 1   | 0   | 1   | 1   | 0   |
| 1   | 1   | 0   | 1   | 0   |
| 1   | 1   | 1   | 1   | 1   |


# Circuiti sequenziali

Tra i circuiti sequenziali pi√π famosi ci sono i **Flip Flop** circuiti che permettono di memorizzare un bit andando a creare una piccola cella di memoria.

> [!note] NOTA 
> **In generale i circuiti sequenziali sono circuiti in grado di memorizzare dei valori** 


## Flip Flop Set Reset

Il  **Flip Flop Set Reset** possiede due ingressi, l'ingresso $S$, **set** e $R$, reset  ed un'uscita $Q$

Tavola di verit√†:

| S   | R   | Q               |
| --- | --- | --------------- |
| 0   | 0   | *hold*     |
| 1   | 0   | 1               |
| 0   | 1   | 0               |
| 1   | 1   | *indeterminato* |

- Quando i valori sono entrambi 0 il **Flip Flop SR** memorizza (**hold**) il valore contenuto.
- Quando $S=1$ e $R=0$ il **Flip Flop SR** ***"setta"*** $1$ bit .
- Quando $S=0$ e $R=1$ il **Flip Flop SR** resetta il valore riportandolo a $0$.
- Quando i valori sono entrambi 0 il **Flip Flop SR** il risultato √® **indeterminato** in quanto non √® possibile settare e resettare contemporaneamente il valore del **FF SR**.

```circuitjs
$ 64 0.000005 1.0312258501325766 50 5 50 5e-11
153 112 112 224 112 0 2 0 5
153 112 240 224 240 0 2 5 5
w 112 128 224 240 0
w 112 224 224 112 0
M 224 112 304 112 2 2.5
L 112 96 16 96 2 0 false 5 0
L 112 256 16 256 2 0 false 5 0
x 344 100 362 103 4 24 Q
x -15 93 3 96 4 24 R
x -8 252 8 255 4 24 S
```


## Flip Flop D

Il Flip Flop D (**tipo data**), lo possiamo ricavare sulla base di un **FF SR** e va a risolvere  il problema che se $S=R=1$ otteniamo un risultato *indeterminato* andando a collegare la porta $S$ a quella $R$ con un *NOT* andando a creare un unico input $D$ e un uscita $Q$.

| D   | Q   |
| --- | --- |
| 0   | 0   |
| 1   | 1   |

Cos√¨ per√≤ l'output seguir√† l'andamento dell'input, il che √® poco utile, viene quindi aggiunto un ingresso di Clock collegato ad un'input di $S$ e $R$   otteniamo quindi una tabella di verit√† che √® la seguente:

| Ck  | D   | Q      |
| --- | --- | ------ |
| 0   | x   | *Hold* |
| 1   | 0   | 0      |
| 1   | 1   | 1      |


Abbiamo un problema fisico per√≤, l'input del clock e di D non sono sincronizzati per via della propagazione o di altri problemi quali interferenze ecc... perci√≤  

![[ADC-FFD_ANOMALO.excalidraw|center|500]]


Si risolve prendendo il valore dell'output ad ogni salita del clock, cos√¨:

![[ADC-FFD.excalidraw 1|center|500]]


Il circuito √® fatto in questo modo:

![[Pasted image 20221230103740.png|center|500]]

```circuitjs
$ 64 0.000005 16.817414165184545 50 5 50 5e-11
155 176 176 288 176 0 0
R 176 208 96 208 1 2 100 2.5 2.5 0 0.5
L 176 176 96 176 0 0 false 5 0
M 272 176 336 176 0 2.5
M 272 240 336 240 0 2.5
```

## Flip Flop JK

Il Flip Flop JK √® un'altra variazione del **FF SR**, anch'esso cerca di risolvere il problema del $S=R=1$ dove avremo come output un risultato *indefinito* 

Per farlo si utilizzano negli ingressi $S,R$ delle porte **NAND** in questo modo:

![[Pasted image 20221230103816.png|center|500]]


```circuitjs
$ 64 0.000005 6.450009306485578 50 5 50 5e-11
156 96 160 144 160 0 5
M 192 160 240 160 2 2.5
M 192 224 240 224 2 2.5
L 96 160 32 160 2 1 false 5 0
L 96 224 32 224 2 0 false 5 0
R 96 192 16 192 1 2 100 2.5 2.5 0 0.5
x 19 133 31 136 4 24 J
x 11 250 27 253 4 24 K
x 247 149 265 152 4 24 Q
x 253 246 271 249 4 24 «¨

```

Si ha con questo circuito una tabella di verit√† che √® la seguente:

| CK  | S   | R   | Q   |
| --- | --- | --- | --- |
| 0   | X   | X   | $Q_{0}$    |
| 1   | X   | X   | $Q_{0}$    |
| $\uparrow$   | 0   | 0   | $Q_{0}$    |
| $\uparrow$   | 0   | 1   | $0$    |
| $\uparrow$   | 1   | 0   | $1$    |
| $\uparrow$   | 1  | 1   | $\text{Non usata}$    |


## Flip Flop T

Il Flip Flop T (**Toggle**)  pu√≤ essere ottenuto dalla base di un **FF JK** collegando insieme gli ingressi J e K in questo modo:

```circuitjs
$ 64 0.000005 6.450009306485578 50 5 50 5e-11
156 96 160 144 160 0 5
M 192 160 240 160 2 2.5
M 192 224 240 224 2 2.5
R 96 192 16 192 1 2 100 2.5 2.5 0 0.5
x 247 149 265 152 4 24 Q
x 253 246 271 249 4 24 «¨
w 96 160 48 160 0
w 48 160 48 224 0
w 48 224 96 224 0
L 48 160 0 160 2 0 false 5 0
x -9 140 5 143 4 24 T
```

La tavola di verit√† √®:

| CK  | T   | Q   |
| --- | --- | --- |
| 0   | X   | $Q_{0}$   | 
| 1   | X   | $Q_{0}$   | 
| $\uparrow$   | 0   | $Q_{0}$   | 
| $\uparrow$   | 1   | $\overline{Q}_{0}$   | 


# Registri

> [!abstract] REGISTRI
> Un **registro** in informatica √® una piccola parte di memoria utilizzata per velocizzare l'esecuzione dei programmi fornendo un accesso rapido ai valori usati pi√π frequentemente e/o tipicamente, i valori correntemente in uso in una determinata parte di un calcolo e si trova **all'interno della CPU**. [wikipedia](https://en.wikipedia.org/wiki/Processor_register)

- [ ] Completare Registri [[2023-01-6]]


Solitamente i registri sono costruiti su circuiti sequenziali (come il flip flop) **Master-Slave**

> [!abstract] **Master-Slave**
> Un circuito √® detto in Master-Slave quando le uscite del primo circuito sono collegate al circuito del secondo e cos√¨ via in cascata
> ![[Pasted image 20230103231053.png|center|500]]
> Il primo circuito √® detto **Master** mentre il secondo √® detto **Slave**
 
## Registro D

Il *registro di tipo D* √® determinato da un numero di circuiti sequenziali **flip flop D** in **Master-Slave**
**Il numero di circuiti determina il numero di bit**, prendiamo ad esempio un circuito a 4 bit.

```circuitjs
$ 64 0.000005 6.450009306485578 50 5 50 5e-11
155 192 96 224 96 0 0
155 192 208 224 208 0 0
155 192 320 224 320 0 0
155 192 432 208 432 0 0
L 192 432 80 432 2 0 false 5 0
L 192 320 80 320 2 0 false 5 0
L 192 208 80 208 2 0 false 5 0
L 192 96 80 96 2 0 false 5 0
w 192 128 176 128 0
w 176 128 176 560 0
w 176 560 80 560 0
R 80 560 16 560 1 2 100 2.5 2.5 0 0.5
w 192 464 176 464 0
w 176 464 176 128 0
w 192 240 176 240 0
w 176 240 176 128 0
w 192 352 176 352 0
w 176 352 176 128 0
M 288 96 336 96 2 2.5
M 288 208 336 208 2 2.5
M 288 320 336 320 2 2.5
M 288 384 304 384 2 2.5
M 288 496 304 496 2 2.5
M 288 432 336 432 2 2.5
M 288 272 304 272 2 2.5
M 288 160 304 160 2 2.5
x 46 407 76 410 4 24 D0
x 49 292 79 295 4 24 D1
x 49 182 79 185 4 24 D2
x 50 80 80 83 4 24 D3
```


## Registro T



## Registro a Scorrimento

Il registro a scorrimento ha la peculiarit√† di shiftare i valori al variare del clock ad esempio $0010 \to 0100$, si va quindi ad implementare una **MOLTIPLICAZIONE PER 2**
se si inverte il circuito otterremo la **DIVISIONE PER 2** 

```circuitjs
$ 64 0.000005 6.450009306485578 50 5 50 5e-11
155 -64 256 -16 256 0 5
L -64 256 -144 256 2 1 false 5 0
155 112 256 160 256 0 5
155 464 256 512 256 0 5
155 288 256 336 256 0 5
R -144 416 -176 416 1 2 100 2.5 2.5 0 0.5
w -144 416 -80 416 0
w -80 416 112 416 0
w 112 416 288 416 0
w 288 416 464 416 0
w 464 416 464 304 0
w 288 416 288 288 0
w 112 416 112 288 0
w -80 416 -80 288 0
w -80 288 -64 288 0
w 32 256 64 256 0
w 64 256 64 208 0
w 64 256 112 256 0
w 208 256 240 256 0
w 240 256 240 208 0
w 240 256 288 256 0
w 384 256 416 256 0
w 416 256 416 208 0
w 416 256 464 256 0
w 560 256 592 256 0
w 592 256 592 208 0
M 64 208 64 176 2 2.5
M 240 208 240 176 2 2.5
M 416 208 416 176 2 2.5
M 592 208 592 176 2 2.5
w 464 304 464 288 0
x 50 151 82 154 4 24 Q3
x 204 143 236 146 4 24 Q2
x 396 151 428 154 4 24 Q1
x 563 148 595 151 4 24 Q0
x -154 224 -137 227 4 24 D
```


# Flashcards

Cos'√® un circuito combinatorio?:: Un¬†_circuito combinatorio_¬†√® un circuito il cui funzionamento riguarda solo la **relazione ingresso-uscita**.
<!--SR:!2023-01-12,1,230-->

Da cosa √® definito la relazione di un circuito combinatorio?:: La relazione √® **definita** da una **funzione logica**.
<!--SR:!2023-01-12,1,230-->

Esempi di funzioni logiche
??
- **OR, NOR**
- **AND, NAND**
- **XOR, NXOR**
- **NOT**
<!--SR:!2023-01-15,4,270!2023-01-13,2,245-->

Tavola di verit√† del Multiplexer?
??
- $B$ se $P=0$
- $A$ se $P=1$
<!--SR:!2023-01-12,1,230!2023-01-13,2,245-->

Equazione logica del **Multiplexer**?:: $Y = AP + B\overline{P}$
<!--SR:!2023-01-12,1,230-->

A cosa servono i **sommatori**?:: **sommatori** servono a eseguire operazioni matematiche tra bit aggiungendo se necessario un bit significativo in pi√π.
<!--SR:!2023-01-12,1,225-->

Differenza tra **Half Adder** e **Full Adder**
?
- Half Adder salva semplicemente la somma e il carry
- Full Adder ha un ingresso in input in pi√π per *"salvare"* il carry dell'operazione precedente.
<!--SR:!2023-01-13,2,245-->





# [[01. Rappresentazione delle Informazioni|‚Üê Prev]] | [[03. Architettura Von Neumann| Next ‚Üí]]
