# Introdu√ß√£o ao Trabalho Final

## üìã Especifica√ß√£o Completa

### T√≠tulo
**Simula√ß√£o de Arquitetura Multicore com Gerenciamento de Mem√≥ria e Escalonamento de Processos**

### Informa√ß√µes Gerais
- **Institui√ß√£o:** Centro Federal de Educa√ß√£o Tecnol√≥gica de Minas Gerais (CEFET-MG)
- **Disciplina:** Sistemas Operacionais
- **Professor:** Michel Pires da Silva
- **Data de Entrega:** 06/12/2025
- **Equipe:** 4 alunos
- **Valor Total:** 30 pontos

### Distribui√ß√£o de Pontos
| Componente | Pontos | Descri√ß√£o |
|------------|--------|-----------|
| **Escalonamento** | 10 | Implementa√ß√£o do Round Robin multicore |
| **Ger√™ncia de Mem√≥ria** | 10 | Segmenta√ß√£o e pol√≠ticas de substitui√ß√£o |
| **Artigo Cient√≠fico** | 10 | Formato IEEE com an√°lises |
| **TOTAL** | **30** | |

## üéØ Objetivo do Trabalho

Consolidar conhecimentos sobre:

1. **Arquiteturas Computacionais Modernas**
   - Processamento multicore
   - Pipeline MIPS
   - Hierarquia de mem√≥ria

2. **Gerenciamento de Processos**
   - Escalonamento Round Robin
   - Context switching
   - Sincroniza√ß√£o entre n√∫cleos

3. **Gerenciamento de Mem√≥ria**
   - Segmenta√ß√£o de mem√≥ria
   - Pol√≠ticas de substitui√ß√£o (FIFO, LRU)
   - Mapeamento de endere√ßos

4. **An√°lise de Desempenho**
   - M√©tricas comparativas
   - Baseline vs multicore
   - Efici√™ncia de escalonamento

## üîÑ Evolu√ß√£o do Projeto

### Trabalho Anterior (Base)
```mermaid
graph LR
    A[Von Neumann<br/>Single-Core] --> B[Pipeline MIPS<br/>5 est√°gios]
    B --> C[Mem√≥ria<br/>Hier√°rquica]
    C --> D[I/O<br/>Manager]
```

**Caracter√≠sticas:**
- ‚úÖ 1 n√∫cleo de processamento
- ‚úÖ Pipeline MIPS completo
- ‚úÖ Cache L1 + RAM + Disco
- ‚úÖ PCB b√°sico
- ‚úÖ Escalonador simples

### Trabalho Atual (Expans√£o)
```mermaid
graph TB
    A[Arquitetura Multicore] --> B[n N√∫cleos]
    B --> C1[Core 0]
    B --> C2[Core 1]
    B --> C3[Core ...]
    B --> C4[Core n-1]
    C1 & C2 & C3 & C4 --> D[Mem√≥ria Compartilhada]
    D --> E[Escalonador Round Robin]
    E --> F[Fila Global de Processos]
```

**Novidades:**
- üÜï M√∫ltiplos n√∫cleos de processamento
- üÜï Escalonador Round Robin multicore
- üÜï Mem√≥ria compartilhada entre n√∫cleos
- üÜï Segmenta√ß√£o de mem√≥ria
- üÜï Pol√≠ticas de substitui√ß√£o avan√ßadas
- üÜï M√©tricas comparativas detalhadas

## üìä Cen√°rios de Teste

O simulador deve ser avaliado em **2 cen√°rios**:

### 1Ô∏è‚É£ Cen√°rio N√£o-Preemptivo
```cpp
// Cada processo executa at√© conclus√£o
while (!all_processes_finished) {
    Process* p = scheduler.get_next();
    p->run_to_completion();  // Sem interrup√ß√µes
}
```

**Caracter√≠sticas:**
- Processos executam at√© o fim
- Sem interrup√ß√£o por quantum
- Ordem determinada pelo escalonador
- Simplificado para compara√ß√£o

### 2Ô∏è‚É£ Cen√°rio Preemptivo (FOCO DO ROUND ROBIN)
```cpp
// Processos compartilham CPU com quantum
while (!all_processes_finished) {
    Process* p = scheduler.get_next();
    p->run_with_quantum(QUANTUM);  // Interrup√ß√£o permitida
    
    if (!p->is_finished()) {
        scheduler.requeue(p);  // Volta para fila
    }
}
```

**Caracter√≠sticas:**
- ‚è±Ô∏è Quantum de tempo definido
- üîÑ Processos podem ser interrompidos
- üíæ Context switch salva/restaura estado
- üìä Fairness entre processos

## üèóÔ∏è Arquitetura Proposta

### Vis√£o Geral
```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ                   SIMULADOR MULTICORE                    ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ                                                           ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê   ‚îÇ
‚îÇ  ‚îÇ Core 0  ‚îÇ  ‚îÇ Core 1  ‚îÇ  ‚îÇ Core 2  ‚îÇ  ‚îÇ Core n  ‚îÇ   ‚îÇ
‚îÇ  ‚îÇ ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îÇ  ‚îÇ ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îÇ  ‚îÇ ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îÇ  ‚îÇ ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îÇ   ‚îÇ
‚îÇ  ‚îÇ ‚îÇCache‚îÇ ‚îÇ  ‚îÇ ‚îÇCache‚îÇ ‚îÇ  ‚îÇ ‚îÇCache‚îÇ ‚îÇ  ‚îÇ ‚îÇCache‚îÇ ‚îÇ   ‚îÇ
‚îÇ  ‚îÇ ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îÇ  ‚îÇ ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îÇ  ‚îÇ ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îÇ  ‚îÇ ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îÇ   ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îò  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îò  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îò  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îò   ‚îÇ
‚îÇ       ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îò        ‚îÇ
‚îÇ                   ‚îÇ   Barramento ‚îÇ           ‚îÇ          ‚îÇ
‚îÇ       ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚ñº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚ñº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚ñº‚îÄ‚îê        ‚îÇ
‚îÇ       ‚îÇ      MEM√ìRIA PRINCIPAL (RAM)          ‚îÇ        ‚îÇ
‚îÇ       ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò        ‚îÇ
‚îÇ                       ‚îÇ                                 ‚îÇ
‚îÇ       ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚ñº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê        ‚îÇ
‚îÇ       ‚îÇ    MEM√ìRIA SECUND√ÅRIA (DISCO)         ‚îÇ        ‚îÇ
‚îÇ       ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò        ‚îÇ
‚îÇ                                                         ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îÇ
‚îÇ  ‚îÇ         ESCALONADOR ROUND ROBIN                   ‚îÇ ‚îÇ
‚îÇ  ‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê  ‚îÇ ‚îÇ
‚îÇ  ‚îÇ  ‚îÇ  Fila de Prontos ‚îÇ P1 ‚îÇ P2 ‚îÇ P3 ‚îÇ P4 ‚îÇ...  ‚îÇ  ‚îÇ ‚îÇ
‚îÇ  ‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò  ‚îÇ ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

### Componentes Principais

#### 1. **N√∫cleos de Processamento (Cores)**
- Cada n√∫cleo possui:
  - Pipeline MIPS completo (IF, ID, EX, MEM, WB)
  - Cache L1 privada
  - Banco de registradores pr√≥prio
  - ULA independente

#### 2. **Mem√≥ria Compartilhada**
- **RAM:** Compartilhada entre todos os n√∫cleos
- **Disco:** Armazenamento secund√°rio unificado
- **Sincroniza√ß√£o:** Acesso controlado (mutexes)

#### 3. **Escalonador Round Robin**
- Fila global de processos prontos
- Quantum de tempo configur√°vel
- Distribui√ß√£o justa entre n√∫cleos

## üìè Modelo de Mem√≥ria (Tanenbaum)

### Endere√ßamento de Mem√≥ria

Segundo Tanenbaum, a mem√≥ria √© acessada por **palavras de x bits**:

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ     Endere√ßo de Mem√≥ria (32 bits)   ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ  Endere√ßo Bloco ‚îÇ   Deslocamento    ‚îÇ
‚îÇ   (bits 31-k)   ‚îÇ   (bits k-1 a 0)  ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¥‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

**Exemplo:** Palavra de 32 bits (4 bytes)
- Se k = 2 ‚Üí 4 bytes por bloco
- Bits 31-2: endere√ßo do bloco
- Bits 1-0: deslocamento interno

### Segmenta√ß√£o

```cpp
struct Segment {
    uint32_t base_address;    // In√≠cio do segmento
    uint32_t limit;           // Tamanho do segmento
    uint32_t permissions;     // R/W/X
};

// Tradu√ß√£o de endere√ßo l√≥gico para f√≠sico
uint32_t translate(uint32_t logical_addr, Segment seg) {
    if (logical_addr >= seg.limit) {
        throw SegmentationFault();
    }
    return seg.base_address + logical_addr;
}
```

## üéì Conceitos Fundamentais

### Round Robin

**Defini√ß√£o:** Algoritmo de escalonamento que aloca CPU ciclicamente por quantum.

**Caracter√≠sticas:**
- ‚è±Ô∏è **Quantum (q):** Fatia de tempo fixa
- üîÑ **Circular:** Fila FIFO circular
- ‚öñÔ∏è **Fair:** Todos processos recebem tempo igual
- üö´ **Preemptivo:** For√ßa troca de contexto

**Pseudoc√≥digo:**
```python
def round_robin(ready_queue, quantum):
    while not ready_queue.empty():
        process = ready_queue.dequeue()
        
        # Executa por no m√°ximo 'quantum' unidades
        execution_time = min(quantum, process.remaining_time)
        process.execute(execution_time)
        
        # Se n√£o terminou, volta para fila
        if process.remaining_time > 0:
            ready_queue.enqueue(process)
        else:
            process.state = FINISHED
```

### Context Switch

Troca de contexto entre processos:

```cpp
void context_switch(PCB* old_process, PCB* new_process, Core& core) {
    // 1. Salvar estado do processo antigo
    old_process->regBank = core.registers;
    old_process->pc = core.registers.pc.read();
    
    // 2. Restaurar estado do novo processo
    core.registers = new_process->regBank;
    core.registers.pc.write(new_process->pc);
    
    // 3. Atualizar m√©tricas
    old_process->context_switches++;
    new_process->context_switches++;
}
```

## üìä M√©tricas Obrigat√≥rias

O simulador deve coletar:

### Por Processo
| M√©trica | Descri√ß√£o | F√≥rmula |
|---------|-----------|---------|
| **Tempo de Espera** | Tempo na fila de prontos | $T_{espera} = T_{retorno} - T_{execu√ß√£o}$ |
| **Tempo de Retorno** | Tempo total no sistema | $T_{retorno} = T_{fim} - T_{chegada}$ |
| **Ciclos de CPU** | Ciclos executando | Contador incremental |
| **Context Switches** | Trocas de contexto | Contador incremental |

### Global do Sistema
| M√©trica | Descri√ß√£o | F√≥rmula |
|---------|-----------|---------|
| **Tempo M√©dio de Espera** | M√©dia de $T_{espera}$ | $\frac{\sum T_{espera}}{n}$ |
| **Throughput** | Processos por unidade tempo | $\frac{n_{processos}}{T_{total}}$ |
| **Utiliza√ß√£o CPU** | % tempo CPU ocupada | $\frac{T_{ocupado}}{T_{total}} \times 100$ |
| **Speedup** | Ganho com multicore | $\frac{T_{single}}{T_{multi}}$ |

## üéØ Crit√©rios de Avalia√ß√£o

### Implementa√ß√£o (20 pontos)

#### Escalonamento (10 pontos)
- [ ] Round Robin implementado corretamente (3 pts)
- [ ] Context switch funcional (2 pts)
- [ ] Quantum configur√°vel (1 pt)
- [ ] Distribui√ß√£o entre m√∫ltiplos n√∫cleos (2 pts)
- [ ] Sincroniza√ß√£o adequada (2 pts)

#### Ger√™ncia de Mem√≥ria (10 pontos)
- [ ] Segmenta√ß√£o implementada (3 pts)
- [ ] Tradu√ß√£o de endere√ßos (2 pts)
- [ ] Pol√≠tica de substitui√ß√£o (FIFO ou LRU) (3 pts)
- [ ] Tratamento de faltas de p√°gina (2 pts)

### Artigo Cient√≠fico (10 pontos)
- [ ] Formato IEEE correto (2 pts)
- [ ] Fundamenta√ß√£o te√≥rica (2 pts)
- [ ] Metodologia clara (2 pts)
- [ ] Resultados e an√°lises (3 pts)
- [ ] Conclus√µes e trabalhos futuros (1 pt)

## üö´ Restri√ß√µes Importantes

> **‚ö†Ô∏è ATEN√á√ÉO:** Leia com cuidado!

### Proibi√ß√µes
1. ‚ùå **Entrada din√¢mica de processos:** Todos processos devem ser carregados no in√≠cio
2. ‚ùå **Modificar o modelo MIPS:** Pipeline deve permanecer compat√≠vel
3. ‚ùå **Simplificar demais:** Implementa√ß√£o deve ser realista

### Obrigatoriedades
1. ‚úÖ **C√≥digo p√∫blico no GitHub**
2. ‚úÖ **Instru√ß√µes de compila√ß√£o no README**
3. ‚úÖ **Artigo no template IEEE oficial**
4. ‚úÖ **Compara√ß√£o com baseline single-core**

## üóìÔ∏è Prazos

| Data | Marco |
|------|-------|
| **Hoje** | In√≠cio do desenvolvimento |
| **20/11/2025** | Checkpoint 1: Multicore b√°sico |
| **27/11/2025** | Checkpoint 2: Escalonador funcional |
| **04/12/2025** | Checkpoint 3: Testes completos |
| **06/12/2025** | **ENTREGA FINAL** |

<div class="alert alert-danger">
<strong>DEADLINE R√çGIDO:</strong> 06/12/2025 - N√£o haver√° prorroga√ß√£o!
</div>

## üìñ Pr√≥ximos Passos

Agora que voc√™ entende o trabalho, vamos aos requisitos detalhados:

‚û°Ô∏è [**Requisitos Detalhados do Trabalho**](02-requisitos.md)

---

## üìö Refer√™ncias Desta Se√ß√£o

1. **Especifica√ß√£o do Trabalho** - Prof. Michel Pires
2. **Modern Operating Systems** - Andrew S. Tanenbaum
3. **Computer Organization and Design** - Patterson & Hennessy

