/*
 * FIXME: this is temporary solution, VPD should be read from PNOR partition.
 * This is specific to platform, not CPU.
 */

#ifndef CPU_PPC64_VPD_DATA_H
#define CPU_PPC64_VPD_DATA_H

/* Memory rotator data */

/* FIXME: these can be updated by MVPD in istep 7.5. Values below (from MEMD)
 * are different than in documentation. */
static const uint8_t ATTR_MSS_VPD_MR_TSYS_ADR[] = { 0x79, 0x7B, 0x7D, 0x7F };
static const uint8_t ATTR_MSS_VPD_MR_TSYS_DATA[] = { 0x74, 0x77, 0x79, 0x7C };

/*
 * 43 tables for 43 signals. These probably are platform specific so in the
 * final version we should read this from VPD partition. Hardcoding it will make
 * one less possible fault point.
 *
 * Also, VPD layout may change. Right npw Talos uses first version of layout,
 * but there is a newer version with one additional field __in the middle__ of
 * the structure.
 */
static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CNTL_D0_CSN0[][MCA_PER_MCS] = {
	{ 0x1b, 0x1d },	// J0 - PROC 0 MCS 0, 1 DIMM, 1866 MT/s
	{ 0x24, 0x15 },	// J1 - PROC 0 MCS 1, 1 DIMM, 1866 MT/s
	{ 0x22, 0x18 },	// J2 - PROC 1 MCS 0, 1 DIMM, 1866 MT/s
	{ 0x1f, 0x14 },	// J3 - PROC 1 MCS 1, 1 DIMM, 1866 MT/s
	{ 0x15, 0x17 },	// J4 - PROC 0 MCS 0, 2 DIMMs, 1866 MT/s
	{ 0x1d, 0x10 },	// J5
	{ 0x1c, 0x12 },	// J6
	{ 0x1a, 0x0e },	// J7 - PROC 1 MCS 1, 2 DIMMs, 1866 MT/s
	{ 0x1b, 0x1d },	// J8 - PROC 0 MCS 0, 1 DIMM, 2133 MT/s
	{ 0x24, 0x15 },	// J9
	{ 0x22, 0x18 },	// JA
	{ 0x1f, 0x14 },	// JB - PROC 1 MCS 1, 1 DIMM, 2133 MT/s
	{ 0x15, 0x17 },	// JC - PROC 0 MCS 0, 2 DIMMs, 2133 MT/s
	{ 0x1d, 0x10 },	// JD
	{ 0x1c, 0x12 },	// JE
	{ 0x1a, 0x0e },	// JF - PROC 1 MCS 1, 2 DIMMs, 2133 MT/s
	{ 0x1b, 0x1d },	// JG - PROC 0 MCS 0, 1 DIMM, 2400 MT/s
	{ 0x24, 0x15 },	// JH
	{ 0x22, 0x18 },	// JI
	{ 0x1f, 0x14 },	// JJ - PROC 1 MCS 1, 1 DIMM, 2400 MT/s
	{ 0x18, 0x19 },	// JK - PROC 0 MCS 0, 2 DIMMs, 2400 MT/s
	{ 0x21, 0x12 },	// JL
	{ 0x1f, 0x14 },	// JM
	{ 0x1c, 0x11 },	// JN - PROC 1 MCS 1, 2 DIMMs, 2400 MT/s
	{ 0x1f, 0x20 },	// JO - PROC 0 MCS 0, 1 DIMM, 2666 MT/s
	{ 0x2a, 0x19 },	// JP
	{ 0x26, 0x1a },	// JQ
	{ 0x23, 0x18 },	// JR - PROC 1 MCS 1, 1 DIMM, 2666 MT/s
	// 2 DIMMs, 2666 MT/s is not supported. This is ensured by prepare_dimm_data()
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CMD_ADDR_WEN_A14[][MCA_PER_MCS] = {
	{ 0x14, 0x18 },	// J0
	{ 0x11, 0x0e },	// J1
	{ 0x1b, 0x13 },	// J2
	{ 0x10, 0x0b },	// J3
	{ 0x12, 0x15 },	// J4
	{ 0x0f, 0x0c },	// J5
	{ 0x18, 0x11 },	// J6
	{ 0x0f, 0x09 },	// J7
	{ 0x14, 0x18 },	// J8
	{ 0x11, 0x0e },	// J9
	{ 0x1b, 0x13 },	// JA
	{ 0x10, 0x0b },	// JB
	{ 0x12, 0x15 },	// JC
	{ 0x0f, 0x0c },	// JD
	{ 0x18, 0x11 },	// JE
	{ 0x0f, 0x09 },	// JF
	{ 0x14, 0x18 },	// JG
	{ 0x11, 0x0e },	// JH
	{ 0x1b, 0x13 },	// JI
	{ 0x10, 0x0b },	// JJ
	{ 0x14, 0x17 },	// JK
	{ 0x11, 0x0e },	// JL
	{ 0x1b, 0x13 },	// JM
	{ 0x11, 0x0b },	// JN
	{ 0x17, 0x19 },	// JO
	{ 0x14, 0x10 },	// JP
	{ 0x1e, 0x15 },	// JQ
	{ 0x12, 0x0c },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CNTL_D1_ODT1[][MCA_PER_MCS] = {
	{ 0x1e, 0x18 },	// J0
	{ 0x1f, 0x12 },	// J1
	{ 0x1f, 0x19 },	// J2
	{ 0x1e, 0x18 },	// J3
	{ 0x0f, 0x11 },	// J4
	{ 0x16, 0x08 },	// J5
	{ 0x0e, 0x16 },	// J6
	{ 0x10, 0x0e },	// J7
	{ 0x1e, 0x18 },	// J8
	{ 0x1f, 0x12 },	// J9
	{ 0x1f, 0x19 },	// JA
	{ 0x1e, 0x18 },	// JB
	{ 0x0f, 0x11 },	// JC
	{ 0x16, 0x08 },	// JD
	{ 0x0e, 0x16 },	// JE
	{ 0x10, 0x0e },	// JF
	{ 0x1e, 0x18 },	// JG
	{ 0x1f, 0x12 },	// JH
	{ 0x1f, 0x19 },	// JI
	{ 0x1e, 0x18 },	// JJ
	{ 0x10, 0x12 },	// JK
	{ 0x17, 0x08 },	// JL
	{ 0x0f, 0x18 },	// JM
	{ 0x11, 0x0f },	// JN
	{ 0x23, 0x1b },	// JO
	{ 0x25, 0x15 },	// JP
	{ 0x23, 0x1c },	// JQ
	{ 0x22, 0x1c },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_C0[][MCA_PER_MCS] = {
	{ 0x11, 0x12 },	// J0
	{ 0x11, 0x08 },	// J1
	{ 0x13, 0x15 },	// J2
	{ 0x0e, 0x0d },	// J3
	{ 0x0f, 0x11 },	// J4
	{ 0x0f, 0x07 },	// J5
	{ 0x11, 0x12 },	// J6
	{ 0x0d, 0x0b },	// J7
	{ 0x11, 0x12 },	// J8
	{ 0x11, 0x08 },	// J9
	{ 0x13, 0x15 },	// JA
	{ 0x0e, 0x0d },	// JB
	{ 0x0f, 0x11 },	// JC
	{ 0x0f, 0x07 },	// JD
	{ 0x11, 0x12 },	// JE
	{ 0x0d, 0x0b },	// JF
	{ 0x11, 0x12 },	// JG
	{ 0x11, 0x08 },	// JH
	{ 0x13, 0x15 },	// JI
	{ 0x0e, 0x0d },	// JJ
	{ 0x11, 0x12 },	// JK
	{ 0x11, 0x07 },	// JL
	{ 0x13, 0x15 },	// JM
	{ 0x0f, 0x0d },	// JN
	{ 0x13, 0x13 },	// JO
	{ 0x14, 0x08 },	// JP
	{ 0x15, 0x17 },	// JQ
	{ 0x10, 0x0e },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_BA1[][MCA_PER_MCS] = {
	{ 0x14, 0x13 },	// J0
	{ 0x12, 0x0a },	// J1
	{ 0x19, 0x0f },	// J2
	{ 0x19, 0x0d },	// J3
	{ 0x12, 0x11 },	// J4
	{ 0x10, 0x09 },	// J5
	{ 0x16, 0x0d },	// J6
	{ 0x17, 0x0b },	// J7
	{ 0x14, 0x13 },	// J8
	{ 0x12, 0x0a },	// J9
	{ 0x19, 0x0f },	// JA
	{ 0x19, 0x0d },	// JB
	{ 0x12, 0x11 },	// JC
	{ 0x10, 0x09 },	// JD
	{ 0x16, 0x0d },	// JE
	{ 0x17, 0x0b },	// JF
	{ 0x14, 0x13 },	// JG
	{ 0x12, 0x0a },	// JH
	{ 0x19, 0x0f },	// JI
	{ 0x19, 0x0d },	// JJ
	{ 0x14, 0x12 },	// JK
	{ 0x12, 0x0a },	// JL
	{ 0x19, 0x0f },	// JM
	{ 0x19, 0x0d },	// JN
	{ 0x17, 0x14 },	// JO
	{ 0x15, 0x0b },	// JP
	{ 0x1b, 0x10 },	// JQ
	{ 0x1c, 0x0f },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_A10[][MCA_PER_MCS] = {
	{ 0x14, 0x15 },	// J0
	{ 0x15, 0x10 },	// J1
	{ 0x19, 0x12 },	// J2
	{ 0x1a, 0x0e },	// J3
	{ 0x11, 0x13 },	// J4
	{ 0x13, 0x0e },	// J5
	{ 0x16, 0x0f },	// J6
	{ 0x17, 0x0c },	// J7
	{ 0x14, 0x15 },	// J8
	{ 0x15, 0x10 },	// J9
	{ 0x19, 0x12 },	// JA
	{ 0x1a, 0x0e },	// JB
	{ 0x11, 0x13 },	// JC
	{ 0x13, 0x0e },	// JD
	{ 0x16, 0x0f },	// JE
	{ 0x17, 0x0c },	// JF
	{ 0x14, 0x15 },	// JG
	{ 0x15, 0x10 },	// JH
	{ 0x19, 0x12 },	// JI
	{ 0x1a, 0x0e },	// JJ
	{ 0x14, 0x14 },	// JK
	{ 0x16, 0x10 },	// JL
	{ 0x19, 0x11 },	// JM
	{ 0x1a, 0x0e },	// JN
	{ 0x16, 0x16 },	// JO
	{ 0x19, 0x12 },	// JP
	{ 0x1c, 0x13 },	// JQ
	{ 0x1c, 0x10 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CNTL_D0_ODT1[][MCA_PER_MCS] = {
	{ 0x1e, 0x18 },	// J0
	{ 0x1f, 0x12 },	// J1
	{ 0x1f, 0x19 },	// J2
	{ 0x1e, 0x18 },	// J3
	{ 0x18, 0x14 },	// J4
	{ 0x19, 0x0d },	// J5
	{ 0x19, 0x13 },	// J6
	{ 0x18, 0x12 },	// J7
	{ 0x1e, 0x18 },	// J8
	{ 0x1f, 0x12 },	// J9
	{ 0x1f, 0x19 },	// JA
	{ 0x1e, 0x18 },	// JB
	{ 0x18, 0x14 },	// JC
	{ 0x19, 0x0d },	// JD
	{ 0x19, 0x13 },	// JE
	{ 0x18, 0x12 },	// JF
	{ 0x1e, 0x18 },	// JG
	{ 0x1f, 0x12 },	// JH
	{ 0x1f, 0x19 },	// JI
	{ 0x1e, 0x18 },	// JJ
	{ 0x1b, 0x14 },	// JK
	{ 0x1c, 0x0f },	// JL
	{ 0x1c, 0x16 },	// JM
	{ 0x1a, 0x15 },	// JN
	{ 0x23, 0x1b },	// JO
	{ 0x25, 0x15 },	// JP
	{ 0x23, 0x1c },	// JQ
	{ 0x22, 0x1c },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_BA0[][MCA_PER_MCS] = {
	{ 0x11, 0x13 },	// J0
	{ 0x14, 0x0d },	// J1
	{ 0x17, 0x13 },	// J2
	{ 0x1a, 0x0a },	// J3
	{ 0x0f, 0x11 },	// J4
	{ 0x11, 0x0b },	// J5
	{ 0x15, 0x11 },	// J6
	{ 0x17, 0x09 },	// J7
	{ 0x11, 0x13 },	// J8
	{ 0x14, 0x0d },	// J9
	{ 0x17, 0x13 },	// JA
	{ 0x1a, 0x0a },	// JB
	{ 0x0f, 0x11 },	// JC
	{ 0x11, 0x0b },	// JD
	{ 0x15, 0x11 },	// JE
	{ 0x17, 0x09 },	// JF
	{ 0x11, 0x13 },	// JG
	{ 0x14, 0x0d },	// JH
	{ 0x17, 0x13 },	// JI
	{ 0x1a, 0x0a },	// JJ
	{ 0x12, 0x13 },	// JK
	{ 0x14, 0x0d },	// JL
	{ 0x18, 0x13 },	// JM
	{ 0x1a, 0x0a },	// JN
	{ 0x14, 0x14 },	// JO
	{ 0x17, 0x0e },	// JP
	{ 0x1a, 0x15 },	// JQ
	{ 0x1c, 0x0b },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_A00[][MCA_PER_MCS] = {
	{ 0x18, 0x16 },	// J0
	{ 0x17, 0x11 },	// J1
	{ 0x17, 0x12 },	// J2
	{ 0x18, 0x14 },	// J3
	{ 0x15, 0x14 },	// J4
	{ 0x15, 0x0f },	// J5
	{ 0x15, 0x10 },	// J6
	{ 0x16, 0x12 },	// J7
	{ 0x18, 0x16 },	// J8
	{ 0x17, 0x11 },	// J9
	{ 0x17, 0x12 },	// JA
	{ 0x18, 0x14 },	// JB
	{ 0x15, 0x14 },	// JC
	{ 0x15, 0x0f },	// JD
	{ 0x15, 0x10 },	// JE
	{ 0x16, 0x12 },	// JF
	{ 0x18, 0x16 },	// JG
	{ 0x17, 0x11 },	// JH
	{ 0x17, 0x12 },	// JI
	{ 0x18, 0x14 },	// JJ
	{ 0x18, 0x16 },	// JK
	{ 0x18, 0x11 },	// JL
	{ 0x18, 0x12 },	// JM
	{ 0x19, 0x14 },	// JN
	{ 0x1c, 0x17 },	// JO
	{ 0x1b, 0x13 },	// JP
	{ 0x1a, 0x13 },	// JQ
	{ 0x1b, 0x16 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CNTL_D1_ODT0[][MCA_PER_MCS] = {
	{ 0x1d, 0x1d },	// J0
	{ 0x20, 0x0f },	// J1
	{ 0x20, 0x1a },	// J2
	{ 0x20, 0x17 },	// J3
	{ 0x14, 0x13 },	// J4
	{ 0x17, 0x0f },	// J5
	{ 0x16, 0x16 },	// J6
	{ 0x19, 0x14 },	// J7
	{ 0x1d, 0x1d },	// J8
	{ 0x20, 0x0f },	// J9
	{ 0x20, 0x1a },	// JA
	{ 0x20, 0x17 },	// JB
	{ 0x14, 0x13 },	// JC
	{ 0x17, 0x0f },	// JD
	{ 0x16, 0x16 },	// JE
	{ 0x19, 0x14 },	// JF
	{ 0x1d, 0x1d },	// JG
	{ 0x20, 0x0f },	// JH
	{ 0x20, 0x1a },	// JI
	{ 0x20, 0x17 },	// JJ
	{ 0x16, 0x14 },	// JK
	{ 0x19, 0x10 },	// JL
	{ 0x17, 0x19 },	// JM
	{ 0x1c, 0x16 },	// JN
	{ 0x21, 0x20 },	// JO
	{ 0x25, 0x12 },	// JP
	{ 0x25, 0x1d },	// JQ
	{ 0x24, 0x1b },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CNTL_D0_ODT0[][MCA_PER_MCS] = {
	{ 0x1d, 0x1d },	// J0
	{ 0x20, 0x0f },	// J1
	{ 0x20, 0x1a },	// J2
	{ 0x20, 0x17 },	// J3
	{ 0x17, 0x17 },	// J4
	{ 0x19, 0x0a },	// J5
	{ 0x1a, 0x13 },	// J6
	{ 0x1a, 0x11 },	// J7
	{ 0x1d, 0x1d },	// J8
	{ 0x20, 0x0f },	// J9
	{ 0x20, 0x1a },	// JA
	{ 0x20, 0x17 },	// JB
	{ 0x17, 0x17 },	// JC
	{ 0x19, 0x0a },	// JD
	{ 0x1a, 0x13 },	// JE
	{ 0x1a, 0x11 },	// JF
	{ 0x1d, 0x1d },	// JG
	{ 0x20, 0x0f },	// JH
	{ 0x20, 0x1a },	// JI
	{ 0x20, 0x17 },	// JJ
	{ 0x1a, 0x19 },	// JK
	{ 0x1d, 0x0c },	// JL
	{ 0x1d, 0x16 },	// JM
	{ 0x1c, 0x14 },	// JN
	{ 0x21, 0x20 },	// JO
	{ 0x25, 0x12 },	// JP
	{ 0x25, 0x1d },	// JQ
	{ 0x24, 0x1b },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CMD_ADDR_CASN_A15[][MCA_PER_MCS] = {
	{ 0x17, 0x12 },	// J0
	{ 0x17, 0x15 },	// J1
	{ 0x1b, 0x12 },	// J2
	{ 0x1c, 0x13 },	// J3
	{ 0x14, 0x11 },	// J4
	{ 0x14, 0x12 },	// J5
	{ 0x18, 0x10 },	// J6
	{ 0x1a, 0x11 },	// J7
	{ 0x17, 0x12 },	// J8
	{ 0x17, 0x15 },	// J9
	{ 0x1b, 0x12 },	// JA
	{ 0x1c, 0x13 },	// JB
	{ 0x14, 0x11 },	// JC
	{ 0x14, 0x12 },	// JD
	{ 0x18, 0x10 },	// JE
	{ 0x1a, 0x11 },	// JF
	{ 0x17, 0x12 },	// JG
	{ 0x17, 0x15 },	// JH
	{ 0x1b, 0x12 },	// JI
	{ 0x1c, 0x13 },	// JJ
	{ 0x17, 0x12 },	// JK
	{ 0x17, 0x15 },	// JL
	{ 0x1b, 0x12 },	// JM
	{ 0x1c, 0x13 },	// JN
	{ 0x1a, 0x13 },	// JO
	{ 0x1a, 0x17 },	// JP
	{ 0x1e, 0x14 },	// JQ
	{ 0x1f, 0x15 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_A13[][MCA_PER_MCS] = {
	{ 0x13, 0x13 },	// J0
	{ 0x18, 0x0a },	// J1
	{ 0x1b, 0x15 },	// J2
	{ 0x19, 0x0b },	// J3
	{ 0x11, 0x11 },	// J4
	{ 0x15, 0x08 },	// J5
	{ 0x18, 0x13 },	// J6
	{ 0x17, 0x0a },	// J7
	{ 0x13, 0x13 },	// J8
	{ 0x18, 0x0a },	// J9
	{ 0x1b, 0x15 },	// JA
	{ 0x19, 0x0b },	// JB
	{ 0x11, 0x11 },	// JC
	{ 0x15, 0x08 },	// JD
	{ 0x18, 0x13 },	// JE
	{ 0x17, 0x0a },	// JF
	{ 0x13, 0x13 },	// JG
	{ 0x18, 0x0a },	// JH
	{ 0x1b, 0x15 },	// JI
	{ 0x19, 0x0b },	// JJ
	{ 0x13, 0x12 },	// JK
	{ 0x18, 0x0a },	// JL
	{ 0x1b, 0x15 },	// JM
	{ 0x19, 0x0b },	// JN
	{ 0x16, 0x14 },	// JO
	{ 0x1b, 0x0b },	// JP
	{ 0x1e, 0x17 },	// JQ
	{ 0x1c, 0x0d },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CNTL_D0_CSN1[][MCA_PER_MCS] = {
	{ 0x1d, 0x19 },	// J0
	{ 0x18, 0x1b },	// J1
	{ 0x23, 0x17 },	// J2
	{ 0x1a, 0x19 },	// J3
	{ 0x16, 0x14 },	// J4
	{ 0x12, 0x15 },	// J5
	{ 0x1d, 0x11 },	// J6
	{ 0x15, 0x13 },	// J7
	{ 0x1d, 0x19 },	// J8
	{ 0x18, 0x1b },	// J9
	{ 0x23, 0x17 },	// JA
	{ 0x1a, 0x19 },	// JB
	{ 0x16, 0x14 },	// JC
	{ 0x12, 0x15 },	// JD
	{ 0x1d, 0x11 },	// JE
	{ 0x15, 0x13 },	// JF
	{ 0x1d, 0x19 },	// JG
	{ 0x18, 0x1b },	// JH
	{ 0x23, 0x17 },	// JI
	{ 0x1a, 0x19 },	// JJ
	{ 0x1a, 0x15 },	// JK
	{ 0x15, 0x18 },	// JL
	{ 0x20, 0x14 },	// JM
	{ 0x17, 0x17 },	// JN
	{ 0x21, 0x1c },	// JO
	{ 0x1d, 0x1f },	// JP
	{ 0x28, 0x1a },	// JQ
	{ 0x1e, 0x1e },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_D0_CLKN[][MCA_PER_MCS] = {
	{ 0x65, 0x61 },	// J0
	{ 0x64, 0x5a },	// J1
	{ 0x66, 0x5b },	// J2
	{ 0x62, 0x59 },	// J3
	{ 0x5e, 0x5a },	// J4
	{ 0x5d, 0x54 },	// J5
	{ 0x5e, 0x54 },	// J6
	{ 0x5b, 0x52 },	// J7
	{ 0x65, 0x61 },	// J8
	{ 0x64, 0x5a },	// J9
	{ 0x66, 0x5b },	// JA
	{ 0x62, 0x59 },	// JB
	{ 0x5e, 0x5a },	// JC
	{ 0x5d, 0x54 },	// JD
	{ 0x5e, 0x54 },	// JE
	{ 0x5b, 0x52 },	// JF
	{ 0x65, 0x61 },	// JG
	{ 0x64, 0x5a },	// JH
	{ 0x66, 0x5b },	// JI
	{ 0x62, 0x59 },	// JJ
	{ 0x63, 0x5d },	// JK
	{ 0x61, 0x57 },	// JL
	{ 0x63, 0x58 },	// JM
	{ 0x5f, 0x56 },	// JN
	{ 0x6c, 0x66 },	// JO
	{ 0x6a, 0x60 },	// JP
	{ 0x6c, 0x5f },	// JQ
	{ 0x66, 0x5f },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_D0_CLKP[][MCA_PER_MCS] = {
	{ 0x65, 0x61 },	// J0
	{ 0x64, 0x5a },	// J1
	{ 0x66, 0x5b },	// J2
	{ 0x62, 0x59 },	// J3
	{ 0x5e, 0x5a },	// J4
	{ 0x5d, 0x54 },	// J5
	{ 0x5e, 0x54 },	// J6
	{ 0x5b, 0x52 },	// J7
	{ 0x65, 0x61 },	// J8
	{ 0x64, 0x5a },	// J9
	{ 0x66, 0x5b },	// JA
	{ 0x62, 0x59 },	// JB
	{ 0x5e, 0x5a },	// JC
	{ 0x5d, 0x54 },	// JD
	{ 0x5e, 0x54 },	// JE
	{ 0x5b, 0x52 },	// JF
	{ 0x65, 0x61 },	// JG
	{ 0x64, 0x5a },	// JH
	{ 0x66, 0x5b },	// JI
	{ 0x62, 0x59 },	// JJ
	{ 0x63, 0x5d },	// JK
	{ 0x61, 0x57 },	// JL
	{ 0x63, 0x58 },	// JM
	{ 0x5f, 0x56 },	// JN
	{ 0x6c, 0x66 },	// JO
	{ 0x6a, 0x60 },	// JP
	{ 0x6c, 0x5f },	// JQ
	{ 0x66, 0x5f },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_A17[][MCA_PER_MCS] = {
	{ 0x18, 0x12 },	// J0
	{ 0x17, 0x14 },	// J1
	{ 0x17, 0x14 },	// J2
	{ 0x1a, 0x13 },	// J3
	{ 0x15, 0x10 },	// J4
	{ 0x15, 0x11 },	// J5
	{ 0x15, 0x11 },	// J6
	{ 0x18, 0x11 },	// J7
	{ 0x18, 0x12 },	// J8
	{ 0x17, 0x14 },	// J9
	{ 0x17, 0x14 },	// JA
	{ 0x1a, 0x13 },	// JB
	{ 0x15, 0x10 },	// JC
	{ 0x15, 0x11 },	// JD
	{ 0x15, 0x11 },	// JE
	{ 0x18, 0x11 },	// JF
	{ 0x18, 0x12 },	// JG
	{ 0x17, 0x14 },	// JH
	{ 0x17, 0x14 },	// JI
	{ 0x1a, 0x13 },	// JJ
	{ 0x18, 0x12 },	// JK
	{ 0x18, 0x14 },	// JL
	{ 0x18, 0x14 },	// JM
	{ 0x1a, 0x13 },	// JN
	{ 0x1b, 0x13 },	// JO
	{ 0x1b, 0x16 },	// JP
	{ 0x1a, 0x15 },	// JQ
	{ 0x1d, 0x15 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_C1[][MCA_PER_MCS] = {
	{ 0x15, 0x11 },	// J0
	{ 0x17, 0x13 },	// J1
	{ 0x17, 0x13 },	// J2
	{ 0x17, 0x10 },	// J3
	{ 0x13, 0x10 },	// J4
	{ 0x15, 0x11 },	// J5
	{ 0x15, 0x10 },	// J6
	{ 0x15, 0x0e },	// J7
	{ 0x15, 0x11 },	// J8
	{ 0x17, 0x13 },	// J9
	{ 0x17, 0x13 },	// JA
	{ 0x17, 0x10 },	// JB
	{ 0x13, 0x10 },	// JC
	{ 0x15, 0x11 },	// JD
	{ 0x15, 0x10 },	// JE
	{ 0x15, 0x0e },	// JF
	{ 0x15, 0x11 },	// JG
	{ 0x17, 0x13 },	// JH
	{ 0x17, 0x13 },	// JI
	{ 0x17, 0x10 },	// JJ
	{ 0x16, 0x11 },	// JK
	{ 0x18, 0x13 },	// JL
	{ 0x18, 0x13 },	// JM
	{ 0x17, 0x10 },	// JN
	{ 0x19, 0x12 },	// JO
	{ 0x1b, 0x15 },	// JP
	{ 0x1a, 0x14 },	// JQ
	{ 0x1a, 0x13 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_D1_CLKN[][MCA_PER_MCS] = {
	{ 0x65, 0x61 },	// J0
	{ 0x64, 0x5a },	// J1
	{ 0x66, 0x5b },	// J2
	{ 0x62, 0x59 },	// J3
	{ 0x57, 0x5a },	// J4
	{ 0x57, 0x53 },	// J5
	{ 0x5a, 0x55 },	// J6
	{ 0x5b, 0x55 },	// J7
	{ 0x65, 0x61 },	// J8
	{ 0x64, 0x5a },	// J9
	{ 0x66, 0x5b },	// JA
	{ 0x62, 0x59 },	// JB
	{ 0x57, 0x5a },	// JC
	{ 0x57, 0x53 },	// JD
	{ 0x5a, 0x55 },	// JE
	{ 0x5b, 0x55 },	// JF
	{ 0x65, 0x61 },	// JG
	{ 0x64, 0x5a },	// JH
	{ 0x66, 0x5b },	// JI
	{ 0x62, 0x59 },	// JJ
	{ 0x59, 0x5c },	// JK
	{ 0x58, 0x55 },	// JL
	{ 0x5c, 0x57 },	// JM
	{ 0x5d, 0x57 },	// JN
	{ 0x6c, 0x66 },	// JO
	{ 0x6a, 0x60 },	// JP
	{ 0x6c, 0x5f },	// JQ
	{ 0x66, 0x5f },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_D1_CLKP[][MCA_PER_MCS] = {
	{ 0x65, 0x61 },	// J0
	{ 0x64, 0x5a },	// J1
	{ 0x66, 0x5b },	// J2
	{ 0x62, 0x59 },	// J3
	{ 0x57, 0x5a },	// J4
	{ 0x57, 0x53 },	// J5
	{ 0x5a, 0x55 },	// J6
	{ 0x5b, 0x55 },	// J7
	{ 0x65, 0x61 },	// J8
	{ 0x64, 0x5a },	// J9
	{ 0x66, 0x5b },	// JA
	{ 0x62, 0x59 },	// JB
	{ 0x57, 0x5a },	// JC
	{ 0x57, 0x53 },	// JD
	{ 0x5a, 0x55 },	// JE
	{ 0x5b, 0x55 },	// JF
	{ 0x65, 0x61 },	// JG
	{ 0x64, 0x5a },	// JH
	{ 0x66, 0x5b },	// JI
	{ 0x62, 0x59 },	// JJ
	{ 0x59, 0x5c },	// JK
	{ 0x58, 0x55 },	// JL
	{ 0x5c, 0x57 },	// JM
	{ 0x5d, 0x57 },	// JN
	{ 0x6c, 0x66 },	// JO
	{ 0x6a, 0x60 },	// JP
	{ 0x6c, 0x5f },	// JQ
	{ 0x66, 0x5f },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_C2[][MCA_PER_MCS] = {
	{ 0x17, 0x1a },	// J0
	{ 0x18, 0x13 },	// J1
	{ 0x19, 0x14 },	// J2
	{ 0x17, 0x13 },	// J3
	{ 0x15, 0x17 },	// J4
	{ 0x16, 0x11 },	// J5
	{ 0x16, 0x11 },	// J6
	{ 0x15, 0x11 },	// J7
	{ 0x17, 0x1a },	// J8
	{ 0x18, 0x13 },	// J9
	{ 0x19, 0x14 },	// JA
	{ 0x17, 0x13 },	// JB
	{ 0x15, 0x17 },	// JC
	{ 0x16, 0x11 },	// JD
	{ 0x16, 0x11 },	// JE
	{ 0x15, 0x11 },	// JF
	{ 0x17, 0x1a },	// JG
	{ 0x18, 0x13 },	// JH
	{ 0x19, 0x14 },	// JI
	{ 0x17, 0x13 },	// JJ
	{ 0x17, 0x19 },	// JK
	{ 0x19, 0x13 },	// JL
	{ 0x19, 0x14 },	// JM
	{ 0x18, 0x13 },	// JN
	{ 0x1a, 0x1b },	// JO
	{ 0x1c, 0x16 },	// JP
	{ 0x1c, 0x16 },	// JQ
	{ 0x1a, 0x15 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CNTL_D1_CSN1[][MCA_PER_MCS] = {
	{ 0x1d, 0x19 },	// J0
	{ 0x18, 0x1b },	// J1
	{ 0x23, 0x17 },	// J2
	{ 0x1a, 0x19 },	// J3
	{ 0x14, 0x13 },	// J4
	{ 0x14, 0x15 },	// J5
	{ 0x19, 0x17 },	// J6
	{ 0x13, 0x16 },	// J7
	{ 0x1d, 0x19 },	// J8
	{ 0x18, 0x1b },	// J9
	{ 0x23, 0x17 },	// JA
	{ 0x1a, 0x19 },	// JB
	{ 0x14, 0x13 },	// JC
	{ 0x14, 0x15 },	// JD
	{ 0x19, 0x17 },	// JE
	{ 0x13, 0x16 },	// JF
	{ 0x1d, 0x19 },	// JG
	{ 0x18, 0x1b },	// JH
	{ 0x23, 0x17 },	// JI
	{ 0x1a, 0x19 },	// JJ
	{ 0x16, 0x14 },	// JK
	{ 0x16, 0x17 },	// JL
	{ 0x1b, 0x19 },	// JM
	{ 0x15, 0x18 },	// JN
	{ 0x21, 0x1c },	// JO
	{ 0x1d, 0x1f },	// JP
	{ 0x28, 0x1a },	// JQ
	{ 0x1e, 0x1e },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_A02[][MCA_PER_MCS] = {
	{ 0x19, 0x14 },	// J0
	{ 0x19, 0x13 },	// J1
	{ 0x1b, 0x12 },	// J2
	{ 0x1a, 0x13 },	// J3
	{ 0x17, 0x12 },	// J4
	{ 0x16, 0x11 },	// J5
	{ 0x18, 0x10 },	// J6
	{ 0x18, 0x10 },	// J7
	{ 0x19, 0x14 },	// J8
	{ 0x19, 0x13 },	// J9
	{ 0x1b, 0x12 },	// JA
	{ 0x1a, 0x13 },	// JB
	{ 0x17, 0x12 },	// JC
	{ 0x16, 0x11 },	// JD
	{ 0x18, 0x10 },	// JE
	{ 0x18, 0x10 },	// JF
	{ 0x19, 0x14 },	// JG
	{ 0x19, 0x13 },	// JH
	{ 0x1b, 0x12 },	// JI
	{ 0x1a, 0x13 },	// JJ
	{ 0x1a, 0x13 },	// JK
	{ 0x19, 0x13 },	// JL
	{ 0x1b, 0x12 },	// JM
	{ 0x1b, 0x13 },	// JN
	{ 0x1d, 0x15 },	// JO
	{ 0x1c, 0x15 },	// JP
	{ 0x1e, 0x14 },	// JQ
	{ 0x1d, 0x15 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CMD_PAR[][MCA_PER_MCS] = {
	{ 0x15, 0x16 },	// J0
	{ 0x15, 0x0d },	// J1
	{ 0x17, 0x12 },	// J2
	{ 0x18, 0x12 },	// J3
	{ 0x13, 0x14 },	// J4
	{ 0x13, 0x0c },	// J5
	{ 0x15, 0x10 },	// J6
	{ 0x16, 0x10 },	// J7
	{ 0x15, 0x16 },	// J8
	{ 0x15, 0x0d },	// J9
	{ 0x17, 0x12 },	// JA
	{ 0x18, 0x12 },	// JB
	{ 0x13, 0x14 },	// JC
	{ 0x13, 0x0c },	// JD
	{ 0x15, 0x10 },	// JE
	{ 0x16, 0x10 },	// JF
	{ 0x15, 0x16 },	// JG
	{ 0x15, 0x0d },	// JH
	{ 0x17, 0x12 },	// JI
	{ 0x18, 0x12 },	// JJ
	{ 0x15, 0x15 },	// JK
	{ 0x15, 0x0d },	// JL
	{ 0x17, 0x12 },	// JM
	{ 0x18, 0x12 },	// JN
	{ 0x18, 0x17 },	// JO
	{ 0x18, 0x0f },	// JP
	{ 0x1a, 0x13 },	// JQ
	{ 0x1b, 0x14 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CNTL_D1_CSN0[][MCA_PER_MCS] = {
	{ 0x1b, 0x1d },	// J0
	{ 0x24, 0x15 },	// J1
	{ 0x22, 0x18 },	// J2
	{ 0x1f, 0x14 },	// J3
	{ 0x14, 0x1c },	// J4
	{ 0x17, 0x13 },	// J5
	{ 0x19, 0x15 },	// J6
	{ 0x13, 0x14 },	// J7
	{ 0x1b, 0x1d },	// J8
	{ 0x24, 0x15 },	// J9
	{ 0x22, 0x18 },	// JA
	{ 0x1f, 0x14 },	// JB
	{ 0x14, 0x1c },	// JC
	{ 0x17, 0x13 },	// JD
	{ 0x19, 0x15 },	// JE
	{ 0x13, 0x14 },	// JF
	{ 0x1b, 0x1d },	// JG
	{ 0x24, 0x15 },	// JH
	{ 0x22, 0x18 },	// JI
	{ 0x1f, 0x14 },	// JJ
	{ 0x16, 0x1d },	// JK
	{ 0x19, 0x15 },	// JL
	{ 0x1b, 0x17 },	// JM
	{ 0x14, 0x16 },	// JN
	{ 0x1f, 0x20 },	// JO
	{ 0x2a, 0x19 },	// JP
	{ 0x26, 0x1a },	// JQ
	{ 0x23, 0x18 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CMD_ADDR_RASN_A16[][MCA_PER_MCS] = {
	{ 0x17, 0x14 },	// J0
	{ 0x13, 0x12 },	// J1
	{ 0x17, 0x14 },	// J2
	{ 0x1a, 0x13 },	// J3
	{ 0x14, 0x12 },	// J4
	{ 0x11, 0x10 },	// J5
	{ 0x15, 0x11 },	// J6
	{ 0x18, 0x11 },	// J7
	{ 0x17, 0x14 },	// J8
	{ 0x13, 0x12 },	// J9
	{ 0x17, 0x14 },	// JA
	{ 0x1a, 0x13 },	// JB
	{ 0x14, 0x12 },	// JC
	{ 0x11, 0x10 },	// JD
	{ 0x15, 0x11 },	// JE
	{ 0x18, 0x11 },	// JF
	{ 0x17, 0x14 },	// JG
	{ 0x13, 0x12 },	// JH
	{ 0x17, 0x14 },	// JI
	{ 0x1a, 0x13 },	// JJ
	{ 0x17, 0x14 },	// JK
	{ 0x14, 0x12 },	// JL
	{ 0x17, 0x13 },	// JM
	{ 0x1a, 0x13 },	// JN
	{ 0x1a, 0x15 },	// JO
	{ 0x16, 0x14 },	// JP
	{ 0x1a, 0x15 },	// JQ
	{ 0x1d, 0x16 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_A08[][MCA_PER_MCS] = {
	{ 0x14, 0x14 },	// J0
	{ 0x1a, 0x10 },	// J1
	{ 0x19, 0x0f },	// J2
	{ 0x1c, 0x13 },	// J3
	{ 0x12, 0x12 },	// J4
	{ 0x17, 0x0e },	// J5
	{ 0x16, 0x0d },	// J6
	{ 0x19, 0x11 },	// J7
	{ 0x14, 0x14 },	// J8
	{ 0x1a, 0x10 },	// J9
	{ 0x19, 0x0f },	// JA
	{ 0x1c, 0x13 },	// JB
	{ 0x12, 0x12 },	// JC
	{ 0x17, 0x0e },	// JD
	{ 0x16, 0x0d },	// JE
	{ 0x19, 0x11 },	// JF
	{ 0x14, 0x14 },	// JG
	{ 0x1a, 0x10 },	// JH
	{ 0x19, 0x0f },	// JI
	{ 0x1c, 0x13 },	// JJ
	{ 0x14, 0x13 },	// JK
	{ 0x1b, 0x10 },	// JL
	{ 0x19, 0x0e },	// JM
	{ 0x1c, 0x13 },	// JN
	{ 0x17, 0x15 },	// JO
	{ 0x1e, 0x12 },	// JP
	{ 0x1c, 0x10 },	// JQ
	{ 0x1f, 0x15 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_A05[][MCA_PER_MCS] = {
	{ 0x18, 0x12 },	// J0
	{ 0x17, 0x0f },	// J1
	{ 0x17, 0x12 },	// J2
	{ 0x1b, 0x10 },	// J3
	{ 0x15, 0x10 },	// J4
	{ 0x15, 0x0d },	// J5
	{ 0x15, 0x10 },	// J6
	{ 0x19, 0x0f },	// J7
	{ 0x18, 0x12 },	// J8
	{ 0x17, 0x0f },	// J9
	{ 0x17, 0x12 },	// JA
	{ 0x1b, 0x10 },	// JB
	{ 0x15, 0x10 },	// JC
	{ 0x15, 0x0d },	// JD
	{ 0x15, 0x10 },	// JE
	{ 0x19, 0x0f },	// JF
	{ 0x18, 0x12 },	// JG
	{ 0x17, 0x0f },	// JH
	{ 0x17, 0x12 },	// JI
	{ 0x1b, 0x10 },	// JJ
	{ 0x18, 0x11 },	// JK
	{ 0x18, 0x0f },	// JL
	{ 0x18, 0x12 },	// JM
	{ 0x1c, 0x10 },	// JN
	{ 0x1b, 0x13 },	// JO
	{ 0x1b, 0x11 },	// JP
	{ 0x1a, 0x14 },	// JQ
	{ 0x1e, 0x13 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_A03[][MCA_PER_MCS] = {
	{ 0x18, 0x19 },	// J0
	{ 0x19, 0x13 },	// J1
	{ 0x17, 0x12 },	// J2
	{ 0x1a, 0x12 },	// J3
	{ 0x15, 0x17 },	// J4
	{ 0x16, 0x11 },	// J5
	{ 0x15, 0x10 },	// J6
	{ 0x18, 0x10 },	// J7
	{ 0x18, 0x19 },	// J8
	{ 0x19, 0x13 },	// J9
	{ 0x17, 0x12 },	// JA
	{ 0x1a, 0x12 },	// JB
	{ 0x15, 0x17 },	// JC
	{ 0x16, 0x11 },	// JD
	{ 0x15, 0x10 },	// JE
	{ 0x18, 0x10 },	// JF
	{ 0x18, 0x19 },	// JG
	{ 0x19, 0x13 },	// JH
	{ 0x17, 0x12 },	// JI
	{ 0x1a, 0x12 },	// JJ
	{ 0x18, 0x19 },	// JK
	{ 0x19, 0x13 },	// JL
	{ 0x17, 0x12 },	// JM
	{ 0x1a, 0x12 },	// JN
	{ 0x1b, 0x1b },	// JO
	{ 0x1c, 0x15 },	// JP
	{ 0x1a, 0x13 },	// JQ
	{ 0x1d, 0x15 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_A01[][MCA_PER_MCS] = {
	{ 0x17, 0x15 },	// J0
	{ 0x18, 0x13 },	// J1
	{ 0x1a, 0x12 },	// J2
	{ 0x18, 0x13 },	// J3
	{ 0x15, 0x13 },	// J4
	{ 0x16, 0x11 },	// J5
	{ 0x17, 0x10 },	// J6
	{ 0x16, 0x11 },	// J7
	{ 0x17, 0x15 },	// J8
	{ 0x18, 0x13 },	// J9
	{ 0x1a, 0x12 },	// JA
	{ 0x18, 0x13 },	// JB
	{ 0x15, 0x13 },	// JC
	{ 0x16, 0x11 },	// JD
	{ 0x17, 0x10 },	// JE
	{ 0x16, 0x11 },	// JF
	{ 0x17, 0x15 },	// JG
	{ 0x18, 0x13 },	// JH
	{ 0x1a, 0x12 },	// JI
	{ 0x18, 0x13 },	// JJ
	{ 0x18, 0x14 },	// JK
	{ 0x19, 0x13 },	// JL
	{ 0x1a, 0x12 },	// JM
	{ 0x19, 0x13 },	// JN
	{ 0x1b, 0x16 },	// JO
	{ 0x1c, 0x15 },	// JP
	{ 0x1d, 0x14 },	// JQ
	{ 0x1b, 0x16 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_A04[][MCA_PER_MCS] = {
	{ 0x13, 0x11 },	// J0
	{ 0x19, 0x11 },	// J1
	{ 0x17, 0x0e },	// J2
	{ 0x1a, 0x11 },	// J3
	{ 0x11, 0x10 },	// J4
	{ 0x16, 0x0f },	// J5
	{ 0x15, 0x0c },	// J6
	{ 0x18, 0x0f },	// J7
	{ 0x13, 0x11 },	// J8
	{ 0x19, 0x11 },	// J9
	{ 0x17, 0x0e },	// JA
	{ 0x1a, 0x11 },	// JB
	{ 0x11, 0x10 },	// JC
	{ 0x16, 0x0f },	// JD
	{ 0x15, 0x0c },	// JE
	{ 0x18, 0x0f },	// JF
	{ 0x13, 0x11 },	// JG
	{ 0x19, 0x11 },	// JH
	{ 0x17, 0x0e },	// JI
	{ 0x1a, 0x11 },	// JJ
	{ 0x13, 0x11 },	// JK
	{ 0x19, 0x11 },	// JL
	{ 0x17, 0x0e },	// JM
	{ 0x1a, 0x11 },	// JN
	{ 0x15, 0x12 },	// JO
	{ 0x1c, 0x13 },	// JP
	{ 0x1a, 0x0f },	// JQ
	{ 0x1d, 0x13 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_A07[][MCA_PER_MCS] = {
	{ 0x13, 0x13 },	// J0
	{ 0x19, 0x13 },	// J1
	{ 0x18, 0x11 },	// J2
	{ 0x1b, 0x13 },	// J3
	{ 0x11, 0x12 },	// J4
	{ 0x16, 0x11 },	// J5
	{ 0x16, 0x0f },	// J6
	{ 0x18, 0x11 },	// J7
	{ 0x13, 0x13 },	// J8
	{ 0x19, 0x13 },	// J9
	{ 0x18, 0x11 },	// JA
	{ 0x1b, 0x13 },	// JB
	{ 0x11, 0x12 },	// JC
	{ 0x16, 0x11 },	// JD
	{ 0x16, 0x0f },	// JE
	{ 0x18, 0x11 },	// JF
	{ 0x13, 0x13 },	// JG
	{ 0x19, 0x13 },	// JH
	{ 0x18, 0x11 },	// JI
	{ 0x1b, 0x13 },	// JJ
	{ 0x13, 0x13 },	// JK
	{ 0x19, 0x13 },	// JL
	{ 0x19, 0x11 },	// JM
	{ 0x1b, 0x13 },	// JN
	{ 0x16, 0x14 },	// JO
	{ 0x1c, 0x15 },	// JP
	{ 0x1b, 0x13 },	// JQ
	{ 0x1d, 0x16 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_A09[][MCA_PER_MCS] = {
	{ 0x14, 0x19 },	// J0
	{ 0x17, 0x13 },	// J1
	{ 0x17, 0x12 },	// J2
	{ 0x1a, 0x13 },	// J3
	{ 0x11, 0x17 },	// J4
	{ 0x15, 0x11 },	// J5
	{ 0x15, 0x10 },	// J6
	{ 0x17, 0x11 },	// J7
	{ 0x14, 0x19 },	// J8
	{ 0x17, 0x13 },	// J9
	{ 0x17, 0x12 },	// JA
	{ 0x1a, 0x13 },	// JB
	{ 0x11, 0x17 },	// JC
	{ 0x15, 0x11 },	// JD
	{ 0x15, 0x10 },	// JE
	{ 0x17, 0x11 },	// JF
	{ 0x14, 0x19 },	// JG
	{ 0x17, 0x13 },	// JH
	{ 0x17, 0x12 },	// JI
	{ 0x1a, 0x13 },	// JJ
	{ 0x14, 0x18 },	// JK
	{ 0x17, 0x13 },	// JL
	{ 0x17, 0x12 },	// JM
	{ 0x1a, 0x13 },	// JN
	{ 0x16, 0x1a },	// JO
	{ 0x1a, 0x15 },	// JP
	{ 0x1a, 0x14 },	// JQ
	{ 0x1c, 0x16 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_A06[][MCA_PER_MCS] = {
	{ 0x14, 0x16 },	// J0
	{ 0x19, 0x13 },	// J1
	{ 0x16, 0x12 },	// J2
	{ 0x19, 0x13 },	// J3
	{ 0x12, 0x14 },	// J4
	{ 0x16, 0x11 },	// J5
	{ 0x14, 0x10 },	// J6
	{ 0x17, 0x11 },	// J7
	{ 0x14, 0x16 },	// J8
	{ 0x19, 0x13 },	// J9
	{ 0x16, 0x12 },	// JA
	{ 0x19, 0x13 },	// JB
	{ 0x12, 0x14 },	// JC
	{ 0x16, 0x11 },	// JD
	{ 0x14, 0x10 },	// JE
	{ 0x17, 0x11 },	// JF
	{ 0x14, 0x16 },	// JG
	{ 0x19, 0x13 },	// JH
	{ 0x16, 0x12 },	// JI
	{ 0x19, 0x13 },	// JJ
	{ 0x15, 0x15 },	// JK
	{ 0x19, 0x13 },	// JL
	{ 0x16, 0x12 },	// JM
	{ 0x19, 0x13 },	// JN
	{ 0x17, 0x17 },	// JO
	{ 0x1d, 0x15 },	// JP
	{ 0x19, 0x14 },	// JQ
	{ 0x1c, 0x16 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CNTL_D0_CKE1[][MCA_PER_MCS] = {
	{ 0x17, 0x14 },	// J0
	{ 0x1d, 0x0e },	// J1
	{ 0x1a, 0x0d },	// J2
	{ 0x1b, 0x0d },	// J3
	{ 0x12, 0x0f },	// J4
	{ 0x16, 0x0a },	// J5
	{ 0x14, 0x08 },	// J6
	{ 0x16, 0x08 },	// J7
	{ 0x17, 0x14 },	// J8
	{ 0x1d, 0x0e },	// J9
	{ 0x1a, 0x0d },	// JA
	{ 0x1b, 0x0d },	// JB
	{ 0x12, 0x0f },	// JC
	{ 0x16, 0x0a },	// JD
	{ 0x14, 0x08 },	// JE
	{ 0x16, 0x08 },	// JF
	{ 0x17, 0x14 },	// JG
	{ 0x1d, 0x0e },	// JH
	{ 0x1a, 0x0d },	// JI
	{ 0x1b, 0x0d },	// JJ
	{ 0x15, 0x10 },	// JK
	{ 0x19, 0x0b },	// JL
	{ 0x17, 0x0a },	// JM
	{ 0x18, 0x0a },	// JN
	{ 0x1b, 0x16 },	// JO
	{ 0x21, 0x11 },	// JP
	{ 0x1e, 0x0f },	// JQ
	{ 0x1f, 0x11 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_A12[][MCA_PER_MCS] = {
	{ 0x15, 0x19 },	// J0
	{ 0x17, 0x0f },	// J1
	{ 0x17, 0x12 },	// J2
	{ 0x18, 0x12 },	// J3
	{ 0x13, 0x17 },	// J4
	{ 0x15, 0x0d },	// J5
	{ 0x15, 0x10 },	// J6
	{ 0x16, 0x10 },	// J7
	{ 0x15, 0x19 },	// J8
	{ 0x17, 0x0f },	// J9
	{ 0x17, 0x12 },	// JA
	{ 0x18, 0x12 },	// JB
	{ 0x13, 0x17 },	// JC
	{ 0x15, 0x0d },	// JD
	{ 0x15, 0x10 },	// JE
	{ 0x16, 0x10 },	// JF
	{ 0x15, 0x19 },	// JG
	{ 0x17, 0x0f },	// JH
	{ 0x17, 0x12 },	// JI
	{ 0x18, 0x12 },	// JJ
	{ 0x16, 0x19 },	// JK
	{ 0x17, 0x0f },	// JL
	{ 0x18, 0x12 },	// JM
	{ 0x18, 0x12 },	// JN
	{ 0x18, 0x1b },	// JO
	{ 0x1a, 0x11 },	// JP
	{ 0x1a, 0x13 },	// JQ
	{ 0x1a, 0x14 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CMD_ACTN[][MCA_PER_MCS] = {
	{ 0x16, 0x19 },	// J0
	{ 0x17, 0x12 },	// J1
	{ 0x18, 0x14 },	// J2
	{ 0x1a, 0x10 },	// J3
	{ 0x13, 0x17 },	// J4
	{ 0x14, 0x10 },	// J5
	{ 0x15, 0x11 },	// J6
	{ 0x18, 0x0e },	// J7
	{ 0x16, 0x19 },	// J8
	{ 0x17, 0x12 },	// J9
	{ 0x18, 0x14 },	// JA
	{ 0x1a, 0x10 },	// JB
	{ 0x13, 0x17 },	// JC
	{ 0x14, 0x10 },	// JD
	{ 0x15, 0x11 },	// JE
	{ 0x18, 0x0e },	// JF
	{ 0x16, 0x19 },	// JG
	{ 0x17, 0x12 },	// JH
	{ 0x18, 0x14 },	// JI
	{ 0x1a, 0x10 },	// JJ
	{ 0x16, 0x19 },	// JK
	{ 0x17, 0x12 },	// JL
	{ 0x18, 0x13 },	// JM
	{ 0x1b, 0x10 },	// JN
	{ 0x19, 0x1b },	// JO
	{ 0x1a, 0x14 },	// JP
	{ 0x1a, 0x15 },	// JQ
	{ 0x1d, 0x12 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_A11[][MCA_PER_MCS] = {
	{ 0x11, 0x11 },	// J0
	{ 0x18, 0x13 },	// J1
	{ 0x17, 0x11 },	// J2
	{ 0x19, 0x13 },	// J3
	{ 0x0f, 0x10 },	// J4
	{ 0x15, 0x11 },	// J5
	{ 0x14, 0x0f },	// J6
	{ 0x17, 0x11 },	// J7
	{ 0x11, 0x11 },	// J8
	{ 0x18, 0x13 },	// J9
	{ 0x17, 0x11 },	// JA
	{ 0x19, 0x13 },	// JB
	{ 0x0f, 0x10 },	// JC
	{ 0x15, 0x11 },	// JD
	{ 0x14, 0x0f },	// JE
	{ 0x17, 0x11 },	// JF
	{ 0x11, 0x11 },	// JG
	{ 0x18, 0x13 },	// JH
	{ 0x17, 0x11 },	// JI
	{ 0x19, 0x13 },	// JJ
	{ 0x11, 0x11 },	// JK
	{ 0x18, 0x13 },	// JL
	{ 0x17, 0x11 },	// JM
	{ 0x19, 0x13 },	// JN
	{ 0x13, 0x12 },	// JO
	{ 0x1b, 0x16 },	// JP
	{ 0x19, 0x12 },	// JQ
	{ 0x1b, 0x16 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_BG0[][MCA_PER_MCS] = {
	{ 0x14, 0x12 },	// J0
	{ 0x1a, 0x11 },	// J1
	{ 0x17, 0x13 },	// J2
	{ 0x1a, 0x0f },	// J3
	{ 0x12, 0x10 },	// J4
	{ 0x17, 0x0f },	// J5
	{ 0x15, 0x11 },	// J6
	{ 0x17, 0x0e },	// J7
	{ 0x14, 0x12 },	// J8
	{ 0x1a, 0x11 },	// J9
	{ 0x17, 0x13 },	// JA
	{ 0x1a, 0x0f },	// JB
	{ 0x12, 0x10 },	// JC
	{ 0x17, 0x0f },	// JD
	{ 0x15, 0x11 },	// JE
	{ 0x17, 0x0e },	// JF
	{ 0x14, 0x12 },	// JG
	{ 0x1a, 0x11 },	// JH
	{ 0x17, 0x13 },	// JI
	{ 0x1a, 0x0f },	// JJ
	{ 0x14, 0x11 },	// JK
	{ 0x1a, 0x11 },	// JL
	{ 0x17, 0x13 },	// JM
	{ 0x1a, 0x0f },	// JN
	{ 0x17, 0x13 },	// JO
	{ 0x1d, 0x14 },	// JP
	{ 0x1a, 0x15 },	// JQ
	{ 0x1c, 0x11 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CNTL_D0_CKE0[][MCA_PER_MCS] = {
	{ 0x1c, 0x20 },	// J0
	{ 0x19, 0x14 },	// J1
	{ 0x21, 0x19 },	// J2
	{ 0x1c, 0x13 },	// J3
	{ 0x16, 0x1a },	// J4
	{ 0x14, 0x0f },	// J5
	{ 0x1a, 0x13 },	// J6
	{ 0x17, 0x0d },	// J7
	{ 0x1c, 0x20 },	// J8
	{ 0x19, 0x14 },	// J9
	{ 0x21, 0x19 },	// JA
	{ 0x1c, 0x13 },	// JB
	{ 0x16, 0x1a },	// JC
	{ 0x14, 0x0f },	// JD
	{ 0x1a, 0x13 },	// JE
	{ 0x17, 0x0d },	// JF
	{ 0x1c, 0x20 },	// JG
	{ 0x19, 0x14 },	// JH
	{ 0x21, 0x19 },	// JI
	{ 0x1c, 0x13 },	// JJ
	{ 0x19, 0x1c },	// JK
	{ 0x16, 0x11 },	// JL
	{ 0x1e, 0x16 },	// JM
	{ 0x19, 0x10 },	// JN
	{ 0x21, 0x23 },	// JO
	{ 0x1e, 0x18 },	// JP
	{ 0x25, 0x1c },	// JQ
	{ 0x20, 0x16 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CNTL_D1_CKE1[][MCA_PER_MCS] = {
	{ 0x17, 0x14 },	// J0
	{ 0x1d, 0x0e },	// J1
	{ 0x1a, 0x0d },	// J2
	{ 0x1b, 0x0d },	// J3
	{ 0x10, 0x17 },	// J4
	{ 0x18, 0x10 },	// J5
	{ 0x16, 0x10 },	// J6
	{ 0x1b, 0x11 },	// J7
	{ 0x17, 0x14 },	// J8
	{ 0x1d, 0x0e },	// J9
	{ 0x1a, 0x0d },	// JA
	{ 0x1b, 0x0d },	// JB
	{ 0x10, 0x17 },	// JC
	{ 0x18, 0x10 },	// JD
	{ 0x16, 0x10 },	// JE
	{ 0x1b, 0x11 },	// JF
	{ 0x17, 0x14 },	// JG
	{ 0x1d, 0x0e },	// JH
	{ 0x1a, 0x0d },	// JI
	{ 0x1b, 0x0d },	// JJ
	{ 0x12, 0x18 },	// JK
	{ 0x1a, 0x11 },	// JL
	{ 0x18, 0x12 },	// JM
	{ 0x1d, 0x12 },	// JN
	{ 0x1b, 0x16 },	// JO
	{ 0x21, 0x11 },	// JP
	{ 0x1e, 0x0f },	// JQ
	{ 0x1f, 0x11 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_ADDR_BG1[][MCA_PER_MCS] = {
	{ 0x14, 0x13 },	// J0
	{ 0x18, 0x13 },	// J1
	{ 0x18, 0x11 },	// J2
	{ 0x1a, 0x11 },	// J3
	{ 0x11, 0x11 },	// J4
	{ 0x15, 0x11 },	// J5
	{ 0x15, 0x0f },	// J6
	{ 0x18, 0x0f },	// J7
	{ 0x14, 0x13 },	// J8
	{ 0x18, 0x13 },	// J9
	{ 0x18, 0x11 },	// JA
	{ 0x1a, 0x11 },	// JB
	{ 0x11, 0x11 },	// JC
	{ 0x15, 0x11 },	// JD
	{ 0x15, 0x0f },	// JE
	{ 0x18, 0x0f },	// JF
	{ 0x14, 0x13 },	// JG
	{ 0x18, 0x13 },	// JH
	{ 0x18, 0x11 },	// JI
	{ 0x1a, 0x11 },	// JJ
	{ 0x14, 0x13 },	// JK
	{ 0x18, 0x13 },	// JL
	{ 0x18, 0x11 },	// JM
	{ 0x1a, 0x11 },	// JN
	{ 0x16, 0x14 },	// JO
	{ 0x1b, 0x15 },	// JP
	{ 0x1a, 0x12 },	// JQ
	{ 0x1d, 0x14 },	// JR
};

static const uint8_t ATTR_MSS_VPD_MR_MC_PHASE_ROT_CNTL_D1_CKE0[][MCA_PER_MCS] = {
	{ 0x1c, 0x20 },	// J0
	{ 0x19, 0x14 },	// J1
	{ 0x21, 0x19 },	// J2
	{ 0x1c, 0x13 },	// J3
	{ 0x12, 0x0f },	// J4
	{ 0x17, 0x12 },	// J5
	{ 0x17, 0x0a },	// J6
	{ 0x19, 0x13 },	// J7
	{ 0x1c, 0x20 },	// J8
	{ 0x19, 0x14 },	// J9
	{ 0x21, 0x19 },	// JA
	{ 0x1c, 0x13 },	// JB
	{ 0x12, 0x0f },	// JC
	{ 0x17, 0x12 },	// JD
	{ 0x17, 0x0a },	// JE
	{ 0x19, 0x13 },	// JF
	{ 0x1c, 0x20 },	// JG
	{ 0x19, 0x14 },	// JH
	{ 0x21, 0x19 },	// JI
	{ 0x1c, 0x13 },	// JJ
	{ 0x13, 0x0f },	// JK
	{ 0x19, 0x13 },	// JL
	{ 0x19, 0x0b },	// JM
	{ 0x1b, 0x15 },	// JN
	{ 0x21, 0x23 },	// JO
	{ 0x1e, 0x18 },	// JP
	{ 0x25, 0x1c },	// JQ
	{ 0x20, 0x16 },	// JR
};

/* End of rotator data */

/* Memory terminator data */

/* VPD has per rank settings, but both ranks (if present) are the same. */
static const uint32_t ATTR_MSS_VPD_MT_VREF_MC_RD[4] = {
	0x00011cc7,	// 1R in DIMM0 and no DIMM1
	0x00013d6d,	// 1R in both DIMMs
	0x00011c48,	// 2R in DIMM0 and no DIMM1
	0x00014f20,	// 2R in both DIMMs
};
static const uint8_t ATTR_MSS_VPD_MT_VREF_DRAM_WR[] = {0x0E, 0x18, 0x1E, 0x22};
static const uint8_t ATTR_MSS_VPD_MT_DRAM_RTT_PARK[] = {0, 0, 0, 60};
static const uint8_t ATTR_MSS_VPD_MT_DRAM_RTT_WR[] = {80, 120, 0, 120};
static const uint8_t ATTR_MSS_VPD_MT_DRAM_RTT_NOM[] = {0, 48, 34, 120};

/*
 * Warning: this is not a 1:1 copy from VPD.
 *
 * VPD uses uint8_t [2][2][4] table, indexed as [MCA][DIMM][RANK]. It tries to
 * be generic, but for RDIMMs only 2 ranks are supported. This format also
 * allows for different settings across MCAs, but in Talos they are identical.
 *
 * Tables below are uint8_t [4][2][2], indexed as [rank config.][DIMM][RANK].
 *
 * There are 4 rank configurations, see comments in ATTR_MSS_VPD_MT_VREF_MC_RD.
 */
static const uint8_t ATTR_MSS_VPD_MT_ODT_RD[4][2][2] = {
	{ {0x00, 0x00}, {0x00, 0x00} },	// 1R in DIMM0 and no DIMM1
	{ {0x08, 0x00}, {0x80, 0x00} },	// 1R in both DIMMs
	{ {0x00, 0x00}, {0x00, 0x00} },	// 2R in DIMM0 and no DIMM1
	{ {0x40, 0x80}, {0x04, 0x08} },	// 2R in both DIMMs
};

static const uint8_t ATTR_MSS_VPD_MT_ODT_WR[4][2][2] = {
	{ {0x80, 0x00}, {0x00, 0x00} },	// 1R in DIMM0 and no DIMM1
	{ {0x88, 0x00}, {0x88, 0x00} },	// 1R in both DIMMs
	{ {0x40, 0x80}, {0x00, 0x00} },	// 2R in DIMM0 and no DIMM1
	{ {0xC0, 0xC0}, {0x0C, 0x0C} },	// 2R in both DIMMs
};

#endif /* CPU_PPC64_VPD_DATA_H */
