n work MY_CUSTOM_FPGA_DESIGN_6F813211 verilog;
av .compile_point_summary_status "Mapped";
av .compile_point_summary_reason "No database";
av .compile_point_update_model 0;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 5.03712;
av .compile_point_starttime_stamp "Thu Aug 21 08:49:33 2025";
av .compile_point_endtime_stamp "Thu Aug 21 08:49:38 2025";
av .compile_point_realtime_used 4.87188;
