`include "defines.v"

module ex(

	input wire						rst,
	
	//é€åˆ°æ‰§è¡Œé˜¶æ®µçš„ä¿¡å?
	input wire[`AluOpBus]         	aluop_i,		//è¿ç®—çš„å­ç±»å‹
	input wire[`AluSelBus]        	alusel_i,		//è¿ç®—çš„ç±»å?
	input wire[`RegBus]           	reg1_i,
	input wire[`RegBus]           	reg2_i,
	input wire[`RegAddrBus]       	wd_i,			//ç›®çš„å¯„å­˜å™¨åœ°å?
	input wire[`WriteBus]           wreg_i,			//ç›®çš„å¯„å­˜å™¨å†™ä½¿èƒ½
	input wire[`RegBus] 			return_addr_i,
	input wire[`RegBus]				inst_i,
	input wire[`InstAddrBus]		pc_i,
	
	output reg[`RegAddrBus]       	wd_o,
	output reg[`WriteBus]           wreg_o,
	output reg[`RegBus]				wdata_o,		//å†™å…¥ç›®çš„å¯„å­˜å™¨çš„æ•°æ®

	output wire[`AluOpBus]			aluop_o,
	output wire[`RegBus]			mem_addr_o,
	output wire[`RegBus]			reg2_o,

	output wire[`InstAddrBus]		pc_o,
	output reg 						stallreq
	
);

endmodule