!3=! {!3 }  ! 




declare<


4 x float > @llvm.mips.adds.swm()x


d  


declare iecl32 @llvm.evrnvmadqtB.6=!x.sreg.envvreg0({ !"!)3g!aa

