Timing Analyzer report for FFT_256
Thu Jan 09 16:10:05 2025
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'CLK'
 23. Slow 1200mV 0C Model Hold: 'CLK'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'CLK'
 31. Fast 1200mV 0C Model Hold: 'CLK'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; FFT_256                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.41        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.8%      ;
;     Processor 3            ;  13.3%      ;
;     Processor 4            ;  12.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; SDC1.sdc      ; OK     ; Thu Jan 09 16:10:04 2025 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 136.44 MHz ; 136.44 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; CLK   ; 2.671 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.395 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; CLK   ; 4.469 ; 0.000                             ;
+-------+-------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.671 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.077     ; 7.273      ;
; 2.883 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.084     ; 7.054      ;
; 3.000 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.084     ; 6.937      ;
; 3.059 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.084     ; 6.878      ;
; 3.253 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.084     ; 6.684      ;
; 3.351 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a13~portb_address_reg0 ; CLK          ; CLK         ; 10.000       ; 0.318      ; 7.035      ;
; 3.351 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[2]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 6.600      ;
; 3.379 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 6.572      ;
; 3.468 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a13~portb_address_reg0 ; CLK          ; CLK         ; 10.000       ; 0.318      ; 6.918      ;
; 3.468 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[2]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 6.483      ;
; 3.494 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 6.457      ;
; 3.496 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 6.455      ;
; 3.527 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a13~portb_address_reg0 ; CLK          ; CLK         ; 10.000       ; 0.318      ; 6.859      ;
; 3.527 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[2]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 6.424      ;
; 3.540 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.077     ; 6.404      ;
; 3.555 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 6.396      ;
; 3.604 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[10]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.335      ;
; 3.608 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.331      ;
; 3.608 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[9]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.331      ;
; 3.611 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 6.340      ;
; 3.614 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.312      ; 6.766      ;
; 3.649 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.095     ; 6.277      ;
; 3.663 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[13]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.509     ; 5.849      ;
; 3.670 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 6.281      ;
; 3.710 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[11]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.506     ; 5.805      ;
; 3.715 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|cur_state.READ1                                                                 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.080     ; 6.226      ;
; 3.721 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a13~portb_address_reg0 ; CLK          ; CLK         ; 10.000       ; 0.318      ; 6.665      ;
; 3.721 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[2]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 6.230      ;
; 3.731 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.312      ; 6.649      ;
; 3.732 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[19]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.508     ; 5.781      ;
; 3.748 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[6]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.191      ;
; 3.749 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 6.202      ;
; 3.775 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.077     ; 6.169      ;
; 3.790 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.312      ; 6.590      ;
; 3.796 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[10]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.143      ;
; 3.800 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.139      ;
; 3.800 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[9]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.139      ;
; 3.820 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.324      ; 6.572      ;
; 3.834 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[0]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.105      ;
; 3.843 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.096      ;
; 3.845 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a13~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[21]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.479     ; 5.697      ;
; 3.864 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 6.087      ;
; 3.882 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[10]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.057      ;
; 3.884 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.055      ;
; 3.886 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.053      ;
; 3.886 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[9]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.053      ;
; 3.890 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.READ1                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.095     ; 6.036      ;
; 3.890 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.049      ;
; 3.893 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[11]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 6.046      ;
; 3.895 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.077     ; 6.049      ;
; 3.904 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[21]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.482     ; 5.635      ;
; 3.932 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|mem_Im_rtl_0_bypass[8]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.077     ; 6.012      ;
; 3.940 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[6]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.999      ;
; 3.941 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[7]                                                                            ; CLK          ; CLK         ; 10.000       ; -0.484     ; 5.596      ;
; 3.945 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[10]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.994      ;
; 3.949 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.990      ;
; 3.949 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[9]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.990      ;
; 3.957 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[5]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.982      ;
; 3.963 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[3]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.976      ;
; 3.971 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.968      ;
; 3.977 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re_rtl_0_bypass[8]                                                                  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[23]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.073     ; 5.971      ;
; 3.977 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re_rtl_0_bypass[8]                                                                  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[22]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.073     ; 5.971      ;
; 3.977 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re_rtl_0_bypass[8]                                                                  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[20]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.073     ; 5.971      ;
; 3.983 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[10]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.956      ;
; 3.984 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.312      ; 6.396      ;
; 3.987 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.952      ;
; 3.987 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[9]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.952      ;
; 3.996 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|rd_ptr[2]                                                                       ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.943      ;
; 4.007 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Re_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.322      ; 6.383      ;
; 4.011 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[2]                                                                            ; CLK          ; CLK         ; 10.000       ; -0.486     ; 5.524      ;
; 4.014 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[12]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.509     ; 5.498      ;
; 4.026 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[0]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.913      ;
; 4.026 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[6]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.913      ;
; 4.031 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.908      ;
; 4.035 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.904      ;
; 4.036 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[10]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.506     ; 5.479      ;
; 4.039 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[12]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.506     ; 5.476      ;
; 4.040 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~2                                                                                ; CLK          ; CLK         ; 10.000       ; -0.091     ; 5.890      ;
; 4.040 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~10                                                                               ; CLK          ; CLK         ; 10.000       ; -0.091     ; 5.890      ;
; 4.040 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~13                                                                               ; CLK          ; CLK         ; 10.000       ; -0.091     ; 5.890      ;
; 4.040 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~4                                                                                ; CLK          ; CLK         ; 10.000       ; -0.091     ; 5.890      ;
; 4.040 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~7                                                                                ; CLK          ; CLK         ; 10.000       ; -0.091     ; 5.890      ;
; 4.040 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~22                                                                               ; CLK          ; CLK         ; 10.000       ; -0.091     ; 5.890      ;
; 4.040 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~23                                                                               ; CLK          ; CLK         ; 10.000       ; -0.091     ; 5.890      ;
; 4.040 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~24                                                                               ; CLK          ; CLK         ; 10.000       ; -0.091     ; 5.890      ;
; 4.041 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|rd_ptr[2]                                                                       ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im_rtl_0_bypass[4]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.082     ; 5.898      ;
; 4.065 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|mem_Im~4                                                                                ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.881      ;
; 4.065 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|mem_Im~6                                                                                ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.881      ;
; 4.065 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|mem_Im~10                                                                               ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.881      ;
; 4.065 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|mem_Im~12                                                                               ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.881      ;
; 4.065 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|mem_Re~21                                                                               ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.881      ;
; 4.065 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|mem_Im~22                                                                               ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.881      ;
; 4.065 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|mem_Im~23                                                                               ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.881      ;
; 4.065 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.077     ; 5.879      ;
; 4.067 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~3                                                                                ; CLK          ; CLK         ; 10.000       ; -0.091     ; 5.863      ;
; 4.067 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~10                                                                               ; CLK          ; CLK         ; 10.000       ; -0.091     ; 5.863      ;
; 4.067 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~13                                                                               ; CLK          ; CLK         ; 10.000       ; -0.091     ; 5.863      ;
; 4.067 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~16                                                                               ; CLK          ; CLK         ; 10.000       ; -0.091     ; 5.863      ;
; 4.067 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~18                                                                               ; CLK          ; CLK         ; 10.000       ; -0.091     ; 5.863      ;
; 4.067 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~19                                                                               ; CLK          ; CLK         ; 10.000       ; -0.091     ; 5.863      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.395 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr_angle[1]            ; MODIFY_FFT:MODIFY_FFT|TWIDLE_14_bit_STAGE2:TWIDLE2|altsyncram:cos_rtl_0|altsyncram_tl81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.503      ; 1.152      ;
; 0.451 ; uart_tx:UART_TX|state.s_stop                                       ; uart_tx:UART_TX|state.s_stop                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart_tx:UART_TX|state.s_wr                                         ; uart_tx:UART_TX|state.s_wr                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart_tx:UART_TX|tx_bits[3]                                         ; uart_tx:UART_TX|tx_bits[3]                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart_tx:UART_TX|state.s_start1                                     ; uart_tx:UART_TX|state.s_start1                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart_tx:UART_TX|tx_done_o                                          ; uart_tx:UART_TX|tx_done_o                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart_tx:UART_TX|state.s_idle                                       ; uart_tx:UART_TX|state.s_idle                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451 ; uart_tx:UART_TX|tx_bits[0]                                         ; uart_tx:UART_TX|tx_bits[0]                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[3]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[3]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[2]              ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[2]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[2]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[3]              ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[3]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[1]              ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[1]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[1]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[0]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[0]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[0]              ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:UART_TX|tx_bits[2]                                         ; uart_tx:UART_TX|tx_bits[2]                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:UART_TX|tx_bits[1]                                         ; uart_tx:UART_TX|tx_bits[1]                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                       ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                               ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                       ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|done_o                     ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|done_o                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[1]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[2]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[2]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[3]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[3]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|cur_state.IDLE                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[7]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[7]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[11]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[11]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[12]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[12]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[13]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[13]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[6]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[6]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[7]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[7]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[8]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[8]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[9]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[9]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[10]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[10]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[11]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[11]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[12]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[12]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[13]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[13]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[6]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[6]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_wr_o                    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_wr_o                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|state_rd.SEC_OUT                   ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.403      ; 1.067      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[2]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[3]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[3]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[0]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[0]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[0]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[0]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[1]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[2]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[2]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[2]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|cur_state.IDLE                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|start_fft                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|start_fft                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[3]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[3]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WRITE_TO_MEM ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WRITE_TO_MEM                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WAIT         ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WAIT                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[3]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[1]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[1]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[2]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[2]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[2]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[1]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[1]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[0]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[0]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[0]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[0]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.IDLE         ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.IDLE                                                                             ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|en_o                                       ; INVERT_ADDR:INVERT_ADDR|en_o                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                             ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|cur_state.WRITE1                           ; INVERT_ADDR:INVERT_ADDR|cur_state.WRITE1                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o                  ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start              ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt                     ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_idle               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_idle                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_back_mem_o              ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_back_mem_o                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[3]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[3]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_back_mem_o              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_back_mem_o                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[0]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|k[0]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[1]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[2]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|i[2]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
+-------+--------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 8
Shortest Synchronizer Chain: 3 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 22.160 ns




+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 145.14 MHz ; 145.14 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 3.110 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.375 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; CLK   ; 4.497 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                               ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.110 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 6.842      ;
; 3.238 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.076     ; 6.708      ;
; 3.309 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.076     ; 6.637      ;
; 3.384 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.076     ; 6.562      ;
; 3.547 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.076     ; 6.399      ;
; 3.630 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a13~portb_address_reg0 ; CLK          ; CLK         ; 10.000       ; 0.282      ; 6.711      ;
; 3.701 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a13~portb_address_reg0 ; CLK          ; CLK         ; 10.000       ; 0.282      ; 6.640      ;
; 3.716 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[2]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 6.243      ;
; 3.734 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 6.225      ;
; 3.776 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a13~portb_address_reg0 ; CLK          ; CLK         ; 10.000       ; 0.282      ; 6.565      ;
; 3.787 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[2]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 6.172      ;
; 3.805 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 6.147      ;
; 3.805 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 6.154      ;
; 3.840 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 6.119      ;
; 3.862 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[2]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 6.097      ;
; 3.880 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 6.079      ;
; 3.883 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.274      ; 6.450      ;
; 3.911 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 6.048      ;
; 3.939 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a13~portb_address_reg0 ; CLK          ; CLK         ; 10.000       ; 0.282      ; 6.402      ;
; 3.954 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.274      ; 6.379      ;
; 3.986 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 5.973      ;
; 4.016 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|cur_state.READ1                                                                 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.072     ; 5.934      ;
; 4.022 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[9]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.925      ;
; 4.025 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[2]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 5.934      ;
; 4.029 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.274      ; 6.304      ;
; 4.043 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 5.916      ;
; 4.061 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 5.891      ;
; 4.062 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.086     ; 5.874      ;
; 4.083 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[10]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.864      ;
; 4.113 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.074     ; 5.835      ;
; 4.149 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.063     ; 5.810      ;
; 4.161 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[13]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.450     ; 5.411      ;
; 4.169 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[9]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.778      ;
; 4.172 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.286      ; 6.173      ;
; 4.192 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.274      ; 6.141      ;
; 4.195 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[11]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.446     ; 5.381      ;
; 4.196 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[19]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.448     ; 5.378      ;
; 4.202 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.READ1                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.086     ; 5.734      ;
; 4.204 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[6]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.743      ;
; 4.212 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[9]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.074     ; 5.736      ;
; 4.230 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[10]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.717      ;
; 4.236 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[0]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.711      ;
; 4.260 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.074     ; 5.688      ;
; 4.268 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 5.684      ;
; 4.273 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[10]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.074     ; 5.675      ;
; 4.282 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re_rtl_0_bypass[8]                                                                  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[23]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.064     ; 5.676      ;
; 4.282 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re_rtl_0_bypass[8]                                                                  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[22]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.064     ; 5.676      ;
; 4.282 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re_rtl_0_bypass[8]                                                                  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[20]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.064     ; 5.676      ;
; 4.293 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[11]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.654      ;
; 4.295 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|mem_Im_rtl_0_bypass[8]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.070     ; 5.657      ;
; 4.295 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.652      ;
; 4.298 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[9]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.649      ;
; 4.303 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.073     ; 5.646      ;
; 4.328 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Re_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.287      ; 6.018      ;
; 4.351 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.070     ; 5.601      ;
; 4.351 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[6]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.596      ;
; 4.356 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[9]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.591      ;
; 4.359 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[10]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.588      ;
; 4.364 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[21]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.425     ; 5.233      ;
; 4.364 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a13~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[21]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.421     ; 5.237      ;
; 4.367 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.074     ; 5.581      ;
; 4.368 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|rd_ptr[2]                                                                       ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.073     ; 5.581      ;
; 4.375 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[5]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.572      ;
; 4.380 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.074     ; 5.568      ;
; 4.382 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[3]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.565      ;
; 4.383 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[0]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.564      ;
; 4.389 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.074     ; 5.559      ;
; 4.394 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[6]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.074     ; 5.554      ;
; 4.402 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|rd_ptr[2]                                                                       ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im_rtl_0_bypass[4]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.073     ; 5.547      ;
; 4.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.066     ; 5.553      ;
; 4.417 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[10]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.530      ;
; 4.420 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[7]                                                                            ; CLK          ; CLK         ; 10.000       ; -0.425     ; 5.177      ;
; 4.426 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[0]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.074     ; 5.522      ;
; 4.437 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr2[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im_rtl_0_bypass[4]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.066     ; 5.519      ;
; 4.440 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[11]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.507      ;
; 4.442 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.505      ;
; 4.443 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~4                                                                                ; CLK          ; CLK         ; 10.000       ; -0.060     ; 5.519      ;
; 4.444 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a13~portb_address_reg0 ; CLK          ; CLK         ; 10.000       ; 0.262      ; 5.877      ;
; 4.447 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.074     ; 5.501      ;
; 4.450 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                                                                      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.074     ; 5.498      ;
; 4.458 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.066     ; 5.498      ;
; 4.462 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[7]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.485      ;
; 4.476 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[12]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.450     ; 5.096      ;
; 4.480 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[6]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.467      ;
; 4.483 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[11]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.074     ; 5.465      ;
; 4.485 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.074     ; 5.463      ;
; 4.490 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[2]                                                                            ; CLK          ; CLK         ; 10.000       ; -0.428     ; 5.104      ;
; 4.492 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|wr_ptr2[1]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im_rtl_0_bypass[4]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.066     ; 5.464      ;
; 4.494 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[10]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.446     ; 5.082      ;
; 4.496 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[9]                                                                          ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.075     ; 5.451      ;
; 4.497 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~2                                                                                ; CLK          ; CLK         ; 10.000       ; -0.081     ; 5.444      ;
; 4.497 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~10                                                                               ; CLK          ; CLK         ; 10.000       ; -0.081     ; 5.444      ;
; 4.497 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~13                                                                               ; CLK          ; CLK         ; 10.000       ; -0.081     ; 5.444      ;
; 4.497 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~4                                                                                ; CLK          ; CLK         ; 10.000       ; -0.081     ; 5.444      ;
; 4.497 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~7                                                                                ; CLK          ; CLK         ; 10.000       ; -0.081     ; 5.444      ;
; 4.497 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~22                                                                               ; CLK          ; CLK         ; 10.000       ; -0.081     ; 5.444      ;
; 4.497 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~23                                                                               ; CLK          ; CLK         ; 10.000       ; -0.081     ; 5.444      ;
; 4.497 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                           ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~24                                                                               ; CLK          ; CLK         ; 10.000       ; -0.081     ; 5.444      ;
; 4.498 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0  ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Im_o_temp[12]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.446     ; 5.078      ;
; 4.499 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.070     ; 5.453      ;
+-------+-------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.375 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr_angle[1]            ; MODIFY_FFT:MODIFY_FFT|TWIDLE_14_bit_STAGE2:TWIDLE2|altsyncram:cos_rtl_0|altsyncram_tl81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.445      ; 1.050      ;
; 0.400 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[3]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[3]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[2]              ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[3]              ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[3]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[1]              ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[1]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[1]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[0]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[0]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[0]              ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:UART_TX|state.s_stop                                       ; uart_tx:UART_TX|state.s_stop                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:UART_TX|state.s_wr                                         ; uart_tx:UART_TX|state.s_wr                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:UART_TX|tx_bits[3]                                         ; uart_tx:UART_TX|tx_bits[3]                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:UART_TX|tx_bits[2]                                         ; uart_tx:UART_TX|tx_bits[2]                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:UART_TX|tx_bits[1]                                         ; uart_tx:UART_TX|tx_bits[1]                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:UART_TX|state.s_start1                                     ; uart_tx:UART_TX|state.s_start1                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:UART_TX|tx_done_o                                          ; uart_tx:UART_TX|tx_done_o                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:UART_TX|state.s_idle                                       ; uart_tx:UART_TX|state.s_idle                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:UART_TX|tx_bits[0]                                         ; uart_tx:UART_TX|tx_bits[0]                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                               ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[1]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[2]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[2]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[3]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[3]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_wr_o                    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_wr_o                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[3]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[3]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WAIT         ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WAIT                                                                             ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[3]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[1]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[1]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[2]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[2]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[2]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[1]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[1]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[0]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[0]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[0]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[0]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o                  ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start              ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt                     ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_idle               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_idle                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[2]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[2]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_back_mem_o              ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_back_mem_o                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                       ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                       ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|done_o                     ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|done_o                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|cur_state.IDLE                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[3]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[3]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_back_mem_o              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_back_mem_o                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[7]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[7]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[11]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[11]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[12]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[12]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[13]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[13]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[6]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[6]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[7]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[7]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[8]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[8]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[9]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[9]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[10]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[10]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[11]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[11]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[12]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[12]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[13]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[13]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[6]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[6]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|en_back_mem_o              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|en_back_mem_o                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[1]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[0]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|k[0]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|i[1]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[2]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[3]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[3]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[0]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[0]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[0]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[0]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[1]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[2]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|k[2]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[2]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|cur_state.IDLE                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|start_fft                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|start_fft                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WRITE_TO_MEM ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WRITE_TO_MEM                                                                     ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.IDLE         ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.IDLE                                                                             ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
+-------+--------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 8
Shortest Synchronizer Chain: 3 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 22.675 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 6.690 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.128 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; CLK   ; 4.370 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 6.690 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.039     ; 3.278      ;
; 6.716 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.039     ; 3.252      ;
; 6.781 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.039     ; 3.187      ;
; 6.787 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[2]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.034     ; 3.186      ;
; 6.805 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.039     ; 3.163      ;
; 6.846 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[2]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 3.124      ;
; 6.863 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a13~portb_address_reg0 ; CLK          ; CLK         ; 10.000       ; 0.145      ; 3.311      ;
; 6.872 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[2]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 3.098      ;
; 6.874 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 3.096      ;
; 6.877 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 3.093      ;
; 6.889 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a13~portb_address_reg0 ; CLK          ; CLK         ; 10.000       ; 0.145      ; 3.285      ;
; 6.900 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 3.070      ;
; 6.903 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 3.067      ;
; 6.931 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.137      ; 3.235      ;
; 6.937 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[2]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 3.033      ;
; 6.954 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a13~portb_address_reg0 ; CLK          ; CLK         ; 10.000       ; 0.145      ; 3.220      ;
; 6.957 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.137      ; 3.209      ;
; 6.961 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[2]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 3.009      ;
; 6.965 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 3.005      ;
; 6.968 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 3.002      ;
; 6.978 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a13~portb_address_reg0 ; CLK          ; CLK         ; 10.000       ; 0.145      ; 3.196      ;
; 6.989 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 2.981      ;
; 6.992 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 2.978      ;
; 7.022 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[1]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.137      ; 3.144      ;
; 7.046 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[0]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.137      ; 3.120      ;
; 7.091 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.READ1                                                                ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.039     ; 2.877      ;
; 7.103 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.039     ; 2.865      ;
; 7.137 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[0]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.034     ; 2.836      ;
; 7.170 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|cur_state.READ1                                                                ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 2.800      ;
; 7.216 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[3]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.034     ; 2.757      ;
; 7.241 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re_rtl_0_bypass[7]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[14]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.710      ;
; 7.241 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re_rtl_0_bypass[7]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[13]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.710      ;
; 7.241 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re_rtl_0_bypass[7]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[12]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.710      ;
; 7.246 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re_rtl_0_bypass[5]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[14]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.705      ;
; 7.246 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re_rtl_0_bypass[5]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[13]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.705      ;
; 7.246 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re_rtl_0_bypass[5]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[12]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.705      ;
; 7.247 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.READ1                                                                ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[2]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 2.723      ;
; 7.256 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.READ1                                                                ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a13~portb_address_reg0 ; CLK          ; CLK         ; 10.000       ; 0.137      ; 2.910      ;
; 7.259 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[2]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 2.711      ;
; 7.268 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a13~portb_address_reg0 ; CLK          ; CLK         ; 10.000       ; 0.137      ; 2.898      ;
; 7.275 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[9]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.038     ; 2.694      ;
; 7.275 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.READ1                                                                ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 2.695      ;
; 7.278 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.READ1                                                                ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 2.692      ;
; 7.287 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 2.683      ;
; 7.290 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[3]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.037     ; 2.680      ;
; 7.312 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[2]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.149      ; 2.866      ;
; 7.319 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                                                                     ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.037     ; 2.651      ;
; 7.322 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re_rtl_0_bypass[8]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[23]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.029     ; 2.656      ;
; 7.322 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re_rtl_0_bypass[8]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[22]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.029     ; 2.656      ;
; 7.322 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re_rtl_0_bypass[8]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|Re_o_temp[20]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.029     ; 2.656      ;
; 7.330 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[10]                                                                        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.038     ; 2.639      ;
; 7.332 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.READ1                                                                ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.137      ; 2.834      ;
; 7.340 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[2]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.039     ; 2.628      ;
; 7.344 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[0]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|altsyncram:mem_Im_rtl_0|altsyncram_isg1:auto_generated|ram_block1a0~portb_address_reg0  ; CLK          ; CLK         ; 10.000       ; 0.137      ; 2.822      ;
; 7.348 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~2                                                                                ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.615      ;
; 7.348 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~10                                                                               ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.615      ;
; 7.348 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~13                                                                               ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.615      ;
; 7.348 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~4                                                                                ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.615      ;
; 7.348 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~7                                                                                ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.615      ;
; 7.348 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~22                                                                               ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.615      ;
; 7.348 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~23                                                                               ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.615      ;
; 7.348 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~24                                                                               ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.615      ;
; 7.349 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[0]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.038     ; 2.620      ;
; 7.360 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[1]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.038     ; 2.609      ;
; 7.361 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~3                                                                                ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.602      ;
; 7.361 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~10                                                                               ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.602      ;
; 7.361 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~13                                                                               ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.602      ;
; 7.361 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~16                                                                               ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.602      ;
; 7.361 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~18                                                                               ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.602      ;
; 7.361 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re~19                                                                               ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.602      ;
; 7.363 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|wr_ptr2[1]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr[1]                                                                       ; CLK          ; CLK         ; 10.000       ; -0.034     ; 2.610      ;
; 7.374 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re~4                                                                                ; CLK          ; CLK         ; 10.000       ; -0.029     ; 2.604      ;
; 7.377 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re_rtl_0_bypass[6]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.052     ; 2.578      ;
; 7.380 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|altsyncram:mem_Im_rtl_0|altsyncram_esg1:auto_generated|ram_block1a0~portb_address_reg0 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[13]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.242     ; 2.385      ;
; 7.380 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[6]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.038     ; 2.589      ;
; 7.381 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~6                                                                                ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.582      ;
; 7.381 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im~14                                                                               ; CLK          ; CLK         ; 10.000       ; -0.044     ; 2.582      ;
; 7.381 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re_rtl_0_bypass[6]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[14]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.570      ;
; 7.381 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re_rtl_0_bypass[6]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[13]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.570      ;
; 7.381 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re_rtl_0_bypass[6]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[12]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.570      ;
; 7.383 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[6]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.052     ; 2.572      ;
; 7.392 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[3]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.038     ; 2.577      ;
; 7.392 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[5]                                                                         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.038     ; 2.577      ;
; 7.393 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[11]                                                                        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.038     ; 2.576      ;
; 7.395 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re_rtl_0_bypass[8]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[14]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.556      ;
; 7.395 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re_rtl_0_bypass[8]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[13]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.556      ;
; 7.395 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Re_rtl_0_bypass[8]                                                                 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|Re_o_temp[12]                                                                           ; CLK          ; CLK         ; 10.000       ; -0.056     ; 2.556      ;
; 7.398 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr1_o[0]                                                                   ; CLK          ; CLK         ; 10.000       ; -0.052     ; 2.557      ;
; 7.398 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr1_o[2]                                                                   ; CLK          ; CLK         ; 10.000       ; -0.052     ; 2.557      ;
; 7.398 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[2]                                                                     ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr1_o[3]                                                                   ; CLK          ; CLK         ; 10.000       ; -0.052     ; 2.557      ;
; 7.403 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Re_rtl_0_bypass[6]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.052     ; 2.552      ;
; 7.404 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                     ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                      ; CLK          ; CLK         ; 10.000       ; -0.037     ; 2.566      ;
; 7.409 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|wr_ptr2[3]                                                                     ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[6]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.052     ; 2.546      ;
; 7.412 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|rd_ptr[3]                                                                      ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|mem_Im_rtl_0_bypass[2]                                                                  ; CLK          ; CLK         ; 10.000       ; -0.039     ; 2.556      ;
; 7.415 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~5                                                                                ; CLK          ; CLK         ; 10.000       ; -0.047     ; 2.545      ;
; 7.415 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~14                                                                               ; CLK          ; CLK         ; 10.000       ; -0.047     ; 2.545      ;
; 7.415 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~16                                                                               ; CLK          ; CLK         ; 10.000       ; -0.047     ; 2.545      ;
; 7.415 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~17                                                                               ; CLK          ; CLK         ; 10.000       ; -0.047     ; 2.545      ;
; 7.415 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~18                                                                               ; CLK          ; CLK         ; 10.000       ; -0.047     ; 2.545      ;
; 7.415 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_wr                                                                          ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|mem_Im~19                                                                               ; CLK          ; CLK         ; 10.000       ; -0.047     ; 2.545      ;
+-------+------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                          ; To Node                                                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.128 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|rd_ptr_angle[1]            ; MODIFY_FFT:MODIFY_FFT|TWIDLE_14_bit_STAGE2:TWIDLE2|altsyncram:cos_rtl_0|altsyncram_tl81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.238      ; 0.470      ;
; 0.128 ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|state_rd.SEC_OUT                   ; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.219      ; 0.431      ;
; 0.165 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|rd_ptr_angle[1]            ; MODIFY_FFT:MODIFY_FFT|TWIDLE_14_bit_STAGE1:TWIDLE1|altsyncram:cos_rtl_0|altsyncram_oo81:auto_generated|ram_block1a0~porta_address_reg0 ; CLK          ; CLK         ; 0.000        ; 0.217      ; 0.486      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[3]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[3]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[2]              ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[2]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[2]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[3]              ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[3]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[1]              ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[1]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[1]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[0]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_mem[0]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[0]              ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|adr_ptr2_o[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_back_mem_o              ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|en_back_mem_o                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|state.s_stop                                       ; uart_tx:UART_TX|state.s_stop                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|state.s_wr                                         ; uart_tx:UART_TX|state.s_wr                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_bits[3]                                         ; uart_tx:UART_TX|tx_bits[3]                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_bits[2]                                         ; uart_tx:UART_TX|tx_bits[2]                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_bits[1]                                         ; uart_tx:UART_TX|tx_bits[1]                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|state.s_start1                                     ; uart_tx:UART_TX|state.s_start1                                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_done_o                                          ; uart_tx:UART_TX|tx_done_o                                                                                                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|state.s_idle                                       ; uart_tx:UART_TX|state.s_idle                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_bits[0]                                         ; uart_tx:UART_TX|tx_bits[0]                                                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                            ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                                                                                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                       ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                               ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                       ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|done_o                     ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|done_o                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[1]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[1]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[2]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[2]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[3]                       ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|i[3]                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL4:CONTROL4|cur_state.IDLE                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[3]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[3]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|adr_ptr2_o[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_back_mem_o              ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|en_back_mem_o                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL3:CONTROL3|cur_state.IDLE                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[7]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[7]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[8]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[9]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[10]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[11]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[11]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[12]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[12]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[13]                              ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[13]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[6]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[6]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[7]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[7]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[8]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[8]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[9]                               ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[9]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[10]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[10]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[11]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[11]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[12]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[12]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[13]                              ; INVERT_ADDR:INVERT_ADDR|Re_o_temp[13]                                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[6]                               ; INVERT_ADDR:INVERT_ADDR|Im_o_temp[6]                                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_wr_o                    ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|en_wr_o                                                                                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[3]              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[3]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[2]              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[2]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[1]              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[1]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[0]              ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|adr_ptr2_o[0]                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|cur_state.IDLE             ; MODIFY_FFT:MODIFY_FFT|CONTROL2:CONTROL2|cur_state.IDLE                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[2]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[3]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[3]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[0]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr2[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[0]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[0]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[1]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[2]                ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|adr_ptr1[2]                                                                                    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[3]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[3]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WRITE_TO_MEM ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WRITE_TO_MEM                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WAIT         ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.WAIT                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[3]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[3]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[1]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[1]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[2]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[2]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[2]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[2]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[1]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[1]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[0]                  ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr[0]                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[0]             ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|wr_ptr_temp[0]                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.IDLE         ; MODIFY_FFT:MODIFY_FFT|CONTROL1:CONTROL1|initial_state.IDLE                                                                             ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|en_o                                       ; INVERT_ADDR:INVERT_ADDR|en_o                                                                                                           ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                             ; INVERT_ADDR:INVERT_ADDR|cur_state.IDLE                                                                                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|cur_state.WRITE1                           ; INVERT_ADDR:INVERT_ADDR|cur_state.WRITE1                                                                                               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o                  ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o                                                                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start              ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start                                                                                  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt                     ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt                                                                                         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_idle               ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_idle                                                                                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]                 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]                                                                                     ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
+-------+--------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 8
Shortest Synchronizer Chain: 3 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 26.582 ns




+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 2.671 ; 0.128 ; N/A      ; N/A     ; 4.370               ;
;  CLK             ; 2.671 ; 0.128 ; N/A      ; N/A     ; 4.370               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx_o          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; key[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RST_N                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_o          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_o          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_o          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 10253    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 10253    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 4     ; 4    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 601   ; 601  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------+
; Clock Status Summary                                                ;
+--------------------------------------+-------+------+---------------+
; Target                               ; Clock ; Type ; Status        ;
+--------------------------------------+-------+------+---------------+
; CLK                                  ; CLK   ; Base ; Constrained   ;
; MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o ;       ; Base ; Unconstrained ;
; MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o ;       ; Base ; Unconstrained ;
; MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_o ;       ; Base ; Unconstrained ;
; MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o  ;       ; Base ; Unconstrained ;
+--------------------------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_N      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx_o        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_N      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx_o        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Thu Jan 09 16:10:03 2025
Info: Command: quartus_sta FFT_256 -c FFT_256
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 684 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'SDC1.sdc'
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|final_RADIX:RADIX4|Im_o2[12] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX3|Im_o2[0] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX2|Im_o2[0] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX|Im_o1[23] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK (Rise) to CLK (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.671
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.671               0.000 CLK 
Info (332146): Worst-case hold slack is 0.395
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.395               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.469
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.469               0.000 CLK 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 8
    Info (332114): Shortest Synchronizer Chain: 3 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 22.160 ns
    Info (332114): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|final_RADIX:RADIX4|Im_o2[12] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX3|Im_o2[0] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX2|Im_o2[0] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX|Im_o1[23] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK (Rise) to CLK (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 3.110
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.110               0.000 CLK 
Info (332146): Worst-case hold slack is 0.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.375               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.497
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.497               0.000 CLK 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 8
    Info (332114): Shortest Synchronizer Chain: 3 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 22.675 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|final_RADIX:RADIX4|Im_o2[12] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM4|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX3|Im_o2[0] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM3|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX2|Im_o2[0] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM2:RAM2|en_o
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|RADIX:RADIX|Im_o1[23] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM:RAM1|en_o
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK (Rise) to CLK (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 6.690
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.690               0.000 CLK 
Info (332146): Worst-case hold slack is 0.128
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.128               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.370
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.370               0.000 CLK 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 8
    Info (332114): Shortest Synchronizer Chain: 3 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 26.582 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 4796 megabytes
    Info: Processing ended: Thu Jan 09 16:10:05 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:03


