在 Innovus 中重新执行 `01_floorplan.tcl` 后，虽然没有 **ERROR**，但日志中出现了几类典型的 **WARNING**。这些警告主要集中在 **物理对齐（Snapping）** 和 **库文件一致性** 上。

以下是对这些 log 的详细分析以及建议的后续操作：

---

## 1. 核心重点：IMPFP-4026 (Core/Die 对齐警告)

这是你 log 中最显眼的部分。

* **现象**：工具自动将 Core 的边界（Left/Bottom/Right/Top）调整到了 `90.00`。
* **原因**：你在 TCL 中设定的 Core 尺寸或起始位置没有对齐到 **Placement Grid**（放置栅格）或 **Routing Track**（走线轨道）。为了保证标准单元（Standard Cells）能合法放置，Innovus 强制将其“吸附”到了最近的格点上。
* **影响**：
* 如果你有精确的 Chip Size 要求，自动吸附可能导致最终面积与预期有微小偏差。
* 如果后续有硬核（Macro）对齐要求，这可能会导致 Macro 偏离原本的位置。


* **建议**：
* **检查 `floorPlan` 命令参数**：确保 `-site` 定义的宽度/高度倍数与你的 `floorPlan` 尺寸匹配。
* **忽略与否**：通常情况下，如果偏差极小（如从 89.9 变到 90），可以忽略。但最好在设计初期就确定好对齐规则（Snap Rule）。



---

## 2. IMPFP-325 (Floorplan 已调整)

* **含义**：由于你执行了 `floorPlan` 命令，工具检测到当前内存中已有的 floorplan 被覆盖或重新调整了。
* **注意**：如果你在执行脚本前手动调整过某些 Block 的位置，执行此脚本后，**手动调整的内容会被覆盖或自动推导（derive）**。请务必确认 Macro 和 Power Ring 是否仍在你想要的位置。

---

## 3. 提取与库警告 (IMPEXT / IMPVL)

* **IMPEXT-2766/2773**：QRC 或 ICT 文件中缺少某些层（Layer）的层电阻（Sheet Resistance）或过孔电阻（Via Resistance）。
* **处理**：这通常是工艺库文件（Techfile）的问题。如果这些层不是关键金属层，可以暂时忽略；如果是主干走线层，需联系 Foundry 确认。


* **IMPVL-159**：LEF 文件中定义的引脚（Pin）在 Netlist 或其他逻辑库中不一致。
* **处理**：检查你的 LEF 和 .v 网表是否匹配，是否存在多余的 Pin 或缺失的 Pin。



---

## 4. 时序与约束警告 (TCLCMD / TCLNL)

* **TCLNL-330**：`set_input_delay` 设在了时钟根节点（Clock Root）上。
* **原理**：时钟根节点通常不需要 input delay，因为它是时钟定义的起点。
* **建议**：检查 SDC 文件，通常只需要在数据输入端口（Data Input Ports）设置 input delay。


* **TCLCMD-1013**：`set_operating_conditions` 被跳过。
* **原因**：可能是因为你的库里只定义了一个 PVT，或者命令格式与当前模式（MMMC）冲突。



---

### 💡 总结建议

1. **验证物理位置**：在 GUI 界面检查 Core 边界和 IO Pin 的位置，确认 `editPin` 是否按照你的预期摆放了 Pin（注意 log 提示 `Fixing pin overlap option is turned OFF`）。
2. **检查 SDC**：修复 `set_input_delay` 的位置，确保约束施加在正确的 Data Port 上。
3. **确认面积**：如果 `90.00` 的偏移影响了你的 Top-level 集成，请在 `floorPlan` 命令中手动计算并指定对齐后的坐标。

**你需要我帮你检查一下 `01_floorplan.tcl` 中具体的 `floorPlan` 命令参数设置是否合理吗？**