# 介绍

> 原文:[https://www . javatpoint . com/时序电路数字电子](https://www.javatpoint.com/sequential-circuits-in-digital-electronics)

在前几节中，我们学习了组合电路及其工作原理。组合电路有一组输出，它只取决于输入的当前组合。下面是同步逻辑电路的框图。

![Introduction](../Images/2d03563e78d353e23cab96be05276663.png)

时序电路是一种特殊类型的电路，具有一系列输入和输出。时序电路的输出取决于当前输入和先前输出的组合。先前的输出被视为当前状态。因此，时序电路包含组合电路及其存储元件。时序电路不需要总是包含组合电路。因此，时序电路只能包含存储元件。

组合电路和时序电路的区别如下:

|  | 组合电路 | 时序电路 |
| 1) | 组合电路的输出仅取决于当前的输入。 | 时序电路的输出取决于当前输入和当前状态(先前输出)。 |
| 2) | 组合电路中不存在反馈路径。 | 反馈路径存在于时序电路中。 |
| 3) | 在组合电路中，不需要存储元件。 | 在时序电路中，存储元件起着重要的作用和要求。 |
| 4) | 组合电路不需要时钟信号。 | 时序电路需要时钟信号。 |
| 5) | 该组合电路设计简单。 | 设计一个时序电路并不简单。 |

## 时序电路的类型

### 异步时序电路

**异步时序电路**不使用时钟信号。异步电路通过脉冲工作。因此，输入的变化可以改变电路的状态。异步电路不使用时钟脉冲。当输入变量改变时，内部状态改变。非时钟触发器或延时触发器是异步时序电路的存储元件。异步时序电路类似于带反馈的组合电路。

### 同步时序电路

在同步时序电路中，存储元件状态的同步是由时钟信号完成的。输出存储在触发器或锁存器(存储设备)中。输出的同步要么仅在时钟信号的负沿完成，要么仅在正沿完成。

## 时钟信号和触发

### 时钟信号

时钟信号是周期信号，其中开时间和关时间不必相同。当时钟信号的开时间和关时间相同时，用方波表示时钟信号。下面是表示时钟信号的图表:

![Introduction](../Images/5ef7e7d9295d48f61a06a0fc2e24d263.png)

时钟信号被认为是方波。有时，信号保持在逻辑高 5V 或低 0V，时间相等。它以一定的时间周期重复，这将等于“开时间”或“关时间”的两倍。

## 触发类型

时序电路中有两种触发方式:

### 电平触发

逻辑高和逻辑低是时钟信号的两个电平。在电平触发中，当时钟脉冲处于特定电平时，电路才会被激活。级别触发有以下几种类型:

### 正电平触发

在正电平触发中，出现逻辑高电平信号。因此，在这种触发中，电路以这种类型的时钟信号工作。下图是正电平触发图:

![Introduction](../Images/8cd545816cdd10344249ca4f65b5727f.png)

### 负电平触发

在负电平触发中，出现逻辑低电平信号。因此，在这种触发中，电路以这种类型的时钟信号工作。下图是负电平触发的示意图:

![Introduction](../Images/377ce07ac2e024316ba263710482e5f4.png)

## 边缘触发

在边沿触发的时钟信号中，发生两种类型的转换，即从逻辑低到逻辑高或从逻辑高到逻辑低的转换。

根据时钟信号的转换，有以下几种边沿触发:

### 正边沿触发

从逻辑低到逻辑高的转换发生在正边沿触发的时钟信号中。因此，在正边沿触发时，电路以这种类型的时钟信号工作。正边沿触发图如下所示。

![Introduction](../Images/013415f2a0fe942f61a5740c39a34648.png)

### 负边沿触发

从逻辑高到逻辑低的转换发生在负沿触发的时钟信号中。因此，在负沿触发时，电路以这种类型的时钟信号工作。负边沿触发图如下。

![Introduction](../Images/8c3b8fe97fd699dbf52079a89baa2635.png)

* * *