# 应变硅技术对晶体管载流子迁移率的提升机制

## 应变硅技术的基本原理与分类

应变硅(Strained Silicon)技术是通过在硅晶体中引入机械应力来改变其能带结构和载流子输运特性的半导体工艺。该技术利用硅晶格在应力作用下的形变，调整载流子(电子和空穴)的有效质量，从而显著提升迁移率。根据应力类型可分为两大类：

1. **双轴应变(Biaxial Strain)**：通常通过外延生长在SiGe衬底上的硅层实现。由于SiGe的晶格常数比纯硅大4.2%(Ge含量20%时)，上层的硅晶格会被拉伸形成双轴张应变。

2. **单轴应变(Uniaxial Strain)**：主要通过局部工艺引入，如接触蚀刻停止层(CESL)、硅锗源漏(eSiGe)或应力记忆技术(SMT)。例如，在PMOS中嵌入SiGe源漏会使沟道区域产生压缩应变。

## 载流子迁移率提升的物理机制

### 能带结构改变效应
应变会打破硅晶格的对称性，导致导带和价带发生分裂。对于双轴张应变：
- 电子迁移率提升：六重简并的Δ能带分裂为Δ2(二重简并)和Δ4(四重简并)，电子主要占据Δ2能带，其有效质量较低。
- 空穴迁移率提升：轻重空穴带(HH、LH)分离，减少了载流子散射。

### 散射率降低效应
应变改变了载流子的群速度和散射概率：
1. 声学声子散射降低：应变使费米面形状变化，减少了载流子-声子耦合
2. 离化杂质散射减弱：应变引起的能带分裂使得载流子分布更集中
3. 界面粗糙度散射改善：应变优化了载流子空间分布剖面

## 典型工艺实现方式

### NMOS增强技术
1. **张应力氮化硅覆盖层**：通过PECVD沉积高应力(>1GPa)SiN薄膜，产生单轴沟道张应力
2. **应力记忆技术(Stress Memorization Technique, SMT)**：利用多晶硅栅极在高温退火时的应力记忆效应
3. **嵌入式碳化硅(eSiC)源漏**：在源漏区外延生长SiC产生张应变

### PMOS增强技术
1. **嵌入式硅锗(eSiGe)源漏**：通过选择性外延生长SiGe(Ge含量30-40%)，产生单轴压应变
2. **压缩应力衬垫层**：沉积压缩应力SiN薄膜(应力值约-2GPa)
3. **双应力衬垫(Dual Stress Liner, DSL)**：在NMOS和PMOS上分别沉积张应力和压应力衬垫

## 技术演进与挑战

当前先进节点(如5nm以下)中，应变硅已与其他技术集成：
- 与FinFET或GAA(Gate-All-Around)结构协同优化
- 三维应变工程：通过纳米级图案化控制局部应变分布
主要技术挑战包括：
1. 应力松弛效应：随着特征尺寸缩小，应变保持率下降
2. 工艺复杂性增加：需要精确控制应力大小和分布
3. 与其他提升技术(如高k介质/金属栅)的兼容性问题

应变硅技术将继续在3D IC和异质集成中发挥关键作用，新一代应变工程可能涉及二维材料应变或相变材料等创新方法。