---
title: 中期答辩报告
date: 2023-11-07 20:29:32
tags: School
---

# 论文要点

- [ ] 🌟🌟🌟**遇到了什么问题、如何解决、起到的效果**(指出约束指标，即评价工作的参数，这样提升效果才可以被量化);  
       具体课题实现的细节其实都不是重点，汇报的10分钟，评委也根本不指望能够听明白论文的实现细节，评委只关心**问题、解决方法、效果**
- [ ] 🌟🌟跟其他的芯片做对比
  - [ ] 与原型比较：andes之前购买的IP，最好具体有Cycle相关的截图
  - [ ] 横向比较：开源的处理器，例如：蜂鸟、果壳、tiny riscv
- [ ] 🌟🌟点题，论文题目“面向<u>实时通信</u>的<u>基带低功耗</u>MCU<u>取指译码与访存</u>设计”
  - [ ] 1. 通信
  - [ ] 2. 低功耗
  - [ ] 3. 取指译码、访存
  - [ ] **<u>TODO</u>**: 根据问题点来写设计方案：一个问题，给出一些列的解决方案、给出性能提升的效果
  - [ ] **<u>TODO</u>**: 根据题目的3个要点来写报告，哪些设计是针对题目里的哪个设计点的
  - [ ] 基带处理器调度的内容：需要运行的程序、程序内指令的分布情况、程序的大小（能否放在ITCM里、如果不能我们怎么解决)
  - [ ] 基带处理器：要处理什么网络流、内部有什么加速器（这些加速器具体需要怎样的配置跟调度）
- [ ] 🌟找论文模板：牟智骞&王昊&沈茹靖, etc
- [ ] 背景、现状、论文内容之间的相关性
- [ ] 指明出处：在无线通信技术研究中心-核高基-工业5G项目支撑下(确认具体在哪个项目下)

# 课题设计的亮点

## 取指部分

1. ITCM

   - 2 bank ITCM: 压缩指令存储的问题(**问题2: 指令不对齐问题** <-- 由问题1引起)
   - 为什么使用ITCM：嵌入式程序足够小、我们支持压缩指令、Cache访问延迟不确定无法做到实时性(**问题1：实时性**)

2. FIFO

   - FIFO操作逻辑：push & pop
   - FIFO容量设计原因：避免溢出
   - FIFO的作用：拼接指令(问题2)
     - 当前设计的整数指令是如何拼接的（蜂鸟E203、浙大毕业论文）
     - **<u>TODO</u>**: 查阅文献设计，确定它们都没有使用FIFO来做指令的拼接: 导致起指令拼接逻辑复杂、需要保存MSB
     - 🌟🌟🌟创新点：Singal FIFO起到的作用 <-- 参考专利里怎么写的
   - Singal FIFO的问题:
     - 问题3：预取指指令浪费
     - 问题4：中断响应时间过长

3. Dual FIFO(🌟🌟🌟创新点)
   - 更少的访存(问题3)
   - 跟快的中断响应(问题4)、函数调用、分支控制
   - 控制逻辑、增加的硬件

## 译码部分

1. Decoer：解决3个问题（是什么指令、做什么操作、源操作数从哪儿来)
2. CompressDecoer
3. ExtendingUnit
4. SBP
   - 为什么放在ID Stage进行Decode？避免过多的bypass，问题5: 降低功耗跟面积
5. RF(一读一写)

## 访存部分

1. 区分非访存指令，禁止访问内存(问题5)
2. 读写操作的类型，一共有8条访存指令、读写data的拼接

# PPT

# 中期报告

# 成果

1. 一篇专利: 《由处理器执行的指令读取方法及相关产品》-- P230569DN

# 参考资料
