# 소개

@<link:https://gtkwave.sourceforge.net/;GTKWave> 의 소스 일부를 사용하여, testbench waveform 결과물로 부터 다시 testbench 소스를 만들기 위해 사용되는 툴입니다.
 

## 주요 기능

주된 사용 예

* >1. SoC top 시뮬레이션 중에서 하위 IP 일 부분만을 testbench 로 구축할 때
* >2. 고객사의 시뮬레이션으로 부터, 소스 없이 IP 검증용 testbench 구축할 때

 
## 실행 방법

make_testbench 을 실행하기 위해서는 아래와 같이 실행합니다.

```txt
> make_testbench

Make verilog testbench from simulation waveform file.
Usage: make_testbench  [--help] waveform_file template_vfile top_path [tb_file]

      --help                display this help and exit
  waveform_file             simulation waveform input file.
                            supported extension : .vcd
  template_vfile            Template top verilog file.
  top_path                  Top design instance path.
                            (ex) 'TOP.top.FiFo_inst')
  tb_file                   Testbench output verilog file.
                            (default : 'testbench.v')
```

실행 명령 : @<fixed>make_testbench  @<color:FF0000>waveform_file@</color>  @<color:FF0000>template_vfile@</color>  @<color:FF0000>top_path@</color>@</fixed>  @<color:0000FF>[tb_file]@</color>@</fixed>

@<color:FF0000>waveform_file@</color>에 시뮬레이션 결과 파일을 입력하고,  \
@<color:FF0000>top_path@</color>에 testbench 로 추출할 top 의 경로를 지정합니다.  \
그리고 @<color:FF0000>template_vfile@</color> 에 원래 top의 signal 선언이 포함된 template verilog 파일을 지정하면 testbench.v 파일이 생성됩니다.
만약 결과 출력 파일명을 직접 지정할 경우 @<color:FF0000>tb_file@</color> 를 사용하여야 합니다.
(현재 지원하는 waveform 파일은 .vcd 포멧만 가능합니다.)

;;;

## 라이센스 허가
기본적으로 BSD 라이센스를 준수하고 있으나, 내부 사용된 GTKWave 의 소스가 GPLv2 라이센스를 선언되어 있으므로, make_testbench 툴은 이에 종속됩니다.
