 
中 文 摘 要 ： 本整合型計畫係針對智慧型電能管理系統，目標以解決為數
眾多之住宅與商業低壓用戶所遭遇到之通信瓶頸之應用，發
展以 ZigBee 無線及 PLC 電力線載波為基礎之節能通信 IC 晶
片，取代傳統通信線路佈線，可以節省投資成本並提供高可
靠度之無所不在通信功能。 
為了達到節能滅碳目的，需量反應(Demand Response，DR)的
觀念開始被提出，當電力公司預測出下一時段可能會造成缺
電現象，透過與用戶簽訂協定卸除部分負載，即在該時段從
用戶買回負載容量，並轉而提供其他需要穩定用電的用戶。
需量管理措施包括，即時電價(Real-Time Pricing 
Tariffs)、緊急性可停電力計劃(Emergency Load 
Curtailment Programs)、自願性卸載計劃(Voluntary 
Demand Response Programs)、需量競價計劃(Demand 
Bidding Programs)及負載直接控制(Direct Load Control)
等，上述各種作法可各別獨立實施，也有部分機構將多種作
法合併為一種計劃實施。然而透過需量反應方式，電力公司
可以不需因短暫尖峰用電時段增加發電機容量，進而達到節
能減碳之目的。因此，本計畫已發展含負載控制、溫度設
定、待機管理之硬體電路，與數位電表技術作整合，收集個
別家電器具之用電量，並評估其執行轉移負載與降低尖峰用
電量之可行性與潛能。藉由所發展節能通信 IC 晶片所提供
之雙向溝通能力，在接收電力公司需量反應之信息後，可根
據系統供電容量之不足，進行較不重要之即時切離停電，於
必要時，亦可針對重要負載事先提出停電警告再進行卸載之
動作；針對大量之冷氣空調負載，亦可配合降低需求，透過
節能通信晶片，進行溫度設定之遠端調整，降低尖峰用電
量。而針對大量之家電器具，將可根據其用電量，進行待機
之監測與停電管理，有效節省待機電能之浪費。藉由節能通
信 IC 晶片之研發，未來將可與智慧型家電作有效整合，以
執行節省電能之各種機制。 
 
中文關鍵詞： 電力線載波通信，通信 IC，需量反應，待機電力，Power 
Line Communication (PLC) ，Cyclic Redundancy Check 
(CRC) ，Pulse Width Modulation (PWM) ， Frequency 
Shift Keying (FSK) ，ZigBee，整合型測試，系統層級診
斷，容錯性設計。 
英 文 摘 要 ： Due to lack of natural resources in Taiwan, we import 
oil and coal. This shortage becomes more serious with 
the fast development in newly developed nations. On 
the other side, global warming accelerates the 
 行政院國家科學委員會補助專題研究計畫 
■ 成 果 報 告   
□期中進度報告 
 
節能通信 IC 晶片開發與智慧型電能管理系統整合研究(3/3) 
 
計畫類別：□ 個別型計畫  ■ 整合型計畫 
計畫編號：  NSC-99-2220-E-110-001-  
執行期間： 2010 年 11 月 1 日至 2011 年 12 月 31 日 
 
計畫主持人：李淑敏 
共同主持人：王朝欽、陳朝順、郭可驥 
計畫參與人員：   辜德典、康晉承、林科亦、宋進壽、郭家瑋、 
歐育豪、蔡東瑞、陳致霖、楊上賢、葉岱灝、 
林聖智、葉東樺、程柏銓、謝鎧仰 
 
 
 
 
成果報告類型(依經費核定清單規定繳交)：□精簡報告  ■完整報告 
 
執行單位：：國立中山大學資訊工程系(所) 
 
 
 
 
 
中   華   民   國   101  年  2 月  28  日 
 
 
 
2 
 
關鍵字：電力線載波通信，通信IC，需量反應，待機電力，Power Line Communication 
(PLC) ，Cyclic Redundancy Check (CRC) ，Pulse Width Modulation (PWM) ， Frequency Shift 
Keying (FSK) ，ZigBee，整合型測試，系統層級診斷，容錯性設計。 
 
 
 
4 
 
目錄 
 
一、前言 ................................................................................................ 5 
二、研究目的 ........................................................................................ 8 
三、文獻探討........................................................................................ 12 
四、研究方法.........................................................................................21  
五、結果與討論.....................................................................................55 
六、參考文獻.........................................................................................69 
七、計畫成果自評.................................................................................73 
八、可供推廣之研發成果資料表.........................................................75 
九、附錄.................................................................................................81 
 
 
6 
2009 年 8 月 4 日在嘉義縣番路鄉大湖村舉辦寬頻網路開通典禮，完成電力線通訊實驗網路
佈署。 
電力線通訊(Power line communication, PLC)在整體節能晶片計劃中，利用既有電力線作
為資料傳輸之媒介，轉換數位信號成為高頻載波信號，透過調變器將載波信號疊加於低頻電
力信號上。由於使用之載波信號頻率介於 60~120kHz 之間，可避免兩者信號互相影響。因
此，電力線通訊(Power line communication, PLC)之設計必須非常注意，才能確保不同電力站
之間有效的通訊管道。以支援一般住宅及商業低瓦用戶，包括冷氣空調、照明、冰箱之耗電
組成分析。進一步，提供電力公司或是電力調度單位在不同階段與時段能根據電價結構及需
量反應，作為調整用電時段以達成負載轉移與尖峰時段降低用電，以達到節能之目的。 
本分項計畫二係配合總計畫「節能 IC 與系統研製」，進行電力線通訊電路設計與研製，
而無線通訊 IC 之研製在本計畫中係由分項計畫二進行，本分項計畫則是專注於有線通訊 IC
之研製。綜觀各種應用與設計因素，本計畫將以相容於電力線通訊(Power line communication, 
PLC)之 IC 開發為研究主題。電力線通訊(Power line communication,  PLC)在整體節能晶片
計劃中，利用既有電力線作為資料傳輸之媒介，轉換數位信號成為高頻載波信號，透過調變
器將載波信號疊加於低頻電力信號上。由於使用之載波信號頻率介於 60~120kHz 之間，因
此可避免兩者信號互相影響。因此，電力線通訊(Power line communication PLC)之設計必須
非常注意，才能確保不同 stations 之間有效的通訊管道。以支援一般住宅及商業低瓦用戶，
包括冷氣空調、照明、冰箱之耗電組成分析。進一步提供電力公司或是電力調度單位在不同
階段與時段能根據電價結構及需量反應，作為調整用電時段以達成負載轉移與尖峰時段降低
用電，以達到節能之目的。 
 
電力線通訊(Power line communication, PLC)是一種主要既有的有線通訊技術，利用現有
的電力線做為資料傳輸之媒介而無須建立新的實體聯結線。許多研究發展及實際應用已經在
不同的會議中報告，其中之一是先進能源服務的應用。譬如說自動能源電表之讀取(Automatic 
Meter Reading)、可程式化控制器(Programmable Controllers)、及電源控制需求之管理機制
(Demand Supply Management)。而在家用電力線通訊(Power line communication, PLC)之應用
中，主要可以是用於網際網路、印表機、資料傳輸、家用電器控制、遊戲機、分散式影像傳
輸、及遠端監視保全設備。而這些應用完全基於無須再建立新的傳輸媒介。以家用電力線相
關業者所組織而成的聯盟，加強推動公開的高速家用電力線網路規格。當然安全性及隱密性
也是主要的考量。譬如從自家中透過電力線傳送資料，其傳送資料可能經由電力線傳送到他
人家中。所以這些隱密性之效應，非常類似於無線傳輸資料時之考量。Homeplug standard 使
用Data Encryption Standard (DES) encryption 之技術做為解決此隱密性之效應方法。 
依總計畫之規劃需求來看，節能通訊IC未來是以應用在智慧型電表為主，對於家用電器
則是以嵌入式遙控模組為主要應用。一般而言，有線的方式來傳輸電力資訊以PLC方式佈建
是相當方便，而且無須重複建置網路。電力線原本以頻率50-60Hz從發電廠傳輸電力到消費
者為主。早先透過電力線做為資料傳輸主要以預防電力分配系統發生錯誤。如果電力系統發
生錯誤，發電廠、次電廠及配電中心之間快速之資訊交換是必須在短時間之內完成，才能避
免嚴重事件發生。由於電力系統非常龐大，它的可靠性對於一般人及工廠之使用電力有非常
大的影響。因此，利用電力線做為資料傳輸之媒介，它的相當完善預防機制的存在，相信有
其可依賴之價值。在電力線上做預防及電話電表(telemetering)是主要的電線通訊(Power line 
communication, PLC)應用。當然無人遠端控制電力線上做預防及電話電表(telemetering)之工
8 
二、 研究目的 
本整合型計畫之總體目標，在於發展以ZigBee 及PLC（電力線載波）為基礎之節能通
信IC 晶片，並和智慧型電表系統作整合，藉由所發展之IC 晶片，所提供之無所不在通信功
能，完成住宅及商業用戶家電設備用電量之收集；並配合用量反應之功能，隨電力系統之運
轉條件，進行負載之遠端控制，以降低尖峰負載量；並根據電價結構或即時電價，進行家電
器具運轉時段排程，有效降低電費支出；藉由家電器具之用電監測，進行待機電力之管理，
減少不必要之電能浪費。 
本整合型計畫包括四個子計畫，分別針對ZigBee及電力線載波節能通信IC 晶片進行設
計及發展，並和智慧型電表系統作整合，引進系統自我診斷功能，隨時就整合型節能系統，
執行自我診斷，確保系統應用功能。另外將發展電流零交越偵測電路，配合主站之雙向通信
功能，進行較不重要負載之需量反應卸載功能。配合智慧型家電之整合應用功能，配合電價
結構資訊，規畫家電設備之使用時間排程，達到負載轉移之目的。於系統尖峰時段，則接受
主站之需量反應信息，執行冷氣空調之溫度設定遠端控制，降低尖峰用電，另外針對家電器
具進行待機偵測及管理，有效減少待機電力。為驗証節能通信IC 晶片之無所不在通信能力，
及電能管理系統對住宅及商業低壓用戶之省電效能，本計畫亦將建置含冷氣、照明、電冰箱
等測試平台，進行節能通信IC 晶片參數之調整，確保主站與分散式智慧型電表之雙向通信
功能。藉由所收集個別家電器具之用電資料，評估所建置之節能系統對降低尖峰負載與電費
支出之潛能。 
本整合型計畫之各子計畫整體分工合作架構如圖一所示，總計畫核心為節能通信IC 晶
片之發展，並完成負載控制、溫度調整、待機電力控制之硬體電路與韌體設計。其中子計畫
三所發展之ZigBee與子計畫二所發展之電力線載波將可提供子計畫一電能管理系統主站與
個別家電控制單元之雙向溝通能力，而子計畫一所建構之電能管理系統測試平台，可提供子
計畫二及子計畫三節能通信IC 晶片有關頻寬、通信效能（Bit Error Rate, BER）之檢視與系
統參數調整之參考。子計畫四所發展之系統自我診斷工具，可提供子計畫一、二、三在進行
系統性能自我測試及診斷，提升系統可靠度重要之參考。如圖一所示，子計畫一為藍色部分，
子計畫二為紅色部分，子計畫三為紫紅色部分，子計畫四執行黃色部分。 
 
 
圖一 系統架構圖 
10 
某個區段發生連續的錯誤，為了避免這個問題，使用 Interleaving 的技術將突發錯誤轉換成
隨機錯誤，並且能有效提升 BCH code 的糾錯能力。考慮到透過電力線傳送資料時，其傳送
資料可能經由電力線傳送到他人家中，所以安全性跟隱密性也是主要的考量。這裡使用 TEA
的加密演算法[II-7]，來完成資料的加密和解密。  
發展以 Power Line Communication (PLC) 電力線載波為基礎之節能通信 IC 晶片，取代
傳統通信線路佈線，節省投資成本並提供高可靠度之無所不在通信功能。本計畫可應用負載
控制溫度設定、待機管理之硬體電子路與數位電表技術作整合，收集個別家電器具之用電
量，評估其執行轉移負載降低尖峰用電量之可行性與潛能。藉由所發展節能通信 IC 晶片所
提供之雙向溝通能力，在接收電力公司需量反應之信息後，可根據系統供電容量之不足，進
行較不重要之即時切離停電，於必要時，亦可針對重要負載事先提出停電警告再進行卸載之
動作，針對大量之冷氣空調負載，亦可配合降低需求，透過節能通信 IC 晶片，進行溫度設
定之遠端調整，降低尖峰用電量。而針對大量之家電器具，將可根據其用電量，進行待機之
監測與停電管理，有效節省待機電能之浪費。藉由節能通信 IC 晶片之研發，未來將可與智
慧型家電作有效整合，以執行節省電能之各種機制。 
子計畫三計畫「節能控制系統之無線通訊電路研製」（Design and Implementation of 
Wireless Communication Circuit for Power Saving Control Systems）之目的，係為配合總計畫
與其他分項計畫進行節能通訊 IC 之設計與研製，俾使其得以應用在智慧型電表之無線通
訊，進行雙向全雙工之資料傳輸，使得電表或是家電電力控制裝置在難以佈線之地區或是位
置，可以使用短距離無線通訊技術將電力資料與電表資訊即時傳送至主站(main station) 或是
電力監控與調度單位。 
藉由子計畫三 ZigBee 無線通信功能，在不須傳統通信線路的佈設條件下，即可完成高
可靠度之無所不在通信能力，除了可提供智慧型電能管理系統進行家電器具用電之監視與用
電資料之收集，未來整合至各種家庭自動化系統，可提升其應用功能。 
智慧型電表架構主要分為主站電腦與子電表(sub meter)兩部分，其中主站電腦設置於電
力公司提供電力給用戶之責任分界點，其中子計畫四所發展之 MCU (Micro Controller Unit)
與控制介面 GUI (Graphical User Interface)，而子電表設置於各類型家電器具上，其架構中的
主站電腦透過主電表上 MCU 之隨時收集子電表之用電資訊，並可在電力公司下達需量應控
制時，自行進行運算並執行最佳化之卸載控制，此部分即子計畫四所實作之控制邏輯，而由
GUI 介面作輸入控制與電力統計資料展示；而子電表部分，除了隨時量測各類型家電器具的
耗電量外，也可設定控制模式，如不重要負載、重要但可卸除之負載與不可卸除之負載等模
式，並可執行待機之管理，當發現該家電器具長時間不使用並維持低電流的狀態下，將電源
切離減少用電。 
為設計無所不在之通訊功能，以支援用戶端所有用電設備之管理，本子計畫三使用
ZigBee 無線通訊，由於主站電腦與子電表在進行需量反應時其通訊介面是透過 ZigBee 進行
溝通，因此其傳輸特性顯得相當重要。 
子計畫三計畫「節能控制系統之無線通訊電路研製」（Design and Implementation of 
Wireless Communication Circuit for Power Saving Control Systems）之目的，係為配合總計畫
與其他分項計畫進行節能通訊 IC 之設計與研製，俾使其得以應用在智慧型電表之無線通
訊，進行雙向全雙工之資料傳輸，使得電表或是家電電力控制裝置在難以佈線之地區或是位
置，可以使用短距離無線通訊技術將電力資料與電表資訊即時傳送至主站(main station) 或是
電力監控與調度單位。 
12 
三、文獻探討 
台灣天然資源蘊藏貧乏，能源 98%必須仰賴進口，極易遭受國際能源情勢變遷之影響，
加上台灣地區屬於亞熱帶高濕高溫環境，到了夏天，空調用電普遍激增，同時受國際油價高
漲影響，對於面臨高電價環境，為降低生產成本，用電戶需有效抑低及監控夏季尖峰用電需
量，避免無謂之超約罰款或過高契約之基本電費支出。對電力公司而言，逐年夏季尖峰用電
需量增加，無形中將造成供電電力容量不足，影響供電品質，需投資新電源開發的負擔，將
嚴重影響國家整體經濟發展。以下為近年來負載的成長量，由圖可知用電需求年年遞增，由
於科技的發達，玲瑯滿目的電器用品推陳出新，導致人們對用電的需求也越來越高，我們將
需要一具需量反應控制之數位式電表來達到節能減碳的目的，以降低用電量。 
 
 
圖三 美國電力市場需量反應各部門比較 
 
美國電力市場在需量反應方面已累積相當程度之經驗，在此介紹當地各電力市場需量反
應制度實施情形。以下將彙整美國電業市場實施需量反應中各主要單位之角色扮演、電費制
度實施各階段之配套措施、電費制度之費率設計與分攤。 
1. 管制單位、ISO 及配售電業者之角色扮演 
在美國需量反應制度中，管制單位、ISO 及配售電業者在其中各自扮演著重要的角色。
管制單位包括聯邦能源管制委員會(Federal Energy Regulatory Commission, FERC)、州公
用事業委員會(Public Utility Commission, PUC)及 NERC 三個單位，每一專責單位任務各
異。FERC 主要管制電力批發市場的價格，PUC 為各州電力零售市場價格之管制單位，
NERC 主要為制定可靠度標準及相關法規。 
14 
美國各地區用戶需量反應方案潛在尖峰抑制用電量約為 37500MW，大約為全美國 2006 
年夏季負載預估值 743927MW 的 5%，其中工業用戶約佔 32%、躉售需量反應方案約佔
30%、一般用戶約佔 20%、商業用戶則約佔 16%。 
 
圖五 電力市場需量反應各用電種類比較 
 
現今台電公司所推行的需量反應策略，大多針對大型負載，如鍋爐、生產或製程設
備等。主因為大型負載執行需量反應時較為看得出節能效果，對商業或住宅等這類低壓
用戶而言，因大型負載並不常見，用電需求也不比工業用戶高，這侷限於工業用戶的需
量反應策略，並不適用於商業和住宅用戶。因此，本計畫所提出之需量反應控制策略，
主要針對商業和住宅用戶而改善的策略。 
一般而言，住宅用戶所使用的負載類型大多為消費性電子產品，如冰箱、冷氣機、
電視機或其它家電產品等，在實際執行時，並不能像工業用戶之大型負載直接進行啟閉
控制，因此，為了對這類型用戶有效地執行需量反應控制，其控制之策略將會加以調整。
目前需量反應措施大致可分以下三種： 
一、即時電價(real-time pricing) 
時間電價為大部份電力公司提供價格選擇的主要算法，因標準時間電價不會隨著尖峰或
離峰時段而改變，例如工作日 08:00~20:00 屬於尖峰期間，然而該時段用電量為非工作日
離峰時段的兩倍，因此無法精確地反應出目前實際電價價格，而即時電價的算法，可改
善上述的情況，其價格基礎以每小時計算，在價格差異愈大時，其能源使用型態則會更
為顯著。 
二、緊急可停電力(emergency load curtailment) 
電力公司提供此方案的主要目的在於維持供電可靠度，參與此措施的用戶，大多為工業
用戶，如煉油、冶金、製造、礦業及食品加工和水處理等工廠，由於該用戶可讓設備停
機幾個小時或採輪班制的方式來配合，另外還有一些部份用戶，因本身具備發電設備，
故可自我處理全部或部份的負載，如醫院和資料處理中心等。 
三、自願性卸載(voluntary demand response) 
與一般需量反應措施相似，電力公司會提出適當的報酬或優惠價格向用戶買回某些時段
的容量，最大不同的地方在於此措施為自願性，各用戶並無義務配合電力公司，故沒有
違約和懲罰上的問題。該方案可稱為需量競價(demand bidding)或購回(buy back)。 
根據上述需量反應策略對負載類型與控制方式上的分類，若在一般家庭中執行，則
家中的消費性電子產品可根據不重要可隨時卸載(non-essential)、重要可卸載(essential)與
16 
 
圖六 為受停電影響消費者逐年上升的圖 
 
圖七[IV-4]為典型智慧電網的架構與內部組成的結構，透過電腦監控各用戶的用電情形，對
於供應電量可以做最有效的控制，若有未用完的電，可以透過環狀結構上的 cell 來做儲存，
作為下次用電使用。 
 
 
 
圖七 典型的智慧電網內部組成示意圖. 
18 
 
對於韓國的智慧電網細分成五種，電網監控與回收系統、用戶能量自動安排系統、智慧
傳輸的能源系統、自給自足的能源系統、智慧電力服務系統，如圖表二[IV-11]所示。 
表二 智慧電網之系統分類表 
 
 
在圖九[IV-11]圖示為韓國濟州島參與智慧電網的企業，2030 年前將配合政府投入 275
億韓元，推動基礎建設、建立公共設施、研發主要核心技術。 
 
圖九 韓國濟州島參與智慧電網的廠商. 
 
在韓國推動智慧電網的政策為韓國政府推動，由企業投資並且協助研發核心技術，相對
於歐洲或美國由於私有電廠相當多，所以參與智慧電網的人相當多，故歐美國家是私有企業
自我管理電網之業務，但是政府仍然可以干預未來發展方向及控制整個系統，具備監督與管
理之責任，如圖十 [IV-11]所示。 
 
 
 
20 
 
圖十二 FRTU 內部架構示意圖. 
 
從以上的資訊我們可以得到的結論為對於智慧電網的探索及相關的數據發現，若政府協
助企業開發智慧電網，可以減少產業因為停電而造成的經濟損失，這些無預警的停電，將會
讓人民或企業造成資料損失或機器故障，對於系統安全也是重要的議題。 
22 
後，會進行參數資料處理、計算與儲存等動作，其中簡易型電子式電表包含了 Flash ROM 以
儲存用電量、電壓、電流等電力參數與電表設定值；為了讓智慧型電表與通信單元相互結合，
因此電表提供一組通訊介面作為兩者之通訊橋樑，此通訊介面除了可提供電表之電力參數透
過通訊單元回傳至遠端進行資料收集外，也可以透過遠端下達控制指令進行負載控制，其智
慧型電表架構如圖十四所示。 
 
微處理機
通訊介面 卸載電驛
電流取樣電路 電壓取樣電路
電能統計
運算晶片
 
圖十四 智慧型電表架構 
智慧型電表的電能統計運算晶片部分使用由 ANALOG DEVICE 公司所研發的
ADE7763(Single Phase Active and Apparent Energy Metering IC with di/dt Input)運算晶片。
ADE7763 是配有串列埠界面和脈衝輸出的電能統計運算晶片，它包含兩階(ΔΣ)調變類比轉
換器、數位積分器、基準電路、溫度感測器和信號處理需要執行精準的數位電能量測校準，
以及在電流和電壓頻道上 RMS 和峰值測量。 
ADE7763 可以與各種電流感測器連接，包括低電阻分流器和電流變壓器。此外，在晶
片內部的數位積分器提供與電流感測器直接連接。這直接連接無需外部類比積分器，而且這
解決方案提供了長期的穩定，還有電流和電壓通道之間精確的相位匹配。要將積分器打開和
關掉的時候，需要選擇電流感測器。 
整體系統架構中，針對電力參數量測之部分，主要是透過電能運算晶片進行負載耗能之
計算。其中，所計算出之各項電力參數，諸如電壓、電流、實功率、虛功率、視在功率、功
率因數、頻率與用電度數等，必須透過取樣電流與電壓信號始得運算出，如下則說明取樣電
流、電壓信號後，轉換成數位訊號並進行運算之過程。 
(A) 電流信號取樣運算 
電流信號取樣運算，主要是透過比流器(Current Transformer，CT)取樣出類比電流信號
後，經由可程式運算放大器(PDG)進行信號放大，再透過類比/數位轉換器(Analog/Digital 
Converter，ADC)量化電流信號，其中 ADC 於轉換時須提供穩定之參考電壓源(voltage 
reference)作為信號量化之基準，量化後之數位資料，透過高頻濾波器(High Pass Filter，HPF)
進行微分動作，之後再透過數位積分器進行積分處理。然而電流信號主要是經由均方根(RMS)
值運算得出，其運算式如下式所示。 
2
0
1
( ) ( )
T
I RMS I t dt
T
  
 
但對時間取樣信號而言，其計算必須包含平方電流信號、取平均值並對其值進行開根號
等動作，因此上式可轉換成下式。 
2
1
( )
1
( )
N
j
I jI RMS
N 
 
 
24 
另外針對空調類型之負載，子計畫一以紅外線為基礎設計出空調控制器，如圖十八所
示，以調控溫度方式降低空調冷氣用電，達到降載之目的。透過此一方式控制無需更改空調
冷氣的電路結構，相較於傳統空調控制器，可增加用戶的接受度，提升需量反應的推廣。且
在冷氣設定升溫過程中暫停壓縮機運轉，更適合變頻式冷氣等無啟動電流問題之壓縮機使
用。在降載的方法上，由於是設定冷氣升溫，並不是強行關掉壓縮機或電源，而是依據設定
溫度使壓縮機自行啟閉，當壓縮機停止運轉時，風扇仍會繼續轉動，對人體舒適度上為大多
數人所能接受。 
因紅外線遙控器是利用紅外線 LED 來傳送數位信號，不同廠牌電器所使用的信號內容
通常是不一樣的，但期望中的負載控制器是可控制不同廠牌的電器，而不是只能控制單一廠
牌電器，所以加裝一個紅外線接收電路。此紅外線接收電路可以接收任一廠牌之遙控器所傳
送之信號並濾除載波，然後傳給中央處理單元做解碼、儲存以供控制使用。一體化的紅外線
接頭如圖十八可將由紅外線 LED 接收到的信號放大並濾除載波還原成原始信號。 
光電放大 調解 中央處理單元
一體化紅外線接收頭
 
圖十八  紅外線接收架構 
原始信號採脈寬調製的串列碼，以本文所使用之冷氣遙控器為例，脈寬為 0.55ms、間隔
0.35ms 週期為 0.9ms 的組合表示二進制的 0；脈寬為 0.55ms，間隔 1.15ms 週期為 1.7ms 的
組合表示二進制的 1，其波形如圖十九。 
5.5ms
0.9ms
bit“0”
5.5ms
1.7.ms
bit“1”
 
圖十九  遙控碼的高低位元 
由上述的 0 和 1 組合再加入脈寬 3ms 間隔 1.6ms 的前導碼即為由紅外線接收電路至中央
處理單元之信號，如圖二十。 
前導碼 信號碼
 
圖二十  遙控信號編碼波形圖 
紅外線發射電路包含信號調變電路及發射端兩個部份。當中央處理單元接收到遠端需要
改變負載控制的指令，處理單元便依照控制者的要求將先前已存入的紅外線遙控碼依照脈寬
調製的規則組成串列碼如圖二十所示，再輸出至信號調變電路並加入載波，然後將加入載波
的調變信號放大後，驅動紅外線 LED 發射出遙控信號，達到控制負載的目的；其中載波介
於 32-56KHz 之方波信號，通常載波頻率選擇 38KHz，其信號發射架構如圖二十一所示。 
26 
為了要驗證 CRC 的正確性，我們參考數個有關 CRC 的 Reference[II-1][II-2][II-3] [II-4]，
嘗試用 C 語言產生 CRC Code。CRC 的全名為循環冗餘檢查碼 (Cyclic Redundancy Check 
Code)，它是由待傳輸的資料區塊計算出的，CRC 的計算方式是將待傳輸的區塊視為一堆連
續位元所構成的一整個數值，並將此數值除以一特定的除數，通常以二進位表示，此除數又
稱為生成多項式(Generation Polynomial)，該除數一般皆由設計硬體或軟體的廠商所提供，而
除數值位元數目則視欲得到的 CRC 位元數目而定，目前較常使用的 CRC 位元數目有 8、
16 或 32，一般縮寫為 CRC-8、CRC-16、CRC-32，通常，CRC 碼越長，則數據發生干擾
卻不反應在 CRC 值的機率也就越低，不過得多花些時間傳送較長的 CRC 碼。根據理論統
計，CRC-16 可完全偵測資料區塊內單一或兩個位元的錯誤、奇數個位元的錯誤、連續 16 個
位元或少於此數的錯誤，超過 17 個連續位元的錯誤偵測率則有 99.9969% ，其它位元長度
的錯誤偵測率則可達 99.9984% 。是應用在這方面的電力線調變與解調器。 
不同的 CRC 位元數目會有不同的 Polynomial，本晶片的 CRC 位元數目為 16，因此較常
見的 Polynomial 為 0x8005 / 0xA001 / 0xC002，此晶片所使用的 Polynomial 為 0x8005，最後
比較 C 語言和 RTL 產生的 CRC Code 是一樣的。 圖二十三(a)是晶片的架構圖。首先，電
路 Reset 後，微處理機開始從 Label 1 的 Input 傳送數位訊號給 CRC(Sender)，CRC(Sender)
會開始計算加密的 CRC Code，在計算的同時把 Label 1 的 Input 輸入給 PWM 已降低傳輸時
間。當收到 Stop Frame 時，表示一個完整的 Frame 已傳完，此時還需要數個 Clock Cycle 來
產生 CRC Code，固在這期間 CRC(Sender)的輸出會為 1，直到 CRC Coden 計算完後，接著
把 CRC Code 輸出給 PWM。 
圖二十五為 CRC 的運算方式，將原本計算 CRC 碼演算法利用數位電路來實現的流程
圖，透過移位器和 XOR 運算，經由一連串的計算，得到最後的 CRC 碼，在 CRC Sender 算
出所有輸入資料 CRC 碼後，會附加一段 frame 在原始資料後面，所以在 CRC Receiver 就會
依照這個 CRC 碼來判斷這筆資料為對或錯，如果錯誤就捨棄，並發送訊息給原傳送端，請
求在重送資料，圖二十六為 CRC Receiver 的處理程序。 
 
 
(a) CRC System Structure  (b) Dynamic Catch Data Circuit Block Diagram 
 
 
28 
 
圖二十六 CRC Receiver 的控制流程 
  
(B) PWM 
BCH 碼取自 Bose、Ray-Chaudhuri 與 Hocquenghem 的縮寫，是編碼理論尤其是糾錯
碼中研究得比較多的一種編碼方法[II-8][II-9][II-10]。用術語來說，BCH 碼是用於校正多個
隨機錯誤模式的多級、循環、錯誤校正、變長數字編碼。BCH 碼是循環碼的一個重要子類，
它具有糾正錯誤資料的能力，BCH 碼有嚴密的代數理論，是目前研究最透徹的一類碼。它
的生成多項式與最小碼距之間有密切的關係，人們可以根據所要求的糾錯能力來構造出BCH
碼，它們的解碼器也容易實現，是線性分組碼中應用最普遍的一類碼。 
    BCH code 利用本原循環碼來做糾錯碼，本原循環碼是一類重要的碼。漢明碼、BCH 碼
和某些大數邏輯可譯碼都是本原碼。本原碼的特點是:(1)、碼長為 2^m - 1，m 為整數。(2)、
它的生成多項式由若干 m 階或以 m 的因子為最高階的多項式相乘構成。要判斷循環碼是否
存在，只需判斷多階生成多項式是否能由因式構成。代數理論告訴我們，每個 m 階既約多
項式一定能除盡。例如，m=5，共有 6 個 5 階既約多項式：這 6 個多項式都能除盡。且必定
是的因式。若循環碼的生成多項式具有如下形式：，這裡 t 為糾錯個數，為最小多項式，LCM
表示取最小公倍式，則由此生成的循環碼稱之為 BCH 碼。其最小碼距 dmin≥2t＋1，能糾 t
個錯誤。 BCH 的碼長為 n 或 n 的因子。碼長為 n 的 BCH 碼稱為本原 BCH 碼。碼長為因子
的 BCH 碼稱為非本原 BCH 碼。對於糾 t 個錯誤的本原 BCH 碼，其生成多項式為糾正單個
錯誤的本原 BCH 碼就是循環漢明碼。 
下面介紹幾種常見的 BCH 碼: 
1、戈雷碼（Grey code） 
  （23，12）碼是一個特殊的非本原 BCH 碼，稱為戈雷碼，它的最小碼距 7，能糾正 3 個
錯誤。它也是目前為止發現的唯一能糾正多個錯誤的完備碼。 
2、擴展形式 
  實際應用中，為了得到偶數碼長，並增加檢錯能力，可以在 BCH 碼的生成多項中乘 D+1，
從而得到（n+1，k+1）擴展 BCH 碼。擴展 BCH 碼相當於將原有 BCH 碼再加上一位的偶校
驗，它不再有循環性。 
3、縮短形式 
  幾乎所以的循環碼都存在它另一種縮短形式。實際應用中，可能需要不同的碼長不是或它
的因子，我們可以從碼中挑出前 s 位為 0 的碼組構成新的碼，這種碼的監督位數不變，因此
糾錯能力保持不變，但是沒有了循環性。 
30 
BCH真正複雜的地方在於解碼的部分，透過在傳送端每筆資料的的糾錯碼，來算出糾錯
位元。解碼的部分在前面有解釋過，這裡直接說明設計的部分，圖二十九為BCH decoder解
碼的過程，主要透過這些步驟來算出糾錯位元，後面會有實際糾錯方法的模擬圖。 
 
Decoding Delay buffer
Syndrome module
Shifted-syndrome
generator
Comparison module
Error corrector
Serial IN Serial OUT
 
 
圖二十九 BCH Decoder 的糾錯流程 
 
(C) Interleaving 
     我們利用 Interleaving 的技術，來加強隨機糾錯碼的能力，因為使用交錯編碼技術能使
得突發性錯誤看起來像是隨機性錯誤，這樣就能避免糾錯碼超過能夠糾正的位元。主要設計
方法是用記憶體來實現，我們會將資料存入記憶體，在利用記憶體不同的位址和 bank 將資
料一位元一位元輸出，來達到資料交錯的現象，完成 Interleaving 的功能。Interleaving 原理
十分簡單，圖三十為說明圖，設為一個長 8 位元、寬 6 位元的交織器，將每一筆 8 位元資料
直的放入，存滿 48 位元後，然後橫向的輸出，也就是從每一筆資料的第一個位元開始依序
輸出，這樣一位元一位元輸出就能達到 Interleaving 的功能。 
 
Input
Output
(8,6)Block 
Interleaver
 
圖三十 (8,6)交織器 
 
一般而言，採用越大的矩陣來執行 interleaving 會有更好的效果，但是相對的所需面積
32 
方波形態的信號，以利所設計的晶片運作，接著所設計的電路會在每個 Input Signal 的 Duty 
cycle 內，對此 cycle 作判別，判別所接受到的 cycle 是 100K 或是 120K 的信號，此判別技巧
為：”在此 Duty Cycle 內，有幾個 reference clock 長度”，簡單的來說，因為 100K 的信號 Duty 
Cycle 的長度比 120K 的信號 Duty Cycle 長，因此利用計數 reference clock 的次數方式，便
可區別 100K 和 120K 信號長度上的差異，接著再將所得到的 input signal 作處理，使得此電
路的功能為”接收 Input Signal 產生 NRZ Data 和 CLOCK 信號給 CRC receiver 作處理”，藉以
完成解調的工作。使用 Verilog 的設計方式[II-13]，設計每個模組，使其功能可達成 FSK signal 
的 Demodulator。圖三十二為 FSK 解調的波形圖。 
0
1 1
0 0
FSK carrier
Digital signal
f1 f0
 
圖三十二 FSK 解調波形圖 
 
a. Phase Locked Loop-based frequency synthesizer 
    1. 介紹：在原計畫書裡採用頻率合成器(如圖三十二)來設計 IC 晶片使其具解調功能的
部分。因為近幾年來通訊產品均走向體積小、低耗能以及性能佳等特性發展，於是 SOC 
(System on chip)的發展已成為主流，使得時脈產生、接收發機的需求量大增，大多使用鎖相
迴路(Phase-locked loop, PLL)以及延遲鎖定迴(Delay-locked loop, DLL)。也因為通訊產品的普
及，不斷的有人投入在鎖相迴路(Phase-locked loop, PLL)以及延遲鎖定迴路(Delay-locked loop, 
DLL)的研究與製作。頻率合成器在通訊及系統的應用中扮演著了極為重要的角色，PowerPC 
System-on-a-Chip 之頻率合成器通常使用鎖相迴路（Phase Locked Loop）技術以提供系統一
個頻率穩定且準確之本地振盪訊號(Local Oscillator frequency)。對於目前在此 PowerPC 
System-on-a-Chip 系統而言，具有切換速度快、相位雜訊低、頻率解析度高以及消耗功率低
的 PLL 可以有效提昇系統性能，尤其是以利用相位及頻率作調變的系統，如 PowerPC SOC
等，更是明顯而有迫切的需要。對一頻率合成器而言，提升切換速度並降低訊號相位雜訊的
最主要方法是盡量減少除頻數以增加鎖相迴路頻寬，使其能有效抑制在迴路頻寬內電壓控制
振盪器之相位雜訊，並且減少相位頻率偵測器（Phase Frequency Detector）及除頻器（Divider）
等之雜訊增益。 
Charge
Pump
PFD
M
Loop Filter
Frequency 
Divider
rr f,θ
Reference
Signal
UP
DN
cV outV
oo f,θdd f,θ
 
圖三十三 頻率合成器 Phase Locked Loop-based Frequency Synthesizer 
 
34 
 
圖三十五 晶片佈局 
 
   圖三十六為ZigBee無線傳接器晶片系統方塊圖，其中包含四個子電路，ZigBee接受器前
端(ZigBee Receiver Frontend)、類比數位轉換器(ADC)、同步自動校正數位類比轉換器
(DAC)、ZigBee傳接器基頻電路(ZigBee Baseband)，分別實作為四個晶片。而ZigBee傳送器
前端(ZigBee Transmitter Frontend)則採用市售晶片進行整合。 
 
 
圖三十六 ZigBee無線傳接器晶片系統方塊圖 
 
1. ZigBee傳接器基頻電路(ZigBee Baseband) 
ZigBee傳接器基頻電路包含傳送機實體層和接收機實體層。分別說明如下： 
（1）傳送機系統架構： 
圖三十七為 IEEE 802.15.4 baseband 實體層傳送機系統方塊圖，實線表示資料傳輸路
徑，其中包含了幾個重要的區塊為數位資料的映製、展頻、波形合成、調變，之後再將產生
出來的 I、Q 數位資料送入數位-類比轉換器，將信號轉換成類比形式，再透過射頻模組從
天線端傳送出去。 
36 
 
圖三十九 傳送端 PPDU 資料（起始處） 
 
 
圖四十 傳送端 PPDU 資料（結尾處） 
 
1305.3 um
1317.24
um
 
圖四十一 ZigBee 2.45 GHz頻帶之實體層傳送接收器佈局平面圖 
 
2. 同步自動校正數位類比轉換器 
 
    本自動校正電路設計為利用一個類比數位轉換器來偵錯電容式數位類比轉換器，而補
償方法為利用電流式數位類比轉換器改變緩衝放大器內部的節點電流來改變輸出電壓。緩
衝放大器的設計架構採用[III-4]的設計，其優點為輸出和輸出範圍可達到全擺幅，將補償的
電流式數位類比轉換器的輸出電流連接到緩衝放大器的IA和IB節點，如圖四十二所示。 
    圖四十三所示為本設計之晶片照相圖，由於設計時Scan chain沒有接到pad上所以導致
數位電路產生錯誤，如圖四十四所示，導致晶片的校正部分無法正常啟動。僅能就類比部
分電路測量出數位類比轉換器的INL為圖四十五和DNL為圖四十六，其預計規格和實測結
果比較表如表三所示。該電路已修正錯誤並加以改良重新完成前瞻性晶片下線，等待晶片
製作中。 
38 
 
LSB
DNL
m
 
圖四十五  INL 量測結果 圖四十六  DNL 量測結果 
 
3. 應用於ZigBee接收端之低功率八位元逐次趨近式類比數位轉換器 
 
    為了配合本計畫的低功率要求，本SAR ADC的設計重點著重於低功率的要求
[III-5]-[III-6]。所以本設計使用電容式的架構，以求靜態功率能夠達到最小，同時在類比部
分的電路，也朝向低功率的設計訴求。 
    圖四十七為應用於ZigBee接收端之低功率八位元逐次趨近式類比數位轉換器電路方塊
圖。類比訊號從input輸入後在一個週期時脈(clk)之內,透過sample and hold電路保存並輸入比
較器的V-端。除頻器(Freq/9)將時脈頻率變為原來的九分之ㄧ,亦即經過九個時脈訊號以後,會
有另外一個時脈從除頻器的輸出端輸出。除頻器輸出的訊號由8bit位移暫存器(8-bit shift 
register)將除頻器輸出的訊號往下一個位元傳。若是取樣的訊號較數位-類比轉換器輸出訊號
大,則比較器輸出0的訊號，並保持暫存器內的值為1。若是數位-類比轉換器的輸出訊號大於
取樣的訊號，則比較器會輸出1的訊號，並將暫存器內原本儲存1的訊號改為0。如此經過八
個時脈週期使數位-類比轉換器的訊號趨近取樣的訊號，此時控制電路內暫存器所存的八個
訊號即為所轉換的數位值。 
8-bit DAC
register and 
control circuit
8-bit shift 
register
sample and hold
comparator
input
Freq/9clk
output
8
8
 
圖四十七 應用於 ZigBee 接收端之低功率八位元逐次趨近式類比數位轉換器電路方塊圖 
 
    圖四十八為量測的 DNL 曲線圖，最差情況為 1.5LSB；圖四十九為類比數位轉換圖，藍
色曲線為量測結果(measure)；紅色曲線(ideal)為針對量測結果所做出的最適合回歸線。藍色
與紅色曲線之間的差即為 INL，最差情況為 14 LSB，發生在一開始的轉換部分，推測其原
因為在低電壓時，電路無法正常作運作。類比電路電流大小為 0.215 mA，數位電路電流大
小為 0.14 mA。 
40 
Ic1
Ic2
Vc1
Vc2
Vcontrol
             Mp1                 Mp2
             Mn1                 Mn2
 
Vc1
Vc2
Vin-common
7/8 VDD
Vout-common
EA1
EA2
EA3
R1
V1
V2
V3
mIC2
             
Mp-out
Mn-out1         Mn-out2
 
圖五十  電流相除電路 圖五十一  gm-ro控制放大器 
 
  圖五十之電流相除電路，經由分析可得到一自然對數之電流比值，如下： 
 
 
為了使可調增益放大器呈現 IC1 與 IC2 電流相除的特性，採用圖五十一之 gm-ro控制放大
器電路。經由分析，電路中 PMOS 的 gm可由電流 IC2 和電阻 R1 表示： 
 
其中 m IC2 為 IC2 透過 VC2 所產生的電流。 
 
    藉由調整 gm-ro控制放大器之 Vc1、Vc2 、V1、V2 控制訊號，可使圖五十二之自然對數放
大器電路有自然對數、分貝線性的特性。 
 
 
其中 a = VDD-Vcontrol-|Vth| = (Vcontrol-Vth), x = Vcontrol, B = 。 
V1V1
V2 V2
Vc2
Vc1
V3
R2
             
Mp-out
Mn-out1         Mn-out2
 
圖五十二  自然對數放大器電路 
 
 
42 
 
表五  VGA 預計規格表 
 Ideal Spec. Presim Posim 
Max. Gain  dB 43 dB 42.5 dB 
Min. Gain  dB -15 dB -16 dB 
Bandwidth  Hz 7 MHz 3 MHz 
Power 0 W 542μW 558μW 
Linear-in-dB Error 0 dB 3.7 dB 4.9 dB 
 
5. 2.45 GHz ZigBee 接收器 
 
Differential to 
Single
Differential to 
Single
LNA
0°
               90° 
PGA
PGA
PGA
PGA
0, 1, 2, 3 dB 0, 4, 8, 12 dB 0, 16, 32 dB
This Work
ADC
Baseband
ADC
 
圖五十九  ZigBee 接受器架構圖 
 
    對於完整之ZigBee接收器電路，僅有業界(宏有國際/Atmel [III-11])與學術界少數文獻
[III-12][III-13]有發表接收器電路實作。圖五十九為ZigBee接收器架構圖，包含了低雜訊放大
器(LNA)，混波器(Mixer)，頻率合成器，MFB濾波器，可變增益放大器(VGA, Programmable 
Gain Amplifier)。其中ADC與Baseband電路，分別為先前介紹之同步自動校正數位類比轉換
器與ZigBee 2.45 GHz頻帶之實體層傳送接收器。 
M1
M2
1.8V
LNA
bias
RFinput
2.45GHz
Ld
Ls
R1
Lg
C1
C2
 
L1 L2
R2 R3
Vbias
M3
M4a M4b M5a M5b
M6a M6b
IF-IF+
LO+
LO-
RF+ RF-
 
圖六十  單端 LNA 電路圖 圖六十一  混波器電路圖 
 
圖六十為 LNA (Low Noise Amplifier)電路圖，此 LNA 採用單端(single ended)、串疊
44 
  
圖六十四  MFB 濾波器電路 
 
 
圖六十五 可變增益放大器電路 圖六十六  緩衝級電路 
 
 考慮封裝效應造成 2~3 nH 寄生電感，及 ADC 的輸入電容 8 pF，故輸出級必須提供大電
流推動能力的緩衝級，如圖六十六。圖六十七為 ZigBee 接收器之佈局平面圖，其面積為
1.928*3.228 mm
2。圖六十八為 VGA 與 Filter 之輸出(藍色)與 Mixer 的輸出(紅綠)模擬波形，
可看出增益和濾波效果。圖六十九為 ZigBee 接收器之頻域模擬圖，模擬結果之預計規格整
理於表六，此接收器可操作於 2.45GHz。 
  
     圖六十七  ZigBee 接受器佈局平面圖 圖六十八  VGA 和 MFB 濾波器模擬圖 
 
 
(a) S11 於 2.45 GHz: -43.688 dB 
 
(b) S22 於 2.45 GHz: -11.967 dB 
46 
 
 
圖七十 晶片照像圖 圖七十一 量測電路板 
 
 
 
     
 
圖七十二 量測環境圖 圖七十三 輸出訊號量測波形圖 
 
本子計畫四之容錯設計研究方法如下： 
 
1. 緣由與研究方法     
容錯設計(Tolerance Design)是一種系統容忍錯誤的能力，儘管在系統中產生不可預期的
錯誤時也能夠執行其預定的功能。容錯性的可靠度與成功運作決定於元件與元件連線上之故
障。容錯系統可以處理硬體或軟體產生的錯誤，即使在停電或是遇到突發性的情況下。 
    電表與線路連線形成如圖七十四所示，為De Bruijn Digraph [IV-1], [IV-2]所提出的拓樸
形態，在此形態下，其點與點可以做動態的連線，並且當有一條或多條線路有訊號斷路或是
錯誤的情況，可以找到另一條取代路徑來達到終點，隨後Guoping Liu and Kyungsook Y. Lee 
[IV-3]提出如圖七十五所示的Improved De Bruijn Digraph，但是在某些case中仍會有self-loop
的情形，為了解決這個問題，我們提出了一個如圖七十六所示的Fault Tolerance (FT) De Bruijn 
Digraph的拓樸形態，對於此拓樸形態其點與點連線上，將不會出現有一個或多個點有
self-loop的情形，若所經過的點中，經過有self-loop的點，若此點的一條fan-in or fan-out有錯，
則無法找到取代的路徑，並且會造成容錯率下降，而我們所設計的拓樸下，將不會有點有
self-loop的情況，相對地，也讓容錯率提高。 
 
 
48 
在此，我們介紹如何將我們容錯系統設計的圖論方法應用在本節能計畫中，首先我們將
Meter 定義為一個 node，系統中的通訊定義為一個link，例如：  PLC 與 Zigbee 為2 links。
因此，在一個智慧節能電網下，控制單元以樹狀結構建立，到達用戶端也就是leaf node 
(supernode)，而supernode內則是以ring (或wheel)的方式來呈現，構成一個系統控制樹狀架構。 
假設控制系統樹狀的架構下，電力卸載沒有問題，能順利到達終端用戶，也就是所謂的
leaf node。在此leaf node中數個用戶端彼此連線，形成環狀的結構，為了對用戶端連線之間
進行容錯。 
而在容錯方面則是以上所提及用戶中各電錶的De Bruijn Digraph的基礎架構下來做容
錯，並且將控制系統結構與容錯結構做相呼應，並且我們預期使用FT De Bruijn Digraph將會
比De Bruijn Digraph與Improved De Bruijn Digraph架構下容錯性還要好。 
首先，我們將對智慧型電網進行圖形模組化(Graph Model)，以便於利用圖形理論進行容
錯系統設計分析及評估，接著介紹我們所提出FT De Bruijn Digraph的routing演算法： 
 
1.1 圖形模組化(Graph Model) 
圖七十七為實際在校園透過Main Meter來監控終端用戶的用電情形，透過Sub Meter做配
電或儲存的工作。圖七十八為整體供電示意圖，從台電到區處的變電所，透過變壓器傳送到
用戶端(Super Node)，在Super Node下透過一顆Main Meter監控底下的Sub Meter，並且做容錯
與偵測流量限制。在Super Node下由Main Meter到其他Sub Meters用PLC來連線。假若PLC傳
輸產生錯誤或無法傳送，可由無線(ZiBee)方式做傳送。圖七十九為Super Node下Main Meter
與Sub Meter形成環狀結構，其環狀結構中每個node 訊號線兩進兩出，透過一條有線(PLC)，
一條無線(ZieBee)來傳輸，假若有線(PLC)傳輸上產生錯誤，則可以走無線(ZieBee)到達接收
端。 
 
 
                         圖七十七  典型的智慧電網架構圖 
 
 
50 
 
圖七十九 電力系統PLC與ZiBee與Meter連線示意圖。 
 
1.2 Proposed Communication Fault Tolerance Algorithm  
我們所提出的演算法共分為五個Phase，Phase I電表連線方式使用FT-GDB formula(1)，
其目的是為了在benchmark通訊有錯的情況下，仍可以呈現二種通訊方式之拓樸圖，並且跟
GDB與IGDB相比無self-loop之情況。Phase II則是使用  Hungarian method，對PLC執行
Hungarian method目的是為了得到cost 最小且path最短的最佳化連線問題。 
Phase III 根據PLC執行Hungarian method的執行結果，對ZigBee routing formula(1)做修
正。Phase IV則是在網路傳輸正確的情況下，以PLC的方式做傳輸，當遇到錯誤時，再以ZigBee
執行，之後無誤的話，就使用PLC做傳輸。在Phase V中，使用 on-line Algorithm來對於Wheel 
拓樸下Node的rank做分類，若rank相等則優先權性質相同。 
我們所提出來的演算法其詳細描述如下： 
 
Phase I. 電表連線方式使用FT-GDB formula (1) 
Def：   Meters#n lines,#dsource,i ,target j   
j=((i+1)+2d) mod n  ,0≤d≤1 ……(1) 
透過formula(1)使的連線形成node節點indegree=outdegree=2之二分圖，目的是讓整個拓墣
不會有Node產生self-loop之情形，造成容錯性降低。 
 
 
PLC&ZigBee routing algorithm： 
 
Step1：If source node to target node no faults =>go PLC. 
If source node to target node with faults , before go PLC then Go to Step2. 
Step2：Find fault node and the located fault node switches to ZigBee. If still existing any fault node, 
go back to Step2, else Step3. 
Step3：If existing nodes, go PLC. If find fault, then go step2. 
If go to target node, then exit; else go to Step3. 
52 
Phase IV ZigBee Configuration under minimum Routing 
如圖八十一所示將有線(PLC)連取weight min的node，而無線(ZigBee)以另一種方式做連線，
主要還是在PLC上做連線，除非PLC傳輸產生錯誤或無法傳送到終端，才會在產生錯誤的PLC
的線路以ZigBee的方式作傳送。 
 
Phase V.使用on-line Wheel Algorithm for Meter Priority Control 
對Node做不同優先權性質的分類，對於終端用戶可以做省電模式的功能，在此我們的Super 
Node是以Ring的拓墣下來設計的，故使用online wheel 之Algorithm,依據優先權rank讓電表做
不同的分工。其Online wheel演算法出下所示： 
 
Online Wheel Algorithm 
Input： 
   n：The number of vertices on the cycle of the wheel Wn. 
   v1,v2, …vn,vn+1：vertices of the induced subgraph〈{v1,v2,…vi}〉incident with vi. 
Ranking(vi)：An online vertex ranking labeling of Wn 
Method： 
 C(v1) = 2   2)2log( n ; 
Max  = 2   3)2log( n ; 
For i=2 to n+1 do{ 
Read the edges incident with vi and vj for 1 ≤j<i 
If (vi adjacent to vj for all j , 1 ≤j<i)  then{ 
C(vi)=Max; 
Max++ ; } 
Else{ 
          For j=1 to n do 
               Available[j]=0; 
          Modify2 (vi , vi, 0); 
          r =1; 
          For j=1 to n do 
                If (available [j]>1) Then r = j; 
          For j = r  to  n do 
               If  (available [j] =0 ) then { 
                    If ( j > 2   2)2log( n  )then { 
                              C(vi) = Max; 
                              Max++; } 
                    Else C(vi) = j; 
                    Break ;} 
  } 
} 
 
Procedure Modify (v , w , MaxValue) 
  For every vertex u adjacent to v except w do { 
    If C(u)  < 2   2)2log( n  then{ 
         If C(u) > MaxValue then { 
54 
五、結果與討論 
本整合計畫所提出之需量反應控制策略，針對商業及住宅用戶進行負載用電管理，觀察
其用電情形，可得知用戶用電時間集中在早上九點至下午五點，其中早上九點至十一點及下
午三點至五點為尖峰用電時段達到 11kW。 
由上述所觀察的特性配合電力公司與用戶簽訂並要求卸載，將其負載分類為不重要負
載、重要可卸除負載、重要不可卸除負載，其中商業型用戶負載分配為，不重要負載 3kW、
重要可卸除負載 5kW、重要不可卸除負載 3kW。一般電力公司發出需量反應的需求為各用
戶尖峰用電時段，因此為了配合電力公司的需求，需量配合時段應為早上九點至十一點， 及
下午三點至五點。 
假設電力公司在早上九點需量要求為 2kW、十點 4kW、十一點 3kW，下午三點為 3kW、
四點為 3.5kW、五點為 2kW，配合本子計畫所設計之需量反應控制器，將各個負載依重要性
設定，在指定的時間依序將負載卸除，其中上午十點及下午四點的需量大於 3kW，因此在
該時段之後的十五分鐘分別卸除所需之要求，以達成與電力公司簽訂之卸除容量，如下圖所
示。 
 
圖八十二 需量反應狀態圖. 
 
待機電力所消耗的能源，吸引了能源科技專家們的注意，因此針對一般消費性電子產品
為量測對象。例如每個家庭或商業用戶都會有的飲水機、電腦、印表機、冷氣機等，亦或是
家庭的電視機、小夜燈。在此實測市面上所販售的冰溫熱飲水機、電腦，在一般正常使用時
的日負載曲線，以及待機時的待機電力。 
如圖八十三為飲水機負載曲線圖，分別為飲水機正常使用一天，及扣除待機時間所消耗
的功率，其中在正常使用情形下，飲水機大部分處於保溫狀態，總消耗的度數為 2.38 度，
而保溫狀態占了 1.88 度；扣除待機之曲線，則考慮一般住宅用戶早上及下班回家時使用熱
水，因此早上六點至八點為飲水機加熱至保溫狀態，下午五點至十點也同樣為加熱至保溫狀
態，其總消耗的度數為 1.22 度。經由上述的結果，發現若飲水機採取扣除待機的方式使用，
將可達到每天節省 1.16 度。 
56 
另針對空調負載部分，本計畫以所研製之紅外線空調控制器，對空調負載進行溫度調升
控制。由能量守恆定律可知，在相同環境下若要帶走室內越多的熱量所需耗費的功也就越
多，由量測一般分離式冷氣所得到之數據顯示，若在相同之空調負荷條件下，冷氣設定溫度
為 27 度時一小時內平均消耗功率為 599.12 W，如圖八十四所示，冷氣設定溫度為 25 度時一
小時內平均消耗功率為 1447.38W，如圖八十五所示，可知冷氣設定溫度越低冷氣壓縮機啟
動的頻率就越頻繁，所消耗的功率就越高，若要抑制尖峰負載可適時的調升冷氣的設定溫度
便可達到目的。 
0
500
1000
1500
2000
2500
3000
3500
4000
1 3 5 7 9 11 13 15 17 19 21 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50 52 54 56 58
分鐘
功
率
(W)
 
圖八十四  分離式冷氣溫度設定於 27 度之電能消耗圖 
分鐘
功
率
(W)
0
500
1000
1500
2000
2500
3000
3500
1 3 5 7 9 11 13 15 17 19 21 22 24 26 28 30 32 34 36 38 40 42 44 46 48 50 52 54 56 58
 
圖八十五  分離式冷氣溫度設定於 25 度之電能消耗圖 
根據歷史研究結果顯示，在空調狀態下主觀的舒適溫度為  25.8℃(舒適溫度範圍
24.8~26.8℃)，雖然調升冷氣設定溫度可降低系統負載量，但也會影響室內工作人員的舒適
度，若設定溫度持續超過 27℃，在室內活動人員便會感到悶熱、煩躁，這都不是為了降低
空調負載所要預見的結果，於是週期性控制法便被採用；如圖八十五所示為冷氣設定 25℃，
15 分鐘後調升設定溫度為 27℃；在經過 10 分鐘將冷氣設定為 25℃，週期性控制分離式冷
氣一小時內的電能消耗情形，其中一小時內所消耗之平均功率為 1098.58W；比較圖八十四
與圖八十五，不難發現圖八十四的冷氣壓縮機啟動時間比圖八十五的冷氣壓縮機啟動時間還
減少許多，且室內活動人員並無感到不適，說明了如此週期性循環不但可以降低室內活動人
員的不適感且可減少空調負載。 
58 
 
 
圖八十九 BCH 碼和 Interleaving 
 
 
圖九十 經 PWM 調變後的 0 和 1 結果 
 
 
圖九十一 FSK 的輸入資料 
 
 
圖九十二 De-interleaving 和 BCH Decoder 後的結果 
 
 
圖九十三 經 BCH Decoder 糾錯後的結果 
經由上面所述的設計，我們實際將晶片下線出來，圖九十四為最後下線的晶片圖，是使
用 TSMC 0.18μm 的製程，面積為 1.164mm2，更詳細的規格可看表八，為晶片的完整規格表。 
60 
 
圖九十五 節能系統整體架構圖 
 
 
圖九十六 節能系統電腦各電器監控圖 
62 
 
圖九十九 晶片測試圖 
 
 
圖一百 晶片傳送端單筆資料的測試結果 
 
 
圖一百零一 晶片傳送端多筆資料的測試結果 
 
 
64 
 
圖一百零五 經由 PLC 傳輸後電腦收送最大資料量的程式測試 
 
圖一百零六及一百零七所示為整體節能智慧型電表監控系統架構圖，在PLC通訊上
當電表受到嵌入式系統要求接收電器之電量後，透過PLC模組傳回到嵌入式系統上，而
圖一百零七為ZigBee通訊流程所示電表側面放置其ZigBee接收器，當嵌入式系統向
ZigBee要求讀取電表之電量值時，ZigBee收到資料後即馬上回送給嵌入式系統，並且得
到電表上的值。 
 
圖一百零六 節能智慧型電表PLC通訊流程圖 
 
 
66 
 
 
圖一百零九所示為各種電器的流量監視圖，圖一百一十為冷氣控制平台可以透過ZigBee
進而控制冷氣機的溫度，達到冷氣用電量大幅降低。 
 
圖一百零九 各電器流量監視 
 
 
圖一百一十 冷氣調控監控圖 
 
 
圖一百一十一為我們總計畫展示我們的作品，以達到可以使用及大眾化的階段，為
台電未來發展之雛形。圖一百一十一為我們在交通大學展示之現場，並且可以讓人操作
及使用。 
68 
參考文獻 
分項計畫一：具需量反應及待機電力監控之智慧型電能管理系統開發 
[I-1] 廖政立，林建廷，蕭一龍，” 漫談自動讀表系統”，電工通訊季刊，第 36~47 頁，2005
年 12 月。 
[I-2] 數位化、電及瓦斯自動讀表系統在建築物能源監測之應用與推動辦法之研擬，內政部建
築研究所，2004 年 12 月 
[I-3] Communication and Control Standards Needs in Utility Communications Practice，Daniel E. 
Nordell，Northern States Power  
[I-4] Company，1999。 
[I-5] AMR Fixed Networks：Wireless  vs. PLC，Metering Research Series，Chartwell`s，2004
年八月。 
[I-6] 張健雄、李豪彥、田豐，2005 年 6 月，基於 ADE7763 單相多費率電能表的設計，電測
與儀表，廣東技術師範學院 工業學院。] 
[I-7] Electronics Design，Strategy，New 監控交流線路的隔離電路 David Williams， 
Millington， MI，2007 年 10 月 1 日 
[I-8] 楊正光，電能管理與需量監控，台灣綜合研究院，2007 年 5 月 30 
[I-9] 經濟部能源局，中華民國九十五年臺灣能源統計手冊，集思創意設計顧問股份有限公司 
[I-10] 吳再益，吳秀婉，陳玟如，張建隆，林唐裕，電力市場自由化下需量反應制度之可行
性研究，台灣綜合研究所 
[I-11] 籃宏偉，需量反應運用於台電系統之調度策略，台灣電力公司，民國 97 年 12 月 6 日 
[I-12] 電能管理需量控制器 Q&A 節能技術手冊，經 濟 部 能 源 局 指導，財團法人台灣綠
色生產力基金會 編印 
分項計畫二：節能控制系統之電力線積體電路研製 
[II-1] Tenkasi V.Ramabadran, and Sunil S. Gaitonde, “A Tutorial on CRC Computations,”in 
IEEE MICRO, 1988, pp. 62-67. 
[II-2] John Milios, “CRC-8 firmware implementations for SMBus”, USAR Systems, 1999, pp. 
2-13 
[II-3] Thomas Schmidt, “CRC Generating and Checking”, in Microchip Technology Inc, 2000, 
pp. 1-4 
[II-4] Sunil Shukla, and Neil W. Bergmann, “SINGLE BIT ERROR CORRECTION 
IMPLEMENTATION IN CRC-16 ON FPGA”, in IEEE ICFPT, 2004, pp. 319-322 
[II-5] Ghovanloo,M and Najafi,K  “A fully digital frequency shift keying demodulator chip for 
wireless biomedical implants,” IEEE Conference Proceeding, Feb. 2003. 
[II-6] Ghovanloo,M and Najafi,K “A high data transfer rate frequency shift keying demodulator 
chip for the wireless biomedical implants,” IEEE Conference Proceeding, Volume 3,  4-7 
Aug. 2002  
[II-7] 劉深淵與楊清淵編著，鎖相迴路，滄海書局，2006。 
[II-8] Ian A. Young, Member, IEEE, Jeffrey K. Greason, and Keng L. Wong,“A PLL Clock 
Generator with 5 to 110 MHz of Lock Range for Microprocessors,” IEEE JOURNAL OF 
SOLID-STATE CIRCUITS. VOL. 27, NO. I I , NOVEMBER 1992 
70 
[III-3] T. Masamura, S. Samejima, Y. Morihiro and H. Fuketa, “Differential detection of MSK 
with nonredundant error correction,” IEEE Trans. Commun. vol. COM-27, No. 6, pp. 
912-918, June. 1979. 
[III-4] Y.-J. Jeon, H.-M. Lee, S.-W. Lee, G.-H. Cho, H. R. Kim, Y.-K. Choi and M. Lee, “A 
Piecewise -Linear 10b DAC Architecture with Drain-Current Modulation for Compact 
AMLCD Driver ICs,” in IEEE Inter. Solid-State Circuit Conf. Dig. Tech. Papers, 
pp.264-265, Feb. 2009. 
[III-5] R.J. Baker, H. W. Li, D. E. Boyce, CMOS circuit design, layout, and simulation, new 
York: Wiley- Interscience, nd, 2005.  
[III-6] Rudy van de Plassche, CMOS Integrated Analog-to-Digital and Digital-to-Analog 
Converters 
[III-7] J. M. Khoury, “On the design of constant settling time automatic gain control circuits,” 
IEEE Trans. Circuits Syst. II, Analog Digit. Signal Process., vol. 45, no. 3, pp. 283–294, 
Mar. 1998. 
[III-8] ]P. Huang, L. Y. Chiou, and C. K. Wang, “A 3.3-V CMOS wide-band exponential control 
variable-gain-amplifier,” in Proc. IEEE Int. Symp. Circuits Syst., pp. I-285–I-288, May 
1998. 
[III-9] Q.-H. Duong and S.-G. Lee, “CMOS exponential current-to-voltage circuit based on 
newly proposed approximation method,” in Proc. IEEE Int. Symp. Circuits Syst., pp. 
II.866–II.868, May 2004. 
[III-10] Q.-H. Duong, Q. Le, C. -W. Kim and S.-G. Lee, “A 95-dB Linear Low-Power Variable 
Gain Amplifier,” IEEE Trans. Circuits Syst. I, vol. 53, no. 8, pp. 1648-1657, Aug. 2006. 
[III-11] W. Kluge, F. Poegel, H. Roller, M. Lange, T. Ferchland, L. Dathe, D. Eggert, “A Fully 
Integrated 2.4GHz IEEE 802.15.4 Compliant Transceiver for ZigBee Applications,” in 
Proc. IEEE Intl. Solid-State Circuit Conf., 2006, pp. 1470-1479, 2006. 
[III-12] A. Liscidini, M. Tedeschi, R. Castello, “A 2.4 GHz 3.6mW 0.35 mm^2 Quadrature 
Front-End RX for ZigBee and WPAN Applications,” in Proc. IEEE Intl. Solid-State 
Circuit Conf., 2008, pp. 370–371. 2008. 
[III-13] A. Balankutty, S.-A. Yu, Y. Feng, and P. R. Kinget, “A 0.6-V Zero-IF or Low-IF 
Receiver With Integrated Fractional-N Synthesizer for 2.4-GHz ISM-Band 
Applications,” IEEE J. Solid-State Circuits, vol. 45, no. 3, pp. 538-553, Mar. 2010. 
 
分項計畫四：節能控制系統之測試診斷與可靠性容錯設計與研究 
[IV-1] N. G. deBruijn, “A Combinatorial Problem,” Proc. AKademe Van Weteschappen,1946, 
Vol. 49,part 2,pp.758-764. 
[IV-2] D. Z. Du and F. K. Hwang, “Generalized de Bruijn Digraphs,”Networks, Vol. 18, 1988, 
pp.27-38. 
[IV-3] Guoping Liu and Kyungsook Y. Lee, ”Optimal Routing Algorithm for Generalized de 
Bruijn Digraphs” 1993 international Conference on Parallel Processing,pp.167-174. 
[IV-4] Yuvraj Agarwal , Thomas Weng and Rajesh K. Gupta “Micro-Systems Driving Smart 
Energy Metering in Smart Grids” Knowledge Center, May 5, 2010, Design Automation 
72 
計畫成果自評 
本整合型計畫所發展之數位式電表及空調負載控制器運用於住宅用戶之電能管理系
統，在不影響家電設備既有之迴路下，可簡易安裝於各用電負載，以配合電力公司所施行的
需量反應進行負載控制。電腦主機透過Zigbee或PLC通訊對電表讀取用電數據，並對遠端設
備狀態偵測或執行開關控制。系統藉由GUI人機介面之執行，可做合理需量的評估、即時用
電量測、監視負載設備、用電資料統計與分析及電力需量控制整合等方面，並經由實際量測
以驗證整體系統對降低負載量之節能效果。 
對於 ZigBee 之 modulator 與 demodulator 等基頻電路已有相當之研究基礎，已具有相當
之技術基礎。尤其是在 2006 年指導學生張智益以「ZigBee 868/915 MHz 頻帶之實體層傳送
接收器」榮獲 2006 國家晶片系統設計中心晶片-「優良晶片」獎，為當年為一獲此殊榮之
數位電路 IC，其晶片照相圖與 shmoo 量測圖如圖 12.35 與圖 12.36 所示，該晶片計畫同時
也被國際知名期刊所刊登（Ref : C.-C. Wang, C.-C. Huang, J.-M. Huang, C.-Y. Chang. and C.-P. 
Li, “ZigBee 868/915 MHz modulator/demodulator for wireless personal area network,” IEEE 
Trans. on Very Large Scale Integration (VLSI) Systems, vol. 16, no. 7, pp. 936-939, July 2008.） 
各分項計劃 原計畫進度  計畫執行進度 
數位電表  
與  
空調控制器 
1. 完成電力線載波信號傳輸特性
分析。  
2. 整合節能通訊晶片至用戶端主
站與家電器具子站模組，進行雙
向通訊測試。  
3. 建置電表校驗平台。  
4. 整合其他分項計畫，進行整體電
能管理系統之測試，並執行需量
反應與智慧型家電整合測試。 
1. 完成窄頻電力線載波信號雜訊
比(SNR)量測並分析其信號衰減
量。[已完成] 
2. 整合ZigBee與PLC模組至智慧型
數位電表與空調控制模組，並與
主站進行雙向溝通。[已完成] 
3. 結合三相標準信號源與三相標準
表，進行校驗平台建置，並開發
軟體校驗程式，達到自動化校調
目的。[已完成]   
4. 配合各子計畫完成電能管理系統
測試，並結合常見家電進行需量
反應測試。[已完成] 
74 
整合與測試 1. 針對系統層級之各系統單晶片
的介面規格與訊號，加入錯誤偵
測與更正碼，與配合之自我測試
與診斷電路。 
2. 針對各系統元件之測試計畫，與
測試步驟之實現與最佳化。 
3. 節能計劃中測試演算法之實現
與改進。 
• 配合ZigBee與PLC TX/RX 
之類比與 RF 前端電路實現
與測試。 
• 配合ZigBee與PLC電源管理
模組電路研製、測試與最佳
化。 
• 配合ZigBee與PLC TX/RX之
SOC驗證、模擬與測試。 
1. 於第一年定義通訊規格與訊號
規格內，利用Check Sum做為錯
誤偵測機制之一。Main Meter與
Sub Meter電路內含有能自我診
斷是否有傳輸訊號之LED信
號。[已完成]  
2. 配合其他子計劃相關元件測試部
份，發展適合的測試方法，以及
最佳化之可能機制。[已完成]  
3. 發展電力網路系統之三階段測試
演算法以完成以下相關議題：[已
完成] 
•  ZigBee TX/RX之類比與RF前
端測試。 
•  ZigBee 電源管理測試與最佳
化。 
•  ZigBee與PLC TX/RX之SOC
驗證、模擬與測試。  
4. 利用期中Demo證明：[已完成]  
•  ZigBee，PLC之系統實現。 
•  自行開發相關電路之韌體。 
•  定義指令格式與介面間的傳
輸訊號。  
 
可供推廣之研發成果資料表 
 
國科會補助計畫 
計畫名稱：節能控制系統之無線通訊電路研製 
計畫主持人：陳朝順 
計畫編號：NSC99-2220-E-110-009       學門領域：微電子 
技術/創作名稱 單相數位電表／1 phase sub meter 
創作人 陳朝順 
76 
 
 
 
 
 
▓ 可申請專利  □ 可技術移轉                                      日期：100 年 1 月 12 日 
國科會補助計畫 
計畫名稱：節能控制系統之無線通訊電路研製 
計畫主持人：王朝欽 
計畫編號：NSC99-2220-E-110-009       學門領域：微電子 
技術/創作名稱 
具輸出擺幅預測與可程式化更新峰值偵測器之 1 伏特操作電壓全輸入擺
幅自動增益控制器 
發明人/創作人 王朝欽/楊上賢 
技術說明 
中文： 
(尚未申請，不予說明) 
英文： 
(尚未申請，不予說明) 
可利用之產業 
及 
可開發之產品 
可利用於車用電子及新興之智慧家庭無線網路之無線通訊模組。 
技術特點 
本 AGC 系統之輸入電壓採用全輸入擺幅 OTA 之控制方法，使得輸
入訊號可以非常的大，舒緩後端 ADC 之解析度要求。 
推廣及運用的價值 可推廣至各式無線通訊電路之基頻接收器。運用範圍極廣。 
 
▓ 可申請專利  □ 可技術移轉                                      日期：101 年 1 月 30 日 
國科會補助計畫 
計畫名稱：節能控制系統之無線通訊電路研製 
計畫主持人：王朝欽 
計畫編號：NSC99-2220-E-110-009       學門領域：微電子 
技術/創作名稱 應用於鋰電池電源輸入之無負載電容線性穩壓器 
78 
技術特點 
本全數位頻率合成系統採用 Flying adder 架構，可以有效縮短設計
時間，提高電路之可攜性與重複使用性，並提供穩定的時脈訊號。 
推廣及運用的價值 可推廣至各式無線通訊電路之基頻接收器。運用範圍極廣。 
 
 
 
▓ 可申請專利  □ 可技術移轉                                      日期：100 年 1 月 12 日 
國科會補助計畫 
計畫名稱：節能控制系統之無線通訊電路研製 
計畫主持人：李淑敏 
計畫編號：NSC99-2220-E-110-009       學門領域：資訊工程 
技術/創作名稱 多掃描樹測試結構的測試合成方法以及晶片測試裝置 
發明人/創作人 李淑敏/程柏銓 
技術說明 
中文： 
本發明之智慧型節能電力系統之路由容錯通訊方法可廣泛應用於
各種智慧電網通訊管理相關技術領域，因此其具有以高通訊強度
﹝enhancing communication﹞進一步改善電能供應可靠度及提升電
能傳輸效率的優點。 
英文： 
 
可利用之產業 
及 
可開發之產品 
本發明之智慧型節能電力系統之路由容錯通訊方法可應用於各種
智慧電網通訊管理相關產業，並能改善在傳統智慧型節能電力系統
中需要提升通訊可靠度及無法進一步通訊容錯的問題。 
技術特點 
前的智慧型電力系統並未採用通訊容錯度。本發明之智慧型節能電
力系統之路由容錯通訊方法符合提升供電可靠度、容許通訊錯誤及
提升消耗電量效率之市場需求，因而其具有高度市場價值。 
80 
附錄 
 
廠商旺玖公司對於本計畫非常感興趣，特別透過國科會王進賢教授與李淑敏副教授取得聯
繫，並於 2010 年十月十二日來中山大學訪問，將本計畫的立意與整個研究內容與結果做了
深入的了解，其會談與系統展示照片如下： 
 
 
 
 
行政院國家科學委員會出席國際學術會議心得報告 
                                                                
計畫編號 98-EC-17-A-01-SI-104, NSC98-2220-E-110-009 
計畫名稱 節能通信 IC晶片開發與智慧型電能管理系統整合研究 
出國人員姓名 
服務機關及職稱 
李淑敏 
國立中山大學資訊工程學系  助理教授 
會議時間地點 
2010 年 8 月 23-26 日  
日本東京(Tokyo, Japan) 
會議名稱 
(中文)國際電機及電子學工程師學會之元件,封裝與製造研討會研討
會 (暨國際半導體學會國際半導體技術研發準則年會) 
(英文) IEEE CPMT Symposium Workshop (SIA International 
Technology Roadmap for Semiconductors (ITRS) Annual Meeting) 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
Through Silicon Via (TSV) Noise Coupling Reduction 和有關 3D IC 的＂ Thermal 
Stress Analysis of the 3D Die Stacks with Low-Volume Interconnections.8/26
參加＂Heat spreader technology for silicon chip"及＂Study on the Application 
of Thermal Interface Materials for Integration of HP-LEDs＂等的議題. 
 
 
 
 
二、與會心得 
 
參加 2010 年日本 IEEE 會議，見識到國際會議的規模，且能與各界人士交流研究
主題，可以更充分的掌握研究趨勢。在會議過程中，主持人、發表者與觀眾的互動，
讓大家腦力激盪，非常有意義，十分寶貴的經驗。 
尤其，此 IEEE 會議由百分之八九十的產業界研發人員參加，所發表的論文披露出
世界性技術發展與競爭力的消長。其中，日月光即派近十名由世界各分公司所集聚
的研發精英，務求能提昇公司技術競爭力。 
 
三、考察參觀活動(無是項活動者省略) 
無 
四、建議 
無 
五、攜回資料名稱及內容 
 2010 IEEE 議程 
 2010 IEEE 論文集與 2008IEEE 論文集 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/01/03
國科會補助計畫
計畫名稱: 節能通信IC晶片開發與智慧型電能管理系統整合研究(3/3)
計畫主持人: 李淑敏
計畫編號: 99-2220-E-110-001- 學門領域: 晶片科技計畫--目標導向型研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
