\section{Introduktion}

Formålet med denne øvelse er at forstå og bruge de tre forskellige VHDL kode
stilarter: dataflow, behavioural og structural. Desuden skal øvelsen give bedre
indsigt i hvordan kode mappes til hardware på FPGA'en. Vi vil foretage
funktionel og timing simulationer for at verificere koden, inden den afprøves på
boardet.
