
module testbench();
	reg D, CLK;
	wire Q;
	
	



endmodule
