module ltl2dba_Q (
  input p_0,
  input p_1,
  output reg acc
);
  reg l0;
  reg l1;
  reg l2;
  initial begin
    l0 = 0;
    l1 = 0;
    l2 = 0;
  end
  assign acc = !((!(((!l1) & (l2)) & (!(((!l1) & (!p_0)) & (l0))))) & (!(((!((!p_0) & (!p_1))) & (!((!((l1) & (!l0))) & (!p_1)))) & ((!((!((p_0) & (l0))) & ((!l1) & (p_1)))) & (!l2)))));
  always @(posedge $global_clock) begin
    l0 <= !((!((!((!((!p_0) & (!p_1))) & (!((!((l1) & (!l0))) & (!p_1))))) & (!l2))) & (!(((!l1) & (!p_0)) & (l0))));
    l1 <= (!((!((!((!l1) & (!p_0))) & ((!((l1) & (!l0))) & (!p_1)))) & (!(((!p_0) & (p_1)) & (!l0))))) & (!l2);
    l2 <= !((!((!l1) & (l2))) & (!(((!l2) & (!((!((l1) & (!l0))) & (!p_1)))) & (!(((!p_0) & (p_1)) & (!l0))))));
  end
endmodule