{"name":"Lógica Programável","tagline":"Aula de Lógica Programável do curso de Pós Graduação em Eletrônica Embarcada - IMT","body":"* Curso: Sistemas Eletrônicos Embarcados\r\n* Aula : Desenvolvimento de Aplicações usando Lógica Programáveis com FPGAs\r\n* Professor : Rafael Corsi - rafael.corsi@maua.br\r\n* Encontros : Quarta-Feira 19h - 22h30 \r\n* Sala : J309\r\n\r\n# Descrição do Curso\r\n\r\nFornecer noções de desenvolvimento de aplicações lógicas em ambiente FPGA voltada para ambiente Xilinx.\r\n\r\n## Kits de desenvolvimento e Softwares\r\n\r\n* A placa a ser utilizada no curso é a [Nexys 4](http://www.digilentinc.com/Products/Detail.cfm?Prod=NEXYS4) :  que possui uma FPGA Artix-7 \r\n\r\n* O SW para desenvolvimento (EDA) é o [Xilinx Vivado](http://www.xilinx.com/products/design-tools/vivado/) que possui uma versão gratuita chamada de WebPACK.\r\n\r\n## Bibliografia \r\n\r\n* (2012) Vhdl - Descrição e Síntese de Circuitos Digitais - 2ª Ed. - Roberto D´amore\r\n* (2006) RTL Hardware Design Using VHDL Coding for Efficiency, Portability, and Scalability\r\n* (2004) The Design Warriors Guide to FPGAs\r\n* (2005) Rapid System Prototyping with FPGAs Accelerating the Design Process\r\n\r\n## Links úteis \r\n* www.Xilinx.com\r\n* www.altera.com\r\n* www.opencores.org\r\n* https://www.digilentinc.com/Products/Detail.cfm?NavPath=2,400,1184&Prod=NEXYS4\r\n\r\n# Projetos/ Trabalhos\r\n\r\n## Aula 1\r\n\r\n### GIT\r\n\r\nDevem criar uma conta no github: www.github.com, essa será a forma de envio dos trabalhos. Segue alguns tutoriais sobre git para quem não tem afinidade com a ferramenta:\r\n\r\n *   http://rogerdudler.github.io/git-guide/index.pt_BR.html\r\n *   http://git-scm.com/docs/gittutorial\r\n *   https://www.atlassian.com/git/tutorials/setting-up-a-repository\r\n\r\nO repositório (privado) da disciplina é : http://corsiferrao.github.io/Logica-Programavel/ porém para terem acesso aos arquivos é preciso que eu cadastre vocês, portanto, assim que tiverem uma conta no github atualizem a seguinte tabela no gdocs para que eu adicione no sistema:\r\n\r\n *   https://docs.google.com/spreadsheets/d/19uO4bsoqHaaS-s8bUku7I7dthyveukAMT_0HsnTpTKU/edit?usp=sharing\r\n\r\n### Pesquisa\r\n\r\n O arquivo \"01-FPGA-Introdução - Problemas.pdf\" possui propostas de pesquisas \r\n\r\n# Esboço do curso\r\n\r\n## Aula 1\r\n* Conhecimento da topologia interna da FPGA;\r\n* \tdiscernimento das diferenças entre Dispositivos Lógicos Programáveis e Microcontroladores;\r\n* \taplicações potências para uso de FPGA;\r\n* \tlinguagens de descrição de hardware (Vhdl/ Verilog);\r\n* \tworkflow FPGA;\r\n* \tapresentar o kit de desenvolvimento\r\n* \tdemonstração do workflow (com simulação)\t\r\n\r\n## Aula 2\r\n* \tIntrodução VHDL - Logica combinacional (paralelo);\r\n* \ttipos de dados (ieee) e conversões;\r\n* \tsinal\r\n* \texemplo usando logica combinacional:\r\n* \t\t workflow\r\n*  \t\ttestbench e constrains já definidos\r\n*  \t\tLed + Chaves ?\r\n* \tvetores (ordenação); \r\n* \tpalavras reservadas;\r\n* \tExemplo usando vetores: \r\n*  \t\tDetector de paridade / gerador de paridade\r\n* \t\r\n\t\r\n\r\n##Aula 3\r\n* \tVHDL sequencial;\r\n* \tprocess\r\n* \t\t com e sem sensibilidade\r\n*  \t\testado $t^{+}$ \t\r\n* \tvariável\r\n* \texemplo de construção :\r\n* \t\tregistradores;\r\n* \t\tcontador -> constante e generic\r\n* \tmaquina de estados\r\n* \tcomponentes\r\n** \t\tcriação e inicialização\r\n\t\r\n## Aula 4\r\n* Projeto \r\n\r\n## Aula 5 \r\n* \tmemorias\r\n* \t\tRAM\r\n* \t\tROM (inicialização)\r\n* \ttestbench\r\n* \texemplo de projeto\r\n* \t\ttestbench\r\n* \t\timplementar\r\n* \tfunções e procedures\r\n\r\n## Aula 6\r\n* \tconstrains \r\n* \ttime analyses\r\n* \texemplo de projeto completo\r\n* \t\tqual exemplo ? usar megawizard\r\n* \tPackages\r\n* \tIP cores\r\n* \texemplo OpenCore\r\n\r\n## Aula 7\r\n* Processador MicroBlazer\r\n","google":"","note":"Don't delete this file! It's used internally to help with page regeneration."}