<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:43:04.434</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.06.17</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7002305</applicationNumber><claimCount>31</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>다이-기판 스탠드오프 공동 내의 다이-투-다이(D2D) 연결들을 채용하는 분할형 다이 집적 회로(IC) 패키지들, 및 관련 제조 방법들</inventionTitle><inventionTitleEng>SPLIT DIE INTEGRATED CIRCUIT (IC) PACKAGES EMPLOYING DIE-TO-DIE (D2D) CONNECTIONS IN DIE-SUBSTRATE STANDOFF CAVITY, AND RELATED FABRICATION METHODS</inventionTitleEng><openDate>2024.03.22</openDate><openNumber>10-2024-0037965</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.05.30</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.01.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/683</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 분할형 다이 IC 패키지들이 다이-기판 스탠드오프 공동(즉, 공동) 내에 D2D 상호연결 구조체를 채용하여 D2D 연결부들, 및 관련 제조 방법들을 제공한다. 분할형 다이 IC 패키지 내의 다수의 다이들 사이의 D2D 통신을 가능하게 하기 위해, 패키지 기판은 또한, 다수의 다이들 사이에 D2D 신호 라우팅을 제공하기 위해 다수의 다이들에 커플링된 D2D 상호연결부들(예컨대, 금속 상호연결부들)을 포함하는 D2D 상호연결 구조체(예컨대, 상호연결 브리지)를 포함한다. D2D 상호연결 구조체는 다이 상호연결부들이 다이들과 패키지 기판 사이에 배치되어 다이들을 패키지 기판으로부터 떨어뜨리는 결과로서 다이들과 패키지 기판 사이의 다이 스탠드오프 영역에 형성되는 공동 내에 배치된다. D2D 상호연결 구조체는 다른 상호연결부들을 위한 패키지 기판 내의 더 많은 영역을 확보하기 위해 패키지 기판 외측의 IC 패키지 내의 공동 내에 제공될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.02.02</internationOpenDate><internationOpenNumber>WO2023009919</internationOpenNumber><internationalApplicationDate>2022.06.17</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/073006</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 집적 회로(IC) 패키지로서,패키지 기판;제1 다이;제2 다이;상기 패키지 기판 및 상기 제1 다이에 커플링되어 상기 제1 다이와 상기 패키지 기판 사이에 다이 스탠드오프(standoff) 영역을 생성하는 제1 복수의 다이 상호연결부들;상기 다이 스탠드오프 영역 내에 배치되고 상기 패키지 기판 및 상기 제2 다이에 커플링된 제2 복수의 다이 상호연결부들;상기 제1 복수의 다이 상호연결부들과 상기 제2 복수의 다이 상호연결부들 사이에서 상기 다이 스탠드오프 영역 내에 형성된 공동; 및상기 공동 내에 배치된 다이-투-다이(die-to-die, D2D) 상호연결 구조체를 포함하고, 상기 D2D 상호연결 구조체는 상기 제1 다이 및 상기 제2 다이에 커플링된 복수의 D2D 상호연결부들을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 복수의 D2D 상호연결부들은 상기 패키지 기판에 커플링되지 않은, IC 패키지.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제2 다이는 수평 방향으로 상기 제1 다이에 수평으로 인접하고;상기 제1 다이의 제1 활성 면은 상기 수평 방향에 직교하는 수직 방향으로 상기 패키지 기판에 인접하게 배치되고;상기 제2 다이의 제2 활성 면은 상기 수직 방향으로 상기 패키지 기판에 인접하게 배치되는, IC 패키지.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 D2D 상호연결 구조체의 상기 수직 방향으로의 높이는 상기 공동의 상기 수직 방향으로의 높이보다 작은, IC 패키지.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 제2 다이는 일정 이격 거리만큼 상기 제1 다이에 수평으로 인접하여 상기 제1 다이와 상기 제2 다이 사이에 수평 다이 분리 영역을 형성하고;상기 공동은 상기 수직 방향으로 상기 수평 다이 분리 영역에 인접하게 부분적으로 배치되는, IC 패키지.</claim></claimInfo><claimInfo><claim>6. 제3항에 있어서, 상기 제1 복수의 다이 상호연결부들 및 상기 제2 복수의 다이 상호연결부들의 상기 수직 방향으로의 높이는 상기 공동의 상기 수직 방향으로의 높이를 한정하는, IC 패키지.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 D2D 상호연결 구조체는 상기 제1 다이 및 상기 제2 다이에 커플링된 적어도 하나의 금속 상호연결부를 포함하는 재분배 층(redistribution layer, RDL)을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 RDL은 라인 간격(line space, L/S) 비가 2/2 이하인 복수의 금속 상호연결부들을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 제1 복수의 다이 상호연결부들 및 상기 제2 복수의 다이 상호연결부들의 높이는 30 내지 40 마이크로미터(μm)이고;상기 RDL의 높이는 7 μm 이하이고;상기 RDL은 라인 간격(L/S) 비가 2/2 이하인 복수의 금속 상호연결부들을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 제1 다이는 제1 활성 면 및 제1 후방 면을 포함하고;상기 제2 다이는 제2 활성 면 및 제2 후방 면을 포함하고;상기 제1 복수의 다이 상호연결부들은 상기 제1 다이의 상기 제1 활성 면을 상기 패키지 기판에 커플링시키고;상기 제2 복수의 다이 상호연결부들은 상기 제2 다이의 상기 제2 활성 면을 상기 패키지 기판에 커플링시키는, IC 패키지.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 재구성된 다이 모듈을 추가로 포함하고, 상기 재구성된 다이 모듈은,상기 패키지 기판에 인접한 활성 면으로서, 상기 제1 다이는 상기 활성 면 상의 제1 활성 면 및 제1 후방 면을 포함하고; 상기 제2 다이는 상기 활성 면 상의 제2 활성 면 및 제2 후방 면을 포함하는, 상기 활성 면; 및상기 제1 다이의 상기 제1 후방 면 및 상기 제2 다이의 상기 제2 후방 면에 인접하게 배치된 몰드 화합물을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,상기 제2 다이는 일정 이격 거리만큼 상기 제1 다이에 수평으로 인접하여 상기 제1 다이와 상기 제2 다이 사이에 수평 다이 분리 영역을 형성하고;상기 제1 다이는 상기 수평 다이 분리 영역에 수평으로 인접한 제1 D2D 인터페이스 회로부를 포함하고;상기 제2 다이는 상기 수평 다이 분리 영역에 수평으로 인접한 제2 D2D 인터페이스 회로부를 포함하고;상기 제1 D2D 인터페이스 회로부는 상기 D2D 상호연결 구조체에 커플링되고;상기 제2 D2D 인터페이스 회로부는 상기 D2D 상호연결 구조체에 커플링되고;상기 D2D 상호연결 구조체는 상기 제1 D2D 인터페이스 회로부를 상기 제2 D2D 인터페이스 회로부에 커플링시키는, IC 패키지.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 D2D 상호연결 구조체는 하나 이상의 금속 상호연결부들을 각각 포함하는 하나 이상의 금속화 층들을 포함하고;상기 제1 다이는 상기 D2D 상호연결 구조체의 상기 하나 이상의 금속화 층들 내의 하나 이상의 금속 상호연결부들에 커플링되고;상기 제2 다이는 상기 D2D 상호연결 구조체의 상기 하나 이상의 금속화 층들 내의 하나 이상의 금속 상호연결부들에 커플링되는, IC 패키지.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 하나 이상의 금속화 층들은 하나 이상의 금속 상호연결부들을 각각 포함하는 하나 이상의 재분배 층(RDL)들을 포함하고;상기 제1 다이는 상기 D2D 상호연결 구조체의 상기 하나 이상의 RDL들 내의 하나 이상의 금속 상호연결부들에 커플링되고;상기 제2 다이는 상기 D2D 상호연결 구조체의 상기 하나 이상의 RDL들 내의 하나 이상의 금속 상호연결부들에 커플링되는, IC 패키지.</claim></claimInfo><claimInfo><claim>15. 제12항에 있어서,상기 제2 다이는 수평 방향으로 상기 제1 다이에 수평으로 인접하고;상기 제1 D2D 인터페이스 회로부는 상기 수평 방향에 직교하는 수직 방향으로 상기 공동 위에 배치되고;상기 제2 D2D 인터페이스 회로부는 상기 수직 방향으로 상기 공동 위에 배치되는, IC 패키지.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서,상기 제1 복수의 다이 상호연결부들은 복수의 금속 필러들을 포함하고;상기 제2 복수의 다이 상호연결부들은 복수의 금속 필러들을 포함하는, IC 패키지.</claim></claimInfo><claimInfo><claim>17. 제1항에 있어서, 상기 패키지 기판은 복수의 금속 상호연결부들을 각각 포함하는 하나 이상의 금속화 층들을 포함하고;상기 제1 복수의 다이 상호연결부들은 상기 패키지 기판 내의 상기 복수의 금속 상호연결부들 중 하나 이상의 금속 상호연결부들에 커플링되고;상기 제2 복수의 다이 상호연결부들은 상기 패키지 기판 내의 상기 복수의 금속 상호연결부들 중 하나 이상의 금속 상호연결부들에 커플링되는, IC 패키지.</claim></claimInfo><claimInfo><claim>18. 제1항에 있어서, 셋톱 박스; 엔터테인먼트 유닛; 내비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 모바일 위치 데이터 유닛; 글로벌 포지셔닝 시스템(global positioning system, GPS) 디바이스; 모바일 폰; 셀룰러 폰; 스마트 폰; 세션 개시 프로토콜(session initiation protocol, SIP) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; 개인 디지털 어시스턴트(PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크(DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차; 차량 컴포넌트; 항공전자기기 시스템들; 드론; 및 멀티콥터로 이루어진 군으로부터 선택되는 디바이스에 집적되는, IC 패키지.</claim></claimInfo><claimInfo><claim>19. 집적 회로(IC) 패키지를 제조하는 방법으로서,활성 면을 포함하는 다이 모듈, 상기 활성 면에 인접한 제1 활성 면을 포함하는 제1 다이, 및 상기 활성 면에 인접한 제2 활성 면을 포함하고 상기 제1 다이에 수평으로 인접한 제2 다이를 형성하는 단계;상기 다이 모듈의 상기 활성 면에 인접하고 복수의 D2D (die-to-die) 상호연결부들을 포함하는 D2D 상호연결 구조체를 형성하는 단계;상기 제1 다이의 상기 제1 활성 면에 커플링되는 제1 복수의 다이 상호연결부들을 형성하는 단계;상기 제2 다이의 상기 제2 활성 면에 커플링되는 제2 복수의 다이 상호연결부들을 형성하여 상기 제1 복수의 다이 상호연결부들과 상기 제2 복수의 다이 상호연결부들 사이에 공동을 형성하는 단계로서, 상기 D2D 상호연결 구조체는 상기 공동 내에 배치되는, 상기 공동을 형성하는 단계; 및패키지 기판 상에 상기 다이 모듈의 상기 활성 면을 배치하는 단계를 포함하고, 상기 활성 면을 배치하는 단계는, 상기 제1 복수의 다이 상호연결부들을 상기 패키지 기판에 커플링시키는 단계; 및 상기 제2 복수의 다이 상호연결부들을 상기 패키지 기판에 커플링시키는 단계를 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 복수의 D2D 상호연결부들을 상기 패키지 기판에 커플링시키지 않는 단계를 추가로 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>21. 제19항에 있어서, 상기 D2D 상호연결 구조체를 형성하는 단계는,상기 제1 다이 내의 제1 D2D 인터페이스 회로부를 수평으로 상기 D2D 상호연결 구조체에 커플링시키는 단계; 및상기 제2 다이 내의 제2 D2D 인터페이스 회로부를 상기 D2D 상호연결 구조체에 커플링시켜 상기 제2 D2D 인터페이스 회로부를 상기 제1 D2D 인터페이스 회로부에 커플링시키는 단계를 추가로 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>22. 제19항에 있어서, 상기 다이 모듈을 형성하는 단계는,제1 표면을 포함하는 캐리어를 제공하는 단계;상기 캐리어의 상기 제1 표면 상에 상기 제1 다이를 배치하는 단계; 및상기 캐리어의 상기 제1 표면 상에 그리고 상기 제1 다이에 수평으로 인접하게 상기 제2 다이를 배치하는 단계를 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서, 상기 다이 모듈을 형성하는 단계는,상기 캐리어의 상기 제1 표면에 접착 필름을 적용하는 단계를 추가로 포함하고;여기서,상기 캐리어의 상기 제1 표면 상에 상기 제1 다이를 배치하는 단계는 상기 접착 필름 상에 상기 제1 다이를 배치하는 단계를 포함하고;상기 캐리어의 상기 제1 표면 상에 상기 제2 다이를 배치하는 단계는 상기 제1 다이에 수평으로 인접하게 상기 접착 필름 상에 상기 제2 다이를 배치하는 단계를 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>24. 제22항에 있어서, 상기 캐리어의 상기 제1 표면 상에 그리고 상기 제1 다이의 제1 후방 면 및 상기 제2 다이의 제2 후방 면 상에 오버몰딩 화합물을 배치하는 단계를 추가로 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 상기 오버몰딩 화합물의 상단 표면을 상기 제1 다이의 상기 제1 후방 면 및 상기 제2 다이의 상기 제2 후방 면을 향하여 연삭하는 단계를 추가로 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>26. 제24항에 있어서,상기 다이 모듈로부터 상기 캐리어를 제거하는 단계; 및상기 제1 다이의 상기 제1 후방 면 및 상기 제2 다이의 상기 제2 후방 면에 인접하게 상기 다이 모듈에 제2 캐리어를 부착하는 단계를 추가로 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서, 상기 공동 내에서 상기 제1 다이의 상기 제1 활성 면의 일부분 및 상기 제2 다이의 상기 제2 활성 면의 일부분 상에 상기 D2D 상호연결 구조체를 형성하는 단계를 추가로 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서, 상기 D2D 상호연결 구조체는 상기 제1 다이와 상기 제2 다이 사이에서 수평 다이 분리 영역에 수직으로 인접하게 배치되는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>29. 제27항에 있어서, 상기 D2D 상호연결 구조체를 형성하는 단계는,상기 공동 내에서 상기 제1 다이의 상기 제1 활성 면 및 상기 제2 다이의 상기 제2 활성 면 상에 제1 재분배 층(RDL)을 형성하는 단계; 및상기 제1 RDL 상에 하나 이상의 추가 RDL들을 형성하는 단계를 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>30. 제27항에 있어서, 상기 다이 모듈로부터 상기 제2 캐리어를 제거하는 단계를 추가로 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo><claimInfo><claim>31. 제27항에 있어서, 상기 제1 복수의 다이 상호연결부들 및 상기 제2 복수의 다이 상호연결부들을 상기 패키지 기판에 커플링시키는 단계를 추가로 포함하는, IC 패키지를 제조하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980804600</code><country>미국</country><engName>Qualcomm Incorporated</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>PATIL, ANIKET</engName><name>파틸 아니켓</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>NAVAJA, BRIGHAM</engName><name>나바자 브리검</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>WE, HONG BOK</engName><name>위 홍복 </name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 **길 **(역삼동, 케이피빌딩)</address><code>920011000013</code><country>대한민국</country><engName>Koreana Patent Firm</engName><name>특허법인코리아나</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.07.27</priorityApplicationDate><priorityApplicationNumber>17/443,740</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.01.19</receiptDate><receiptNumber>1-1-2024-0076412-33</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.02.29</receiptDate><receiptNumber>1-5-2024-0036923-18</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.05.30</receiptDate><receiptNumber>1-1-2025-0613100-35</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사유예신청]결정 보류신청서·심사유예신청서</documentName><receiptDate>2025.05.30</receiptDate><receiptNumber>1-1-2025-0613101-81</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247002305.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338ef7013926e63d97cfc7bb3291aa1001ba5cce7664752c43c361d1b6a26c178decfec8d7bbac213e1f4f7b8c2e6621d28485f79172f03fbf00</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf41623f34ce19120c907ce3ce95f0e942e1f95fab548db00b94c5bab45e7af7db4c877b68aee9c641ddd73af84e99b780a8d121ecf765f435</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>