
`IA32_VMX_BASIC MSR`(index **480H**)寄存器用来检测 VMX 的基本能力信息, 如图 2-6 所示.

![2020-02-24-22-27-54.png](./images/2020-02-24-22-27-54.png)

* `bits 30:0` 包含处理器使用的 **31 位** VMCS 修订标识符(VMCS revision identifier, 也可称为 VMCS ID).  在初始化 **VMXON** 及 **VMCS** 区域时, 需要用 `VMCS ID` 值来设置首 DWORD 位置.

注: **早期版本**中 `VMCS ID`是此 MSR 的`31: 0`位中的**32 位字段**.  对于此更改之前产生的所有处理器, 读的 MSR 的第 31 位均**为 0**.

* `bit 31`一直为 0

* `bits [44:32]`(13 位)表明软件应为**VMXON 区域**和任何**VMCS 区域**分配的**字节数**.  它是一个大于 0 且最大为 4096 的值(这些区域大小以 1K 为单位, 最高支持 4K 字节, 并且地址需要在 4K 字节边界上)

当且仅`bits [43:32]`清除并且 `bit 44` 被设置时(`bits[44:32] = 1000h`), 区域大小是 4K.

* `bit 48`指示 **VMXON 区域**、每个 VMCS 区域以及 VMCS 中指针指向的数据结构(I/O 位图, virtual-APIC 页面, 用于 VMX 转换的 MSR 区域等)的**物理地址宽度**.

  * 如果是 0, 这些地址仅限于处理器的物理地址宽度(MAXPHYADDR)内.
  * 如果是 1, 这些地址限制为 32 位.
  * 对于支持 Intel 64 架构的处理器, 该位**始终为 0**.

* 如果`bit 49`为 1, 则逻辑处理器支持对系统管理中断(SMI)和系统管理模式(SMM)进行双监视器处理(dual-monitor treatment).  有关此处理的详细信息, 请参见第 34.15 节.

`bit 49` 为 1 时, 表明支持 SMM 及 SMI 的 dual-monitor treatment 功能.

* `bits 53:50`(共 4 位)表示应用于 VMCS、VMCS 中的指针引用的数据结构(I/O 位图, virtual-APIC 页面, 用于 VMX 转换的 MSR 区域等)以及 MSEG header 的**内存类型**.  如果软件需要访问这些数据结构(例如, 修改 MSR bitmaps 的内容), 则可以配置分页结构以将它们映射到线性地址空间中. 如果这样做, 它应该建立使用此 MSR 中表示的内存类型来映射.

在撰写本文时, 所有支持 VMX 操作的处理器都标识是**回写类型**(即值等于 6).  使用的值在表 A-1 中给出

![2020-11-29-16-12-51.png](./images/2020-11-29-16-12-51.png)

* `bit 54`为 1, 表明支持当 VM-exit 是因为**INS**或**OUTS**指令而引发时, 在 VMCS 的`"VM-exit instruction information"`字段里记录相应的信息.

详细见`5.`

* `bit 55`为 1 时, 表明**可以**将任何 **default1** 的 VMX control 位**清除为 0**(通过 TRUE 寄存器). 同时它表示会**支持 4 个 TRUE 寄存器**, 如表 2-2. 详细见下面几节内容.

![2020-02-24-22-35-02.png](./images/2020-02-24-22-35-02.png)

> * 如果 `bit 55` 为 0, 原 CTLS 可以决定**大部分** `allowed-settings`
> * 如果 `bit 55` 为 1, `TRUE_XX_CTLS` 可以决定**所有**的 `allowed-settings`
>
> 详细见`2.5.5`、`2.5.6.1`, `2.5.6.2`, `2.5.7`, `2.5.8`

* 如果将位 56 为 1, 则无论 vector 是多少, 软件都可以使用 VM Entry delivery 带有或不带有错误代码的**硬件异常**(请参见`VM-entry`的`VM-entry Control Fields`).

* `bits 47:45` 和 `bits 63:57` 被保留且为 0
