\section{Objetivos}

\subsection{Objetivo general}
Implementar y validar una Unidad Aritmético-Lógica (ALU) en una FPGA Basys 3.

\subsection{Objetivos específicos}
\begin{itemize}
    \item Implementar una ALU parametrizable en Verilog, de modo que el ancho del bus de datos pueda ajustarse según futuras necesidades.
    \item Validar la implementación mediante un banco de pruebas (\textit{testbench}) que genere entradas asignadas y contemple un mecanismo de validación.
    \item Integrar la ALU con los periféricos de la Basys 3 (switches, botones, LEDs y display de 7 segmentos) para verificar el correcto funcionamiento en hardware real.
\end{itemize}
