# Progetto di Reti Logiche (1 CFU)

VHDL project with [Frarese](https://github.com/Frarese)
