`begin_keywords "1800-2012"
module ixc_sampleLT ( ov, v );
parameter WIDTH = 1 ;
parameter ASYNC = 0 ;
output logic [(WIDTH - 1) : 0] ov ;
input wire logic [(WIDTH - 1) : 0] v ;
endmodule
`end_keywords
/**portGenericDumpBegin WIDTH ASYNC ov v portGenericDumpEnd**/
/**ParamPreferVectorBegin ParamPreferVectorEnd**/
