Fitter report for uart_top
Thu May 21 18:50:05 2015
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Thu May 21 18:50:05 2015     ;
; Quartus II 64-Bit Version          ; 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name                      ; uart_top                                  ;
; Top-level Entity Name              ; uart_top                                  ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE6E22C8                               ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 1,209 / 6,272 ( 19 % )                    ;
;     Total combinational functions  ; 1,184 / 6,272 ( 19 % )                    ;
;     Dedicated logic registers      ; 467 / 6,272 ( 7 % )                       ;
; Total registers                    ; 467                                       ;
; Total pins                         ; 32 / 92 ( 35 % )                          ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 0 / 276,480 ( 0 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 30 ( 0 % )                            ;
; Total PLLs                         ; 1 / 2 ( 50 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; EP4CE6E22C8         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                            ; On                  ; On                                    ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                 ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; PCI I/O                                                                    ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.85        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  28.6%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+------------+--------------------------------------+
; Pin Name   ; Reason                               ;
+------------+--------------------------------------+
; rs232_tx   ; Missing drive strength and slew rate ;
; led_out    ; Missing drive strength and slew rate ;
; led1_out   ; Missing drive strength and slew rate ;
; seg_en[0]  ; Missing drive strength and slew rate ;
; seg_en[1]  ; Missing drive strength and slew rate ;
; seg_en[2]  ; Missing drive strength and slew rate ;
; seg_en[3]  ; Missing drive strength and slew rate ;
; seg_en[4]  ; Missing drive strength and slew rate ;
; seg_en[5]  ; Missing drive strength and slew rate ;
; seg_en[6]  ; Missing drive strength and slew rate ;
; seg_en[7]  ; Missing drive strength and slew rate ;
; z[0]       ; Missing drive strength and slew rate ;
; z[1]       ; Missing drive strength and slew rate ;
; z[2]       ; Missing drive strength and slew rate ;
; z[3]       ; Missing drive strength and slew rate ;
; z[4]       ; Missing drive strength and slew rate ;
; z[5]       ; Missing drive strength and slew rate ;
; z[6]       ; Missing drive strength and slew rate ;
; z[7]       ; Missing drive strength and slew rate ;
; digital[0] ; Missing drive strength and slew rate ;
; digital[1] ; Missing drive strength and slew rate ;
; digital[2] ; Missing drive strength and slew rate ;
; digital[3] ; Missing drive strength and slew rate ;
; digital[4] ; Missing drive strength and slew rate ;
; digital[5] ; Missing drive strength and slew rate ;
; digital[6] ; Missing drive strength and slew rate ;
; digital[7] ; Missing drive strength and slew rate ;
+------------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1736 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1736 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1724    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/product/uart_top_1_digital_pll/uart_top.pin.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                        ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                  ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 1,209 / 6,272 ( 19 % )                                                                                                 ;
;     -- Combinational with no register       ; 742                                                                                                                    ;
;     -- Register only                        ; 25                                                                                                                     ;
;     -- Combinational with a register        ; 442                                                                                                                    ;
;                                             ;                                                                                                                        ;
; Logic element usage by number of LUT inputs ;                                                                                                                        ;
;     -- 4 input functions                    ; 354                                                                                                                    ;
;     -- 3 input functions                    ; 289                                                                                                                    ;
;     -- <=2 input functions                  ; 541                                                                                                                    ;
;     -- Register only                        ; 25                                                                                                                     ;
;                                             ;                                                                                                                        ;
; Logic elements by mode                      ;                                                                                                                        ;
;     -- normal mode                          ; 740                                                                                                                    ;
;     -- arithmetic mode                      ; 444                                                                                                                    ;
;                                             ;                                                                                                                        ;
; Total registers*                            ; 467 / 6,684 ( 7 % )                                                                                                    ;
;     -- Dedicated logic registers            ; 467 / 6,272 ( 7 % )                                                                                                    ;
;     -- I/O registers                        ; 0 / 412 ( 0 % )                                                                                                        ;
;                                             ;                                                                                                                        ;
; Total LABs:  partially or completely used   ; 102 / 392 ( 26 % )                                                                                                     ;
; User inserted logic elements                ; 0                                                                                                                      ;
; Virtual pins                                ; 0                                                                                                                      ;
; I/O pins                                    ; 32 / 92 ( 35 % )                                                                                                       ;
;     -- Clock pins                           ; 4 / 3 ( 133 % )                                                                                                        ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                                                          ;
;                                             ;                                                                                                                        ;
; Global signals                              ; 10                                                                                                                     ;
; M9Ks                                        ; 0 / 30 ( 0 % )                                                                                                         ;
; Total block memory bits                     ; 0 / 276,480 ( 0 % )                                                                                                    ;
; Total block memory implementation bits      ; 0 / 276,480 ( 0 % )                                                                                                    ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )                                                                                                         ;
; PLLs                                        ; 1 / 2 ( 50 % )                                                                                                         ;
; Global clocks                               ; 10 / 10 ( 100 % )                                                                                                      ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                                          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                                          ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%                                                                                                           ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 4%                                                                                                           ;
; Maximum fan-out node                        ; PLL_prj:PLL_prj|PLL_ctrl:PLL_ctrl_inst|altpll:altpll_component|PLL_ctrl_altpll:auto_generated|wire_pll1_clk[0]~clkctrl ;
; Maximum fan-out                             ; 467                                                                                                                    ;
; Highest non-global fan-out signal           ; sys_rstn~input                                                                                                         ;
; Highest non-global fan-out                  ; 122                                                                                                                    ;
; Total fan-out                               ; 5135                                                                                                                   ;
; Average fan-out                             ; 2.93                                                                                                                   ;
+---------------------------------------------+------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1209 / 6272 ( 19 % ) ; 0 / 6272 ( 0 % )               ;
;     -- Combinational with no register       ; 742                  ; 0                              ;
;     -- Register only                        ; 25                   ; 0                              ;
;     -- Combinational with a register        ; 442                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 354                  ; 0                              ;
;     -- 3 input functions                    ; 289                  ; 0                              ;
;     -- <=2 input functions                  ; 541                  ; 0                              ;
;     -- Register only                        ; 25                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 740                  ; 0                              ;
;     -- arithmetic mode                      ; 444                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 467                  ; 0                              ;
;     -- Dedicated logic registers            ; 467 / 6272 ( 7 % )   ; 0 / 6272 ( 0 % )               ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 102 / 392 ( 26 % )   ; 0 / 392 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 32                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 30 ( 0 % )       ; 0 / 30 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; Clock control block                         ; 9 / 12 ( 75 % )      ; 1 / 12 ( 8 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 467                  ; 2                              ;
;     -- Registered Input Connections         ; 467                  ; 0                              ;
;     -- Output Connections                   ; 2                    ; 467                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5128                 ; 476                            ;
;     -- Registered Connections               ; 1687                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 469                            ;
;     -- hard_block:auto_generated_inst       ; 469                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 5                    ; 2                              ;
;     -- Output Ports                         ; 27                   ; 1                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; key_in   ; 89    ; 5        ; 34           ; 12           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; key_in1  ; 90    ; 6        ; 34           ; 12           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; rs232_rx ; 83    ; 5        ; 34           ; 9            ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_clk  ; 23    ; 1        ; 0            ; 11           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sys_rstn ; 24    ; 2        ; 0            ; 11           ; 14           ; 122                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; digital[0] ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digital[1] ; 124   ; 7        ; 18           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digital[2] ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digital[3] ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digital[4] ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digital[5] ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digital[6] ; 126   ; 7        ; 16           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digital[7] ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led1_out   ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_out    ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rs232_tx   ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_en[0]  ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_en[1]  ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_en[2]  ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_en[3]  ; 121   ; 7        ; 23           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_en[4]  ; 125   ; 7        ; 18           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_en[5]  ; 127   ; 7        ; 16           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_en[6]  ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; seg_en[7]  ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[0]       ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[1]       ; 55    ; 4        ; 18           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[2]       ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[3]       ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[4]       ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[5]       ; 39    ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[6]       ; 34    ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; z[7]       ; 32    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; seg_en[6]               ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; seg_en[7]               ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 11 ( 45 % )  ; 2.5V          ; --           ;
; 2        ; 3 / 8 ( 38 % )   ; 2.5V          ; --           ;
; 3        ; 4 / 11 ( 36 % )  ; 2.5V          ; --           ;
; 4        ; 4 / 14 ( 29 % )  ; 2.5V          ; --           ;
; 5        ; 3 / 13 ( 23 % )  ; 2.5V          ; --           ;
; 6        ; 2 / 10 ( 20 % )  ; 2.5V          ; --           ;
; 7        ; 12 / 13 ( 92 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 12 ( 33 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 24         ; 1        ; sys_clk                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 2        ; sys_rstn                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 36         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 39         ; 2        ; z[7]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 40         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 41         ; 2        ; z[6]                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 46         ; 3        ; z[5]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 53         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 54         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; z[4]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 70         ; 3        ; z[3]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 73         ; 3        ; z[2]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 55       ; 75         ; 4        ; z[1]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 83         ; 4        ; z[0]                                                      ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 90         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 93         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 94         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 96         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 97         ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 98         ; 4        ; led_out                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; led1_out                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 102        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 103        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 104        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 106        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 77       ; 107        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 113        ; 5        ; rs232_tx                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; rs232_rx                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 85       ; 119        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 86       ; 120        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 121        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; key_in                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 127        ; 6        ; key_in1                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 99       ; 137        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 100      ; 138        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 141        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ; 142        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 146        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 154        ; 7        ; digital[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; seg_en[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; seg_en[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; digital[7]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; digital[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; seg_en[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; digital[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; seg_en[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; digital[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 125      ; 174        ; 7        ; seg_en[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; digital[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; seg_en[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; digital[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; digital[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; seg_en[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; seg_en[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 187        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 190        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 191        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 201        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 202        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 203        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                        ;
+-------------------------------+----------------------------------------------------------------------------------------------------+
; Name                          ; PLL_prj:PLL_prj|PLL_ctrl:PLL_ctrl_inst|altpll:altpll_component|PLL_ctrl_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------------------------------------------+
; SDC pin name                  ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1                                         ;
; PLL mode                      ; Normal                                                                                             ;
; Compensate clock              ; clock0                                                                                             ;
; Compensated input/output pins ; --                                                                                                 ;
; Switchover type               ; --                                                                                                 ;
; Input frequency 0             ; 50.0 MHz                                                                                           ;
; Input frequency 1             ; --                                                                                                 ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                           ;
; Nominal VCO frequency         ; 599.9 MHz                                                                                          ;
; VCO post scale K counter      ; 2                                                                                                  ;
; VCO frequency control         ; Auto                                                                                               ;
; VCO phase shift step          ; 208 ps                                                                                             ;
; VCO multiply                  ; --                                                                                                 ;
; VCO divide                    ; --                                                                                                 ;
; Freq min lock                 ; 25.0 MHz                                                                                           ;
; Freq max lock                 ; 54.18 MHz                                                                                          ;
; M VCO Tap                     ; 0                                                                                                  ;
; M Initial                     ; 1                                                                                                  ;
; M value                       ; 12                                                                                                 ;
; N value                       ; 1                                                                                                  ;
; Charge pump current           ; setting 1                                                                                          ;
; Loop filter resistance        ; setting 27                                                                                         ;
; Loop filter capacitance       ; setting 0                                                                                          ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                 ;
; Bandwidth type                ; Medium                                                                                             ;
; Real time reconfigurable      ; Off                                                                                                ;
; Scan chain MIF file           ; --                                                                                                 ;
; Preserve PLL counter order    ; Off                                                                                                ;
; PLL location                  ; PLL_1                                                                                              ;
; Inclk0 signal                 ; sys_clk                                                                                            ;
; Inclk1 signal                 ; --                                                                                                 ;
; Inclk0 signal type            ; Dedicated Pin                                                                                      ;
; Inclk1 signal type            ; --                                                                                                 ;
+-------------------------------+----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------+
; Name                                                                                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                      ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------+
; PLL_prj:PLL_prj|PLL_ctrl:PLL_ctrl_inst|altpll:altpll_component|PLL_ctrl_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 4    ; 1   ; 200.0 MHz        ; 0 (0 ps)    ; 15.00 (208 ps)   ; 50/50      ; C0      ; 3             ; 2/1 Odd    ; --            ; 1       ; 0       ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ;
+----------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                     ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; |uart_top                                    ; 1209 (0)    ; 467 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 32   ; 0            ; 742 (0)      ; 25 (0)            ; 442 (0)          ; |uart_top                                                                                               ;              ;
;    |PLL_prj:PLL_prj|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uart_top|PLL_prj:PLL_prj                                                                               ;              ;
;       |PLL_ctrl:PLL_ctrl_inst|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uart_top|PLL_prj:PLL_prj|PLL_ctrl:PLL_ctrl_inst                                                        ;              ;
;          |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uart_top|PLL_prj:PLL_prj|PLL_ctrl:PLL_ctrl_inst|altpll:altpll_component                                ;              ;
;             |PLL_ctrl_altpll:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uart_top|PLL_prj:PLL_prj|PLL_ctrl:PLL_ctrl_inst|altpll:altpll_component|PLL_ctrl_altpll:auto_generated ;              ;
;    |baud:baud_rx|                            ; 21 (21)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 14 (14)          ; |uart_top|baud:baud_rx                                                                                  ;              ;
;    |baud:baud_tx|                            ; 21 (21)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 14 (14)          ; |uart_top|baud:baud_tx                                                                                  ;              ;
;    |key_debounce:key_debounce|               ; 31 (31)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 24 (24)          ; |uart_top|key_debounce:key_debounce                                                                     ;              ;
;    |key_debounce_a:key_debounce_a|           ; 31 (31)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 24 (24)          ; |uart_top|key_debounce_a:key_debounce_a                                                                 ;              ;
;    |receive:receive|                         ; 97 (97)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)      ; 0 (0)             ; 0 (0)            ; |uart_top|receive:receive                                                                               ;              ;
;    |uart_rx:uart_rx|                         ; 39 (39)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 10 (10)           ; 16 (16)          ; |uart_top|uart_rx:uart_rx                                                                               ;              ;
;    |uart_tx:uart_tx|                         ; 24 (24)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 5 (5)             ; 14 (14)          ; |uart_top|uart_tx:uart_tx                                                                               ;              ;
;    |xkz_a:xkz_a|                             ; 946 (946)   ; 344 (344)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 601 (601)    ; 8 (8)             ; 337 (337)        ; |uart_top|xkz_a:xkz_a                                                                                   ;              ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; rs232_tx   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led_out    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led1_out   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_en[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_en[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_en[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_en[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_en[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_en[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_en[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; seg_en[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; z[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digital[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sys_rstn   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sys_clk    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; key_in     ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; key_in1    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rs232_rx   ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                         ;
+------------------------------------------+-------------------+---------+
; Source Pin / Fanout                      ; Pad To Core Index ; Setting ;
+------------------------------------------+-------------------+---------+
; sys_rstn                                 ;                   ;         ;
; sys_clk                                  ;                   ;         ;
; key_in                                   ;                   ;         ;
; key_in1                                  ;                   ;         ;
; rs232_rx                                 ;                   ;         ;
;      - uart_rx:uart_rx|rx_temp_data[0]~0 ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rs232_rx0         ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rx_temp_data[5]~1 ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rx_temp_data[6]~2 ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rx_temp_data[7]~3 ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rx_temp_data[4]~4 ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rx_temp_data[2]~5 ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rx_temp_data[1]~6 ; 1                 ; 6       ;
;      - uart_rx:uart_rx|rx_temp_data[3]~7 ; 1                 ; 6       ;
+------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                           ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; PLL_prj:PLL_prj|PLL_ctrl:PLL_ctrl_inst|altpll:altpll_component|PLL_ctrl_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 467     ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; baud:baud_rx|always0~0                                                                                         ; LCCOMB_X22_Y10_N2  ; 13      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; baud:baud_tx|always0~0                                                                                         ; LCCOMB_X21_Y5_N4   ; 13      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; key_debounce:key_debounce|key_scan                                                                             ; LCCOMB_X4_Y9_N12   ; 20      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; key_debounce:key_debounce|led_out                                                                              ; FF_X1_Y11_N15      ; 112     ; Latch enable              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; key_debounce_a:key_debounce_a|key_scan                                                                         ; LCCOMB_X19_Y11_N28 ; 20      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; receive:receive|Equal18~0                                                                                      ; LCCOMB_X29_Y12_N26 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; receive:receive|Equal18~1                                                                                      ; LCCOMB_X29_Y12_N30 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; receive:receive|Equal18~2                                                                                      ; LCCOMB_X29_Y12_N10 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; receive:receive|Equal18~3                                                                                      ; LCCOMB_X29_Y12_N14 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; receive:receive|Equal18~4                                                                                      ; LCCOMB_X29_Y12_N6  ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; receive:receive|Equal18~5                                                                                      ; LCCOMB_X29_Y12_N28 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; receive:receive|Equal18~6                                                                                      ; LCCOMB_X29_Y12_N8  ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; receive:receive|Equal18~7                                                                                      ; LCCOMB_X29_Y12_N12 ; 8       ; Latch enable              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sys_clk                                                                                                        ; PIN_23             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; sys_rstn                                                                                                       ; PIN_24             ; 122     ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; uart_rx:uart_rx|rx_data_r[0]~0                                                                                 ; LCCOMB_X14_Y10_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; uart_tx:uart_tx|neg_rx_int                                                                                     ; LCCOMB_X23_Y16_N12 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan10~27                                                                                      ; LCCOMB_X16_Y16_N16 ; 34      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan3~27                                                                                       ; LCCOMB_X24_Y8_N20  ; 34      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan4~27                                                                                       ; LCCOMB_X22_Y12_N6  ; 34      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan5~27                                                                                       ; LCCOMB_X13_Y13_N14 ; 34      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan6~27                                                                                       ; LCCOMB_X17_Y12_N0  ; 34      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan7~27                                                                                       ; LCCOMB_X11_Y12_N10 ; 34      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan8~27                                                                                       ; LCCOMB_X11_Y11_N0  ; 34      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|LessThan9~27                                                                                       ; LCCOMB_X22_Y14_N8  ; 34      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|b[20]~2                                                                                            ; LCCOMB_X17_Y11_N30 ; 64      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_10~0                                                                                       ; LCCOMB_X22_Y12_N12 ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_11~0                                                                                       ; LCCOMB_X13_Y13_N20 ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_12~0                                                                                       ; LCCOMB_X16_Y11_N24 ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_13~0                                                                                       ; LCCOMB_X11_Y12_N8  ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_14~0                                                                                       ; LCCOMB_X16_Y11_N10 ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_15~0                                                                                       ; LCCOMB_X16_Y11_N14 ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_16~0                                                                                       ; LCCOMB_X16_Y10_N18 ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; xkz_a:xkz_a|process_9~0                                                                                        ; LCCOMB_X24_Y8_N26  ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                           ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; PLL_prj:PLL_prj|PLL_ctrl:PLL_ctrl_inst|altpll:altpll_component|PLL_ctrl_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 467     ; 276                                  ; Global Clock         ; GCLK3            ; --                        ;
; key_debounce:key_debounce|led_out                                                                              ; FF_X1_Y11_N15      ; 112     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; receive:receive|Equal18~0                                                                                      ; LCCOMB_X29_Y12_N26 ; 8       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; receive:receive|Equal18~1                                                                                      ; LCCOMB_X29_Y12_N30 ; 8       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; receive:receive|Equal18~2                                                                                      ; LCCOMB_X29_Y12_N10 ; 8       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; receive:receive|Equal18~3                                                                                      ; LCCOMB_X29_Y12_N14 ; 8       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; receive:receive|Equal18~4                                                                                      ; LCCOMB_X29_Y12_N6  ; 8       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; receive:receive|Equal18~5                                                                                      ; LCCOMB_X29_Y12_N28 ; 8       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; receive:receive|Equal18~6                                                                                      ; LCCOMB_X29_Y12_N8  ; 8       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; receive:receive|Equal18~7                                                                                      ; LCCOMB_X29_Y12_N12 ; 8       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
+----------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------+
; Non-Global High Fan-Out Signals                       ;
+---------------------------------------------+---------+
; Name                                        ; Fan-Out ;
+---------------------------------------------+---------+
; sys_rstn~input                              ; 122     ;
; xkz_a:xkz_a|b[20]~2                         ; 64      ;
; xkz_a:xkz_a|process_16~0                    ; 34      ;
; xkz_a:xkz_a|LessThan10~27                   ; 34      ;
; xkz_a:xkz_a|process_15~0                    ; 34      ;
; xkz_a:xkz_a|LessThan9~27                    ; 34      ;
; xkz_a:xkz_a|process_14~0                    ; 34      ;
; xkz_a:xkz_a|LessThan8~27                    ; 34      ;
; xkz_a:xkz_a|process_13~0                    ; 34      ;
; xkz_a:xkz_a|LessThan7~27                    ; 34      ;
; xkz_a:xkz_a|process_12~0                    ; 34      ;
; xkz_a:xkz_a|LessThan6~27                    ; 34      ;
; xkz_a:xkz_a|process_11~0                    ; 34      ;
; xkz_a:xkz_a|LessThan5~27                    ; 34      ;
; xkz_a:xkz_a|process_10~0                    ; 34      ;
; xkz_a:xkz_a|LessThan4~27                    ; 34      ;
; xkz_a:xkz_a|process_9~0                     ; 34      ;
; xkz_a:xkz_a|LessThan3~27                    ; 34      ;
; xkz_a:xkz_a|LessThan0~0                     ; 32      ;
; uart_rx:uart_rx|rx_data_r[0]                ; 23      ;
; xkz_a:xkz_a|b[1]                            ; 21      ;
; xkz_a:xkz_a|b[0]                            ; 21      ;
; uart_rx:uart_rx|rx_data_r[1]                ; 21      ;
; key_debounce_a:key_debounce_a|key_scan      ; 20      ;
; key_debounce:key_debounce|key_scan          ; 20      ;
; uart_rx:uart_rx|rx_data_r[2]                ; 19      ;
; xkz_a:xkz_a|b[2]                            ; 18      ;
; uart_rx:uart_rx|rx_data_r[3]                ; 16      ;
; receive:receive|s71[3]                      ; 15      ;
; receive:receive|s71[2]                      ; 15      ;
; receive:receive|s71[1]                      ; 15      ;
; receive:receive|s71[0]                      ; 15      ;
; receive:receive|s61[3]                      ; 15      ;
; receive:receive|s61[2]                      ; 15      ;
; receive:receive|s61[1]                      ; 15      ;
; receive:receive|s61[0]                      ; 15      ;
; receive:receive|s51[3]                      ; 15      ;
; receive:receive|s51[2]                      ; 15      ;
; receive:receive|s51[1]                      ; 15      ;
; receive:receive|s51[0]                      ; 15      ;
; receive:receive|s41[3]                      ; 15      ;
; receive:receive|s41[2]                      ; 15      ;
; receive:receive|s41[1]                      ; 15      ;
; receive:receive|s41[0]                      ; 15      ;
; receive:receive|s31[3]                      ; 15      ;
; receive:receive|s31[2]                      ; 15      ;
; receive:receive|s31[1]                      ; 15      ;
; receive:receive|s31[0]                      ; 15      ;
; receive:receive|s21[3]                      ; 15      ;
; receive:receive|s21[2]                      ; 15      ;
; receive:receive|s21[1]                      ; 15      ;
; receive:receive|s21[0]                      ; 15      ;
; receive:receive|s11[3]                      ; 15      ;
; receive:receive|s11[2]                      ; 15      ;
; receive:receive|s11[1]                      ; 15      ;
; receive:receive|s11[0]                      ; 15      ;
; receive:receive|s01[3]                      ; 15      ;
; receive:receive|s01[2]                      ; 15      ;
; receive:receive|s01[1]                      ; 15      ;
; receive:receive|s01[0]                      ; 15      ;
; xkz_a:xkz_a|Mux111~0                        ; 14      ;
; xkz_a:xkz_a|Mux97~0                         ; 14      ;
; xkz_a:xkz_a|Mux83~0                         ; 14      ;
; xkz_a:xkz_a|Mux69~0                         ; 14      ;
; xkz_a:xkz_a|Mux55~0                         ; 14      ;
; xkz_a:xkz_a|Mux27~0                         ; 14      ;
; xkz_a:xkz_a|Mux13~0                         ; 14      ;
; baud:baud_rx|always0~0                      ; 13      ;
; baud:baud_tx|always0~0                      ; 13      ;
; xkz_a:xkz_a|b[31]                           ; 13      ;
; xkz_a:xkz_a|Mux41~0                         ; 12      ;
; xkz_a:xkz_a|LessThan2~8                     ; 12      ;
; uart_rx:uart_rx|rx_data_r[4]                ; 11      ;
; uart_rx:uart_rx|rx_data_r[7]                ; 11      ;
; uart_rx:uart_rx|rx_data_r[6]                ; 11      ;
; uart_rx:uart_rx|rx_data_r[5]                ; 11      ;
; xkz_a:xkz_a|LessThan1~14                    ; 10      ;
; uart_rx:uart_rx|num[2]                      ; 10      ;
; key_debounce_a:key_debounce_a|led_out       ; 10      ;
; rs232_rx~input                              ; 9       ;
; receive:receive|i[2]                        ; 9       ;
; receive:receive|i[1]                        ; 9       ;
; receive:receive|i[0]                        ; 9       ;
; uart_tx:uart_tx|neg_rx_int                  ; 9       ;
; baud:baud_rx|clk_bps_r                      ; 9       ;
; receive:receive|Equal0~2                    ; 9       ;
; receive:receive|process_1~1                 ; 8       ;
; xkz_a:xkz_a|LessThan2~9                     ; 8       ;
; uart_rx:uart_rx|rx_data_r[0]~0              ; 8       ;
; uart_rx:uart_rx|num[0]                      ; 8       ;
; uart_rx:uart_rx|num[1]                      ; 8       ;
; uart_rx:uart_rx|rx_int                      ; 8       ;
; uart_tx:uart_tx|num[1]                      ; 8       ;
; xkz_a:xkz_a|c~25                            ; 7       ;
; uart_tx:uart_tx|num[0]                      ; 7       ;
; receive:receive|i[31]~3                     ; 6       ;
; uart_rx:uart_rx|num[3]                      ; 6       ;
; baud:baud_tx|clk_bps_r                      ; 6       ;
; uart_tx:uart_tx|num[3]                      ; 6       ;
; receive:receive|Equal7~0                    ; 6       ;
; xkz_a:xkz_a|Decoder0~3                      ; 5       ;
; uart_rx:uart_rx|Equal0~0                    ; 5       ;
; uart_tx:uart_tx|num[2]                      ; 5       ;
; receive:receive|s21[7]                      ; 4       ;
; receive:receive|s21[6]                      ; 4       ;
; uart_tx:uart_tx|rx_int1                     ; 4       ;
; uart_tx:uart_tx|tx_en                       ; 4       ;
; xkz_a:xkz_a|a[2]                            ; 4       ;
; receive:receive|s21[5]                      ; 3       ;
; receive:receive|s21[4]                      ; 3       ;
; uart_rx:uart_rx|Decoder0~10                 ; 3       ;
; xkz_a:xkz_a|Decoder0~6                      ; 3       ;
; xkz_a:xkz_a|Decoder0~5                      ; 3       ;
; xkz_a:xkz_a|Decoder0~4                      ; 3       ;
; xkz_a:xkz_a|Decoder0~2                      ; 3       ;
; xkz_a:xkz_a|Decoder0~1                      ; 3       ;
; xkz_a:xkz_a|b[30]                           ; 3       ;
; xkz_a:xkz_a|b[29]                           ; 3       ;
; xkz_a:xkz_a|b[28]                           ; 3       ;
; xkz_a:xkz_a|b[27]                           ; 3       ;
; xkz_a:xkz_a|b[26]                           ; 3       ;
; xkz_a:xkz_a|b[25]                           ; 3       ;
; xkz_a:xkz_a|b[24]                           ; 3       ;
; xkz_a:xkz_a|b[23]                           ; 3       ;
; xkz_a:xkz_a|b[22]                           ; 3       ;
; xkz_a:xkz_a|b[21]                           ; 3       ;
; xkz_a:xkz_a|b[20]                           ; 3       ;
; xkz_a:xkz_a|b[19]                           ; 3       ;
; xkz_a:xkz_a|b[18]                           ; 3       ;
; xkz_a:xkz_a|b[17]                           ; 3       ;
; xkz_a:xkz_a|b[16]                           ; 3       ;
; xkz_a:xkz_a|b[15]                           ; 3       ;
; xkz_a:xkz_a|b[14]                           ; 3       ;
; xkz_a:xkz_a|b[13]                           ; 3       ;
; xkz_a:xkz_a|b[12]                           ; 3       ;
; xkz_a:xkz_a|b[11]                           ; 3       ;
; xkz_a:xkz_a|b[10]                           ; 3       ;
; xkz_a:xkz_a|b[9]                            ; 3       ;
; xkz_a:xkz_a|b[8]                            ; 3       ;
; xkz_a:xkz_a|b[7]                            ; 3       ;
; xkz_a:xkz_a|b[6]                            ; 3       ;
; xkz_a:xkz_a|b[5]                            ; 3       ;
; xkz_a:xkz_a|b[4]                            ; 3       ;
; xkz_a:xkz_a|b[3]                            ; 3       ;
; uart_rx:uart_rx|num[3]~0                    ; 3       ;
; uart_tx:uart_tx|num[3]~0                    ; 3       ;
; uart_tx:uart_tx|Equal0~0                    ; 3       ;
; uart_tx:uart_tx|rx_int2                     ; 3       ;
; xkz_a:xkz_a|c[7]                            ; 3       ;
; key_debounce_a:key_debounce_a|key_rst       ; 3       ;
; key_debounce:key_debounce|key_rst           ; 3       ;
; xkz_a:xkz_a|a[20]                           ; 3       ;
; xkz_a:xkz_a|a[19]                           ; 3       ;
; xkz_a:xkz_a|a[18]                           ; 3       ;
; xkz_a:xkz_a|a[17]                           ; 3       ;
; xkz_a:xkz_a|a[15]                           ; 3       ;
; xkz_a:xkz_a|a[10]                           ; 3       ;
; xkz_a:xkz_a|a[6]                            ; 3       ;
; xkz_a:xkz_a|a[5]                            ; 3       ;
; xkz_a:xkz_a|a[4]                            ; 3       ;
; xkz_a:xkz_a|a[3]                            ; 3       ;
; xkz_a:xkz_a|a[1]                            ; 3       ;
; xkz_a:xkz_a|a[0]                            ; 3       ;
; xkz_a:xkz_a|a[31]                           ; 3       ;
; baud:baud_rx|cnt[12]                        ; 3       ;
; baud:baud_rx|cnt[10]                        ; 3       ;
; baud:baud_rx|cnt[6]                         ; 3       ;
; baud:baud_rx|cnt[11]                        ; 3       ;
; baud:baud_rx|cnt[9]                         ; 3       ;
; baud:baud_rx|cnt[4]                         ; 3       ;
; baud:baud_rx|cnt[2]                         ; 3       ;
; baud:baud_rx|cnt[5]                         ; 3       ;
; baud:baud_rx|cnt[3]                         ; 3       ;
; baud:baud_tx|cnt[12]                        ; 3       ;
; baud:baud_tx|cnt[10]                        ; 3       ;
; baud:baud_tx|cnt[6]                         ; 3       ;
; baud:baud_tx|cnt[11]                        ; 3       ;
; baud:baud_tx|cnt[9]                         ; 3       ;
; baud:baud_tx|cnt[4]                         ; 3       ;
; baud:baud_tx|cnt[2]                         ; 3       ;
; baud:baud_tx|cnt[5]                         ; 3       ;
; baud:baud_tx|cnt[3]                         ; 3       ;
; key_in1~input                               ; 2       ;
; key_in~input                                ; 2       ;
; receive:receive|s71[7]                      ; 2       ;
; receive:receive|s71[6]                      ; 2       ;
; receive:receive|s71[5]                      ; 2       ;
; receive:receive|s71[4]                      ; 2       ;
; receive:receive|s61[7]                      ; 2       ;
; receive:receive|s61[6]                      ; 2       ;
; receive:receive|s61[5]                      ; 2       ;
; receive:receive|s61[4]                      ; 2       ;
; receive:receive|s51[7]                      ; 2       ;
; receive:receive|s51[6]                      ; 2       ;
; receive:receive|s51[5]                      ; 2       ;
; receive:receive|s51[4]                      ; 2       ;
; receive:receive|s41[7]                      ; 2       ;
; receive:receive|s41[6]                      ; 2       ;
; receive:receive|s41[5]                      ; 2       ;
; receive:receive|s41[4]                      ; 2       ;
; receive:receive|s31[7]                      ; 2       ;
; receive:receive|s31[6]                      ; 2       ;
; receive:receive|s31[5]                      ; 2       ;
; receive:receive|s31[4]                      ; 2       ;
; receive:receive|s11[7]                      ; 2       ;
; receive:receive|s11[6]                      ; 2       ;
; receive:receive|s11[5]                      ; 2       ;
; receive:receive|s11[4]                      ; 2       ;
; xkz_a:xkz_a|d[7][2]                         ; 2       ;
; xkz_a:xkz_a|d[4][2]                         ; 2       ;
; xkz_a:xkz_a|d[6][2]                         ; 2       ;
; xkz_a:xkz_a|d[5][2]                         ; 2       ;
; xkz_a:xkz_a|d[3][2]                         ; 2       ;
; xkz_a:xkz_a|d[0][2]                         ; 2       ;
; xkz_a:xkz_a|d[1][2]                         ; 2       ;
; xkz_a:xkz_a|d[2][2]                         ; 2       ;
; xkz_a:xkz_a|d[3][0]                         ; 2       ;
; xkz_a:xkz_a|d[0][0]                         ; 2       ;
; xkz_a:xkz_a|d[1][0]                         ; 2       ;
; xkz_a:xkz_a|d[2][0]                         ; 2       ;
; xkz_a:xkz_a|d[7][0]                         ; 2       ;
; xkz_a:xkz_a|d[4][0]                         ; 2       ;
; xkz_a:xkz_a|d[6][0]                         ; 2       ;
; xkz_a:xkz_a|d[5][0]                         ; 2       ;
; xkz_a:xkz_a|d[3][1]                         ; 2       ;
; xkz_a:xkz_a|d[0][1]                         ; 2       ;
; xkz_a:xkz_a|d[1][1]                         ; 2       ;
; xkz_a:xkz_a|d[2][1]                         ; 2       ;
; xkz_a:xkz_a|d[7][1]                         ; 2       ;
; xkz_a:xkz_a|d[4][1]                         ; 2       ;
; xkz_a:xkz_a|d[6][1]                         ; 2       ;
; xkz_a:xkz_a|d[5][1]                         ; 2       ;
; xkz_a:xkz_a|d[3][3]                         ; 2       ;
; xkz_a:xkz_a|d[0][3]                         ; 2       ;
; xkz_a:xkz_a|d[1][3]                         ; 2       ;
; xkz_a:xkz_a|d[2][3]                         ; 2       ;
; xkz_a:xkz_a|d[7][3]                         ; 2       ;
; xkz_a:xkz_a|d[4][3]                         ; 2       ;
; xkz_a:xkz_a|d[6][3]                         ; 2       ;
; xkz_a:xkz_a|d[5][3]                         ; 2       ;
; receive:receive|s01[7]                      ; 2       ;
; receive:receive|s01[6]                      ; 2       ;
; receive:receive|s01[5]                      ; 2       ;
; receive:receive|s01[4]                      ; 2       ;
; xkz_a:xkz_a|e[7][0]                         ; 2       ;
; xkz_a:xkz_a|e[7][1]                         ; 2       ;
; xkz_a:xkz_a|e[7][2]                         ; 2       ;
; xkz_a:xkz_a|e[7][3]                         ; 2       ;
; xkz_a:xkz_a|e[7][4]                         ; 2       ;
; xkz_a:xkz_a|e[7][5]                         ; 2       ;
; xkz_a:xkz_a|e[7][6]                         ; 2       ;
; xkz_a:xkz_a|e[7][7]                         ; 2       ;
; xkz_a:xkz_a|e[7][8]                         ; 2       ;
; xkz_a:xkz_a|e[7][9]                         ; 2       ;
; xkz_a:xkz_a|e[6][0]                         ; 2       ;
; xkz_a:xkz_a|e[6][1]                         ; 2       ;
; xkz_a:xkz_a|e[6][2]                         ; 2       ;
; xkz_a:xkz_a|e[6][3]                         ; 2       ;
; xkz_a:xkz_a|e[6][4]                         ; 2       ;
; xkz_a:xkz_a|e[6][5]                         ; 2       ;
; xkz_a:xkz_a|e[6][6]                         ; 2       ;
; xkz_a:xkz_a|e[6][7]                         ; 2       ;
; xkz_a:xkz_a|e[6][8]                         ; 2       ;
; xkz_a:xkz_a|e[6][9]                         ; 2       ;
; xkz_a:xkz_a|e[5][0]                         ; 2       ;
; xkz_a:xkz_a|e[5][1]                         ; 2       ;
; xkz_a:xkz_a|e[5][2]                         ; 2       ;
; xkz_a:xkz_a|e[5][3]                         ; 2       ;
; xkz_a:xkz_a|e[5][4]                         ; 2       ;
; xkz_a:xkz_a|e[5][5]                         ; 2       ;
; xkz_a:xkz_a|e[5][6]                         ; 2       ;
; xkz_a:xkz_a|e[5][7]                         ; 2       ;
; xkz_a:xkz_a|e[5][8]                         ; 2       ;
; xkz_a:xkz_a|e[5][9]                         ; 2       ;
; xkz_a:xkz_a|e[4][0]                         ; 2       ;
; xkz_a:xkz_a|e[4][1]                         ; 2       ;
; xkz_a:xkz_a|e[4][2]                         ; 2       ;
; xkz_a:xkz_a|e[4][3]                         ; 2       ;
; xkz_a:xkz_a|e[4][4]                         ; 2       ;
; xkz_a:xkz_a|e[4][5]                         ; 2       ;
; xkz_a:xkz_a|e[4][6]                         ; 2       ;
; xkz_a:xkz_a|e[4][7]                         ; 2       ;
; xkz_a:xkz_a|e[4][8]                         ; 2       ;
; xkz_a:xkz_a|e[4][9]                         ; 2       ;
; xkz_a:xkz_a|e[3][0]                         ; 2       ;
; xkz_a:xkz_a|e[3][1]                         ; 2       ;
; xkz_a:xkz_a|e[3][2]                         ; 2       ;
; xkz_a:xkz_a|e[3][3]                         ; 2       ;
; xkz_a:xkz_a|e[3][4]                         ; 2       ;
; xkz_a:xkz_a|e[3][5]                         ; 2       ;
; xkz_a:xkz_a|e[3][6]                         ; 2       ;
; xkz_a:xkz_a|e[3][7]                         ; 2       ;
; xkz_a:xkz_a|e[3][8]                         ; 2       ;
; xkz_a:xkz_a|e[3][9]                         ; 2       ;
; xkz_a:xkz_a|e[2][0]                         ; 2       ;
; xkz_a:xkz_a|e[2][1]                         ; 2       ;
; xkz_a:xkz_a|e[2][2]                         ; 2       ;
; xkz_a:xkz_a|e[2][3]                         ; 2       ;
; xkz_a:xkz_a|e[2][4]                         ; 2       ;
; xkz_a:xkz_a|e[2][5]                         ; 2       ;
; xkz_a:xkz_a|e[2][6]                         ; 2       ;
; xkz_a:xkz_a|e[2][7]                         ; 2       ;
; xkz_a:xkz_a|e[2][8]                         ; 2       ;
; xkz_a:xkz_a|e[2][9]                         ; 2       ;
; xkz_a:xkz_a|e[1][0]                         ; 2       ;
; xkz_a:xkz_a|e[1][1]                         ; 2       ;
; xkz_a:xkz_a|e[1][2]                         ; 2       ;
; xkz_a:xkz_a|e[1][3]                         ; 2       ;
; xkz_a:xkz_a|e[1][4]                         ; 2       ;
; xkz_a:xkz_a|e[1][5]                         ; 2       ;
; xkz_a:xkz_a|e[1][6]                         ; 2       ;
; xkz_a:xkz_a|e[1][7]                         ; 2       ;
; xkz_a:xkz_a|e[1][8]                         ; 2       ;
; xkz_a:xkz_a|e[1][9]                         ; 2       ;
; xkz_a:xkz_a|e[0][0]                         ; 2       ;
; xkz_a:xkz_a|e[0][1]                         ; 2       ;
; xkz_a:xkz_a|e[0][2]                         ; 2       ;
; xkz_a:xkz_a|e[0][3]                         ; 2       ;
; xkz_a:xkz_a|e[0][4]                         ; 2       ;
; xkz_a:xkz_a|e[0][5]                         ; 2       ;
; xkz_a:xkz_a|e[0][6]                         ; 2       ;
; xkz_a:xkz_a|e[0][7]                         ; 2       ;
; xkz_a:xkz_a|e[0][8]                         ; 2       ;
; xkz_a:xkz_a|e[0][9]                         ; 2       ;
; uart_rx:uart_rx|Decoder0~11                 ; 2       ;
; receive:receive|comb~6                      ; 2       ;
; uart_rx:uart_rx|bps_start_r                 ; 2       ;
; key_debounce_a:key_debounce_a|key_samp      ; 2       ;
; key_debounce:key_debounce|key_samp          ; 2       ;
; uart_tx:uart_tx|bps_start_r                 ; 2       ;
; xkz_a:xkz_a|Mux32~1                         ; 2       ;
; xkz_a:xkz_a|Decoder0~0                      ; 2       ;
; xkz_a:xkz_a|Mux141~3                        ; 2       ;
; xkz_a:xkz_a|Mux141~1                        ; 2       ;
; xkz_a:xkz_a|LessThan1~5                     ; 2       ;
; uart_rx:uart_rx|Decoder0~9                  ; 2       ;
; uart_rx:uart_rx|Decoder0~7                  ; 2       ;
; uart_rx:uart_rx|Decoder0~6                  ; 2       ;
; baud:baud_rx|Equal0~0                       ; 2       ;
; uart_rx:uart_rx|neg_rs232_rx~0              ; 2       ;
; uart_rx:uart_rx|rs232_rx1                   ; 2       ;
; uart_rx:uart_rx|rs232_rx0                   ; 2       ;
; uart_rx:uart_rx|rs232_rx2                   ; 2       ;
; uart_rx:uart_rx|Decoder0~4                  ; 2       ;
; baud:baud_tx|Equal0~0                       ; 2       ;
; xkz_a:xkz_a|c[6]                            ; 2       ;
; xkz_a:xkz_a|c[5]                            ; 2       ;
; xkz_a:xkz_a|c[4]                            ; 2       ;
; xkz_a:xkz_a|c[3]                            ; 2       ;
; xkz_a:xkz_a|c[2]                            ; 2       ;
; xkz_a:xkz_a|c[1]                            ; 2       ;
; xkz_a:xkz_a|c[0]                            ; 2       ;
; uart_rx:uart_rx|rx_temp_data[3]             ; 2       ;
; uart_rx:uart_rx|rx_temp_data[1]             ; 2       ;
; uart_rx:uart_rx|rx_temp_data[2]             ; 2       ;
; uart_rx:uart_rx|rx_temp_data[4]             ; 2       ;
; uart_rx:uart_rx|rx_temp_data[7]             ; 2       ;
; uart_rx:uart_rx|rx_temp_data[6]             ; 2       ;
; uart_rx:uart_rx|rx_temp_data[5]             ; 2       ;
; uart_rx:uart_rx|rx_temp_data[0]             ; 2       ;
; xkz_a:xkz_a|f[7]                            ; 2       ;
; xkz_a:xkz_a|f[6]                            ; 2       ;
; xkz_a:xkz_a|f[5]                            ; 2       ;
; xkz_a:xkz_a|f[4]                            ; 2       ;
; xkz_a:xkz_a|f[3]                            ; 2       ;
; xkz_a:xkz_a|f[2]                            ; 2       ;
; xkz_a:xkz_a|f[1]                            ; 2       ;
; xkz_a:xkz_a|f[0]                            ; 2       ;
; receive:receive|Equal7~1                    ; 2       ;
; receive:receive|Equal0~0                    ; 2       ;
; key_debounce:key_debounce|led_out           ; 2       ;
; uart_tx:uart_tx|rs232_tx_r                  ; 2       ;
; xkz_a:xkz_a|a[30]                           ; 2       ;
; xkz_a:xkz_a|a[29]                           ; 2       ;
; xkz_a:xkz_a|a[28]                           ; 2       ;
; xkz_a:xkz_a|a[27]                           ; 2       ;
; xkz_a:xkz_a|a[26]                           ; 2       ;
; xkz_a:xkz_a|a[25]                           ; 2       ;
; xkz_a:xkz_a|a[24]                           ; 2       ;
; xkz_a:xkz_a|a[23]                           ; 2       ;
; xkz_a:xkz_a|a[22]                           ; 2       ;
; xkz_a:xkz_a|a[21]                           ; 2       ;
; xkz_a:xkz_a|a[16]                           ; 2       ;
; xkz_a:xkz_a|a[14]                           ; 2       ;
; xkz_a:xkz_a|a[13]                           ; 2       ;
; xkz_a:xkz_a|a[12]                           ; 2       ;
; xkz_a:xkz_a|a[11]                           ; 2       ;
; xkz_a:xkz_a|a[9]                            ; 2       ;
; xkz_a:xkz_a|a[8]                            ; 2       ;
; xkz_a:xkz_a|a[7]                            ; 2       ;
; baud:baud_rx|cnt[8]                         ; 2       ;
; baud:baud_rx|cnt[7]                         ; 2       ;
; baud:baud_rx|cnt[1]                         ; 2       ;
; baud:baud_rx|cnt[0]                         ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[15] ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[14] ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[13] ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[12] ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[11] ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[10] ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[9]  ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[8]  ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[7]  ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[6]  ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[5]  ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[4]  ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[3]  ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[2]  ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[1]  ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[0]  ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[19] ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[18] ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[17] ; 2       ;
; key_debounce_a:key_debounce_a|delay_cnt[16] ; 2       ;
; key_debounce:key_debounce|delay_cnt[15]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[14]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[13]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[12]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[11]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[10]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[9]      ; 2       ;
; key_debounce:key_debounce|delay_cnt[8]      ; 2       ;
; key_debounce:key_debounce|delay_cnt[7]      ; 2       ;
; key_debounce:key_debounce|delay_cnt[6]      ; 2       ;
; key_debounce:key_debounce|delay_cnt[5]      ; 2       ;
; key_debounce:key_debounce|delay_cnt[4]      ; 2       ;
; key_debounce:key_debounce|delay_cnt[3]      ; 2       ;
; key_debounce:key_debounce|delay_cnt[2]      ; 2       ;
; key_debounce:key_debounce|delay_cnt[1]      ; 2       ;
; key_debounce:key_debounce|delay_cnt[0]      ; 2       ;
; key_debounce:key_debounce|delay_cnt[19]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[18]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[17]     ; 2       ;
; key_debounce:key_debounce|delay_cnt[16]     ; 2       ;
; baud:baud_tx|cnt[8]                         ; 2       ;
; baud:baud_tx|cnt[7]                         ; 2       ;
; baud:baud_tx|cnt[1]                         ; 2       ;
; baud:baud_tx|cnt[0]                         ; 2       ;
; xkz_a:xkz_a|h[7][30]                        ; 2       ;
; xkz_a:xkz_a|h[7][29]                        ; 2       ;
; xkz_a:xkz_a|h[7][28]                        ; 2       ;
; xkz_a:xkz_a|h[7][27]                        ; 2       ;
; xkz_a:xkz_a|h[7][26]                        ; 2       ;
; xkz_a:xkz_a|h[7][25]                        ; 2       ;
; xkz_a:xkz_a|h[7][16]                        ; 2       ;
; xkz_a:xkz_a|h[7][15]                        ; 2       ;
; xkz_a:xkz_a|h[7][14]                        ; 2       ;
; xkz_a:xkz_a|h[7][13]                        ; 2       ;
; xkz_a:xkz_a|h[7][24]                        ; 2       ;
; xkz_a:xkz_a|h[7][23]                        ; 2       ;
; xkz_a:xkz_a|h[7][22]                        ; 2       ;
; xkz_a:xkz_a|h[7][21]                        ; 2       ;
; xkz_a:xkz_a|h[7][12]                        ; 2       ;
; xkz_a:xkz_a|h[7][11]                        ; 2       ;
; xkz_a:xkz_a|h[7][10]                        ; 2       ;
; xkz_a:xkz_a|h[7][0]                         ; 2       ;
; xkz_a:xkz_a|h[7][1]                         ; 2       ;
; xkz_a:xkz_a|h[7][2]                         ; 2       ;
; xkz_a:xkz_a|h[7][3]                         ; 2       ;
; xkz_a:xkz_a|h[7][4]                         ; 2       ;
; xkz_a:xkz_a|h[7][5]                         ; 2       ;
; xkz_a:xkz_a|h[7][6]                         ; 2       ;
; xkz_a:xkz_a|h[7][7]                         ; 2       ;
; xkz_a:xkz_a|h[7][8]                         ; 2       ;
; xkz_a:xkz_a|h[7][9]                         ; 2       ;
; xkz_a:xkz_a|h[7][20]                        ; 2       ;
; xkz_a:xkz_a|h[7][19]                        ; 2       ;
; xkz_a:xkz_a|h[7][18]                        ; 2       ;
; xkz_a:xkz_a|h[7][17]                        ; 2       ;
; xkz_a:xkz_a|h[7][31]                        ; 2       ;
; xkz_a:xkz_a|h[6][30]                        ; 2       ;
; xkz_a:xkz_a|h[6][29]                        ; 2       ;
; xkz_a:xkz_a|h[6][28]                        ; 2       ;
; xkz_a:xkz_a|h[6][27]                        ; 2       ;
; xkz_a:xkz_a|h[6][26]                        ; 2       ;
; xkz_a:xkz_a|h[6][25]                        ; 2       ;
; xkz_a:xkz_a|h[6][20]                        ; 2       ;
; xkz_a:xkz_a|h[6][19]                        ; 2       ;
; xkz_a:xkz_a|h[6][18]                        ; 2       ;
; xkz_a:xkz_a|h[6][17]                        ; 2       ;
; xkz_a:xkz_a|h[6][24]                        ; 2       ;
; xkz_a:xkz_a|h[6][23]                        ; 2       ;
; xkz_a:xkz_a|h[6][22]                        ; 2       ;
; xkz_a:xkz_a|h[6][21]                        ; 2       ;
; xkz_a:xkz_a|h[6][12]                        ; 2       ;
; xkz_a:xkz_a|h[6][11]                        ; 2       ;
; xkz_a:xkz_a|h[6][10]                        ; 2       ;
; xkz_a:xkz_a|h[6][0]                         ; 2       ;
; xkz_a:xkz_a|h[6][1]                         ; 2       ;
; xkz_a:xkz_a|h[6][2]                         ; 2       ;
; xkz_a:xkz_a|h[6][3]                         ; 2       ;
; xkz_a:xkz_a|h[6][4]                         ; 2       ;
; xkz_a:xkz_a|h[6][5]                         ; 2       ;
; xkz_a:xkz_a|h[6][6]                         ; 2       ;
; xkz_a:xkz_a|h[6][7]                         ; 2       ;
; xkz_a:xkz_a|h[6][8]                         ; 2       ;
; xkz_a:xkz_a|h[6][9]                         ; 2       ;
; xkz_a:xkz_a|h[6][16]                        ; 2       ;
; xkz_a:xkz_a|h[6][15]                        ; 2       ;
; xkz_a:xkz_a|h[6][14]                        ; 2       ;
; xkz_a:xkz_a|h[6][13]                        ; 2       ;
; xkz_a:xkz_a|h[6][31]                        ; 2       ;
; xkz_a:xkz_a|h[5][30]                        ; 2       ;
; xkz_a:xkz_a|h[5][29]                        ; 2       ;
; xkz_a:xkz_a|h[5][28]                        ; 2       ;
; xkz_a:xkz_a|h[5][27]                        ; 2       ;
; xkz_a:xkz_a|h[5][26]                        ; 2       ;
; xkz_a:xkz_a|h[5][25]                        ; 2       ;
; xkz_a:xkz_a|h[5][20]                        ; 2       ;
; xkz_a:xkz_a|h[5][19]                        ; 2       ;
; xkz_a:xkz_a|h[5][18]                        ; 2       ;
; xkz_a:xkz_a|h[5][17]                        ; 2       ;
; xkz_a:xkz_a|h[5][24]                        ; 2       ;
; xkz_a:xkz_a|h[5][23]                        ; 2       ;
; xkz_a:xkz_a|h[5][22]                        ; 2       ;
; xkz_a:xkz_a|h[5][21]                        ; 2       ;
; xkz_a:xkz_a|h[5][12]                        ; 2       ;
; xkz_a:xkz_a|h[5][11]                        ; 2       ;
; xkz_a:xkz_a|h[5][10]                        ; 2       ;
; xkz_a:xkz_a|h[5][0]                         ; 2       ;
; xkz_a:xkz_a|h[5][1]                         ; 2       ;
; xkz_a:xkz_a|h[5][2]                         ; 2       ;
; xkz_a:xkz_a|h[5][3]                         ; 2       ;
; xkz_a:xkz_a|h[5][4]                         ; 2       ;
; xkz_a:xkz_a|h[5][5]                         ; 2       ;
; xkz_a:xkz_a|h[5][6]                         ; 2       ;
; xkz_a:xkz_a|h[5][7]                         ; 2       ;
; xkz_a:xkz_a|h[5][8]                         ; 2       ;
; xkz_a:xkz_a|h[5][9]                         ; 2       ;
; xkz_a:xkz_a|h[5][16]                        ; 2       ;
; xkz_a:xkz_a|h[5][15]                        ; 2       ;
; xkz_a:xkz_a|h[5][14]                        ; 2       ;
; xkz_a:xkz_a|h[5][13]                        ; 2       ;
; xkz_a:xkz_a|h[5][31]                        ; 2       ;
; xkz_a:xkz_a|h[4][30]                        ; 2       ;
; xkz_a:xkz_a|h[4][29]                        ; 2       ;
; xkz_a:xkz_a|h[4][28]                        ; 2       ;
; xkz_a:xkz_a|h[4][27]                        ; 2       ;
; xkz_a:xkz_a|h[4][26]                        ; 2       ;
; xkz_a:xkz_a|h[4][25]                        ; 2       ;
; xkz_a:xkz_a|h[4][16]                        ; 2       ;
; xkz_a:xkz_a|h[4][15]                        ; 2       ;
; xkz_a:xkz_a|h[4][14]                        ; 2       ;
; xkz_a:xkz_a|h[4][13]                        ; 2       ;
; xkz_a:xkz_a|h[4][20]                        ; 2       ;
; xkz_a:xkz_a|h[4][19]                        ; 2       ;
; xkz_a:xkz_a|h[4][18]                        ; 2       ;
; xkz_a:xkz_a|h[4][17]                        ; 2       ;
; xkz_a:xkz_a|h[4][12]                        ; 2       ;
; xkz_a:xkz_a|h[4][11]                        ; 2       ;
; xkz_a:xkz_a|h[4][10]                        ; 2       ;
; xkz_a:xkz_a|h[4][0]                         ; 2       ;
; xkz_a:xkz_a|h[4][1]                         ; 2       ;
; xkz_a:xkz_a|h[4][2]                         ; 2       ;
; xkz_a:xkz_a|h[4][3]                         ; 2       ;
; xkz_a:xkz_a|h[4][4]                         ; 2       ;
; xkz_a:xkz_a|h[4][5]                         ; 2       ;
; xkz_a:xkz_a|h[4][6]                         ; 2       ;
; xkz_a:xkz_a|h[4][7]                         ; 2       ;
; xkz_a:xkz_a|h[4][8]                         ; 2       ;
; xkz_a:xkz_a|h[4][9]                         ; 2       ;
; xkz_a:xkz_a|h[4][24]                        ; 2       ;
; xkz_a:xkz_a|h[4][23]                        ; 2       ;
; xkz_a:xkz_a|h[4][22]                        ; 2       ;
; xkz_a:xkz_a|h[4][21]                        ; 2       ;
; xkz_a:xkz_a|h[4][31]                        ; 2       ;
; xkz_a:xkz_a|h[3][30]                        ; 2       ;
; xkz_a:xkz_a|h[3][29]                        ; 2       ;
; xkz_a:xkz_a|h[3][28]                        ; 2       ;
; xkz_a:xkz_a|h[3][27]                        ; 2       ;
; xkz_a:xkz_a|h[3][26]                        ; 2       ;
; xkz_a:xkz_a|h[3][25]                        ; 2       ;
; xkz_a:xkz_a|h[3][24]                        ; 2       ;
; xkz_a:xkz_a|h[3][23]                        ; 2       ;
; xkz_a:xkz_a|h[3][22]                        ; 2       ;
; xkz_a:xkz_a|h[3][21]                        ; 2       ;
; xkz_a:xkz_a|h[3][20]                        ; 2       ;
; xkz_a:xkz_a|h[3][19]                        ; 2       ;
; xkz_a:xkz_a|h[3][18]                        ; 2       ;
; xkz_a:xkz_a|h[3][17]                        ; 2       ;
; xkz_a:xkz_a|h[3][12]                        ; 2       ;
; xkz_a:xkz_a|h[3][11]                        ; 2       ;
; xkz_a:xkz_a|h[3][10]                        ; 2       ;
; xkz_a:xkz_a|h[3][0]                         ; 2       ;
; xkz_a:xkz_a|h[3][1]                         ; 2       ;
; xkz_a:xkz_a|h[3][2]                         ; 2       ;
; xkz_a:xkz_a|h[3][3]                         ; 2       ;
; xkz_a:xkz_a|h[3][4]                         ; 2       ;
; xkz_a:xkz_a|h[3][5]                         ; 2       ;
; xkz_a:xkz_a|h[3][6]                         ; 2       ;
; xkz_a:xkz_a|h[3][7]                         ; 2       ;
; xkz_a:xkz_a|h[3][8]                         ; 2       ;
; xkz_a:xkz_a|h[3][9]                         ; 2       ;
; xkz_a:xkz_a|h[3][16]                        ; 2       ;
; xkz_a:xkz_a|h[3][15]                        ; 2       ;
; xkz_a:xkz_a|h[3][14]                        ; 2       ;
; xkz_a:xkz_a|h[3][13]                        ; 2       ;
; xkz_a:xkz_a|h[3][31]                        ; 2       ;
; xkz_a:xkz_a|h[2][30]                        ; 2       ;
; xkz_a:xkz_a|h[2][29]                        ; 2       ;
; xkz_a:xkz_a|h[2][28]                        ; 2       ;
; xkz_a:xkz_a|h[2][27]                        ; 2       ;
; xkz_a:xkz_a|h[2][26]                        ; 2       ;
; xkz_a:xkz_a|h[2][25]                        ; 2       ;
; xkz_a:xkz_a|h[2][16]                        ; 2       ;
; xkz_a:xkz_a|h[2][15]                        ; 2       ;
; xkz_a:xkz_a|h[2][14]                        ; 2       ;
; xkz_a:xkz_a|h[2][13]                        ; 2       ;
; xkz_a:xkz_a|h[2][24]                        ; 2       ;
; xkz_a:xkz_a|h[2][23]                        ; 2       ;
; xkz_a:xkz_a|h[2][22]                        ; 2       ;
; xkz_a:xkz_a|h[2][21]                        ; 2       ;
; xkz_a:xkz_a|h[2][12]                        ; 2       ;
; xkz_a:xkz_a|h[2][11]                        ; 2       ;
; xkz_a:xkz_a|h[2][10]                        ; 2       ;
; xkz_a:xkz_a|h[2][0]                         ; 2       ;
; xkz_a:xkz_a|h[2][1]                         ; 2       ;
; xkz_a:xkz_a|h[2][2]                         ; 2       ;
; xkz_a:xkz_a|h[2][3]                         ; 2       ;
; xkz_a:xkz_a|h[2][4]                         ; 2       ;
; xkz_a:xkz_a|h[2][5]                         ; 2       ;
; xkz_a:xkz_a|h[2][6]                         ; 2       ;
; xkz_a:xkz_a|h[2][7]                         ; 2       ;
; xkz_a:xkz_a|h[2][8]                         ; 2       ;
; xkz_a:xkz_a|h[2][9]                         ; 2       ;
; xkz_a:xkz_a|h[2][20]                        ; 2       ;
; xkz_a:xkz_a|h[2][19]                        ; 2       ;
; xkz_a:xkz_a|h[2][18]                        ; 2       ;
; xkz_a:xkz_a|h[2][17]                        ; 2       ;
; xkz_a:xkz_a|h[2][31]                        ; 2       ;
; xkz_a:xkz_a|h[1][30]                        ; 2       ;
; xkz_a:xkz_a|h[1][29]                        ; 2       ;
; xkz_a:xkz_a|h[1][28]                        ; 2       ;
; xkz_a:xkz_a|h[1][27]                        ; 2       ;
; xkz_a:xkz_a|h[1][26]                        ; 2       ;
; xkz_a:xkz_a|h[1][25]                        ; 2       ;
; xkz_a:xkz_a|h[1][24]                        ; 2       ;
; xkz_a:xkz_a|h[1][23]                        ; 2       ;
; xkz_a:xkz_a|h[1][22]                        ; 2       ;
; xkz_a:xkz_a|h[1][21]                        ; 2       ;
; xkz_a:xkz_a|h[1][16]                        ; 2       ;
; xkz_a:xkz_a|h[1][15]                        ; 2       ;
; xkz_a:xkz_a|h[1][14]                        ; 2       ;
; xkz_a:xkz_a|h[1][13]                        ; 2       ;
; xkz_a:xkz_a|h[1][12]                        ; 2       ;
; xkz_a:xkz_a|h[1][11]                        ; 2       ;
; xkz_a:xkz_a|h[1][10]                        ; 2       ;
; xkz_a:xkz_a|h[1][0]                         ; 2       ;
; xkz_a:xkz_a|h[1][1]                         ; 2       ;
; xkz_a:xkz_a|h[1][2]                         ; 2       ;
; xkz_a:xkz_a|h[1][3]                         ; 2       ;
; xkz_a:xkz_a|h[1][4]                         ; 2       ;
; xkz_a:xkz_a|h[1][5]                         ; 2       ;
; xkz_a:xkz_a|h[1][6]                         ; 2       ;
; xkz_a:xkz_a|h[1][7]                         ; 2       ;
; xkz_a:xkz_a|h[1][8]                         ; 2       ;
; xkz_a:xkz_a|h[1][9]                         ; 2       ;
; xkz_a:xkz_a|h[1][20]                        ; 2       ;
; xkz_a:xkz_a|h[1][19]                        ; 2       ;
; xkz_a:xkz_a|h[1][18]                        ; 2       ;
; xkz_a:xkz_a|h[1][17]                        ; 2       ;
; xkz_a:xkz_a|h[1][31]                        ; 2       ;
; xkz_a:xkz_a|h[0][30]                        ; 2       ;
; xkz_a:xkz_a|h[0][29]                        ; 2       ;
; xkz_a:xkz_a|h[0][28]                        ; 2       ;
; xkz_a:xkz_a|h[0][27]                        ; 2       ;
; xkz_a:xkz_a|h[0][26]                        ; 2       ;
; xkz_a:xkz_a|h[0][25]                        ; 2       ;
; xkz_a:xkz_a|h[0][20]                        ; 2       ;
; xkz_a:xkz_a|h[0][19]                        ; 2       ;
; xkz_a:xkz_a|h[0][18]                        ; 2       ;
; xkz_a:xkz_a|h[0][17]                        ; 2       ;
; xkz_a:xkz_a|h[0][24]                        ; 2       ;
; xkz_a:xkz_a|h[0][23]                        ; 2       ;
; xkz_a:xkz_a|h[0][22]                        ; 2       ;
; xkz_a:xkz_a|h[0][21]                        ; 2       ;
; xkz_a:xkz_a|h[0][12]                        ; 2       ;
; xkz_a:xkz_a|h[0][11]                        ; 2       ;
; xkz_a:xkz_a|h[0][10]                        ; 2       ;
; xkz_a:xkz_a|h[0][0]                         ; 2       ;
; xkz_a:xkz_a|h[0][1]                         ; 2       ;
; xkz_a:xkz_a|h[0][2]                         ; 2       ;
; xkz_a:xkz_a|h[0][3]                         ; 2       ;
; xkz_a:xkz_a|h[0][4]                         ; 2       ;
; xkz_a:xkz_a|h[0][5]                         ; 2       ;
; xkz_a:xkz_a|h[0][6]                         ; 2       ;
; xkz_a:xkz_a|h[0][7]                         ; 2       ;
; xkz_a:xkz_a|h[0][8]                         ; 2       ;
; xkz_a:xkz_a|h[0][9]                         ; 2       ;
; xkz_a:xkz_a|h[0][16]                        ; 2       ;
; xkz_a:xkz_a|h[0][15]                        ; 2       ;
; xkz_a:xkz_a|h[0][14]                        ; 2       ;
; xkz_a:xkz_a|h[0][13]                        ; 2       ;
; xkz_a:xkz_a|h[0][31]                        ; 2       ;
; uart_tx:uart_tx|tx_data[9]~feeder           ; 1       ;
; sys_clk~input                               ; 1       ;
; key_debounce_a:key_debounce_a|key_samp~0    ; 1       ;
; key_debounce:key_debounce|key_samp~0        ; 1       ;
; receive:receive|comb~10                     ; 1       ;
; receive:receive|comb~9                      ; 1       ;
; uart_tx:uart_tx|bps_start_r~2               ; 1       ;
; xkz_a:xkz_a|b[31]~31                        ; 1       ;
; uart_tx:uart_tx|tx_en~2                     ; 1       ;
; receive:receive|comb~8                      ; 1       ;
; receive:receive|comb~7                      ; 1       ;
; receive:receive|comb~5                      ; 1       ;
; receive:receive|comb~4                      ; 1       ;
; receive:receive|i[31]~2                     ; 1       ;
; uart_rx:uart_rx|bps_start_r~0               ; 1       ;
; xkz_a:xkz_a|b[30]~30                        ; 1       ;
; xkz_a:xkz_a|b[29]~29                        ; 1       ;
; xkz_a:xkz_a|b[28]~28                        ; 1       ;
; xkz_a:xkz_a|b[27]~27                        ; 1       ;
; xkz_a:xkz_a|b[26]~26                        ; 1       ;
; xkz_a:xkz_a|b[25]~25                        ; 1       ;
; xkz_a:xkz_a|b[24]~24                        ; 1       ;
; xkz_a:xkz_a|b[23]~23                        ; 1       ;
; xkz_a:xkz_a|b[22]~22                        ; 1       ;
; xkz_a:xkz_a|b[21]~21                        ; 1       ;
; xkz_a:xkz_a|b[20]~20                        ; 1       ;
; xkz_a:xkz_a|b[19]~19                        ; 1       ;
; xkz_a:xkz_a|b[18]~18                        ; 1       ;
; xkz_a:xkz_a|b[17]~17                        ; 1       ;
; xkz_a:xkz_a|b[16]~16                        ; 1       ;
; xkz_a:xkz_a|b[15]~15                        ; 1       ;
; xkz_a:xkz_a|b[14]~14                        ; 1       ;
; xkz_a:xkz_a|b[13]~13                        ; 1       ;
; xkz_a:xkz_a|b[12]~12                        ; 1       ;
; xkz_a:xkz_a|b[11]~11                        ; 1       ;
; xkz_a:xkz_a|b[10]~10                        ; 1       ;
; xkz_a:xkz_a|b[9]~9                          ; 1       ;
; xkz_a:xkz_a|b[8]~8                          ; 1       ;
; xkz_a:xkz_a|b[7]~7                          ; 1       ;
; xkz_a:xkz_a|b[6]~6                          ; 1       ;
; xkz_a:xkz_a|b[5]~5                          ; 1       ;
; xkz_a:xkz_a|b[4]~4                          ; 1       ;
; xkz_a:xkz_a|b[3]~3                          ; 1       ;
; xkz_a:xkz_a|Mux99~1                         ; 1       ;
; xkz_a:xkz_a|Mux99~0                         ; 1       ;
; xkz_a:xkz_a|Mux57~1                         ; 1       ;
; xkz_a:xkz_a|Mux57~0                         ; 1       ;
; xkz_a:xkz_a|Mux85~1                         ; 1       ;
; xkz_a:xkz_a|Mux85~0                         ; 1       ;
; xkz_a:xkz_a|Mux71~1                         ; 1       ;
; xkz_a:xkz_a|Mux71~0                         ; 1       ;
; xkz_a:xkz_a|Mux43~1                         ; 1       ;
; xkz_a:xkz_a|Mux43~0                         ; 1       ;
; xkz_a:xkz_a|Mux1~1                          ; 1       ;
; xkz_a:xkz_a|Mux1~0                          ; 1       ;
; xkz_a:xkz_a|Mux15~1                         ; 1       ;
; xkz_a:xkz_a|Mux15~0                         ; 1       ;
; xkz_a:xkz_a|Mux29~1                         ; 1       ;
; xkz_a:xkz_a|Mux29~0                         ; 1       ;
; xkz_a:xkz_a|Mux45~1                         ; 1       ;
; xkz_a:xkz_a|Mux45~0                         ; 1       ;
; xkz_a:xkz_a|Mux3~1                          ; 1       ;
; xkz_a:xkz_a|Mux3~0                          ; 1       ;
; xkz_a:xkz_a|Mux17~1                         ; 1       ;
; xkz_a:xkz_a|Mux17~0                         ; 1       ;
; xkz_a:xkz_a|Mux31~1                         ; 1       ;
; xkz_a:xkz_a|Mux31~0                         ; 1       ;
; xkz_a:xkz_a|Mux101~1                        ; 1       ;
; xkz_a:xkz_a|Mux101~0                        ; 1       ;
; xkz_a:xkz_a|Mux59~1                         ; 1       ;
; xkz_a:xkz_a|Mux59~0                         ; 1       ;
; xkz_a:xkz_a|Mux87~1                         ; 1       ;
; xkz_a:xkz_a|Mux87~0                         ; 1       ;
; xkz_a:xkz_a|Mux73~1                         ; 1       ;
; xkz_a:xkz_a|Mux73~0                         ; 1       ;
; xkz_a:xkz_a|Mux44~1                         ; 1       ;
; xkz_a:xkz_a|Mux44~0                         ; 1       ;
; xkz_a:xkz_a|Mux2~1                          ; 1       ;
; xkz_a:xkz_a|Mux2~0                          ; 1       ;
; xkz_a:xkz_a|Mux16~1                         ; 1       ;
; xkz_a:xkz_a|Mux16~0                         ; 1       ;
; xkz_a:xkz_a|Mux30~1                         ; 1       ;
; xkz_a:xkz_a|Mux30~0                         ; 1       ;
; xkz_a:xkz_a|Mux100~1                        ; 1       ;
; xkz_a:xkz_a|Mux100~0                        ; 1       ;
; xkz_a:xkz_a|Mux58~1                         ; 1       ;
; xkz_a:xkz_a|Mux58~0                         ; 1       ;
; xkz_a:xkz_a|Mux86~1                         ; 1       ;
; xkz_a:xkz_a|Mux86~0                         ; 1       ;
; xkz_a:xkz_a|Mux72~1                         ; 1       ;
; xkz_a:xkz_a|Mux72~0                         ; 1       ;
; xkz_a:xkz_a|Add1~8                          ; 1       ;
; xkz_a:xkz_a|Mux42~1                         ; 1       ;
; xkz_a:xkz_a|Mux42~0                         ; 1       ;
; xkz_a:xkz_a|Mux0~1                          ; 1       ;
; xkz_a:xkz_a|Mux0~0                          ; 1       ;
; xkz_a:xkz_a|Mux14~1                         ; 1       ;
; xkz_a:xkz_a|Mux14~0                         ; 1       ;
; xkz_a:xkz_a|Mux28~1                         ; 1       ;
; xkz_a:xkz_a|Mux28~0                         ; 1       ;
; xkz_a:xkz_a|Mux98~1                         ; 1       ;
; xkz_a:xkz_a|Mux98~0                         ; 1       ;
; xkz_a:xkz_a|Mux56~1                         ; 1       ;
; xkz_a:xkz_a|Mux56~0                         ; 1       ;
; xkz_a:xkz_a|Add1~5                          ; 1       ;
; xkz_a:xkz_a|Mux84~1                         ; 1       ;
; xkz_a:xkz_a|Mux84~0                         ; 1       ;
; xkz_a:xkz_a|Add1~2                          ; 1       ;
; xkz_a:xkz_a|Mux70~1                         ; 1       ;
; xkz_a:xkz_a|Mux70~0                         ; 1       ;
; xkz_a:xkz_a|Equal0~4                        ; 1       ;
; xkz_a:xkz_a|Equal0~3                        ; 1       ;
; xkz_a:xkz_a|Equal0~2                        ; 1       ;
; xkz_a:xkz_a|Equal0~1                        ; 1       ;
; xkz_a:xkz_a|Equal0~0                        ; 1       ;
; receive:receive|process_1~0                 ; 1       ;
; baud:baud_rx|Equal0~3                       ; 1       ;
; baud:baud_rx|Equal0~2                       ; 1       ;
; baud:baud_rx|Equal0~1                       ; 1       ;
; key_debounce_a:key_debounce_a|key_samp_r    ; 1       ;
; key_debounce:key_debounce|key_samp_r        ; 1       ;
; baud:baud_tx|Equal0~3                       ; 1       ;
; baud:baud_tx|Equal0~2                       ; 1       ;
; baud:baud_tx|Equal0~1                       ; 1       ;
; uart_tx:uart_tx|rx_int0                     ; 1       ;
; xkz_a:xkz_a|c~24                            ; 1       ;
; xkz_a:xkz_a|c~23                            ; 1       ;
; xkz_a:xkz_a|c~22                            ; 1       ;
; xkz_a:xkz_a|Mux111~2                        ; 1       ;
; xkz_a:xkz_a|Mux111~1                        ; 1       ;
; xkz_a:xkz_a|Mux110~1                        ; 1       ;
; xkz_a:xkz_a|Mux110~0                        ; 1       ;
; xkz_a:xkz_a|Mux109~1                        ; 1       ;
; xkz_a:xkz_a|Mux109~0                        ; 1       ;
; xkz_a:xkz_a|Mux108~1                        ; 1       ;
; xkz_a:xkz_a|Mux108~0                        ; 1       ;
; xkz_a:xkz_a|Mux107~1                        ; 1       ;
; xkz_a:xkz_a|Mux107~0                        ; 1       ;
; xkz_a:xkz_a|Mux106~1                        ; 1       ;
; xkz_a:xkz_a|Mux106~0                        ; 1       ;
; xkz_a:xkz_a|Mux105~1                        ; 1       ;
; xkz_a:xkz_a|Mux105~0                        ; 1       ;
; xkz_a:xkz_a|Mux104~1                        ; 1       ;
; xkz_a:xkz_a|Mux104~0                        ; 1       ;
; xkz_a:xkz_a|Mux103~1                        ; 1       ;
; xkz_a:xkz_a|Mux103~0                        ; 1       ;
; xkz_a:xkz_a|Mux102~1                        ; 1       ;
; xkz_a:xkz_a|Mux102~0                        ; 1       ;
; xkz_a:xkz_a|c~21                            ; 1       ;
; xkz_a:xkz_a|c~20                            ; 1       ;
; xkz_a:xkz_a|c~19                            ; 1       ;
; xkz_a:xkz_a|Mux97~2                         ; 1       ;
; xkz_a:xkz_a|Mux97~1                         ; 1       ;
; xkz_a:xkz_a|Mux96~1                         ; 1       ;
; xkz_a:xkz_a|Mux96~0                         ; 1       ;
; xkz_a:xkz_a|Mux95~1                         ; 1       ;
; xkz_a:xkz_a|Mux95~0                         ; 1       ;
; xkz_a:xkz_a|Mux94~1                         ; 1       ;
; xkz_a:xkz_a|Mux94~0                         ; 1       ;
; xkz_a:xkz_a|Mux93~1                         ; 1       ;
; xkz_a:xkz_a|Mux93~0                         ; 1       ;
; xkz_a:xkz_a|Mux92~1                         ; 1       ;
; xkz_a:xkz_a|Mux92~0                         ; 1       ;
; xkz_a:xkz_a|Mux91~1                         ; 1       ;
; xkz_a:xkz_a|Mux91~0                         ; 1       ;
; xkz_a:xkz_a|Mux90~1                         ; 1       ;
; xkz_a:xkz_a|Mux90~0                         ; 1       ;
; xkz_a:xkz_a|Mux89~1                         ; 1       ;
; xkz_a:xkz_a|Mux89~0                         ; 1       ;
; xkz_a:xkz_a|Mux88~1                         ; 1       ;
; xkz_a:xkz_a|Mux88~0                         ; 1       ;
; xkz_a:xkz_a|c~18                            ; 1       ;
; xkz_a:xkz_a|c~17                            ; 1       ;
; xkz_a:xkz_a|c~16                            ; 1       ;
; xkz_a:xkz_a|Mux83~2                         ; 1       ;
; xkz_a:xkz_a|Mux83~1                         ; 1       ;
; xkz_a:xkz_a|Mux82~1                         ; 1       ;
; xkz_a:xkz_a|Mux82~0                         ; 1       ;
; xkz_a:xkz_a|Mux81~1                         ; 1       ;
; xkz_a:xkz_a|Mux81~0                         ; 1       ;
; xkz_a:xkz_a|Mux80~1                         ; 1       ;
; xkz_a:xkz_a|Mux80~0                         ; 1       ;
; xkz_a:xkz_a|Mux79~1                         ; 1       ;
; xkz_a:xkz_a|Mux79~0                         ; 1       ;
; xkz_a:xkz_a|Mux78~1                         ; 1       ;
; xkz_a:xkz_a|Mux78~0                         ; 1       ;
; xkz_a:xkz_a|Mux77~1                         ; 1       ;
; xkz_a:xkz_a|Mux77~0                         ; 1       ;
; xkz_a:xkz_a|Mux76~1                         ; 1       ;
; xkz_a:xkz_a|Mux76~0                         ; 1       ;
; xkz_a:xkz_a|Mux75~1                         ; 1       ;
; xkz_a:xkz_a|Mux75~0                         ; 1       ;
; xkz_a:xkz_a|Mux74~1                         ; 1       ;
; xkz_a:xkz_a|Mux74~0                         ; 1       ;
; xkz_a:xkz_a|c~15                            ; 1       ;
; xkz_a:xkz_a|c~14                            ; 1       ;
; xkz_a:xkz_a|c~13                            ; 1       ;
; xkz_a:xkz_a|Mux69~2                         ; 1       ;
; xkz_a:xkz_a|Mux69~1                         ; 1       ;
; xkz_a:xkz_a|Mux68~1                         ; 1       ;
; xkz_a:xkz_a|Mux68~0                         ; 1       ;
; xkz_a:xkz_a|Mux67~1                         ; 1       ;
; xkz_a:xkz_a|Mux67~0                         ; 1       ;
; xkz_a:xkz_a|Mux66~1                         ; 1       ;
; xkz_a:xkz_a|Mux66~0                         ; 1       ;
; xkz_a:xkz_a|Mux65~1                         ; 1       ;
; xkz_a:xkz_a|Mux65~0                         ; 1       ;
; xkz_a:xkz_a|Mux64~1                         ; 1       ;
; xkz_a:xkz_a|Mux64~0                         ; 1       ;
; xkz_a:xkz_a|Mux63~1                         ; 1       ;
; xkz_a:xkz_a|Mux63~0                         ; 1       ;
; xkz_a:xkz_a|Mux62~1                         ; 1       ;
; xkz_a:xkz_a|Mux62~0                         ; 1       ;
; xkz_a:xkz_a|Mux61~1                         ; 1       ;
; xkz_a:xkz_a|Mux61~0                         ; 1       ;
; xkz_a:xkz_a|Mux60~1                         ; 1       ;
; xkz_a:xkz_a|Mux60~0                         ; 1       ;
; xkz_a:xkz_a|c~12                            ; 1       ;
; xkz_a:xkz_a|c~11                            ; 1       ;
; xkz_a:xkz_a|c~10                            ; 1       ;
; xkz_a:xkz_a|Mux55~2                         ; 1       ;
; xkz_a:xkz_a|Mux55~1                         ; 1       ;
; xkz_a:xkz_a|Mux54~1                         ; 1       ;
; xkz_a:xkz_a|Mux54~0                         ; 1       ;
; xkz_a:xkz_a|Mux53~1                         ; 1       ;
; xkz_a:xkz_a|Mux53~0                         ; 1       ;
; xkz_a:xkz_a|Mux52~1                         ; 1       ;
; xkz_a:xkz_a|Mux52~0                         ; 1       ;
; xkz_a:xkz_a|Mux51~1                         ; 1       ;
; xkz_a:xkz_a|Mux51~0                         ; 1       ;
; xkz_a:xkz_a|Mux50~1                         ; 1       ;
; xkz_a:xkz_a|Mux50~0                         ; 1       ;
; xkz_a:xkz_a|Mux49~1                         ; 1       ;
; xkz_a:xkz_a|Mux49~0                         ; 1       ;
; xkz_a:xkz_a|Mux48~1                         ; 1       ;
; xkz_a:xkz_a|Mux48~0                         ; 1       ;
; xkz_a:xkz_a|Mux47~1                         ; 1       ;
; xkz_a:xkz_a|Mux47~0                         ; 1       ;
; xkz_a:xkz_a|Mux46~1                         ; 1       ;
; xkz_a:xkz_a|Mux46~0                         ; 1       ;
; xkz_a:xkz_a|c~9                             ; 1       ;
; xkz_a:xkz_a|c~8                             ; 1       ;
; xkz_a:xkz_a|c~7                             ; 1       ;
; xkz_a:xkz_a|Mux41~2                         ; 1       ;
; xkz_a:xkz_a|Mux41~1                         ; 1       ;
; xkz_a:xkz_a|Mux40~1                         ; 1       ;
; xkz_a:xkz_a|Mux40~0                         ; 1       ;
; xkz_a:xkz_a|Mux39~1                         ; 1       ;
; xkz_a:xkz_a|Mux39~0                         ; 1       ;
; xkz_a:xkz_a|Mux38~1                         ; 1       ;
; xkz_a:xkz_a|Mux38~0                         ; 1       ;
; xkz_a:xkz_a|Mux37~1                         ; 1       ;
; xkz_a:xkz_a|Mux37~0                         ; 1       ;
; xkz_a:xkz_a|Mux36~1                         ; 1       ;
; xkz_a:xkz_a|Mux36~0                         ; 1       ;
; xkz_a:xkz_a|Mux35~1                         ; 1       ;
; xkz_a:xkz_a|Mux35~0                         ; 1       ;
; xkz_a:xkz_a|Mux34~1                         ; 1       ;
; xkz_a:xkz_a|Mux34~0                         ; 1       ;
; xkz_a:xkz_a|Mux33~1                         ; 1       ;
; xkz_a:xkz_a|Mux33~0                         ; 1       ;
; xkz_a:xkz_a|Mux32~2                         ; 1       ;
; xkz_a:xkz_a|Mux32~0                         ; 1       ;
; xkz_a:xkz_a|c~6                             ; 1       ;
; xkz_a:xkz_a|c~5                             ; 1       ;
; xkz_a:xkz_a|c~4                             ; 1       ;
; xkz_a:xkz_a|Mux27~2                         ; 1       ;
; xkz_a:xkz_a|Mux27~1                         ; 1       ;
; xkz_a:xkz_a|Mux26~1                         ; 1       ;
; xkz_a:xkz_a|Mux26~0                         ; 1       ;
; xkz_a:xkz_a|Mux25~1                         ; 1       ;
; xkz_a:xkz_a|Mux25~0                         ; 1       ;
; xkz_a:xkz_a|Mux24~1                         ; 1       ;
; xkz_a:xkz_a|Mux24~0                         ; 1       ;
; xkz_a:xkz_a|Mux23~1                         ; 1       ;
; xkz_a:xkz_a|Mux23~0                         ; 1       ;
; xkz_a:xkz_a|Mux22~1                         ; 1       ;
; xkz_a:xkz_a|Mux22~0                         ; 1       ;
; xkz_a:xkz_a|Mux21~1                         ; 1       ;
; xkz_a:xkz_a|Mux21~0                         ; 1       ;
; xkz_a:xkz_a|Mux20~1                         ; 1       ;
; xkz_a:xkz_a|Mux20~0                         ; 1       ;
; xkz_a:xkz_a|Mux19~1                         ; 1       ;
; xkz_a:xkz_a|Mux19~0                         ; 1       ;
; xkz_a:xkz_a|Mux18~1                         ; 1       ;
; xkz_a:xkz_a|Mux18~0                         ; 1       ;
; xkz_a:xkz_a|c~3                             ; 1       ;
; xkz_a:xkz_a|c~2                             ; 1       ;
; xkz_a:xkz_a|LessThan2~7                     ; 1       ;
; xkz_a:xkz_a|LessThan2~6                     ; 1       ;
; xkz_a:xkz_a|LessThan2~5                     ; 1       ;
; xkz_a:xkz_a|LessThan2~4                     ; 1       ;
; xkz_a:xkz_a|LessThan2~3                     ; 1       ;
; xkz_a:xkz_a|LessThan2~2                     ; 1       ;
; xkz_a:xkz_a|LessThan2~1                     ; 1       ;
; xkz_a:xkz_a|LessThan2~0                     ; 1       ;
; xkz_a:xkz_a|LessThan1~13                    ; 1       ;
; xkz_a:xkz_a|LessThan1~12                    ; 1       ;
; xkz_a:xkz_a|LessThan1~11                    ; 1       ;
; xkz_a:xkz_a|LessThan1~10                    ; 1       ;
; xkz_a:xkz_a|LessThan1~9                     ; 1       ;
; xkz_a:xkz_a|LessThan1~8                     ; 1       ;
; xkz_a:xkz_a|LessThan1~7                     ; 1       ;
; xkz_a:xkz_a|Mux141~2                        ; 1       ;
; xkz_a:xkz_a|Mux141~0                        ; 1       ;
; xkz_a:xkz_a|LessThan1~6                     ; 1       ;
+---------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 1,148 / 32,401 ( 4 % ) ;
; C16 interconnects          ; 10 / 1,326 ( < 1 % )   ;
; C4 interconnects           ; 475 / 21,816 ( 2 % )   ;
; Direct links               ; 337 / 32,401 ( 1 % )   ;
; Global clocks              ; 10 / 10 ( 100 % )      ;
; Local interconnects        ; 933 / 10,320 ( 9 % )   ;
; R24 interconnects          ; 22 / 1,289 ( 2 % )     ;
; R4 interconnects           ; 541 / 28,186 ( 2 % )   ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 11.85) ; Number of LABs  (Total = 102) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 1                             ;
; 3                                           ; 4                             ;
; 4                                           ; 5                             ;
; 5                                           ; 3                             ;
; 6                                           ; 1                             ;
; 7                                           ; 1                             ;
; 8                                           ; 2                             ;
; 9                                           ; 2                             ;
; 10                                          ; 3                             ;
; 11                                          ; 2                             ;
; 12                                          ; 0                             ;
; 13                                          ; 0                             ;
; 14                                          ; 5                             ;
; 15                                          ; 12                            ;
; 16                                          ; 50                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.29) ; Number of LABs  (Total = 102) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 19                            ;
; 1 Clock                            ; 56                            ;
; 1 Clock enable                     ; 29                            ;
; 1 Sync. clear                      ; 26                            ;
; 2 Clock enables                    ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 15.66) ; Number of LABs  (Total = 102) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 10                            ;
; 2                                            ; 1                             ;
; 3                                            ; 4                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 1                             ;
; 7                                            ; 5                             ;
; 8                                            ; 0                             ;
; 9                                            ; 5                             ;
; 10                                           ; 5                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 1                             ;
; 14                                           ; 2                             ;
; 15                                           ; 8                             ;
; 16                                           ; 15                            ;
; 17                                           ; 3                             ;
; 18                                           ; 1                             ;
; 19                                           ; 2                             ;
; 20                                           ; 0                             ;
; 21                                           ; 1                             ;
; 22                                           ; 0                             ;
; 23                                           ; 1                             ;
; 24                                           ; 2                             ;
; 25                                           ; 1                             ;
; 26                                           ; 1                             ;
; 27                                           ; 4                             ;
; 28                                           ; 1                             ;
; 29                                           ; 3                             ;
; 30                                           ; 1                             ;
; 31                                           ; 2                             ;
; 32                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.98) ; Number of LABs  (Total = 102) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 20                            ;
; 2                                               ; 8                             ;
; 3                                               ; 7                             ;
; 4                                               ; 8                             ;
; 5                                               ; 8                             ;
; 6                                               ; 10                            ;
; 7                                               ; 4                             ;
; 8                                               ; 3                             ;
; 9                                               ; 3                             ;
; 10                                              ; 7                             ;
; 11                                              ; 0                             ;
; 12                                              ; 1                             ;
; 13                                              ; 1                             ;
; 14                                              ; 1                             ;
; 15                                              ; 1                             ;
; 16                                              ; 20                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 10.27) ; Number of LABs  (Total = 102) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 7                             ;
; 4                                            ; 15                            ;
; 5                                            ; 2                             ;
; 6                                            ; 12                            ;
; 7                                            ; 12                            ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 9                             ;
; 11                                           ; 4                             ;
; 12                                           ; 3                             ;
; 13                                           ; 1                             ;
; 14                                           ; 5                             ;
; 15                                           ; 1                             ;
; 16                                           ; 1                             ;
; 17                                           ; 2                             ;
; 18                                           ; 3                             ;
; 19                                           ; 1                             ;
; 20                                           ; 1                             ;
; 21                                           ; 0                             ;
; 22                                           ; 2                             ;
; 23                                           ; 1                             ;
; 24                                           ; 0                             ;
; 25                                           ; 2                             ;
; 26                                           ; 0                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 2                             ;
; 31                                           ; 2                             ;
; 32                                           ; 1                             ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 32        ; 0            ; 32        ; 0            ; 0            ; 32        ; 32        ; 0            ; 32        ; 32        ; 0            ; 27           ; 0            ; 0            ; 5            ; 0            ; 27           ; 5            ; 0            ; 0            ; 0            ; 27           ; 0            ; 0            ; 0            ; 0            ; 0            ; 32        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 32           ; 0         ; 32           ; 32           ; 0         ; 0         ; 32           ; 0         ; 0         ; 32           ; 5            ; 32           ; 32           ; 27           ; 32           ; 5            ; 27           ; 32           ; 32           ; 32           ; 5            ; 32           ; 32           ; 32           ; 32           ; 32           ; 0         ; 32           ; 32           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; rs232_tx           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_out            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led1_out           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_en[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_en[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_en[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_en[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_en[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_en[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_en[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; seg_en[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; z[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digital[7]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_rstn           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sys_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_in             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; key_in1            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rs232_rx           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                  ;
+-------------------------------------------------------------------+----------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                   ; Destination Clock(s)                                                                   ; Delay Added in ns ;
+-------------------------------------------------------------------+----------------------------------------------------------------------------------------+-------------------+
; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0] ; PLL_prj|PLL_ctrl_inst|altpll_component|auto_generated|pll1|clk[0],receive:receive|i[0] ; 61.0              ;
+-------------------------------------------------------------------+----------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+---------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                             ;
+------------------------------+------------------------+-------------------+
; Source Register              ; Destination Register   ; Delay Added in ns ;
+------------------------------+------------------------+-------------------+
; uart_rx:uart_rx|rx_data_r[5] ; receive:receive|s31[5] ; 2.756             ;
; uart_rx:uart_rx|rx_data_r[6] ; receive:receive|s61[6] ; 2.503             ;
; uart_rx:uart_rx|rx_data_r[5] ; receive:receive|s61[5] ; 2.430             ;
; uart_rx:uart_rx|rx_data_r[4] ; receive:receive|s61[4] ; 2.424             ;
; uart_rx:uart_rx|rx_data_r[4] ; receive:receive|s31[4] ; 2.097             ;
; uart_rx:uart_rx|rx_data_r[2] ; receive:receive|s61[2] ; 2.094             ;
; uart_rx:uart_rx|rx_data_r[0] ; receive:receive|s61[0] ; 2.094             ;
; uart_rx:uart_rx|rx_data_r[7] ; receive:receive|s31[7] ; 2.090             ;
; uart_rx:uart_rx|rx_data_r[7] ; receive:receive|s61[7] ; 2.062             ;
; uart_rx:uart_rx|rx_data_r[4] ; receive:receive|s11[4] ; 1.895             ;
; uart_rx:uart_rx|rx_data_r[6] ; receive:receive|s31[6] ; 1.707             ;
; uart_rx:uart_rx|rx_data_r[3] ; receive:receive|s31[3] ; 1.702             ;
; uart_rx:uart_rx|rx_data_r[3] ; receive:receive|s61[3] ; 1.671             ;
; uart_rx:uart_rx|rx_data_r[5] ; receive:receive|s11[5] ; 1.494             ;
; uart_rx:uart_rx|rx_data_r[7] ; receive:receive|s11[7] ; 1.407             ;
; uart_rx:uart_rx|rx_data_r[1] ; receive:receive|s61[1] ; 1.371             ;
; uart_rx:uart_rx|rx_data_r[6] ; receive:receive|s11[6] ; 1.339             ;
; uart_rx:uart_rx|rx_data_r[0] ; receive:receive|s31[0] ; 1.319             ;
; uart_rx:uart_rx|rx_data_r[2] ; receive:receive|s31[2] ; 1.307             ;
; uart_rx:uart_rx|rx_data_r[4] ; receive:receive|s51[4] ; 1.229             ;
; uart_rx:uart_rx|rx_data_r[7] ; receive:receive|s41[7] ; 1.168             ;
; uart_rx:uart_rx|rx_data_r[6] ; receive:receive|s21[6] ; 1.126             ;
; uart_rx:uart_rx|rx_data_r[1] ; receive:receive|s11[1] ; 1.069             ;
; uart_rx:uart_rx|rx_data_r[6] ; receive:receive|s41[6] ; 1.030             ;
; uart_rx:uart_rx|rx_data_r[3] ; receive:receive|s11[3] ; 1.017             ;
; uart_rx:uart_rx|rx_data_r[1] ; receive:receive|s31[1] ; 0.959             ;
; uart_rx:uart_rx|rx_data_r[2] ; receive:receive|s11[2] ; 0.949             ;
; uart_rx:uart_rx|rx_data_r[0] ; receive:receive|s11[0] ; 0.949             ;
; uart_rx:uart_rx|rx_data_r[5] ; receive:receive|s41[5] ; 0.856             ;
; uart_rx:uart_rx|rx_data_r[1] ; receive:receive|s51[1] ; 0.839             ;
; uart_rx:uart_rx|rx_data_r[5] ; receive:receive|s01[5] ; 0.836             ;
; uart_rx:uart_rx|rx_data_r[1] ; receive:receive|s21[1] ; 0.821             ;
; uart_rx:uart_rx|rx_data_r[5] ; receive:receive|s51[5] ; 0.812             ;
; uart_rx:uart_rx|rx_data_r[2] ; receive:receive|s21[2] ; 0.792             ;
; uart_rx:uart_rx|rx_data_r[0] ; receive:receive|s21[0] ; 0.792             ;
; uart_rx:uart_rx|rx_data_r[1] ; receive:receive|s41[1] ; 0.777             ;
; uart_rx:uart_rx|rx_data_r[3] ; receive:receive|s41[3] ; 0.775             ;
; uart_rx:uart_rx|rx_data_r[7] ; receive:receive|s21[7] ; 0.751             ;
; uart_rx:uart_rx|rx_data_r[4] ; receive:receive|s21[4] ; 0.750             ;
; uart_rx:uart_rx|rx_data_r[4] ; receive:receive|s41[4] ; 0.701             ;
; uart_rx:uart_rx|rx_data_r[4] ; receive:receive|s01[4] ; 0.684             ;
; uart_rx:uart_rx|rx_data_r[5] ; receive:receive|s21[5] ; 0.680             ;
; uart_rx:uart_rx|rx_data_r[7] ; receive:receive|s71[7] ; 0.527             ;
; uart_rx:uart_rx|rx_data_r[7] ; receive:receive|s01[7] ; 0.496             ;
; uart_rx:uart_rx|rx_data_r[3] ; receive:receive|s21[3] ; 0.480             ;
; uart_rx:uart_rx|rx_data_r[6] ; receive:receive|s71[6] ; 0.465             ;
; uart_rx:uart_rx|rx_data_r[0] ; receive:receive|s41[0] ; 0.451             ;
; uart_rx:uart_rx|rx_data_r[2] ; receive:receive|s41[2] ; 0.448             ;
; uart_rx:uart_rx|rx_data_r[6] ; receive:receive|s51[6] ; 0.421             ;
; uart_rx:uart_rx|rx_data_r[7] ; receive:receive|s51[7] ; 0.414             ;
; uart_rx:uart_rx|rx_data_r[6] ; receive:receive|s01[6] ; 0.217             ;
; uart_rx:uart_rx|rx_data_r[5] ; receive:receive|s71[5] ; 0.206             ;
; uart_rx:uart_rx|rx_data_r[1] ; receive:receive|s71[1] ; 0.135             ;
; uart_rx:uart_rx|rx_data_r[3] ; receive:receive|s01[3] ; 0.099             ;
; xkz_a:xkz_a|b[31]            ; xkz_a:xkz_a|b[2]       ; 0.091             ;
; uart_rx:uart_rx|rx_data_r[2] ; receive:receive|s71[2] ; 0.088             ;
; uart_rx:uart_rx|rx_data_r[1] ; receive:receive|s01[1] ; 0.087             ;
; uart_rx:uart_rx|rx_data_r[0] ; receive:receive|s71[0] ; 0.075             ;
; uart_rx:uart_rx|rx_data_r[3] ; receive:receive|s71[3] ; 0.073             ;
; uart_rx:uart_rx|rx_data_r[3] ; receive:receive|s51[3] ; 0.055             ;
; uart_rx:uart_rx|rx_data_r[0] ; receive:receive|s51[0] ; 0.046             ;
; uart_rx:uart_rx|rx_data_r[2] ; receive:receive|s51[2] ; 0.045             ;
+------------------------------+------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Thu May 21 18:49:52 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off uart_top -c uart_top
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE6E22C8 for design "uart_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL_prj:PLL_prj|PLL_ctrl:PLL_ctrl_inst|altpll:altpll_component|PLL_ctrl_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 4, clock division of 1, and phase shift of 0 degrees (0 ps) for PLL_prj:PLL_prj|PLL_ctrl:PLL_ctrl_inst|altpll:altpll_component|PLL_ctrl_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10E22C8 is compatible
    Info (176445): Device EP4CE15E22C8 is compatible
    Info (176445): Device EP4CE22E22C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): TimeQuest Timing Analyzer is analyzing 179 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node PLL_prj:PLL_prj|PLL_ctrl:PLL_ctrl_inst|altpll:altpll_component|PLL_ctrl_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node key_debounce:key_debounce|led_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node key_debounce:key_debounce|led_out~0
        Info (176357): Destination node led_out~output
Info (176353): Automatically promoted node receive:receive|Equal18~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node receive:receive|Equal18~1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node receive:receive|Equal18~2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node receive:receive|Equal18~3 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node receive:receive|Equal18~4 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node receive:receive|Equal18~5 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node receive:receive|Equal18~6 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node receive:receive|Equal18~7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X11_Y0 to location X22_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (144001): Generated suppressed messages file G:/product/uart_top_1_digital_pll/uart_top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 682 megabytes
    Info: Processing ended: Thu May 21 18:50:05 2015
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in G:/product/uart_top_1_digital_pll/uart_top.fit.smsg.


