0.6
2018.1
Apr  4 2018
18:43:17
/home/lgomez/Documentos/MAGISTER_UBA/Bimestre05/FPGA/Proyecto_FINAL/ProyectoALU_vivado/Proyecto_ALU/Proyecto_ALU.sim/sim_1/impl/timing/xsim/ALU_time_impl.v,1722818586,verilog,,,,ALU;glbl,,,,,,,,
