TimeQuest Timing Analyzer report for test
Thu May 17 11:15:17 2018
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Recovery: 'clk'
 28. Fast Model Removal: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; test                                             ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C20F484C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
;     3-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 37.46 MHz ; 37.46 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -25.695 ; -1446.966     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.661 ; -1.322        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.431 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.423 ; -224.452              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                          ;
+---------+-------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -25.695 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.719     ;
; -25.674 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 26.702     ;
; -25.665 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.024     ; 26.677     ;
; -25.593 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.617     ;
; -25.572 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 26.600     ;
; -25.563 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.024     ; 26.575     ;
; -25.522 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.546     ;
; -25.509 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.005     ; 26.540     ;
; -25.501 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 26.529     ;
; -25.492 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.024     ; 26.504     ;
; -25.488 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.001     ; 26.523     ;
; -25.482 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.506     ;
; -25.479 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.017     ; 26.498     ;
; -25.469 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.493     ;
; -25.461 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 26.489     ;
; -25.452 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.024     ; 26.464     ;
; -25.448 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 26.476     ;
; -25.439 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.024     ; 26.451     ;
; -25.411 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.435     ;
; -25.390 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 26.418     ;
; -25.381 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.024     ; 26.393     ;
; -25.378 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.402     ;
; -25.358 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.018     ; 26.376     ;
; -25.357 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 26.385     ;
; -25.348 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 26.360     ;
; -25.348 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.024     ; 26.360     ;
; -25.338 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.362     ;
; -25.317 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 26.345     ;
; -25.308 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.024     ; 26.320     ;
; -25.294 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.318     ;
; -25.287 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.311     ;
; -25.284 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.308     ;
; -25.273 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 26.301     ;
; -25.266 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 26.294     ;
; -25.264 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.024     ; 26.276     ;
; -25.257 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.024     ; 26.269     ;
; -25.256 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.018     ; 26.274     ;
; -25.246 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 26.258     ;
; -25.245 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 26.257     ;
; -25.185 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.018     ; 26.203     ;
; -25.182 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.206     ;
; -25.175 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 26.187     ;
; -25.174 ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 26.202     ;
; -25.172 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.011     ; 26.197     ;
; -25.162 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.017     ; 26.181     ;
; -25.153 ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.004     ; 26.185     ;
; -25.145 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.018     ; 26.163     ;
; -25.144 ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.020     ; 26.160     ;
; -25.143 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 26.155     ;
; -25.135 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 26.147     ;
; -25.132 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.018     ; 26.150     ;
; -25.129 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.025     ; 26.140     ;
; -25.122 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 26.134     ;
; -25.111 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.135     ;
; -25.098 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.005     ; 26.129     ;
; -25.074 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.018     ; 26.092     ;
; -25.072 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 26.084     ;
; -25.071 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.095     ;
; -25.064 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 26.076     ;
; -25.059 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.017     ; 26.078     ;
; -25.058 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.082     ;
; -25.041 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.018     ; 26.059     ;
; -25.032 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 26.044     ;
; -25.031 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 26.043     ;
; -25.027 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.025     ; 26.038     ;
; -25.019 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 26.031     ;
; -25.001 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.018     ; 26.019     ;
; -25.000 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 26.024     ;
; -24.991 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 26.003     ;
; -24.967 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 25.991     ;
; -24.961 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 25.973     ;
; -24.957 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.018     ; 25.975     ;
; -24.956 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.025     ; 25.967     ;
; -24.952 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.005     ; 25.983     ;
; -24.950 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.018     ; 25.968     ;
; -24.947 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 25.959     ;
; -24.943 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.018     ; 25.961     ;
; -24.940 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 25.952     ;
; -24.931 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.001     ; 25.966     ;
; -24.928 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 25.940     ;
; -24.927 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 25.951     ;
; -24.922 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.017     ; 25.941     ;
; -24.916 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.025     ; 25.927     ;
; -24.903 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.025     ; 25.914     ;
; -24.897 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.025     ; 25.908     ;
; -24.888 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 25.900     ;
; -24.883 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 25.907     ;
; -24.876 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 25.900     ;
; -24.845 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.025     ; 25.856     ;
; -24.844 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 25.856     ;
; -24.837 ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.014     ; 25.859     ;
; -24.837 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 25.849     ;
; -24.827 ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.020     ; 25.843     ;
; -24.812 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.025     ; 25.823     ;
; -24.795 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.025     ; 25.806     ;
; -24.786 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 25.810     ;
; -24.775 ; N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 25.803     ;
; -24.772 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.025     ; 25.783     ;
; -24.765 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 25.793     ;
; -24.763 ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 25.791     ;
+---------+-------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                              ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.525 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.663 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[15]     ; N_dff:reg3|dff_1bit:\N_dffs:15:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.727 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]      ; N_dff:reg4|dff_1bit:\N_dffs:9:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.005      ; 0.998      ;
; 0.809 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.812 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.920 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; N_dff:reg4|dff_1bit:\N_dffs:8:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.185      ;
; 0.954 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[15]     ; N_dff:reg4|dff_1bit:\N_dffs:15:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.230      ;
; 0.974 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11]     ; N_dff:reg4|dff_1bit:\N_dffs:11:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.005      ; 1.245      ;
; 0.978 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12]     ; N_dff:reg4|dff_1bit:\N_dffs:12:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.005      ; 1.249      ;
; 0.991 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; N_dff:reg4|dff_1bit:\N_dffs:14:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.267      ;
; 0.999 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[10]     ; N_dff:reg4|dff_1bit:\N_dffs:10:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.005      ; 1.270      ;
; 1.073 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:15:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:15:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.339      ;
; 1.095 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[1]      ; N_dff:reg3|dff_1bit:\N_dffs:1:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.360      ;
; 1.099 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[7]      ; N_dff:reg4|dff_1bit:\N_dffs:7:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.365      ;
; 1.115 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; N_dff:reg4|dff_1bit:\N_dffs:13:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.391      ;
; 1.231 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[4]      ; N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 1.492      ;
; 1.264 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[4]      ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 1.534      ;
; 1.276 ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.542      ;
; 1.344 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[15]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.610      ;
; 1.344 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.610      ;
; 1.346 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.612      ;
; 1.347 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]      ; N_dff:reg3|dff_1bit:\N_dffs:0:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 1.617      ;
; 1.351 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.617      ;
; 1.354 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.620      ;
; 1.354 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:1:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.620      ;
; 1.366 ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[11]     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.633      ;
; 1.379 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[13]     ; N_dff:reg3|dff_1bit:\N_dffs:13:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; -0.014     ; 1.631      ;
; 1.385 ; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[14]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.651      ;
; 1.388 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[2]      ; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.653      ;
; 1.390 ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[8]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.656      ;
; 1.402 ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.668      ;
; 1.427 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[2]      ; N_dff:reg4|dff_1bit:\N_dffs:2:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 1.688      ;
; 1.456 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[1]      ; N_dff:reg4|dff_1bit:\N_dffs:1:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 1.717      ;
; 1.469 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:15:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[15]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.735      ;
; 1.473 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.739      ;
; 1.526 ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.792      ;
; 1.545 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[2]      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.812      ;
; 1.545 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; 0.001      ; 1.812      ;
; 1.552 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:2:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.818      ;
; 1.599 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.865      ;
; 1.601 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.867      ;
; 1.601 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.867      ;
; 1.607 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[7]      ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.871      ;
; 1.611 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.877      ;
; 1.613 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 1.879      ;
; 1.615 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:2:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:2:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.881      ;
; 1.641 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[6]      ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.008      ; 1.915      ;
; 1.651 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:3:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.005     ; 1.912      ;
; 1.653 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:3:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.919      ;
; 1.672 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[3]      ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 1.942      ;
; 1.692 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:6:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.958      ;
; 1.738 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:14:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.004      ;
; 1.742 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:14:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:14:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 2.008      ;
; 1.746 ; N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_1                                                  ; N_dff:reg3|dff_1bit:\N_dffs:15:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; -0.013     ; 1.999      ;
; 1.756 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.022      ;
; 1.763 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[0]      ; N_dff:reg4|dff_1bit:\N_dffs:0:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 2.030      ;
; 1.764 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.030      ;
; 1.767 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.033      ;
; 1.790 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[9]      ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.015     ; 2.041      ;
; 1.798 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; N_dff:reg4|dff_1bit:\N_dffs:3:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 2.064      ;
; 1.829 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:3:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.095      ;
; 1.844 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]      ; clk          ; clk         ; 0.000        ; 0.006      ; 2.116      ;
; 1.846 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[5]      ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 2.116      ;
; 1.873 ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.139      ;
; 1.875 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:1:stage_i|q  ; clk          ; clk         ; 0.000        ; -0.005     ; 2.136      ;
; 1.875 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 0.000        ; -0.005     ; 2.136      ;
; 1.875 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 0.000        ; -0.005     ; 2.136      ;
; 1.875 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 0.000        ; -0.005     ; 2.136      ;
; 1.878 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:4:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.144      ;
; 1.882 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:12:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.148      ;
; 1.883 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:12:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 2.149      ;
; 1.883 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.149      ;
; 1.892 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 0.000        ; -0.005     ; 2.153      ;
; 1.892 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 0.000        ; -0.005     ; 2.153      ;
; 1.893 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:14:stage_i|q ; clk          ; clk         ; 0.000        ; 0.001      ; 2.160      ;
; 1.896 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:10:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[10]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.162      ;
; 1.897 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:10:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 2.163      ;
; 1.905 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:13:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:13:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 2.171      ;
; 1.909 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:14:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:14:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 2.175      ;
; 1.909 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:13:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.175      ;
; 1.914 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:5:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.180      ;
; 1.921 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:9:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.187      ;
; 1.922 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:6:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[6]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.188      ;
; 1.923 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:6:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.189      ;
; 1.925 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:0:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[0]      ; clk          ; clk         ; 0.000        ; -0.001     ; 2.190      ;
; 1.942 ; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[15]     ; clk          ; clk         ; 0.000        ; -0.001     ; 2.207      ;
; 1.977 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:1:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[1]      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.243      ;
; 1.978 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:1:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:1:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.244      ;
; 2.000 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.266      ;
; 2.002 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:1:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:1:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.268      ;
; 2.015 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:2:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.281      ;
; 2.015 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.281      ;
; 2.021 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 2.287      ;
; 2.022 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 2.288      ;
; 2.029 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; -0.005     ; 2.290      ;
; 2.032 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 0.000        ; -0.005     ; 2.293      ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                                              ;
+--------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.661 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.697      ;
; -0.661 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable ; clk          ; clk         ; 1.000        ; 0.000      ; 1.697      ;
+--------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                                              ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.431 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.697      ;
; 1.431 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable ; clk          ; clk         ; 0.000        ; 0.000      ; 1.697      ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; FPU_SW_8    ; clk        ; 8.394  ; 8.394  ; Rise       ; clk             ;
; OPP[*]      ; clk        ; 30.111 ; 30.111 ; Rise       ; clk             ;
;  OPP[0]     ; clk        ; 30.111 ; 30.111 ; Rise       ; clk             ;
;  OPP[1]     ; clk        ; 10.441 ; 10.441 ; Rise       ; clk             ;
;  OPP[2]     ; clk        ; 9.620  ; 9.620  ; Rise       ; clk             ;
;  OPP[3]     ; clk        ; 7.370  ; 7.370  ; Rise       ; clk             ;
; numin1[*]   ; clk        ; 6.418  ; 6.418  ; Rise       ; clk             ;
;  numin1[0]  ; clk        ; 5.931  ; 5.931  ; Rise       ; clk             ;
;  numin1[1]  ; clk        ; 5.989  ; 5.989  ; Rise       ; clk             ;
;  numin1[2]  ; clk        ; 5.538  ; 5.538  ; Rise       ; clk             ;
;  numin1[3]  ; clk        ; 5.756  ; 5.756  ; Rise       ; clk             ;
;  numin1[4]  ; clk        ; 6.035  ; 6.035  ; Rise       ; clk             ;
;  numin1[5]  ; clk        ; 5.843  ; 5.843  ; Rise       ; clk             ;
;  numin1[6]  ; clk        ; 5.918  ; 5.918  ; Rise       ; clk             ;
;  numin1[7]  ; clk        ; 6.273  ; 6.273  ; Rise       ; clk             ;
;  numin1[8]  ; clk        ; 5.945  ; 5.945  ; Rise       ; clk             ;
;  numin1[9]  ; clk        ; 6.418  ; 6.418  ; Rise       ; clk             ;
;  numin1[10] ; clk        ; 5.499  ; 5.499  ; Rise       ; clk             ;
;  numin1[11] ; clk        ; 5.597  ; 5.597  ; Rise       ; clk             ;
;  numin1[12] ; clk        ; 5.913  ; 5.913  ; Rise       ; clk             ;
;  numin1[13] ; clk        ; 5.915  ; 5.915  ; Rise       ; clk             ;
;  numin1[14] ; clk        ; 5.815  ; 5.815  ; Rise       ; clk             ;
;  numin1[15] ; clk        ; 5.809  ; 5.809  ; Rise       ; clk             ;
; numin2[*]   ; clk        ; 6.188  ; 6.188  ; Rise       ; clk             ;
;  numin2[0]  ; clk        ; 5.686  ; 5.686  ; Rise       ; clk             ;
;  numin2[1]  ; clk        ; 5.756  ; 5.756  ; Rise       ; clk             ;
;  numin2[2]  ; clk        ; 5.912  ; 5.912  ; Rise       ; clk             ;
;  numin2[3]  ; clk        ; 5.750  ; 5.750  ; Rise       ; clk             ;
;  numin2[4]  ; clk        ; 5.343  ; 5.343  ; Rise       ; clk             ;
;  numin2[5]  ; clk        ; 5.787  ; 5.787  ; Rise       ; clk             ;
;  numin2[6]  ; clk        ; 4.855  ; 4.855  ; Rise       ; clk             ;
;  numin2[7]  ; clk        ; 5.582  ; 5.582  ; Rise       ; clk             ;
;  numin2[8]  ; clk        ; 5.281  ; 5.281  ; Rise       ; clk             ;
;  numin2[9]  ; clk        ; 5.369  ; 5.369  ; Rise       ; clk             ;
;  numin2[10] ; clk        ; 5.541  ; 5.541  ; Rise       ; clk             ;
;  numin2[11] ; clk        ; 6.188  ; 6.188  ; Rise       ; clk             ;
;  numin2[12] ; clk        ; 5.538  ; 5.538  ; Rise       ; clk             ;
;  numin2[13] ; clk        ; 1.033  ; 1.033  ; Rise       ; clk             ;
;  numin2[14] ; clk        ; 6.141  ; 6.141  ; Rise       ; clk             ;
;  numin2[15] ; clk        ; 1.339  ; 1.339  ; Rise       ; clk             ;
; rst         ; clk        ; 7.233  ; 7.233  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; FPU_SW_8    ; clk        ; -4.003 ; -4.003 ; Rise       ; clk             ;
; OPP[*]      ; clk        ; -3.358 ; -3.358 ; Rise       ; clk             ;
;  OPP[0]     ; clk        ; -3.652 ; -3.652 ; Rise       ; clk             ;
;  OPP[1]     ; clk        ; -3.358 ; -3.358 ; Rise       ; clk             ;
;  OPP[2]     ; clk        ; -3.744 ; -3.744 ; Rise       ; clk             ;
;  OPP[3]     ; clk        ; -3.801 ; -3.801 ; Rise       ; clk             ;
; numin1[*]   ; clk        ; -4.925 ; -4.925 ; Rise       ; clk             ;
;  numin1[0]  ; clk        ; -5.684 ; -5.684 ; Rise       ; clk             ;
;  numin1[1]  ; clk        ; -5.627 ; -5.627 ; Rise       ; clk             ;
;  numin1[2]  ; clk        ; -5.181 ; -5.181 ; Rise       ; clk             ;
;  numin1[3]  ; clk        ; -5.249 ; -5.249 ; Rise       ; clk             ;
;  numin1[4]  ; clk        ; -5.660 ; -5.660 ; Rise       ; clk             ;
;  numin1[5]  ; clk        ; -5.440 ; -5.440 ; Rise       ; clk             ;
;  numin1[6]  ; clk        ; -5.476 ; -5.476 ; Rise       ; clk             ;
;  numin1[7]  ; clk        ; -5.589 ; -5.589 ; Rise       ; clk             ;
;  numin1[8]  ; clk        ; -5.535 ; -5.535 ; Rise       ; clk             ;
;  numin1[9]  ; clk        ; -5.973 ; -5.973 ; Rise       ; clk             ;
;  numin1[10] ; clk        ; -4.961 ; -4.961 ; Rise       ; clk             ;
;  numin1[11] ; clk        ; -4.925 ; -4.925 ; Rise       ; clk             ;
;  numin1[12] ; clk        ; -5.655 ; -5.655 ; Rise       ; clk             ;
;  numin1[13] ; clk        ; -5.657 ; -5.657 ; Rise       ; clk             ;
;  numin1[14] ; clk        ; -5.532 ; -5.532 ; Rise       ; clk             ;
;  numin1[15] ; clk        ; -5.339 ; -5.339 ; Rise       ; clk             ;
; numin2[*]   ; clk        ; 0.322  ; 0.322  ; Rise       ; clk             ;
;  numin2[0]  ; clk        ; -5.373 ; -5.373 ; Rise       ; clk             ;
;  numin2[1]  ; clk        ; -5.310 ; -5.310 ; Rise       ; clk             ;
;  numin2[2]  ; clk        ; -5.245 ; -5.245 ; Rise       ; clk             ;
;  numin2[3]  ; clk        ; -5.219 ; -5.219 ; Rise       ; clk             ;
;  numin2[4]  ; clk        ; -5.113 ; -5.113 ; Rise       ; clk             ;
;  numin2[5]  ; clk        ; -5.557 ; -5.557 ; Rise       ; clk             ;
;  numin2[6]  ; clk        ; -4.610 ; -4.610 ; Rise       ; clk             ;
;  numin2[7]  ; clk        ; -4.770 ; -4.770 ; Rise       ; clk             ;
;  numin2[8]  ; clk        ; -4.446 ; -4.446 ; Rise       ; clk             ;
;  numin2[9]  ; clk        ; -4.735 ; -4.735 ; Rise       ; clk             ;
;  numin2[10] ; clk        ; -3.887 ; -3.887 ; Rise       ; clk             ;
;  numin2[11] ; clk        ; -4.624 ; -4.624 ; Rise       ; clk             ;
;  numin2[12] ; clk        ; -3.645 ; -3.645 ; Rise       ; clk             ;
;  numin2[13] ; clk        ; -0.164 ; -0.164 ; Rise       ; clk             ;
;  numin2[14] ; clk        ; -4.417 ; -4.417 ; Rise       ; clk             ;
;  numin2[15] ; clk        ; 0.322  ; 0.322  ; Rise       ; clk             ;
; rst         ; clk        ; -3.567 ; -3.567 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HI[*]     ; clk        ; 8.487 ; 8.487 ; Rise       ; clk             ;
;  HI[0]    ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  HI[1]    ; clk        ; 7.168 ; 7.168 ; Rise       ; clk             ;
;  HI[2]    ; clk        ; 7.366 ; 7.366 ; Rise       ; clk             ;
;  HI[3]    ; clk        ; 8.487 ; 8.487 ; Rise       ; clk             ;
;  HI[4]    ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  HI[5]    ; clk        ; 7.132 ; 7.132 ; Rise       ; clk             ;
;  HI[6]    ; clk        ; 7.672 ; 7.672 ; Rise       ; clk             ;
;  HI[7]    ; clk        ; 7.170 ; 7.170 ; Rise       ; clk             ;
;  HI[8]    ; clk        ; 7.323 ; 7.323 ; Rise       ; clk             ;
;  HI[9]    ; clk        ; 6.896 ; 6.896 ; Rise       ; clk             ;
;  HI[10]   ; clk        ; 7.391 ; 7.391 ; Rise       ; clk             ;
;  HI[11]   ; clk        ; 7.137 ; 7.137 ; Rise       ; clk             ;
;  HI[12]   ; clk        ; 7.161 ; 7.161 ; Rise       ; clk             ;
;  HI[13]   ; clk        ; 6.933 ; 6.933 ; Rise       ; clk             ;
;  HI[14]   ; clk        ; 7.167 ; 7.167 ; Rise       ; clk             ;
;  HI[15]   ; clk        ; 7.093 ; 7.093 ; Rise       ; clk             ;
; LO[*]     ; clk        ; 7.926 ; 7.926 ; Rise       ; clk             ;
;  LO[0]    ; clk        ; 7.661 ; 7.661 ; Rise       ; clk             ;
;  LO[1]    ; clk        ; 7.438 ; 7.438 ; Rise       ; clk             ;
;  LO[2]    ; clk        ; 7.133 ; 7.133 ; Rise       ; clk             ;
;  LO[3]    ; clk        ; 7.373 ; 7.373 ; Rise       ; clk             ;
;  LO[4]    ; clk        ; 7.123 ; 7.123 ; Rise       ; clk             ;
;  LO[5]    ; clk        ; 6.663 ; 6.663 ; Rise       ; clk             ;
;  LO[6]    ; clk        ; 6.626 ; 6.626 ; Rise       ; clk             ;
;  LO[7]    ; clk        ; 7.926 ; 7.926 ; Rise       ; clk             ;
;  LO[8]    ; clk        ; 6.891 ; 6.891 ; Rise       ; clk             ;
;  LO[9]    ; clk        ; 6.672 ; 6.672 ; Rise       ; clk             ;
;  LO[10]   ; clk        ; 6.618 ; 6.618 ; Rise       ; clk             ;
;  LO[11]   ; clk        ; 7.098 ; 7.098 ; Rise       ; clk             ;
;  LO[12]   ; clk        ; 6.394 ; 6.394 ; Rise       ; clk             ;
;  LO[13]   ; clk        ; 6.397 ; 6.397 ; Rise       ; clk             ;
;  LO[14]   ; clk        ; 6.839 ; 6.839 ; Rise       ; clk             ;
;  LO[15]   ; clk        ; 6.828 ; 6.828 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HI[*]     ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  HI[0]    ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  HI[1]    ; clk        ; 7.168 ; 7.168 ; Rise       ; clk             ;
;  HI[2]    ; clk        ; 7.366 ; 7.366 ; Rise       ; clk             ;
;  HI[3]    ; clk        ; 8.487 ; 8.487 ; Rise       ; clk             ;
;  HI[4]    ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  HI[5]    ; clk        ; 7.132 ; 7.132 ; Rise       ; clk             ;
;  HI[6]    ; clk        ; 7.672 ; 7.672 ; Rise       ; clk             ;
;  HI[7]    ; clk        ; 7.170 ; 7.170 ; Rise       ; clk             ;
;  HI[8]    ; clk        ; 7.323 ; 7.323 ; Rise       ; clk             ;
;  HI[9]    ; clk        ; 6.896 ; 6.896 ; Rise       ; clk             ;
;  HI[10]   ; clk        ; 7.391 ; 7.391 ; Rise       ; clk             ;
;  HI[11]   ; clk        ; 7.137 ; 7.137 ; Rise       ; clk             ;
;  HI[12]   ; clk        ; 7.161 ; 7.161 ; Rise       ; clk             ;
;  HI[13]   ; clk        ; 6.933 ; 6.933 ; Rise       ; clk             ;
;  HI[14]   ; clk        ; 7.167 ; 7.167 ; Rise       ; clk             ;
;  HI[15]   ; clk        ; 7.093 ; 7.093 ; Rise       ; clk             ;
; LO[*]     ; clk        ; 6.394 ; 6.394 ; Rise       ; clk             ;
;  LO[0]    ; clk        ; 7.661 ; 7.661 ; Rise       ; clk             ;
;  LO[1]    ; clk        ; 7.438 ; 7.438 ; Rise       ; clk             ;
;  LO[2]    ; clk        ; 7.133 ; 7.133 ; Rise       ; clk             ;
;  LO[3]    ; clk        ; 7.373 ; 7.373 ; Rise       ; clk             ;
;  LO[4]    ; clk        ; 7.123 ; 7.123 ; Rise       ; clk             ;
;  LO[5]    ; clk        ; 6.663 ; 6.663 ; Rise       ; clk             ;
;  LO[6]    ; clk        ; 6.626 ; 6.626 ; Rise       ; clk             ;
;  LO[7]    ; clk        ; 7.926 ; 7.926 ; Rise       ; clk             ;
;  LO[8]    ; clk        ; 6.891 ; 6.891 ; Rise       ; clk             ;
;  LO[9]    ; clk        ; 6.672 ; 6.672 ; Rise       ; clk             ;
;  LO[10]   ; clk        ; 6.618 ; 6.618 ; Rise       ; clk             ;
;  LO[11]   ; clk        ; 7.098 ; 7.098 ; Rise       ; clk             ;
;  LO[12]   ; clk        ; 6.394 ; 6.394 ; Rise       ; clk             ;
;  LO[13]   ; clk        ; 6.397 ; 6.397 ; Rise       ; clk             ;
;  LO[14]   ; clk        ; 6.839 ; 6.839 ; Rise       ; clk             ;
;  LO[15]   ; clk        ; 6.828 ; 6.828 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -10.466 ; -545.068      ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.130 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.750 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.519 ; -230.596              ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                          ;
+---------+-------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.466 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.011     ; 11.487     ;
; -10.454 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.022     ; 11.464     ;
; -10.432 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 11.456     ;
; -10.412 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.010     ; 11.434     ;
; -10.401 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.010     ; 11.423     ;
; -10.400 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.021     ; 11.411     ;
; -10.389 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.021     ; 11.400     ;
; -10.378 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.007     ; 11.403     ;
; -10.367 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.007     ; 11.392     ;
; -10.362 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.010     ; 11.384     ;
; -10.356 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.010     ; 11.378     ;
; -10.354 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.010     ; 11.376     ;
; -10.350 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.021     ; 11.361     ;
; -10.344 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.021     ; 11.355     ;
; -10.342 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.021     ; 11.353     ;
; -10.341 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.018     ; 11.355     ;
; -10.337 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.005     ; 11.364     ;
; -10.328 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.007     ; 11.353     ;
; -10.325 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.016     ; 11.341     ;
; -10.322 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.007     ; 11.347     ;
; -10.320 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.007     ; 11.345     ;
; -10.314 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.010     ; 11.336     ;
; -10.306 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.011     ; 11.327     ;
; -10.305 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.022     ; 11.315     ;
; -10.305 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.011     ; 11.326     ;
; -10.303 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.002     ; 11.333     ;
; -10.302 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.021     ; 11.313     ;
; -10.293 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.022     ; 11.303     ;
; -10.287 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.017     ; 11.302     ;
; -10.280 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.007     ; 11.305     ;
; -10.276 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.022     ; 11.286     ;
; -10.276 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.017     ; 11.291     ;
; -10.271 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 11.295     ;
; -10.268 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 11.276     ;
; -10.262 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.011     ; 11.283     ;
; -10.252 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.010     ; 11.274     ;
; -10.251 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.021     ; 11.262     ;
; -10.250 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.022     ; 11.260     ;
; -10.241 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.010     ; 11.263     ;
; -10.240 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.021     ; 11.251     ;
; -10.240 ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 11.264     ;
; -10.237 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.017     ; 11.252     ;
; -10.231 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.017     ; 11.246     ;
; -10.229 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.017     ; 11.244     ;
; -10.228 ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.019     ; 11.241     ;
; -10.228 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 11.252     ;
; -10.222 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.021     ; 11.233     ;
; -10.218 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.011     ; 11.239     ;
; -10.214 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.023     ; 11.223     ;
; -10.212 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.012     ; 11.232     ;
; -10.211 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.021     ; 11.222     ;
; -10.206 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.022     ; 11.216     ;
; -10.206 ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.005     ; 11.233     ;
; -10.203 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.023     ; 11.212     ;
; -10.202 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.010     ; 11.224     ;
; -10.201 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.021     ; 11.212     ;
; -10.196 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.010     ; 11.218     ;
; -10.195 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.021     ; 11.206     ;
; -10.194 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.010     ; 11.216     ;
; -10.193 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.021     ; 11.204     ;
; -10.189 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.017     ; 11.204     ;
; -10.184 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 11.208     ;
; -10.180 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.018     ; 11.194     ;
; -10.177 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.005     ; 11.204     ;
; -10.176 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.016     ; 11.192     ;
; -10.172 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.021     ; 11.183     ;
; -10.166 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.021     ; 11.177     ;
; -10.164 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.021     ; 11.175     ;
; -10.164 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.023     ; 11.173     ;
; -10.158 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.023     ; 11.167     ;
; -10.156 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.023     ; 11.165     ;
; -10.154 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.010     ; 11.176     ;
; -10.153 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.021     ; 11.164     ;
; -10.147 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.016     ; 11.163     ;
; -10.145 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.011     ; 11.166     ;
; -10.144 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.024     ; 11.152     ;
; -10.144 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.022     ; 11.154     ;
; -10.139 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.018     ; 11.153     ;
; -10.137 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.018     ; 11.151     ;
; -10.124 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.021     ; 11.135     ;
; -10.116 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.023     ; 11.125     ;
; -10.115 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.022     ; 11.125     ;
; -10.115 ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.015     ; 11.132     ;
; -10.107 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 11.115     ;
; -10.102 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.011     ; 11.123     ;
; -10.101 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.022     ; 11.111     ;
; -10.093 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.018     ; 11.107     ;
; -10.090 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.023     ; 11.099     ;
; -10.084 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.011     ; 11.105     ;
; -10.080 ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.008     ; 11.104     ;
; -10.079 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.011     ; 11.100     ;
; -10.079 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.023     ; 11.088     ;
; -10.079 ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1 ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.019     ; 11.092     ;
; -10.072 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:12:stage_i|q ; clk          ; clk         ; 1.000        ; -0.022     ; 11.082     ;
; -10.067 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.022     ; 11.077     ;
; -10.064 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 1.000        ; -0.024     ; 11.072     ;
; -10.063 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.005     ; 11.090     ;
; -10.058 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.011     ; 11.079     ;
; -10.057 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 1.000        ; -0.022     ; 11.067     ;
; -10.051 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q~_Duplicate_1  ; N_dff:reg3|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 1.000        ; -0.016     ; 11.067     ;
+---------+-------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                              ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.329 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[15]     ; N_dff:reg3|dff_1bit:\N_dffs:15:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.333 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]      ; N_dff:reg4|dff_1bit:\N_dffs:9:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.489      ;
; 0.365 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp                                                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.415 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; N_dff:reg4|dff_1bit:\N_dffs:8:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.566      ;
; 0.438 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11]     ; N_dff:reg4|dff_1bit:\N_dffs:11:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.004      ; 0.594      ;
; 0.439 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12]     ; N_dff:reg4|dff_1bit:\N_dffs:12:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.004      ; 0.595      ;
; 0.441 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[15]     ; N_dff:reg4|dff_1bit:\N_dffs:15:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.009      ; 0.602      ;
; 0.451 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; N_dff:reg4|dff_1bit:\N_dffs:14:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.009      ; 0.612      ;
; 0.454 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[10]     ; N_dff:reg4|dff_1bit:\N_dffs:10:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.004      ; 0.610      ;
; 0.471 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:15:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:15:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.623      ;
; 0.523 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; N_dff:reg4|dff_1bit:\N_dffs:13:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; 0.009      ; 0.684      ;
; 0.525 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[1]      ; N_dff:reg3|dff_1bit:\N_dffs:1:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.676      ;
; 0.525 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[7]      ; N_dff:reg4|dff_1bit:\N_dffs:7:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.677      ;
; 0.555 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[4]      ; N_dff:reg3|dff_1bit:\N_dffs:4:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.711      ;
; 0.564 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[4]      ; N_dff:reg4|dff_1bit:\N_dffs:4:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 0.711      ;
; 0.565 ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[7]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.589 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[4]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.741      ;
; 0.594 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:4:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.609 ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[11]     ; clk          ; clk         ; 0.000        ; 0.001      ; 0.762      ;
; 0.612 ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q~_Duplicate_1                                                   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[8]      ; clk          ; clk         ; 0.000        ; -0.001     ; 0.763      ;
; 0.618 ; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[14]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.770      ;
; 0.621 ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[12]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.773      ;
; 0.630 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]      ; N_dff:reg3|dff_1bit:\N_dffs:0:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.786      ;
; 0.635 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:15:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[15]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.655 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[2]      ; N_dff:reg4|dff_1bit:\N_dffs:2:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.004     ; 0.803      ;
; 0.658 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[2]      ; N_dff:reg3|dff_1bit:\N_dffs:2:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.809      ;
; 0.660 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[13]     ; N_dff:reg3|dff_1bit:\N_dffs:13:stage_i|q                                                               ; clk          ; clk         ; 0.000        ; -0.013     ; 0.799      ;
; 0.661 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[1]      ; N_dff:reg4|dff_1bit:\N_dffs:1:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.005     ; 0.808      ;
; 0.682 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.684 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[15]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.836      ;
; 0.684 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.836      ;
; 0.689 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.841      ;
; 0.689 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:1:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.841      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.691 ; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.786      ;
; 0.692 ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q~_Duplicate_1                                                  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.844      ;
; 0.694 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.846      ;
; 0.695 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:9:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.847      ;
; 0.697 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.849      ;
; 0.701 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.853      ;
; 0.704 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:11:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.856      ;
; 0.708 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:2:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:2:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.860      ;
; 0.714 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:3:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; -0.005     ; 0.861      ;
; 0.716 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:3:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.868      ;
; 0.749 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:6:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:6:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.901      ;
; 0.754 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:14:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.756 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.908      ;
; 0.757 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:14:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:14:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.909      ;
; 0.758 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[7]      ; N_dff:reg3|dff_1bit:\N_dffs:7:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.003     ; 0.907      ;
; 0.760 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:8:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.765 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[3]      ; N_dff:reg3|dff_1bit:\N_dffs:3:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.004      ; 0.921      ;
; 0.768 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[6]      ; N_dff:reg3|dff_1bit:\N_dffs:6:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.007      ; 0.927      ;
; 0.773 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[2]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.773 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|mac_temp   ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.778 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_save                                                     ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:2:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.931      ;
; 0.788 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:3:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:3:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.940      ;
; 0.802 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:0:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.954      ;
; 0.804 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[9]      ; N_dff:reg3|dff_1bit:\N_dffs:9:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; -0.014     ; 0.942      ;
; 0.805 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[0]      ; N_dff:reg4|dff_1bit:\N_dffs:0:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.958      ;
; 0.806 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:4:stage_i|q  ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:LO_dff|dff_1bit:\N_dffs:5:stage_i|q  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.958      ;
; 0.813 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]      ; N_dff:reg4|dff_1bit:\N_dffs:3:stage_i|q                                                                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.966      ;
; 0.814 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:10:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[10]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.966      ;
; 0.816 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:10:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:10:stage_i|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.968      ;
; 0.816 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|MAC:mac_component|N_dff:HI_dff|dff_1bit:\N_dffs:13:stage_i|q ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.968      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q                                                                ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
; 0.819 ; N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q                                                               ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13]     ; clk          ; clk         ; 0.000        ; -0.057     ; 0.914      ;
+-------+--------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                                             ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.130 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.902      ;
; 0.130 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable ; clk          ; clk         ; 1.000        ; 0.000      ; 0.902      ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                                              ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.750 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.902      ;
; 0.750 ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_tmp ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|mac_enable ; clk          ; clk         ; 0.000        ; 0.000      ; 0.902      ;
+-------+---------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg1|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:0:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:10:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:11:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:12:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:13:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:14:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:15:stage_i|q                                                           ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:1:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:2:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:3:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:4:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:5:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:6:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:7:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:8:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; High Pulse Width ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.519 ; 0.500        ; 2.019          ; Low Pulse Width  ; clk   ; Rise       ; N_dff:reg2|dff_1bit:\N_dffs:9:stage_i|q                                                            ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|HI[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ALU:ALU_op|Arithmetic_Unit:ArithmeticUnit|Arithmetic_selector:arithmetic_selector_component|LO[10] ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; FPU_SW_8    ; clk        ; 3.880  ; 3.880  ; Rise       ; clk             ;
; OPP[*]      ; clk        ; 13.199 ; 13.199 ; Rise       ; clk             ;
;  OPP[0]     ; clk        ; 13.199 ; 13.199 ; Rise       ; clk             ;
;  OPP[1]     ; clk        ; 4.811  ; 4.811  ; Rise       ; clk             ;
;  OPP[2]     ; clk        ; 4.462  ; 4.462  ; Rise       ; clk             ;
;  OPP[3]     ; clk        ; 3.537  ; 3.537  ; Rise       ; clk             ;
; numin1[*]   ; clk        ; 3.125  ; 3.125  ; Rise       ; clk             ;
;  numin1[0]  ; clk        ; 2.908  ; 2.908  ; Rise       ; clk             ;
;  numin1[1]  ; clk        ; 2.906  ; 2.906  ; Rise       ; clk             ;
;  numin1[2]  ; clk        ; 2.730  ; 2.730  ; Rise       ; clk             ;
;  numin1[3]  ; clk        ; 2.706  ; 2.706  ; Rise       ; clk             ;
;  numin1[4]  ; clk        ; 2.912  ; 2.912  ; Rise       ; clk             ;
;  numin1[5]  ; clk        ; 2.803  ; 2.803  ; Rise       ; clk             ;
;  numin1[6]  ; clk        ; 2.882  ; 2.882  ; Rise       ; clk             ;
;  numin1[7]  ; clk        ; 2.966  ; 2.966  ; Rise       ; clk             ;
;  numin1[8]  ; clk        ; 2.902  ; 2.902  ; Rise       ; clk             ;
;  numin1[9]  ; clk        ; 3.125  ; 3.125  ; Rise       ; clk             ;
;  numin1[10] ; clk        ; 2.760  ; 2.760  ; Rise       ; clk             ;
;  numin1[11] ; clk        ; 2.708  ; 2.708  ; Rise       ; clk             ;
;  numin1[12] ; clk        ; 2.909  ; 2.909  ; Rise       ; clk             ;
;  numin1[13] ; clk        ; 2.847  ; 2.847  ; Rise       ; clk             ;
;  numin1[14] ; clk        ; 2.810  ; 2.810  ; Rise       ; clk             ;
;  numin1[15] ; clk        ; 2.742  ; 2.742  ; Rise       ; clk             ;
; numin2[*]   ; clk        ; 2.929  ; 2.929  ; Rise       ; clk             ;
;  numin2[0]  ; clk        ; 2.782  ; 2.782  ; Rise       ; clk             ;
;  numin2[1]  ; clk        ; 2.804  ; 2.804  ; Rise       ; clk             ;
;  numin2[2]  ; clk        ; 2.800  ; 2.800  ; Rise       ; clk             ;
;  numin2[3]  ; clk        ; 2.737  ; 2.737  ; Rise       ; clk             ;
;  numin2[4]  ; clk        ; 2.592  ; 2.592  ; Rise       ; clk             ;
;  numin2[5]  ; clk        ; 2.793  ; 2.793  ; Rise       ; clk             ;
;  numin2[6]  ; clk        ; 2.429  ; 2.429  ; Rise       ; clk             ;
;  numin2[7]  ; clk        ; 2.613  ; 2.613  ; Rise       ; clk             ;
;  numin2[8]  ; clk        ; 2.484  ; 2.484  ; Rise       ; clk             ;
;  numin2[9]  ; clk        ; 2.547  ; 2.547  ; Rise       ; clk             ;
;  numin2[10] ; clk        ; 2.604  ; 2.604  ; Rise       ; clk             ;
;  numin2[11] ; clk        ; 2.929  ; 2.929  ; Rise       ; clk             ;
;  numin2[12] ; clk        ; 2.591  ; 2.591  ; Rise       ; clk             ;
;  numin2[13] ; clk        ; -0.054 ; -0.054 ; Rise       ; clk             ;
;  numin2[14] ; clk        ; 2.894  ; 2.894  ; Rise       ; clk             ;
;  numin2[15] ; clk        ; 0.082  ; 0.082  ; Rise       ; clk             ;
; rst         ; clk        ; 3.570  ; 3.570  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; FPU_SW_8    ; clk        ; -1.959 ; -1.959 ; Rise       ; clk             ;
; OPP[*]      ; clk        ; -1.655 ; -1.655 ; Rise       ; clk             ;
;  OPP[0]     ; clk        ; -1.838 ; -1.838 ; Rise       ; clk             ;
;  OPP[1]     ; clk        ; -1.655 ; -1.655 ; Rise       ; clk             ;
;  OPP[2]     ; clk        ; -1.828 ; -1.828 ; Rise       ; clk             ;
;  OPP[3]     ; clk        ; -1.929 ; -1.929 ; Rise       ; clk             ;
; numin1[*]   ; clk        ; -2.330 ; -2.330 ; Rise       ; clk             ;
;  numin1[0]  ; clk        ; -2.701 ; -2.701 ; Rise       ; clk             ;
;  numin1[1]  ; clk        ; -2.680 ; -2.680 ; Rise       ; clk             ;
;  numin1[2]  ; clk        ; -2.478 ; -2.478 ; Rise       ; clk             ;
;  numin1[3]  ; clk        ; -2.543 ; -2.543 ; Rise       ; clk             ;
;  numin1[4]  ; clk        ; -2.656 ; -2.656 ; Rise       ; clk             ;
;  numin1[5]  ; clk        ; -2.549 ; -2.549 ; Rise       ; clk             ;
;  numin1[6]  ; clk        ; -2.615 ; -2.615 ; Rise       ; clk             ;
;  numin1[7]  ; clk        ; -2.723 ; -2.723 ; Rise       ; clk             ;
;  numin1[8]  ; clk        ; -2.632 ; -2.632 ; Rise       ; clk             ;
;  numin1[9]  ; clk        ; -2.839 ; -2.839 ; Rise       ; clk             ;
;  numin1[10] ; clk        ; -2.403 ; -2.403 ; Rise       ; clk             ;
;  numin1[11] ; clk        ; -2.330 ; -2.330 ; Rise       ; clk             ;
;  numin1[12] ; clk        ; -2.696 ; -2.696 ; Rise       ; clk             ;
;  numin1[13] ; clk        ; -2.711 ; -2.711 ; Rise       ; clk             ;
;  numin1[14] ; clk        ; -2.690 ; -2.690 ; Rise       ; clk             ;
;  numin1[15] ; clk        ; -2.597 ; -2.597 ; Rise       ; clk             ;
; numin2[*]   ; clk        ; 0.650  ; 0.650  ; Rise       ; clk             ;
;  numin2[0]  ; clk        ; -2.543 ; -2.543 ; Rise       ; clk             ;
;  numin2[1]  ; clk        ; -2.525 ; -2.525 ; Rise       ; clk             ;
;  numin2[2]  ; clk        ; -2.549 ; -2.549 ; Rise       ; clk             ;
;  numin2[3]  ; clk        ; -2.537 ; -2.537 ; Rise       ; clk             ;
;  numin2[4]  ; clk        ; -2.451 ; -2.451 ; Rise       ; clk             ;
;  numin2[5]  ; clk        ; -2.654 ; -2.654 ; Rise       ; clk             ;
;  numin2[6]  ; clk        ; -2.213 ; -2.213 ; Rise       ; clk             ;
;  numin2[7]  ; clk        ; -2.294 ; -2.294 ; Rise       ; clk             ;
;  numin2[8]  ; clk        ; -2.145 ; -2.145 ; Rise       ; clk             ;
;  numin2[9]  ; clk        ; -2.300 ; -2.300 ; Rise       ; clk             ;
;  numin2[10] ; clk        ; -1.868 ; -1.868 ; Rise       ; clk             ;
;  numin2[11] ; clk        ; -2.257 ; -2.257 ; Rise       ; clk             ;
;  numin2[12] ; clk        ; -1.750 ; -1.750 ; Rise       ; clk             ;
;  numin2[13] ; clk        ; 0.421  ; 0.421  ; Rise       ; clk             ;
;  numin2[14] ; clk        ; -2.157 ; -2.157 ; Rise       ; clk             ;
;  numin2[15] ; clk        ; 0.650  ; 0.650  ; Rise       ; clk             ;
; rst         ; clk        ; -1.816 ; -1.816 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HI[*]     ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  HI[0]    ; clk        ; 4.304 ; 4.304 ; Rise       ; clk             ;
;  HI[1]    ; clk        ; 4.160 ; 4.160 ; Rise       ; clk             ;
;  HI[2]    ; clk        ; 4.176 ; 4.176 ; Rise       ; clk             ;
;  HI[3]    ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  HI[4]    ; clk        ; 3.998 ; 3.998 ; Rise       ; clk             ;
;  HI[5]    ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
;  HI[6]    ; clk        ; 4.395 ; 4.395 ; Rise       ; clk             ;
;  HI[7]    ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  HI[8]    ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  HI[9]    ; clk        ; 4.033 ; 4.033 ; Rise       ; clk             ;
;  HI[10]   ; clk        ; 4.263 ; 4.263 ; Rise       ; clk             ;
;  HI[11]   ; clk        ; 4.144 ; 4.144 ; Rise       ; clk             ;
;  HI[12]   ; clk        ; 4.169 ; 4.169 ; Rise       ; clk             ;
;  HI[13]   ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  HI[14]   ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  HI[15]   ; clk        ; 4.113 ; 4.113 ; Rise       ; clk             ;
; LO[*]     ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  LO[0]    ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  LO[1]    ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
;  LO[2]    ; clk        ; 4.146 ; 4.146 ; Rise       ; clk             ;
;  LO[3]    ; clk        ; 4.246 ; 4.246 ; Rise       ; clk             ;
;  LO[4]    ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
;  LO[5]    ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  LO[6]    ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  LO[7]    ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  LO[8]    ; clk        ; 4.039 ; 4.039 ; Rise       ; clk             ;
;  LO[9]    ; clk        ; 3.945 ; 3.945 ; Rise       ; clk             ;
;  LO[10]   ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  LO[11]   ; clk        ; 4.169 ; 4.169 ; Rise       ; clk             ;
;  LO[12]   ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  LO[13]   ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  LO[14]   ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  LO[15]   ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HI[*]     ; clk        ; 3.998 ; 3.998 ; Rise       ; clk             ;
;  HI[0]    ; clk        ; 4.304 ; 4.304 ; Rise       ; clk             ;
;  HI[1]    ; clk        ; 4.160 ; 4.160 ; Rise       ; clk             ;
;  HI[2]    ; clk        ; 4.176 ; 4.176 ; Rise       ; clk             ;
;  HI[3]    ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  HI[4]    ; clk        ; 3.998 ; 3.998 ; Rise       ; clk             ;
;  HI[5]    ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
;  HI[6]    ; clk        ; 4.395 ; 4.395 ; Rise       ; clk             ;
;  HI[7]    ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  HI[8]    ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  HI[9]    ; clk        ; 4.033 ; 4.033 ; Rise       ; clk             ;
;  HI[10]   ; clk        ; 4.263 ; 4.263 ; Rise       ; clk             ;
;  HI[11]   ; clk        ; 4.144 ; 4.144 ; Rise       ; clk             ;
;  HI[12]   ; clk        ; 4.169 ; 4.169 ; Rise       ; clk             ;
;  HI[13]   ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  HI[14]   ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  HI[15]   ; clk        ; 4.113 ; 4.113 ; Rise       ; clk             ;
; LO[*]     ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  LO[0]    ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  LO[1]    ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
;  LO[2]    ; clk        ; 4.146 ; 4.146 ; Rise       ; clk             ;
;  LO[3]    ; clk        ; 4.246 ; 4.246 ; Rise       ; clk             ;
;  LO[4]    ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
;  LO[5]    ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  LO[6]    ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  LO[7]    ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  LO[8]    ; clk        ; 4.039 ; 4.039 ; Rise       ; clk             ;
;  LO[9]    ; clk        ; 3.945 ; 3.945 ; Rise       ; clk             ;
;  LO[10]   ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  LO[11]   ; clk        ; 4.169 ; 4.169 ; Rise       ; clk             ;
;  LO[12]   ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  LO[13]   ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  LO[14]   ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  LO[15]   ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -25.695   ; 0.215 ; -0.661   ; 0.750   ; -1.519              ;
;  clk             ; -25.695   ; 0.215 ; -0.661   ; 0.750   ; -1.519              ;
; Design-wide TNS  ; -1446.966 ; 0.0   ; -1.322   ; 0.0     ; -230.596            ;
;  clk             ; -1446.966 ; 0.000 ; -1.322   ; 0.000   ; -230.596            ;
+------------------+-----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; FPU_SW_8    ; clk        ; 8.394  ; 8.394  ; Rise       ; clk             ;
; OPP[*]      ; clk        ; 30.111 ; 30.111 ; Rise       ; clk             ;
;  OPP[0]     ; clk        ; 30.111 ; 30.111 ; Rise       ; clk             ;
;  OPP[1]     ; clk        ; 10.441 ; 10.441 ; Rise       ; clk             ;
;  OPP[2]     ; clk        ; 9.620  ; 9.620  ; Rise       ; clk             ;
;  OPP[3]     ; clk        ; 7.370  ; 7.370  ; Rise       ; clk             ;
; numin1[*]   ; clk        ; 6.418  ; 6.418  ; Rise       ; clk             ;
;  numin1[0]  ; clk        ; 5.931  ; 5.931  ; Rise       ; clk             ;
;  numin1[1]  ; clk        ; 5.989  ; 5.989  ; Rise       ; clk             ;
;  numin1[2]  ; clk        ; 5.538  ; 5.538  ; Rise       ; clk             ;
;  numin1[3]  ; clk        ; 5.756  ; 5.756  ; Rise       ; clk             ;
;  numin1[4]  ; clk        ; 6.035  ; 6.035  ; Rise       ; clk             ;
;  numin1[5]  ; clk        ; 5.843  ; 5.843  ; Rise       ; clk             ;
;  numin1[6]  ; clk        ; 5.918  ; 5.918  ; Rise       ; clk             ;
;  numin1[7]  ; clk        ; 6.273  ; 6.273  ; Rise       ; clk             ;
;  numin1[8]  ; clk        ; 5.945  ; 5.945  ; Rise       ; clk             ;
;  numin1[9]  ; clk        ; 6.418  ; 6.418  ; Rise       ; clk             ;
;  numin1[10] ; clk        ; 5.499  ; 5.499  ; Rise       ; clk             ;
;  numin1[11] ; clk        ; 5.597  ; 5.597  ; Rise       ; clk             ;
;  numin1[12] ; clk        ; 5.913  ; 5.913  ; Rise       ; clk             ;
;  numin1[13] ; clk        ; 5.915  ; 5.915  ; Rise       ; clk             ;
;  numin1[14] ; clk        ; 5.815  ; 5.815  ; Rise       ; clk             ;
;  numin1[15] ; clk        ; 5.809  ; 5.809  ; Rise       ; clk             ;
; numin2[*]   ; clk        ; 6.188  ; 6.188  ; Rise       ; clk             ;
;  numin2[0]  ; clk        ; 5.686  ; 5.686  ; Rise       ; clk             ;
;  numin2[1]  ; clk        ; 5.756  ; 5.756  ; Rise       ; clk             ;
;  numin2[2]  ; clk        ; 5.912  ; 5.912  ; Rise       ; clk             ;
;  numin2[3]  ; clk        ; 5.750  ; 5.750  ; Rise       ; clk             ;
;  numin2[4]  ; clk        ; 5.343  ; 5.343  ; Rise       ; clk             ;
;  numin2[5]  ; clk        ; 5.787  ; 5.787  ; Rise       ; clk             ;
;  numin2[6]  ; clk        ; 4.855  ; 4.855  ; Rise       ; clk             ;
;  numin2[7]  ; clk        ; 5.582  ; 5.582  ; Rise       ; clk             ;
;  numin2[8]  ; clk        ; 5.281  ; 5.281  ; Rise       ; clk             ;
;  numin2[9]  ; clk        ; 5.369  ; 5.369  ; Rise       ; clk             ;
;  numin2[10] ; clk        ; 5.541  ; 5.541  ; Rise       ; clk             ;
;  numin2[11] ; clk        ; 6.188  ; 6.188  ; Rise       ; clk             ;
;  numin2[12] ; clk        ; 5.538  ; 5.538  ; Rise       ; clk             ;
;  numin2[13] ; clk        ; 1.033  ; 1.033  ; Rise       ; clk             ;
;  numin2[14] ; clk        ; 6.141  ; 6.141  ; Rise       ; clk             ;
;  numin2[15] ; clk        ; 1.339  ; 1.339  ; Rise       ; clk             ;
; rst         ; clk        ; 7.233  ; 7.233  ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; FPU_SW_8    ; clk        ; -1.959 ; -1.959 ; Rise       ; clk             ;
; OPP[*]      ; clk        ; -1.655 ; -1.655 ; Rise       ; clk             ;
;  OPP[0]     ; clk        ; -1.838 ; -1.838 ; Rise       ; clk             ;
;  OPP[1]     ; clk        ; -1.655 ; -1.655 ; Rise       ; clk             ;
;  OPP[2]     ; clk        ; -1.828 ; -1.828 ; Rise       ; clk             ;
;  OPP[3]     ; clk        ; -1.929 ; -1.929 ; Rise       ; clk             ;
; numin1[*]   ; clk        ; -2.330 ; -2.330 ; Rise       ; clk             ;
;  numin1[0]  ; clk        ; -2.701 ; -2.701 ; Rise       ; clk             ;
;  numin1[1]  ; clk        ; -2.680 ; -2.680 ; Rise       ; clk             ;
;  numin1[2]  ; clk        ; -2.478 ; -2.478 ; Rise       ; clk             ;
;  numin1[3]  ; clk        ; -2.543 ; -2.543 ; Rise       ; clk             ;
;  numin1[4]  ; clk        ; -2.656 ; -2.656 ; Rise       ; clk             ;
;  numin1[5]  ; clk        ; -2.549 ; -2.549 ; Rise       ; clk             ;
;  numin1[6]  ; clk        ; -2.615 ; -2.615 ; Rise       ; clk             ;
;  numin1[7]  ; clk        ; -2.723 ; -2.723 ; Rise       ; clk             ;
;  numin1[8]  ; clk        ; -2.632 ; -2.632 ; Rise       ; clk             ;
;  numin1[9]  ; clk        ; -2.839 ; -2.839 ; Rise       ; clk             ;
;  numin1[10] ; clk        ; -2.403 ; -2.403 ; Rise       ; clk             ;
;  numin1[11] ; clk        ; -2.330 ; -2.330 ; Rise       ; clk             ;
;  numin1[12] ; clk        ; -2.696 ; -2.696 ; Rise       ; clk             ;
;  numin1[13] ; clk        ; -2.711 ; -2.711 ; Rise       ; clk             ;
;  numin1[14] ; clk        ; -2.690 ; -2.690 ; Rise       ; clk             ;
;  numin1[15] ; clk        ; -2.597 ; -2.597 ; Rise       ; clk             ;
; numin2[*]   ; clk        ; 0.650  ; 0.650  ; Rise       ; clk             ;
;  numin2[0]  ; clk        ; -2.543 ; -2.543 ; Rise       ; clk             ;
;  numin2[1]  ; clk        ; -2.525 ; -2.525 ; Rise       ; clk             ;
;  numin2[2]  ; clk        ; -2.549 ; -2.549 ; Rise       ; clk             ;
;  numin2[3]  ; clk        ; -2.537 ; -2.537 ; Rise       ; clk             ;
;  numin2[4]  ; clk        ; -2.451 ; -2.451 ; Rise       ; clk             ;
;  numin2[5]  ; clk        ; -2.654 ; -2.654 ; Rise       ; clk             ;
;  numin2[6]  ; clk        ; -2.213 ; -2.213 ; Rise       ; clk             ;
;  numin2[7]  ; clk        ; -2.294 ; -2.294 ; Rise       ; clk             ;
;  numin2[8]  ; clk        ; -2.145 ; -2.145 ; Rise       ; clk             ;
;  numin2[9]  ; clk        ; -2.300 ; -2.300 ; Rise       ; clk             ;
;  numin2[10] ; clk        ; -1.868 ; -1.868 ; Rise       ; clk             ;
;  numin2[11] ; clk        ; -2.257 ; -2.257 ; Rise       ; clk             ;
;  numin2[12] ; clk        ; -1.750 ; -1.750 ; Rise       ; clk             ;
;  numin2[13] ; clk        ; 0.421  ; 0.421  ; Rise       ; clk             ;
;  numin2[14] ; clk        ; -2.157 ; -2.157 ; Rise       ; clk             ;
;  numin2[15] ; clk        ; 0.650  ; 0.650  ; Rise       ; clk             ;
; rst         ; clk        ; -1.816 ; -1.816 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HI[*]     ; clk        ; 8.487 ; 8.487 ; Rise       ; clk             ;
;  HI[0]    ; clk        ; 7.448 ; 7.448 ; Rise       ; clk             ;
;  HI[1]    ; clk        ; 7.168 ; 7.168 ; Rise       ; clk             ;
;  HI[2]    ; clk        ; 7.366 ; 7.366 ; Rise       ; clk             ;
;  HI[3]    ; clk        ; 8.487 ; 8.487 ; Rise       ; clk             ;
;  HI[4]    ; clk        ; 6.780 ; 6.780 ; Rise       ; clk             ;
;  HI[5]    ; clk        ; 7.132 ; 7.132 ; Rise       ; clk             ;
;  HI[6]    ; clk        ; 7.672 ; 7.672 ; Rise       ; clk             ;
;  HI[7]    ; clk        ; 7.170 ; 7.170 ; Rise       ; clk             ;
;  HI[8]    ; clk        ; 7.323 ; 7.323 ; Rise       ; clk             ;
;  HI[9]    ; clk        ; 6.896 ; 6.896 ; Rise       ; clk             ;
;  HI[10]   ; clk        ; 7.391 ; 7.391 ; Rise       ; clk             ;
;  HI[11]   ; clk        ; 7.137 ; 7.137 ; Rise       ; clk             ;
;  HI[12]   ; clk        ; 7.161 ; 7.161 ; Rise       ; clk             ;
;  HI[13]   ; clk        ; 6.933 ; 6.933 ; Rise       ; clk             ;
;  HI[14]   ; clk        ; 7.167 ; 7.167 ; Rise       ; clk             ;
;  HI[15]   ; clk        ; 7.093 ; 7.093 ; Rise       ; clk             ;
; LO[*]     ; clk        ; 7.926 ; 7.926 ; Rise       ; clk             ;
;  LO[0]    ; clk        ; 7.661 ; 7.661 ; Rise       ; clk             ;
;  LO[1]    ; clk        ; 7.438 ; 7.438 ; Rise       ; clk             ;
;  LO[2]    ; clk        ; 7.133 ; 7.133 ; Rise       ; clk             ;
;  LO[3]    ; clk        ; 7.373 ; 7.373 ; Rise       ; clk             ;
;  LO[4]    ; clk        ; 7.123 ; 7.123 ; Rise       ; clk             ;
;  LO[5]    ; clk        ; 6.663 ; 6.663 ; Rise       ; clk             ;
;  LO[6]    ; clk        ; 6.626 ; 6.626 ; Rise       ; clk             ;
;  LO[7]    ; clk        ; 7.926 ; 7.926 ; Rise       ; clk             ;
;  LO[8]    ; clk        ; 6.891 ; 6.891 ; Rise       ; clk             ;
;  LO[9]    ; clk        ; 6.672 ; 6.672 ; Rise       ; clk             ;
;  LO[10]   ; clk        ; 6.618 ; 6.618 ; Rise       ; clk             ;
;  LO[11]   ; clk        ; 7.098 ; 7.098 ; Rise       ; clk             ;
;  LO[12]   ; clk        ; 6.394 ; 6.394 ; Rise       ; clk             ;
;  LO[13]   ; clk        ; 6.397 ; 6.397 ; Rise       ; clk             ;
;  LO[14]   ; clk        ; 6.839 ; 6.839 ; Rise       ; clk             ;
;  LO[15]   ; clk        ; 6.828 ; 6.828 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HI[*]     ; clk        ; 3.998 ; 3.998 ; Rise       ; clk             ;
;  HI[0]    ; clk        ; 4.304 ; 4.304 ; Rise       ; clk             ;
;  HI[1]    ; clk        ; 4.160 ; 4.160 ; Rise       ; clk             ;
;  HI[2]    ; clk        ; 4.176 ; 4.176 ; Rise       ; clk             ;
;  HI[3]    ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  HI[4]    ; clk        ; 3.998 ; 3.998 ; Rise       ; clk             ;
;  HI[5]    ; clk        ; 4.099 ; 4.099 ; Rise       ; clk             ;
;  HI[6]    ; clk        ; 4.395 ; 4.395 ; Rise       ; clk             ;
;  HI[7]    ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  HI[8]    ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  HI[9]    ; clk        ; 4.033 ; 4.033 ; Rise       ; clk             ;
;  HI[10]   ; clk        ; 4.263 ; 4.263 ; Rise       ; clk             ;
;  HI[11]   ; clk        ; 4.144 ; 4.144 ; Rise       ; clk             ;
;  HI[12]   ; clk        ; 4.169 ; 4.169 ; Rise       ; clk             ;
;  HI[13]   ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  HI[14]   ; clk        ; 4.164 ; 4.164 ; Rise       ; clk             ;
;  HI[15]   ; clk        ; 4.113 ; 4.113 ; Rise       ; clk             ;
; LO[*]     ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  LO[0]    ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  LO[1]    ; clk        ; 4.292 ; 4.292 ; Rise       ; clk             ;
;  LO[2]    ; clk        ; 4.146 ; 4.146 ; Rise       ; clk             ;
;  LO[3]    ; clk        ; 4.246 ; 4.246 ; Rise       ; clk             ;
;  LO[4]    ; clk        ; 4.128 ; 4.128 ; Rise       ; clk             ;
;  LO[5]    ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  LO[6]    ; clk        ; 3.905 ; 3.905 ; Rise       ; clk             ;
;  LO[7]    ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
;  LO[8]    ; clk        ; 4.039 ; 4.039 ; Rise       ; clk             ;
;  LO[9]    ; clk        ; 3.945 ; 3.945 ; Rise       ; clk             ;
;  LO[10]   ; clk        ; 3.902 ; 3.902 ; Rise       ; clk             ;
;  LO[11]   ; clk        ; 4.169 ; 4.169 ; Rise       ; clk             ;
;  LO[12]   ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  LO[13]   ; clk        ; 3.814 ; 3.814 ; Rise       ; clk             ;
;  LO[14]   ; clk        ; 3.996 ; 3.996 ; Rise       ; clk             ;
;  LO[15]   ; clk        ; 3.990 ; 3.990 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 38    ; 38   ;
; Unconstrained Input Port Paths  ; 483   ; 483  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Thu May 17 11:15:15 2018
Info: Command: quartus_sta test -c test
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -25.695
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -25.695     -1446.966 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332146): Worst-case recovery slack is -0.661
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.661        -1.322 clk 
Info (332146): Worst-case removal slack is 1.431
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.431         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -224.452 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.466
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.466      -545.068 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 0.130
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.130         0.000 clk 
Info (332146): Worst-case removal slack is 0.750
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.750         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.519
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.519      -230.596 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 409 megabytes
    Info: Processing ended: Thu May 17 11:15:17 2018
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


