{
    "std": [
        "std",
        "reYIK",
        "module"
    ],
    "full_tile": [
        "full_tile",
        "ndadj",
        "module"
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module"
    ]
}