+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                          ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; fir_r_ports|lp1000_inst|LP1000_0002_ast_inst|\gen_outp_blk:0:outp_blk                              ; 35    ; 0              ; 10           ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_r_ports|lp1000_inst|LP1000_0002_ast_inst|hpfircore|u0_m0_wo0_compute                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_r_ports|lp1000_inst|LP1000_0002_ast_inst|hpfircore|u0_m0_wo0_memread                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_r_ports|lp1000_inst|LP1000_0002_ast_inst|hpfircore|d_in0_m0_wi0_wo0_assign_sel_q_11            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_r_ports|lp1000_inst|LP1000_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr0_dmem|auto_generated   ; 29    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_r_ports|lp1000_inst|LP1000_0002_ast_inst|hpfircore                                             ; 35    ; 16             ; 0            ; 16             ; 41     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_r_ports|lp1000_inst|LP1000_0002_ast_inst|intf_ctrl                                             ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_r_ports|lp1000_inst|LP1000_0002_ast_inst|source                                                ; 31    ; 2              ; 3            ; 2              ; 31     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_r_ports|lp1000_inst|LP1000_0002_ast_inst|sink                                                  ; 32    ; 0              ; 3            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_r_ports|lp1000_inst|LP1000_0002_ast_inst                                                       ; 32    ; 7              ; 0            ; 7              ; 31     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_r_ports|lp1000_inst                                                                            ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_r_ports                                                                                        ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_l_ports|lp1000_inst|LP1000_0002_ast_inst|\gen_outp_blk:0:outp_blk                              ; 35    ; 0              ; 10           ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_l_ports|lp1000_inst|LP1000_0002_ast_inst|hpfircore|u0_m0_wo0_compute                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_l_ports|lp1000_inst|LP1000_0002_ast_inst|hpfircore|u0_m0_wo0_memread                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_l_ports|lp1000_inst|LP1000_0002_ast_inst|hpfircore|d_in0_m0_wi0_wo0_assign_sel_q_11            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_l_ports|lp1000_inst|LP1000_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr0_dmem|auto_generated   ; 29    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_l_ports|lp1000_inst|LP1000_0002_ast_inst|hpfircore                                             ; 35    ; 16             ; 0            ; 16             ; 41     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_l_ports|lp1000_inst|LP1000_0002_ast_inst|intf_ctrl                                             ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_l_ports|lp1000_inst|LP1000_0002_ast_inst|source                                                ; 31    ; 2              ; 3            ; 2              ; 31     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_l_ports|lp1000_inst|LP1000_0002_ast_inst|sink                                                  ; 32    ; 0              ; 3            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_l_ports|lp1000_inst|LP1000_0002_ast_inst                                                       ; 32    ; 7              ; 0            ; 7              ; 31     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_l_ports|lp1000_inst                                                                            ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_l_ports                                                                                        ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_ecg_ports|lp1000_inst|LP1000_0002_ast_inst|\gen_outp_blk:0:outp_blk                            ; 35    ; 0              ; 10           ; 0              ; 25     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_ecg_ports|lp1000_inst|LP1000_0002_ast_inst|hpfircore|u0_m0_wo0_compute                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_ecg_ports|lp1000_inst|LP1000_0002_ast_inst|hpfircore|u0_m0_wo0_memread                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_ecg_ports|lp1000_inst|LP1000_0002_ast_inst|hpfircore|d_in0_m0_wi0_wo0_assign_sel_q_11          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_ecg_ports|lp1000_inst|LP1000_0002_ast_inst|hpfircore|u0_m0_wo0_wi0_delayr0_dmem|auto_generated ; 29    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_ecg_ports|lp1000_inst|LP1000_0002_ast_inst|hpfircore                                           ; 35    ; 16             ; 0            ; 16             ; 41     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_ecg_ports|lp1000_inst|LP1000_0002_ast_inst|intf_ctrl                                           ; 6     ; 1              ; 1            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_ecg_ports|lp1000_inst|LP1000_0002_ast_inst|source                                              ; 31    ; 2              ; 3            ; 2              ; 31     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_ecg_ports|lp1000_inst|LP1000_0002_ast_inst|sink                                                ; 32    ; 0              ; 3            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_ecg_ports|lp1000_inst|LP1000_0002_ast_inst                                                     ; 32    ; 7              ; 0            ; 7              ; 31     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_ecg_ports|lp1000_inst                                                                          ; 29    ; 0              ; 0            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fir_ecg_ports                                                                                      ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; mux_ports                                                                                          ; 98    ; 0              ; 0            ; 0              ; 24     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; i2s_ports                                                                                          ; 5     ; 17             ; 0            ; 17             ; 66     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; rec_spi_ports                                                                                      ; 34    ; 3              ; 0            ; 3              ; 31     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ecg_spi_ports                                                                                      ; 34    ; 3              ; 0            ; 3              ; 31     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
