---
title: CPU缓存一致性协议
date: 2022-08-01 20:52:33
permalink: /pages/99749e/
categories:
  - 学习笔记
  - 操作系统初识
tags:
  - 
author: 
  name: luoxiaofeng
  link: https://github.com/954118124
---

## 1 多核CPU多级缓存一致性协议MESI

![image-20220801163856184](http://media.luoxiaofeng.cn/blog/img/image-20220801163856184.png)

多核CPU的情况下有多个一级缓存，如何保证缓存内部数据的一致,不让系统数据混乱。这里就引出了一个 一致性的协议MESI。

<!-- more -->

**MESI协议缓存状态**

`MESI` 是指4种状态的首字母。每个 `Cache line（缓存存储数据的单元）` 有4个状态，可用2个bit表示，它们分别是:

| 状态                     | 描述                                                         | 监听任务                                                     |
| ------------------------ | ------------------------------------------------------------ | ------------------------------------------------------------ |
| M 修改 (Modified)        | 该Cache line有效，数据被修改了，和内存中的数据不一致，数据只存在于本Cache中。 | 缓存行必须时刻监听所有试图读该缓存行相对旧主存的操作，这种操作必须在缓存将该缓存行写回主存并将状态变成S（共享）状态之前被延迟执行。 |
| E 独享、互斥 (Exclusive) | 该Cache line有效，数据和内存中的数据一致，数据只存在于本Cache中。 | 缓存行也必须监听其它缓存读主存中该缓存行的操作，一旦有这种操作，该缓存行需要变成S（共享）状态。 |
| S 共享 (Shared)          | 该Cache line有效，数据和内存中的数据一致，数据存在于很多Cache中。 | 缓存行也必须监听其它缓存使该缓存行无效或者独享该缓存行的请求，并将该缓存行变成无效（Invalid）。 |
| I 无效 (Invalid)         | 该Cache line无效。                                           | 无                                                           |



## 2 多核缓存协同操作

> 假设有三个CPU A、B、C，对应三个缓存分别是cache a、b、 c。在主内存中定义了x的引用值为0。

<img src="http://media.luoxiaofeng.cn/blog/img/image-20220802112706917.png" alt="image-20220802112706917" style="zoom:49%;" /> 



### 2.1 单核读取

> 执行流程是：
>
> CPU A发出了一条指令，从主内存中读取x。
>
> 从主内存通过bus读取到缓存中（远端读取Remote read），这是该Cache line修改为E状态（独享）。

<img src="http://media.luoxiaofeng.cn/blog/img/image-20220802112845349.png" alt="image-20220802112845349" style="zoom:50%;" /> 



### 2.2 双核读取

> 执行流程是：
>
> CPU A发出了一条指令，从主内存中读取x。
>
> CPU A从主内存通过bus读取到 cache a中并将该cache line 设置为E状态。
>
> CPU B发出了一条指令，从主内存中读取x。
>
> CPU B试图从主内存中读取x时，CPU A检测到了地址冲突。这时CPU A对相关数据做出响应。此时x 存储于cache a和cache b中，x在chche a和cache b中都被设置为S状态(共享)。

<img src="http://media.luoxiaofeng.cn/blog/img/image-20220802113105633.png" alt="image-20220802113105633" style="zoom:50%;" /> 



### 2.3 修改数据

> 执行流程是：
>
> CPU A 计算完成后发指令需要修改x.
>
> CPU A 将x设置为M状态（修改）并通知缓存了x的CPU B, CPU B将本地cache b中的x设置为I状态(无效)
>
> CPU A 对x进行赋值。

<img src="http://media.luoxiaofeng.cn/blog/img/image-20220802113230264.png" alt="image-20220802113230264" style="zoom:50%;" /> 



### 2.4 同步数据

> 执行流程是：
>
> CPU B 发出了要读取x的指令。
>
> CPU B 通知CPU A,CPU A将修改后的数据同步到主内存时cache a 修改为E（独享）。
>
> CPU A同步CPU B的x,将cache a和同步后cache b中的x设置为S状态（共享）。

<img src="http://media.luoxiaofeng.cn/blog/img/image-20220802114518789.png" alt="image-20220802114518789" style="zoom:50%;" /> 



### 2.5 CPU切换状态阻塞

假如需要修改本地缓存中的一条信息，那么你必须将 `I（无效）` 状态通知到其他拥有该缓存数据的CPU缓存中，并且等待确认。等待确认的过程会阻塞处理器，这会降低处理器的性能。因为这个等待远远比一个指令的执行时间长的多。

**Store Bufferes**

为了避免这种CPU运算能力的浪费，`Store Bufferes` 被引入使用。处理器把它想要写入到主存的值写到缓存，然后继续去处理其他事情。当所有失效确认（Invalidate Acknowledge）都接收到时，数据才会最终被提交。




## 3 缓存行伪共享

**什么是伪共享**？

> CPU缓存系统中是以缓存行（cache line）为单位存储的。目前主流的CPU Cache 的 Cache Line 大小都是 `64Bytes` 。在多线程情况下，如果需要修改 `共享同一个缓存行的变量` ，就会无意中影响彼此的性能，这就是伪共享（False Sharing）。

:::tip 举个例子

现在有2个long 型变量 a 、b，如果有t1在访问a，t2在访问b，而a与b刚好在同一个cache line中，此时t1先修改a，将导致b被刷新！

:::

**怎么解决伪共享**

> Java8中新增了一个注解：`@sun.misc.Contended` 。加上这个注解的类会自动补齐缓存行，需要注意的是此注解默认是无效的，需要在jvm启动时设置 `-XX:-RestrictContended` 才会生效。

```java
@sun.misc.Contended
public final static class Test {
    public volatile long value = 0L;
}
```

