\section{Anexos}

\subsection{Descripciones del hardware}

\lstinputlisting[
language=verilog,
label=prog:Mem,
caption={Descripci√≥n en Verilog de la memoria de 32 localidades de 8 bits, utilizando una instancia de \textit{IP Catalog}.}
]{
	../../Proyectos/Mem/Mem.v
}

\subsection{Bancos de pruebas (\textit{test benches})}

\lstinputlisting[
language=verilog,
caption={Banco de prueba para el \autoref{prog:Mem}.}
]{
	../../Proyectos/Mem/simulation/modelsim/Mem.vt
}