# 特权级机制
> 保护计算机系统不受有意或无意出错的程序破坏的机制称为特权级(Privilege)机制。
> 它让应用程序运行在用户态，操作系统运行在内核态，且实现用户态和内核态的隔离。

## 实现特权级机制的软硬件设计
为了确保操作系统的安全，需要对应用程序限制以下两个方面：
1. 应用程序不能访问任意的地址空间
2. 应用程序不能执行某些可能会破坏计算机系统的指令

因为有了这样的隔离，所以应用程序还需要有与操作系统进行交互的手段。
为了让应用程序获得操作系统的函数服务，设计新的机器指令：
1. 执行环境调用 `ecall`
  具有从用户态->内核态切换的能力
2. 执行环境返回 `eret`
  具有从内核态->用户态切换的能力

那么操作系统应该怎么做？
1. 在调用`eret`时恢复应用程序的上下文（需要保存应用程序的上下文）
2. 调用`ecall`后能够检查应用程序的参数，确保不会破坏操作系统

## Risc-V的特权级
Risc-V架构定义了4种特权级
| 级别  | 编码  |     名称      |
| :---: | :---: | :-----------: |
|   0   |  00   |   用户模式U   |
|   1   |  01   |   监督模式S   |
|   2   |  10   | 虚拟监督模式H |
|   3   |  11   |   机器模式M   |
级别越高，对硬件的掌控能力越强，M处于最高的特权级，U处于最低级。
![执行环境栈](https://rcore-os.github.io/rCore-Tutorial-Book-v3/_images/PrivilegeStack.png)
- M模式和S模式之间的接口成为SBI(监督模式二进制接口)
- S模式和U模式之间的接口成为ABI(应用程序二进制接口)，也就是系统调用(system call)

特权级的切换往往伴随着上下文的切换。当执行环境的代码结束后，我们仍需要回到上层应用程序暂停的位置继续执行。在Risc-V中，这种成为异常(Exception)，是Trap的一种。

用户态触发到内核态的异常总体上有两种方式：
1. 为获得内核态的服务而执行特殊指令(系统调用)
2. 出现了错误(用户态不允许执行的指令或其他错误)并被cpu检测到。

Risc-V异常表：
| Interrupt | Exception Code | Description                    |
| --------- | -------------- | ------------------------------ |
| 0         | 0              | Instruction address misaligned |
| 0         | 1              | Instruction access fault       |
| 0         | 2              | Illegal instruction            |
| 0         | 3              | Breakpoint                     |
| 0         | 4              | Load address misaligned        |
| 0         | 5              | Load access fault              |
| 0         | 6              | Store/AMO address misaligned   |
| 0         | 7              | Store/AMO access fault         |
| 0         | 8              | Environment call from U-mode   |
| 0         | 9              | Environment call from S-mode   |
| 0         | 11             | Environment call from M-mode   |
| 0         | 12             | Instruction page fault         |
| 0         | 13             | Load page fault                |
| 0         | 15             | Store/AMO page fault           |

特权级的切换示意图：
![特权级的切换](https://rcore-os.github.io/rCore-Tutorial-Book-v3/_images/EnvironmentCallFlow.png)

## Risc-V的特权指令
> 与特权级无关的一般指令和通用寄存器`x0~x31`在任何特权级下都可以执行。

每个特权级都对应一些特殊指令和`控制状态寄存器CSR`，用来控制该特权级的某些行为并描述其状态。

属于S模式的特权指令：
1. 指令本身属于高特权级的指令，如`sret`(从S返回到U)
2. 访问S模式下才能访问的寄存器或内存

| 指令                   | 含义                                                                                                          |
| ---------------------- | ------------------------------------------------------------------------------------------------------------- |
| sret                   | 从 S 模式返回 U 模式：在 U 模式下执行会产生非法指令异常                                                       |
| wfi                    | 处理器在空闲时进入低功耗状态等待中断：在 U 模式下执行会产生非法指令异常                                       |
| sfence.vma             | 刷新 TLB 缓存：在 U 模式下执行会产生非法指令异常                                                              |
| 访问 S 模式 CSR 的指令 | 通过访问 sepc/stvec/scause/sscartch/stval/sstatus/satp等CSR 来改变系统状态：在 U 模式下执行会产生非法指令异常 |

## 进入S特权级Trap相关CSR
| CSR 名  | 该 CSR 与 Trap 相关的功能                                            |
| ------- | -------------------------------------------------------------------- |
| sstatus | `SPP` 等字段给出 Trap 发生之前 CPU 处在哪个特权级（S/U）等信息       |
| sepc    | 当 Trap 是一个异常的时候，记录 Trap 发生之前执行的最后一条指令的地址 |
| scause  | 描述 Trap 的原因                                                     |
| stval   | 给出 Trap 附加信息                                                   |
| stvec   | 控制 Trap 处理代码的入口地址                                         |
