标题title
半导体结构制备方法
摘要abst
本申请实施例提供一种半导体结构制备方法，涉及微电子技术领域，可以在较低温度的工艺环境下形成P型重掺杂的纳米线或者N型掺杂的纳米线，成本较低。该半导体结构制备方法包括：形成基材层，并在基材层的表面上形成至少一个沟槽；在沟槽中形成催化金属；在基材层的表面上包括沟槽的位置沉积掺杂的非晶前驱体，掺杂的非晶前驱体接触催化金属；对形成有催化金属和掺杂的非晶前驱体的基材层进行退火处理，使催化金属沿着对应的沟槽移动并吸收掺杂的非晶前驱体、沿途形成掺杂的纳米线。
权利要求书clms
1.一种半导体结构制备方法，其特征在于，包括：形成基材层，并在所述基材层的表面上形成至少一个沟槽；在所述沟槽中形成催化金属；在所述基材层的表面上包括所述沟槽的位置沉积掺杂的非晶前驱体，所述掺杂的非晶前驱体接触所述催化金属；对形成有所述催化金属和所述掺杂的非晶前驱体的基材层进行退火处理，使催化金属沿着对应的沟槽移动并吸收所述掺杂的非晶前驱体、沿途形成掺杂的纳米线。2.根据权利要求1所述的方法，其特征在于，形成基材层，并在所述基材层的表面上形成至少一个沟槽的过程包括：形成基材层，并在所述基材层的表面上形成至少一个深度为d、宽度为w的沟槽，50nm≤d≤1μm，1μm≤w≤100μm。3.根据权利要求2所述的方法，其特征在于，在所述沟槽中形成催化金属的过程包括：在所述沟槽中沉积厚度为h1的催化金属，5nm≤h≤200nm。4.根据权利要求3所述的方法，其特征在于，在每个所述沟槽中形成催化金属之后，还包括：在所述催化金属熔点以上温度的环境下，使用等离子体处理所述催化金属，使所述催化金属表面的氧化层被去除，并使所述催化金属转换为分立的液体态的催化金属。5.根据权利要求4所述的方法，其特征在于，在所述基材层的表面上包括所述沟槽的位置沉积掺杂的非晶前驱体的过程包括：在所述催化金属熔点以下温度的环境下，在所述基材层的表面上包括所述沟槽的位置沉积厚度为h1的掺杂的非晶前驱体，10nm≤h2≤200nm。6.根据权利要求5所述的方法，其特征在于，对形成有所述催化金属和所述掺杂的非晶前驱体的基材层进行退火处理，使催化金属沿着对应的沟槽移动并吸收所述掺杂的非晶前驱体、沿途形成掺杂的纳米线的过程包括：在所述催化金属熔点以上温度、且非氧气的环境下，对形成有所述催化金属和所述掺杂的非晶前驱体的基材层进行退火处理，使催化金属沿着对应的沟槽移动并吸收所述掺杂的非晶前驱体、沿途形成掺杂的纳米线。7.根据权利要求1至6中任意一项所述的方法，其特征在于，所述催化金属为以下各项金属中的一者或多者的合金：铟、锡、铋、镓和铝。8.根据权利要求1至6中任意一项所述的方法，其特征在于，所述掺杂的非晶前驱体为以下各项中的一者或多者的异质叠层：掺杂的非晶硅、掺杂的非晶锗和掺杂的非晶碳。9.根据权利要求8所述的方法，其特征在于，所述掺杂的非晶前驱体中的掺杂元素为磷或硼。10.根据权利要求1所述的方法，其特征在于，所述掺杂的纳米线为N型掺杂纳米线或P型重掺杂纳米线。11.根据权利要求1至6中任意一项所述的方法，其特征在于，所述纳米线包括两个端部和位于所述两个端部之间的中间部，在形成掺杂的纳米线之后，还包括：形成覆盖所述纳米线的一个端部的源极金属，所述源极金属连接于所述纳米线的一个端部，形成覆盖所述纳米线的另一个端部的漏极金属，所述漏极金属连接于所述纳米线的另一个端部；形成覆盖所述纳米线的中间部的栅极介质层；在形成所述栅极介质层之后，还包括：形成覆盖所述纳米线的中间部的栅极金属，所述栅极介质层位于所述纳米线和所述栅极金属之间。
说明书desc
技术领域本申请涉及微电子技术领域，特别涉及一种半导体结构制备方法。背景技术随着微电子技术的发展，晶态半导体纳米线由于其极低的缺陷态和良好的电荷传输能力，同时可以堆叠排列，成为半导体工艺的主流选择。然而目前实现掺杂纳米线的方法例如离子注入、分子扩散等，都需要高温退火来激活掺杂原子，成本较高。发明内容本申请技术方案提供了一种半导体结构制备方法，可以在较低温度的工艺环境下形成P型重掺杂的纳米线或者N型掺杂的纳米线，成本较低。第一方面，本申请技术方案提供了一种半导体结构制备方法，包括：形成基材层，并在基材层的表面上形成至少一个沟槽；在沟槽中形成催化金属；在基材层的表面上包括沟槽的位置沉积掺杂的非晶前驱体，掺杂的非晶前驱体接触催化金属；对形成有催化金属和掺杂的非晶前驱体的基材层进行退火处理，使催化金属沿着对应的沟槽移动并吸收掺杂的非晶前驱体、沿途形成掺杂的纳米线。在一种可能的实施方式中，形成基材层，并在基材层的表面上形成至少一个沟槽的过程包括：形成基材层，并在基材层的表面上形成至少一个深度为d、宽度为w的沟槽，50nm≤d≤1μm，1μm≤w≤100μm。在一种可能的实施方式中，在沟槽中形成催化金属的过程包括：在沟槽中沉积厚度为h1的催化金属，5nm≤h≤200nm。在一种可能的实施方式中，在每个沟槽中形成催化金属之后，还包括：在催化金属熔点以上温度的环境下，使用等离子体处理催化金属，使催化金属表面的氧化层被去除，并使催化金属转换为分立的液体态的催化金属。在一种可能的实施方式中，在基材层的表面上包括沟槽的位置沉积掺杂的非晶前驱体的过程包括：在催化金属熔点以下温度的环境下，在基材层的表面上包括沟槽的位置沉积厚度为h1的掺杂的非晶前驱体，10nm≤h2≤200nm。在一种可能的实施方式中，对形成有催化金属和掺杂的非晶前驱体的基材层进行退火处理，使催化金属沿着对应的沟槽移动并吸收掺杂的非晶前驱体、沿途形成掺杂的纳米线的过程包括：在催化金属熔点以上温度、且非氧气的环境下，对形成有催化金属和掺杂的非晶前驱体的基材层进行退火处理，使催化金属沿着对应的沟槽移动并吸收掺杂的非晶前驱体、沿途形成掺杂的纳米线。在一种可能的实施方式中，催化金属为以下各项金属中的一者或多者的合金：铟、锡、铋、镓和铝。在一种可能的实施方式中，掺杂的非晶前驱体为以下各项中的一者或多者的异质叠层：掺杂的非晶硅、掺杂的非晶锗和掺杂的非晶碳。在一种可能的实施方式中，掺杂的非晶前驱体中的掺杂元素为磷或硼。在一种可能的实施方式中，掺杂的纳米线为N型掺杂纳米线或P型重掺杂纳米线。在一种可能的实施方式中，纳米线包括两个端部和位于两个端部之间的中间部，在形成掺杂的纳米线之后，还包括：形成覆盖纳米线的一个端部的源极金属，源极金属连接于纳米线的一个端部，形成覆盖纳米线的另一个端部的漏极金属，漏极金属连接于纳米线的另一个端部；形成覆盖纳米线的中间部的栅极介质层；在形成栅极介质层之后，还包括：形成覆盖纳米线的中间部的栅极金属，栅极介质层位于纳米线和栅极金属之间。通过设置沟槽以及在沟槽中沉积催化金属和掺杂的非晶前驱体，然后退火使催化金属沿着沟槽移动并吸收掺杂的非晶前驱体、生长出沿着沟槽延伸的掺杂的纳米线，通过该制备方法，可以直接生长出N型掺杂或P型重掺杂的纳米线，无需再进行掺杂工艺，而纳米线生长过程中的工艺温度较低，不会超过600℃，因此，兼容性更高，且成本低，另外由于纳米线沿着沟槽生长，因此可以全程控制纳米线的生长方向，以控制纳米线的形貌，且纳米线中的掺杂原子分布均匀，适用于高性能的半导体器件。附图说明图1为本申请实施例中一种半导体结构制备方法的流程图；图2a为本申请实施例中一种半导体结构制备方法中形成基材层之后的结构示意图；图2b为图2a中的结构形成沟槽后的结构示意图；图2c为图2b中的结构沉积催化金属后的结构示意图；图2d为图2c中的结构通过等离子体处理后的结构示意图；图2e为图2d中的结构沉积掺杂的非晶前驱体后的结构示意图；图2f为图2e中的结构通过退火处理生成掺杂的纳米线后的结构示意图；图3为图2a～图2f中各图依次的剖面结构示意图；图4为本申请实施例中另一种沟槽的结构示意图；图5为本申请实施例中另一种半导体结构制备方法的流程图；图6a为图2f中结构沉积源极金属和漏极金属后的结构示意图；图6b为图6a中结构沉积栅极介质层后的结构示意图；图6c为图6b中结构沉积栅极金属后的结构示意图。具体实施方式本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。在介绍本申请实施例之前，首先对现有技术的问题发现过程进行说明。通过对纳米线进行掺杂以形成N型和P型结构的过程中，可以通过高温掺杂的工艺来实现，但是对于柔性电子产品来说，采用的基板大多为聚酰亚胺材料，PI材料所能承受的最高温度大约为400℃，而目前的掺杂工艺所需要的温度超过600℃，导致通过掺杂工艺来形成掺杂纳米线的方法兼容性较差。另外一种得到掺杂纳米线的方法是直接生长参杂纳米线，但是，利用蒸汽液体生长法来直接生长得到掺杂纳米线，一方面，难以控制纳米线的生长方向，另一方面，会在纳米线侧壁上产生非晶层，影响纳米线的质量。另外通过其他生长的方式只能得到P型轻掺杂的纳米线，无法生长得到P型重掺杂的纳米线或者N型掺杂的纳米线。为了解决上述问题，发明人提供了本申请实施例的技术方案，以下对本申请实施例的技术方案进行说明。本申请实施例提供了一种半导体结构制备方法，如图1、图2a～图2f以及图3所示，该方法包括：步骤101、形成基材层1，并在基材层1的表面上形成至少一个沟槽11；其中，可以在基材层1表面使用光刻、刻蚀等技术制作沟槽11。步骤102、在沟槽11中形成催化金属2，催化金属2例如可以为铟In；步骤103、在基材层1的表面上包括沟槽11的位置沉积掺杂的非晶前驱体3，掺杂的非晶前驱体3接触催化金属2；其中，本申请实施例中掺杂的非晶前驱体3是指掺杂浓度不为0的非晶前驱体3。掺杂的非晶前驱体3例如可以为掺杂磷或硼元素的非晶硅，掺杂的非晶前驱体3至少要覆盖沟槽11以及沟槽11内的催化金属2，例如可以在基材层1的表面形成整层的掺杂的非晶前驱体3，需要说明的是，本申请实施例对于上述步骤102和步骤103的顺序不做限定，例如可以先沉积催化金属2，再沉积掺杂的非晶前驱体3；也可以先沉积掺杂的非晶前驱体3，再沉积催化金属2，只要催化金属2在沟槽11中接触掺杂的非晶前驱体3即可。步骤104、对形成有催化金属2和掺杂的非晶前驱体3的基材层1进行退火处理，使催化金属2沿着对应的沟槽11移动并吸收掺杂的非晶前驱体3、沿途形成掺杂的纳米线4。其中，步骤104中的退火过程可以在非氧气环境下进行，退火温度在催化金属2的熔点以上，例如300℃，此时催化金属2液滴会融化并吸收附近的掺杂的非晶前驱体3，当硅原子浓度达到过饱和浓度时，会在催化金属2液滴后端析出掺杂的纳米线4，掺杂的纳米线4会沿着沟槽11生长。需要说明的是，图3中图2a～图2e的剖面图均为其中AA’向的剖面结构示意图，图3中图2f的剖面图为其中BB’向的剖面结构示意图。其中纳米线4的掺杂浓度以及类型与非晶前驱体的掺杂浓度和类型相关，例如，如果使用N型掺杂的非晶前驱体3，则可以生长得到N型掺杂的纳米线4，如果使用P型重掺杂的非晶前驱体3，则可以生长得到P型轻掺杂的纳米线4。需要说明的是，在图2f中，仅示意出了每个沟槽11中的一条纳米线4，在图3中，示意出了每个沟槽11中的两条纳米线4，本申请实施例对于一个沟槽11内的纳米线4数量不作限定，当沟槽11宽度较大时，可能会在其中沿沟槽11的两个侧壁形成两条纳米线4，当沟槽11的宽度较小时，可能仅会在一个沟槽11中形成一条纳米线4。本申请实施例中的半导体结构制备方法，通过设置沟槽以及在沟槽中沉积催化金属和掺杂的非晶前驱体，然后退火使催化金属沿着沟槽移动并吸收掺杂的非晶前驱体、生长出沿着沟槽延伸的掺杂的纳米线，通过该制备方法，可以直接生长出N型掺杂或P型重掺杂的纳米线，无需再进行掺杂工艺，而纳米线生长过程中的工艺温度较低，不会超过600℃，因此，兼容性更高，且成本低，另外由于纳米线沿着沟槽生长，因此可以全程控制纳米线的生长方向，以控制纳米线的形貌，且纳米线中的掺杂原子分布均匀，适用于高性能的半导体器件。需要强调的是，通过本申请实施例的半导体结构制备方法，可以通过吸收非晶前驱体来生长相应的重掺杂的纳米线，而如果使用本征的非晶前驱体，虽然可以吸收催化金属来生长出纳米线，但是仅能够生长出轻掺杂的纳米线，因此本申请实施例中的半导体结构制备方法的兼容性更强，可以用于制作更多类型的纳米线。另外需要说明的是，在上述工艺过程中，如果将掺杂的非晶前驱体改为使用本征的非晶前驱体，则纳米线的生长过程中会吸收催化金属例如In金属中的P型原子，因此所形成的纳米线为P型轻掺杂的纳米线，在此基础上，为了得到其他掺杂的纳米线，如果借鉴常规的VLS工艺，容易想到在掺杂气体氛围中生长纳米线，但是在实际工艺中，PH3与催化金属发生反映，生成稳定的InP，不仅无法实现纳米线的掺杂，并且终止了纳米线的生长。在一种可能的实施方式中，上述步骤101、形成基材层1，并在基材层1的表面上形成至少一个沟槽11的过程包括：形成基材层1，并在基材层1的表面上形成至少一个深度为d、宽度为w的沟槽11，50nm≤d≤1μm，1μm≤w≤100μm。例如，在由二氧化硅材料制成的基材层1表面通过光刻形成例如深度d为100nm、宽度w为2μm的沟槽11。其中形成沟槽11的过程可以采用光刻、电感耦合等离子体刻蚀、反应离子刻蚀刻蚀等干法刻蚀工艺，或者采用腐蚀液为氢氧化钾、氢氧化钠等碱性腐蚀体系，或氢氟酸+硝酸、氢氟酸+硝酸+醋酸等酸性腐蚀体系，或乙二胺邻苯二酚等体系的湿法刻蚀工艺。在一种可能的实施方式中，上述步骤102、在沟槽11中形成催化金属2的过程包括：在沟槽11中沉积厚度为h1的催化金属2，5nm≤h≤200nm。例如，首先通过光刻工艺定义催化金属2的待沉积位置，然后利用热蒸镀法在沟槽11的某位置沉积例如20nm的金属。在一种可能的实施方式中，上述步骤103、在每个沟槽11中形成催化金属2之后，还包括：在催化金属2熔点以上温度的环境下，使用等离子体处理催化金属2，使催化金属2表面的氧化层被去除，并使催化金属2转换为分立的液体态的催化金属2。例如，在步骤102之后，首先将沉积有催化金属2的基材层1放入等离子体增强化学气相沉积法设备中，升温至催化金属2熔点以上，使用H2等离子体在例如3min～20min范围内处理催化金属2的表面氧化层，并在例如5分钟30秒使催化金属2转换为分立的催化金属2滴液。在一种可能的实施方式中，上述步骤103、在基材层1的表面上包括沟槽11的位置沉积掺杂的非晶前驱体3的过程包括：在催化金属2熔点以下温度的环境下，在基材层1的表面上包括沟槽11的位置沉积厚度为h1的掺杂的非晶前驱体3，10nm≤h2≤200nm。例如，在100℃左右的温度下，沉积例如15nm后的掺杂的非晶前驱体3。在一种可能的实施方式中，步骤104、对形成有催化金属2和掺杂的非晶前驱体3的基材层1进行退火处理，使催化金属2沿着对应的沟槽移动并吸收掺杂的非晶前驱体3、沿途形成掺杂的纳米线4的过程包括：在催化金属2熔点以上温度、且非氧气的环境下，对形成有催化金属2和掺杂的非晶前驱体3的基材层1进行退火处理，使催化金属2沿着对应的沟槽11移动并吸收掺杂的非晶前驱体3、沿途形成掺杂的纳米线4。在一种可能的实施方式中，催化金属2为以下各项金属中的一者或多者的合金：铟、锡、铋、镓和铝。在一种可能的实施方式中，掺杂的非晶前驱体3为以下各项中的一者或多者的异质叠层：掺杂的非晶硅、掺杂的非晶锗和掺杂的非晶碳。例如，如果掺杂的非晶前驱体3为掺杂的非晶硅，则通过上述方法制备得到的纳米线4为掺杂的硅纳米线；如果掺杂的非晶前驱体3为掺杂的非晶锗，则通过上述方法制备得到的纳米线4为掺杂的锗纳米线4；如果掺杂的非晶前驱体3为掺杂的非晶锗和掺杂的非晶硅的异质叠层，则通过上述方法制备得到的纳米线4为掺杂的硅和锗的异质叠层纳米线4。在一种可能的实施方式中，掺杂的非晶前驱体3中的掺杂元素为磷或硼，即掺杂的非晶前驱体3可以为N型掺杂的非晶前驱体3，以生长N型掺杂的纳米线4；掺杂的非晶前驱体3也可以为P型掺杂的非晶前驱体3，以生长P型重掺杂的纳米线4。另外需要说明的是，上述实施例中沟槽11均为直线型结构，但是本申请实施例对于沟槽11的结构不做限定，由于掺杂的纳米线4沿着沟槽11生长，因此沟槽11的结构决定了掺杂的纳米线4的结构，如图4所示，在其他可实现的实施方式中，沟槽11就有弯折或弯曲的结构，对应的，沿着沟槽11生长出的掺杂的纳米线4同样具有对应的弯折或弯曲结构，以适应对掺杂的纳米线4形貌的需求。在以上实施例中，介绍了通过本申请实施例提供的半导体结构制备方法生长纳米线的过程，以下进一步介绍基于本申请实施例提供的半导体结构制备方法制备半导体器件的过程，在一种可能的实施方式中，如图2f、图5以及图6a～图6c所示，纳米线4包括两个端部41和位于两个端部41之间的中间部42，在形成掺杂的纳米线4之后，还包括：步骤201、形成覆盖纳米线4的一个端部41的源极金属51，源极金属51连接于纳米线4的一个端部41，形成覆盖纳米线4的另一个端部41的漏极金属52，漏极金属52连接于纳米线4的另一个端部41；步骤202、形成覆盖纳米线4的中间部42的栅极介质层6；在形成栅极介质层6之后，还包括：步骤203、形成覆盖纳米线4的中间部42的栅极金属7，栅极介质层6位于纳米线4和栅极金属7之间。具体地，在步骤203之后，为了便于在整体结构的顶部引线，可以进一步通过刻蚀工艺刻蚀掉源极金属51和漏极金属52上方的栅极介质层6，以便于在整体结构的上表面露出源极金属51和漏极金属52，以便于晶体管与其他器件之间的电连接。经过上述步骤101～步骤203之后，即形成了晶体管结构，其中使用掺杂的纳米线4作为晶体管的沟道使用，本申请实施例对于该晶体管的具体结构不做限定，例如，图6c所示的结构为顶栅结构的晶体管，但是在其他可实现的实施方式中，也可以使用所生成的掺杂的纳米线4作为沟道来形成底栅结构的晶体管或其他结构的晶体管。本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示单独存在A、同时存在A和B、单独存在B的情况。其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项”及其类似表达，是指的这些项中的任意组合，包括单项或复数项的任意组合。例如，a，b和c中的至少一项可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。以上仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
