# AES-RISC-V-FPGA

Dieses Projekt implementiert eine **AES-Verschlüsselungseinheit** in Kombination mit einem **RISC-V-Prozessor** auf einem **FPGA**. Ziel ist es, eine hardwarebeschleunigte Kryptografie-Lösung in einer offenen, skalierbaren Architektur zu demonstrieren.

## Features

- 128-Bit AES-Verschlüsselung
- Integrierter RISC-V Core 
- Kommunikation zwischen RISC-V und AES über Memory-Mapped I/O
- Synthesefähig für gängige FPGA Xilinx Artix-7
- Testbench für Simulationen in VHDL



