# Здесь помещено краткое описание модулей процессора RISK-V
### Детальное описание можно посмотреть в deteiled_desctiption/proc.md

1. **ALU (Arithmetic Logic Unit)**

   **Назначение:** 
   Выполнение арифметических и логических операций.
   
   **Устройство:**
   Ширина данных 32 бита, операции определяются 6-битным кодом. Операнды `operand_A` и `operand_B`, результат `ALU_result`.

2. **Arbiter**

   **Назначение:** 
   Управление доступом к общим ресурсам.
   
   **Устройство:**
   4 возможных запроса, арбитр выбирает, кому предоставить доступ. Использует маскирование и приоритетные кодировщики.

3. **BRAM (Block RAM)**

   **Назначение:** 
   Внутренняя память для хранения данных и инструкций.
   
   **Устройство:**
   Массив данных `ram`, управление через `clock`, `reset`, `readEnable`, `writeEnable`. Обеспечивает чтение и запись данных по адресам.

4. **Cache Controller**

   **Назначение:** 
   Управление доступом к кэш-памяти.
   
   **Устройство:**
   Контроллер координирует операции чтения и записи, обеспечивает когерентность данных. Включает параметры для определения характеристик кэша.

5. **Cache Hierarchy**

   **Назначение:** 
   Управление кэшами L1 и L2, взаимодействие с основной памятью.
   
   **Устройство:**
   Инстанцирование кэшей L1 и L2, контроллеры когерентности и шины. Обеспечивает доступ к данным с минимальными задержками.

6. **Cache Memory**

   **Назначение:** 
   Хранение часто используемых данных для ускорения доступа.
   
   **Устройство:**
   Двойной порт RAM, контроллер замены, декодеры "one-hot". Управляет чтением, записью и заменой данных в кэше.

7. **Coherence Controller**

   **Назначение:** 
   Управление когерентностью данных в многопроцессорных системах.
   
   **Устройство:**
   Арбитр и декодеры для управления доступом к шине. Обеспечивает согласованность данных между кэшами и памятью.

8. **Control Unit**

   **Назначение:** 
   Декодирование инструкций и генерация управляющих сигналов.
   
   **Устройство:**
   Определяет тип инструкции, генерирует сигналы для ALU, памяти, регистров. Управляет выбором следующего адреса команды.

9. **Decode Unit**

   **Назначение:** 
   Декодирование инструкций, извлечение операндов.
   
   **Устройство:**
   Извлекает коды операций, регистры, константы. Передает данные для выполнения операций.

10. **Dual Port RAM**

    **Назначение:** 
    Одновременный доступ к памяти с двух портов.
    
    **Устройство:**
    Два независимых порта для чтения и записи. Регистры памяти обеспечивают параллельный доступ.

11. **Dual Port RAM with Pass Through**

    **Назначение:** 
    Устранение конфликтов при одновременной записи и чтении.
    
    **Устройство:**
    Добавляет функцию "pass through" для одновременной обработки. Обеспечивает корректные данные при записи и чтении на одном такте.

12. **Empty Way Select**

    **Назначение:** 
    Определение свободного пути в кэш-памяти.
    
    **Устройство:**
    Инвертирует сигнал занятости путей, определяет следующий свободный путь. Логика выбора на основе инвертирования и добавления единицы.

13. **Execution Unit**

    **Назначение:** 
    Выполнение арифметико-логических операций и управление ветвлениями.
    
    **Устройство:**
    Параметризованный модуль для различных операций ALU и ветвлений. Выбор операндов, вычисление результатов, обработка переходов.

14. **Fetch Issue**

    **Назначение:** 
    Управление программным счетчиком для выборки команд.
    
    **Устройство:**
    Обновляет счетчик команд на основе условий переходов и ветвлений. Передает адрес для чтения команды из памяти.

15. **Five Stage Bypass Unit**

    **Назначение:** 
    Управление обходом данных в пятиступенчатом конвейере.
    
    **Устройство:**
    Генерация сигналов обхода для предотвращения задержек. Обработка опасностей данных на различных стадиях.

16. **Five Stage Control Unit**

    **Назначение:** 
    Генерация управляющих сигналов для пятиступенчатого конвейера.
    
    **Устройство:**
    Интеграция блоков управления опасностями, остановками, обходами. Определение сигналов для всех стадий конвейера.

17. **Five Stage Core**

    **Назначение:** 
    Ядро процессора с пятиступенчатым конвейером.
    
    **Устройство:**
    Интеграция всех стадий конвейера: выборка, декодирование, исполнение, память, запись. Параметризованный модуль для гибкой настройки.

18. **Five Stage Decode Unit**

    **Назначение:** 
    Декодирование инструкций и формирование управляющих сигналов.
    
    **Устройство:**
    Извлечение операндов, кодов операций, немедленных значений. Обход данных для минимизации задержек.

19. **Five Stage Stall Unit**

    **Назначение:** 
    Управление остановками в пятиступенчатом конвейере.
    
    **Устройство:**
    Определение условий для остановки конвейера. Генерация сигналов остановки и сброса.

20. **Hazard Detection Unit**

    **Назначение:** 
    Обнаружение опасностей данных в конвейере.
    
    **Устройство:**
    Анализ зависимостей между командами. Генерация сигналов для предотвращения конфликтов.

21. **L1 Bus Interface**

    **Назначение:** 
    Интерфейс для подключения к шине L1.
    
    **Устройство:**
    Передача данных между ядром процессора и кэшем L1. Управление сигналами чтения и записи.

22. **L1cache Wrapper**

    **Назначение:** 
    Обертка для кэша L1.
    
    **Устройство:**
    Интеграция кэша L1 с процессорным ядром. Обеспечивает интерфейсы для чтения и записи данных.

23. **LRU (Least Recently Used)**

    **Назначение:** 
    Алгоритм замены данных в кэше.
    
    **Устройство:**
    Определяет, какие данные заменить в случае кэш-промаха. Основан на принципе "наименее недавно использованного".

24. **Lx Bus Interface**

    **Назначение:** 
    Интерфейс для подключения к шине Lx.
    
    **Устройство:**
    Управление передачей данных между различными уровнями кэша. Обеспечивает взаимодействие с основной памятью.

25. **Lxcache Controller**

    **Назначение:** 
    Управление кэшами уровней Lx.
    
    **Устройство:**
    Контроллер кэш-памяти, координирует операции между уровнями кэша и основной памятью. Обеспечивает когерентность данных.

26. **Lxcache Wrapper**

    **Назначение:** 
    Обертка для кэша уровней Lx.
    
    **Устройство:**
    Интеграция кэша уровней Lx с процессорным ядром. Обеспечивает интерфейсы для чтения и записи данных.

27. **Main Memory**

    **Назначение:** 
    Основная память для хранения данных и программ.
    
    **Устройство:**
    Большой объем памяти для долгосрочного хранения. Доступ через контроллер памяти и интерфейсы.

28. **Main Memory Interface**

    **Назначение:** 
    Интерфейс для взаимодействия с основной памятью.
    
    **Устройство:**
    Управление чтением и записью данных в основную память. Обеспечивает передачу данных между процессором и памятью.

29. **Memory Interface**

    **Назначение:** 
    Интерфейс для подключения памяти.
    
    **Устройство:**
    Обеспечивает сигналы для чтения и записи данных. Поддержка различных типов памяти.

30. **Memory Issue**

    **Назначение:** 
    Управление операциями чтения и записи данных в память.
    
    **Устройство:**
    Координация запросов к памяти, передача данных. Обработка запросов на чтение и запись.

31. **Memory Receive**

    **Назначение:** 
    Получение данных из памяти.
    
    **Устройство:**
    Обработка данных, полученных из памяти. Передача данных в нужные модули процессора.

32. **Mux Bus**

    **Назначение:** 
    Мультиплексирование сигналов на шине данных.
    
    **Устройство:**
    Выбор одного

 из нескольких входных сигналов. Управление выбором через управляющие сигналы.

33. **One Hot Decoder**

    **Назначение:** 
    Декодирование одного активного сигнала.
    
    **Устройство:**
    Преобразование кода в сигнал с одним активным битом. Обеспечивает простой декодер для множества сигналов.

34. **One Hot Encoder**

    **Назначение:** 
    Кодирование одного активного сигнала.
    
    **Устройство:**
    Преобразование одного активного бита в код. Используется для управления и декодирования.

35. **Params.h**

    **Назначение:** 
    Файл с параметрами конфигурации.
    
    **Устройство:**
    Определяет параметры для различных модулей. Используется для настройки системы.

36. **Pipeline Register**

    **Назначение:** 
    Хранение данных между стадиями конвейера.
    
    **Устройство:**
    Регистры для передачи данных между стадиями. Обеспечивает синхронизацию данных.

37. **Priority Encoder**

    **Назначение:** 
    Кодирование приоритетов сигналов.
    
    **Устройство:**
    Определение приоритетного сигнала среди множества. Генерация кода приоритета.

38. **Processor_v4**

    **Назначение:** 
    Процессорная система.
    
    **Устройство:**
    Интеграция всех модулей процессора. Обеспечивает выполнение команд и управление данными.

39. **RegFile**

    **Назначение:** 
    Файл регистров для хранения данных.
    
    **Устройство:**
    Массив регистров для временного хранения данных. Поддержка чтения и записи.

40. **Replacement Controller**

    **Назначение:** 
    Управление заменой данных в кэше.
    
    **Устройство:**
    Определение данных для замены при кэш-промахах. Использует различные стратегии замены.

41. **Snooper**

    **Назначение:** 
    Мониторинг шины для обеспечения когерентности.
    
    **Устройство:**
    Отслеживание операций на шине. Обеспечивает согласованность данных.

42. **tb_Processor_v4**

    **Назначение:** 
    Тестовый стенд для процессора.
    
    **Устройство:**
    Инструменты и тесты для проверки процессора. Обеспечивает тестирование функциональности.

43. **Writeback Unit**

    **Назначение:** 
    Запись результатов выполнения команд в регистры.
    
    **Устройство:**
    Передача данных из стадий конвейера в регистры. Обеспечивает корректную запись результатов выполнения команд.
