Timing Analyzer report for avs_hram_converter
Wed Jan 10 16:14:51 2024
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk_x8'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Setup: 'shifted_clock'
 16. Slow 1200mV 85C Model Setup: 'rwdsgen'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Hold: 'clk_x8'
 19. Slow 1200mV 85C Model Hold: 'rwdsgen'
 20. Slow 1200mV 85C Model Hold: 'shifted_clock'
 21. Slow 1200mV 85C Model Recovery: 'rwdsgen'
 22. Slow 1200mV 85C Model Recovery: 'clk'
 23. Slow 1200mV 85C Model Removal: 'clk'
 24. Slow 1200mV 85C Model Removal: 'rwdsgen'
 25. Slow 1200mV 85C Model Metastability Summary
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk_x8'
 33. Slow 1200mV 0C Model Setup: 'clk'
 34. Slow 1200mV 0C Model Setup: 'shifted_clock'
 35. Slow 1200mV 0C Model Setup: 'rwdsgen'
 36. Slow 1200mV 0C Model Hold: 'clk'
 37. Slow 1200mV 0C Model Hold: 'clk_x8'
 38. Slow 1200mV 0C Model Hold: 'rwdsgen'
 39. Slow 1200mV 0C Model Hold: 'shifted_clock'
 40. Slow 1200mV 0C Model Recovery: 'rwdsgen'
 41. Slow 1200mV 0C Model Recovery: 'clk'
 42. Slow 1200mV 0C Model Removal: 'clk'
 43. Slow 1200mV 0C Model Removal: 'rwdsgen'
 44. Slow 1200mV 0C Model Metastability Summary
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'clk_x8'
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Setup: 'shifted_clock'
 53. Fast 1200mV 0C Model Setup: 'rwdsgen'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Hold: 'clk_x8'
 56. Fast 1200mV 0C Model Hold: 'rwdsgen'
 57. Fast 1200mV 0C Model Hold: 'shifted_clock'
 58. Fast 1200mV 0C Model Recovery: 'rwdsgen'
 59. Fast 1200mV 0C Model Recovery: 'clk'
 60. Fast 1200mV 0C Model Removal: 'clk'
 61. Fast 1200mV 0C Model Removal: 'rwdsgen'
 62. Fast 1200mV 0C Model Metastability Summary
 63. Multicorner Timing Analysis Summary
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Signal Integrity Metrics (Slow 1200mv 0c Model)
 67. Signal Integrity Metrics (Slow 1200mv 85c Model)
 68. Signal Integrity Metrics (Fast 1200mv 0c Model)
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths Summary
 76. Clock Status Summary
 77. Unconstrained Input Ports
 78. Unconstrained Input Ports
 79. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Timing Analyzer       ; Timing Analyzer                                        ;
; Revision Name         ; avs_hram_converter                                     ;
; Device Family         ; Cyclone 10 LP                                          ;
; Device Name           ; 10CL025YE144C8G                                        ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   6.7%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------+
; SDC File List                                                     ;
+-------------------------------+--------+--------------------------+
; SDC File Path                 ; Status ; Read at                  ;
+-------------------------------+--------+--------------------------+
; ../sdc/avs_hram_converter.sdc ; OK     ; Wed Jan 10 16:14:49 2024 ;
+-------------------------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; Clock Name    ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                       ; Targets                                                                                                                     ;
+---------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+
; clk           ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                              ; { clk }                                                                                                                     ;
; clk_x8        ; Generated ; 2.500  ; 400.0 MHz ; 0.000 ; 1.250  ; 50.00      ; 1         ; 8           ;       ;        ;           ;            ; false    ; clk    ; EU|pll_x8_inst|altpll_component|auto_generated|pll1|inclk[0] ; { EU|pll_x8_inst|altpll_component|auto_generated|pll1|clk[0] }                                                              ;
; rwdsgen       ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                              ; { avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out } ;
; shifted_clock ; Generated ; 20.000 ; 50.0 MHz  ; 5.000 ; 15.000 ; 50.00      ; 1         ; 1           ; 90.0  ;        ;           ;            ; false    ; clk    ; EU|clk_shifter|altpll_component|auto_generated|pll1|inclk[0] ; { EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] }                                                              ;
+---------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                            ;
+------------+-----------------+---------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note                                           ;
+------------+-----------------+---------------+------------------------------------------------+
; 59.91 MHz  ; 59.91 MHz       ; clk           ;                                                ;
; 78.83 MHz  ; 78.83 MHz       ; shifted_clock ;                                                ;
; 253.55 MHz ; 253.55 MHz      ; rwdsgen       ;                                                ;
; 471.25 MHz ; 402.09 MHz      ; clk_x8        ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------+
; Slow 1200mV 85C Model Setup Summary   ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk_x8        ; 0.339 ; 0.000         ;
; clk           ; 1.654 ; 0.000         ;
; shifted_clock ; 3.657 ; 0.000         ;
; rwdsgen       ; 7.913 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 85C Model Hold Summary    ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk           ; 0.454 ; 0.000         ;
; clk_x8        ; 0.454 ; 0.000         ;
; rwdsgen       ; 0.455 ; 0.000         ;
; shifted_clock ; 6.170 ; 0.000         ;
+---------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; rwdsgen ; 8.299  ; 0.000               ;
; clk     ; 16.490 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; clk     ; 1.096 ; 0.000               ;
; rwdsgen ; 9.865 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------+-------+---------------------------+
; Clock         ; Slack ; End Point TNS             ;
+---------------+-------+---------------------------+
; clk_x8        ; 0.013 ; 0.000                     ;
; clk           ; 9.633 ; 0.000                     ;
; rwdsgen       ; 9.735 ; 0.000                     ;
; shifted_clock ; 9.979 ; 0.000                     ;
+---------------+-------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_x8'                                                                                                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; clk_x8       ; clk_x8      ; 1.250        ; -0.029     ; 0.883      ;
; 0.340 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; clk_x8       ; clk_x8      ; 1.250        ; -0.030     ; 0.881      ;
; 0.341 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; clk_x8       ; clk_x8      ; 1.250        ; -0.030     ; 0.880      ;
; 0.341 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; clk_x8       ; clk_x8      ; 1.250        ; -0.029     ; 0.881      ;
; 0.378 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 2.042      ;
; 0.378 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 2.042      ;
; 0.378 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 2.042      ;
; 0.378 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 2.042      ;
; 0.378 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 2.042      ;
; 0.378 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 2.042      ;
; 0.378 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 2.042      ;
; 0.378 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 2.042      ;
; 0.404 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 2.016      ;
; 0.404 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 2.016      ;
; 0.510 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.911      ;
; 0.513 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.908      ;
; 0.517 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.904      ;
; 0.520 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.901      ;
; 0.529 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.892      ;
; 0.535 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.885      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.822      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.822      ;
; 0.633 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.787      ;
; 0.633 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.787      ;
; 0.633 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.787      ;
; 0.633 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.787      ;
; 0.633 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.787      ;
; 0.633 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.787      ;
; 0.727 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.694      ;
; 0.731 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.689      ;
; 0.733 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.688      ;
; 0.750 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.679      ;
; 0.759 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.661      ;
; 0.775 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.645      ;
; 0.790 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.639      ;
; 0.793 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipe|dout            ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.628      ;
; 0.795 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.626      ;
; 0.882 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.539      ;
; 0.887 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.534      ;
; 0.889 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.532      ;
; 0.905 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.515      ;
; 0.908 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.512      ;
; 0.908 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.512      ;
; 0.930 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.490      ;
; 0.931 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.489      ;
; 0.931 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.490      ;
; 0.937 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.484      ;
; 0.945 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.475      ;
; 0.946 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.476      ;
; 0.948 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.474      ;
; 0.949 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.473      ;
; 0.950 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.470      ;
; 0.950 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.472      ;
; 0.956 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.464      ;
; 0.963 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.458      ;
; 0.964 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.082     ; 1.455      ;
; 0.965 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.457      ;
; 0.971 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.451      ;
; 0.990 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.431      ;
; 0.992 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.430      ;
; 0.997 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.425      ;
; 1.041 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.082     ; 1.378      ;
; 1.044 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.376      ;
; 1.079 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.343      ;
; 1.080 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.340      ;
; 1.088 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.333      ;
; 1.088 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.333      ;
; 1.088 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.333      ;
; 1.110 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.311      ;
; 1.116 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[6]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.306      ;
; 1.122 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.300      ;
; 1.138 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.283      ;
; 1.144 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.278      ;
; 1.156 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[5]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.265      ;
; 1.160 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.261      ;
; 1.160 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.261      ;
; 1.174 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.246      ;
; 1.174 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipe|dout            ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.247      ;
; 1.175 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.245      ;
; 1.176 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.245      ;
; 1.176 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.245      ;
; 1.176 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.245      ;
; 1.176 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.245      ;
; 1.181 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.240      ;
; 1.184 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.079     ; 1.238      ;
; 1.190 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.231      ;
; 1.191 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.230      ;
; 1.191 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.230      ;
; 1.193 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.228      ;
; 1.195 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.225      ;
; 1.195 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.226      ;
; 1.196 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.081     ; 1.224      ;
; 1.196 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.225      ;
; 1.197 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.224      ;
; 1.200 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[4]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.221      ;
; 1.233 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.188      ;
; 1.235 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.186      ;
; 1.237 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.184      ;
; 1.262 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|system_clear_n                        ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; clk_x8       ; clk_x8      ; 3.750        ; -0.131     ; 2.358      ;
; 1.306 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 2.500        ; -0.080     ; 1.115      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                             ;
+-------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.654 ; clk                                                                                                     ; hram_DQ[1]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 7.326      ;
; 1.738 ; clk                                                                                                     ; hram_DQ[0]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 7.242      ;
; 2.422 ; clk                                                                                                     ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 6.558      ;
; 2.424 ; clk                                                                                                     ; hram_DQ[7]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 6.556      ;
; 2.942 ; clk                                                                                                     ; hram_DQ[2]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 6.038      ;
; 3.036 ; clk                                                                                                     ; hram_DQ[5]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 5.944      ;
; 3.399 ; clk                                                                                                     ; hram_DQ[4]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 5.581      ;
; 3.578 ; clk                                                                                                     ; hram_DQ[6]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 5.402      ;
; 4.403 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.305     ; 4.283      ;
; 4.468 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.305     ; 4.218      ;
; 4.593 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.303     ; 4.095      ;
; 4.653 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.305     ; 4.033      ;
; 4.663 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.303     ; 4.025      ;
; 4.731 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.305     ; 3.955      ;
; 4.796 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.305     ; 3.890      ;
; 4.831 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.305     ; 3.855      ;
; 4.845 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.305     ; 3.841      ;
; 4.847 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.305     ; 3.839      ;
; 4.921 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.303     ; 3.767      ;
; 4.981 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.305     ; 3.705      ;
; 4.991 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.303     ; 3.697      ;
; 5.032 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.305     ; 3.654      ;
; 5.159 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.305     ; 3.527      ;
; 5.173 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.305     ; 3.513      ;
; 5.175 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.305     ; 3.511      ;
; 5.360 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.305     ; 3.326      ;
; 5.470 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.306     ; 3.215      ;
; 5.539 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.312     ; 3.140      ;
; 5.798 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.306     ; 2.887      ;
; 6.018 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.308     ; 2.665      ;
; 6.019 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.306     ; 2.666      ;
; 6.204 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.314     ; 2.473      ;
; 6.253 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 2.429      ;
; 6.266 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.314     ; 2.411      ;
; 6.289 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.311     ; 2.391      ;
; 6.347 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.306     ; 2.338      ;
; 6.401 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.314     ; 2.276      ;
; 6.440 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.310     ; 2.241      ;
; 6.442 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 2.240      ;
; 6.455 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 2.227      ;
; 6.462 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 2.220      ;
; 6.469 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 2.213      ;
; 6.469 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 2.213      ;
; 6.471 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -1.311     ; 2.209      ;
; 6.473 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -1.310     ; 2.208      ;
; 6.522 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.310     ; 2.159      ;
; 6.551 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.312     ; 2.128      ;
; 6.651 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.313     ; 2.027      ;
; 6.669 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 2.013      ;
; 6.693 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.310     ; 1.988      ;
; 6.694 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 1.988      ;
; 6.721 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.313     ; 1.957      ;
; 6.740 ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                   ; hram_DQ[0]                                                                                             ; clk          ; clk         ; 20.000       ; -2.885     ; 9.355      ;
; 6.773 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -1.314     ; 1.904      ;
; 6.785 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.314     ; 1.892      ;
; 6.793 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.311     ; 1.887      ;
; 6.824 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                        ; hram_DQ[0]                                                                                             ; clk          ; clk         ; 20.000       ; -2.885     ; 9.271      ;
; 6.832 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.312     ; 1.847      ;
; 6.832 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.310     ; 1.849      ;
; 6.832 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 1.850      ;
; 6.835 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 1.847      ;
; 6.847 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 1.835      ;
; 6.850 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 1.832      ;
; 6.854 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 1.828      ;
; 6.858 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 1.824      ;
; 6.898 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 1.784      ;
; 6.926 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.310     ; 1.755      ;
; 6.960 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.313     ; 1.718      ;
; 7.029 ; avs_hram_mainconv_CU:CU|present_state.write_end                                                         ; hram_DQ[0]                                                                                             ; clk          ; clk         ; 20.000       ; -2.885     ; 9.066      ;
; 7.051 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.312     ; 1.628      ;
; 7.185 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 1.497      ;
; 7.190 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 1.492      ;
; 7.221 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 1.461      ;
; 7.284 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.313     ; 1.394      ;
; 7.290 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.311     ; 1.390      ;
; 7.307 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.311     ; 1.373      ;
; 7.336 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.311     ; 1.344      ;
; 7.347 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 1.335      ;
; 7.386 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 1.296      ;
; 7.416 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.313     ; 1.262      ;
; 7.420 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 1.262      ;
; 7.434 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.311     ; 1.246      ;
; 7.434 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.311     ; 1.246      ;
; 7.436 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.310     ; 1.245      ;
; 7.451 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 1.231      ;
; 7.454 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.311     ; 1.226      ;
; 7.455 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.311     ; 1.225      ;
; 7.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.311     ; 1.224      ;
; 7.485 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.310     ; 1.196      ;
; 7.494 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.311     ; 1.186      ;
; 7.495 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.310     ; 1.186      ;
; 7.495 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.311     ; 1.185      ;
; 7.502 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.310     ; 1.179      ;
; 7.614 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.311     ; 1.066      ;
; 7.635 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.312     ; 1.044      ;
; 7.644 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.312     ; 1.035      ;
; 7.670 ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                   ; hram_DQ[1]                                                                                             ; clk          ; clk         ; 20.000       ; -2.885     ; 8.425      ;
; 7.754 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                        ; hram_DQ[1]                                                                                             ; clk          ; clk         ; 20.000       ; -2.885     ; 8.341      ;
; 7.788 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; rwdsgen      ; clk         ; 10.000       ; -1.309     ; 0.894      ;
; 7.797 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.311     ; 0.883      ;
+-------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'shifted_clock'                                                                                                           ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; 3.657  ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 10.000       ; 0.000      ; 5.343      ;
; 13.638 ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 20.000       ; 0.000      ; 5.362      ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rwdsgen'                                                                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.913  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.111      ;
; 7.913  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.111      ;
; 7.913  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.111      ;
; 7.913  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.111      ;
; 7.913  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.111      ;
; 7.913  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.111      ;
; 7.913  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.111      ;
; 7.913  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.111      ;
; 7.913  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.111      ;
; 7.913  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.111      ;
; 7.936  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.088      ;
; 7.936  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.088      ;
; 7.936  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.088      ;
; 7.936  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.088      ;
; 7.936  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.088      ;
; 7.936  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.088      ;
; 7.936  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.088      ;
; 7.936  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.088      ;
; 7.936  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.088      ;
; 7.936  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 3.088      ;
; 8.208  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.817      ;
; 8.208  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.817      ;
; 8.208  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.817      ;
; 8.208  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.817      ;
; 8.208  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.817      ;
; 8.208  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.817      ;
; 8.231  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.794      ;
; 8.231  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.794      ;
; 8.231  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.794      ;
; 8.231  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.794      ;
; 8.231  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.794      ;
; 8.231  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.794      ;
; 8.254  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 2.770      ;
; 8.254  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 2.770      ;
; 8.254  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 2.770      ;
; 8.254  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 2.770      ;
; 8.254  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 2.770      ;
; 8.254  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 2.770      ;
; 8.254  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 2.770      ;
; 8.254  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 2.770      ;
; 8.254  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 2.770      ;
; 8.254  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.033      ; 2.770      ;
; 8.549  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.476      ;
; 8.549  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.476      ;
; 8.549  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.476      ;
; 8.549  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.476      ;
; 8.549  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.476      ;
; 8.549  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 1.034      ; 2.476      ;
; 8.696  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.023      ; 2.318      ;
; 8.696  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]                                          ; clk          ; rwdsgen     ; 10.000       ; 1.023      ; 2.318      ;
; 8.720  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.022      ; 2.293      ;
; 8.720  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.022      ; 2.293      ;
; 8.720  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.022      ; 2.293      ;
; 8.720  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.022      ; 2.293      ;
; 8.720  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.022      ; 2.293      ;
; 8.720  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.022      ; 2.293      ;
; 8.720  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.022      ; 2.293      ;
; 8.727  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.020      ; 2.284      ;
; 8.727  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.020      ; 2.284      ;
; 8.865  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 1.026      ; 2.152      ;
; 8.913  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 1.026      ; 2.104      ;
; 9.463  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[0]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.025      ; 1.553      ;
; 9.487  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[1]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.025      ; 1.529      ;
; 9.609  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 1.026      ; 1.408      ;
; 9.740  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[7]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.027      ; 1.278      ;
; 9.755  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 1.026      ; 1.262      ;
; 9.756  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 1.026      ; 1.261      ;
; 9.766  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 1.026      ; 1.251      ;
; 9.773  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 1.026      ; 1.244      ;
; 9.900  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[3]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.027      ; 1.118      ;
; 9.900  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[6]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.027      ; 1.118      ;
; 9.901  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[9]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.028      ; 1.118      ;
; 9.901  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[5]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.027      ; 1.117      ;
; 9.928  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[8]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.027      ; 1.090      ;
; 9.934  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[4]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.027      ; 1.084      ;
; 9.938  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[2]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]                                           ; clk          ; rwdsgen     ; 10.000       ; 1.027      ; 1.080      ;
; 10.047 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 1.026      ; 0.970      ;
; 10.049 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 1.026      ; 0.968      ;
; 10.109 ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[10]                                                                                        ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]                                          ; clk          ; rwdsgen     ; 10.000       ; 1.028      ; 0.910      ;
; 16.056 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.873      ;
; 16.056 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.873      ;
; 16.056 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.873      ;
; 16.056 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.873      ;
; 16.056 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.873      ;
; 16.056 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.873      ;
; 16.056 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.873      ;
; 16.056 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.873      ;
; 16.056 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.873      ;
; 16.056 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.873      ;
; 16.251 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.678      ;
; 16.251 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.678      ;
; 16.251 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.678      ;
; 16.251 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.678      ;
; 16.251 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.678      ;
; 16.251 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.678      ;
; 16.251 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.678      ;
; 16.251 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.678      ;
; 16.251 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.678      ;
; 16.251 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.072     ; 3.678      ;
; 16.351 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.071     ; 3.579      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff|dummy_out                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:9:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:9:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:\g1:1:chain_tff|dummy_out                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                                                        ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                                                        ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:7:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:7:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                                                        ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|d_flipflop:dpd_req_tracker|dout                                                                                  ; avs_hram_mainconv_EU:EU|d_flipflop:dpd_req_tracker|dout                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                        ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:8:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:8:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:4:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:4:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:6:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:6:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                      ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:5:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:5:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; avs_hram_mainconv_EU:EU|d_flipflop:rwds_tracker|dout                                                                                     ; avs_hram_mainconv_EU:EU|d_flipflop:rwds_tracker|dout                                                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:3:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:3:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                       ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                                                           ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                     ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:entry_tff|dummy_out                                       ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:entry_tff|dummy_out                                                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                         ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                         ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.456 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.473      ; 1.183      ;
; 0.466 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.485 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.473      ; 1.212      ;
; 0.497 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[0]                                    ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.474      ; 1.225      ;
; 0.504 ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                                                         ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                                                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.796      ;
; 0.506 ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                     ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.797      ;
; 0.511 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.512 ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                                                   ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.803      ;
; 0.519 ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                         ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.810      ;
; 0.525 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.817      ;
; 0.528 ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.820      ;
; 0.529 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[1]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.821      ;
; 0.529 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[17]                                                                                            ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[14]                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.821      ;
; 0.531 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.079      ; 0.822      ;
; 0.534 ; avs_writedata[3]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.892      ; 2.638      ;
; 0.542 ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                                                    ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.834      ;
; 0.542 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.834      ;
; 0.543 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.835      ;
; 0.543 ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                                                       ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.835      ;
; 0.544 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[0]                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.836      ;
; 0.545 ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                                                    ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.837      ;
; 0.545 ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                                                               ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.837      ;
; 0.552 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.844      ;
; 0.554 ; avs_address[12]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[12]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.901      ; 2.667      ;
; 0.555 ; avs_writedata[11]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[11]                                                                                                         ; clk          ; clk         ; 0.000        ; 2.892      ; 2.659      ;
; 0.569 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff|dummy_out                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.861      ;
; 0.573 ; avs_writedata[15]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[15]                                                                                                         ; clk          ; clk         ; 0.000        ; 2.902      ; 2.687      ;
; 0.586 ; avs_address[15]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[15]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.901      ; 2.699      ;
; 0.606 ; avs_address[4]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[4]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.902      ; 2.720      ;
; 0.608 ; avs_address[7]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[7]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.900      ; 2.720      ;
; 0.610 ; avs_address[5]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[5]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.902      ; 2.724      ;
; 0.610 ; avs_address[14]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[14]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.901      ; 2.723      ;
; 0.610 ; avs_address[20]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[20]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.902      ; 2.724      ;
; 0.611 ; avs_address[17]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[17]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.900      ; 2.723      ;
; 0.614 ; avs_address[13]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[13]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.901      ; 2.727      ;
; 0.617 ; avs_address[2]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[2]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.901      ; 2.730      ;
; 0.619 ; avs_writedata[1]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.889      ; 2.720      ;
; 0.619 ; avs_address[9]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[9]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.900      ; 2.731      ;
; 0.627 ; avs_burstcount[10]                                                                                                                       ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[10]                                                                                                       ; clk          ; clk         ; 0.000        ; 2.882      ; 2.721      ;
; 0.628 ; avs_address[11]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[11]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.900      ; 2.740      ;
; 0.631 ; avs_writedata[5]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.892      ; 2.735      ;
; 0.640 ; avs_burstcount[2]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[2]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.882      ; 2.734      ;
; 0.641 ; avs_address[6]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[6]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.901      ; 2.754      ;
; 0.646 ; avs_writedata[8]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[8]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.902      ; 2.760      ;
; 0.653 ; avs_address[0]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[0]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.900      ; 2.765      ;
; 0.657 ; avs_writedata[9]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[9]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.892      ; 2.761      ;
; 0.663 ; avs_address[1]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[1]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.901      ; 2.776      ;
; 0.668 ; avs_writedata[0]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.902      ; 2.782      ;
; 0.676 ; avs_burstcount[7]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[7]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.882      ; 2.770      ;
; 0.678 ; avs_address[19]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[19]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.900      ; 2.790      ;
; 0.679 ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                                                      ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.971      ;
; 0.681 ; avs_hram_mainconv_EU:EU|d_flipflop:op_tracker|dout                                                                                       ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                                                                       ; clk          ; clk         ; 0.000        ; 0.083      ; 0.976      ;
; 0.683 ; avs_writedata[7]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[7]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.902      ; 2.797      ;
; 0.684 ; avs_writedata[13]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[13]                                                                                                         ; clk          ; clk         ; 0.000        ; 2.892      ; 2.788      ;
; 0.695 ; avs_address[21]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[21]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.902      ; 2.809      ;
; 0.697 ; avs_writedata[12]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[12]                                                                                                         ; clk          ; clk         ; 0.000        ; 2.902      ; 2.811      ;
; 0.698 ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                     ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                                    ; clk          ; clk         ; 0.000        ; 0.079      ; 0.989      ;
; 0.700 ; avs_burstcount[8]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[8]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.882      ; 2.794      ;
; 0.700 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[5]                                                                                             ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.992      ;
; 0.700 ; avs_hram_mainconv_EU:EU|adder_22bit_1pipe:addressgen|lpm_add_sub:LPM_ADD_SUB_component|add_sub_89k:auto_generated|pipeline_dffe[2]       ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA2|dout[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.992      ;
; 0.701 ; avs_burstcount[5]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[5]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.882      ; 2.795      ;
; 0.702 ; avs_hram_mainconv_EU:EU|adder_22bit_1pipe:addressgen|lpm_add_sub:LPM_ADD_SUB_component|add_sub_89k:auto_generated|pipeline_dffe[10]      ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.994      ;
; 0.703 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[8]                                                                                             ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.995      ;
; 0.705 ; avs_writedata[6]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[6]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.892      ; 2.809      ;
; 0.706 ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                                                      ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                                                                     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.998      ;
; 0.707 ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                                                      ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                                                                      ; clk          ; clk         ; 0.000        ; 0.079      ; 0.998      ;
; 0.714 ; avs_write                                                                                                                                ; avs_hram_mainconv_CU:CU|present_state.writemem_prep                                                                                                     ; clk          ; clk         ; 0.000        ; 2.901      ; 2.827      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_x8'                                                                                                                                                                                                                                                                                                              ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.758      ;
; 0.485 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:rwdsgen_pipe|dout          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.777      ;
; 0.494 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.786      ;
; 0.512 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|system_clear_n                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.804      ;
; 0.512 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.804      ;
; 0.633 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.924      ;
; 0.633 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.925      ;
; 0.634 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.926      ;
; 0.635 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.927      ;
; 0.636 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.928      ;
; 0.637 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.929      ;
; 0.640 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.933      ;
; 0.641 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.934      ;
; 0.641 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.934      ;
; 0.642 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.934      ;
; 0.642 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.934      ;
; 0.642 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.934      ;
; 0.642 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.934      ;
; 0.642 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:rwdsgen_pipe|dout          ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.934      ;
; 0.642 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.934      ;
; 0.642 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipe|dout            ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.934      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.935      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.936      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[2]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.937      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[7]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.936      ;
; 0.644 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipe|dout            ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.935      ;
; 0.645 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.938      ;
; 0.645 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.937      ;
; 0.645 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.937      ;
; 0.646 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.938      ;
; 0.647 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.938      ;
; 0.650 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.942      ;
; 0.650 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.942      ;
; 0.651 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.943      ;
; 0.652 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.944      ;
; 0.652 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.944      ;
; 0.653 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.945      ;
; 0.654 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.945      ;
; 0.681 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.973      ;
; 0.687 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.979      ;
; 0.687 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.979      ;
; 0.688 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.980      ;
; 0.689 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[3]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.981      ;
; 0.691 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.983      ;
; 0.695 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.986      ;
; 0.695 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.987      ;
; 0.696 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.988      ;
; 0.697 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.989      ;
; 0.697 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.989      ;
; 0.698 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 0.991      ;
; 0.701 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.993      ;
; 0.701 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 0.992      ;
; 0.704 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.996      ;
; 0.707 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 0.999      ;
; 0.708 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.000      ;
; 0.709 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.001      ;
; 0.710 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.002      ;
; 0.711 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.003      ;
; 0.713 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.005      ;
; 0.713 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.005      ;
; 0.714 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.006      ;
; 0.721 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.013      ;
; 0.724 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.016      ;
; 0.726 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.018      ;
; 0.730 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.022      ;
; 0.733 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.025      ;
; 0.737 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.029      ;
; 0.742 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.081      ; 1.036      ;
; 0.743 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipe|dout           ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.035      ;
; 0.744 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.036      ;
; 0.744 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.036      ;
; 0.745 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.037      ;
; 0.748 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.040      ;
; 0.753 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.045      ;
; 0.754 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.079      ; 1.045      ;
; 0.756 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.048      ;
; 0.770 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.062      ;
; 0.771 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.063      ;
; 0.773 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.080      ; 1.065      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rwdsgen'                                                                                                                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.455 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 0.746      ;
; 0.802 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 1.093      ;
; 2.081 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.380      ;
; 2.081 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.380      ;
; 2.081 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.380      ;
; 2.081 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.380      ;
; 2.081 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.380      ;
; 2.081 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.380      ;
; 2.081 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.380      ;
; 2.081 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.380      ;
; 2.081 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.380      ;
; 2.081 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.380      ;
; 2.146 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.444      ;
; 2.146 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.444      ;
; 2.146 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.444      ;
; 2.146 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.444      ;
; 2.146 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.444      ;
; 2.325 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.624      ;
; 2.325 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.624      ;
; 2.325 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.624      ;
; 2.325 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.624      ;
; 2.325 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.624      ;
; 2.325 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.624      ;
; 2.325 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.624      ;
; 2.325 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.624      ;
; 2.325 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.624      ;
; 2.325 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.087      ; 2.624      ;
; 2.339 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.637      ;
; 2.339 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.637      ;
; 2.339 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.637      ;
; 2.339 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.637      ;
; 2.339 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.637      ;
; 2.370 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.089      ; 2.671      ;
; 2.370 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.089      ; 2.671      ;
; 2.370 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.089      ; 2.671      ;
; 2.370 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.089      ; 2.671      ;
; 2.370 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.089      ; 2.671      ;
; 2.413 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.088      ; 2.713      ;
; 2.413 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.088      ; 2.713      ;
; 2.413 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.088      ; 2.713      ;
; 2.413 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.088      ; 2.713      ;
; 2.413 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.088      ; 2.713      ;
; 2.413 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.088      ; 2.713      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.526 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 2.828      ;
; 2.535 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.833      ;
; 2.535 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.833      ;
; 2.535 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.833      ;
; 2.535 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.833      ;
; 2.535 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.833      ;
; 2.535 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 2.833      ;
; 2.563 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.089      ; 2.864      ;
; 2.563 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.089      ; 2.864      ;
; 2.563 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.089      ; 2.864      ;
; 2.563 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.089      ; 2.864      ;
; 2.563 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.089      ; 2.864      ;
; 2.606 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.088      ; 2.906      ;
; 2.606 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.088      ; 2.906      ;
; 2.606 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.088      ; 2.906      ;
; 2.606 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.088      ; 2.906      ;
; 2.606 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.088      ; 2.906      ;
; 2.606 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.088      ; 2.906      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.716 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.090      ; 3.018      ;
; 2.779 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 3.077      ;
; 2.779 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 3.077      ;
; 2.779 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 3.077      ;
; 2.779 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 3.077      ;
; 2.779 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 3.077      ;
; 2.779 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.086      ; 3.077      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'shifted_clock'                                                                                                            ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; 6.170  ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 0.000        ; 0.000      ; 5.170      ;
; 16.149 ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; -10.000      ; 0.000      ; 5.149      ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rwdsgen'                                                                                                                                                                                          ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.299 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 3.913      ; 3.605      ;
; 8.299 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 3.913      ; 3.605      ;
; 8.299 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 3.913      ; 3.605      ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                                             ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.490 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                             ; clk          ; clk         ; 20.000       ; 2.794      ; 4.305      ;
; 16.490 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                    ; clk          ; clk         ; 20.000       ; 2.794      ; 4.305      ;
; 16.490 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0                                                       ; clk          ; clk         ; 20.000       ; 2.794      ; 4.305      ;
; 16.490 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                      ; clk          ; clk         ; 20.000       ; 2.794      ; 4.305      ;
; 16.490 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_end                                                   ; clk          ; clk         ; 20.000       ; 2.794      ; 4.305      ;
; 16.490 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                    ; clk          ; clk         ; 20.000       ; 2.794      ; 4.305      ;
; 16.490 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                    ; clk          ; clk         ; 20.000       ; 2.794      ; 4.305      ;
; 16.490 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                           ; clk          ; clk         ; 20.000       ; 2.794      ; 4.305      ;
; 16.490 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                             ; clk          ; clk         ; 20.000       ; 2.794      ; 4.305      ;
; 16.829 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset                                                            ; clk          ; clk         ; 20.000       ; 2.793      ; 3.965      ;
; 16.829 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle                                                             ; clk          ; clk         ; 20.000       ; 2.793      ; 3.965      ;
; 16.829 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_prep                                                    ; clk          ; clk         ; 20.000       ; 2.793      ; 3.965      ;
; 16.829 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                    ; clk          ; clk         ; 20.000       ; 2.793      ; 3.965      ;
; 16.829 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.readmem_prep                                                     ; clk          ; clk         ; 20.000       ; 2.793      ; 3.965      ;
; 16.875 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                       ; clk          ; clk         ; 20.000       ; 2.777      ; 3.903      ;
; 16.875 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                     ; clk          ; clk         ; 20.000       ; 2.777      ; 3.903      ;
; 16.875 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem                                                         ; clk          ; clk         ; 20.000       ; 2.777      ; 3.903      ;
; 16.875 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                       ; clk          ; clk         ; 20.000       ; 2.777      ; 3.903      ;
; 16.875 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                    ; clk          ; clk         ; 20.000       ; 2.777      ; 3.903      ;
; 16.875 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                ; clk          ; clk         ; 20.000       ; 2.777      ; 3.903      ;
; 16.875 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                  ; clk          ; clk         ; 20.000       ; 2.777      ; 3.903      ;
; 16.875 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                             ; clk          ; clk         ; 20.000       ; 2.777      ; 3.903      ;
; 16.875 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                     ; clk          ; clk         ; 20.000       ; 2.777      ; 3.903      ;
; 16.875 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                  ; clk          ; clk         ; 20.000       ; 2.777      ; 3.903      ;
; 16.875 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                    ; clk          ; clk         ; 20.000       ; 2.777      ; 3.903      ;
; 16.875 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                       ; clk          ; clk         ; 20.000       ; 2.777      ; 3.903      ;
; 16.875 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_end                                                        ; clk          ; clk         ; 20.000       ; 2.777      ; 3.903      ;
; 17.123 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                       ; clk          ; clk         ; 20.000       ; 2.777      ; 3.655      ;
; 17.123 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                    ; clk          ; clk         ; 20.000       ; 2.777      ; 3.655      ;
; 17.123 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                 ; clk          ; clk         ; 20.000       ; 2.777      ; 3.655      ;
; 17.123 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                   ; clk          ; clk         ; 20.000       ; 2.777      ; 3.655      ;
; 17.123 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                         ; clk          ; clk         ; 20.000       ; 2.777      ; 3.655      ;
; 17.123 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                     ; clk          ; clk         ; 20.000       ; 2.777      ; 3.655      ;
; 17.123 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_2                                                ; clk          ; clk         ; 20.000       ; 2.777      ; 3.655      ;
; 17.123 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                  ; clk          ; clk         ; 20.000       ; 2.777      ; 3.655      ;
; 17.123 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                       ; clk          ; clk         ; 20.000       ; 2.777      ; 3.655      ;
; 17.123 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                     ; clk          ; clk         ; 20.000       ; 2.777      ; 3.655      ;
; 17.153 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_1                                                       ; clk          ; clk         ; 20.000       ; 2.780      ; 3.628      ;
; 17.153 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                      ; clk          ; clk         ; 20.000       ; 2.780      ; 3.628      ;
; 17.153 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                      ; clk          ; clk         ; 20.000       ; 2.780      ; 3.628      ;
; 17.153 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                      ; clk          ; clk         ; 20.000       ; 2.780      ; 3.628      ;
; 17.175 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; clk          ; clk         ; 20.000       ; 2.779      ; 3.605      ;
; 17.175 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset          ; clk          ; clk         ; 20.000       ; 2.779      ; 3.605      ;
; 17.175 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled  ; clk          ; clk         ; 20.000       ; 2.779      ; 3.605      ;
; 17.175 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; clk          ; clk         ; 20.000       ; 2.779      ; 3.605      ;
; 17.175 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; clk          ; clk         ; 20.000       ; 2.779      ; 3.605      ;
; 17.175 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; clk          ; clk         ; 20.000       ; 2.779      ; 3.605      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                                             ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.096 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset          ; clk          ; clk         ; 0.000        ; 2.887      ; 3.195      ;
; 1.096 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; clk          ; clk         ; 0.000        ; 2.887      ; 3.195      ;
; 1.096 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; clk          ; clk         ; 0.000        ; 2.887      ; 3.195      ;
; 1.096 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled  ; clk          ; clk         ; 0.000        ; 2.887      ; 3.195      ;
; 1.096 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; clk          ; clk         ; 0.000        ; 2.887      ; 3.195      ;
; 1.096 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; clk          ; clk         ; 0.000        ; 2.887      ; 3.195      ;
; 1.137 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                      ; clk          ; clk         ; 0.000        ; 2.888      ; 3.237      ;
; 1.137 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                      ; clk          ; clk         ; 0.000        ; 2.888      ; 3.237      ;
; 1.137 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_1                                                       ; clk          ; clk         ; 0.000        ; 2.888      ; 3.237      ;
; 1.137 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                      ; clk          ; clk         ; 0.000        ; 2.888      ; 3.237      ;
; 1.154 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                  ; clk          ; clk         ; 0.000        ; 2.884      ; 3.250      ;
; 1.154 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                       ; clk          ; clk         ; 0.000        ; 2.884      ; 3.250      ;
; 1.154 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                    ; clk          ; clk         ; 0.000        ; 2.884      ; 3.250      ;
; 1.154 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_2                                                ; clk          ; clk         ; 0.000        ; 2.884      ; 3.250      ;
; 1.154 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                     ; clk          ; clk         ; 0.000        ; 2.884      ; 3.250      ;
; 1.154 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                 ; clk          ; clk         ; 0.000        ; 2.884      ; 3.250      ;
; 1.154 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                   ; clk          ; clk         ; 0.000        ; 2.884      ; 3.250      ;
; 1.154 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                     ; clk          ; clk         ; 0.000        ; 2.884      ; 3.250      ;
; 1.154 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                         ; clk          ; clk         ; 0.000        ; 2.884      ; 3.250      ;
; 1.154 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                       ; clk          ; clk         ; 0.000        ; 2.884      ; 3.250      ;
; 1.368 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                    ; clk          ; clk         ; 0.000        ; 2.885      ; 3.465      ;
; 1.368 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                  ; clk          ; clk         ; 0.000        ; 2.885      ; 3.465      ;
; 1.368 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                       ; clk          ; clk         ; 0.000        ; 2.885      ; 3.465      ;
; 1.368 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem                                                         ; clk          ; clk         ; 0.000        ; 2.885      ; 3.465      ;
; 1.368 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_end                                                        ; clk          ; clk         ; 0.000        ; 2.885      ; 3.465      ;
; 1.368 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                ; clk          ; clk         ; 0.000        ; 2.885      ; 3.465      ;
; 1.368 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                             ; clk          ; clk         ; 0.000        ; 2.885      ; 3.465      ;
; 1.368 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                       ; clk          ; clk         ; 0.000        ; 2.885      ; 3.465      ;
; 1.368 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                  ; clk          ; clk         ; 0.000        ; 2.885      ; 3.465      ;
; 1.368 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                     ; clk          ; clk         ; 0.000        ; 2.885      ; 3.465      ;
; 1.368 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                     ; clk          ; clk         ; 0.000        ; 2.885      ; 3.465      ;
; 1.368 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                       ; clk          ; clk         ; 0.000        ; 2.885      ; 3.465      ;
; 1.368 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                    ; clk          ; clk         ; 0.000        ; 2.885      ; 3.465      ;
; 1.403 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.readmem_prep                                                     ; clk          ; clk         ; 0.000        ; 2.901      ; 3.516      ;
; 1.403 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                    ; clk          ; clk         ; 0.000        ; 2.901      ; 3.516      ;
; 1.403 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset                                                            ; clk          ; clk         ; 0.000        ; 2.901      ; 3.516      ;
; 1.403 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_prep                                                    ; clk          ; clk         ; 0.000        ; 2.901      ; 3.516      ;
; 1.403 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle                                                             ; clk          ; clk         ; 0.000        ; 2.901      ; 3.516      ;
; 1.683 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                    ; clk          ; clk         ; 0.000        ; 2.902      ; 3.797      ;
; 1.683 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                           ; clk          ; clk         ; 0.000        ; 2.902      ; 3.797      ;
; 1.683 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                             ; clk          ; clk         ; 0.000        ; 2.902      ; 3.797      ;
; 1.683 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                             ; clk          ; clk         ; 0.000        ; 2.902      ; 3.797      ;
; 1.683 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0                                                       ; clk          ; clk         ; 0.000        ; 2.902      ; 3.797      ;
; 1.683 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                      ; clk          ; clk         ; 0.000        ; 2.902      ; 3.797      ;
; 1.683 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                    ; clk          ; clk         ; 0.000        ; 2.902      ; 3.797      ;
; 1.683 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                    ; clk          ; clk         ; 0.000        ; 2.902      ; 3.797      ;
; 1.683 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_end                                                   ; clk          ; clk         ; 0.000        ; 2.902      ; 3.797      ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rwdsgen'                                                                                                                                                                                           ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.865 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; -10.000      ; 4.088      ; 3.195      ;
; 9.865 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; -10.000      ; 4.088      ; 3.195      ;
; 9.865 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; -10.000      ; 4.088      ; 3.195      ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                             ;
+------------+-----------------+---------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note                                           ;
+------------+-----------------+---------------+------------------------------------------------+
; 64.93 MHz  ; 64.93 MHz       ; clk           ;                                                ;
; 87.41 MHz  ; 87.41 MHz       ; shifted_clock ;                                                ;
; 272.85 MHz ; 272.85 MHz      ; rwdsgen       ;                                                ;
; 505.05 MHz ; 402.09 MHz      ; clk_x8        ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 0C Model Setup Summary    ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk_x8        ; 0.444 ; 0.000         ;
; clk           ; 2.299 ; 0.000         ;
; shifted_clock ; 4.280 ; 0.000         ;
; rwdsgen       ; 7.948 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Hold Summary     ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk           ; 0.402 ; 0.000         ;
; clk_x8        ; 0.402 ; 0.000         ;
; rwdsgen       ; 0.406 ; 0.000         ;
; shifted_clock ; 5.539 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; rwdsgen ; 8.068  ; 0.000              ;
; clk     ; 16.439 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; clk     ; 1.029 ; 0.000              ;
; rwdsgen ; 9.973 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+-------+--------------------------+
; Clock         ; Slack ; End Point TNS            ;
+---------------+-------+--------------------------+
; clk_x8        ; 0.013 ; 0.000                    ;
; rwdsgen       ; 9.630 ; 0.000                    ;
; clk           ; 9.646 ; 0.000                    ;
; shifted_clock ; 9.989 ; 0.000                    ;
+---------------+-------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_x8'                                                                                                                                                                                                                                                                                                              ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.444 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; clk_x8       ; clk_x8      ; 1.250        ; -0.011     ; 0.797      ;
; 0.446 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; clk_x8       ; clk_x8      ; 1.250        ; -0.011     ; 0.795      ;
; 0.447 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; clk_x8       ; clk_x8      ; 1.250        ; -0.010     ; 0.795      ;
; 0.448 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; clk_x8       ; clk_x8      ; 1.250        ; -0.010     ; 0.794      ;
; 0.520 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.910      ;
; 0.520 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.910      ;
; 0.520 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.910      ;
; 0.520 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.910      ;
; 0.520 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.910      ;
; 0.520 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.910      ;
; 0.520 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.910      ;
; 0.520 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.910      ;
; 0.552 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.878      ;
; 0.552 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.878      ;
; 0.615 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.815      ;
; 0.619 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.811      ;
; 0.633 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.797      ;
; 0.637 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.792      ;
; 0.649 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.781      ;
; 0.657 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.773      ;
; 0.695 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.068     ; 1.739      ;
; 0.754 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.675      ;
; 0.785 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.645      ;
; 0.785 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.645      ;
; 0.785 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.645      ;
; 0.785 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.645      ;
; 0.785 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.645      ;
; 0.785 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.645      ;
; 0.809 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.620      ;
; 0.832 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.598      ;
; 0.854 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.064     ; 1.584      ;
; 0.877 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.553      ;
; 0.885 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.545      ;
; 0.886 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.064     ; 1.552      ;
; 0.907 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.523      ;
; 0.911 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.519      ;
; 0.916 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipe|dout            ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.514      ;
; 0.992 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.438      ;
; 1.013 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.417      ;
; 1.014 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.416      ;
; 1.018 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.412      ;
; 1.021 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.409      ;
; 1.024 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.406      ;
; 1.034 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.396      ;
; 1.039 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.391      ;
; 1.044 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.385      ;
; 1.046 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.384      ;
; 1.047 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.382      ;
; 1.049 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.381      ;
; 1.049 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.381      ;
; 1.060 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.370      ;
; 1.083 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.347      ;
; 1.093 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.337      ;
; 1.098 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.332      ;
; 1.098 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.332      ;
; 1.099 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.334      ;
; 1.100 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.333      ;
; 1.101 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.332      ;
; 1.101 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; clk_x8       ; clk_x8      ; 2.500        ; -0.069     ; 1.332      ;
; 1.112 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.074     ; 1.316      ;
; 1.115 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.074     ; 1.313      ;
; 1.128 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.302      ;
; 1.133 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.297      ;
; 1.139 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.292      ;
; 1.148 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.282      ;
; 1.149 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.074     ; 1.279      ;
; 1.150 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.280      ;
; 1.154 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.275      ;
; 1.176 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[6]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.254      ;
; 1.183 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.071     ; 1.248      ;
; 1.247 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.183      ;
; 1.253 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[5]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.177      ;
; 1.272 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.158      ;
; 1.275 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.154      ;
; 1.283 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipe|dout            ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.147      ;
; 1.284 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.146      ;
; 1.291 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.139      ;
; 1.292 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.138      ;
; 1.304 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.126      ;
; 1.306 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.124      ;
; 1.306 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.124      ;
; 1.306 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.123      ;
; 1.307 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.123      ;
; 1.307 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.123      ;
; 1.308 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[4]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.121      ;
; 1.311 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.068     ; 1.123      ;
; 1.312 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.118      ;
; 1.313 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.116      ;
; 1.318 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.112      ;
; 1.321 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.108      ;
; 1.322 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.108      ;
; 1.322 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.107      ;
; 1.323 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.106      ;
; 1.324 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.106      ;
; 1.324 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.106      ;
; 1.359 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.070      ;
; 1.361 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.073     ; 1.068      ;
; 1.364 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.066      ;
; 1.372 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|system_clear_n                        ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; clk_x8       ; clk_x8      ; 3.750        ; -0.131     ; 2.249      ;
; 1.390 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 2.500        ; -0.072     ; 1.040      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                              ;
+-------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                               ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.299 ; clk                                                                                                     ; hram_DQ[1]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 6.681      ;
; 2.388 ; clk                                                                                                     ; hram_DQ[0]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 6.592      ;
; 2.903 ; clk                                                                                                     ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 6.077      ;
; 2.905 ; clk                                                                                                     ; hram_DQ[7]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 6.075      ;
; 3.404 ; clk                                                                                                     ; hram_DQ[2]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 5.576      ;
; 3.499 ; clk                                                                                                     ; hram_DQ[5]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 5.481      ;
; 3.830 ; clk                                                                                                     ; hram_DQ[4]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 5.150      ;
; 4.006 ; clk                                                                                                     ; hram_DQ[6]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 4.974      ;
; 4.842 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.118     ; 4.032      ;
; 4.898 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.118     ; 3.976      ;
; 4.959 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.115     ; 3.918      ;
; 5.027 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.115     ; 3.850      ;
; 5.072 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.118     ; 3.802      ;
; 5.134 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.118     ; 3.740      ;
; 5.190 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.118     ; 3.684      ;
; 5.237 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.118     ; 3.637      ;
; 5.238 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.118     ; 3.636      ;
; 5.239 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.118     ; 3.635      ;
; 5.251 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.115     ; 3.626      ;
; 5.319 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.115     ; 3.558      ;
; 5.364 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.118     ; 3.510      ;
; 5.413 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.118     ; 3.461      ;
; 5.529 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.118     ; 3.345      ;
; 5.530 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.118     ; 3.344      ;
; 5.531 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.118     ; 3.343      ;
; 5.705 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.118     ; 3.169      ;
; 5.845 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.119     ; 3.028      ;
; 5.846 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.126     ; 3.020      ;
; 6.137 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.119     ; 2.736      ;
; 6.313 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.121     ; 2.558      ;
; 6.359 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -1.119     ; 2.514      ;
; 6.515 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.128     ; 2.349      ;
; 6.557 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.125     ; 2.310      ;
; 6.576 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.128     ; 2.288      ;
; 6.596 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.127     ; 2.269      ;
; 6.651 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -1.119     ; 2.222      ;
; 6.691 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.128     ; 2.173      ;
; 6.774 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -1.127     ; 2.091      ;
; 6.788 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -1.123     ; 2.081      ;
; 6.790 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 2.080      ;
; 6.803 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.125     ; 2.064      ;
; 6.807 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 2.063      ;
; 6.807 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.125     ; 2.060      ;
; 6.811 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.123     ; 2.058      ;
; 6.824 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 2.046      ;
; 6.862 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.126     ; 2.004      ;
; 6.886 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.123     ; 1.983      ;
; 6.912 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.127     ; 1.953      ;
; 7.013 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.127     ; 1.852      ;
; 7.035 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.123     ; 1.834      ;
; 7.035 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.835      ;
; 7.040 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.830      ;
; 7.043 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -1.128     ; 1.821      ;
; 7.059 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.128     ; 1.805      ;
; 7.066 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.127     ; 1.799      ;
; 7.118 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.752      ;
; 7.120 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.123     ; 1.749      ;
; 7.137 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.125     ; 1.730      ;
; 7.142 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.125     ; 1.725      ;
; 7.146 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.126     ; 1.720      ;
; 7.155 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.715      ;
; 7.168 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.125     ; 1.699      ;
; 7.171 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.699      ;
; 7.222 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.121     ; 1.649      ;
; 7.234 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.127     ; 1.631      ;
; 7.240 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.630      ;
; 7.345 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.126     ; 1.521      ;
; 7.448 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.422      ;
; 7.448 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.125     ; 1.419      ;
; 7.531 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.125     ; 1.336      ;
; 7.538 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.127     ; 1.327      ;
; 7.560 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.127     ; 1.305      ;
; 7.563 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.127     ; 1.302      ;
; 7.579 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.126     ; 1.287      ;
; 7.592 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.278      ;
; 7.620 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.125     ; 1.247      ;
; 7.691 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.125     ; 1.176      ;
; 7.692 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.127     ; 1.173      ;
; 7.741 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -1.125     ; 1.126      ;
; 7.742 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.126     ; 1.124      ;
; 7.746 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.124      ;
; 7.746 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.124      ;
; 7.760 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -1.126     ; 1.106      ;
; 7.760 ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                   ; hram_DQ[0]                                                                                             ; clk          ; clk         ; 20.000       ; -2.638     ; 8.582      ;
; 7.762 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.108      ;
; 7.763 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.107      ;
; 7.793 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.077      ;
; 7.798 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -1.126     ; 1.068      ;
; 7.802 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.068      ;
; 7.803 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.067      ;
; 7.808 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 1.062      ;
; 7.843 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                        ; hram_DQ[0]                                                                                             ; clk          ; clk         ; 20.000       ; -2.638     ; 8.499      ;
; 7.878 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -1.126     ; 0.988      ;
; 7.885 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -1.126     ; 0.981      ;
; 7.900 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -1.126     ; 0.966      ;
; 8.033 ; avs_hram_mainconv_CU:CU|present_state.write_end                                                         ; hram_DQ[0]                                                                                             ; clk          ; clk         ; 20.000       ; -2.638     ; 8.309      ;
; 8.064 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 0.806      ;
; 8.073 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 0.797      ;
; 8.074 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -1.122     ; 0.796      ;
; 8.650 ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                   ; hram_DQ[1]                                                                                             ; clk          ; clk         ; 20.000       ; -2.638     ; 7.692      ;
+-------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'shifted_clock'                                                                                                            ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; 4.280  ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 10.000       ; 0.000      ; 4.720      ;
; 14.270 ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 20.000       ; 0.000      ; 4.730      ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rwdsgen'                                                                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.948  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.920      ;
; 7.948  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.920      ;
; 7.948  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.920      ;
; 7.948  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.920      ;
; 7.948  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.920      ;
; 7.948  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.920      ;
; 7.948  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.920      ;
; 7.948  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.920      ;
; 7.948  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.920      ;
; 7.948  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.920      ;
; 7.971  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.897      ;
; 7.971  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.897      ;
; 7.971  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.897      ;
; 7.971  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.897      ;
; 7.971  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.897      ;
; 7.971  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.897      ;
; 7.971  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.897      ;
; 7.971  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.897      ;
; 7.971  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.897      ;
; 7.971  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.897      ;
; 8.236  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.632      ;
; 8.236  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.632      ;
; 8.236  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.632      ;
; 8.236  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.632      ;
; 8.236  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.632      ;
; 8.236  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.632      ;
; 8.236  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.632      ;
; 8.236  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.632      ;
; 8.236  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.632      ;
; 8.236  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.876      ; 2.632      ;
; 8.248  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.625      ;
; 8.248  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.625      ;
; 8.248  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.625      ;
; 8.248  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.625      ;
; 8.248  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.625      ;
; 8.248  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.625      ;
; 8.271  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.602      ;
; 8.271  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.602      ;
; 8.271  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.602      ;
; 8.271  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.602      ;
; 8.271  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.602      ;
; 8.271  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.602      ;
; 8.536  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.337      ;
; 8.536  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.337      ;
; 8.536  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.337      ;
; 8.536  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.337      ;
; 8.536  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.337      ;
; 8.536  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.881      ; 2.337      ;
; 8.653  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.868      ; 2.207      ;
; 8.653  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]                                          ; clk          ; rwdsgen     ; 10.000       ; 0.868      ; 2.207      ;
; 8.681  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.867      ; 2.178      ;
; 8.681  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.867      ; 2.178      ;
; 8.681  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.867      ; 2.178      ;
; 8.681  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.867      ; 2.178      ;
; 8.681  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.867      ; 2.178      ;
; 8.681  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.867      ; 2.178      ;
; 8.681  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.867      ; 2.178      ;
; 8.687  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.864      ; 2.169      ;
; 8.687  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.864      ; 2.169      ;
; 8.843  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 0.871      ; 2.020      ;
; 8.873  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 0.871      ; 1.990      ;
; 9.403  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[0]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.869      ; 1.458      ;
; 9.422  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[1]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.869      ; 1.439      ;
; 9.578  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 0.871      ; 1.285      ;
; 9.683  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[7]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.872      ; 1.181      ;
; 9.727  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 0.871      ; 1.136      ;
; 9.728  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 0.871      ; 1.135      ;
; 9.734  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 0.871      ; 1.129      ;
; 9.741  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 0.871      ; 1.122      ;
; 9.829  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[8]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.872      ; 1.035      ;
; 9.834  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[4]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.872      ; 1.030      ;
; 9.838  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[6]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.873      ; 1.027      ;
; 9.839  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[9]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.873      ; 1.026      ;
; 9.840  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[3]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.873      ; 1.025      ;
; 9.841  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[5]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.873      ; 1.024      ;
; 9.845  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[2]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.872      ; 1.019      ;
; 9.991  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 0.871      ; 0.872      ;
; 9.992  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 0.871      ; 0.871      ;
; 10.046 ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[10]                                                                                        ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]                                          ; clk          ; rwdsgen     ; 10.000       ; 0.873      ; 0.819      ;
; 16.335 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.604      ;
; 16.335 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.604      ;
; 16.335 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.604      ;
; 16.335 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.604      ;
; 16.335 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.604      ;
; 16.335 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.604      ;
; 16.335 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.604      ;
; 16.335 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.604      ;
; 16.335 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.604      ;
; 16.335 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.604      ;
; 16.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.426      ;
; 16.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.426      ;
; 16.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.426      ;
; 16.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.426      ;
; 16.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.426      ;
; 16.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.426      ;
; 16.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.426      ;
; 16.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.426      ;
; 16.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.426      ;
; 16.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.063     ; 3.426      ;
; 16.635 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.058     ; 3.309      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|d_flipflop:dpd_req_tracker|dout                                                                                  ; avs_hram_mainconv_EU:EU|d_flipflop:dpd_req_tracker|dout                                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:3:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:3:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                                                        ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                        ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:\g1:1:chain_tff|dummy_out                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff|dummy_out                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|d_flipflop:rwds_tracker|dout                                                                                     ; avs_hram_mainconv_EU:EU|d_flipflop:rwds_tracker|dout                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                      ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:entry_tff|dummy_out                                       ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:entry_tff|dummy_out                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:9:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:9:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:4:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:4:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:7:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:7:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                       ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                                                           ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:8:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:8:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                                                        ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                     ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                                                        ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:6:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:6:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:5:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:5:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                         ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                         ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.684      ;
; 0.434 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.081      ;
; 0.460 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.107      ;
; 0.470 ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                     ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.736      ;
; 0.471 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[0]                                    ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.118      ;
; 0.472 ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                                                         ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.479 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.745      ;
; 0.479 ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                                                   ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.745      ;
; 0.485 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.751      ;
; 0.487 ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                         ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.753      ;
; 0.488 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff|dummy_out                                 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff|dummy_out                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.755      ;
; 0.489 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[1]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.755      ;
; 0.493 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[17]                                                                                            ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[14]                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.760      ;
; 0.504 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.771      ;
; 0.506 ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                                                    ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.773      ;
; 0.507 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                         ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.774      ;
; 0.509 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.775      ;
; 0.509 ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                                                    ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.776      ;
; 0.509 ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                                                       ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                                                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.776      ;
; 0.510 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]            ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[0]                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.776      ;
; 0.510 ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                                                               ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.777      ;
; 0.527 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff|dummy_out                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.794      ;
; 0.534 ; avs_writedata[3]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[3]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.644      ; 2.373      ;
; 0.538 ; avs_address[12]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[12]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.649      ; 2.382      ;
; 0.551 ; avs_writedata[11]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[11]                                                                                                         ; clk          ; clk         ; 0.000        ; 2.644      ; 2.390      ;
; 0.564 ; avs_writedata[15]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[15]                                                                                                         ; clk          ; clk         ; 0.000        ; 2.650      ; 2.409      ;
; 0.564 ; avs_address[15]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[15]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.649      ; 2.408      ;
; 0.576 ; avs_address[4]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[4]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.650      ; 2.421      ;
; 0.582 ; avs_address[5]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[5]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.650      ; 2.427      ;
; 0.583 ; avs_address[20]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[20]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.650      ; 2.428      ;
; 0.584 ; avs_address[14]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[14]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.649      ; 2.428      ;
; 0.588 ; avs_address[7]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[7]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.648      ; 2.431      ;
; 0.590 ; avs_address[2]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[2]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.649      ; 2.434      ;
; 0.591 ; avs_address[9]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[9]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.648      ; 2.434      ;
; 0.592 ; avs_address[13]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[13]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.649      ; 2.436      ;
; 0.592 ; avs_address[17]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[17]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.648      ; 2.435      ;
; 0.597 ; avs_burstcount[10]                                                                                                                       ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[10]                                                                                                       ; clk          ; clk         ; 0.000        ; 2.635      ; 2.427      ;
; 0.602 ; avs_address[11]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[11]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.648      ; 2.445      ;
; 0.606 ; avs_burstcount[2]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[2]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.635      ; 2.436      ;
; 0.614 ; avs_address[0]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[0]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.648      ; 2.457      ;
; 0.615 ; avs_address[6]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[6]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.649      ; 2.459      ;
; 0.619 ; avs_writedata[5]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[5]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.644      ; 2.458      ;
; 0.620 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[5]                                                                                             ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.887      ;
; 0.621 ; avs_writedata[1]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[1]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.642      ; 2.458      ;
; 0.624 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[8]                                                                                             ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.891      ;
; 0.631 ; avs_address[1]                                                                                                                           ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[1]                                                                                                            ; clk          ; clk         ; 0.000        ; 2.649      ; 2.475      ;
; 0.631 ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                                                      ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.898      ;
; 0.635 ; avs_writedata[8]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[8]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.650      ; 2.480      ;
; 0.637 ; avs_hram_mainconv_EU:EU|d_flipflop:op_tracker|dout                                                                                       ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                                                                       ; clk          ; clk         ; 0.000        ; 0.075      ; 0.907      ;
; 0.640 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[3]                                                                                             ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.908      ;
; 0.644 ; avs_burstcount[7]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[7]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.635      ; 2.474      ;
; 0.645 ; avs_writedata[0]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[0]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.650      ; 2.490      ;
; 0.647 ; avs_hram_mainconv_EU:EU|adder_22bit_1pipe:addressgen|lpm_add_sub:LPM_ADD_SUB_component|add_sub_89k:auto_generated|pipeline_dffe[2]       ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA2|dout[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.914      ;
; 0.649 ; avs_hram_mainconv_EU:EU|adder_22bit_1pipe:addressgen|lpm_add_sub:LPM_ADD_SUB_component|add_sub_89k:auto_generated|pipeline_dffe[10]      ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.916      ;
; 0.651 ; avs_writedata[9]                                                                                                                         ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[9]                                                                                                          ; clk          ; clk         ; 0.000        ; 2.643      ; 2.489      ;
; 0.653 ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                                                      ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                                                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.920      ;
; 0.654 ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                                                      ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.920      ;
; 0.659 ; avs_address[19]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[19]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.648      ; 2.502      ;
; 0.662 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.928      ;
; 0.664 ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                     ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.930      ;
; 0.665 ; avs_write                                                                                                                                ; avs_hram_mainconv_CU:CU|present_state.writemem_prep                                                                                                     ; clk          ; clk         ; 0.000        ; 2.649      ; 2.509      ;
; 0.668 ; avs_hram_mainconv_CU:CU|present_state.writeconf0                                                                                         ; avs_hram_mainconv_CU:CU|present_state.writeconf0_end                                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.935      ;
; 0.668 ; avs_address[21]                                                                                                                          ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[21]                                                                                                           ; clk          ; clk         ; 0.000        ; 2.650      ; 2.513      ;
; 0.672 ; avs_burstcount[5]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[5]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.634      ; 2.501      ;
; 0.672 ; avs_burstcount[8]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[8]                                                                                                        ; clk          ; clk         ; 0.000        ; 2.635      ; 2.502      ;
; 0.681 ; avs_writedata[13]                                                                                                                        ; avs_hram_mainconv_EU:EU|reg:datain_reg|dout[13]                                                                                                         ; clk          ; clk         ; 0.000        ; 2.644      ; 2.520      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_x8'                                                                                                                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.684      ;
; 0.449 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:rwdsgen_pipe|dout          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.716      ;
; 0.457 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.724      ;
; 0.479 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.746      ;
; 0.482 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|system_clear_n                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.749      ;
; 0.585 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.853      ;
; 0.587 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.854      ;
; 0.588 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.855      ;
; 0.588 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.855      ;
; 0.589 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.856      ;
; 0.590 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.857      ;
; 0.597 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.864      ;
; 0.597 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.865      ;
; 0.597 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.865      ;
; 0.598 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.865      ;
; 0.598 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.865      ;
; 0.598 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipe|dout            ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.865      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.867      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.867      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipe|dout            ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.867      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.867      ;
; 0.599 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:rwdsgen_pipe|dout          ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.866      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.868      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.868      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[7]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.868      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.868      ;
; 0.600 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.868      ;
; 0.601 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[2]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.869      ;
; 0.602 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.869      ;
; 0.602 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.869      ;
; 0.606 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.873      ;
; 0.607 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.874      ;
; 0.607 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.874      ;
; 0.608 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.876      ;
; 0.609 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.876      ;
; 0.609 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.876      ;
; 0.609 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.877      ;
; 0.609 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.876      ;
; 0.609 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.876      ;
; 0.609 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.876      ;
; 0.611 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[3]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.878      ;
; 0.617 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.885      ;
; 0.620 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.888      ;
; 0.620 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.887      ;
; 0.621 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.889      ;
; 0.622 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.889      ;
; 0.623 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.890      ;
; 0.624 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.891      ;
; 0.624 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.892      ;
; 0.625 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.892      ;
; 0.625 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.892      ;
; 0.625 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.069      ; 0.889      ;
; 0.626 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.893      ;
; 0.627 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.894      ;
; 0.628 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.895      ;
; 0.630 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.897      ;
; 0.630 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.897      ;
; 0.633 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.900      ;
; 0.636 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.904      ;
; 0.637 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.905      ;
; 0.640 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.908      ;
; 0.643 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.911      ;
; 0.645 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.913      ;
; 0.650 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.918      ;
; 0.653 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.921      ;
; 0.666 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.933      ;
; 0.689 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.957      ;
; 0.691 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.960      ;
; 0.692 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.960      ;
; 0.694 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipe|dout           ; clk_x8       ; clk_x8      ; 0.000        ; 0.068      ; 0.957      ;
; 0.694 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.962      ;
; 0.696 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.964      ;
; 0.697 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.964      ;
; 0.702 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.073      ; 0.970      ;
; 0.702 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.969      ;
; 0.706 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.973      ;
; 0.717 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.984      ;
; 0.721 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.988      ;
; 0.723 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.072      ; 0.990      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rwdsgen'                                                                                                                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.406 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.068      ; 0.669      ;
; 0.406 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.068      ; 0.669      ;
; 0.406 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.068      ; 0.669      ;
; 0.752 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.068      ; 1.015      ;
; 1.904 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.177      ;
; 1.904 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.177      ;
; 1.904 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.177      ;
; 1.904 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.177      ;
; 1.904 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.177      ;
; 1.904 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.177      ;
; 1.904 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.177      ;
; 1.904 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.177      ;
; 1.904 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.177      ;
; 1.904 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.177      ;
; 1.954 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.073      ; 2.222      ;
; 1.954 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.073      ; 2.222      ;
; 1.954 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.073      ; 2.222      ;
; 1.954 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.073      ; 2.222      ;
; 1.954 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.073      ; 2.222      ;
; 2.114 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.387      ;
; 2.114 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.387      ;
; 2.114 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.387      ;
; 2.114 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.387      ;
; 2.114 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.387      ;
; 2.114 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.387      ;
; 2.114 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.387      ;
; 2.114 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.387      ;
; 2.114 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.387      ;
; 2.114 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.078      ; 2.387      ;
; 2.132 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.073      ; 2.400      ;
; 2.132 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.073      ; 2.400      ;
; 2.132 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.073      ; 2.400      ;
; 2.132 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.073      ; 2.400      ;
; 2.132 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.073      ; 2.400      ;
; 2.146 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.420      ;
; 2.146 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.420      ;
; 2.146 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.420      ;
; 2.146 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.420      ;
; 2.146 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.420      ;
; 2.194 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.463      ;
; 2.194 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.463      ;
; 2.194 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.463      ;
; 2.194 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.463      ;
; 2.194 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.463      ;
; 2.194 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.463      ;
; 2.303 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.572      ;
; 2.303 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.572      ;
; 2.303 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.572      ;
; 2.303 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.572      ;
; 2.303 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.572      ;
; 2.303 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.572      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.324 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.598      ;
; 2.372 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.641      ;
; 2.372 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.641      ;
; 2.372 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.641      ;
; 2.372 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.641      ;
; 2.372 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.641      ;
; 2.372 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.641      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.456 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.079      ; 2.730      ;
; 2.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.782      ;
; 2.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.782      ;
; 2.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.782      ;
; 2.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.782      ;
; 2.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.782      ;
; 2.513 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.074      ; 2.782      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'shifted_clock'                                                                                                             ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; 5.539  ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 0.000        ; 0.000      ; 4.539      ;
; 15.528 ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; -10.000      ; 0.000      ; 4.528      ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rwdsgen'                                                                                                                                                                                           ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.068 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 3.511      ; 3.435      ;
; 8.068 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 3.511      ; 3.435      ;
; 8.068 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 3.511      ; 3.435      ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                                              ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.439 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                             ; clk          ; clk         ; 20.000       ; 2.554      ; 4.117      ;
; 16.439 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                    ; clk          ; clk         ; 20.000       ; 2.554      ; 4.117      ;
; 16.439 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0                                                       ; clk          ; clk         ; 20.000       ; 2.554      ; 4.117      ;
; 16.439 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                      ; clk          ; clk         ; 20.000       ; 2.554      ; 4.117      ;
; 16.439 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_end                                                   ; clk          ; clk         ; 20.000       ; 2.554      ; 4.117      ;
; 16.439 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                    ; clk          ; clk         ; 20.000       ; 2.554      ; 4.117      ;
; 16.439 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                    ; clk          ; clk         ; 20.000       ; 2.554      ; 4.117      ;
; 16.439 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                           ; clk          ; clk         ; 20.000       ; 2.554      ; 4.117      ;
; 16.439 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                             ; clk          ; clk         ; 20.000       ; 2.554      ; 4.117      ;
; 16.774 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset                                                            ; clk          ; clk         ; 20.000       ; 2.553      ; 3.781      ;
; 16.774 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle                                                             ; clk          ; clk         ; 20.000       ; 2.553      ; 3.781      ;
; 16.774 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_prep                                                    ; clk          ; clk         ; 20.000       ; 2.553      ; 3.781      ;
; 16.774 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                    ; clk          ; clk         ; 20.000       ; 2.553      ; 3.781      ;
; 16.774 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.readmem_prep                                                     ; clk          ; clk         ; 20.000       ; 2.553      ; 3.781      ;
; 16.826 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                       ; clk          ; clk         ; 20.000       ; 2.542      ; 3.718      ;
; 16.826 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                     ; clk          ; clk         ; 20.000       ; 2.542      ; 3.718      ;
; 16.826 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem                                                         ; clk          ; clk         ; 20.000       ; 2.542      ; 3.718      ;
; 16.826 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                       ; clk          ; clk         ; 20.000       ; 2.542      ; 3.718      ;
; 16.826 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                    ; clk          ; clk         ; 20.000       ; 2.542      ; 3.718      ;
; 16.826 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                ; clk          ; clk         ; 20.000       ; 2.542      ; 3.718      ;
; 16.826 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                  ; clk          ; clk         ; 20.000       ; 2.542      ; 3.718      ;
; 16.826 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                             ; clk          ; clk         ; 20.000       ; 2.542      ; 3.718      ;
; 16.826 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                     ; clk          ; clk         ; 20.000       ; 2.542      ; 3.718      ;
; 16.826 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                  ; clk          ; clk         ; 20.000       ; 2.542      ; 3.718      ;
; 16.826 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                    ; clk          ; clk         ; 20.000       ; 2.542      ; 3.718      ;
; 16.826 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                       ; clk          ; clk         ; 20.000       ; 2.542      ; 3.718      ;
; 16.826 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_end                                                        ; clk          ; clk         ; 20.000       ; 2.542      ; 3.718      ;
; 17.056 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                       ; clk          ; clk         ; 20.000       ; 2.542      ; 3.488      ;
; 17.056 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                    ; clk          ; clk         ; 20.000       ; 2.542      ; 3.488      ;
; 17.056 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                 ; clk          ; clk         ; 20.000       ; 2.542      ; 3.488      ;
; 17.056 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                   ; clk          ; clk         ; 20.000       ; 2.542      ; 3.488      ;
; 17.056 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                         ; clk          ; clk         ; 20.000       ; 2.542      ; 3.488      ;
; 17.056 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                     ; clk          ; clk         ; 20.000       ; 2.542      ; 3.488      ;
; 17.056 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_2                                                ; clk          ; clk         ; 20.000       ; 2.542      ; 3.488      ;
; 17.056 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                  ; clk          ; clk         ; 20.000       ; 2.542      ; 3.488      ;
; 17.056 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                       ; clk          ; clk         ; 20.000       ; 2.542      ; 3.488      ;
; 17.056 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                     ; clk          ; clk         ; 20.000       ; 2.542      ; 3.488      ;
; 17.087 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_1                                                       ; clk          ; clk         ; 20.000       ; 2.546      ; 3.461      ;
; 17.087 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                      ; clk          ; clk         ; 20.000       ; 2.546      ; 3.461      ;
; 17.087 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                      ; clk          ; clk         ; 20.000       ; 2.546      ; 3.461      ;
; 17.087 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                      ; clk          ; clk         ; 20.000       ; 2.546      ; 3.461      ;
; 17.111 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; clk          ; clk         ; 20.000       ; 2.544      ; 3.435      ;
; 17.111 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset          ; clk          ; clk         ; 20.000       ; 2.544      ; 3.435      ;
; 17.111 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled  ; clk          ; clk         ; 20.000       ; 2.544      ; 3.435      ;
; 17.111 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; clk          ; clk         ; 20.000       ; 2.544      ; 3.435      ;
; 17.111 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; clk          ; clk         ; 20.000       ; 2.544      ; 3.435      ;
; 17.111 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; clk          ; clk         ; 20.000       ; 2.544      ; 3.435      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                                              ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.029 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset          ; clk          ; clk         ; 0.000        ; 2.640      ; 2.864      ;
; 1.029 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; clk          ; clk         ; 0.000        ; 2.640      ; 2.864      ;
; 1.029 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; clk          ; clk         ; 0.000        ; 2.640      ; 2.864      ;
; 1.029 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled  ; clk          ; clk         ; 0.000        ; 2.640      ; 2.864      ;
; 1.029 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; clk          ; clk         ; 0.000        ; 2.640      ; 2.864      ;
; 1.029 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; clk          ; clk         ; 0.000        ; 2.640      ; 2.864      ;
; 1.065 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                      ; clk          ; clk         ; 0.000        ; 2.641      ; 2.901      ;
; 1.065 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                      ; clk          ; clk         ; 0.000        ; 2.641      ; 2.901      ;
; 1.065 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_1                                                       ; clk          ; clk         ; 0.000        ; 2.641      ; 2.901      ;
; 1.065 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                      ; clk          ; clk         ; 0.000        ; 2.641      ; 2.901      ;
; 1.083 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                  ; clk          ; clk         ; 0.000        ; 2.637      ; 2.915      ;
; 1.083 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                       ; clk          ; clk         ; 0.000        ; 2.637      ; 2.915      ;
; 1.083 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                    ; clk          ; clk         ; 0.000        ; 2.637      ; 2.915      ;
; 1.083 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_2                                                ; clk          ; clk         ; 0.000        ; 2.637      ; 2.915      ;
; 1.083 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                     ; clk          ; clk         ; 0.000        ; 2.637      ; 2.915      ;
; 1.083 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                 ; clk          ; clk         ; 0.000        ; 2.637      ; 2.915      ;
; 1.083 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                   ; clk          ; clk         ; 0.000        ; 2.637      ; 2.915      ;
; 1.083 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                     ; clk          ; clk         ; 0.000        ; 2.637      ; 2.915      ;
; 1.083 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                         ; clk          ; clk         ; 0.000        ; 2.637      ; 2.915      ;
; 1.083 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                       ; clk          ; clk         ; 0.000        ; 2.637      ; 2.915      ;
; 1.274 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                    ; clk          ; clk         ; 0.000        ; 2.638      ; 3.107      ;
; 1.274 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                  ; clk          ; clk         ; 0.000        ; 2.638      ; 3.107      ;
; 1.274 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                       ; clk          ; clk         ; 0.000        ; 2.638      ; 3.107      ;
; 1.274 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem                                                         ; clk          ; clk         ; 0.000        ; 2.638      ; 3.107      ;
; 1.274 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_end                                                        ; clk          ; clk         ; 0.000        ; 2.638      ; 3.107      ;
; 1.274 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                ; clk          ; clk         ; 0.000        ; 2.638      ; 3.107      ;
; 1.274 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                             ; clk          ; clk         ; 0.000        ; 2.638      ; 3.107      ;
; 1.274 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                       ; clk          ; clk         ; 0.000        ; 2.638      ; 3.107      ;
; 1.274 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                  ; clk          ; clk         ; 0.000        ; 2.638      ; 3.107      ;
; 1.274 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                     ; clk          ; clk         ; 0.000        ; 2.638      ; 3.107      ;
; 1.274 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                     ; clk          ; clk         ; 0.000        ; 2.638      ; 3.107      ;
; 1.274 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                       ; clk          ; clk         ; 0.000        ; 2.638      ; 3.107      ;
; 1.274 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                    ; clk          ; clk         ; 0.000        ; 2.638      ; 3.107      ;
; 1.309 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.readmem_prep                                                     ; clk          ; clk         ; 0.000        ; 2.649      ; 3.153      ;
; 1.309 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                    ; clk          ; clk         ; 0.000        ; 2.649      ; 3.153      ;
; 1.309 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset                                                            ; clk          ; clk         ; 0.000        ; 2.649      ; 3.153      ;
; 1.309 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_prep                                                    ; clk          ; clk         ; 0.000        ; 2.649      ; 3.153      ;
; 1.309 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle                                                             ; clk          ; clk         ; 0.000        ; 2.649      ; 3.153      ;
; 1.560 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                    ; clk          ; clk         ; 0.000        ; 2.650      ; 3.405      ;
; 1.560 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                           ; clk          ; clk         ; 0.000        ; 2.650      ; 3.405      ;
; 1.560 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                             ; clk          ; clk         ; 0.000        ; 2.650      ; 3.405      ;
; 1.560 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                             ; clk          ; clk         ; 0.000        ; 2.650      ; 3.405      ;
; 1.560 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0                                                       ; clk          ; clk         ; 0.000        ; 2.650      ; 3.405      ;
; 1.560 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                      ; clk          ; clk         ; 0.000        ; 2.650      ; 3.405      ;
; 1.560 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                    ; clk          ; clk         ; 0.000        ; 2.650      ; 3.405      ;
; 1.560 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                    ; clk          ; clk         ; 0.000        ; 2.650      ; 3.405      ;
; 1.560 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_end                                                   ; clk          ; clk         ; 0.000        ; 2.650      ; 3.405      ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rwdsgen'                                                                                                                                                                                            ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.973 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; -10.000      ; 3.666      ; 2.864      ;
; 9.973 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; -10.000      ; 3.666      ; 2.864      ;
; 9.973 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; -10.000      ; 3.666      ; 2.864      ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------+
; Fast 1200mV 0C Model Setup Summary    ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk_x8        ; 0.809 ; 0.000         ;
; clk           ; 4.866 ; 0.000         ;
; shifted_clock ; 6.321 ; 0.000         ;
; rwdsgen       ; 9.249 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Hold Summary     ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; clk           ; 0.160 ; 0.000         ;
; clk_x8        ; 0.186 ; 0.000         ;
; rwdsgen       ; 0.186 ; 0.000         ;
; shifted_clock ; 3.587 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; rwdsgen ; 8.181  ; 0.000              ;
; clk     ; 17.292 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; clk     ; 1.011  ; 0.000             ;
; rwdsgen ; 10.351 ; 0.000             ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+-------+--------------------------+
; Clock         ; Slack ; End Point TNS            ;
+---------------+-------+--------------------------+
; clk_x8        ; 0.500 ; 0.000                    ;
; clk           ; 9.349 ; 0.000                    ;
; rwdsgen       ; 9.633 ; 0.000                    ;
; shifted_clock ; 9.995 ; 0.000                    ;
+---------------+-------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_x8'                                                                                                                                                                                                                                                                                                              ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.809 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; clk_x8       ; clk_x8      ; 1.250        ; -0.054     ; 0.374      ;
; 0.811 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; clk_x8       ; clk_x8      ; 1.250        ; -0.054     ; 0.372      ;
; 0.811 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; clk_x8       ; clk_x8      ; 1.250        ; -0.054     ; 0.372      ;
; 0.811 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; clk_x8       ; clk_x8      ; 1.250        ; -0.054     ; 0.372      ;
; 1.602 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.848      ;
; 1.602 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.848      ;
; 1.602 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.848      ;
; 1.602 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.848      ;
; 1.602 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.848      ;
; 1.602 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.848      ;
; 1.602 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.848      ;
; 1.602 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.848      ;
; 1.621 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.829      ;
; 1.621 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.829      ;
; 1.622 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.829      ;
; 1.626 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.825      ;
; 1.632 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.818      ;
; 1.636 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.814      ;
; 1.655 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.796      ;
; 1.661 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.788      ;
; 1.669 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.781      ;
; 1.691 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.759      ;
; 1.709 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.741      ;
; 1.709 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.741      ;
; 1.709 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.741      ;
; 1.709 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.741      ;
; 1.709 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.741      ;
; 1.709 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.741      ;
; 1.720 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.730      ;
; 1.730 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|msb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.030     ; 0.727      ;
; 1.731 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[7]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.718      ;
; 1.743 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.708      ;
; 1.743 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[2]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.707      ;
; 1.745 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|lsb_enable                            ; clk_x8       ; clk_x8      ; 2.500        ; -0.030     ; 0.712      ;
; 1.750 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipe|dout            ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.701      ;
; 1.750 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.701      ;
; 1.751 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.699      ;
; 1.792 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.659      ;
; 1.799 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.652      ;
; 1.801 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.650      ;
; 1.808 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[5]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.642      ;
; 1.810 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.641      ;
; 1.813 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.637      ;
; 1.814 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[0]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.637      ;
; 1.816 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.635      ;
; 1.817 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.632      ;
; 1.817 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.633      ;
; 1.817 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.633      ;
; 1.819 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.632      ;
; 1.821 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.629      ;
; 1.821 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.628      ;
; 1.823 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff4_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.626      ;
; 1.826 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.623      ;
; 1.826 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[6]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.624      ;
; 1.826 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff3|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.623      ;
; 1.827 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[3]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.623      ;
; 1.828 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.623      ;
; 1.828 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.623      ;
; 1.830 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.621      ;
; 1.830 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[4]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.620      ;
; 1.858 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.039     ; 0.590      ;
; 1.862 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.588      ;
; 1.862 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[3]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.039     ; 0.586      ;
; 1.873 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.039     ; 0.575      ;
; 1.874 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.035     ; 0.578      ;
; 1.876 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.574      ;
; 1.877 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.573      ;
; 1.879 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.571      ;
; 1.887 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.563      ;
; 1.887 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[6]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[6]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.035     ; 0.565      ;
; 1.891 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.035     ; 0.561      ;
; 1.897 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.554      ;
; 1.899 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.551      ;
; 1.905 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[5]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.545      ;
; 1.912 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.539      ;
; 1.912 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.539      ;
; 1.913 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.538      ;
; 1.917 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.533      ;
; 1.918 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.533      ;
; 1.918 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.532      ;
; 1.919 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.531      ;
; 1.919 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipe|dout           ; clk_x8       ; clk_x8      ; 2.500        ; -0.038     ; 0.530      ;
; 1.920 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.530      ;
; 1.920 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.530      ;
; 1.922 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[1]                       ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.529      ;
; 1.922 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.528      ;
; 1.922 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.528      ;
; 1.922 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.528      ;
; 1.923 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.527      ;
; 1.923 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.527      ;
; 1.923 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3_pipe|dout            ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.528      ;
; 1.924 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.526      ;
; 1.925 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff3|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.526      ;
; 1.926 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.525      ;
; 1.927 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[4]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.523      ;
; 1.937 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.513      ;
; 1.940 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.510      ;
; 1.944 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 2.500        ; -0.037     ; 0.506      ;
; 1.969 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.482      ;
; 1.976 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 2.500        ; -0.036     ; 0.475      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 4.866  ; clk                                                                                                     ; hram_DQ[1]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 4.114      ;
; 4.885  ; clk                                                                                                     ; hram_DQ[0]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 4.095      ;
; 5.541  ; clk                                                                                                     ; hram_DQ[3]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 3.439      ;
; 5.586  ; clk                                                                                                     ; hram_DQ[7]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 3.394      ;
; 5.768  ; clk                                                                                                     ; hram_DQ[2]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 3.212      ;
; 5.840  ; clk                                                                                                     ; hram_DQ[5]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 3.140      ;
; 5.972  ; clk                                                                                                     ; hram_DQ[4]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 3.008      ;
; 6.040  ; clk                                                                                                     ; hram_DQ[6]                                                                                             ; clk          ; clk         ; 10.000       ; 0.000      ; 2.940      ;
; 7.495  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.676     ; 1.806      ;
; 7.495  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.676     ; 1.806      ;
; 7.574  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.676     ; 1.727      ;
; 7.597  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.674     ; 1.706      ;
; 7.611  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.674     ; 1.692      ;
; 7.635  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.676     ; 1.666      ;
; 7.635  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.676     ; 1.666      ;
; 7.654  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.676     ; 1.647      ;
; 7.663  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.676     ; 1.638      ;
; 7.668  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.676     ; 1.633      ;
; 7.714  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.676     ; 1.587      ;
; 7.737  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.674     ; 1.566      ;
; 7.747  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.676     ; 1.554      ;
; 7.751  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.674     ; 1.552      ;
; 7.794  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.676     ; 1.507      ;
; 7.803  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.676     ; 1.498      ;
; 7.808  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.676     ; 1.493      ;
; 7.887  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.676     ; 1.414      ;
; 7.916  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.677     ; 1.384      ;
; 7.928  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 1.367      ;
; 8.056  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]          ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.677     ; 1.244      ;
; 8.145  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -0.680     ; 1.152      ;
; 8.160  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; rwdsgen      ; clk         ; 10.000       ; -0.677     ; 1.140      ;
; 8.213  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -0.685     ; 1.079      ;
; 8.234  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 1.062      ;
; 8.236  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -0.685     ; 1.056      ;
; 8.239  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -0.684     ; 1.054      ;
; 8.278  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -0.685     ; 1.014      ;
; 8.300  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; rwdsgen      ; clk         ; 10.000       ; -0.677     ; 1.000      ;
; 8.310  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.985      ;
; 8.322  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -0.683     ; 0.972      ;
; 8.327  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -0.684     ; 0.966      ;
; 8.329  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.966      ;
; 8.332  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.964      ;
; 8.333  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.962      ;
; 8.334  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.962      ;
; 8.343  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -0.683     ; 0.951      ;
; 8.351  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -0.683     ; 0.943      ;
; 8.378  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.917      ;
; 8.426  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.869      ;
; 8.429  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -0.684     ; 0.864      ;
; 8.430  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -0.684     ; 0.863      ;
; 8.439  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -0.683     ; 0.855      ;
; 8.441  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.854      ;
; 8.457  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -0.685     ; 0.835      ;
; 8.459  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -0.685     ; 0.833      ;
; 8.469  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -0.684     ; 0.824      ;
; 8.491  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.805      ;
; 8.492  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.803      ;
; 8.495  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.801      ;
; 8.496  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.799      ;
; 8.498  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.797      ;
; 8.499  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -0.683     ; 0.795      ;
; 8.501  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.794      ;
; 8.506  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.790      ;
; 8.511  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -0.680     ; 0.786      ;
; 8.537  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -0.684     ; 0.756      ;
; 8.566  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.730      ;
; 8.601  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.694      ;
; 8.654  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.641      ;
; 8.657  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.639      ;
; 8.658  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.638      ;
; 8.674  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -0.684     ; 0.619      ;
; 8.683  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -0.684     ; 0.610      ;
; 8.687  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -0.684     ; 0.606      ;
; 8.725  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.571      ;
; 8.728  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.567      ;
; 8.739  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.557      ;
; 8.748  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -0.684     ; 0.545      ;
; 8.752  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.544      ;
; 8.763  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[15]          ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.532      ;
; 8.765  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[8]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.530      ;
; 8.765  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.531      ;
; 8.768  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[12]          ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.528      ;
; 8.768  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[2]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.527      ;
; 8.768  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.527      ;
; 8.770  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[10]          ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.526      ;
; 8.782  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[9]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.513      ;
; 8.785  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[6]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.510      ;
; 8.785  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[5]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.510      ;
; 8.786  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[14]          ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.510      ;
; 8.786  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[1]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.509      ;
; 8.846  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[11]          ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.449      ;
; 8.848  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[13]          ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.447      ;
; 8.851  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[4]           ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.445      ;
; 8.917  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; rwdsgen      ; clk         ; 10.000       ; -0.681     ; 0.379      ;
; 8.920  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.375      ;
; 8.921  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[7]           ; rwdsgen      ; clk         ; 10.000       ; -0.682     ; 0.374      ;
; 12.953 ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                   ; hram_DQ[0]                                                                                             ; clk          ; clk         ; 20.000       ; -1.330     ; 4.697      ;
; 12.969 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                        ; hram_DQ[0]                                                                                             ; clk          ; clk         ; 20.000       ; -1.330     ; 4.681      ;
; 13.060 ; avs_hram_mainconv_CU:CU|present_state.write_end                                                         ; hram_DQ[0]                                                                                             ; clk          ; clk         ; 20.000       ; -1.330     ; 4.590      ;
; 13.398 ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                   ; hram_DQ[1]                                                                                             ; clk          ; clk         ; 20.000       ; -1.330     ; 4.252      ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'shifted_clock'                                                                                                            ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; 6.321  ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 10.000       ; 0.000      ; 2.679      ;
; 16.326 ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 20.000       ; 0.000      ; 2.674      ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rwdsgen'                                                                                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 9.249  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.277      ;
; 9.249  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.277      ;
; 9.249  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.277      ;
; 9.249  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.277      ;
; 9.249  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.277      ;
; 9.249  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.277      ;
; 9.249  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.277      ;
; 9.249  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.277      ;
; 9.249  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.277      ;
; 9.249  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.277      ;
; 9.264  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.262      ;
; 9.264  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.262      ;
; 9.264  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.262      ;
; 9.264  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.262      ;
; 9.264  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.262      ;
; 9.264  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.262      ;
; 9.264  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.262      ;
; 9.264  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.262      ;
; 9.264  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.262      ;
; 9.264  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.262      ;
; 9.330  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.196      ;
; 9.330  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.196      ;
; 9.330  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.196      ;
; 9.330  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.196      ;
; 9.330  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.196      ;
; 9.330  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.196      ;
; 9.330  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.196      ;
; 9.330  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.196      ;
; 9.330  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.196      ;
; 9.330  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.549      ; 1.196      ;
; 9.351  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.176      ;
; 9.351  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.176      ;
; 9.351  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.176      ;
; 9.351  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.176      ;
; 9.351  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.176      ;
; 9.351  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.176      ;
; 9.366  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.161      ;
; 9.366  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.161      ;
; 9.366  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.161      ;
; 9.366  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.161      ;
; 9.366  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.161      ;
; 9.366  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.161      ;
; 9.432  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.095      ;
; 9.432  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[11]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.095      ;
; 9.432  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[14]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.095      ;
; 9.432  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[12]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.095      ;
; 9.432  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[10]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.095      ;
; 9.432  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[13]                                             ; clk          ; rwdsgen     ; 10.000       ; 0.550      ; 1.095      ;
; 9.507  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.540      ; 1.010      ;
; 9.507  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]                                          ; clk          ; rwdsgen     ; 10.000       ; 0.540      ; 1.010      ;
; 9.515  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.537      ; 0.999      ;
; 9.515  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.537      ; 0.999      ;
; 9.518  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.539      ; 0.998      ;
; 9.518  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.539      ; 0.998      ;
; 9.518  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.539      ; 0.998      ;
; 9.518  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.539      ; 0.998      ;
; 9.518  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.539      ; 0.998      ;
; 9.518  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.539      ; 0.998      ;
; 9.518  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.539      ; 0.998      ;
; 9.633  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 0.544      ; 0.888      ;
; 9.633  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 0.544      ; 0.888      ;
; 9.867  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[0]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[0]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.542      ; 0.652      ;
; 9.880  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[1]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[1]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.542      ; 0.639      ;
; 9.911  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 0.544      ; 0.610      ;
; 9.983  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 0.544      ; 0.538      ;
; 9.984  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 0.544      ; 0.537      ;
; 9.986  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 0.544      ; 0.535      ;
; 9.991  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                    ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 0.544      ; 0.530      ;
; 9.993  ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[7]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[7]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.544      ; 0.528      ;
; 10.049 ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[4]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[4]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.544      ; 0.472      ;
; 10.051 ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[8]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[8]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.544      ; 0.470      ;
; 10.055 ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[2]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[2]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.544      ; 0.466      ;
; 10.066 ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[9]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[9]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.545      ; 0.456      ;
; 10.069 ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[3]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[3]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.545      ; 0.453      ;
; 10.070 ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[6]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[6]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.545      ; 0.452      ;
; 10.071 ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[5]                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[5]                                           ; clk          ; rwdsgen     ; 10.000       ; 0.545      ; 0.451      ;
; 10.108 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 0.544      ; 0.413      ;
; 10.112 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 0.544      ; 0.409      ;
; 10.136 ; avs_hram_mainconv_EU:EU|reg:burstcnt_reg|dout[10]                                                                                        ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:burstlen|dout[10]                                          ; clk          ; rwdsgen     ; 10.000       ; 0.545      ; 0.386      ;
; 18.347 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.608      ;
; 18.347 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.608      ;
; 18.347 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.608      ;
; 18.347 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.608      ;
; 18.347 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.608      ;
; 18.347 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.608      ;
; 18.347 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.608      ;
; 18.347 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.608      ;
; 18.347 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.608      ;
; 18.347 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.608      ;
; 18.427 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.528      ;
; 18.427 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.528      ;
; 18.427 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.528      ;
; 18.427 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.528      ;
; 18.427 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.528      ;
; 18.427 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.528      ;
; 18.427 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.528      ;
; 18.427 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.528      ;
; 18.427 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.528      ;
; 18.427 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.032     ; 1.528      ;
; 18.449 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din00|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 20.000       ; -0.031     ; 1.507      ;
+--------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                                     ; To Node                                                                                                                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.160 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                                                                 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~porta_address_reg0                                       ; clk          ; clk         ; 0.000        ; 0.220      ; 0.484      ;
; 0.168 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                                                                 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~porta_address_reg0                                       ; clk          ; clk         ; 0.000        ; 0.220      ; 0.492      ;
; 0.172 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[0]                                                                                         ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~portb_address_reg0                                       ; clk          ; clk         ; 0.000        ; 0.222      ; 0.498      ;
; 0.185 ; avs_hram_mainconv_EU:EU|d_flipflop:dpd_req_tracker|dout                                                                                                                                       ; avs_hram_mainconv_EU:EU|d_flipflop:dpd_req_tracker|dout                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                                                                                                             ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                                                                                                             ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                                                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                                                                                                                ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:3:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:3:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:\g1:1:chain_tff|dummy_out                                                      ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:\g1:1:chain_tff|dummy_out                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:7:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:7:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:9:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:9:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                                                                     ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                                                                     ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                                                                            ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                                                                 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                                                                         ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                                                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                                                                                                             ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:4:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:4:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:8:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:8:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                                                          ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff|dummy_out                                                            ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff|dummy_out                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|d_flipflop:rwds_tracker|dout                                                                                                                                          ; avs_hram_mainconv_EU:EU|d_flipflop:rwds_tracker|dout                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:6:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:6:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                                                                           ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:5:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:5:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:entry_tff|dummy_out                                                                                            ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:entry_tff|dummy_out                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                                                                     ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                                                                     ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                                                                 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.197 ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                                                                                                        ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.318      ;
; 0.200 ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.321      ;
; 0.205 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[17]                                                                                                                                                 ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[14]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.327      ;
; 0.205 ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.210 ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                                                                          ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.331      ;
; 0.210 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:12:chain_tff|dummy_out                                                                                     ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:13:chain_tff|dummy_out                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.331      ;
; 0.212 ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                                                                                                         ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.333      ;
; 0.213 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                                                                 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.334      ;
; 0.213 ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                                                                                                            ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.334      ;
; 0.213 ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.334      ;
; 0.214 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                                                                 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[0]                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.335      ;
; 0.215 ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                                                                                                         ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.336      ;
; 0.215 ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                                                                                                                    ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                                                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.336      ;
; 0.216 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:1:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:2:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.337      ;
; 0.217 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                                                                 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.338      ;
; 0.220 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|cntr_vof:cntr1|counter_reg_bit[1]                                                                 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[1]                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.341      ;
; 0.223 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                                                                                 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:data_counter|t_flipflop:entry_tff|dummy_out                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.344      ;
; 0.227 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset                                                                                                 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.348      ;
; 0.261 ; avs_hram_mainconv_EU:EU|d_flipflop:op_tracker|dout                                                                                                                                            ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.386      ;
; 0.264 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[5]                                                                                                                                                  ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[2]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.265 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[8]                                                                                                                                                  ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[5]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.387      ;
; 0.266 ; avs_hram_mainconv_EU:EU|adder_22bit_1pipe:addressgen|lpm_add_sub:LPM_ADD_SUB_component|add_sub_89k:auto_generated|pipeline_dffe[2]                                                            ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA2|dout[2]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.388      ;
; 0.268 ; avs_hram_mainconv_EU:EU|adder_22bit_1pipe:addressgen|lpm_add_sub:LPM_ADD_SUB_component|add_sub_89k:auto_generated|pipeline_dffe[10]                                                           ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[7]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.390      ;
; 0.270 ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                                                                                                           ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                                                                                                           ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                                                                                                           ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[3]                                                                                                                                                  ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[0]                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.038      ; 0.392      ;
; 0.275 ; avs_hram_mainconv_EU:EU|sr_flipflop:dpd_tracker|dout                                                                                                                                          ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.396      ;
; 0.279 ; avs_hram_mainconv_CU:CU|present_state.writeconf0                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.writeconf0_end                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.400      ;
; 0.285 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:10:chain_tff|dummy_out                                                                                     ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:11:chain_tff|dummy_out                                                                                     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.406      ;
; 0.287 ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                                                                                                           ; avs_hram_mainconv_CU:CU|present_state.writeconf0                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.408      ;
; 0.293 ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                                                                                                            ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                                                                                                            ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.298 ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                                                                                                           ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                                                                                                            ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|dffe3a[1]                                                                                         ; avs_hram_mainconv_EU:EU|reg:cntpipe1|altshift_taps:dout_rtl_0|shift_taps_06m:auto_generated|altsyncram_ik31:altsyncram4|ram_block5a0~portb_address_reg0                                       ; clk          ; clk         ; 0.000        ; 0.222      ; 0.625      ;
; 0.299 ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                                                                                                                    ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[1]                                                                                                                          ; avs_hram_mainconv_EU:EU|SDR_to_DDR_converter:writedata_converter|reg:input_reg|dout[1]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.301 ; avs_hram_mainconv_CU:CU|present_state.writeconf0_end                                                                                                                                          ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.422      ;
; 0.301 ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                                                                                                             ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.423      ;
; 0.304 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[1]  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[1]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; avs_hram_mainconv_CU:CU|present_state.reset                                                                                                                                                   ; avs_hram_mainconv_EU:EU|d_flipflop:dpd_req_tracker|dout                                                                                                                                       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[7]  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[7]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[8]  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[8]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[4]  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[4]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[9]  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[9]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[2]  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[2]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                                                                                                          ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                                                                                                              ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[10] ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[10] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                                                                                                                ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init                                                                                        ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.311 ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                                                                           ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.313 ; avs_hram_mainconv_EU:EU|reg:addr_reg|dout[18]                                                                                                                                                 ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA1|dout[15]                                                                                                                         ; clk          ; clk         ; 0.000        ; 0.038      ; 0.435      ;
; 0.316 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[0]  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_11bit_updown:burstlen_counter|lpm_counter:LPM_COUNTER_component|cntr_7lh:auto_generated|counter_reg_bit[0]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception                                                                                             ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear                                                                                            ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.317 ; avs_hram_mainconv_EU:EU|CA_unpacker:CA_unpacker_inst|reg:CA0|dout[0]                                                                                                                          ; avs_hram_mainconv_EU:EU|SDR_to_DDR_converter:writedata_converter|reg:input_reg|dout[0]                                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.438      ;
; 0.318 ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                                                                                                           ; avs_hram_mainconv_CU:CU|present_state.writemem                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.439      ;
; 0.318 ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                                                                                                             ; avs_hram_mainconv_CU:CU|present_state.read_end_1                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.038      ; 0.440      ;
; 0.319 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[0]                                                                                                  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outpipe|dout[0]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.441      ;
; 0.320 ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:5:chain_tff|dummy_out                                                                                      ; avs_hram_mainconv_EU:EU|timer_14bit:deadline_timer|counter_Nbit:cnt|t_flipflop:\g1:6:chain_tff|dummy_out                                                                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.441      ;
; 0.320 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outreg|dout[3]                                                                                                  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:outpipe|dout[3]                                                                                                 ; clk          ; clk         ; 0.000        ; 0.038      ; 0.442      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_x8'                                                                                                                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                        ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:rwdsgen_pipe|dout          ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.314      ;
; 0.199 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|system_clear_n                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.321      ;
; 0.200 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.320      ;
; 0.251 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:lsb|dout[2]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.372      ;
; 0.251 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.372      ;
; 0.251 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.372      ;
; 0.251 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.372      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipe|dout            ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.372      ;
; 0.252 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:rwdsgen_pipe|dout          ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[7]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[7]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[2]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipe|dout            ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.254 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.375      ;
; 0.255 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.376      ;
; 0.255 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.376      ;
; 0.255 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2|dout                 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1|dout                 ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff4_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.376      ;
; 0.255 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.376      ;
; 0.256 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.idle_intra              ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.lsb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.377      ;
; 0.257 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.377      ;
; 0.257 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.377      ;
; 0.257 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.377      ;
; 0.257 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.377      ;
; 0.258 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.378      ;
; 0.258 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.378      ;
; 0.258 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[4]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.379      ;
; 0.259 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.379      ;
; 0.259 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.379      ;
; 0.259 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[1] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.380      ;
; 0.259 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[3]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[3]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.380      ;
; 0.260 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[6] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.380      ;
; 0.260 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.380      ;
; 0.260 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[5]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.381      ;
; 0.260 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.381      ;
; 0.261 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff1_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.382      ;
; 0.261 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff2|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; clk_x8       ; clk_x8      ; 0.000        ; 0.039      ; 0.384      ;
; 0.262 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.383      ;
; 0.263 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.384      ;
; 0.264 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.385      ;
; 0.264 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.385      ;
; 0.266 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[3]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[3]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.388      ;
; 0.267 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.390      ;
; 0.269 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg7|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:msb|dout[0]                       ; clk_x8       ; clk_x8      ; 0.000        ; 0.038      ; 0.391      ;
; 0.269 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.391      ;
; 0.270 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.390      ;
; 0.271 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|rwdsgen_toggle                        ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.392      ;
; 0.271 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[4]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[4]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.392      ;
; 0.273 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[4] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.394      ;
; 0.273 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|d_flipflop:pdff2_pipe|dout            ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.394      ;
; 0.276 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[7] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[5] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.397      ;
; 0.281 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:tracker|dummy_out          ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.402      ;
; 0.293 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1|dout                ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|dff_negedge:ndff1_pipe|dout           ; clk_x8       ; clk_x8      ; 0.000        ; 0.038      ; 0.415      ;
; 0.294 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[7]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[7]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp1|dout[1]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[1]                     ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[2]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[2]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg6|dout[2]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[1]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[1]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:regp2|dout[0]                     ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg1|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg4|dout[0]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg5|dout[0]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.417      ;
; 0.297 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[6]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[6]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[0] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg2|dout[5]                  ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|reg:pipereg3|dout[5]                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.420      ;
; 0.302 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.423      ;
; 0.304 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[2] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.424      ;
; 0.306 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg4|dout[0] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg1|dout[3] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg2|dout[3] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg3|dout[2] ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|voter:voter_inst|reg:pipereg5|dout[1] ; clk_x8       ; clk_x8      ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.reset                   ; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_CU:CU|present_state.msb_tx                  ; clk_x8       ; clk_x8      ; 0.000        ; 0.037      ; 0.428      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rwdsgen'                                                                                                                                                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.037      ; 0.307      ;
; 0.321 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.037      ; 0.442      ;
; 0.883 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.042      ; 1.009      ;
; 0.883 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.042      ; 1.009      ;
; 0.883 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.042      ; 1.009      ;
; 0.883 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.042      ; 1.009      ;
; 0.883 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.042      ; 1.009      ;
; 0.915 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.043      ;
; 0.915 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.043      ;
; 0.915 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.043      ;
; 0.915 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.043      ;
; 0.915 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.043      ;
; 0.915 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.043      ;
; 0.915 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.043      ;
; 0.915 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.043      ;
; 0.915 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.043      ;
; 0.915 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.043      ;
; 0.941 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.069      ;
; 0.941 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.069      ;
; 0.941 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.069      ;
; 0.941 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.069      ;
; 0.941 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.069      ;
; 0.941 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.069      ;
; 0.941 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.069      ;
; 0.941 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.069      ;
; 0.941 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.069      ;
; 0.941 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.069      ;
; 0.949 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.042      ; 1.075      ;
; 0.949 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.042      ; 1.075      ;
; 0.949 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.042      ; 1.075      ;
; 0.949 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.042      ; 1.075      ;
; 0.949 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.042      ; 1.075      ;
; 0.985 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.113      ;
; 0.985 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.113      ;
; 0.985 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.113      ;
; 0.985 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.113      ;
; 0.985 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.113      ;
; 1.006 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.133      ;
; 1.006 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.133      ;
; 1.006 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.133      ;
; 1.006 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.133      ;
; 1.006 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.133      ;
; 1.006 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.133      ;
; 1.051 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.179      ;
; 1.051 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.179      ;
; 1.051 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.179      ;
; 1.051 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.179      ;
; 1.051 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.044      ; 1.179      ;
; 1.072 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.199      ;
; 1.072 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.199      ;
; 1.072 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.199      ;
; 1.072 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.199      ;
; 1.072 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.199      ;
; 1.072 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din11|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.199      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.103 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.232      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[8]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[13]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[4]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[10]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[11]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[12]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[9]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[6]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[7]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.121 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din10|dout[14]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.045      ; 1.250      ;
; 1.122 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.249      ;
; 1.122 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.249      ;
; 1.122 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.249      ;
; 1.122 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.249      ;
; 1.122 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.249      ;
; 1.122 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.249      ;
; 1.145 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[15]                                             ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.272      ;
; 1.145 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[3]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.272      ;
; 1.145 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[2]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.272      ;
; 1.145 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[5]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.272      ;
; 1.145 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[0]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.272      ;
; 1.145 ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|reg:din01|dout[1]                                              ; rwdsgen      ; rwdsgen     ; 0.000        ; 0.043      ; 1.272      ;
+-------+------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'shifted_clock'                                                                                                             ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+
; 3.587  ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; 0.000        ; 0.000      ; 2.587      ;
; 13.591 ; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0] ; clk90   ; shifted_clock ; shifted_clock ; -10.000      ; 0.000      ; 2.591      ;
+--------+------------------------------------------------------------+---------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rwdsgen'                                                                                                                                                                                           ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 8.181 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; 10.000       ; 1.876      ; 1.672      ;
; 8.181 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; 10.000       ; 1.876      ; 1.672      ;
; 8.181 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; 10.000       ; 1.876      ; 1.672      ;
+-------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                                              ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.292 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                             ; clk          ; clk         ; 20.000       ; 1.288      ; 1.983      ;
; 17.292 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                    ; clk          ; clk         ; 20.000       ; 1.288      ; 1.983      ;
; 17.292 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0                                                       ; clk          ; clk         ; 20.000       ; 1.288      ; 1.983      ;
; 17.292 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                      ; clk          ; clk         ; 20.000       ; 1.288      ; 1.983      ;
; 17.292 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_end                                                   ; clk          ; clk         ; 20.000       ; 1.288      ; 1.983      ;
; 17.292 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                    ; clk          ; clk         ; 20.000       ; 1.288      ; 1.983      ;
; 17.292 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                    ; clk          ; clk         ; 20.000       ; 1.288      ; 1.983      ;
; 17.292 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                           ; clk          ; clk         ; 20.000       ; 1.288      ; 1.983      ;
; 17.292 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                             ; clk          ; clk         ; 20.000       ; 1.288      ; 1.983      ;
; 17.425 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset                                                            ; clk          ; clk         ; 20.000       ; 1.286      ; 1.848      ;
; 17.425 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle                                                             ; clk          ; clk         ; 20.000       ; 1.286      ; 1.848      ;
; 17.425 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_prep                                                    ; clk          ; clk         ; 20.000       ; 1.286      ; 1.848      ;
; 17.425 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                    ; clk          ; clk         ; 20.000       ; 1.286      ; 1.848      ;
; 17.425 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.readmem_prep                                                     ; clk          ; clk         ; 20.000       ; 1.286      ; 1.848      ;
; 17.444 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                       ; clk          ; clk         ; 20.000       ; 1.279      ; 1.822      ;
; 17.444 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                     ; clk          ; clk         ; 20.000       ; 1.279      ; 1.822      ;
; 17.444 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem                                                         ; clk          ; clk         ; 20.000       ; 1.279      ; 1.822      ;
; 17.444 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                       ; clk          ; clk         ; 20.000       ; 1.279      ; 1.822      ;
; 17.444 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                    ; clk          ; clk         ; 20.000       ; 1.279      ; 1.822      ;
; 17.444 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                ; clk          ; clk         ; 20.000       ; 1.279      ; 1.822      ;
; 17.444 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                  ; clk          ; clk         ; 20.000       ; 1.279      ; 1.822      ;
; 17.444 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                             ; clk          ; clk         ; 20.000       ; 1.279      ; 1.822      ;
; 17.444 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                     ; clk          ; clk         ; 20.000       ; 1.279      ; 1.822      ;
; 17.444 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                  ; clk          ; clk         ; 20.000       ; 1.279      ; 1.822      ;
; 17.444 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                    ; clk          ; clk         ; 20.000       ; 1.279      ; 1.822      ;
; 17.444 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                       ; clk          ; clk         ; 20.000       ; 1.279      ; 1.822      ;
; 17.444 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_end                                                        ; clk          ; clk         ; 20.000       ; 1.279      ; 1.822      ;
; 17.566 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                       ; clk          ; clk         ; 20.000       ; 1.279      ; 1.700      ;
; 17.566 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                    ; clk          ; clk         ; 20.000       ; 1.279      ; 1.700      ;
; 17.566 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                 ; clk          ; clk         ; 20.000       ; 1.279      ; 1.700      ;
; 17.566 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                   ; clk          ; clk         ; 20.000       ; 1.279      ; 1.700      ;
; 17.566 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                         ; clk          ; clk         ; 20.000       ; 1.279      ; 1.700      ;
; 17.566 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                     ; clk          ; clk         ; 20.000       ; 1.279      ; 1.700      ;
; 17.566 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_2                                                ; clk          ; clk         ; 20.000       ; 1.279      ; 1.700      ;
; 17.566 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                  ; clk          ; clk         ; 20.000       ; 1.279      ; 1.700      ;
; 17.566 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                       ; clk          ; clk         ; 20.000       ; 1.279      ; 1.700      ;
; 17.566 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                     ; clk          ; clk         ; 20.000       ; 1.279      ; 1.700      ;
; 17.571 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_1                                                       ; clk          ; clk         ; 20.000       ; 1.282      ; 1.698      ;
; 17.571 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                      ; clk          ; clk         ; 20.000       ; 1.282      ; 1.698      ;
; 17.571 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                      ; clk          ; clk         ; 20.000       ; 1.282      ; 1.698      ;
; 17.571 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                      ; clk          ; clk         ; 20.000       ; 1.282      ; 1.698      ;
; 17.596 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; clk          ; clk         ; 20.000       ; 1.281      ; 1.672      ;
; 17.596 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset          ; clk          ; clk         ; 20.000       ; 1.281      ; 1.672      ;
; 17.596 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled  ; clk          ; clk         ; 20.000       ; 1.281      ; 1.672      ;
; 17.596 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; clk          ; clk         ; 20.000       ; 1.281      ; 1.672      ;
; 17.596 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; clk          ; clk         ; 20.000       ; 1.281      ; 1.672      ;
; 17.596 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; clk          ; clk         ; 20.000       ; 1.281      ; 1.672      ;
+--------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                                              ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.011 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reset          ; clk          ; clk         ; 0.000        ; 1.332      ; 1.427      ;
; 1.011 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_clear     ; clk          ; clk         ; 0.000        ; 1.332      ; 1.427      ;
; 1.011 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception      ; clk          ; clk         ; 0.000        ; 1.332      ; 1.427      ;
; 1.011 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle_disabled  ; clk          ; clk         ; 0.000        ; 1.332      ; 1.427      ;
; 1.011 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.idle           ; clk          ; clk         ; 0.000        ; 1.332      ; 1.427      ;
; 1.011 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_CU:CU|present_state.reception_init ; clk          ; clk         ; 0.000        ; 1.332      ; 1.427      ;
; 1.029 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_2                                                      ; clk          ; clk         ; 0.000        ; 1.334      ; 1.447      ;
; 1.029 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_0                                                      ; clk          ; clk         ; 0.000        ; 1.334      ; 1.447      ;
; 1.029 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_1                                                       ; clk          ; clk         ; 0.000        ; 1.334      ; 1.447      ;
; 1.029 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_wait_1                                                      ; clk          ; clk         ; 0.000        ; 1.334      ; 1.447      ;
; 1.034 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_prep                                                  ; clk          ; clk         ; 0.000        ; 1.330      ; 1.448      ;
; 1.034 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_wait                                                       ; clk          ; clk         ; 0.000        ; 1.330      ; 1.448      ;
; 1.034 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_last                                                    ; clk          ; clk         ; 0.000        ; 1.330      ; 1.448      ;
; 1.034 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_2                                                ; clk          ; clk         ; 0.000        ; 1.330      ; 1.448      ;
; 1.034 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd_end                                                     ; clk          ; clk         ; 0.000        ; 1.330      ; 1.448      ;
; 1.034 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit_begin                                                 ; clk          ; clk         ; 0.000        ; 1.330      ; 1.448      ;
; 1.034 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_virtconf                                                   ; clk          ; clk         ; 0.000        ; 1.330      ; 1.448      ;
; 1.034 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_out                                                     ; clk          ; clk         ; 0.000        ; 1.330      ; 1.448      ;
; 1.034 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.dummycmd                                                         ; clk          ; clk         ; 0.000        ; 1.330      ; 1.448      ;
; 1.034 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset_exit                                                       ; clk          ; clk         ; 0.000        ; 1.330      ; 1.448      ;
; 1.146 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_wait                                                    ; clk          ; clk         ; 0.000        ; 1.330      ; 1.560      ;
; 1.146 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_last                                                  ; clk          ; clk         ; 0.000        ; 1.330      ; 1.560      ;
; 1.146 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_end_2                                                       ; clk          ; clk         ; 0.000        ; 1.330      ; 1.560      ;
; 1.146 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem                                                         ; clk          ; clk         ; 0.000        ; 1.330      ; 1.560      ;
; 1.146 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.write_end                                                        ; clk          ; clk         ; 0.000        ; 1.330      ; 1.560      ;
; 1.146 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.synch_restoring_1                                                ; clk          ; clk         ; 0.000        ; 1.330      ; 1.560      ;
; 1.146 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_0                                                             ; clk          ; clk         ; 0.000        ; 1.330      ; 1.560      ;
; 1.146 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst                                                       ; clk          ; clk         ; 0.000        ; 1.330      ; 1.560      ;
; 1.146 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeburst_prep                                                  ; clk          ; clk         ; 0.000        ; 1.330      ; 1.560      ;
; 1.146 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_2                                                     ; clk          ; clk         ; 0.000        ; 1.330      ; 1.560      ;
; 1.146 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.stop_burst_1                                                     ; clk          ; clk         ; 0.000        ; 1.330      ; 1.560      ;
; 1.146 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle_burst                                                       ; clk          ; clk         ; 0.000        ; 1.330      ; 1.560      ;
; 1.146 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.restore_burst                                                    ; clk          ; clk         ; 0.000        ; 1.330      ; 1.560      ;
; 1.158 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.readmem_prep                                                     ; clk          ; clk         ; 0.000        ; 1.338      ; 1.580      ;
; 1.158 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.read_virtconf                                                    ; clk          ; clk         ; 0.000        ; 1.338      ; 1.580      ;
; 1.158 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.reset                                                            ; clk          ; clk         ; 0.000        ; 1.338      ; 1.580      ;
; 1.158 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writemem_prep                                                    ; clk          ; clk         ; 0.000        ; 1.338      ; 1.580      ;
; 1.158 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.idle                                                             ; clk          ; clk         ; 0.000        ; 1.338      ; 1.580      ;
; 1.266 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA2                                                    ; clk          ; clk         ; 0.000        ; 1.339      ; 1.689      ;
; 1.266 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_end                                                           ; clk          ; clk         ; 0.000        ; 1.339      ; 1.689      ;
; 1.266 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_2                                                             ; clk          ; clk         ; 0.000        ; 1.339      ; 1.689      ;
; 1.266 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.CA_1                                                             ; clk          ; clk         ; 0.000        ; 1.339      ; 1.689      ;
; 1.266 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0                                                       ; clk          ; clk         ; 0.000        ; 1.339      ; 1.689      ;
; 1.266 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.wait_dpd_in                                                      ; clk          ; clk         ; 0.000        ; 1.339      ; 1.689      ;
; 1.266 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA0                                                    ; clk          ; clk         ; 0.000        ; 1.339      ; 1.689      ;
; 1.266 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf_CA1                                                    ; clk          ; clk         ; 0.000        ; 1.339      ; 1.689      ;
; 1.266 ; reset_n   ; avs_hram_mainconv_CU:CU|present_state.writeconf0_end                                                   ; clk          ; clk         ; 0.000        ; 1.339      ; 1.689      ;
+-------+-----------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rwdsgen'                                                                                                                                                                                             ;
+--------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 10.351 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:entry_tff|dummy_out       ; clk          ; rwdsgen     ; -10.000      ; 1.962      ; 1.427      ;
; 10.351 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|sr_flipflop:synchronizer|dout                                  ; clk          ; rwdsgen     ; -10.000      ; 1.962      ; 1.427      ;
; 10.351 ; reset_n   ; avs_hram_mainconv_EU:EU|synchronizer:synchronizer_inst|synchronizer_EU:EU|counter_Nbit:code_counter|t_flipflop:\g1:1:chain_tff|dummy_out ; clk          ; rwdsgen     ; -10.000      ; 1.962      ; 1.427      ;
+--------+-----------+------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 0.339 ; 0.160 ; 8.068    ; 1.011   ; 0.013               ;
;  clk             ; 1.654 ; 0.160 ; 16.439   ; 1.011   ; 9.349               ;
;  clk_x8          ; 0.339 ; 0.186 ; N/A      ; N/A     ; 0.013               ;
;  rwdsgen         ; 7.913 ; 0.186 ; 8.068    ; 9.865   ; 9.630               ;
;  shifted_clock   ; 3.657 ; 3.587 ; N/A      ; N/A     ; 9.979               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  clk_x8          ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  rwdsgen         ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  shifted_clock   ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; clk90         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hCK_enable    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hram_RWDS     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; hram_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; hram_RWDS               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk90         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hCK_enable    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; hram_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; hram_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; hram_RWDS     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk90         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hCK_enable    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; hram_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; hram_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hram_RWDS     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk90         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hCK_enable    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; hram_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; hram_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hram_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hram_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hram_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; hram_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hram_RWDS     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+---------------+---------------+------------+------------+------------+----------+
; From Clock    ; To Clock      ; RR Paths   ; FR Paths   ; RF Paths   ; FF Paths ;
+---------------+---------------+------------+------------+------------+----------+
; clk           ; clk           ; 3149       ; 8          ; 0          ; 0        ;
; rwdsgen       ; clk           ; 0          ; 88         ; 0          ; 0        ;
; clk           ; clk_x8        ; 12         ; 0          ; 0          ; 0        ;
; clk_x8        ; clk_x8        ; 303        ; 4          ; 8          ; 7        ;
; rwdsgen       ; clk_x8        ; false path ; false path ; 0          ; 0        ;
; clk           ; rwdsgen       ; 0          ; 0          ; 79         ; 0        ;
; clk_x8        ; rwdsgen       ; false path ; 0          ; false path ; 0        ;
; rwdsgen       ; rwdsgen       ; 0          ; 0          ; 0          ; 132      ;
; shifted_clock ; shifted_clock ; 1          ; 1          ; 0          ; 0        ;
+---------------+---------------+------------+------------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+---------------+---------------+------------+------------+------------+----------+
; From Clock    ; To Clock      ; RR Paths   ; FR Paths   ; RF Paths   ; FF Paths ;
+---------------+---------------+------------+------------+------------+----------+
; clk           ; clk           ; 3149       ; 8          ; 0          ; 0        ;
; rwdsgen       ; clk           ; 0          ; 88         ; 0          ; 0        ;
; clk           ; clk_x8        ; 12         ; 0          ; 0          ; 0        ;
; clk_x8        ; clk_x8        ; 303        ; 4          ; 8          ; 7        ;
; rwdsgen       ; clk_x8        ; false path ; false path ; 0          ; 0        ;
; clk           ; rwdsgen       ; 0          ; 0          ; 79         ; 0        ;
; clk_x8        ; rwdsgen       ; false path ; 0          ; false path ; 0        ;
; rwdsgen       ; rwdsgen       ; 0          ; 0          ; 0          ; 132      ;
; shifted_clock ; shifted_clock ; 1          ; 1          ; 0          ; 0        ;
+---------------+---------------+------------+------------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 47       ; 0        ; 0        ; 0        ;
; clk        ; rwdsgen  ; 0        ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 47       ; 0        ; 0        ; 0        ;
; clk        ; rwdsgen  ; 0        ; 0        ; 3        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------+---------------+-----------+-------------+
; Target                                                                                                                  ; Clock         ; Type      ; Status      ;
+-------------------------------------------------------------------------------------------------------------------------+---------------+-----------+-------------+
; EU|clk_shifter|altpll_component|auto_generated|pll1|clk[0]                                                              ; shifted_clock ; Generated ; Constrained ;
; EU|pll_x8_inst|altpll_component|auto_generated|pll1|clk[0]                                                              ; clk_x8        ; Generated ; Constrained ;
; avs_hram_mainconv_EU:EU|DDR_to_SDR_converter:readdata_converter|DDR_to_SDR_converter_EU:EU|t_flipflop:rwdsgen|dummy_out ; rwdsgen       ; Base      ; Constrained ;
; clk                                                                                                                     ; clk           ; Base      ; Constrained ;
+-------------------------------------------------------------------------------------------------------------------------+---------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; hram_DQ[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_RWDS  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; hram_DQ[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_DQ[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; hram_RWDS  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition
    Info: Processing started: Wed Jan 10 16:14:49 2024
Info: Command: quartus_sta avs_hram_converter -c avs_hram_converter
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: '../sdc/avs_hram_converter.sdc'
Warning (332174): Ignored filter at avs_hram_converter.sdc(30): clk, could not be matched with a clock File: /home/andrea/Documents/Tesi_287628/287628/hyperram_system/ip/avs_hram_converter/sdc/avs_hram_converter.sdc Line: 30
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332070): Port "clk90" relative to the rising edge of clock "shifted_clock" does not specify a min-fall output delay
Warning (332070): Port "clk90" relative to the rising edge of clock "shifted_clock" does not specify a min-rise output delay
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.339
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.339               0.000 clk_x8 
    Info (332119):     1.654               0.000 clk 
    Info (332119):     3.657               0.000 shifted_clock 
    Info (332119):     7.913               0.000 rwdsgen 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.454               0.000 clk 
    Info (332119):     0.454               0.000 clk_x8 
    Info (332119):     0.455               0.000 rwdsgen 
    Info (332119):     6.170               0.000 shifted_clock 
Info (332146): Worst-case recovery slack is 8.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.299               0.000 rwdsgen 
    Info (332119):    16.490               0.000 clk 
Info (332146): Worst-case removal slack is 1.096
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.096               0.000 clk 
    Info (332119):     9.865               0.000 rwdsgen 
Info (332146): Worst-case minimum pulse width slack is 0.013
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.013               0.000 clk_x8 
    Info (332119):     9.633               0.000 clk 
    Info (332119):     9.735               0.000 rwdsgen 
    Info (332119):     9.979               0.000 shifted_clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.444
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.444               0.000 clk_x8 
    Info (332119):     2.299               0.000 clk 
    Info (332119):     4.280               0.000 shifted_clock 
    Info (332119):     7.948               0.000 rwdsgen 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
    Info (332119):     0.402               0.000 clk_x8 
    Info (332119):     0.406               0.000 rwdsgen 
    Info (332119):     5.539               0.000 shifted_clock 
Info (332146): Worst-case recovery slack is 8.068
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.068               0.000 rwdsgen 
    Info (332119):    16.439               0.000 clk 
Info (332146): Worst-case removal slack is 1.029
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.029               0.000 clk 
    Info (332119):     9.973               0.000 rwdsgen 
Info (332146): Worst-case minimum pulse width slack is 0.013
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.013               0.000 clk_x8 
    Info (332119):     9.630               0.000 rwdsgen 
    Info (332119):     9.646               0.000 clk 
    Info (332119):     9.989               0.000 shifted_clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 0.809
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.809               0.000 clk_x8 
    Info (332119):     4.866               0.000 clk 
    Info (332119):     6.321               0.000 shifted_clock 
    Info (332119):     9.249               0.000 rwdsgen 
Info (332146): Worst-case hold slack is 0.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.160               0.000 clk 
    Info (332119):     0.186               0.000 clk_x8 
    Info (332119):     0.186               0.000 rwdsgen 
    Info (332119):     3.587               0.000 shifted_clock 
Info (332146): Worst-case recovery slack is 8.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     8.181               0.000 rwdsgen 
    Info (332119):    17.292               0.000 clk 
Info (332146): Worst-case removal slack is 1.011
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.011               0.000 clk 
    Info (332119):    10.351               0.000 rwdsgen 
Info (332146): Worst-case minimum pulse width slack is 0.500
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.500               0.000 clk_x8 
    Info (332119):     9.349               0.000 clk 
    Info (332119):     9.633               0.000 rwdsgen 
    Info (332119):     9.995               0.000 shifted_clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 458 megabytes
    Info: Processing ended: Wed Jan 10 16:14:51 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


