<html><title>Cache</title><body>&#10;<p> &#10; &#10; &#10;Na &aacute;rea da computa&ccedil;&atilde;o, <b>cache</b> (tamb&eacute;m usado a grafia: <i>cachet</i> ou <i>cach&ecirc;</i>, mas cuja pron&uacute;ncia correta em ingl&ecirc;s &eacute; /&#712;k&aelig;&#643;/ <b><i>KASH</i></b>) &eacute; um dispositivo de acesso r&aacute;pido, interno a um sistema, que serve de intermedi&aacute;rio entre um operador de um processo e o dispositivo de armazenamento ao qual esse operador acede. A vantagem principal na utiliza&ccedil;&atilde;o de um cache consiste em evitar o acesso ao dispositivo de armazenamento &shy; que pode ser demorado &shy;, armazenando os dados em meios de acesso mais r&aacute;pidos.</p>&#10;<p>O uso de mem&oacute;rias cache visa obter uma velocidade de acesso a mem&oacute;ria pr&oacute;xima da velocidade de mem&oacute;rias mais r&aacute;pidas, e ao mesmo tempo disponibilizar no sistema uma mem&oacute;ria de grande capacidade, a um custo similar de mem&oacute;rias de <a href="http://en.wikipedia.org/wiki/Semicondutor" id="w">semicondutores</a> mais baratas.</p>&#10;<a id="Nos_dispositivos_de_armazenamento" name="Nos_dispositivos_de_armazenamento"></a><h2> Nos dispositivos de armazenamento </h2>&#10;<p>Com os avan&ccedil;os tecnol&oacute;gicos, v&aacute;rios tipos de cache foram desenvolvidos. Atualmente h&aacute; cache em <a href="http://en.wikipedia.org/wiki/Processadores" id="w">processadores</a>, <a href="http://en.wikipedia.org/wiki/Discos_r%C3%ADgidos" id="w">discos r&iacute;gidos</a>, sistemas, servidores, nas <a href="http://en.wikipedia.org/wiki/Placas&shy;m%C3%A3e" id="w">placas&shy;m&atilde;e</a>, <a href="http://en.wikipedia.org/wiki/Cluster" id="w">clusters</a> de bancos de dados, entre outros. Qualquer dispositivo que requeira do usu&aacute;rio uma solicita&ccedil;&atilde;o/requisi&ccedil;&atilde;o a algum outro recurso, seja de rede ou local, interno ou externo a essa rede, pode requerer ou possuir de f&aacute;brica o recurso de cache.</p>&#10;<p>Por ser mais caro, o recurso mais r&aacute;pido n&atilde;o pode ser usado para armazenar todas as informa&ccedil;&otilde;es. Sendo assim, usa&shy;se o cache para armazenar apenas as informa&ccedil;&otilde;es mais frequentemente usadas. Nas unidades de <a href="http://en.wikipedia.org/wiki/Disco" id="w">disco</a> tamb&eacute;m conhecidas como <a href="http://en.wikipedia.org/wiki/Disco_r%C3%ADgido" id="w">disco r&iacute;gido</a> ou <i>Hard Drive</i> (HD), tamb&eacute;m existem chips de cache nas placas eletr&ocirc;nicas que os acompanham. Como exemplo, a unidade <a href="http://en.wikipedia.org/wiki/Samsung" id="w">Samsung</a> de 160 <a href="http://en.wikipedia.org/wiki/Gigabyte" id="w">GB</a> tem 8 <a href="http://en.wikipedia.org/wiki/Megabyte" id="w">MBytes</a> de cache. </p>&#10;<p>No caso da <a href="http://en.wikipedia.org/wiki/Inform%C3%A1tica" id="w">inform&aacute;tica</a>, o cache &eacute; &uacute;til em v&aacute;rios contextos:&#10;</p>&#10;<ul>&#10;<li>nos casos dos <a href="http://en.wikipedia.org/wiki/Processador" id="w">processadores</a>, em que  cache disponibiliza alguns dados j&aacute; requisitados e outros <i>a processar</i>&semi;</li>&#10;<li>no caso dos <a href="http://en.wikipedia.org/wiki/Navegador" id="w">navegadores</a>, em que as p&aacute;ginas s&atilde;o guardadas localmente para evitar consultas constantes &agrave; rede (especialmente &uacute;teis quando se navega por p&aacute;ginas est&aacute;ticas)&semi;</li>&#10;<li>no caso das <a href="http://en.wikipedia.org/wiki/Rede" id="w">redes</a> de computadores, o acesso  externo, ou  &agrave; Internet, se d&aacute; por meio de um <a href="http://en.wikipedia.org/wiki/Software" id="w">software</a> que compartilha a conex&atilde;o ou <a href="http://en.wikipedia.org/wiki/Link" id="w">link</a>, software este tamb&eacute;m chamado de <a href="http://en.wikipedia.org/wiki/Proxy" id="w">proxy</a>, que tem por fun&ccedil;&atilde;o rotear as requisi&ccedil;&otilde;es a <a href="http://en.wikipedia.org/wiki/IP" id="w">IPs</a> externos &agrave; rede que se encontra, nestes proxys temos ainda um cache, que na verdade &eacute; uma enorme lista de todos os sites que foram visitados pelos usu&aacute;rios dos computadores desta rede, fazendo com isto a mesma fun&ccedil;&atilde;o que os caches presentes nos <a href="http://en.wikipedia.org/wiki/Navegadores" id="w">navegadores</a>, ou browsers, s&oacute; que com a atribui&ccedil;&atilde;o de servir a toda a rede e com isso aumentar a taxa de acerto dos proxys, minimizar o consumo do link e agilizar a navega&ccedil;&atilde;o&semi;</li>&#10;<li>os <a href="http://en.wikipedia.org/wiki/Servidor" id="w">servidores</a> Web tamb&eacute;m podem dispor caches configurados pelo administrador, que variam de tamanho conforme o n&uacute;mero de <a href="http://en.wikipedia.org/wiki/Page_views" id="w">page views</a> que o servidor tem.</li></ul>&#10;<a id="Cache_de_disco" name="Cache_de_disco"></a><h2> Cache de disco </h2>&#10;<p>O cache de disco representa uma pequena quantidade de mem&oacute;ria inclu&iacute;da na placa l&oacute;gica do HD. Tem como principal fun&ccedil;&atilde;o armazenar as &uacute;ltimas trilhas lidas pelo HD.&#10;Esse tipo de cache evita que a cabe&ccedil;a de leitura e grava&ccedil;&atilde;o passe v&aacute;rias vezes pela mesma trilha, pois como os dados est&atilde;o no cache, a placa l&oacute;gica pode processar a verifica&ccedil;&atilde;o de integridade a partir dali, acelerando o desempenho do HD, j&aacute; que o mesmo s&oacute; requisita a leitura do pr&oacute;ximo setor assim que o &uacute;ltimo setor lido seja verificado.</p>&#10;<a id="Opera%C3%A7%C3%A3o" name="Opera%C3%A7%C3%A3o"></a><h2> Opera&ccedil;&atilde;o </h2>&#10;<p><a href="http://en.wikipedia.org/wiki/Imagem:Cache%2Cbasic.svg%7Cthumb%7C230px" id="w">Diagrama de uma mem&oacute;ria de cache da CPU.</a>&#10;Um cache &eacute; um bloco de mem&oacute;ria para o armazenamento tempor&aacute;rio de dados que possuem uma grande probabilidade de serem utilizados novamente.  </p>&#10;<p>Uma defini&ccedil;&atilde;o mais simples de cache poderia ser: uma &aacute;rea de armazenamento tempor&aacute;ria onde os  dados frequentemente acedidos s&atilde;o armazenados para acesso r&aacute;pido.</p>&#10;<p>Um cache &eacute; feito de uma fila de elementos. Cada elemento tem um dado que &eacute; a c&oacute;pia exacta do dado presente em algum outro local (original). Cada elemento tem uma etiqueta que especifica a identidade do dado no local de armazenamento original, que foi copiado. </p>&#10;<p>Quando o cliente do cache (CPU, navegador etc.) deseja aceder a um dado que acredita estar no local de armazenamento, primeiramente ele verifica o cache. Se uma entrada for encontrada com uma etiqueta correspondente ao dado desejado, o elemento do cache &eacute; ent&atilde;o utilizado ao inv&eacute;s do dado original. Essa situa&ccedil;&atilde;o &eacute; conhecida como <i>cache hit</i> (acerto do cache). Como exemplo, um navegador poderia verificar o seu cache local no disco para ver se tem uma c&oacute;pia local dos conte&uacute;dos de uma p&aacute;gina Web numa <a href="http://en.wikipedia.org/wiki/URL" id="w">URL</a> particular. Nesse exemplo, a URL &eacute; a etiqueta e o conte&uacute;do da p&aacute;gina &eacute; o dado desejado. A percentagem de acessos que resultam em <i>cache hits</i> &eacute; conhecida como a taxa de acerto (<i>hit rate</i> ou <i>hit ratio</i>) do cache.</p>&#10;<p>Uma situa&ccedil;&atilde;o alternativa, que ocorre quando o cache &eacute; consultado e n&atilde;o cont&eacute;m um dado com a etiqueta desejada, &eacute; conhecida como <i>cache miss</i> (erro do cache). O dado ent&atilde;o &eacute; copiado do local original de armazenamento e inserido no cache, ficando pronto para o pr&oacute;ximo acesso. </p>&#10;<p>Se o cache possuir capacidade de armazenamento limitada (algo comum de acontecer devido ao seu custo), e n&atilde;o houver mais espa&ccedil;o para armazenar o novo dado, algum outro elemento deve ser retirado dela para que liberte espa&ccedil;o para o novo elemento. A forma (heur&iacute;stica) utilizada para seleccionar o elemento a ser retirado &eacute; conhecida como pol&iacute;tica de troca (<i>replacement policy</i>). Uma pol&iacute;tica de troca muito popular &eacute; a <a href="http://en.wikipedia.org/wiki/LRU" id="w">LRU (&#39&semi;&#39&semi;least recently used&#39&semi;&#39&semi;)</a>, que significa algo como &ldquo;elemento recentemente menos usado&rdquo;. </p>&#10;<p>Quando um dado &eacute; escrito no cache, ele deve ser gravado no local de armazenamento em algum momento. O momento da escrita &eacute; controlado pela pol&iacute;tica de escrita (<i>write policy</i>). Existem diferentes pol&iacute;ticas. A pol&iacute;tica de <i>write&shy;through</i> (algo como &ldquo;escrita atrav&eacute;s&rdquo;) funciona da seguinte forma: a cada vez que um elemento &eacute; colocado no cache, ele tamb&eacute;m &eacute; gravado no local de armazenamento original. Alternativamente, pode ser utilizada a pol&iacute;tica de <i>write&shy;back</i> (escrever de volta), onde as escritas n&atilde;o s&atilde;o directamente espelhadas no armazenamento. Ao inv&eacute;s, o mecanismo de cache identifica quais de seus elementos foram sobrepostos (marcados como sujos) e somente essas posi&ccedil;&otilde;es s&atilde;o colocadas de volta nos locais de armazenamento quando o elemento for retirado do cache. Por essa raz&atilde;o, quando ocorre um <i>cache miss</i> (erro de acesso ao cache pelo fato de um elemento n&atilde;o existir nele) em um cache com a pol&iacute;tica <i>write&shy;back</i>, s&atilde;o necess&aacute;rios dois acessos &agrave; mem&oacute;ria: um para recuperar o dado necess&aacute;rio e outro para gravar o dado que foi modificado no cache. </p>&#10;<p>O mecanismo de <i>write&shy;back</i> pode ser accionado por outras pol&iacute;ticas tamb&eacute;m. O cliente pode primeiro realizar diversas mudan&ccedil;as nos dados do cache e depois solicitar ao cache para gravar os dados no dispositivo de uma &uacute;nica vez.</p>&#10;<p>Os dados dispon&iacute;veis nos locais de armazenamento original podem ser modificados por outras entidades diferentes, al&eacute;m do pr&oacute;prio cache. Nesse caso, a c&oacute;pia existente no cache pode se tornar inv&aacute;lida. Da mesma forma, quando um cliente atualiza os dados no cache, as c&oacute;pias do dado que estejam presentes em outros caches se tornar&atilde;o inv&aacute;lidas. Protocolos de comunica&ccedil;&atilde;o entre gerentes de cache s&atilde;o respons&aacute;veis por manter os dados consistentes e s&atilde;o conhecidos por protocolos de coer&ecirc;ncia.</p>&#10;<a id="Princ%C3%ADpio_da_localidade_de_refer%C3%AAncia" name="Princ%C3%ADpio_da_localidade_de_refer%C3%AAncia"></a><h2> Princ&iacute;pio da localidade de refer&ecirc;ncia </h2>&#10;<p>&Eacute; a tend&ecirc;ncia de o <a href="http://en.wikipedia.org/wiki/Processador" id="w">processador</a> ao longo de uma execu&ccedil;&atilde;o referenciar instru&ccedil;&otilde;es e dados da <a href="http://en.wikipedia.org/wiki/Mem%C3%B3ria_principal" id="w">mem&oacute;ria principal</a> localizados em endere&ccedil;os pr&oacute;ximos. Tal tend&ecirc;ncia &eacute; justificada devido as estruturas de repeti&ccedil;&atilde;o e as estruturas de dados, vetores e tabelas utilizarem a mem&oacute;ria de forma subsequente (um dado ap&oacute;s o outro). Assim a aplicabilidade do cache internamente ao <a href="http://en.wikipedia.org/wiki/Processador" id="w">processador</a> fazendo o interm&eacute;dio entre a <a href="http://en.wikipedia.org/wiki/Mem%C3%B3ria_principal" id="w">mem&oacute;ria principal</a> e o <a href="http://en.wikipedia.org/wiki/Processador" id="w">processador</a> de forma a adiantar as informa&ccedil;&otilde;es da <a href="http://en.wikipedia.org/wiki/Mem%C3%B3ria_principal" id="w">mem&oacute;ria principal</a> para o <a href="http://en.wikipedia.org/wiki/Processador" id="w">processador</a>.</p>&#10;<a id="Tipos_de_mem%C3%B3ria_cache" name="Tipos_de_mem%C3%B3ria_cache"></a><h2> Tipos de mem&oacute;ria cache </h2>&#10;&#10;<p>Os tipos de mem&oacute;ria cache mais conhecidos s&atilde;o: mapeamento direto, totalmente associativa e associativa por conjunto (N&shy;way).&#10;Mapeamento direto :  cada bloco da mem&oacute;ria principal &eacute; mapeado para uma linha do cache.&#10;Mapeamento associativo : um bloco da mem&oacute;ria principal pode ser carregado para qualquer linha do cache.&#10;Mapeamento associativo por conjunto: meio termo  direto e o associativo.</p>&#10;<a id="Aus%C3%AAncia_de_conte%C3%BAdo_no_cache_&shy;_CACHE_MISS" name="Aus%C3%AAncia_de_conte%C3%BAdo_no_cache_&shy;_CACHE_MISS"></a><h2> Aus&ecirc;ncia de conte&uacute;do no cache &shy; CACHE MISS </h2>&#10;<p>Quando o processador necessita de um dado, e este n&atilde;o est&aacute; presente no cache, ele ter&aacute; de realizar a busca diretamente na mem&oacute;ria RAM, utilizando <a href="http://en.wikipedia.org/wiki/Wait_state" id="w">wait states</a> e reduzindo o desempenho do computador. Como provavelmente ser&aacute; requisitado novamente (localidade temporal) o dado que foi buscado na RAM &eacute; copiado no cache.</p>&#10;<a id="Cache_em_n%C3%ADveis" name="Cache_em_n%C3%ADveis"></a><h2> Cache em n&iacute;veis </h2>&#10;<p>Com a evolu&ccedil;&atilde;o na velocidade dos dispositivos, em particular nos processadores, o cache foi dividido em n&iacute;veis, j&aacute; que a demanda de velocidade a mem&oacute;ria &eacute; t&atilde;o grande que s&atilde;o necess&aacute;rios caches grandes com velocidades alt&iacute;ssimas de transferencia e baixas lat&ecirc;ncias. Sendo muito dif&iacute;cil e caro construir mem&oacute;rias caches com essas caracter&iacute;sticas, elas s&atilde;o constru&iacute;das em n&iacute;veis que se diferem na rela&ccedil;&atilde;o tamanho X desempenho.</p>&#10;<a id="Cache_L1" name="Cache_L1"></a><h3> Cache L1 </h3>&#10;<p>Uma pequena por&ccedil;&atilde;o de mem&oacute;ria est&aacute;tica presente dentro do processador. Em alguns tipos de processador, como o Pentium 2, o L1 &eacute; dividido em dois n&iacute;veis: dados e instru&ccedil;&otilde;es (que &#34&semi;dizem&#34&semi; o que fazer com os dados).O primeiro processador da <a href="http://en.wikipedia.org/wiki/Intel" id="w">Intel</a> a ter o cache L1 foi o i486 com 8KB. Geralmente tem entre 16KB e 128KB&semi; hoje j&aacute; encontramos processadores com at&eacute; 16MB de cache.</p>&#10;<a id="Cache_L2" name="Cache_L2"></a><h3> Cache L2 </h3>&#10;<p>Possuindo o Cache L1 um tamanho reduzido e n&atilde;o apresentando uma solu&ccedil;&atilde;o ideal, foi desenvolvido o cache L2, que cont&eacute;m muito mais mem&oacute;ria que o cache L1. Ela &eacute; mais um caminho para que a informa&ccedil;&atilde;o requisitada n&atilde;o tenha que ser procurada na lenta mem&oacute;ria principal. Alguns processadores colocam esse cache fora do processador, por quest&otilde;es econ&ocirc;micas, pois um cache grande implica num custo grande, mas h&aacute; exce&ccedil;&otilde;es, como no Pentium II, por exemplo, cujas caches L1 e L2 est&atilde;o no mesmo cartucho que est&aacute; o processador. A mem&oacute;ria cache L2 &eacute;, sobretudo, um dos elementos essenciais para um bom rendimento do processador mesmo que tenha um clock baixo. Um exemplo pr&aacute;tico &eacute; o caso do Intel Itanium 9152M (para servidores) que tem apenas 1.6 GHz de clock interno e ganha de longe do atual Intel Extreme, pelo fato de possuir uma mem&oacute;ria cache de 24MB. Quanto mais alto &eacute; o clock do processador, mais este aquece e mais inst&aacute;vel se torna. Os processadores Intel Celeron tem um fraco desempenho por possuir menos mem&oacute;ria cache L2. Um Pentium M 730 de 1.6 GHz de clock interno, 533 MHz FSB e 2 MB de cache L2, tem rendimento semelhante a um Intel Pentium 4 2.4 GHz, aquece muito menos e torna&shy;se muito mais est&aacute;vel e bem mais rent&aacute;vel do que o Intel Celeron M 440 de 1.86 GHz de clock interno, 533 MHz FSB e 1 MB de cache L2.</p>&#10;<a id="Cache_L3" name="Cache_L3"></a><h3> Cache L3 </h3>&#10;<p>Terceiro n&iacute;vel de cache de mem&oacute;ria. Inicialmente utilizado pelo AMD K6&shy;III (por apresentar o cache L2 integrado ao seu n&uacute;cleo) utilizava o cache externo presente na <a href="http://en.wikipedia.org/wiki/Placa&shy;m%C3%A3e" id="w">placa&shy;m&atilde;e</a> como uma mem&oacute;ria de cache adicional. Ainda &eacute; um tipo de cache raro devido a complexidade dos processadores atuais, com suas &aacute;reas chegando a milh&otilde;es de trans&iacute;stores por micr&oacute;metros ou nan&oacute;metros de &aacute;rea. Ela ser&aacute; muito &uacute;til, &eacute; poss&iacute;vel a necessidade futura de n&iacute;veis ainda mais elevados de cache, como L4 e assim por diante.</p>&#10;<a id="Caches_inclusivos_e_exclusivos" name="Caches_inclusivos_e_exclusivos"></a><h2> Caches inclusivos e exclusivos </h2>&#10;<p>Caches Multi&shy;level introduzem novos aspectos na sua implementa&ccedil;&atilde;o. Por exemplo, em alguns processadores, todos os dados no cache L1 devem tamb&eacute;m estar em algum lugar no cache L2. Estes caches s&atilde;o estritamente chamados de inclusivos. Outros processadores (como o AMD Athlon) t&ecirc;m caches exclusivos &shy; os dados podem estar no cache L1 ou L2, nunca em ambos. Ainda outros processadores (como o Pentium II, III, e 4 de Intel), n&atilde;o requerem que os dados no cache L1 residam tamb&eacute;m no cache L2, embora possam frequentemente faz&ecirc;&shy;lo. N&atilde;o h&aacute; nenhum nome universal aceitado para esta pol&iacute;tica intermedi&aacute;ria, embora o termo inclusivo seja usado.</p>&#10;<p>A vantagem de caches exclusivos &eacute; que s&atilde;o capazes de armazenarem mais dados. Esta vantagem &eacute; maior quando o cache L1 exclusivo &eacute; de tamanho pr&oacute;ximo ao cache L2, e diminui se o cache L2 for muitas vezes maior do que o cache L1. Quando o L1 falha e o L2 acerta acesso, a linha correta do cache L2 &eacute; trocada com uma linha no L1. Esta troca &eacute; um problema, uma vez que a quantidade de tempo para tal troca ser realizada &eacute; relativamente alta.</p>&#10;<p>Uma das vantagens de caches estritamente inclusivos &eacute; que quando os dispositivos externos ou outros processadores em um sistema multiprocessado desejam remover uma linha do cache do processador, necessitam somente mandar o processador verificar o cache L2. Nas hierarquias de cache exclusiva, o cache L1 deve ser verificado tamb&eacute;m.</p>&#10;<p>Uma outra vantagem de caches inclusivos &eacute; que um cache maior pode usar linhas maiores do cache, que reduz o tamanho das Tags do cache L2. (Os caches exclusivos requerem ambos os caches teres linhas do mesmo tamanho, de modo que as linhas do cache possam ser trocadas em uma falha no L1 e um acerto no L2).</p>&#10;<a id="Tamanho_do_cache" name="Tamanho_do_cache"></a><h3> Tamanho do cache </h3>&#10;<p>Quando &eacute; feita a implementa&ccedil;&atilde;o da mem&oacute;ria cache, alguns aspectos s&atilde;o analisados em rela&ccedil;&atilde;o a seu tamanho:&#10;</p>&#10;<ul>&#10;<li>a rela&ccedil;&atilde;o acerto/falha&semi;</li>&#10;<li>tempo de acesso a mem&oacute;ria principal&semi;</li>&#10;<li>o custo m&eacute;dio, por bit, da mem&oacute;ria principal, do cache L1 e L2:</li>&#10;<li>o tempo de acesso do cache L1 ou L2&semi;</li>&#10;<li>a natureza do programa a ser executado no momento</li></ul>&#10;<a id="T%C3%A9cnicas_de_escrita_de_dados_do_cache" name="T%C3%A9cnicas_de_escrita_de_dados_do_cache"></a><h2> T&eacute;cnicas de escrita de dados do cache </h2>&#10;&#10;<a id="'''Tecnicas_de_%22Write_Hit%22:'''" name="'''Tecnicas_de_%22Write_Hit%22:'''"></a><h3> &#39&semi;&#39&semi;&#39&semi;Tecnicas de &#34&semi;Write Hit&#34&semi;:&#39&semi;&#39&semi;&#39&semi; </h3>&#10;&#10;<a id="Write&shy;Back_Cache" name="Write&shy;Back_Cache"></a><h4> Write&shy;Back Cache </h4>&#10;<p>Usando esta t&eacute;cnica a <a href="http://en.wikipedia.org/wiki/CPU" id="w">CPU</a> escreve dados diretamente no cache, cabendo ao sistema a escrita posterior da informa&ccedil;&atilde;o na mem&oacute;ria principal. Como resultado, o CPU fica livre mais rapidamente para executar outras opera&ccedil;&otilde;es. Em contrapartida, a lat&ecirc;ncia do <a href="http://en.wikipedia.org/wiki/Controlador" id="w">controlador</a> pode induzir problemas de consist&ecirc;ncia de dados na <a href="http://en.wikipedia.org/wiki/Mem%C3%B3ria_principal" id="w">mem&oacute;ria principal</a>, em sistemas multiprocessados com mem&oacute;ria compartilhada. Esses problemas s&atilde;o tratados por protocolos de consist&ecirc;ncia do cache.</p>&#10;<p>Exemplo:</p>&#10;<p>A escrita de um endere&ccedil;o &eacute; feita inicialmente numa linha do cache, e somente no cache. Quando mais tarde algum novo endere&ccedil;o precisar desta linha do cache, estando esta j&aacute; ocupada, ent&atilde;o o endere&ccedil;o inicial &eacute; guardado na memoria e o novo endere&ccedil;o ocupa&shy;lhe o lugar na respectiva linha do cache.</p>&#10;<p>Para reduzir a frequ&ecirc;ncia de escrita de blocos de endere&ccedil;os na mem&oacute;ria aquando da substitui&ccedil;&atilde;o &eacute; usado um &#34&semi;<b>dirty bit</b>&#34&semi;, este &eacute; um bit de estado, ou seja, quando o endere&ccedil;o &eacute; instanciado inicialmente numa linha do cache, estando essa linha vazia, o valor inicial &eacute; implicitamente &#39&semi;0&#39&semi;, quando o bloco do endere&ccedil;o &eacute; modificado(quando ocorre uma substitui&ccedil;&atilde;o) o valor inicial passa a &#39&semi;1&#39&semi; e diz&shy;se que o bloco do endere&ccedil;o est&aacute; &#34&semi;dirty&#34&semi;.</p>&#10;<dl><dt>Vantagens</dt><dd /></dl>&#10;<ul>&#10;<li>a escrita ocorre &agrave; velocidade do cache&semi;</li>&#10;<li>escritas m&uacute;ltiplas de um endere&ccedil;o requerem apenas uma escrita na mem&oacute;ria&semi;</li>&#10;<li>consome menos largura de banda.</li></ul>&#10;<dl><dt>Desvantagens</dt><dd /></dl>&#10;<ul>&#10;<li>dif&iacute;cil de implementar&semi;</li>&#10;<li>nem sempre existe consist&ecirc;ncia entre os dados existentes no cache e na mem&oacute;ria&semi;</li>&#10;<li>leituras de blocos de endere&ccedil;os no cache podem resultar em escritas de blocos de endere&ccedil;os &#34&semi;dirty&#34&semi; na memoria.</li></ul>&#10;<a id="Write&shy;Through_Cache" name="Write&shy;Through_Cache"></a><h4> Write&shy;Through Cache </h4>&#10;<p>Quando o sistema escreve para uma zona de mem&oacute;ria, que est&aacute; contida no cache, escreve a informa&ccedil;&atilde;o, tanto na linha espec&iacute;fica do cache como na zona de mem&oacute;ria ao mesmo tempo. Este tipo de caching providencia pior desempenho do que Write&shy;Back Cache, mas &eacute; mais simples de implementar e tem a vantagem da consist&ecirc;ncia interna, porque o cache nunca est&aacute; dessincronizada com a mem&oacute;ria como acontece com a t&eacute;cnica Write&shy;Back Cache.</p>&#10;<dl><dt>Vantagens</dt><dd /></dl>&#10;<ul>&#10;<li>f&aacute;cil de implementar&semi;</li>&#10;<li>um &#34&semi;cache&shy;miss&#34&semi; nunca resulta em escritas na mem&oacute;ria&semi;</li>&#10;<li>a mem&oacute;ria tem sempre a informa&ccedil;&atilde;o mais recente.</li></ul>&#10;<dl><dt>Desvantagens</dt><dd /></dl>&#10;<ul>&#10;<li>a escrita &eacute; lenta&semi;</li>&#10;<li>cada escrita necessita de um acesso &agrave; mem&oacute;ria&semi;</li>&#10;<li>consequentemente usa mais largura de banda da mem&oacute;ria.</li></ul>&#10;<a id="'''Tecnicas_de_%22Write_Miss%22:'''" name="'''Tecnicas_de_%22Write_Miss%22:'''"></a><h3> &#39&semi;&#39&semi;&#39&semi;Tecnicas de &#34&semi;Write Miss&#34&semi;:&#39&semi;&#39&semi;&#39&semi; </h3>&#10;&#10;<a id="Write_Allocate" name="Write_Allocate"></a><h4> Write Allocate </h4>&#10;<p>O bloco de endere&ccedil;o &eacute; carregado na ocorr&ecirc;ncia seguindo&shy;se uma ac&ccedil;&atilde;o de &#34&semi;write hit&#34&semi;. O <i>&#34&semi;Write Allocate&#34&semi;</i> &eacute; usado com frequencia em caches de <i>&#34&semi;Write Back&#34&semi;</i>.</p>&#10;<a id="No_Write_Allocate" name="No_Write_Allocate"></a><h4> No Write Allocate </h4>&#10;<p>O bloco de endere&ccedil;o &eacute; directamente modificado na mem&oacute;ria, n&atilde;o &eacute; carregado no cache. O <i>&#34&semi;No Write Allocate&#34&semi;</i> &eacute; usado frequentemente em caches de <i>&#34&semi;Write Through&#34&semi;</i>.</p>&#10;<a id="Ver_tamb%C3%A9m" name="Ver_tamb%C3%A9m"></a><h2> Ver tamb&eacute;m </h2>&#10;&#10;<ul>&#10;<li><a href="http://en.wikipedia.org/wiki/Mem%C3%B3ria_RAM" id="w">Mem&oacute;ria RAM</a></li>&#10;<li><a href="http://en.wikipedia.org/wiki/Mem%C3%B3ria_Virtual" id="w">Mem&oacute;ria Virtual</a></li>&#10;<li><a href="http://en.wikipedia.org/wiki/Placa&shy;m%C3%A3e" id="w">Placa&shy;m&atilde;e</a></li></ul>&#10;<p> </p>&#10;<p><a href="http://en.wikipedia.org/wiki/Categoria:Ci%C3%AAncia_da_computa%C3%A7%C3%A3o" id="w">Categoria:Ci&ecirc;ncia da computa&ccedil;&atilde;o</a>&#10;<a href="http://en.wikipedia.org/wiki/Categoria:Terminologia_inform%C3%A1tica" id="w">Categoria:Terminologia inform&aacute;tica</a>&#10;<a href="http://en.wikipedia.org/wiki/Categoria:Mem%C3%B3rias_de_computador" id="w">Memoria cache</a></p></body></html>