module lab084(X, T, clock, Q1, Q0);

input X;
input T;
input clock;
output Q1;
output Q0;

reg Q1;
reg Q0;

always @(posedge clock) begin
	if(Q1==0&&Q0==0) begin
		if(X==1) begin
			Q1=Q1;
			Q0=Q0;
		end
		else begin
			Q1=Q1;
			Q0=(!Q0);
		end
	end
	else if(Q1==0&&Q0==1) begin
		if(T==1) begin
			Q1=(!Q1);
			Q0=(!Q0);
		end
		else begin
			Q1=Q1;
			Q0=Q0;
		end
	end
	else if(Q1==1&&Q0==0) begin
		Q1=Q1;
		Q0=(!Q0);
	end
	else begin
		Q1=(!Q1);
		Q0=(!Q0);
	end
end

endmodule