Fitter report for pwm_module
Tue May 16 13:55:56 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue May 16 13:55:56 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; pwm_module                                      ;
; Top-level Entity Name              ; pwm_module                                      ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C15AF484C7                                   ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 440 / 14,448 ( 3 % )                            ;
;     Total combinational functions  ; 418 / 14,448 ( 3 % )                            ;
;     Dedicated logic registers      ; 257 / 14,448 ( 2 % )                            ;
; Total registers                    ; 281                                             ;
; Total pins                         ; 46 / 315 ( 15 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 2,560 / 239,616 ( 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C15AF484C7                  ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                     ;
+---------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------+------------------+-----------------------+
; Node                                                          ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                              ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------+------------------+-----------------------+
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex0_n[0]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex0_n[1]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[1]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex0_n[2]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[2]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex0_n[3]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[3]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[4]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex0_n[4]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[4]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[5]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex0_n[5]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[5]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[6]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex0_n[6]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[6]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex1_n[0]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex1_n[1]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[1]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex1_n[2]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[2]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex1_n[3]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[3]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex1_n[4]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[4]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex1_n[5]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[5]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex1_n[6]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[6]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex2_n[1]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]~_Duplicate_1 ; REGOUT           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex2_n[2]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex2_n[0]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; REGOUT           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex2_n[3]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[3]~_Duplicate_1 ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex2_n[4]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[4]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex2_n[5]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[5]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]              ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; hex2_n[6]                                                     ; DATAIN           ;                       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[6]              ; Inverted        ; Register Packing ; Timing optimization ;           ;                ;                                                               ;                  ;                       ;
; pwm_ctrl:i_pwm_ctrl|led                                       ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ledg[0]                                                       ; DATAIN           ;                       ;
; serial_uart:i_serial_uart|received_error                      ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ledr[0]                                                       ; DATAIN           ;                       ;
; serial_uart:i_serial_uart|received_error                      ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; serial_uart:i_serial_uart|received_error~_Duplicate_1         ; REGOUT           ;                       ;
; serial_uart:i_serial_uart|tx                                  ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; fpga_out_tx                                                   ; DATAIN           ;                       ;
+---------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 738 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 738 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 733     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Joel-/Desktop/Civ_Data/Digital_Electronics/VHDL/Labbar/Lab7/output_files/pwm_module.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 440 / 14,448 ( 3 % )    ;
;     -- Combinational with no register       ; 183                     ;
;     -- Register only                        ; 22                      ;
;     -- Combinational with a register        ; 235                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 185                     ;
;     -- 3 input functions                    ; 63                      ;
;     -- <=2 input functions                  ; 170                     ;
;     -- Register only                        ; 22                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 270                     ;
;     -- arithmetic mode                      ; 148                     ;
;                                             ;                         ;
; Total registers*                            ; 281 / 15,345 ( 2 % )    ;
;     -- Dedicated logic registers            ; 257 / 14,448 ( 2 % )    ;
;     -- I/O registers                        ; 24 / 897 ( 3 % )        ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 31 / 903 ( 3 % )        ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 46 / 315 ( 15 % )       ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;                                             ;                         ;
; Global signals                              ; 2                       ;
; M4Ks                                        ; 1 / 52 ( 2 % )          ;
; Total block memory bits                     ; 2,560 / 239,616 ( 1 % ) ;
; Total block memory implementation bits      ; 4,608 / 239,616 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )          ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%            ;
; Maximum fan-out                             ; 274                     ;
; Highest non-global fan-out                  ; 170                     ;
; Total fan-out                               ; 2239                    ;
; Average fan-out                             ; 3.02                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 440 / 14448 ( 3 % ) ; 0 / 14448 ( 0 % )              ;
;     -- Combinational with no register       ; 183                 ; 0                              ;
;     -- Register only                        ; 22                  ; 0                              ;
;     -- Combinational with a register        ; 235                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 185                 ; 0                              ;
;     -- 3 input functions                    ; 63                  ; 0                              ;
;     -- <=2 input functions                  ; 170                 ; 0                              ;
;     -- Register only                        ; 22                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 270                 ; 0                              ;
;     -- arithmetic mode                      ; 148                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 281                 ; 0                              ;
;     -- Dedicated logic registers            ; 257 / 14448 ( 2 % ) ; 0 / 14448 ( 0 % )              ;
;     -- I/O registers                        ; 24                  ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 31 / 903 ( 3 % )    ; 0 / 903 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 46                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )      ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 2560                ; 0                              ;
; Total RAM block bits                        ; 4608                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )       ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 1 / 52 ( 1 % )      ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 1 / 20 ( 5 % )      ; 1 / 20 ( 5 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 16                  ; 1                              ;
;     -- Registered Input Connections         ; 16                  ; 0                              ;
;     -- Output Connections                   ; 1                   ; 16                             ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2238                ; 18                             ;
;     -- Registered Connections               ; 1108                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 17                             ;
;     -- hard_block:auto_generated_inst       ; 17                  ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 6                   ; 1                              ;
;     -- Output Ports                         ; 40                  ; 2                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock_50   ; L1    ; 2        ; 0            ; 13           ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; fpga_in_rx ; F14   ; 4        ; 35           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_n[0]   ; R22   ; 6        ; 50           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_n[1]   ; R21   ; 6        ; 50           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_n[2]   ; T22   ; 6        ; 50           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key_n[3]   ; T21   ; 6        ; 50           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; fpga_out_tx ; G12   ; 4        ; 31           ; 27           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0_n[0]   ; J2    ; 2        ; 0            ; 18           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0_n[1]   ; J1    ; 2        ; 0            ; 18           ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0_n[2]   ; H2    ; 2        ; 0            ; 19           ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0_n[3]   ; H1    ; 2        ; 0            ; 19           ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0_n[4]   ; F2    ; 2        ; 0            ; 20           ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0_n[5]   ; F1    ; 2        ; 0            ; 20           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0_n[6]   ; E2    ; 2        ; 0            ; 20           ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1_n[0]   ; E1    ; 2        ; 0            ; 20           ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1_n[1]   ; H6    ; 2        ; 0            ; 21           ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1_n[2]   ; H5    ; 2        ; 0            ; 21           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1_n[3]   ; H4    ; 2        ; 0            ; 21           ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1_n[4]   ; G3    ; 2        ; 0            ; 21           ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1_n[5]   ; D2    ; 2        ; 0            ; 22           ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1_n[6]   ; D1    ; 2        ; 0            ; 22           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2_n[0]   ; G5    ; 2        ; 0            ; 22           ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2_n[1]   ; G6    ; 2        ; 0            ; 23           ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2_n[2]   ; C2    ; 2        ; 0            ; 23           ; 1           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2_n[3]   ; C1    ; 2        ; 0            ; 23           ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2_n[4]   ; E3    ; 2        ; 0            ; 24           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2_n[5]   ; E4    ; 2        ; 0            ; 24           ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2_n[6]   ; D3    ; 2        ; 0            ; 25           ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[0]     ; U22   ; 6        ; 50           ; 7            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[1]     ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[2]     ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[3]     ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[4]     ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[5]     ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[6]     ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[7]     ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[0]     ; R20   ; 6        ; 50           ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[1]     ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[2]     ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[3]     ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[4]     ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[5]     ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[6]     ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[7]     ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[8]     ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[9]     ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 41 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 24 / 33 ( 73 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 39 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 23 / 36 ( 64 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; hex2_n[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; hex2_n[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; hex1_n[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; hex1_n[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; hex2_n[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; hex1_n[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; hex0_n[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; hex2_n[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; hex2_n[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; hex0_n[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; hex0_n[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; fpga_in_rx                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; hex1_n[4]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; hex2_n[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; hex2_n[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; fpga_out_tx                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; hex0_n[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; hex0_n[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; hex1_n[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; hex1_n[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; hex1_n[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; hex0_n[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; hex0_n[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clock_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; ledr[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; ledr[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; ledr[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; ledr[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; key_n[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; key_n[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; ledr[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; key_n[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; key_n[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; ledr[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; ledr[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; ledg[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; ledg[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; ledr[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; ledg[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; ledg[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; ledg[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; ledg[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; ledr[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; ledr[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; ledg[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; ledg[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                       ;
+----------------------------------+----------------------------------------------------------------+
; Name                             ; altera_pll:\b_gen_pll:i_altera_pll|altpll:altpll_component|pll ;
+----------------------------------+----------------------------------------------------------------+
; SDC pin name                     ; \b_gen_pll:i_altera_pll|altpll_component|pll                   ;
; PLL mode                         ; Normal                                                         ;
; Compensate clock                 ; clock1                                                         ;
; Compensated input/output pins    ; --                                                             ;
; Self reset on gated loss of lock ; Off                                                            ;
; Gate lock counter                ; 1000                                                           ;
; Input frequency 0                ; 50.0 MHz                                                       ;
; Input frequency 1                ; --                                                             ;
; Nominal PFD frequency            ; 50.0 MHz                                                       ;
; Nominal VCO frequency            ; 800.0 MHz                                                      ;
; VCO post scale K counter         ; --                                                             ;
; VCO multiply                     ; --                                                             ;
; VCO divide                       ; --                                                             ;
; Freq min lock                    ; 31.25 MHz                                                      ;
; Freq max lock                    ; 62.5 MHz                                                       ;
; M VCO Tap                        ; 0                                                              ;
; M Initial                        ; 1                                                              ;
; M value                          ; 16                                                             ;
; N value                          ; 1                                                              ;
; Preserve PLL counter order       ; Off                                                            ;
; PLL location                     ; PLL_1                                                          ;
; Inclk0 signal                    ; clock_50                                                       ;
; Inclk1 signal                    ; --                                                             ;
; Inclk0 signal type               ; Dedicated Pin                                                  ;
; Inclk1 signal type               ; --                                                             ;
+----------------------------------+----------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------------------------+
; Name                                                             ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                        ;
+------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------------------------+
; altera_pll:\b_gen_pll:i_altera_pll|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 16            ; 8/8 Even   ; 1       ; 0       ; \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1] ;
+------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                 ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
; |pwm_module                               ; 440 (0)     ; 257 (0)                   ; 24 (24)       ; 2560        ; 1    ; 0            ; 0       ; 0         ; 46   ; 0            ; 183 (0)      ; 22 (0)            ; 235 (0)          ; |pwm_module                                                                                         ; work         ;
;    |altera_pll:\b_gen_pll:i_altera_pll|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pwm_module|altera_pll:\b_gen_pll:i_altera_pll                                                      ; work         ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pwm_module|altera_pll:\b_gen_pll:i_altera_pll|altpll:altpll_component                              ; work         ;
;    |bcd_decode_rom:i_bcd_decode_rom|      ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |pwm_module|bcd_decode_rom:i_bcd_decode_rom                                                         ; work         ;
;       |altsyncram:bcd_rom_rtl_0|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pwm_module|bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0                                ; work         ;
;          |altsyncram_as71:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2560        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pwm_module|bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated ; work         ;
;    |dc_disp_ctrl:i_dc_disp_ctrl|          ; 69 (69)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 8 (8)             ; 24 (24)          ; |pwm_module|dc_disp_ctrl:i_dc_disp_ctrl                                                             ; work         ;
;    |key_ctrl:i_key_ctrl|                  ; 135 (135)   ; 89 (89)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 4 (4)             ; 85 (85)          ; |pwm_module|key_ctrl:i_key_ctrl                                                                     ; work         ;
;    |pwm_ctrl:i_pwm_ctrl|                  ; 123 (123)   ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (70)      ; 0 (0)             ; 53 (53)          ; |pwm_module|pwm_ctrl:i_pwm_ctrl                                                                     ; work         ;
;    |reset_ctrl:\b_gen_pll:i_reset_ctrl|   ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |pwm_module|reset_ctrl:\b_gen_pll:i_reset_ctrl                                                      ; work         ;
;    |serial_ctrl:i_serial_ctrl|            ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |pwm_module|serial_ctrl:i_serial_ctrl                                                               ; work         ;
;    |serial_uart:i_serial_uart|            ; 87 (87)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 2 (2)             ; 62 (62)          ; |pwm_module|serial_uart:i_serial_uart                                                               ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+-------------+----------+---------------+---------------+-----------------------+-----------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+-------------+----------+---------------+---------------+-----------------------+-----------+
; fpga_out_tx ; Output   ; --            ; --            ; --                    ; (0) 35 ps ;
; hex0_n[0]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex0_n[1]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex0_n[2]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex0_n[3]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex0_n[4]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex0_n[5]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex0_n[6]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex1_n[0]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex1_n[1]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex1_n[2]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex1_n[3]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex1_n[4]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex1_n[5]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex1_n[6]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex2_n[0]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex2_n[1]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex2_n[2]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex2_n[3]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex2_n[4]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex2_n[5]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; hex2_n[6]   ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; ledr[0]     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; ledr[1]     ; Output   ; --            ; --            ; --                    ; --        ;
; ledr[2]     ; Output   ; --            ; --            ; --                    ; --        ;
; ledr[3]     ; Output   ; --            ; --            ; --                    ; --        ;
; ledr[4]     ; Output   ; --            ; --            ; --                    ; --        ;
; ledr[5]     ; Output   ; --            ; --            ; --                    ; --        ;
; ledr[6]     ; Output   ; --            ; --            ; --                    ; --        ;
; ledr[7]     ; Output   ; --            ; --            ; --                    ; --        ;
; ledr[8]     ; Output   ; --            ; --            ; --                    ; --        ;
; ledr[9]     ; Output   ; --            ; --            ; --                    ; --        ;
; ledg[0]     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; ledg[1]     ; Output   ; --            ; --            ; --                    ; --        ;
; ledg[2]     ; Output   ; --            ; --            ; --                    ; --        ;
; ledg[3]     ; Output   ; --            ; --            ; --                    ; --        ;
; ledg[4]     ; Output   ; --            ; --            ; --                    ; --        ;
; ledg[5]     ; Output   ; --            ; --            ; --                    ; --        ;
; ledg[6]     ; Output   ; --            ; --            ; --                    ; --        ;
; ledg[7]     ; Output   ; --            ; --            ; --                    ; --        ;
; clock_50    ; Input    ; --            ; --            ; --                    ; --        ;
; fpga_in_rx  ; Input    ; (3) 1392 ps   ; (4) 1764 ps   ; --                    ; --        ;
; key_n[0]    ; Input    ; (3) 1403 ps   ; (2) 1025 ps   ; --                    ; --        ;
; key_n[1]    ; Input    ; (3) 1403 ps   ; (2) 1025 ps   ; --                    ; --        ;
; key_n[3]    ; Input    ; (1) 658 ps    ; (3) 1403 ps   ; --                    ; --        ;
; key_n[2]    ; Input    ; (3) 1403 ps   ; (1) 658 ps    ; --                    ; --        ;
+-------------+----------+---------------+---------------+-----------------------+-----------+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; clock_50                                     ;                   ;         ;
; fpga_in_rx                                   ;                   ;         ;
;      - serial_uart:i_serial_uart|rx_r~feeder ; 1                 ; 4       ;
; key_n[0]                                     ;                   ;         ;
;      - key_ctrl:i_key_ctrl|key_off_r         ; 0                 ; 3       ;
; key_n[1]                                     ;                   ;         ;
;      - key_ctrl:i_key_ctrl|key_on_r~feeder   ; 0                 ; 3       ;
; key_n[3]                                     ;                   ;         ;
;      - key_ctrl:i_key_ctrl|key_up_r~feeder   ; 1                 ; 3       ;
; key_n[2]                                     ;                   ;         ;
;      - key_ctrl:i_key_ctrl|key_down_r~feeder ; 0                 ; 3       ;
+----------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                               ;
+--------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                               ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_pll:\b_gen_pll:i_altera_pll|altpll:altpll_component|_clk1   ; PLL_1              ; 8       ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_pll:\b_gen_pll:i_altera_pll|altpll:altpll_component|_locked ; PLL_1              ; 8       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; clock_50                                                           ; PIN_L1             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clock_50                                                           ; PIN_L1             ; 274     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[3]~0                          ; LCCOMB_X18_Y22_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[3]~0                          ; LCCOMB_X16_Y21_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[1]~0                          ; LCCOMB_X16_Y22_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[0]~0                  ; LCCOMB_X16_Y21_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]~2                       ; LCCOMB_X18_Y22_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]~0                 ; LCCOMB_X18_Y21_N8  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]~0                 ; LCCOMB_X16_Y22_N2  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]~5                 ; LCCOMB_X16_Y22_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]~39                         ; LCCOMB_X24_Y21_N20 ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]~49                          ; LCCOMB_X27_Y21_N6  ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]~49                           ; LCCOMB_X29_Y20_N30 ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[1]~39                            ; LCCOMB_X25_Y21_N20 ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pwm_ctrl:i_pwm_ctrl|LessThan1~3                                    ; LCCOMB_X31_Y21_N16 ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]~47                                   ; LCCOMB_X33_Y22_N2  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pwm_ctrl:i_pwm_ctrl|new_dc[7]~17                                   ; LCCOMB_X18_Y22_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[6]~4                               ; LCCOMB_X31_Y22_N26 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down                               ; LCFF_X30_Y21_N29   ; 29      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|LessThan0~4                     ; LCCOMB_X1_Y7_N8    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                       ; LCFF_X1_Y7_N1      ; 170     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; serial_uart:i_serial_uart|received_data[0]~10                      ; LCCOMB_X31_Y20_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; serial_uart:i_serial_uart|reset_2r                                 ; LCFF_X31_Y20_N17   ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; serial_uart:i_serial_uart|rx_bit_cnt[8]~11                         ; LCCOMB_X32_Y19_N26 ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; serial_uart:i_serial_uart|tx_bit_cnt[4]~11                         ; LCCOMB_X21_Y21_N0  ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; serial_uart:i_serial_uart|tx_byte_saved[5]~0                       ; LCCOMB_X19_Y21_N20 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; serial_uart:i_serial_uart|tx_state.s_tx_data                       ; LCFF_X19_Y21_N19   ; 13      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                 ;
+------------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                                             ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; altera_pll:\b_gen_pll:i_altera_pll|altpll:altpll_component|_clk1 ; PLL_1    ; 8       ; Global Clock         ; GCLK3            ; --                        ;
; clock_50                                                         ; PIN_L1   ; 274     ; Global Clock         ; GCLK2            ; --                        ;
+------------------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                ;
+------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------+---------+
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out                                                         ; 170     ;
; pwm_ctrl:i_pwm_ctrl|pwm_state.s_down                                                                 ; 29      ;
; serial_uart:i_serial_uart|reset_2r                                                                   ; 20      ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]~39                                                           ; 19      ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[1]~39                                                              ; 19      ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]~49                                                            ; 19      ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]~49                                                             ; 19      ;
; pwm_ctrl:i_pwm_ctrl|LessThan1~3                                                                      ; 18      ;
; pwm_ctrl:i_pwm_ctrl|pwm_state.s_up                                                                   ; 15      ;
; pwm_ctrl:i_pwm_ctrl|pwm_state.s_on                                                                   ; 15      ;
; serial_uart:i_serial_uart|transmit_ready                                                             ; 15      ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]~47                                                                     ; 14      ;
; serial_uart:i_serial_uart|tx_state.s_tx_data                                                         ; 13      ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector1[0]~0                                                   ; 12      ;
; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_ones                                              ; 12      ;
; serial_uart:i_serial_uart|rx_bit_cnt_wrap                                                            ; 11      ;
; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_tens                                              ; 11      ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[3]                                                              ; 11      ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[3]                                                              ; 11      ;
; pwm_ctrl:i_pwm_ctrl|new_dc[7]                                                                        ; 11      ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[2]                                                              ; 10      ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[1]                                                              ; 10      ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[2]                                                              ; 10      ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[1]                                                              ; 10      ;
; serial_uart:i_serial_uart|tx_bit_cnt[4]~11                                                           ; 9       ;
; serial_uart:i_serial_uart|rx_bit_cnt[8]~11                                                           ; 9       ;
; key_ctrl:i_key_ctrl|key_off_out                                                                      ; 9       ;
; serial_uart:i_serial_uart|tx_bit_cnt_wrap                                                            ; 9       ;
; serial_uart:i_serial_uart|tx_state.s_idle                                                            ; 9       ;
; serial_uart:i_serial_uart|rx_state.s_rx_data                                                         ; 9       ;
; serial_uart:i_serial_uart|received_data[0]~10                                                        ; 8       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[0]~0                                                    ; 8       ;
; key_ctrl:i_key_ctrl|key_up_out                                                                       ; 8       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[7]~17                                                                     ; 8       ;
; dc_disp_ctrl:i_dc_disp_ctrl|LessThan0~1                                                              ; 8       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[0]                                                              ; 8       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector0[0]~0                                                   ; 8       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[0]                                                              ; 8       ;
; altera_pll:\b_gen_pll:i_altera_pll|altpll:altpll_component|_locked                                   ; 8       ;
; serial_uart:i_serial_uart|rx_state.s_stop_bit                                                        ; 8       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[2]                                                                        ; 8       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[3]                                                                        ; 8       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|LessThan0~4                                                       ; 7       ;
; serial_uart:i_serial_uart|Selector10~0                                                               ; 7       ;
; key_ctrl:i_key_ctrl|key_off_2r                                                                       ; 7       ;
; key_ctrl:i_key_ctrl|key_down_out                                                                     ; 7       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[6]~4                                                                 ; 7       ;
; serial_uart:i_serial_uart|Selector4~2                                                                ; 7       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[7]                                                                   ; 7       ;
; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_hundreds                                          ; 7       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[6]                                                                        ; 7       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[5]                                                                        ; 7       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[4]                                                                        ; 7       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[1]                                                                        ; 7       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]~5                                                   ; 6       ;
; key_ctrl:i_key_ctrl|key_on_out                                                                       ; 6       ;
; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_idle                                                   ; 6       ;
; pwm_ctrl:i_pwm_ctrl|pwm_state.s_idle                                                                 ; 6       ;
; pwm_ctrl:i_pwm_ctrl|LessThan2~1                                                                      ; 6       ;
; serial_uart:i_serial_uart|tx_byte_saved[5]~0                                                         ; 6       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[0]                                                                        ; 6       ;
; serial_uart:i_serial_uart|tx_bit_no[1]                                                               ; 6       ;
; key_ctrl:i_key_ctrl|key_in_states                                                                    ; 5       ;
; serial_uart:i_serial_uart|rx_bit_no[1]                                                               ; 5       ;
; serial_uart:i_serial_uart|rx_bit_no[0]                                                               ; 5       ;
; pwm_ctrl:i_pwm_ctrl|Equal0~2                                                                         ; 5       ;
; dc_disp_ctrl:i_dc_disp_ctrl|transmit_valid_out                                                       ; 5       ;
; serial_uart:i_serial_uart|tx_bit_no[0]                                                               ; 5       ;
; serial_uart:i_serial_uart|rx_2r                                                                      ; 5       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[1]                                                              ; 5       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[0]                                                              ; 5       ;
; pwm_ctrl:i_pwm_ctrl|Equal0~0                                                                         ; 5       ;
; key_ctrl:i_key_ctrl|key_down_2r                                                                      ; 4       ;
; key_ctrl:i_key_ctrl|key_up_2r                                                                        ; 4       ;
; key_ctrl:i_key_ctrl|key_on_2r                                                                        ; 4       ;
; pwm_ctrl:i_pwm_ctrl|pwm_state~14                                                                     ; 4       ;
; pwm_ctrl:i_pwm_ctrl|pwm_state.s_off                                                                  ; 4       ;
; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]~0                                                         ; 4       ;
; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_cr                                                ; 4       ;
; serial_uart:i_serial_uart|rx_bit_no[2]                                                               ; 4       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_1_in[3]~0                                                            ; 4       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_0_in[3]~0                                                            ; 4       ;
; serial_uart:i_serial_uart|tx_bit_no[2]                                                               ; 4       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]~2                                                   ; 4       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]                                                              ; 4       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[14]                                                                ; 4       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]                                                               ; 4       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]                                                                ; 4       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[17]                                                                ; 4       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[14]                                                                ; 4       ;
; serial_uart:i_serial_uart|rx_bit_cnt[8]                                                              ; 4       ;
; serial_uart:i_serial_uart|rx_bit_cnt[7]                                                              ; 4       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]                                                                        ; 4       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]                                                                       ; 4       ;
; serial_uart:i_serial_uart|tx_state.s_stop_bit                                                        ; 4       ;
; serial_uart:i_serial_uart|rx_byte_int[6]                                                             ; 3       ;
; serial_uart:i_serial_uart|rx_byte_int[5]                                                             ; 3       ;
; serial_uart:i_serial_uart|rx_byte_int[2]                                                             ; 3       ;
; serial_uart:i_serial_uart|rx_byte_int[4]                                                             ; 3       ;
; serial_uart:i_serial_uart|rx_byte_int[3]                                                             ; 3       ;
; serial_uart:i_serial_uart|rx_byte_int[1]                                                             ; 3       ;
; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[3]                                                           ; 3       ;
; key_ctrl:i_key_ctrl|LessThan2~2                                                                      ; 3       ;
; key_ctrl:i_key_ctrl|LessThan3~2                                                                      ; 3       ;
; serial_uart:i_serial_uart|received_data[4]                                                           ; 3       ;
; serial_uart:i_serial_uart|received_data[0]                                                           ; 3       ;
; key_ctrl:i_key_ctrl|key_off_out~2                                                                    ; 3       ;
; serial_uart:i_serial_uart|rx_bit_cnt_half                                                            ; 3       ;
; serial_uart:i_serial_uart|rx_state.s_idle                                                            ; 3       ;
; serial_ctrl:i_serial_ctrl|serial_down_out                                                            ; 3       ;
; serial_ctrl:i_serial_ctrl|serial_up_out                                                              ; 3       ;
; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state.s_send_procent                                           ; 3       ;
; serial_uart:i_serial_uart|Equal0~0                                                                   ; 3       ;
; serial_uart:i_serial_uart|rx_bit_cnt_en                                                              ; 3       ;
; pwm_ctrl:i_pwm_ctrl|update_dc_now                                                                    ; 3       ;
; pwm_ctrl:i_pwm_ctrl|Selector14~0                                                                     ; 3       ;
; pwm_ctrl:i_pwm_ctrl|LessThan4~0                                                                      ; 3       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]                                                      ; 3       ;
; dc_disp_ctrl:i_dc_disp_ctrl|process_0~0                                                              ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]                                                              ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]                                                              ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]                                                              ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]                                                              ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]                                                              ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]                                                               ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]                                                               ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]                                                               ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]                                                               ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[18]                                                                ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[17]                                                                ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[16]                                                                ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[15]                                                                ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[13]                                                                ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]                                                                 ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[7]                                                                 ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[6]                                                                 ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[5]                                                                 ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]                                                               ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]                                                               ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]                                                               ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]                                                               ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]                                                               ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]                                                                ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[8]                                                                 ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]                                                                 ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[6]                                                                 ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[5]                                                                 ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[16]                                                                ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[15]                                                                ; 3       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[13]                                                                ; 3       ;
; serial_uart:i_serial_uart|tx_bit_cnt[8]                                                              ; 3       ;
; serial_uart:i_serial_uart|tx_bit_cnt[7]                                                              ; 3       ;
; serial_uart:i_serial_uart|rx_bit_cnt[6]                                                              ; 3       ;
; serial_uart:i_serial_uart|rx_bit_cnt[5]                                                              ; 3       ;
; serial_uart:i_serial_uart|rx_bit_cnt[4]                                                              ; 3       ;
; serial_uart:i_serial_uart|rx_bit_cnt[3]                                                              ; 3       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]                                                      ; 3       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]                                                      ; 3       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]                                                      ; 3       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]                                                                        ; 3       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]                                                                        ; 3       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]                                                                        ; 3       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]                                                                    ; 3       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]                                                                        ; 3       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]                                                                    ; 3       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]                                                                        ; 3       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]                                                                    ; 3       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]                                                                        ; 3       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]                                                                    ; 3       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]                                                                    ; 3       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]                                                                        ; 3       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]                                                                    ; 3       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]                                                                       ; 3       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]                                                                   ; 3       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]                                                                       ; 3       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]                                                                   ; 3       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]                                                                       ; 3       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]                                                                   ; 3       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]                                                                       ; 3       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]                                                                   ; 3       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]                                                                       ; 3       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]                                                                   ; 3       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]                                                                   ; 3       ;
; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[5]                                                           ; 2       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector8~0                                                              ; 2       ;
; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[4]                                                           ; 2       ;
; serial_uart:i_serial_uart|rx_byte_int[0]                                                             ; 2       ;
; serial_ctrl:i_serial_ctrl|serial_down_out~1                                                          ; 2       ;
; key_ctrl:i_key_ctrl|Equal2~0                                                                         ; 2       ;
; key_ctrl:i_key_ctrl|Equal3~0                                                                         ; 2       ;
; serial_uart:i_serial_uart|received_data[6]                                                           ; 2       ;
; serial_uart:i_serial_uart|received_data[2]                                                           ; 2       ;
; serial_ctrl:i_serial_ctrl|serial_down_out~0                                                          ; 2       ;
; serial_uart:i_serial_uart|received_valid                                                             ; 2       ;
; key_ctrl:i_key_ctrl|Equal0~1                                                                         ; 2       ;
; key_ctrl:i_key_ctrl|Equal0~0                                                                         ; 2       ;
; key_ctrl:i_key_ctrl|LessThan1~3                                                                      ; 2       ;
; key_ctrl:i_key_ctrl|LessThan1~2                                                                      ; 2       ;
; key_ctrl:i_key_ctrl|Equal1~0                                                                         ; 2       ;
; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[2]                                                           ; 2       ;
; serial_uart:i_serial_uart|Selector1~0                                                                ; 2       ;
; pwm_ctrl:i_pwm_ctrl|update_dc                                                                        ; 2       ;
; pwm_ctrl:i_pwm_ctrl|pwm_state~15                                                                     ; 2       ;
; pwm_ctrl:i_pwm_ctrl|Selector0~0                                                                      ; 2       ;
; serial_ctrl:i_serial_ctrl|serial_off_out                                                             ; 2       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[6]~0                                                                 ; 2       ;
; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]~2                                                         ; 2       ;
; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]~1                                                         ; 2       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector13~0                                                             ; 2       ;
; serial_uart:i_serial_uart|tx_bit_no~1                                                                ; 2       ;
; serial_uart:i_serial_uart|LessThan2~1                                                                ; 2       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]~44                                                                     ; 2       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]~43                                                                     ; 2       ;
; serial_uart:i_serial_uart|reset_r                                                                    ; 2       ;
; serial_uart:i_serial_uart|LessThan0~1                                                                ; 2       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_2_in[1]~0                                                            ; 2       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[0]~18                                                                     ; 2       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[0]~16                                                                     ; 2       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[5]                                                                   ; 2       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[6]                                                                   ; 2       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[4]                                                                   ; 2       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[2]                                                                   ; 2       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[0]                                                                   ; 2       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[1]                                                                   ; 2       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[3]                                                                   ; 2       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|LessThan0~2                                                       ; 2       ;
; serial_uart:i_serial_uart|tx_state~7                                                                 ; 2       ;
; serial_uart:i_serial_uart|Selector29~0                                                               ; 2       ;
; serial_uart:i_serial_uart|received_error~0                                                           ; 2       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]~4                                                   ; 2       ;
; dc_disp_ctrl:i_dc_disp_ctrl|process_0~1                                                              ; 2       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector17~0                                                             ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]                                                                ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]                                                                ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]                                                                ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]                                                                ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]                                                                ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[3]                                                                 ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[2]                                                                 ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[1]                                                                 ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[0]                                                                 ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[4]                                                                 ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[4]                                                                 ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[3]                                                                 ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[2]                                                                 ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[1]                                                                 ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[0]                                                                 ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]                                                               ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]                                                               ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]                                                               ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]                                                               ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]                                                               ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]                                                              ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]                                                              ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]                                                              ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]                                                               ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[12]                                                                ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[11]                                                                ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[10]                                                                ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[9]                                                                 ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]                                                               ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]                                                               ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]                                                               ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]                                                                ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]                                                                ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]                                                                ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]                                                                ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[12]                                                                ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[11]                                                                ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[10]                                                                ; 2       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[9]                                                                 ; 2       ;
; serial_uart:i_serial_uart|tx_bit_cnt_en                                                              ; 2       ;
; serial_uart:i_serial_uart|tx_bit_cnt[6]                                                              ; 2       ;
; serial_uart:i_serial_uart|tx_bit_cnt[5]                                                              ; 2       ;
; serial_uart:i_serial_uart|tx_bit_cnt[4]                                                              ; 2       ;
; serial_uart:i_serial_uart|tx_bit_cnt[3]                                                              ; 2       ;
; serial_uart:i_serial_uart|tx_bit_cnt[2]                                                              ; 2       ;
; serial_uart:i_serial_uart|tx_bit_cnt[1]                                                              ; 2       ;
; serial_uart:i_serial_uart|tx_bit_cnt[0]                                                              ; 2       ;
; serial_uart:i_serial_uart|rx_bit_cnt[2]                                                              ; 2       ;
; serial_uart:i_serial_uart|rx_bit_cnt[1]                                                              ; 2       ;
; serial_uart:i_serial_uart|rx_bit_cnt[0]                                                              ; 2       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]                                                      ; 2       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]                                                      ; 2       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]                                                      ; 2       ;
; serial_uart:i_serial_uart|tx_state.s_start_bit                                                       ; 2       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]                                                                    ; 2       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]                                                                    ; 2       ;
; key_n[2]                                                                                             ; 1       ;
; key_n[3]                                                                                             ; 1       ;
; key_n[1]                                                                                             ; 1       ;
; key_n[0]                                                                                             ; 1       ;
; fpga_in_rx                                                                                           ; 1       ;
; clock_50                                                                                             ; 1       ;
; serial_uart:i_serial_uart|reset_r~0                                                                  ; 1       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[5]~7                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[6]~6                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[2]~5                                                                 ; 1       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_out~0                                                       ; 1       ;
; serial_uart:i_serial_uart|Selector13~3                                                               ; 1       ;
; serial_uart:i_serial_uart|Selector4~3                                                                ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector8~1                                                              ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector9~2                                                              ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector9~1                                                              ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector9~0                                                              ; 1       ;
; serial_uart:i_serial_uart|Selector19~0                                                               ; 1       ;
; serial_uart:i_serial_uart|Selector5~0                                                                ; 1       ;
; serial_uart:i_serial_uart|Selector6~0                                                                ; 1       ;
; serial_uart:i_serial_uart|Selector9~0                                                                ; 1       ;
; serial_uart:i_serial_uart|Selector7~0                                                                ; 1       ;
; serial_uart:i_serial_uart|Selector11~0                                                               ; 1       ;
; serial_uart:i_serial_uart|Selector8~0                                                                ; 1       ;
; serial_uart:i_serial_uart|Selector10~1                                                               ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector10~3                                                             ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector10~2                                                             ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector10~1                                                             ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector10~0                                                             ; 1       ;
; serial_uart:i_serial_uart|Selector20~0                                                               ; 1       ;
; serial_uart:i_serial_uart|tx_byte_saved[5]                                                           ; 1       ;
; key_ctrl:i_key_ctrl|key_down_r                                                                       ; 1       ;
; key_ctrl:i_key_ctrl|key_up_r                                                                         ; 1       ;
; serial_uart:i_serial_uart|received_data~9                                                            ; 1       ;
; serial_uart:i_serial_uart|received_data~8                                                            ; 1       ;
; serial_uart:i_serial_uart|received_data~7                                                            ; 1       ;
; serial_uart:i_serial_uart|received_data~6                                                            ; 1       ;
; serial_uart:i_serial_uart|received_data~5                                                            ; 1       ;
; serial_uart:i_serial_uart|received_data~4                                                            ; 1       ;
; serial_uart:i_serial_uart|received_data~3                                                            ; 1       ;
; serial_uart:i_serial_uart|received_data~2                                                            ; 1       ;
; serial_uart:i_serial_uart|received_valid~0                                                           ; 1       ;
; key_ctrl:i_key_ctrl|key_on_r                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|key_off_r                                                                        ; 1       ;
; key_ctrl:i_key_ctrl|key_in_states~5                                                                  ; 1       ;
; key_ctrl:i_key_ctrl|key_in_states~4                                                                  ; 1       ;
; key_ctrl:i_key_ctrl|key_in_states~3                                                                  ; 1       ;
; key_ctrl:i_key_ctrl|key_in_states~2                                                                  ; 1       ;
; key_ctrl:i_key_ctrl|key_in_states~1                                                                  ; 1       ;
; key_ctrl:i_key_ctrl|Equal0~5                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal0~4                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal0~3                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal0~2                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal1~5                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal1~4                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal1~3                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal1~2                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal1~1                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal3~6                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal3~5                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal3~4                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal3~3                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal3~2                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|key_in_states~0                                                                  ; 1       ;
; key_ctrl:i_key_ctrl|Equal2~5                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal2~4                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal2~3                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|Equal2~2                                                                         ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector11~3                                                             ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector11~2                                                             ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector11~1                                                             ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector11~0                                                             ; 1       ;
; serial_uart:i_serial_uart|Selector21~0                                                               ; 1       ;
; serial_uart:i_serial_uart|tx_byte_saved[4]                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt_half~1                                                          ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt_half~0                                                          ; 1       ;
; serial_uart:i_serial_uart|rx_state~10                                                                ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector13~0                                                                     ; 1       ;
; serial_ctrl:i_serial_ctrl|serial_down_out~2                                                          ; 1       ;
; serial_ctrl:i_serial_ctrl|serial_up_out~0                                                            ; 1       ;
; key_ctrl:i_key_ctrl|key_down_out~1                                                                   ; 1       ;
; key_ctrl:i_key_ctrl|key_down_out~0                                                                   ; 1       ;
; key_ctrl:i_key_ctrl|LessThan2~1                                                                      ; 1       ;
; key_ctrl:i_key_ctrl|LessThan2~0                                                                      ; 1       ;
; key_ctrl:i_key_ctrl|Equal2~1                                                                         ; 1       ;
; key_ctrl:i_key_ctrl|key_up_out~1                                                                     ; 1       ;
; key_ctrl:i_key_ctrl|key_up_out~0                                                                     ; 1       ;
; key_ctrl:i_key_ctrl|LessThan3~1                                                                      ; 1       ;
; key_ctrl:i_key_ctrl|LessThan3~0                                                                      ; 1       ;
; key_ctrl:i_key_ctrl|Equal3~1                                                                         ; 1       ;
; serial_ctrl:i_serial_ctrl|serial_off_out~2                                                           ; 1       ;
; serial_ctrl:i_serial_ctrl|serial_off_out~1                                                           ; 1       ;
; serial_uart:i_serial_uart|received_data[5]                                                           ; 1       ;
; serial_uart:i_serial_uart|received_data[7]                                                           ; 1       ;
; serial_uart:i_serial_uart|received_data[3]                                                           ; 1       ;
; serial_uart:i_serial_uart|received_data[1]                                                           ; 1       ;
; serial_ctrl:i_serial_ctrl|serial_off_out~0                                                           ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector1~1                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector1~0                                                                      ; 1       ;
; key_ctrl:i_key_ctrl|key_off_out~3                                                                    ; 1       ;
; key_ctrl:i_key_ctrl|key_off_out~1                                                                    ; 1       ;
; key_ctrl:i_key_ctrl|key_off_out~0                                                                    ; 1       ;
; key_ctrl:i_key_ctrl|key_on_out~1                                                                     ; 1       ;
; key_ctrl:i_key_ctrl|LessThan1~1                                                                      ; 1       ;
; key_ctrl:i_key_ctrl|LessThan1~0                                                                      ; 1       ;
; key_ctrl:i_key_ctrl|key_on_out~0                                                                     ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[7]                                                      ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[6]                                                      ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[5]                                                      ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[4]                                                      ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[3]                                                      ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[2]                                                      ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[1]                                                      ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|bcd_input_vector[0]                                                      ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector12~2                                                             ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector12~1                                                             ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector12~0                                                             ; 1       ;
; serial_uart:i_serial_uart|Selector22~0                                                               ; 1       ;
; serial_uart:i_serial_uart|tx_byte_saved[3]                                                           ; 1       ;
; serial_uart:i_serial_uart|Selector13~2                                                               ; 1       ;
; serial_uart:i_serial_uart|Selector14~0                                                               ; 1       ;
; serial_uart:i_serial_uart|rx_bit_no~0                                                                ; 1       ;
; serial_uart:i_serial_uart|Selector12~1                                                               ; 1       ;
; serial_uart:i_serial_uart|Selector12~0                                                               ; 1       ;
; serial_uart:i_serial_uart|Selector2~1                                                                ; 1       ;
; serial_uart:i_serial_uart|Selector2~0                                                                ; 1       ;
; serial_uart:i_serial_uart|Selector0~0                                                                ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector0~0                                                              ; 1       ;
; pwm_ctrl:i_pwm_ctrl|update_dc_now~0                                                                  ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector0~4                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector0~3                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector0~2                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector0~1                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector3~2                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector3~1                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector3~0                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector4~2                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector4~1                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector4~0                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector14~4                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector14~3                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector14~2                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector14~1                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[6]~3                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[6]~2                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|previous_dc[6]~1                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector2~0                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector12~1                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector12~0                                                                     ; 1       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[0]~6                                                    ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|rom_addr[7]                                                          ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|rom_addr[6]                                                          ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|rom_addr[5]                                                          ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|rom_addr[4]                                                          ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|rom_addr[3]                                                          ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|rom_addr[2]                                                          ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|rom_addr[1]                                                          ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|rom_addr[0]                                                          ; 1       ;
; serial_uart:i_serial_uart|Selector27~0                                                               ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector5~0                                                              ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector13~2                                                             ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector13~1                                                             ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux14~0                                                                  ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux25~0                                                                  ; 1       ;
; serial_uart:i_serial_uart|Selector23~0                                                               ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[1]                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_byte_saved[2]                                                           ; 1       ;
; serial_uart:i_serial_uart|Selector32~0                                                               ; 1       ;
; serial_uart:i_serial_uart|Add1~0                                                                     ; 1       ;
; serial_uart:i_serial_uart|Selector33~0                                                               ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt_wrap~0                                                          ; 1       ;
; serial_uart:i_serial_uart|LessThan2~0                                                                ; 1       ;
; serial_uart:i_serial_uart|Selector31~0                                                               ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]~46                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]~45                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Equal1~1                                                                         ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Equal1~0                                                                         ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]~42                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan1~2                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan1~1                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan1~0                                                                      ; 1       ;
; serial_uart:i_serial_uart|rx_r                                                                       ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt_wrap~0                                                          ; 1       ;
; serial_uart:i_serial_uart|LessThan0~0                                                                ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|send_data_state~16                                                       ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector6~0                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector7~0                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector8~0                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector5~0                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector10~0                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector11~1                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector11~0                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector9~1                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Equal0~1                                                                         ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Selector9~0                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan2~0                                                                      ; 1       ;
; serial_uart:i_serial_uart|Selector25~1                                                               ; 1       ;
; serial_uart:i_serial_uart|Selector25~0                                                               ; 1       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|LessThan0~3                                                       ; 1       ;
; serial_uart:i_serial_uart|tx_state~8                                                                 ; 1       ;
; serial_uart:i_serial_uart|Selector28~1                                                               ; 1       ;
; serial_uart:i_serial_uart|Selector28~0                                                               ; 1       ;
; serial_uart:i_serial_uart|Selector24~0                                                               ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|byte_vector[0]                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_byte_saved[1]                                                           ; 1       ;
; serial_uart:i_serial_uart|Selector29~1                                                               ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector14~0                                                             ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector15~0                                                             ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector16~0                                                             ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector18~0                                                             ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Selector19~0                                                             ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[2]~3                                                   ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|LessThan0~0                                                              ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux15~0                                                                  ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux16~0                                                                  ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux17~0                                                                  ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux18~0                                                                  ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux19~0                                                                  ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux20~0                                                                  ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux21~0                                                                  ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux26~0                                                                  ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux27~0                                                                  ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux28~0                                                                  ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux29~0                                                                  ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux30~0                                                                  ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux31~0                                                                  ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|Mux32~0                                                                  ; 1       ;
; serial_uart:i_serial_uart|Selector34~0                                                               ; 1       ;
; serial_uart:i_serial_uart|tx_byte_saved[0]                                                           ; 1       ;
; dc_disp_ctrl:i_dc_disp_ctrl|seven_seg_vector2[1]~_Duplicate_1                                        ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[18]~56                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]~55                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[17]~54                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]~53                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[16]~52                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]~51                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[15]~50                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]~49                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[14]~48                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]~47                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[13]~46                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]~45                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[12]~44                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]~43                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[11]~42                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]~41                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[10]~40                                                           ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]~38                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[9]~37                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]~36                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[8]~35                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]~34                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[7]~33                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]~32                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[6]~31                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]~30                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[5]~29                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]~28                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[4]~27                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]~26                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[3]~25                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]~24                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[2]~23                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]~22                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[1]~21                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]~20                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_down_cnt[0]~19                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[18]~56                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[17]~55                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[17]~54                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[16]~53                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[16]~52                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[15]~51                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[15]~50                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[14]~49                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[14]~48                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[13]~47                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[13]~46                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[12]~45                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[12]~44                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[11]~43                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[11]~42                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[10]~41                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[10]~40                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[9]~38                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[9]~37                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]~36                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[8]~35                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[7]~34                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[7]~33                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[6]~32                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[6]~31                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[5]~30                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[5]~29                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[4]~28                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[4]~27                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[3]~26                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[3]~25                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[2]~24                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[2]~23                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[1]~22                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[1]~21                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[0]~20                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_up_cnt[0]~19                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[18]~56                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]~55                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[17]~54                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]~53                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[16]~52                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]~51                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[15]~50                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]~48                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[14]~47                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]~46                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[13]~45                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]~44                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[12]~43                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]~42                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[11]~41                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]~40                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[10]~39                                                            ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]~38                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[9]~37                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]~36                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[8]~35                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]~34                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[7]~33                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]~32                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[6]~31                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]~30                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[5]~29                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]~28                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[4]~27                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]~26                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[3]~25                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]~24                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[2]~23                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]~22                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[1]~21                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]~20                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_off_cnt[0]~19                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[18]~56                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[17]~55                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[17]~54                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[16]~53                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[16]~52                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[15]~51                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[15]~50                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[14]~48                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[14]~47                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[13]~46                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[13]~45                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[12]~44                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[12]~43                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[11]~42                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[11]~41                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[10]~40                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[10]~39                                                             ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[9]~38                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[9]~37                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[8]~36                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[8]~35                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]~34                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[7]~33                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[6]~32                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[6]~31                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[5]~30                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[5]~29                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[4]~28                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[4]~27                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[3]~26                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[3]~25                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[2]~24                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[2]~23                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[1]~22                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[1]~21                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[0]~20                                                              ; 1       ;
; key_ctrl:i_key_ctrl|ten_ms_on_cnt[0]~19                                                              ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[8]~26                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[7]~25                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[7]~24                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[6]~23                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[6]~22                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[5]~21                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[5]~20                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[4]~19                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[4]~18                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[3]~17                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[3]~16                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[2]~15                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[2]~14                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[1]~13                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[1]~12                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[0]~10                                                           ; 1       ;
; serial_uart:i_serial_uart|tx_bit_cnt[0]~9                                                            ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[8]~26                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[7]~25                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[7]~24                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[6]~23                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[6]~22                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[5]~21                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[5]~20                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[4]~19                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[4]~18                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[3]~17                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[3]~16                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[2]~15                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[2]~14                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[1]~13                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[1]~12                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[0]~10                                                           ; 1       ;
; serial_uart:i_serial_uart|rx_bit_cnt[0]~9                                                            ; 1       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[6]~17                                                   ; 1       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]~16                                                   ; 1       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[5]~15                                                   ; 1       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]~14                                                   ; 1       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[4]~13                                                   ; 1       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]~12                                                   ; 1       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[3]~11                                                   ; 1       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]~10                                                   ; 1       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[2]~9                                                    ; 1       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]~8                                                    ; 1       ;
; reset_ctrl:\b_gen_pll:i_reset_ctrl|reset_cnt[1]~7                                                    ; 1       ;
; serial_uart:i_serial_uart|tx_bit_no[1]~0                                                             ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[15]~40                                                                    ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]~39                                                                    ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[14]~38                                                                    ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]~37                                                                    ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[13]~36                                                                    ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]~35                                                                    ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[12]~34                                                                    ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]~33                                                                    ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[11]~32                                                                    ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]~31                                                                    ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[10]~30                                                                    ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]~29                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[9]~28                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]~27                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[8]~26                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]~25                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[7]~24                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]~23                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[6]~22                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]~21                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[5]~20                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]~19                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[4]~18                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]~17                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[3]~16                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]~15                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|dc_cnt[2]~14                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[15]~46                                                                ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]~45                                                                ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[14]~44                                                                ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]~43                                                                ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[13]~42                                                                ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]~41                                                                ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[12]~40                                                                ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]~39                                                                ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[11]~38                                                                ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]~37                                                                ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[10]~36                                                                ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]~35                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[9]~34                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]~33                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[8]~32                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]~31                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[7]~30                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]~29                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[6]~28                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]~27                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[5]~26                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]~25                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[4]~24                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]~23                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[3]~22                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]~21                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[2]~20                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]~19                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]~18                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]~17                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]~16                                                                 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[0]                                                                    ; 1       ;
; pwm_ctrl:i_pwm_ctrl|one_ms_cnt[1]                                                                    ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Add1~14                                                                          ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Add1~13                                                                          ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Add1~12                                                                          ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Add1~11                                                                          ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Add1~10                                                                          ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Add1~9                                                                           ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Add1~8                                                                           ; 1       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[7]~25                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[6]~24                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[6]~23                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[5]~22                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[5]~21                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[4]~20                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[4]~19                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Add1~7                                                                           ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Add1~6                                                                           ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Add1~5                                                                           ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Add1~4                                                                           ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Add1~3                                                                           ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Add1~2                                                                           ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Add1~1                                                                           ; 1       ;
; pwm_ctrl:i_pwm_ctrl|Add1~0                                                                           ; 1       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[3]~15                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[3]~14                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[2]~13                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[2]~12                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[1]~11                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[1]~10                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[0]~9                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|new_dc[0]~8                                                                      ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a9 ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a1 ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a2 ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a3 ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a4 ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a5 ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a6 ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a7 ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a8 ; 1       ;
; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ram_block1a0 ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan0~26                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan0~25                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan0~23                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan0~21                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan0~19                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan0~17                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan0~15                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan0~13                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan0~11                                                                     ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan0~9                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan0~7                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan0~5                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan0~3                                                                      ; 1       ;
; pwm_ctrl:i_pwm_ctrl|LessThan0~1                                                                      ; 1       ;
; serial_uart:i_serial_uart|received_error~_Duplicate_1                                                ; 1       ;
+------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------------+-------------+----------------------+-----------------+-----------------+
; Name                                                                                               ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                                ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------------+-------------+----------------------+-----------------+-----------------+
; bcd_decode_rom:i_bcd_decode_rom|altsyncram:bcd_rom_rtl_0|altsyncram_as71:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 256          ; 10           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2560 ; 256                         ; 10                          ; --                          ; --                          ; 2560                ; 1    ; db/pwm_module.ram0_bcd_decode_rom_eb028e2c.hdl.mif ; M4K_X17_Y22 ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 380 / 54,004 ( < 1 % ) ;
; C16 interconnects           ; 6 / 2,100 ( < 1 % )    ;
; C4 interconnects            ; 139 / 36,000 ( < 1 % ) ;
; Direct links                ; 107 / 54,004 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 318 / 18,752 ( 2 % )   ;
; R24 interconnects           ; 15 / 1,900 ( < 1 % )   ;
; R4 interconnects            ; 293 / 46,920 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.19) ; Number of LABs  (Total = 31) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 3                            ;
; 14                                          ; 2                            ;
; 15                                          ; 4                            ;
; 16                                          ; 18                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.68) ; Number of LABs  (Total = 31) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 6                            ;
; 1 Clock                            ; 27                           ;
; 1 Clock enable                     ; 12                           ;
; 1 Sync. clear                      ; 7                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.81) ; Number of LABs  (Total = 31) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 4                            ;
; 25                                           ; 3                            ;
; 26                                           ; 4                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.61) ; Number of LABs  (Total = 31) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 6                            ;
; 3                                               ; 2                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 5                            ;
; 7                                               ; 1                            ;
; 8                                               ; 2                            ;
; 9                                               ; 2                            ;
; 10                                              ; 2                            ;
; 11                                              ; 0                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 4                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.87) ; Number of LABs  (Total = 31) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 2                            ;
; 4                                           ; 0                            ;
; 5                                           ; 6                            ;
; 6                                           ; 2                            ;
; 7                                           ; 3                            ;
; 8                                           ; 2                            ;
; 9                                           ; 1                            ;
; 10                                          ; 2                            ;
; 11                                          ; 0                            ;
; 12                                          ; 3                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 2                            ;
; 17                                          ; 1                            ;
; 18                                          ; 0                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 1                            ;
; 23                                          ; 0                            ;
; 24                                          ; 1                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C15AF484C7 for design "pwm_module"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "altera_pll:\b_gen_pll:i_altera_pll|altpll:altpll_component|pll" has been set to clock1
Warning (15536): Implemented PLL "altera_pll:\b_gen_pll:i_altera_pll|altpll:altpll_component|pll" as Cyclone II PLL type, but with warnings
    Warning (15554): PLL "altera_pll:\b_gen_pll:i_altera_pll|altpll:altpll_component|pll" has the gated lock counter value set to 1000 which is less than the recommended value of 5000 (when inclk[0] has input frequency specified as 50.0 MHz)
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for altera_pll:\b_gen_pll:i_altera_pll|altpll:altpll_component|_clk1 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C20F484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'sdc_constraints.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {\b_gen_pll:i_altera_pll|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]} {\b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]}
Warning (332070): Port "clock_50" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "clock_50" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "fpga_in_rx" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "fpga_in_rx" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "key_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall input delay
Warning (332070): Port "key_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise input delay
Warning (332070): Port "fpga_out_tx" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "fpga_out_tx" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex0_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex0_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex1_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex1_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "hex2_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "hex2_n[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledg[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledg[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[0]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[1]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[2]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[3]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[4]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[5]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[6]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[7]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[8]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[8]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "ledr[9]" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "ledr[9]" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Warning (332070): Port "~LVDS91p/nCEO~" relative to the rising edge of clock "tc_clock_50" does not specify a min-fall output delay
Warning (332070): Port "~LVDS91p/nCEO~" relative to the rising edge of clock "tc_clock_50" does not specify a min-rise output delay
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000 \b_gen_pll:i_altera_pll|altpll_component|pll|clk[1]
    Info (332111):   20.000  tc_clock_50
Info (176353): Automatically promoted node altera_pll:\b_gen_pll:i_altera_pll|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node clock_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 24 registers into blocks of type I/O
    Extra Info (176220): Created 3 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.19 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 40 output pins without output pin load capacitance assignment
    Info (306007): Pin "fpga_out_tx" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0_n[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0_n[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0_n[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0_n[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0_n[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0_n[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex0_n[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1_n[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1_n[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1_n[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1_n[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1_n[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1_n[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex1_n[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2_n[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2_n[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2_n[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2_n[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2_n[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2_n[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex2_n[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Joel-/Desktop/Civ_Data/Digital_Electronics/VHDL/Labbar/Lab7/output_files/pwm_module.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 101 warnings
    Info: Peak virtual memory: 4846 megabytes
    Info: Processing ended: Tue May 16 13:55:57 2023
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Joel-/Desktop/Civ_Data/Digital_Electronics/VHDL/Labbar/Lab7/output_files/pwm_module.fit.smsg.


