- 提出年份: 2017
- 主要发布者: IEEE
- 特点:
    SystemVerilog 2017 是当前（截至 2021 年）最新的 SystemVerilog 标准。该版本继续增强了设计和验证功能，并解决了一些遗留问题。
- 主要新增特性:
    - 改进的类和函数支持 (Enhanced Class and Functionality Support): 对类系统进行了改进，支持更高级的面向对象设计。
    - 合成改进 (Synthesis Enhancements): 增加了对合成工具的支持，优化了综合性能。
    - 多维数组支持 (Multidimensional Arrays): 增加了对多维数组的改进处理能力。
    - 更好的验证支持: 改进了覆盖率机制和断言功能，提供了更强大的验证工具。