# ğŸ¯ VGA Sync Controller â€“ 640x480 @ 60Hz (VESA)

ImplementaÃ§Ã£o em **Verilog** de um controlador de sincronismo VGA seguindo o padrÃ£o **VESA 640x480 @ 60 Hz**.

O projeto gera:

- âœ… HSYNC (ativo em nÃ­vel baixo)
- âœ… VSYNC (ativo em nÃ­vel baixo)
- âœ… Sinal de habilitaÃ§Ã£o de vÃ­deo (`display`)
- âœ… Coordenadas do pixel atual (`pixel_x`, `pixel_y`)
- âœ… Testbench com verificaÃ§Ã£o automÃ¡tica de temporizaÃ§Ã£o

---

# ğŸ“ EspecificaÃ§Ãµes VESA â€“ 640x480 @ 60Hz

| ParÃ¢metro      | Horizontal | Vertical |
|---------------|------------|------------|
| Ãrea visÃ­vel  | 640 px     | 480 linhas |
| Front Porch   | 16 px      | 10 linhas |
| Sync Pulse    | 96 px      | 2 linhas |
| Back Porch    | 48 px      | 33 linhas |
| Total         | 800 px     | 525 linhas |
| Pixel Clock   | **25.175 MHz** | â€” |

---

# ğŸ§  Arquitetura

O mÃ³dulo `vga_sync` utiliza dois contadores principais:

- `h_count` â†’ conta pixels (0â€“799)
- `v_count` â†’ conta linhas (0â€“524)

## Ãrea VisÃ­vel
assign display = (h_count < H_VISIBLE) &&
                 (v_count < V_VISIBLE);

ğŸ”¹ Coordenadas do Pixel
assign pixel_x = h_count;
assign pixel_y = v_count;

ğŸ”¹ Sincronismo Ativo em NÃ­vel Baixo
hsync <= 0; // durante H_SYNC
vsync <= 0; // durante V_SYNC

ğŸ“Š TemporizaÃ§Ã£o Horizontal
|<-------- 640 -------->|<-16->|<----96---->|<-48->|
|       VISIBLE         |FRONT |    SYNC    | BACK |
0â€“639   â†’ VISIBLE
640â€“655 â†’ FRONT
656â€“751 â†’ SYNC
752â€“799 â†’ BACK

ğŸ“Š TemporizaÃ§Ã£o Vertical
|<-------- 480 -------->|<-10->|<-2->|<-33->|
|       VISIBLE         |FRONT |SYNC |BACK  |

ğŸ”¬ Testbench Automatizado

O testbench realiza verificaÃ§Ã£o automÃ¡tica de:

âœ” Pixel Clock
FrequÃªncia esperada: 25.175 MHz
TolerÃ¢ncia: Â±0.5%

âœ” TemporizaÃ§Ã£o Horizontal

H_VISIBLE
H_FRONT
H_SYNC
(H_BACK e H_TOTAL podem ser adicionados)

âœ” TemporizaÃ§Ã£o Vertical
V_SYNC
(V_VISIBLE, V_FRONT, V_BACK e V_TOTAL podem ser adicionados)

CÃ¡lculo do erro percentual:
erro = ((medido - esperado) / esperado) * 100.0;

Exemplo de saÃ­da:
Tempo H_SYNC: 3813.120 ns | Erro: 0.002% | [OK]

â”œâ”€â”€ vga_sync.v
â”œâ”€â”€ vga_sync_tb.v
â”œâ”€â”€ vga_sync_tb.vcd   (gerado na simulaÃ§Ã£o)
â””â”€â”€ README.md

ğŸ‘¨â€ğŸ’» Autor

Jean de Souza
Engenharia ElÃ©trica / MicroeletrÃ´nica
FPGA | Sistemas Embarcados | Verilog | VESA Timing
