Fitter report for MiniS08
Fri Dec 06 15:03:50 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Fri Dec 06 15:03:50 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; MiniS08                                         ;
; Top-level Entity Name              ; MiniS08                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,519 / 33,216 ( 5 % )                          ;
;     Total combinational functions  ; 1,476 / 33,216 ( 4 % )                          ;
;     Dedicated logic registers      ; 530 / 33,216 ( 2 % )                            ;
; Total registers                    ; 530                                             ;
; Total pins                         ; 65 / 475 ( 14 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 20,480 / 483,840 ( 4 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.63        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;  12.5%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2096 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2096 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2093    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/kacox/Desktop/MiniS08 Verilog/MiniS08 Verilog/output_files/MiniS08.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 1,519 / 33,216 ( 5 % )   ;
;     -- Combinational with no register       ; 989                      ;
;     -- Register only                        ; 43                       ;
;     -- Combinational with a register        ; 487                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 728                      ;
;     -- 3 input functions                    ; 478                      ;
;     -- <=2 input functions                  ; 270                      ;
;     -- Register only                        ; 43                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 1109                     ;
;     -- arithmetic mode                      ; 367                      ;
;                                             ;                          ;
; Total registers*                            ; 530 / 34,593 ( 2 % )     ;
;     -- Dedicated logic registers            ; 530 / 33,216 ( 2 % )     ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 116 / 2,076 ( 6 % )      ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 65 / 475 ( 14 % )        ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )           ;
;                                             ;                          ;
; Global signals                              ; 5                        ;
; M4Ks                                        ; 5 / 105 ( 5 % )          ;
; Total block memory bits                     ; 20,480 / 483,840 ( 4 % ) ;
; Total block memory implementation bits      ; 23,040 / 483,840 ( 5 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 5 / 16 ( 31 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%             ;
; Peak interconnect usage (total/H/V)         ; 19% / 17% / 22%          ;
; Maximum fan-out                             ; 442                      ;
; Highest non-global fan-out                  ; 84                       ;
; Total fan-out                               ; 6710                     ;
; Average fan-out                             ; 3.17                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1519 / 33216 ( 5 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 989                  ; 0                              ;
;     -- Register only                        ; 43                   ; 0                              ;
;     -- Combinational with a register        ; 487                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 728                  ; 0                              ;
;     -- 3 input functions                    ; 478                  ; 0                              ;
;     -- <=2 input functions                  ; 270                  ; 0                              ;
;     -- Register only                        ; 43                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1109                 ; 0                              ;
;     -- arithmetic mode                      ; 367                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 530                  ; 0                              ;
;     -- Dedicated logic registers            ; 530 / 33216 ( 2 % )  ; 0 / 33216 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 116 / 2076 ( 6 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 65                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 20480                ; 0                              ;
; Total RAM block bits                        ; 23040                ; 0                              ;
; M4K                                         ; 5 / 105 ( 4 % )      ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 5 / 20 ( 25 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6710                 ; 0                              ;
;     -- Registered Connections               ; 2319                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 7                    ; 0                              ;
;     -- Output Ports                         ; 58                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk50     ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clksel[0] ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clksel[1] ; N26   ; 5        ; 65           ; 19           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clksel[2] ; P25   ; 6        ; 65           ; 19           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; resetPBin ; W26   ; 6        ; 65           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rxd       ; C25   ; 5        ; 65           ; 32           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; tickPBin  ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; IRout[0]    ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRout[10]   ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRout[11]   ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRout[12]   ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRout[13]   ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRout[1]    ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRout[2]    ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRout[3]    ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRout[4]    ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRout[5]    ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRout[6]    ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRout[7]    ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRout[8]    ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; IRout[9]    ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[0]     ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[10]    ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[11]    ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[12]    ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[13]    ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[14]    ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[15]    ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[16]    ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[17]    ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[18]    ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[19]    ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[1]     ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[20]    ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[2]     ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[3]     ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[4]     ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[5]     ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[6]     ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[7]     ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[8]     ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; addr[9]     ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; clkdisp     ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data[0]     ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data[10]    ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data[11]    ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data[12]    ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data[13]    ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data[1]     ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data[2]     ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data[3]     ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data[4]     ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data[5]     ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data[6]     ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data[7]     ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data[8]     ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; data[9]     ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; stateout[0] ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; stateout[1] ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; stateout[2] ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; stateout[3] ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; stateout[4] ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; stateout[5] ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; stateout[6] ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; txd         ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 64 ( 27 % ) ; 3.3V          ; --           ;
; 2        ; 14 / 59 ( 24 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 5 / 65 ( 8 % )   ; 3.3V          ; --           ;
; 6        ; 24 / 59 ( 41 % ) ; 3.3V          ; --           ;
; 7        ; 1 / 58 ( 2 % )   ; 3.3V          ; --           ;
; 8        ; 7 / 56 ( 13 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; addr[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; addr[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; stateout[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; stateout[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; addr[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; addr[20]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; addr[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; addr[15]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; addr[16]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; addr[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; addr[18]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; addr[17]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; addr[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; addr[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; addr[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; txd                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; rxd                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; tickPBin                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; IRout[12]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; IRout[13]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; IRout[10]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; IRout[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; IRout[11]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; IRout[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; IRout[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; IRout[0]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; IRout[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clk50                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; IRout[7]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; clksel[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; clksel[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; IRout[4]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; IRout[5]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; data[12]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; data[11]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; IRout[8]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; clksel[2]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; IRout[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; data[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; data[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; data[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; data[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; data[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; data[13]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; data[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; data[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; data[10]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; data[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; data[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; data[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; stateout[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; addr[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; addr[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; addr[13]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; addr[12]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; addr[19]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; addr[11]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; stateout[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; resetPBin                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; clkdisp                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; addr[10]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; stateout[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; addr[14]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; stateout[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; stateout[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                 ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------+--------------+
; |MiniS08                                  ; 1519 (527)  ; 530 (94)                  ; 0 (0)         ; 20480       ; 5    ; 0            ; 0       ; 0         ; 65   ; 0            ; 989 (425)    ; 43 (9)            ; 487 (103)        ; |MiniS08                                                                            ; work         ;
;    |FPU:S08fpu|                           ; 852 (117)   ; 385 (105)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 467 (31)     ; 29 (18)           ; 356 (61)         ; |MiniS08|FPU:S08fpu                                                                 ; work         ;
;       |FPaddsub:FPaddsubUnit|             ; 391 (391)   ; 110 (110)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 266 (266)    ; 0 (0)             ; 125 (125)        ; |MiniS08|FPU:S08fpu|FPaddsub:FPaddsubUnit                                           ; work         ;
;       |FPdivide:FPdivUnit|                ; 174 (174)   ; 83 (83)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (91)      ; 4 (4)             ; 79 (79)          ; |MiniS08|FPU:S08fpu|FPdivide:FPdivUnit                                              ; work         ;
;       |FPmultiply:FPmultUnit|             ; 177 (177)   ; 87 (87)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 7 (7)             ; 91 (91)          ; |MiniS08|FPU:S08fpu|FPmultiply:FPmultUnit                                           ; work         ;
;    |ram:S08ram|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MiniS08|ram:S08ram                                                                 ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MiniS08|ram:S08ram|altsyncram:altsyncram_component                                 ; work         ;
;          |altsyncram_cra1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MiniS08|ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated  ; work         ;
;    |rom2:S08rom|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MiniS08|rom2:S08rom                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MiniS08|rom2:S08rom|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_pl81:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |MiniS08|rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated ; work         ;
;    |sci:S08sci|                           ; 71 (71)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 5 (5)             ; 46 (46)          ; |MiniS08|sci:S08sci                                                                 ; work         ;
;    |sevenseg:A0|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MiniS08|sevenseg:A0                                                                ; work         ;
;    |sevenseg:A1|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MiniS08|sevenseg:A1                                                                ; work         ;
;    |sevenseg:A2|                          ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |MiniS08|sevenseg:A2                                                                ; work         ;
;    |sevenseg:D0|                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MiniS08|sevenseg:D0                                                                ; work         ;
;    |sevenseg:D1|                          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |MiniS08|sevenseg:D1                                                                ; work         ;
;    |sevenseg:IR0|                         ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |MiniS08|sevenseg:IR0                                                               ; work         ;
;    |sevenseg:IR1|                         ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |MiniS08|sevenseg:IR1                                                               ; work         ;
;    |sevenseg:ST|                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |MiniS08|sevenseg:ST                                                                ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; clkdisp     ; Output   ; --            ; --            ; --                    ; --  ;
; txd         ; Output   ; --            ; --            ; --                    ; --  ;
; addr[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; addr[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; addr[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; addr[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; addr[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; addr[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; addr[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; addr[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; addr[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; addr[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; addr[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr[16]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr[17]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr[18]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr[19]    ; Output   ; --            ; --            ; --                    ; --  ;
; addr[20]    ; Output   ; --            ; --            ; --                    ; --  ;
; data[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; data[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; data[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; data[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; data[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; data[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; data[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; data[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; data[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; data[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; data[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; data[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; data[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; data[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; stateout[0] ; Output   ; --            ; --            ; --                    ; --  ;
; stateout[1] ; Output   ; --            ; --            ; --                    ; --  ;
; stateout[2] ; Output   ; --            ; --            ; --                    ; --  ;
; stateout[3] ; Output   ; --            ; --            ; --                    ; --  ;
; stateout[4] ; Output   ; --            ; --            ; --                    ; --  ;
; stateout[5] ; Output   ; --            ; --            ; --                    ; --  ;
; stateout[6] ; Output   ; --            ; --            ; --                    ; --  ;
; IRout[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; IRout[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; IRout[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; IRout[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; IRout[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; IRout[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; IRout[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; IRout[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; IRout[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; IRout[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; IRout[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; IRout[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; IRout[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; IRout[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; clksel[2]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clksel[1]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clksel[0]   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk50       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; tickPBin    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; rxd         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; resetPBin   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                ;
+---------------------------------+-------------------+---------+
; Source Pin / Fanout             ; Pad To Core Index ; Setting ;
+---------------------------------+-------------------+---------+
; clksel[2]                       ;                   ;         ;
; clksel[1]                       ;                   ;         ;
; clksel[0]                       ;                   ;         ;
; clk50                           ;                   ;         ;
; tickPBin                        ;                   ;         ;
;      - tick~0                   ; 0                 ; 6       ;
; rxd                             ;                   ;         ;
;      - sci:S08sci|shiftin[7]    ; 1                 ; 6       ;
;      - sci:S08sci|rcvstate[0]~0 ; 1                 ; 6       ;
;      - sci:S08sci|rcvstate~3    ; 1                 ; 6       ;
;      - sci:S08sci|rcvstate~4    ; 1                 ; 6       ;
;      - sci:S08sci|rcvstate~5    ; 1                 ; 6       ;
; resetPBin                       ;                   ;         ;
;      - RB~0                     ; 1                 ; 6       ;
+---------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                     ;
+--------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                       ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; A[1]~27                                    ; LCCOMB_X30_Y22_N14 ; 7       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; A[3]~31                                    ; LCCOMB_X31_Y19_N10 ; 4       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; Equal7~3                                   ; LCCOMB_X28_Y24_N14 ; 10      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|Equal12~1                       ; LCCOMB_X31_Y17_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|Equal12~2                       ; LCCOMB_X34_Y21_N30 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[10]~19  ; LCCOMB_X33_Y17_N14 ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[20]~26  ; LCCOMB_X33_Y15_N0  ; 33      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[4]~34  ; LCCOMB_X34_Y16_N2  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|sumdone~2 ; LCCOMB_X33_Y19_N0  ; 76      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|FPdivide:FPdivUnit|EQ[7]~12     ; LCCOMB_X28_Y19_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[23]        ; LCFF_X36_Y16_N23   ; 28      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|FPdivide:FPdivUnit|Step         ; LCFF_X31_Y19_N13   ; 54      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|FPdivide:FPdivUnit|S~0          ; LCCOMB_X28_Y19_N28 ; 54      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|FPdivide:FPdivUnit|divdone      ; LCFF_X36_Y16_N29   ; 34      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[16]~1   ; LCCOMB_X32_Y18_N30 ; 25      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|FPmultiply:FPmultUnit|E[6]~12   ; LCCOMB_X33_Y18_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[8]~0    ; LCCOMB_X34_Y18_N14 ; 24      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|FPmultiply:FPmultUnit|S~0       ; LCCOMB_X34_Y18_N24 ; 84      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|Res[3]~1                        ; LCCOMB_X36_Y20_N18 ; 35      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|X[18]~12                        ; LCCOMB_X30_Y17_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|X[7]~3                          ; LCCOMB_X29_Y20_N12 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|X[8]~11                         ; LCCOMB_X30_Y17_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|Y[23]~13                        ; LCCOMB_X30_Y17_N30 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|Y[3]~4                          ; LCCOMB_X29_Y20_N22 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|Y[9]~12                         ; LCCOMB_X29_Y17_N2  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|inloc[0]~3                      ; LCCOMB_X34_Y21_N14 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; FPU:S08fpu|outloc[0]~1                     ; LCCOMB_X37_Y20_N14 ; 2       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; HX[0]~4                                    ; LCCOMB_X31_Y23_N0  ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; HX[8]~10                                   ; LCCOMB_X31_Y23_N6  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; MAR[0]~6                                   ; LCCOMB_X32_Y22_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; MAR[8]~7                                   ; LCCOMB_X33_Y22_N24 ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; PC[3]~3                                    ; LCCOMB_X33_Y23_N20 ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; S08clk                                     ; LCFF_X64_Y19_N31   ; 63      ; Clock                    ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; SP[4]~0                                    ; LCCOMB_X33_Y24_N28 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; clk50                                      ; PIN_N2             ; 442     ; Clock                    ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; comb~0                                     ; LCCOMB_X34_Y22_N8  ; 1       ; Write enable             ; no     ; --                   ; --               ; --                        ;
; ldA~3                                      ; LCCOMB_X34_Y22_N30 ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ldX                                        ; LCCOMB_X31_Y23_N4  ; 9       ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; sci:S08sci|Equal9~0                        ; LCCOMB_X36_Y21_N16 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sci:S08sci|baudgenA[5]                     ; LCFF_X62_Y19_N19   ; 3       ; Clock                    ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sci:S08sci|baudgen[0]                      ; LCFF_X34_Y1_N21    ; 14      ; Clock                    ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sci:S08sci|baudgen[2]                      ; LCFF_X34_Y1_N17    ; 13      ; Clock                    ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sci:S08sci|rcvbitcnt[1]~1                  ; LCCOMB_X37_Y21_N4  ; 3       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; sci:S08sci|writedataedge                   ; LCCOMB_X30_Y21_N26 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                               ;
+------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                   ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+------------------+---------+----------------------+------------------+---------------------------+
; S08clk                 ; LCFF_X64_Y19_N31 ; 63      ; Global Clock         ; GCLK4            ; --                        ;
; clk50                  ; PIN_N2           ; 442     ; Global Clock         ; GCLK2            ; --                        ;
; sci:S08sci|baudgenA[5] ; LCFF_X62_Y19_N19 ; 3       ; Global Clock         ; GCLK5            ; --                        ;
; sci:S08sci|baudgen[0]  ; LCFF_X34_Y1_N21  ; 14      ; Global Clock         ; GCLK13           ; --                        ;
; sci:S08sci|baudgen[2]  ; LCFF_X34_Y1_N17  ; 13      ; Global Clock         ; GCLK12           ; --                        ;
+------------------------+------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------+
; Non-Global High Fan-Out Signals                         ;
+-----------------------------------------------+---------+
; Name                                          ; Fan-Out ;
+-----------------------------------------------+---------+
; FPU:S08fpu|FPmultiply:FPmultUnit|S~0          ; 84      ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|sumdone~2    ; 76      ;
; IR[0]                                         ; 56      ;
; IR[3]                                         ; 55      ;
; FPU:S08fpu|FPdivide:FPdivUnit|S~0             ; 54      ;
; FPU:S08fpu|FPdivide:FPdivUnit|Step            ; 54      ;
; IR[2]                                         ; 48      ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[10]~11     ; 46      ;
; IR[1]                                         ; 45      ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|LessThan0~60 ; 42      ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[10]~12     ; 35      ;
; FPU:S08fpu|Res[3]~1                           ; 35      ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[10]~13     ; 34      ;
; FPU:S08fpu|FPdivide:FPdivUnit|divdone         ; 34      ;
; FPU:S08fpu|FPmultiply:FPmultUnit|muldone      ; 34      ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[20]~26     ; 33      ;
; IR[4]                                         ; 33      ;
; HX[2]~2                                       ; 32      ;
; HX[1]~1                                       ; 32      ;
; abus[2]~13                                    ; 31      ;
; IncPC~3                                       ; 31      ;
; HX[7]~3                                       ; 31      ;
; HX[0]~0                                       ; 31      ;
; FPU:S08fpu|FPmultiply:FPmultUnit|state.01     ; 30      ;
; oePCH                                         ; 30      ;
; IR[6]                                         ; 30      ;
; abus[0]~7                                     ; 29      ;
; Equal7~0                                      ; 29      ;
; IR[5]                                         ; 28      ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[23]           ; 28      ;
; FPU:S08fpu|FPmultiply:FPmultUnit|done~7       ; 27      ;
; FPU:S08fpu|FPmultiply:FPmultUnit|done~4       ; 27      ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[16]~1      ; 25      ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[0]         ; 25      ;
; dbus[4]~66                                    ; 25      ;
; FPU:S08fpu|FPdivide:FPdivUnit|AmB[24]~48      ; 25      ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[10]~19     ; 24      ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[8]~0       ; 24      ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~1        ; 23      ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[27]        ; 23      ;
; IR[7]                                         ; 23      ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|state.10     ; 22      ;
; dbus[5]~109                                   ; 21      ;
; dbus[3]~107                                   ; 20      ;
; oeHX~3                                        ; 20      ;
; dbus[6]~110                                   ; 19      ;
; dbus[4]~108                                   ; 18      ;
; FPU:S08fpu|writecmdposedge                    ; 18      ;
; oeSP~1                                        ; 18      ;
; A[7]                                          ; 17      ;
; CPUstate[0]                                   ; 17      ;
; CPUstate[1]                                   ; 17      ;
; FPU:S08fpu|Equal12~2                          ; 16      ;
; FPU:S08fpu|Equal12~1                          ; 16      ;
; CPUstate[2]                                   ; 16      ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[26]        ; 15      ;
; Equal29~0                                     ; 15      ;
; abus[5]~20                                    ; 14      ;
; abus[1]~10                                    ; 14      ;
; FPU:S08fpu|writecmd~2                         ; 13      ;
; A[1]~11                                       ; 13      ;
; Equal7~5                                      ; 13      ;
; oeA                                           ; 13      ;
; FPU:S08fpu|readval~0                          ; 13      ;
; dbus~18                                       ; 13      ;
; abus[8]~27                                    ; 13      ;
; abus[7]~24                                    ; 13      ;
; abus[6]~22                                    ; 13      ;
; abus[4]~17                                    ; 13      ;
; abus[3]~15                                    ; 13      ;
; Equal28~0                                     ; 13      ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS[23]~4    ; 12      ;
; A[1]~25                                       ; 12      ;
; ldPC~1                                        ; 12      ;
; abus[10]~31                                   ; 12      ;
; abus[9]~29                                    ; 12      ;
; A[1]~23                                       ; 11      ;
; sci:S08sci|rcvstate[0]                        ; 11      ;
; PC[3]~3                                       ; 11      ;
; sci:S08sci|newtrandata                        ; 11      ;
; oeiSP                                         ; 11      ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~9          ; 10      ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[2]         ; 10      ;
; sci:S08sci|rcvstate[1]                        ; 10      ;
; sci:S08sci|rcvstate[2]                        ; 10      ;
; sci:S08sci|Equal10~0                          ; 10      ;
; sci:S08sci|dataout~0                          ; 10      ;
; sevenseg:A2|segs[3]~7                         ; 10      ;
; addPC                                         ; 10      ;
; Equal34~6                                     ; 10      ;
; Equal7~3                                      ; 10      ;
; sevenseg:IR1|Equal0~0                         ; 10      ;
; Equal34~4                                     ; 10      ;
; Equal21~0                                     ; 10      ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[4]~34     ; 9       ;
; FPU:S08fpu|inloc[0]                           ; 9       ;
; FPU:S08fpu|inloc[2]                           ; 9       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|state.01     ; 9       ;
; A[1]~15                                       ; 9       ;
; ldA~3                                         ; 9       ;
; SP[4]~0                                       ; 9       ;
; ldX                                           ; 9       ;
; abus[2]~2                                     ; 9       ;
; Equal40~0                                     ; 9       ;
; Equal17~2                                     ; 9       ;
; Equal30~4                                     ; 9       ;
; A[6]                                          ; 9       ;
; A[4]                                          ; 9       ;
; FPU:S08fpu|Y[23]~13                           ; 8       ;
; FPU:S08fpu|X[18]~12                           ; 8       ;
; FPU:S08fpu|Y[9]~12                            ; 8       ;
; FPU:S08fpu|X[8]~11                            ; 8       ;
; FPU:S08fpu|Y[3]~4                             ; 8       ;
; FPU:S08fpu|X[7]~3                             ; 8       ;
; FPU:S08fpu|inloc[1]                           ; 8       ;
; sci:S08sci|writedataedge                      ; 8       ;
; FPU:S08fpu|FPdivide:FPdivUnit|EQ[7]~12        ; 8       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|E[6]~12      ; 8       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|state.00     ; 8       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[3]         ; 8       ;
; sci:S08sci|Equal9~0                           ; 8       ;
; MAR[0]~6                                      ; 8       ;
; HX[0]~4                                       ; 8       ;
; dbus[6]~91                                    ; 8       ;
; dbus[4]~77                                    ; 8       ;
; Read~7                                        ; 8       ;
; oeMAR~2                                       ; 8       ;
; Equal51~0                                     ; 8       ;
; A[5]                                          ; 8       ;
; A[3]                                          ; 8       ;
; A[2]                                          ; 8       ;
; A[1]                                          ; 8       ;
; HX[1]                                         ; 8       ;
; A[1]~33                                       ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[25]        ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[24]        ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[23]        ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[22]        ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[21]        ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[20]        ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[19]        ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[18]        ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[17]        ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[16]        ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[15]        ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[14]        ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[13]        ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[12]        ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[10]        ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[9]         ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[8]         ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[7]         ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[6]         ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[5]         ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[4]         ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[1]         ; 7       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[11]        ; 7       ;
; FPU:S08fpu|Equal4~0                           ; 7       ;
; A[1]~27                                       ; 7       ;
; sci:S08sci|txdstate[0]                        ; 7       ;
; FPU:S08fpu|outloc[0]                          ; 7       ;
; dbus~27                                       ; 7       ;
; A[0]                                          ; 7       ;
; sevenseg:IR1|Equal0~1                         ; 7       ;
; Equal36~1                                     ; 7       ;
; HX[0]                                         ; 7       ;
; FPU:S08fpu|Y[30]                              ; 6       ;
; FPU:S08fpu|X[30]                              ; 6       ;
; FPU:S08fpu|Y[28]                              ; 6       ;
; FPU:S08fpu|Y[29]                              ; 6       ;
; FPU:S08fpu|X[29]                              ; 6       ;
; FPU:S08fpu|X[28]                              ; 6       ;
; FPU:S08fpu|Y[26]                              ; 6       ;
; FPU:S08fpu|Y[27]                              ; 6       ;
; FPU:S08fpu|X[27]                              ; 6       ;
; FPU:S08fpu|X[26]                              ; 6       ;
; FPU:S08fpu|Y[24]                              ; 6       ;
; FPU:S08fpu|Y[25]                              ; 6       ;
; FPU:S08fpu|X[25]                              ; 6       ;
; FPU:S08fpu|X[24]                              ; 6       ;
; FPU:S08fpu|Y[22]                              ; 6       ;
; FPU:S08fpu|Y[23]                              ; 6       ;
; FPU:S08fpu|X[23]                              ; 6       ;
; FPU:S08fpu|X[22]                              ; 6       ;
; FPU:S08fpu|Y[20]                              ; 6       ;
; FPU:S08fpu|Y[21]                              ; 6       ;
; FPU:S08fpu|X[21]                              ; 6       ;
; FPU:S08fpu|X[20]                              ; 6       ;
; FPU:S08fpu|Y[18]                              ; 6       ;
; FPU:S08fpu|Y[19]                              ; 6       ;
; FPU:S08fpu|X[19]                              ; 6       ;
; FPU:S08fpu|X[18]                              ; 6       ;
; FPU:S08fpu|Y[16]                              ; 6       ;
; FPU:S08fpu|Y[17]                              ; 6       ;
; FPU:S08fpu|X[17]                              ; 6       ;
; FPU:S08fpu|X[16]                              ; 6       ;
; FPU:S08fpu|Y[14]                              ; 6       ;
; FPU:S08fpu|Y[15]                              ; 6       ;
; FPU:S08fpu|X[15]                              ; 6       ;
; FPU:S08fpu|X[14]                              ; 6       ;
; FPU:S08fpu|Y[12]                              ; 6       ;
; FPU:S08fpu|Y[13]                              ; 6       ;
; FPU:S08fpu|X[13]                              ; 6       ;
; FPU:S08fpu|X[12]                              ; 6       ;
; FPU:S08fpu|Y[10]                              ; 6       ;
; FPU:S08fpu|Y[11]                              ; 6       ;
; FPU:S08fpu|X[11]                              ; 6       ;
; FPU:S08fpu|X[10]                              ; 6       ;
; FPU:S08fpu|Y[8]                               ; 6       ;
; FPU:S08fpu|Y[9]                               ; 6       ;
; FPU:S08fpu|X[9]                               ; 6       ;
; FPU:S08fpu|X[8]                               ; 6       ;
; FPU:S08fpu|Y[6]                               ; 6       ;
; FPU:S08fpu|Y[7]                               ; 6       ;
; FPU:S08fpu|X[7]                               ; 6       ;
; FPU:S08fpu|X[6]                               ; 6       ;
; FPU:S08fpu|Y[4]                               ; 6       ;
; FPU:S08fpu|Y[5]                               ; 6       ;
; FPU:S08fpu|X[5]                               ; 6       ;
; FPU:S08fpu|X[4]                               ; 6       ;
; FPU:S08fpu|Y[2]                               ; 6       ;
; FPU:S08fpu|Y[3]                               ; 6       ;
; FPU:S08fpu|X[3]                               ; 6       ;
; FPU:S08fpu|X[2]                               ; 6       ;
; FPU:S08fpu|Y[0]                               ; 6       ;
; FPU:S08fpu|Y[1]                               ; 6       ;
; FPU:S08fpu|X[1]                               ; 6       ;
; FPU:S08fpu|X[0]                               ; 6       ;
; FPU:S08fpu|AddSubStart~0                      ; 6       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[0]         ; 6       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[24]        ; 6       ;
; sci:S08sci|txdstate[1]                        ; 6       ;
; sci:S08sci|txdstate[2]                        ; 6       ;
; dbus[1]~48                                    ; 6       ;
; dbus[1]~47                                    ; 6       ;
; dbus[1]~45                                    ; 6       ;
; dbus[1]~42                                    ; 6       ;
; dbus[1]~41                                    ; 6       ;
; dbus[1]~40                                    ; 6       ;
; FPU:S08fpu|outloc[1]                          ; 6       ;
; LessThan0~2                                   ; 6       ;
; oeX~1                                         ; 6       ;
; abus[1]~9                                     ; 6       ;
; oePCH~0                                       ; 6       ;
; modA                                          ; 6       ;
; Equal7~1                                      ; 6       ;
; Equal17~0                                     ; 6       ;
; rxd                                           ; 5       ;
; oePCL                                         ; 5       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~10         ; 5       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~8          ; 5       ;
; sci:S08sci|baudgenA[4]                        ; 5       ;
; FPU:S08fpu|Equal4~1                           ; 5       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|state.00     ; 5       ;
; FPU:S08fpu|Equal5~0                           ; 5       ;
; sci:S08sci|baudgenA[5]                        ; 5       ;
; A[1]~10                                       ; 5       ;
; BCT~5                                         ; 5       ;
; BCT~4                                         ; 5       ;
; BCT~1                                         ; 5       ;
; sci:S08sci|txdstate[3]                        ; 5       ;
; SCIsel~0                                      ; 5       ;
; dbus[5]~84                                    ; 5       ;
; dbus[3]~70                                    ; 5       ;
; LessThan0~0                                   ; 5       ;
; oeH                                           ; 5       ;
; sevenseg:IR1|Equal0~2                         ; 5       ;
; abus[0]~6                                     ; 5       ;
; abus[2]~4                                     ; 5       ;
; abus[2]~3                                     ; 5       ;
; oeMAR~0                                       ; 5       ;
; Equal7~4                                      ; 5       ;
; Equal21~3                                     ; 5       ;
; Equal34~5                                     ; 5       ;
; clkdiv[0]                                     ; 5       ;
; PC~10                                         ; 4       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[26]        ; 4       ;
; sci:S08sci|Equal4~0                           ; 4       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|sA           ; 4       ;
; sci:S08sci|rcvbitcnt[0]                       ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|state~5      ; 4       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[28]        ; 4       ;
; FPU:S08fpu|Y[31]                              ; 4       ;
; FPU:S08fpu|X[31]                              ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[0]            ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[1]            ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[2]            ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[3]            ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[4]            ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[5]            ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[6]            ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[7]            ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[8]            ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[9]            ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[10]           ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[11]           ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[12]           ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[13]           ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[14]           ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[15]           ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[16]           ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[17]           ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[18]           ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[19]           ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[20]           ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[21]           ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[22]           ; 4       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|Equal2~0     ; 4       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~0        ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|state.10     ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[7]         ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[15]        ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[22]        ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[14]        ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[6]         ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[21]        ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[13]        ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[5]         ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[20]        ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[12]        ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[4]         ; 4       ;
; A[3]~31                                       ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[19]        ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[11]        ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[3]         ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[18]        ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[10]        ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[2]         ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[17]        ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[9]         ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[1]         ; 4       ;
; A[1]~20                                       ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[16]        ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[0]         ; 4       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[8]         ; 4       ;
; BCT~6                                         ; 4       ;
; ldH~0                                         ; 4       ;
; dbus[4]~68                                    ; 4       ;
; dbus[4]~67                                    ; 4       ;
; LessThan0~1                                   ; 4       ;
; HX[8]                                         ; 4       ;
; V~0                                           ; 4       ;
; Equal47~0                                     ; 4       ;
; Equal40~1                                     ; 4       ;
; Equal41~0                                     ; 4       ;
; Equal17~1                                     ; 4       ;
; Equal36~0                                     ; 4       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[0]        ; 4       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[7]        ; 4       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[6]        ; 4       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[5]        ; 4       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[4]        ; 4       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[3]        ; 4       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[2]        ; 4       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA[1]        ; 4       ;
; Add8~14                                       ; 4       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[0]            ; 4       ;
; clksel[1]                                     ; 3       ;
; clksel[2]                                     ; 3       ;
; FPU:S08fpu|writeval~2                         ; 3       ;
; sevenseg:IR1|segs[1]~17                       ; 3       ;
; dbus[1]~106                                   ; 3       ;
; Equal43~4                                     ; 3       ;
; FPU:S08fpu|inloc[0]~3                         ; 3       ;
; FPU:S08fpu|prevwriteval                       ; 3       ;
; sci:S08sci|rcvbitcnt[1]~1                     ; 3       ;
; FPU:S08fpu|Y~11                               ; 3       ;
; FPU:S08fpu|Y~10                               ; 3       ;
; FPU:S08fpu|X~10                               ; 3       ;
; FPU:S08fpu|X~9                                ; 3       ;
; FPU:S08fpu|Y~9                                ; 3       ;
; FPU:S08fpu|Y~8                                ; 3       ;
; FPU:S08fpu|X~8                                ; 3       ;
; FPU:S08fpu|X~7                                ; 3       ;
; FPU:S08fpu|Y~7                                ; 3       ;
; FPU:S08fpu|Y~6                                ; 3       ;
; FPU:S08fpu|X~6                                ; 3       ;
; FPU:S08fpu|X~5                                ; 3       ;
; FPU:S08fpu|Y~5                                ; 3       ;
; FPU:S08fpu|Y~3                                ; 3       ;
; FPU:S08fpu|X~4                                ; 3       ;
; FPU:S08fpu|X~2                                ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B~25         ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|sB           ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[0]         ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[1]         ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[2]         ; 3       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|P[23]        ; 3       ;
; sci:S08sci|Equal8~0                           ; 3       ;
; sci:S08sci|rcvbitcnt[1]                       ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|sumdone~24   ; 3       ;
; FPU:S08fpu|Equal22~0                          ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[0]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[1]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[2]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[3]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[4]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[5]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[6]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[7]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[8]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[9]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[10]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[11]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[12]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[13]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[14]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[15]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[16]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[17]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[18]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[19]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[20]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[21]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|B[22]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[23]           ; 3       ;
; sci:S08sci|prevwritedata                      ; 3       ;
; sci:S08sci|writedataedge~3                    ; 3       ;
; sci:S08sci|writedataedge~2                    ; 3       ;
; A[1]~22                                       ; 3       ;
; sci:S08sci|baudgen[0]                         ; 3       ;
; MAR[8]~7                                      ; 3       ;
; HX[8]~10                                      ; 3       ;
; V                                             ; 3       ;
; CPUstate[1]~2                                 ; 3       ;
; sci:S08sci|dataout~1                          ; 3       ;
; Read~1                                        ; 3       ;
; ldMARL~0                                      ; 3       ;
; PC[10]                                        ; 3       ;
; HX[10]                                        ; 3       ;
; PC[9]                                         ; 3       ;
; HX[9]                                         ; 3       ;
; PC[8]                                         ; 3       ;
; SP[8]                                         ; 3       ;
; PC[7]                                         ; 3       ;
; SP[7]                                         ; 3       ;
; PC[6]                                         ; 3       ;
; SP[6]                                         ; 3       ;
; HX[6]                                         ; 3       ;
; PC[5]                                         ; 3       ;
; SP[5]                                         ; 3       ;
; HX[5]                                         ; 3       ;
; PC[4]                                         ; 3       ;
; SP[4]                                         ; 3       ;
; HX[4]                                         ; 3       ;
; PC[3]                                         ; 3       ;
; SP[3]                                         ; 3       ;
; HX[3]                                         ; 3       ;
; PC[2]                                         ; 3       ;
; SP[2]                                         ; 3       ;
; PC[1]                                         ; 3       ;
; SP[1]                                         ; 3       ;
; PC[0]                                         ; 3       ;
; oeX~0                                         ; 3       ;
; sevenseg:IR0|Equal0~8                         ; 3       ;
; sta~1                                         ; 3       ;
; Equal46~0                                     ; 3       ;
; Equal44~0                                     ; 3       ;
; Equal45~0                                     ; 3       ;
; Equal30~5                                     ; 3       ;
; sevenseg:IR0|Equal0~0                         ; 3       ;
; Equal7~2                                      ; 3       ;
; Equal21~2                                     ; 3       ;
; SP[0]                                         ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[12]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[13]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[14]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[15]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[16]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[17]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[18]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[19]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[20]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[21]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[22]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[23]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[24]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[25]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|LessThan1~14 ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[6]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[7]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[4]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[5]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[2]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[3]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[1]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB[0]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[3]         ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[4]         ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[5]         ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[6]         ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[7]         ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[8]         ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[9]         ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[10]        ; 3       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B[11]        ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[7]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[15]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[22]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[14]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[6]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[21]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[13]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[5]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[20]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[12]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[4]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[19]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[11]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[3]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[18]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[10]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[2]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[17]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[9]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[1]            ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[16]           ; 3       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Q[8]            ; 3       ;
; HX[7]                                         ; 3       ;
; HX[2]                                         ; 3       ;
; A[1]~32                                       ; 2       ;
; Write~7                                       ; 2       ;
; Equal30~6                                     ; 2       ;
; FPU:S08fpu|writevalnegedge                    ; 2       ;
; FPU:S08fpu|inloc~0                            ; 2       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[10]~18     ; 2       ;
; sci:S08sci|baudgenA[1]                        ; 2       ;
; sci:S08sci|baudgenA[2]                        ; 2       ;
; sci:S08sci|baudgenA[3]                        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|S~1          ; 2       ;
; sci:S08sci|rcvstate[0]~2                      ; 2       ;
; sci:S08sci|rcvbitcnt[2]                       ; 2       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~3        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|sbit         ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Round        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[23]        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[22]        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[21]        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[20]        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[19]        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[18]        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[17]        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[16]        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[15]        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[14]        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[13]        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[12]        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[11]        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[10]        ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[9]         ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[8]         ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[7]         ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[6]         ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[5]         ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[4]         ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[3]         ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[2]         ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A[1]         ; 2       ;
; ALU[8]~87                                     ; 2       ;
; sci:S08sci|baudgen[1]                         ; 2       ;
; sci:S08sci|Equal1~0                           ; 2       ;
; ALU[7]~80                                     ; 2       ;
; sevenseg:IR1|segs[1]~16                       ; 2       ;
; sci:S08sci|Equal11~0                          ; 2       ;
; FPU:S08fpu|prevwritecmd                       ; 2       ;
; ALU[1]~35                                     ; 2       ;
; A[1]~19                                       ; 2       ;
; A[1]~17                                       ; 2       ;
; A[1]~16                                       ; 2       ;
; A[1]~14                                       ; 2       ;
; FPU:S08fpu|outloc[0]~1                        ; 2       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|sumdone      ; 2       ;
; sevenseg:IR0|Equal0~9                         ; 2       ;
; C                                             ; 2       ;
; RB                                            ; 2       ;
; sevenseg:D1|segs[4]~5                         ; 2       ;
; dbus~105                                      ; 2       ;
; sci:S08sci|shiftin[7]                         ; 2       ;
; sci:S08sci|tdrf                               ; 2       ;
; FPU:S08fpu|Busy                               ; 2       ;
; sci:S08sci|shiftin[6]                         ; 2       ;
; sci:S08sci|shiftin[5]                         ; 2       ;
; sci:S08sci|shiftin[4]                         ; 2       ;
; sci:S08sci|shiftin[3]                         ; 2       ;
; sci:S08sci|shiftin[2]                         ; 2       ;
; dbus[1]~52                                    ; 2       ;
; sci:S08sci|shiftin[1]                         ; 2       ;
; oeA~1                                         ; 2       ;
; sci:S08sci|rdrf                               ; 2       ;
; dbus~25                                       ; 2       ;
; dbus~24                                       ; 2       ;
; Read~2                                        ; 2       ;
; stx                                           ; 2       ;
; MAR[10]                                       ; 2       ;
; oePC~0                                        ; 2       ;
; MAR[9]                                        ; 2       ;
; abus[8]~26                                    ; 2       ;
; MAR[8]                                        ; 2       ;
; MAR[7]                                        ; 2       ;
; MAR[6]                                        ; 2       ;
; MAR[5]                                        ; 2       ;
; MAR[4]                                        ; 2       ;
; MAR[3]                                        ; 2       ;
; MAR[2]                                        ; 2       ;
; MAR[1]                                        ; 2       ;
; Equal50~0                                     ; 2       ;
; oeSP~0                                        ; 2       ;
; Equal48~0                                     ; 2       ;
; Equal42~0                                     ; 2       ;
; oeHX~2                                        ; 2       ;
; add                                           ; 2       ;
; sevenseg:IR0|Equal0~5                         ; 2       ;
; modA~3                                        ; 2       ;
; sevenseg:IR0|Equal0~4                         ; 2       ;
; sevenseg:IR0|Equal0~3                         ; 2       ;
; modA~2                                        ; 2       ;
; modA~1                                        ; 2       ;
; sevenseg:IR0|Equal0~2                         ; 2       ;
; modA~0                                        ; 2       ;
; sevenseg:IR0|Equal0~1                         ; 2       ;
; IncSP~1                                       ; 2       ;
; Equal21~1                                     ; 2       ;
; MAR[0]                                        ; 2       ;
; clkmux~4                                      ; 2       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A[24]           ; 2       ;
; Add7~14                                       ; 2       ;
; FPU:S08fpu|FPdivide:FPdivUnit|EQ[0]           ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|E[0]         ; 2       ;
; FPU:S08fpu|FPdivide:FPdivUnit|EQ[7]           ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|E[7]         ; 2       ;
; FPU:S08fpu|FPdivide:FPdivUnit|EQ[6]           ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|E[6]         ; 2       ;
; FPU:S08fpu|FPdivide:FPdivUnit|EQ[5]           ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|E[5]         ; 2       ;
; FPU:S08fpu|FPdivide:FPdivUnit|EQ[4]           ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|E[4]         ; 2       ;
; FPU:S08fpu|FPdivide:FPdivUnit|EQ[3]           ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|E[3]         ; 2       ;
; FPU:S08fpu|FPdivide:FPdivUnit|EQ[2]           ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|E[2]         ; 2       ;
; FPU:S08fpu|FPdivide:FPdivUnit|EQ[1]           ; 2       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|E[1]         ; 2       ;
; Add3~20                                       ; 2       ;
; Add3~18                                       ; 2       ;
; Add3~16                                       ; 2       ;
; Add3~14                                       ; 2       ;
; Add3~12                                       ; 2       ;
; Add3~10                                       ; 2       ;
; Add3~8                                        ; 2       ;
; Add3~6                                        ; 2       ;
; Add3~4                                        ; 2       ;
; Add3~2                                        ; 2       ;
; Add3~0                                        ; 2       ;
; iSP[8]~16                                     ; 2       ;
; iSP[7]~14                                     ; 2       ;
; iSP[6]~12                                     ; 2       ;
; iSP[5]~10                                     ; 2       ;
; iSP[4]~8                                      ; 2       ;
; iSP[3]~6                                      ; 2       ;
; iSP[2]~4                                      ; 2       ;
; iSP[1]~2                                      ; 2       ;
; iSP[0]~0                                      ; 2       ;
; clkdiv[13]                                    ; 2       ;
; clkdiv[17]                                    ; 2       ;
; clkdiv[24]                                    ; 2       ;
; clkdiv[27]                                    ; 2       ;
; clkdiv[21]                                    ; 2       ;
; clkdiv[15]                                    ; 2       ;
; resetPBin                                     ; 1       ;
; tickPBin                                      ; 1       ;
; clksel[0]                                     ; 1       ;
; sci:S08sci|baudgen[0]~2                       ; 1       ;
; RB~0                                          ; 1       ;
; tick~0                                        ; 1       ;
; clkdiv[0]~81                                  ; 1       ;
; abus[3]~40                                    ; 1       ;
; abus[3]~39                                    ; 1       ;
; abus[4]~38                                    ; 1       ;
; abus[4]~37                                    ; 1       ;
; abus[6]~36                                    ; 1       ;
; abus[6]~35                                    ; 1       ;
; abus[7]~34                                    ; 1       ;
; abus[7]~33                                    ; 1       ;
; sevenseg:IR0|segs[5]~16                       ; 1       ;
; sevenseg:IR0|segs[4]~15                       ; 1       ;
; sevenseg:IR0|segs[1]~14                       ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B~30         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|sumdone~26   ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~132        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~131        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|state~10     ; 1       ;
; sci:S08sci|writedataedge~4                    ; 1       ;
; FPU:S08fpu|writecmd~3                         ; 1       ;
; ALU[7]~93                                     ; 1       ;
; sevenseg:IR1|segs[1]~19                       ; 1       ;
; ALU[7]~92                                     ; 1       ;
; sevenseg:IR1|segs[1]~18                       ; 1       ;
; ALU[7]~91                                     ; 1       ;
; ALU[2]~90                                     ; 1       ;
; ALU[1]~89                                     ; 1       ;
; Write~6                                       ; 1       ;
; ldA~4                                         ; 1       ;
; ALU[0]~88                                     ; 1       ;
; MAR~10                                        ; 1       ;
; MAR~9                                         ; 1       ;
; MAR~8                                         ; 1       ;
; Equal34~7                                     ; 1       ;
; oeHX~4                                        ; 1       ;
; abus[2]~32                                    ; 1       ;
; sci:S08sci|shiftout~8                         ; 1       ;
; sci:S08sci|trandata[7]                        ; 1       ;
; sci:S08sci|shiftout~7                         ; 1       ;
; sci:S08sci|shiftout[8]                        ; 1       ;
; sci:S08sci|trandata[6]                        ; 1       ;
; sci:S08sci|shiftout~6                         ; 1       ;
; sci:S08sci|shiftout[7]                        ; 1       ;
; sci:S08sci|trandata[5]                        ; 1       ;
; sci:S08sci|shiftout~5                         ; 1       ;
; sci:S08sci|shiftout[6]                        ; 1       ;
; sci:S08sci|trandata[4]                        ; 1       ;
; sci:S08sci|shiftout~4                         ; 1       ;
; sci:S08sci|shiftout[5]                        ; 1       ;
; sci:S08sci|trandata[3]                        ; 1       ;
; FPU:S08fpu|inloc~5                            ; 1       ;
; FPU:S08fpu|inloc~4                            ; 1       ;
; FPU:S08fpu|Add0~1                             ; 1       ;
; FPU:S08fpu|inloc~2                            ; 1       ;
; FPU:S08fpu|inloc~1                            ; 1       ;
; FPU:S08fpu|Add0~0                             ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|sB~0         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB~31        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB~30        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB~25        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB~24        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB~19        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB~18        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB~13        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eB~10        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|state~9      ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B~29         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B~28         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|B~27         ; 1       ;
; sci:S08sci|baudgenA~3                         ; 1       ;
; sci:S08sci|baudgenA~2                         ; 1       ;
; sci:S08sci|baudgenA~1                         ; 1       ;
; sci:S08sci|shiftout~3                         ; 1       ;
; sci:S08sci|shiftout[4]                        ; 1       ;
; sci:S08sci|trandata[2]                        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA~33        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|sA~0         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA~32        ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~123     ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA~29        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA~26        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA~23        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA~20        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA~17        ; 1       ;
; sci:S08sci|rcvbitcnt~3                        ; 1       ;
; sci:S08sci|rcvbitcnt~2                        ; 1       ;
; sci:S08sci|rcvbitcnt~0                        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|eA~14        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~130        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~129        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~128        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~127        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~126        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~125        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~124        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~123        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~122        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~121        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~120        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~119        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~118        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~117        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~116        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~115        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~114        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~113        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~112        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~111        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~110        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~109        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~108        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~107        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~106        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~105        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~104        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~103        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~102        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~101        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~100        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~99         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~98         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~97         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~96         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~95         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~94         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~93         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~92         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~91         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~90         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~89         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~88         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~87         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~86         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~85         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~84         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~83         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~82         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~81         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~80         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~79         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~78         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~77         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~76         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~75         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~74         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~73         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~72         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~71         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~70         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~69         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~68         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~67         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~66         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~65         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~64         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~63         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~62         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~61         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~60         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~59         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~58         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~57         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~56         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~55         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~54         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~53         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~52         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~51         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~50         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~49         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~48         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~47         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~46         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~45         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~44         ; 1       ;
; FPU:S08fpu|Y[23]~2                            ; 1       ;
; FPU:S08fpu|Equal12~0                          ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|state~8      ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|state~7      ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|Step~0          ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~47            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~46            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~45            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~44            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~43            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~42            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~41            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~40            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~39            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~38            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~37            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~36            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~35            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~34            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~33            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~32            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~31            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~30            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~29            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~28            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~27            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~26            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~25            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~24            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~23            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~22            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~21            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~20            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~19            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~18            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~17            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~16            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~15            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~14            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~13            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~12            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~11            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~10            ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~9             ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~8             ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~7             ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~6             ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~5             ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~4             ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~3             ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~2             ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~1             ; 1       ;
; FPU:S08fpu|FPdivide:FPdivUnit|A~0             ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~43         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~42         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~41         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~40         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~39         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~38         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~37         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~36         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~35         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~34         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~33         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[0]~32      ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[0]~31      ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[0]~30      ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[0]~29      ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[0]~28      ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[27]~27     ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[27]~26     ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A[27]~25     ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~24         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~23         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~22         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~21         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~20         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~17         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~16         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~15         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~14         ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~7          ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~6          ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~5          ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|A~4          ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|state~8      ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|state~7      ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|state~6      ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|sbit~0       ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Round~0      ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~122     ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~117     ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~116     ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~23         ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~22         ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~21         ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~20         ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~19         ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~18         ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~17         ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~16         ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~15         ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~14         ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~13         ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~12         ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~11         ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~10         ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~9          ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~8          ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~7          ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~6          ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~5          ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~4          ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~3          ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~2          ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|A~0          ; 1       ;
; sci:S08sci|baudgenA~0                         ; 1       ;
; sci:S08sci|baudgen[1]~1                       ; 1       ;
; sci:S08sci|shiftout~2                         ; 1       ;
; sci:S08sci|shiftout[3]                        ; 1       ;
; sci:S08sci|trandata[1]                        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~35       ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~34       ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~115     ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~33       ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~32       ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~114     ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~31       ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~30       ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~113     ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~110     ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~109     ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|B[22]        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~29       ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~108     ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~28       ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~107     ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~27       ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~26       ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~106     ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~103     ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~102     ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|B[21]        ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~25       ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~101     ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~24       ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~100     ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~23       ; 1       ;
; FPU:S08fpu|FPaddsub:FPaddsubUnit|FPS~22       ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~99      ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~96      ; 1       ;
; FPU:S08fpu|FPmultiply:FPmultUnit|Add0~95      ; 1       ;
+-----------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+----------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                  ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                ; Location                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+----------------------------------------------------+----------------------+-----------------+-----------------+
; ram:S08ram|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; Single Clock ; 512          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 4096  ; 512                         ; 8                           ; --                          ; --                          ; 4096                ; 1    ; None               ; M4K_X26_Y20                                        ; Don't care           ; Don't care      ; Don't care      ;
; rom2:S08rom|altsyncram:altsyncram_component|altsyncram_pl81:auto_generated|ALTSYNCRAM ; AUTO ; ROM         ; Single Clock ; 2048         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 2048                        ; 8                           ; --                          ; --                          ; 16384               ; 4    ; MiniS08FPUtest.mif ; M4K_X26_Y19, M4K_X26_Y21, M4K_X26_Y18, M4K_X26_Y23 ; Don't care           ; Don't care      ; Don't care      ;
+---------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+----------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 2,657 / 94,460 ( 3 % ) ;
; C16 interconnects           ; 31 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 1,580 / 60,840 ( 3 % ) ;
; Direct links                ; 409 / 94,460 ( < 1 % ) ;
; Global clocks               ; 5 / 16 ( 31 % )        ;
; Local interconnects         ; 735 / 33,216 ( 2 % )   ;
; R24 interconnects           ; 48 / 3,091 ( 2 % )     ;
; R4 interconnects            ; 1,980 / 81,294 ( 2 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.09) ; Number of LABs  (Total = 116) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 3                             ;
; 3                                           ; 1                             ;
; 4                                           ; 2                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 5                             ;
; 8                                           ; 3                             ;
; 9                                           ; 2                             ;
; 10                                          ; 5                             ;
; 11                                          ; 3                             ;
; 12                                          ; 2                             ;
; 13                                          ; 8                             ;
; 14                                          ; 4                             ;
; 15                                          ; 14                            ;
; 16                                          ; 58                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.34) ; Number of LABs  (Total = 116) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 74                            ;
; 1 Clock enable                     ; 40                            ;
; 1 Sync. clear                      ; 3                             ;
; 1 Sync. load                       ; 14                            ;
; 2 Clock enables                    ; 15                            ;
; 2 Clocks                           ; 9                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.06) ; Number of LABs  (Total = 116) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 0                             ;
; 3                                            ; 4                             ;
; 4                                            ; 2                             ;
; 5                                            ; 0                             ;
; 6                                            ; 2                             ;
; 7                                            ; 5                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 2                             ;
; 13                                           ; 2                             ;
; 14                                           ; 5                             ;
; 15                                           ; 8                             ;
; 16                                           ; 18                            ;
; 17                                           ; 4                             ;
; 18                                           ; 5                             ;
; 19                                           ; 8                             ;
; 20                                           ; 3                             ;
; 21                                           ; 8                             ;
; 22                                           ; 3                             ;
; 23                                           ; 4                             ;
; 24                                           ; 3                             ;
; 25                                           ; 1                             ;
; 26                                           ; 5                             ;
; 27                                           ; 2                             ;
; 28                                           ; 1                             ;
; 29                                           ; 2                             ;
; 30                                           ; 4                             ;
; 31                                           ; 3                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.85) ; Number of LABs  (Total = 116) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 6                             ;
; 2                                               ; 4                             ;
; 3                                               ; 4                             ;
; 4                                               ; 5                             ;
; 5                                               ; 3                             ;
; 6                                               ; 8                             ;
; 7                                               ; 13                            ;
; 8                                               ; 6                             ;
; 9                                               ; 8                             ;
; 10                                              ; 7                             ;
; 11                                              ; 7                             ;
; 12                                              ; 6                             ;
; 13                                              ; 12                            ;
; 14                                              ; 7                             ;
; 15                                              ; 6                             ;
; 16                                              ; 3                             ;
; 17                                              ; 2                             ;
; 18                                              ; 3                             ;
; 19                                              ; 1                             ;
; 20                                              ; 2                             ;
; 21                                              ; 1                             ;
; 22                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.36) ; Number of LABs  (Total = 116) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 1                             ;
; 3                                            ; 1                             ;
; 4                                            ; 8                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 5                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 3                             ;
; 13                                           ; 1                             ;
; 14                                           ; 0                             ;
; 15                                           ; 4                             ;
; 16                                           ; 4                             ;
; 17                                           ; 4                             ;
; 18                                           ; 1                             ;
; 19                                           ; 4                             ;
; 20                                           ; 2                             ;
; 21                                           ; 2                             ;
; 22                                           ; 1                             ;
; 23                                           ; 7                             ;
; 24                                           ; 7                             ;
; 25                                           ; 4                             ;
; 26                                           ; 5                             ;
; 27                                           ; 5                             ;
; 28                                           ; 5                             ;
; 29                                           ; 7                             ;
; 30                                           ; 5                             ;
; 31                                           ; 15                            ;
; 32                                           ; 3                             ;
; 33                                           ; 0                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP2C35F672C6 for design "MiniS08"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MiniS08.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk50 (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node S08clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sci:S08sci|baudgen[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sci:S08sci|baudgen[2]~0
        Info (176357): Destination node sci:S08sci|baudgen[1]~1
        Info (176357): Destination node sci:S08sci|baudgen[0]~2
Info (176353): Automatically promoted node sci:S08sci|baudgen[2] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sci:S08sci|baudgen[2]~0
Info (176353): Automatically promoted node sci:S08sci|baudgenA[5] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sci:S08sci|Add0~8
        Info (176357): Destination node sci:S08sci|baudgenA~0
        Info (176357): Destination node sci:S08sci|baudgenA~1
        Info (176357): Destination node sci:S08sci|baudgenA~2
        Info (176357): Destination node sci:S08sci|baudgenA~3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.44 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 58 output pins without output pin load capacitance assignment
    Info (306007): Pin "clkdisp" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "txd" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "addr[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stateout[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stateout[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stateout[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stateout[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stateout[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stateout[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "stateout[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRout[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRout[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRout[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRout[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRout[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRout[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRout[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRout[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRout[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRout[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRout[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRout[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRout[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IRout[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/kacox/Desktop/MiniS08 Verilog/MiniS08 Verilog/output_files/MiniS08.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5505 megabytes
    Info: Processing ended: Fri Dec 06 15:03:51 2019
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:15


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/kacox/Desktop/MiniS08 Verilog/MiniS08 Verilog/output_files/MiniS08.fit.smsg.


