module, the self-biased low-noise amplifiers, the 
miniature image rejection filter or coupler； new 
type Gilbert cell mixer with active balun will be 
designed and fabricated. The local oscillator of the 
down-converter will be realized by a frequency 
synthesizer, which consists of modified current-
reused complementary oscillator, low power injection-
locked divider, frequency divider, loop filter, phase 
detector and control circuit, will also be designed 
and fabricated. Finally we will integrate all of 
previous mentioned circuits into a single Si chip as 
a single chip low-noise down converter module to 
achieve the design goals of compact size, low power 
consumption and using one supply voltage only. 
英文關鍵詞： Low-noise amplifier, voltage-controlled oscillator, 
chip bandpass filter 
 
II 
 
rejection filter or coupler; new type Gilbert cell mixer with active balun will be 
designed and fabricated. The local oscillator of the down-converter will be realized by 
a frequency synthesizer, which consists of modified current-reused complementary 
oscillator, low power injection-locked divider, frequency divider, loop filter, phase 
detector and control circuit, will also be designed and fabricated. Finally we will 
integrate all of previous mentioned circuits into a single Si chip as a single chip 
low-noise down converter module to achieve the design goals of compact size, low 
power consumption and using one supply voltage only. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
1 
 
一、前言 
由於無線通訊系統使用越來越頻繁，頻道使用也越來越擁擠，因此通訊系統使用的
頻段將越來越高，所以新一代通訊及雷達系統工作在24 GHz(另一個ISM 頻段)已成為眾
所曯目的研究重點；因為在24GHz 頻段0.18 微米CMOS 製程的電晶體已無法提供良好的
訊號放大之特性，所以吾人改用0.13 微米CMOS 製程技術來製作可工作在24 GHz 之電
路則為較適當的選擇；此外由於0.13 微米CMOS 製程技術使用八層金屬作為電路連線；
因此若使用0.13微米CMOS 製程技術再加上本實驗室在0.18 微米製程所建立之電路設
計經驗，我們應有機會將如圖一所示之低雜訊降頻收發機製作在單一晶片上，其中以陰
影涵蓋的部份即為本計畫所欲設計的單晶片模組其中包括了兩級的低雜訊放大器、鏡像
拒斥濾波器、雙平衡式混波器、中頻放大器、壓控振盪器及鎖相迴路等重要電路，雖然
圖一的結構圖為傳統之超外差收發機架構，然而此一計畫卻希望在電路的創新上能再多
做著墨；其中有關低雜訊放大器擬採用創新式之自偏式電感回授放大器結合電流重覆再
用設計方式以降低所需的功率及提高放大器的增益，另外在壓控振盪器、混波器、及除
頻電路等電路都將以新型電路架構來履行降頻接收機的所有子電路，並將數位電路結合
到壓控振盪器，用以製作高解析度之頻率合成器，以達到所需的低相位雜訊的要求並具
有低功率消耗、單一偏壓電源及單一晶片積體化等特質。 
 
 
 
 
                  圖1、 無線通訊收發系統架構圖 
 
二、文獻探討 
   本次計畫主要是以自偏式應用於24 GHz之低雜訊放大器，現今的低雜訊放大器主要
靠疊接(cascode)結構配合源級電感退化(source-degeneration)來實現，其中疊接結構
主要是用來降低密勒效應以及增加隔離度，促使電路可以同時達到輸入端的最小雜訊匹
配以及輸出端最大功率轉移，而源級電感就是用來同時完成輸入端50 歐姆阻抗以及最
3 
 
 
 
 
 
 
 
 
 
 
                             圖4 佈局單元等效模型 
要達成TRD 耦合條件的N 階週期性結構的條件，如果我們假設每一單元的相位長度為 
θ，Bo 和Be 可以由下公式求得 
 
 
 
 
輸入阻抗可以表示為 
 
 
 
 
 
 
週期N 值的選擇，最少需要2，相位角越小所對應的特性阻抗也越大，N 值越大，經由 
模擬知道可得頻寬也越大，但是傳輸線的特性阻抗很難超過150 歐姆，因此在設計上必
需選擇一個合理的相位長度。 
此次下線將兩條傳輸線重合，不在使用之前CPW 的結構，而是利用上下疊接的結構Top 
metal 為metal 6、bottom metal 為metal 3、metal 1 為地，並將2 條傳輸做彎折，
並週期性的放置台積電CTM 電容在metal 3 和metal 6 之間，Input 為metal 3、輸出
端為metal6 的兩端，如下圖5(a)、(b)所示 
 
 
 
 
 
 
 
                                   圖5(a) 
5 
 
L(foffset)是中心頻率fosc 相距foffset 頻率時的相位訊，PDC 是振盪器直流消耗功
率。 
c.  將振盪器與耦合器連接，以耦合器為負載作為共源放大(common source)緩衝器， 
    在隔離端坐50 歐姆接地 
耦合器設計： 
a.  由上面公式(1)(2)(3)(4)可以得到TRD 設計模型參數，假設設計的系統特性阻抗為 
Z0，TEM 模式的平行電板耦合器都可做奇偶模分析則依據圖十所示對地電容為Cg、兩條
傳輸線間的電容為Cf，可以由(7)(8)求得。  
 
 
 
 
 
 
 
 
                             圖7 奇偶模電路模型 
 
下表為利用公式(1)(2)(3)(4)(7)(8)求得比較不同階數N，相同電性長度所需要的Z0e 、
Z0o 、Cg、Cf  
                 
 
 
 
 
 
 
 
 
 
 
 
                      
                     圖8 不同相位長度所對應的特性阻抗 
 
7 
 
B. 應用於K 頻帶之低雜訊放大器含串疊-串接式被動巴倫 
   我們設計一個整合電路，分別是低雜訊放大器及被動式巴倫，將低雜訊放大器的輸
出端接被動式巴倫的輸入端，訊號最後由被動式巴倫RF+與RF-雙端輸出如圖10 所示，
其雙端輸出RF+與RF-可當混波器之輸入之優點，未來可達到整合之目的。 
 
                    圖10  K 頻帶之低雜訊放大器含被動式巴倫 
 
1. 低雜訊放大器架構設計 
(1) 低雜訊低功率消耗對低雜訊放大器而言是非常重要的，所以必須小心選擇偏壓以及
匹配方式，我們將M1 的偏壓盡量選擇在電流和雜訊皆為最小值，如圖11.所示，決定M1
的W1(Finger width)=3μm，N(Finger Number)=15。 
 
 
 
 
 
 
 
 
9 
 
 
 
 
 
 
 
 
 
 
 
 
                       圖13 RF+及RF-輸出訊號振幅大小 
   被動巴倫的設計是利用2 個48GHz 的耦合器，在之中接上一條傳輸線而成(如圖14)。
我們可以利用公式推導。 
 
 
 
 
 
 
 
 
                           圖14 被動巴倫示意圖 
  設計一開始我們先把巴倫拆成三部分分析利用耦合器和傳輸線定理我們可以找出它
們的S 參數 
                     
 
 
 
 
 
                          圖15 耦合器示意圖及S 參數 
然後我們利用S 矩正轉T 矩正可以把耦合器後面接上一條傳輸線(如圖16) 
 
 
 
 
 
11 
 
C. 電流再利用之低雜訊放大器設計應用於K頻帶 
   一個三級式低雜訊放大器，前兩級用來製作電流再利用之低雜訊放大器，以電流拉
回再利用的觀念，更有效利用輸出功率，減少損耗，已達到更有效率的電壓增益轉換。
第三級則是接上了一個cascode是以負責提供更高的增益輸出。 
          
Vdd
0.65V
M3
L2
C3
R1
C1
C2L1
Lm1
Ls
2.75 mA 5.5mA
Total 
8.25mA
M2
M1
R2
R3
RF in
RF out
L3
M4
C4
C5
 
                     圖18 K頻帶之電流再利用低雜訊放大器 
1. 低雜訊放大器架構設計 
(1) 低雜訊低功率消耗對低雜訊放大器而言是非常重要的，所以必須小心選擇偏壓以及
匹配方式，我們將 M1的偏壓盡量選擇在電流和雜訊皆為最小值，由於設計電流會直接影
響輸出功率的大小，所以應該在所設計的電流中找尋最適當的 Noise Figure 讓電路原
始就有最低的雜訊。 
              
0 5 10 15 20 25 30
Finger number
2
3
4
5
6
N
o
is
e 
Fi
gu
re
 
(d
B
)
0
2
4
6
8
10
12
14
16
18
C
u
rre
nt
 (m
A)
NF
Current
 
                       圖19 M1的Finger Number對Noise figure 
(2)  由於第一級電路的雜訊影響是整體電路影響最大的部分，所以在第一級的匹配更
為重要。輸入匹配為了達到更好的雜訊匹配，在 M1的閘極跟源極串聯電感 Lm1和 Lm2，藉
由電感串聯共振來降低 NMOS 的寄生電容產生之雜訊。 
(3)  利用 C2 電容接地可以讓第二級也有再次放大的功能，流過的電流可以再次被利用
放大，又加上這個結構會比 Cascode 的 Noise 低，適合當作第一級電路使用。 
13 
 
0 5 10 15 20 25 30 35 40
frequency(GHz)
-20
-15
-10
-5
0
5
10
15
20
|S2
1|
S21(pre)
S21(post)
0 5 10 15 20 25 30 35 40
frequency(GHz)
0
5
10
15
20
25
30
35
40
45
N
o
is
e 
Fi
gu
re
nf(pre)
nf(post)
 圖 23. 在工作頻率 21~26GHz 增益大於 16dB，最大增益在 24GHz 為 16.061dB 
 
 
       
         
 
 
圖 22 輸出增益之模擬結果    
 
 
 
            
 
 
                            圖 23 雜訊指數之模擬結果 
此電路電磁模擬之後在工作頻段雜訊大約 3.3dB。 
 
 
 
 
 
 
15 
 
 
    
 
 
 
 
 
 
         圖30 Post Simulation 輸出波型            圖32 Post Simulation 相位 
 
 
 
 
 
 
 
 
     圖31 Post Simulation 相位雜訊     圖33 量測輸出正交訊號不同調變電壓的功 
      與FOM 對Tuning Voltage 圖                  率值及頻率範圍 
 
 
 
 
 
 
 
 
 
 
 
 
 
                         圖34 振盪器的相位雜訊圖  
                    
 
 
 
 
17 
 
 
 
                                            
 
 
 
 
 
 
             圖40 量測IRR 結果                       圖41 相位差量測  
 
 
 
 
 
 
 
 
 
 
 
 
                               圖42 晶片照像圖 
 
 
 
 
 
 
 
 
 
 
 
 
                表二、24 GHz CMOS QVCO 模擬電壓變異影響特性總表 
 
 
19 
 
      
 
 
 
 
 
 
            圖48 RF+及RF-相位差                 圖49 與180o 之相位誤差 
 
 
 
 
 
 
 
 
 
 
                            
                          圖50 雜訊指數之量測結果 
 
 
 
 
 
 
 
 
 
 
 
                           圖51 線性度之量測結果 
    如圖50 我們可知此電路雜訊比較大大約8dB 主要原因是S11 在24GHz 匹配在量測 
時，頻偏到高頻去所以影響到雜訊指數。由上圖我們可以知道此電路線性度大約在-2~-5 
之間。 
 
 
 
21 
 
五、結論 
   低雜訊放大器擬採用兩級放大器，此架構第一級先用電阻分壓給ㄧ顆電晶體此設計
可以降低雜訊指數並且擁有較容易的S11 匹配，然而第二級我們採用疊接式的架構，其
好處但不有高增益且擁有較好的輸出阻抗，更容易在輸出端接合其他電路，因此在輸出
端串接被動式巴倫，使低雜訊放大器的訊號可以ㄧ分為二，產生兩個相位相差180 度的
訊號，可以方便和下一級電路混波器做結合；提出一個新型四相位壓控振盪器設計方法，
可以更方便去設計電路，而且也便於與其他電路做整合，所以在下一級連接一個被動式 
混波器、不但可以量測四相位壓控振盪器的相位差，輸出還可以壓抑本地振盪源與高頻 
混波訊號，未來電路都將以新型電路架構來履行降頻接收機的所有子電路，並整合數位 
電路到壓控振盪器以製作高解析度之頻率合成器，以達到所需的相位雜訊的要求的目並 
具有低功率消耗、單一偏壓電源及單一晶片積體化等特質。 
Technology,” IEEE Transactions on Microwave Theory and Technique, Vol. 58, No. 1, 
pp. 176-184, Jan. 2010. 
   C. I. Shie, J. C. Cheng, S. C. Chou and Y. C. Chiang, ” Trans-directional 
Coupled-line Couplers Implemented by Periodical Shunt Capacitors,” IEEE 
Transactions on Microwave Theory and Technique, Vol. 57, No. 12, pp. 2981-2988, 
Dec. 2009.  
    
   K. S. Chin, Y. P. Chen, K. M. Lin and Y. C. Chiang, “Compact parallel-coupled line 
bandpass filter with wide bandwidth and suppression of spurious”, Microwave and 
Optical Technology Letters, Vol. 51, Issue 8, pp. 1795-1800, Aug. 2009. 
    
   Y. C. Chiang and M. C. Ma,” Wide-Band Single-side Band Subharmonic Mixer 
Constructed With Re-entrant Couplers and Lumped-element Coupler”, IEEE 
Microwave and Wireless Component Letters, Vol. 18, No. 12,  pp. 806-808, Dec. 
2008. 
    
   C. I. Shieand Y. C. Chiang, “A CMOS Colpitts Voltage Controlled Oscillator with an 
enhanced transconductance method”, Microwave and Optical Technology Letters, Vol. 
50, Issue 12, pp. 3160-3164, Dec. 2008. 
    
   K. S. Chin,M. C. Ma, Y. P. Chen and Y. C. Chiang, ” Closed-Form Equations of 
Conventional Microstrip Couplers Applied to Design Couplers and Filters 
Constructed with Floating-Plate Overlay,” IEEE Transactions on Microwave Theory 
and Technique, Vol. 56, No. 5 pp. 1172-1179, May 2008.  
    
   C. L. Yang, and Y. C. Chiang,” Low Phase-Noise and Low-Power VCO Constructed 
in Current-Reused Configuration”, IEEE Microwave and Wireless Component Letters, 
Vol. 18, No. 2, pp. 136-138, Feb. 2008.  
    
   C. I. Shie, Y. C. Chiang, and J. M. Lin, “Low Power and High Efficiency VCO and 
Quadrature VCO Circuits Constructed with Transconductance-Enhanced Colpitts 
Oscillator”, IEICE Transactions on   
  
   Y. C. Chiang and M.-A. Chung, “Design of Asymmetrical Compact Microstrip 
Resonator Filter with Four Controllable Transmission Zeros”, Microwave and Optical 
Technology Letters, Vol. 50, No.1, pp. 42-45, Jan. 2008.  
 
 2
學術水準；而今年國內投稿而入選的論文數量與品質亦保持了一定的水準，可見國內學
術研究在微波領域的相關研究已具有相當好的國際水準；但是各國都持續地進步，因此
我們都當更加努力以維持我們目前的競爭力，而我們系上幾乎每年皆有論文能在此研討
會中發表，亦顕示我們在此領域的研究成果亦具有相當的國際水準，而近來本所研究生
的素質與人數亦有下滑的趨勢，因此需要更加努力方能維護此一優良的傳統。 
或許是因為生物科技流行的趨勢，也可能是因為約翰霍普金斯大學正位於此地；因
此在今年有較多的將微波技術應用在生醫科技之研究論文在研討會中發表，今年安排有
關生醫方面的研究的口頭報告議程共有四個時段，而其中討論的課題主要有幾個方面，
第一個是將無線電波科技應用在已有核磁共振儀(MRI)的系統上，以使新的系統可以使
影像更為清晰或解析度更高而這也是一個在往年常見的研究課題，因此有不少相關的論
文發表；其次是有關不同生物試體的電性量測技術，因為在以往生物體的電性如介電常
數及導電度等都僅有簡單的模型來描述，但是在未來的應用當中若不是很準確的模型，
則在實際的應用上就無法準確的分辨出不同生物體，因此將使得無線電波科技在應用於
醫療避診斷上受到很大的限制，所以它自然成為另一個很熱門的題目；此外在研討會中
也提出了另外一些新的生物感應科技，例如將一系列的共振腔體依序排列(如圖二所示)
放在不同試體上量測，在未來有可能可用於腫瘤細胞的偵測上；此外也有使用共平面波
導來做生物分子特性的量測的論文以及使用超寬頻系統來做病變細胞的量測等等；在發
展這些新科技時報告者都強調此類研究需有不同領域的科學家共同合作方能有較具體
的結果，不過由上述的論文中可看出在不久的未來會有更多生醫科技將結合更多的微波
電路與相關科技。 
 
 
圖二 串列共振腔體 
 
在往年往往有許多新的製程科技，例如液晶高分子材料(LCP)及氮化鎵(GaN)電晶體
之製作，或是將陶瓷材料的製作溫度降至八百到九百度以形成多層金屬導線的多層結構
之低溫焢燒陶瓷（LTCC），紛紛地被應用來製作各種高頻電路；這些新科技所製作的電
路不但它們的體積很小而且仍然可以保持良好的性能，然而由於近年來製程科技已日漸
成熟且無線通訊系統日益複雜，因此在今年的主題就不再是單純有關新科技的發展而已
改變為使用這些科技來製作「可規劃之新型電路」，例如在濾波器的設計所採用可調式
 4
定式的匹配電路改成一種可以隨著使用狀況不同而自動改變其匹配網路的一種新的設
計，因為在許多通訊系統空機的狀況與手持使用時所處的環境並不見得相同，當使用此
種電路時它可以依當時天線的接收狀況而將當時狀況回授至控制電路，再適度地調整天
線與功率放大器之間的匹配以使手機的功率放大器能更有效率的使用，因此它也可視為
一種綠能裝置；由此電路的發展我們相信未來的電路將會越來越是可動態調整以使各種
通訊系統能夠更有效率地使用。有關此種電路的設計若採用我們實驗室所提出的轉向耦
合來設計應該有其獨特的優勢，因此在未來我們實驗室也將嘗試此種電路的設計。 
    
圖五 各類不同結構的手機調節器 
 
今年我們實驗室所發表的論文仍以砷化鎵積體電路製程製作毫米波頻段的被動式
濾波器為主題，而其特點除了無功率消耗而且面積很小之外，最大的特色為它是全世界
第一個毫米波的三頻晶片濾波器，其實體照片如圖六所示；由於傳統環狀濾波器的設計
公式無法用來準確地設計毫米波的寬頻濾波器，而且在以往多頻帶的設計多為在 PCB
上製作，因此環與環的耦合效應可以忽略，但是在晶片上製作多環濾波器，就需將耦合
放應考慮在設計當中，於是我們重新推導設計方程式並且推出一個新的模型將耦合效應
考慮在設計當中，採用所提出的設計方法我們設計了一個工作在 60/77和 100GHz的三
個不同頻段濾波器，其量測結果可參閱圖六左方我們可以清楚地看到三個通帶，另外在
帶止頻段亦有五個傳輸零點；因此若能繼續研究將有希望與其他電路結合以達到系統晶
片化(system on chip)之理想。 
 
圖六 三頻帶通砷化鎵晶片濾波器 
 
30.0 40.0 50.0 60.0 70.0 80.0 90.0 100.0 110.0
Frequency (GHz)
-40
-35
-30
-25
-20
-15
-10
-5
0
|S
11
| &
 |S
21
| (
dB
)
S11 (Sim.)
S21 (Sim.)
S11 (Meas.)
S21 (Meas.)
S21
S11 Band1 Band2 Band3
國科會補助計畫衍生研發成果推廣資料表
日期:2011/12/28
國科會補助計畫
計畫名稱: 在單一晶片上採用0.13微米製程製作微波寬頻降頻器之設計與研究
計畫主持人: 江逸群
計畫編號: 97-2221-E-182-016-MY3 學門領域: 電磁
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
