{Reference Type}: Patent
{Title}: 光电装置及其制造方法
{Author}: 林圣富;沈帛宽;吕易庭;蔡竹青;张正阳;伍茂仁
{Author Address}: 中国台湾新竹县竹北市复兴三路二段168号19楼之2
{Subsidiary Author}: 合圣科技股份有限公司
{Date}: 2025-03-21
{Notes}: CN119667876A
{Abstract}: 一种光电装置包括第一基板、第二基板、光子集成电路以及激光二极管。第二基板位于第一基板上方。光子集成电路设置于第一基板。光子集成电路包括第一波导通道、第二波导通道以及图案化结构。第一波导通道与第二波导通道耦接于图案化结构。激光二极管设置于第二基板并用以朝向图案化结构发射光束。可以达到极化无关且较佳的光耦合效率。
{Subject}: 1.一种光电装置,其特征在于,包含：第一基板；第二基板位于所述第一基板上方；光子集成电路设置于所述第一基板且包含第一波导通道、第二波导通道以及图案化结构,其中所述第一波导通道与所述第二波导通道耦接于所述图案化结构；以及激光二极管设置于所述第二基板并用以朝向所述图案化结构发射光束。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于使数据访问交织以改进吞吐量的方法、装置和制品
{Author}: V·拉加文德拉;S·戈文达拉扬;M·N·莫迪;S·K·拉贾拉曼;S·G·戈特加尔卡尔;M·A·法鲁基
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德克萨斯仪器股份有限公司
{Date}: 2025-03-21
{Notes}: CN119669118A
{Abstract}: 本申请涉及用于使数据访问交织以改进吞吐量的方法、装置和制品。一种示例装置(104)包括用于存储访问第一存储装置(108)的第一读取请求的读取队列(232)、耦合到读取队列(32)的排序电路系统(224),以及耦合到排序电路系统(224)并经由共享总线耦合到第一存储装置(108)和第二存储装置(110)的优先化电路系统(226)。示例排序电路系统(224)用于将访问第二存储装置(110)的第二请求的一部分排序为与第一读取请求的等待间隔交织,第二请求在第一读取请求之后排队。另外,示例优先化电路系统(226)用于生成通过共享总线访问第一存储装置(108)的第一事务,以及与第一事务并发地通过共享总线访问第二存储装置(110)的第二事务,第一事务基于第一读取请求,第二事务基于第二请求。
{Subject}: 1.一种装置,其包括：读取队列,其用于存储访问第一存储装置的第一读取请求；排序电路系统,其耦合到所述读取队列,所述排序电路系统用于将访问第二存储装置的第二请求的一部分排序为与所述第一读取请求的等待间隔交织,所述第二请求在所述第一读取请求之后排队；以及优先化电路系统,其耦合到所述排序电路系统并经由共享总线耦合到所述第一存储装置和所述第二存储装置,所述优先化电路系统用于生成通过所述共享总线访问所述第一存储装置的第一事务,以及与所述第一事务并发地通过所述共享总线访问所述第二存储装置的第二事务,所述第一事务基于所述第一读取请求,所述第二事务基于所述第二请求。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于光线跟踪的支持光线变换的光线缓存器
{Author}: A·拉巴尼兰科希;D·J·伯明翰;F·W·麦克加里
{Author Address}: 美国
{Subsidiary Author}: 苹果公司
{Date}: 2025-03-21
{Notes}: CN119672199A
{Abstract}: 本公开涉及用于光线跟踪的支持光线变换的光线缓存器。公开了与在图形处理器中缓存用于光线跟踪的数据相关的技术。光线相交加速器电路系统包括：遍历电路系统,其被配置为执行光线与加速数据结构的包围区域之间的相交测试；和变换电路系统,其被配置为响应于到达该加速数据结构中的变换节点而变换来自第一坐标空间的光线的第一坐标,以生成该光线在第二坐标空间中的第二坐标。光线缓存电路系统被配置为缓存能够被光线相交加速器电路系统访问的数据,其中光线缓存电路系统的条目被配置为缓存光线的数据,该数据包括：光线在第一坐标空间中的第一坐标、光线在第二坐标空间中的第二坐标、以及适用于第一坐标和第二坐标两者的光线的共享数据。
{Subject}: 1.一种装置,包括：着色器处理器电路系统,所述着色器处理器电路系统被配置为执行图形程序；光线相交加速器电路系统,所述光线相交加速器电路系统包括：遍历电路系统,所述遍历电路系统被配置为针对图形场景执行光线与加速数据结构的包围区域之间的相交测试；和变换电路系统,所述变换电路系统被配置为响应于到达所述加速数据结构中的变换节点而变换来自第一坐标空间的光线的第一坐标,以生成所述光线在第二坐标空间中的第二坐标以用于所述加速数据结构的后续遍历；和光线缓存电路系统,所述光线缓存电路系统被配置为缓存能够被所述光线相交加速器电路系统访问的数据,其中所述光线缓存电路系统的条目被配置为缓存所述光线的数据,所述数据包括：所述光线在所述第一坐标空间中的所述第一坐标；所述光线在所述第二坐标空间中的所述第二坐标；和适用于所述第一坐标和所述第二坐标两者的所述光线的共享数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 使用神经辐射场的场景生成
{Author}: 王越;杨佳伟;B·伊万诺维奇;翁新烁;O·利塔尼;徐丹菲;S·W·金;S·菲德勒;M·帕沃内;李柏依;车通
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-03-21
{Notes}: CN119672205A
{Abstract}: 本公开涉及使用神经辐射场的场景生成。用于生成环境的图像的装置、系统和技术。在至少一个实施例中,一个或更多个神经网络被用于识别环境的一个或更多个静态和动态特征,以用于生成环境的表示。
{Subject}: 1.一种生成一个或更多个图像的方法,包括：访问环境的三维3D表示；确定所述3D表示的一个或更多个静态特征和一个或更多个动态特征；使用所述一个或更多个静态特征确定一个或更多个静态密度值；使用所述一个或更多个动态特征确定一个或更多个动态密度值；以及基于所述一个或更多个静态密度值和所述一个或更多个动态密度值生成一个或更多个图像。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 带顶部金属焊盘间距调整的芯片
{Author}: A·纳波瓦蒂;A·H·菲芬伯格;D·W·贝利
{Author Address}: 加拿大多伦多市
{Subsidiary Author}: 滕斯托伦特股份有限公司
{Date}: 2025-03-21
{Notes}: CN119673789A
{Abstract}: 描述了用于带顶部金属焊盘间距调整的封装件的方法、系统和装置。集成电路的第一部分(例如,包括晶体管和其他器件)可以具有与内部连接件相关联的第一间距。第一间距可能不与期望的外部连接件的间距对齐。因此,一组掩模可用于将集成电路的第二部分(例如,金属布线)添加到集成电路,使得集成电路获得不同于第一间距的第二间距。集成电路的第一部分可以在一个或多个集成电路上是一致的,而集成电路的第二部分可以针对与该集成电路相关联的期望外部连接件进行定制。
{Subject}: 1.一种封装集成电路的方法,包括：形成集成电路的器件组；形成所述集成电路的内部连接件组,该内部连接件组联接到所述集成电路的器件组；从掩模组库中选择掩模组；使用所述掩模组形成所述集成电路的金属布线层组；和经由金属布线层将所述集成电路的外部连接件组联接到所述内部连接件组；其中：(i)所述掩模组库中的掩模组被构造为形成不同的金属布线层组；以及(ii)不同的金属布线层组在将所述集成电路的内部连接件连接到所述集成电路的外部连接件的方式上存在不同。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装体及其制造方法
{Author}: 里卡多·杨多克;多洛雷斯·米洛;曲勇
{Author Address}: 荷兰奈梅亨
{Subsidiary Author}: 安世有限公司
{Date}: 2025-03-21
{Notes}: CN119673899A
{Abstract}: 一种集成电路封装体包括：管芯,所述管芯包括位于所述管芯的第一表面上的电路系统和一个或多个键合焊盘；导电支撑结构,所述导电支撑结构允许连接到所述管芯,所述导电支撑结构包括槽；和无源部件,所述无缘部件插入到所述导电支撑结构的所述槽中,其中所述无源部件的第一端子电连接到所述导电支撑结构和所述管芯的所述电路系统。
{Subject}: 1.一种集成电路封装体,所述集成电路封装体包括：管芯,所述管芯包括位于所述管芯的第一表面上的电路系统和一个或多个键合焊盘；导电支撑结构,所述导电支撑结构允许连接到所述管芯,所述导电支撑结构包括槽；和无源部件,所述无源部件插入到所述导电支撑结构的所述槽中,其中所述无源部件的第一端子电连接到所述导电支撑结构和所述管芯的所述电路系统。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有带有用于电力输送的加宽端部的过孔的集成电路设备
{Author}: B·马林科维奇;B·克里格尔;P·阿明;D·N·鲁伊斯阿马多尔;T·雅克鲁;M·阿布德埃尔卡迪尔;T·拉赫曼;X·杨;C·P·普尔斯
{Author Address}: 美国加利福尼亚
{Subsidiary Author}: 英特尔公司
{Date}: 2025-03-21
{Notes}: CN119673913A
{Abstract}: IC设备可以包括用于向IC设备中的一个或多个晶体管输送电力的一个或多个过孔。过孔可以具有一个或多个加宽端部以增加电容并减小电阻。晶体管可以包括源极区域上方的源电极和漏极区域上方的漏电极。源极区域或漏极区域可以在具有一种或多种半导体材料的支撑结构中。过孔具有主体区段和两个端部区段,主体区段在端部区段之间。一个或两个端部区段比主体区段宽,例如宽约6纳米至约12纳米。一个端部区段连接到支撑结构的背面处的互连。另一端部区段连接到跳线,该跳线连接到源电极或漏电极。
{Subject}: 1.一种集成电路(IC)设备,包括：支撑结构,所述支撑结构包括半导体材料,所述支撑结构具有第一表面和与所述第一表面相反的第二表面；晶体管,所述晶体管包括源极区域、漏极区域、和所述源极区域或所述漏极区域上方的电极,其中,所述源极区域或所述漏极区域至少部分地在所述支撑结构中；第一导电结构,所述第一导电结构在第一方向上在所述支撑结构上方,其中,与所述支撑结构的所述第二表面相比,所述第一导电结构更靠近所述支撑结构的所述第一表面；以及第二导电结构,所述第二导电结构具有第一区段和第二区段,所述第一区段连接到所述第一导电结构,所述第二区段耦合到所述晶体管的所述电极,并且沿着第二方向的尺寸大于所述第一区段沿着所述第二方向的尺寸,其中,所述第二方向垂直于所述第一方向。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路和制造该集成电路的方法
{Author}: 南基范;李奉炫
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-03-21
{Notes}: CN119677163A
{Abstract}: 本发明公开一种集成电路及其制造方法,该集成电路包括：多个第一栅电极,在垂直于第一方向的第二方向上延伸,其中,所述多个第一栅电极在沿第一方向延伸的第一行中；第一有源图案组,包括在第一行中沿第一方向延伸并且与所述多个第一栅电极交叉的多个第一有源图案；多个第二栅电极,在沿第一方向延伸的第二行中沿第二方向延伸；以及第二有源图案组,包括在第二行中沿第一方向延伸并且与所述多个第二栅电极交叉的多个第二有源图案,其中,所述多个第一有源图案中的第一有源图案在第二方向上具有不同的宽度,所述多个第二有源图案在第二方向上具有第一宽度。
{Subject}: 1.一种集成电路,包括：多个第一栅电极,在垂直于第一方向的第二方向上延伸,其中,所述多个第一栅电极在沿所述第一方向延伸的第一行中；第一有源图案组,包括在所述第一行中沿所述第一方向延伸并且与所述多个第一栅电极交叉的多个第一有源图案；多个第二栅电极,在沿所述第一方向延伸的第二行中沿所述第二方向延伸；以及第二有源图案组,包括在所述第二行中沿所述第一方向延伸并且与所述多个第二栅电极交叉的多个第二有源图案,其中,所述多个第一有源图案中的第一有源图案在所述第二方向上具有不同的宽度,以及其中,所述多个第二有源图案中的第二有源图案在所述第二方向上具有第一宽度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路引脚二次成型加工装置
{Author}: 陈天祥;汪治勇;吴梓明
{Author Address}: 523000 广东省东莞市厚街镇河田村新村
{Subsidiary Author}: 东莞朗诚微电子设备有限公司
{Date}: 2025-03-18
{Notes}: CN118875180B
{Abstract}: 本发明公开了一种集成电路引脚二次成型加工装置,涉及集成电路成型技术领域,包括支撑座,所述支撑座的上表面固定连接有上料平台,且上料平台的尾部固定连接有成型平台,并且成型平台的上表面边侧固定连接有辅助框,所述辅助框的中心位置处设置有气缸,且气缸的输出端固定连接有挤压成型板。该集成电路引脚二次成型加工装置,集成电路工件在上料平台上进行滑动的同时,会同步的对挤压气囊进行挤压,此时挤压气囊内部的气体会通过供气管输送至储气框的内部,并通过储气框内侧所设置的吹气管向外喷出,从而进一步的对滑动的集成电路工件进行清灰处理,减少灰尘对后续冲击作业的影响。
{Subject}: 1.一种集成电路引脚二次成型加工装置,包括支撑座(1),所述支撑座(1)的上表面固定连接有上料平台(2),且上料平台(2)的尾部固定连接有成型平台(5),并且成型平台(5)的上表面边侧固定连接有辅助框(6),所述辅助框(6)的中心位置处设置有气缸(7),且气缸(7)的输出端固定连接有挤压成型板(8)；其特征在于,还包括：固定侧板(11),所述固定侧板(11)固定连接在上料平台(2)的边侧,且固定侧板(11)的上表面转动连接有转轴(12),并且转轴(12)的上端固定连接有储气框(14),所述储气框(14)的内侧与上料平台(2)之间设置有可对输送出料的集成电路表面灰尘进行清理的清灰机构；所述上料平台(2)的上表面边侧固定连接有辅助板(3),且辅助板(3)的内侧开设有活动槽(20),并且活动槽(20)的内部嵌套连接有辅助轮(4),所述清灰机构包括有挤压气囊(9),所述挤压气囊(9)固定连接在辅助板(3)的上表面,且挤压气囊(9)的上表面与储气框(14)的上表面之间贯穿连接有供气管(19),并且储气框(14)的内侧中心处贯穿连接有吹气管(15)；所述挤压气囊(9)的外侧中心处贯穿连接有对接管(16),且对接管(16)的外侧嵌套连接有套管(17),并且套管(17)的内侧与挤压气囊(9)的外侧之间固定连接有复位弹簧(21),同时套管(17)的外侧固定连接有推动杆(18)；所述储气框(14)的边侧固定连接有推板(10),所述推板(10)的下表面与固定侧板(11)的上表面之间固定连接有扭力弹簧(13),所述推动杆(18)的外端铰接在推板(10)的内侧,所述套管(17)通过挤压气囊(9)内部的气体与对接管(16)构成滑动结构,所述套管(17)通过复位弹簧(21)与挤压气囊(9)构成弹性结构,所述挤压气囊(9)通过供气管(19)与储气框(14)相连通,所述供气管(19)与储气框(14)的连接端为柔性材质支撑,所述储气框(14)通过扭力弹簧(13)与固定侧板(11)构成弹性结构,所述挤压气囊(9)关于储气框(14)的中心点左右对称设置有两组,减震垫(26),所述减震垫(26)固定连接在成型平台(5)的内部边侧,且成型平台(5)的内部边侧设置有缓冲板(22),所述缓冲板(22)的内侧与减震垫(26)之间设置有可对冲压时集成电路板引脚进行缓冲的防护机构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 使用数据处理单元(DPU)的基于分布式拒绝服务(DDOS)的人工智能(AI)加速解决方案
{Author}: C·罗森鲍姆;G·马塔韦
{Author Address}: 以色列约克尼穆市
{Subsidiary Author}: 迈络思科技有限公司
{Date}: 2025-03-18
{Notes}: CN119646804A
{Abstract}: 本发明公开了使用数据处理单元(DPU)的基于分布式拒绝服务(DDOS)的人工智能(AI)加速解决方案。描述了使用机器学习(ML)检测系统检测主机设备是否受到分布式拒绝服务(DDOS)攻击的装置、系统和技术。计算系统包括具有网络接口和硬件加速引擎的数据处理单元(DPU)。DPU托管硬件加速安全服务以从来自硬件加速引擎的网络数据和元数据中提取特征,并将提取的特征发送到ML检测系统。ML检测系统使用提取的特征确定主机设备是否受到DDOS攻击。ML检测系统可以响应于确定主机设备受到DDOS攻击而向硬件加速引擎发送施行规则。
{Subject}: 1.一种集成电路,包括：加速硬件引擎,其可操作地耦合到主机接口和网络接口,其中所述加速硬件引擎用于：从通过所述网络接口接收的、并从第二设备定向到主机设备的网络流量数据中提取多个特征；使用机器学习ML检测系统,基于从所述网络流量数据中提取的所述多个特征来确定所述主机设备受到分布式拒绝服务DDOS攻击；以及执行与施行规则相关联的动作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 使用由通信接口提供的外部时钟的内部时钟监测
{Author}: G·卡弗尔;B·科尔米策;A·阿里
{Author Address}: 德国诺伊比贝尔格
{Subsidiary Author}: 英飞凌科技股份有限公司
{Date}: 2025-03-18
{Notes}: CN119647372A
{Abstract}: 本公开涉及使用由通信接口提供的外部时钟的内部时钟监测。一种集成电路(IC),包括：内部时钟源,被配置为生成内部时钟信号；通信接口,被配置为接收来自外部时钟源的外部时钟信号以及接收标示通信帧的通信帧信号,在通信帧期间,IC与外部时钟源之间的数据通信被使能,其中外部时钟信号和通信帧信号被并行接收；以及时钟监测电路,被配置为基于外部时钟信号监测内部时钟信号。时钟监测电路被配置为在通信帧期间比较内部时钟信号和外部时钟信号,并且如果内部时钟信号的频率不满足相对于外部时钟信号的频率的预定阈值,则生成定时误差信号。
{Subject}: 1.一种通信系统,包括：第一集成电路IC,包括：第一时钟源,被配置为生成第一时钟信号；计数器,被配置为接收所述第一时钟信号,并且基于所述第一时钟信号递增或递减计数器值；以及第一通信接口,被配置为从所述计数器接收所述计数器值并且从所述第一IC发射所述计数器值；以及第二IC,包括：第二时钟源,被配置为生成第二时钟信号；采样电路,被配置为在第一采样时间处获取所述计数器值的第一样本,在第二采样时间处获取所述计数器值的第二样本,并且计算差值作为所述第二采样与所述第一采样之差；以及时钟监测电路,被配置为基于所述第二时钟信号监测所述第一时钟信号,其中所述时钟监测电路被配置为将所述差值与所述第二时钟信号比较,并且如果所述差值偏离从所述第二时钟信号导出的时钟值超过预定阈值,则生成定时误差信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 神经网络架构构建
{Author}: 余翀
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-03-18
{Notes}: CN119647517A
{Abstract}: 本发明公开了神经网络架构构建,具体公开了用于构建神经网络架构的装置、系统和技术。在至少一个实施例中,可以通过联合更新附加到候选神经组件的性能指标掩模和包括所有候选神经组件的联合神经网络来为神经网络选择这些候选神经组件。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于使得一个或更多个神经网络的一个或更多个部分至少部分地基于与所述一个或更多个部分相关联的一个或更多个性能指标掩模而被选择以生成一个或更多个神经网络。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有暴露限定的石墨烯特征的半导体晶片制造
{Author}: D·M·雷伯
{Author Address}: 美国
{Subsidiary Author}: 恩智浦美国有限公司
{Date}: 2025-03-18
{Notes}: CN119650512A
{Abstract}: 本公开涉及具有暴露限定的石墨烯特征的半导体晶片制造。通过应用来自激光或光源的辐照选择性地处理形成于第一导电布线层上方的一个或多个聚合物层间电介质(ILD)层的暴露部分,以在所述一个或多个聚合物ILD层中形成直接电连接到所述第一导电布线层的石墨烯互连结构,而在具有所述一个或多个聚合物ILD层的集成电路结构上形成后道工艺集成电路。
{Subject}: 1.一种用于制造集成电路的方法,其特征在于,包括：提供集成电路结构,所述集成电路结构包括形成于第一导电布线层上方的一个或多个聚合物层间电介质(ILD)层；以及通过应用来自激光或光源的辐照选择性地处理所述一个或多个聚合物ILD层的暴露部分,以在所述一个或多个聚合物ILD层中形成直接电连接到所述第一导电布线层的石墨烯互连结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 利用聚酰亚胺到石墨烯转化的半导体晶片制造
{Author}: D·M·雷伯
{Author Address}: 美国
{Subsidiary Author}: 恩智浦美国有限公司
{Date}: 2025-03-18
{Notes}: CN119650513A
{Abstract}: 本公开涉及利用聚酰亚胺到石墨烯转化的半导体晶片制造。通过以下方式在具有形成于第一导电接触层上方的第一介电层的集成电路结构上形成后道工艺集成电路互连装置：在所述第一介电层中形成暴露所述第一导电接触层的至少一部分的互连开口；用与所述第一导电接触层接触的一个或多个聚酰亚胺层填充所述第一介电层中的所述互连开口；以及应用激光光源来直接转化所述一个或多个聚酰亚胺层,以在所述第一介电层中形成与所述第一导电接触层直接电连接的石墨烯互连结构。
{Subject}: 1.一种用于制造集成电路互连装置的方法,其特征在于,包括：提供集成电路结构,所述集成电路结构包括形成于第一导电接触层上方的第一介电层；在所述第一介电层中形成暴露所述第一导电接触层的至少一部分的互连开口；用与所述第一导电接触层接触的聚酰亚胺填充所述第一介电层中的所述互连开口；以及应用激光光源来直接转化所述聚酰亚胺,以在所述第一介电层中形成与所述第一导电接触层直接电连接的石墨烯互连结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子组件
{Author}: M·德克鲁兹;L·巴雷奥
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2025-03-18
{Notes}: CN119650540A
{Abstract}: 本公开涉及电子组件。一种电子组件,包括集成电路芯片和围绕该集成电路芯片的封装。所述电子组件包括至少部分涂覆所述集成电路芯片的一侧的第一导电区域。所述第一导电区域包括主要包含铋的合金。
{Subject}: 1.一种电子装置,包括：集成电路芯片；围绕集成电路芯片的封装；和至少第一导电区域,其至少部分地涂覆所述集成电路芯片的一侧,所述第一导电区域包括具有至少50％铋的合金,其中,每个第一导电区域意图被金属合金的第二导电区域涂覆。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 射频电路、功率控制方法和电子设备
{Author}: 刘抒民;鲁海涛;张福
{Author Address}: 518040 广东省深圳市福田区香蜜湖街道东海社区红荔西路8089号深业中城6号楼A单元3401
{Subsidiary Author}: 荣耀终端股份有限公司
{Date}: 2025-03-14
{Notes}: CN118764044B
{Abstract}: 本申请公开了一种射频电路、功率控制方法和电子设备,涉及射频领域,用于在更换副板的情况下,获取准确的PA和LNA的增益参数。射频电路包括：主板以及副板,主板包括基带芯片、RFIC、第一存储器、第一连接器；副板包括第二连接器、PA、LNA、第二存储器、耦合器和测试座；基带芯片根据第一副板的标识以及第二副板的标识,检测到从与第一副板电连接切换至与第二副板电连接；根据第一发射通道增益以及第二发射通道增益的差异,或者,第一耦合度以及第二耦合度的差异,控制输出功率；根据第一LNA增益以及第二LNA增益的差异,得到天线接收功率。
{Subject}: 1.一种射频电路,其特征在于,包括：主板,以及,与所述主板电连接的第一副板或第二副板,所述主板包括基带芯片、射频集成电路RFIC、第一存储器、第一连接器,所述基带芯片与所述RFIC电连接,所述基带芯片与所述第一连接器和所述第一存储器电连接,所述RFIC与所述第一连接器电连接；所述第一副板或所述第二副板包括可调衰减器、第二连接器、第二存储器和测试座,所述第一副板或所述第二副板还包括以下至少一项：功率放大器PA和耦合器、低噪声放大器LNA；所述第二连接器分别与所述PA的输入端、所述LNA的输出端、所述第二存储器电连接,所述耦合器的耦合输出端通过所述可调衰减器与所述第二连接器电连接,所述PA的输出端与所述耦合器的输入端电连接,所述耦合器的直通输出端和所述LNA的输入端均与所述测试座电连接,所述第一连接器与所述第二连接器电连接；所述第一存储器中存储与所述主板电连接的副板的标识、发射通道增益、耦合度、LNA增益；所述第二存储器中存储本副板的标识、发射通道增益、耦合度、LNA增益；所述发射通道增益指通过所述测试座测量的射频信号的功率与所述PA输入的射频信号的功率之差,所述耦合度指通过所述测试座测量的射频信号的功率与通过所述耦合器的耦合输出端测量的射频信号的功率之差,所述LNA增益指所述LNA输出的射频信号的功率与通过所述测试座测量的射频信号的功率之差；所述基带芯片用于：根据所述第一存储器中存储所述第一副板的标识以及所述第二存储器中存储所述第二副板的标识,检测到主板从与所述第一副板电连接切换至与所述第二副板电连接；执行以下步骤中的至少一个：根据所述第一副板的第一发射通道增益以及所述第二副板的第二发射通道增益的差异,或者,所述第一副板的第一耦合度以及所述第二副板的第二耦合度的差异,控制所述RFIC的输出功率；其中,在闭环功率控制下,将所述第二副板的可调衰减器的衰减值增加CP1-CP2,以控制所述RFIC保持与所述第一副板连接时的输出功率不变,CP1为所述第一耦合度,CP2为所述第二耦合度；根据所述第一副板的第一LNA增益以及所述第二副板的第二LNA增益的差异,得到天线接收功率。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于系统更新的远程更新装置及方法
{Author}: 胡珉;庞师锋
{Author Address}: 202150 上海市崇明区长兴镇江南大道1333弄11号楼001室4座
{Subsidiary Author}: 际络科技(上海)有限公司
{Date}: 2025-03-14
{Notes}: CN119621116A
{Abstract}: 本发明涉及系统更新技术领域,提供一种用于系统更新的远程更新装置,该装置包括：系统程序运行模块、程序启动模块和系统程序存储模块,程序启动模块连接所述系统程序运行模块和系统程序存储模块,系统程序运行模块连接系统程序存储模块；系统程序存储模块存储有系统程序的第一镜像和第二镜像；程序启动模块用于基于当前设定的运行镜像标识确定第一镜像和第二镜像其中之一为目标镜像,并将所述目标镜像的地址标识发送至系统程序运行模块；所述系统程序运行模块用于运行所述目标镜像,且在收到远程更新消息时,更新第一镜像和第二镜像中的非目标镜像。本发明在系统程序更新过程中,不停止正在运行的系统程序,保证了当前系统程序的正常运行。
{Subject}: 1.一种用于系统更新的远程更新装置,其特征在于,包括：系统程序运行模块、程序启动模块和系统程序存储模块,所述程序启动模块连接所述系统程序运行模块和系统程序存储模块,所述系统程序运行模块连接系统程序存储模块；所述系统程序存储模块存储有系统程序的第一镜像和第二镜像；所述程序启动模块用于基于当前设定的运行镜像标识确定第一镜像和第二镜像其中之一为目标镜像,并将所述目标镜像的地址标识发送至所述系统程序运行模块；所述系统程序运行模块用于运行所述目标镜像,且在收到远程更新消息时,更新第一镜像和第二镜像中的非目标镜像。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路的多芯片定位封装装置
{Author}: 陈妍婧
{Author Address}: 226400 江苏省南通市如东县掘港街道金山路1号(泛半导体产业园3号楼1层)
{Subsidiary Author}: 鑫祥微电子(南通)有限公司
{Date}: 2025-03-14
{Notes}: CN119626938A
{Abstract}: 本发明涉及芯片封装技术领域,特别涉及一种集成电路的多芯片定位封装装置。包括加工平台,所述加工平台的顶部设有转移机构；所述转移机构的输出端上传动连接有多芯片堆叠机构；所述加工平台的顶部中心处设有基板固定机构。本发明通过控制多芯片堆叠机构一次性吸附若干组芯片,然后控制多芯片堆叠机构与芯片粘结机构交替工作完成多组芯片的堆叠,然后控制金丝键合机构将所有芯片与基板进行线路连接以完成芯片的堆叠封装工作,避免了需要多次重复性的对芯片进行真空吸附并进行放置堆叠,提高了封装工作的效率,且多芯片堆叠机构能够保证芯片每次放置在同一位置,提高了封装工作的精度。
{Subject}: 1.一种集成电路的多芯片定位封装装置,包括加工平台(1),其特征在于：所述加工平台(1)的顶部设有转移机构；所述转移机构的输出端上传动连接有多芯片堆叠机构(6)；所述加工平台(1)的顶部中心处设有基板固定机构(7)；所述加工平台(1)的顶部一侧边缘处设有胶料回收盒(10)；所述转移机构的一侧壁上设有芯片粘结机构(8)；所述转移机构远离芯片粘结机构(8)的一侧壁上设有金丝键合机构(9)；所述多芯片堆叠机构(6)包括第一电动转盘(601)；所述第一电动转盘(601)的底部传动连接有安装框架(602)；所述安装框架(602)的底部设有扫描摄像头；所述安装框架(602)内设有真空吸附组件(603)；所述真空吸附组件(603)包括若干组首尾依次铰接的密封板(6031)；相邻两组所述密封板(6031)之间的铰轴上均设有密封结构；每组所述密封板(6031)的两侧壁均活动贴合在安装框架(602)相应的两侧内壁上；每组所述密封板(6031)的内壁上均开设有若干组连接传动槽(6032)；每组所述密封板(6031)的内壁中心处均设有一组真空吸孔(6033)；每组所述密封板(6031)的外壁中心处均设有一组电磁气阀(6034)；每组所述电磁气阀(6034)均与相应的一组真空吸孔(6033)连通；每组所述电磁气阀(6034)远离密封板(6031)的一端均连通有一组真空吸盘(6035)；若干组所述密封板(6031)内设有两组转动轴(6036)；每组所述转动轴(6036)的两端均分别转动连接在安装框架(602)相应的一侧内壁上；每组所述转动轴(6036)的外壁上均呈环形阵列分布设有若干组连接传动杆(6037)；每组所述连接传动杆(6037)远离相应一组转动轴(6036)的一端均活动贯穿于相应的一组连接传动槽(6032)内。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种分段式像素化光源
{Author}: 李革胜;雷培松
{Author Address}: 518083 广东省深圳市光明区光明街道白花社区连麻山一路1130号B8工业园厂房B栋2层
{Subsidiary Author}: 深圳市恪飞科技有限公司
{Date}: 2025-03-14
{Notes}: CN119630165A
{Abstract}: 本发明公开了一种分段式像素化光源,涉及投影显示技术领域。本发明包括CMOS集成电路晶圆、键合材料、LED发光芯片与荧光粉,所述LED发光芯片通过键合材料键合在CMOS集成电路晶圆上,且通过集成电路控制LED发光芯片,所述荧光粉涂覆在LED发光芯片上,所述LED发光芯片的边长小于300微米,LED发光芯片之间的间距小于300微米,所述集成电路采用CMOS集成电路,所述集成电路控制多颗区域LED发光芯片,所述集成电路采用外接集成电路,所述集成电路控制单颗LED发光芯片。本发明将Micro LED模组的芯片进行分区控制,不同的区域、不同的形状通过涂覆不同颜色的荧光粉,发出不同的光,然后通过控制不同区域光的输出,得到不同的投影图案,应用场景广。
{Subject}: 1.一种分段式像素化光源,其特征在于,包括CMOS集成电路晶圆(1)、键合材料(2)、LED发光芯片(3)与荧光粉(4),所述LED发光芯片(3)通过键合材料(2)键合在CMOS集成电路晶圆(1)上,且通过集成电路控制LED发光芯片(3),所述荧光粉(4)涂覆在LED发光芯片(3)上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 使用神经网络的图像生成质量控制
{Author}: 刘云舟;K·克拉宁;M·谢涅夫斯基;M·什琴斯尼;P·比加伊;P·莫尔基什;K·莫拉比亚
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-03-11
{Notes}: CN119600127A
{Abstract}: 本发明公开了使用神经网络的图像生成质量控制,具体公开了用于比较两个或更多个图像模型的图像生成质量的装置、系统和技术。在至少一个实施例中,可以计算用于比较由两个或更多个图像模型从相同文本描述生成的两个或更多个图像的相似性度量。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于使用一个或更多个神经网络比较不同的两个或更多个图像模型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 内核启动依赖关系
{Author}: 龙泽;S·A·B·琼斯;P·穆尔西;邓光辉
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-03-11
{Notes}: CN119597442A
{Abstract}: 本公开涉及内核启动依赖关系,具体公开了用于执行CUDA程序的装置、系统和技术。在至少一个实施例中,使得一个或更多个软件内核指示两个或更多个软件内核之间的一个或更多个依赖关系。在至少一个实施例中,基于一个或更多个内核依赖关系来执行一个或更多个软件内核。
{Subject}: 1.一种处理器,包括：一个或更多个电路,用于使一个或更多个第一软件内核指示一个或更多个第二软件内核对所述一个或更多个第一软件内核的一个或更多个依赖关系。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于硅光子测试的方法和装置
{Author}: A·伊克;加藤正树
{Author Address}: 新加坡城
{Subsidiary Author}: 马维尔亚洲私人有限公司
{Date}: 2025-03-11
{Notes}: CN119601563A
{Abstract}: 本公开的各实施例涉及用于硅光子测试的方法和装置。第一光子集成电路(PIC)芯片源自PIC晶片。所述第一PIC芯片包括衬底以及被制作在所述衬底上的一个或多个光学通信组件。光学测试组件也被制作在所述衬底上。所述光学测试组件被配置为在所述PIC晶片的裸片单片化之前将光传递到所述PIC晶片上的第二PIC芯片,用于测试被设置在所述第二PIC芯片上的光学组件的一个或多个操作属性。在所述PIC晶片的裸片单片化之前,所述第二PIC芯片与所述PIC晶片上的所述第一PIC芯片相邻。
{Subject}: 1.一种第一光子集成电路PIC芯片,所述第一PIC芯片源自PIC晶片,所述第一PIC芯片包括：衬底；一个或多个光学通信组件,被制作在所述衬底上；以及光学测试组件,被制作在所述衬底上,所述光学测试组件被配置为在所述PIC晶片的裸片单片化之前将光传递到所述PIC晶片上的第二PIC芯片,用于测试被设置在所述第二PIC芯片上的光学组件的一个或多个操作属性,其中所述第二PIC芯片在所述PIC晶片的裸片单片化之前与所述PIC晶片上的所述第一PIC芯片相邻。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 对加速器的值剖析
{Author}: 杜尔加道斯·R;H·桑丹纳戈巴拉内;P·库马;K·A·K·穆罕默德;V·桑塔纳姆
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-03-11
{Notes}: CN119597613A
{Abstract}: 本公开涉及对加速器的值剖析,具体公开了用于执行变量值剖析的装置、系统和技术。在至少一个实施例中,变量值剖析将由一个或更多个加速器执行。
{Subject}: 1.一种中央处理单元CPU,包括：一个或更多个CPU电路,所述一个或更多个CPU电路用于将变量值剖析代码插入到一个或更多个加速器软件程序中,以便在由一个或更多个加速器执行时剖析所述一个或更多个加速器软件程序内的一个或更多个变量值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路扩展方法、装置、设备及存储介质
{Author}: 龙侣;何贵洲
{Author Address}: 518000 广东省深圳市南山区桃源街道福光社区留仙大道3370号南山智园崇文园区3号楼3003
{Subsidiary Author}: 深圳中安辰鸿技术有限公司
{Date}: 2025-03-11
{Notes}: CN118981443B
{Abstract}: 本申请公开了一种集成电路扩展方法、装置、设备及存储介质,涉及通信技术领域,应用于集成多个虚拟端口并内置多个PCIe Endpoint的ASIC芯片,虚拟端口和PCIe Endpoint的配置空间位于ASIC芯片的ECAM中,PCIe Endpoint挂接虚拟端口以与上行端口进行通信；包括：通过上行端口获取Config配置事务请求,以访问ECAM中的配置空间,并将针对Config配置事务请求的响应报文返回至上行端口；PCIe Endpoint模拟物理层建链行为以使PCIe枚举软件将其识别为Endpoint设备,以实现数据传输。这样一来,时延性能更好,可以兼容PCIe协议,提高了可靠性和效率。
{Subject}: 1.一种集成电路扩展方法,其特征在于,应用于集成多个虚拟端口并内置有多个PCIeEndpoint的ASIC芯片,所述虚拟端口和所述PCIe Endpoint的配置空间均位于所述ASIC芯片的ECAM中,每个所述PCIe Endpoint分别通过挂接相应的所述虚拟端口以与上行端口进行通信；其中,所述方法包括：通过所述上行端口获取针对所述ECAM的Config配置事务请求,以通过所述Config配置事务请求访问所述ECAM中的所述虚拟端口和/或所述PCIe Endpoint的配置空间,并将针对所述Config配置事务请求的响应报文返回至所述上行端口,完成配置空间的扩展操作；通过所述PCIe Endpoint模拟物理层建链行为的方式以使PCIe枚举软件将所述PCIeEndpoint识别为Endpoint设备,完成集成电路的扩展过程,以便基于PCIe协议实现数据传输；其中,所述ECAM中配置空间的寄存器通过拉线的方式连接至Wishbone总线,以便在通过所述Wishbone总线传输数据时基于所述寄存器进行信息比较操作,并根据信息比较结果进行相应的数据转发操作；所述Wishbone总线包括主线和从线,所述寄存器为各所述PCIeEndpoint和各所述虚拟端口对应的满足PCIe标准协议规定的配置寄存器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其形成方法
{Author}: 丁国强;叶松峯;宋大豪;张根育
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-03-11
{Notes}: CN119601552A
{Abstract}: 在实施例中,器件包括：下部集成电路管芯；上部集成电路管芯,利用电介质至电介质接合区域并且利用金属至金属接合区域接合至下部集成电路管芯；第一缓冲层,位于上部集成电路管芯周围,第一缓冲层包括具有第一热导率的缓冲材料,缓冲材料具有柱状晶体结构,柱状晶体结构包括在远离下部集成电路管芯延伸的方向上具有基本上均匀取向的晶体柱；以及间隙填充电介质,位于第一缓冲层上方和上部集成电路管芯周围,间隙填充电介质具有第二热导率,第一热导率大于第二热导率。本申请的一些实施例还涉及半导体器件及其形成方法。
{Subject}: 1.一种半导体器件,包括：下部集成电路管芯；上部集成电路管芯,利用电介质至电介质接合区域并且利用金属至金属接合区域接合至所述下部集成电路管芯；第一缓冲层,位于所述上部集成电路管芯周围,所述第一缓冲层包括具有第一热导率的缓冲材料,所述缓冲材料具有柱状晶体结构,所述柱状晶体结构包括在远离所述下部集成电路管芯延伸的方向上具有基本上均匀取向的晶体柱；以及间隙填充电介质,位于所述第一缓冲层上方和所述上部集成电路管芯周围,所述间隙填充电介质具有第二热导率,所述第一热导率大于所述第二热导率。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体封装结构及形成半导体封装件的方法
{Author}: 文克刚;吴于贝;萧琮介;王良玮;陈殿豪
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-03-11
{Notes}: CN119601532A
{Abstract}: 一种形成半导体封装件的方法包括在第一器件管芯的半导体衬底的前侧上形成第一集成电路,形成从半导体衬底的背侧延伸到半导体衬底中的沟槽电容器,以及形成穿透半导体衬底的第一贯通孔和第二贯通孔。沟槽电容器电耦合在第一贯通孔和第二贯通孔之间。第二器件管芯接合到第一管芯。第二器件管芯包括第二集成电路,并且第二集成电路的电源节点电耦合到第一贯通孔和第二贯通孔。本申请的实施例还公开了一种半导体封装结构。
{Subject}: 1.一种形成半导体封装件的方法,包括：在第一器件管芯的半导体衬底的前侧上形成第一集成电路；形成从所述半导体衬底的背侧延伸到所述半导体衬底中的沟槽电容器；形成穿透所述半导体衬底的第一贯通孔和第二贯通孔,其中,所述沟槽电容器电耦合在所述第一贯通孔与所述第二贯通孔之间；以及将第二器件管芯接合至所述第一器件管芯,其中,所述第二器件管芯包括第二集成电路,并且其中,所述第二集成电路的电源节点电耦合到所述第一贯通孔和所述第二贯通孔。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 包括电源栅极开关的集成电路
{Author}: 唐昊莹;金兑衡
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-03-11
{Notes}: CN119604024A
{Abstract}: 一种集成电路包括：在衬底的背侧上的背侧布线层,所述背侧布线层包括彼此隔离的第一背侧图案和第二背侧图案；以及在所述衬底的前侧上的电源栅极开关,所述电源栅极开关连接到所述第一背侧图案和所述第二背侧图案。所述电源栅极开关包括：第一源极/漏极区域,所述第一源极/漏极区域连接到所述第一背侧图案,并且被配置为从所述第一背侧图案接收第一供电电压；栅极线结构,所述栅极线结构被配置为接收电源栅极信号；以及第二源极/漏极区域,所述第二源极/漏极区域连接到所述第二背侧图案,并且被配置为基于所述电源栅极信号从所述第一源极/漏极区域接收电源信号。
{Subject}: 1.一种集成电路,包括：在衬底的背侧上的背侧布线层,所述背侧布线层包括彼此隔离的第一背侧图案和第二背侧图案；以及在所述衬底的前侧上的电源栅极开关,所述电源栅极开关连接到所述第一背侧图案和所述第二背侧图案,其中,所述电源栅极开关包括：第一源极/漏极区域,所述第一源极/漏极区域连接到所述第一背侧图案,并且被配置为从所述第一背侧图案接收第一供电电压；栅极线结构,所述栅极线结构被配置为接收电源栅极信号；以及第二源极/漏极区域,所述第二源极/漏极区域连接到所述第二背侧图案,并且被配置为基于所述电源栅极信号从所述第一源极/漏极区域接收电源信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种时序均衡的大规模集成电路设计逻辑优化方法、装置及计算机可读存储介质
{Author}: 刘奎;王鸿儒;唐兴达;李扬
{Author Address}: 250000 山东省济南市中国(山东)自由贸易试验区济南片区舜华路1号齐鲁软件园1号楼(创业广场C座)地下一层6-101室
{Subsidiary Author}: 山东启芯软件科技有限公司
{Date}: 2025-03-07
{Notes}: CN118821691B
{Abstract}: 本发明属于数字电路设计优化的技术领域,更具体地,涉及一种时序均衡的大规模集成电路设计逻辑优化方法、装置及计算机可读存储介质。所述方法包括获取待优化的网表,取出网表中同类型的组合逻辑器件级联个数超过Z个的组合逻辑链；分析组合逻辑链中的逻辑门或逻辑块的运算特性,设计最小逻辑单元；采用最小逻辑单元优化组合逻辑链对应的组合逻辑电路结构对比采用最小逻辑单元生成组合逻辑电路结构与优化前的组合逻辑链两者的功能是否完全一致。本发明解决了逻辑门优化在大规模集成电路设计中的时序优化中存在增加复杂性、和延长设计周期等不足之处的问题。
{Subject}: 1.一种时序均衡的大规模集成电路设计逻辑优化方法,其特征在于,所述方法包括：S1、获取待优化的网表,取出网表中同类型的组合逻辑器件级联个数超过Z个的组合逻辑链；S2、分析组合逻辑链中的逻辑门或逻辑块的运算特性,选定最小逻辑单元；S3、根据组合逻辑链的输入信号,采用最小逻辑单元逐层优化组合逻辑链,生成仅包含一个输出端信号的组合逻辑电路结构；所述采用最小逻辑单元逐层优化组合逻辑链包括：S31、获取生成当前层最小逻辑单元所需并行计算的输入信号；所需并行计算输入信号的初始值为组合逻辑链的所有输入信号；S32、根据当前层并行计算的输入信号构建当前层的最小逻辑单元,当前层最小逻辑单元数为first=X/N,其中,X个输入信号,单个逻辑门可接受输入信号个数为N,“/”代表取整计算,当前层的最小逻辑单元的输入端信号和选择端信号同待优化的组合逻辑链,且最小逻辑单元并行排列；若S31中所需输入信号个数不是最小逻辑单元所需输入信号个数的整数倍,则不处理剩余的输入信号,等生成下一层最小逻辑单元时使用；S33、将生成下一层最小逻辑单元所需并行计算的输入信号设置为：当前层已生成最小逻辑单元的输出信号和当前层未能生成最小逻辑单元所剩余的输入信号之和；S34、若生成下一层最小逻辑单元所需并行计算的输入信号生成至少一个最小逻辑单元,则转至执行S31～S34；否则,将生成下一层最小逻辑单元所需并行计算的输入信号采用当前所处理的逻辑门或逻辑块进行实现,生成仅包含一个输出端信号的组合逻辑电路结构；S4、对比采用最小逻辑单元生成的组合逻辑电路结构与优化前的组合逻辑链两者的功能是否完全一致；若完全一致,则完成时序均衡的大规模集成电路设计逻辑优化；否则退出优化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 时钟树综合方法、装置、设备、存储介质及产品
{Author}: 王宇
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2025-03-07
{Notes}: CN118966093B
{Abstract}: 本申请公开了一种时钟树综合方法、装置、设备、存储介质及产品,方法包括：从初始时钟树的根节点开始进行遍历；遍历到的非叶节点包含未遍历子节点,对子节点继续进行遍历；不包含未遍历子节点,根据子节点的数量以及节点延迟信息,对非叶节点进行节点平衡；回溯至已平衡的非叶节点的父节点,对父节点的未遍历子节点继续进行遍历,并在遍历过程中对非叶节点进行节点平衡,直至父节点不包含未遍历子节点；基于父节点包含的子节点对应的节点延迟信息,将父节点作为新的非叶节点,返回步骤：根据子节点的数量以及节点延迟信息,对非叶节点进行节点平衡,直至父节点为根节点。本申请能够通过时钟树综合构建时钟树。
{Subject}: 1.一种时钟树综合方法,其特征在于,包括：获取初始时钟树,并从所述初始时钟树的根节点开始进行遍历；所述根节点为顶层设计中的时钟输入引脚或通过特定命令创建时钟的引脚；在遍历到的非叶节点包含未遍历子节点的情况下,对所述非叶节点的子节点继续进行遍历；其中,所述非叶节点为所述根节点和叶节点以外的节点,所述叶节点为各个器件的时钟输入引脚,所述未遍历子节点包括未完成节点平衡的非叶节点；在遍历到的非叶节点不包含未遍历子节点的情况下,根据遍历到的非叶节点包含的子节点的数量以及各个子节点对应的节点延迟信息,对遍历到的非叶节点进行节点平衡；回溯至已平衡的非叶节点的父节点,在所述父节点包含未遍历子节点的情况下,对所述父节点的未遍历子节点继续进行遍历,并在遍历过程中对每个不包含未遍历子节点的非叶节点进行节点平衡,直至所述父节点不包含未遍历子节点；基于所述父节点包含的子节点以及各个子节点对应的节点延迟信息,将所述父节点作为新的非叶节点,返回步骤：根据遍历到的非叶节点包含的子节点的数量以及各个子节点对应的节点延迟信息,对遍历到的非叶节点进行节点平衡,直至所述父节点为所述根节点；所述在遍历到的非叶节点不包含未遍历子节点的情况下,根据遍历到的非叶节点包含的子节点的数量以及各个子节点对应的节点延迟信息,对遍历到的非叶节点进行节点平衡,包括：在遍历到的非叶节点不包含未遍历子节点的情况下,从节点信息表中获取遍历到的非叶节点对应的子节点数据；根据所述子节点数据确定遍历到的非叶节点的子节点数量以及各个子节点对应的节点延迟信息；在所述子节点数量大于对应的扇出阈值的情况下,对遍历到的非叶节点进行扇出平衡；在至少两个子节点对应的节点延迟信息不一致的情况下,对遍历到的非叶节点进行延迟平衡。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 攻击检测电路和攻击检测方法
{Author}: 昂·梅珍
{Author Address}: 中国台湾新竹科学工业园区
{Subsidiary Author}: 新唐科技股份有限公司
{Date}: 2025-03-07
{Notes}: CN119577854A
{Abstract}: 本发明提供了一种攻击检测电路和攻击检测方法,其中,位于一集成电路中的一种攻击检测电路,包括一主检测器和一脉冲检测电路。上述主检测器被配置以在启动时,检测上述集成电路的一电源供应输入电压的一不正常位。上述脉冲检测电路被配置以检测上述电源供应输入电压的一转换,并响应于所检测的上述转换将一启动指示传送至上述主检测器。
{Subject}: 1.一种攻击检测电路,其特征在于,位于一集成电路中,上述攻击检测电路包括：一主检测器,被配置以在启动时检测上述集成电路的一电源供应输入电压的一不正常位；以及一脉冲检测电路,被配置以检测上述电源供应输入电压的一转换,并响应于所检测到的上述转换来将一启动指示传送至上述主检测器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 测试显示装置的方法以及显示装置
{Author}: 姜奉一;金珉洪;朴正睦;吴例撛
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星显示有限公司
{Date}: 2025-03-07
{Notes}: CN119576150A
{Abstract}: 提供了使用触摸传感器和触摸集成电路来测试显示装置的方法以及显示装置。触摸传感器包括驱动电极线和检测电极线,以及触摸集成电路包括信号驱动单元和信号检测单元。该方法包括：通过将第一驱动信号施加到驱动电极线并从检测电极线接收检测信号来感测预定测试坐标的第一互电容；通过将第二驱动信号施加到驱动电极线并从检测电极线接收检测信号来感测预定测试坐标的第二互电容；以及基于第一互电容和第二互电容之间的差来确定是否执行了触摸操作。
{Subject}: 1.一种通过使用触摸传感器和触摸集成电路来测试显示装置的方法,其中,所述触摸传感器包括驱动电极线和检测电极线,以及其中,所述触摸集成电路包括信号驱动单元和信号检测单元,所述方法包括：通过向所述驱动电极线施加第一驱动信号并从所述检测电极线接收检测信号,感测预定测试坐标的第一互电容；通过向所述驱动电极线施加第二驱动信号并从所述检测电极线接收检测信号,感测所述预定测试坐标的第二互电容；以及基于所述第一互电容和所述第二互电容之间的差,确定是否执行了触摸操作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成电路封装的基板和集成电路封装
{Author}: 陈威霖
{Author Address}: 中国台湾新北市永和区保生路一号19楼之四
{Subsidiary Author}: 陈威霖;康铭元
{Date}: 2025-03-07
{Notes}: CN119581433A
{Abstract}: 一种用于集成电路封装的基板和集成电路封装,该集成电路封装包括基板；具有顶面的半导体芯片,其中半导体芯片堆栈在基板上；堆栈在半导体芯片上的超薄均温板,其中超薄均温板包括一个近端部分和一个远端部分,近端部分覆盖半导体芯片的顶面；以及封装体,将基板、半导体芯片和超薄均温板包覆,其中超薄均温板的近端部分位于封装体内,而超薄均温板的远端部分从封装体的壁上延伸而出；由此,本发明提高散热效果,散热效率更好,具有更好的电磁遮蔽作用,减少电磁干扰,实现更长的使用寿命。
{Subject}: 1.一种集成电路封装,其特征在于包括：包含一第一超薄均温板的一基板；一个具有一顶面的半导体芯片,该半导体芯片堆栈在该基板上；其中该第一超薄均温板设置在该半导体芯片下方,该第一超薄均温板包括一近端部分和一远端部分,该第一超薄均温板的近端部分与该半导体芯片的一底面热耦合；和一封装壳体,用以将该半导体芯片和该第一超薄均温板包覆,其中该第一超薄均温板的该近端部分位于该封装壳体内,该第一超薄均温板的该远端部分位于该封装壳体外。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路之间的模拟状态信号和同步
{Author}: S·佩滕依;L·马哈切克;S·德安吉洛
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2025-03-07
{Notes}: CN119575256A
{Abstract}: 本公开涉及集成电路之间的模拟状态信号和同步。本文公开了用于模拟电力电子电路中的故障检测和通信的方法,该模拟电力电子电路具有多个电子熔断器(例如,主熔断器和至少一个次级熔断器)。通过每个熔断器监测电流流动。识别这些电子熔断器中的故障状况。在检测时,所有熔断器共用的故障信号线被驱动到指示检测到的故障状况的电压。然后,主电子熔断器锁存该故障信号线上的电压。检测和通信电路使得能够在熔断器级别执行由锁存的电压决定的校正动作。
{Subject}: 1.一种模拟电力电子电路中的故障检测和通信的方法,所述模拟电力电子电路具有多个电子熔断器,所述多个电子熔断器包括单个主熔断器和至少一个次级熔断器,所述方法包括：监测通过所述多个电子熔断器中的每一个电子熔断器的电流；检测所述多个电子熔断器中的至少一个电子熔断器内的故障状况；将所述多个电子熔断器中的每一个电子熔断器所共用的故障信号线驱动到与检测到的故障状况对应的电压；使用所述主电子熔断器锁存所述故障信号线上的电压；基于锁存的电压对所述多个电子熔断器执行校正动作；以及释放所述电压的锁存。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于图神经网络的EDA多层设计规则检查系统与方法
{Author}: 李小南;张江江;俞磊
{Author Address}: 200438 上海市杨浦区国权北路1688弄68号1303室(集中登记地)
{Subsidiary Author}: 上海芯轫科技有限公司
{Date}: 2025-03-07
{Notes}: CN119578358A
{Abstract}: 本发明公开了一种基于图神经网络的EDA多层设计规则检查系统与方法,用于集成电路设计的高效和精确设计规则检查。该系统将待检测模型,即集成电路版图中的各类多边形作为图神经网络的节点,节点向量将包含对象的坐标、面积、形状等几何信息,边向量则根据节点之间的相邻关系获取。系统有多层设计规则检查,将待检测模型转化为图结构输入神经网络,神经网络可以生成多种层次的检测结果,辅助设计者进行不同速度不同精度的DRC检测。本发明的系统和方法显著提升了设计规则检查的效率和准确性,通过层次化检查缩短了设计周期,具有重要的工业应用价值和市场潜力。
{Subject}: 1.一种基于图神经网络的EDA多层设计规则检查系统,其特征在于,其运用图神经网络的特性,对待测模型——即集成电路版图进行多种层级的检测；其包括数据准备模块、初级违规判断模块和高级违规定位模块；其中：数据准备模块,收集历史合规设计中的版图数据,通过微扰得到合规与违规的设计布局,并将设计布局转化为图结构数据,获得全局向量、节点向量和边向量；其中：版图设计布局中的单个几何多边形作为图神经网络的节点,节点向量包含几何多边形的几何信息,边向量则根据节点之间的相邻关系获取；初级违规判断模块,基于全局向量,通过汇聚所有节点所代表的多边形以及代表这些多边形相邻关系的边,利用图神经网络快速生成图级检测结果,通过输出层判断设计布局中是否存在错误与可能错误类型；高级违规定位模块,基于节点向量和边向量,利用图神经网络进行节点级与边级推理任务,针对初步检测中存在错误的设计布局,进一步判断其违规位置与违规类型；图神经网络输出的图中,节点数据对应多边形自身的违规类型,边数据对应多边形之间的违规冲突。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 热感知线程调度
{Author}: S·纳拉亚纳斯瓦米;许钧;K·西塔拉曼;M·萨尼;A·弗里德
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-03-07
{Notes}: CN119576681A
{Abstract}: 本公开涉及热感知线程调度。用于控制处理核心组合的利用的装置、系统和技术。在至少一个实施例中,至少部分地基于处理核心组合的历史热特性来控制处理核心组合的利用。
{Subject}: 1.一种处理器,包括：一个或更多个电路,用于至少部分地基于处理核心的组合的历史热特性来控制所述处理核心的组合的利用。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成电路器件测试工具的低串扰互连器件
{Author}: 纳赛尔·巴拉比;何志华;詹姆斯·雷·黑斯廷斯;贝拉·布赖恩·桑德雷尼;徐林伟;奥吉·沙斯特里;托马斯·詹姆斯·史密斯;萧卓洲;法罗克·法雷斯
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 埃萨伊公司
{Date}: 2025-03-07
{Notes}: CN119574917A
{Abstract}: 本公开涉及用于集成电路器件测试工具的低串扰互连器件。集成电路测试系统的高频操作通过在接触器组装件中并入电介质衬套以在较大频率范围上维持同轴传输线特性而大幅扩展。平衡线结构的提供允许在更宽的频率范围上具有更高的阻抗特性并减轻接地问题。升高的接地环被并入以改善信号隔离并减少不期望的波导模式的影响。
{Subject}: 1.一种用于制造具有改进的电介质绝缘的接触器组装件的方法,所述方法包括：在所述接触器组装件的衬套块中机加工出衬套凹槽阵列,其中,所述接触器组装件包括上部块和下部块,其中,所述上部块和所述下部块被配置为彼此耦合以容纳多个可按压探针,其中,所述衬套块是所述上部块和所述下部块中的一者,其中,所述接触器组装件被配置为与被测器件(DUT)的多个接触焊盘可分离地进行电接触,并且其中,所述衬套凹槽阵列以与所述DUT的所述多个接触焊盘匹配的图案来布置；由电介质材料形成相应的多个突出,其中,所述多个突出从电介质基底延伸,其中,所述多个电介质突出以与所述DUT的所述多个接触焊盘匹配的图案来布置,并且其中,所述多个电介质突出被容纳在所述衬套凹槽阵列内；从所述衬套块机加工掉所述电介质基底,由此在所述衬套块中形成多个电介质插塞,并且其中,所述多个电介质插塞的顶部与所述衬套块的表面齐平；以及在所述多个电介质插塞内机加工出多个引脚开口以形成多个电介质衬套,其中,所述多个引脚开口被配置为使得所述多个可按压探针的多个接触引脚能够从所述表面突出以与所述DUT的所述接触焊盘电接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于确保集成电路的物理完整性的安全芯片
{Author}: E·门托维奇;谢东济;曺熔
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-03-07
{Notes}: CN119577855A
{Abstract}: 本公开涉及用于确保集成电路的物理完整性的安全芯片。本文描述了一种用于确保集成电路(IC)的物理完整性的安全电子元件组件。该安全电子元件组件可以包括印刷电路板(PCB)、安装在PCB上的集成电路(IC)以及可操作地耦接到IC的安全芯片。IC可以包括可操作地耦接到其上并且被配置用于IC和PCB之间的物理和电连接的多个焊球。安全芯片被配置为检测对IC的潜在篡改。
{Subject}: 1.一种用于确保集成电路IC的物理完整性的安全芯片,所述安全芯片包括：多个物理接口,所述多个物理接口可操作地耦接到所述IC；篡改检测电路,所述篡改检测电路配置为响应于由所述IC发起的交互来监测所述安全芯片的状态,其中所述篡改检测电路被配置为至少基于由所述IC发起的所述交互来检测对所述IC的潜在篡改；以及篡改响应电路,所述篡改响应电路被配置为在检测到所述潜在篡改时执行一个或更多个对策。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 使用神经网络生成包围盒
{Author}: D·J·阿库纳·马雷罗;R·马哈茂德;J·R·卢卡斯;廖源宏;S·菲德勒
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-03-07
{Notes}: CN119578474A
{Abstract}: 本发明公开了使用神经网络生成包围盒,具体公开了使用一个或更多个神经网络以至少部分地基于一个或更多个第二包围盒来生成经修改的包围盒的装置、系统和技术。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于使用一个或更多个神经网络以至少部分地基于一个或更多个第二包围盒来生成经修改的包围盒。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 形成半导体装置的方法和光阻剂组成分
{Author}: 魏嘉林;张庆裕
{Author Address}: 中国台湾新竹市新竹科学工业园区力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-03-07
{Notes}: CN119581318A
{Abstract}: 提供一种形成半导体装置的方法和光阻剂组成分。此方法包括在基板上方形成光阻剂层。光阻剂层包括聚合物和光酸产生剂(PAG)。聚合物包括聚合物主链、化学性键合到聚合物主链的抗蚀刻促进基团、和化学性键合到抗蚀刻促进基团的酸不稳定基团(ALG)。此方法还包括将光阻剂层的一部分曝光于辐射以在曝光部分产生酸,烘烤光阻剂层,导致酸不稳定基团的裂解,以及移除光阻剂层的一部分以形成图案化的光阻剂层。
{Subject}: 1.一种形成半导体装置的方法,其特征在于,包含：在一基板上方形成一光阻剂层,该光阻剂层包含一聚合物和一光酸产生剂(PAG),该聚合物包含一聚合物主链、一抗蚀刻促进基团其化学性键合到该聚合物主链、和一酸不稳定基团(ALG)其化学性键合到该抗蚀刻促进基团；将该光阻剂层的一部分曝光于一辐射,以在曝光部分产生酸；烘烤该光阻剂层,导致该酸不稳定基团的裂解；以及移除该光阻剂层的一部分,以形成一图案化的光阻剂层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 封装件及其形成方法
{Author}: 吕孟昇;陈硕懋;陈宪伟;郑心圃
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-03-07
{Notes}: CN119581328A
{Abstract}: 方法包括：在第一复合层上形成延伸穿过第一复合层的第一导电元件；在第一复合层上形成第一聚合物层；形成延伸穿过第一聚合物层的第一金属化图案；在第一聚合物层上方形成第二聚合物层,其中,第二聚合物层薄于第一聚合物层；在第二聚合物层上形成延伸穿过第二聚合物层的第二金属化图案,其中,第二金属化图案薄于第一金属化图案；在第一复合层上形成第二复合层；以及形成延伸穿过第二复合层的第二导电元件。本申请的实施例还涉及封装件及其形成方法。
{Subject}: 1.一种形成封装件的方法,包括：在第一复合层上形成延伸穿过所述第一复合层的多个第一导电元件；在所述第一复合层上形成第一聚合物层；形成延伸穿过所述第一聚合物层的第一金属化图案；在所述第一聚合物层上方形成第二聚合物层,其中,所述第二聚合物层薄于所述第一聚合物层；在所述第二聚合物层上形成延伸穿过所述第二聚合物层的第二金属化图案,其中,所述第二金属化图案薄于所述第一金属化图案；在所述第一复合层上形成第二复合层；以及形成延伸穿过所述第二复合层的多个第二导电元件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有散热的集成电路的封装
{Author}: J·洛佩斯;L·佩蒂特;K·萨克斯奥德
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2025-03-07
{Notes}: CN119581434A
{Abstract}: 本公开涉及有散热的集成电路的封装。一种集成电路封装包括具有安装面的支撑板。具有背面和正面的电子芯片安装在安装面上,其正面电连接到支撑板的安装面。可变形导热膜覆盖电子芯片的背面的至少一部分,使得该膜与背面接触。
{Subject}: 1.一种集成电路封装,包括：具有安装面的支撑板；具有背面和正面的电子芯片,电子芯片的正面安装在支撑板的安装面上并电连接到支撑板的安装面；以及可变形导热膜,被配置为覆盖并接触电子芯片的背面的至少一部分。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种低压大电流保护开关
{Author}: 赵雷;张开翔;张洪建;刘俊尧;范建锋;董浩轩
{Author Address}: 264003 山东省烟台市高新区航天路513号
{Subsidiary Author}: 山东航天电子技术研究所
{Date}: 2025-03-07
{Notes}: CN119582121A
{Abstract}: 本发明涉及低压大电流电路保护技术领域,具体涉及一种低压大电流保护开关；包括电流采样电路、自主加电电路和开关控制电路；所述电流采样电路包括三极管对管与三极管Q3；所述自主加电电路包括三极管Q4,所述三极管Q4的发射极连接电源,基极与所述三极管Q3的集电极连接,所述三极管Q4的集电极接地；所述开关控制电路包括PMOS管Q7和三极管Q5,所述PMOS管Q7设置在配电母线上,所述三极管Q5的集电极与配电母线及PMOS管Q7的栅极连接；所述三极管Q5的基极与所述三极管Q4的集电极连接,所述三极管Q5的发射极接地。本发明采用低开通电压MOSFET作为主开关元件,当配电母线上的电流瞬间增大时,可以瞬时响应切断故障电路电源；此外本发明还可以自主加电再次启动。
{Subject}: 1.一种低压大电流保护开关,其特征在于：包括电流采样电路、自主加电电路和开关控制电路；所述电流采样电路可对配电母线上流过的电流进行采样,包括三极管对管和三极管Q3,所述三极管对管包括三极管Q1和三极管Q2；所述自主加电电路包括三极管Q4,所述三极管Q4的发射极连接电源,所述三极管Q4的基极与所述三极管Q3的集电极连接,所述三极管Q4的集电极接地；所述开关控制电路包括PMOS管Q7和三极管Q5,所述PMOS管Q7设置在配电母线上,所述三极管Q5的集电极通过串联电阻R9*与配电母线连接,所述三极管Q5的集电极还通过串联电阻R10*与PMOS管Q7的栅极连接；所述三极管Q5的基极与所述三极管Q4的集电极连接,所述三极管Q5的发射极接地。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 供电电路及驱动电路
{Author}: 魏荷坪
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区蜀锦路88号1栋2单元14层1403
{Subsidiary Author}: 晶艺半导体有限公司
{Date}: 2025-03-07
{Notes}: CN119582587A
{Abstract}: 本发明涉及电子技术领域,提供一种供电电路及驱动电路,该供电电路包括：第一电阻,第一电阻的第一端耦接至电源；钳位电路,钳位电路耦接第一电阻的第二端,钳位电路用于将第一电阻与钳位电路之间的公共节点的电压钳位到第一电压值；第一晶体管,具有第一端、第二端和控制端,第一晶体管的第一端耦接至电源,第一晶体管的控制端耦接公共节点,第一晶体管的第二端作为供电电路的输出端,供电电路的输出端用于提供供电电压信号；线性电压调节器,耦接在电源和供电电路的输出端之间,用于将供电电压信号稳定在预设电压值。该供电电路可以快速为集成电路内部提供供电电压,防止出现控制错误导致集成电路损坏或烧毁。
{Subject}: 1.一种供电电路,其特征在于,所述供电电路包括：第一电阻,所述第一电阻的第一端耦接至电源；钳位电路,所述钳位电路耦接所述第一电阻的第二端,所述钳位电路用于将第一电阻与钳位电路之间的公共节点的电压钳位到第一电压值；第一晶体管,具有第一端、第二端和控制端,所述第一晶体管的第一端耦接至所述电源,所述第一晶体管的控制端耦接所述公共节点,所述第一晶体管的第二端作为所述供电电路的输出端,所述供电电路的输出端用于提供供电电压信号；线性电压调节器,耦接在所述电源和所述供电电路的输出端之间,用于将所述供电电压信号稳定在预设电压值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 分离轨电源架构
{Author}: R·尚卡尔;R·赫尔;C·P·西姆;O·菲克斯特韦特;J-T·马林博格
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德州仪器公司
{Date}: 2025-03-07
{Notes}: CN119582613A
{Abstract}: 本文所公开的实施例涉及一种分离轨电源架构,且更确切地说,涉及经由电力管理电路系统提供对电源的隔离和控制。在实例中,提供一种集成电路装置,其包含：装置电压供应器VDDS(105)；输入/输出I/O电压供应器VDDIO(106),其耦合到VDDS(105)；及电平移位器电路(115),其耦合到VDDIO(106)。所述电平移位器电路(115)包含：一对交叉耦合的PMOS晶体管(116和118)；一对NMOS晶体管(117和119),其耦合在PMOS晶体管(116和118)与接地连接(114)之间；及反相器电路(110),其耦合到VDDS(105)和所述电平移位器电路(115)。所述电平移位器电路(115)进一步包含耦合到PMOS晶体管(116和118)和所述接地连接(114)且相对于NMOS晶体管(117)并联的电容器(120)。
{Subject}: 1.一种集成电路装置,其包括：装置电压供应器；输入/输出I/O电压供应器,其耦合到所述装置电压供应器；及电平移位器电路,其耦合到所述I/O电压供应器,其中所述电平移位器电路包括：一对交叉耦合的PMOS晶体管；一对NMOS晶体管,其耦合在所述对交叉耦合的PMOS晶体管与接地连接之间；及反相器电路,其耦合到所述装置电压供应器和所述电平移位器电路；且其中所述电平移位器电路进一步包括耦合到所述对交叉耦合的PMOS晶体管和所述接地连接且相对于所述对NMOS晶体管中的第一个并联的电容器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电路可控制性的分析方法、装置、电子设备、存储介质及程序产品
{Author}: 徐浩丰
{Author Address}: 610000 四川省成都市高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2025-03-07
{Notes}: CN118966108B
{Abstract}: 本申请提供一种电路可控制性的分析方法、装置、电子设备、存储介质及程序产品,涉及集成电路技术领域。电路可控制性的分析方法包括：确定目标集成电路的可控制性的分析起点；创建工作集合,并将所述分析起点作为驱动对象添加到所述工作集合中；从所述工作集合中取出一个驱动对象作为目标驱动对象,并确定所述目标驱动对象的可控性结果；针对与所述目标驱动对象连接的每一目标接收对象执行预设处理,其中,在针对所有目标接收对象执行完所述预设处理之后,返回执行所述从所述工作集合中取出一个驱动对象作为目标驱动对象,并确定所述目标驱动对象的可控性结果。根据本申请,能够高效准确地对电路可控制性进行静态分析。
{Subject}: 1.一种电路可控制性的分析方法,其特征在于,包括：确定目标集成电路的可控制性的分析起点；创建工作集合,并将所述分析起点作为驱动对象添加到所述工作集合中；从所述工作集合中取出一个驱动对象作为目标驱动对象,并确定所述目标驱动对象的可控性结果；针对与所述目标驱动对象连接的每一目标接收对象执行预设处理,其中,在针对所有目标接收对象执行完所述预设处理之后,返回执行所述从所述工作集合中取出一个驱动对象作为目标驱动对象,并确定所述目标驱动对象的可控性结果；其中,所述预设处理包括：根据所述目标驱动对象的可控性结果,得到所述目标接收对象的可控性结果,并判断所述目标接收对象所在的目标逻辑单元的预设类型输入引脚的可控性结果是否已全部得到；如果已全部得到,则将所述目标逻辑单元的输出引脚作为驱动对象添加到所述工作集合；其中,对象的可控性结果表示：是否可控制该对象处于逻辑值0、是否可控制该对象处于逻辑值1；其中,对象的可控性结果的具体形式包括以下4种：可控制该对象处于逻辑值0、也可控制该对象处于逻辑值1；可控制该对象处于逻辑值0、但不可控制该对象处于逻辑值1；可控制该对象处于逻辑值1、但不可控制该对象处于逻辑值0；不可控制该对象处于逻辑值0、也不可控制该对象处于逻辑值1。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成电路的ESD保护装置
{Author}: C·特鲁西埃;J·布尔雅
{Author Address}: 瑞士日内瓦
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2025-03-07
{Notes}: CN119584646A
{Abstract}: 本公开涉及用于集成电路的ESD保护装置。ESD保护装置包括与二极管并联电耦合的至少一个半导体电子开关。半导体电子开关和二极管各自包括基本上平行于第一方向延伸的至少一个指状部。半导体电子开关和二极管的指状部沿着该第一方向彼此对准。
{Subject}: 1.一种静电放电ESD保护装置,包括：二极管,包括至少一个第一指状部；以及至少一个半导体电子开关,与所述二极管并联电耦合并且包括至少一个第二指状部,其中所述至少一个第一指状部和所述至少一个第二指状部大体上平行于第一方向延伸并且沿着所述第一方向彼此对准。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成四个基础无源元件功能的集成型电路元件及其设计方法和制备方法
{Author}: 吴兴龙;王狄;任恒东
{Author Address}: 210093 江苏省南京市鼓楼区汉口路22号
{Subsidiary Author}: 南京大学
{Date}: 2025-03-04
{Notes}: CN118973380B
{Abstract}: 本发明公开了一种集成四个基础无源元件功能的集成型电路元件及其设计方法和制备方法。该高性能集成型电路元件选取具有层状结构、室温单相磁电耦合各向异性、微观自旋轨道电荷耦合机制、铁电极化特性和质子导电性质的合适单晶材料为载体,沿不同方向的电极施加不同电压条件,可在单个基础电路元件内实现忆阻器功能、质子型电感器功能、线性电阻功能、电容器四个基础无源电路元件功能,打破了基本无源电路元件之间的空间壁垒,可显著降低能耗与延迟,极大提高集成电路的微型化与高性能化发展上限,在集成电路领域具有重大潜力。
{Subject}: 1.集成四个基础无源元件功能的集成型电路元件,其特征在于：包括氧化硅绝缘衬底,氧化硅绝缘衬底上方设置多个底电极,贴合在底电极上方设置单晶薄片,单晶薄片的顶部设置顶电极,所述底电极包括分别沿氧化硅绝缘衬底x轴、y轴方向上设置的两对金属电极,以及x轴、y轴之间45度角方向设置的一个金属电极；其中,单晶薄片具有层状结构、室温单相磁电耦合各向异性、微观自旋轨道电荷耦合机制、铁电极化特性和质子导电性质；x轴、y轴之间45度角方向的底电极和单晶薄片上顶电极形成一对z轴方向上的金属电极对,分别在x轴、y轴、z轴方向上的金属电极对之间施加不同的电压条件,实现四个基础无源电路元件的功能。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于设计集成电路的方法、系统以及计算机可读介质
{Author}: 林禹文;谢维致;佛罗伦丁达杜
{Author Address}: 中国台湾新竹科学工业园区新竹市力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-03-04
{Notes}: CN119558245A
{Abstract}: 用于设计集成电路的方法包括透过至少一个IR降分析辨识呈现等于或大于IR降阈值的电压(IR)降的第一电路构件；基于时序余裕阈值,将所述多个时序路径分成第一子集的时序路径和第二子集的时序路径,基于时序余裕阈值；以及加入第二电路构件,第二电路构件沿着的第二子集时序路径设置,同时保留第一电路构件沿着第一子集的时序路径设置。第一电路构件可沿着多个时序路径设置,多个时序路径的每个从第一存储节点延伸到第二存储节点而设置,并且多个时序路径的每个都与时序余裕相关。
{Subject}: 1.一种用于设计集成电路的方法,其特征在于,包括：透过至少一个电压降分析,来识别第一电路构件,所述第一电路构件呈现等于或大于电压降阈值的电压降,其中所述第一电路构件沿着多个时序路径设置,所述多个时序路径的每一个从第一存储节点延伸到第二存储节点,且所述多个时序路径的每一个与时序余裕相关；基于时序余裕阈值,将所述多个时序路径分成第一子集的时序路径和第二子集的时序路径；以及加入第二电路构件,所述第二电路构件沿着所述第二子集的时序路径设置,同时保留所述第一电路构件沿着所述第一子集的时序路径设置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 适用于温差振动联合取能的能量管理集成电路及控制方法
{Author}: 何秦慰;兰天;蓝元良;刘伟麟;李春龙;陈文通;克里斯·范登博斯;格特·范德霍恩;理查德·维西
{Author Address}: 100192 北京市海淀区清河小营东路15号
{Subsidiary Author}: 中国电力科学研究院有限公司;全球能源互联网欧洲研究院;国网智能电网研究院有限公司;国网浙江省电力有限公司金华供电公司;国网浙江省电力有限公司;国家电网有限公司
{Date}: 2025-03-04
{Notes}: CN119561380A
{Abstract}: 一种适用于温差振动联合取能的能量管理集成电路及控制方法,电路包括：VPG电路,TEG升压转换电路和组合输出电路。组合输出电路,包括：电压限制器和分流调节器；TEG和VPG的输出与电压限制器相连；电压限制器与分流调节器相连。TEG升压转换电路使用低压环形振荡器和电荷泵,将低TEG电压转换为中间辅助电压,用于为启动脉冲发生器电路供电；VPG电路首先对输入电压进行整流和滤波,VPG电路导通后,整流电压作为降压-升压转换器的输入电压,降压-升压转换器输出电流；组合输出电路将TEG和VPG的输出电流进行合成,提供用于实际负载的输出电压。本发明的电源管理集成电路,可为传感器供电,从而实现换流阀传感器的自供电。
{Subject}: 1.一种适用于温差振动联合取能的能量管理集成电路,其特征在于,包括：VPG电路、TEG升压转换电路和组合输出电路,其中,VPG电路,用于对输入的VPG电压进行整流和滤波,输出转换后的电流；TEG升压转换电路,用于将TEG电压进行升压,为启动脉冲发生器电路供电,输出电流；组合输出电路,包括：电压限制器和分流调节器,用于将TEG升压转换电路和VPG电路的输出电流进行合成,提供用于实际负载的输出电压；TEG升压转换电路的输出和VPG电路的输出与电压限制器相连；电压限制器与分流调节器相连。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于集成电路芯片上的分布式变压器的方法和设备
{Author}: N·苏塔尔贾;S·苏塔尔贾
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 登喆设备公司
{Date}: 2025-03-04
{Notes}: CN119560280A
{Abstract}: 本发明提供了一种变压器设备。在一个示例中,变压器设备具有半导体衬底构件,其包括第一表面和第二表面。在一个示例中,该设备具有金属材料,该金属材料具有厚度并在空间上构造成图案,以形成分布式变压器设备。该图案具有：编号从2到J的多个初级轨道,其中J是2到40的整数；以及编号从2到K的多个次级轨道,其中K是2到40的整数。在一个示例中,多个初级轨道和多个次级轨道被共同构造为从多个初级轨道形成电磁场,从而产生磁通量,以感应出耦合到多个次级轨道的变化电流。
{Subject}: 1.一种集成电路设备,包括：半导体衬底构件,其包括第一表面和第二表面；绝缘材料,其覆盖在所述第二表面上；第一金属材料,其形成在覆盖所述绝缘材料的第一层中,所述第一金属材料具有第一厚度并在空间上构造成第一图案；第二金属材料,其形成在覆盖所述第一金属材料的第二层中,具有第二厚度并在空间上构造成第二图案；编号从4到N的多个菱形轨道,并由所述第一图案和所述第二图案构造而来,其中,N是从4到80的整数；所述多个菱形轨道以偏移布置进行构造,使得第二菱形轨道与第一菱形轨道相邻放置,第三菱形轨道与所述第二菱形轨道相邻放置,并且第N菱形轨道与第N-1菱形轨道相邻放置,从而使得每个菱形轨道的彼此相对的每对水平角沿着第一横向假想线布置,每个菱形轨道的第一竖直角沿着与所述第一横向假想线平行的第二横向假想线布置,并且每个菱形轨道的第二竖直角沿着与所述第一横向假想线平行的第三横向假想线布置；以及变压器设备,其由多个初级轨道和多个次级轨道构造而来,所述多个初级轨道包括至少第一对所述菱形轨道,所述多个次级轨道包括至少第二对所述菱形轨道,所述第二对菱形轨道中的每个菱形轨道都包括至少两个分段,使得所述多个初级轨道形成电磁场和由此产生的磁通量,从而感应出耦合到所述多个次级轨道中的一个或多个次级轨道的变化电流。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于电路探针测试的集成电路元件及其制造方法
{Author}: 金书正;郑光茗
{Author Address}: 中国台湾新竹科学工业园区新竹市力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-03-04
{Notes}: CN119560396A
{Abstract}: 一些实施例涉及一种具有导电结构的集成电路结构的电路探针测试方法。该方法包括提供集成电路结构,该集成电路结构包括衬底、设置在衬底之上的介电结构以及设置在介电结构的上表面之上的多个电极。该方法还包括在介电结构与多个电极之上形成第一介电层、刻蚀多个电极中的每一者之上的第一介电层、在第一介电层与多个电极之上形成导电层以及移除导电层中的至少一部分以在多个电极之上形成多个导电结构。多个导电结构中的每一者接触多个电极的对应子集。
{Subject}: 1.一种集成电路元件的制造方法,包括：提供集成电路结构,包括：衬底；介电结构设置在所述衬底之上,所述介电结构包括上表面；以及多个电极设置在所述介电结构的所述上表面之上；在所述介电结构与所述多个电极之上形成第一介电层；刻蚀所述多个电极中的每一者之上的所述第一介电层；在所述第一介电层与所述多个电极之上形成导电层；移除所述导电层中的至少一部分以在所述多个电极之上形成多个导电结构,所述多个导电结构中的每一者接触所述多个电极的对应子集；以及通过所述多个导电结构对所述集成电路结构进行电路探针测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种控制信号复用电路
{Author}: 请求不公布姓名
{Author Address}: 215000 江苏省苏州市高新区科技城济慈路150号1幢
{Subsidiary Author}: 苏州贝克微电子股份有限公司
{Date}: 2025-02-28
{Notes}: CN118890040B
{Abstract}: 本申请公开了一种控制信号复用电路,涉及电路设计领域。该复用电路包括第一输出模块、第二输出模块、判断信号转换模块和判断信号输出模块。第一输出模块接收第一信号S1或第二信号S2,输出工作信号S1-T和第一转换信号S1/S2-B；第二输出模块基于第一转换信号S1/S2-B输出上升沿触发信号S2-T；判断信号转换模块基于上升沿触发信号S2-T输出第二转换信号SD；判断信号输出模块根据第一转换信号S1/S2-B和第二转换信号SD输出判断信号S3。本方案中,输入第一信号S1时输出低电平的判断信号S3；输入第二信号S2时输出高电平的判断信号S3,在减少信号输入端数量的基础上,实现了多种信号的有效输入和输出。
{Subject}: 1.一种控制信号复用电路,其特征在于,包括第一输出模块、第二输出模块、判断信号转换模块和判断信号输出模块；所述第一输出模块用于接收输入的第一信号S1或第二信号S2,生成并输出工作信号S1-T和第一转换信号S1/S2-B,并将所述第一转换信号S1/S2-B分别输入至所述第二输出模块和所述判断信号输出模块；所述第二输出模块基于所述第一转换信号S1/S2-B生成并输出上升沿触发信号S2-T,并将所述上升沿触发信号S2-T输入至所述判断信号转换模块；所述判断信号转换模块基于所述上升沿触发信号S2-T生成第二转换信号SD,并将所述第二转换信号SD输入至所述判断信号输出模块；所述判断信号输出模块根据所述第一转换信号S1/S2-B和所述第二转换信号SD,生成并输出判断信号S3；在所述判断信号输出模块中,所述第一转换信号S1/S2-B和所述第二转换信号SD分别接入第二与非门U2的两个输入端,所述第二与非门U2的输出端连接至RS触发器Q1的置位端S,所述第二转换信号SD还接入所述RS触发器Q1的复位端R,所述RS触发器的输出端输出所述判断信号S3；其中,当所述第一信号S1输入至所述第一输出模块时,所述判断信号输出模块输出低电平的判断信号S3；当所述第二信号S2输入至所述第一输出模块时,所述判断信号输出模块输出高电平的判断信号S3。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 机器人装置执行任务的数据生成
{Author}: A·U·曼德列卡尔;S·纳西里尼;温伯文;I·阿基诺拉;Y·S·纳兰;L·范;朱玉可;D·福克斯
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-02-28
{Notes}: CN119526380A
{Abstract}: 本发明公开了机器人装置执行任务的数据生成,具体公开了生成数据以训练机器人装置执行任务的装置、系统和技术。在至少一个实施例中,使用机器人装置执行任务的一个或更多个第一视频来生成机器人装置以不同于一个或更多个第一视频中描绘的方式执行该任务的一个或更多个第二视频。
{Subject}: 1.一种处理器,包括：一个或更多个电路,所述一个或更多个电路用于使用机器人装置执行任务的一个或更多个第一视频来生成所述机器人装置的以不同于所述一个或更多个第一视频中描绘的方式执行所述任务的一个或更多个第二视频。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 宏模型、包括宏模型的电路设计模拟程序和能够执行电路设计模拟程序的电路设计模拟器
{Author}: 小野克幸
{Author Address}: 日本
{Subsidiary Author}: 罗姆股份有限公司
{Date}: 2025-02-28
{Notes}: CN119538822A
{Abstract}: 本发明提供了宏模型、包括宏模型的电路设计模拟程序和能够执行电路设计模拟程序的电路设计模拟器。一种宏模型,其用于基于节点方法的电路设计模拟器中。所述宏模型构成为包括行为模型,该行为模型的功能由包括多个条件分支作为选项的一个条件分支来限定。
{Subject}: 1.一种宏模型,其用于基于节点方法的电路设计模拟器中,其中所述宏模型构成为包括行为模型,所述行为模型的功能由包括多个条件分支作为选项的一个条件分支来限定。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示装置
{Author}: 李春协
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星显示有限公司
{Date}: 2025-02-28
{Notes}: CN119536546A
{Abstract}: 公开了一种显示装置,显示装置包括：第一触摸传感器,包括布置在第一区域中的第一驱动电极和第一感测电极；第二触摸传感器,包括布置在第二区域中的第二驱动电极和第二感测电极；第一触摸集成电路,配置为生成第一感测信号；第二触摸集成电路,配置为生成第二感测信号；以及控制单元,配置为基于第一感测信号和第二感测信号从第一区域和第二区域中选择包括触摸位置的触摸区域,并且控制第一触摸集成电路和第二触摸集成电路以在第一感测模式中感测触摸区域并且在第二感测模式中感测剩余区域。
{Subject}: 1.显示装置,包括：第一触摸传感器,包括布置在第一区域中的多个第一驱动电极和与所述多个第一驱动电极交叉的多个第一感测电极；第二触摸传感器,包括布置在第二区域中的多个第二驱动电极和与所述多个第二驱动电极交叉的多个第二感测电极；第一触摸集成电路,连接到所述多个第一驱动电极和所述多个第一感测电极,并且配置为生成第一感测信号；第二触摸集成电路,连接到所述多个第二驱动电极和所述多个第二感测电极,并且配置为生成第二感测信号；以及控制单元,配置为基于所述第一感测信号和所述第二感测信号从所述第一区域和所述第二区域中选择包括触摸位置的触摸区域,并且控制所述第一触摸集成电路和所述第二触摸集成电路以在第一感测模式中感测所述触摸区域并且在第二感测模式中感测剩余区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电压调节器
{Author}: M·乔森;M·布勒木纳克尔
{Author Address}: 瑞士
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2025-02-28
{Notes}: CN119536435A
{Abstract}: 本公开涉及电压调节器。一种装置包括连接在第一节点和第二节点之间的第一MOS晶体管、连接在第二节点和第三节点之间的可选择性激活的电流源以及被配置为控制第一晶体管以将第二节点处的电压调节为第一设定点值的电路。该装置还包括连接在第一节点和第四节点之间且其栅极连接到第一MOS晶体管的栅极的第二MOS晶体管、连接在第三节点和第四节点之间的第三MOS晶体管、连接在第二节点和第四节点之间的开关以及被配置为控制第三晶体管以将第四节点处的电压调节为第二设定点值的另一个电路。
{Subject}: 1.一种装置,包括：第一MOS晶体管,连接在被配置为接收第一电源电压的第一节点和第二节点之间；可选择性激活的电流源,连接在第二节点和被配置为接收参考电位的第三节点之间；第一电路,被配置为控制第一晶体管以将第二节点的电压调节为至少部分地由第一设定点电压确定的第一设定点值；第二MOS晶体管,连接在第一节点和第四节点之间；其中第二MOS晶体管的栅极连接到第一MOS晶体管的栅极；第三MOS晶体管,连接在第四节点和第三节点之间；开关,连接在第二节点和第四节点之间；以及第二电路,被配置为控制第三晶体管以将第四节点的电压调节为至少部分地由第二设定点电压确定的第二设定点值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 溅镀前等离子体清洁
{Author}: J·努普;D·吕佩尔
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德州仪器公司
{Date}: 2025-02-28
{Notes}: CN119530703A
{Abstract}: 本公开涉及溅镀前等离子体清洁。一种形成集成电路的方法包含：在半导体衬底上方的第一金属层中形成第一铜特征(602、604)；以及在所述第一铜特征上方形成介电层(606)。所述方法还包含：在所述介电层中形成暴露所述铜特征的开口(608、610)；以及将所述第一铜特征暴露于氢等离子体以化学还原由于形成所述开口而产生的铜化合物(612)。所述氢等离子体是用RF偏压功率(W-b)和RF源功率(W-a)产生,其中W-b-0.938W-a+210.57。所述方法进一步包含在所述开口内形成电连接到所述第一铜特征的第二铜特征(614)。
{Subject}: 1.一种形成集成电路的方法,其包括：在半导体衬底上方的第一金属层中形成第一铜特征；在所述第一铜特征上方形成介电层；在所述介电层中形成暴露所述第一铜特征的开口；以及将所述第一铜特征暴露于氢等离子体以化学还原由于形成所述开口而产生的铜化合物,其中所述氢等离子体是用RF偏压功率(W-b)和RF源功率(W-a)产生,其中W-b-0.938W-a+210.57；以及在所述开口内形成电连接到所述第一铜特征的第二铜特征。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件及制造集成电路器件的方法
{Author}: 李真旭;闵淙渶;郑圭镐;朴晙晳;白智叡;李叡璱
{Author Address}: 韩国京畿道
{Subsidiary Author}: 三星电子株式会社
{Date}: 2025-02-28
{Notes}: CN119545789A
{Abstract}: 提供了一种集成电路器件及制造集成电路器件的方法。集成电路器件包括位于衬底上的晶体管和电连接到晶体管的电容器结构。电容器结构包括下电极、位于下电极上的下界面膜、位于下界面膜上的电容器电介质膜、位于电容器电介质膜上的上界面膜以及位于上界面膜上的上电极。下界面膜包括：第一下界面层,包括掺杂有杂质的金属氧化物；第二下界面层,包括与第一下界面层的材料基本相同的材料并掺杂有氮；和第三下界面层,包括与电容器电介质膜的材料相同的材料并掺杂有氮,上界面膜包括：第一上界面层,包括金属氧化物；第二上界面层,包括与第一上界面层的材料相同的材料并掺杂有氮；和第三上界面层,包括与电容器电介质膜的材料相同的材料并掺杂有氮。
{Subject}: 1.一种集成电路器件,所述集成电路器件包括：晶体管,所述晶体管位于衬底上；以及电容器结构,所述电容器结构电连接到所述晶体管,其中,所述电容器结构包括：下电极,下界面膜,所述下界面膜位于所述下电极上；电容器电介质膜,所述电容器电介质膜位于所述下界面膜上；上界面膜,所述上界面膜位于所述电容器电介质膜上；以及上电极,所述上电极位于所述上界面膜上,其中,所述下界面膜包括：第一下界面层,所述第一下界面层包括掺杂有杂质的金属氧化物；第二下界面层,所述第二下界面层包括与所述第一下界面层的材料基本相同的材料并掺杂有氮；以及第三下界面层,所述第三下界面层包括与所述电容器电介质膜的材料相同的材料并掺杂有氮,所述第一下界面层至所述第三下界面层顺序堆叠在所述下电极上,并且其中,所述上界面膜包括：第一上界面层,所述第一上界面层包括金属氧化物；第二上界面层,所述第二上界面层包括与所述第一上界面层的材料相同的材料并掺杂有氮；以及第三上界面层,所述第三上界面层包括与所述电容器电介质膜的材料相同的材料并掺杂有氮,所述第一上界面层至所述第三上界面层顺序堆叠在所述上电极上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 无线传输错误率预测
{Author}: C·李;黄岩;C·伊瓦尔斯·卡萨斯;J·H·德尔菲尔德;N·托马尔
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 辉达公司
{Date}: 2025-02-28
{Notes}: CN119544116A
{Abstract}: 本公开涉及无线传输错误率预测。用于预测无线传输错误率的装置、系统和技术。在至少一个实施例中,处理器包括一个或更多个电路,用于至少部分地基于一个或更多个信噪比(SNR)测量值来预测一个或更多个无线传输错误率。
{Subject}: 1.一种处理器,包括：一个或更多个电路,用于至少部分地基于一个或更多个信噪比SNR测量值来预测一个或更多个无线传输错误率。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 非易失性存储器、相关集成电路、电子系统和方法
{Author}: D·曼弗雷;M·F·佩罗尼;M·卡鲁索;F·E·C·迪塞格尼;C·托尔蒂
{Author Address}: 瑞士日内瓦
{Subsidiary Author}: 意法半导体国际公司
{Date}: 2025-02-28
{Notes}: CN119541584A
{Abstract}: 本公开涉及非易失性存储器、相关集成电路、电子系统和方法。非易失性存储器包括行解码器,对于每个字线,行解码器包括连接到第一电源电压的相应上拉和用于将字线中的一个字线选择性地连接到地的开关电路。行解码器包括解复用器,该解复用器连接到小于第一电源电压的第二电源电压,并且被配置为根据地址信号来断言使能信号。开关电路包括串联连接在字线与地之间的两个n沟道FET,其中一个FET的栅极端子连接到第一信号,并且另外的FET的栅极端子连接到第二电压。偏置电路被配置为当FET断开时将两个FET之间的电压设置为第二电压。开关电路包括连接在字线与第二电压之间的p沟道FET、以及连接到第二信号的栅极端子。
{Subject}: 1.一种非易失性存储器,包括：存储器区,具有多个位线和多个字线；电流源,被配置为向所述位线中的一个或多个位线提供编程电流,其中所述电流源经由第一电源电压被供电；电源电路,被配置为生成第一电压和第二电压,其中所述第二电压小于所述第一电压,其中所述第一电压对应于或小于所述第一电源电压,并且其中所述第二电压对应于或大于第二电源电压；以及行解码器,被配置为根据地址信号的第一变化将所述字线中的一个字线连接到地,并且包括解复用器,所述解复用器被配置为为每个字线提供相应使能信号,并且根据所述地址信号的第二变化断言所述使能信号中的一个使能信号,其中所述解复用器由所述第二电源电压供电,其中每个使能信号连接到所述第二电源电压或所述地,其中所述第二电源电压小于所述第一电源电压,并且其中所述行解码器针对每个字线包括：上拉,连接在相应字线与所述第一电源电压之间；第一n沟道场效应晶体管FET,其中所述第一n沟道FET的源极端子连接到所述地,并且所述第一n沟道FET的栅极端子连接到第一信号；第二n沟道FET,其中所述第二n沟道FET的漏极端子连接到所述相应字线,所述第二n沟道FET的源极端子连接到所述第一n沟道FET的漏极端子,并且所述第二n沟道FET的栅极端子连接到所述第二电压；第一p沟道FET,其中所述第一p沟道FET的漏极端子连接到所述第二电压,所述第一p沟道FET的源极端子连接到所述相应字线,并且所述第一p沟道FET的栅极端子连接到第二信号；偏置电路,被配置为当所述第一n沟道FET和所述第二n沟道FET断开时,将所述第一n沟道FET的所述漏极端子处的漏极电压设置为所述第二电压；第一延迟电路,被配置为：检测所述使能信号的变化；响应于检测到所述使能信号从断言逻辑电平到去断言逻辑电平的变化,将所述第一信号连接到所述地；以及响应于检测到所述使能信号从所述去断言逻辑电平到所述断言逻辑电平的变化,将第一延迟之后的所述第一信号设置为用以闭合所述第一FET的电压；以及第二延迟电路,被配置为：检测所述使能信号的所述变化；响应于检测到所述使能信号从所述去断言逻辑电平到所述断言逻辑电平的所述变化,将所述第二信号设置为所述第二电压；以及响应于检测到所述使能信号从所述断言逻辑电平到所述去断言逻辑电平的所述变化,将第二延迟之后的所述第二信号设置为所述第一电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 压电音频设备
{Author}: B·巴哈尔;U·拉瓦特;M·乔拉;Y·拉马达斯
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德克萨斯仪器股份有限公司
{Date}: 2025-02-28
{Notes}: CN119545266A
{Abstract}: 本申请涉及压电音频设备。在一个示例中,音频设备包括衬底、第一压电翼片(102A)、第二压电翼片(102B)、发射电路(130A、130B)、第一接收电路(140A)、开关电路(120B)和第二接收电路(140B)。衬底具有开口(118)。第一压电翼片具有在衬底上并且在开口之上延伸的第一端部,第一压电翼片具有第一端子(170A)和第二端子(172A)。第二压电翼片具有在衬底上并且在开口之上延伸的第二端部,第二压电翼片与第一压电翼片间隔开,第二压电翼片具有第三端子(170B)和第四端子(172B)。发射电路具有驱动器输出端(132A-134A)。第一接收电路具有第一接收器输入端(142A-144A)。开关电路耦接至驱动器输出端和第一接收器输入端,以及第一端子和第二端子。第二接收电路具有耦接至第三端子和第四端子的第二接收器输入端(142B-144B)。
{Subject}: 1.一种音频设备,其包括：衬底,其具有开口；第一压电翼片,其具有在所述衬底上并且在所述开口的第一局部之上延伸的第一端部,所述第一压电翼片具有第一端子和第二端子；第二压电翼片,其具有在所述衬底上并且在所述开口的第二局部之上延伸的第二端部,所述第二压电翼片与所述第一压电翼片间隔开,所述第二压电翼片具有第三端子和第四端子；发射电路,其具有驱动器输出端；第一接收电路,其具有第一接收器输入端；开关电路,其具有第一开关端子和第二开关端子,所述第一开关端子耦接至所述驱动器输出端和所述第一接收器输入端,并且所述第二开关端子耦接至所述第一端子和所述第二端子；以及第二接收电路,其具有耦接至所述第三端子和所述第四端子的第二接收器输入端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种厚膜混合集成电路连片的分片装置
{Author}: 李波;李文才;夏俊生;郑义
{Author Address}: 233030 安徽省蚌埠市龙子湖区汤和路2016
{Subsidiary Author}: 华东光电集成器件研究所
{Date}: 2025-02-28
{Notes}: CN119542249A
{Abstract}: 一种厚膜混合集成电路连片的分片装置,其特征在于：它包括底座(1),在底座(1)上设有一对固定块(2),在两块固定块(2)对应侧的侧壁上设有与电路连片(6)对应的卡槽(3),设置至少一个掰片块(4),在掰片块(4)一侧设有与卡槽(3)对应分布的插槽(5)。本发明结构简单、操作方便,装置通用性好,制备成本低廉,掰片时工装与电路连片接触面大,掰片时电路连片受力均衡,不会造成大尺寸单元内部非划线部位断裂。
{Subject}: 1.一种厚膜混合集成电路连片的分片装置,其特征在于：它包括底座(1),在底座(1)上设有一对固定块(2),在两块固定块(2)对应侧的侧壁上设有与条状的电路连片(6)对应的卡槽(3),设置至少一个掰片块(4),在掰片块(4)一侧设有与卡槽(3)对应分布的插槽(5)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 新型集成电路铜针封装产品
{Author}: 张生;郭桂冠;林子翔
{Author Address}: 215000 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2025-02-28
{Notes}: CN119542295A
{Abstract}: 本发明公开了新型集成电路铜针封装产品,属于集成电路铜针封装技术领域包括铜针单元模块,所述铜针单元模块在制备时：首先,提供铜箔；于所述铜箔的上表面印刷锡膏于所述铜箔的上表面在刷完锡膏后放置有预排列好的铜针；将所述铜箔上的铜针通过回流焊程序焊接在所述铜箔表面。本发明在铜箔表面刷锡膏植铜柱,由于在巨量转移时需要研磨掉,不用担心焊接不好的问题；本发明不用考虑对位的问题,降低工艺难度；本发明铜箔厚度可为75～100μm,价格便宜,研磨工艺简单。
{Subject}: 1.新型集成电路铜针封装产品,其特征在于：包括铜针单元模块,所述铜针单元模块在制备时：首先,提供铜箔；于所述铜箔的上表面印刷锡膏；于所述铜箔的上表面在刷完锡膏后放置有预排列好的铜针；将所述铜箔上的铜针通过回流焊程序焊接在所述铜箔表面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有改进的球接合粘附力的集成电路
{Author}: J·C·C·莫利纳;小阿尼塞托·T·拉比拉斯;R·F·德阿西斯
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德州仪器公司
{Date}: 2025-02-28
{Notes}: CN119542304A
{Abstract}: 本公开涉及具有改进的球接合粘附力的集成电路。一种电子装置(100)包含衬底(102)和裸片(104),所述裸片具有有源表面(120),所述裸片安置在所述衬底(102)上。接合衬垫(118)安置在所述裸片(104)的所述有源表面(120)上,并且包含限定在所述接合衬垫(118)的顶表面中的凹部(122)。球接合件(126)安置在所述接合衬垫(118)的所述凹部(122)中,并且线接合件(106)附接到所述球接合件(126)和所述衬底(102)。模塑料(108)囊封所述裸片(104)、所述接合衬垫(118)、所述球接合件(126)和所述线接合件(106)。所述模塑料(108)覆盖所述衬底(102)的除了一个表面之外的所有表面,其中未覆盖的所述一个表面背对所述裸片(104)。
{Subject}: 1.一种电子装置,其包括：衬底；裸片,其具有有源表面,所述裸片安置在所述衬底上；接合衬垫,其安置在所述裸片的所述有源表面上,所述接合衬垫包含限定在所述接合衬垫的顶表面中的凹部；球接合件,其安置在所述接合衬垫的所述凹部中；线接合件,其附接到所述球接合件和所述衬底；以及模塑料,其囊封所述裸片、所述接合衬垫和所述球接合件,所述模塑料覆盖所述衬底的除了一个表面之外的所有表面,其中未覆盖的所述一个表面背对所述裸片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高效能低功耗半导体集成电路及其设计方法
{Author}: 钟平权;郭晓明;刘广金;彭奇;尹思儒
{Author Address}: 523000 广东省东莞市大岭山镇矮岭冚茶园路三街3号
{Subsidiary Author}: 东莞市通科电子有限公司
{Date}: 2025-02-25
{Notes}: CN118862806B
{Abstract}: 本发明涉及半导体集成电路技术领域,提供一种高效能低功耗半导体集成电路及其设计方法,高效能低功耗半导体集成电路包括：基板、绝缘层、外围电路和主电路；绝缘层配置在基板上；外围电路和主电路配置在绝缘层上；外围电路连接主电路。本发明通过半导体集成电路的配置和设计,可实现获得高效能低功耗半导体集成电路,提高集成电路的数据处理速度和吞吐量。
{Subject}: 1.一种高效能低功耗半导体集成电路的设计方法,其特征在于,包括以下步骤：获取基板和绝缘层,将绝缘层配置在基板上,在绝缘层上配置外围电路和主电路；对外围电路和主电路进行功能分析,获得功能分析数据,并根据功能分析数据,生成外围电路和主电路的连接结构数据；根据连接结构数据,基于功能运行测试模型,设计外围电路和主电路的连接结构；还包括：对设计好的高效能低功耗半导体集成电路进行效能模拟测试评估,具体步骤为：根据设定的效能模拟测试策略配置效能模拟测试场景,并设置效能模拟测试场景的测试任务参数；根据效能模拟测试场景和测试任务参数,编辑获得测试脚本；根据测试脚本,对基板和绝缘层的发热、外围电路和主电路的功耗进行并行测试,获得发热测试数据和功耗测试数据；根据发热测试数据和功耗测试数据,利用设定的效能评估模型进行效能评估,获得效能评估结果；根据效能评估结果,进行效能的周期变化分析,以及效能变化的预测分析,获得周期变化分析数据和预测分析数据；基于周期变化分析数据和预测分析数据,进行集成电路效能稳定性的评定,获得效能稳定性评定结果；基于效能稳定性评定结果,制定多个外围电路和主电路的备选设计结构,以保证在效能不稳定时,采用备选设计结构进行外围电路和主电路的连接结构的替换或调整。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有数据通信的介入性医疗装置
{Author}: 叶夫根尼·马叶夫斯基
{Author Address}: 爱尔兰
{Subsidiary Author}: 克瑞嘉纳无限公司
{Date}: 2025-02-25
{Notes}: CN119498756A
{Abstract}: 一种介入性医疗装置(100)包括在近端(102)和远端(104)之间延伸的插入管(120)。远端被配置为在医疗手术期间插入患者的内部组织中。插入管具有在近端和远端之间延伸的介电波导(150)。介入性医疗装置包括在远端处联接到介电波导的发射器(230)。发射器沿着介电波导从远端向近端发射射频信号。
{Subject}: 1.一种介入性医疗装置(100),包括：插入管(120),所述插入管在近端(102)和远端(104)之间延伸,所述远端被配置为在医疗手术期间插入患者的内部组织中,所述插入管具有介电波导(150),所述介电波导在所述近端和所述远端之间延伸；以及发射器(230),所述发射器在所述远端处联接到所述介电波导,所述发射器沿着所述介电波导从所述远端向所述近端发射射频信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种背胶全彩微图层卷对卷常温封装工艺
{Author}: 刘志刚;徐建智;闫洪志;沙明星;陈清泉;唐守贤;韩远新
{Author Address}: 101100 北京市通州区光华路甲1号院6号楼四层406号
{Subsidiary Author}: 新源劲吾(北京)科技有限公司
{Date}: 2025-02-25
{Notes}: CN119503514A
{Abstract}: 本发明公开了封装工艺领域的一种背胶全彩微图层卷对卷常温封装工艺,S1柔性电池上料步骤,该步骤将柔性电池原料从原料辊上展开,从而便于后续对柔性电池表面进行加工；S2张紧柔性电池步骤,该步骤通过多组弹性滑动的张紧轮对柔性电池进行张紧操作；S3背胶全彩微图层封装材料上料步骤,该步骤将含有背胶的封装材料从原料辊上展开,从而便于后续加工操作；本装置采用常温贴合封装的工艺方式进行加工,从而避免了对电池原料的加热环节,降低了由于电池原料过热导致的柔性下降或者电池短路等风险,同时常温贴合加工能够有效的减少在对于电池封装加工过程当中所消耗的能源,从而降低了封装工艺过程的能源消耗。
{Subject}: 1.一种背胶全彩微图层卷对卷常温封装工艺,包括以下步骤；S1柔性电池上料步骤,该步骤将柔性电池原料从原料辊上展开,从而便于后续对柔性电池表面进行加工；S2张紧柔性电池步骤,该步骤通过多组弹性滑动的张紧轮对柔性电池进行张紧操作,柔性电池呈蛇形经过若干个张紧轮外弧面,通过张紧轮的弹性滑动,使得柔性电池在经过张紧轮后处于张紧状态；S3背胶全彩微图层封装材料上料步骤,该步骤将含有背胶的封装材料从原料辊上展开,从而便于后续加工操作；S4分离表面隔离膜步骤,该步骤通过隔离膜收卷辊能够对封装材料表面的隔离膜进行分离,通过隔离膜贴合在封装材料的背胶面表面,能够防止在封装材料处于未上料收卷状态时相互粘连,分离隔离膜后使得封装材料背胶面裸露；S5张紧封装材料,该步骤通过多组弹性滑动的张紧轮对封装材料进行张紧操作,封装材料呈蛇形经过若干个张紧轮外弧面,通过张紧轮的弹性滑动,使得封装材料在经过张紧轮后处于张紧状态；S6柔性电池与封装材料贴合,该步骤通过覆合机构能够对展开的柔性电池和封装材料进行表面贴合,在柔性电池与封装材料经过覆合机构内部时,通过覆合机构的挤压使得封装材料背胶面与柔性电池表面接触并粘连；S7固化封装材料,该步骤通过UV隧道灯能够对贴合在柔性电池表面的封装材料进行UV固化,经过固化后的封装材料与柔性电池表面贴合紧密；S8收卷成品步骤,该步骤通过收卷辊结构能够对柔性电池和封装材料的组合物进行转动收卷,从而完成对柔性电池的加工环节,同时收卷步骤能够为上述步骤当中柔性电池和封装材料的送料过程提供动力。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 使用电压对比进行周期性信号的波形检测的技术
{Author}: N·莱斯利;J·威克斯
{Author Address}: 美国俄勒冈州
{Subsidiary Author}: FEI公司
{Date}: 2025-02-25
{Notes}: CN119511023A
{Abstract}: 使用电压对比进行周期性信号的波形检测的技术。描述了用于生成波形数据的系统、部件、计算机实现的方法和算法。一种用于生成波形数据的方法可包括将带电粒子脉冲波束朝向样本引导。该样本可包括对其施加瞬态电信号的导电特征部。该带电粒子脉冲波束通过以时间为单位进行测量的脉冲周期来表征。该方法可包括生成对应于该脉冲周期的倍数的时间段内的检测器数据。该检测器数据可至少部分地基于这些带电粒子与该样本之间的相互作用来生成。该方法还可包括使用该检测器数据生成描述该瞬态电信号的波形数据。
{Subject}: 1.一种计算机实现的方法,所述方法包括：将带电粒子脉冲波束朝向样本引导,所述样本包括对其施加瞬态电信号的导电特征部,其中所述带电粒子脉冲波束通过以时间为单位进行测量的脉冲周期来表征；生成对应于所述脉冲周期的倍数的时间段内的检测器数据,所述检测器数据是至少部分地基于所述带电粒子与所述样本之间的相互作用来生成的；以及使用所述检测器数据生成描述所述瞬态电信号的波形数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 塑封集成电路中键合铜丝防腐蚀性能的提升方法及系统
{Author}: 李盛伟;李妍琼
{Author Address}: 518000 广东省深圳市宝安区新安街道兴东社区71区新政厂房A栋601(二楼与六楼)
{Subsidiary Author}: 深圳中宝集团有限公司
{Date}: 2025-02-25
{Notes}: CN119517746A
{Abstract}: 本发明涉及防腐蚀技术领域,揭露一种塑封集成电路中键合铜丝防腐蚀性能的提升方法及系统,方法包括：利用射线检测法识别塑封集成电路中键合铜丝产品的键合位置,对键合位置的铜丝进行预处理；通过交流阻抗分析法选取预处理铜丝的初始缓蚀剂,确定初始缓蚀剂的缓蚀剂浓度,利用缓蚀剂浓度将初始缓蚀剂转换为目标缓蚀剂；选取预处理铜丝在目标缓蚀剂中的浸渍时间与浸渍温度,将预处理铜丝浸在目标缓蚀剂中后,利用目标缓蚀剂制备预处理铜丝的自组装膜铜丝；构建预处理铜丝的第一极化曲线与自组装膜铜丝的第二极化曲线,检测自组装膜铜丝防腐蚀提升度；利用目标缓蚀剂确定提升结果。本发明可以减少使用不恰当的缓蚀剂而造成的环境污染度。
{Subject}: 1.一种塑封集成电路中键合铜丝防腐蚀性能的提升方法,其特征在于,所述方法包括：获取塑封集成电路,利用射线检测法识别所述塑封集成电路中键合铜丝产品的键合位置,对所述键合位置的铜丝进行预处理,得到预处理铜丝；通过交流阻抗分析法选取所述预处理铜丝的初始缓蚀剂,利用所述初始缓蚀剂在不同浓度下的缓蚀剂样本,确定所述初始缓蚀剂的缓蚀剂浓度,利用所述缓蚀剂浓度将所述初始缓蚀剂转换为目标缓蚀剂；选取所述预处理铜丝在所述目标缓蚀剂中的浸渍时间与浸渍温度,基于所述浸渍时间与所述浸渍温度,将所述预处理铜丝浸渍在所述目标缓蚀剂中之后,利用所述目标缓蚀剂制备所述预处理铜丝的自组装膜铜丝；基于预设的电化学参数,构建所述预处理铜丝的第一极化曲线,基于所述电化学参数,构建所述自组装膜铜丝的第二极化曲线,利用所述第一极化曲线与所述第二极化曲线检测所述自组装膜铜丝的防腐蚀提升度；根据所述防腐蚀提升度,利用所述目标缓蚀剂确定所述塑封集成电路中键合铜丝产品的防腐蚀性能提升结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其形成方法
{Author}: 吴仓聚;林士哲;蔡承竣;巫秉融;柯皓文
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-25
{Notes}: CN119517754A
{Abstract}: 方法包括：沿晶圆形成第一接合焊盘；将第一管芯接合至第一组第一接合焊盘,第一管芯电连接至晶圆；在晶圆上方和第一管芯周围沉积间隙填充电介质；在间隙填充电介质中形成开口；形成与第二组第一接合焊盘物理接触的第一有源贯穿通孔以及与第三组第一接合焊盘物理接触的第一伪贯穿通孔,第一有源贯穿通孔电连接至晶圆,第一伪贯穿通孔与晶圆电隔离；沿第一管芯、第一有源贯穿通孔和第一伪贯穿通孔形成第二接合焊盘；以及将第二管芯接合至第一管芯并且接合至第一有源贯穿通孔的第一有源通孔。本申请的实施例还涉及半导体器件及其形成方法。
{Subject}: 1.一种形成半导体器件的方法,包括：沿晶圆形成第一接合焊盘；将第一管芯接合至第一组所述第一接合焊盘,所述第一管芯电连接至所述晶圆；在所述晶圆上方和所述第一管芯周围沉积间隙填充电介质；在所述间隙填充电介质中形成开口以暴露第二组所述第一接合焊盘和第三组所述第一接合焊盘；形成与第二组所述第一接合焊盘物理接触的第一有源贯穿通孔以及与第三组所述第一接合焊盘物理接触的第一伪贯穿通孔,所述第一有源贯穿通孔电连接至所述晶圆,所述第一伪贯穿通孔与所述晶圆电隔离；沿所述第一管芯的背侧、所述第一有源贯穿通孔的上表面和所述第一伪贯穿通孔的上表面形成第二接合焊盘；以及将第二管芯接合至所述第一管芯和所述第一有源贯穿通孔的第一有源通孔。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体结构及其形成方法
{Author}: 杜孟哲;叶柏男;王博汉;胡毓祥;郭宏瑞
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-25
{Notes}: CN119517760A
{Abstract}: 形成半导体结构的方法包括：在导电焊盘上方形成导电柱并且导电柱连接到导电焊盘,分配第一聚合物层,其中第一聚合物层接触导电柱的侧壁的下部,固化第一聚合物层,以及在第一聚合物层上分配第二聚合物层。第二聚合物层接触导电柱的侧壁的上部。然后固化第二聚合物层。本公开的实施例还提供了半导体结构。
{Subject}: 1.一种形成半导体结构的方法,包括：在导电焊盘上方形成第一导电柱,并且所述第一导电柱连接到所述导电焊盘；分配第一聚合物层,其中,所述第一聚合物层接触所述第一导电柱的侧壁的下部；固化所述第一聚合物层；在所述第一聚合物层上分配第二聚合物层,其中,所述第二聚合物层接触所述第一导电柱的所述侧壁的上部；以及固化所述第二聚合物层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其形成方法
{Author}: 周智超;庄正吉;王志豪;蔡庆威;张尚文
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-25
{Notes}: CN119517845A
{Abstract}: 方法包括：在晶圆的半导体衬底上形成第一集成电路器件和第二集成电路器件；形成金属层作为晶圆的一部分；以及形成包括连接至第一集成电路器件的第一源极/漏极区域的晶体管。晶体管比金属层更远离半导体衬底。在晶圆的表面上形成电连接至晶体管的第二源极/漏极区域的电连接件。本申请的实施例还涉及半导体器件及其形成方法。
{Subject}: 1.一种形成半导体器件的方法,包括：在晶圆的半导体衬底上形成第一集成电路器件和第二集成电路器件；形成第一金属层作为所述晶圆的一部分；形成包括连接至所述第一集成电路器件的第一源极/漏极区域的晶体管,其中,所述晶体管比所述第一金属层更远离所述半导体衬底；以及在所述晶圆的表面上形成电连接件,其中,所述电连接件电连接至所述晶体管的第二源极/漏极区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体封装件及其形成方法
{Author}: 张智强;曾华伟;林大玄;吴伟诚;叶德强
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-25
{Notes}: CN119517878A
{Abstract}: 在具有再分布结构的半导体封装件中,两个或多个半导体管芯连接至再分布结构的第一侧,并且密封剂围绕两个或多个半导体管芯。集成无源器件(IPD)连接在再分布结构的第二侧上。第二侧与第一侧相对,并且IPD电耦合至再分布结构。互连器件连接在再分布结构的第二侧上,并且电耦合至再分布结构。两个或多个外部连接位于再分布结构的第二侧上,并且电耦合至再分布结构。本申请的实施例还涉及半导体封装件及其形成方法。
{Subject}: 1.一种半导体封装件,包括：再分布结构；两个或多个半导体管芯,连接至所述再分布结构的第一侧；密封剂,围绕所述两个或多个半导体管芯；集成无源器件(IPD),连接在所述再分布结构的第二侧上,所述第二侧与所述第一侧相对,其中,所述集成无源器件电耦合至所述再分布结构；互连器件,连接在所述再分布结构的所述第二侧上,并且电耦合至所述再分布结构；以及两个或多个外部连接,位于所述再分布结构的所述第二侧上,并且电耦合至所述再分布结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 设计集成电路的系统、方法以及计算机可读媒体
{Author}: 陈永顺;林子敬;戴淑琴;阿密特昆杜;彭永州;林纮祥;翁逸芃;吕宗庭
{Author Address}: 中国台湾新竹科学工业园区新竹市力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-25
{Notes}: CN119514466A
{Abstract}: 本发明提供一种包括用于执行方法的计算机可执行指令的计算机可读媒体。此方法包括：产生包括多个构件的集成电路的示意图,每个构件与一种格式相关联,该格式指示表示相应电路功能的匹配组；将第一装置阵列布局和第二装置阵列布局合并,以形成第三装置阵列布局,第一装置阵列布局对应于共享第一符合群组的构件的第一子集,第二装置阵列布局对应于共享第二匹配组的构件的第二子集,响应于检测到第一装置阵列布局和第二装置阵列布局共享相同的单元类型；形成包围第三装置阵列布局的第一层；在第一层周围插入虚设图案；并进一步插入围绕虚设图案的保护环。
{Subject}: 1.一种集成电路设计方法,其特征在于,包括：产生包含多个构件的集成电路的示意图,所述多个构件中的每一个与格式相关联,所述格式指示表示对应电路功能的匹配组；基于各自的匹配组,分别为所述多个构件产生多个第一装置阵列布局；合并所述多个第一装置阵列布局的第一子集以形成第二装置阵列布局,以响应于侦测到所述第一装置阵列布局的所述第一子集共享相同的第一匹配组；产生包围所述第二装置阵列布局的第一层；合并所述多个第一装置阵列布局的第二子集以形成第三装置阵列布局,以响应于侦测到所述第一装置阵列布局的所述第二子集共享相同的第二匹配组,所述第二匹配组不同于所述第一匹配组；产生包围所述第三装置阵列布局的第二层；合并所述第二装置阵列布局和所述第三装置阵列布局以形成第四装置阵列布局,以响应于侦测到所述第二装置阵列布局和所述第三装置阵列布局共享相同的单元类型；形成包围所述第四装置阵列布局的第三层；以及在所述第三层周围插入虚设图案。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路设计中的宏单元布局方法
{Author}: 翁思远;邱雷
{Author Address}: 200092 上海市杨浦区四平路1239号
{Subsidiary Author}: 同济大学
{Date}: 2025-02-25
{Notes}: CN119514467A
{Abstract}: 本申请公开了一种用于集成电路设计中的宏单元布局方法,包括：获取待布局的电路网表信息和宏单元结构特征；基于DBSCAN聚类算法,根据电路网表信息对所有宏单元进行聚类,得到多个簇；基于遗传算法对多个簇进行更新；在多个簇中根据宏单元结构特征创建多个宏单元阵列；在各个簇中分别对宏单元阵列进行布局；对各个簇分别进行布局,得到初步布局结果；在模拟退火算法的目标函数中使用面积评估模型和线长评估模型对初步布局结果进行更新,得到更新后的布局结果；使用贪心算法对更新后的布局结果再次进行更新,以解决拥塞问题；在全局上对宏单元的重叠部分进行更新,得到最终的布局结果。
{Subject}: 1.一种用于集成电路设计中的宏单元布局方法,其特征在于,包括：S1、获取待布局的电路网表信息和宏单元结构特征；S2、基于DBSCAN聚类算法,根据电路网表信息对所有宏单元进行聚类,得到多个簇；S3、基于遗传算法对多个簇进行更新；S4、在多个簇中根据宏单元结构特征创建多个宏单元阵列；S5、在各个簇中分别对宏单元阵列进行布局；S6、对各个簇分别进行布局,得到初步布局结果；S7、在模拟退火算法的目标函数中使用面积评估模型和线长评估模型对初步布局结果进行更新,得到更新后的布局结果；S8、使用贪心算法对更新后的布局结果再次进行更新,以解决拥塞问题；S9、在全局上对宏单元的重叠部分进行更新,得到最终的布局结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体布局设计内的设计块验证
{Author}: S·哈拉夫;M·黑霸;J·J·缪尔海德
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 西门子工业软件有限公司
{Date}: 2025-02-25
{Notes}: CN119514482A
{Abstract}: 一种实现物理验证工具的计算系统能够从半导体布局设计中提取描述集成电路的单元,基于所提取的单元相对于集成电路的目标设计的大小的大小来识别所提取的单元中的一者或多者对应于用于验证的候选单元,并且修改半导体布局设计以去除不与候选单元相对应的集成电路。物理验证工具还可以生成目标布局设计,该目标布局设计包括在与半导体布局设计中的候选单元相对应的位置处的集成电路的目标设计的副本,并且通过基于修改的半导体布局设计和目标布局设计的比较确定所提取的单元中的至少一者与集成电路的目标设计的修改版本相对应来执行对半导体布局设计的验证。
{Subject}: 1.一种方法,包括：由计算系统从半导体布局设计中提取描述集成电路的单元；由所述计算系统至少部分地基于提取的单元相对于集成电路的目标设计的大小的大小来识别所述提取的单元中的一者或多者对应于用于验证的候选单元；由所述计算系统修改所述半导体布局设计以去除不对应于所述候选单元的集成电路；由所述计算系统生成目标布局设计,所述目标布局设计包括在与所述半导体布局设计中的所述候选单元相对应的位置处的集成电路的所述目标设计的副本；以及由所述计算系统通过基于所述修改的半导体布局设计与所述目标布局设计的比较确定所述提取的单元中的至少一者对应于集成电路的所述目标设计的修改版本,来执行对所述半导体布局设计的验证。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示设备和控制显示设备的方法
{Author}: 金珉洪;朴正睦;李昇录;赵炫恕
{Author Address}: 韩国京畿道龙仁市
{Subsidiary Author}: 三星显示有限公司
{Date}: 2025-02-25
{Notes}: CN119512394A
{Abstract}: 本公开涉及显示设备和控制显示设备的方法。所述显示设备包括：触摸面板；显示面板；以及触摸集成电路(IC),配置为确定作为所述显示面板的驱动频率的第一频率是否与作为所述触摸面板的驱动频率的第二频率匹配,并且当所述第一频率与所述第二频率匹配时,将所述第二频率改变为与所述第一频率不同的第三频率。
{Subject}: 1.一种显示设备,其中,所述显示设备包括：触摸面板；显示面板；以及触摸集成电路,配置为确定作为所述显示面板的驱动频率的第一频率是否与作为所述触摸面板的驱动频率的第二频率匹配,并且当所述第一频率与所述第二频率匹配时,所述触摸集成电路将所述第二频率改变为与所述第一频率不同的第三频率。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 低功率触发器以及包括该低功率触发器的集成电路
{Author}: 李在夏;孔培瑄;朱甫珉
{Author Address}: 韩国
{Subsidiary Author}: 三星电子株式会社;成均馆大学校产学协力团
{Date}: 2025-02-25
{Notes}: CN119519667A
{Abstract}: 提供了一种低功率触发器以及包括该低功率触发器的集成电路。该触发器包括：主锁存器；以及从锁存器。主锁存器包括：第一电路,被配置为基于时钟信号、数据输入信号和第一数据信号,生成与数据输入信号互补的第二数据信号；第二电路,被配置为基于时钟信号、反相数据输入信号和第二数据信号,生成与反相数据输入信号互补的第一数据信号；以及第三电路,被配置为基于时钟信号、从锁存器的输入和第二数据信号,生成锁存信号。从锁存器被配置为基于时钟信号和锁存信号将从锁存器的输入锁存。
{Subject}: 1.一种触发器,包括：主锁存器；以及从锁存器,其中,所述主锁存器包括：第一电路,被配置为基于时钟信号、数据输入信号和第一数据信号,生成与所述数据输入信号互补的第二数据信号；第二电路,被配置为基于所述时钟信号、反相数据输入信号和所述第二数据信号,生成与所述反相数据输入信号互补的所述第一数据信号；以及第三电路,被配置为基于所述时钟信号、所述从锁存器的输入和所述第二数据信号,生成锁存信号,并且其中,所述从锁存器被配置为基于所述时钟信号和所述锁存信号,将所述从锁存器的所述输入锁存。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于订户身份模块安全性的技术
{Author}: L·李;A·K·瓦伊迪亚纳坦;A·P·拉博伊松;D·D·康威;H·维尔马;K·R·雷迪;K·马瑞;M·卡塔沃尔西瓦库马尔;N·S·纳克;R·维尔马;V·古普塔
{Author Address}: 美国加利福尼亚州
{Subsidiary Author}: 苹果公司
{Date}: 2025-02-25
{Notes}: CN119521217A
{Abstract}: 本公开提供了一种用于订户身份模块安全性的技术。本申请涉及包括用于将UICC/SIM与设备部件进行配对的装置、系统和方法的设备和部件。
{Subject}: 1.一种方法,包括：生成要向服务器发射的开始配对消息,所述开始配对消息用于将通用集成电路卡(UICC)和设备的基带处理器进行配对；处理从所述服务器接收的认证请求；基于所述认证请求来生成要向所述设备上的安全隔区处理器(SEP)发射的生成证明消息；以及从所述SEP接收由SEP特定密钥对签名的SEP证明,所述SEP证明传达SEP证书。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路测试系统的点检方法、装置、设备及存储介质
{Author}: 张健;金浩;边垚垚
{Author Address}: 310010 浙江省杭州市西湖区三墩镇西园五路8号紫天大厦8楼802室
{Subsidiary Author}: 杭州领策科技有限公司
{Date}: 2025-02-21
{Notes}: CN118988750B
{Abstract}: 本发明涉及集成电路技术领域,具体涉及一种集成电路测试系统的点检方法、装置、设备及存储介质,其中测试机中的点检方法包括：获取历史测试数据,根据历史测试数据确定当前被测件所属料管的料管类型；当料管类型为点检料管时,进入点检模式,依次对点检料管内的多个被测件进行测试,得到点检料管内多个被测件的多个测试结果；根据所有点检料管的测试结果,得到点检结果。也就是说,在集成电路测试系统中增设装有点检样品的点检料管,集成电路系统在对上料区进行处理时能够根据历史测试数据自动识别出点检料管,并依次对点检料管内的多个被测件进行测试,根据所有点检料管的测试结果得到点检结果,实现对集成电路测试系统的自动点检。
{Subject}: 1.一种集成电路测试系统的点检方法,其特征在于,应用于测试机,所述方法包括：获取历史测试数据,根据所述历史测试数据确定当前被测件所属料管的料管类型；当所述料管类型为点检料管时,进入点检模式,依次对所述点检料管内的多个被测件进行测试,得到所述点检料管内多个所述被测件的多个测试结果,其中所述集成电路测试系统的上料区中包括一个或多个检测料管和一个或多个所述点检料管,其中所述检测料管预装有待测集成电路,所述点检料管预装有点检样品和标志样品,所述标志样品设置在点检料管的顶端；根据所有点检料管的测试结果,得到点检结果；所述获取历史测试数据,根据所述历史测试数据确定当前被测件所属料管的料管类型,包括：获取最近完成测试的第一数量的所述被测件对应的历史测试数据；根据所述历史测试数据确定所述最近完成测试的第一数量的所述被测件是否为连续的第一数量的标志样品；若为连续的第一数量的标志样品,则当前被测件所属料管的料管类型为点检料管。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 在集成电路中对数据进行安全校验的方法、装置和介质
{Author}: 陈晨;李晶;杨瑞祺;李思琪;金玲芳;康博;李文星
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 地平线征程(上海)科技有限公司
{Date}: 2025-02-21
{Notes}: CN119493683A
{Abstract}: 本公开实施例公开了一种在集成电路中对数据进行安全校验的方法、装置和介质,其中,方法包括：按照写指针对应的地址,确定第一组数据在写入位于集成电路中的第一存储器中的第一地址段；将所述第一组数据存入所述第一地址段在所述第一存储器中的存储空间；基于所述第一组数据,确定目标编码数据；将所述目标编码数据存入位于所述集成电路中的第二存储器；所述第一存储器与所述第二存储器不相同；基于所述目标编码数据,对从所述第一存储器读取的第二组数据进行安全校验。本实施例减少了数据传输时的数据位宽,降低了数据校验的成本,实现了低成本的数据校验。
{Subject}: 1.一种在集成电路中对数据进行安全校验的方法,包括：按照写指针对应的地址,确定第一组数据在写入位于集成电路中的第一存储器中的第一地址段；将所述第一组数据存入所述第一地址段在所述第一存储器中的存储空间；基于所述第一组数据,确定目标编码数据；将所述目标编码数据存入位于所述集成电路中的第二存储器；所述第一存储器与所述第二存储器不相同；基于所述目标编码数据,对从所述第一存储器读取的第二组数据进行安全校验。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 在PDK中建立铁电电容模型的方法、装置、设备及介质
{Author}: 邵天奇;伍逸成;刘厚方
{Author Address}: 510530 广东省广州市黄埔区香雪八路98号(10)栋
{Subsidiary Author}: 清华珠三角研究院
{Date}: 2025-02-21
{Notes}: CN119494306A
{Abstract}: 本申请公开了一种在PDK中建立铁电电容模型的方法、装置、设备及介质,提取铁电电容基于仿真影响的PDK规格定义表；其中,PDK规格定义表中包括规格指标和公式定义；定义铁电电容的参数化单元的组件描述格式参数,根据规格指标确定组件描述格式参数对应的回调函数；在参数化单元的仿真信息定义界面确定铁电电容的网表函数,并在PDK中添加铁电电容的结构层；在PDK的参数化单元库中,编译创建得到铁电电容的多个参数化单元。该方法可以将铁电电容模型嵌入到PDK中的参数化单元,从而保证铁电电容模型可以稳定、高效地应用到实际工程项目中,可以提高PDK的实用性。本申请可广泛应用于电路设计技术领域内。
{Subject}: 1.一种在PDK中建立铁电电容模型的方法,其特征在于,所述方法包括：提取铁电电容基于仿真影响的PDK规格定义表；其中,所述PDK规格定义表中包括规格指标和公式定义；定义所述铁电电容的参数化单元的组件描述格式参数,根据所述规格指标确定所述组件描述格式参数对应的回调函数；在所述参数化单元的仿真信息定义界面确定铁电电容的网表函数,并在PDK中添加所述铁电电容的结构层；在PDK的参数化单元库中,编译创建得到所述铁电电容的多个参数化单元。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于先进封装工艺无源元器件的可缩放模型建模方法
{Author}: 刘军;汪曾达;周经纬;苏国东
{Author Address}: 310000 浙江省杭州市下沙高教园区
{Subsidiary Author}: 杭州电子科技大学
{Date}: 2025-02-21
{Notes}: CN119494314A
{Abstract}: 本发明提供了一种用于先进封装工艺无源元器件的可缩放模型建模方法,该方法基于表征无源元器件机理的数学表达式与等效电路模型,结合工艺信息与设计需求,以模型的物理尺寸参数为自变量,以模型元器件值为应变量,采用泰勒展开多项式给定用于多变量参数拟合的Scalable方程的形式,建立精度高、参数覆盖范围广、可拓展性强的射频集成微系统可缩放模型,有效的解决了当前实现射频集成微系统的先进集成封装工艺中的无源元器件的等效电路模型不全、可缩放模型缺失的问题；该方法还大大缩短了射频集成微系统模型建模耗时,提高了射频集成微系统设计的迭代速度。
{Subject}: 1.一种用于先进封装工艺无源元器件的可缩放模型建模方法,其特征在于,具体步骤包括：基于工艺信息与设计需求,确定建立的无源元器件可缩放模型所需的可缩放自变量和尺寸范围,并根据对应的可缩放自变量和尺寸范围设计测试件并加工；使用测试件同时建立无源元器件的等效电路模型、校准电磁仿真环境,建立无源元器件的三维电磁仿真环境；基于测量加工后的测试件,获得测试数据并去嵌；同时,基于校验后的电磁仿真环境对易引起测量误差的元器件进行仿真,将仿真得到的数据补充到去嵌后的测试数据中,以增加测试样本量；基于对无源元器件的分析,建立对应的物理基等效电路模型的拓扑；基于测试数据或测试数据与补充的易引起测量误差的元器件的EM仿真数据,拟合物理基等效模型,建立Local物理基等效电路模型；基于无源元器件的分析,给定用于变量参数拟合的Scalable方程的形式,以可缩放尺寸参数为自变量,以Local物理基等效电路模型的元器件值为应变量,拟合用于变量参数拟合的Scalable方程中的待定系数,并得到Scalable方程的拟合决定系数；若Scalable方程的拟合误差满足要求,则将Scalable方程带入Local物理基等效电路模型中,替换固有的元器件值,建立关于尺寸参数可缩放的无源元器件的Global等效电路模型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装结构及其制造方法
{Author}: 巫秉融;张根育;柯皓文;吴仓聚
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-21
{Notes}: CN119495578A
{Abstract}: 本申请的实施例提供了一种集成电路封装结构及其制造方法。制造集成电路封装结构的方法包括将顶部管芯接合到底部管芯,在顶部管芯上沉积第一介电衬垫,以及在第一介电衬垫上沉积间隙填充层。间隙填充层的第一热导率值高于氧化硅的第二热导率值。该方法还包括蚀刻间隙填充层和第一介电衬垫以形成贯穿开口,其中底部管芯中的金属焊盘暴露于贯穿开口,沉积衬垫贯穿开口的第二介电衬垫,用导电材料填充贯穿开口以形成连接到金属焊盘的穿通孔,以及形成再分布结构,再分布结构在顶部管芯和穿通孔上方并电连接到顶部管芯和穿通孔。
{Subject}: 1.一种制造集成电路封装结构的方法,包括：将顶部管芯接合到底部管芯；在所述顶部管芯上沉积第一介电衬垫；在所述第一介电衬垫上沉积间隙填充层,其中所述间隙填充层的第一热导率值高于氧化硅的第二热导率值；蚀刻所述间隙填充层和所述第一介电衬垫以形成贯穿开口,其中所述底部管芯中的金属焊盘暴露于所述贯穿开口；沉积衬垫所述贯穿开口的第二介电衬垫；用导电材料填充所述贯穿开口以形成连接到所述金属焊盘的穿通孔；以及形成再分布结构,所述再分布结构在所述顶部管芯和所述穿通孔上方并电连接到所述顶部管芯和所述穿通孔。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 封装器件及其形成方法
{Author}: 锺明慈;林咏淇;蔡延佐;薛仰志
{Author Address}: 中国台湾新竹市
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-21
{Notes}: CN119495579A
{Abstract}: 在封装器件中,其中,集成电路器件接合至衬底,可以通过将应力缓冲空气间隙掺入至保护材料(诸如间隙填充氧化物)中来减轻或消除由机械应变、CTE失配等引起的应力。空气间隙可以通过在沉积工艺期间调整和改变沉积参数和/或通过调整封装件中的相邻集成电路器件的尺寸和放置和/或通过在接合工艺之前在保护材料中形成沟槽来形成。本申请的实施例还涉及封装器件及其形成方法。
{Subject}: 1.一种形成封装器件的方法,所述方法包括：将顶部管芯接合至底部衬底；通过实施介电沉积工艺在所述底部衬底上方和所述顶部管芯周围沉积介电层；以及在所述介电层中形成腔,所述腔邻近所述顶部管芯的至少一侧,其中,所述腔配置为减轻所述顶部管芯上由所述介电层和所述封装器件的组件之间的热膨胀系数(CTE)失配引起的应力。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电子存储器器件及修改集成电路布局设计的方法
{Author}: 包家豪;王屏薇;洪连嵘;张峰铭;林祐宽;张瑞文
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-21
{Notes}: CN119497364A
{Abstract}: 电子存储器器件包括存储器单元电路。该电子存储器器件还包括非存储器单元电路。非存储器单元电路包括有源区。在俯视图中,有源区沿着第一方向延伸。有源区包括第一区段和第二区段。第一区段具有在俯视图中沿着第二方向测量的第一尺寸。第二区段具有在俯视图中沿着不同于第一方向的第二方向测量的第二尺寸。第二尺寸不同于第一尺寸。本申请的实施例还提供了修改集成电路布局设计的方法。
{Subject}: 1.一种电子存储器器件,包括：存储器单元电路；以及非存储器单元电路,所述非存储器单元电路包括有源区；其中：在俯视图中,所述有源区沿着第一方向延伸；所述有源区包括第一区段和第二区段；所述第一区段具有在所述俯视图中沿着第二方向测量的第一尺寸；所述第二区段具有在所述俯视图中沿着不同于所述第一方向的所述第二方向测量的第二尺寸；并且所述第二尺寸不同于所述第一尺寸。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路ESD保护的高维持电压的SCR器件
{Author}: 刘继芝;李云鹏;张文博;邹杭;罗熙;刘志伟
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2025-02-21
{Notes}: CN119497427A
{Abstract}: 本发明属高压集成电路(Integrated Circuits,简称IC)的静电放电(Electrostatic Discharge,简称ESD)保护器件设计领域,相较于栅接地N沟道金属氧化物半导体晶体管辅助触发的可控硅整流器(Grounded-Gate N-channel Metal-Oxide Semiconductor Transistor Triggered Silicon-Controlled Rectifier,简称GGSCR),具体提供一种用于集成电路ESD保护的高维持电压的SCR器件,可用于实现输入/输出端口(Input/Output,简称I/O)和电源域的ESD保护。本发明所述器件通过版图设计从三维结构改进了阳极结构和可调控的MOSFET分流结构,具有高维持电压、强抗闩锁能力和高鲁棒性等特点,可适用于多种电源域下的集成电路ESD保护。
{Subject}: 1.一种用于集成电路ESD保护的高维持电压的SCR器件,所述器件可以由n个重复的单元组成,对于其中任意一个单元,其特征在于：所述器件结构包括：一个P型硅衬底,在所述P型硅衬底内形成一个N型阱区和一个P型阱区,所述两阱区相邻；在所述N型阱区内和P型阱区内形成一个跨接两个阱区的N型重掺杂跨接区,在所述N型阱区形成一个P型重掺杂区,所述P型重掺杂区被N型重掺杂跨接区所环绕,P型重掺杂区和N型重掺杂跨接区由STI进行隔离。在所述P型阱区内形成一个N型重掺杂区和一个P型重掺杂区,所述的N型重掺杂区和P型重掺杂区依次远离N型阱区与P型阱区的结面,所述P型阱区中的N型重掺杂区和P型重掺杂区由STI进行隔离；在所述N型重掺杂跨接区与P型阱区内的N型重掺杂区之间的表面上方设置一个薄氧化层区,所述薄氧化层区上覆盖一个N型重掺杂多晶硅区。 N型阱区和P型阱区的结面处形成STI跨接区,所述STI跨接区被N型重掺杂跨接区所环绕。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种模拟集成电路的故障监控方法及系统
{Author}: 段尚琪;关又综;王家云;向映宇;何英龙;袁峻;赵玺;胡昌斌;陈柏希;程志万
{Author Address}: 650200 云南省昆明市官渡区太和街道办事处吴井路98号
{Subsidiary Author}: 云南电网有限责任公司昆明供电局
{Date}: 2025-02-18
{Notes}: CN119471293A
{Abstract}: 本发明公开了一种模拟集成电路的故障监控方法及系统,涉及集成电路技术领域,包括采集并记录模拟集成电路的电气参数数据；预处理所述电气参数数据,计算各个子单元的资源利用率并提取故障特征信息；构建与模拟集成电路相对应的数字孪生模型,基于数字孪生模型,模拟预测故障；根据电气参数数据、资源利用率和故障特征信息,引入强化学习算法,并基于模拟的预测故障,优化故障预警策略；根据故障预警策略动态调整不同故障类型的预警阈值和预警级别,实现故障监控。本发明能够及时发现异常情况,避免潜在故障对系统造成更大的损害,确保了监控系统的实时性和准确性,快速为维修人员提供故障信息,提高了维修效率。
{Subject}: 1.一种模拟集成电路的故障监控方法,其特征在于,包括：采集并记录模拟集成电路的电气参数数据；预处理所述电气参数数据,计算各个子单元的资源利用率并提取故障特征信息；构建与模拟集成电路相对应的数字孪生模型,基于数字孪生模型,模拟预测故障；根据电气参数数据、资源利用率和故障特征信息,引入强化学习算法,并基于模拟的预测故障,优化故障预警策略；根据故障预警策略动态调整不同故障类型的预警阈值和预警级别,实现故障监控。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路电阻特性的自动测试方法
{Author}: 尹宏程;黄金钟;张一帆;张恺祺
{Author Address}: 233030 安徽省蚌埠市龙子湖区汤和路2016号
{Subsidiary Author}: 华东光电集成器件研究所
{Date}: 2025-02-18
{Notes}: CN119471301A
{Abstract}: 本发明涉及一种集成电路电阻特性的自动测试方法,其特征在于包括以下步骤：1)、对该集成电路所用到的芯片及稳压器在常温常压、常温低压、低温常压、高温常压下进行自动测试,提取相应的数据；2)、采用加电进行电压测试的方式进行电阻检测。3)、采用Excel数据表格形式输入,可单只,也可批量输入。4)、根据产品技术指标要求,确定补偿计算目标,设置直观目标值。5)、通过补偿电路原理图,综合计算符合输出要求的外接电阻阻值,计算中采用迭代方式进行,选出最优结果。6)、并将此补偿求解计算公式采用编程语言实现计算结果。本发明的优点在于：能够对批量批次集成电路电阻进行自动计算补偿,使得计算补偿效率高、补偿精度高,提高了集成电路生产效率。
{Subject}: 1.一种集成电路电阻特性的自动测试方法,其特征在于包括以下步骤：1)、对该集成电路所用到的芯片及稳压器在常温常压、常温低压、低温常压、高温常压下进行自动测试,提取相应的数据；2)、采用加电进行电压测试的方式进行电阻检测；3)、采用Excel数据表格形式输入,可单只,也可批量输入；4)、根据产品技术指标要求,确定补偿计算目标,设置直观目标值；5)、通过补偿电路原理图,综合计算符合输出要求的外接电阻阻值；计算中采用迭代方式进行,选出最优结果；6)、并将此补偿求解计算公式采用编程语言实现计算结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种制冷设备控制方法、装置、电子设备及存储介质
{Author}: 吴文达;胡浩然;张南佑
{Author Address}: 519070 广东省珠海市横琴新区汇通三路108号办公608
{Subsidiary Author}: 珠海格力电器股份有限公司
{Date}: 2025-02-18
{Notes}: CN119472372A
{Abstract}: 本发明实施例提供了一种制冷设备控制方法、装置、电子设备及存储介质,通过调用所述测温模块获取测温模块温度值；当判定所述测温模块温度值异常,且已储存有通过所述电阻温度检测器获取的分压电路电压值时,确定与所述分压电路电压值对应的测温模块对照值；将所述测温模块对照值确定为有效温度值；基于所述有效温度值控制所述制冷设备,避免在基于串行数据通信协议传输测温模块温度值出现异常时,无法以正确的环境温度控制制冷设备,提升了针对制冷设备的环境温度获取准确性,进而提升了针对制冷设备的控制效率。
{Subject}: 1.一种制冷设备控制方法,其特征在于,所述方法应用于制冷设备的主控制器,所述主控制器配置有对应的温度采集板,所述温度采集板设置有测温模块和电阻温度检测器,包括：调用所述测温模块获取测温模块温度值；当判定所述测温模块温度值异常,且已储存有通过所述电阻温度检测器获取的分压电路电压值时,确定与所述分压电路电压值对应的测温模块对照值；将所述测温模块对照值确定为有效温度值；基于所述有效温度值控制所述制冷设备。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种芯片封装方法、芯片以及集成电路
{Author}: 王闻师;胡秋勇;赖鼐
{Author Address}: 519000 广东省珠海市横琴新区环岛北路2515号2单元2001
{Subsidiary Author}: 珠海妙存科技有限公司
{Date}: 2025-02-18
{Notes}: CN119480657A
{Abstract}: 本发明公开了一种芯片封装方法、芯片以及集成电路,方法包括：在封装基板的阻焊开窗上压焊植球得到金属植球；通过金属植球对电容进行放电处理得到第一封装芯片；对第一封装芯片进行芯片压焊处理得到第二封装芯片；对第二封装芯片进行封装成型处理后得到至少一个第三封装芯片。通过在阻焊开窗上压焊植球,从而将封装基板上电容的电能释放掉,因此,将电容的放电整合到压焊工艺中,在不增加工艺流程以及生产成本的前提下,将电容的电能释放掉,且不影响芯片的性能,可广泛应用于芯片封装技术领域。
{Subject}: 1.一种芯片封装方法,其特征在于,包括：在封装基板的阻焊开窗上压焊植球得到金属植球,所述阻焊开窗与贴装在所述封装基板上的电容电连接；通过所述金属植球对所述电容进行放电处理得到第一封装芯片,所述金属植球接地；对所述第一封装芯片进行芯片压焊处理得到第二封装芯片,所述芯片压焊处理表征将待封装芯片压焊到所述封装基板上；对所述第二封装芯片进行封装成型处理后得到至少一个第三封装芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的全自动封装加工设备
{Author}: 郑石磊;郑振军
{Author Address}: 221200 江苏省徐州市睢宁县双沟镇双塔路与苏杭路交叉口
{Subsidiary Author}: 江苏丰源电子科技有限公司
{Date}: 2025-02-18
{Notes}: CN119480695A
{Abstract}: 本申请涉及芯片加工设备技术领域,公开了一种集成电路芯片的全自动封装加工设备,包括安装框,所述安装框的顶部固定连接有传动带,所述传动带用于传送电路芯片,所述传动带的外部设置有对齐机构,所述安装框的顶部一端固定连接有机械臂,所述机械臂的顶部底端设置有对齐夹爪机构,所述对齐夹爪机构用于配合对齐机构实现电路芯片与封装结构间的夹持和对齐,所述安装框的内部设置有清理机构,所述清理机构用于芯片封装前对芯片进行清理。通过喷气头喷出因此能够将芯片上的灰尘吹走,同时启动吸尘头,利用吸尘头将吹出的灰尘吸入集尘箱内部,从而能够完成芯片的清理,降低了芯片封装的成本,同时也减少传输的时间,继而能够提高芯片封装的效率。
{Subject}: 1.一种集成电路芯片的全自动封装加工设备,包括安装框(1),其特征在于,所述安装框(1)的顶部固定连接有传动带(2),所述传动带(2)用于传送电路芯片,所述传动带(2)的外部设置有对齐机构(3),所述安装框(1)的顶部一端固定连接有机械臂(4),所述机械臂(4)的顶部底端设置有对齐夹爪机构(5),所述对齐夹爪机构(5)用于配合对齐机构(3)实现电路芯片与封装结构间的夹持和对齐,所述安装框(1)的内部设置有清理机构(6),所述清理机构(6)用于芯片封装前对芯片进行清理,所述安装框(1)的顶部一侧固定连接有焊接机械爪(9),焊接机械爪(9)用于芯片和封装结构间的焊接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种抗电迁移金属互连导线及其制备方法与应用
{Author}: 程鑫;庄鑫;徐靖夫;高诗阳;韩兵;张轩铭;陈铭
{Author Address}: 518055 广东省深圳市南山区桃源街道学苑大道1088号
{Subsidiary Author}: 南方科技大学
{Date}: 2025-02-18
{Notes}: CN119480792A
{Abstract}: 本发明公开一种抗电迁移金属互连导线及其制备方法与应用,所述制备方法包括：提供金属互连导线；采用惰性元素的离子束对所述金属互连导线进行辐照处理,得到抗电迁移金属互连导线；其中,所述抗电迁移金属互连导线的惰性离子辐照剂量为1×10～5～1×10～(19)ions/cm～2。本发明的辐照处理,一方面抑制了金属互连导线晶界处的金属原子迁移,使通电时电子的动量主要转移到晶粒内的金属原子,进而延长电迁移失效时间；另一方面使金属互连导线表面形成了一层非晶层,抑制了金属互连导线表面的金属原子迁移,进而能够避免断裂。该制备方法不改变金属互连导线的结构,适用于纳米级金属互连导线,且操作简单,处理时间短,可以与集成电路中的其他工艺步骤相兼容。
{Subject}: 1.一种抗电迁移金属互连导线的制备方法,其特征在于,包括步骤：提供金属互连导线；采用惰性元素的离子束对所述金属互连导线进行辐照处理,得到抗电迁移金属互连导线；其中,所述抗电迁移金属互连导线的惰性离子辐照剂量为1×10～5～1×10～(19)ions/cm～2。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其形成方法
{Author}: 吴曜丞;林华恺;侯皓程;王宗鼎;蔡豪益
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-18
{Notes}: CN119480827A
{Abstract}: 在实施例中,器件包括：中介层,包括：背侧再分布结构；互连管芯,位于背侧再分布结构上方,互连管芯包括衬底、从衬底突出的衬底通孔和衬底通孔周围的隔离层；第一密封剂,位于互连管芯周围,第一密封剂的表面与隔离层的表面和衬底通孔的表面基本上共面；以及前侧再分布结构,位于第一密封剂上方,前侧再分布结构包括物理接触衬底通孔的第一导电通孔,隔离层将第一导电通孔与衬底分隔开。本申请的实施例还涉及半导体器件及其形成方法。
{Subject}: 1.一种半导体器件,包括：中介层,包括：背侧再分布结构；互连管芯,位于所述背侧再分布结构上方,所述互连管芯包括衬底、从所述衬底突出的衬底通孔和所述衬底通孔周围的隔离层；第一密封剂,位于所述互连管芯周围,所述第一密封剂的表面与所述隔离层的表面和所述衬底通孔的表面基本上共面；以及前侧再分布结构,位于所述第一密封剂上方,所述前侧再分布结构包括物理接触所述衬底通孔的第一导电通孔,所述隔离层将所述第一导电通孔与所述衬底分隔开。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种数字可变增益放大器
{Author}: 梁怡淑;权海洋;杨立;夏伯文;上官依平;孙春赢;汪浩;张士贤
{Author Address}: 100076 北京市丰台区东高地四营门北路2号科研楼
{Subsidiary Author}: 北京时代民芯科技有限公司;北京微电子技术研究所
{Date}: 2025-02-18
{Notes}: CN119483522A
{Abstract}: 本发明属于射频集成电路领域,具体涉及了一种数字可变增益放大器,旨在解决传统可变增益放大器无法同时达到低附加相移和高增益精度、面积大的问题。本发明包括：输入级放大电路、增益控制电路和输出巴伦；输入级放大电路采用L型匹配结构,通过共射放大器提供增益；增益控制电路通过数控电流舵阵列结构实现信号增益调节功能；输出巴伦将从增益控制电路接收的差分信号转换成单端信号,同时实现输出匹配。本发明的数字可变增益放大器具有增益精度高、附加相移低、面积小的优势,能够促进相控阵系统向高性能、小型化、低成本和高集成度的方向发展。
{Subject}: 1.一种数字可变增益放大器,其特征在于,所述放大器包括顺次电连接的输入级放大电路、增益控制电路和输出巴伦；所述输入级放大电路,用于获取差分射频输入信号并初步增益；所述增益控制电路,通过设置的数控电流舵阵列进行初步增益的差分射频输入信号的设定增益,获得设定增益差分射频信号；所述输出巴伦,用于将所述设定增益差分射频信号转换为单端射频信号并输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种应用于LDO的电阻修调网络及集成电路
{Author}: 马宇蒙;薛雨腾;陈建章;肖云钞
{Author Address}: 310051 浙江省杭州市滨江区长河街道长河路351号4号楼5层A座501室
{Subsidiary Author}: 杭州晶华微电子股份有限公司
{Date}: 2025-02-14
{Notes}: CN118868939B
{Abstract}: 本发明公开了一种应用于LDO的电阻修调网络及集成电路,该网络包括低位电阻修调模块、高位电阻修调模块和两组译码器,其中,低位电阻修调模块包括多个低位电阻和多个第一MOS开关,高位电阻修调模块包括多个高位电阻和多个第二MOS开关；两组译码器分别用于控制低位电阻修调模块和高位电阻修调模块。本发明通过利用编码器大幅度的降低了控制端口的使用；本发明固定引入2个开关导通阻抗,使得修调的单位步调变化一样,输出受到开关的TC变化较小；本发明实现了电阻复用,减小了电阻修调网络部分电阻所占的面积,同时提高了版图的匹配度。
{Subject}: 1.一种应用于LDO的电阻修调网络,其特征在于,包括：低位电阻修调模块、高位电阻修调模块和两组译码器,所述低位电阻修调模块包括2～(n/2)-1个低位电阻和2～(n/2)个第一MOS开关,所述高位电阻修调模块包括2～(n/2)-1个高位电阻和2～(n/2)个第二MOS开关；其中,n表示修调控制位数,n为偶数；在所述低位电阻修调模块中,2～(n/2)-1个低位电阻串联；第一个低位电阻的初始端与第一个第一MOS开关的源极连接,相邻两个低位电阻之间的连接节点与一第一MOS开关的源极连接,最后一个低位电阻的末端与最后一个第一MOS开关的源极连接；2～(n/2)个第一MOS开关的漏极连接在一起；在所述高位电阻修调模块中,2～(n/2)-1个高位电阻串联；第一个高位电阻的初始端与第一个第二MOS开关的源极连接,相邻两个高位电阻之间的连接节点与一第二MOS开关的源极连接,最后一个高位电阻的末端与最后一个第二MOS开关的源极连接；2～(n/2)个第二MOS开关的漏极连接在一起；其中,最后一个第一MOS开关的漏极与第一个第二MOS开关的源极连接；2～(n/2)个第一MOS开关的栅极分别与一组译码器的输出端连接,2～(n/2)个第二MOS开关的栅极分别与另一组译码器的输出端连接,两组译码器的输入端连接外界输入的控制信号；所述低位电阻为R,所述高位电阻由译码器的输出决定；所述高位电阻的单位阻值是低位电阻的单位阻值的2～(n/2)倍；所述电阻修调网络的修调范围为(0-2～n-1)R。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 寿命预测方法、装置和计算机设备
{Author}: 牛皓;柳月波;颜佳辉;廖文渊;李树旺;杨少华;赖灿雄;周斌;路国光
{Author Address}: 511370 广东省广州市增城区朱村街朱村大道西78号
{Subsidiary Author}: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
{Date}: 2025-02-14
{Notes}: CN119438857A
{Abstract}: 本申请涉及一种寿命预测方法、装置和计算机设备,该方法包括在预设测试条件下对集成电流进行测试,获取集成电路中多个目标器件在测试过程中的电应力参数,然后根据测试条件的条件参数和各目标器件的电应力参数,分别确定各目标器件的退化参数,以从多个目标器件中确定出该集成电路的薄弱器件,最后即可基于短板效应,根据薄弱器件的寿命确定集成电路的寿命。薄弱器件为集成电路中最易损坏的器件,因此薄弱器件的寿命能够真实有效地反映出集成电路的实际寿命,本申请基于集成电路运行过程中的各目标器件的实际运行参数找到集成电路的薄弱器件,根据薄弱器件的寿命确定集成电路的寿命,能够对集成电路的寿命进行准确预测。
{Subject}: 1.一种寿命预测方法,其特征在于,所述方法包括：获取在预设测试条件下,集成电路中多个目标器件在测试过程中的电应力参数；根据所述测试条件的条件参数和各所述目标器件的电应力参数,分别确定各所述目标器件的退化参数；根据各所述目标器件的退化参数确定多个目标器件中的薄弱器件；其中,所述薄弱器件的退化参数大于多个目标器件中的剩余器件的退化参数；根据所述薄弱器件确定所述集成电路的寿命。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路大数据存储优化系统
{Author}: 王伟;卢凯;周训恩
{Author Address}: 518042 广东省深圳市福田区沙头街道天安社区车公庙泰然七路1号博今商务广场B座二十一层2107
{Subsidiary Author}: 深圳市源斯特应用技术有限公司
{Date}: 2025-02-14
{Notes}: CN119440405A
{Abstract}: 本发明属于数据存储领域,具体涉及一种集成电路大数据存储优化系统,包括数据控制模块、存储单元模块、数据缓存模块、错误检测与纠正模块、数据压缩模块、地址映射模块、电源管理模块,数据控制模块用于负责协调各个模块的工作,对数据的读写操作进行控制和管理,存储单元模块用于确定存储单元的结构设计,并对存储单元的状态进行监测。该集成电路大数据存储优化系统通过采用新型非易失性存储器技术和优化的存储单元结构及材料,大大提高了存储容量,同时采用智能缓存替换策略、多级缓存结构和缓存预取技术等,显著提高了数据的读写速度,这使得在大数据存储场景下,能够快速存储和读取大量数据,满足现代信息技术对数据处理的高要求。
{Subject}: 1.一种集成电路大数据存储优化系统,其特征在于：包括：数据控制模块,所述数据控制模块用于负责协调各个模块的工作,对数据的读写操作进行控制和管理；存储单元模块,所述存储单元模块用于确定存储单元的结构设计,并对存储单元的状态进行监测；数据缓存模块,所述数据缓存模块用于暂存即将写入存储单元阵列的数据或者从存储单元阵列中读取的数据,以提高数据的读写速度；错误检测与纠正模块,所述错误检测与纠正模块用于对存储在存储单元阵列中的数据进行错误检测和纠正,以提高数据的可靠性；数据压缩模块,所述数据压缩模块用于对即将写入存储单元阵列的数据进行压缩,以减少数据的存储空间占用；地址映射模块,所述地址映射模块用于将外部设备提供的逻辑地址映射为存储单元阵列中的物理地址,以实现数据的快速定位和访问；电源管理模块,所述用于负责管理系统的电源供应,以降低系统的功耗。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路可制造性验证的系统软件设计方法及系统
{Author}: 王文烽
{Author Address}: 215000 江苏省苏州市苏州工业园区金鸡湖大道99号苏州纳米城1幢505、507
{Subsidiary Author}: 中科苏州微电子产业技术研究院
{Date}: 2025-02-14
{Notes}: CN119442991A
{Abstract}: 本发明提供集成电路可制造性验证的系统软件设计方法及系统,涉及集成电路技术领域,包括基于所述集成电路设计数据,构建多层次验证模型,对所述多层次验证模型进行并行计算处理,生成可制造性预测结果,识别潜在的制造缺陷,基于所述潜在的制造缺陷,自动生成优化建议,所述优化建议包括版图修改方案和工艺参数调整方案；将所述优化建议应用于所述集成电路设计数据,生成优化后的设计数据；对所述优化后的设计数据进行迭代验证,直至满足预设的可制造性指标,所述可制造性指标包括良品率、可靠性和性能参数；将所述集成电路制造数据包传输至制造执行系统,用于指导集成电路的实际制造过程。
{Subject}: 1.集成电路可制造性验证的系统软件设计方法,其特征在于,包括：接收集成电路设计数据,所述集成电路设计数据包括版图数据和工艺参数；基于所述集成电路设计数据,构建多层次验证模型,所述多层次验证模型包括器件级模型、单元级模型和芯片级模型；对所述多层次验证模型进行并行计算处理,生成可制造性预测结果,所述并行计算处理采用分布式计算架构,将验证任务分配至多个计算节点；根据所述可制造性预测结果,识别潜在的制造缺陷,所述潜在的制造缺陷包括光刻热点、金属桥接和via缺失；基于所述潜在的制造缺陷,自动生成优化建议,所述优化建议包括版图修改方案和工艺参数调整方案；将所述优化建议应用于所述集成电路设计数据,生成优化后的设计数据；对所述优化后的设计数据进行迭代验证,直至满足预设的可制造性指标,所述可制造性指标包括良品率、可靠性和性能参数；生成可制造性验证报告,所述可制造性验证报告包括缺陷分布图、优化效果分析和最终可制造性评估结果；将所述可制造性验证报告与所述优化后的设计数据集成,形成集成电路制造数据包；将所述集成电路制造数据包传输至制造执行系统,用于指导集成电路的实际制造过程。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于基准测试集的集成电路物理设计工具评测系统
{Author}: 张方;余立艳;游海龙;徐洋;徐杰琳
{Author Address}: 710071 陕西省西安市太白南路2号
{Subsidiary Author}: 西安电子科技大学
{Date}: 2025-02-14
{Notes}: CN119442998A
{Abstract}: 本发明涉及一种基于基准测试集的集成电路物理设计工具评测系统,包括：用例管理模块、被测工具管理模块和测试执行与报告模块；用例管理模块用于根据用户指令,利用具有统一命名规范格式和数据规范格式的基准例子新建用例,将新建的用例上传到基准测试集库；被测工具管理模块用于根据用户指令上传被测件；测试执行与报告模块用于根据用户指令,利用被测件运行通过规范性检查的评测用例后得到被测件的输出值,并将被测件的输出值与标杆工具运行评测用例的输出值通过评测算法进行同一标准换算,输出被测件的每个指标的性能评测值可视化评估报告。该评测系统的指标评分方法简单、实用,可以根据不同指标的得分值快速评估出物理设计工具的性能。
{Subject}: 1.一种基于基准测试集的集成电路物理设计工具评测系统,其特征在于,包括：用例管理模块、被测工具管理模块和测试执行与报告模块,其中,所述用例管理模块用于根据用户指令,在集成电路不同的数据分类下利用清洗后具有统一命名规范格式和数据规范格式的基准例子新建用例,将新建的用例上传到基准测试集库,并且实现对所述基准测试集库中的用例进行编辑、删除、分类、复制和查询以更新所述基准测试集库；所述被测工具管理模块用于根据用户指令上传被测件；所述测试执行与报告模块用于根据用户指令,从所述基准测试集库中选取一组评测用例并进行规范性检查,利用所述被测件运行通过规范性检查的评测用例后得到被测件的输出值,并将所述被测件的输出值与标杆工具运行所述评测用例的输出值通过评测算法进行同一标准换算,输出所述被测件的每个指标的性能评测值和可视化评估报告。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有集成电感器的转换器封装
{Author}: 涩谷诚;鄢艺;松浦政光;A·波达尔
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德州仪器公司
{Date}: 2025-02-14
{Notes}: CN119447035A
{Abstract}: 本申请涉及一种具有集成电感器的转换器封装。半导体封装(101)包括由模制化合物(108)覆盖以形成具有顶部表面和底部表面的四边封装的集成电路裸片(102)。第一群组的无引线触点(103)在所述封装的第一侧和所述底部表面上暴露。第二群组的无引线触点(103)在所述封装的第二侧和所述底部表面上暴露,其中所述第二侧与所述第一侧相对。第一外部引线(104)从所述封装的第三侧延伸。第二外部引线(104)从所述封装的与所述第三侧相对的第四侧延伸。所述第一外部引线(104)和所述第二外部引线(104)弯曲以在所述封装的所述顶部表面上方延伸。所述第一外部引线(104)和所述第二外部引线(104)具有鸥形翼形状或J形形状。
{Subject}: 1.一种半导体封装,其包括：集成电路IC裸片,其由模制化合物覆盖以形成具有顶部表面和底部表面的四边封装；第一群组的无引线触点,其在所述封装的第一侧和所述底部表面上暴露；第二群组的无引线触点,其在所述封装的第二侧和所述底部表面上暴露,其中所述第二侧与所述第一侧相对；第一外部引线,其从所述封装的第三侧延伸；以及第二外部引线,其从所述封装的与所述第三侧相对的第四侧延伸,所述第一外部引线和所述第二外部引线弯曲以在所述封装的所述顶部表面上方延伸。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路过流自保护电路和保护方法
{Author}: 石强;熊平戬;席虹标;诸葛燕萍;李鹏;黄锋锋;蒋高健;吴见平;王俊郎
{Author Address}: 541004 广西壮族自治区桂林市七星区六合路98号
{Subsidiary Author}: 中国电子科技集团公司第三十四研究所
{Date}: 2025-02-14
{Notes}: CN119448148A
{Abstract}: 本发明涉及电子学技术领域,具体涉及一种集成电路过流自保护电路和保护方法,包括运算放大减法子电路和运算放大比较子电路,所采用的运算放大器均为轨对轨运算放大器,本发明通过运算放大减法子电路和运算放大比较子电路的设置可以有效防止器件内部电流增加导致芯片局部温度升高的情况,同时本发明采用的芯片均为运算放大器、易集成、体积小和电路简单,这种电路架构简单、成本低、方法简单实用,从而解决了现有的集成电路在发生单粒子锁定容易导致器件永久损坏的问题。
{Subject}: 1.一种集成电路过流自保护电路,其特征在于,包括运算放大减法子电路和运算放大比较子电路,所述运算放大减法子电路和所述运算放大比较子电路连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种步进电机电流控制方法和装置
{Author}: 方健;陈胥睿;刘华杰;金宇涵
{Author Address}: 611731 四川省成都市高新西区西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2025-02-14
{Notes}: CN119448836A
{Abstract}: 本发明属于集成电路技术领域,尤其涉及一种步进电机电流控制方法和装置。本发明用于H桥电机驱动电路,H桥的四个开关在驱动信号的控制下控制电机的工作状态,在一个PWM周期内,通过对H桥的四个开关进行控制使得负载平均电流与设定电流相等。本发明提供的一种步进电机电流控制方法,能够将一个PWM周期内的负载平均电流与设定电流完全相等,减少了步进电机角度位置的误差。并提出了相应实现该衰减模式的步进电机控制装置。
{Subject}: 1.一种步进电机电流控制方法,用于H桥电机驱动电路,定义H桥的四个开关分别为第一开关、第二开关、第三开关、第四开关,其中第一开关和第二开关为高侧功率管,第三开关和第四开关为低侧功率管,四个开关在驱动信号的控制下控制电机的工作状态,其特征在于,在一个PWM周期内,通过对H桥的四个开关进行控制使得负载平均电流与设定电流相等,设定最大电流值A1和最小电流值A2,根据A1和A2得到平均电流值A3；在正常工作模式中,所述控制方法包括：开启第一开关和第四开关,电机进入充电阶段,持续时间为t1,充电阶段结束后电流值为A1；开启第三开关和第四开关,进入第一慢衰减阶段,持续时间为t2；开启第二开关和第三开关,进入第一快衰减阶段,持续时间为t3,第一快衰减阶段结束后电流值为A3；开启第二开关和第三开关,进入第二快衰减阶段,持续时间为t4,t4＝t3；开启第三开关和第四开关,进入第二慢衰减阶段,持续时间为t5,第一慢衰减阶段结束后电流值为A2,t5＝t2。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 具有较低扩展电阻的感测晶体管
{Author}: E·J·金;T·格雷布斯;金成龙;S·贝克;傅威;赵晓春;A·潘卡杰
{Author Address}: 美国德克萨斯州
{Subsidiary Author}: 德州仪器公司
{Date}: 2025-02-14
{Notes}: CN119451216A
{Abstract}: 本申请涉及一种具有较低扩展电阻的感测晶体管。所描述的实例包含一种具有第一(401c)和第二(401a、401b、401d、401e)晶体管的集成电路(400)。所述第一晶体管(401C)包含延伸到半导体衬底中的多个沟槽以及多个源极区(406'),每一源极区位于一对相邻沟槽之间。第一源极端子(436)连接到所述多个源极区(406')。所述第二晶体管(401a、401b、401d、401e)包含位于一对所述沟槽之间的中心源极区(406)以及连接到所述中心源极区(406)的第二源极端子(440)。所述第二源极端子(440)与所述第一源极端子(436)导电隔离。
{Subject}: 1.一种集成电路,其包括：第一晶体管,其包含：多个沟槽,其延伸到半导体衬底中；多个源极区,每一源极区位于一对相邻沟槽之间；以及第一源极端子,其连接到所述多个源极区；以及第二晶体管,其包含：中心源极区,其位于一对所述沟槽之间；以及第二源极端子,其连接到所述中心源极区并且与所述第一源极端子导电隔离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种声传感器芯片加工及封装方法
{Author}: 宋金龙;周铭;商兴莲;陈丙根
{Author Address}: 215000 江苏省苏州市高新区龙山路89号
{Subsidiary Author}: 中国兵器工业集团第二一四研究所苏州研发中心
{Date}: 2025-02-11
{Notes}: CN119409137A
{Abstract}: 本发明公开了一种声传感器芯片加工及封装方法,首先对第一SOI晶圆的器件层进行第一次图形化浅腔刻蚀,形成两个浅腔和一个锚点；在两个浅腔内刻蚀形成止挡结构；在器件层的表面通过热氧工艺生成第二氧化层；将第一SOI晶圆的器件层图形化刻蚀到埋氧层,将止挡结构和下电极与器件层中的其它硅进行物理隔离；依次图形化刻蚀下电极上的器件层到埋氧层,再刻蚀埋氧层到衬底层,最后再将衬底层刻蚀一定的深度,最终得到阻尼孔；将两片SOI晶圆的器件层进行面对面的硅硅键合；去除第二SOI晶圆衬底层上的第一氧化层、衬底层以及埋氧层。本发明加工方法提高抗振动干扰MEMS全差分麦克风的灵敏度、信噪比和带宽等指标。
{Subject}: 1.一种声传感器芯片加工方法,其特征在于,包括步骤：S1、选取两片SOI晶圆,每片SOI晶圆分别包括依次相接的器件层、埋氧层、衬底层和第一氧化层；S2、对第一SOI晶圆的器件层进行第一次图形化浅腔刻蚀,形成左右对称分布的两个浅腔,两个浅腔之间未刻蚀的部分作为锚点；S3、对第一SOI晶圆的器件层进行第二次图形化浅腔刻蚀,在两个浅腔内形成止挡结构；S4、在第一SOI晶圆器件层的表面通过热氧工艺生成第二氧化层；S5、图形化刻蚀去除第二氧化层部分区域,形成第一SOI晶圆与第二SOI晶圆的键合区域、下电极上拟开设阻尼孔区域；S6、将第一SOI晶圆的器件层图形化刻蚀到埋氧层,将止挡结构和下电极与器件层中的其它硅进行物理隔离；S7、依次图形化刻蚀下电极上的器件层到埋氧层,再刻蚀埋氧层到衬底层,最后再将衬底层刻蚀一定的深度,最终得到阻尼孔；S8、将第二SOI晶圆的器件层与第一SOI晶圆的器件层进行面对面的硅硅键合；S9、去除第二SOI晶圆衬底层上的第一氧化层、衬底层以及埋氧层；S10、图形化刻蚀第一SOI晶圆的衬底层和第一氧化层,增加后腔室空气的体积；S11、在第一SOI晶圆的器件层上图形化加工金属焊盘,至少包括敏感结构焊盘和两个下电极焊盘；S12、图形化刻穿第二SOI晶圆的器件层形成狭缝,将敏感结构与第一SOI晶圆器件层的其它部分物理隔离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于延迟计算的精度测试平台
{Author}: 严超;乌子舒
{Author Address}: 314000 浙江省嘉兴市经济技术开发区昌盛南路36号嘉兴智慧产业创新园6幢902-2室
{Subsidiary Author}: 浙江合昕工业软件有限公司
{Date}: 2025-02-11
{Notes}: CN119414203A
{Abstract}: 本发明公开了一种用于延迟计算的精度测试平台,测试数据采集模块,用于将集成电路的每条时序路径分解为多个独立的stage；测试数据库,用于以标准化格式存储各stage的计算所需信息；测试数据修改及文件生成模块,用于根据测试需求修改存储的stage数据,并将修改后的数据重构为符合特定EDA工具要求的设计文件；测试运行及评估模块,用于执行目标测试软件和对标的第三方软件,解析结果并进行对比分析。本发明公开的一种用于延迟计算的精度测试平台,解决在ASIC大规模设计中,计算精度评估的复杂性和单独模块验证的困难,通过提供一个标准化、模块化的测试环境,显著提高VLSI设计EDA工具的开发效率和准确性,同时提供与第三方软件工具对比的自动化流程。
{Subject}: 1.一种用于延迟计算的精度测试平台,其特征在于,包括：测试数据采集模块、测试数据库、测试数据修改及文件生成模块和测试运行及评估模块,其中：所述测试数据采集模块,用于将集成电路的每条时序路径分解为多个独立的stage；所述测试数据库,用于以标准化格式存储各stage的计算所需信息；所述测试数据修改及文件生成模块,用于根据测试需求修改存储的stage数据,并将修改后的数据重构为符合特定EDA工具要求的设计文件以及数据文件；所述测试运行及评估模块,用于执行目标EDA工具和对标的第三方软件,解析结果并进行对比分析。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种伪随机序列的存储方法、压测测试方法、装置和系统
{Author}: 周仁伟;金新强;尹泽
{Author Address}: 510000 广东省广州市天河区岑村松岗大街8号
{Subsidiary Author}: 广州小鹏汽车科技有限公司
{Date}: 2025-02-11
{Notes}: CN119415065A
{Abstract}: 本发明涉及仿真测试技术领域,公开一种伪随机序列的存储方法、压测测试方法、装置和系统。该方法包括：获取存储器的内存信息和存储器内预留存储资源的地址,内存信息包括存储器内存资源大小；根据内存资源大小按照伪随机二进制序列算法,生成伪随机二进制序列PRBS原数据；将PRBS原数据按照预设的聚类算法处理,生成对应于PRBS原数据的预期数据；根据地址将PRBS原数据和预期数据存储至存储器的预留存储资源中。本方法通过外部模块方式产生PRBS数据,不需要在原硬件电路中设置PRBS模块,降低设计的复杂度；同时通过软件的外部模块方式,方便地生成不同阶数的伪随机二进制序列,提高生成PRBS数据的灵活性,满足不同应用场景需求。
{Subject}: 1.一种伪随机序列的存储方法,其特征在于,应用于外部模块,所述外部模块与一集成电路连接,所述集成电路上集成有处理器和存储器,所述方法包括：获取存储器的内存信息和存储器内预留存储资源的地址,所述内存信息包括存储器内存资源大小；根据所述内存资源大小按照伪随机二进制序列算法,生成伪随机二进制序列PRBS原数据；将所述PRBS原数据按照预设的聚类算法处理,生成对应于所述PRBS原数据的预期数据,所述预期数据用于对所述PRBS原数据做压测测试；根据所述地址将所述PRBS原数据和所述预期数据存储至所述存储器的预留存储资源中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路中扫描链约束修正方法、装置、设备及存储介质
{Author}: 边少鲜;文明宇
{Author Address}: 300450 天津市滨海新区海洋高新技术开发区信安创业广场5号楼
{Subsidiary Author}: 飞腾信息技术有限公司
{Date}: 2025-02-11
{Notes}: CN119416715A
{Abstract}: 本申请提供了一种集成电路中扫描链约束修正方法、装置、设备及存储介质,其中,该方法包括：获取集成电路的初始约束文件,初始约束文件中包括各端脚的初始功能约束信息,初始功能约束信息中至少包括：放松约束信息,根据初始约束文件中的各端脚的放松约束信息,确定至少一个目标端脚,根据目标端脚的连接信息以及放松约束信息,确定目标端脚的目标功能约束信息以及目标端脚对应的目标扫描链的边界寄存器以及目标寄存器,根据目标端脚的目标功能约束信息,对边界寄存器以及目标寄存器进行时序修正。本申请实现了在不增加物理设计的同时,也不影响后续的测试时间,提升了DFT设计的效率。
{Subject}: 1.一种集成电路中扫描链约束修正方法,其特征在于,包括：获取集成电路的初始约束文件,所述初始约束文件中包括各端脚的初始功能约束信息,所述初始功能约束信息中至少包括：放松约束信息；根据所述初始约束文件中的各端脚的放松约束信息,确定至少一个目标端脚；根据所述目标端脚的连接信息以及放松约束信息,确定所述目标端脚的目标功能约束信息以及所述目标端脚对应的目标扫描链的边界寄存器以及目标寄存器,所述目标寄存器包括首端寄存器或尾端寄存器,所述首端寄存器为所述目标扫描链上的第一个寄存器,所述尾端寄存器为所述目标扫描链上的最后一个寄存器；根据所述目标端脚的目标功能约束信息,对所述边界寄存器以及所述目标寄存器进行时序修正。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于LLM-Agent的集成电路后端验证方法
{Author}: 俞磊;李小南;张江江
{Author Address}: 200438 上海市杨浦区国权北路1688弄68号1303室(集中登记地)
{Subsidiary Author}: 上海芯轫科技有限公司
{Date}: 2025-02-11
{Notes}: CN119416735A
{Abstract}: 本发明公开了一种基于LLM-Agent的集成电路后端验证方法；其包括以下步骤：步骤1：设置代理规则；步骤2：配置后端验证工具；步骤3：让大语言模型LLM学习操作指南和规则文档；步骤4：获取用户输入,并提取出需求的参数,生成调用工具所需的命令行指令；步骤五：大语言模型LLM进行任务规划,调用工具实现后端验证。本发明能让用户更加智能地使用后端验证工具,降低了用户的学习成本,同时,大语言模型LLM智能的决策也使得用户能够更好地应对复杂的后端验证任务,提高任务的完成质量。
{Subject}: 1.一种基于LLM-Agent的集成电路后端验证方法,其特征在于,包括以下步骤：1)设置代理规则；2)配置后端验证工具；3)让大语言模型LLM学习操作指南和规则文档；4)获取用户输入,提取出用户请求的参数,生成调用工具所需的命令行指令；5)大语言模型LLM进行任务规划,调用工具实现后端验证。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路结构及其制造方法
{Author}: 罗弘焜
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-11
{Notes}: CN119419180A
{Abstract}: 本公开实施例提供了集成电路(IC)结构,IC结构包括：第一衬底,具有第一表面,第一表面具有沿第一方向的法线方向；第一IC芯片,接合至第一衬底；以及第二IC芯片,电连接至第一IC芯片。第一IC芯片和第二IC芯片密封在具有密封材料层的同一封装件中,并且密封材料层包括第一各向异性散热材料。第一各向异性散热材料是导热的,具有沿第一方向的第一热导率和沿垂直于第一方向的第二方向的第二热导率。第二热导率基本上大于第一热导率。本申请的实施例还涉及集成电路结构及其制造方法。
{Subject}: 1.一种集成电路(IC)结构,包括：第一类型导电性的第一场效应晶体管(FET),其中,所述第一场效应晶体管还包括：第一沟道,沿第一方向垂直堆叠,所述第一沟道沿垂直于所述第一方向的第二方向纵向延伸；第一源极和第一漏极,设置在所述第一沟道的相对侧上并且接触所述第一沟道的每个；以及第一栅极,介于所述第一源极和所述第一漏极之间,并且延伸以包裹所述第一沟道的每个；与所述第一类型导电性相反的第二类型导电性的第二场效应晶体管,其中,所述第二场效应晶体管沿所述第一方向堆叠在所述第一场效应晶体管上方,并且还包括：第二沟道,沿所述第一方向垂直堆叠,所述第二沟道沿所述第二方向纵向延伸；第二源极和第二漏极,设置在所述第二沟道的相对侧上并且接触所述第二沟道的每个；以及第二栅极,介于所述第二源极和所述第二漏极之间,并且延伸以包裹所述第二沟道的每个；以及各向异性散热结构,设置在所述第一场效应晶体管下面,其中,所述各向异性散热结构包括电绝缘且导热的各向异性散热材料,具有沿所述第一方向的第一热导率和沿所述第二方向的第二热导率,并且其中,所述第二热导率基本上大于所述第一热导率。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 充电控制模组、方法、电子设备及计算机可读存储介质
{Author}: 李光伟;林江红
{Author Address}: 230000 安徽省合肥市高新区习友路3335号中国(合肥)国际智能语音产业园A区1号中试楼6楼
{Subsidiary Author}: 合肥移瑞通信技术有限公司
{Date}: 2025-02-11
{Notes}: CN119419973A
{Abstract}: 本申请提供一种充电控制模组、方法、电子设备及计算机可读存储介质。充电控制模组包括充电管理模块、协议芯片以及充电芯片,充电管理模块通过集成电路总线分别连接至协议芯片与充电芯片,协议芯片与充电接口连接,用于确定与充电接口连接的外部设备适配的目标充电协议信息,充电管理模块用于通过与协议芯片连接的集成电路总线,获取目标充电协议信息,根据目标充电协议信息确定充电芯片的目标充电参数,通过与充电芯片连接的集成电路总线,将目标充电参数输入至充电芯片,充电芯片与电池连接,用于按照目标充电参数进行基于电池的充电处理。本申请提供的实施例可降低充电控制方案的实现成本。
{Subject}: 1.一种充电控制模组,其特征在于,所述充电控制模组包括充电管理模块、协议芯片以及充电芯片,所述充电管理模块通过集成电路总线分别连接至所述协议芯片与所述充电芯片,所述协议芯片,与充电接口连接,用于确定与所述充电接口连接的外部设备适配的目标充电协议信息；所述充电管理模块,用于通过与所述协议芯片连接的集成电路总线,获取所述目标充电协议信息,以及用于根据所述目标充电协议信息确定所述充电芯片的目标充电参数,通过与所述充电芯片连接的集成电路总线,将所述目标充电参数输入至所述充电芯片；所述充电芯片,与电池连接,用于按照所述目标充电参数进行基于所述电池的充电处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种全差分输出矢量声传感器
{Author}: 宋金龙;李厚旭;曹彬雷;孙贝贝
{Author Address}: 215000 江苏省苏州市高新区龙山路89号
{Subsidiary Author}: 中国兵器工业集团第二一四研究所苏州研发中心
{Date}: 2025-02-11
{Notes}: CN119421093A
{Abstract}: 本发明公开了一种全差分输出矢量声传感器,包括金属盖帽、印制电路板、MEMS声敏感结构和专用声电转换电路；所述金属盖帽固定于印制电路板表面,中间形成腔体；所述MEMS声敏感结构和专用声电转换电路设置在金属盖帽和印制电路板形成的腔体内,MEMS声敏感结构和专用集成电路倒装焊接在印制电路板上,通过印制电路板上的导线实现电气连接。本发明的全差分输出矢量声传感器,采用两个相互耦合的敏感单元输出到专用声电转换电路,最终差分输出,两个输出端口的平均值可以实现声场中标量声压信号的测量,两个输出端口的差值可以实现声场中声压梯度矢量信号的测量,差分结构还可以提高麦克风输出的线性度、抑制温度等共模干扰信号对声学性能的影响。
{Subject}: 1.一种全差分输出矢量声传感器,其特征在于,包括一个金属盖帽、一个印制电路板、一个MEMS声敏感结构和一个专用声电转换电路；所述金属盖帽固定于印制电路板表面,中间形成腔体；所述MEMS声敏感结构和专用声电转换电路设置在金属盖帽和印制电路板形成的腔体内,MEMS声敏感结构和专用集成电路倒装焊接在印制电路板上,通过印制电路板上的导线实现电气连接；所述印制电路板上设有进音孔。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多功能集成电路传感器
{Author}: 张洪涛;朱永亮
{Author Address}: 230088 安徽省合肥市高新区望江西路900号中安创谷科技园一期D6栋502室
{Subsidiary Author}: 合肥众甫工业技术有限公司
{Date}: 2025-02-11
{Notes}: CN119421398A
{Abstract}: 本发明公开了一种多功能集成电路传感器,涉及传感器技术领域。本发明包括电路板本体以及平行设置于电路板本体一侧的传感器芯片本体；传感器芯片本体的相对侧面均并排连接有多个引脚；多个引脚均连接于电路板本体上；传感器芯片本体的外周包裹有屏蔽组件；屏蔽组件包括两组承载条；一组承载条并排设置于电路板本体与传感器芯片本体之间,且另一组承载条并排设置于传感器芯片本体远离电路板本体的一侧；两组承载条均具有第一腔室,且每一个第一腔室内均叠摞有多个屏蔽片。本发明不仅结构设计合理,而且有效地提高了集成电路传感器的使用效果。
{Subject}: 1.一种多功能集成电路传感器,其特征在于,包括电路板本体(1)以及平行设置于电路板本体(1)一侧的传感器芯片本体(2)；所述传感器芯片本体(2)的相对侧面均并排连接有多个引脚(3)；多个引脚(3)均连接于电路板本体(1)上；所述传感器芯片本体(2)的外周包裹有屏蔽组件(4)；所述屏蔽组件(4)包括两组承载条(401)；一组所述承载条(401)并排设置于电路板本体(1)与传感器芯片本体(2)之间,且另一组所述承载条(401)并排设置于传感器芯片本体(2)远离电路板本体(1)的一侧；两组承载条(401)均具有第一腔室(402),且每一个所述第一腔室(402)内均叠摞有多个屏蔽片(403)；相邻两个所述承载条(401)之间形成容置间隙(404)；所述容置间隙(404)内沿承载条(401)的长度方向并排固定有多个第一挡片(405)；相邻两个所述第一挡片(405)之间固定有第二挡片(406)；所述第二挡片(406)与相邻的第一挡片(405)之间形成散热通道(407)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其隔离结构制造方法
{Author}: 马小波;王加鑫;张雪璠;林雨乐
{Author Address}: 200137 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 思瑞浦微电子科技(上海)有限责任公司
{Date}: 2025-02-11
{Notes}: CN119421463A
{Abstract}: 本公开的实施例涉及半导体器件及其隔离结构制造方法。半导体器件包括：衬底；位于所述衬底上的外延层；位于所述衬底和所述外延层之间的埋层；以及隔离结构,位于所述半导体器件的周边区中且围绕晶体管的有源区,其中,所述隔离结构包括：第一深沟槽隔离,从所述外延层表面延伸至所述埋层中,其中,所述第一深沟槽隔离包括第一绝缘芯部以及围绕所述第一绝缘芯部的第一绝缘衬垫；第一绝缘芯部底部与埋层接触。所述半导体器件中的深沟槽隔离从外延层表面延伸至埋层中,从而阻断泄漏电流的横向流动路径和垂直流动路径,以降低半导体器件的功耗以及提高半导体器件的可靠性。
{Subject}: 1.一种半导体器件,包括：衬底；位于所述衬底上的外延层；位于所述衬底和所述外延层之间的埋层；以及隔离结构,位于所述半导体器件的周边区中且围绕晶体管的有源区,其中,所述隔离结构包括：第一深沟槽隔离,从所述外延层表面延伸至所述埋层中,其中,所述第一深沟槽隔离包括第一绝缘芯部以及围绕所述第一绝缘芯部的第一绝缘衬垫；第一绝缘芯部底部与埋层接触。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多晶硅栅极薄膜结构、半导体加工方法、晶圆及半导体集成电路
{Author}: 邹正豹;黄仁德
{Author Address}: 401332 重庆市沙坪坝区高新区西永街道西永大道28-2号SOHO楼601-A153
{Subsidiary Author}: 重庆芯联微电子有限公司
{Date}: 2025-02-11
{Notes}: CN119421477A
{Abstract}: 公开了一种多晶硅栅极薄膜结构、半导体加工方法、晶圆及半导体集成电路。多晶硅栅极薄膜结构包括：带有浮栅层的衬底；第一多晶硅层,布置于浮栅层上；氧化层,布置于第一多晶硅层上,氧化层充当化学机械研磨的停止层；以及第二多晶硅层,布置于氧化层上,第二多晶硅层充当化学机械研磨的起始层。这将提高对多晶硅栅极薄膜结构进行化学机械研磨的平坦化均匀性。
{Subject}: 1.一种多晶硅栅极薄膜结构,包括：带有浮栅层的衬底；第一多晶硅层,布置于所述浮栅层上；氧化层,布置于所述第一多晶硅层上,所述氧化层充当化学机械研磨的停止层；以及第二多晶硅层,布置于所述氧化层上,所述第二多晶硅层充当化学机械研磨的起始层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路装置及其制造方法
{Author}: 林孟贤;王教玮;刘克群;林杏芝;刘人诚;杨敦年
{Author Address}: 中国台湾新竹科学工业园区新竹市力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-11
{Notes}: CN119421636A
{Abstract}: 本发明提供一种集成电路装置的制造方法,所述方法包括：沉积硬质掩模材料的第一层于介电材料的层之上；蚀刻硬质掩模材料的第一层,硬质掩模材料的被蚀刻的第一层包括具有第一侧向尺寸的被蚀刻部分；沉积硬质掩模材料的第二层于硬质掩模材料的第一层之上；蚀刻硬质掩模材料的第二层的至少一部分,同时允许留下硬质掩模材料的剩余部分,以暴露出介电材料的层的具有小于第一侧向尺寸的第二侧向尺寸的部分；以及在介电材料的层的暴露部分处蚀刻出进入介电材料的层中的沟槽。
{Subject}: 1.一种制造集成电路装置的方法,包括：沉积硬质掩模材料的第一层于介电材料的层之上；蚀刻所述硬质掩模材料的所述第一层,所述硬质掩模材料的被蚀刻的所述第一层包括具有第一侧向尺寸的被蚀刻部分；沉积所述硬质掩模材料的第二层于所述硬质掩模材料的所述第一层之上；蚀刻所述硬质掩模材料的所述第二层的至少一部分,同时允许留下所述硬质掩模材料的剩余部分,以暴露出所述介电材料的所述层的部分,所述部分具有小于所述第一侧向尺寸的第二侧向尺寸；以及在所述介电材料的所述层的暴露部分处蚀刻出进入所述介电材料的所述层中的沟槽。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体电容及其阵列
{Author}: 吴迪;付尚;陈劲中;李岳升
{Author Address}: 215122 江苏省苏州市苏州工业园区科营路2号中新生态大厦1706室
{Subsidiary Author}: 苏州凌存科技有限公司
{Date}: 2025-02-07
{Notes}: CN118841408B
{Abstract}: 本申请提供一种半导体电容及其阵列,其中半导体电容,包括衬底；阻挡层,阻挡层直接设置在衬底上；第一金属层,第二金属层,以及夹设在第一金属层和第二金属层之间的第一绝缘层；第二绝缘层,第二绝缘层填充在阻挡层与第一金属层之间；与第一金属层接触的第一通孔；与第二金属层接触的第二通孔；其中,阻挡层在沿衬底厚度方向投影上,至少完全覆盖第一金属层,且第二绝缘层的厚度大于第一绝缘层一个量级以上。本申请提供的半导体电容及其阵列,可以在产品小型化高容值时进一步降低电容等效串联电阻。
{Subject}: 1.一种半导体电容,其特征在于,所述半导体电容包括,衬底；阻挡层,所述阻挡层直接设置在所述衬底上,其中,所述阻挡层为导电材料；第一金属层,第二金属层,以及夹设在所述第一金属层和第二金属层之间的第一绝缘层；第二绝缘层,所述第二绝缘层填充在所述阻挡层与所述第一金属层之间,其中,所述第二绝缘层直接覆盖在所述阻挡层的整个表面；与第一金属层接触的第一通孔；与第二金属层接触的第二通孔；其中,所述阻挡层在沿衬底厚度方向的投影上,至少完全覆盖所述第一金属层；且所述第二绝缘层的厚度大于第一绝缘层一个量级以上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于强化学习的芯片实例放置的合法化方法
{Author}: 喻志桢;孙业旺;吴歈
{Author Address}: 215123 江苏省苏州市工业园区星湖街328号创意产业园7栋2F
{Subsidiary Author}: 苏州芯联成软件有限公司
{Date}: 2025-02-07
{Notes}: CN118898223B
{Abstract}: 本发明公开了一种基于强化学习的芯片实例放置的合法化方法,能够动态适应各种放置规则和制造限制,包括处理不同高度和大小的单元。这使得算法不仅适用于标准单元的放置,还能有效处理宏块的放置问题。本发明方法可以从过去的放置实践中学习,不断优化其放置策略。这种学习能力使得算法能够随着技术的发展和设计需求的变化而持续进步,更好地应对集成电路设计的快速迭代。并且,强化学习算法在面对大规模芯片时,也能够在有限时间内完成对芯片实例的合法化放置。总之,本发明方法不仅提高了芯片放置的灵活性和准确性,还降低了对复杂算法修改的依赖,为现代集成电路设计提供了一种更为高效和可靠的解决方案。
{Subject}: 1.一种基于强化学习的芯片实例放置的合法化方法,其特征在于,包括步骤：S1、数据预处理；具体包括：S1-1、选择合法化方向：合法化在横向和竖向两个方向上独立完成,或在两个方向交替迭代完成；S1-2、数据获取：获取每个实例的数据,包括左下角坐标,长、宽的值；S1-3、截取合法化处理区域：对于每个待合法化实例,截取其附近的一个区域,作为该实例的合法化处理区域；S1-4、实例排序：在每个合法化处理区域内按照实例左下角的纵坐标或横坐标大小对实例排序；S1-5、构建实例有向无环图DAG：基于排序后的实例,检查实例之间的重叠关系,并构建DAG图,其中节点代表线段,边表示父子关系；S1-6、寻找连通分支：在DAG图中从待处理的实例出发寻找其所在连通分支；该实例的移动只受连通分支内部实例的制约,不考虑连通分支以外的实例,以减小计算量；S1-7、建立拓扑排序：对连通分支内部的实例进行拓扑排序,以确定实例移动的顺序,确保任何实例仅在其所有父节点处理完毕后才进行移动；S2、基于强化学习的合法化求解；具体包括：S2-1、定义状态空间：定义强化学习模型的状态空间,描述每个实例的特征,包括与其他线段的距离关系、以及父子关系的拓扑结构；S2-2、定义离散动作空间：选定方向的移动选择{-K,...,-1,0,1,...,K}作为离散动作空间,这里设置移动的单位距离和K所代表的最大距离；S2-3、设计奖励函数：对违反最小距离要求或破坏拓扑顺序的行为施加惩罚；S2-4、模型优化：采用MaskablePPO策略优化算法,利用动作掩码确保在每个步骤中,模型仅考虑符合约束条件的合法动作,从而加速收敛；S2-5、执行强化学习训练：在一个完整的布局周期内,通过一系列动作,对所有实例进行调整,使得布局达到一个合法的状态,即所有实例均未重叠并满足最小距离限制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种供电电路、方法及设备
{Author}: 刘桂煌;苏恕德;吴奕龙;林事乾;郑庠泽
{Author Address}: 中国台湾台北市南港区三重路66号8楼
{Subsidiary Author}: 台湾联想环球科技股份有限公司
{Date}: 2025-02-07
{Notes}: CN119396261A
{Abstract}: 本申请公开了一种供电电路、方法及设备,其中,所述供电电路包括第一供电模块、供电线缆和第二供电模块,所述第一供电模块的输出端与所述供电线缆的第一端连接,用于为待供电器件持续提供电源；所述第二供电模块集成于所述供电线缆上,用于为所述待供电器件提供瞬时电流；所述供电线缆的第二端与所述待供电器件连接。
{Subject}: 1.一种供电电路,所述供电电路包括第一供电模块、供电线缆和第二供电模块,其中,所述第一供电模块的输出端与所述供电线缆的第一端连接,用于为待供电器件持续提供电源；所述第二供电模块集成于所述供电线缆上,用于为所述待供电器件提供瞬时电流；所述供电线缆的第二端与所述待供电器件连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于应用风险和元器件关键度的空间飞行器用元器件降本选用方法
{Author}: 汪波;朱敏蔚;孔泽斌;吴珍;王昆黍;马林东;秦林生;刘元
{Author Address}: 201109 上海市闵行区元江路3888号
{Subsidiary Author}: 上海航天技术基础研究所
{Date}: 2025-02-07
{Notes}: CN119397419A
{Abstract}: 本发明公开了一种基于应用风险和元器件关键度的空间飞行器用元器件降本选用方法,其特征在于,包括下述步骤：确定单机的严酷度等级；确定单机的故障模式发生概率；根据单机严酷度等级和单机故障发生概率确定单机风险等级；确定单机冗余方式；确定单机关键程度等级；确定空间飞行器风险接受程度等级；确定单机的应用等级；确定元器件严酷度等级；确定元器件冗余度；确定元器件关键度等级；根据空间飞行器元器件应用等级确定元器件的应用等级；确定待选用元器件的质量等级。本发明弥补了现有低成本元器件降本选用没有具体实施方法的不足,确定的元器件质量等级完全能够达到卫星的使用要求,降低了元器件的使用成本,同时也确保了在轨应用的可靠性。
{Subject}: 1.一种基于应用风险和元器件关键度的空间飞行器用元器件降本选用方法,其特征在于,包括下述步骤：第一步,确定单机的严酷度等级；第二步,基于设计故障模式影响分析DFMEA确定单机的故障模式发生概率；第三步,根据第一步确定的单机严酷度等级和第二步确定的单机故障发生概率确定单机风险等级；第四步,确定单机冗余方式即确定单机是否有冗余备份；第五步,根据第三步确定的单机风险等级和第四步确定的单机冗余方式确定单机关键程度等级；第六步,确定空间飞行器风险接受程度等级；第七步,根据第五步确定的单机关键程度等级和第六步确定的空间飞行器风险接受程度等级确定单机的应用等级；第八步,确定元器件严酷度等级；第九步,根据空间飞行器单机中元器件实际应用状态是否有备份确定元器件冗余度；第十步,根据第八步确定的元器件严酷度等级和第九步确定的元器件冗余度确定元器件关键度等级；第十一步,根据第七步确定的单机应用等级和第十步确定的元器件关键度等级,确定元器件的应用等级；第十二步,根据第十一步确定的空间飞行器元器件应用等级确定待选用元器件的质量等级。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电路输出参数获取方法、延时计算方法、计算机设备及存储介质
{Author}: 请求不公布姓名;请求不公布姓名
{Author Address}: 200000 上海市静安区万荣路700号39幢
{Subsidiary Author}: 上海行昕科技有限公司
{Date}: 2025-02-07
{Notes}: CN119397970A
{Abstract}: 本申请涉及一种电路输出参数获取方法,包括：获取样本集成电路网络中的样本电路输入参数,以及所述样本集成电路网络中与所述样本电路输入参数对应的样本电路输出参数；其中,所述样本电路输入参数包括所述样本集成电路网络的样本驱动模型、和/或样本网络模型、和/或样本接收模型上,与所述样本电路输出参数关联的、且用于预测所述样本电路输出参数的信息；根据所述样本电路输入参数和所述样本电路输出参数,生成参数预测模型；基于所述参数预测模型,根据被测集成电路网络的电路输入参数,获取所述被测集成电路网络的电路输出参数。本申请还提供一种延时计算方法、计算机设备及存储介质。本申请的电路输出参数获取方法、延时计算方法、计算机设备及存储介质能提高效率,从而能加快芯片设计的迭代过程。
{Subject}: 1.一种电路输出参数获取方法,其特征在于,所述方法包括以下步骤：获取样本集成电路网络中的样本电路输入参数,以及所述样本集成电路网络中与所述样本电路输入参数对应的样本电路输出参数；其中,所述样本电路输入参数包括所述样本集成电路网络的样本驱动模型、和/或样本网络模型、和/或样本接收模型上的信息,且所述样本电路输入参数与所述样本电路输出参数关联,用于预测所述样本电路输出参数；根据所述样本电路输入参数和所述样本电路输出参数,生成参数预测模型；基于所述参数预测模型,根据被测集成电路网络的电路输入参数,获取所述被测集成电路网络的电路输出参数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种强化学习算法辅助A星算法在PCB环境中布线的方法及系统
{Author}: 邱柯妮;郭权葆;陈旭青
{Author Address}: 100048 北京市海淀区西三环北路105号
{Subsidiary Author}: 首都师范大学
{Date}: 2025-02-07
{Notes}: CN119397988A
{Abstract}: 本发明公开一种强化学习算法辅助A星算法在PCB环境中布线的方法及系统,涉及集成电路电子设计自动化技术领域。所述方法包括：利用Q-Learning算法与双衰减策略优化A星算法在PCB环境中的布线路径；所述A星算法包括总代价函数；在PCB模拟布线环境中,利用Q-Learning算法与双衰减策略辅助A星算法进行布线路径求解,得到最短路径。本发明通过强化学习算法辅助经典的A星算法的布线过程,并通过双衰减策略优化性能表现,在防止算法寻径过程中陷入局部最优解的同时,加速算法的训练时间,从而提高布线效率。
{Subject}: 1.一种强化学习算法辅助A星算法在PCB环境中布线的方法,其特征在于,包括：利用Q-Learning算法与双衰减策略优化A星算法；所述A星算法包括总代价函数；在PCB模拟布线环境中,利用Q-Learning算法与双衰减策略辅助A星算法进行布线路径求解,得到最短路径；所述PCB模拟布线环境是根据设定的起始节点、目标节点和障碍物构建的；所述PCB布线环境为网格环境。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 支持多种工艺节点的集成电路验证软件开发方法及系统
{Author}: 曹亚乔
{Author Address}: 215101 江苏省苏州市中国(江苏)自由贸易试验区苏州片区苏州工业园区金鸡湖大道99号苏州纳米城1幢505、507
{Subsidiary Author}: 中科芯(苏州)微电子科技有限公司
{Date}: 2025-02-07
{Notes}: CN119397992A
{Abstract}: 本发明提供支持多种工艺节点的集成电路验证软件开发方法及系统,涉及集成电路技术领域,包括建立工艺节点数据库和验证规则库；接收用户输入的目标集成电路设计文件和选定的工艺节点,根据所述选定的工艺节点从所述工艺节点数据库中提取相应的参数信息,并从所述验证规则库中提取对应的验证规则集合；使用所提取的参数信息对所述目标集成电路设计文件进行参数化处理,生成包含工艺特定信息的优化设计文件；基于所述优化设计文件和所提取的验证规则集合,执行多层次并行验证流程。
{Subject}: 1.支持多种工艺节点的集成电路验证软件开发方法,其特征在于,包括：建立工艺节点数据库和验证规则库,所述工艺节点数据库存储多种工艺节点的参数信息,所述验证规则库存储与所述多种工艺节点对应的验证规则集合；其中,所述工艺节点数据库中的每个工艺节点包含晶体管模型参数、互连线参数、寄生参数和工艺偏差参数；所述验证规则库中的每个验证规则集合包含设计规则检查规则、电气规则检查规则、版图与电路一致性检查规则和可制造性设计规则；接收用户输入的目标集成电路设计文件和选定的工艺节点,根据所述选定的工艺节点从所述工艺节点数据库中提取相应的参数信息,并从所述验证规则库中提取对应的验证规则集合；然后,使用所提取的参数信息对所述目标集成电路设计文件进行参数化处理,生成包含工艺特定信息的优化设计文件；基于所述优化设计文件和所提取的验证规则集合,执行多层次并行验证流程,所述多层次并行验证流程包括：使用分布式计算框架将所述优化设计文件划分为多个子电路模块；对每个子电路模块同时进行设计规则检查、电气规则检查、版图与电路一致性检查和可制造性分析；采用机器学习算法对验证结果进行分类和优先级排序,生成综合验证报告；其中,所述机器学习算法通过历史验证数据的训练,能够识别关键错误和潜在风险,并提供智能化的修复建议。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种便携式落水救援通信终端及落水检测方法
{Author}: 刘建军;宫岁岁;陶圆
{Author Address}: 226000 江苏省南通市启东市经济开发区林洋路500号
{Subsidiary Author}: 江苏柏通通信科技有限公司
{Date}: 2025-02-07
{Notes}: CN119399914A
{Abstract}: 本发明公开了一种便携式落水救援通信终端及落水检测方法,所述便携式落水救援通信终端包括主壳体,所述主壳体内设置有第一腔体和第二腔体,所述第一腔体内设置有天线模块,所述第二腔体内设置有锂电池和PCB板,所述第一腔体的外周覆盖有天线罩,所述第二腔体的外周覆盖有上盖,所述上盖的正面设置有声光报警器和落水传感器。所述PCB板上设置有电源模块、MCU模块以及与所述MCU模块电性连接的按键开关、指示灯、六轴加速度传感器、GPS模块和SIM卡,所述声光报警器、落水传感器和天线模块均与MCU模块电性连接。本发明提出了一种便携式落水救援通信终端及落水检测方法,可以及时向救援方提供准确的实时落水位置,提高救援效率和成功率。
{Subject}: 1.一种便携式落水救援通信终端,其特征在于：它包括主壳体(4),所述主壳体(4)内设置有第一腔体和第二腔体,所述第一腔体内设置有天线模块(2),所述第二腔体内设置有锂电池(6)和PCB板(8),所述第一腔体的外周覆盖有天线罩(1),所述第二腔体的外周覆盖有上盖(13),所述上盖(13)的正面设置有声光报警器(14)和落水传感器(11)；所述PCB板(8)上设置有电源模块、MCU模块以及与所述MCU模块电性连接的按键开关(101)、指示灯(102)、六轴加速度传感器、GPS模块和SIM卡,所述声光报警器(14)、落水传感器(11)和天线模块(2)均与MCU模块电性连接,所述锂电池(6)通过电源模块为天线模块(2)和PCB板(8)供电。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路结构及其制造方法
{Author}: 张文苓;涂文琼;黄镇球;薛琇文;沈香谷;陈殿豪;黄柏翔;胡柯荣;林政男
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-07
{Notes}: CN119400758A
{Abstract}: 本公开提供了一种集成电路(IC)结构,其包括：衬底,具有电路区和芯片角部区；IC器件,形成在电路区内的衬底上；钝化层,形成在IC器件上方；以及聚酰亚胺层,形成在钝化层上方,其中,钝化层和聚酰亚胺层包括形成在芯片角部区中的应力释放图案。本公开的实施例还提供了制造集成电路结构的方法。
{Subject}: 1.一种集成电路结构,包括：衬底,具有电路区和芯片角部区；集成电路器件,形成在所述电路区内的所述衬底上；钝化层,形成在所述集成电路器件上方；以及聚酰亚胺层,形成在所述钝化层上方,其中,所述钝化层和所述聚酰亚胺层包括形成在所述芯片角部区中的应力释放图案。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件及其形成方法
{Author}: 李承晋;黄心岩;李劭宽;罗廷亚;张孝慷
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-07
{Notes}: CN119400759A
{Abstract}: 一些实施例涉及一种集成电路(IC)器件,其包括衬底、设置在衬底上并彼此分离的多个导电结构、以及设置在衬底上方并直接接触多个导电结构中的每个的至少一个电绝缘结构。至少一个电绝缘结构具有大于5瓦特每米开尔文(W/m-K)的导热率。本申请的实施例还公开了一种形成集成电路器件的方法。
{Subject}: 1.一种集成电路器件,包括：衬底；多个导电结构,设置在所述衬底上方并彼此分开；以及至少一个电绝缘结构,设置在所述衬底上方并直接接触所述多个导电结构中的每个,所述至少一个电绝缘结构具有大于5瓦特每米开尔文的导热率。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路(IC)结构及其形成方法
{Author}: 石哲齐;邱宗凯;杨固峰;温伟源;廖思雅
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-07
{Notes}: CN119400767A
{Abstract}: 本公开实施例涉及集成电路(IC)结构。IC结构包括具有前侧和与前侧相对的背侧的半导体器件。第一互连结构设置在半导体器件的前侧上。第一互连结构包括具有多个层间介电(ILD)层的第一介电结构。第二介电结构设置在半导体器件的背侧上。第二介电结构包括具有大于ILD层的热导率的热导率的第一高热导率层。本申请的实施例还涉及集成电路(IC)结构及其形成方法。
{Subject}: 1.一种集成电路(IC)结构,包括：半导体器件,具有前侧和与所述前侧相对的背侧；第一互连结构,位于所述半导体器件的所述前侧上,其中,所述第一互连结构包括具有多个层间介电(ILD)层的第一介电结构；以及第二介电结构,位于所述半导体器件的背侧上,其中,所述第二介电结构包括具有大于所述层间介电层的热导率的第一高热导率层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其形成方法
{Author}: 吴国铭;李汝谅;陈昇照
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-07
{Notes}: CN119400773A
{Abstract}: 通过在第一半导体管芯中的接合焊盘处用第二半导体管芯中的接合通孔接合第一半导体管芯和第二半导体管芯并且通过接合第一半导体管芯中和第二半导体管芯中的介电层来形成半导体器件。从第二半导体器件省略接合焊盘,而是使用接合通孔来接合第一半导体管芯和第二半导体管芯,在第二半导体管芯的接合通孔之间提供更大量的间隔,因为接合通孔具有比接合焊盘小的宽度。这使得第二半导体器件的介电层的更大量的介电材料能够放置在接合通孔之间,而不(或最小程度地)增加第二半导体管芯的横向尺寸。本申请的实施例还涉及半导体器件及其形成方法。
{Subject}: 1.一种半导体器件,包括：第一半导体管芯,包括第一接合结构,其中,所述第一接合结构包括：第一多个介电层；以及第一接合通孔,包括在所述第一多个介电层中；以及第二半导体管芯,包括第二接合结构,其中,所述第二接合结构包括：第二多个介电层；第二接合通孔,包括在所述第二多个介电层中；以及接合焊盘,包括在所述第二多个介电层中,其中,所述第一半导体管芯和所述第二半导体管芯在所述第一接合通孔的第一接合表面和所述接合焊盘的第二接合表面处接合,其中,整个所述第一接合表面与所述第二接合表面接合,并且其中,小于整个所述第二接合表面与所述第一接合表面接合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路、片上系统及电子设备
{Author}: 蒋剑锋;栾晓琨;马卓;王立明;何珊珊
{Author Address}: 300450 天津市滨海新区海洋高新技术开发区信安创业广场5号楼
{Subsidiary Author}: 飞腾信息技术有限公司
{Date}: 2025-02-07
{Notes}: CN119400775A
{Abstract}: 本申请提供一种集成电路、片上系统及电子设备,应用于计算机技术领域,该集成电路包括至少一个第一裸片、一个第二裸片以及一个第三裸片,各第一裸片、第二裸片以及第三裸片在竖直方向上依次层叠放置,且第二裸片位于次顶层,第三裸片位于顶层,各第一裸片、第二裸片以及第三裸片依次级联,进一步的,任一第一裸片还与间隔一个裸片的另一裸片相连,本电路在任一第一裸片或第二裸片异常的情况下,可直接跨过异常裸片,与间隔该异常裸片的另一裸片通信,从而实现在切除该异常裸片的情况下,确保其余裸片之间正常通信,在信号传输方向上位于该异常裸片下游的全部裸片可继续运行,有效提高芯片的可靠性以及鲁棒性。
{Subject}: 1.一种集成电路,其特征在于,包括：至少一个第一裸片、一个第二裸片以及一个第三裸片,其中,各所述第一裸片、所述第二裸片以及所述第三裸片在竖直方向上依次层叠放置,且所述第二裸片位于次顶层,所述第三裸片位于顶层；各所述第一裸片、所述第二裸片以及所述第三裸片依次级联；任一所述第一裸片还与间隔一个裸片的另一裸片相连。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种1553B总线与串口数据交互系统及方法
{Author}: 马丽萍;刘小旦;权磊;朱晓;李浩;汪卫峰
{Author Address}: 311401 浙江省杭州市富阳区东洲街道高尔夫路566号
{Subsidiary Author}: 杭州航天电子技术有限公司
{Date}: 2025-02-07
{Notes}: CN119402309A
{Abstract}: 本发明公开了一种1553B总线与串口数据交互系统及方法,发控1553数据端将1553B总线信号发送至数据转换装置,数据转换装置根据1553B协议与串口协议转换规则将1553B信号转换为串口信号并发送至串口使用终端；串口使用终端将串口信号发送至数据转换装置,数据转换装置根据串口协议与1553B协议转换规则将串口信号转换为1553B信号并发送至1553B使用终端；数据转换装置还包括数据存储模块,在1553B使用终端、数据转换装置和串口使用终端之间进行信号传输与转换时进行监测,监测的方法为通过调用数据存储模块中的数据进行比对判断信号传输与换换过程是否正常。本发明实现了实时监测和数据解析转换,确保数据不会丢失,完成对1553B总线数据和串口数据的记录。
{Subject}: 1.一种1553B总线与串口数据交互系统,其特征是,包括1553B使用终端、数据转换装置和串口使用终端,1553B使用终端将1553B总线信号发送至数据转换装置,数据转换装置根据1553B协议与串口协议转换规则将1553B信号转换为串口信号并发送至串口使用终端；串口使用终端将串口信号发送至数据转换装置,数据转换装置根据串口协议与1553B协议转换规则将串口信号转换为1553B信号并发送至1553B使用终端；数据转换装置还包括数据存储模块,在1553B使用终端、数据转换装置和串口使用终端之间进行信号传输与转换时进行监测,监测的方法为通过调用数据存储模块中的数据进行比对判断信号传输与换换过程是否正常。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路、数据路由方法、片上系统及电子设备
{Author}: 栾晓琨;蒋剑锋;马卓;王立明;王勇胜
{Author Address}: 300450 天津市滨海新区海洋高新技术开发区信安创业广场5号楼
{Subsidiary Author}: 飞腾信息技术有限公司
{Date}: 2025-02-07
{Notes}: CN119402402A
{Abstract}: 本申请提供一种集成电路、数据路由方法、片上系统及电子设备,应用于计算机技术领域,该集成电路包括多个在垂直方向上层叠布置的裸片,各裸片分别包括多个路由节点且同一裸片内的路由节点相互连通,进一步的,各裸片中处于第一侧的端部路由节点相互连通,各裸片中处于第二侧的端部路由节点相互连通,本申请提供的集成电路,同一裸片内的路由节点相互连通,不同裸片之间通过第一侧以及第二侧的端部路由节点相同连通,从而实现集成电路内部各裸片之间以及每一个裸片内部的路由节点之间的相互连通,确保3D芯片内部各裸片之间的高效互联通信,满足实际应用需求。
{Subject}: 1.一种集成电路,其特征在于,包括：多个裸片,各所述裸片分别包括多个路由节点,其中,各所述裸片在垂直方向上层叠布置；同一所述裸片内的路由节点相互连通；各所述裸片中处于第一侧的端部路由节点相互连通,所述端部路由节点为所属裸片中位于任一路由路径端部的路由节点；各所述裸片中处于第二侧的端部路由节点相互连通,所述第二侧与所述第一侧相对。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电路板的有源器件立体封装
{Author}: 周明杰;毛露伟;林杰
{Author Address}: 315000 浙江省宁波市杭州湾新区滨海四路262号104-132室
{Subsidiary Author}: 宁波兴思达微电子技术有限公司
{Date}: 2025-02-07
{Notes}: CN119403030A
{Abstract}: 本发明提供一种电路板的有源器件立体封装,包括：基础层,基础层具有上侧面和下侧面；有源器件,至少一个有源器件设置于基础层的上侧,且至少一个有源器件设置于基础层的下侧；胶黏剂层,胶黏剂层设置于有源器件与基础层之间,以将复数个有源器件与基础层固接；接线,接线自有源器件延伸并连接于与有源器件邻近的基础层的上侧面或下侧面；第一密封盖,第一密封盖流体密封盖设于第一封装壁远离基础层的上侧面的一端以形成第一密封腔；第二密封盖,第二密封盖流体密封盖设于第二封装壁远离基础层的上侧面的一端以形成第二密封腔。本发明的电路板的有源器件立体封装具备更丰富的功能和耐恶劣环境工况的性能。
{Subject}: 1.一种电路板的有源器件立体封装,其特征在于,所述混合集成电路封装模块包括：基础层,所述基础层具有上侧面和下侧面；有源器件,所述有源器件数量为复数个,至少一个所述有源器件设置于所述基础层的上侧,且至少一个所述有源器件设置于所述基础层的下侧；胶黏剂层,所述胶黏剂层设置于所述有源器件与所述基础层之间,以将复数个所述有源器件与所述基础层固接；接线,所述接线自所述有源器件延伸并连接于与所述有源器件邻近的所述基础层的上侧面或下侧面；第一封装壁,所述第一封装壁为闭合的环状壁,所述第一封装壁自所述基础层的上侧面朝向远离所述基础层的方向延伸,所述第一封装壁与所述基础层的上侧面呈空间垂直,设置于所述基础层的上侧的有源器件被所述第一封装壁包绕；第二封装壁,所述第二封装壁为闭合的环状壁,所述第二封装壁自所述基础层的下侧面朝向远离所述基础层的方向延伸,所述第二封装壁与所述基础层的下侧面呈空间垂直,设置于所述基础层的下侧的有源器件被所述第二封装壁包绕；第一密封盖,所述第一密封盖流体密封盖设于所述第一封装壁远离所述基础层的上侧面的一端以形成第一密封腔；第二密封盖,所述第二密封盖流体密封盖设于所述第二封装壁远离所述基础层的上侧面的一端以形成第二密封腔。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 封装件及其形成方法
{Author}: 余振华;邵栋梁;黄钰昇
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-02-07
{Notes}: CN119403133A
{Abstract}: 封装件包括中介层；连接到中介层的光子互连结构,其中,光子互连结构包括：光子组件；光耦合到光子组件的波导；和电耦接到光子组件的电子管芯；以及电连接到中介层的管芯,其中,管芯通过中介层电耦接到光子互连结构。本公开的实施例还提供了形成封装件的方法。
{Subject}: 1.一种封装件,包括：中介层；光子互连结构,连接到所述中介层,其中,所述光子互连结构包括：多个光子组件；多个波导,光耦合到所述多个光子组件；和电子管芯,电耦接到所述多个光子组件；以及多个管芯,电连接到所述中介层,其中,所述多个管芯的所述管芯通过所述中介层电耦接到所述光子互连结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种功率半导体器件的封装结构及其封装工艺
{Author}: 玄永星;李强;明笑平;于博伟
{Author Address}: 132000 吉林省吉林市高新技术产业开发区深圳街99号
{Subsidiary Author}: 吉林华耀半导体有限公司
{Date}: 2025-02-07
{Notes}: CN119403203A
{Abstract}: 本发明涉及半导体技术领域,特别是一种功率半导体器件的封装结构及其封装工艺,封装结构包括：上桥FRD芯片、上桥IGBT芯片、下桥FRD芯片、下桥I GBT芯片、上桥框架、下桥框架、DBC板、底板和塑封框架,封装工艺步骤：S1：装片；S2：键合；S3：叠装；S4：烧结；S5：塑封、电镀、切筋、测试、包装,本发明封装集成度高：可在单颗器件内实现半桥功能,即在单颗器件内实现两颗I GBT芯片、两颗FRD芯片的封装；器件电性功能可变化：使用桥连接部件单颗器件可实现半桥功能；不使用桥连接部件单颗器件可实现两颗独立的器件,降低器件在线路板中占用空间；散热性能提高：通过管脚折弯方向管控,可实现器件自身散热片朝向PCB反方向,通过外接散热片以达成最佳散热效果。
{Subject}: 1.一种功率半导体器件的封装结构及其封装工艺,其特征在于,所述封装结构包括：上桥FRD芯片、上桥IGBT芯片、下桥FRD芯片、下桥IGBT芯片、上桥框架、下桥框架、DBC板、底板和塑封框架,所述上桥框架与下桥框架对称设置,所述上桥FRD芯片与上桥IGBT芯片并排设于上桥框架上,所述下桥IGBT芯片与下桥FRD芯片、并排设于下桥框架上,所述上桥框架与下桥框架底部分别固定连接有DBC板,两个所述DBC板并列设置,底部固定连接有底板,所述塑封框架包覆于上桥FRD芯片、上桥IGBT芯片、下桥FRD芯片、下桥IGBT芯片、上桥框架、下桥框架、DBC板与底板所形成的封装单元上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种负载类型检测电路
{Author}: 请求不公布姓名
{Author Address}: 215000 江苏省苏州市高新区科技城济慈路150号1幢
{Subsidiary Author}: 苏州贝克微电子股份有限公司
{Date}: 2025-01-28
{Notes}: CN118858829B
{Abstract}: 本发明涉及检测电路技术领域,具体公开了一种负载类型检测电路。在该电路中,包括启动模块和检测模块；在电路上电后,启动模块的电流生成支路中生成目标电流；目标电流依次通过第四开关管以及第五开关管传输至负载连接端；在检测模块中包括第一目标电路、第二目标电路、第三目标电路以及D触发器；第一目标电路的输入端连接至第四开关管的输出端；第三目标电路的输出端与D触发器的第一输入端连接；D触发器的输出端连接至控制模块,以控制功率电路的工作状态；D触发器的第二输入端、第四开关管的控制端以及第五开关管的控制端分别接入控制电压。上述方案提供了一种可靠的负载类型检测电路,使得集成电路控制芯片可以实现小型化或多功能化。
{Subject}: 1.一种负载类型检测电路,其特征在于,所述负载类型检测电路中包括启动模块和检测模块；在所述负载类型检测电路上电后,所述启动模块的电流生成支路中生成目标电流；在所述电流生成支路中包括第四开关管以及第五开关管；所述目标电流依次通过所述第四开关管以及所述第五开关管传输至负载连接端；在所述检测模块中包括第一目标电路、第二目标电路、第三目标电路以及D触发器；所述第一目标电路的输入端连接至所述第四开关管的输出端；所述第一目标电路的输出端连接至所述第二目标电路的输入端；所述第二目标电路的输出端连接至所述第三目标电路的输入端；所述第三目标电路的输出端与所述D触发器的第一输入端连接；所述D触发器的输出端连接至控制模块,以控制外部电路的工作状态；所述D触发器的第二输入端、第四开关管的控制端以及第五开关管的控制端分别接入控制电压；其中,在所述负载类型检测电路上电后,所述控制电压为高电平,且在目标时间段后变为低电平；在所述负载类型检测电路上电后,当电阻负载接入负载连接端时,所述第三目标电路的输出端电压为低电平,所述D触发器的输出电压为低电平,当经过目标时间段,控制电压由高电平切换为低电平后,所述D触发器的输出电压被锁定为低电平；当电容负载接入负载连接端时,所述第三目标电路的输出端电压为高电平,所述D触发器的输出电压为高电平,当经过目标时间段,控制电压由高电平切换为低电平后,所述D触发器的输出电压被锁定为高电平。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 底层电路版图的测试方法、电路版图的测试方法和装置
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 201114 上海市闵行区陈行公路2388号16幢13层1302室
{Subsidiary Author}: 上海壁仞科技股份有限公司
{Date}: 2025-01-28
{Notes}: CN118966106B
{Abstract}: 本申请涉及一种底层电路版图的测试方法、电路版图的测试方法和装置,包括：获取预进行后仿真测试的当前底层电路版图；获取与当前底层电路版图相关联的电路结构；将当前底层电路版图与电路结构进行组合并填充虚拟金属,以组成关联于当前底层电路版图的后仿真测试结构；基于后仿真测试结构,通过对当前底层电路版图执行后仿真测试,得到当前底层电路版图的后仿真测试结果。本公开有助于提升底层电路版图后仿真测试结果与顶层电路版图后仿真测试结果的一致性,有助于防止底层电路版图满足设计要求而顶层电路版图却无法满足设计要求的问题,有助于提升集成电路设计阶段的开发效率。
{Subject}: 1.一种底层电路版图的测试方法,包括：获取预进行后仿真测试的当前底层电路版图；获取与所述当前底层电路版图相关联的电路结构,其中,所述电路结构包括与所述当前底层电路版图相关联的其他底层电路版图、所述当前底层电路版图与所述其他底层电路版图之间的金属互联结构中的至少其中之一；将所述当前底层电路版图与所述电路结构进行组合并填充虚拟金属,以组成关联于所述当前底层电路版图的后仿真测试结构,其中,所述将所述当前底层电路版图与所述电路结构进行组合,包括：在所述其他底层电路版图中包含器件和器件间连接走线的情况下,将所述当前底层电路版图与所述其他底层电路版图通过已规划的金属互联结构连接,其中,所述虚拟金属填充于未被所述电路结构所占的金属互联结构的空间；基于所述后仿真测试结构,通过对所述当前底层电路版图执行后仿真测试,得到所述当前底层电路版图的后仿真测试结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 相位检测装置、相位自校准方法及相控阵单片集成电路
{Author}: 宋柏;樊勇;张波;何宗锐
{Author Address}: 611731 四川省成都市高新(西)区西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2025-01-28
{Notes}: CN118971996B
{Abstract}: 本发明属于相控阵天线通道校准技术领域,具体为一种相位检测装置、相位自校准方法及相控阵单片集成电路。相位检测装置包括第一分频器、第二分频器、第一混频器、第二混频器、N位计数器和N位边沿触发器,其中,第二混频器输出信号S5的相位是由被检测输入信号S4的相位决定,而信号S5的相位决定N位边沿触发器的时延tp,时延tp决定N位边沿触发器的输出信号S7的输出结果,故相位检测装置的输出信号S7能够用来表征被检测输入信号S4的相对相位,基于此相对相位便可实现对射频通道进行相位高精度检测和自校准。与现有技术相比,本发明的装置及方法更加简单,检测精度也更高。
{Subject}: 1.一种相位检测装置,其特征在于,包括：第一分频器,其分频比为M,用于接收射频输入端提供的信号S0,并对输入信号S0进行分频得到信号S1,信号S1的频率为f1=f0/M,其中,f0为输入信号S0的频率；第二分频器,其分频比为2～N,用于接收第一分频器提供的信号S1,并对信号S1进行分频得到信号S2, 信号S2的频率为f2=f1/2～N=f0/(M*2～N)；第一混频器,工作在上变频,接收第二分频器提供的信号S2 和射频输入端提供的输入信号S0,对信号S2和信号S0进行上变频得到信号S3, 信号S3的频率为f3=f0+f2；第二混频器,工作在下变频,接收被检测信号S4和第一混频器提供的信号S3,对信号S4和信号S3进行下变频得到信号S5, 被检测信号S4的频率为f0,且携带有待检测射频通道的相位信息, 信号S5的频率为f5=f3-f0=f2=f0/(M*2～N)；N位计数器,接收第一分频器提供的信号S1,并对信号S1到来的周期进行计数,根据计数结果生成信号S6,信号S6由N位的并行信号组成,其计数的总数为2～N,计数的范围为0至2～N-l；N位边沿触发器接收第二混频器提供的信号S5和N位计数器提供的信号S6,当信号S5上升沿达到时,将当前收到的信号S6锁定,并作为信号S7即相位检测结果输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于图论的集成电路IC建模方法
{Author}: 孙铁
{Author Address}: 710000 陕西省西安市高新区天谷八路156号软件新城研发基地二期A9幢202室
{Subsidiary Author}: 西安简矽技术有限公司
{Date}: 2025-01-28
{Notes}: CN119026556B
{Abstract}: 本发明涉及集成电路建模技术领域,具体涉及一种基于图论的集成电路IC建模方法,ICL文件数据预处理：通过读取ICL文件并使用预定义的正则表达式来匹配和提取不同层级和类型的数据元素,将这些数据元素按照类型和层级关系存储在一个结构化的字典ICL Database中,图论建模：使用有向图模型表达集成电路的结构和功能,创建节点和边以反映电路中的组件和它们的连接关系。自动化地识别电路中的连接关系,有助于减少设计错误和提高设计的可靠性；通过图搜索算法,自动寻找从输入到输出或特定组件间的最短或最优路径,从而优化测试覆盖率和效率；图模型的可扩展性使得在设计过程中容易加入新的组件或修改现有结构,而不会破坏整体设计的完整性。
{Subject}: 1.一种基于图论的集成电路IC建模方法,其特征在于,包括以下步骤：S100：ICL文件数据预处理：通过读取ICL文件并使用预定义的正则表达式来匹配和提取不同层级和类型的数据元素,将这些数据元素按照类型和层级关系存储在一个结构化的字典ICL Database中；S200：图论建模：在ICL Database的基础上,使用有向图模型表达集成电路的结构和功能,创建节点和边以反映电路中的组件和它们的连接关系；步骤S200中还包括：S210：在ICL Database的基础上对ICL进行数据建模,通过有向图Directed Graph模型来表达集成电路的结构和功能；步骤S210中还包括：S211：初始化图模型,创建一个空的图G,用于后续添加节点和边；S212：开始生成图中的节点,通过ICL Database定义每个模块,根据其类型、宽度和其他属性在图G中创建相应的节点；S213：生成图中的边,根据ICL Database中关于连接关系的描述,为图中的节点添加边,边的属性包括连接类型和连接位宽,对于端口之间的连接；S214：对特殊节点进行处理,对于逻辑信号LogicSignal和别名Alias需要特殊处理的元素,根据其逻辑表达式或别名关系在图中创建额外的节点和边,包括解析逻辑表达式中的操作符和操作数,以及别名的目标和源之间的映射关系；S215：对于I CL Database中描述的每个子模块实例,递归调用算法A将集成电路的复杂描述转换为清晰的有向图论模型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路镀锡IC器件可焊性测试、判定多功能设备及方法
{Author}: 于丹丹;刘红波;张进兵;王少辉
{Author Address}: 741000 甘肃省天水市秦州区双桥路14号
{Subsidiary Author}: 天水华天科技股份有限公司
{Date}: 2025-01-28
{Notes}: CN119368864A
{Abstract}: 本发明涉及集成电路封装测试领域,具体涉及一种集成电路镀锡IC器件可焊性测试、判定多功能设备及方法。主要包括外壳、支撑桁架、驱动马达、可焊性测试区、Vision检测区、触控式LCD显示屏和操作系统。其中,外壳具有对内部零部件保护作用,支撑桁架具有质轻耐用特点,可焊性测试区域分布助焊剂槽、超声波清洗槽和焊料槽,Vision检测区包括高清摄像头和视觉移动马达,利用LED背光技术提供清晰明亮的图像,该操作系统基于最新的智能设备操作系统(PLC)技术,提供用户友好的界面和丰富的应用程序,用户可以实现一次性多只实验产品同时浸入焊料中进行测试,具有较高的可重复性和再现性,提升了可焊性测试实验过程中的效率和质量,使用户享受到更智能化和便捷的体验。
{Subject}: 1.一种集成电路镀锡IC器件可焊性测试、判定多功能设备,其特征在于,包括产品夹爪(6)和平面机台(12),产品夹爪(7)在平面机台(12)上方,产品夹爪(6)夹持试验产品,Y轴伺服马达(8)和Z轴伺服马达(4)连接产品夹爪(6),平面机台(12)上设置有助焊剂放置区(16)、焊料池(14)和Vision检测模组(17)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种列车接近预警系统及方法
{Author}: 周子云;冯成宇;杨阳;游皓翔;陈静
{Author Address}: 230088 安徽省合肥市高新区创新大道2800号创新产业园二期G3楼A座9层
{Subsidiary Author}: 合肥国为电子有限公司
{Date}: 2025-01-28
{Notes}: CN119370143A
{Abstract}: 本发明一种列车接近预警系统及方法,包括嵌入式铁轨震动信号采集设备,包括三轴震动传感器,三轴震动传感器可吸附于铁轨以采集铁轨在XYZ三轴的震动数据；用于分析所述震动数据的神经网络模型,将在服务器端训练好的神经网络模型转换成适用于嵌入式铁轨震动信号采集设备的格式,并部署在嵌入式铁轨震动信号采集设备；神经网络模型包括双通道输入卷积层、下采样层、上采样层以及输出层；其中,双通道输入卷积层处理所述震动数据中的高频和低频两部分,并将高频和低频两部分的特征进行融合,经下采样层的逐步压缩和所述上采样层的重建,并通过输出层生成分类结果。实现在现场实时处理铁轨震动信号,提高了列车接近预警的准确性和响应速度。
{Subject}: 1.一种列车接近预警系统,用于采集铁轨(200)震动信号来分析列车接近预警信息,其特征在于,所述系统包括：嵌入式铁轨震动信号采集设备(100),包括三轴震动传感器(110),所述三轴震动传感器(110)可吸附于铁轨(200)以采集铁轨(200)在XYZ三轴的震动数据；以及用于分析所述震动数据的神经网络模型,将在服务器端训练好的所述神经网络模型转换成适用于所述嵌入式铁轨震动信号采集设备(100)的格式,并部署在所述嵌入式铁轨震动信号采集设备(100)；所述神经网络模型的输入包括所述震动数据；所述神经网络模型包括双通道输入卷积层、下采样层、上采样层以及输出层；其中,所述双通道输入卷积层处理所述震动数据中的高频和低频两部分,并将所述高频和低频两部分的特征进行融合,经所述下采样层的逐步压缩和所述上采样层的重建,并通过所述输出层生成分类结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片加工用封装测试装置
{Author}: 龚国星;韩智庆
{Author Address}: 235000 安徽省淮北市烈山区宋疃镇烈山经济开发区青龙山电子信息产业园三区8号厂房
{Subsidiary Author}: 安徽汉瑞通信科技有限公司
{Date}: 2025-01-28
{Notes}: CN119375663A
{Abstract}: 本发明涉及集成电路芯片封装测试技术领域,公开了一种集成电路芯片加工用封装测试装置,包括工作台、固定连接于工作台顶部的支撑架、设置于支撑架一侧的环境模拟组件,以及设置于工作台顶部的测试机构,所述测试机构包括固定连接于工作台顶部的测试台,所述测试台的内壁转动连接有驱动螺纹杆,所述驱动螺纹杆的动力源设置于工作台的内部,通过工作台内部的动力源带动驱动螺纹杆转动,移动底座随之在测试台上方移动,移动时球面台会在晃动槽中晃动,并通过支撑弹簧的支撑,可使封装芯片在晃动环境中进行测试,启动微型振动机,通过振动台带动封装芯片在振动环境中进行测试,达到提高芯片测试可靠性和稳定性的效果。
{Subject}: 1.一种集成电路芯片加工用封装测试装置,包括工作台(1)、固定连接于工作台(1)顶部的支撑架(2)、设置于支撑架(2)一侧的环境模拟组件(3),以及设置于工作台(1)顶部的测试机构(4),其特征在于：所述测试机构(4)包括固定连接于工作台(1)顶部的测试台(41),所述测试台(41)的内壁转动连接有驱动螺纹杆(46),所述驱动螺纹杆(46)的动力源设置于工作台(1)的内部,所述测试台(41)的上方依次设置有移动组件(42)、测试底座组件(43)和测试盖板组件(44)；所述移动组件(42)包括螺纹连接于驱动螺纹杆(46)外壁的移动底座(421),所述移动底座(421)的顶部固定连接有固定盘(422),所述固定盘(422)的顶部固定连接有球面台(423),所述固定盘(422)的顶部固定连接有多个支撑弹簧(424)；所述测试底座组件(43)包括与多个支撑弹簧(424)顶部固定连接的测试座(431),所述测试座(431)的底部开设有晃动槽(435),所述晃动槽(435)的底部中心与球面台(423)的顶部中心搭接,所述球面台(423)可于晃动槽(435)中小幅度晃动。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于垂直微镜的量子计算芯片、晶上系统及其仿真器修正方法
{Author}: 刘冠东;万智泉;胥亮;贾志立;侯茂菁;邹黎明;朱洪力;洪悦
{Author Address}: 311121 浙江省杭州市余杭区中泰街道科创大道之江实验室
{Subsidiary Author}: 之江实验室
{Date}: 2025-01-28
{Notes}: CN119376015A
{Abstract}: 本发明公开了一种基于垂直微镜的量子计算芯片、晶上系统及其仿真器修正方法,通过对深刻蚀垂直结构进行侧壁平滑可以形成小于5nm粗糙度的垂直微镜结构,可以大幅降低光照射在硅基光学器件侧壁界面上的损耗,在硅晶圆上开发了量子计算芯片,实现了宏观空间光学和硅基光电子学之外的另一种光计算芯片结构,且工艺过程与先进封装工艺完全兼容,可以实现感、存、算的光电晶圆级系统集成。对于集成量子计算芯片、集成电路芯片(和光传感芯片)的晶上系统,通过垂直微镜技术降低TSV传输信号的串扰、损耗和延迟,而且通过法珀干涉实现了侧壁粗糙度的间接测量,进而对理想晶上系统仿真器进行修正,使其仿真器的仿真结果更接近晶上系统的真实测量结果。
{Subject}: 1.一种量子计算芯片,其特征在于,所述量子计算芯片包括若干量子门,所述量子门通过如下过程制造得到：在单晶硅晶圆上深刻蚀垂直结构；对所述垂直结构进行侧壁平滑,形成垂直微镜,侧壁平滑方法包括但不局限于高温退火、低流量干法刻蚀、降低刻蚀和保护工艺交替周期、低浓度湿化学腐蚀、气体团簇离子束刻蚀；使用光学真空镀膜机、物理气相沉积、化学气相沉积或原子层沉积的方法,在垂直微镜的侧壁表面沉积增反膜、增透膜、滤光膜、偏振膜、分光膜中的一种或多种；使用双光子3D打印机在垂直微镜的侧壁打印亚微米结构,形成球面透镜、光阑、光栅、偏振片、半波片、超透镜、光波导中的一种或多种。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路可测性及测试点插入方法、装置、设备、介质
{Author}: 杨凡;傅驰;邓倩;李童;郭军
{Author Address}: 201208 上海市浦东新区中国(上海)自由贸易试验区临港新片区秋山路1775弄29、30号2楼02室
{Subsidiary Author}: 上海国微芯芯半导体有限公司
{Date}: 2025-01-28
{Notes}: CN119375805A
{Abstract}: 本申请提供一种集成电路可测性及测试点插入方法、装置、设备、介质,应用于集成电路可测性设计领域,其中先判断路径上存在的违例设置类型(如“-from”、“-through”、“-to”之中的一种或多种组合),然后根据不同的时序违例设置,来采取不同的测试点插入策略：对于“-from”和“-through”设置,在最后一个非“-to”的路径后插入测试点,从而利用测试点来阻止X态向后传播；而对于“-to”设置,则将相关电路节点mask掉(掩藏或者说屏蔽),以控制X态不影响后续测试。在插入测试点后,可以显著降低自动化测试向量生成的推导难度、运行时间和向量数量,同时提高测试覆盖率,具有广泛的适用性和操作性。
{Subject}: 1.一种集成电路测试点插入方法,其特征在于,包括：获取待测试电路的若干条时序违例路径；根据每条时序违例路径在测试过程对应的捕获路径,确定每条时序违例路径对应捕获路径的路径设置选项；其中,路径设置选项用于表征出捕获路径的路径信息,路径设置选项包括以下任一单独选项或多个选项组合的复合选项：-from,-through,-to,其中-from用于表征捕获路径的路径起点,-through用于表征捕获路径的路径途径点,-to用于表征捕获路径的路径终点；对每条时序违例路径进行插入测试点处理,其中插入处理过程包括：若时序违例路径所对应捕获路径包含有不止一个路径设置选项,则在最后一个不属于“-to”设置选项的时序违例路径后插入测试点；若时序违例路径所对应捕获路径中只有一个路径设置选项,且该路径设置选项不属于“-to”设置选项,则在时序违例路径后插入测试点,反之则在自动化向量生成时将时序违例路径终点屏蔽。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路版图生成方法和装置、存储介质
{Author}: 徐义帆;姜俊敏;胡琛;刘寻;梁丕树
{Author Address}: 518055 广东省深圳市南山区桃源街道学苑大道1088号
{Subsidiary Author}: 南方科技大学;深圳市爱协生科技股份有限公司
{Date}: 2025-01-28
{Notes}: CN119378473A
{Abstract}: 本申请实施例提供了一种集成电路版图生成方法和装置、存储介质,属于集成电路技术领域。该方法包括：接收电路版图设计请求；根据所述电路版图设计请求在预设的版图设计参数库中获取电路版图设计参数；其中,所述电路版图设计参数包括：硅衬底阱设计参数和连线设计参数；根据所述硅衬底阱设计参数和所述连线设计参数从预设的候选编程工具包中筛选出目标编程工具包；通过所述目标编程工具包和所述硅衬底阱设计参数在预设的电路版图模板上进行硅衬底阱绘制,得到选定电路版图；通过所述目标编程工具包和所述连线设计参数在所述选定电路版图上进行金属连线,得到目标电路版图。本申请实施例节省集成电路版图设计的时间和人力,减少版图设计的错误。
{Subject}: 1.一种集成电路版图生成方法,其特征在于,所述方法包括：接收电路版图设计请求；根据所述电路版图设计请求在预设的版图设计参数库中获取电路版图设计参数；其中,所述电路版图设计参数包括：硅衬底阱设计参数和连线设计参数；根据所述硅衬底阱设计参数和所述连线设计参数从预设的候选编程工具包中筛选出目标编程工具包；通过所述目标编程工具包和所述硅衬底阱设计参数在预设的电路版图模板上进行硅衬底阱绘制,得到选定电路版图；通过所述目标编程工具包和所述连线设计参数在所述选定电路版图上进行金属连线,得到目标电路版图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种纳米金属无压烧结互连工艺
{Author}: 黄义;李谦;左杨;黎靖宇;张芷瑶;张红升
{Author Address}: 400065 重庆市南岸区黄桷垭崇文路2号
{Subsidiary Author}: 重庆邮电大学
{Date}: 2025-01-28
{Notes}: CN119381343A
{Abstract}: 本发明属于电力电子器件封装领域,涉及一种纳米金属无压烧结互连工艺,通过钢网印刷、氮气干燥、贴片机预连接及无压烧结等步骤,实现纳米金属焊膏与覆铜陶瓷基板及芯片的可靠连接；本发明省去了加压烧结设备,显著降低了成本,同时提高了生产效率；无压烧结工艺确保了纳米金属焊膏的充分烧结,形成了稳定的连接结构；该工艺满足了电力电子器件封装领域对高温封装技术的需求,为宽带隙半导体器件的广泛应用提供了有力支持。
{Subject}: 1.一种纳米金属无压烧结互连工艺,其特征在于,包括以下步骤：S1,采用精密钢网印刷技术,通过控制刮刀压力和速度,确保将100μm厚的纳米金属焊膏均匀且精确地预涂覆在覆铜陶瓷基板的指定区域表面,以形成均匀厚度的焊膏层；S2,将涂覆有焊膏的陶瓷基板小心转移至氮气干燥炉中,并通入高纯度氮气以排除氧气,升温至130～140℃的范围内,保持此温度进行20分钟的干燥处理,以去除焊膏中的溶剂和挥发物；S3,将干燥后的陶瓷基板放置在贴片机轨道托盘上,预热至150℃；同时将芯片贴装到基板表面焊膏印刷区域上,设置贴片压头温度为150℃并施加5～20MPa的压力,保持5～10s以实现芯片与基板的预连接；S4,将芯片和基板转移至氮气干燥炉中并通入氮气,升温至250℃,进行无压烧结10-60min后随炉冷却至室温。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: OSC电路、集成OSC电路及集成电路芯片
{Author}: 霍显杰;徐城
{Author Address}: 610096 四川省成都市自由贸易试验区成都高新区天府五街200号菁蓉汇5号楼B区8层803、804室
{Subsidiary Author}: 成都极海科技有限公司
{Date}: 2025-01-28
{Notes}: CN119382694A
{Abstract}: 本申请提供的一种OSC电路、集成OSC电路及集成电路芯片,OSC电路,包括：环形振荡电路,包括与非门、频率控制模块和反相器模块,与非门的第一输入端为控制信号输入端,与非门的第二输入端与反相器模块的输出端电连接,与非门的输出端与频率控制模块的输入端电连接；其中,当控制信号输入端接收到第一控制信号时,环形振荡电路用于输出第一时钟信号,当控制信号输入端接收到第二控制信号时,环形振荡电路用于停止输出第一时钟信号,频率控制模块用于控制第一时钟信号的频率。可理解,若必要,供电电路可以保持上电状态,持续输出供电电源,用户可以通过向控制信号输入端输入不同的控制信号,快速控制环形振荡电路的导通或断开。
{Subject}: 1.一种OSC电路,其特征在于,包括：环形振荡电路,包括与非门、频率控制模块和反相器模块,所述与非门的第一输入端为控制信号输入端,所述与非门的第二输入端与所述反相器模块的输出端电连接,所述与非门的输出端与所述频率控制模块的输入端电连接；其中,当所述控制信号输入端接收到第一控制信号时,所述环形振荡电路用于输出第一时钟信号,当所述控制信号输入端接收到第二控制信号时,所述环形振荡电路用于停止输出所述第一时钟信号,所述频率控制模块用于控制所述第一时钟信号的频率。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 适用于集成封装的多通道超声成像专用集成电路
{Author}: 周辰辉;叶凡;任俊彦
{Author Address}: 200433 上海市杨浦区邯郸路220号
{Subsidiary Author}: 复旦大学
{Date}: 2025-01-28
{Notes}: CN119382699A
{Abstract}: 本发明属于集成电路技术领域,具体为一种适用于集成封装的多通道超声成像专用集成电路。本发明专用集成电路由多个多通道单芯片级联构成,多通道单芯片采用四个超声通道输入架构,每个通道包含超声模拟前端、模数转换器、超声数字信号处理模块；超声模拟前端包含低噪声放大器、电压控制衰减器、可编程增益放大器和抗混叠低通滤波器四个子模块；模数转换器采用三级逐次逼近寄存器流水线级联结构,实现14位数字输出；超声数字信号处理模块用于处理经ADC量化后的超声信号,包括ADC数据预处理、数据解调、信号插值与抽取、波束成形、测试信号产生等；本发明利用SIP封装进行通道数的拓展,可用于医疗超声诊断的超声成像,具有高度灵活性和可扩展性。
{Subject}: 1.一种适用于集成封装的多通道超声成像专用集成电路,其特征在于,由多个多通道单芯片级联构成,所述多通道单芯片采用四个超声通道输入架构,每个通道包含超声模拟前端、模数转换器(ADC)、超声数字信号处理模块；其中：(1)超声模拟前端,包含低噪声放大器(LNA)、电压控制衰减器(VCA)、可编程增益放大器(PGA)和抗混叠低通滤波器(LPF)四个子模块；其中:低噪声放大器(LNA),采用具有增益可调节功能的电路结构,LNA的输入端与超声探头的接收端相连,用于接收超声波反射信号并进行初步放大；LNA设计中,重点噪声系数优化,使得输入参考噪声最低达2.2nV/√Hz；同时,通过设置可调增益功能,LNA根据输入信号的强度动态调整增益,以适应不同的应用场景；电压控制衰减器(VCA),紧接LNA之后,VCA用于调节信号的幅度,以防止后续信号处理模块因输入信号过强而饱和；VCA通过控制电压来动态调整衰减值,从而在强信号环境下避免信号失真；可编程增益放大器(PGA),紧接VCA之后,PGA把VCA的信号进行放大；PGA的增益通过外部编程控制,提供更为细致的增益调节,以优化信号的信噪比；PGA的设计确保在宽动态范围内实现稳定的信号放大；抗混叠低通滤波器(LPF),信号在进入ADC之前通过LPF滤除高频成分,防止混叠现象；LPF设计为可调带宽结构,能够根据ADC的采样率动态调整滤波器的截止频率,以适应不同的信号带宽需求；(2)模数转换器,采用三级逐次逼近寄存器(SAR)流水线级联结构,实现14位数字输出；具体通过三级逐次逼近寄存器(SAR)电路实现信号的模数转换,每一级流水线独立完成信号的部分量化,并将残差传递至下一级,最终在第三级完成信号的14位量化输出；其中,每级SAR都通过电容阵列和比较器的结合,实现对输入信号的逐次逼近量化,确保输出的每一位都具备高精度；(3)超声数字信号处理模块,用于处理经ADC量化后的超声信号,包括ADC数据预处理、数据解调、信号插值与抽取、波束成形、测试信号产生和级联片选功能子模块；其中：ADC数据预处理子模块,对来自ADC的数字信号进行初步滤波和降噪处理,以改善信号质量；数据解调子模块,将接收到的超声信号进行相位解调,提取出与目标成像有关的关键信息；信号插值与抽取子模块,通过插值算法提高信号的采样率,并在必要时进行抽取处理,以适应不同的图像分辨率需求；波束成形子模块：根据各通道信号的延迟和幅度信息,执行波束成形算法,生成方向性更强的超声波束,提高图像的对比度和分辨率；测试信号产生子模块：为系统提供内部测试信号,用于校准和验证各个信号处理模块的功能；级联片选子模块：在多芯片级联应用中,实现对各芯片的片选控制,确保各通道信号的有效传输和处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 信号发射方法及电子设备
{Author}: 云泽霖;薄少飞;黄梅
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区海基六路99弄16、18、22号6-7层
{Subsidiary Author}: 上海荣耀智慧科技开发有限公司
{Date}: 2025-01-28
{Notes}: CN119382724A
{Abstract}: 本申请公开了一种信号发射方法及电子设备,涉及通信技术领域。信号发射方法包括：通过第一天线和第一下行链路接收第一射频信号,得到第一射频子信号,通过第二天线和第二下行链路接收第一射频信号,得到第二射频子信号；确定第一射频子信号的相位减去第二射频子信号的相位的差值,得到第一相位差；确定第一相位差加预设相位差的和,得到第二相位差；通过第一上行链路和第一天线发射第三射频子信号,通过第二上行链路和第二天线发射第四射频子信号,且第四射频子信号的相位减去第三射频子信号的相位的差值等于第二相位差。该信号发射方法,可以实现卫星通信中上行波束的赋形,使上行波束具有方向性并指向卫星,实现上行射频信号的增强。
{Subject}: 1.一种信号发射方法,应用于电子设备,其特征在于,所述电子设备包括：基带、第一上行链路、第二上行链路、第一下行链路、第二下行链路、第一天线和第二天线；所述第一上行链路、所述第一下行链路均连接于所述基带与所述第一天线之间,所述第二上行链路、所述第二下行链路均连接于所述基带与所述第二天线之间；所述方法包括：通过所述第一天线和所述第一下行链路接收第一射频信号,得到第一射频子信号；并通过所述第二天线和所述第二下行链路接收所述第一射频信号,得到第二射频子信号；确定所述第一射频子信号的相位减去所述第二射频子信号的相位的差值,得到第一相位差；确定所述第一相位差加预设相位差的和,得到第二相位差；通过所述第一上行链路和所述第一天线发射第三射频子信号,并通过所述第二上行链路和所述第二天线发射第四射频子信号,且所述第四射频子信号的相位减去所述第三射频子信号的相位的差值等于所述第二相位差。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件、集成电路及电子设备
{Author}: 刘轩;冯超;吴钧烨
{Author Address}: 518116 广东省深圳市龙岗区平湖街道中科亿方智汇产业园12栋
{Subsidiary Author}: 深圳平湖实验室
{Date}: 2025-01-24
{Notes}: CN118825065B
{Abstract}: 本公开提供了一种半导体器件、集成电路及电子设备,涉及半导体芯片技术领域,用于实现电场的有效调制,提高半导体器件的耐压水平以及稳定性；半导体器件包括：衬底、沟道层、势垒层、P型Ⅲ族氮化物层、第一极、第二极和控制极；其中,沿第二方向,在所述P型Ⅲ族氮化物层中,所述P型Ⅲ族氮化物层最靠近所述第二电极的部分的空穴浓度最小；所述第二方向与所述衬底平行；上述半导体器件应用于功率器件中。
{Subject}: 1.一种半导体器件,其特征在于,包括：衬底和在所述衬底的一侧叠设的沟道层和势垒层；以及,P型Ⅲ族氮化物层,位于所述势垒层远离所述衬底的一侧；第一极、第二极和控制极,所述控制极位于所述P型Ⅲ族氮化物层远离所述衬底的一侧,所述第一极和所述第二极位于所述沟道层远离所述衬底的一侧,所述控制极位于所述第一极和所述第二极之间；其中,所述P型Ⅲ族氮化物层还包括：调制元素,所述调制元素可以降低所述P型Ⅲ族氮化物层中的空穴浓度；所述调制元素包括：氢、氧、氮、碳、氯、硅和氟中的至少一种；沿第二方向,在所述P型Ⅲ族氮化物层中,所述P型Ⅲ族氮化物层最靠近所述第二极的部分的空穴浓度最小；所述第二方向与所述衬底平行。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种全封闭式封装集成电路温度测试保温装置及测试方法
{Author}: 庄仲;房静;杨发明;万旺;王锦;杨彦朝;王贺;张松;张大宇;匡潜玮;丛山
{Author Address}: 100094 北京市海淀区友谊路104号
{Subsidiary Author}: 中国空间技术研究院
{Date}: 2025-01-24
{Notes}: CN119355486A
{Abstract}: 一种全封闭式封装集成电路温度测试保温装置及测试方法,通过包括保温底座、全封闭金属罩的测试保温装置,上部采用全封闭金属罩,在隔绝空气的同时,能够进一步保温锁温,同时设置上下底座的组装结构,底座与金属罩组合成全封闭空间,能够将温度保持在一个稳定的状态,并解决了针对待测器件测温过程中“高温跑温”、“低温结霜”的问题,避免了测试过程中重复性操作。
{Subject}: 1.一种全封闭式封装集成电路温度测试保温装置,其特征在于：包括保温底座、全封闭金属罩,保温底座包括上底座、下底座,下底座中间位置设置有凸起部分,凸起部分的外框上设置有固定孔,上底座朝向下底座一侧中间位置设置有独立弹簧针,下底座凸起部分通过固定孔固定上底座的独立弹簧针,用于连接待测器件的引脚,并实现上底座、下底座稳定连接；上底座、下底座外部四角位置设置有安装孔,上底座左右两侧边缘的中间位置设置有定位孔,上底座的上下安装面的中间位置设置有内凹条；全封闭金属罩通过内凹条实现与上底座的紧固连接,并通过安装孔实现保温底座外侧连接,通过定位孔加强连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 硬盘模组及服务器
{Author}: 王楠
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2025-01-24
{Notes}: CN119356488A
{Abstract}: 本发明涉及服务器技术领域,公开了一种硬盘模组及服务器,本发明的硬盘模组包括：硬盘托架；至少两个硬盘,沿硬盘的厚度方向层叠设置,并设于硬盘托架内；转接板,包括第一连接器、第二连接器和卡本体,第一连接器于卡本体的一侧表面上,卡本体上形成有集成电路,集成电路的输入端与第一连接器相连,集成电路能够将连接硬盘背板输入的信号转化成至少两路信号,第二连接器为至少两个,并设于卡本体的另一侧表面上,并连接集成电路的输出端,每个第二连接器用于连接一个硬盘。本发明实施例的硬盘模组能够在显著扩大了存储系统的容量的同时不增大服务器的研发成本,且极大的提高了硬盘模组内的空间利用率。
{Subject}: 1.一种硬盘模组,其特征在于,包括：硬盘托架(101)；至少两个硬盘(102),沿所述硬盘(102)的厚度方向层叠设置,并设于所述硬盘托架(101)内；转接板(103),包括第一连接器(1031)、第二连接器(1032)和卡本体(1033),所述第一连接器(1031)于卡本体(1033)的一侧表面上,所述卡本体(1033)上形成有集成电路,集成电路的输入端与第一连接器(1031)相连,所述集成电路能够将硬盘背板输入的信号转化成至少两路信号,所述第二连接器(1032)为至少两个,并设于所述卡本体(1033)的另一侧表面上,并连接所述集成电路的输出端,每个所述第二连接器(1032)用于连接一个所述硬盘(102)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路总线I2C从设备、系统及唤醒方法
{Author}: 李健宁;罗明
{Author Address}: 610000 四川省成都市高新区锦晖西一街99号2栋1单元20层2006号
{Subsidiary Author}: 成都市芯璨科技有限公司
{Date}: 2025-01-24
{Notes}: CN119357109A
{Abstract}: 本发明涉及一种集成电路总线I2C从设备、系统及唤醒方法,当I2C从设备处于低功耗状态下,I2C主设备发起读/写访问操作,且I2C通信模块配置的部分唤醒使能关闭时,I2C通信模块在接收到设备地址匹配后,或者I2C通信模块配置的部分唤醒使能开启时,I2C通信模块在接收到设备地址且地址匹配,且接收到的寄存器访问地址大于等于I2C通信模块配置的唤醒地址时,产生唤醒信号输出到系统控制模块和片上系统SoC,恢复系统时钟,SoC接收到唤醒信号后退出低功耗模式。本发明在空闲的时候,能够进入低功耗状态,节省功耗,在I2C通信的时候,能够无感地、选择性地唤醒I2C从设备,也可以在低功耗状态下完成数据传输。
{Subject}: 1.一种集成电路总线I2C从设备,其与电源连接,其特征在于：所述I2C从设备包括片上系统SoC、系统控制模块、I2C通信模块和I2C接口；所述片上系统SoC在接收到用于指示进行低功耗状态的指令后进入低功耗模式,并将低功耗模式信号传输给系统控制模块；所述系统控制模块在接收到低功耗模式信号后,将不需要的系统时钟关闭,并产生低功耗状态信号输出给电源使其进入低功耗模式,并在接收到唤醒信号后恢复时钟信号和撤销电源的低功耗状态信号恢复正常工作模式,以及使片上系统SoC退出低功耗模式；所述I2C通信模块设置有部分唤醒使能和唤醒地址两个配置信号,通过不同的配置信号选择在I2C通信的时候是否唤醒I2C从设备以及唤醒信号产生的时机,且使用异步的方式实现I2C通信,即采用串行时钟线SCL来当作时钟完成串行数据SDA的传输,以在低功耗状态,没有系统时钟情况下完成数据读/写访问；所述I2C接口与外部设备进行通信连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路及集成电路系统
{Author}: 左丰国;王玉冰;安志远
{Author Address}: 710075 陕西省西安市高新区丈八街办高新六路38号A座4楼
{Subsidiary Author}: 西安紫光国芯半导体股份有限公司
{Date}: 2025-01-24
{Notes}: CN119357116A
{Abstract}: 本发明提出了一种集成电路及集成电路系统,属于集成电路技术领域,该集成电路包括：数据单元：用于存储数据；以及至少一组功能单元：与数据单元连接,从数据单元获取数据,并对从数据单元获取的数据进行处理；数据单元与功能单元分别在不同的时钟频率下工作。本发明将数据单元作为独立的部分,可提供足够大的存储容量,接入多组功能单元,使得数据单元与功能单元处于不同的时钟频率下,以实现数据单元与功能单元之间的高低频联合工作,同时使得数据单元的存取速度与功能单元的计算速度相匹配,以满足人工智能系统以及高性能计算系统的应用需求。
{Subject}: 1.一种集成电路,其特征在于,包括：数据单元：用于存储数据；以及至少一组功能单元：与所述数据单元连接,从所述数据单元获取数据,并对从所述数据单元获取的数据进行处理；所述数据单元与功能单元分别在不同的时钟频率下工作。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于动态电压与频率调节的集成电路低功耗设计方法
{Author}: 林佳圣
{Author Address}: 300350 天津市津南区海河教育园区同砚路38号南开大学
{Subsidiary Author}: 南开大学
{Date}: 2025-01-24
{Notes}: CN119358484A
{Abstract}: 本发明公开了基于动态电压与频率调节的集成电路低功耗设计方法,涉及集成电路技术领域,包括以下步骤：降低电源电压：增加晶体管延时时间,降低电路响应速度,减小阈值电压。本发明中,通过对集成电路实现动态电压与频率调节,能够在保证集成电路工作稳定性的情况下,根据电路的设计参数和性能要求,设定一个电压范围,确保在这个范围内调整电压时,集成电路能够稳定地运行,同时,还会监测电压变化对电路性能的影响,设定一个合适的频率范围,在调节频率时,确保集成电路能够在预定频率内稳定运行,同时满足性能要求,实现了确保集成电路稳定性情况下降低功耗的目的。
{Subject}: 1.基于动态电压与频率调节的集成电路低功耗设计方法,其特征在于：包括以下步骤：S1：降低电源电压：增加晶体管延时时间,降低电路响应速度,减小阈值电压；S2：逻辑综合优化,利用状态分配的状态重编码,根据集成电路活性对状态分配进行重新编码,完成重新编码后使得状态间转换时,降低门翻转频率,达到低功耗状态分配的目的,状态重编码从同步网络中提取状态转换,随后按照状态间的转换概率以及电路电容加权状态完成概率转换,进一步完善步骤S1中的阈值减小比例；S3：静态功耗优化,通过步骤S2中的阈值电压减小,实现减小静态功耗的目的,静态功耗的减小采用可变阈值法,可变阈值法的方式为在集成电路元件衬底位置上增设一个反偏电压,通过反偏电压的使用,能够减少栅源电压和阈值电压的差值,从而实现减小亚阈值漏电流的目的,进而实现静态功耗的进一步优化降低。S4：算法优化：基于步骤S3的静态功耗优化结果,参考电路中的操作数、输入输出量、基本内存访问量的能耗,依靠算法对这些操作的能耗进一步进行优化；S5：引入动态电压与频率调节改进技术,改进技术分为动态与静态两个方面,静态技术利用时钟门控和电源门控技术,在电路处于不运行状态时,关闭电路中的冗余资源,动态技术根据电路运行状态中的不同需求,对电路的运行频率和电压进行动态调节。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于GVAE和AIG图的数字集成电路优化方法及系统
{Author}: 顾晓峰;朱俊函;佴宇飞;虞致国
{Author Address}: 214000 江苏省无锡市新吴区净慧东道66号(江南大学国家大学科技园)
{Subsidiary Author}: 江南大学
{Date}: 2025-01-24
{Notes}: CN119358498A
{Abstract}: 本发明公开了基于GVAE和AIG图的数字集成电路优化方法及系统,属于集成电路设计自动化技术领域。所述方法利用图变分自动编码器GVAE,能够智能化地学习和提取电路的关键特征和深层模式,突破了传统方法对特征手动设计的依赖,有助于增强强化学习智能体对电路结构的洞察力与理解力；将电路的状态有效地编码为固定长度的输入向量,有助于提高强化学习算法的运行效率和整体性能,在复杂优化任务中快速收敛；提供了一个高度集成的全流程电路优化框架,从电路网表的结构开始,经过结构特征提取、智能化优化等多个步骤,构建了一个自动化、高效的闭环系统,提升了电路优化的质量与生产力。
{Subject}: 1.一种数字集成电路优化方法,其特征在于,所述方法包括：步骤1：从待优化的数字集成电路中获取电路网表结构；步骤2：将所述电路网表结构转化为用AIG结构表示的有向无环图；步骤3：从所述AIG结构中提取节点之间的拓扑连接关系,构成邻接矩阵；利用时序和功耗分析工具对每个电路进行分析,提取每个门单元的时序和物理信息,构成初始特征向量,所有门的初始特征向量拼接得到特征矩阵；步骤4：利用图变分自动编码器对所述邻接矩阵和特征矩阵进行编码,得到所述待优化的数字集成电路的状态向量；步骤5：将所述状态向量输入强化学习智能体,所述强化学习智能体根据当前的电路状态选择下一步要执行的优化命令；步骤6：执行所述优化命令,得到优化后电路网表的AIG结构；步骤7：重复执行所述步骤3至步骤6,直至优化后的电路性能达到设计需求,则优化结束。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种减少芯片偏移的玻璃面板级嵌入式封装工艺
{Author}: 史泰龙;张中;张国栋;葛玉龙
{Author Address}: 210096 江苏省南京市玄武区四牌楼2号
{Subsidiary Author}: 东南大学;江苏芯德半导体科技股份有限公司
{Date}: 2025-01-24
{Notes}: CN119361434A
{Abstract}: 本发明公开一种减少芯片偏移的玻璃面板级嵌入式封装工艺,属于半导体器件技术领域。该工艺包括以下制作过程：在玻璃基板上形成玻璃空腔；使用粘合剂将带有空腔的玻璃基板与另一玻璃基板进行粘合；利用芯片粘合膜在空腔中放置芯片；对放置芯片后的整块封装基板两侧进行RDL层压与固化。该工艺解决了玻璃面板级嵌入式芯片封装中芯片位置会发生较大偏移的问题,具有实用价值。
{Subject}: 1.一种减少芯片偏移的玻璃面板级嵌入式封装工艺,其特征在于,包括如下步骤：步骤一,形成贯穿玻璃基板的空腔；步骤二,使用粘合剂将带空腔的玻璃基板与另一玻璃基板粘合,形成带空腔的封装基板；步骤三,在芯片非功能面上粘合芯片粘合膜,将芯片功能面向上置入空腔；步骤四,在置入芯片后的封装基板的上下两侧层压介电材料并固化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种铜柱型I/O与玻璃嵌入式封装体之间的互连工艺
{Author}: 史泰龙;张中;张国栋;谷玉坤
{Author Address}: 210096 江苏省南京市玄武区四牌楼2号
{Subsidiary Author}: 东南大学;江苏芯德半导体科技股份有限公司
{Date}: 2025-01-24
{Notes}: CN119361534A
{Abstract}: 本发明公开一种玻璃面板级嵌入式先进封装中铜柱型I/O与玻璃嵌入式封装体之间的互连工艺,属于半导体器件领域。该互连方法包括以下制作过程：制备玻璃嵌入式封装体；将RDL聚合物电介质层压在玻璃嵌入式封装体表面并固化；对RDL聚合物电介质层进行表面平整化处理,暴露芯片上的铜柱；使用标准半加成法工艺制作RDL层。该工艺在芯片有源面形成芯片到玻璃面板级嵌入式封装体的铜铜互连,与常见芯片至封装体的互连工艺相比,具有更短的互连路径和更低的互连损耗,具有实用价值。
{Subject}: 1.一种铜柱型I/O与玻璃嵌入式封装体之间的互连工艺,其特征在于,包括如下步骤：步骤一,制备玻璃嵌入式封装体,所述封装体包括：带空腔的玻璃面板、玻璃基板和测试芯片,所述带空腔的玻璃面板和玻璃基板粘合形成带玻璃盲腔的封装基板,所述测试芯片有源面粘合有铜柱,测试芯片无源面粘合有粘结膜层,测试芯片有源面向上置入玻璃盲腔；步骤二,将RDL聚合物电介质层压在所述玻璃嵌入式封装体表面并固化,形成覆盖玻璃嵌入式封装体表面并填充玻璃盲腔与测试芯片之间间隙的RDL聚合物电介质层；步骤三,对所述RDL聚合物电介质层进行平整化处理,暴露铜柱；步骤四,在RDL聚合物电介质层表面制作与铜柱相连的RDL层。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于里德堡原子接收机的稳频装置、稳频方法、传感装置及接收机
{Author}: 潘永馨;仇思源;郭毅琪;廖开宇;颜辉
{Author Address}: 510000 广东省广州市中山大道西55号
{Subsidiary Author}: 华南师范大学
{Date}: 2025-01-24
{Notes}: CN119362146A
{Abstract}: 本发明涉及量子传感与量子精密测量领域,具体提出了一种用于里德堡原子接收机的稳频装置、稳频方法、传感装置及接收机。其中,稳频装置包括窄线宽半导体激光器1、窄线宽半导体激光器控制器2、单频光纤激光器16、单频光纤激光器控制器15、光电探测器12、稳频集成电路13、直流偏置器14、稳频集成电路22、碱金属原子气室8、光电探测器21和光路组件。本发明的稳频装置结构简单,无需复杂的光路系统和电路系统,能够实现利用单个泡同时锁定两台里德堡激光器的频率以及利用平行板波导光纤一体化探头进行微波场的传感探测,接收机体积小、便携性强。
{Subject}: 1.一种用于里德堡原子接收机的稳频装置,其特征在于,包括窄线宽半导体激光器1、窄线宽半导体激光器控制器2、单频光纤激光器16、单频光纤激光器控制器15、光电探测器12、稳频集成电路13、直流偏置器14、稳频集成电路22、碱金属原子气室8、光电探测器21和光路组件；其中,所述窄线宽半导体激光器1 发射的激光信号经过所述光路组件分成四束,其中两束在所述碱金属原子气室8中的第一位置相向重合,经所述光电探测器12采集后输入至所述稳频集成电路13中,所述稳频集成电路13与所述直流偏置器14连接,输出调制信号输入到所述窄线宽半导体激光器控制器2中,所述窄线宽半导体激光器控制器2与所述窄线宽半导体激光器1连接,用于控制所述窄线宽半导体激光器1的频率；所述单频光纤激光器16发射两束激光信号,其中一束与所述窄线宽半导体激光器1 发射的激光信号经过所述光路组件后的剩余两束中的其中一束激光信号在所述碱金属原子气室8中的第二位置相向重合,经所述光电探测器21采集后输入至所述稳频集成电路22中,所述稳频集成电路22与所述单频光纤激光器控制器15连接和所述直流偏置器14连接,所述稳频集成电路22与所述述单频光纤激光器控制器15连接,所述单频光纤激光器控制器15与所述单频光纤激光器16连接,用于控制所述单频光纤激光器16的频率。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种可调的电流及电压抑制厚膜集成电路
{Author}: 井玉霏;李少强;王晓
{Author Address}: 563002 贵州省遵义市汇川区高坪街道遵龙大道9号
{Subsidiary Author}: 贵州天义电器有限责任公司
{Date}: 2025-01-24
{Notes}: CN119362374A
{Abstract}: 本发明提供的一种可调的电流及电压抑制厚膜集成电路；包括冲击电流抑制单元和浪涌电压抑制单元,所述冲击电流抑制单元输入端与输入电源连接,冲击电流抑制单元输出端与浪涌电压抑制单元连接,浪涌电压抑制单元的输出端与DC/DC电源模块连接,所述冲击电流抑制单元和浪涌电压抑制单元均设在陶瓷基板上。本发明厚膜集成技术在陶瓷基板上充分集成28V电源处理电路的各电子元器件,加以封装形成混合集成电路,能够最大限度的减小电源处理电路的体积和重量。
{Subject}: 1.一种可调的电流及电压抑制厚膜集成电路,其特征在于：包括冲击电流抑制单元和浪涌电压抑制单元,所述冲击电流抑制单元输入端与输入电源连接,冲击电流抑制单元输出端与浪涌电压抑制单元连接,浪涌电压抑制单元的输出端与DC/DC电源模块连接,所述冲击电流抑制单元和浪涌电压抑制单元均设在陶瓷基板上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种三维集成电路芯片多工艺文件截面轮廓融合的方法
{Author}: 姜付本;魏洪川;李相启;陆涛涛;杨晓东
{Author Address}: 610200 四川省成都市双流区国芯大道518号
{Subsidiary Author}: 成都华大九天科技有限公司
{Date}: 2025-01-21
{Notes}: CN119337806A
{Abstract}: 一种三维集成电路芯片多工艺文件截面轮廓融合的方法,包括：根据输入的工艺文件和融合关系参数,分别生成每个工艺文件的新的数据类；根据所述每个工艺文件的新的数据类,生成工艺文件的二维平面图；根据每个工艺文件的新的数据类和所述二维平面图,分别生成每个工艺文件对应的三维数据,并将三维数据转成二维平面数据；保持下层工艺文件的二维平面数据不变,将上层工艺文件的二维平面数据进行翻转和平移,将连接层工艺文件的二维平面数据进行平移,根据融合连接关系连接翻转、平移后的上层工艺文件、所述连接层工艺文件和所述下层工艺文件的二维平面数据,得到融合后的完整二维数据；将完整二维数据显示到界面,得到多工艺文件截面轮廓融合图。
{Subject}: 1.一种三维集成电路芯片多工艺文件截面轮廓融合的方法,其特征在于,包括以下步骤：根据输入的工艺文件和融合关系参数,分别生成每个工艺文件的新的数据类；所述融合关系参数,包括工艺文件之间的融合连接关系；根据所述每个工艺文件的新的数据类,生成工艺文件的二维平面图；根据每个工艺文件的新的数据类和所述工艺文件的二维平面图,分别生成每个工艺文件对应的三维数据,并将三维数据转成二维平面数据；保持下层工艺文件的二维平面数据不变,将上层工艺文件的二维平面数据进行翻转和平移,将连接层工艺文件的二维平面数据进行平移,根据融合连接关系连接翻转、平移后的上层工艺文件、所述连接层工艺文件和所述下层工艺文件的二维平面数据,得到融合后的完整二维数据；将所述完整二维数据显示到计算机界面,得到三维集成电路芯片多工艺文件截面轮廓融合图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 衬底接触设计方法、装置、电子设备及存储介质
{Author}: 田金峰;马卓
{Author Address}: 300450 天津市滨海新区海洋高新技术开发区信安创业广场5号楼
{Subsidiary Author}: 飞腾信息技术有限公司
{Date}: 2025-01-21
{Notes}: CN119337807A
{Abstract}: 本申请提供一种衬底接触设计方法、装置、电子设备及存储介质,涉及集成电路技术领域。该获取预设集成电路的布局设计,布局设计中包括按预设位置摆放的多个逻辑单元；在预设集成电路中第一逻辑单元的预设区域内插入衬底接触单元,其中,第一逻辑单元为预设区域内不存在衬底接触单元的一个逻辑单元；根据衬底接触单元的插入位置和第一预设范围,更新多个逻辑单元的衬底存在状态；依次遍历多个逻辑单元,根据更新后的衬底存在状态继续插入新的衬底接触单元,直至多个逻辑单元的预设区域内均存在衬底接触单元后,完成对预设集成电路的衬底接触设计。本申请可以提高电路抗闩锁性能并提高衬底接触单元的面积利用率。
{Subject}: 1.一种衬底接触设计方法,其特征在于,所述方法包括：获取预设集成电路的布局设计,所述布局设计中包括按预设位置摆放的多个逻辑单元；在所述预设集成电路中第一逻辑单元的预设区域内插入衬底接触单元,其中,所述第一逻辑单元为所述预设区域内不存在衬底接触单元的一个逻辑单元；根据所述衬底接触单元的插入位置和第一预设范围,更新所述多个逻辑单元的衬底存在状态,所述衬底存在状态指示所述逻辑单元的预设区域内是否存在所述衬底接触单元；依次遍历所述多个逻辑单元,根据更新后的衬底存在状态继续插入新的衬底接触单元,直至所述多个逻辑单元的预设区域内均存在所述衬底接触单元后,完成对所述预设集成电路的衬底接触设计。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路绕线优化方法、装置、电子设备及存储介质
{Author}: 蔡民;戴红卫;高昂;鲁庆;梁洪弋;苏荣彬;李雪梅
{Author Address}: 518000 广东省深圳市前海深港合作区南山街道梦海大道5033号前海卓越金融中心3号楼L34-01
{Subsidiary Author}: 蔚锐科技(深圳)有限公司;上海蔚来汽车有限公司
{Date}: 2025-01-21
{Notes}: CN119337809A
{Abstract}: 本申请提供一种集成电路绕线优化方法、装置、电子设备及存储介质,属于集成电路技术领域。方法包括：获取时序路径指标阈值信息与绕线指标阈值信息；对绕线后的集成电路进行静态时序分析,获得静态时序信息；根据静态时序信息与时序路径指标阈值信息,确定关键路径信息；根据关键路径信息与绕线指标阈值信息,确定待优化互连线的驱动位置；将待优化互连线的驱动位置对应的绕线属性重置为通孔柱绕线属性,能够使得关键路径信息中互连线的寄生参数减小,将互连线延迟大的部分得到有效降低,进而使得互连线延迟占整体电路延迟的比例也随之降低,有助于满足时序要求,节省驱动单元的面积大小和数量,能够更精准的优化集成电路的功耗、性能以及面积。
{Subject}: 1.一种集成电路绕线优化方法,其特征在于,包括：获取时序路径指标阈值信息与绕线指标阈值信息；对绕线后的集成电路进行静态时序分析,获得静态时序信息；根据所述静态时序信息与所述时序路径指标阈值信息,确定关键路径信息；根据所述关键路径信息与所述绕线指标阈值信息,确定待优化互连线的驱动位置；将所述待优化互连线的驱动位置对应的绕线属性重置为通孔柱绕线属性。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路布线方法、计算机装置和存储介质
{Author}: 胡建国;谢扬帆;曾乐;潘家锴;何拓侠;徐浚杰;王雨禾
{Author Address}: 510275 广东省广州市新港西路135号
{Subsidiary Author}: 中山大学
{Date}: 2025-01-21
{Notes}: CN119337811A
{Abstract}: 本发明公开了一种集成电路布线方法、计算机装置和存储介质,本发明使用的改进DPSO算法中的惯性权重是由改进DPSO算法使用的加速系数确定的,从而引入了更多的目标和约束条件,因此惯性权重可以与与加速系数共同迭代进行收敛,惯性权重本身的收敛速度和改进DPSO算法整体的收敛速度都能获得加强,从而能够提高算法的效率,有利于加快布线速度,提高电路设计效率,有利于降低改进DPSO算法陷入局部最优解的可能性,有利于改进DPSO算法找到全局最优解。本发明广泛应用于电路技术领域。
{Subject}: 1.一种集成电路布线方法,其特征在于,所述集成电路布线方法包括：获取电路器件的初始端口位置信息；使用改进DPSO算法对各所述初始端口位置信息进行处理,获得第一优化端口位置信息；其中,所述改进DPSO算法所使用的惯性权重由加速系数确定；使用A星算法对所述第一优化端口位置信息进行处理,获得第二优化端口位置信息；根据所述第二优化端口位置信息进行布线。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一维和二维过渡金属二硫属化物混合阵列结构的制备方法及其应用
{Author}: 陈鹏
{Author Address}: 518000 广东省深圳市南山区西丽学苑大道1088号
{Subsidiary Author}: 南方科技大学
{Date}: 2025-01-21
{Notes}: CN119340199A
{Abstract}: 本发明涉及半导体材料领域,尤其涉及一种一维和二维过渡金属二硫属化物混合阵列结构的制备方法及其应用。所述方法包括：提供衬底,采用光刻工艺对衬底进行预设的图形阵列化处理,得到包含第一尺寸和第二尺寸的图形阵列结构的衬底；形成过渡金属氧化物薄膜,得到包含第一尺寸和第二尺寸的过渡金属氧化物薄膜阵列结构的衬底；与硫/硒/碲蒸汽进行反应,得到具有第一尺寸和第二尺寸的一维和二维过渡金属二硫属化物混合阵列结构。本发明利用光刻工艺结合薄膜沉积工艺实现了一维和二维过渡金属二硫属化物混合阵列结构的可控制备,并且为一步生长法,操作简单,避免多次热生长过程,保证了混合阵列结构的高质量,在集成电路中具有广阔的应用前景。
{Subject}: 1.一种一维和二维过渡金属二硫属化物混合阵列结构的制备方法,其特征在于,包括：步骤一、提供衬底,采用光刻工艺对衬底进行预设的图形阵列化处理,得到包含第一尺寸和第二尺寸的图形阵列结构的衬底,所述第一尺寸为10nm-100nm,所述第二尺寸为10μm-100cm；步骤二、在通过步骤一处理后的衬底上形成过渡金属氧化物薄膜,得到包含第一尺寸和第二尺寸的过渡金属氧化物薄膜阵列结构的衬底；步骤三、在惰性气氛载体下,将硫蒸汽或硒蒸汽或碲蒸汽与过渡金属氧化物薄膜进行反应,得到一维和二维过渡金属二硫属化物混合阵列结构,所述一维和二维过渡金属二硫属化物分别具有第一尺寸和第二尺寸。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新型封装的集成电路结构及其制备方法
{Author}: 颉信忠;孙彦龙
{Author Address}: 046000 山西省长治市北董新街65号
{Subsidiary Author}: 山西高科华烨电子集团有限公司
{Date}: 2025-01-21
{Notes}: CN119340284A
{Abstract}: 本发明属于集成电路技术领域,提供了一种新型封装的集成电路结构及其制备方法,包括载板,封装结构,其安装于载板内部,封装结构包括开设在载板前端的芯片安装槽,芯片安装槽内部一端通过粘结胶层安装有I C芯片,I C芯片前端设置有应力缓冲胶,应力缓冲胶填充于I C芯片与芯片安装槽间隙处,应力缓冲胶前端与芯片安装槽前端齐平,应力缓冲胶前端以及载板前端设置有塑封层。本发明通过在载板前端开设芯片安装槽,将I C芯片安装在芯片安装槽内,并利用散热孔和散热片进行散热,显著提高了热传导效率,同时,由于塑封层厚度的减少,减少了热阻,使得集成电力装置工作产生的热量能够更快传递到外部环境中,从而提升了整体的散热效果。
{Subject}: 1.一种新型封装的集成电路装置,其特征在于：包括：载板(1)；封装结构(9),其安装于载板(1)内部,所述封装结构(9)包括开设在载板(1)前端的芯片安装槽(91),所述芯片安装槽(91)内部一端通过粘结胶层(93)安装有IC芯片(92),所述IC芯片(92)前端设置有应力缓冲胶(94),所述应力缓冲胶(94)填充于IC芯片(92)与芯片安装槽(91)间隙处,所述应力缓冲胶(94)前端与芯片安装槽(91)前端齐平,所述应力缓冲胶(94)前端以及载板(1)前端设置有塑封层(95)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种车载摄像头的快速出图系统和方法
{Author}: 陈宗禹;左双文;梁明;施文宇
{Author Address}: 241000 安徽省芜湖市中国(安徽)自由贸易试验区芜湖片区官陡门路88号
{Subsidiary Author}: 伯泰克汽车电子(芜湖)有限公司
{Date}: 2025-01-21
{Notes}: CN119342328A
{Abstract}: 本发明公开了一种车载摄像头的快速出图系统和方法,属于车载摄像头出图技术领域,所述系统包括摄像头模组、显示屏模组、第一串行器、电源管理集成电路(PMIC)、系统级芯片(SOC)、微控制器(MCU)、视频处理芯片、第一桥接器及第二桥接器,其中,摄像头模组包括摄像头及第二串行器,显示屏模组包括显示屏及第三串行器。所述方法包括：通过微控制器(MCU)对视频处理芯片、第一桥接器及第二桥接器进行寄存器配置；在系统级芯片(SOC)完成初始化之前；通过第一数据传输通路传输视频数据,在系统级芯片(SOC)完成初始化之后,通过第二数据传输通路传输视频数据。通过本发明的系统和方法,可以实现快速出图的目的,同时提升了用户的使用体验。
{Subject}: 1.一种车载摄像头的快速出图系统,其特征在于：包括摄像头模组、显示屏模组、第一串行器、电源管理集成电路(PMIC)、系统级芯片(SOC)、微控制器(MCU)、视频处理芯片、第一桥接器及第二桥接器,所述微控制器(MCU)分别与所述视频处理芯片、系统级芯片(SOC)、第一桥接器及第二桥接器连接；所述电源管理集成电路(PMIC)的输入端与所述微控制器(MCU)的输出端连接；所述电源管理集成电路(PMIC)的输出端与所述系统级芯片(SOC)的输入端连接；所述第一桥接器的输入端与所述摄像头模组的输出端连接；所述第一桥接器的输出端分别与所述第一串行器的输入端及视频处理芯片的输入端连接；所述第二桥接器的输入端分别与所述视频处理芯片的输出端及系统级芯片(SOC)的输出端连接；所述第二桥接器的输出端与所述显示屏模组的输入端连接；所述第一串行器的输出端与所述系统级芯片(SOC)的输入端连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新型半导体结构与器件及制作方法
{Author}: 樊永辉;樊晓兵
{Author Address}: 230012 安徽省合肥市新站区磨店社区文忠路与魏武路交口西南角少荃湖科创中心C区5楼501室
{Subsidiary Author}: 合肥荃智空天信息超高频半导体研究院有限公司;合肥吉芯科技有限公司
{Date}: 2025-01-21
{Notes}: CN119342893A
{Abstract}: 本发明公开了一种新型半导体结构与器件及制作方法,涉及半导体器件生产技术领域,包括衬底,所述衬底的顶面设有金刚石外延层；所述金刚石外延层的顶面分设为N型器件区和P型器件区,位于N型器件区内的金刚石外延层上设有氮化铝薄膜,位于P型器件区内金刚石外延层上通过离子注入的方式进行硼掺杂；本发明提出的半导体结构和半导体器件,特别是CMOS反相器和集成电路,具有更大的禁带宽度、更高的工作频率、更高的工作电压、更大的功率、更高的温度,应用前景广泛；相较于现有的金刚石衬底的半导体器件与CMOS集成电路,本发明采用硼离子注入的方式制造P型器件区,其具有更高的空穴迁移率,实现金刚石材料半导体性能充分发挥。
{Subject}: 1.一种新型半导体结构,其特征在于,包括衬底(1),所述衬底(1)的顶面设有金刚石外延层(2)；所述金刚石外延层(2)的顶面分设为N型器件区和P型器件区,位于N型器件区内的金刚石外延层(2)上设有氮化铝薄膜(3),位于P型器件区内金刚石外延层(2)上通过离子注入的方式进行硼掺杂；N型器件区和P型器件区内均设置有电极结构；所述N型器件区中的金刚石外延层(2)内部形成二维电子气,所述N型器件区基于电极结构和二维电子气形成N型晶体管；所述P型器件区中的金刚石外延层(2)内部形成二维空穴气；所述P型器件区基于电极结构和二维空穴气形成P型晶体管。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 起重机用电源分配与控制集成系统
{Author}: 宋文生;张扬;柴君飞;张程;邢树华
{Author Address}: 221004 江苏省徐州市经济技术开发区高新路68号
{Subsidiary Author}: 徐州重型机械有限公司
{Date}: 2025-01-17
{Notes}: CN119324377A
{Abstract}: 本发明公开了起重机用电源分配与控制集成系统,包括供电电源和整车用电设备,整车用电设备包含的部件均与供电电源电性连接,所述供电电源的连接端电性连接有上车电源分配与控制器集成电路和下车电源分配与控制器集成电路。本发明通过设计上、下车电源分配与控制器集成的独立电路,能够通过控制逻辑或通讯网络指令直接驱动电器负载,取消控制器直接控制,实现智能化电源分配和管理,优化了控制器端口使用率和控制器使用数量,降低设计和生产成本；替代当前起重机采用保险继电器盒与控制器组合的配电模式,不需更换保险丝,故障消失后自动恢复,同时避免了多种继电器和大量线束的使用,简化系统设计及应用。
{Subject}: 1.起重机用电源分配与控制集成系统,包括供电电源和整车用电设备,整车用电设备包含的部件均与供电电源电性连接,其特征在于：所述供电电源的连接端电性连接有上车电源分配与控制器集成电路和下车电源分配与控制器集成电路,上车电源分配与控制器集成电路和下车电源分配与控制器集成电路并联,且上车电源分配与控制器集成电路和下车电源分配与控制器集成电路的输出端端口分别设置有上车显示器和下车中控显示器；所述上车电源分配与控制器集成电路和下车电源分配与控制器集成电路上均包括输入/输出模块、电流检测模块、控制模块和通信模块,其中：输入/输出模块用于接收供电电源的输入电流以及将电流传输至安装整车用电设备用的多个输出端口；控制模块用于驱动整车用电设备组成的起重机整车电气系统运行；电流检测模块用于检测各个输出端口的电流,配合控制模块实现对上车电源分配与控制器集成电路和下车电源分配与控制器集成电路与负载之间电路通断保护；通信模块用于上车电源分配与控制器集成电路、下车电源分配与控制器集成电路以及上车显示器或下车中控显示器之间相互通信。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路设计的系统及半导体封装方法及计算机程序产品
{Author}: 陈韵佳;林昱泽;陈皇宇;谭竞豪;吕辰日;黄智强;戈埃尔·桑迪·库马
{Author Address}: 中国台湾新竹市新竹科学工业园区力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-01-17
{Notes}: CN119323200A
{Abstract}: 一种集成电路设计实施系统及半导体封装的方法及计算机程序产品,集成电路设计实施系统包括用以接收半导体封装的组态的晶粒至晶粒(D2D)编译器。半导体封装包括彼此接合的第一半导体晶粒与第二半导体晶粒。D2D编译器用以基于半导体封装的组态分别为第一半导体晶粒及第二半导体晶粒产生第一凸块映射及第二凸块映射。第一凸块映射指示第一半导体晶粒中的多个第一凸块结构的个别位置,第二凸块映射指示第二半导体晶粒中的多个第二凸块结构的个别位置。
{Subject}: 1.一种集成电路设计实施的系统,其特征在于,包含：一晶粒至晶粒编译器,其用以：接收一半导体封装的一组态,该半导体封装至少包括彼此接合的一第一半导体晶粒与一第二半导体晶粒；及基于该半导体封装的该组态,分别为该第一半导体晶粒及该第二半导体晶粒产生一第一凸块映射及一第二凸块映射；其中该第一凸块映射指示该第一半导体晶粒中的多个第一凸块结构的个别位置,该第二凸块映射指示该第二半导体晶粒中的多个第二凸块结构的个别位置；其中,在该第一凸块映射中,组态用于将多个信号传输至该第二半导体晶粒的所述多个第一凸块结构的一第一子集与组态用于自该第二半导体晶粒接收多个信号的所述多个第一凸块结构的一第二子集相对于该第一凸块映射的一X轴或一Y轴彼此对称地设置；且其中,在该第二凸块映射中,组态用于将多个信号传输至该第一半导体晶粒的所述多个第二凸块结构的一第一子集与组态用于自该第一半导体晶粒接收多个信号的所述多个第二凸块结构的一第二子集相对于该第二凸块映射的一X轴或一Y轴彼此对称地设置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于改进小波熵的芯片级集成电路故障诊断方法
{Author}: 宣慧;宗烜逸;蔡燕;许鹏
{Author Address}: 226000 江苏省南通市崇川区永福路79号1幢南通大学技术转移研究院
{Subsidiary Author}: 南通大学
{Date}: 2025-01-17
{Notes}: CN119322249A
{Abstract}: 本发明属于集成电路技术领域,具体涉及基于改进小波熵的芯片级集成电路故障诊断方法,包括以下步骤：S1、采集芯片级集成电路原始信号,利用VMD信号重构技术重构原始信号；S2、采用改进的小波熵方法,对重构后的信号进行深度处理,提取出故障信号的关键特征；S3、通过故障信号的关键特征监测各节点电压变化,有效定位故障位置；S4、设置能够综合考量故障位置、衰减程度和故障长度的故障因子,与设置阈值进行对比,判别出故障的严重程度,从而实现芯片级集成电路故障在线诊断。本发明通过引入自适应小波基选择和多尺度小波熵融合技术,显著提升了诊断的准确性和效率,不仅降低了故障信号特征提取的重复性,而且提高了诊断系统的实时性和稳定性。
{Subject}: 1.基于改进小波熵的芯片级集成电路故障诊断方法,其特征在于,包括以下步骤：S1、采集芯片级集成电路原始信号,利用VMD信号重构技术重构原始信号；S2、采用改进的小波熵方法,对重构后的信号进行深度处理,提取出故障信号的关键特征；S3、通过故障信号的关键特征监测各节点电压变化,有效定位故障位置；S4、设置能够综合考量故障位置、衰减程度和故障长度的故障因子,与设置阈值进行对比,判别出故障的严重程度,从而实现芯片级集成电路故障在线诊断。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电源开关单元的连接结构和集成电路中的内部供电电路
{Author}: 王海男;陈继松;宋结兵;汪济海
{Author Address}: 230088 安徽省合肥市高新区创新产业园二期J2栋C座7层
{Subsidiary Author}: 合肥大唐存储科技有限公司
{Date}: 2025-01-17
{Notes}: CN119324696A
{Abstract}: 一种电源开关单元的连接结构和集成电路的内部供电系统,其中连接结构部署在集成电路中相邻功能器件之间的沟道；其中沿与所述沟道的底面的垂直方向,将沟道的部署区域切割为N个子区域,每个子区域内部署有一组电源开关单元,其中每组电源开关单元中的2个电源开关单元中一个电源开关单元位于另一个电源开关单元的上方；该连接结构包括依次串接的第1个电源开关单元、第2个电源开关单元、……、以及第2N个电源开关单元；其中,N组电源开关单元的部署方向为远离核心区域方向,部署顺序为第1组电源开关单元、第2组开关单元、……、以及第N组电源开关单元；其中第n组电源开关单元包括第n个电源开关单元与第2N-n+1个电源开关单元。
{Subject}: 1.一种电源开关单元的连接结构,部署在集成电路中相邻功能器件之间的沟道；其中沿与所述沟道的底面的垂直方向,将所述沟道的部署区域切割为N个子区域,每个子区域内部署有一组电源开关单元,其中每组电源开关单元中的2个电源开关单元中一个电源开关单元位于另一个电源开关单元的上方；其中：所述连接结构包括依次串接的第1个电源开关单元、第2个电源开关单元、……、以及第2N个电源开关单元；其中,N组电源开关单元的部署方向为远离核心区域方向,部署顺序为第1组电源开关单元、第2组开关单元、……、以及第N组电源开关单元；其中第n组电源开关单元包括第n个电源开关单元与第2N-n+1个电源开关单元；其中,n=1,2,3,……,2N,其中N为大于或等于2的整数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电路拓扑关联数据构建方法、集成电路设计方法及系统
{Author}: 请求不公布姓名
{Author Address}: 518000 广东省深圳市南山区招商街道水湾社区深圳市南山区太子路5号新时代广场(二期)2103
{Subsidiary Author}: 深圳博瑞晶芯科技有限公司
{Date}: 2025-01-14
{Notes}: CN118862757B
{Abstract}: 本发明提供一种电路拓扑关联数据构建方法、集成电路设计方法及系统,电路拓扑关联数据构建方法包括对集成电路进行分析并提取电路单元及其属性信息的步骤、分析提取出的电路单元之间的拓扑相似性的步骤、将多个电路单元按拓扑相似性划分为拓扑集合组的步骤以及为每个拓扑集合组生成拓扑关联信息并将其与特定的实现技术相关联的步骤,因此构建出的电路拓扑关联数据能够供EDA工具利用以实现基于特定拓扑类型的具体电路实现。在集成电路设计方法中,EDA工具能够利用电路拓扑关联数据在进行逻辑优化之前对电路逻辑结构进行基于特定拓扑类型的重组,从而能实现更优化的集成电路设计,有利于解决例如高性能CPU和GPU设计中的时序、拥塞和金属资源挑战等问题。
{Subject}: 1.一种电路拓扑关联数据构建方法,用于构建电路拓扑关联数据,该数据用于供电子设计自动化工具使用以应用基于拓扑类型的电路实现技术,其特征在于,包括以下步骤：步骤S1-1,对集成电路进行分析,提取出多个电路单元及其属性信息,所述属性信息包括由电路传递函数定义的拓扑类型；步骤S1-2,对于提取出的每种所述拓扑类型,分析该拓扑类型下的多个所述电路单元之间的拓扑相似性；步骤S1-3,基于所述拓扑相似性将该拓扑类型下的多个所述电路单元划分为一个或多个拓扑集合组；步骤S1-4,基于所述属性信息以及所述拓扑相似性为每个所述拓扑集合组生成拓扑关联信息,并将所述拓扑关联信息与对应的所述电路单元的实现技术相关联,从而得到所述电路拓扑关联数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试系统及测试方法
{Author}: 朱培培
{Author Address}: 215000 江苏省苏州市工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2025-01-14
{Notes}: CN119303863A
{Abstract}: 本发明公开了一种集成电路测试系统及测试方法,属于集成电路测试技术领域,所述测试方法包括：条状测试：对切割成条状的产品进行功能及性能检测；照UV：使用紫外线照射产品,进行解UV处理；撕膜：去除产品表面的UV膜；测试及包装：通过NY20自动分选机和MS7000半导体测试机对产品进行漏电测试,筛选出EOS合格产品,将测试合格的产品进行包装。本发明在QFN封装中,通过将原有的OS2000测试系统替换为MS7000测试系统,增加了漏电测试功能,显著提高了产品的质量和可靠性,有效地拦截了EOS异常,从而避免了可能的客诉,确保了产品的市场竞争力,此外,本发明的方法适用于产线量产,能够为集成电路测试领域带来显著的技术进步和经济效益。
{Subject}: 1.一种集成电路测试方法,其特征在于：包括：条状测试：对切割成条状的产品进行功能及性能检测；照UV：使用紫外线照射产品,进行解UV处理；撕膜：去除产品表面的UV膜；测试及包装：通过NY20自动分选机和MS7000半导体测试机对产品进行漏电测试,筛选出EOS合格产品,将测试合格的产品进行包装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件、集成电路IC制造系统及其光刻方法
{Author}: 廖浩竹;徐玮泽;高振颜
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-01-14
{Notes}: CN119310806A
{Abstract}: 本发明的实施例提供了一种半导体器件,包括具有多个芯片区域的衬底。在一些实施例中,半导体器件还包括介于多个芯片区域之间的多条划线。在一些实例中,半导体器件还包括分布在多条划线内的第一多个对准标记区域。在一些实施例中,半导体器件还包括分布在多个芯片区域中的每一个内的第二多个对准标记区域。本发明的实施例提供了一种集成电路IC制造系统。本发明的实施例还提供了一种光刻方法。
{Subject}: 1.一种半导体器件,包括：衬底,包括多个芯片区域；多条划线,所述划线介于所述多个芯片区域之间；第一多个对准标记区域,分布在所述多条划线内；以及第二多个对准标记区域,分布在所述多个芯片区域中的每一个内。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种优化数据流流控时序的流控模块及芯片集成电路
{Author}: 胡杰;蔡权雄;牛昕宇
{Author Address}: 518048 广东省深圳市福田区福保街道福保社区市花路南侧长富金茂大厦1号楼1408
{Subsidiary Author}: 深圳鲲云信息科技有限公司
{Date}: 2025-01-14
{Notes}: CN119312747A
{Abstract}: 本发明提供一种优化数据流流控时序的流控模块及芯片集成电路,包括：接收端单元、数据处理单元、数据流控单元、发送单元,所述接收单元用于接收外部数据,并将所述外部数据传输至所述数据处理单元；所述数据处理单元接收来自所述接收单元的数据,并在所述数据处理单元内部进行数据处理,得到数据处理结果并传输至所述发送单元；所述发送单元用于接收来自所述数据处理单元的所述数据处理结果,并按照时钟周期输出所述数据处理结果；所述数据流控单元,与所述接收单元以及所述发送单元通信,并用于控制所述接收单元从而对数据传输进行流控。根据本发明的技术方案能够实现数据流流控的同时,减少额外消耗时间,提升传输效率,更容易满足时序要求。
{Subject}: 1.一种优化数据流流控时序的流控模块,其特征在于,包括：接收单元、数据处理单元、数据流控单元、发送单元,其中,所述接收单元用于接收外部数据,并将所述外部数据传输至所述数据处理单元；所述数据处理单元接收来自所述接收单元的数据,并在所述数据处理单元内部进行数据处理,得到数据处理结果并传输至所述发送单元；所述发送单元用于接收来自所述数据处理单元的所述数据处理结果,并按照时钟周期输出所述数据处理结果；所述数据流控单元与所述接收单元以及所述发送单元通信,并控制所述接收单元,从而对数据传输进行流控。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件及集成电路器件内部数据传输控制方法
{Author}: 赵海斌
{Author Address}: 300000 天津市滨海新区天津华苑产业区海泰西路18号北2-204工业孵化-3-8
{Subsidiary Author}: 海光信息技术股份有限公司
{Date}: 2025-01-14
{Notes}: CN119312749A
{Abstract}: 本申请实施例公开了一种集成电路器件及集成电路器件内部数据传输控制方法,为便于降低集成电路器件的功耗而发明。集成电路器件包括：数据转发单元,所述数据转发单元与发送或转发数据的上游单元相连,且与接收或转发数据的下游单元相连；时钟门控单元,所述时钟门控单元的第一输入端与常开时钟相连,第二输入端用于输入时钟控制信号；所述时钟门控单元的输出端与所述数据转发单元的时钟输入端相连,以根据所述时钟门控单元的第二输入端输入的时钟控制信号,控制所述数据转发单元的时钟输入端有常开时钟信号输入或无常开时钟信号输入。本申请适用于芯片内部的数据传输。
{Subject}: 1.一种集成电路器件,其特征在于,包括：数据转发单元,所述数据转发单元与发送或转发数据的上游单元相连,且与接收或转发数据的下游单元相连；时钟门控单元,所述时钟门控单元的第一输入端与常开时钟相连,第二输入端用于输入时钟控制信号；所述时钟门控单元的输出端与所述数据转发单元的时钟输入端相连,以根据所述时钟门控单元的第二输入端输入的时钟控制信号,控制所述数据转发单元的时钟输入端有常开时钟信号输入或无常开时钟信号输入。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电压降违例修复方法
{Author}: 裴留源
{Author Address}: 519070 广东省珠海市香洲区前河北路68号之环宇城写字楼7层08单元
{Subsidiary Author}: 中科芯磁科技(珠海)有限责任公司
{Date}: 2025-01-14
{Notes}: CN119312756A
{Abstract}: 本发明实施例提供了一种电压降违例修复方法,涉及集成电路设计技术领域。所述方法包括如下步骤：根据单元之间的逻辑关系和时序走向调整单元位置,降低局部区域单元密度；宏单元的输出管脚朝向芯片核心区域内部,宏单元放置在核心区域的边界外并且加上隔离区域；向全部单元所占区域添加棋盘格形状的电源网络,以使每个单元接入电源；根据标准单元之间的逻辑关系和时序走向,将靠近整体区域边界的第一标准单元靠近第二标准单元摆放；根据预设的泄露功耗阈值增加去耦单元的数量,根据预设的间隔阈值间隔放置去耦单元；其通过上述步骤的结合使用及共同作用下,减弱或者消除电压降。
{Subject}: 1.一种电压降违例修复方法,其特征在于：包括如下步骤,步骤S1：当局部区域单元密度大于预设密度阈值时,根据单元之间的逻辑关系和时序走向调整单元位置,降低局部区域单元密度；步骤S2：将宏单元的输出管脚朝向芯片核心区域内部,宏单元放置在核心区域的边界外,留出完整的核心区域放置标准单元,宏单元周围加上隔离区域；步骤S3：向全部单元所占区域添加棋盘格形状的电源网络,以使每个单元接入电源；步骤S4：当拥有逻辑关系的第一标准单元与第二标准单元摆放的距离大于预设距离时,根据标准单元之间的逻辑关系和时序走向调整标准单元位置,将靠近整体区域边界的第一标准单元靠近第二标准单元摆放；步骤S5：根据预设的泄露功耗阈值增加去耦单元的数量,根据预设的间隔阈值间隔放置去耦单元。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于代理迭代训练大模型的集成电路设计方法及装置
{Author}: 吴沛阳;郭南;肖潇;李文明;叶笑春
{Author Address}: 100080 北京市海淀区中关村科学院南路6号
{Subsidiary Author}: 中国科学院计算技术研究所
{Date}: 2025-01-14
{Notes}: CN119312758A
{Abstract}: 本发明提出一种基于代理迭代训练大模型的集成电路设计方法和装置,包括：获取采用自然语言描述的集成电路设计需求；将生成集成电路设计需求的指令作为问题,以及知识库作为知识参考,将问题和知识参考输入基于大语言模型的问答模型,得到指令描述；将指令描述输入基于大语言模型的代码生成模型,得到中间HDL代码并进行打分,得到语法分数,基于中间HDL代码及其语法分数构建损失函数,训练代码生成模型；通过综合工具为中间HDL代码的功耗、性能和面积进行打分,得到性能分数,基于中间HDL代码及其性能分数构建损失函数,训练问答模型；将目标电路设计需求输入训练完成的问答模型,并将得到的指令描述输入训练完成的代码生成模型,得到最终HDL代码。
{Subject}: 1.一种基于代理迭代训练大模型的集成电路设计方法,其特征在于,包括：构建步骤,构建EDA领域的知识库,获取采用自然语言描述的集成电路设计需求；将生成该集成电路设计需求的指令作为问题,以及该知识库作为知识参考,将该问题和该知识参考输入基于大语言模型的问答模型,得到指令描述；训练步骤,将该指令描述输入基于大语言模型的代码生成模型,得到中间HDL代码,为该中间HDL代码进行打分,得到语法分数,基于该中间HDL代码及其语法分数构建损失函数,训练该代码生成模型；通过综合工具为该中间HDL代码的功耗、性能和面积进行打分,得到性能分数,基于该中间HDL代码及其性能分数构建损失函数,训练该问答模型；并在每轮训练结束后,利用得到的新模型重新生成用于下一轮训练的HDL代码并打分,从而迭代地提升模型性能；每轮生成过程中,筛除非自包含的HDL代码或对其赋予低分值,以引导模型生成高质量的自包含HDL代码；设计步骤,将目标电路设计需求输入训练完成的问答模型,并将得到的指令描述输入训练完成的代码生成模型,得到最终HDL代码,以该HDL代码作为该目标电路设计的初步集成电路设计结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于3D Gaussian Splatting技术的寄生参数提取方法
{Author}: 李小南;张江江;俞磊
{Author Address}: 200438 上海市杨浦区国权北路1688弄68号1303室(集中登记地)
{Subsidiary Author}: 上海芯轫科技有限公司
{Date}: 2025-01-14
{Notes}: CN119312762A
{Abstract}: 本发明公开了一种基于3D Gaussian Splatting技术的寄生参数提取方法；该方法包括：步骤1：随机生成3D电路图案；步骤2：使用电磁场求解软件求解空间的电磁场分布；步骤3：利用所求解的电磁场分布训练辐射场的空间特征；步骤4：使用3D高斯泼溅技术进行寄生参数提取；步骤5：通过可微的光栅化进行GPU的并行处理,进行Loss的比对迭代；步骤6：进行结果分析与应用,以获得高精度的技术参数。本发明方法能巧妙利用3D高斯泼溅技术的特性,减少空白空间不必要的计算,提高寄生参数提取的精度,提升求解速度,缩短设计周期；能够适应各种不同的电路布局,具有良好的通用性。
{Subject}: 1.一种基于3D Gaussian Splatting技术的寄生参数提取方法,其特征在于,包括以下步骤：步骤1：随机生成3D电路图案,用于模拟集成电路中的不同布局结构；步骤2：使用电磁场求解器求解生成的3D电路图案的电磁场分布；步骤3：利用所求解的电磁场分布建立电磁场数据集用于训练辐射场的空间特征,构建基于3D高斯的预测模型；步骤4：使用训练好的基于3D高斯的预测模型进行寄生参数提取；其中：步骤3中,从获取3D电路图案对应坐标下的电磁场分布信息中提取关键特征,关键特征包括电荷分布、电磁场和互连线的寄生电容C、电阻R和电感L；用这些特征建立电磁场数据集训练构建基于3D高斯的预测模型；训练过程中,模型通过学习数据中的几何结构和电磁场分布信息来生成三维表面；通过可微的光栅化进行GPU的并行处理,并计算损失函数Loss进行比对迭代,以更新模型参数,实现模型优化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种EDA中基于有限元和边界元的电磁场求解方法
{Author}: 俞磊;李小南;张江江
{Author Address}: 200438 上海市杨浦区国权北路1688弄68号1303室(集中登记地)
{Subsidiary Author}: 上海芯轫科技有限公司
{Date}: 2025-01-14
{Notes}: CN119312771A
{Abstract}: 本发明公开了一种EDA中基于有限元和边界元的电磁场求解方法。该方法通过结合有限元方法(FEM)和边界元方法(BEM)的优势,实现了对集成电路中电磁场分布的快速且精确的求解。该方法包括：步骤1：构建集成电路的几何模型；步骤2：区域离散化与基函数近似；步骤3：数值方法求解代数方程；步骤4：通过耦合算法整合内部和边界的电磁场求解结果；步骤5：精度修正与结果可视化。本发明方法能显著提高电磁场求解的精度和效率,缩短设计周期,适用于各种复杂的电路设计。
{Subject}: 1.一种EDA中基于有限元和边界元的电磁场求解方法,其特征在于,包括以下步骤：步骤一、构建集成电路的2D几何模型,2D几何模型用于模拟不同集成电路结构和对应的电磁场分布类型,其包括集成电路中不同介质层,金属互连和接触孔信息；步骤二、有限元和边界元区域划分对提取后的几何模型,依据几何结构特点和电磁场的分布特性进行初步划分,获得用于有限元方法处理的有限元区域、和用于边界元方法处理的边界元区域；步骤三、离散网格的建立在有限元区域和边界元区域上,采取不同的离散网格密度,以达到精确度和效率的平衡；步骤四、基函数模拟在每个离散单元中分别确定基函数类型,将所有离散单元的基函数进行线性组合,应用麦克斯韦定律,构建全局代数方程组；基于步骤二划分的有限元和边界元区域,分别相应应用有限元、边界元的数值方法求解代数方程,得到初步的电磁场数值近似；步骤五、耦合通过耦合算法对有限元和边界元区域的计算结果进行精度与稳定性检查,进而依据情况对区域网格和基函数进行优化,通过迭代实现电磁场分布的二次求解；其中：耦合算法具体为：检查有限元区域与边界元区域边界处电磁场的值和变化率的连续性,记有限元和边界元区域的电磁场数值解分别为E-(FEM)和E-(BEM),计算边界上的残差：ΔE＝E-(FEM)-E-(BEM)设定一个阈值∈,当边界残差大于该阈值,即||ΔE||∈时,则需要迭代优化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 封装件及其形成方法
{Author}: 赖昱嘉;陈承先;郭庭豪;张任远
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-01-14
{Notes}: CN119314881A
{Abstract}: 方法包括：形成伪组件,包括：在衬底中形成衬底通孔(TSV)；在TSV上方形成热结构,其中,热结构包括介电层中的金属线；在热结构上方形成接合层；以及在接合层内形成接合焊盘；将伪组件接合至封装组件；以及将半导体管芯接合至封装组件。本申请的实施例还涉及封装件及其形成方法。
{Subject}: 1.一种形成封装件的方法,包括：形成伪组件,包括：在衬底中形成多个衬底通孔(TSV)；在所述多个衬底通孔上方形成热结构,其中,所述热结构包括位于多个介电层中的多个金属线；在所述热结构上方形成接合层；以及在所述接合层内形成多个接合焊盘；将所述伪组件接合至封装组件；以及将半导体管芯接合至所述封装组件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 低介质吸收低失配精密线性MIM电容器和集成技术
{Author}: 殷万军;刘玉奎;杨法明;钱呈;陈姜龙;梁康弟;周辉煌;张越;黄磊;张正元
{Author Address}: 401332 重庆市沙坪坝区西园二路98号
{Subsidiary Author}: 重庆中科渝芯电子有限公司;中国电子科技集团公司第二十四研究所
{Date}: 2025-01-14
{Notes}: CN119314975A
{Abstract}: 本发明公开低介质吸收低失配精密线性MIM电容器和集成技术,集成步骤为：1)形成有源区和隔离场氧区。2)形成厚栅氧化层和薄栅氧化层。3)淀积多晶硅层,并构造MOS管的多晶硅栅。4)完成多模式栅氧高低压BiCMOS/CMOS源极和漏极的光刻注入。5)化学机械平坦化提高金属薄膜电阻下表面区域平整度。6)金属MIM电容下电极PVD法高电阻率微晶型钛薄膜溅射。7)金属MIM电容介质层PECVD氮化硅Si-xN-yH-z淀积。8)金属MIM电容上电极PVD法高电阻率微晶型钛薄膜溅射。9)溅射铝铜膜层并完成金属连线刻蚀加工。本发明不但优化了金属MIM电容器精密匹配问题,提高了集成电路的封装功能密度和器件密度,促进了高性能集成电路的微型化和轻型化。
{Subject}: 1.低介质吸收低失配精密线性MIM电容器和集成技术,其特征在于,包括以下步骤：1)在衬底表面形成阱,并在阱表面形成有源区域,在有源区以外的区域形成隔离氧化层。2)选定需要低温度系数的金属薄膜电阻区域、高压器件有源区域、中压器件有源区域和低压器件有源区域。3)分别在高压器件有源区域和中压器件有源区域形成厚栅氧化层；在低压器件有源区域形成薄栅氧化层；4)形成MOS管的多晶硅栅,并选定MOS管的掺杂源漏区；5)在MOS管的掺杂源漏区完成双栅氧高低压CMOS源极和漏极的光刻注入,快速退火工艺激活掺杂的杂质；6)淀积氮化硅层,以及BPSG低介电系数填充膜层；7)完成膜层平坦化加工,以及器件接触孔加工；8)完成器件接触孔钨塞填充加工；溅射铝硅铜膜层,记为第一层金属,并完成第一层金属连线刻蚀加工；9)根据电路设计需要,重复步骤6)-步骤8),直到溅射次顶层金属,记为第(n-1)层金属；10)完成氩原子溅射清洗后,溅射h1埃米钛膜层,然后淀积h2埃米无定型氮化硅SixNyHz膜层；11)完成氩原子溅射清洗后,在氮化硅膜层上溅射h3埃米微晶型钛薄膜；12)在集成磁控溅射腔室内淀积h4埃米半晶钛/h5埃米氮化钛；13)采用PVD法溅射适合平坦化工艺集成的铝合金薄膜和抗反射氮化钛膜层；14)依据掩膜版图对MIM电容上极板钛/氮化钛/铝硅铜/氮化钛完成曝光、显影、干法刻蚀,形成集成金属-氮化硅-金属电容器；形成的集成金属-氮化硅-金属电容器介质吸收系数DA≤30ppm,二阶电压系数abs(QVC)≤3ppm/V2,线性电压系数abs(LVC)≤1.5ppm/V；15)淀积低介电系数填充膜层USG薄膜、金属间介质层CMP平坦化、通孔刻蚀、钨塞化学机械平坦化、16)溅射顶层金属,记为第n层金属,并完成第n层金属连线刻蚀加工,形成电路组成器件的金属互连；17)采用PECVD淀积钝化复合介质层淀积,并完成钝化保护层曝光、显影、刻蚀加工。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种环形组合式全频带太赫兹偶次谐波倍频器
{Author}: 涂泽亮;冯璟;周泓机;周俊;郭海龙;吴云剑;张雅鑫;杨梓强
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2025-01-14
{Notes}: CN119315943A
{Abstract}: 本发明属于太赫兹通信技术领域,提供一种环形组合式全频带太赫兹偶次谐波倍频器,用以解决宽带倍频器存在的效率较低的问题。本发明包括输入波导、片上集成电路与输出波导,片上集成电路包括输入探针、输入匹配微带线、环形组合结构、输出匹配电路与输出探针；环形组合结构由两条信号支路并联构成,每条信号支路由带通滤波器与二极管阵列串联构成、且两条信号支路中二极管阵列构成反向并联结构。本发明提出环形组合结构,分别设置高频段的窄通带滤波器与低频段的窄通带滤波器在环形组合结构的两条信号支路上,将信号从全频带滤波改进为两个窄带滤波,最后由两个窄带信号合并为宽带信号,从而提升器件的全频带的倍频效率。
{Subject}: 1.一种环形组合式全频带太赫兹偶次谐波倍频器,包括：输入波导(1)、片上集成电路(2)与输出波导(3),其特征在于,所述片上集成电路包括：依次连接的输入探针(21)、输入匹配微带线(22)、环形组合结构(23)、输出匹配电路(24)与输出探针(25)；所述环形组合结构(23)由两条信号支路并联构成,每条信号支路由带通滤波器(231)与二极管阵列(232)串联构成、且两条信号支路中二极管阵列构成反向并联结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于串行器/解串器的链路检测系统及方法
{Author}: 张建立;沈志超
{Author Address}: 200120 上海市浦东新区中国(上海)自由贸易试验区新金桥路2000弄3号9-10层
{Subsidiary Author}: 裕太微(上海)电子有限公司
{Date}: 2025-01-14
{Notes}: CN119316317A
{Abstract}: 本发明提供一种用于串行器/解串器的链路检测系统及方法,属于链路检测技术领域,链路检测系统运行于片上系统中,包括：检测模块,包括配置于串行器/解串器中的基于传输控制协议/网间协议的寄存器,用于周期性地通过集成电路总线读取寄存器,生成检测报文；判决模块,连接检测模块,用于接收检测报文,并根据检测报文确定图像采集数据的物理传输链路的连接状态。有益效果：本发明提供的串行器/解串器的链路检测机制,无需集成TCP/IP协议栈,直接通过片上系统的集成电路总线读取配置于串行器/解串器中的寄存器,以检测图像采集数据的物理传输链路的连接状态,能够及时、准确的检测链路故障,同时避免频繁的链路检测带来的系统功耗增加。
{Subject}: 1.一种用于串行器/解串器的链路检测系统,其特征在于,所述链路检测系统运行于片上系统中,包括：检测模块,包括配置于所述串行器/解串器中的基于传输控制协议/网间协议的寄存器,用于周期性地通过集成电路总线读取所述寄存器,生成检测报文；判决模块,连接所述检测模块,用于接收所述检测报文,并根据所述检测报文确定图像采集数据的物理传输链路的连接状态。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: LED灯的批量式封装方法、LED灯
{Author}: 娄怀斌;袁波;柯敏;陈名
{Author Address}: 233010 安徽省蚌埠市禹会区中国(安徽)自由贸易试验区蚌埠片区蚌埠市高新区秦集镇燕南路1308号
{Subsidiary Author}: 蚌埠锐拓电子有限公司
{Date}: 2025-01-14
{Notes}: CN119317256A
{Abstract}: 本发明公开了一种LED灯的批量式封装方法、LED灯,属于LED灯具的技术领域,其中,包括在100℃的环境下,将扩散粉层粘合在支撑板上,以使支撑板上具有第一完成面,在第一完成面上涂上胶水；在150℃的环境下,将荧光粉层粘合在第一完成面上,荧光粉层上形成第二完成面,并在150℃的环境下烘烤6小时；在第二完成面上粘合多个LED芯片,相邻的两个LED芯片之间具有间隙,并在150℃的环境下烘烤4小时；在间隙内填充非透明白胶,非透明白胶与LED芯片的侧壁相接触,非透明白胶固化后形成反射壁,并完成多个LED灯的封装作业。反射壁的高度完全依据LED芯片的高度,且荧光粉层和扩散粉层均采用通铺方式,多个LED芯片在切割后,每个LED芯片的完成面的均匀度保持一致。
{Subject}: 1.LED灯的批量式封装方法,其特征在于,包括以下步骤：在95℃-105℃的环境下,将扩散粉层粘合在支撑板上,以使支撑板上具有第一完成面,在第一完成面上涂上胶水,在140℃-160℃的环境下,将荧光粉层粘合在第一完成面上,所述荧光粉层上形成第二完成面,并在所述140℃-160℃的环境下烘烤5.5至6.5小时；在第二完成面上粘合多个LED芯片,相邻的两个LED芯片之间具有间隙,并在所述140℃-160℃的环境下烘烤3.5至4.5小时；在间隙内填充非透明白胶,所述非透明白胶与LED芯片的侧壁相接触,非透明白胶固化后形成反射壁,并完成多个LED灯的封装作业。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于双配体策略的钙钛矿量子点Micro-LED及其制备方法
{Author}: 潘江涌;陆佳;高正浩;魏宇炀;陈名湛;汪丽茜;吕俊鹏;苏志成;张宇宁;沈忠文;苏中方;周玮琦;梅泽;何乃龙
{Author Address}: 210013 江苏省南京市北京西路72号院2号楼一层
{Subsidiary Author}: 新型显示与视觉感知石城实验室;南京信息工程大学;东南大学
{Date}: 2025-01-14
{Notes}: CN119317289A
{Abstract}: 本发明公开一种基于双配体策略的钙钛矿量子点Micro-LED及其制备方法,Micro-LED的结构包括：分布式布拉格反射器、量子点色转换单元、GaN蓝光LED和CMOS集成电路基板。GaN蓝光发光单元由多个蓝光LED像素点组成,并集成在CMOS集成电路基板上。量子点色转换单元从下至上依次包含：玻璃基底、金属电极、电极修饰层、电子传输层、钙钛矿量子点层、空穴传输层、空穴注入层、透明电极和封装膜,用于将蓝光转换为所需的颜色,实现更广泛的色域。钙钛矿量子点层的发光材料为CsPbX-3+PEABr+含氟取代苯基酮,其中X为卤素元素Br、I、Cl。本发明不仅可以解决传统技术中的诸多问题,还能够显著提升器件的发光效率和环境稳定性,为下一代高性Micro-LED的开发提供新的技术解决方案和广阔的应用前景。
{Subject}: 1.一种基于双配体策略的钙钛矿量子点Micro-LED,自上而下包括分布式布拉格反射器、量子点色转换单元、GaN蓝光LED阵列以及CMOS集成电路基板,所述量子点色转换单元自下至上包括：玻璃基板、金属电极、电极修饰层、电子传输层、钙钛矿量子点层、空穴传输层、空穴注入层、透明电极、封装膜,其特征在于,所述钙钛矿量子点层的发光材料包括CsPbX-3、双配体材料,其中X为卤素元素。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种microLED膜材侧面旋转贴附机
{Author}: 杨少刚;刘建华;林柱良
{Author Address}: 518000 广东省深圳市宝安区松岗街道沙浦社区松江路6号科创工坊2栋1703
{Subsidiary Author}: 深圳市八零联合装备有限公司
{Date}: 2025-01-10
{Notes}: CN119008475B
{Abstract}: 本申请涉及屏幕贴膜的技术领域,特别是涉及一种microLED膜材侧面旋转贴附机,包括底板,底板上设置有机械臂,机械臂的末端设置有真空吸盘,底板上设置有位于机械臂一侧的旋贴器,旋贴器包括底板上设置的底座,底座上朝向机械臂的一侧对称设置有支撑斜块；本发明在柔性集成电路膜进行侧边贴附动作时,通过真空吸盘和自适应气缸的伸缩端安装的压力传感器,实时检测贴合压力,做到侧面贴合时受到恒定的压力,保证贴附过程中玻璃基板不会因为局部压力过大导致崩角及出现裂缝,机械臂可以随时调整贴附位置以及贴附角度,保证贴附过程中受力面恒定垂直于所需贴附侧面,保证贴附时不会出现因受力不均产生的气泡问题。
{Subject}: 1.一种microLED膜材侧面旋转贴附机,包括底板(1),所述底板(1)上设置有机械臂(2),其特征在于：所述机械臂(2)的末端设置有真空吸盘(21),所述底板(1)上设置有位于机械臂(2)一侧的旋贴器(3)；所述旋贴器(3)包括底板(1)上设置的底座(31),所述底座(31)上朝向机械臂(2)的一侧对称设置有支撑斜块(32),两个所述支撑斜块(32)的斜面上共同设置有连接撑板(33),所述连接撑板(33)上滑动设置有滑动撑板(34),所述滑动撑板(34)上通过支架转动设置有旋贴滚轴(35)；所述连接撑板(33)上设置有自适应气缸(36),所述自适应气缸(36)的伸缩端贯穿连接撑板(33)后与滑动撑板(34)连接,所述自适应气缸(36)的伸缩端设置有与滑动撑板(34)连接的压力传感器(37)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种健康状况监测系统及其制备方法
{Author}: 朱筝;侯悦;孙晓龙;王自昱
{Author Address}: 430072 湖北省武汉市武昌区八一路299号
{Subsidiary Author}: 武汉大学
{Date}: 2025-01-10
{Notes}: CN119279533A
{Abstract}: 本发明属于智能监测技术领域,具体涉及一种健康状况监测系统及其制备方法。该系统包括健康状况监测口罩和上位机,健康状况监测口罩包括口罩及其内置呼吸监测单元、心跳监测单元、健康状况监测单元,上位机包括显示界面和其内置数据处理模块。呼吸监测单元包括P型、N型半导体热电颗粒制备的热电器件,心跳监测单元由集成在柔性PCB上MAX30102、稳压电路、去耦电容和上拉电阻构成,健康状况监测单元缝制在口罩内,包括ADC转换单元Ⅰ、自带蓝牙模块和集成电路总线的微控制器芯片,上位机包括显示界面和数据处理模块接收呼吸监测单元、心跳监测单元的监测数据,将两者的数据匹配成组进行多源融合,依据多源融合后的数据识别判断人体健康状况。
{Subject}: 1.一种健康状况监测系统,该系统包括健康状况监测口罩和上位机,健康状况监测口罩包括口罩及其内设置的呼吸监测单元、心跳监测单元、健康状况监测单元,上位机包括显示界面和上位机中内置的数据处理模块；健康状况监测单元缝制在口罩内,包括ADC转换单元Ⅰ、自带蓝牙模块和集成电路总线的微控制器芯片,ADC转换单元Ⅰ包括通道0和通道1；呼吸监测单元包括由P型半导体热电颗粒、N型半导体热电颗粒制备的热电器件,热电器件的外接正、负极导线分别连接到健康状况监测单元的通道0和通道1,通道0和通道1形成差分信号,差分信号传输至ADC转换单元Ⅰ,ADC转换单元Ⅰ将差分信号转换为数字信号,数字信号传输到健康状况监测单元中微控制器芯片中,再通过微控制器芯片自带的蓝牙模块实时上传到上位机；心跳监测单元由集成在作为基底的柔性PCB上的MAX30102、稳压电路、去耦电容和上拉电阻构成,MAX30102将采集的光信号经过内置的光电二极管转换为电信号,电信号通过内置的ADC转换为数字信号,数字信号通过集成电路总线传输至健康状况监测单元中微控制器芯片,再通过微控制器芯片自带的蓝牙模块实时上传到上位机；上位机包括的数据处理模块接收呼吸监测单元、心跳监测单元传输的数据,将两者的数据匹配成组进行多源融合,依据多源融合后的数据识别判断人体实时健康状况。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于FPC的汽车线束和电流分配系统和方法
{Author}: 马驰宇;张平平;董斗星;王泽强;车顺
{Author Address}: 430056 湖北省武汉市武汉经济技术开发区东风大道特1号
{Subsidiary Author}: 东风汽车集团股份有限公司
{Date}: 2025-01-10
{Notes}: CN119283802A
{Abstract}: 本发明提供一种基于FPC的汽车线束和电流分配系统,包括：供电模块,用于通过沿各用电设备位置铺设的母线回路将汽车蓄电池的电力输送至汽车的各用电设备,所述母线为FPC；电流分配模块,用于通过FPC上的集成电路,赋予各用电设备加权系数,所述加权系数根据各用电设备的工况和工作时制进行调整,所述集成电路通过调整各用电设备加权系数控制相应用电设备的额定工作电流和峰值工作电流错峰作用在对应用电设备的公共母线回路上。本发明采用供电母线形式,将从电源至用电设备的输电路径中所有共路径的输电回路集成为一条多级母线,从而大幅削减了传统配电架构中的供电回路数量及长度。
{Subject}: 1.一种基于FPC的汽车线束和电流分配系统,其特征在于,包括：供电模块,用于通过沿各用电设备位置铺设的母线回路将汽车蓄电池的电力输送至汽车的各用电设备,所述母线为FPC；电流分配模块,用于通过FPC上的集成电路,赋予各用电设备加权系数,所述加权系数根据各用电设备的工况和工作时制进行调整,所述集成电路通过调整各用电设备加权系数控制对应用电设备的额定工作电流和峰值工作电流错峰作用在相应用电设备的公共母线回路上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种微机电系统及其制造工艺
{Author}: 李胜利;乔启峰
{Author Address}: 201800 上海市嘉定区菊园新区胜竹路1399号2幢9层930室
{Subsidiary Author}: 上海新微技术研发中心有限公司
{Date}: 2025-01-10
{Notes}: CN119284826A
{Abstract}: 本发明涉及微机电系统领域,特别涉及一种微机电系统及其制造工艺。微机电系统具有相邻设置的图形区和切割道区,且微机电系统包括基板,以及形成于切割道区的若干对准标记和标记支撑结构。标记支撑结构支撑于基板且用于支撑至少部分对准标记。标记支撑结构包括悬浮部和多个设置于悬浮部边缘的支撑部,多个支撑部均支撑于基板的切割道区,悬浮部支撑于支撑部,且悬空于基板设置,对准标记支撑于标记支撑结构的悬浮部。通过标记支撑结构支撑上方的对应于桥腿结构的各层的各对准标记,防止对准标记散落到MEMS的结构内部,并在通过刻蚀形成对准标记时保护标记支撑结构下方的牺牲层和基板,有助于提高微机电系统的质量和寿命。
{Subject}: 1.一种微机电系统,其特征在于,具有相邻设置的图形区和切割道区,且所述微机电系统包括：基板(1)；若干对准标记,形成于所述切割道区；标记支撑结构(31),形成于所述切割道区,支撑于所述基板(1),且用于支撑至少部分所述对准标记,所述标记支撑结构(31)包括悬浮部(311)和多个设置于所述悬浮部(311)边缘的支撑部(312),多个所述支撑部(312)均支撑于所述基板(1)的所述切割道区,所述悬浮部(311)支撑于所述支撑部(312),且悬空于所述基板(1)设置,所述对准标记支撑于所述标记支撑结构(31)的所述悬浮部(311)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路制造用具有模块化密封结构的旋转接头
{Author}: 李士军;曹寿林;邱兆国;蒋勇伟;刘梦鑫;刘洋
{Author Address}: 214000 江苏省无锡市新区梅村工业集中区新都路6号
{Subsidiary Author}: 江苏腾旋科技股份有限公司
{Date}: 2025-01-10
{Notes}: CN119289190A
{Abstract}: 本发明提供了一种集成电路制造用具有模块化密封结构的旋转接头,包括壳体和插入于所述壳体中的转轴,所述转轴上设置有动端油道,所述壳体上设置有与所述动端油道位置相对应的静端油道,在所述转轴上,沿轴向依次排列设置有若干个与所述静端油道相对应的密封模块,每个所述密封模块包括有动环、密封座和二个静环组件,通过采用模块化密封结构可以实现在转轴上按照介质通道的预先计划按需组合密封模块,一方面提升了总成装配的工艺性,同时密封模块作为组件便于提高加工精度,可以进行关键部件的高精度加工和处理,有利于保障整体密封可靠性,适用于集成电路制造的严苛工况要求。
{Subject}: 1.一种集成电路制造用具有模块化密封结构的旋转接头,包括壳体(1)和插入于所述壳体(1)中的转轴(2),所述转轴(2)上设置有动端油道(3),所述壳体(1)上设置有与所述动端油道(3)位置相对应的静端油道(4),其特征在于：在所述转轴(2)上,沿轴向依次排列设置有若干个与所述静端油道(4)相对应的密封模块(5),每个所述密封模块(5)包括有动环(6)、密封座(7)和二个静环组件,所述动环(6)的中部设置有密封轴肩(8),所述密封轴肩(8)上沿径向开设有动端通流孔(9)；二个所述静环组件套设在所述动环(6)上并分别设置在所述密封轴肩(8)的两侧；所述静环组件包括静环座(10)和静环(11),所述静环座(10)滑动套设在所述动环(6)上,所述静环(11)安装于所述静环座(10)上近所述密封轴肩(8)侧；所述密封座(7)套设在二个所述静环组件外,所述密封座(7)上设置有密封弹簧(12)和止转销(13),所述密封弹簧(12)将所述静环座(10)向所述密封轴肩(8)处顶推并使得所述静环(11)密封贴合于所述密封轴肩(8)的端面上；所述密封座(7)和所述壳体(1)之间通过第一密封圈(14)密封连接,所述动环(6)和所述转轴(2)之间通过第二密封圈(15)密封连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于梯度凸触结构的机器人触觉装置及其识别方法
{Author}: 吴化平;李宗可;宋逸;王俊伟;裘烨;闫宇;邹志辉
{Author Address}: 310014 浙江省杭州市下城区潮王路18号
{Subsidiary Author}: 浙江工业大学
{Date}: 2025-01-10
{Notes}: CN119290238A
{Abstract}: 本发明公开了一种基于梯度凸触结构的机器人触觉装置及其识别方法。装置的集成电路芯片和印刷电路板层叠布置在底部支撑层上,力感应层盖在底部支撑层上；力感应层包括外部绝缘层和具有梯度凸触结构的内部凸触层。通过搭建的标定平台获取接触力的六维力及位置的真实值以及触觉装置在接触力下的电容值灰度图像,并构建数据集进行卷积神经网络的训练,最终通过卷积神经网络和最近邻算法获得待识别的接触力的六维力和位置信息,完成触觉识别。本发明装置的具有梯度结构的力感应层提高了触觉识别中的法向力量程和切向力精度；具有小型化、结构紧凑和高分辨率的特点；装置感知的接触力和接触位置信息可以提高多模态抓取的稳定性和灵巧操作的可靠性。
{Subject}: 1.一种基于梯度凸触结构的机器人触觉装置,其特征在于：包括力感应层(1)、集成电路芯片(2)、印刷电路板(3)和底部支撑层(4),集成电路芯片(2)和印刷电路板(3)依次层叠布置在底部支撑层(4)的一侧面且相互电连接,力感应层(1)盖在底部支撑层(4)上并盖住集成电路芯片(2)和印刷电路板(3),力感应层(1)的内壁面和集成电路芯片(2)间隔正对；力感应层(1)包括外部绝缘层(5)和设有提高触觉法向力量程和切向力精度的若干梯度凸触结构的内部凸触层(6),外部绝缘层(5)和内部凸触层(6)层叠布置,内部凸触层(6)上的各个梯度凸触结构位于内部凸触层(6)的内壁面并和集成电路芯片(2)间隔正对布置；印刷电路板(3)电连接外部数据采集设备。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 激光测距方法、电路、设备、存储介质及产品
{Author}: 奉先林;禹孟初
{Author Address}: 518000 广东省深圳市宝安区航城街道鹤洲社区鹤洲工业区庄边第二工业区厂房2号2层-5层
{Subsidiary Author}: 深圳市龙之源科技股份有限公司
{Date}: 2025-01-10
{Notes}: CN119291705A
{Abstract}: 本发明公开了一种激光测距方法、电路、设备、存储介质及产品,涉及激光测距技术领域,公开的一种激光测距方法,包括：在进行激光测距时,发射激光至待测目标；当所述激光到达所述待测目标返回时,接收接触待测目标的回程激光；对多个所述回程激光进行处理,得到目标回波信号以及回波时间；根据多个所述目标回波信号以及所述回波时间,得到发射激光位置与所述待测目标位置之间的目标距离。本发明通过将得到的回波信号进行处理后叠加后再与回波时间结合进行计算得到目标距离,与现有技术相比,加强超远微弱目标回波信号测得的目标距离更加精致,并且测程也得到了极大的提升。
{Subject}: 1.一种激光测距方法,其特征在于,所述激光测距方法应用于激光测距电路,所述激光测距方法包括：在进行激光测距时,发射激光至待测目标；当所述激光到达所述待测目标返回时,接收接触待测目标的回程激光；对多个所述回程激光进行处理,得到目标回波信号以及回波时间；根据多个所述目标回波信号以及所述回波时间,得到发射激光位置与所述待测目标位置之间的目标距离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种对集成电路中的数字电路模块进行验证的方法
{Author}: 邢朔瑄;李浩哲;周西友;刘鸣宇;董赫
{Author Address}: 300401 天津市北辰区西平道5340号
{Subsidiary Author}: 河北工业大学
{Date}: 2025-01-10
{Notes}: CN119294317A
{Abstract}: 本发明公开了一种对集成电路中的数字电路模块进行验证的方法,属于电路测试技术领域,该验证方法具体步骤如下：Ⅰ、分析电路模块的功能需求和性能指标并构建虚拟模型；Ⅱ、识别电路模块中的异常和边界条件并生成测试用例；Ⅲ、对电路模块进行功能验证并评估模块性能；Ⅳ、根据性能评估结果优化当前电路配置；Ⅴ、对电路进行随机性验证以检测潜在的脆弱性和设计缺陷；本发明能够显著提升电路性能,减少手动调参的工作量,降低设计复杂性和验证难度,提高电路模块在各种场景下的性能表现,能够在有限的测试资源下重点关注可能引发问题的输入区域,提高验证过程的全面性以及验证效率,且电路的稳定性评估更加精确,确保验证能够持续提升。
{Subject}: 1.一种对集成电路中的数字电路模块进行验证的方法,其特征在于,该验证方法具体步骤如下：Ⅰ、分析电路模块的功能需求和性能指标并构建虚拟模型；Ⅱ、识别电路模块中的异常和边界条件并生成测试用例；Ⅲ、对电路模块进行功能验证并评估模块性能；Ⅳ、根据性能评估结果优化当前电路配置；Ⅴ、对电路进行随机性验证以检测潜在的脆弱性和设计缺陷；Ⅵ、汇总验证过程中的所有数据并反馈给工作人员。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于TGV基板的LED封装工艺
{Author}: 李志聪;王国宏;马炎;陈诚;戴俊;王恩平;仲奕;王倩
{Author Address}: 225000 江苏省扬州市临江路186号1
{Subsidiary Author}: 扬州中科半导体照明有限公司
{Date}: 2025-01-10
{Notes}: CN119300577A
{Abstract}: 本发明公开了一种基于TGV基板的LED封装工艺,涉及LED封装领域,解决了现有的TGV玻璃基板在拿取时,易出现破碎的问题,包括如下步骤：使吸附单元对玻璃基板进行四角定位吸附,通过调节单元对吸附单元的位置进行调节,匹配玻璃基板；拿取吸附单元将玻璃基板放置在激光作业台上开孔,回收吸附单元,清洁单元对吸附单元进行清理收纳；溅射种子层金属,对玻璃基板的孔内电镀金属铜；与预先按照所定义的规格排列在临时基板的芯片对位压合、焊接,在芯片表面涂敷保护胶,透明胶、黑胶等；对露出铜的玻璃基板进行抛光,制作成独立的LED芯片；本发明通过调位机构,对玻璃基板的顶部进行吸附,便于将玻璃基板拿取,从而达到了安全上料的效果。
{Subject}: 1.一种基于TGV基板的LED封装工艺,其特征在于：包括如下步骤：S1、准备厚度为0.5-1.1mm的玻璃基板,使吸附单元对玻璃基板进行四角定位吸附,通过调节单元对吸附单元的位置进行调节,匹配玻璃基板；S2、拿取吸附单元将玻璃基板放置在激光作业台上,开出深度200-300um的孔,孔的尺寸特征为顶部开口80-120um,回收吸附单元,清洁单元对吸附单元进行清理收纳；S3、溅射种子层金属,对玻璃基板的孔内电镀金属铜填实,或者采用在溅射金属后填充导电浆料并固化,导电浆料固化后的电阻率小于等于0.01欧姆厘米,并抛光玻璃基板表面去除表面开孔以外的金属、导电浆料；S4、在开孔一侧的玻璃基板上制作导电线路；S5、与预先按照所定义的规格排列在临时基板的芯片对位压合、焊接,分离临时基板,在芯片表面涂敷保护胶,透明胶、黑胶等；S6、对玻璃基板所述开孔面的相对一面进行减薄、抛光,直到露出开孔内的金属,分离临时载板,切割玻璃基板,制作成独立的LED芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 混合型异质集成电路的集成结构及其制备方法
{Author}: 葛晓明;卢双赞;李思超;沈晓安;张洁琼;程涛
{Author Address}: 430000 湖北省武汉市东湖新技术开发区九龙湖街9号
{Subsidiary Author}: 湖北九峰山实验室
{Date}: 2025-01-10
{Notes}: CN119300392A
{Abstract}: 本发明提供了一种混合型异质集成电路的集成结构及其制备方法,S1、制备GaN HEMT器件,GaN HEMT器件包括第一衬底、缓冲层、GaN沟道、第一栅极、第一源极、第一漏极以及屏障层；S2、制备SiC JFET器件,SiC JFET器件包括第二衬底、SiC沟道、n-EPI层、第二源极以及第二漏极；S3、GaN HEMT器件的第一漏极以及第一源极分别与SiC JFET器件的第二漏极以及第二源极对应键合连接,获得混合型异质集成电路的集成结构。本发明缩小了节距,提高了集成电路连接密度。
{Subject}: 1.一种混合型异质集成电路的集成结构的制备方法,其特征在于,包括以下步骤：S1、制备GaN HEMT器件,所述GaN HEMT器件包括第一衬底、缓冲层、GaN沟道、第一栅极、第一源极、第一漏极以及屏障层,其中,所述第一衬底、缓冲层、GaN沟道以及屏障层依次叠设,所述第一栅极位于所述屏障层远离所述GaN沟道的一侧,所述第一源极与第一漏极的一端位于所述屏障层远离所述GaN沟道的一侧,另一端与所述GaN沟道相连；S2、制备SiC JFET器件,所述SiC JFET器件包括第二衬底、SiC沟道、n-EPI层、第二源极以及第二漏极,所述第二衬底、SiC沟道、n-EPI层依次叠设,所述n-EPI层远离所述SiC沟道的一侧设有p型掺杂区域以及n型掺杂区域,所述第二漏极和所述第二源极位于所述n-EPI层远离所述SiC沟道的一侧,所述第二漏极与所述n型掺杂区域相连,所述第二源极与所述p型掺杂区域相连；S3、所述GaN HEMT器件的第一漏极以及第一源极分别与所述SiC JFET器件的第二漏极以及第二源极对应键合连接,获得混合型异质集成电路的集成结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示面板的制作方法、显示面板、掩模板和显示装置
{Author}: 汪锐;胡瑶瑶;邱海军;高玉杰;胡明
{Author Address}: 400714 重庆市北碚区云汉大道117号附123号
{Subsidiary Author}: 重庆京东方显示技术有限公司;京东方科技集团股份有限公司
{Date}: 2025-01-10
{Notes}: CN119300675A
{Abstract}: 本申请提供了一种显示面板的制作方法、显示面板、掩模板和显示装置,该显示面板的制作方法包括：提供背板,背板包括显示区和周边区,周边区包括静电保护区,静电保护区设置静电保护电路；在背板的显示区形成发光器件层；基于含有第一开口区和第二开口区的掩模板,在发光器件层远离所述背板的一侧形成无机封装层；其中,第一开口区露出静电保护区,第二开口区至少露出显示区；第一开口区与第二开口区间隔设置。本申请实施例实现了对静电保护区中静电保护电路的针对性封装,可以基于覆盖静电保护电路的无机封装层有效隔绝水汽,提升静电保护电路的防腐蚀性能,增强了显示面板针对高温高湿环境的适应性。
{Subject}: 1.一种显示面板的制作方法,其特征在于,所述方法包括：提供背板,所述背板包括显示区和周边区,所述周边区包括静电保护区,所述静电保护区设置静电保护电路；在所述背板的显示区形成发光器件层；基于含有第一开口区和第二开口区的掩模板,在所述发光器件层远离所述背板的一侧形成无机封装层；其中,所述第一开口区露出所述静电保护区,所述第二开口区至少露出所述显示区；所述第一开口区与所述第二开口区间隔设置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的封装加工装置
{Author}: 吴银惠;苏雷雷;吴怀荣
{Author Address}: 518000 广东省深圳市龙华区民治街道北站社区鸿荣源北站中心B塔3102
{Subsidiary Author}: 深圳市沃德芯科技有限公司
{Date}: 2025-01-07
{Notes}: CN118782484B
{Abstract}: 本发明属于芯片加工技术领域,尤其是涉及一种集成电路芯片的封装加工装置,包括加工台、机械手和控制器,所述控制器固定设置于加工台的端面,所述机械手与控制器电性连接,所述加工台的端面开设有框孔,且框孔的内部设有隔热承托板,所述隔热承托板的端面开设有基板安装槽,且基板安装槽的侧壁安装有定位夹持机构,所述隔热承托板的内部安装有加热机构,所述机械手的安装端下方设有隔热活动板。本发明可以减少封装后的芯片中潜在的损坏隐患,降低后续芯片损坏的可能性,提高加工质量,且可以降低焊接热应力的影响,并能够提前使未焊接稳固的点位断裂、脱离,提高芯片出厂质量,同时,可以提高芯片封装时的树脂填料的填充质量。
{Subject}: 1.一种集成电路芯片的封装加工装置,包括加工台(1)、机械手(2)和控制器(3),其特征在于,所述控制器(3)固定设置于加工台(1)的端面,所述机械手(2)与控制器(3)电性连接,所述加工台(1)的端面开设有框孔(4),且框孔(4)的内部设有隔热承托板(5),所述隔热承托板(5)的端面开设有基板安装槽(6),且基板安装槽(6)的侧壁安装有定位夹持机构(7),所述隔热承托板(5)的内部安装有加热机构(8),所述机械手(2)的安装端下方设有隔热活动板(9),且隔热活动板(9)与机械手(2)的安装端共同安装有压力触发组件(10),所述隔热活动板(9)的底部开设有真空吸附槽(11),且隔热活动板(9)的上方设置有与真空吸附槽(11)相连通的真空吸附机构(12),所述真空吸附槽(11)的内部安装有导热触发机构(13),所述加工台(1)和隔热承托板(5)共同安装有与真空吸附机构(12)相连通的振动模拟机构(14),所述隔热活动板(9)安装有真空注入机构(15)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于智能算法的电子电路故障识别优化系统
{Author}: 岳胜;杨峰
{Author Address}: 056500 河北省邯郸市磁县路村营乡东武仕村北
{Subsidiary Author}: 邯郸市东武仕水库管理处
{Date}: 2025-01-07
{Notes}: CN119272182A
{Abstract}: 本发明公开了一种基于智能算法的电子电路故障识别优化系统,涉及电子电路故障识别技术领域；具体包括：智能模拟模块；所述智能模拟模块包括电路图单元、实物参数模拟单元、电子电路运行单元和电路运行支撑数据库；所述电路图单元用于输入、输出电路图；所述实物参数模拟单元将电路图单元输入的电路图转化实物模拟电路；所述电子电路运行单元依据电路图单元和实物参数模拟单元。本发明通过智能模拟单元对电子电路图进行实物运行模拟,并配合智能分析模块对电子电路的合理性进行分析,快速判断电子电路图是否合理,并判断电子电路是否存在故障,保证电子电路的安全与稳定,降低电子电路图不合理导致的隐患。
{Subject}: 1.一种基于智能算法的电子电路故障识别优化系统,其特征在于,包括：智能模拟模块；所述智能模拟模块包括电路图单元、实物参数模拟单元、电子电路运行单元和电路运行支撑数据库；所述电路图单元用于输入、输出电路图；所述实物参数模拟单元将电路图单元输入的电路图转化实物模拟电路；所述电子电路运行单元依据电路图单元和实物参数模拟单元,对实物模拟电路进行运行；所述电路运行支撑数据库包括电路运行规则资料、电子元器件运行规则资料；参数数据库；所述参数数据库包括电子元件数据库、电路元件数据库和集成电路模块数据库；所述电子元件数据库、电路元件数据库和集成电路模块数据库均包括多个子数据库,每个子数据库内部储存一种电子元件的数据；智能分析模块；所述智能分析模块包括运算分析单元和优化单元；所述运算分析单元对电子电路图进行初步分析,对实物模拟电路的运行情况进行二次分析,判断电子电路是否出现故障,是否需要优化；统筹模块；所述统筹模块控制计算机运行,为智能模拟模块、参数数据库、智能分析模块提供算力支撑,并为智能分析模块提供大数据支持。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种解决FCQFN产品芯片边缘小直径凸点浸润不良的封装工艺及产品
{Author}: 王三虎
{Author Address}: 211800 江苏省南京市浦口区桥林街道丁香路16号
{Subsidiary Author}: 华天科技(南京)有限公司
{Date}: 2025-01-07
{Notes}: CN119275111A
{Abstract}: 本发明涉及芯片封装技术领域,具体为一种解决FCQFN产品芯片边缘小直径凸点浸润不良的工艺及产品,包括以下步骤：S1,按照框架图纸和凸点贴装位置,制作凸点-引脚一一对应的丝网,然后利用丝网印刷在框架表面印刷助焊剂,获得预处理框架；S2,将预处理框架进行第一次回流焊处理,获得待上芯框架；S3,将芯片贴装于待上芯框架上,获得贴装芯片；S4,将贴装芯片进行第二次回流焊处理完成凸点与框架引脚的回流焊接,获得成品FCQFN产品芯片。本发明通过印刷助焊剂回流去除框架表面抗氧化层,然后再贴装芯片后回流焊接,以此解决现有技术中存在的焊接浸润不良的现象,从而提高了产品的成品率和可靠性。
{Subject}: 1.一种解决FCQFN产品芯片边缘小直径凸点浸润不良的封装工艺,其特征在于,包括以下步骤：S1,按照框架图纸和凸点贴装位置,制作凸点-引脚一一对应的丝网,然后利用丝网印刷在框架表面印刷助焊剂,获得预处理框架；S2,将预处理框架进行第一次回流焊处理,获得待上芯框架；S3,将芯片贴装于待上芯框架上,获得贴装芯片；S4,将贴装芯片进行第二次回流焊处理完成凸点与框架引脚的回流焊接,获得成品FCQFN产品芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体封装结构及其形成方法
{Author}: 林彦良;刘醇鸿;苏安治
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-01-07
{Notes}: CN119275115A
{Abstract}: 实施例是一种形成半导体封装结构的方法,该方法包括形成第一管芯,形成第一管芯包括在第一衬底中形成贯通孔。该方法还包括在贯通孔和第一衬底上方形成第一再分布结构,第一再分布结构电耦接到贯通孔。该方法还包括在第一再分布结构上方形成第一组管芯连接件,并且第一组管芯连接件电耦接到第一再分布结构,第一组管芯连接件位于第一衬底的第一侧上。该方法还包括将第一管芯接合到第二管芯。该方法还包括用第一密封剂密封第一管芯。该方法还包括在第一组管芯连接件上方形成第二组管芯连接件,并且第二组管芯连接件电耦接到第一组管芯连接件,第一组管芯连接件和第二组管芯连接件形成堆叠管芯连接件。本公开的实施例还提供了半导体封装结构。
{Subject}: 1.一种形成半导体封装结构的方法,包括：形成第一管芯,形成所述第一管芯包括：在第一衬底中形成贯通孔；在所述贯通孔和所述第一衬底上方形成第一再分布结构,所述第一再分布结构电耦接到所述贯通孔；在所述第一再分布结构上方形成第一组管芯连接件,并且所述第一组管芯连接件电耦接到所述第一再分布结构,所述第一组管芯连接件位于所述第一衬底的第一侧上；减薄所述第一衬底的第二侧,所述减薄使所述贯通孔暴露；将所述第一管芯接合到第二管芯；用第一密封剂密封所述第一管芯；以及在所述第一组管芯连接件上方形成第二组管芯连接件,并且所述第二组管芯连接件电耦接到所述第一组管芯连接件,所述第一组管芯连接件和所述第二组管芯连接件形成堆叠管芯连接件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 设计方法、计算机可读取介质以及计算机实施系统
{Author}: 阿尤什阿格拉瓦尔;杨宇滔;许铭城;周文昇;彭永州
{Author Address}: 中国台湾新竹科学工业园区新竹市力行六路八号
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-01-07
{Notes}: CN119272699A
{Abstract}: 本发明提供一种与模拟ECO流程相结合的集成电路的设计方法。一种实例性方法包括接收初始设计以及实行自动标记过程。自动标记过程包括：实行第一自动标记过程以利用对应于第一多个工程变更命令(ECO)胞元的第一计算机辅助设计(CAD)层环绕设计的第一多个有效胞元；实行增强型自动标记过程以利用对应于第二多个ECO胞元的第二CAD层覆盖设计的不规则形状；以及实行第二自动标记过程以利用对应于第三多个ECO胞元的第三CAD层来填充设计的空区域。所述方法更包括利用第一多个ECO胞元、第二多个ECO胞元及第三多个ECO胞元来填充设计。
{Subject}: 1.一种集成电路的设计方法,其特征在于,包括：接收初始设计；实行自动标记过程,包括：实行第一自动标记过程,以利用对应于第一多个工程变更命令胞元的第一计算机辅助设计层,来环绕所述初始设计的第一多个有效胞元；实行增强型自动标记过程,以利用对应于第二多个工程变更命令胞元的第二计算机辅助设计层,来覆盖所述初始设计的不规则形状；以及实行第二自动标记过程,以利用对应于第三多个工程变更命令胞元的第三计算机辅助设计层,来填充所述初始设计的空区域；以及利用所述第一多个工程变更命令胞元、所述第二多个工程变更命令胞元及所述第三多个工程变更命令胞元,来填充所述初始设计。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路及其金属层ECO方法
{Author}: 樊凌雁;沈郑诺;黄柏茗
{Author Address}: 310018 浙江省杭州市下沙高教园区
{Subsidiary Author}: 杭州电子科技大学
{Date}: 2025-01-07
{Notes}: CN119272704A
{Abstract}: 本发明公开了一种集成电路及其金属层ECO方法,集成电路中设置冗余逻辑单元以用于金属层ECO,包括如下步骤：步骤S1：在芯片布局阶段,在布局区域按一定间距设置冗余逻辑单元阵列；步骤S2：将每个冗余逻辑单元阵列的各个冗余逻辑单元依次在逻辑上两两相互连接；步骤S3：在布线阶段,将所述冗余逻辑单元的输入端和输出端相连的走线浮到ME2层和ME3层；步骤S4：在金属层ECO阶段,若需要用到某一个冗余逻辑单元,仅需修改该冗余逻辑单元输入端和输出端相连的ME2层和/或ME3层的金属走线。采用本发明技术方案,大大降低了Metal ECO阶段所需的周期和成本,有助于提高芯片设计工作效率。
{Subject}: 1.一种集成电路金属层ECO方法,在集成电路中设置冗余逻辑单元以用于金属层ECO,其特征在于,包括如下步骤：步骤S1：在芯片布局阶段,在布局区域按一定间距设置冗余逻辑单元阵列,其中,冗余逻辑单元阵列包括多个不同类型的冗余逻辑单元；步骤S2：将每个冗余逻辑单元阵列的各个冗余逻辑单元依次在逻辑上两两相互连接；步骤S3：在布线阶段,将所述冗余逻辑单元的输入端和输出端相连的走线浮到ME2层和ME3层；步骤S4：在金属层ECO阶段,若需要用到某一个冗余逻辑单元,仅需修改该冗余逻辑单元输入端和输出端相连的ME2层和/或ME3层的金属走线。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 面对面键合异质集成电路布局方法、系统、设备及介质
{Author}: 邹鹏;童星雨;魏民;蔡志杰
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区云汉路979号2楼
{Subsidiary Author}: 上海立芯软件科技有限公司
{Date}: 2025-01-07
{Notes}: CN119272713A
{Abstract}: 本申请提供一种面对面键合异质集成电路布局方法、系统、设备及介质,应用于集成电路设计自动化(EDA)技术领域,其中针对给定两种不同工艺的裸片进行异质的三维集成电路布局中,先基于多层裸片的连接网表、裸片布图规则和单元健合工艺库,利用向量化的解析布局器对各层裸片内的标准单元进行布局位置迭代,分配单元在所属裸片上的位置与跨裸片线网所需的面对面键合的位置之间的初始解,然后对每层裸片单元合法化得到健合位置的最优区域,并遍历所有单元及健合位置后得到最终分配结果。
{Subject}: 1.一种面对面键合异质集成电路布局方法,其特征在于,包括：基于多层裸片的连接网表、裸片布图规则和单元健合工艺库,利用向量化的解析布局器对各层裸片内的标准单元进行布局位置迭代,其中在迭代间调整布局器中不同层裸片的密度与线长参数,直到迭代数达到上限或面积重叠率小于给定阈值,得到每层裸片中标准单元与面对面键合位置的一个初始解；使用Abacus算法解开初始解中存在的单元重叠,其中让标准单元吸附到行上,得到标准单元的合法化结果；基于标准单元的合法化结果,确定面对面键合位置的最优区域,使用Abacus算法使得键合间间距满足间距约束要求,得到标准单元合法化与面对面键合位置之间的优化结果；基于优化结果,通过遍历对大小相同的单元格进行全局交换,并在相邻行中进行局部交换以及在行内进行位置匹配的位置微调,直到迭代次数达到上限或者线长优化量不足,得到标准单元的详细布局；基于标准单元的详细布局得到每层裸片内标准单元与面对面健合水平位置的分配结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路混合单元布局方法及装置、设备、介质
{Author}: 邹鹏;朱奔超
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区云汉路979号2楼
{Subsidiary Author}: 上海立芯软件科技有限公司
{Date}: 2025-01-07
{Notes}: CN119272714A
{Abstract}: 本申请提供一种集成电路混合单元布局方法及装置、设备、介质,应用于超大规模集成电路物理设计自动化技术领域,所述集成电路混合单元布局方法包括：基于多单元间距约束条件,将集成电路的待布局区域问题建模为加权最大可满足性问题,以减少违规数量,其中,所述待布局区域为矩形区域；对于求解过程中未解决的剩余违规问题,采用基于窗口的方法进行调整。该方法可以有效在较小位移代价下解决多单元间距违规问题,确保所有间距约束得到满足,从而实现高效且合规的集成电路布局。
{Subject}: 1.一种集成电路混合单元布局方法,其特征在于,包括：基于多单元间距约束条件,将集成电路的待布局区域问题建模为加权最大可满足性问题,以减少违规数量,其中,所述待布局区域为矩形区域；对于求解过程中未解决的剩余违规问题,采用基于窗口的方法进行调整。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于FPGA的高速混合乘法器及集成电路芯片
{Author}: 桑健;魏朝飞;赵鑫鑫;姜凯
{Author Address}: 250100 山东省济南市高新区浪潮路1036号S02号楼
{Subsidiary Author}: 山东浪潮科学研究院有限公司
{Date}: 2025-01-07
{Notes}: CN119271171A
{Abstract}: 本公开提供了一种基于FPGA的高速混合乘法器及集成电路芯片,涉及乘法运算单元领域,通过加法器合理的混合使用和结构,实现了乘法器延迟的降低和效率的提升,性能相比于现有乘法器有了一定的提升。相比于现有乘法器,减小了体积,可实现轻量化。应用前景广阔,可适用于不同输入的乘法器,可应用于图像处理、密码学、人工智能、物联网等多场景。
{Subject}: 1.一种基于FPGA的高速混合乘法器,其特征在于,包括：4个8位选择进位加法器,每个8位选择进位加法器由两个阶段组成,每个阶段4位,8位选择进位加法器的第一阶段的输出为其第二阶段的输入；2个12位选择进位加法器,每个12位选择进位加法器由三个阶段组成,每个阶段4位,12位选择进位加法器的第一阶段的输出为其第二阶段的输入,12位选择进位加法器的第二阶段的输出为其第三阶段的输入,第1个8位选择进位加法器第二阶段的输出及第2个8位选择进位加法器第二阶段的输出作为第1个12位选择进位加法器的第一阶段的输入,第3个8位选择进位加法器第二阶段的输出及第4个8位选择进位加法器第二阶段的输出作为第2个12位选择进位加法器的第一阶段的输入；1个16位选择进位加法器,其由四个阶段组成,每个阶段4位,16位选择进位加法器的第一阶段的输出为其第二阶段的输入,16位选择进位加法器的第二阶段的输出为其第三阶段的输入,16位选择进位加法器的第三阶段的输出为其第四阶段的输入,第1个12位选择进位加法器第三阶段的输出及第2个12位选择进位加法器第三阶段的输出作为16位选择进位加法器的第一阶段的输入。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种公交自动报站控制系统及控制方法
{Author}: 程志恒;高敏;韦彩霞
{Author Address}: 241000 安徽省芜湖市经济技术开发区长春路8号
{Subsidiary Author}: 奇瑞汽车股份有限公司
{Date}: 2025-01-07
{Notes}: CN119274380A
{Abstract}: 本发明公开了一种公交自动报站控制系统及控制方法,系统包括主控模块,无线射频模块,液晶显示模块,语音播报模块和电源模块,无线射频模块,液晶显示模块,语音播报模块和电源模块分别与主控模块电连接；主控模块用于获取进出站信息并处理,以及控制语音播报模块播放语音数据并在液晶显示模块进行同步显示,无线射频模块用于采集进出站信息并将其传输至主控模块,液晶显示模块用于显示语音数据以及时间和温度数据,语音播报模块用于获取语音数据并播放,电源模块用于将电源电压转换为单片机需要的电压。本发明通过设置无线射频模块自动识别站牌并控制进出站语音播报,提高了公交车的运营效率,同时本发明造价低廉,且易于实现普及。
{Subject}: 1.一种公交自动报站控制系统,其特征在于,包括：主控模块,无线射频模块,液晶显示模块,语音播报模块和电源模块,所述无线射频模块,所述液晶显示模块,所述语音播报模块和所述电源模块分别与所述主控模块电连接；其中,所述主控模块用于获取公交车的进出站信息并处理,以及控制所述语音播报模块播放语音数据并在所述液晶显示模块进行同步显示；所述无线射频模块用于采集公交车的进出站信息并将其传输至所述主控模块；所述液晶显示模块用于显示播放的语音数据以及时间和温度数据；所述语音播报模块用于获取所述语音数据并播放,其中所述语音数据为实时站牌信息数据；所述电源模块用于将电源电压转换为单片机需要的电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 驱动电路、显示面板及显示装置
{Author}: 吕倩倩;刘凯愉;陈炜锋;郭小颖;王建蛟;尚宪礼;莫海琪;陈凡
{Author Address}: 518132 广东省深圳市光明新区塘明大道9-2号
{Subsidiary Author}: TCL华星光电技术有限公司
{Date}: 2025-01-07
{Notes}: CN119274504A
{Abstract}: 本申请公开了一种驱动电路、显示面板及显示装置,属于液晶显示技术领域,包括：接收第一控制信号以输出第一驱动信号的驱动模块；传输公共电压的公共电压线；与驱动模块连接的第一控制模块,第一控制模块具有第一输出端和第一输入端,第一输入端与公共电压线连接；响应于驱动模块输出第一驱动信号,第一控制模块导通后将第一输出端与第一输入端导通,以使第一输出端输出的电位与公共电压的电位相等。本申请提供的驱动电路通过驱动模块向第一控制模块发送第一驱动信号以实现将第一控制模块的第一输出端与公共电压线连接,从而减小第一输出端输出的电压与公共电压之间的压差,进而改善显示面板的画面闪白现象,进一步提高显示面板的显示效果。
{Subject}: 1.一种驱动电路,其特征在于,包括：驱动模块,所述驱动模块被配置为接收第一控制信号以输出第一驱动信号；公共电压线,所述公共电压线被配置为传输公共电压；第一控制模块,所述第一控制模块具有第一控制端,第一输出端和第一输入端,所述第一控制端与所述驱动模块连接,所述第一输入端与所述公共电压线连接,所述第一输出端与显示面板连接,所述第一输出端被配置为将显示信号输入显示面板；其中,响应于所述驱动模块输出所述第一驱动信号,所述第一输出端与所述第一输入端导通,以使所述第一输出端输出的电位与所述公共电压的电位相等。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路封装件及其形成方法
{Author}: 陈怡秀;蔡嘉芳;廖明筠;江俞谦
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2025-01-07
{Notes}: CN119275207A
{Abstract}: 本发明提供了一种集成电路封装件及其形成方法。集成电路封装件可以包括具有第一衬底和延伸穿过第一衬底的第一通孔的第一管芯、沿着第一衬底的侧壁的第一间隙填充层、第一衬底的表面和第一间隙填充层的表面上的隔离层、隔离层上的第一接合层以及第一接合层中的第一接合焊盘。隔离层可以与第一衬底的侧壁和第一间隙填充层的侧壁之间的界面重叠,并且可以在第一通孔的侧壁上延伸。
{Subject}: 1.一种集成电路封装件,包括：第一管芯,其中,所述第一管芯包括第一衬底和延伸穿过所述第一衬底的第一通孔；第一间隙填充层,沿着所述第一衬底的侧壁；隔离层,位于所述第一衬底的表面和所述第一间隙填充层的表面上,其中,所述隔离层与所述第一衬底的侧壁和所述第一间隙填充层的侧壁之间的界面重叠,并且其中所述隔离层在所述第一通孔的侧壁上延伸；第一接合层,位于所述隔离层上；以及第一接合焊盘,位于所述第一接合层中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种软包电池封装工艺及软包电池
{Author}: 蔡建文;贾兴;苏鹏元
{Author Address}: 523477 广东省东莞市横沥镇田坑村新城工业区兴华路19号
{Subsidiary Author}: 东莞维科电池有限公司
{Date}: 2025-01-07
{Notes}: CN119275363A
{Abstract}: 本发明属于电池制造技术领域,尤其涉及一种软包电池封装工艺及软包电池,该软包电池封装工艺为取软包电池半成品,包括封装膜及其内的电芯,封装膜包括主体区、侧封区及顶封区,顶封区包括封印区及内未封区,内未封区设在靠近主体区一侧；通过加宽的顶封封头对封印区进行热压封印,封印区内的PP层向外挤出形成溢出区；将溢出区切除形成顶封区,然后再将该软包电池半成品制成软包电池。通过去除原有的外未封区,利用加宽的顶封封头直接对封印区进行热压封印,并将封印区内的融化PP层挤出,再利用激光切除,增加电池主体的长度,提升电池的容量和能量密度；封头加宽,导热性能提高,封装可靠性提高,无需控制外未封区,封装调试效率提高。
{Subject}: 1.一种软包电池封装工艺,其特征在于,如下步骤：步骤1：取软包电池半成品,所述软包电池半成品包括封装膜及电芯,其中,所述封装膜包括主体区、侧封区及顶封区,所述电芯容置在所述主体区内,所述顶封区位于所述主体区上方,所述顶封区包括封印区及内未封区,所述内未封区设在所述封印区靠近所述主体区的一侧,所述电芯上设有极耳,所述极耳从所述顶封区穿出；步骤2,通过顶封封头对所述封印区进行热压封印,所述封印区内的铝塑膜PP层融化粘合,并且向两侧挤压,向内侧进入到所述内未封区中,向外侧被挤出所述封印区形成溢出区；再对所述侧封区进行热压封印；步骤3,将所述溢出区切除,形成完好的所述顶封区,然后再将该软包电池半成品制成软包电池。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具有除尘功能的集成电路生产设备
{Author}: 王静;赵振业
{Author Address}: 214442 江苏省无锡市江阴市夏港街道珠江路205号5楼506-1
{Subsidiary Author}: 江苏多氪信息科技有限公司
{Date}: 2025-01-07
{Notes}: CN119277658A
{Abstract}: 本发明公开了一种具有除尘功能的集成电路生产设备,属于集成电路生产技术领域,包括底板,底板上端连接有竖板,竖板一侧的侧壁上对称转动连接有两个转动轴,两个转动轴上共同安装有输送带,竖板上安装有用于驱使转动轴转动的转动组件,竖板上安装有用于电路板加工的蚀刻组件,竖板一侧的侧壁上连接有安装架,安装架上转动安装有转动管,转动管与转动轴之间通过皮带轮传动连接。本发明克服了现有技术的不足,通过设置输送带、转动管、海绵套、固定筒、输水管、弹簧、活塞、滑轮和凸轮等结构之间的相互配合可以对电路板进行蚀刻加工后,对电路板上遗留的蚀刻液进行自动清理,防止蚀刻液凝固,粘附在电路板上,从而,提高装置的适用性。
{Subject}: 1.一种具有除尘功能的集成电路生产设备,包括底板(1),所述底板(1)上端连接有竖板(2),其特征在于：所述竖板(2)一侧的侧壁上对称转动连接有两个转动轴(3),两个所述转动轴(3)上共同安装有输送带(4),所述竖板(2)上安装有用于驱使转动轴(3)转动的转动组件,所述竖板(2)上安装有用于电路板加工的蚀刻组件,所述竖板(2)一侧的侧壁上连接有安装架(5),所述安装架(5)上转动安装有转动管(6),所述转动管(6)与转动轴(3)之间通过皮带轮传动连接,所述转动管(6)的管壁上固定套接有海绵套(7),所述海绵套(7)位于输送带(4)上端位置,所述转动管(6)的管壁上均匀等距的开设有若干个出水孔,所述底板(1)上端连接有放置台(8),所述放置台(8)上端安装有储料箱(9),所述底板(1)上端连接有固定筒(10),所述固定筒(10)与储料箱(9)通过连接管相连通,所述固定筒(10)一侧的侧壁上连接有输水管(11),所述输水管(11)另一端贯穿放置台(8)的侧壁并转动连接在转动管(6)上,所述固定筒(10)上安装有用于将清洁水排入到转动管(6)内的挤水组件,所述储料箱(9)内安装有用于清理输送带(4)的刮动组件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种供电保护方法、供电装置及可读存储介质
{Author}: 王建文;周剑飞;梁良伟;张鹏
{Author Address}: 518000 广东省深圳市南山区招商街道水湾社区蛇口望海路1166号招商局广场5A
{Subsidiary Author}: 深圳市德赛西威汽车电子有限公司
{Date}: 2025-01-07
{Notes}: CN119275788A
{Abstract}: 本发明属于供电保护领域,具体涉及一种供电保护方法、供电装置及可读存储介质。通过设置第一保护监控步骤,以及检测电源轨的电压输出状态,并在欠压导致的电源轨无电压输出异常状态时,进入设置的第二保护监控步骤,以使通过第二保护监控步骤对输出异常的电源轨进行进一步与输出电源判断,进而对无电压输出的异常电源轨进行恢复输出或者关闭程序。通过上述方式,在系统欠压时可能导致的某些电源轨无输出异常,会在第二保护监控步骤下异常电轨被重新恢复或者直接关闭系统,进而避免欠压导致的某些电源轨关闭影响整个系统,并使得系统处在不安全的工作状态下的问题。
{Subject}: 1.一种供电保护方法,其特征在于,包括：ECU系统执行第一保护监控步骤；检测多路电源轨的输出情况,当存在至少一路电源轨中断输出时,执行第二保护监控步骤；其中,第二监控保护步骤包括：判断中断输出的电源轨中是否包含数模转换模块电源轨,若是则执行关闭系统步骤,否则读取当前电源输入电压；根据电源输入电压与中断输出的所述电源轨的工作电压的关系,执行恢复所述电源轨输出步骤或者执行关闭系统步骤。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 大二层网络交换设备的数据转发方法、接收方法及设备
{Author}: 刘冀洵;胡宁;贾焰;周逸菲;刘凯;马增协;李强;黄秋花
{Author Address}: 518000 广东省深圳市南山区兴科一街2号
{Subsidiary Author}: 鹏城实验室
{Date}: 2025-01-07
{Notes}: CN119276780A
{Abstract}: 本申请实施例提出的大二层网络交换设备的数据转发方法、接收方法及设备,方法包括：首先,获取解析矩阵和封装动作表,解析矩阵包括依次排序的第一列解析块和第二列解析块；接下来,利用第二列解析块对发送数据包进行解析,得到第一头部解析信息；然后,基于第一头部解析信息和封装动作表确定目标封装动作；之后,利用第一列解析块基于目标封装动作对发送数据包进行封装,得到封装发送数据；最后,基于第一头部解析信息将封装发送数据进行网络地址转换,并将转换后的封装发送数据进行转发,以实现该发送数据包的封装过程,且无需对发送数据包进行实时添加、删除、修改等操作,进而有效地实现在大二层网络中实现数据转发的过程。
{Subject}: 1.一种大二层网络交换设备的数据转发方法,其特征在于,所述方法包括：获取解析矩阵和封装动作表,所述解析矩阵包括依次排序的第一列解析块和第二列解析块,所述第一列解析块的内存地址与发送数据包的内存地址对应；利用所述第二列解析块对所述发送数据包进行解析,得到第一头部解析信息；基于所述第一头部解析信息和所述封装动作表确定目标封装动作；利用所述第一列解析块基于所述目标封装动作对所述发送数据包进行封装,得到封装发送数据；基于所述第一头部解析信息将所述封装发送数据进行网络地址转换,并将转换后的所述封装发送数据进行转发。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体封装结构、器件及其封装工艺
{Author}: 谭小春
{Author Address}: 230094 安徽省合肥市高新区习友路3699号
{Subsidiary Author}: 合肥矽迈微电子科技有限公司
{Date}: 2025-01-03
{Notes}: CN118921032B
{Abstract}: 本发明公开了一种半导体封装结构、器件及其封装工艺,包括以下步骤：谐振器封装步骤：提供一基板,基板上均匀倒置有多个陶瓷的谐振器,谐振器的底面暴露,在暴露的底面电极垫位置贴装导电块,塑封谐振器,并在封装面水平研磨至暴露出导电块顶面；热敏电阻封装步骤：在研磨后的封装面每个谐振器的对应位置贴装热敏电阻,热敏电阻通过电镀的电路与导电块电性连接,从而实现与谐振器的电性连接；控制芯片封装步骤：在封装面相应位置贴装控制芯片,控制芯片一方面通过电镀的立柱直接与谐振器的导电块电性连接,另一方面通过互连层与热敏电阻的电路电性连接,本发明将陶瓷的谐振器与塑封体堆叠形成晶振异质堆叠结构。
{Subject}: 1.一种半导体封装工艺,其特征在于,包括以下步骤：谐振器封装步骤：提供一基板,基板上均匀倒置有多个陶瓷的谐振器,谐振器的底面暴露,谐振器的正面被完全包封,保证气密性,在暴露的底面电极垫位置贴装导电块,塑封谐振器,并在封装面水平研磨至暴露出导电块顶面；热敏电阻封装步骤：在封装面暴露的一部分导电块顶面电镀电性互连的第一连接柱,以及在另一部分的导电块顶面粘附膜块A,同时在研磨后的封装面每个谐振器的对应位置贴装热敏电阻,贴装热敏电阻之后,塑封后研磨暴露出热敏电阻、第一连接柱以及膜块A共面的顶面,电路电镀连接在暴露的热敏电阻和第一连接柱之间,暴露的膜块A顶面继续粘附与电路等高的膜块B,继续塑封并研磨封装面暴露出电路和膜块B共面的顶面,热敏电阻通过电镀的电路与导电块电性连接,从而实现与谐振器的电性连接；控制芯片封装步骤：在研磨暴露出电路和膜块B顶面的封装面相应位置贴装控制芯片,在研磨暴露的电路顶面电镀第二连接柱,在膜块B顶面粘附膜块C,贴装控制芯片之后,塑封控制芯片、第二连接柱和膜块C并研磨暴露出三者共面的顶面；该步骤中还包括有去膜电镀步骤,蚀刻去除膜块A、膜块B和膜块C,形成电镀槽,通过在电镀槽内电镀以形成立柱,并通过电镀将立柱与控制芯片电性连接,电镀的互连层将第二连接柱和控制芯片电性连接,从而实现控制芯片与热敏电阻的电路电性连接,控制芯片一方面通过电镀的立柱直接与谐振器的导电块电性连接,另一方面通过互连层与热敏电阻的电路电性连接,再一方面通过电镀引出端,并在引出端上电镀电性连接的重布线层,塑封并研磨暴露出重布线层的顶面,以调整引出端的布局,同时增加控制芯片到暴露出重布线层顶面的包封面的距离；产品单元化步骤：剥离基板,在切割道区域垂直切割形成产品单元,每个产品单元为陶瓷的谐振器与塑封体的异质堆叠的晶振,谐振器、热敏电阻和控制芯片间隔塑封料依次堆叠且电性连接,控制芯片实现对谐振器和热敏电阻的控制,构成温度补偿的半导体封装结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 列车及其自适应测速方法与装置、存储介质、集成电路
{Author}: 翟昌英;吴正中;刘强;张辉;邓能文;王晓东;唐才荣
{Author Address}: 101320 北京市顺义区仁和园1号院1号楼101室
{Subsidiary Author}: 北京城建智控科技股份有限公司
{Date}: 2025-01-03
{Notes}: CN119239686A
{Abstract}: 本发明涉及列车测速技术领域,具体公开了一种列车及其自适应测速方法与装置、存储介质、集成电路,其中,列车的自适应测速方法首先获取设置在列车上的速度传感器所采集到的速度脉冲信号,然后通过采样时钟采样该速度脉冲信号中一个速度脉冲周期内的时钟周期个数,并通过公式换算以计算得到列车的当前速度,并对该当前速度进行判断,如果当前速度未处于预设速度范围,则继续通过上述方法对列车的当前速度进行更新,如果当前速度处于预设速度范围,则采用平均值测速法进一步对列车的当前速度进行更新,由此,提高列车速度的检测精度和测速应用场景,进而提高位置检测精度,并降低应答器的布置数量以降低列车的运营成本。
{Subject}: 1.一种列车的自适应测速方法,其特征在于,所述列车设置有速度传感器,所述方法包括：获取所述速度传感器采集到的速度脉冲信号；通过采样时钟采样所述速度脉冲信号中一个速度脉冲周期内的时钟周期个数；根据所述时钟周期个数计算所述列车的当前速度；在所述当前速度未处于预设速度范围时,重复上述步骤更新所述列车的当前速度,在所述当前速度处于预设速度范围时,采用预测平均值测速法进一步更新所述列车的当前速度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新型半导体测试探针封装工艺
{Author}: 陈刚;孙杨
{Author Address}: 211806 江苏省南京市浦口区浦口经济开发区百合路121号
{Subsidiary Author}: 南京云极芯半导体科技有限公司
{Date}: 2025-01-03
{Notes}: CN119240602A
{Abstract}: 本发明提供一种新型半导体测试探针封装工艺,包括：清洗第一中间产品；在第一中间产品的顶面填充胶水层；在胶水层的顶面键合玻璃板,得到第二中间产品；将第二中间产品翻转；在硅基板的顶面涂敷光阻层,对光阻层的预设位置进行光刻并显影,形成金属柱蚀刻位；对金属柱蚀刻位正下方的硅基板和金属层进行蚀刻,形成金属柱生长位；利用电镀方法在金属柱生长位生长出金属柱；去除光阻层后清洗,得到第三中间产品；将第三中间产品翻转；去除玻璃板和胶水层；将金属柱与陶瓷基板键合；对金属层进行蚀刻。本发明提供的一种新型半导体测试探针封装工艺,简化工艺流程,提高产能。
{Subject}: 1.一种新型半导体测试探针封装工艺,其特征在于,包括以下步骤：步骤1,清洗第一中间产品；所述第一中间产品包括硅基板(1)、覆盖在硅基板(1)顶面的金属层(2)和金属层(2)顶面制作形成的探针(3)；步骤2,在第一中间产品的顶面填充胶水层(4)；步骤3,在胶水层(4)的顶面键合玻璃板(5),得到第二中间产品；步骤4,将第二中间产品翻转,使得硅基板(1)位于第二中间产品的最上方；步骤5,在硅基板(1)的顶面涂敷光阻层(6),对光阻层(6)的预设位置进行光刻并显影,形成金属柱蚀刻位(61)；步骤6,对金属柱蚀刻位(61)正下方的硅基板(1)进行蚀刻；步骤7,对金属柱蚀刻位(61)正下方的金属层(2)进行蚀刻,形成金属柱生长位(23)；步骤8,利用电镀方法在金属柱生长位(23)生长出金属柱(7)；步骤9,去除光阻层(6)后清洗,得到第三中间产品；步骤10,将第三中间产品翻转,使得玻璃板(5)位于第三中间产品的最上方；步骤11,去除玻璃板(5)；步骤12,去除胶水层(4)；步骤13,将金属柱(7)与陶瓷基板(8)键合；步骤14,对金属层(2)进行蚀刻。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种旋钮触摸点火控制系统
{Author}: 骆尧周;程洪
{Author Address}: 528400 广东省中山市南头镇月桂东路思源科技产业园2号楼7楼
{Subsidiary Author}: 中山市燃米电器有限公司
{Date}: 2025-01-03
{Notes}: CN119245078A
{Abstract}: 本发明公开了一种旋钮触摸点火控制系统,包括控制系统,控制系统包括旋钮、MCU芯片、电子点火器、比例阀、热量感应器、电源滤波模块、蜂鸣器模块、显示数码管本体和开关输入模块,旋钮、电子点火器、比例阀、热量感应器、电源滤波模块、蜂鸣器模块、显示数码管本体和开关输入模块均与MCU芯片连接,MCU芯片包括集成电路IC1、电容C1、电阻R3、电阻R2、电阻R1、开关K1、开关K2和开关K3,本发明一种旋钮触摸点火控制系统,热量感应器设置在燃气灶的火盖下方,紧贴燃烧区域,检测燃气灶的热量,当热量低于预设值时,主控控制比例阀闭合出气,避免出现热气不足影响燃气灶对产品的加工效率。
{Subject}: 1.一种旋钮触摸点火控制系统,包括控制系统,其特征在于：所述控制系统包括旋钮、MCU芯片、电子点火器、比例阀、热量感应器、电源滤波模块、蜂鸣器模块、显示数码管本体和开关输入模块,所述旋钮、电子点火器、比例阀、热量感应器、电源滤波模块、蜂鸣器模块、显示数码管本体和开关输入模块均与MCU芯片连接,所述MCU芯片包括集成电路IC1、电容C1、电阻R3、电阻R2、电阻R1、开关K1、开关K2和开关K3,所述电源滤波模块包括电容C7、电容C2和电阻R21,所述蜂鸣器模块包括三极管Q5、电阻R22、电阻R20和蜂鸣器BUZ1,所述显示数码管本体包括第一显示数码管、第二显示数码管、第三显示数码管和第四显示数码管,所述开关输入模块包括第一开关输入模块、第二开关输入模块、第三开关输入模块和第四开关输入模块,所述掉阀控制模块包括第一掉阀控制模块、第二掉阀控制模块、第三掉阀控制模块和第四掉阀控制模块。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路可动电荷测量装置
{Author}: 赵昭;黄智超;李洁;李亚杰
{Author Address}: 100007 北京市东城区安定门东大街1号
{Subsidiary Author}: 中国电子技术标准化研究院
{Date}: 2025-01-03
{Notes}: CN119246981A
{Abstract}: 本发明公开了一种集成电路可动电荷测量装置,涉及集成电路检测技术领域,该集成电路可动电荷测量装置,包括测量箱；还包括：转动杆,其设置在测量箱的内部,所述转动杆的一端连接有第二电机,且第二电机位于测量箱的外部一侧,所述转动杆的表面四周分布有四组卡合架,且每组卡合架对称设置有两个,通过外部的驱动结构将集成电路板推动至卡合架的内侧,使集成电路板的两侧卡合在卡合架内侧的卡槽中,便可对集成电路板进行固定,同时在测量箱外侧的后方和底部设置有两组电荷测量的机构,可针对集成电路板进行两次电荷检测,并且两组电荷检测装置为独立检测,可以进一步的提高对电路板检测的准确性。
{Subject}: 1.一种集成电路可动电荷测量装置,包括测量箱(1)；其特征在于：还包括：转动杆(3),其设置在测量箱(1)的内部,所述转动杆(3)的一端连接有第二电机(28),且第二电机(28)位于测量箱(1)的外部一侧,所述转动杆(3)的表面四周分布有四组卡合架(2),且每组卡合架(2)对称设置有两个,所述卡合架(2)的内侧设置有卡槽(4),所述测量箱(1)的底部和后方均设置有固定框(29),所述测量箱(1)的底部和后方表面设置有活动槽(30),且活动槽(30)与固定框(29)内部连通,所述固定框(29)的内部设置有连接板(32),所述连接板(32)的一侧设置有卡合板(33),所述连接板(32)的另一侧设置有安装板(34),所述安装板(34)的内侧设置有安装头(36),所述安装头(36)的底部分布有探针(37),且探针(37)的位置根据集成电路板的测量位置进行分布排列,所述测量箱(1)的上端设置有进料口(23),所述测量箱(1)的前端设置有出料口(26),所述出料口(26)的前端设置有接收架(24)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多模式集成电路芯片性能评估系统及方法
{Author}: 吴波;聂勇;许智良;张叶华;游鑫宇;马榤辉
{Author Address}: 343100 江西省吉安市井冈山经济技术开发区深圳大道238号物联网创客园4号楼第四层403房
{Subsidiary Author}: 吉安电科集成电路与通讯传输实验室科技有限公司
{Date}: 2025-01-03
{Notes}: CN119247101A
{Abstract}: 本发明提出了多模式集成电路芯片性能评估系统及方法,其中,方法包括根据集成电路芯片工作模式动态控制集成电路芯片所在性能评估箱体环境中的温度、供电电压和时钟频率参数,并将检测到的环境参数数据发送至性能评估管理平台,当调整好所述性能评估箱中的环境参数,测试所述集成电路芯片的功耗、数据传输速率、时钟精度和光学透射率,对输出的功耗、数据传输速率、时钟精度和光学透射率数据进行处理和分析,并生成评估报告,再发送给所述性能评估管理平台,性能评估管理平台并将其对用户显示出来；此方法对应的系统包括调整环境参数模块、测试模块、处理分析模块和显示模块,通过此方法和系统,可以比较全面准确地评估多模式集成电路芯片性能。
{Subject}: 1.多模式集成电路芯片性能评估方法,其特征在于,所述方法包括：根据集成电路芯片工作模式动态控制集成电路芯片所在性能评估箱体环境中的温度、供电电压和时钟频率参数,并将检测到的性能评估箱体内的温度、供电电压和时钟频率发送至性能评估管理平台；当根据所述集成电路芯片工作模式调整好所述性能评估箱中的环境参数,测试所述集成电路芯片的各种性能,包括功耗、数据传输速率、时钟精度和光学透射率；对输出的功耗、数据传输速率、时钟精度和光学透射率数据进行处理和分析,并生成评估报告,再发送给所述性能评估管理平台；性能评估管理平台接收所述集成电路芯片所在性能评估箱体内的温度、供电电压和时钟频率参数并同步接收评估报告,并将其对用户显示出来。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种故障内存的处理方法、装置、存储介质及服务器
{Author}: 金霞;艾山彬;刘波
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2025-01-03
{Notes}: CN119248557A
{Abstract}: 本发明公开了一种故障内存的处理方法、装置、存储介质及服务器,涉及服务器安全领域,通过在接收到故障内存的中断信号时迅速收集故障信息并确定故障类型,从而能够有效区分可纠正错误与不可纠正错误,特别是针对不可纠正错误中更为复杂的宕机类错误,通过直接控制故障内存下电,避免了整个系统的宕机重启。这一处理方式显著减少了对正在进行中的任务的影响,降低了客户因服务器宕机而产生的不良体验,同时,通过实时监测和快速响应,该方法能够提高系统的稳定性和可靠性,从而更有效地应对内存故障带来的挑战。
{Subject}: 1.一种故障内存的处理方法,其特征在于,包括：在接收到故障内存对应的中断信号时,收集所述故障内存的故障信息,所述故障信息包括位置信息、寄存器信息及故障原因；根据所述故障信息确定所述故障内存的故障类型,所述故障类型包括可纠正错误和不可纠正错误；在确定所述故障内存的故障类型为所述不可纠正错误时,确定所述故障内存的错误类型,所述错误类型包括宕机类错误和非宕机类错误；在确定所述故障内存的错误类型为所述宕机类错误时,控制所述故障内存下电。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 以太网媒体访问控制驱动方法、装置、设备及介质
{Author}: 李哲
{Author Address}: 250000 山东省济南市高新区港西路2177号港盛大厦4层401室
{Subsidiary Author}: 山东云海国创云计算装备产业创新中心有限公司
{Date}: 2025-01-03
{Notes}: CN119248649A
{Abstract}: 本发明涉及计算机技术领域,公开了一种以太网媒体访问控制驱动方法、装置、设备及介质,包括：在用户空间内,从预先映射到用户空间内的日志信息中提取第一配置信息、第二配置信息和属性信息；根据这三个信息,生成MAC驱动的私有结构体；根据私有结构体,对MAC操作函数进行调试,生成第一调试过程；根据第一配置信息和第二配置信息,完成总线和物理层集成电路的绑定；根据调试操作指令,完成对MAC驱动的加载测试和卸载测试对应的第二调试过程；当确定第一调试过程和第二调试过程执行完毕后,将MAC操作函数、总线和物理层集成电路的绑定,以及私有结构体,重新添加到原有的以太网驱动加载流程,进行最后的调试验证。
{Subject}: 1.一种以太网媒体访问控制驱动方法,其特征在于,所述方法包括：在用户空间内,从预先映射到所述用户空间内的日志信息中提取与总线对应的第一配置信息、与物理层集成电路芯片对应的第二配置信息,以及硬件信息中包括的属性信息,其中,所述日志信息为在驱动程序中注册用于管理所述物理层集成电路的总线,并完成对所述物理层集成电路的驱动加载后,分别生成与注册过程和驱动加载过程对应的日志信息；根据所述第一配置信息和所述第二配置信息,以及所述硬件信息中包括的属性信息,生成MAC驱动的私有结构体；根据所述私有结构体,对MAC操作函数进行调试,生成第一调试过程；根据所述第一配置信息和所述第二配置信息,完成所述总线和所述物理层集成电路的绑定；根据调试操作指令,完成对所述MAC驱动的加载测试和卸载测试对应的第二调试过程；当确定所述第一调试过程和所述第二调试过程执行完毕后,将所述MAC操作函数、所述总线和所述物理层集成电路的绑定,以及所述私有结构体,重新添加到原有的以太网驱动加载流程,进行最后的调试验证。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 优化目标时序路径的方法及装置、存储介质、电子设备
{Author}: 董静;曾昭贵;高旭
{Author Address}: 250000 山东省济南市高新区港西路2177号港盛大厦4层401室
{Subsidiary Author}: 山东云海国创云计算装备产业创新中心有限公司
{Date}: 2025-01-03
{Notes}: CN119249992A
{Abstract}: 本申请实施例提供了一种优化目标时序路径的方法及装置、存储介质、电子设备,该方法包括：从多个系统组件之间的多条时序路径中确定第一系统组件和第二系统组件之间的时序违例路径；确定时序违例路径中包括的多个中间时序节点中,与起始时序节点最近的时序节点,得到目标中间时序节点；基于对目标中间时序节点的功能模块和起始时序节点的功能模块执行的合并操作确定目标时序节点的功能模块；将目标时序节点与结束时序节点之间的时序路径确定为第一系统组件和第二系统组件之间的目标时序路径。通过本申请,可以解决相关技术中优化时序路径的成本较高的问题,实现了低成本优化时序路径,达到时序收敛的效果。
{Subject}: 1.一种优化目标时序路径的方法,其特征在于,应用于片上系统,所述片上系统中包括多个系统组件,所述方法包括：从多个所述系统组件之间的多条时序路径中确定第一系统组件和第二系统组件之间的时序违例路径,其中,每条所述时序路径中均包括多个时序节点,一个所述时序节点对应一个所述系统组件的功能模块,所述时序违例路径的延时大于预设延时,且所述时序违例路径的起始时序节点是所述第一系统组件的功能模块,结束时序节点是所述第二系统组件的功能模块,所述第一系统组件和所述第二系统组件均是多个所述系统组件中的组件；确定所述时序违例路径中包括的多个中间时序节点中,与所述起始时序节点最近的时序节点,得到目标中间时序节点；基于对所述目标中间时序节点的功能模块和所述起始时序节点的功能模块执行的合并操作确定目标时序节点的功能模块；将所述目标时序节点与所述结束时序节点之间的时序路径确定为所述第一系统组件和所述第二系统组件之间的目标时序路径。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种MOS器件版图设计方法、MOS器件版图及MOS器件
{Author}: 马琦赟;雷郎成;高炜祺;詹勇;王忠焰;杜宇彬;胡永菲;刘林果;文荟麟
{Author Address}: 401334 重庆市沙坪坝区凤凰镇皂角树村临谢家院子组2号2-2室
{Subsidiary Author}: 重庆吉芯科技有限公司
{Date}: 2025-01-03
{Notes}: CN119250005A
{Abstract}: 本申请公开了一种MOS器件版图设计方法、MOS器件版图及MOS器件,所述设计方法包括：调用多个第一版图；将所述多个第一版图中的一个或多个转换为第二版图；其中,所述第一版图与所述第二版图为构成MOS器件的版图。本申请通过在无法调用新的版图中将已经调用的版图进行转换,能同时满足两种版图的需求,实现两种版图的高效转换,减少了工作量,提高了工作效率,具有高效性。
{Subject}: 1.一种MOS器件版图设计方法,其特征在于,所述设计方法包括：调用多个第一版图；将所述多个第一版图中的一个或多个转换为第二版图；其中,所述第一版图与所述第二版图为构成MOS器件的版图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电压管理电路及其驱动方法、显示模组
{Author}: 王开民;阳智勇;吴宝云;黄立为;杨兴东;邹凯;昝斯琦;何磊;杨洪杰;曾凡林;薛威;吕浩铭;庞振华;尹倩;高嘉营;孙玉龙;徐忠林;黄志强;胡翔宇;幸鑫;曾宜梅
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司;成都京东方光电科技有限公司
{Date}: 2025-01-03
{Notes}: CN119252179A
{Abstract}: 本发明提供一种电压管理电路及其驱动方法、显示模组,涉及显示技术领域,为解决显示模组中驱动集成电路接收的电压信号存在异常,容易导致驱动集成电路上电逻辑和电压不受控,进一步造成显示模组显示异常,导致生产和验证损失等问题。电压管理电路中,输出控制子电路分别与第一节点、待管理信号端和地信号输入端耦接,用于控制导通或断开待管理信号端和地信号输入端之间的电连接；第一节点控制子电路分别与第一节点、第二节点和待管理信号端耦接,用于控制导通或断开第一节点和第二节点之间的电连接；第二节点控制子电路分别与第二节点、待管理信号端和地信号输入端耦接；用于控制导通或断开第二节点和待管理信号端之间的电连接。
{Subject}: 1.一种电压管理电路,其特征在于,包括：输出控制子电路,分别与第一节点、待管理信号端和地信号输入端耦接；用于在所述第一节点的电位的控制下,控制导通或断开所述待管理信号端和所述地信号输入端之间的电连接；第一节点控制子电路,分别与所述第一节点、第二节点和所述待管理信号端耦接；用于在所述待管理信号端的电位的控制下,控制导通或断开所述第一节点和所述第二节点之间的电连接；第二节点控制子电路,分别与所述第二节点、所述待管理信号端和所述地信号输入端耦接；用于在所述待管理信号端的电位的控制下,控制导通或断开所述第二节点和所述待管理信号端之间的电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种低功耗过温保护电路
{Author}: 贾明昊;王瑛;张翼;彭领;王磊;孔瀛;贾兰超;胡贵才;陈俞岐;李保厚;曲绍贤
{Author Address}: 100076 北京市丰台区东高地四营门北路2号
{Subsidiary Author}: 北京时代民芯科技有限公司
{Date}: 2025-01-03
{Notes}: CN119253533A
{Abstract}: 本发明公开了一种低功耗过温保护电路,包括正温度系数电压产生电路和比较器电路。正温度系数电压产生电路部分用于产生与工作环境温度成正比的电压,比较器电路部分用于检测前级电路产生的电压,当电路温度升高,电压超过设定值,比较器电路输出低电平,后级电路关断,实现过温保护功能,当电路温度重新降低,比较器电路输出恢复正常,后级电路正常工作。本发明结构简单,成本低廉,可广泛应用于总线收发器、驱动器、控制器、保护IC等模拟集成电路。
{Subject}: 1.一种低功耗过温保护电路,其特征在于,包括正温度系数电压产生电路、比较器电路；正温度系数电压产生电路,用来产生与温度成正比的输出电压；比较器电路,输入为正温度系数电压产生电路产生的输出电压,比较器电路用来检测输出电压是否超过设定值,当超过设定值时输出降为0,关断下游连接的模拟电路,对模拟电路起到过温保护作用；当未超出设定值时,比较器输出端为模拟电路正常供电。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种有限空间硫化氢气体检测装置、电路及方法
{Author}: 王民强;朱良平;赵忠强;仇尧
{Author Address}: 210000 江苏省南京市江北新区泰山街道浦园路7号
{Subsidiary Author}: 中邮通建设咨询有限公司
{Date}: 2024-12-31
{Notes}: CN119224058A
{Abstract}: 本发明公开了一种有限空间硫化氢气体检测装置、电路及方法,利用气体检测芯片在表面湿润的情况下与有限空间中的硫化氢进行化学反应后,被电离的两个带负电的硫酸根离子在漂移或移动的过程中,产生带电的电荷；电荷会在电极微电场作用下移动而产生微弱的电流,微弱的电流被固定在基板上的导电电极所吸收,被输入检测电路中的运算放大器,在运算放大器初级转换为微弱电压,然后经运算放大器放大转换为可以测量的高电压输出,经过驱动电路传送到声光报警装置予以声、光告警提醒。本发明操作简单,造价低。
{Subject}: 1.一种有限空间硫化氢气体检测装置,包括手持部(11)、检测部(12),其特征在于,所述手持部(11)与检测部(12)电性连接,手持部(11)是长方体结构,内部设有电源(15),外部设有蜂鸣器喇叭(13)、指示灯开口(14)；检测部(12)是圆柱形结构,检测部(12)内部设有硫化氢气体拾取芯片(16)、检测电路(18),其中硫化氢气体拾取芯片(16)插接在弯曲的弹簧片(17)之间并与检测电路(18)电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路、集成电路系统及通信方法
{Author}: 沈心蔚
{Author Address}: 新加坡北桥路111号半岛广场15-02室
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2024-12-31
{Notes}: CN119226219A
{Abstract}: 公开了一种集成电路、集成电路系统及通信方法,涉及集成电路技术领域,该集成电路包括：第一功能模块、第二功能模块、互联模块以及第一隔离模块；第一功能模块与第二功能模块通过互联模块通信连接；第一隔离模块设置在第一功能模块与互联模块之间的通信链路上。第二功能模块,配置为向第一功能模块发送第一消息；第一隔离模块,配置为基于第一消息与第一预设协议的对应关系,控制第一消息的传输。本公开提供的方案,第一隔离模块可以对第一消息进行传输控制,使第一功能模块不会接收到与第一预设协议不对应的第一消息,进而避免第一功能模块卡死,很好的实现了对不同功能模块的安全隔离,提高了集成电路的可靠性。
{Subject}: 1.一种集成电路,包括：第一功能模块、第二功能模块、互联模块以及第一隔离模块；所述第一功能模块与所述第二功能模块通过所述互联模块通信连接；所述第一隔离模块设置在所述第一功能模块与所述互联模块之间的通信链路上；所述第二功能模块,配置为向所述第一功能模块发送第一消息；所述第一隔离模块,配置为基于所述第一消息与第一预设协议的对应关系,控制所述第一消息的传输。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种降低芯片内部电流瞬时效应的方法
{Author}: 卢书杰;马乐;苑东朝;宁佐林;宁丽霞;龚晓华
{Author Address}: 214135 江苏省无锡市新吴区菱湖大道111号软件园天鹅座C座6层
{Subsidiary Author}: 无锡众星微系统技术有限公司
{Date}: 2024-12-31
{Notes}: CN119226221A
{Abstract}: 本发明涉及集成电路技术领域,公开了一种降低芯片内部电流瞬时效应的方法,方法包括：在目标芯片的启动阶段,逐步开启各功能系统的时钟和复位；在目标芯片的关闭阶段,逐步关闭各功能系统的时钟和复位；在目标芯片的动态运行阶段,监测第一逻辑电路的第一电流；若第一电流减小,且减小的电流值满足第一条件时,开启第二逻辑电路对第一电流进行等效占位；若第一电流增大,且增大的电流值满足第二条件时,关闭第二逻辑电路本发明针对芯片工作过程的两个阶段,降低对应阶段的电流变化率以减小电流突变瞬时效应的影响,提高芯片功能稳定性。
{Subject}: 1.一种降低芯片内部电流瞬时效应的方法,其特征在于,所述方法包括：在目标芯片的启动阶段,逐步开启各功能系统的时钟和复位；在所述目标芯片的关闭阶段,逐步关闭所述各功能系统的时钟和复位；在所述目标芯片的动态运行阶段,监测第一逻辑电路的第一电流；若所述第一电流减小,且减小的电流值满足第一条件时,开启第二逻辑电路对所述第一电流进行等效占位；若所述第一电流增大,且增大的电流值满足第二条件时,关闭第二逻辑电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种优化集成电路离子注入工艺参数的方法
{Author}: 龚涛;方文章;马奕涛;綦殿禹;倪东;王春亚;高大为
{Author Address}: 310000 浙江省杭州市西湖区余杭塘路866号
{Subsidiary Author}: 浙江大学;浙江创芯集成电路有限公司
{Date}: 2024-12-31
{Notes}: CN119227537A
{Abstract}: 本发明公开一种优化集成电路离子注入工艺参数的方法,包括以下步骤：利用Sentaurus TCAD软件的Sentaurus Process对CMOS器件的前段工艺进行仿真,改变其中Halo离子注入步骤中的工艺参数,得到仿真CMOS器件；然后利用该软件中的Sentaurus Device对仿真CMOS器件的电学性质进行数值求解,得到电学数据；利用工艺参数和电学数据对残差神经网络模型进行训练、验证和测试,优化残差神经网络模型参数,最后得到优化的工艺参数。本发明方法不仅提升了离子注入工艺参数的优化效率和精度,还通过深度学习算法和TCAD仿真技术的结合,实现了工艺优化的自动化和智能化。
{Subject}: 1.一种优化集成电路离子注入工艺参数的方法,其特征在于,所述方法包括以下步骤：步骤S1、利用Sentaurus TCAD软件的工艺仿真模块对CMOS器件的前段工艺进行仿真,所述前段工艺包括以下步骤：衬底初始化、形成浅槽隔离、P/N型阱注入、生长栅氧和多晶硅栅、生长第一层侧墙、LDD离子注入、Halo离子注入、生长第二层侧墙与源漏离子注入、金属硅化物形成源漏接触；改变Halo离子注入步骤中的工艺参数,得到仿真CMOS器件；步骤S2、利用Sentaurus TCAD软件的器件仿真模块获取步骤S1所得仿真CMOS器件的电学数据；步骤S3、对工艺参数和电学数据进行预处理并构建数据集,然后划分为训练集、验证集和测试集；步骤S4、构建残差神经网络模型,利用数据集对残差神经网络模型进行训练、验证和测试,输出优化后的工艺参数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于卷积神经网络的模拟电路性能指标获取方法及其装置
{Author}: 谌东东;杨云淇;李迪
{Author Address}: 710071 陕西省西安市太白南路2号
{Subsidiary Author}: 西安电子科技大学
{Date}: 2024-12-31
{Notes}: CN119227614A
{Abstract}: 本发明公开了一种基于卷积神经网络的模拟电路性能指标获取方法及其装置,涉及集成电路技术领域,包括：获取待识别的模拟电路,确定待识别的模拟电路的设计参数；根据待识别的模拟电路的结构,将设计参数映射到二维空间矩阵中,得到设计参数对应的二维稀疏矩阵；将二维稀疏矩阵输入至训练好的卷积神经网络模型中进行处理,得到设计参数对应的性能指标；其中,训练好的卷积神经网络模型以预设类别的数据作为训练数据集,对初始的卷积神经网络模型进行训练得到,预设类别的数据包括与待识别的模拟电路类型相同的模拟电路的设计参数和标定性能指标,设计参数与标定性能指标一一对应。本发明有利于提高集成电路设计效率。
{Subject}: 1.一种基于卷积神经网络的模拟电路性能指标获取方法,其特征在于,包括：获取待识别的模拟电路,确定所述待识别的模拟电路的设计参数；根据所述待识别的模拟电路的结构,将所述设计参数映射到二维空间矩阵中,得到所述设计参数对应的二维稀疏矩阵；将所述二维稀疏矩阵输入至训练好的卷积神经网络模型中进行处理,得到所述设计参数对应的性能指标；其中,所述训练好的卷积神经网络模型以预设类别的数据作为训练数据集,对初始的卷积神经网络模型进行训练得到,所述预设类别的数据包括与所述待识别的模拟电路类型相同的模拟电路的设计参数和标定性能指标,设计参数与标定性能指标一一对应。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种心内超声换能器阵列的设计优化方法、设备和介质
{Author}: 孙立涛;章东;尹楚豪
{Author Address}: 310000 浙江省杭州市拱墅区上塘路158号
{Subsidiary Author}: 浙江省人民医院
{Date}: 2024-12-31
{Notes}: CN119227623A
{Abstract}: 本发明提供了一种心内超声换能器阵列的设计优化方法、设备、介质和程序产品,涉及超声影像设备技术领域。方法包括：获取超声换能器阵列的编组方案和独立阵元,基于编组方案对独立阵元进行编组形成至少两个独立的等效子孔径；以超声换能器阵列的几何中心为原点建立球坐标系,基于球坐标系确定预偏转焦点表征阵列的预偏转方向、成像焦点,并计算静态时延；计算各等效子孔径几何中心坐标与成像焦点的飞行时间,得到各等效子孔径的动态时延；基于静态时延、动态时延和其他参数得到空间声场。本发明在有限空间限制下,优化阵元连接和电路设计的同时,维持超声换能器阵列的成像性能,以获取高质量的成像质量。
{Subject}: 1.一种心内超声换能器阵列的设计优化方法,其特征在于,所述方法包括：S1,获取超声换能器阵列的编组方案和独立阵元,基于编组方案对所述独立阵元进行编组形成至少两个独立的等效子孔径；S2,以超声换能器阵列的几何中心为原点建立球坐标系(r,θ,φ),基于所述球坐标系确定预偏转焦点(r-0,θ-0,φ-0)表征阵列的预偏转方向,以及成像焦点(r-1,θ-0,φ-0)；计算位于阵列中心的等效子孔径内各阵元的几何中心坐标与预偏转焦点(r-0,θ-0,φ-0)的飞行时间,得到静态时延τ-1(m-1,n-1)；S3,计算各等效子孔径几何中心坐标与成像焦点 (r-1,θ-0,φ-0)的飞行时间,得到各等效子孔径的动态时延τ-2(m-2,n-2)；S4,基于静态时延和动态时延,结合超声换能器阵列的几何参数和声学参数,通过计算机仿真得到空间声场P。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于数据处理的硬件加速系统
{Author}: 邓宪征;高鸣宇;洪何清
{Author Address}: 518000 广东省深圳市南山区粤海街道麻岭社区科技中一路创益科技大厦B2302
{Subsidiary Author}: 深圳顺禾城投科创产业有限公司
{Date}: 2024-12-31
{Notes}: CN119225938A
{Abstract}: 本发明属于硬件加速处理数据技术领域,尤其涉及一种用于数据处理的硬件加速系统包括：处理单元,采用可编程逻辑器件(FPGA)和专用集成电路(ASIC)结合的方式,实现对不同数据处理任务的加速；可编程逻辑器件(FPGA)使用FPGA实现可编程的计算核心,适应不同的算法需求,同时,专用集成电路(ASIC)通过ASIC模块处理特定任务以提高性能；通过处理单元、存储单元、接口单元、智能学习与优化处理单元的合理配合处理,解决了现有硬件加速器通常针对特定任务进行优化,难以适应多种数据处理需求,功耗高：在高负载状态下,现有系统的能耗显著增加,导致运行成本上升,集成度低：现有解决方案往往需要多个不同的硬件单元,导致系统复杂性增加,维护困难的问题。
{Subject}: 1.一种用于数据处理的硬件加速系统,其特征在于,包括：处理单元,采用可编程逻辑器件(FPGA)和专用集成电路(ASIC)结合的方式,实现对不同数据处理任务的加速；可编程逻辑器件(FPGA)使用FPGA实现可编程的计算核心,适应不同的算法需求,同时,专用集成电路(ASIC)通过ASIC模块处理特定任务以提高性能；存储单元,具体包括缓存优化、硬件优化和任务结果缓存,所述硬件优化用于对不同的数据进行分类处理数据,所述任务结果缓存用于缓存已经处理过的任务结果,避免重复计算；接口单元,提供多种数据传输接口,如PCIe、Ethernet等,支持与外部设备的高速数据交换；调度管理单元,具体包括优化算法单元和负载均衡,且用于根据任务类型动态分配资源,优化系统性能；数据预处理,所述数据预处理用于在数据进入调度管理模块之前进行必要的数据清洗和预处理,减少后续处理的复杂性和时间；智能学习与优化处理单元,所述智能学习与优化处理单元用于利用机器学习算法对数据处理进行智能调度,优化资源利用率,并通过分析历史数据,提前预测数据处理需求,进行资源优化配置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 主板控制器功能验证方法、装置、设备及可读存储介质
{Author}: 李竞扬;梁坤
{Author Address}: 250000 山东省济南市高新区港西路2177号港盛大厦4层401室
{Subsidiary Author}: 山东云海国创云计算装备产业创新中心有限公司
{Date}: 2024-12-31
{Notes}: CN119226068A
{Abstract}: 本申请提供一种主板控制器功能验证方法、装置、设备及可读存储介质,方法包括：基于待验证的主板控制器的功能,构建可编程逻辑对象；控制所述可编程逻辑对象向所述通道切换器发送连接信号,确定多个主板中的第一主板触发热插入,以使所述可编程逻辑对象和所述第一主板连接；控制所述可编程逻辑对象向所述通道切换器发送移除信号,确定多个主板中的第二主板触发热移除,以使所述可编程逻辑对象和所述第二主板断连；在所述可编程逻辑对象与所述第一主板已连接、且与所述第二主板已断连的情况下,确定所述主板控制器具有连接多个主板的功能。
{Subject}: 1.一种主板控制器功能验证方法,其特征在于,所述方法包括：基于待验证的主板控制器的功能,构建可编程逻辑对象；所述主板控制器用于控制多个主板,所述可编程逻辑对象用于实现所述主板控制器的功能；所述可编程逻辑对象和多个主板通过通道切换器连接；控制所述可编程逻辑对象向所述通道切换器发送连接信号,确定多个主板中的第一主板触发热插入,以使所述可编程逻辑对象和所述第一主板连接；所述连接信号携带有所述第一主板的识别信息；控制所述可编程逻辑对象向所述通道切换器发送移除信号,确定多个主板中的第二主板触发热移除,以使所述可编程逻辑对象和所述第二主板断连；所述移除信号携带有所述第二主板的识别信息；在所述可编程逻辑对象与所述第一主板已连接、且与所述第二主板已断连的情况下,确定所述主板控制器具有连接多个主板的功能。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种3D-TOF成像方法及系统
{Author}: 王立彪
{Author Address}: 200120 上海市浦东新区中国(上海)自由贸易试验区华佗路68号8号楼1-4层
{Subsidiary Author}: 德明通讯(上海)股份有限公司
{Date}: 2024-12-31
{Notes}: CN119233070A
{Abstract}: 本发明提供一种3D-TOF成像方法及系统,所述方法包括：对各应用场景下的环境进行拍摄,获取该环境中的原始图像；读取环境光强弱,根据目标人或物的远近以及光线强弱,通过调节PWM占空比控制输出电压反馈的FB参考电压,通过FB参考电压调节输出电压值,从而调节控制照明系统的LED电压,实现调节LED照明强度,对原始图像进行补偿处理,并将经补偿处理后的图像数据无线传输发送到用户终端。本发明对成像系统进行多功能优化,实现高速、高性能、最佳实时响应,适用于低功耗、高灵敏、多场景成像系统,搭配高容量电池与太阳能充电,实现高性能、高可靠性、高寿命,满足日益增长体验需求。
{Subject}: 1.一种3D-TOF成像方法,其特征在于,包括以下步骤：对各应用场景下的环境进行拍摄,获取该环境中的原始图像；读取环境光强弱,根据目标人或物的远近以及光线强弱,通过调节PWM占空比控制输出电压反馈的FB参考电压,通过FB参考电压调节输出电压值,从而调节控制照明系统的LED电压,实现调节LED照明强度,对所述原始图像进行补偿处理,并将经补偿处理后的图像数据无线传输发送到用户终端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体封装件及其形成方法
{Author}: 赖昱嘉;郭庭豪;陈承先;李智圣
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-12-31
{Notes}: CN119230493A
{Abstract}: 一种半导体封装件包括：封装组件,包括位于衬底的第一侧上的互连结构；金属焊盘,位于互连结构上；半导体管芯,连接至衬底的第二侧；介电材料,围绕封装组件；钝化层,在封装组件上方和介电材料上方延伸；第一缓冲层,位于钝化层上方,其中,第一缓冲层在封装组件上方和介电材料上方延伸,其中,第一缓冲层的宽度大于封装组件的宽度,并且小于钝化层的宽度；以及导电连接器,穿过钝化层和第一缓冲层,以物理地接触金属焊盘。本申请的实施例还公开了形成半导体封装件的方法。
{Subject}: 1.一种半导体封装件,包括：封装组件,包括位于衬底的第一侧上的互连结构；多个金属焊盘,位于所述互连结构上；半导体管芯,连接至所述衬底的第二侧；介电材料,围绕所述封装组件；钝化层,在所述封装组件上方和所述介电材料上方延伸；第一缓冲层,位于所述钝化层上方,其中,所述第一缓冲层在所述封装组件上方和所述介电材料上方延伸,其中,所述第一缓冲层的宽度大于所述封装组件的宽度,并且小于所述钝化层的宽度；以及多个导电连接器,穿过所述钝化层和所述第一缓冲层,以物理地接触所述多个金属焊盘。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种多频分时通信系统及方法
{Author}: 周晓东;黄至君
{Author Address}: 518107 广东省深圳市光明新区公明街道塘家南十八号路欣旺达工业园A栋1-2楼
{Subsidiary Author}: 欣旺达动力科技股份有限公司
{Date}: 2024-12-31
{Notes}: CN119232190A
{Abstract}: 本发明公开一种多频分时通信系统及方法,所述系统包括控制器和若干个无线功能模块；接收到所述匹配对象的高频信号后,根据所述匹配对象的高频信号生成对应控制指令并发送至车辆其他功能模块；所述控制器更换所述匹配对象时,所述控制器向更换的对应所述无线功能模块发送对应低频信号；更换的对应所述无线功能模块接收对应低频信号后,向所述控制器发送高频信号；所述控制器接收到更换的所述匹配对象的高频信号后,根据更换的所述匹配对象的高频信号生成对应控制指令并发送至车辆其他功能模块。采用本发明,将原本需要多个无线功能模块接收器减少为一个,大大节省接收器成本且不会引入额外的硬件电路。
{Subject}: 1.一种多频分时通信系统,其特征在于,包括：控制器和若干个无线功能模块；所述控制器从若干个所述无线功能模块中选择一个所述无线功能模块作为匹配对象；接收到所述匹配对象的高频信号后,根据所述匹配对象的高频信号生成对应控制指令并发送至车辆其他功能模块；所述控制器更换所述匹配对象时,所述控制器向更换的对应所述无线功能模块发送对应低频信号；更换的对应所述无线功能模块接收对应低频信号后,向所述控制器发送高频信号；所述控制器接收到更换的所述匹配对象的高频信号后,根据更换的所述匹配对象的高频信号生成对应控制指令并发送至车辆其他功能模块。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 亮度调整电路、亮度调整方法及电子设备
{Author}: 毛健;孟松;刘苗
{Author Address}: 230012 安徽省合肥市新站区工业园内
{Subsidiary Author}: 合肥鑫晟光电科技有限公司;京东方科技集团股份有限公司;北京京东方技术开发有限公司
{Date}: 2024-12-27
{Notes}: CN119211634A
{Abstract}: 本申请公开了一种亮度调整电路、亮度调整方法及电子设备,属于显示技术领域。电路包括系统级芯片和时序控制器。系统级芯片,用于向时序控制器传输亮度调整指令；时序控制器,用于根据亮度调整指令向系统级芯片传输音频关闭指令,还用于根据亮度调整指令控制像素电路基于黑屏信号执行亮度调整,并在完成亮度调整的情况下,产生画面信号；系统级芯片,还用于根据音频关闭指令控制音频电路停止产生音频信号；在完成亮度调整的情况下,控制音频电路产生音频信号。本申请可以保证电子设备的音画同步,提高用户的使用体验。
{Subject}: 1.一种亮度调整电路,其特征在于,所述电路包括系统级芯片和时序控制器；所述系统级芯片,用于向所述时序控制器传输亮度调整指令；所述时序控制器,用于根据所述亮度调整指令向所述系统级芯片传输音频关闭指令,根据所述亮度调整指令控制像素电路基于黑屏信号执行亮度调整,并在完成亮度调整的情况下,产生画面信号；所述系统级芯片,还用于根据所述音频关闭指令控制音频电路停止产生音频信号,在完成亮度调整的情况下,控制所述音频电路产生所述音频信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种数字集成电路后端的Bump模块设计方法
{Author}: 孙希延;张富凯;纪元法;白杨;肖有军;梁维彬;江富荣
{Author Address}: 541004 广西壮族自治区桂林市七星区金鸡路一号
{Subsidiary Author}: 桂林电子科技大学;广西产研院时空信息技术研究所有限公司
{Date}: 2024-12-27
{Notes}: CN119203905A
{Abstract}: 本发明提供一种数字集成电路后端的Bump模块设计方法,属于集成电路数字芯片后端功耗分析领域。本发明为解决电压降分析时供电点不足导致功耗分析不准确和分析效率的问题而提供一种Bump模块设计流程。所述方法包括：数字后端布局布线数据准备、根据项目指标选择金属层创建电源条线,设置电源条带模式、开孔并连接金属层、创建Bump具体数据信息、选择对应的Bump连接电源线和地线,导出Bump的具体位置信息并标记到AP层、创建Physical Pin并导出def.gz文件。本发明主要应用于数字后端布局布线之后,电压降分析之前,为电压降分析提供供电点,便于后续的RC寄生参数提取,并通过供电点进一步降低动态电压降,操作更加便捷,减少数字集成电路的设计周期,缩短签核时间。
{Subject}: 1.一种数字集成电路后端的Bump模块设计方法,其特征在于,所述数字集成电路后端的Bump模块设计方法包括：1)数字后端布局布线数据准备；2)利用所述数字后端布局布线数据,在布局之后,根据项目指标选择相应的金属层创建电源条线,设置电源条带模式；3)根据项目指标在相应的金属顶层创建电源条线,在AP层开孔,约束孔的位置并与下方的金属层连接；4)根据在AP层开孔并将其与下方的金属层连接信息,创建Bump具体数据信息,设置交错类型、偏移数值、堆叠模式；5)根据创建Bump的具体数据信息,选择对应的Bump连接到电源线和地线,导出Bump的具体位置信息并标记到AP层用于后续电压降分析与优化；6)根据不同金属层的电源线和地线信息创建PhysicalPin并导出def.gz文件用于后续电压降分析与优化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路生产加工设备
{Author}: 庄双双;张生桃
{Author Address}: 215100 江苏省苏州市相城区元和街道聚茂街185号活力商务广场A栋
{Subsidiary Author}: 苏州伯格纳华新能源科技有限公司
{Date}: 2024-12-27
{Notes}: CN119208205A
{Abstract}: 本发明提供一种集成电路生产加工设备,涉及集成电路加工技术领域,包括底座,所述底座上设有便于对集成电路板进行固定的定位机构,所述底座上设有便于涂胶封装的涂胶机构,所述底座上设有便于对胶体进行回收的收集机构,所述定位机构包括立杆,所述涂胶机构包括支架、第一T形滑块、储胶桶和阀板,所述收集机构包括恒温箱、收集箱、第二电机、弧形滑杆和弧形刮板。本装置通过设置了将集成电路板立起,自上而下的打胶方式,胶水在重力作用下自然下落,能够更准确地控制胶量,使每个点的胶量更加均匀一致,较平面打胶等待胶水自然流平的方式,立起电路板打胶,胶水在重力作用下能够快速地到达指定位置并形成均匀的胶层,无需额外的流平时间。
{Subject}: 1.一种集成电路生产加工设备,包括底座(1),其特征在于：所述底座(1)上设有便于对集成电路板进行固定的定位机构,所述底座(1)上设有便于涂胶封装的涂胶机构,所述底座(1)上设有便于对胶体进行回收的收集机构；其中,所述定位机构包括立杆(4),所述涂胶机构包括支架(2)、第一T形滑块(3)、储胶桶(32)和阀板(35),所述收集机构包括恒温箱(6)、收集箱(63)、第二电机(66)、弧形滑杆(7)和弧形刮板(73),所述支架(2)固定安装在底座(1)的两侧端部,两个所述支架(2)的上端部固定安装有同一个横杆(21),两个所述横杆(21)的上端部贯穿开设有第一矩形槽(22),所述第一T形滑块(3)贯穿滑动安装在第一矩形槽(22)内,所述储胶桶(32)固定安装在第一T形滑块(3)的下端部,所述立杆(4)的数量为两个,两个所述立杆(4)的两侧端部均固定安装有安装板(41),每个所述安装板(41)的侧端部均开设有T形滑槽(42),每个所述T形滑槽(42)的内侧壁均滑动安装有第三T形滑块(48),每个所述T形滑槽(42)的内侧壁还滑动安装有第四T形滑块(5),所述恒温箱(6)固定安装在底座(1)的上端部,所述恒温箱(6)的上端部固定安装有收集斗(61),所述恒温箱(6)的侧端部固定安装有两个固定块(64),所述弧形滑杆(7)位于两个固定块(64)之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电路板及电路板的制作方法
{Author}: 尹苏敏;王杰;李蔼怡
{Author Address}: 213200 江苏省常州市金坛区白塔路2268号
{Subsidiary Author}: 胜伟策电子(江苏)有限公司
{Date}: 2024-12-27
{Notes}: CN119212203A
{Abstract}: 本发明公开了一种电路板及电路板的制作方法。电路板包括：至少一个电路结构单元；电路结构单元包括至少一个电路单元；电路单元包括集成电路基板、第一封装层、第二封装层和多个半导体器件；集成电路基板包括多个间隔设置的容置孔；第一封装层位于集成电路基板的一侧,第二封装层位于集成电路基板远离第一封装层的一侧；第一封装层包括多个第一盲孔和位于各第一盲孔中的第一导电结构；第二封装层包括多个第二盲孔和位于各第二盲孔中的第二导电结构；第一盲孔在集成电路基板上的垂直投影位于半导体器件在集成电路基板上的垂直投影内。本发明既可以使电路板向小型化方向发展,也可以提高电路板的散热性能,还可以减少电路板所产生的寄生参数。
{Subject}: 1.一种电路板,其特征在于,包括：至少一个电路结构单元；所述电路结构单元包括至少一个电路单元；所述电路单元包括集成电路基板、第一封装层、第二封装层和多个半导体器件；所述集成电路基板包括多个间隔设置的容置孔,各所述半导体器件位于对应的所述容置孔内；所述第一封装层位于所述集成电路基板的一侧,所述第二封装层位于所述集成电路基板远离所述第一封装层的一侧；所述第一封装层包括多个第一盲孔和位于各所述第一盲孔中的第一导电结构；所述第二封装层包括多个第二盲孔和位于各所述第二盲孔中的第二导电结构；所述第一盲孔在所述集成电路基板上的垂直投影位于所述半导体器件在所述集成电路基板上的垂直投影内,所述第二盲孔在所述集成电路基板上的垂直投影位于所述半导体器件在所述集成电路基板上的垂直投影内；各所述第一导电结构和各所述第二导电结构均与所述半导体器件电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 三维结构GaN集成电路芯片及其制备方法
{Author}: 卢阳;苏禹森;马晓华;刘昕;邓龙格;赵子越;冯婷;丁振恺
{Author Address}: 710071 陕西省西安市太白南路2号
{Subsidiary Author}: 西安电子科技大学
{Date}: 2024-12-27
{Notes}: CN119208368A
{Abstract}: 本发明公开了一种三维结构GaN集成电路芯片及其制备方法,该芯片包括：GaN基底和从下之上依次交错层叠的多级布线介质层和隔离介质层,在第n级的布线介质层和第n-1级的隔离介质层之间夹设有至少一个第n级集成电路,n为正整数,第0级的隔离介质层为基底介质层；在第n级的隔离介质层上设置有至少一个贯穿第n级的隔离介质层并连通第n+1级集成电路、第n级集成电路的第n级第一通孔；第n+1级集成电路、第n级集成电路基于第n级第一通孔,通过导线或者金属键合作用相连。本发明提供的芯片通过三维布线能够提高晶圆的利用率和集成度。
{Subject}: 1.一种三维结构GaN集成电路芯片,其特征在于,包括：GaN基底,所述GaN基底包括GaN基板和设置在所述GaN基板上表面的基底介质层；从下至上依次交错层叠的多级布线介质层和隔离介质层,第1级的布线介质层设置在所述基底介质层的上表面；在第n级的布线介质层和第n-1级的隔离介质层之间夹设有至少一个第n级集成电路,n为正整数,第0级的隔离介质层为所述基底介质层；在所述第n级的隔离介质层上设置有至少一个贯穿所述第n级的隔离介质层并连通第n+1级集成电路、所述第n级集成电路的第n级第一通孔；所述第n+1级集成电路、所述第n级集成电路基于所述第n级第一通孔,通过导线或者金属键合作用相连。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 图像处理方法、电子设备、存储介质及计算机程序产品
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 230088 安徽省合肥市高新区创新大道2800号创新产业园二期J2C栋13楼
{Subsidiary Author}: 全芯智造技术有限公司
{Date}: 2024-12-27
{Notes}: CN118762199B
{Abstract}: 本申请公开了一种图像处理方法、电子设备、存储介质及计算机程序产品。该方法包括将输入图像与父节点处的父节点图像进行相似度比较。该方法还包括根据相似度比较结果,将输入图像传递到父节点的多个第一级子节点中的相应的第一级子节点,其中多个第一级子节点分别对应于多个相似度范围。该方法进一步包括根据相应的第一级子节点的特征,确定输入图像的目的节点。
{Subject}: 1.一种用于图像处理的方法,包括：将输入图像与父节点处的父节点图像进行相似度比较；根据相似度比较结果,将所述输入图像传递到所述父节点的多个第一级子节点中的相应的第一级子节点,其中所述多个第一级子节点分别对应于多个相似度范围；以及根据所述相应的第一级子节点的特征,确定所述输入图像的目的节点,其中所述相应的第一级子节点的所述特征包括以下项中的至少一项：所述相应的第一级子节点对应的相似度范围；所述相应的第一级子节点是否具有对应的第一级子节点图像。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路芯片模块多功能测试外观检测分选装置及方法
{Author}: 吴成君;郭志诚
{Author Address}: 350109 福建省福州市闽侯县南屿镇智慧大道20号保利通信福州高新科技产业园20栋
{Subsidiary Author}: 福州派利德电子科技有限公司
{Date}: 2024-12-27
{Notes}: CN119187031A
{Abstract}: 本发明提供了一种集成电路芯片模块多功能测试外观检测分选装置及方法：包括沿着芯片检测工序输送方向依次设置的预热模块、高-常温测试模块、外观检测模块,高-常温测试模块中部设置有降温模块,所述预热模块、高-常温测试模块、外观检测模块三者上方架设有芯片输送装置。本发明通过加热箱对芯片进行加热保温,使得芯片可以有效的达到预期温度,减少电子元件氧化的可能,同时通过在移送臂上设置保温装置,实现移送过程的保温,同时直接通过承料装置与移位机构的配合实现各个测试工位上的芯片快速更换,提高生产效率,解决现有设备较为复杂冗长,生产效率低的问题,方便专业化的芯片检测。
{Subject}: 1.一种集成电路芯片模块多功能测试外观检测分选装置,其特征在于：包括沿着芯片检测工序输送方向依次设置的预热模块、高-常温测试模块、外观检测模块,所述高-常温测试模块中部设置有降温模块,降温模块将高-常温测试模块沿着芯片检测工序输送方向分隔成高温测试区域与常温测试区域,所述预热模块、高-常温测试模块、外观检测模块三者上方架设有芯片输送装置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于稠密度感知的自适应矩阵乘法的稀疏LU分解加速方法
{Author}: 金洲;刘伟峰;王腾程;裴浩杰
{Author Address}: 102249 北京市昌平区府学路18号
{Subsidiary Author}: 中国石油大学(北京)
{Date}: 2024-12-27
{Notes}: CN119203884A
{Abstract}: 本发明提供一种基于稠密度感知的自适应矩阵乘法的稀疏LU分解加速方法。该方法包括：将目标稀疏矩阵对应的多组子矩阵块输入至目标随机森林模型,得到每组子矩阵块对应的最优矩阵乘法,多组子矩阵块是通过对目标稀疏矩阵分块后形成的若干子矩阵块进行分组得到的；基于每组子矩阵块对应的最优矩阵乘法对目标稀疏矩阵进行LU分解,得到目标稀疏矩阵对应的L矩阵和U矩阵；基于目标稀疏矩阵对应的L矩阵和U矩阵,进行电子电路仿真。本发明提供的基于稠密度感知的自适应矩阵乘法的稀疏LU分解加速方法,可以实现矩阵乘法的自适应选择,加速目标稀疏矩阵LU分解,如电路仿真形成的矩阵,加速电子电路仿真速度,也适用于其他具有类似结构的别的领域的矩阵。
{Subject}: 1.一种基于稠密度感知的自适应矩阵乘法的稀疏LU分解加速方法,其特征在于,包括：将目标稀疏矩阵对应的多组子矩阵块输入至目标随机森林模型,得到每组子矩阵块对应的最优矩阵乘法,所述目标稀疏矩阵用于指示在电子电路仿真中描述电路特性的矩阵,所述多组子矩阵块是通过对所述目标稀疏矩阵分块后形成的若干子矩阵块进行分组得到的；基于所述每组子矩阵块对应的最优矩阵乘法对所述目标稀疏矩阵进行LU分解,得到所述目标稀疏矩阵对应的L矩阵和U矩阵；基于所述目标稀疏矩阵对应的L矩阵和U矩阵,进行电子电路仿真；所述目标随机森林模型用于基于所述子矩阵块的矩阵特征,预测所述每组子矩阵块对应的最优矩阵乘法。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于轻量级深度学习网络的集成电路shmoo图分类方法
{Author}: 夏豪杰;李若琛;潘成亮;宋仁成;黄亮;刘文盛;金健;张浩阳
{Author Address}: 230009 安徽省合肥市屯溪路193号
{Subsidiary Author}: 合肥工业大学
{Date}: 2024-12-27
{Notes}: CN119206304A
{Abstract}: 本发明涉及一种基于轻量级深度学习网络的集成电路shmoo图分类方法,首先利用自动测试设备采集了芯片的shmoo数据,预处理为图像格式,然后根据shmoo图的不同特征定义分类类别,构建数据集,最后使用本发明设计的轻量级深度学习网络对shmoo图进行分类。本发明设计的网络架构网络规模较小,不易过拟合,训练速度快,分类总体准确率较高,能够快速精确的实现shmoo图的自动分类。
{Subject}: 1.一种基于轻量级深度学习网络的集成电路shmoo图分类方法,其特征在于,包括如下步骤：步骤1：利用ATE采集芯片的shmoo原始数据；步骤2：对shmoo原始数据进行预处理,得到图像格式的shmoo图；步骤3：根据图形特征,对经步骤2得到的shmoo图样本进行分类与标签,得到包含16种shmoo图类别的数据集,并将shmoo数据集划分为训练集与测试集；步骤4：构建基于轻量级卷积神经网络的深度学习框架；步骤5：将训练集图像送入深度学习框架进行训练,每轮训练完成后,送入测试集图像,记录网络对于测试集的分类结果并与测试集样本的真实标签进行对比,如此迭代多轮；步骤6：计算评价指标,对比轻量级深度学习网络与其他常用深度学习网络的分类效果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 激光雷达激光器充放电控制系统、控制方法和介质
{Author}: 李显
{Author Address}: 430056 湖北省武汉市武汉经济技术开发区蔷薇路华中中交城项目A区C4栋
{Subsidiary Author}: 亿咖通(湖北)技术有限公司
{Date}: 2024-12-27
{Notes}: CN119209199A
{Abstract}: 本发明公开一种激光雷达激光器充放电控制系统、控制方法和介质,激光雷达激光器充放电控制系统包括：至少两路激光器通道、选通集成电路以及下端开关电路；其中,至少两路所述激光器通道共用所述下端开关电路；所述下端开关电路与所述选通集成电路相配合,用于驱动一路或多路所述激光器通道中的激光器发射激光,或者,对一路或多路所述激光器通道中的驱动电容充电。提高了激光雷达激光器充放电系统的集成度以及通道选通速度。
{Subject}: 1.一种激光雷达激光器充放电控制系统,其特征在于,包括：至少两路激光器通道、选通集成电路以及下端开关电路；其中,至少两路所述激光器通道共用所述下端开关电路；所述下端开关电路与所述选通集成电路相配合,用于驱动一路或多路所述激光器通道中的激光器发射激光,或者,对一路或多路所述激光器通道中的驱动电容充电。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 振荡器电路及集成电路芯片
{Author}: 罗兰宇;陈景阔;霍显杰
{Author Address}: 610095 四川省成都市中国(四川)自由贸易试验区成都高新区天府五街200号菁蓉汇5号楼B区8层803、804室
{Subsidiary Author}: 成都极海科技有限公司
{Date}: 2024-12-27
{Notes}: CN119210349A
{Abstract}: 本申请提供一种振荡器电路及集成电路芯片,通过设计零温电流产生电路,可为振荡器内部提供温度系数为零的第一电流,从而在根源上使得电路的工作电流不受温度影响,通过零温电压产生电路,可产生不受温度影响的参考电压,电荷泵电路则可以用于产生预设波形的第二电压,从而与不受温度影响的第一电压进行比较,在比较器电路处产生比较信号,进一步地,数字逻辑电路对比较信号进行逻辑运算处理后,产生预期的时钟信号,由此实现了不受温度影响的时钟信号的输出,提升了时钟信号的温度特性和频率的稳定性。
{Subject}: 1.一种振荡器电路,其特征在于,所述电路包括：零温电流产生电路,用于产生温度系数为零的第一电流；零温电压产生电路,用于产生温度系数为零的第一电压；电荷泵电路,用于根据所述第一电流,产生预设波形的第二电压；比较器电路,用于根据所述第一电压和所述第二电压,产生比较信号；数字逻辑电路,用于根据所述比较信号,产生时钟信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 振荡器电路及集成电路芯片
{Author}: 罗兰宇;陈景阔
{Author Address}: 610095 四川省成都市中国(四川)自由贸易试验区成都高新区天府五街200号菁蓉汇5号楼B区8层803、804室
{Subsidiary Author}: 成都极海科技有限公司
{Date}: 2024-12-27
{Notes}: CN119210350A
{Abstract}: 本申请提供一种振荡器电路及集成电路芯片,通过电流产生电路中设置的第一电阻,根据第一电阻的温度特性产生对应的第一电流,由此替代基准电流电路,进而后续的电荷泵电路可根据第一电流和对应的反馈信号,产生预设波形的第一电压,通过施密特触发电路对第一电压进行处理,获得按规律翻转的第二电压,后续通过数字逻辑电路可产生所需电平的反馈信号以及预设频率及占空比的时钟信号,由此,通过第一电阻的温度特性生成预设温度系数下的第一电流作为电路工作电流,解决输出信号随温度影响大的问题,且通过施密特触发器对第一电压进行处理,以替代比较器等电路结构,由此简化了振荡器电路的整体结构。
{Subject}: 1.一种振荡器电路,其特征在于,所述电路包括：电流产生电路,所述电流产生电路包括第一电阻,所述电流产生电路用于根据所述第一电阻,产生预设温度系数的第一电流；电荷泵电路,所述电荷泵电路用于根据所述第一电流和反馈信号,产生预设波形的第一电压；施密特触发电路,用于根据所述第一电压,采用施密特触发器进行翻转产生具有高电平和低电平的第二电压；数字逻辑电路,用于根据所述第二电压,产生所述反馈信号和时钟信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种企业产业链关联方法、系统和可存储介质
{Author}: 程莹莹;杨鹏;敖翔;黄有为;芦超超;吕清
{Author Address}: 215000 江苏省苏州市中国(江苏)自由贸易试验区苏州片区苏州工业园区金鸡湖大道88号人工智能产业园D1-008单元(该地址不得从事零售)
{Subsidiary Author}: 苏州中科劢诺信息科技有限公司;中科苏州智能计算技术研究院
{Date}: 2024-12-27
{Notes}: CN119204179A
{Abstract}: 本发明公开了一种企业产业链关联方法、系统和可存储介质,其中方法包括定义产业链基础图谱,产业链基础图谱包括若干个产业链层级,每个产业链层级包括若干节点；利用第一大语言模型对产业链基础图谱进行后续层级的扩展,形成产业链终极图谱；通过第一大语言模型对产业链终极图谱节点的节点词进行扩展,形成专业词库；获取企业不同维度的文本数据,对文本数据进行企业标签提取；将企业标签和产业链终极图谱进行关联,返回企业标签对应节点相关的链路。本方法能对企业的产业链进行精准、快速的关联。
{Subject}: 1.一种企业产业链关联方法,其特征在于：包括：定义产业链基础图谱,所述产业链基础图谱包括若干个产业链层级,每个所述产业链层级包括若干节点；利用第一大语言模型对所述产业链基础图谱进行后续层级的扩展,形成产业链终极图谱；通过所述第一大语言模型对所述产业链终极图谱节点的节点词进行扩展,形成专业词库；获取企业不同维度的文本数据,对所述文本数据进行企业标签提取；将所述企业标签和所述产业链终极图谱进行关联,返回所述企业标签对应节点相关的链路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于高压集成电路ESD保护触发电压和维持电压可调型的多通道SCR器件
{Author}: 刘继芝;杨霏龙;尚吉祥;李璐;刘屹琳;刘志伟
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2024-12-27
{Notes}: CN119208319A
{Abstract}: 本发明属高压集成电路(Integrated Circuits,简称IC)的静电放电(Electrostatic Discharge,简称ESD)保护器件设计领域,针对改进型横向硅控整流器(Modified Lateral Silicon Controlled Rectifier,简称MLSCR),具体提供一种用于高压集成电路ESD保护触发电压和维持电压可调型的多通道SCR器件,可用于实现输入/输出端口(Input/Output,简称I/O)和电源域的ESD保护。本发明所述器件含有2个MLSCR结构,具有可调的触发电压和维持电压、强抗闩锁能力和高鲁棒性等特点,可适用于多种高压电源域下的集成电路ESD保护。
{Subject}: 1.一种触发电压和维持电压可调型的多通道MLSCR,其特征在于：所述器件包括P型硅衬底,所述P型硅衬底上形成第一N型掺杂区；所述第一N型掺杂区上形成第二N型掺杂区、第三N型掺杂区、第一P型掺杂区；所述第一P型掺杂区被第一N型掺杂区、第二N型掺杂区、第三N型掺杂区全包围；所述第二N型掺杂区设有第一P型重掺杂区；所述第二N型掺杂区和第一P型掺杂区之间设有一个横跨两区的第二P型重掺杂区；在所述第一P型掺杂区中以第二P型重掺杂区为参考从近往远依次设有第三P型重掺杂区和第一N型重掺杂区；所述第三N型掺杂区设有第二N型重掺杂区；所述第一P型重掺杂区和第二N型重掺杂区与阳极相连；所述第三P型重掺杂区和第一N型重掺杂区与阴极相连；所述第二P型重掺杂区和第三P型重掺杂区之间、第三P型重掺杂区和第一N型重掺杂区之间、第一N型重掺杂区和第二N型重掺杂区之间均分别设有浅沟槽隔离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于柔性电路板的MEMS加热器及其制备方法
{Author}: 方荣朋;郑汉武;郑林
{Author Address}: 518105 广东省深圳市宝安区松岗街道潭头社区芙蓉路9号A栋308
{Subsidiary Author}: 深圳市穗晶半导体有限公司
{Date}: 2024-12-27
{Notes}: CN119212134A
{Abstract}: 本发明公开了一种基于柔性电路板的MEMS加热器及其制备方法,基于柔性电路板的MEMS加热器包括柔性电路板以及设置于柔性电路板上的专用集成电路芯片和加热板,加热板包含若干个MEMS加热器,专用集成电路芯片和加热板均与柔性电路板连接；制备方法包括：制备加热板、柔性电路板、专用集成电路芯片；将专用集成电路芯片和加热板贴片安装在柔性电路板。本发明实施例拓展MEMS加热器的应用场景,便于大规模生产,可广泛应用于微电子技术领域。
{Subject}: 1.一种基于柔性电路板的MEMS加热器,其特征在于,包括柔性电路板以及设置于所述柔性电路板上的专用集成电路芯片和加热板,所述加热板包含若干个MEMS加热器,所述专用集成电路芯片和所述加热板均与所述柔性电路板连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种建立低温CMOS集约模型的方法
{Author}: 寇煦丰;何畅;王泽伟;唐志东
{Author Address}: 201204 上海市浦东新区华夏中路393号
{Subsidiary Author}: 上海科技大学;张江国家实验室
{Date}: 2024-12-27
{Notes}: CN119203886A
{Abstract}: 本发明公开了一种建立低温CMOS集约模型的方法,所述建立方法包括：设计多个低温测试样品,低温测试样品的尺寸覆盖工艺边界的各个尺寸；依次选择同一尺寸下的多个测试样品进行变温测试,确定标准测试芯粒、全局失配芯粒和低温局部失配芯粒；对标准测试芯粒、全局失配芯粒和低温局部失配芯粒进行批量测试,获取器件在不同温度下的参数；依据参数进行拟合,建立低温本征模型、低温射频模型与低温后道模型,结合低温本征模型、低温射频模型与低温后道模型,建立低温CMOS集约模型。通过本发明提供的一种建立低温CMOS集约模型的方法,有助于提升设计者低温专用集成电路芯片系统设计、制备与定量分析的能力,满足低温集成电路芯片系统的设计与定量分析。
{Subject}: 1.一种建立低温CMOS集约模型的方法,其特征在于,至少包括以下步骤：设计多个低温测试样品,所述低温测试样品的尺寸覆盖工艺边界的各个尺寸；依次选择同一尺寸下的多个所述测试样品进行变温测试,确定标准测试芯粒、全局失配芯粒和低温局部失配芯粒；对所述标准测试芯粒、所述全局失配芯粒和所述低温局部失配芯粒进行批量测试,获取器件在不同温度下的参数；依据所述参数进行拟合,建立低温本征模型、低温射频模型与低温后道模型,结合所述低温本征模型、所述低温射频模型与所述低温后道模型,建立低温CMOS集约模型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高压集成电路ESD保护用触发电压和维持电压可调的多通道双向SCR器件
{Author}: 刘继芝;尚吉祥;杨霏龙;李璐;刘屹琳;刘志伟
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2024-12-27
{Notes}: CN119208320A
{Abstract}: 本发明属高压集成电路(Integrated Circuits,简称IC)的静电放电(Electrostatic Discharge,简称ESD)保护器件设计领域,针对改进型双向硅控整流器(Modified Dual-Directional Silicon Controlled Rectifier,简称MDDSCR),具体提供一种用于高压集成电路ESD保护的触发电压和维持电压可调型的多通道双向SCR器件,可用于实现输入/输出端口(Input/Output,简称I/O)和电源域的ESD保护。本发明所述器件具有触发电压和维持电压可调及鲁棒性高等特点,可适用于多种高压电源域下的集成电路ESD保护。
{Subject}: 1.一种触发电压和维持电压可调型的多通道MDDSCR,其特征在于：所述器件包括P型硅衬底,所述P型硅衬底上形成第一N型掺杂区；所述第一N型掺杂区上形成第二N型掺杂区、第一P型掺杂区、第三N型掺杂区、第二P型掺杂区、第四N型掺杂区；所述第一P型掺杂区被第一N型掺杂区、第二N型掺杂区、第三N型掺杂区全包围；所述第二P型掺杂区被第一N型掺杂区、第三N型掺杂区、第四N型掺杂区全包围；所述第二N型掺杂区上形成第一P型重掺杂区；所述第二N型掺杂区和第一P型掺杂区之间设有一个横跨两区的第二P型重掺杂区；在所述第一P型掺杂区中以第二P型重掺杂区为参考从近往远依次设有第三P型重掺杂区、第一N型重掺杂区和第四P型重掺杂区；所述第一P型掺杂区和第三N型掺杂区之间设有一个横跨两区的第五P型重掺杂区；所述第三N型掺杂区和第二P型掺杂区之间设有一个横跨两区的第六P型重掺杂区；在所述第二P型掺杂区中以第六P型重掺杂区为参考从近往远依次设有第七P型重掺杂区、第二N型重掺杂区和第八P型重掺杂区；所述第二P型掺杂区和第四N型掺杂区之间设有一个横跨两区的第九P型重掺杂区；所述第四N型掺杂区设有第十P型重掺杂区；所述第三P型重掺杂区、第一N型重掺杂区、第四P型重掺杂区和第十P型重掺杂区与T1端口相连；所述第一P型重掺杂区、第七P型重掺杂区、第二N型重掺杂区和第八P型重掺杂区与T2端口相连；所述第二P型重掺杂区和第三P型重掺杂区之间、第三P型重掺杂区和第一N型重掺杂区之间、第一N型重掺杂区和第四P型重掺杂区之间、第四P型重掺杂区和第五P型重掺杂区之间、第六P型重掺杂区和第七P型重掺杂区之间、第七P型重掺杂区和第二N型重掺杂区之间、第二N型重掺杂区和第八P型重掺杂区之间、第八P型重掺杂区和第九P型重掺杂区之间均分别设有浅沟槽隔离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路引线框镀银工艺
{Author}: 陈建宇;郑建国;罗小平
{Author Address}: 529040 广东省江门市江海区金瓯路288号2幢5楼5017(信息申报制、一址多照)
{Subsidiary Author}: 崇辉半导体(江门)有限公司
{Date}: 2024-12-27
{Notes}: CN119194545A
{Abstract}: 本发明公开了一种集成电路引线框镀银工艺,涉及到电镀工艺的技术领域。一种集成电路引线框镀银工艺,依次包括表面除油脱脂、酸洗、活化、镀铜、预镀银、电镀银以及退火钝化等步骤。在电镀银步骤中,所用的银电镀液包括以银离子计质量浓度为15-25g/L的水溶性银盐化合物、200-230g/L硫代硫酸钠、40-45g/L焦亚硫酸钾、20-35g/L草酸钾、0.35-1.2g/L稳定剂、4-12g/L还原剂、0.5-0.8g/L光亮剂、10-20g/LpH缓冲剂。具体的,稳定剂为硫脲衍生物或甲氨基噻唑中的一种或两种混合,在以硫代硫酸钠为主络合剂的银电镀液体系中,银离子能以稳定的速度均匀沉积在引线框的表面,不仅有利于使银镀层的表面光滑平整,具有良好光亮度,同时具有良好附着性和厚度均匀性。
{Subject}: 1.一种集成电路引线框镀银工艺,其特征在于：工艺处理步骤依次包括表面除油脱脂、酸洗、活化、镀铜、预镀银、电镀银以及退火钝化；在所述电镀银步骤中,引线框浸泡于银电镀液中进行电镀,其中所述银电镀液包括水溶性银盐化合物II、络合剂II、稳定剂、还原剂、光亮剂以及pH缓冲剂；所述水溶性银盐化合物II以银离子计,银离子在所述银电镀液中的质量浓度为15-25g/L；所述络合剂II中包括硫代硫酸钠、焦亚硫酸钾以及草酸钾的混合,其中,所述硫代硫酸钠在所述银电镀液中的质量浓度为200-230g/L,所述焦亚硫酸钾在所述银电镀液中的质量浓度40-45g/L,所述草酸钾在所述银电镀液中的质量浓度为20-35g/L；所述稳定剂为硫脲衍生物或甲氨基噻唑中的一种或两种混合,所述稳定剂的质量浓度为0.35-1.2g/L；所述还原剂的质量浓度为4-12g/L；所述光亮剂的质量浓度为0.5-0.8g/L；所述pH缓冲剂的质量浓度为10-20g/L。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路中扫描链的确定方法、集成电路、设备及介质
{Author}: 田金峰;马卓
{Author Address}: 300450 天津市滨海新区海洋高新技术开发区信安创业广场5号楼
{Subsidiary Author}: 飞腾信息技术有限公司
{Date}: 2024-12-27
{Notes}: CN119203872A
{Abstract}: 本申请提供一种集成电路中扫描链的确定方法、集成电路、设备及介质,涉及芯片设计技术领域。该方法包括：确定芯片中的从第一寄存器扇出的数据路径；根据芯片中各第二寄存器与数据路径的绕线一致性信息和/或第一寄存器与数据路径上各节点的逻辑一致性信息,从各第二寄存器中确定目标寄存器；根据第一寄存器扇出的数据路径,生成第一寄存器至目标寄存器的目标扫描链。本方法实现了基于各第二寄存器对数据路径绕线的复用情况及各第二寄存器对数据路径上节点的复用情况,进行扫描链重组,由于是对已有数据路径及数据路径上已有节点的复用,可减小对设计资源的消耗,从而在降低由扫描链引起的保持时序违反的同时,节省了芯片的面积消耗以及功率消耗。
{Subject}: 1.一种集成电路中扫描链的确定方法,其特征在于,包括：确定芯片中的从第一寄存器扇出的数据路径；根据所述芯片中各第二寄存器与所述数据路径的绕线一致性信息和/或所述第一寄存器与所述数据路径上各节点的逻辑一致性信息,从各第二寄存器中确定目标寄存器,所述绕线一致性信息用于表征所述数据路径上的绕线在所述第一寄存器至所述第二寄存器之间的路径上所产生的阻抗大小,所述逻辑一致性信息用于表征所述数据路径上的节点与所述第一寄存器的输出端是否逻辑一致；根据所述第一寄存器扇出的所述数据路径,生成所述第一寄存器至所述目标寄存器的目标扫描链。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路设计中单元端口方向属性的批量化修改方法
{Author}: 陈嫄;王澧;林婷婷;朱瑜
{Author Address}: 214000 江苏省无锡市滨湖区建筑西路777号A6幢1-4层
{Subsidiary Author}: 无锡中微亿芯有限公司
{Date}: 2024-12-27
{Notes}: CN119203865A
{Abstract}: 本发明涉及一种集成电路设计中单元端口方向属性的批量化修改方法。其包括：提供目标集成电路设计工程,并获取与所述目标集成电路设计工程对应的第一类单元目标列表；对上述获取的第一类单元目标列表,执行方向属性修改处理,其中,执行方向属性修改处理时,逐个读取所述第一类单元目标列表内的第一类单元信息,直至读完所述第一类单元目标列表内所有的第一类单元信息；对每个读取的第一类单元信息,至少执行方向属性调配处理,以经方向属性调配处理后将当前第一类单元信息内单元端口的方向属性由第一类方向修改为预设的第二类方向。本发明能有效实现对单元端口方向属性的批量修改,提高单元端口方向属性修改的效率以及可靠性。
{Subject}: 1.一种集成电路设计中单元端口方向属性的批量化修改方法,其特征是,所述批量化修改方法包括：提供目标集成电路设计工程,并获取与所述目标集成电路设计工程对应的第一类单元目标列表,其中,所述第一类单元目标列表包括若干依次排列的第一类单元信息,对任一个第一类单元信息,包括一个单元名称以及至少一个单元端口的端口名称,所述单元端口为所述第一类单元所包含的端口,且所述单元端口的方向属性为第一类方向；对上述获取的第一类单元目标列表,执行方向属性修改处理,其中,执行方向属性修改处理时,逐个读取所述第一类单元目标列表内的第一类单元信息,直至读完所述第一类单元目标列表内所有的第一类单元信息；对每个读取的第一类单元信息,至少执行方向属性调配处理,以经方向属性调配处理后将当前第一类单元信息内单元端口的方向属性由第一类方向修改为预设的第二类方向。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于扩展卡的外插卡管理方法、扩展卡以及服务器系统
{Author}: 刘海亮
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-12-27
{Notes}: CN119201817A
{Abstract}: 本申请实施例提供了一种基于扩展卡的外插卡管理方法、扩展卡以及服务器系统,其中,该方法包括：扩展卡的微控制单元上电之后,采集扩展卡的信息、扩展卡的扩展信息以及与扩展卡连接的各个外插卡的信息；将扩展卡的信息、扩展卡的扩展信息以及各个外插卡的信息处理为预设格式的数据包；在接收到服务器的基板管理控制器发送的信息获取请求的情况下,将数据包发送至基板管理控制器。通过本申请,解决了通过服务器的基板控制器来进行外插卡的管理,造成的效率低、成本高的问题,通过扩展卡的微控制单元集成有外插卡管理功能,进而达到了高效、低成本地进行外插卡的管理的效果。
{Subject}: 1.一种基于扩展卡的外插卡管理方法,其特征在于,所述扩展卡设置有微控制单元,所述微控制单元集成有外插卡管理功能,所述方法包括：所述扩展卡的所述微控制单元上电之后,采集所述扩展卡的信息、所述扩展卡的扩展信息以及与所述扩展卡连接的各个外插卡的信息；将所述扩展卡的信息、所述扩展卡的扩展信息以及所述各个外插卡的信息处理为预设格式的数据包；在接收到服务器的基板管理控制器发送的信息获取请求的情况下,将所述数据包发送至所述基板管理控制器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高纯铜溅射靶材及其制备方法
{Author}: 马凌志;赵智勇;陈忠平;向朝建;童维玉;马文;方禹;王兴;胡涛;潘菲;李小飞
{Author Address}: 435000 湖北省黄石市下陆区陆家铺
{Subsidiary Author}: 中铜华中铜业有限公司
{Date}: 2024-12-24
{Notes}: CN119177372A
{Abstract}: 本发明提出了一种高纯铜溅射靶材及其制备方法。该靶材包括以下组成成分：Fe 1～4ppm,P 1～2ppm,O 1～5ppm,余量为Cu和不可避免的杂质元素。该靶材由以下步骤制备,包括：S1、制备电解铜坯料；S2、采用木炭覆盖坯料,熔化,保温,制得铜液；S3、将铜液进行半连续铸造,得到半连续铸锭；S4、加热后,进行热轧工艺及后续处理,得到高纯铜溅射靶材。本发明通过将氧含量控制在5ppm以下,协同控制铸造温度、铸造速度和冷却水量,加热温度、轧制道次和关键道次的变形等,不仅确保了溅射靶材的纯度,还获得了内部疏松、缩孔少的铸坯,获得了组织细小、均匀且硬度适中的溅射靶材,从而满足集成电路、信息存储、液晶显示屏、激光存储器、电子控制器件等领域的需要。
{Subject}: 1.一种高纯铜溅射靶材,其特征在于,所述靶材,按质量含量计,包括以下组成成分：Fe1～4ppm,P 1～2ppm,O 1～5ppm,余量为Cu和不可避免的杂质元素；所述靶材的厚度为10～30mm,维氏硬度为90～100Hv,水浸式超声下检测靶材内部无平均直径为0.3mm以上的气孔缺陷存在。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种静电报警系统
{Author}: 吴任甲;王跃能
{Author Address}: 363000 福建省漳州市芗城区金峰开发区金达路10号万利达工业园
{Subsidiary Author}: 漳州众环科技股份有限公司
{Date}: 2024-12-24
{Notes}: CN119181216A
{Abstract}: 本发明提供了一种静电报警系统,包括报警监控模块和多个智能静电监控模块,报警监控模块与智能静电监控模块电连接；智能静电监控模块用于对第一目标设备、第二目标设备和地线进行静电防护状况监测,获得第一监测数据,以及,根据第一监测数据,执行第一报警方案,其中,第一目标设备为个人静电防护设备,第二目标设备为现场设备；报警监控模块用于对第一监测数据进行记录和分析,获得第二监控数据,以及,根据第二监控数据,执行第二报警方案。利用上述技术方案,可实现对如静电手环、静电脚环等个人静电防护设备进行监控以及对现场设备进行监控,同时,还能够进行现场报警、远程报警以及智能静电监控模块和报警监控模块之间的数据交互。
{Subject}: 1.一种静电报警系统,其特征在于,包括：报警监控模块和多个智能静电监控模块,所述报警监控模块与所述智能静电监控模块电连接,其中,多个所述智能静电监控模块分别设有独立的地址编号；所述智能静电监控模块用于对第一目标设备、第二目标设备和地线进行静电防护状况监测,获得第一监测数据,以及,根据所述第一监测数据,执行第一报警方案,其中,所述第一目标设备为个人静电防护设备,所述第二目标设备为现场设备；所述智能静电监控模块包括接口子模块、静电采集子模块、微控制子模块、第一报警子模块和通讯子模块；所述接口子模块用于使所述智能静电监控模块电连接于所述第一目标设备和所述第二目标设备；所述静电采集子模块用于采集来自所述第一目标设备、所述第二目标设备和所述地线的第一监测数据；所述微控制子模块用于根据所述第一监测数据,控制所述第一报警子模块执行所述第一报警方案；所述通讯子模块用于使所述智能静电监控模块和所述报警监控模块进行数据交互；所述报警监控模块用于对所述第一监测数据进行记录和分析,获得第二监控数据,以及,根据所述第二监控数据,执行第二报警方案。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 动态电压调节装置、方法及计算机设备
{Author}: 杨德超
{Author Address}: 215000 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-12-24
{Notes}: CN119179361A
{Abstract}: 本发明涉及计算机技术领域,公开了一种动态电压调节装置、方法及计算机设备,以解决服务器等电子产品的可靠性测试或者电压Margin测试操作不便的问题。该动态电压调节装置包括管理控制器、数模转换器、至少一个供电模块以及至少一个负载件。一个供电模块用于向至少一个负载件供电。管理控制器与数模转换器连接设置,管理控制器用于向数模转换器下发调压数字信号,数模转换器用于将调压数字信号转换为对应的调压模拟信号并下发至供电模块。供电模块用于接收调压模拟信号,并根据调压模拟信号调整输出电压。本发明提供的动态电压调节装置在线调节较大范围的负载电压。
{Subject}: 1.一种动态电压调节装置,其特征在于,包括管理控制器(10)、数模转换器(20)、至少一个供电模块(30)以及至少一个负载件(40)；一个所述供电模块(30)用于向至少一个所述负载件(40)供电；所述管理控制器(10)与所述数模转换器(20)连接设置,所述管理控制器(10)用于向所述数模转换器(20)下发调压数字信号,所述数模转换器(20)用于将所述调压数字信号转换为对应的调压模拟信号并下发至所述供电模块(30)；所述供电模块(30)用于接收所述调压模拟信号,并根据所述调压模拟信号调整输出电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其制造方法
{Author}: 余振华;邵栋梁;林逸然;黄钰昇;蔡宗甫;王朝仁;卢思维
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-12-24
{Notes}: CN119179144A
{Abstract}: 提出了光学器件和制造方法,其中利用多层级连接件来向光学器件发送光信号并且从光学器件接收光信号。在实施例中,多层级连接单元从光学器件的外部接收光信号,其中,光信号最初位于多个层中。然后,多层级连接单元将光信号布线至单个层的光学组件中。本申请的实施例还涉及半导体器件及其制造方法。
{Subject}: 1.一种制造半导体器件的方法,所述方法包括：接收多层级连接单元,所述多层级连接单元包括：第一层级,包括具有第一取向的第一反射镜；第二层级,包括具有与所述第一取向相同的第二取向的第二反射镜；以及第三层级,包括第三反射镜,所述第三反射镜具有与所述第一取向不同的第三取向；以及将所述多层级连接单元附接至第一光学封装件,所述第一光学封装件包括半导体管芯。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电缆和直推双模式电源切换电路及控制系统
{Author}: 黄毅;张晋荣;鞠成
{Author Address}: 266107 山东省青岛市城阳区仙山东路36号
{Subsidiary Author}: 中国电波传播研究所(中国电子科技集团公司第二十二研究所)
{Date}: 2024-12-24
{Notes}: CN119182275A
{Abstract}: 本发明公开了一种电缆和直推双模式电源切换电路及控制系统,该电路包括与整流桥和信号取样电路电连接的交流电源变压器、直流电源、电源电路和衰减隔离电路,信号采集处理电路通过信号选择射随电路与放大滤波电路电连接,放大滤波电路与上述的衰减隔离电路电连接。本发明所公开的电缆和直推双模式电源切换电路及控制系统,实现了电缆与存储“双模”测井模式自动调节,可以满足复杂环境测井的需求,且面对进口及国产类型多样化的测井系统可做到完全兼容,市场利用率极高。
{Subject}: 1.一种电缆和直推双模式电源切换电路,其特征在于：包括与整流桥和信号取样电路电连接的交流电源变压器、直流电源、电源电路和衰减隔离电路,信号采集处理电路通过信号选择射随电路与放大滤波电路电连接,放大滤波电路与上述的衰减隔离电路电连接；如果是由交流电源变压器输出交流电,则整流桥和信号取样电路将交流电转化成直流电并输送给电源电路,如果是由直流电源输出直流电,则整流桥和信号取样电路直接将直流电输送给电源电路,由电源电路为信号采集处理电路、信号选择射随电路和放大滤波电路供电；整流桥和信号取样电路将采集的模拟信号转换为数字信号,数字信号通过衰减隔离电路和放大滤波电路送入信号选择射随电路的各路通道,由信号采集处理电路控制信号选择射随电路的各路通道是否导通,并接收导通通道传输过来的数字信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具有瞬态抑制的高压集成电路
{Author}: 冯宇翔;谢荣才;李超;李斌;单联瑜;潘开林;华庆;李强;盛爽;谭均必;文健;牛冰;谢颖熙;郭家杰
{Author Address}: 163000 黑龙江省大庆市大庆高新区大庆市汽车零部件产业园内9号标准厂房
{Subsidiary Author}: 黑龙江汇芯半导体有限公司
{Date}: 2024-12-24
{Notes}: CN119182282A
{Abstract}: 本发明涉及高压集成电路技术领域,提供了一种具有瞬态抑制的高压集成电路,包括：依次电连接的HVIC驱动电路、脉冲电路、电平移位电路、瞬态抑制电路以及RS触发器；HVIC驱动电路的输入端连接供电电源,RS触发器输出驱动信号；瞬态抑制电路包括第一瞬态抑制电路和第二瞬态抑制电路,脉冲电路用于分别上升沿脉冲和下降沿脉冲输出第一脉冲信号和第二脉冲信号至电平移位电路上,通过电平移位电路分别将第一脉冲信号输出至第一瞬态抑制电路的输入端和第二瞬态抑制电路的输入端,第一瞬态抑制电路的输出端连接RS触发器的R端,第二瞬态抑制电路的输出端连接RS触发器的S端。本发明能提高HVIC芯片的可靠性及其市场竞争力。
{Subject}: 1.一种具有瞬态抑制的高压集成电路,其特征在于,包括：依次电连接的HVIC驱动电路、脉冲电路、电平移位电路、瞬态抑制电路以及RS触发器；所述HVIC驱动电路的输入端用于连接供电电源,所述RS触发器的输出端用于输出驱动信号；所述瞬态抑制电路包括第一瞬态抑制电路和第二瞬态抑制电路,所述脉冲电路用于分别通过上升沿脉冲和下降沿脉冲输出第一脉冲信号和第二脉冲信号至所述电平移位电路上,通过所述电平移位电路分别将所述第一脉冲信号输出至所述第一瞬态抑制电路的输入端和所述第二瞬态抑制电路的输入端,所述第一瞬态抑制电路的输出端连接所述RS触发器的R端,所述第二瞬态抑制电路的输出端连接所述RS触发器的S端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于MBB设备的数据采集方法、装置、存储介质及电子设备
{Author}: 潘伟;辛安文
{Author Address}: 201601 上海市松江区泗泾镇高技路205弄6号5层513室
{Subsidiary Author}: 上海移远通信技术股份有限公司
{Date}: 2024-12-24
{Notes}: CN119183161A
{Abstract}: 本公开是关于一种基于MBB设备的数据采集方法、基于MBB设备的数据采集装置、存储介质及电子设备。该基于MBB设备的数据采集方法包括基于MBB设备的电源管理集成电路PMIC输出的时钟频率,生成所述MBB设备的本地比特率及基于MBB设备的时钟分频得到的第一时间间隔T1；基于MBB设备的本地比特率时序生成PCIe TLP MSI报文,并以第一时间间隔T1为周期发送PCIe TLP MSI报文至主机,以供主机基于PCIe TLP MSI报文中携带的第一时间间隔T1及接收PCIe TLP MSI报文的第二时间间隔T2实时校准主机与MBB设备的时钟频率,使得MBB设备的本地比特率与主机的远端比特率实时匹配；基于MBB设备的本地比特率与主机的远端比特率实时匹配,通过MBB设备进行外设的数据采集与传输,以提高数据传输效率。
{Subject}: 1.一种基于MBB设备的数据采集方法,其特征在于,主机与MBB设备间通过PCIE接口连接,所述MBB设备与外设连接,所述方法包括：基于MBB设备的电源管理集成电路PMIC输出的时钟频率,生成所述MBB设备的本地比特率及基于所述MBB设备的时钟分频得到的第一时间间隔T1；基于所述MBB设备的本地比特率时序生成PCIe TLP MSI报文,并以所述第一时间间隔T1为周期发送所述PCIe TLP MSI报文至主机,以供所述主机基于所述PCIe TLP MSI报文中携带的所述第一时间间隔T1及接收所述PCIe TLP MSI报文的第二时间间隔T2实时校准所述主机与所述MBB设备的时钟频率,使得所述MBB设备的本地比特率与所述主机的远端比特率实时匹配；其中,所述主机的远端比特率由所述主机接收所述PCIe TLP MSI报文的所述第二时间间隔T2确定；基于所述MBB设备的本地比特率与所述主机的远端比特率实时匹配,通过所述MBB设备进行外设的数据采集与传输。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于薄膜铌酸锂光子集成电路垂直耦合平台的光信号发射器
{Author}: 英笑言;殷雷俊;洪候忠;石恺丰;杨庶;葛健鹏
{Author Address}: 310000 浙江省杭州市西湖区留下街道杨家牌楼百家园路79号2号楼A312室
{Subsidiary Author}: 易栅光电(杭州)有限公司
{Date}: 2024-12-24
{Notes}: CN118655658B
{Abstract}: 本发明公开了一种基于薄膜铌酸锂光子集成电路垂直耦合平台的光信号发射器,该发射器包括第一基板、第二基板、连续波激光器、聚焦透镜、准直透镜、微型三棱镜、重定向装置、调制器光波导和电极。连续波激光器、聚焦透镜和准直透镜固定在第一基板上,重定向装置、调制器光波导和电极固定在第二基板上。连续波激光器发出的光信号通过聚焦透镜聚焦后通过准直透镜调准方向,从直角面进入微型三棱镜后再由斜面反射从另一个直角面射出,并经过重定向装置重定向后进入调制器光波导,薄膜铌酸锂波导根据电极的电信号对光信号进行调制并向外传输。该设计通过旋转准直透镜实现入射角度的调整,提高了耦合效率,实现了高效的光信号传输和系统性能优化。
{Subject}: 1.一种基于薄膜铌酸锂光子集成电路垂直耦合平台的光信号发射器,其特征在于,包括：第一基板、第二基板、连续波激光器、聚焦透镜、准直透镜、微型三棱镜、重定向装置、调制器光波导和电极,所述连续波激光器、聚焦透镜和准直透镜固定在第一基板上,连续波激光器的激光出射方向依次正对聚焦透镜和准直透镜,微型三棱镜为直角三棱镜,微型三棱镜固定在准直透镜上且微型三棱镜的一个直角面作为入光面与准直透镜的光信号出射方向垂直,准直透镜的另一个直角面作为出光面面向重定向装置的入射面,调制器光波导的输入端面向重定向装置的出射面,调制器光波导包括薄膜铌酸锂波导,电极与薄膜铌酸锂波导平行排布,重定向装置、调制器光波导和电极均固定在第二基板上；所述第一基板上开有凹槽,准直透镜可旋转地安装在凹槽内,准直透镜通过旋转带动微型三棱镜转动调节光信号在垂直方向的出射角度,以实现与下方调制器的耦合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 服务器拓展模组、服务器、配置方法、设备及介质
{Author}: 吕宗凯
{Author Address}: 215128 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-12-20
{Notes}: CN118708519B
{Abstract}: 本发明提供一种服务器拓展模组、服务器、配置方法、设备及介质,涉及服务器技术领域,包括拓展转接板和拓展板卡组,其中：拓展转接板中各个接口类型的上行连接器与服务器主板连接,拓展转接板的下行连接器与拓展板卡组连接,拓展转接板用于根据上行连接器的接口类型与连接拓展板卡组的硬件设备的硬件类型之间的预设连接关系,确定目标上行连接器,并基于目标上行连接器,将服务器主板生成的通信信号发送至拓展板卡组；拓展板卡组是由多个不同功能类型的板卡组成,各个板卡用于连接不同硬件类型的硬件设备,并将接收到的通信信号发送至对应连接的硬件设备。本发明使得板卡配置更加灵活多样。
{Subject}: 1.一种服务器拓展模组,其特征在于,包括拓展转接板和拓展板卡组,其中：所述拓展转接板中各个接口类型的上行连接器与服务器主板连接,所述拓展转接板的下行连接器与所述拓展板卡组连接,所述拓展转接板用于根据所述上行连接器的所述接口类型与连接所述拓展板卡组的硬件设备的硬件类型之间的预设连接关系,确定目标上行连接器,并基于所述目标上行连接器,将服务器主板生成的通信信号发送至所述拓展板卡组；所述拓展板卡组是由多个不同功能类型的板卡组成,各个所述板卡用于连接不同所述硬件类型的所述硬件设备,并将接收到的所述通信信号发送至对应连接的所述硬件设备；所述板卡至少包括串行硬盘接口板、非易失性内存主机控制器接口规范板和插槽扩展板,其中,所述板卡是通过所述拓展板卡组中的高速串行计算机扩展总线标准连接器与所述下行连接器连接；所述上行连接器包括高速数据传输上行连接器、高速串行计算机扩展总线标准上行连接器和集成电路总线上行连接器,其中：所述高速数据传输上行连接器与所述服务器主板中的高速数据传输连接器连接,用于将从所述服务器主板的磁盘阵列卡中获取到的串行通用输入输出信号发送至所述拓展转接板中的可编程逻辑器件,并将从所述服务器主板的磁盘阵列卡中获取到的串行硬盘信号发送至所述下行连接器；所述高速串行计算机扩展总线标准上行连接器与所述服务器主板中的高速串行计算机扩展总线标准连接器连接,用于将从所述服务器主板的可编程逻辑器件和中央处理器中获取到的高速串行计算机扩展总线标准信号发送至所述下行连接器,并将信号调制过程中产生的边带信号发送至所述拓展转接板中的可编程逻辑器件；所述集成电路总线上行连接器,通过所述服务器主板中的集成电路总线连接器,与所述服务器主板上的基板管理控制器互联,以供所述基板管理控制器通过所述拓展转接板,获取已连接的所述硬件设备对应的设备信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种显示装置及显示器
{Author}: 焦皓晨;黄小霞;吴易谦;孙浩;杨恩建;曾乙伦;曾国栋;黄允晖;陈伟;姚孟亮;杨虎飞;王永乐
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司;重庆京东方显示技术有限公司
{Date}: 2024-12-20
{Notes}: CN119169929A
{Abstract}: 本申请实施例提供了一种显示装置及显示器,显示装置包括：保护模块、集成电路模块及显示面板；集成电路模块设置在显示面板上；保护模块设置在集成电路模块上,且保护模块覆盖集成电路模块；保护模块包括至少一个镂空结构；镂空结构在显示面板的正投影与集成电路模块在显示面板的正投影存在交叠部分。通过在保护模块上设置镂空结构,可以减少保护模块与集成电路模块的粘贴面积,减弱显示装置的异响现象。
{Subject}: 1.一种显示装置,其特征在于,所述显示装置包括：保护模块、集成电路模块及显示面板；所述集成电路模块设置在所述显示面板上；所述保护模块设置在所述集成电路模块上,且所述保护模块覆盖所述集成电路模块；所述保护模块包括至少一个镂空结构；所述镂空结构在所述显示面板的正投影与所述集成电路模块在所述显示面板的正投影存在交叠部分。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 硬件描述语言代码生成方法、闪存控制器和集成电路
{Author}: 应振华;吴忠洁
{Author Address}: 201203 上海市浦东新区中国(上海)自由贸易试验区盛夏路565弄54号301室
{Subsidiary Author}: 上海灵动微电子股份有限公司
{Date}: 2024-12-20
{Notes}: CN118860358B
{Abstract}: 本发明公开了一种硬件描述语言代码生成方法、闪存控制器和集成电路。硬件描述语言代码生成方法包括：基于闪存器的设计参数对闪存控制器所设计的多个功能模块,各个功能模块的第一逻辑关系数据及第一功能参数数据,编辑生成闪存控制器的第一硬件描述语言代码文件；当识别到功能模块的功能发生改变时,从功能参数配置文件中获取满足功能改变所需的第二逻辑关系数据、第二功能参数数据；根据第二逻辑关系数据、第二功能参数数据,修改第一硬件描述语言代码文件,以重新生成第二硬件描述语言代码文件。本发明基于功能参数配置文件,实现自动设计闪存控制器硬件描述语言代码,提高了闪存控制器的可重用性,避免手动编码出错、开发时间长的问题。
{Subject}: 1.一种硬件描述语言代码生成方法,应用于闪存控制器,其特征在于,包括以下步骤：基于闪存器的设计参数对闪存控制器所设计的多个功能模块,各个功能模块的第一逻辑关系数据及第一功能参数数据,编辑生成所述闪存控制器的第一硬件描述语言代码文件；所述功能模块包括必要功能模块、非必要功能模块；所述第一逻辑关系数据定义了模块之间的交互方式,包括信号的流向、控制逻辑；所述第一功能参数数据包括模块操作的时序参数、阈值、配置选项；当识别到所述功能模块的功能发生改变时,从功能参数配置文件中获取满足功能改变所需的第二逻辑关系数据、第二功能参数数据；所述功能参数配置文件是根据芯片对所述功能模块的功能需求进行设置或修改,所述功能参数配置文件包括不同功能模块在不同操作环境下所需的功能参数、逻辑关系；根据所述第二逻辑关系数据、第二功能参数数据,修改所述第一硬件描述语言代码文件,以重新生成第二硬件描述语言代码文件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种开关管调节电路
{Author}: 请求不公布姓名
{Author Address}: 215000 江苏省苏州市高新区科技城济慈路150号1幢
{Subsidiary Author}: 苏州贝克微电子股份有限公司
{Date}: 2024-12-20
{Notes}: CN118868577B
{Abstract}: 本发明涉及开关电源电路技术领域,具体涉及一种开关管调节电路,在开关电源电路调节结构中,第一运算放大器的输出端接入第一子功率开关管的控制端,第二子功率开关管的控制端通过至少一个控制开关管接入第一子功率开关管的控制端；电压源端分别通过第一子功率开关管以及第二子功率开关管接入电压输出端；在电容容值检测电路中,电压源端依次通过电流源以及第一开关管接入第一节点,并通过第二开关管以及负载电容接地；第一开关管的控制端以及第二开关管的控制端分别接入关联电压。本发明实现自动调节功率开关管的宽长比,从而增大集成电路控制芯片的应用范围。
{Subject}: 1.一种开关管调节电路,其特征在于,所述开关管调节电路包括开关电源电路调节结构以及电容容值检测电路；所述开关电源电路调节结构包括至少两个子功率开关管,所述至少两个子功率开关管包括第一子功率开关管以及第二子功率开关管；在所述开关电源电路调节结构中,第一运算放大器的输出端接入所述第一子功率开关管的控制端,所述第二子功率开关管的控制端通过至少一个控制开关管接入所述第一子功率开关管的控制端；电压源端通过所述第一子功率开关管接入电压输出端,所述电压源端还通过所述第二子功率开关管接入电压输出端；所述电压输出端通过负载电容接地；所述电压输出端通过第一反馈电阻连接至所述第一运算放大器的同相输入端；所述第一运算放大器的同相输入端还通过第二反馈电阻接地,所述第一运算放大器的反相输入端接入基准电压；在所述电容容值检测电路中,所述电压源端依次通过电流源以及第一开关管接入第一节点,所述第一节点依次通过第二开关管以及所述负载电容接地；所述第一节点依次通过第四运算放大器、第二运算放大器以及第三运算放大器接入第二节点；所述第二节点上的电压与所述负载电容的容值成反比；所述第一开关管的控制端以及所述第二开关管的控制端分别接入关联电压；所述关联电压在所述开关管调节电路启动时切换为高电平,并在指定时长后切换为低电平；当所述关联电压为高电平时所述第一开关管与所述第二开关管导通；当所述关联电压为低电平时所述第一开关管与所述第二开关管关断；所述开关管调节电路中还包括至少一个D触发器；所述至少一个D 触发器用于根据第二节点上的电压得到相应的D 触发器的输出电压；所述D触发器的输出电压用于控制至少一个控制开关管的导通和关断。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 扇入/扇出路径的获取方法、装置、电子设备、存储介质及计算机程序产品
{Author}: 胡晟
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2024-12-20
{Notes}: CN118886396B
{Abstract}: 本申请提供一种扇入/扇出路径的获取方法、装置、电子设备、存储介质及计算机程序产品,涉及集成电路技术领域。扇入/扇出路径的获取方法包括：进行第一次遍历,并记录所遍历到的各个对象是否与指定属性相关联的属性判断结果；进行第二次遍历,并基于记录的属性判断结果确定所遍历到的各个对象是否处于目标路径上；对处于目标路径上的对象进行记录,以得到目标路径；其中,第一次遍历和第二次遍历的遍历顺序相同,该遍历顺序为：根据目标集成电路中的对象间连接关系,遍历从目标对象出发沿目标方向能够到达的所有对象；目标路径为：针对目标对象的包含具有指定属性的对象的扇入/扇出路径。根据本申请,能够降低冗余信息对用户的影响。
{Subject}: 1.一种扇入/扇出路径的获取方法,其特征在于,包括：进行第一次遍历,并记录所遍历到的各个对象是否与指定属性相关联的属性判断结果；进行第二次遍历,并基于记录的属性判断结果确定所遍历到的各个对象是否处于目标路径上；对处于所述目标路径上的对象进行记录,以得到所述目标路径；其中,所述第一次遍历和所述第二次遍历的遍历顺序相同,所述遍历顺序为：根据目标集成电路中的对象间连接关系,遍历从目标对象出发沿目标方向能够到达的所有对象；其中,所述目标路径为：针对所述目标对象的包含具有所述指定属性的对象的扇入/扇出路径；其中,所述记录所遍历到的各个对象是否与指定属性相关联的属性判断结果的步骤包括：在所述第一次遍历的过程中,每遍历到一个对象,根据该对象的属性是否与所述指定属性相匹配和/或该对象的相邻对象的属性判断结果,确定该对象的属性判断结果；记录该对象的属性判断结果；其中,该对象的相邻对象为：所述目标集成电路中在当前的遍历方向上该对象的上一个对象。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路的多芯片定位封装装置及其封装方法
{Author}: 陈妍婧
{Author Address}: 226400 江苏省南通市如东县掘港街道金山路1号(泛半导体产业园3号楼1层)
{Subsidiary Author}: 鑫祥微电子(南通)有限公司
{Date}: 2024-12-20
{Notes}: CN118919460B
{Abstract}: 本发明涉及芯片封装技术领域,特别涉及一种集成电路的多芯片定位封装装置及其封装方法。包括加工平台,所述加工平台的顶部设有转移机构；所述转移机构的输出端上传动连接有多芯片堆叠机构；所述加工平台的顶部中心处设有基板固定机构。本发明通过控制多芯片堆叠机构一次性吸附若干组芯片,然后控制多芯片堆叠机构与芯片粘结机构交替工作完成多组芯片的堆叠,然后控制金丝键合机构将所有芯片与基板进行线路连接以完成芯片的堆叠封装工作,避免了需要多次重复性的对芯片进行真空吸附并进行放置堆叠,提高了封装工作的效率,且多芯片堆叠机构能够保证芯片每次放置在同一位置,提高了封装工作的精度。
{Subject}: 1.一种集成电路的多芯片定位封装装置,包括加工平台(1),其特征在于：所述加工平台(1)的顶部设有转移机构；所述转移机构的输出端上传动连接有多芯片堆叠机构(6)；所述加工平台(1)的顶部中心处设有基板固定机构(7)；所述加工平台(1)的顶部一侧边缘处设有胶料回收盒(10)；所述转移机构的一侧壁上设有芯片粘结机构(8)；所述转移机构远离芯片粘结机构(8)的一侧壁上设有金丝键合机构(9)；所述多芯片堆叠机构(6)包括第一电动转盘(601)；所述第一电动转盘(601)的底部传动连接有安装框架(602)；所述安装框架(602)的底部设有扫描摄像头；所述安装框架(602)内设有真空吸附组件(603)；所述真空吸附组件(603)包括若干组首尾依次铰接的密封板(6031)；相邻两组所述密封板(6031)之间的铰轴上均设有密封结构；每组所述密封板(6031)的两侧壁均活动贴合在安装框架(602)相应的两侧内壁上；每组所述密封板(6031)的内壁上均开设有若干组连接传动槽(6032)；每组所述密封板(6031)的内壁中心处均设有一组真空吸孔(6033)；每组所述密封板(6031)的外壁中心处均设有一组电磁气阀(6034)；每组所述电磁气阀(6034)均与相应的一组真空吸孔(6033)连通；每组所述电磁气阀(6034)远离密封板(6031)的一端均连通有一组真空吸盘(6035)；若干组所述密封板(6031)内设有两组转动轴(6036)；每组所述转动轴(6036)的两端均分别转动连接在安装框架(602)相应的一侧内壁上；每组所述转动轴(6036)的外壁上均呈环形阵列分布设有若干组连接传动杆(6037)；每组所述连接传动杆(6037)远离相应一组转动轴(6036)的一端均活动贯穿于相应的一组连接传动槽(6032)内；所述芯片粘结机构(8)包括第二电动滑台(801)；所述第二电动滑台(801)的输出端上传动连接有第二电动转盘(803)；所述第二电动转盘(803)的底部传动连接有第二电动推杆(804)；所述第二电动推杆(804)的输出端上传动连接有第三电动滑台(805)；所述第三电动滑台(805)的输出端上传动连接有涂胶组件(806)；所述涂胶组件(806)包括安装块(8061)；所述安装块(8061)的底部开设有调节槽(8066)；所述调节槽(8066)内设有两组固定板(8067)；每组所述固定板(8067)的底部均活动贯穿有一组伸缩刮板(8062)；两组所述固定板(8067)的底部设有弹性金属刮片(8065)；所述弹性金属刮片(8065)位于两组伸缩刮板(8062)之间,每组所述伸缩刮板(8062)远离弹性金属刮片(8065)的一侧壁上边缘处均开设有一组刮料槽(8063)；控制真空吸附组件(603)一次性吸附多组芯片,然后控制多芯片堆叠机构(6)与芯片粘结机构(8)交替工作完成多组芯片的堆叠。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路失效率敏感度分析方法、系统、设备及介质
{Author}: 潘仲豪
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 上海超捷芯软科技有限公司
{Date}: 2024-12-20
{Notes}: CN118780218B
{Abstract}: 本发明提供一种集成电路失效率敏感度分析方法、系统、设备及介质,包括：获取原电路,其具有若干设计参数；使原电路的其中一个设计参数变化一微小变化量得到一新电路；设定一组压扩因子,并针对每个压扩因子,分别基于缩放方差采样方法估计原电路的压扩失效率和压扩失效率的方差、以及新电路的压扩失效率和压扩失效率的方差；基于原电路、新电路的压扩失效率和压扩失效率的方差的全部估计结果,确定原电路失效率关于其中一个设计参数的敏感度系数的最优解；基于敏感度系数的最优解,确定原电路失效率关于其中一个设计参数的敏感度。本发明能够在有限的计算成本内,准确估计集成电路的极低失效率相对于电路设计参数的敏感度。
{Subject}: 1.一种集成电路失效率敏感度分析方法,其特征在于,包括：获取原电路C,所述原电路C具有若干设计参数；使所述原电路C的其中一个设计参数w-d变化一微小变化量,以得到一新电路C-d～(new)；设定一组压扩因子{s-q; q = 1, 2, …, Q},并针对每个所述压扩因子s-q,分别基于缩放方差采样方法估计所述原电路C的压扩失效率和压扩失效率的方差、以及所述新电路的压扩失效率和压扩失效率的方差；基于所述原电路C的压扩失效率和压扩失效率的方差、以及所述新电路C-d～(new)的压扩失效率和压扩失效率的方差 的Q个估计结果,确定所述原电路C的失效率关于所述其中一个设计参数w-d的敏感度系数的最优解；基于所述敏感度系数的最优解,确定所述原电路C的失效率关于其中一个设计参数w-d的敏感度；所述基于缩放方差采样方法估计所述原电路C的压扩失效率和压扩失效率的方差,包括：根据对应的压扩因子s-q,基于缩放方差采样方法对所述原电路C的工艺偏差参数进行采样,以得到N-q个原电路采样点{x～((n)); n = 1, 2, …, N-q}；基于各所述原电路采样点,采用蒙特卡洛方法对所述原电路C进行仿真,以确定各所述原电路采样点是否失效；根据各所述原电路采样点是否失效的结果I(x～((n))),估计所述原电路的压扩失效率；基于所述原电路的压扩失效率,估计所述原电路的压扩失效率的方差；所述基于缩放方差采样方法估计所述新电路的压扩失效率和压扩失效率的方差 ,包括：根据对应的压扩因子s-q,基于缩放方差采样方法对所述新电路C-d～(new)的工艺偏差参数进行采样,以得到N-(d,q)～(new)个新电路采样点{x～((m)); m = 1, 2, ..., N-q～(new)}；基于各所述新电路采样点,采用蒙特卡洛方法对所述新电路C～(new)进行仿真,以确定各所述新电路采样点是否失效；根据各所述新电路采样点是否失效的结果I-d～(new)(x～((m))),估计所述新电路的压扩失效率；基于所述新电路的压扩失效率,估计所述新电路的压扩失效率的方差 。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种联合收获机籽粒总损失率实时监测系统及监测方法
{Author}: 李洋;张志洋;戴国洪
{Author Address}: 213001 江苏省常州市中吴大道1801号
{Subsidiary Author}: 江苏理工学院
{Date}: 2024-12-20
{Notes}: CN119156960A
{Abstract}: 本发明公开了一种联合收获机籽粒总损失率实时监测系统及监测方法,籽粒割台损失监测单元设于联合收获机中分禾器内,用于监测割台损失量,籽粒清选损失监测单元设于联合收获机中振动筛一侧,用于监测清选损失量,籽粒夹带损失监测单元设于联合收获机中脱粒凹板筛一侧,用于监测夹带损失量,籽粒流量监测单元设于联合收获机中竖直输粮搅龙的出口处,用于监测籽粒流量,信号处理集成电路以及车载工控机均安装在联合收获机中驾驶室内部；信号处理集成电路用于计算籽粒总损失率,并在车载工控机上实时显示与存储。本发明通过融合清选损失、夹带损失、割台损失及籽粒流量监测数据直接计算出籽粒总损失率,结果更精确和贴近实际,而且不受联合收获机前进速度、割幅等工况波动的影响。
{Subject}: 1.一种联合收获机籽粒总损失率实时监测系统,其特征在于：包括籽粒割台损失监测单元(2),所述籽粒割台损失监测单元(2)设于联合收获机中分禾器(1)内,用于监测割台损失量；籽粒清选损失监测单元(4),所述籽粒清选损失监测单元(4)设于联合收获机中振动筛(3)一侧,用于监测清选损失量；籽粒夹带损失监测单元(5),所述籽粒夹带损失监测单元(5)设于联合收获机中脱粒凹板筛(6)一侧,用于监测夹带损失量；籽粒流量监测单元(8),所述籽粒流量监测单元(8)设于联合收获机中竖直输粮搅龙(7)的出口处,用于监测籽粒流量；信号处理集成电路(9)以及车载工控机(11),所述信号处理集成电路(9)以及车载工控机(11)均安装在联合收获机中驾驶室(10)内部；信号处理集成电路(9)用于计算籽粒总损失率,并在车载工控机(11)上实时显示与存储。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于粘贴吸波材料的工装
{Author}: 汪彩栋;张鑫玥;周泽明;李帅召;郝博文
{Author Address}: 100854 北京市海淀区永定路50号
{Subsidiary Author}: 北京无线电测量研究所
{Date}: 2024-12-20
{Notes}: CN119163676A
{Abstract}: 本申请实施例公开一种用于粘贴吸波材料的工装,包括底板,底板包括相对设置的第一侧边部和第二侧边部,第一侧边部和第二侧边部沿Y方向延伸,以及沿X方向延伸的第三侧边部；底板的顶面沿X方向延伸形成有固定滑道；设置在底板的第一侧边部的第一板体；设置在底板的第二侧边部的第二板体；第一板体可沿固定滑道的延伸方向往复移动,以靠近或远离第二板体；设置在底板的第三侧边部的第三板体,第三板体可靠近或远离第一板体和第二板体；第一板体、第二板体、第三板体和底板之间共同围合形成容纳腔,该容纳腔的顶部以及远离第三板体的一侧部为敞口；粘贴板通过容纳腔为敞口的一侧部插入容纳腔中,吸波材料通过容纳腔的顶部敞口粘贴在粘贴板上。
{Subject}: 1.一种用于粘贴吸波材料的工装,其特征在于,包括：底板,所述底板包括相对设置的第一侧边部和第二侧边部,第一侧边部和第二侧边部沿Y方向延伸,以及沿X方向延伸的第三侧边部；所述底板的顶面沿X方向延伸形成有固定滑道；设置在所述底板的第一侧边部的第一板体；设置在所述底板的第二侧边部的第二板体；所述第一板体可沿固定滑道的延伸方向往复移动,以靠近或远离所述第二板体；设置在所述底板的第三侧边部的第三板体,所述第三板体可靠近或远离所述第一板体和第二板体；所述第一板体、第二板体、第三板体和底板之间共同围合形成容纳腔,该容纳腔的顶部以及远离第三板体的一侧部为敞口；粘贴板通过容纳腔为敞口的一侧部插入所述容纳腔中,吸波材料通过容纳腔的顶部敞口粘贴在所述粘贴板上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种继电器和电子设备
{Author}: 胡长生
{Author Address}: 518000 广东省深圳市龙华区观澜街道库坑社区泗黎路408-1号观湖园C34栋202
{Subsidiary Author}: 深圳市深南微电子有限公司
{Date}: 2024-12-20
{Notes}: CN119171889A
{Abstract}: 本申请公开了一种继电器及电子设备,该继电器包括输入端和输出端；其中,输入端包括至少一个控制信号接收单元,用于接收控制信号；控制信号接收单元至少包括四个P型衬底高压CMOS管；输出端包括至少一个模拟开关单元,用于响应控制信号接收单元的控制信号,控制目标开关的接通或断开。本申请提供的继电器及电子设备,能够解决现有电子继电器在高压应用中存在输入阈值稳定性和衬偏效应方面的问题,保持高稳定性和高可靠性,满足现代电子系统中对高性能继电器的需求。
{Subject}: 1.一种继电器,其特征在于,包括输入端和输出端；所述输入端包括至少一个控制信号接收单元,用于接收控制信号；所述控制信号接收单元至少包括四个P型衬底高压CMOS管；所述输出端包括至少一个模拟开关单元,用于响应所述控制信号接收单元的控制信号,控制目标开关的接通或断开。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种量子处理器
{Author}: 俞杰勋;王谦;郑瑶;蔡坚
{Author Address}: 100084 北京市海淀区清华园
{Subsidiary Author}: 清华大学
{Date}: 2024-12-20
{Notes}: CN119168080A
{Abstract}: 本发明提供一种量子处理器,所述量子处理器包括：信号源芯粒和混合芯粒,其中：所述信号源芯粒用于产生光信号,所述混合芯粒用于进行数据处理和存储；所述信号源芯粒与所述混合芯粒通过光通信链路连接。本发明实施例提供的量子处理器,所述信号源芯粒与所述混合芯粒通过光通信链路连接,提高了芯粒间数据传输的速率和带宽,进而提高了量子处理器的性能。
{Subject}: 1.一种量子处理器,其特征在于,包括信号源芯粒和混合芯粒,其中：所述信号源芯粒用于产生光信号,所述混合芯粒用于进行数据处理和存储；所述信号源芯粒与所述混合芯粒通过光通信链路连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 服务器的自检方法、装置、电子设备及存储介质
{Author}: 游海;刘彦辅;杨益;宋怀明;秦晨;晏显栋
{Author Address}: 215399 江苏省苏州市昆山市玉山镇南淞路88号
{Subsidiary Author}: 中科可控信息产业有限公司
{Date}: 2024-12-20
{Notes}: CN119166419A
{Abstract}: 本申请提供一种服务器的自检方法、装置、电子设备及存储介质。服务器包括复杂的可编程逻辑器件CPLD以及多个硬件组件,方法包括：通过CPLD和信号线接收目标信号；通过CPLD的逻辑电路对目标信号进行识别处理,得到目标信号对应的目标信息,通过目标信号对应的信号线确定目标信号对应的目标硬件组件；根据目标信息以及目标硬件组件确定对应的目标验证策略,并根据目标信号以及目标验证策略进行验证处理得到验证结果；若验证结果为工作异常,则对目标硬件组件进行调试处理,并向CPLD连接的告警设备发送告警信息。以上方案,通过CPLD接收硬件组件工作时产生的目标信号,根据目标信号对硬件组件进行自检,代替人工进行自检,从而提升服务器的维修效率。
{Subject}: 1.一种服务器的自检方法,其特征在于,所述服务器包括复杂的可编程逻辑器件CPLD以及多个硬件组件,所述CPLD与所述多个硬件组件分别通过信号线连接,所述方法包括：通过所述CPLD和所述信号线接收目标信号；通过所述CPLD的逻辑电路对所述目标信号进行识别处理,得到所述目标信号对应的目标信息,通过所述目标信号对应的信号线确定所述目标信号对应的目标硬件组件；根据所述目标信息以及所述目标硬件组件确定对应的目标验证策略,并根据所述目标信号以及所述目标验证策略进行验证处理得到验证结果,所述验证结果包括工作正常或者工作异常；若所述验证结果为工作异常,则对所述目标硬件组件进行调试处理,并向所述CPLD连接的告警设备发送所述告警信息。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路版图的设计优化方法及系统
{Author}: 颜俊奇;颜俊杰;颜俊玲;颜俊燕;杨少娜;陈志杰
{Author Address}: 518000 广东省深圳市龙华区民治街道北站社区鸿荣源北站中心B塔807-810
{Subsidiary Author}: 深圳市万联芯科技有限公司
{Date}: 2024-12-20
{Notes}: CN119167868A
{Abstract}: 本发明公开了一种集成电路版图的设计优化方法及系统,涉及集成电路的技术领域,该系统通过集中区域分析模块可以精确识别出电流密度异常区域,并根据这些区域内的信号互连态势数据,计算出电迁移容限系数Drxs,通过版图设计分析模块,结合材料状态和属性数据,构建出信号干扰系数Xgxs,并通过训练后的风险预测模型得出权衡评估指数Qgzs,这一系列步骤确保了对电迁移容限和信号完整性之间的平衡状态进行精确评估。最后,优化管理模块通过将Qgzs与预设的评估阈值Q进行比对,能够准确判断当前设计是否达到了平衡状态。若不平衡,系统将自动发出优化命令,针对电迁移容限与信号完整性进行优化调整。
{Subject}: 1.一种集成电路版图的设计优化系统,其特征在于：包括模拟模块、数据采集模块、数据处理模块、集中区域分析模块、版图设计分析模块及优化管理模块；所述模拟模块用于利用仿真软件建立集成电路的物理模型；所述数据采集模块用于根据物理模型,对集成电路版图进行仿真测试,以监测获取相关信号互连态势数据信息,同时根据物理模型采集获取集成电路版图的相关材料状态数据信息及相关材料属性数据信息；所述数据处理模块用于对数据采集模块中获取的相关信号互连态势数据信息、相关材料状态数据信息及相关材料属性数据信息均进行预处理,构建版图数据集合,并结合无量纲处理技术,对版图数据集合内相关数据信息进行单位统一；所述集中区域分析模块用于提取出相关信号互连态势数据信息内的电流密度Dmd,基于电流密度Dmd数值,识别出集成电路版图内电流密度异常区域,通过电流密度异常区域内的相关信号互连态势数据信息,构建电迁移容限系数Drxs；所述版图设计分析模块用于根据相关材料状态数据信息及相关材料属性数据信息,构建信号干扰系数Xgxs,并结合经训练后的版图设计风险预测模型,获取权衡评估指数Qgzs；所述优化管理模块用于预先设置评估阈值Q,并通过将评估阈值Q与所述权衡评估指数Qgzs进行比对分析,以衡量当前物理模型内电迁移容限与信号完整性之间的平衡程度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 原位检测电解液中溶解氧和pH的传感器及其应用方法
{Author}: 苏跃增;罗毕矗;刘瑞丽;吴东清;刘萍;姜标
{Author Address}: 201100 上海市闵行区东川路800号
{Subsidiary Author}: 上海交通大学
{Date}: 2024-12-20
{Notes}: CN119165031A
{Abstract}: 本发明涉及传感器领域,公开了原位检测电解液中溶解氧和pH的传感器及其应用方法。本发明传感器包括：衬底；设于衬底上的含有晶体管的集成电路芯片、电压/电流读取接口和平面电极；外设于衬底的参比电极、pH敏感栅极和溶解氧敏感栅极。其中：电压/电流读取接口分别与集成电路芯片、平面电极连接；参比电极、pH敏感栅极和溶解氧敏感栅极分别通过外延的极耳、导线与平面电极连接；参比电极、pH敏感栅极和溶解氧敏感栅极呈纤维状,夹设于电池的双层隔膜之间。本发明传感器可在不影响电池正常运转的情况下实时、准确地检测电解液的pH值和溶解氧浓度。
{Subject}: 1.一种原位检测电解液中溶解氧和pH的传感器,其特征在于包括：衬底；设于衬底上的含有晶体管的集成电路芯片、电压/电流读取接口和平面电极；外设于衬底的参比电极、pH敏感栅极和溶解氧敏感栅极；其中：所述电压/电流读取接口分别与集成电路芯片、平面电极连接；所述参比电极、pH敏感栅极和溶解氧敏感栅极分别通过外延的极耳、导线与平面电极连接；所述参比电极、pH敏感栅极和溶解氧敏感栅极呈纤维状,夹设于待检测电池的双层隔膜之间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新型封装工艺
{Author}: 刘瑛;罗鸿耀;吴京都
{Author Address}: 523000 广东省东莞市长安镇上沙社区第五工业区新春路6号
{Subsidiary Author}: 东莞市三创智能卡技术有限公司
{Date}: 2024-12-20
{Notes}: CN119172948A
{Abstract}: 本发明公开了一种新型封装工艺,涉及智能卡生产技术领域,用于制作智能卡模块,所述智能卡模块包括PCB载板和设于PCB载板上方的晶片,所述新型封装工艺包括如下步骤：准备好PCB载板、晶片与锡粉合金材料,通过回流炉或热压设备对晶片与固定好固晶的PCB载板进行多次热压处理,使得PCB载板与晶片连接为一体,完成热压后,对智能卡模块进行质量检测后将其入库储存处理。本发明采用锡粉合金的封装方式,通过锡粉使PCB金属载板与晶片焊点结合,通过环氧树脂对晶片包覆进而起保护作用,能够改善锡粉与晶片附著力差的问题,且避免了ACF需与晶片热压接触的加工困难点,此新型封装工艺具有领先业界封装工艺技术,具有高度量产性与可靠性。
{Subject}: 1.一种新型封装工艺,用于制作智能卡模块(100),所述智能卡模块(100)包括PCB载板(101)和设于PCB载板(101)上方的晶片(102),其特征在于,所述新型封装工艺包括如下步骤：S1、准备好PCB载板(101)、晶片(102)与锡粉合金材料(200),将锡粉合金材料(200)置于PCB载板(101)表面；S2、将晶片(102)置于锡粉合金材料(200)上方,通过锡粉合金材料(200)把晶片(102)预焊在PCB载板(101)的表面；S3、通过回流炉或热压设备对晶片(102)与固定好固晶的PCB载板(101)进行多次热压处理,使锡粉合金材料(200)与PCB载板(101)紧密结合,使得PCB载板(101)与晶片(102)通过锡粉合金材料(200)连接为一体；S4、通过点胶方式,对晶片(102)表面的晶圆与电容进行保护填充,增强其抗冲击、抗振动能力；S5、完成热压后,对智能卡模块(100)进行必要的后续处理,并进行质量检测,确保产品质量符合标准；S6、得到平整的智能卡模块(100)的封装结构后,对其进行入库储存处理。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种聚酰亚胺-氟云母复合涂层浆料的制备方法及其应用
{Author}: 陈海垠;马岩岩;刘英琦;沈志斌
{Author Address}: 315200 浙江省宁波市镇海区招宝山街道海天路99号(C4-006)
{Subsidiary Author}: 浙江柔荷新能源材料有限公司
{Date}: 2024-12-17
{Notes}: CN119144225A
{Abstract}: 本发明公开了一种聚酰亚胺-氟云母复合涂层浆料的制备方法,包括以下步骤：合成PI前驱体溶液：将4,4-二氨基二苯醚和均苯四甲酸酐按干燥,将烘干后的4,4-二氨基二苯醚溶于DMF溶剂中,分批加入均苯四甲酸酐进行搅拌,以获得PAA溶液；合成纳米氟云母,在PAA液中加入纳米氟云母颗粒和催化剂,在30℃-80℃环境中继续搅拌,球磨获得PAA/氟云母混合液；将PAA/氟云母混合液放入马弗炉中酰胺化,采用分段化加热,获得聚酰亚胺-氟云母复合涂层浆料。其优点在于：制备简单,制备成本低,所制备的聚酰亚胺-氟云母复合涂层浆料具有高导热性、耐压性能好、耐高温、轻质、密封性好、疲劳性能好,适合用于集成电路的封装。
{Subject}: 1.一种聚酰亚胺-氟云母复合涂层浆料的制备方法,其特征是：包括以下步骤：步骤一、合成PI前驱体溶液：将4,4-二氨基二苯醚和均苯四甲酸酐按照质量比1：1-1.2,放置在烘箱中进行干燥,将烘干后的4,4-二氨基二苯醚溶于DMF溶剂中,在0-10℃的条件下机械搅拌；分批加入均苯四甲酸酐进行搅拌,以获得黄色澄清透明的PAA溶液；步骤二、合成纳米氟云母：向纳米云母颗粒中加入硝酸溶液反应得到液-固并存的悬浊液,然后加入氟化钠和氯化钾继续搅拌反应1-24h,期间向悬浊液中加入氢氧化钠溶液调整溶液pH值至中性；离心获得沉淀物,将沉淀物以5°C/min-10°C/min的升温速率升高至1000℃,保温1-2h,煅烧后逐渐降温得到氟晶云母粗产物；利用超临界二氧化碳对氟晶云母粗产物进行剥离得到的氟云母,将氟云母粉碎成纳米氟云母颗粒；步骤三、在PAA液中加入纳米氟云母颗粒和催化剂,在30℃-80℃环境中继续搅拌,然后使用球磨机进行球磨,获得PAA/氟云母混合液；步骤四、将PAA/氟云母混合液放入马弗炉中酰胺化,控制加热速率为3℃/min-10℃/min,采用分段化加热,获得聚酰亚胺-氟云母复合涂层浆料。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种12寸集成电路用硅表面减薄清洗液工艺
{Author}: 何珂;刘一平;石金武;白雪
{Author Address}: 214000 江苏省无锡市江阴市周庄镇欧洲工业园区
{Subsidiary Author}: 江阴润玛电子材料股份有限公司
{Date}: 2024-12-17
{Notes}: CN119144395A
{Abstract}: 本发明公开了一种12寸集成电路用硅表面减薄清洗液工艺,属于硅表面洗液生产技术领域,准备原料：盐酸：5%-25%、硝酸：10%-20%、醋酸：10%-20%和添加剂：0.1%-0.5%；S2、对S1中的原料进行物理纯化去除杂质；S3、待S2中原料物理纯化去除杂质完成后,通过气动泵将物理纯化去除杂质完成后的原料添加到反应釜中进行混配；通过在配方体系中增加氟化铵、醋酸、磷酸与氟硼酸,改善了蚀刻速率过快不易控制这一缺点,增强硅表面氧化层的去除能力。
{Subject}: 1.一种12寸集成电路用硅表面减薄清洗液工艺,其特征在于：包括以下步骤：S1、准备原料：盐酸：5%-25%、硝酸：10%-20%、醋酸：10%-20%和表面活性剂：0.1%-0.5%；S2、对S1中的原料进行物理纯化去除杂质；S3、待S2中原料物理纯化去除杂质完成后,通过气动泵将物理纯化去除杂质完成后的原料添加到反应釜中进行混配；S4、待S3中的原料混配完成后,将混配完成的原料进行循环混合；S5、循环混合后,通过管道倒入成品罐中,进行过滤分装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种钨钛合金靶材的制备方法及应用
{Author}: 许彦亭;闻明;赵琪;沈月;王传军;施晨琦;陈静洪;李治东
{Author Address}: 650106 云南省昆明市高新技术产业开发区科技路988号
{Subsidiary Author}: 云南省贵金属新材料控股集团股份有限公司;云南贵金属实验室有限公司
{Date}: 2024-12-17
{Notes}: CN119144924A
{Abstract}: 本发明公开了一种钨钛合金靶材的制备方法及应用,属于集成电路扩散阻挡层用靶材技术领域。所制备的钨钛合金靶材气体含量低、晶粒尺寸细小均匀,富钛相均匀分布于富钨相中,具有高致密度和高固溶度。制备步骤包括：将高纯钨粉与钛粉进行高能球磨混粉；冷等静压成型；微波烧结；固溶处理。采用本方法制备获得的钨钛合金靶材可应用于大规模集成电路扩散阻挡层的溅射用。
{Subject}: 1.一种钨钛合金靶材的制备方法,其特征在于：包括如下步骤：(1)将高纯钨粉与钛粉进行高能球磨得到混合粉末；(2)将混合粉末进行冷等静压成型获得粗坯；(3)将冷等静压成型获得的粗坯进行微波烧结得到合金靶材坯料；(4)将合金靶材坯料置于管式炉中进行固溶处理,获得钨钛合金靶材。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 数据处理方法、装置及计算机可读存储介质
{Author}: 蒋东毅;於大维
{Author Address}: 215163 江苏省苏州市高新区景润路181号
{Subsidiary Author}: 山石网科通信技术股份有限公司
{Date}: 2024-12-17
{Notes}: CN119149477A
{Abstract}: 本申请公开了一种数据处理方法、装置及计算机可读存储介质,涉及网络通信技术领域。其中,该方法包括：获取处理器待发送至集成电路的目标数据；构建与目标数据相关的特征画像；根据特征画像,确定是否将目标数据从处理器发送至集成电路。本申请能够减少处理器与集成电路之间不必要的交互,有利于提高系统性能。
{Subject}: 1.一种数据处理方法,其特征在于,包括：获取处理器待发送至集成电路的目标数据；构建与所述目标数据相关的特征画像；根据所述特征画像,确定是否将所述目标数据从所述处理器发送至所述集成电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种TTL电平转换电路
{Author}: 郭思情;胡善文;史大柱;谷燕;蔡志匡;王子轩;于志浩
{Author Address}: 210003 江苏省南京市鼓楼区新模范马路66号
{Subsidiary Author}: 南京邮电大学
{Date}: 2024-12-17
{Notes}: CN118764023B
{Abstract}: 本发明公开了一种TTL电平转换电路,属于半导体集成电路技术领域,电平转换模块采用若干串联的D管将输入电平位移为第一目标电平,所述D管为砷化镓耗尽型场效应管；反相器模块包括依次电性连接的第一级反相器和第二级反相器；第一级反相器和第二反相器均包括反相逻辑功能单元、供电支路和负载单元,其中,反相逻辑功能单元分别与供电支路和负载单元供电支路电性连接,且反相逻辑功能单元、供电支路和负载单元中的场效应管均为D管。优点：全部基于耗尽型场效应管和电阻,在不使用增强型场效应管的前提下,设计出符合要求的电平转换电路,促进了单片微波集成电路的简化、小型化,大大提高了工艺上的可适用性。
{Subject}: 1.一种TTL电平转换电路,其特征在于,包括电平转换模块和反相器模块；所述电平转换模块采用若干串联的D管将输入电平位移为第一目标电平,所述D管为砷化镓耗尽型场效应管；所述反相器模块包括依次电性连接的第一级反相器和第二级反相器,所述第一级反相器基于反相逻辑将输入的第一目标电平转换为第二目标电平,所述第二级反相器基于反相逻辑将输入的第二目标电平转换为第三目标电平；所述第一级反相器和第二级反相器均包括反相逻辑功能单元、供电支路和负载单元,其中,反相逻辑功能单元分别与供电支路和负载单元供电支路电性连接,且反相逻辑功能单元、供电支路和负载单元中的场效应管均为D管；所述电平转换模块通过第一级反相器或者第二级反相器的供电支路供电；所述若干串联的D管中每个D管的源极和漏极相接,后一个D管的栅极与前一个D管的源漏或漏极相接,第一个D管的栅极接输入电平,最后一个D管的源漏或漏极作为第一节点a与反相器模块相接；所述电平转换模块还包括电阻R-1,电阻R-1的一端连接第一节点a,电阻R-1的另一端作为第二节点b连接反相器模块；所述第一级反相器的供电支路包括第六D管和第二电阻R-2,第二节点b接第六D管的漏极,第六D管的源极接第二电阻R-2的一端,第二电阻R-2的另一端分别接-5V供电和第六D管的栅极。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于可靠性封装工艺的钙钛矿电池及其制备方法
{Author}: 黄亮;周川哲;谭军毅;周军;石宇贤;张力;张腾飞;赵雪环
{Author Address}: 518000 广东省深圳市福田区福保街道福保社区桃花路与槟榔道交汇处西北深九科技创业园5号楼209E
{Subsidiary Author}: 港华能源创科(深圳)有限公司
{Date}: 2024-12-17
{Notes}: CN118843335B
{Abstract}: 本申请公开了一种基于可靠性封装工艺的钙钛矿电池及其制备方法,涉及电池技术领域；在钙钛矿电池原有的电池结构基础上,增加复合膜层；该复合膜层包括第一SiO-2膜层、非金属化合层和第二SiO-2膜层；第一SiO-2膜层可以增加电极中间层的光线吸收率,进而提高光伏性能；非金属氧化层与第一SiO-2膜层形成共价键结合,增加内部结构的稳定性；通过第二SiO-2膜层可以截止处于预设波长范围内的紫外光,避免对光伏性能的影响。另外,第一SiO-2膜层还可以排除电极中间层的缝隙和第二电极的缝隙中的氧气,避免这些缝隙暴露在外部,提高整个电池结构的稳定性。该钙钛矿电池可以提高电池的光伏性能,提高电池结构的稳定性。
{Subject}: 1.一种基于可靠性封装工艺的钙钛矿电池,其特征在于,所述钙钛矿电池包括依次形成的：第一电极、电极中间层、第二电极和复合膜层；所述复合膜层包括依次形成的：第一SiO-2膜层、非金属化合层和第二SiO-2膜层；其中,所述第一SiO-2膜层形成在所述第二电极上,以及填充于所述电极中间层的缝隙和所述第二电极的缝隙中,所述非金属化合层形成在所述第一SiO-2膜层上,所述第二SiO-2膜层形成在所述非金属化合层上；所述电极中间层用于吸收光线；所述第一SiO-2膜层用于排除所述电极中间层的缝隙和所述第二电极的缝隙中的氧气,以及与所述第二电极形成反射率差,使得从所述电极中间层投射的光线通过所述第一SiO-2膜层的反射再次进入所述电极中间层；所述非金属化合层的折射率高于所述第一SiO-2膜层的折射率,用于增加对光线的反射,以及,所述非金属化合层用于与所述第一SiO-2膜层形成共价键结合；所述第二SiO-2膜层用于截止处于预设波长范围内的紫外光,以及通过与所述非金属化合层形成折射率差增加对光线的反射。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示装置及其驱动方法
{Author}: 郑宇;孙莹;周凌峰;刘蔚兴
{Author Address}: 361101 福建省厦门市翔安区内厝镇霞莲路999号
{Subsidiary Author}: 厦门天马显示科技有限公司
{Date}: 2024-12-17
{Notes}: CN119152811A
{Abstract}: 本公开涉及一种显示装置及其驱动方法,属于显示技术领域,显示装置包括显示面板、显示驱动芯片和电源管理集成电路；电源管理集成电路的第一输出端通过显示驱动芯片与显示面板中边框区的第一电压信号线电连接,第一电压信号线与栅极驱动电路电连接；电源管理集成电路包括比较模块和调节模块,比较模块的第一比较端通过第一连接线与第一电压信号线电连接,比较模块的第二比较端与电源管理集成电路的第一输出端电连接,比较模块的反馈端与调节模块的输入端电连接,调节模块的输出端与电源管理集成电路的第一输出端电连接。驱动方法用于驱动上述显示装置。本公开能够有效改善显示装置在低灰阶显示下的亮暗横纹的显示问题,有利于提高显示品质。
{Subject}: 1.一种显示装置,其特征在于,包括显示面板、显示驱动芯片和电源管理集成电路；所述显示面板包括边框区,所述边框区包括栅极驱动电路和第一电压信号线；所述电源管理集成电路的第一输出端与所述显示驱动芯片的输入引脚电连接,所述显示驱动芯片的输出引脚与所述第一电压信号线的一端电连接,所述第一电压信号线的另一端与所述栅极驱动电路的第一电压信号端电连接；所述电源管理集成电路包括比较模块和调节模块；所述比较模块的第一比较端通过第一连接线与所述第一电压信号线电连接,所述比较模块的第二比较端与所述电源管理集成电路的第一输出端电连接,所述比较模块的反馈端与所述调节模块的输入端电连接,所述调节模块的输出端与所述电源管理集成电路的第一输出端电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种伽马电路及液晶显示装置
{Author}: 渡边贵彦;谢明;陈翠芸;周良
{Author Address}: 201201 上海市浦东新区汇庆路888、889号
{Subsidiary Author}: 上海天马微电子有限公司
{Date}: 2024-12-17
{Notes}: CN119152820A
{Abstract}: 本公开涉及一种伽马电路及液晶显示装置,涉及显示技术领域,包括：灰阶芯片,灰阶芯片包括第一端、第二端和多个输出端,第一端接入基准电平,第二端接入参考电平,多个输出端被配置为输出多个灰阶电压,多个灰阶电压依次增大；灰阶电压的调节步进＝(参考电平-基准电平)/灰阶芯片调试精度；如此,通过建立灰阶电压调节步进与灰阶芯片调试精度的关系,调整各灰阶芯片的参考电平和基准电平,减小灰阶电压的调节步进,使得亮度补偿更加精准,更加不容易被人眼识别,从而提升面板亮度的稳定性。
{Subject}: 1.一种伽马电路,其特征在于,包括：灰阶芯片,被配置为向显示面板输出用于显示的灰阶电压,所述灰阶芯片包括第一端、第二端和多个输出端,所述第一端接入基准电平,所述第二端接入参考电平,多个输出端被配置为输出多个灰阶电压,多个灰阶电压依次增大；所述灰阶电压的调节步进＝(参考电平-基准电平)/灰阶芯片调试精度,所述灰阶芯片调试精度指的是每一个灰阶所能调节的步进,所述灰阶电压的调节步进小于等于7mV。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片封装装置
{Author}: 林宏政
{Author Address}: 226000 江苏省南通市开发区新开街道飞马国际中心D幢911室
{Subsidiary Author}: 南通宏芯科技有限公司
{Date}: 2024-12-17
{Notes}: CN118899248B
{Abstract}: 本发明属于半导体封装技术领域,尤其涉及一种集成电路芯片封装装置,包括封装箱,所述封装箱的顶部为开口设计,所述封装箱的底部一侧位置连接有储胶管,所述储胶管内设置有第一活塞板,所述第一活塞板的底部贯穿插接有进胶管,所述第一活塞板的底部垂直固定连接有第一伸缩杆。本发明在对芯片封装的过程中,能够通过将储胶管内的环氧树脂补入到封装箱内,从而将含有气泡的环氧树脂从封装箱内挤出,进而保证了干燥后环氧树脂对芯片保护的可靠性,此外,在环氧树脂逐渐固化的过程中,当环氧树脂的体积因固化而减小时,储胶管内的环氧树脂能够自动向封装箱内补入,进而保证环氧树脂对芯片的封装效果。
{Subject}: 1.一种集成电路芯片封装装置,包括封装箱(1),其特征在于：所述封装箱(1)的顶部为开口设计,所述封装箱(1)的底部一侧位置连接有储胶管(2),所述储胶管(2)内设置有第一活塞板(3),所述第一活塞板(3)的底部贯穿插接有进胶管(4),所述第一活塞板(3)的底部垂直固定连接有第一伸缩杆(5),且第一伸缩杆(5)上套接有第一弹簧(6),所述封装箱(1)靠近储胶管(2)的一侧开设有进胶孔(7),且进胶孔(7)与储胶管(2)的顶端连通,所述封装箱(1)两侧靠近顶部的位置均贯穿开设有与封装箱(1)内部长度相匹配的通孔,所述进胶孔(7)与其正顶部的通孔与之间连接有导管(8),且进胶孔(7)正顶部的所述通孔内设置有第一密封组件,另一个所述通孔的外部开口处连接有导流管(9),且导流管(9)内设置有第二密封组件,所述封装箱(1)内水平设置有第二活塞板(10),所述第二活塞板(10)的底部垂直固定连接有多个限位杆(11),所述限位杆(11)的底端垂直贯穿插接在封装箱(1)的底部,所述限位杆(11)的底端连接有第二伸缩杆(12),且第二伸缩杆(12)上套接有第二弹簧(13),所述封装箱(1)的顶部开口处放置有待封装的芯片(14),且芯片(14)的顶部设置有压紧组件,所述封装箱(1)的前后侧对称安装有竖直的第三伸缩杆(15),且第三伸缩杆(15)上套接有第三弹簧(16),所述封装箱(1)的顶部固定连接有与之相匹配的环形密封垫(17),所述封装箱(1)的底部安装有排气阀(18)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种BGA芯片封装结构及其封装工艺
{Author}: 周海涛
{Author Address}: 518000 广东省深圳市福田区华发北路桑达大厦三层
{Subsidiary Author}: 深圳桑达科技发展有限公司
{Date}: 2024-12-17
{Notes}: CN118712169B
{Abstract}: 本发明公开了一种BGA芯片封装结构及其封装工艺,涉及芯片封装技术领域,包括基板、芯片单元、导电部、焊料球、键合线以及散热柱,基板上开设有若干组通孔；芯片单元贴装在基板上端；其包括设置在基板上端的上支撑单元、设置在基板下端的下支撑单元、放置在上支撑单元以及下支撑单元内部的导电单元、设置在上支撑单元内部的上焊盘以及设置在下支撑单元内部的下焊盘；焊料球设置在下支撑单元的内部；设置在芯片单元外侧的上焊盘通过键合线与芯片单元电连接；散热柱设置在上支撑单元的上端,散热柱的下端开设有用于键合线穿过的凹槽；本发明可以阻隔不同熔融焊料球的结合以及不同键合线之间的搭接,最终达到降低短路风险的目的。
{Subject}: 1.一种BGA芯片封装结构,其特征在于,包括：基板(1),所述基板(1)上开设有若干组通孔(11)；芯片单元(2),贴装在所述基板(1)上端；导电部(3),设置在所述通孔(11)的内部,其包括设置在所述基板(1)上端的上支撑单元(31)、设置在所述基板(1)下端的下支撑单元(32)、放置在所述上支撑单元(31)以及下支撑单元(32)内部的导电单元(33)、设置在所述上支撑单元(31)内部的上焊盘(34)以及设置在所述下支撑单元(32)内部的下焊盘(35)；焊料球(4),设置在所述下支撑单元(32)的内部；设置在所述芯片单元(2)外侧的所述上焊盘(34)通过键合线(5)与所述芯片单元(2)电连接；散热柱(6),设置在所述上支撑单元(31)的上端,所述散热柱(6)的下端开设有用于所述键合线(5)穿过的凹槽(61)；所述上支撑单元(31)包括一体成型的上竖直部(311)以及上凸台部(312)；所述下支撑单元(32)包括一体成型的下竖直部(321)以及下凸台部(322)；所述下凸台部(322)的上端在对应于所述下焊盘(35)的位置处开设有下放置槽(3221),并且所述上凸台部(312)以及所述下凸台部(322)在对应于所述导电单元(33)的位置处分别设置有限位凸块(3122)；所述下放置槽(3221)的截面为圆弧状。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于微创手术的含光路柔性输送装置
{Author}: 李林静;张长满;黄浩佳
{Author Address}: 518132 广东省深圳市光明区凤凰街道凤凰社区观光路2533号B3栋5A
{Subsidiary Author}: 至微(深圳)医学科技有限公司
{Date}: 2024-12-17
{Notes}: CN118750144B
{Abstract}: 本发明公开了一种用于微创手术的含光路柔性输送装置,包括集成光路通道、修复材料输送通道以及驱动导丝通道的导管主体,导管主体为柔性结构,近端设有控制机构以及远端设有执行头；控制机构包括多通道连接器,多通道连接器一端与导管主体连接,另一端连接有修复材料输送接口、光源接口和操控手柄,本发明装置导管主体为一体式多腔管结构或多根软管集成结构,高度集成光路通道、修复材料输送通道以及驱动导丝通道,实现了在导管外径非常小即手术创口很小的情况下进行精准治疗。另外,本发明多通道连接器内部设有修复材料输送通道切换装置,采用“持续光照,区别选择单位时间内送料量”的固化策略,可保证不同材料固化均匀,提高效率。
{Subject}: 1.一种用于微创手术的含光路柔性输送装置,其特征在于,包括具有集成光路通道、修复材料输送通道以及驱动导丝通道的导管主体,所述导管主体为柔性结构,近端设有控制机构以及远端设有执行头；所述控制机构包括多通道连接器,所述多通道连接器一端与所述导管主体连接,另一端连接有修复材料输送接口、光源接口和操控手柄,所述操控手柄利用驱动导丝控制所述执行头,光组件集成到所述光源接口,通过所述光路通道传至所述执行头,所述修复材料输送接口将接收的修复材料通过所述修复材料输送通道输送至所述执行头；所述导管主体包括至少延伸一段距离的可调节部,所述可调节部的硬度小于所述导管主体其他管体的硬度,所述执行头一端连接所述可调节部,另一端为执行端面,所述执行端面设有修复材料出口和光出口,所述执行端面与所述导管主体垂直或呈角度倾斜；所述驱动导丝卷绕操控手柄后,从操控手柄沿所述驱动导丝通道延伸至所述可调节部；所述多通道连接器内部设有修复材料输送通道切换装置,所述修复材料输送通道切换装置包括与所述修复材料输送接口连通的可活动通道及其接口,以及内设多个不同孔径修复材料输送通道的切换管,通过旋转所述切换管使可活动通道的接口与不同孔径修复材料输送通道连通；所述切换管一端为周向齿轮结构并配有与其啮合的齿轮,所述齿轮设有中心轴并可沿所述中心轴旋转,所述中心轴固接有可拨动切换杆,切换杆自由端穿过所述多通道连接器表面通孔,用于拨动所述切换杆带动所述齿轮转动,进而带动所述切换管转动；所述切换杆自由端设有弹簧柱塞,以及所述多通道连接器上设有配合所述弹簧柱塞的注孔以及刻度；所述修复材料输送通道切换装置还包括复位弹簧和限位体,所述复位弹簧活动端与所述可活动通道固定连接,另一端固接于所述限位体。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种实现谐波补偿的射频开关电路、芯片及电子设备
{Author}: 杨艳梅;李艳丽
{Author Address}: 201203 上海市浦东新区自由贸易试验区碧波路572弄115号10幢
{Subsidiary Author}: 上海唯捷创芯电子技术有限公司
{Date}: 2024-12-17
{Notes}: CN118740129B
{Abstract}: 本发明公开了一种实现谐波补偿的射频开关电路、芯片及电子设备。该射频开关电路包括开关单元、栅端偏置单元、体端偏置单元、源漏端偏置单元、谐波补偿单元和补偿偏置单元；其中,栅端偏置单元、体端偏置单元、源漏端偏置单元分别与开关单元连接,分别为开关单元提供偏置电压；谐波补偿单元与开关单元连接,用于补偿开关单元产生的谐波分量；补偿偏置单元与谐波补偿单元连接,为谐波补偿单元提供补偿偏置电压。当射频开关电路处于关断状态时,谐波补偿单元产生的谐波分量对开关单元所产生的谐波分量进行补偿抵消,以提高射频开关电路的谐波性能。
{Subject}: 1.一种实现谐波补偿的射频开关电路,其特征在于包括开关单元、栅端偏置单元、体端偏置单元、源漏端偏置单元、谐波补偿单元和补偿偏置单元；其中,所述开关单元用于接通或断开射频信号的传输通路；所述栅端偏置单元、所述体端偏置单元、所述源漏端偏置单元分别与所述开关单元连接,分别为所述开关单元提供栅端偏置电压、体端偏置电压和源漏端之间的偏置电压；所述谐波补偿单元与所述开关单元连接,用于补偿所述开关单元产生的谐波分量；所述谐波补偿单元由N个补偿模块依次串联构成,每个所述补偿模块包括第一NMOS管、第二NMOS管和由X个二极管正负串联构成的二极管支路；其中,所述第一NMOS管的栅端作为第一端、所述第二NMOS管的栅端作为第二端分别与所述开关单元中对应的一个开关晶体管的源端和漏端对应连接；所述第一NMOS管、所述第二NMOS管的体端分别与自身的源端并接连接后共同与所述二极管支路的负极连接；所述第一NMOS管、所述第二NMOS管的漏端均与所述二极管支路的正极连接后作为偏置端与所述补偿偏置单元中对应的补偿偏置电阻的第一端连接；其中,N为大于或等于2的正整数,X为正整数；所述补偿偏置单元与所述谐波补偿单元连接,为所述谐波补偿单元提供补偿偏置电压；当所述射频开关电路处于关断状态时,所述谐波补偿单元产生的谐波分量对所述开关单元所产生的谐波分量进行补偿抵消。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其形成方法
{Author}: 施养鑫;王冠勋;杨芷欣
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-12-17
{Notes}: CN119153434A
{Abstract}: 实施例包括器件,器件包括：第一管芯,包括第一表面和与第一表面相对的第二表面。第一管芯包括从第一管芯的第二表面暴露的多个衬底通孔(TSV)。器件也包括围绕多个TSV的保护环。器件也包括围绕保护环的伪金属化图案。器件也包括连接至第一管芯中的有源器件的有源金属化图案。本申请的实施例还涉及半导体器件及其形成方法。
{Subject}: 1.一种半导体器件,包括：第一管芯,包括第一表面和与所述第一表面相对的第二表面,其中,所述第一管芯包括：多个衬底通孔(TSV),从所述第一管芯的所述第二表面暴露；保护环,围绕所述多个衬底通孔；以及伪金属化图案,围绕所述保护环。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于神经网络的自动故障检测与修复集成电路设计方法
{Author}: 高晖
{Author Address}: 310000 浙江省杭州市萧山区萧山经济技术开发区建设二路858号集成电路设计产业园D幢3A11-7室
{Subsidiary Author}: 杭州领域智行科技有限公司
{Date}: 2024-12-17
{Notes}: CN119149283A
{Abstract}: 本发明公开了一种基于神经网络的自动故障检测与修复集成电路设计方法,包括以下步骤：S1、获取并预处理集成电路的运行数据；S2、使用经过训练的神经网络模型分析预处理数据,模型通过自适应权值剪枝算法动态优化；S3、实时输入电路运行数据,自动识别故障类型及位置,并存储故障信息；S4、基于存储的故障信息,启动自动修复机制,通过多目标协同优化算法生成修复策略；S5、根据修复策略执行逻辑重构、启用冗余电路和参数调整,并通过深度强化学习优化修复路径；S6、完成修复后,使用神经网络模型再次检测并验证修复效果；S7、修复验证通过后,更新故障历史数据库。本发明提高了集成电路故障检测与修复的自动化水平,增强了系统的可靠性和效率。
{Subject}: 1.一种基于神经网络的自动故障检测与修复集成电路设计方法,其特征在于,包括以下步骤：S1、获取集成电路的运行数据,并对运行数据进行预处理；S2、使用经过训练的神经网络模型对预处理后的数据进行分析,所述神经网络模型通过自适应权值剪枝算法进行动态优化,移除冗余神经元；S3、将实时获取的电路运行数据输入到优化后的神经网络模型中,通过模型输出的信号,自动识别故障类型及其在电路中的位置,并将故障信息存储；S4、基于存储的故障信息,启动自动修复机制,采用多目标协同优化算法,综合考虑修复时间、资源利用率和修复成功率,生成修复策略；S5、按照生成的修复策略,对集成电路执行修复操作,所述修复操作包括逻辑重构、启用冗余电路和调整电路参数,同时通过深度强化学习的修复路径优化算法,动态调整修复路径,优化修复操作的顺序和参数；S6、修复操作完成后,使用神经网络模型对修复后的电路进行再次检测,并验证修复效果；S7、修复验证通过后,将修复结果和相关信息更新至故障历史数据库中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于互连的装置和封装电路
{Author}: 马超
{Author Address}: 100020 北京市朝阳区豆各庄黄厂西路1号C3栋一层1248
{Subsidiary Author}: 北京平头哥信息技术有限公司
{Date}: 2024-12-17
{Notes}: CN119153442A
{Abstract}: 本发明实施例公开了一种用于互连的装置和封装电路。该互连装置包括第一信号迹线和第二信号迹线。第一信号迹线包括位于基板的第一层的第一部分和位于基板的第二层的多个盘状部分,第一部分通过导电通孔和多个盘状部分连接。第二信号迹线包括位于基板的第三层的第一部分和位于基板的第二层的多个盘状部分,第一部分通过导电通孔和多个盘状部分连接。第一信号迹线和第二信号迹线存在串扰,第一信号迹线的多个盘状部分和第二信号迹线的多个盘状部分之间的互电容可以增大第一信号迹线和第二信号迹线之间的互电容,这将抵消互感,减少第一信号迹线和第二信号迹线之间的串扰。
{Subject}: 1.一种用于互连的装置,包括：第一信号迹线,所述第一信号迹线包括位于基板的第一层的第一部分和位于所述基板的第二层的多个盘状部分,所述第一部分通过导电通孔和所述多个盘状部分连接；以及第二信号迹线,所述第二信号迹线包括位于所述基板的第三层的第一部分和位于所述基板的第二层的多个盘状部分,所述第一部分通过导电通孔和所述多个盘状部分连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 双极型晶体管寄生效应保护结构及集成电路
{Author}: 谢佳佳
{Author Address}: 201306 上海市浦东新区自由贸易试验区临港新片区云水路600号
{Subsidiary Author}: 上海积塔半导体有限公司
{Date}: 2024-12-17
{Notes}: CN119153462A
{Abstract}: 本公开提供了一种双极型晶体管寄生效应保护结构及半导体器件,该种保护结构应用于集成电路,包括一分压电路,分压电路串联在集成电路的阳极和阴极之间并与NMOS器件以及PMOS器件并联；分压电路包括串联的第一负载电阻和第二负载电阻,第一负载电阻和第二负载电阻之间设置有一第一节点,第一节点与NMOS器件的源极相连接。本公开提供的技术方案,通过分压电阻以及保护环结构的设置,能够对于采用BCD工艺的器件及集成电路中可能产生的双极型晶体管寄生效应进行有效预防,避免在集成电路的工作电压受到外界干扰时产生瞬间大电流,影响器件工作性能,具有可推广价值。
{Subject}: 1.一种双极型晶体管寄生效应保护结构,应用于集成电路,所述集成电路包括串联在所述集成电路的阳极和阴极之间的NMOS器件以及PMOS器件；其特征在于,所述双极型晶体管寄生效应保护结构包括一分压电路,所述分压电路串联在所述集成电路的阳极和阴极之间并与所述NMOS器件以及所述PMOS器件并联；所述分压电路包括串联的第一负载电阻和第二负载电阻,所述第一负载电阻和所述第二负载电阻之间设置有一第一节点,所述第一节点与所述NMOS器件的源极相连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路器件及其形成方法
{Author}: 徐崇威;朱龙琨;余佳霓;卢俊甫;赖世豪;江国诚;王志豪
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-12-17
{Notes}: CN119153471A
{Abstract}: 一种集成电路器件,包括具有多个堆叠的沟道的晶体管,每个堆叠的沟道在晶体管的源极/漏极区之间延伸。晶体管还包括位于最高沟道上方、并且在晶体管的源极/漏极区之间延伸的硬掩模纳米结构。栅极电介质和栅极金属围绕在沟道和硬掩模纳米结构周围。本申请的实施例还公开了形成集成电路器件的方法。
{Subject}: 1.一种集成电路器件,包括：晶体管,包括：第一源极/漏极区；第二源极/漏极区；多个堆叠的沟道,每个所述堆叠的沟道在所述第一源极/漏极区和所述第二源极/漏极区之间沿着第一横向方向延伸；介电材料的硬掩模纳米结构,直接位于所述沟道上方,并且在所述第一源极/漏极区和所述第二源极/漏极区之间沿着所述第一横向方向延伸；以及栅极电极,围绕在所述沟道和所述硬掩膜纳米结构中的每一个周围。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件及其形成方法
{Author}: 周君易;陈冠霖;朱熙甯;江国诚;王志豪
{Author Address}: 中国台湾新竹
{Subsidiary Author}: 台湾积体电路制造股份有限公司
{Date}: 2024-12-17
{Notes}: CN119153516A
{Abstract}: 一种半导体器件包括晶体管。晶体管包括：多个堆叠的沟道；源极/漏极区,连接至堆叠的沟道；以及栅极金属,围绕在堆叠的沟道周围。晶体管包括多个内部间隔件,每个内部间隔件横向地定位在栅极金属和源极/漏极区之间,并且包括栅极金属和漏极/源极区之间的间隙和内部间隔件衬垫层。本申请的实施例还公开了形成半导体器件的方法。
{Subject}: 1.一种半导体器件,包括：晶体管,包括：多个堆叠的沟道；源极/漏极区,连接至所述堆叠的沟道；栅极金属,围绕在所述堆叠的沟道周围；多个内部间隔件,每个内部间隔件横向地定位在所述栅极金属和所述源极/漏极区之间,并且包括所述栅极金属和所述漏极/源极区之间的间隙。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 双面局部电子电镀方法及其使用的双面清洗装置、双面电子电镀模具
{Author}: 门松明珠;周智翰;周爱和
{Author Address}: 215300 江苏省苏州市昆山市玉山镇望山北路399号
{Subsidiary Author}: 昆山一鼎工业科技有限公司
{Date}: 2024-12-17
{Notes}: CN119145018A
{Abstract}: 本发明涉及一种双面局部电子电镀方法及其使用的双面清洗装置、双面电子电镀模具,属于双面局部半导体电子电镀技术领域。对半导体器件进行前处理后依次执行第一次镀件水洗、双面局部镀底层金属薄膜、第二次镀件水洗、镀件酸洗、第三次镀件水洗、双面局部镀贵金属和第四次镀件水洗；其中,所述双面局部镀底层金属薄膜、双面局部镀贵金属均使用双面电子电镀模具进行双面局部电镀处理。本发明杜绝了模具硅胶表面残留贵金属电镀溶液对半导体器件之间的污染以及金属之间发生置换反应,维持连续生产电子电镀器件的贵金属镀层与底镀金属层之间具有优异结合力。
{Subject}: 1.一种双面局部电子电镀方法,其特征在于,对半导体器件进行前处理后依次执行第一次镀件水洗、双面局部镀底层金属薄膜、第二次镀件水洗、镀件酸洗、第三次镀件水洗、双面局部镀贵金属和第四次镀件水洗；其中,所述双面局部镀底层金属薄膜、双面局部镀贵金属均使用双面电子电镀模具进行双面局部电镀处理；双面局部镀底层金属薄膜、双面局部镀贵金属的过程中分别包括对双面电子电镀模具的一级模具循环工艺、对双面电子电镀模具的二级模具循环工艺；所述一级模具循环工艺和二级模具循环工艺均被配置为循环执行模具水洗、模具烘干、模具备用、半导体器件设置于模具后组装于电子电镀装置,用以洗净残留在模具中的电镀溶液从而使得电镀溶液隔绝半导体器件的铜材表面；所述第一次镀件水洗、一级模具循环工艺、第二次镀件水洗、镀件酸洗、第三次镀件水洗、二级模具循环工艺和第四次镀件水洗均采用双面清洗装置进行清洗,所述双面清洗装置包括依次连接的一级水槽单元、二级水槽单元、三级水槽单元,当一级水槽单元配置有定量补加纯水管道时,一级水槽单元内的水积累后会逐级溢流至二级水槽单元、三级水槽单元形成逐级溢流的结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 用于芯片的PAD电路、芯片及电子设备
{Author}: 田雯;余天宇
{Author Address}: 100000 北京市海淀区西小口路66号中关村东升科技园·北领地B-1楼一层106A
{Subsidiary Author}: 紫光同芯微电子有限公司
{Date}: 2024-12-17
{Notes}: CN119150761A
{Abstract}: 本公开涉及集成电路设计的技术领域,公开了一种用于芯片的PAD电路、芯片及电子设备,在PAD电路中,泄放晶体管与芯片中的目标PAD连接,第一传输门的输入端与芯片中的一个模拟信号端连接,第一传输门的输出端与目标PAD连接,第二传输门的输入端与芯片中的另一个模拟信号端连接,第二传输门的输出端与目标PAD连接,传输门控制模块的输入端与芯片中的控制信号端连接,传输门控制模块的两个输出端分别与第一传输门的控制端和第二传输门的控制端连接,其被配置为基于控制信号端输出的原始控制信号,分别向第一传输门和第二传输门输出第一控制信号和第二控制信号。上述PAD电路有助于降低芯片中集成电路的设计难度。
{Subject}: 1.一种用于芯片的PAD电路,其特征在于,包括：泄放晶体管,与芯片中的目标PAD连接；第一传输门,第一传输门的输入端与芯片中的一个模拟信号端连接,第一传输门的输出端与目标PAD连接；第二传输门,第二传输门的输入端与芯片中的另一个模拟信号端连接,第二传输门的输出端与目标PAD连接；传输门控制模块,传输门控制模块的输入端与芯片中的控制信号端连接,传输门控制模块的两个输出端分别与第一传输门的控制端和第二传输门的控制端连接,其被配置为基于控制信号端输出的原始控制信号,分别向第一传输门和第二传输门输出第一控制信号和第二控制信号；第一控制信号和第二控制信号不交叠,以使第一传输门和第二传输门交替导通,其中,第一传输门在导通时允许与其连接的模拟信号端所输出的模拟信号传输至目标PAD,第二传输门在导通时允许与其连接的模拟信号端所输出的模拟信号传输至目标PAD。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种欠压保护的高压集成电路
{Author}: 冯宇翔;谢荣才;李超;李斌;单联瑜;潘开林;华庆;李强;盛爽;谭均必;文健;牛冰;谢颖熙;郭家杰
{Author Address}: 163000 黑龙江省大庆市大庆高新区大庆市汽车零部件产业园内9号标准厂房
{Subsidiary Author}: 黑龙江汇芯半导体有限公司
{Date}: 2024-12-17
{Notes}: CN119154223A
{Abstract}: 本发明涉及高压集成电路技术领域,本发明提供了一种欠压保护的高压集成电路,包括：RC滤波电路、施密特电路、滤波器、电平转换电路、温度保护电路、欠压保护电路、过流保护电路、故障逻辑控制电路、故障输出电路、自举电路、死区互锁电路、延时电路、脉冲电路、第一高压DMOS、第二高压DMOS、RS触发器、输出电路以及与门；欠压保护电路包括稳压电路、电源电压检测电路、比较器以及第一NMOS管；稳压电路的输入端作为欠压保护电路的输入端连接供电电压,稳压电路的输出端分别连接电源电压检测电路的输入端和比较器的负输入端。本发明提高HIVC在温度变化比较大应用场合工作的稳定性和可靠性,提高产品市场竞争力。
{Subject}: 1.一种欠压保护的高压集成电路,其特征在于,包括：RC滤波电路、多个施密特电路、多个滤波器、多个电平转换电路、温度保护电路、欠压保护电路、过流保护电路、故障逻辑控制电路、故障输出电路、自举电路、死区互锁电路、延时电路、脉冲电路、第一高压DMOS、第二高压DMOS、RS触发器、输出电路以及与门；所述RC滤波电路的输入端用于分别连接HIN驱动信号和LIN驱动信号,所述RC滤波电路的输出端依次经过所述多个施密特电路、所述多个滤波器、所述多个电平转换电路及所述死区互锁电路,所述死区互锁电路的输出端分别连接脉冲电路的输入端和所述延时电路的输入端,所述脉冲电路的输出端分别连接所述第一高压DMOS的栅极和所述第二高压DMOS的栅极,所述第一高压DMOS的源极连接所述第二高压DMOS的源极并接地,所述第一高压DMOS的漏极和所述第二高压DMOS的漏极连接并连接至所述RS触发器的输入端,所述RS触发器的输出端连接所述输出电路；所述延时电路的输出端连接所述与门的输入端,所述与门的输出端连接所述输出电路；所述欠压保护电路的输入端用于连接供电电压,所述欠压保护电路的输出端连接所述故障逻辑控制电路的输入端,所述故障逻辑控制电路的输出端分别连接所述与门的输入端和所述脉冲电路的输入端；所述欠压保护电路的输入端还连接所述自举电路的输入端,所述自举电路的输出端连接所述第一高压DMOS的漏极；所述温度保护电路的输入端和所述过流保护电路的输入端分别连接所述多个电平转换电路的输出端,所述温度保护电路的输出端和所述过流保护电路的输出端分别连接所述故障逻辑控制电路的输入端；所述故障输出电路的输入端用于连接FO端口,所述故障输出电路的输出端连接所述故障逻辑控制电路的输入端,用于输出故障信号；所述欠压保护电路包括稳压电路、电源电压检测电路、比较器以及第一NMOS管；所述稳压电路的输入端作为所述欠压保护电路的输入端连接所述供电电压,所述稳压电路的输出端分别连接所述电源电压检测电路的输入端和所述比较器的负输入端,所述电源电压检测电路的输出端分别连接所述比较器的正输入端和所述第一NMOS管的漏极和源极,所述第一NMOS管的栅极与所述比较器的输出端连接,且所述比较器的输出端作为所述欠压保护电路的输出端。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 异构集成电路模块的API生成方法、装置、设备及介质
{Author}: 丁鹤群;李爽;王瑞
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区业盛路188号A-522室
{Subsidiary Author}: 上海燧原智能科技有限公司
{Date}: 2024-12-17
{Notes}: CN118760560B
{Abstract}: 本发明公开了一种异构集成电路模块的API生成方法、装置、设备及介质。该方法包括：获取第一异构集成电路模块的第一RTL,并根据第一RTL中的各第一功能块,生成多个第一API子块；根据所述第一RTL,将第一API子块进行连接,生成第一异构API；当对第一异构集成电路模块进行架构调整生成第二异构集成电路模块时,获取第二异构集成电路模块的第二RTL,根据所述第一RTL、第二RTL以及第一异构API,生成第二异构API。采用上述技术方案,通过对可复用的异构API进行简单调整,能够为架构频繁调整的异构集成电路模块生成相匹配的异构API,降低了异构API的开发难度,加快了异构集成电路模块的开发进度。
{Subject}: 1.一种异构集成电路模块的API生成方法,其特征在于,包括：获取第一异构集成电路模块的第一寄存器传输级电路RTL,并根据第一RTL中的各第一功能块,生成多个第一API子块；根据所述第一RTL,将第一API子块进行连接,生成第一异构API；当对第一异构集成电路模块进行架构调整生成第二异构集成电路模块时,获取第二异构集成电路模块的第二RTL,根据所述第一RTL、第二RTL以及第一异构API,生成第二异构API；其中,根据所述第一RTL、第二RTL以及第一异构API,生成第二异构API,包括：对所述第一RTL以及所述第二RTL进行架构分析,确定第二 RTL 相对于第一 RTL 的变更项；变更项至少包括新增功能块、功能块内部调整、删除功能块以及功能块顺序调整；根据与变更项具有关联关系的第二功能块,基于第一异构 API 进行 API 子块间的调整,生成第二异构API。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于Virtuoso的集成电路引脚设计方法
{Author}: 陈嫄;王澧;林婷婷;朱瑜
{Author Address}: 214000 江苏省无锡市滨湖区建筑西路777号A6幢1-4层
{Subsidiary Author}: 无锡中微亿芯有限公司
{Date}: 2024-12-13
{Notes}: CN118761378B
{Abstract}: 本申请涉及一种基于Virtuoso的集成电路引脚设计方法,涉及集成电路设计技术领域。所述方法包括：利用Virtuoso软件的Skill程序接口,按照预定执行步骤编写程序脚本文件,Virtuoso软件启动时自动加载程序脚本文件,并响应程序脚本文件的调用请求,提取并显示目标集成电路在单元视图中的总线形式的引脚名称和连线名称；预定执行步骤包括：提取并存储目标集成电路的单元视图中的引脚的引脚名称；将提取到的每个引脚的引脚名称修改为每个前缀对应多个地址位的总线形式；根据总线形式的引脚名称修改引脚对应的电路连线的连线名称。采用本方法可以通过脚本自动实现引脚名称和连线名称的批量快捷处理,减少手动操作,提升集成电路设计效率。
{Subject}: 1.一种基于Virtuoso的集成电路引脚设计方法,其特征在于,所述方法包括：利用Virtuoso软件的Skill程序接口,按照预定执行步骤编写程序脚本文件,并将所述程序脚本文件配置到Virtuoso软件环境中,Virtuoso软件启动时自动加载所述程序脚本文件,并响应所述程序脚本文件的调用请求,提取并显示目标集成电路在单元视图中的总线形式的引脚名称和连线名称；其中,编写所述程序脚本文件实现的预定执行步骤包括：提取并存储所述目标集成电路的单元视图中的引脚的引脚名称,其中,所述引脚名称至少包括前缀和地址位,所述单元视图至少包括Schematic视图和Symbol视图中的一种；将提取到的每个所述引脚的引脚名称修改为每个前缀对应多个地址位的总线形式；根据所述总线形式的引脚名称修改所述引脚对应的电路连线的连线名称；所述提取并存储所述目标集成电路的单元视图中的引脚的引脚名称,包括：遍历所述目标集成电路的Schematic视图中的引脚终端,提取每个所述引脚终端的引脚名称；将每个所述引脚终端的名称拆分为前缀和地址位,并将所述前缀去重存入预设第一字典,将所述地址位合并存入所述预设第一字典中所述前缀对应的值列表；所述方法还包括：遍历所述目标集成电路的Schematic视图中的引脚终端,提取每个所述引脚终端的图形化ID；将每个引脚终端的前缀去重存入预设第二字典mytable3；将所述预设第二字典中前缀未重复的引脚终端的引脚名称存入预设第一列表；将所述预设第二字典中前缀重复的引脚终端的引脚名称存入预设第二列表,并将所述引脚终端的图形化ID存入所述预设第二字典中所述前缀对应的值列表。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装的焊接装置
{Author}: 姜一平;舒淑保;王冬华;张智洪
{Author Address}: 518000 广东省深圳市南山区西丽街道大磡杨门工业区20号6楼
{Subsidiary Author}: 深圳市正宇兴电子有限公司
{Date}: 2024-12-13
{Notes}: CN119115133A
{Abstract}: 本发明涉及集成电路焊接技术领域,具体地说,涉及一种集成电路封装的焊接装置。包括操作台设置在操作台上表面的承载盒,操作台上还设置有焊枪支架,支架相对侧的承载盒侧壁上设置有用于抽走焊接产生烟气的抽气机构,抽气机构连通净化盒和储气盒,储气盒连通有Y形管,且抽气机构内部设置有温感机构,温感机构包括温感系和密封系。当电子器件的引脚较多时,热气作用在记忆弹簧上使其收缩距离变大,利用压缩腔室释放的气体推动主动活塞移动,主动活塞通过第二牵引绳拉动被动活塞使抽风盒周围的负压增大,并配合抽风机对扩散的烟气进行抽吸,烟气在Y形管的支管中短暂储存,从而防止烟气扩散影响电路板上其它电子器件,对周围环境造成污染。
{Subject}: 1.一种集成电路封装的焊接装置,包括操作台(100)设置在操作台(100)上表面的承载盒(110),操作台(100)上还设置有焊枪支架,其特征在于：所述支架相对侧的所述承载盒(110)侧壁上设置有用于抽走焊接产生烟气的抽气机构(120),所述抽气机构(120)连通净化盒(122)和储气盒(140),所述储气盒(140)连通有Y形管(160),且所述抽气机构(120)内部设置有温感机构(130),所述温感机构(130)包括温感系和密封系,烟气经过所述净化盒(122)净化后输送至两侧储气盒(140)中储存,在烟气浓度增大时,所述温感系用于带动密封系将所述储气盒(140)中储存的烟气释放,所述密封系用于控制储气盒(140)与Y形管(160)实现导通,所述Y形管(160)内部设置有动力机构(200),所述动力机构(200)在储气盒(140)中储存的烟气释放时,气体推动所述动力机构(200)配合抽气机构(120)对产生的烟气进行抽吸,以限制烟气的扩散。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种空间组学检测工具及其制备方法和空间组学检测方法
{Author}: 罗源;赵建龙;王大印
{Author Address}: 200050 上海市长宁区长宁路865号
{Subsidiary Author}: 中国科学院上海微系统与信息技术研究所
{Date}: 2024-12-13
{Notes}: CN119120194A
{Abstract}: 本发明提供一种空间组学检测工具及其制备方法和空间组学检测方法,检测工具中呈阵列排布的检测位点电极与换液微通道连通；控制系统用位点上电结构控制检测位点电极的通电状态；微流控换液系统、微电极阵列和位点上电结构为MEMS结构。本发明采用MEMS结构得到空间组学检测工具,将空间组学检测的空间分辨精度提高至亚单细胞水平,降低空间组学检测成本和检测复杂度；同时通过场效应管及电容器将微电极阵列与位点上电结构MEMS集成,减少焊盘数量,降低封装难度,进一步提高空间组学检测空间分辨精度；另外将检测位点电极与外接焊盘从底部电连接,进一步提高空间组学检测空间分辨精度；最后设置可拆卸的探针卡作为封装结构提高空间组学检测工具更换效率。
{Subject}: 1.一种空间组学检测工具,其特征在于,所述空间组学检测工具包括：微流控换液系统、微电极阵列、位点上电结构和控制系统；所述微流控换液系统包括通断状态可控的换液微通道,所述微电极阵列中包含n个呈阵列排布的检测位点电极,n为大于等于1的整数；所述换液微通道与各个所述检测位点电极连通,以从所述换液微通道向所述检测位点电极通入标签原材料,所述检测位点电极用于通电后对通入所述检测位点电极的所述标签原材料进行电化学合成标签核酸序列,所述标签核酸序列用于空间组学技术中对DNA的捕获和文库制备；所述位点上电结构与各个所述检测位点电极电连接,所述控制系统与所述位点上电结构电连接,所述控制系统通过所述位点上电结构对各个所述检测位点电极的通电状态进行控制；所述微流控换液系统、所述微电极阵列和所述位点上电结构为MEMS结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种车载震动屏系统及其方法
{Author}: 余怀军
{Author Address}: 215134 江苏省苏州市相城区南天成路55号相融大厦11层
{Subsidiary Author}: 润芯微科技(江苏)有限公司
{Date}: 2024-12-13
{Notes}: CN119116689A
{Abstract}: 本发明公开了一种车载震动屏系统及其方法。本发明包括车载震动屏和其内部的电路板；所述车载震动屏包括顶壳、底壳、液晶屏、安装腿和震源结构件；所述安装腿内壁远离所述顶壳顶端设有减震组件,用于避免在震动源震动时带动其他零件震动,所述电路板上设置有用于传递操作指令的信号传输模块、用于控制车载震动屏画面的液晶显示模块、用于获得操作指令的视频串行通讯模块。通过在车载震动屏内设置振动源、减震组件,改进了传统的车载屏幕结构,使得用户在触摸屏幕时获得即时的震动反馈,提升用户使用的舒适感,通过安装腿与车体之间的橡胶垫进行减震,可以有效避免在震动源震动时带动其他工件震动,保证良好的使用体验。
{Subject}: 1.一种车载震动屏系统,其特征在于：该系统包括车载震动屏和其内部的电路板；所述车载震动屏包括顶壳(1)、底壳(2)、液晶屏(3)、安装腿(4)和震源结构件(5)；所述安装腿(4)内壁远离所述顶壳(1)顶端设有减震组件,用于避免在震动源震动时带动其他零件震动；所述电路板上设置有用于传递操作指令的信号传输模块(101)、用于控制车载震动屏画面的液晶显示模块(102)、用于获得操作指令的视频串行通讯模块(103)、用于对触摸手势进行处理的分析处理模块(104)、用于控制震源结构件(5)的震源控制模块(105)、用于传递震动反馈信号的驱动器集成电路(106)、用于与车载电源电连接的供电模块、用于接收触摸手势的触摸手势获取模块(107)；所述视频串行通讯模块(103)采用视频串行通讯III方案,支持通过单个差分链路实现高速视频数据传输和双向控制通信的全双工控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种燃气灶用燃烧时间控制电路
{Author}: 骆尧周;程洪
{Author Address}: 528400 广东省中山市南头镇月桂东路思源科技产业园2号楼7楼
{Subsidiary Author}: 中山市燃米电器有限公司
{Date}: 2024-12-13
{Notes}: CN119123481A
{Abstract}: 本发明公开了一种燃气灶用燃烧时间控制电路,包括时间控制电路,时间控制电路,包括电源滤波模块、电源转换模块、蜂鸣器模块、主芯片、主阀控制模块、调节比例阀控制模块、控制屏和热电偶,电源滤波模块、电源转换模块、蜂鸣器模块、主阀控制模块、调节比例阀控制模块、控制屏和热电偶均与主芯片连接,电源滤波模块包括电动势E1、电容C1,本发明一种燃气灶用燃烧时间控制电路,通过设置主阀控制模块和调节比例阀控制模块,在控制屏上设置燃烧时间,主控控制时间在达到预设时间后,传递信号给热电偶,热电偶控制比例阀关气,避免出现断电触点在高速时容易损坏,导致点火中断的现象,提高燃气灶使用的稳定性。
{Subject}: 1.一种燃气灶用燃烧时间控制电路,包括时间控制电路,其特征在于：所述时间控制电路,包括电源滤波模块、电源转换模块、蜂鸣器模块、主芯片、主阀控制模块、调节比例阀控制模块、控制屏和热电偶,所述电源滤波模块、电源转换模块、蜂鸣器模块、主阀控制模块、调节比例阀控制模块、控制屏和热电偶均与主芯片连接,所述电源滤波模块包括电动势E1、电容C1、电阻R3、电动势E2、电容C2、电容C3、电动势E3、电容C4、电容C5和电动势E4,所述电源转换模块包括电容器CN8、电容C18、电容C19、集成电路IC4、二极管D1、电动势E5、电容C20和电感L1,所述蜂鸣器模块包括蜂鸣器FMQ1、蜂鸣器FMQ2、三极管Q2、三极管Q3、电动势E6、电阻R2、三极管Q1、电阻R2、电阻R19、电阻R4、电阻R20和蜂鸣器BUZ1,所述主芯片包括电阻R22、电阻R21、电阻R54、电阻R55、电阻R23、电阻R24、电阻R25、电阻R26、电阻R27、电阻R59、电阻R58、电阻R56、电阻R57、电阻R28、电阻R29、电阻R30、电阻R31、电阻R32、电阻R33、电阻R34、电阻R60和集成电路IC5,所述主阀控制模块包括第一主阀控制模块和第二主阀控制模块,所述调节比例阀控制模块包括第一调节比例阀控制模块、第二调节比例阀控制模块、第三调节比例阀控制模块、第四调节比例阀控制模块和第五调节比例阀控制模块。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种温度电压频率转换混合集成电路
{Author}: 李建和;周蕾;路晓;任朝宇;王海宾
{Author Address}: 215011 江苏省苏州市高新区龙山路89号
{Subsidiary Author}: 中国兵器工业集团第二一四研究所苏州研发中心
{Date}: 2024-12-13
{Notes}: CN119124378A
{Abstract}: 本发明公开一种温度电压频率转换混合集成电路,属于信号处理技术领域。其包括：温度检测电路、电压基准电路、差分放大电路、积分器电路、比较器电路、触发器电路、电子开关电路以及恒流源电路；温度检测电路和电压基准电路的输出端连接差分放大电路的同相输入端和反相输入端；差分放大电路、积分器电路、比较器电路和触发器电路依次串联；触发器电路的输出端通过所述电子开关电路与积分器电路的输入端形成闭环回路；恒流源电路通过所述电子开关电路与积分器电路的输入端连接。本发明提供的温度电压频率转换混合集成电路可以灵活设置温度分界点,转换准确度高、抗干扰能力强、体积小、通用性强。
{Subject}: 1.一种温度电压频率转换混合集成电路,其特征在于,包括：温度检测电路、电压基准电路、差分放大电路、积分器电路、比较器电路、触发器电路、电子开关电路以及恒流源电路；所述温度检测电路的输出端连接所述差分放大电路的同相输入端；所述电压基准电路的输出端连接所述差分放大电路的反相输入端；所述差分放大电路、积分器电路、比较器电路和触发器电路依次串联；所述触发器电路的输出端通过所述电子开关电路与积分器电路的输入端形成闭环回路；所述恒流源电路通过所述电子开关电路与积分器电路的输入端连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 计时模块的测试方法、装置、电子设备及可读介质
{Author}: 陈华军;张庆山;杨士宁
{Author Address}: 100095 北京市海淀区地锦路7号院4号楼1层101
{Subsidiary Author}: 龙芯中科技术股份有限公司
{Date}: 2024-12-13
{Notes}: CN119125842A
{Abstract}: 本发明实施例提供一种计时模块的测试方法、装置、电子设备及可读介质,涉及集成电路技术领域,该方法中,基于预设测试文件中的扫描模式配置向量以及用于设置计时初始值的设置向量,控制待测芯片将计时功能寄存器的值,设置为设置向量所指示的计时初始值。为待测芯片输入计时信息,以控制待测计时模块按照计时信息从计时功能寄存器的计时初始值开始进行计时操作。基于预设测试文件中的计时后移位模式配置向量,控制待测芯片移出计时功能寄存器对应的实际计时结果。于实际计时结果以及计时信息对应的期望计时结果,为待测计时模块生成功能测试结果。基于通用的ATE即可实现对计时模块的计时功能的自动测试,可以降低测试计时功能所需的测试成本。
{Subject}: 1.一种计时模块的测试方法,其特征在于,应用于自动测试机ATE,所述ATE装载有包括待测计时模块的待测芯片,所述待测计时模块中的计时功能寄存器支持扫描测试,所述方法包括：基于预设测试文件中的扫描模式配置向量以及用于设置计时初始值的设置向量,控制所述待测芯片将所述计时功能寄存器的值,设置为所述设置向量所指示的计时初始值；为所述待测芯片输入计时信息,以控制所述待测计时模块按照所述计时信息从所述计时功能寄存器的计时初始值开始进行计时操作；基于所述预设测试文件中的计时后移位模式配置向量,控制所述待测芯片移出所述计时功能寄存器对应的实际计时结果；基于所述实际计时结果以及所述计时信息对应的期望计时结果,为所述待测计时模块生成功能测试结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种结构可变的线性稳压电源
{Author}: 请求不公布姓名
{Author Address}: 215000 江苏省苏州市高新区科技城济慈路150号1幢
{Subsidiary Author}: 苏州贝克微电子股份有限公司
{Date}: 2024-12-13
{Notes}: CN118860049B
{Abstract}: 本申请包括一种结构可变的线性稳压电源,具体涉及电源技术领域。该线性稳压电源包括主电路和控制电路；在主电路中,基准电压模块的输出端连接至第一运算放大器的反相输入端；基准电压模块的输出端还通过第三开关管连接至电压选择节点；电压输出端通过第一反馈电阻连接至第一运算放大器的同相输入端；第一运算放大器的同相输入端还通过第六开关管连接至电压选择节点；控制电路用于对测量节点的电压进行测量,以根据电压选择节点连接的元器件,控制各个开关管的导通状态。上述线性稳压电源可以根据应用电路的实际需求,在电压选择节点外接电容或者反馈电阻,从而增大线性稳压电源的应用范围。
{Subject}: 1.一种结构可变的线性稳压电源,其特征在于,所述线性稳压电源包括主电路和控制电路；在所述主电路中,基准电压模块的输出端连接至第一运算放大器的反相输入端；所述第一运算放大器的输出端连接至功率开关管的控制端；所述基准电压模块的输出端还通过第三开关管连接至电压选择节点；电源电压端通过所述功率开关管连接至电压输出端；所述电压输出端通过第一反馈电阻连接至第一运算放大器的同相输入端；所述第一运算放大器的同相输入端连接至第五开关管的电流输入端；所述第五开关管的电流输出端分别通过第四开关管以及第二反馈电阻接地；所述第一运算放大器的同相输入端还通过第六开关管连接至所述电压选择节点；所述控制电路中,电源电压端通过第一电流源、第一开关管连接至测量节点；所述测量节点通过第二开关管连接至电压选择节点；所述控制电路用于对所述测量节点的电压进行测量,以根据所述电压选择节点连接的元器件,控制第三开关管、第四开关管、第五开关管以及第六开关管的导通状态；所述电压选择节点通过第一电容接地；或者,所述电压选择节点通过第三反馈电阻接地。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于神经网络的55nm CMOS工艺SRAM内存编译器Liberty文件生成方法
{Author}: 吴朝晖;秦朝政;李斌;黄奕铭;黄文礼
{Author Address}: 510641 广东省广州市天河区五山路381号
{Subsidiary Author}: 华南理工大学
{Date}: 2024-12-13
{Notes}: CN119127146A
{Abstract}: 本发明公开了基于神经网络的55nm CMOS工艺SRAM内存编译器Liberty文件生成方法,涉及集成电路设计技术,针对现有技术精度不足等问题提出本方案。S1.收集55nm CMOS工艺SRAM的仿真数据；S2.采用多层感知机作为基本构建模型结构；S3.使用收集的仿真数据进行多模型并行训练；S4.对训练后的模型进行验证和微调以得到最终模型；S5.利用最终模型自动生成Liberty文件。优点在于：(1)提高预测精度；(2)增强数据处理能力；(3)提升模型适应性。
{Subject}: 1.基于神经网络的55nm CMOS工艺SRAM内存编译器Liberty文件生成方法,其特征在于,包括以下步骤：S1.收集55nm CMOS工艺SRAM的仿真数据；S2.采用多层感知机作为基本构建模型结构；S3.使用收集的仿真数据进行多模型并行训练；S4.对训练后的模型进行验证和微调以得到最终模型；S5.利用最终模型自动生成Liberty文件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 线缆连接正确性的检测方法和服务器系统
{Author}: 陈佳宇;任宏斌;李澳林
{Author Address}: 710076 陕西省西安市高新区云水六路2088号华勤技术西安研发中心A栋1层整层
{Subsidiary Author}: 西安易朴通讯技术有限公司
{Date}: 2024-12-13
{Notes}: CN119127590A
{Abstract}: 本申请提供一种线缆连接正确性的检测方法和服务器系统,其中,该方法包括：通过所述数据处理组件将第N个特征信号分发至第N个第一连接器,并通过第N个第一连接器的线缆,将第N个特征信号发送至第N个第二连接器,N个特征信号由N位数据转换得到,第N个特征信号用于表征第N位数据的取值；获取所述待检测板卡基于所有特征信号反馈至所述可编程逻辑器件的回读信号,将所述回读信号转化为回读数据；基于所述回读数据中每位数据的取值和N位数据的取值,确定每条线缆是否连接正确。该技术方案仅靠一个CPLD即可实现多板卡的线序侦测,不需要基板管理控制器的参与,避免了过多的占用基板管理控制器管脚资源。
{Subject}: 1.一种线缆连接正确性的检测方法,其特征在于,应用于交换机板,所述交换机板设置有数据处理组件和M个第一连接器,每个第一连接器通过信号线与所述数据处理组件连接,每个第一连接器通过一条线缆与待检测板卡的第二连接器连接,所述待检测板卡通过集成电路总线与所述数据处理组件连接,M为正整数,所述方法包括：通过所述数据处理组件将第N个特征信号分发至第N个第一连接器,并通过第N个第一连接器的线缆,将第N个特征信号发送至第N个第二连接器,N个特征信号由N位数据转换得到,第N个特征信号用于表征第N位数据的取值,N为小于或等于M的正整数；获取所述待检测板卡基于所有特征信号反馈至所述数据处理组件的回读信号,将所述回读信号转化为回读数据；基于所述回读数据中每位数据的取值和N位数据的取值,确定每条线缆是否连接正确。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种主机板功能测试处理方法及装置
{Author}: 王治力
{Author Address}: 215128 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-12-13
{Notes}: CN119127597A
{Abstract}: 本发明提供一种主机板功能测试处理方法及装置,该方法包括：获取待测试主机板对应的地址字典表；地址字典表包括多个层级,多个层级分别存储有待测试主机板对应的寄存器地址信息；根据地址字典表中多个层级分别存储的待测试主机板对应的寄存器地址信息查找到待测试主机板对应测试部件的寄存器地址信息,根据测试部件的寄存器地址信息生成对应的功能测试指令；在检测到主机板功能测试触发指令的情况下,执行功能测试指令以对测试部件的目标功能进行测试处理,获得与目标功能对应的测试结果。本发明提供的方法,能够有效提高主机板功能测试处理效率,从而节省了主机板功能测试的时间。
{Subject}: 1.一种主机板功能测试处理方法,其特征在于,包括：获取待测试主机板对应的地址字典表；其中,所述地址字典表包括多个层级,所述多个层级分别存储有所述待测试主机板对应的寄存器地址信息；根据所述地址字典表中多个层级分别存储的所述待测试主机板对应的寄存器地址信息查找到所述待测试主机板对应测试部件的寄存器地址信息,根据所述测试部件的寄存器地址信息生成与所述测试部件对应的功能测试指令；在检测到主机板功能测试触发指令的情况下,执行所述功能测试指令以对所述测试部件的目标功能进行测试处理,获得与所述目标功能对应的测试结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 观测二维材料单晶边界及缺陷的方法及系统、电子设备、存储介质
{Author}: 王程;魏子衿;王蔓;许秋彤;林进威;王群升;罗庇荣;叶巍翔;贾原
{Author Address}: 300387 天津市西青区宾水西道393号
{Subsidiary Author}: 天津师范大学
{Date}: 2024-12-13
{Notes}: CN119125179A
{Abstract}: 本申请涉及一种观测二维材料单晶边界及缺陷的方法及系统、电子设备、存储介质。该观测二维材料单晶边界及缺陷的方法包括以下步骤：提供样品,样品包括衬底以及位于衬底上的二维材料层；采用暗场显微镜观测样品,得到样品的光学图像；筛选光学图像中的连续亮点围成的封闭区域,并提取出封闭区域中符合预设面积阈值的区域作为单晶区域；若单晶区域内存在连续亮点,则二维材料层中的单晶区域内部存在缺陷。本申请能够快速且低成本表征人工二维材料单晶内部的裂纹和单晶融合边界,进而提升二维器件的性能。
{Subject}: 1.一种观测二维材料单晶边界及缺陷的方法,其特征在于,包括：提供样品,所述样品包括衬底以及位于所述衬底上的二维材料层；采用暗场显微镜观测所述样品,得到所述样品的光学图像；筛选所述光学图像中的连续亮点围成的封闭区域,并提取出所述封闭区域中符合预设面积阈值的区域作为单晶区域；若所述单晶区域内存在连续亮点,则所述二维材料层中的所述单晶区域存在缺陷。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于总线接口的数学运算加速器集成电路
{Author}: 张磊;余向阳;徐叔喜;汪健
{Author Address}: 215159 江苏省苏州市高新区龙山路89号
{Subsidiary Author}: 中国兵器工业集团第二一四研究所苏州研发中心
{Date}: 2024-12-13
{Notes}: CN119127782A
{Abstract}: 本发明公开了半导体集成电路中IP设计技术领域的一种基于总线接口的数学运算加速器集成电路,包括AXI总线,集成于SoC片上系统中；DMA模块,与AXI总线通信连接,用于通过AXI总线从SoC片上系统中读取操作数和操作指令,并存入内部运算RAM中；CMD-parser模块,与DMA模块通信连接,用于获取操作数和操作指令并解析生成操作数WORD和操作指令WORD；MATRIX模块,与CMD指令码模块通信连接,用于获取操作数WORD和操作指令WORD,并根据相应的运算功能进行运算；SRAM存储器,与AXI总线和CMD-parser模块通信连接,用于存储操作数WORD和运算结果；本发明使用时可以挂接于基于AXI总线的SoC电路设计中,不再需要外部使用独立的数学运算电路,减小了系统体积,提高运算效率。
{Subject}: 1.一种基于总线接口的数学运算加速器集成电路,其特征在于,包括：AXI总线,集成于SoC片上系统中；DMA模块,与所述AXI总线通信连接,用于通过所述AXI总线从SoC片上系统中读取操作数和操作指令,并存入内部运算RAM中；CMD-parser模块,与所述DMA模块通信连接,用于获取所述操作数和所述操作指令并解析生成操作数WORD和操作指令WORD；MATRIX模块,与所述CMD指令码模块通信连接,用于获取所述操作数WORD和所述操作指令WORD,并根据相应的运算功能进行运算；SRAM存储器,与所述AXI总线和所述CMD-parser模块通信连接,用于存储操作数WORD和运算结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种芯片立体封装工艺技术的可靠性数据管理方法及系统
{Author}: 陈雨森;章双全;马衍青;徐士猛;付乐琪
{Author Address}: 100000 北京市丰台区长辛店镇园博园南路渡业大厦7层718室
{Subsidiary Author}: 辰极智航(北京)科技有限公司
{Date}: 2024-12-13
{Notes}: CN119129403A
{Abstract}: 本发明公开了一种芯片立体封装工艺技术的可靠性数据管理方法及系统,涉及大数据分析技术领域。所述方法是先针对在所有裸芯片叠层立体封装产品中且具有不同芯片型号的各款裸芯片,基于对应的所有裸芯片的多个立体封装工艺参数和所属封装产品的成品率,建模得到对应的成品率预测模型,然后针对目标产品中各颗裸芯片,根据对应的芯片型号,匹配得到对应的成品率预测模型,最后应用与各颗裸芯片对应的成品率预测模型,基于寻优算法对各颗裸芯片的多个立体封装工艺参数进行优化,得到为目标产品设计的芯片立体封装工艺方案并予以输出,如此不但可以自动管理分析得到新产品的最优芯片立体封装工艺方案,还可大大降低人力物力成本,缩短工艺设计时长。
{Subject}: 1.一种芯片立体封装工艺技术的可靠性数据管理方法,其特征在于,包括：获取所有裸芯片叠层立体封装产品的可靠性数据,其中,所述裸芯片叠层立体封装产品包含有自下而上堆叠的至少两个裸芯片,所述可靠性数据包含有芯片立体封装工艺方案及成品率,所述芯片立体封装工艺方案包含有在相应产品中各个裸芯片的多个立体封装工艺参数；针对在所述所有裸芯片叠层立体封装产品中且具有不同芯片型号的各款裸芯片,将对应的所有裸芯片的所述多个立体封装工艺参数作为第一模型输入项,以及将对应的所有裸芯片的所属封装产品的成品率作为第一模型输出项,对基于第一人工智能算法的第一机器学习模型进行率定验证建模,得到对应的成品率预测模型；获取在待采用裸芯片叠层立体封装工艺的目标产品中的各颗裸芯片的芯片型号；针对所述各颗裸芯片,根据对应的芯片型号,匹配得到对应的成品率预测模型；应用与所述各颗裸芯片对应的成品率预测模型,基于寻优算法对所述各颗裸芯片的所述多个立体封装工艺参数进行优化,得到为所述目标产品设计的所述芯片立体封装工艺方案并予以输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 布局合法化检查和填充单元插入方法及装置、设备、介质
{Author}: 邹鹏;陈国豪
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区云汉路979号2楼
{Subsidiary Author}: 上海立芯软件科技有限公司
{Date}: 2024-12-13
{Notes}: CN119129510A
{Abstract}: 本申请提供一种布局合法化检查和填充单元插入方法及装置、设备、介质,应用于集成电路设计自动化技术领域,在集成电路设计的合法化阶段模拟填充单元插入,在填充单元实际插入前提前检测出潜在的违规问题,并通过单元移动消除违规,实现合法化阶段与填充单元插入阶段相互协同,确保了填充单元插入阶段后,物理电路设计不违反离子注入层约束,从而显著提升了整体设计的合规性,使得版图设计在满足复杂工艺要求的同时,有效缩短了设计周期。
{Subject}: 1.一种集成电路版图布局合法化检查方法,其特征在于,包括：根据工艺节点和离子注入层约束,通过动态规划将电路设计版图生成对应的查找表；其中,所述离子注入层约束至少包括：行内最小宽度约束、行内最小间距约束、行间最小宽度约束和行间最小间距约束；所述查找表包括：推理模式查找表和违规模式查找表；对每一个待布局单元和放置位置进行如下遍历来得到合法化的版图布局结果：将当前待布局单元尝试放置在当前指定的放置位置,然后以当前待布局单元为中心,根据预设的识别窗口最佳大小生成当前处理窗口,并在当前处理窗口给定一个离子注入层,接着根据所述推理模式查找表对当前处理窗口内的空白位点进行所述离子注入层的预填充推理,直至无法进一步推理,最后根据所述违规模式查找表判断当前处理窗口是否存在违规,并根据违规情况和已放置的其他单元放置情况,决定下一轮遍历对应的待布局单元和放置位置；其中,待布局单元包括待布局的逻辑单元和填充单元。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 场效应管制备方法、场效应管及集成电路
{Author}: 杨彪;张天畅;张爱忠
{Author Address}: 518000 广东省深圳市南山区粤海街道高新区社区科技南十二路012号曙光大厦866
{Subsidiary Author}: 深圳市至信微电子有限公司
{Date}: 2024-12-13
{Notes}: CN119132960A
{Abstract}: 本申请公开了一种场效应管制备方法、场效应管以及集成电路,其中方法包括提供碳化硅基板；碳化硅基板包括碳化硅衬底以及设置于碳化硅衬底上的第一碳化硅外延层；在第一碳化硅外延层中形成源极屏蔽层并在第一碳化硅外延层上形成第二碳化硅外延层；在第二碳化硅外延层中形成栅极屏蔽层并在第二碳化硅外延层上第三碳化硅外延层；在碳化硅外延层上形成栅极和源极,得到目标场效应管。本申请可广泛应用于半导体技术领域。
{Subject}: 1.一种场效应管制备方法,其特征在于,包括：提供碳化硅基板；所述碳化硅基板包括碳化硅衬底以及设置于所述碳化硅衬底上的第一碳化硅外延层；在所述第一碳化硅外延层中形成源极屏蔽层并在所述第一碳化硅外延层上形成第二碳化硅外延层；在所述第二碳化硅外延层中形成栅极屏蔽层并在所述第二碳化硅外延层上第三碳化硅外延层；在所述第三碳化硅外延层中形成P阱层并在所述P阱层中形成N型重掺杂层；在所述第三碳化硅外延层中形成第一沟槽；所述第一沟槽贯穿所述P阱层、所述N型重掺杂层以及所述第三碳化硅外延层,使所述栅极屏蔽层外露；在所述P阱层中形成第一P+注入层以及第二沟槽；所述第二沟槽贯穿所述P阱层、所述第三碳化硅外延层以及所述第二碳化硅外延层,使所述源极屏蔽层外露；在所述第二沟槽的内壁形成第二P型掺杂层并在所述第二沟槽中形成源极,使所述源极与所述第二P型掺杂层形成欧姆接触且所述第二P型掺杂层与所述源极屏蔽层抵接；在所述第一沟槽中形成栅极并在所述第一沟槽的内壁形成氧化层；所述氧化层与所述栅极屏蔽层抵接；在所述栅极上形成绝缘层,并在所述源极以及所述绝缘层上形成金属层,得到目标场效应管。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种极短沟道纳米墙(NWaFET)器件栅极自对准实现方法
{Author}: 李平;宋沛林;廖永波;李超
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2024-12-13
{Notes}: CN119132961A
{Abstract}: 本发明公开了一种极短沟道纳米墙(NWaFET)器件栅极自对准实现方法,涉及微电子技术和集成电路(IC)领域。本发明一种极短沟道纳米墙(NWaFET)器件栅极自对准实现方法,该方法将MOS器件在垂直方向上堆叠,该结构能够提高IC集成度,节约芯片面积,该垂直结构同时采用了栅极自对准的方式,该发明结构的栅极区域仅包裹沟道区域或沟道区及与其相邻的轻掺杂漂移区,能够极大减小栅极与重掺杂区域间的寄生电容,使器件频率特性提高。利用氮化硅和氧化硅作为掩膜,实现栅极自对准,减少了光刻次数和多次套刻带来的误差,提高了集成电路的集成度,降低了制作工艺的难度和成本。
{Subject}: 1.一种极短沟道纳米墙(NWaFET)器件栅极自对准实现方法,其特征在于,在该结构最下方为一个P-well硅单晶半导体区域101,在该p-well硅单晶半导体区域101上部形成NMOS器件的硅单晶N+漏极区域102；在该N+漏极区域102上方有N-硅单晶漏极区域103；在该N-漏极区域103上方是P型沟道半导体区域104；在该p型沟道半导体区104上方是N+硅单晶半导体源极区域105；所述N+漏极区域102包括上部和下部,下部宽于下部,下部的下表面和侧面被P-well区域101包围,在上述NMOS的N-漏极区域103、P型沟道半导体区域104、N+源极区域105的侧面设置有沟槽,沟槽的下表面低于NMOS的N+区域102和N-区域漏极区域103的界面或与之持平；沟槽内填充有栅电极108和绝缘介质110；栅电极108的下表面低于NMOS的P沟道区域104和N-漏极区域103的界面或与之持平,栅电极108的上表面高于NMOS的P沟道区域104和N+源极区域105的界面或与之持平。栅电极108由重掺杂多晶构成。绝缘栅介质110用于隔离栅电极108和其他半导体区。NMOS漏电极109设置于NMOS的N-漏极区域103、P型沟道区域104、N+源极区域105的侧面。NMOS金属栅电极107设置于NMOS的多晶栅区域108上方,P沟道区域104、N+源极区域105的侧面。绝缘材料106使得NMOS漏电极109与NMOS的N-漏极区域103、P型沟道半导体区104、N+源极区域105隔离。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装件、封装基板及其制造步骤
{Author}: 周奔;徐钱豪;汪铭泽;江凯
{Author Address}: 311258 浙江省杭州市萧山区闻堰街道时代大道4887号9号楼1-101室
{Subsidiary Author}: 杭州成芯微电子有限公司
{Date}: 2024-12-13
{Notes}: CN119132981A
{Abstract}: 本发明涉及集成电路封装技术领域,具体为一种集成电路封装件、封装基板及其制造步骤,包括：限位杆,限位杆的表面设置有封装基板；升降杆,升降杆的表面设置有第一弹簧,升降杆的表面固定有延伸板的,延伸板的表面开设有第一通孔,第一通孔中插接有固定块,延伸板的表面固定有弹性板,封装基板的表面固定有支撑杆；及第二通孔,设于弹性板的表面；有益效果为：封装基板的内部设置有丝杆,丝杆转动带动封装基板在限位杆的表面进行移动,当封装基板停止在限位杆的表面时,滑块会在滑槽中移动,使得插接块移动到卡槽中,且卡槽中设置有形变块,插接块顶持在形变块的表面,使得形变块发生形变,插接块插接进卡槽中,使得升降板上移。
{Subject}: 1.一种集成电路封装件、封装基板,其特征在于：包括：限位杆(1),限位杆(1)的表面设置有封装基板(3)；升降杆(13),升降杆(13)的表面设置有第一弹簧(14),升降杆(13)的表面固定有延伸板(12)的,延伸板(12)的表面开设有第一通孔(15),第一通孔(15)中插接有固定块(16),延伸板(12)的表面固定有弹性板(21),封装基板(3)的表面固定有支撑杆(19)；及第二通孔(20),设于弹性板(21)的表面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路产品研磨后分层高度的测量的方法
{Author}: 胡肖
{Author Address}: 215000 江苏省苏州市中国(江苏)自由贸易试验区苏州片区苏州工业园区苏虹西路188号10号楼二楼
{Subsidiary Author}: 日月新检测科技(苏州)有限公司
{Date}: 2024-12-13
{Notes}: CN119132993A
{Abstract}: 本发明公开了集成电路产品研磨后分层高度的测量的方法,属于集成电路技术领域,包括：提供芯片,使用SAT扫描样品,通过成像图呈现芯片的整体形貌,画出中心位置,在芯片中心位置上通过钻孔机在散热盖上打孔,将FCBGA样品加热,将位移传感器的两根探针垂直于芯片,第一探针扎在芯片表面,第二探针扎在孔边缘的散热盖上,将探针另外一端连接位移传感器设备,启动位移传感器设备,控制加热台加热到不同温度,通过测温仪检测FCBGA样品的实时温度,记录样品温度和位移,通过传感器位移数据计算出位移差,即散热盖与芯片之间的分层高度,整理数据得出温度与芯片、散热盖之间分层高度的联系,将样品进行研磨,测量得出分层高度与LVDT降到室温的位移差是否吻合。
{Subject}: 1.集成电路产品研磨后分层高度的测量的方法,其特征在于：包括以下步骤：提供芯片；使用SAT扫描样品,将聚焦位置聚焦在芯片表面时,在波形图上选择芯片的位置波形,通过成像图呈现出芯片的整体形貌；根据芯片的表面成像图,画出芯片的中心位置；将FCBGA样品的散热盖面朝上放置,在芯片的中心位置在散热盖上打孔；将FCBGA样品的散热盖面朝上放置在加热台上进行加热；将位移传感器的两根探针垂直于芯片,第一探针扎在芯片表面,第二探针扎在孔边缘的散热盖上；将探针另外一端连接位移传感器设备,启动位移传感器设备,控制加热台加热到不同温度,通过测温仪检测FCBGA样品的实时温度；记录样品温度和位移,通过传感器位移数据计算出位移差,即散热盖与芯片之间的分层高度；整理数据,得出温度与芯片、散热盖之间分层高度的联系；将做完LVDT测试的样品进行研磨,测量得出分层高度与LVDT降到室温的位移差是否吻合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 新型半导体IC集成电路支架上料结构
{Author}: 邓高恒;熊礼文;李建龙
{Author Address}: 518000 广东省深圳市宝安区新安街道兴东社区67区隆昌路2号甲岸科技园3号厂房501
{Subsidiary Author}: 德沃科学技术(深圳)有限公司
{Date}: 2024-12-13
{Notes}: CN119133054A
{Abstract}: 一种新型半导体IC集成电路支架上料结构,它涉及半导体固晶设备技术领域,具有堆料上料模式和料盒上料模式,上料结构包括基座、堆料架、送料托盘、吸盘取料组件、推料盒组件以及推料组件,使用堆料上料模式上料时,吸盘取料组件将待固晶支架依次吸取至送料托盘的送料轨道上,推料组件将送料轨道上的待固晶支架推入固晶机的送料通道上；使用料盒上料模式上料时,将送料托盘上的送料轨道拆下,吸盘取料组件移动至送料托盘远离堆料架的一侧,推料盒组件将料盒推送至送料托盘上,推料组件将料盒中的待固晶支架依次推入固晶机的送料通道上。采用上述技术方案,能够兼容堆料上料模式和料盒上料模式,提高了生产效率,且操作简单方便,利于市场推广。
{Subject}: 1.一种新型半导体IC集成电路支架上料结构,其特征在于,其具有堆料上料模式和料盒上料模式,所述上料结构包括：基座(10)；堆料架(20),设于所述基座(10)的上方,用于承载装满待固晶支架(23)的料盒(22)或承载堆叠放置有待固晶支架(23)的料盘(21)；送料托盘(30),设于所述堆料架(20)的一侧,能够相对堆料架(20)沿Z轴方向竖直升降,且其顶面可拆卸设有与固晶机的进料通道连通的送料轨道(31)；吸盘取料组件(40),设于堆料架(20)和送料托盘(30)的上方,其能够相对堆料架(20)沿X轴方向和Z轴方向移动,在所述堆料上料模式下,所述吸盘取料组件(40)用于将堆叠放置于料盘(21)上的待固晶支架(23)依次吸取至送料轨道(31)上；推料盒组件(50),设于所述堆料架(20)上,在所述料盒(22)上料模式中,所述推料盒组件(50)用于将装满待固晶支架(23)的料盒(22)推送至送料托盘(30)上；以及推料组件(60),设于所述送料托盘(30)背离固晶机的送料通道的一侧,其用于在所述堆料上料模式下,将吸盘取料组件(40)吸取至送料轨道(31)上的待固晶支架(23)推入固晶机的送料通道上,或在所述料盒上料模式下,将所述推料盒组件(50)从堆料架(20)推送至送料托盘(30)上的料盒(22)内的待固晶支架(23)依次推入固晶机的送料通道上；使用所述堆料上料模式上料时,所述吸盘取料组件(40)将堆叠放置于料盘(21)上的待固晶支架(23)依次吸取至送料托盘(30)的送料轨道(31)上,所述推料组件(60)将送料轨道(31)上的待固晶支架(23)推入固晶机的送料通道上,实现堆料上料；使用所述料盒上料模式上料时,将所述送料托盘(30)上的送料轨道(31)拆下,所述吸盘取料组件(40)移动至送料托盘(30)远离堆料架(20)的一侧,所述推料盒组件(50)将位于堆料架(20)上的料盒(22)推送至送料托盘(30)上,所述推料组件(60)将料盒(22)中的待固晶支架(23)依次推入固晶机的送料通道上,实现料盒(22)上料。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于激光3D打印制备多材料复合集成电路器件的方法
{Author}: 曹宇;黄晨;刘文文;陈洁;侯智善;孙轲;薛伟
{Author Address}: 325000 浙江省温州市瓯海经济开发区东方南路38号温州市国家大学科技园孵化器
{Subsidiary Author}: 温州大学
{Date}: 2024-12-13
{Notes}: CN119133099A
{Abstract}: 本发明提供了一种基于激光3D打印制备多材料复合集成电路器件的方法,该方法包括：建立待制备的多材料复合集成电路器件的三维结构模型,使用激光3D打印机按照分层切片和设置的工艺参数,逐层打印出多材料复合集成电路器件的机械结构；再通过微注射的方式将导电材料注入预留的导电通道中,实现电子结构的微压铸成型；之后再进行预设温度的共烧工艺,使机械结构和电子结构二者形成牢固的结合,最后再进行封装。此方法突破了传统多材料集成电路制备技术的局限性,可以增加设计的灵活性,改善结构的精细度,制备流程简单快速,减少了工艺制备的周期和和成本,更加适应快速迭代和个性化器件的定制需求。
{Subject}: 1.一种基于激光3D打印制备多材料复合集成电路器件的方法,其特征在于,包括如下步骤：(1)使用计算机辅助设计软件,建立待制备的多材料复合集成电路器件的三维结构模型,将所述三维结构模型的导电部分预留成空心的导电通道；(2)针对步骤(1)建立的三维结构模型,进行分层切片和工艺参数设置；(3)使用激光3D打印机按照分层切片和设置的工艺参数,逐层打印出多材料复合集成电路器件的机械结构；(4)针对步骤(3)制备的多材料复合集成电路器件的机械结构,依据其电子结构,通过微注射的方式将导电材料注入预留的导电通道中,实现电子结构的微压铸成型；(5)针对完成机械结构和电子结构成型的多材料复合集成电路器件,进行预设温度的共烧工艺,使机械结构和电子结构二者形成牢固的结合；(6)通过激光3D打印对制备好的多材料复合集成电路器件进行封装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 供配电模组及封装供配电模组的方法
{Author}: 包义颖;尤祥安;周云燕;侯峰泽;闫娜;王启东
{Author Address}: 100029 北京市朝阳区北土城西路3号
{Subsidiary Author}: 中国科学院微电子研究所
{Date}: 2024-12-13
{Notes}: CN119133164A
{Abstract}: 本公开提供了一种供配电模组及封装供配电模组的方法,供配电模组包括：变压器；两个封装模块,每个封装模块包括：封装基板,封装基板的底面设置有导电层,两个导电层分别与变压器的顶部和底部电连接,以形成垂直堆叠；以及多个电功能器件,封装在封装基板的内部；以及两个侧面电极组,两个侧面电极组分别沿竖直方向电连接在两个封装模块的两侧,以实现供配电模块与外部电路之间的电气连接和信号传输。
{Subject}: 1.一种供配电模组,其中,包括：变压器；两个封装模块,每个所述封装模块包括：封装基板,所述封装基板的底面设置有导电层,两个所述导电层分别与所述变压器的顶部和底部电连接,以形成垂直堆叠；以及多个电功能器件,封装在所述封装基板的内部；以及两个侧面电极组,两个所述侧面电极组分别沿竖直方向电连接在所述两个封装模块的两侧,以实现供配电模块与外部电路之间的电气连接和信号传输。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新型级联晶体管的纳米墙(NWaFET)IC结构
{Author}: 李平;李超;廖永波;付兴
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2024-12-13
{Notes}: CN119133181A
{Abstract}: 本发明公开了一种新型级联晶体管的纳米墙(NWaFET)IC结构,涉及微电子技术和集成电路(IC)领域。本发明中的晶体管级联结构模型包含两个甚至多个纵向的MOS结构,将多个晶体管通过U字形排列,通过灵活改变MOS管的源、漏区以及栅极连接方式来实现多个纳米墙结构晶体管的串联,并联和级联增益级。本发明既可以提高晶体管级联结构的集成度,也可实现级联模式的灵活转变。
{Subject}: 1.一种新型级联晶体管的纳米墙(NWaFET)IC结构,其特征在于,每个单元包含多个纵向的MOS结构,每个纵向的MOS结构分别由N+区、N-区、P+沟道区、N-区、N+区以及P-well组成,其中下方的N+区以及P-well被多个纵向MOS管共用。两个纵向MOS管之间由SiO2隔离,栅极材料为Poly-Si,分别位于P+沟道区的侧面,可通过金属引线分别引出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新型纳米墙(NWaFET)IC基本结构
{Author}: 廖永波;林嘉诚;李平;彭鹏
{Author Address}: 611731 四川省成都市高新区(西区)西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2024-12-13
{Notes}: CN119133239A
{Abstract}: 本文提出的一种新型纳米墙IC基本结构涉及微电子技术和集成电路领域。通过在远离沟道表面的内部嵌入二氧化硅,有效的抑制了DIBL效应,并减小了漏电流。
{Subject}: 1.一种新型纳米墙(NWaFET)IC基本结构,其特征在于,该器件结构是在NWaFET基本结构的基础上,中间嵌入了二氧化硅绝缘部分。如图1立体图,2剖视图所示：其中区域(108,116,117)是重掺杂源区N+,区域(110,122,140)是轻掺杂漏区N-,区域(109,120,119)是重掺杂沟道区P+,区域(111,123)是重掺杂漏区N+,区域(102,121)是内嵌其中的二氧化硅绝缘部分,从源极(108,116,117)表面到轻掺杂漏极(110,122)处,具体嵌入轻掺杂漏极(140,122,110)处深度可调。侧面是紧贴硅区域的栅氧化层区域(101,104,103,115,118),再外面一层是栅极材料(105,106,107,113,114)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 印刷电路板组件、集成电路及电子设备
{Author}: 张永甲;宋玉娜;郭峰;刘璀
{Author Address}: 215128 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-12-13
{Notes}: CN119136435A
{Abstract}: 本发明提供一种印刷电路板组件、集成电路及电子设备,印刷电路板组件包括目标印刷电路板和焊盘,沿目标印刷电路板上焊球阵列封装区域的边界周向设置的各焊盘均为第一焊盘或均为第二焊盘。本发明提供的印刷电路板组件、集成电路及电子设备,印刷电路板组件中沿目标印刷电路板上焊球阵列封装区域的边界周向设置的各焊盘的热膨胀系数一致,避免了目标印刷电路板上焊球阵列封装区域的边界周向设置的各焊盘出现第一焊盘和第二焊盘相邻的情况,进而更好地避免设置于目标印刷电路板上的焊球阵列封装区域的边界处以及边角处的焊盘下方的绝缘层撕裂,能够提高印刷电路板组件电气性能以及机械强度的稳定性,能够提高印刷电路板组件的可靠性。
{Subject}: 1.一种印刷电路板组件,其特征在于,包括：目标印刷电路板和焊盘；所述焊盘设置于所述目标印刷电路板中的绝缘层上；所述焊盘包括第一焊盘和/或第二焊盘；所述第一焊盘的下方设置有过孔,所述过孔的内壁覆盖有金属层,所述金属层的内部填充有绝缘材料；沿所述目标印刷电路板上焊球阵列封装区域的边界周向设置的各所述焊盘均为所述第一焊盘或均为所述第二焊盘。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种窄带隙小分子材料及其制备的短波红外有机光电探测器
{Author}: 黄辉;王松
{Author Address}: 100049 北京市石景山区玉泉路19号(甲)
{Subsidiary Author}: 中国科学院大学
{Date}: 2024-12-10
{Notes}: CN119101064A
{Abstract}: 本发明涉及一种窄带隙小分子材料及其制备的短波红外有机光电探测器,所述器件结构为反向器件结构,小分子材料的光吸收范围超过1000nm,材料结构的特点保证了光电探测器在短波红外区具有较高的光响应度和快的响应速度,满足于快速实时成像的需求；本发明还涉及短波红外光电探测器阵列器件的加工,并基于此阵列器件实现了对硅基集成电路的无损探伤应用。
{Subject}: 1.一种窄带隙小分子材料,其特征在于：分子结构通式如式I所示：其中,X-1、X-2、X-3和X-4各自独立的选自硫族元素：O、S、Se、Te；Y-1、Y-2、Y-3和Y-4各自独立的选自卤族元素：F、Cl、Br、I；侧链基团R-1、R-2、R-3和R-4各自独立的选自支链型的烷基侧链。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高对比度的晶圆级台阶标准片的制备方法
{Author}: 吴子若;杜建立
{Author Address}: 201100 上海市闵行区华宁路3333号18幢2楼北A区B1室
{Subsidiary Author}: 上海鉴影光学科技有限公司
{Date}: 2024-12-10
{Notes}: CN119108265A
{Abstract}: 本发明涉及一种高对比度的晶圆级台阶高度标准片的制备方法,包括以下步骤：S1、采用镀膜技术在第一结构上依次沉积二氧化硅膜层和硅膜层,得到第二结构；S2、通过光刻对步骤S1得到的第二结构进行预设图形定义,对定义好图形的样品进行干法刻蚀,直到最上方的硅膜层被刻蚀,露出二氧化硅膜层,得到第三结构；S3、采用镀膜技术在步骤S2得到的第三结构表面沉积二氧化硅保护膜层,得到高对比度的晶圆级台阶标准片。本发明采用上述一种高对比度的晶圆级台阶标准片的制备方法,有效解决了台阶标物对比度低的问题,具备较高的台阶均匀性和稳定性,同时不存在金属元素污染,能广泛应用于微纳检测设备的自动化检测中。
{Subject}: 1.一种高对比度的晶圆级台阶标准片的制备方法,其特征在于,包括以下步骤：S1、采用镀膜技术在第一结构上依次沉积二氧化硅膜层和硅膜层,得到第二结构；S2、通过光刻对步骤S1得到的第二结构进行预设图形定义,对定义好图形的样品进行干法刻蚀,直到最上方的硅膜层被刻蚀,露出二氧化硅膜层,得到第三结构；S3、采用镀膜技术在步骤S2得到的第三结构表面沉积二氧化硅保护膜层,得到高对比度的晶圆级台阶标准片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种金属针巨量转移热解膜封装工艺
{Author}: 张生;郭桂冠;林子翔
{Author Address}: 215000 江苏省苏州市苏州工业园区苏虹西路188号
{Subsidiary Author}: 日月新半导体(苏州)有限公司
{Date}: 2024-12-10
{Notes}: CN119108285A
{Abstract}: 本发明公开了一种金属针巨量转移热解膜封装工艺,属于电子封装技术领域,包括：提供载板；于所述载板上张贴热解膜；提供载具；通过所述载具于所述载板上排列放置金属针；移除所述载具,使所述金属针粘贴在热解膜上；将所述载板、热解膜和金属针倒置在底板上；通过回流焊将所述金属针固定在底板上并移除所述载板和热解膜；于所述底板上安装芯片；于所述金属针和安装芯片外部通过封装材料进行封装；对所述封装材料研磨,露出所述金属针和安装芯片。本发明通过载板上面贴热解膜的工艺,在回流焊的时候可以压住铜柱,起到一个辅助焊接的作用,让金属针不容易偏移且不会造成焊接不良,在回流焊之后可以直接移除,不需要研磨去除,降低了工艺难度。
{Subject}: 1.一种金属针巨量转移热解膜封装工艺,其特征在于：包括：提供载板；于所述载板上张贴热解膜；提供载具；通过所述载具于所述载板上排列放置金属针；移除所述载具,使所述金属针粘贴在热解膜上；将所述载板、热解膜和金属针倒置在底板上；通过回流焊将所述金属针固定在底板上并移除所述载板和热解膜；于所述底板上安装芯片；于所述金属针和安装芯片外部通过封装材料进行封装；对所述封装材料研磨,露出所述金属针和安装芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具有隔离功能的收音电路及电子设备
{Author}: 唐锐坤
{Author Address}: 523290 广东省东莞市石碣镇横滘兴横路3号
{Subsidiary Author}: 东莞市辉和科技有限公司
{Date}: 2024-12-10
{Notes}: CN119109542A
{Abstract}: 本发明涉及收音设备技术领域,公开一种具有隔离功能的收音电路及电子设备。收音电路包含音频接收电路和收音集成电路,音频接收电路有至少两条不同类型信号接收线路,一条包括接收第一类型信号的第一天线结构及依次连接的第一电感、第一电容、放大元件和第二电容,第二电容连接信号处理芯片；另一条有接收第二类型信号的第二天线结构,其一端通过可切换连接元件接地,另一端连第二电容。收音集成电路含信号处理芯片,各信号接收线路共同连接此芯片。当一条信号接收线路输入第一类型信号时,可切换连接元件断开另一条线路,有效防止不同类型信号干扰,提高音频播放质量。
{Subject}: 1.一种具有隔离功能的收音电路,其特征在于,包括音频接收电路和收音集成电路,所述音频接收电路包括至少两条不同类型的信号接收线路,每条信号接收线路分别对应不同类型的信号源；所述收音集成电路包括型号处理芯片,各所述信号接收线路共同连接至同一所述信号处理芯片；其中的一条信号接收线路包括：用于接收第一类型信号的第一天线结构,以及与所述第一天线结构依次连接的第一电感元件、第一电容元件、放大元件和第二电容元件,所述第二电容元件连接至所述信号处理芯片；另一条信号接收线路包括：用于接收第二类型信号的第二天线结构,所述第二天线结构的一端通过一可切换连接元件接地,第二天线结构的另一端连接至所述第二电容元件与所述信号处理芯片的共接端；其中,当第一类型信号输入时,所述可切换连接元件断开以防止对第二天线结构接收的第二类型信号造成干扰。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种针对绝缘线路接地线异常挂设的声光报警装置及方法
{Author}: 陆建军;李明杰;何祥超;汤小明;孙霞
{Author Address}: 226006 江苏省南通市青年中路52号
{Subsidiary Author}: 国网江苏省电力有限公司南通供电分公司
{Date}: 2024-12-10
{Notes}: CN119107737A
{Abstract}: 本发明公开了一种针对10kV绝缘线路接地线异常挂设的声光报警装置及方法,该装置包括集成电路、改良版接地线夹,接地线夹用于与导体充分接触,为集成电路提供判断依据。其内部对称装有嵌入式压簧,两侧的压簧分别与检测模块的端口连接,检测模块包括状态单元、控制单元和预警单元；状态单元与两侧的压簧连通,其用于将接地线的挂设状态信号发送给控制单元,控制单元控制预警单元的运行状态；本发明对应的声光报警装置操作简便,工作人员只需打开装置电源,挂设正确与否,会通过指示灯和蜂鸣器直接反馈,通过此装置,可大大提高了挂设接地线的可靠性及安全性。从而保护工作人员因接地线挂设不到位而受触电伤害。
{Subject}: 1.一种针对绝缘线路接地线异常挂设的声光报警装置,其特征在于,包括接地线夹,所述接地线夹用于与导体充分接触,为电信号提供通路,其内部对称设置有两个内嵌式对称压簧,所述压簧呈弧形,两侧的压簧分别与检测模块的端口连接,所述检测模块为集成电路,包括状态单元、控制单元和预警单元；所述状态单元与两侧的压簧连通,其用于将接地线的挂设状态信号发送给所述控制单元,所述控制单元控制所述预警单元的运行状态；所述状态单元包括线性光耦,所述线性光耦根据接地线的挂设状态呈现不同的导通模式,从而形成不同的信号发送给控制单元,所述线性光耦的输入连接第一控制端,所述第一控制端的端口包括两个,其分别与两个压簧连接,其根据接收接地导线的挂设状态信号,呈现不同的电路状态,从而控制所述线性光耦的开关模式。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测温保护插座
{Author}: 张楠;朱天成;徐艺轩;朱琳;付月;张晓杭
{Author Address}: 300300 天津市东丽区空港经济区保税路357号
{Subsidiary Author}: 天津津航计算技术研究所
{Date}: 2024-12-10
{Notes}: CN119108980A
{Abstract}: 本发明提供一种集成电路测温保护插座,包括：将壳体安装至集成电路的线路板上,利用导热组件传递元器件的热量,温度检测装置检测导热组件传递的热量,并生成温度检测信号。控制装置接收温度检测信号,并判断元器件当前温度与设定温度的大小；当元器件温度大于设定温度时,控制装置切断集成电路的电源。通过上述闭环的控制方式,可以实时监测元器件的温度,当温度过高时,切断电源以保证整个集成电路安全。这种外部安装插座的方式,不会使元器件面积增大,不会使集成电路的复杂度有明显增加。
{Subject}: 1.一种集成电路测温保护插座,其特征在于,包括:壳体(1),所述壳体(1)可拆卸安装在集成电路的元器件上；导热组件(2),所述导热组件(2)安装在所述壳体(1)上,用于与集成电路中的元器件抵接；温度检测装置,所述温度检测装置安装在所述壳体(1)上,用于检测所述导热组件(2)的温度得到温度检测信号；控制装置(10),所述控制装置(10)安装在所述壳体(1)上,与所述温度检测装置和所述集成电路电连接,用于接收所述温度检测信号,并根据所述温度检测信号判断所述元器件的温度大于或等于设定温度时,切断集成电路的电源。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于Virtuoso的集成电路实例设计方法
{Author}: 陈嫄;王澧;林婷婷;康美丽
{Author Address}: 214000 江苏省无锡市滨湖区建筑西路777号A6幢1-4层
{Subsidiary Author}: 无锡中微亿芯有限公司
{Date}: 2024-12-06
{Notes}: CN118761375B
{Abstract}: 本申请涉及一种基于Virtuoso的集成电路实例设计方法,涉及集成电路设计技术领域。所述方法包括：利用Virtuoso软件的Skill程序接口,按照预定执行步骤编写程序脚本文件,Virtuoso软件启动时自动加载程序脚本文件,并响应程序脚本文件的调用请求,提取并替换目标集成电路在Layout视图中实例的引用内容；预定执行步骤包括：遍历所述目标集成电路的Layout视图中的实例对象,提取满足预设替换标准的目标实例对象；将所述目标实例对象替换为引用内容指向目标库中单元视图的实例对象。采用本方法可以通过脚本自动实现Layout视图中实例的引用内容的替换,减少手动操作,提升集成电路设计效率。
{Subject}: 1.一种基于Virtuoso的集成电路实例设计方法,其特征在于,所述方法包括：利用Virtuoso软件的Skill程序接口,按照预定执行步骤编写程序脚本文件,并将所述程序脚本文件配置到Virtuoso软件环境中,Virtuoso软件启动时自动加载所述程序脚本文件,并响应所述程序脚本文件的调用请求,提取并替换目标集成电路在Layout视图中实例的引用内容；其中,编写所述程序脚本文件实现的预定执行步骤包括：遍历所述目标集成电路的Layout视图中的实例对象,提取满足预设替换标准的目标实例对象；将所述目标实例对象替换为引用内容指向目标库中单元视图的实例对象；其中,所述遍历所述目标集成电路的Layout视图中的实例对象,提取满足预设替换标准的目标实例对象,包括：获取所述目标集成电路的Layout视图所应用的所有工艺库的金属层最大数量；根据所述金属层最大数量生成特定命名字符串；在所述目标集成电路的Layout视图中获取命名格式符合所述特定命名字符串的所有过孔实例；遍历获取到的所述过孔实例,提取master属性中的库参数不是目标库的目标过孔实例。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路用电子级五氯乙硅烷生产系统
{Author}: 王少帅;于跃;魏富增;张泽玉;马英英;杨亮
{Author Address}: 014000 内蒙古自治区包头市九原区哈林格尔镇九原工业园区起航大街1号
{Subsidiary Author}: 内蒙古大全半导体有限公司
{Date}: 2024-12-06
{Notes}: CN118662942B
{Abstract}: 本发明公开了一种集成电路用电子级五氯乙硅烷生产系统,包括二氯二氢硅储罐、甲醇储罐、氯化氢储罐、反应釜、冷凝装置、分离塔、提纯塔以及产品储罐；二氯二氢硅储罐与反应釜上部的进料口连通,甲醇储罐与反应釜中部的进料口连通,氯化氢储罐与反应釜底部的进气口连通,反应釜顶部的气相出口通过管线与冷凝装置的进口连通,冷凝装置的冷凝液出口通过管线与分离塔的进料口连通,分离塔底部的塔釜液出口通过管线与提纯塔的进料口连通,提纯塔底部的塔釜液出口通过管线与产品储罐的进口连通。优点：得到的五氯乙硅烷纯度可高达99.99%,达到制备高端集成电路对五氯乙硅烷的要求；可以大大降低五氯乙硅烷生产成本,并能解决目前只能从国外进口的问题。
{Subject}: 1.一种集成电路用电子级五氯乙硅烷生产系统,其特征在于,其包括二氯二氢硅储罐、甲醇储罐、氯化氢储罐、反应釜、冷凝装置、分离塔、提纯塔以及产品储罐；所述二氯二氢硅储罐与所述反应釜上部的进料口连通,所述甲醇储罐与所述反应釜中部的进料口连通,所述氯化氢储罐与所述反应釜底部的进气口连通,所述反应釜顶部的气相出口通过管线与所述冷凝装置的进口连通,所述冷凝装置的冷凝液出口通过管线与所述分离塔的进料口连通,所述分离塔底部的塔釜液出口通过管线与所述提纯塔的进料口连通,所述提纯塔底部的塔釜液出口通过管线与产品储罐的进口连通；将二氯二氢硅、甲醇以及氯化氢按照25～35:13～18:1的摩尔比通入反应釜内,在歧化催化剂的作用下,在850～900℃、1.2～1.4Mpa的条件下发生反应,生成气态的粗五氯乙硅烷；歧化催化剂为填充有脂肪族有机叔胺、辛基苯磺酸钠、活性炭以及芳香族环状碱性化合物的阴离子弱碱性树脂；分离塔的工艺条件为：0.65～0.8Mpa、100～115℃；提纯塔的工艺条件为：0.15～0.3Mpa、80～95℃。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路用高纯硫酸铜基础电镀液的制备方法
{Author}: 陈煜宏;宋保山;杨彦春
{Author Address}: 467400 河南省平顶山市宝丰县杨庄镇兴宝一路国玺办公楼311室
{Subsidiary Author}: 河南新国玺半导体材料有限公司
{Date}: 2024-12-06
{Notes}: CN119082812A
{Abstract}: 本发明涉及集成电路技术领域,且公开了一种集成电路用高纯硫酸铜基础电镀液的制备方法,包括以下步骤：步骤一、准备电解槽；步骤二、准备材料高纯硫酸铜、高纯硫酸、氨水、高纯去离子水、聚乙烯吡咯烷酮、氯化亚锡、苯并咪唑类化合物、烷基苯磺酸钠、纳米氧化铝；步骤三、将高纯去离子水与高纯硫酸铜进行搅拌混合成溶液；步骤四、在步骤三的溶液内添加高纯硫酸进行搅拌溶解；步骤五、在步骤四的溶液内添加氨水进行调节PH值；步骤六、按照顺序依次添加聚乙烯吡咯烷酮、氯化亚锡、苯并咪唑类化合物、烷基苯磺酸钠、纳米氧化铝,并搅拌混合均匀；步骤七、对混合完成的电镀液进行过滤；步骤八、对过滤后的电镀液储存。
{Subject}: 1.一种集成电路用高纯硫酸铜基础电镀液的制备方法,其特征在于,包括以下步骤：步骤一、电镀槽准备：准备电解槽,其中安装有阳极和阴极；步骤二、准备材料：高纯硫酸铜、高纯硫酸、氨水、高纯去离子水、聚乙烯吡咯烷酮、氯化亚锡、苯并咪唑类化合物、烷基苯磺酸钠、纳米氧化铝；步骤三、初步混合：将高纯去离子水与高纯硫酸铜进行搅拌混合成溶液；步骤四、二次混合：在步骤三的溶液内添加高纯硫酸进行搅拌溶解；步骤五、调节PH值：在步骤四的溶液内添加氨水进行调节PH值；步骤六、添加其他成分：按照顺序依次添加聚乙烯吡咯烷酮、氯化亚锡、苯并咪唑类化合物、烷基苯磺酸钠、纳米氧化铝,并搅拌混合均匀制成电镀液；步骤七、过滤：对混合完成的电镀液进行过滤；步骤八、储存：对过滤后的电镀液储存于20-25°C温度、无光照且密封性良好的玻璃容器内。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 家用节水智能控制器
{Author}: 卿光宇;简菲菲;卿欣宜;简佳宜;卿山德
{Author Address}: 610000 四川省成都市青羊区浣锦滨河路296号3--3房
{Subsidiary Author}: 卿光宇;简菲菲;卿欣宜;简佳宜;卿山德
{Date}: 2024-12-06
{Notes}: CN119085138A
{Abstract}: 本发明提供了一种家用节水智能控制器(以下简称：控制器),该控制器采取临时储水法,利用水温、水流、水压和水位四个电子感应器与相对应的集成电路连接,构成智能化非重复临时储水系统和智能化非重复水循环系统。控制器能够有效控制燃气炉预热过程中水资源流失的问题,实现在低耗电的前提下节约水资源的目的。
{Subject}: 1.一种家用节水智能控制器,其特征在于：·包括临时储水箱、电源变压器、电动单向水阀门、水温感应器、水流感应器、水位感应器、水压感应器、集成电路控制基板、低压抽水泵、单向水阀、提示灯、提示铃、启动按钮、水管三通和相适应的水管；·所述临时储水箱用于暂时储存燃气炉预热过程中排放的冷水,并实现所述冷水的二次使用。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于FPGA的雷达多目标重频分选方法、系统和装置
{Author}: 王维;曹徵鉴;史跃跃;郭明新
{Author Address}: 610000 四川省成都市高新区天府大道中段1366号2栋7层15-21号、8层12-18号
{Subsidiary Author}: 成都九洲迪飞科技有限责任公司
{Date}: 2024-12-06
{Notes}: CN119087382A
{Abstract}: 本发明公开了基于FPGA的雷达多目标重频分选方法、系统和装置,方法包括：获取一组脉冲序列,记录分选开始时刻的脉冲TOA值为TOA-0,逐个计算后续N个脉冲与TOA-0的到达时间差值,将N个差值依次写入到FPGA中例化的单端口RAM中；顺序读取一个DTOA作为临时变量PRI-TEMP,将2倍被读取DTOA的值作为临时变量multiPRI-TEMP；顺序读取下一个非零DTOA作为当前DTOA与multiPRI-TEMP+Delta进行比较,若当前DTOA在multiPRI-TEMP±Delta之内,则PRI-GET-cn将t的值加1,并在当前multiPRI-TEMP上加上当前PRI-TEMP值作为新的multiPRI-TEMP；将当前读取的DTOA的地址清零；重复上述步骤,直至完成当前脉冲序列的遍历；比较当前PRI-GET-cnt与LEAST-P-MUN,若PRI-GET-cnt大于LEAST-P-MUN,输出当前PRI-TEMP作为一个目标重频参数。
{Subject}: 1.基于FPGA的雷达多目标重频分选方法,其特征在于,包括步骤：S1、获取一组脉冲序列,记录分选开始时刻的脉冲TOA值为TOA-0,依次记录后续N个脉冲的TOA值；S2、逐个计算后续N个脉冲与TOA-0的到达时间差值为[DTOA-1,DTOA-2,…,DTOA-N],将N个差值依次写入到FPGA中例化的单端口RAM中；S3、定义误差允许范围Delta；定义符合PRI-TEMP脉冲个数的参数PRI-GET-cnt；定义最小满足符合PRI-TEMP脉冲个数的参数LEAST-P-MUN；定义当前分选次数t和目标分选次数T；S4、顺序读取一个DTOA作为临时变量PRI-TEMP,将2倍被读取DTOA的值作为临时变量multiPRI-TEMP；S5、顺序读取下一个非零DTOA作为当前DTOA与multiPRI-TEMP+Delta进行比较,若当前DTOA在multiPRI-TEMP±Delta之内,则PRI-GET-cn将t的值加1,并在当前multiPRI-TEMP上加上当前PRI-TEMP值作为新的multiPRI-TEMP；将当前读取的DTOA的地址清零；S6、重复步骤S5,直至完成当前脉冲序列的遍历；比较当前PRI-GET-cnt与LEAST-P-MUN,若PRI-GET-cnt大于LEAST-P-MUN,输出当前PRI-TEMP作为一个目标重频参数,将t的值加1；S7、比较当前t与T,若t＝T,则结束本次重频分选,清空RAM,返回步骤S1获取一组新的脉冲序列。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种测试方法、装置、存储介质及程序产品
{Author}: 田池贤
{Author Address}: 401135 重庆市渝北区两江新区龙兴镇现代大道120号1幢
{Subsidiary Author}: 重庆长安科技有限责任公司
{Date}: 2024-12-06
{Notes}: CN119087972A
{Abstract}: 本申请涉及一种测试方法、装置、存储介质及程序产品,涉及汽车测试技术领域。至少解决相关技术中测试效率较低、准确率较低的技术问题。方法包括：获取域控制器的待测试对象,该待测试对象包括以下至少之一：一级电源系统、该一级电源系统下的二级电源系统、该二级电源系统下的三级电源系统、该一级电源系统下的电源管理集成电路、该一级电源系统下的系统基控制器；基于该待测试对象,确定该待测试对象的测试方案；基于该待测试对象的测试方案,对该待测试对象进行测试,得到该待测试对象的目标测试结果,该目标测试结果用于指示该待测试对象的上下电是否正常。
{Subject}: 1.一种测试方法,其特征在于,包括：获取域控制器的待测试对象,所述待测试对象包括以下至少之一：一级电源系统、所述一级电源系统下的二级电源系统、所述二级电源系统下的三级电源系统、所述一级电源系统下的电源管理集成电路、所述一级电源系统下的系统基控制器；基于所述待测试对象,确定所述待测试对象的测试方案；基于所述待测试对象的测试方案,对所述待测试对象进行测试,得到所述待测试对象的目标测试结果,所述目标测试结果用于指示所述待测试对象的上下电是否正常。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种固件烧录方法、装置、计算机设备及存储介质
{Author}: 陈瑾;李宏宏;高明
{Author Address}: 250000 山东省济南市高新区港西路2177号港盛大厦4层401室
{Subsidiary Author}: 山东云海国创云计算装备产业创新中心有限公司
{Date}: 2024-12-06
{Notes}: CN119088407A
{Abstract}: 本发明涉及计算机技术领域,公开了一种固件烧录方法、装置、计算机设备及存储介质,应用于BMC,该方法包括：在第一内核上运行的基板管理控制器固件发生异常的情况下,第二内核接收CPU下发的烧录请求和目标固件的镜像数据,烧录请求包括镜像数据对应的待烧录器件的器件类型和器件信息；将镜像数据存储在存储器中,并根据器件类型和器件信息确定待烧录器件；基于烧录请求,从存储器中读取镜像数据,并将读取的镜像数据连续烧录至待烧录器件。本发明可以避免依赖于BMC固件正常运行进行器件的固件烧录,或通过烧录治具对每个器件进行单独固件烧录导致的效率低且容易出错的问题。
{Subject}: 1.一种固件烧录方法,其特征在于,应用于基板管理控制器,所述基板管理控制器分别与中央处理器CPU和存储器相连接,所述基板管理控制器包括第一内核和第二内核,所述方法包括：在所述第一内核上运行的基板管理控制器固件发生异常的情况下,所述第二内核接收所述CPU下发的烧录请求和目标固件的镜像数据,所述烧录请求包括所述镜像数据对应的待烧录器件的器件类型和器件信息；所述第二内核将所述镜像数据存储在所述存储器中,并根据所述器件类型和所述器件信息确定所述待烧录器件；基于所述烧录请求,所述第二内核从所述存储器中读取所述镜像数据,并将读取的所述镜像数据连续烧录至所述待烧录器件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 双多晶自对准双极工艺集成锗硅HBT的制作方法及器件
{Author}: 刘青;刘建;钟怡;黄东;阚玲;林成鹏;税国华;马丽娜;唐新悦
{Author Address}: 400060 重庆市南岸区南坪花园路14号
{Subsidiary Author}: 中国电子科技集团公司第二十四研究所;重庆中科渝芯电子有限公司
{Date}: 2024-12-06
{Notes}: CN119092407A
{Abstract}: 本发明公开了一种双多晶自对准双极工艺集成锗硅HBT的制作方法及器件,方法包括：在硅衬底上形成第一集电极区、第二集电极区和场氧隔离区；在第一集电极区注入内基区；在集电极区形成选择性注入区；在第二集电极区中形成Si Ge异质结内基区；形成第一外基区和第二外基区；形成第一发射极窗口和第二发射极窗口；在所述第一发射极窗口形成第一多晶硅发射极区,在所述第二发射极窗口形成第二多晶硅发射极区。本发明中,可以在不显著增加工艺难度及工艺复杂度的情况下,同时实现双多晶自对准双极晶体管与Si Ge异质结双极晶体管的工艺集成,可满足多种不同的应用需求。
{Subject}: 1.一种双多晶自对准双极工艺集成锗硅HBT的制作方法,其特征在于,包括以下步骤：S1、提供硅衬底,在所述硅衬底上划分至少一个第一器件区和至少一个第二器件区,并在所述第一器件区形成第一掺杂类型的第一集电极区,在所述第二器件区形成第二掺杂类型的第二集电极区,以及在每一第一集电极区和每一第二集电极区的外围分别形成一场氧隔离区；S2、在所述第一集电极区形成注入内基区,所述注入内基区的掺杂类型与第一集电极区的掺杂类型相反；S3、在所述第一集电极区通过离子注入形成第一掺杂类型的第一集电极区选择性注入区；在所述第二集电极区通过离子注入形成第二掺杂类型的第二集电极区选择性注入区；S4、在所述第二集电极区中形成SiGe异质结内基区,所述SiGe异质结内基区的掺杂类型与第二集电极区的掺杂类型相反；S5、形成与注入内基区连接的第一外基区,以及与SiGe异质结内基区连接的第二外基区；所述第一外基区的掺杂类型与注入内基区的掺杂类型相同,所述第二外基区的掺杂类型与SiGe异质结内基区的掺杂类型相同；S6、在所述第一集电极区上方形成第一发射极窗口,在所述第二集电极区上方形成第二发射极窗口；S7、在所述第一发射极窗口形成第一侧壁阻挡结构和第一多晶硅发射极区,在所述第二发射极窗口形成第二侧壁阻挡结构和第二多晶硅发射极区；所述第一多晶硅发射极区的掺杂类型与第一集电极区的掺杂类型相同,所述第二多晶硅发射极区的掺杂类型与第二集电极区的掺杂类型相同。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片
{Author}: 姚力军;黄引驰;姚佩佩;蔡杨港;滕俊;张勇;吴丹
{Author Address}: 315499 浙江省宁波市余姚市经济开发区城东新区冶山路
{Subsidiary Author}: 宁波阳明工业技术研究院有限公司
{Date}: 2024-12-06
{Notes}: CN119092472A
{Abstract}: 本发明属于集成电路芯片技术领域,公开了一种集成电路芯片。集成电路芯片包括外壳、内芯片、引脚、散热件、加强组件和防电磁干扰件,内芯片设置于外壳内；引脚固定于外壳外,并与内芯片通讯连接；散热件固定于内芯片,用于内芯片的散热；加强组件固定于外壳内,加强组件包括环状加强筋和多个第一支撑件,环状加强筋围设于内芯片外,多个第一支撑件沿环状加强筋的周向等间隔设置,且第一支撑件的一端与外壳的内壁固定连接,第一支撑件的另一端与环状加强筋固定连接；防电磁干扰件围设于内芯片外。散热件可对内芯片进行散热,加强组件可减少外壳发生断裂的可能性,防电磁干扰件可避免外界电磁的干扰,使集成电路芯片的可靠性较高。
{Subject}: 1.一种集成电路芯片,其特征在于,包括：外壳(1)；内芯片(2),设置于所述外壳(1)内；引脚(3),固定于所述外壳(1)外,并与所述内芯片(2)通讯连接；散热件(4),固定于所述内芯片(2),用于所述内芯片(2)的散热；加强组件(5),固定于所述外壳(1)内,所述加强组件(5)包括环状加强筋(51)和多个第一支撑件(52),所述环状加强筋(51)围设于所述内芯片(2)外,多个第一支撑件(52)沿所述环状加强筋(51)的周向等间隔设置,且所述第一支撑件(52)的一端与所述外壳(1)的内壁固定连接,所述第一支撑件(52)的另一端与所述环状加强筋(51)固定连接；防电磁干扰件(6),围设于所述内芯片(2)外。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种新能源的集成电路芯片制造装置及其使用方法
{Author}: 卢凯;易运宇;周训恩;王伟
{Author Address}: 518042 广东省深圳市福田区沙头街道天安社区车公庙泰然七路1号博今商务广场B座二十一层2107
{Subsidiary Author}: 深圳市源斯特应用技术有限公司
{Date}: 2024-12-06
{Notes}: CN119095275A
{Abstract}: 本发明涉及集成电路板制造技术领域,且公开了一种新能源的集成电路芯片制造装置及其使用方法,包括：烘干箱本体,烘干箱本体外壁一侧设置有用于控制的控制中枢；烘干箱本体内设置有两个隔板,隔板上开设有多个呈矩阵排列的贯穿的过滤孔,两个隔板将烘干箱本体内两端和中间分隔为储料腔和烘干腔；烘干组件；夹持组件；吸水组件。本发明,通过设置的烘干组件和夹持组件,喷洒头在进行喷洒同时通过自转的离心力扩大喷洒面积,避免出现喷洒死角,影响烘干效果并且能够带动集成电路板进行公转和自转,继而能够提高集成电路板各个面上受到的热风,提高烘干的均匀性,提高烘干效果。
{Subject}: 1.一种新能源的集成电路芯片制造装置,其特征在于,包括：烘干箱本体(1),烘干箱本体(1)外壁一侧设置有用于控制的控制中枢(2)；烘干箱本体(1)内设置有两个隔板,隔板上开设有多个呈矩阵排列的贯穿的过滤孔(7),两个隔板将烘干箱本体(1)内两端和中间分隔为储料腔(6)和烘干腔(5),且烘干腔(5)一侧和储料腔(6)顶部合页连接有用于控制启闭的第一箱门(3)和第二箱门(4)；烘干组件,烘干组件设置于烘干腔(5)中心位置,烘干组件内包括烘干筒(8)、喷洒管道(23)和喷洒头(24)；夹持组件,夹持组件设置于烘干腔(5)处,夹持组件内包括用于驱动转动的转动轴(25)、转动盘(26)和齿轮环(27),且夹持组件内设置有用于夹持固定的夹持部,夹持部内包括连接杆(28)、连接板(29)和夹持板(36)；吸水组件,吸水组件设置于储料腔(6)内,吸水组件内包括用于下料的下料部,下料部内包括下料板(9)和下料通道(10),吸水组件内还设置有用于清理的清理部,清理部内包括收集箱(13)和刮板(17)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种光电集成电路过载保护装置
{Author}: 王京明;王京鹏
{Author Address}: 250014 山东省济南市历下区山大路143号科技市场老厅B1-07
{Subsidiary Author}: 济南裕鹏电子科技有限公司
{Date}: 2024-12-03
{Notes}: CN119070241A
{Abstract}: 本发明公开了一种光电集成电路过载保护装置,涉及过载保护技术领域。一种光电集成电路过载保护装置,包括安装外壳,所述安装外壳两侧内壁的底部安装有防脱保护组件,防脱保护组件上夹持有光电集成电路,防脱保护组件上固定有接线组件,安装外壳两侧内壁的中间固定有支撑组件,支撑组件左侧下表面设有撞击组件,支撑组件的下表面安装有连接组件。本发明解决了现有的技术在集成电路发生严重过载,集成电路不能及时自行切断,容易导致集成电路上的设备发生损坏的问题,本发明使得装置可以允许小幅过载,在实际使用过程中,更加人性化,在光电集成电路发生严重过载时能够及时自行切断,避免导致光电集成电路上的设备发生损坏造成极大的损失。
{Subject}: 1.一种光电集成电路过载保护装置,包括安装外壳(2)和外壳滑门(1),其特征在于：所述安装外壳(2)的两侧外壁上开设有滑槽(4),滑槽(4)上活动安装有外壳滑门(1),安装外壳(2)两侧内壁的底部安装有防脱保护组件(6),防脱保护组件(6)上夹持有光电集成电路(10),防脱保护组件(6)上固定有接线组件(5),安装外壳(2)两侧内壁的中间固定有支撑组件(8),支撑组件(8)左侧下表面设有撞击组件(9),支撑组件(8)的下表面安装有连接组件(7)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高耐压下拉电路及模拟芯片
{Author}: 崔国庆;郑甜甜
{Author Address}: 201206 上海市浦东新区金吉路778号2幢603室
{Subsidiary Author}: 上海玥晨芯半导体科技有限公司
{Date}: 2024-12-03
{Notes}: CN119070793A
{Abstract}: 本发明公开了一种高耐压下拉电路及模拟芯片。高耐压下拉电路包括第一晶体管、N个耐压模块和上拉模块；第一晶体管的栅极接输入信号,第一晶体管的源极接地；N个耐压模块之间串联,N个耐压模块中前一级耐压模块的第一输出端与后一级耐压模块的第一输入端连接,N个耐压模块中前一级耐压模块的第二输出端与后一级耐压模块的第二输入端连接；上拉模块的第一端连接电源,上拉模块用于在输入信号为第一电压时关闭,将最后一级耐压模块的第一输出端的电压下拉至第二电压；上拉模块还用于在输入信号为第二电压时打开,将最后一级耐压模块的第一输出端的电压上拉至第三电压。本发明可以取代高耐压MOS管的功能,降低了高耐压下拉电路硬件成本。
{Subject}: 1.一种高耐压下拉电路,其特征在于,包括第一晶体管、N个耐压模块和上拉模块；所述第一晶体管的栅极接输入信号,所述第一晶体管的源极接地；N个所述耐压模块之间串联,N个所述耐压模块中前一级所述耐压模块的第一输出端与后一级所述耐压模块的第一输入端连接,N个所述耐压模块中前一级所述耐压模块的第二输出端与后一级所述耐压模块的第二输入端连接,且第一级所述耐压模块的第一输入端连接所述第一晶体管的栅极,第一级所述耐压模块的第二输入端连接所述第一晶体管的漏极,最后一级所述耐压模块的第一输出端连接所述上拉模块的第二端；所述上拉模块的第一端连接电源,所述上拉模块用于在所述输入信号为第一电压时关闭,将最后一级所述耐压模块的第一输出端的电压下拉至第二电压；所述上拉模块还用于在所述输入信号为第二电压时打开,将最后一级所述耐压模块的第一输出端的电压上拉至第三电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种有源安装板制造方法及航天用有源安装板
{Author}: 翟东坤;张传鑫;卞永刚;申文柯;丁文键;江昊
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区洲德路1588号1幢2座
{Subsidiary Author}: 上海格思信息技术有限公司
{Date}: 2024-12-03
{Notes}: CN119058976A
{Abstract}: 本说明书实施例提供一种有源安装板制造方法及航天用有源安装板,制造方法,包括：将集成电路板与保护盖胶接；装配蜂窝板胶接工装,并放入贴好胶膜的蜂窝下面板；在工装中填入蜂窝芯；在相应区域安装埋件、仿形模芯以及热管,并填充发泡胶；进行第一次固化,固化完成后拆除仿形模芯,通过埋件定位将集成电路板安装至蜂窝板中,裁剪相应高度、形状的矮蜂窝芯,填入集成电路板和热管的上侧面,在蜂窝拼缝处填入发泡胶,按要求为埋件填入发泡胶；进行第二次固化。一体成型的有源安装板减少了装配在中使用的紧固件数量,通过内置集成电路,减少了装配工作中涉及的零件数量,优化了装配工序,同时避免了装配过程中可能对集成电路造成的损伤。
{Subject}: 1.一种有源安装板制造方法,其特征在于,包括：将集成电路板与保护盖胶接；装配蜂窝板胶接工装,并放入贴好胶膜的蜂窝下面板；在工装中填入蜂窝芯,其中,不涉及集成电路安装的区域采用与安装板厚度匹配的蜂窝芯,在集成电路区域采用相应高度的矮蜂窝芯,在蜂窝芯的拼缝处填充发泡胶；在相应区域安装埋件、仿形模芯以及热管,并填充发泡胶,其中,仿形模芯周围包覆发泡胶,以保证内腔空间；进行第一次固化,固化完成后拆除仿形模芯,通过埋件定位将集成电路板安装至蜂窝板中,裁剪相应高度、形状的矮蜂窝芯,填入集成电路板和热管的上侧面,在蜂窝拼缝处填入发泡胶,按要求为埋件填入发泡胶；进行第二次固化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成频谱特征值检测系统
{Author}: 刘慧敏;姜训勇;胡祥
{Author Address}: 300384 天津市西青区宾水西道391号
{Subsidiary Author}: 天津理工大学
{Date}: 2024-12-03
{Notes}: CN119064669A
{Abstract}: 本发明公开一种集成频谱特征值检测系统,包括：信号发生器电路、数字模拟转换电路、激励电流源电路、采样电路、模拟数字转换电路、控制电路、存储器电路、通信电路和接口电路,对待测元件的电压和电流信号进行频谱分析,其中,所述信号发生器电路、数字模拟转换电路、激励电流源电路、采样电路、模拟数字转换电路、控制电路、接口电路、存储器电路、通信电路均集成在同一系统芯片上,减少了传输时延的噪声,提高了对待测元件进行测量的准确性。
{Subject}: 1.一种集成频谱特征值检测系统,其特征在于,包括：信号发生器电路(1),用于生成不同类型、不同频率成分的信号源；数字模拟转换电路(2),用于将信号发生器电路(1)生成的电信号转换为模拟信号；激励电流源电路(3),用于根据数字模拟转换电路(2)生成的信号产生激励电流,对待测元件进行激励,使待测元件产生响应；采样电路(4),用于采集待测元件的电压和电流；模拟数字转换电路(5),用于对采样电路(4)采集的电压、电流模拟信号进行采样量化,并转换为数字信号；控制电路(6),用于根据模拟数字转换电路(5)的输出值计算得到频谱特征值；存储器电路(7),用于存储系统所需相关外部参数,频谱特征值测试结果的参数以及控制调谐参数,还用于存储模拟数字转换结果；通信电路(9),用于实现无线通信信号的传输；接口电路(8),用于传递通信电路(9)和控制电路(6)相关参数,以及控制调谐参数；其中,所述信号发生器电路(1)、数字模拟转换电路(2)、激励电流源电路(3)、采样电路(4)、模拟数字转换电路(5)、控制电路(6)、接口电路(8)、存储器电路(7)、通信电路(9)均集成在同一系统芯片上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种资源调度方法、装置、芯片系统、电子设备和载具
{Author}: 魏雷;任伟聪
{Author Address}: 新加坡北桥路111号半岛广场15-02室
{Subsidiary Author}: XG科技私人有限公司
{Date}: 2024-12-03
{Notes}: CN119065813A
{Abstract}: 本公开实施例涉及智能驾驶技术领域,提供了一种资源调度方法、装置、芯片系统、电子设备和载具,该方法包括：确定第一操作系统的第一用户场景；基于第一用户场景,确定用于在第一操作系统和第二操作系统之间调度第一资源的资源调度策略,其中,第一资源可以包括第一操作系统和第二操作系统共享的资源,第一操作系统可以为座舱系统,第二操作系统可以为智驾系统,或者,第一操作系统可以为智驾系统,第二操作系统可以为座舱系统。本公开实施例的技术方案,实现了基于用户场景进行跨系统的资源调度,不仅满足了各操作系统在不同用户场景下的资源需求,提高操作系统的运行稳定性,还使资源分配更加合理,提高了资源利用率。
{Subject}: 1.一种资源调度方法,用于集成电路,所述集成电路至少运行第一操作系统和第二操作系统,所述方法包括：确定所述第一操作系统的第一用户场景；基于所述第一用户场景,确定用于在所述第一操作系统和所述第二操作系统之间调度第一资源的资源调度策略,所述第一资源包括所述第一操作系统和所述第二操作系统共享的资源。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路上电关键错误日志管理方法、装置、设备和介质
{Author}: 刘天娇;粟汝发;王璞
{Author Address}: 250000 山东省济南市高新区港西路2177号港盛大厦4层401室
{Subsidiary Author}: 山东云海国创云计算装备产业创新中心有限公司
{Date}: 2024-12-03
{Notes}: CN119065883A
{Abstract}: 本申请涉及一种集成电路上电关键错误日志管理方法、装置、设备和介质,涉及集成电路日志管理技术领域。本申请通过在集成电路的固件中出现错误时,控制所述集成电路保持上电状态,从而实现关键错误日志存入易失性的内存中而不会使得集成电路断电清除,集成电路进入串口量产模式后可通过输入错误日志加载命令来读取存入所述易失性的内存中的所述关键错误日志,能够避免造成集成电路故障错误无法准确识别,可在生产集成电路过程快速定位错误原因。
{Subject}: 1.一种集成电路上电关键错误日志管理方法,其特征在于,包括：当集成电路上电后,响应于在固件加载流程中检测到出现错误,则判断固件中出现错误的位置和错误类型；将出现错误的位置和错误类型生成打印信息,根据所述错误类型返回对应的错误码,并将所述错误码和所述打印信息作为关键错误日志存入易失性的内存中；控制所述集成电路保持上电状态,进入串口量产模式,输入错误日志加载命令,读取存入所述易失性的内存中的所述关键错误日志；根据所述关键错误日志中的错误码和打印信息分析错误原因。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路布局方法及装置、设备、介质
{Author}: 郭永毅;刘程琳;龚霆轩;范涛
{Author Address}: 350003 福建省福州市鼓楼区软件大道89号福州软件园A区31号楼5层503室
{Subsidiary Author}: 福州立芯科技有限公司
{Date}: 2024-12-03
{Notes}: CN119067050A
{Abstract}: 本申请提供一种集成电路布局方法及装置、设备、介质,应用于集成电路设计自动化、芯片布图规划技术领域,通过将布局和布线资源缺少的布局网格与周围布局网格合并,形成更大的布局空间,同时将每个模块分割成和布局网格大小对应的模块碎片,使每个布局网格中的资源对模块碎片的影响更加显著,同时引入对障碍区域的考量,在合并的布局网格中进行模块碎片的布局,最后将模块碎片合并成模块,生成最终的布局位置,从而提升最终的布局效果,有效减少了模块间的重叠,降低了布线拥塞,提高了布局解的质量,不仅提升了电路信号传输效率和整体性能,还降低制造成本。
{Subject}: 1.一种集成电路布局方法,其特征在于,包括：将待布局的模块分成多个布局网格和多个布线网格,其中布局网格的大小大于布线网格的大小,以及一个布局网格对应一个或多个布线网格；计算每个布局网格的第一面积和第二面积,并将所述模块按照布局网格的大小切割成多个模块碎片；其中第一面积为被所述模块占用的面积,第二面积为未被所述模块占用的面积,每个布局网格至少有一个模块碎片；遍历每个布局网格中的布局资源和布线资源,确定当前遍历的布局网格是否属于占用资源数量溢出的待合并布局网格；若存在至少一个待合并布局网格,则将各待合并布局网格与对应临近布局网格合并得到目标布局区域,其中临近布局网格为资源数量不存在溢出的布局网格；根据所述模块的形状将目标布局区域划分成多个子区域,并将各个所述模块碎片摆放到对应的子区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装设备及工艺
{Author}: 赵安红
{Author Address}: 274000 山东省菏泽市单县谢集镇九龙口行政村滨河北路精密制造产业园5号厂房西区
{Subsidiary Author}: 山东港泰科技有限公司
{Date}: 2024-12-03
{Notes}: CN119069388A
{Abstract}: 本发明公开了一种集成电路封装设备及工艺,属于电路封装设备领域。一种集成电路封装设备,包括加工台以及固定在其侧壁的上料机械臂、焊接机械臂以及组装机械臂,还包括：转动连接在加工台内的工位转盘,所述工位转盘上等间距固定有四组封装盘,所述封装盘上设置有固定集成电路板的夹持部；本发明通过摩擦轮与摩擦环的设置,使得活塞槽内的气体被压入夹持槽内,实现对电路基板的夹持定位,确保了电路基板在加工时的稳定性；并且配合气流槽、第三导管以及第四导管的设置,使得电路基板表面的气流向气流槽内移动,以此将电路基板表面附着的灰尘吸走,提高了电路基板表面的整洁性；并且在后续也能够提高散热与凝固的速度,提高了整体的封装效率。
{Subject}: 1.一种集成电路封装设备,包括加工台(1)以及固定在其侧壁的上料机械臂(2)、焊接机械臂(21)以及组装机械臂(22),其特征在于,还包括：转动连接在加工台(1)内的工位转盘(3),所述工位转盘(3)上等间距固定有四组封装盘(31),所述封装盘(31)上设置有固定集成电路板的夹持部,其中,所述工位转盘(3)底部固定连接有限位滑杆(32),所述限位滑杆(32)与加工台(1)内腔底部滑动连接,且所述限位滑杆(32)上设置有驱动夹持部运转的充气部；转动连接在加工台(1)顶部的封装罐(4),所述封装罐(4)上设置有将集成电路板进行密封的封装部,其中,所述封装罐(4)的侧壁上设置有对其内部封装浆液进行处理的匀料部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装体芯片管脚检测方法及其应用
{Author}: 张明明;孟繁滨;欧阳仲宇;于海;徐双双;郑宇岐;武学斌
{Author Address}: 110000 辽宁省沈阳市皇姑区塔湾街11号(塔湾街11号)信悦汇A1座20层2005-2单元
{Subsidiary Author}: 沈阳和研科技股份有限公司
{Date}: 2024-11-29
{Notes}: CN118763015B
{Abstract}: 本发明涉及集成电路封装体芯片管脚检测技术领域,特别是涉及一种集成电路封装体芯片管脚检测方法及其应用,通过预先对标准集成电路封装体芯片散热片和管脚的位置关系进行学习,然后确定每个待测管脚的边缘点,通过若干个待测管脚边缘点进行拟合确定待测集成电路封装体芯片的边缘,提高集成电路封装体芯片管脚的检测精度,同时利用封装体芯片散热片和管脚的位置关系可以通过管脚中心点区域生长,预定义的管脚个数作为种子点个数,当出现管脚连通的情况下也可以从两个管脚之间断开,不会影响管脚数量检测,应用于模拟集成电路封装体芯片、数字集成电路封装体芯片和数模混合集成电路封装体芯片。
{Subject}: 1.一种集成电路封装体芯片管脚检测方法,包括待测集成电路封装体芯片,待测集成电路封装体芯片上设有待测散热片和待测管脚,还包括标准集成电路封装体芯片,标准集成电路封装体芯片上设有标准散热片和标准管脚,其特征在于：包括以下步骤：S1、标准散热片与管脚位置关系学习,通过OpenCV对所述标准集成电路封装体芯片进行模板匹配定位,找到若干个标准散热片几何中心点M和第一标准管脚几何中心点N1,进而学习标准散热片几何中心点M与第一标准管脚几何中心点N1的位置关系；S2、确定待测管脚边缘点,通过标准散热片几何中心点M与第一标准管脚几何中心点N1的位置关系并利用卡尺测量得到若干个管脚边缘点P；步骤S2的具体方法为：S21、将待测集成电路封装体芯片上的待测散热片视为标准散热片,以标准散热片几何中心点M为基准,通过标准散热片几何中心点M与第一标准管脚几何中心点N1的位置关系在待测集成电路封装体芯片上寻找到若干个第二标准管脚几何中心点N2；S22、对待测集成电路封装体芯片上的每个待测管脚以第二标准管脚几何中心点N2进行卡尺测量得到若干个所述管脚边缘点P；S3、拟合边缘线,采用ransac拟合将所述待测散热片四周的若干个所述管脚边缘点P进行拟合,得到若干条待测管脚边缘线L；S4、截取图像,对每个所述待测散热片四周的待测管脚边缘线L进行图像截取,并对所述待测集成电路封装体芯片进行二值化,得到若干个单个待测集成电路封装体芯片图像；S5、区域生长,在所述单个待测集成电路封装体芯片图像上以第二标准管脚几何中心点N2作为种子点进行区域生长,得到待测管脚区域；S6、待测管脚区域检测,通过OpenCV计算待测管脚区域的最小外接矩形,判定待测管脚区域是否合格；S7、芯片本体区域检测,检测待测集成电路封装体芯片是否存在瑕疵区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 可自清洁的半导体器件、红外热电堆探测器及其制备方法
{Author}: 张晓晨;李瑞平
{Author Address}: 201206 上海市浦东新区中国(上海)自由贸易试验区新金桥路1888号18幢
{Subsidiary Author}: 上海芯龙半导体技术股份有限公司
{Date}: 2024-11-29
{Notes}: CN118670535B
{Abstract}: 本发明提供一种可自清洁的半导体器件、红外热电堆探测器及其制备方法,所述可自清洁的红外热电堆探测器包括热电堆探测层及滤光层；热电堆探测层上设有热电堆探测结构及集成电路结构,集成电路结构包括超声激励电路及热电堆驱动电路；滤光层包括扣设于热电堆探测结构上的滤光窗口结构及压电超声换能结构,压电超声换能结构包括依次设置的第一腔体、第一电极、压电层及第二电极,滤光层还包括由滤光层与热电堆探测层的键合面电性引出第一电极的第一导电柱及电性引出第二电极的第二导电柱,并与超声激励电路电性连接,用于驱动压电超声换能结构清洁滤光窗口结构的表面。本发明使红外热电堆探测器因具有自清洁功能而实现长久的免维护。
{Subject}: 1.一种可自清洁的红外热电堆探测器,其特征在于,包括热电堆探测层及键合于所述热电堆探测层上的滤光层；所述热电堆探测层上设有热电堆探测结构及集成电路结构,所述集成电路结构包括超声激励电路及热电堆驱动电路；所述滤光层包括扣设于所述热电堆探测结构上的滤光窗口结构及环绕所述滤光窗口结构的至少两个压电超声换能结构,所述压电超声换能结构包括依次层叠设置的第一腔体、第一电极、压电层及第二电极,所述第一腔体朝向所述热电堆探测层设置,所述第二电极远离所述热电堆探测层设置,所述滤光层还包括由所述滤光层与所述热电堆探测层的键合面电性引出所述第一电极的第一导电柱及电性引出所述第二电极的第二导电柱,并与所述超声激励电路电性连接,用于驱动所述压电超声换能结构清洁所述滤光窗口结构的表面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 直流电阻模型的提取和存储方法、计算机装置及存储介质
{Author}: 符露;赵毅;李少白;莫晓霖;陈钰文;胡坤梅
{Author Address}: 519060 广东省珠海市香洲区卫康路199号香洲创港中心20栋12层1205-1室
{Subsidiary Author}: 珠海硅芯科技有限公司
{Date}: 2024-11-29
{Notes}: CN118821714B
{Abstract}: 本发明提供一种直流电阻模型的提取和存储方法、计算机装置及存储介质,该方法包括获取待分析的集成电路的版图信息,根据版图信息对集成电路的电源网络元素进行八叉树结构的划分；计算每一电源网络的最小划分矩阵单元,并对电源网络的每一个子节点进行八叉树结构的划分,根据八叉树结构的划分结果将电源网络的数据映射并存储至多层级存储系统中；根据集成电路中不同材料区域的导电率,计算八叉树结构中节点的电阻值,并将各节点的电阻值进行存储；接收到显示指令后,显示集成电路的八叉树结构以及八叉树结构各个节点的电阻值。该计算机装置和存储介质能够实现上述的方法。本发明能够提高集成电路的元素边界划分的精确性和直流电阻模型的建模效率。
{Subject}: 1.直流电阻模型的提取和存储方法,包括：获取待分析的集成电路的版图信息,根据所述版图信息对所述集成电路进行电源网络的元素进行八叉树结构的划分；其特征在于：计算每一所述电源网络的最小划分矩阵单元,并对每一所述电源网络的每一个子节点进行八叉树结构的划分,根据所述八叉树结构的划分结果将每一所述电源网络的数据映射并存储至多层级存储系统中；根据所述集成电路中不同材料区域的导电率,计算所述八叉树结构中每一节点的电阻值,并将各所述节点的电阻值进行存储；接收到显示指令后,显示所述集成电路的八叉树结构以及所述八叉树结构各个节点的电阻值；其中,对每一所述电源网络的每一个子节点进行八叉树结构的划分包括：针对每一个所述子节点进行八叉树结构的划分时,判断当前一级八叉树结构的单元是否划分至所述最小划分矩阵单元,如不是,则继续对当前一级八叉树结构的单元进行八叉树结构的划分,直至当前一级八叉树结构的单元划分至所述最小划分矩阵单元；并且,针对八叉树结构上的不规则单元,利用规则单元和预设函数关系构建虚拟规则八叉树节点单元,并计算所述虚拟规则八叉树节点单元的电阻值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于半导体集成电路加工的蚀刻装置
{Author}: 潘届新;李伟
{Author Address}: 226000 江苏省南通市海门区滨江街道上海西路628号
{Subsidiary Author}: 南通英尔捷半导体科技有限公司
{Date}: 2024-11-29
{Notes}: CN118866771B
{Abstract}: 本发明涉及应用于半导体微纳制造技术领域的一种用于半导体集成电路加工的蚀刻装置,采用多层微喷射阵列布局,包括预处理层、主蚀刻层和后处理层,每层由多个喷头单元组成,喷头单元包括球形室、弹性薄片、压电堆栈和喷头,通过控制压电堆栈的伸缩,可精确调整喷头的角度和位置,实现纳米级精度的三维复杂结构蚀刻,气浮环结构引入压缩气体形成气膜,提高球形室的转动灵活性和稳定性,永磁环和霍尔传感器实现喷头角度和位置的实时监测,通过软件算法优化不同层之间的协调,采用同步或交错喷射模式,可形成复杂三维结构,该发明提升了蚀刻精度和效率。
{Subject}: 1.一种用于半导体集成电路加工的蚀刻装置,其特征在于：包括控制器和依次设置的预处理层(1)、主蚀刻层(2)和后处理层(3),所述预处理层(1)、主蚀刻层(2)和后处理层(3)顶端均固定连接有进液主管(4),所述预处理层(1)和后处理层(3)远离主蚀刻层(2)一端均固定连接有多个堵头(5),所述预处理层(1)、主蚀刻层(2)和后处理层(3)均包括多个依次排列的喷头单元(6),多个所述喷头单元(6)均包括底板(7),所述底板(7)顶端固定连接有顶板(8),所述底板(7)和顶板(8)之间滑动连接有球形室(9),所述球形室(9)内壁固定连接有弹性薄片(10),所述弹性薄片(10)顶端固定连接有第一压电堆栈(11)、第二压电堆栈(12)和第三压电堆栈(13),所述第一压电堆栈(11)、第二压电堆栈(12)和第三压电堆栈(13)顶端固定连接有压电堆栈固定板(14),所述弹性薄片(10)和压电堆栈固定板(14)之间固定连接有进液支管(15),所述第一压电堆栈(11)、第二压电堆栈(12)和第三压电堆栈(13)均与控制器电连接,所述进液主管(4)和球形室(9)内均填充有化学试剂或等离子体。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种超净高纯NMP生产系统
{Author}: 蒋小强;程晔;张伟
{Author Address}: 401220 重庆市长寿区化北二路18号
{Subsidiary Author}: 重庆中润新材料股份有限公司
{Date}: 2024-11-29
{Notes}: CN119034332A
{Abstract}: 本发明属于NMP技术领域,具体涉及一种超净高纯NMP生产系统,包括以下生产工艺：S1：在处理单元一脱除NMP中的磁性颗粒物；S2：在处理单元二过滤NMP中携带的非磁异颗粒物及残留的磁性颗粒物；S3：在处理单元三脱除NMP中的残余金属离子及极细小颗粒物；S4：在处理单元四脱除NMP中金属离子杂质,本发明采用超净高纯NMP的生产工艺并配套建设洁净厂房、自动罐装产线等。将常规的电子级NMP的金属离子、磁异/非磁异颗粒物等脱除干净,使之达到超净高纯试剂中SEMI-G3级别,满足半导体、集成电路及新型显示领域对超净高纯NMP的使用需求。
{Subject}: 1.一种超净高纯NMP生产系统,其特征在于,包括以下生产工艺：S1：在处理单元一脱除NMP中的磁性颗粒物；S2：在处理单元二过滤NMP中携带的非磁异颗粒物及残留的磁性颗粒物；S3：在处理单元三脱除NMP中的残余金属离子及极细小颗粒物；S4：在处理单元四脱除NMP中金属离子杂质。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路管脚焊接镀锡工艺
{Author}: 殷友桃
{Author Address}: 214037 江苏省无锡市梁溪区金山四支路11-1-311
{Subsidiary Author}: 无锡市汇博普纳电子有限公司
{Date}: 2024-11-29
{Notes}: CN119040981A
{Abstract}: 本发明公开了一种集成电路管脚焊接镀锡工艺,涉及集成电路管脚加工技术领域,包括以下步骤：S1、将集成电路管脚夹持上料,对集成电路管脚进行清洁处理,将表面的杂质和油污清除干净；S2、对清洁后的集成电路管脚进行电镀前预处理,包括电解去毛刺、去氧化和活化处理；S3、将清洁和预处理后的集成电路管脚浸入电镀槽中,电镀槽内含有结晶细化剂。本发明通过在电镀锡后利用循环三次的热处理有助于促进锡层与管脚的结合,提高连接性和稳定性,确保锡层与管脚之间的连接质量,避免了极端环境试验中发生的锡迁移和锡须生长问题,预防在极端环境下锡迁移和晶须产生导致器件引脚间短路失效,提高集成电路的连接稳定性。
{Subject}: 1.一种集成电路管脚焊接镀锡工艺,其特征在于,包括以下步骤：S1、将集成电路管脚夹持上料,对集成电路管脚进行清洁处理,将表面的杂质和油污清除干净；S2、对清洁后的集成电路管脚进行电镀前预处理,包括电解去毛刺、去氧化和活化处理；S3、将清洁和预处理后的集成电路管脚浸入电镀槽中,电镀槽内含有结晶细化剂,然后进行集成电路管脚电镀锡操作,通过施加电流使锡盐在管脚表面沉积形成均匀的锡层；S4、电镀完成后,将集成电路管脚取出进行清洗和洗涤,去除电镀液残留的杂质和溶剂；S5、将处理完毕的集成电路管脚进行干燥处理,确保表面干净、无水痕；S6、对集成电路管脚进行锡的热处理,确保在不熔化锡的情况下重新排列锡的结晶体,进行连续三个循环的热处理；S7、热处理完成后,对集成电路管脚进行检测,合格后进行包装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种LED灯及其封装工艺
{Author}: 黄盛群;杨琴;夏均
{Author Address}: 448000 湖北省荆门市东宝区东宝工业园东兴路3号
{Subsidiary Author}: 湖北协进半导体科技有限公司
{Date}: 2024-11-29
{Notes}: CN119042548A
{Abstract}: 本发明涉及一种LED灯及其封装工艺,且涉及LED灯加工的技术领域；包括灯罩,灯罩内设有LED底板,LED底板上等间距设有若干LED灯芯,LED灯需采用LED灯封装设备配合完成,其包括封装机,封装机上端设有针对灯罩进行限位的限位夹板,封装机上设有朝下延伸的点胶喷头,点胶喷头处还设置有防止胶液泄露的防护部件；本发明通过限位夹板以及限位块的配合,能够避免灯罩出现晃动的情况,提高灯罩的稳定性,便于后续点胶作业的便利性和准确性；其次,防护部件对点胶喷头防护,其不仅能提高点胶喷头防尘的效率,避免灰尘进入到点胶喷头出胶口内；而且还能对点胶喷头进行防护,避免点胶喷头的胶液泄露时滴落到待加工的LED灯上。
{Subject}: 1.一种LED灯,其特征在于：包括灯罩(1),其中所述灯罩(1)内设有水平分布的LED底板(10),所述LED底板(10)上等间距设置有若干LED灯芯(11),并且LED底板(10)上开设供LED灯芯(11)安装的锥形凹槽(12),所述灯罩(1)外侧靠近LED底板(10)的一端设有散热边框(13),所述灯罩(1)以及散热边框(13)上共同开设有供灯罩(1)快捷安装的安装卡槽(14),灯罩(1)的底部设置有通电的金属触点(15),并且所述金属触点(15)与灯罩(1)内的LED底板(10)相连。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种智能功率模块的测试电路和方法
{Author}: 黄芷晴;李春艳;廖勇波;马颖江
{Author Address}: 519070 广东省珠海市横琴新区汇通三路108号办公608
{Subsidiary Author}: 珠海格力电器股份有限公司
{Date}: 2024-11-29
{Notes}: CN119044717A
{Abstract}: 本发明实施例提供了一种智能功率模块的测试电路和方法,所述测试电路包括主回路、上桥集成电路、下桥集成电路、自举电路和第一绝缘栅双极晶体管,主回路包括第一电容、负载电感、第二绝缘栅双极晶体管和第三绝缘栅双极晶体管,下桥集成电路用于控制第三绝缘栅双极晶体管的工作状态,上桥集成电路用于控制第二绝缘栅双极晶体管的工作状态,通过控制时序将第一绝缘栅双极晶体管、第二绝缘栅双极晶体管和第三绝缘栅双极晶体管依次导通和断开,能够模拟实现智能功率模块在应用过程中突然遇到短路或浪涌电流等突发情况,实现了测试智能功率模块中的绝缘栅双极晶体管在工作过程中遇到浪涌电流,并在承受浪涌电流的过程中进行关断的能力。
{Subject}: 1.一种智能功率模块的测试电路,其特征在于,所述电路包括主回路、上桥集成电路、下桥集成电路、自举电路和第一绝缘栅双极晶体管；所述主回路包括第一电容、负载电感、第二绝缘栅双极晶体管和第三绝缘栅双极晶体管；所述负载电感位于所述第二绝缘栅双极晶体管的发射极与所述第三绝缘栅双极晶体管的集电极之间；所述第一电容的一端与所述第二绝缘栅双极晶体管的集电极连接,且与直流电压输入端连接,另一端与所述第三绝缘栅双极晶体管的发射极连接；所述第三绝缘栅双极晶体管的发射极接地；所述下桥集成电路的第一输出端与所述第三绝缘栅双极晶体管的栅极连接,用于接收第一脉宽调制方波,控制所述第三绝缘栅双极晶体管的工作状态；所述上桥集成电路的第一输出端与所述第二绝缘栅双极晶体管的栅极连接,用于接收第二脉宽调制方波,控制所述第二绝缘栅双极晶体管的工作状态；所述自举电路与所述上桥集成电路和所述第二绝缘栅双极晶体管的发射极连接,用于在所述第三绝缘栅双极晶体管导通且所述上桥集成电路接收到高电平时,使所述第二绝缘栅双极晶体管的栅极与发射极产生电压差以导通所述第二绝缘栅双极晶体管；所述第一绝缘栅双极晶体管的集电极设置于所述第二绝缘栅双极晶体管的发射极与所述负载电感之间,发射极设置于所述第三绝缘栅双极晶体管的集电极与所述负载电感之间,用于接收第三脉宽调制方波,在接收到的第三脉宽调制方波为高电平时导通,以使处于导通状态的第二绝缘栅双极晶体管和第三绝缘栅双极晶体管短路,以测试所述第二绝缘栅双极晶体管和第三绝缘栅双极晶体管的短路耐受时间、短路电流和短路关断瞬间峰值电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试设备及测试方法
{Author}: 董继明;董德志;许杨;胡世君
{Author Address}: 253084 山东省德州市天衢新区东方红东路6868号
{Subsidiary Author}: 威讯联合半导体(德州)有限公司
{Date}: 2024-11-29
{Notes}: CN119044730A
{Abstract}: 本发明公开了一种集成电路测试设备及测试方法,集成电路测试设备包括：测试平台上设置有进料区和测试区,进料区用于存放至少一个集成电路承载组件和至少一个位于集成电路承载组件上的基板集成电路,集成电路承载组件与基板集成电路一一对应设置；集成电路承载组件包括层叠设置的框架和UV膜,基板集成电路粘接于UV膜上,基板集成电路为已封装并预切割在基板上的多个集成电路芯片,基板位于UV膜远离框架的表面；传送机构用于将进料区中的集成电路承载组件和与其对应的基板集成电路传送至测试区；测试机构用于对测试区中的集成电路承载组件上的基板集成电路进行测试。本发明可以提升测试效率,提高基板集成电路的质量和产能。
{Subject}: 1.一种集成电路测试设备,其特征在于,包括：测试平台、测试机构和传送机构；所述测试机构和所述传送机构位于所述测试平台上；所述测试平台上设置有进料区和测试区,所述进料区用于存放至少一个集成电路承载组件和至少一个位于所述集成电路承载组件上的基板集成电路,所述集成电路承载组件与所述基板集成电路一一对应设置；所述集成电路承载组件包括层叠设置的框架和UV膜,所述基板集成电路粘接于所述UV膜上,所述基板集成电路为已封装并预切割在基板上的多个集成电路芯片,所述基板位于所述UV膜远离所述框架的表面；所述传送机构用于将所述进料区中的集成电路承载组件和与其对应的基板集成电路传送至所述测试区；所述测试机构用于对所述测试区中的集成电路承载组件上的基板集成电路进行测试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种光通讯器件封装管壳及其封装工艺
{Author}: 李刚;朱华启
{Author Address}: 518118 广东省深圳市坪山区龙田街道大工业区聚龙山三号路长方工业园C1栋4楼5楼
{Subsidiary Author}: 深圳市宏钢微电子封装技术有限公司
{Date}: 2024-11-29
{Notes}: CN119045126A
{Abstract}: 本申请涉及一种光通讯器件封装管壳,包括壳体,所述壳体底部安装有若干引线,所述壳体长度方向一侧安装有出纤管,所述出纤管内安装有光窗板,所述出纤管内设置有安装环,所述光窗板一侧抵接于安装环上,安装环朝向光窗板一侧开设有填充槽,所述填充槽内填充有金属粉末烧结后成型的填充块,所述填充块与光窗板和出纤管均固定连接。本申请具有降低焊接封装对小型光通讯器件影响的效果。
{Subject}: 1.一种光通讯器件封装管壳,包括壳体(1),所述壳体(1)底部安装有若干引线(0),所述壳体(1)长度方向一侧安装有出纤管(2),所述出纤管(2)内安装有光窗板(3),所述出纤管(2)内设置有安装环(4),所述光窗板(3)一侧抵接于安装环(4)上,其特征在于：安装环(4)朝向光窗板(3)一侧开设有填充槽(5),所述填充槽(5)内填充有金属粉末烧结后成型的填充块(6),所述填充块(6)与光窗板(3)和出纤管(2)均固定连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于数字自激的激光陀螺抖动环路控制系统及方法
{Author}: 樊振方;罗晖;袁保伦;穆秋晔;骆拓
{Author Address}: 410073 湖南省长沙市开福区德雅路109号
{Subsidiary Author}: 中国人民解放军国防科技大学
{Date}: 2024-11-29
{Notes}: CN119045375A
{Abstract}: 本发明公开了光电惯性器件技术领域的一种基于数字自激的激光陀螺抖动环路控制系统及方法。该基于数字自激的激光陀螺抖动环路控制系统包括抖动拾取放大电路,与激光陀螺电性连接；数模混合SOC集成电路,用于接收抖动拾取放大电路的反馈信号,信号处理后传输至抖动驱动电路；抖动驱动电路,接收数模混合SOC集成电路的反馈信号,连接至激光陀螺的抖轮,驱动激光陀螺抖轮实现抖动；激光陀螺,与抖动驱动电路电性连接,接收抖动驱动电路反馈信号进行抖动。该基于数字自激的激光陀螺抖动环路控制系统及方法通过闭环相位的控制实现数字自激振荡,能够有效减少抖动控制电路的元器件数量和电路功耗,提高陀螺控制电路的集成度。
{Subject}: 1.一种基于数字自激的激光陀螺抖动环路控制系统,其特征在于,包括：抖动拾取放大电路,与激光陀螺电性连接,将激光陀螺放大后的抖动反馈信号直接送入数模混合SOC集成电路；和数模混合SOC集成电路,分别与所述抖动拾取放大电路、抖动驱动电路电性连接,用于接收抖动拾取放大电路的反馈信号,信号处理后传输至抖动驱动电路；和抖动驱动电路,接收数模混合SOC集成电路的反馈信号,连接至激光陀螺的抖轮,驱动激光陀螺抖轮实现抖动；和激光陀螺,与所述抖动驱动电路电性连接,接收抖动驱动电路反馈信号进行抖动。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种提升LED无粉灯珠多色混光均匀的封装工艺
{Author}: 陈海川;左小波;陈观华;蒋毅锋;刘芊;肖铭妍
{Author Address}: 342300 江西省赣州市于都县贡江镇工业园区上欧工业小区齐民路164号
{Subsidiary Author}: 江西煜明智慧光电股份有限公司
{Date}: 2024-11-29
{Notes}: CN119050217A
{Abstract}: 本发明公开了一种提升LED无粉灯珠多色混光均匀的封装工艺,具体包括以下步骤：安装第一颜色芯片；在第一颜色芯片上表面堆叠第二颜色芯片,其中第二颜色芯片尺寸不大于第一颜色芯片尺寸,第二颜色芯片的衬底为蓝宝石；采用金属线将第一颜色芯片和第二颜色芯片的正负极分别与基板上的正、负极支架电性连接；对电性连接后的第一颜色芯片和第二颜色芯片封装成型。本发明在第一颜色芯片基础上堆叠其它颜色芯片,其它颜色芯片的衬底为蓝宝石透明衬底,可以让第一颜色芯片的发光透过,从而将多种颜色芯片的发光叠加混合在一起,相比现有的多种颜色芯片平铺在基板上,以实现夹角混合,本申请极大改善了LED无粉灯珠发出的光斑和光色均匀性。
{Subject}: 1.一种提升LED无粉灯珠多色混光均匀的封装工艺,其特征在于,具体包括：步骤S1、安装第一颜色芯片；步骤S2、在第一颜色芯片上表面堆叠第二颜色芯片,其中第二颜色芯片尺寸不大于第一颜色芯片尺寸,第二颜色芯片的衬底为蓝宝石；步骤S3、采用金属线将第一颜色芯片和第二颜色芯片的正负极分别与基板上的正、负极支架电性连接；步骤S4、将电性连接后的第一颜色芯片和第二颜色芯片封装成型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 软启动电路及其相关的开关电源集成电路
{Author}: 周枭
{Author Address}: 610041 四川省成都市中国(四川)自由贸易试验区成都高新区蜀锦路88号1栋2单元14层1403
{Subsidiary Author}: 晶艺半导体有限公司
{Date}: 2024-11-29
{Notes}: CN119051427A
{Abstract}: 本发明提供了软启动电路及相关的集成电路。该软启动电路具有第一电流源、第二电流源、第一晶体管、第二晶体管和第三晶体管、第一电容和第一电阻。第一晶体管的第一端通过第一电流源耦接供电电压,第二端电连接参考地,控制端接收上电信号。第一电容耦接在第一晶体管的第一端和第二端之间。第二晶体管的第一端耦接供电电压,第二晶体管的控制端耦接第一晶体管的第一端。第三晶体管的第一端耦接第二晶体管的第二端,第二端通过电阻电连接参考地,控制端通过第二电流源耦接供电电压。其中,第三晶体管第二端上的电压为软启动电路输出的软启动电压。该软起动电路结构简单,消耗的电路面积小,且应用灵活可满足用户的多种需要。
{Subject}: 1.一种软启动电路,其特征在于,包括：第一电流源；第一晶体管,具有第一端、第二端和控制端,第一晶体管的第一端通过第一电流源耦接供电电压,第一晶体管的第二端电连接参考地,第一晶体管的控制端接收上电信号；第一电容,耦接在第一晶体管的第一端和第二端之间；第二晶体管,具有第一端、第二端和控制端,第二晶体管的第一端耦接供电电压,第二晶体管的控制端耦接第一晶体管的第一端；第二电流源；第一电阻；第三晶体管,具有第一端、第二端和控制端,第三晶体管的第一端耦接第二晶体管的第二端,第三晶体管的第二端通过第一电阻电连接参考地,第三晶体管的控制端通过第二电流源耦接供电电压,其中,第三晶体管的第二端上的电压为所述软启动电路输出的软启动电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高散热性单面覆晶薄膜及其制备方法
{Author}: 孙嫚徽;王宏庆;陈玖瑭
{Author Address}: 323000 浙江省丽水市莲都区南明山街道绿谷大道309号国际车城15号楼11层-496
{Subsidiary Author}: 浙江晶引电子科技有限公司
{Date}: 2024-11-29
{Notes}: CN119053026A
{Abstract}: 本发明公开了一种高散热性单面覆晶薄膜及其制备方法,涉及覆晶薄膜制备技术领域,所述单面线路覆晶薄膜绑定IC,由于IC作业会产生热能,不易散热,于是在PI的底部开设有导通孔,并且导通孔内电镀填铜,所述PI层的底部固定连接有散热片。该高散热性单面覆晶薄膜及其制备方法,通过在PI层上,避开集成电路(IC)开设多个导通孔,利用导通孔增加PI层的散热表面积,提升散热效果的同时,也不影响集成电路(IC)的布设,并通过在导通孔内设置有铜面,利用铜材料的高导热性,将热量导至散热片,进一步提升散热效果,改进后的单面覆晶薄膜具有高散热性,能够有效地释放其在工作过程中产生的热量,防止热量积聚导致的温度升高。
{Subject}: 1.一种高散热性单面覆晶薄膜,其特征在于,所述单面线路覆晶薄膜绑定IC, 由于IC作业会产生热能,不易散热,于是在PI的底部开设有导通孔,并且导通孔内电镀填铜,所述PI层的底部固定连接有散热片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装质量X射线检测系统
{Author}: 杨晓鑫;田渊江
{Author Address}: 518000 广东省深圳市宝安区石岩街道石龙社区工业二路8号同为光电厂区A1栋厂房一层
{Subsidiary Author}: 深圳市志忠微电子有限公司
{Date}: 2024-11-26
{Notes}: CN118706872B
{Abstract}: 本发明涉及射线检测技术领域,公开一种集成电路封装质量X射线检测系统,其特征在于,包括：机壳组件、检测组件、进料传送带机构及出料传送带机构；所述机壳组件包括机壳,所述进料传送带机构及所述出料传送带机构分别安装在所述机壳内,所述机壳的后壳对应所述进料传送带机构设置有放置槽；所述检测组件包括安装支架,所述安装支架固定连接所述机壳,所述安装支架固定连接伸缩气缸,所述伸缩气缸的活塞杆穿过所述安装支架,所述伸缩气缸的活塞杆固定连接X射线检测器。本发明要解决的技术问题是提供一种集成电路封装质量X射线检测系统,实现集成电路在X射线检测时对集成电路进行除尘处理,提高检测的质量。
{Subject}: 1.一种集成电路封装质量X射线检测系统,其特征在于,包括：机壳组件(1)、检测组件(2)、进料传送带机构(5)及出料传送带机构(6)；所述机壳组件(1)包括机壳(11),所述进料传送带机构(5)及所述出料传送带机构(6)分别安装在所述机壳(11)内,所述机壳(11)的后壳对应所述进料传送带机构(5)设置有放置槽(12)；所述检测组件(2)包括安装支架(23),所述安装支架(23)固定连接所述机壳(11),所述安装支架(23)固定连接伸缩气缸(22),所述伸缩气缸(22)的活塞杆穿过所述安装支架(23),所述伸缩气缸(22)的活塞杆固定连接X射线检测器(21)；所述X射线检测器(21)匹配所述出料传送带机构(6)；所述机壳(11)内固定连接除尘支架组件(3),所述除尘支架组件(3)固定连接除尘组件(4),所述除尘组件(4)包括曲柄(414),所述曲柄(414)固定连接方形导向杆(413),所述方形导向杆(413)设置在方管(411)内,所述方管(411)固定连接U形除尘槽(410),所述方管(411)固定连接吸尘泵(49),所述U形除尘槽(410)固定连接侧板(424),所述侧板(424)连接安装轴(425),所述安装轴(425)固定连接吸尘导向板(416)；所述除尘支架组件(3)包括安装板(31),所述机壳(11)固定连接所述安装板(31),所述安装板(31)通过对称的竖板(32)固定连接方板(34),所述方板(34)设置有翻转半圆槽(36),所述方板(34)固定连接第一导向杆(33)及第二导向杆(35),所述除尘组件(4)包括电机(41),所述电机(41)固定连接所述安装板(31),所述电机(41)的输出轴固定连接动力齿轮(43),所述方板(34)轴承连接从动齿轮(42)的中心轴,所述动力齿轮(43)啮合所述从动齿轮(42),所述从动齿轮(42)的中心轴固定连接所述曲柄(414)；所述第一导向杆(33)穿过竖槽(46),所述曲柄(414)固定连接动力轴(415),所述动力轴(415)设置在所述竖槽(46)及所述翻转半圆槽(36)内；所述竖槽(46)固定连接移动轴(44),所述第二导向杆(35)穿过回形块(47),所述移动轴(44)转动连接连杆(45)的一端,所述连杆(45)的另一端转动连接所述回形块(47),所述回形块(47)固定连接十字槽(48),所述十字槽(48)内设置有十字块(422),所述方管(411)固定连接内环(426),所述内环(426)转动连接外环(412),所述外环(412)固定连接第三导向杆(423),所述第三导向杆(423)穿过所述十字块(422)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的电阻修调电路及其控制方法
{Author}: 卢靖;高彦平;卢宇;蒲耀川;魏瑞朋;苏清华;张郑汀
{Author Address}: 741099 甘肃省天水市秦州区环城西路7号
{Subsidiary Author}: 天水天光半导体有限责任公司
{Date}: 2024-11-26
{Notes}: CN118800725B
{Abstract}: 本申请提供一种集成电路芯片的电阻修调电路及其控制方法,属于集成电路技术领域,所述电路包括：控制信号输出模块和电阻修调分压模块；所述控制信号输出模块用于基于外部输入的多个互斥信号对,生成修调控制电平序列；所述电阻修调分压模块用于基于所述修调控制电平序列将待修调电阻的阻值调整为目标值；其中,在所述待修调电阻的阻值为目标值时,所述待修调电阻对应的输出电压为目标电压；相应的,所述互斥信号对是基于所述目标电压生成的,能够在兼顾成本和可靠性的基础上,提升电阻修调精度。
{Subject}: 1.一种集成电路芯片的电阻修调电路,所述电路设置于集成电路芯片内部,其特征在于,所述电路包括：控制信号输出模块和电阻修调分压模块；所述控制信号输出模块用于基于外部输入的多个互斥信号对,生成修调控制电平序列；所述电阻修调分压模块用于基于所述修调控制电平序列将待修调电阻的阻值调整为目标值；其中,在所述待修调电阻的阻值为目标值时,所述待修调电阻对应的输出电压为目标电压；相应的,所述互斥信号对是基于所述目标电压生成的；基于目标电压生成互斥信号对的步骤具体包括：基于目标电压与标准电压的比例关系,确定待修调电阻阻值的目标值；基于待修调电阻阻值的目标值,确定修调控制电平序列；基于修调控制电平序列及预先确定的互斥信号对-修调控制电平序列映射关系表,确定多个互斥信号对。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路测试方法及系统
{Author}: 郭虎;李建伟;王才宝
{Author Address}: 100098 北京市海淀区中关村北大街127-1号1层1218室
{Subsidiary Author}: 北京炎黄国芯科技有限公司
{Date}: 2024-11-26
{Notes}: CN118884191B
{Abstract}: 本发明提供一种集成电路测试方法及系统,涉及集成电路测试技术领域,包括构建集成电路测试领域知识图谱,利用消息传递机制提取电路的结构和功能表示,将提取的结构和功能表示作为特征向量输入预先构建的测试用例生成模型,自动生成满足测试需求和约束条件的测试用例；将生成的测试用例输入支持多故障模型的仿真引擎,预定位仿真数据中的第一候选故障区域；对集成电路进行硬件测试,采用谱系分析方法计算硬件测试数据与仿真数据的差异,定位硬件测试数据中的第二候选故障区域,综合第一候选故障区域和第二候选故障区域,确定最终故障区域,并输出故障诊断建议。
{Subject}: 1.一种集成电路测试方法,其特征在于,包括：构建集成电路测试领域知识图谱,根据集成电路测试领域知识图谱,从待测电路的原理图中提取电路拓扑结构,识别电路中的功能模块,提取功能模块的输入输出特性,形成电路知识表示,对所述电路知识表示进行图嵌入学习,通过图神经网络将电路图中的节点和边嵌入到低维向量空间,利用消息传递机制提取电路的结构和功能表示,将提取的结构和功能表示作为特征向量输入预先构建的测试用例生成模型,自动生成满足测试需求和约束条件的测试用例；将生成的测试用例输入支持多故障模型的仿真引擎,通过仿真引擎设置故障类型、注入位置和触发条件,动态修改电路模型行为模拟故障对电路正常运行的影响,生成仿真数据,提取仿真数据的特征表示,根据提取的仿真数据特征表示计算仿真数据和参考数据的相似度,预定位仿真数据中的第一候选故障区域；对集成电路进行硬件测试,采集硬件测试响应数据,将采集的硬件测试响应数据与仿真数据进行对齐,建立软硬件数据之间的映射关系,基于所述映射关系,采用谱系分析方法计算硬件测试数据与仿真数据的差异,定位硬件测试数据中的第二候选故障区域,综合第一候选故障区域和第二候选故障区域,确定最终故障区域,并输出故障诊断建议。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种显示装置
{Author}: 吴昊
{Author Address}: 201201 上海市浦东新区汇庆路888、889号
{Subsidiary Author}: 上海天马微电子有限公司
{Date}: 2024-11-26
{Notes}: CN119024617A
{Abstract}: 本申请实施例提供一种显示装置,包括：工作区及与其相邻的非工作区。非工作区呈现第一图案。显示装置还包括：显示模块、微型控制电路、第一传感器与第二传感器。显示模块包括电子纸与多个第一发光器件。多个第一发光器件位于非工作区。电子纸用于显示与第一图案相同或相衔接的第二图案。第一传感器位于第一图案朝向显示模块的一侧且位于非工作区内,第一传感器用于检测第一传感器所在环境的亮度信息。第二传感器位于工作区内,第二传感器用于检测第二传感器所在环境的亮度信息。微型控制电路用于基于第一传感器及第二传感器检测到的信息调节第一发光器件的亮度,以使第一传感器检测到的信息与第二传感器检测到的信息之间的差值处于预设范围内。
{Subject}: 1.一种显示装置,其特征在于,包括：工作区及非工作区,所述工作区与所述非工作区相邻；所述非工作区呈现第一图案；所述显示装置还包括：显示模块,位于所述第一图案的一侧,所述显示模块包括多个第一发光器件,所述多个第一发光器件位于所述非工作区；所述显示模块还包括电子纸,所述电子纸用于显示第二图案,所述第二图案与所述第一图案相同或相衔接；所述电子纸部分位于所述工作区,所述电子纸部分位于所述非工作区；微型控制电路,所述微型控制电路与所述第一发光器件电连接；第一传感器,位于所述第一图案朝向所述显示模块的一侧,所述第一传感器位于所述非工作区内,所述第一传感器用于检测所述第一传感器所在环境的亮度信息,所述第一传感器与所述微型控制电路电连接；第二传感器,所述第二传感器位于所述工作区内,所述第二传感器用于检测所述第二传感器所在环境的亮度信息；所述第二传感器与所述微型控制电路电连接；其中,所述微型控制电路用于基于所述第一传感器及所述第二传感器检测到的信息调节所述第一发光器件的亮度,以使所述第一传感器检测到的信息与所述第二传感器检测到的信息之间的差值处于预设范围内。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 触控屏控制电路、方法和电子设备
{Author}: 张贵玉;刘帅
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司;成都京东方光电科技有限公司
{Date}: 2024-11-26
{Notes}: CN119024984A
{Abstract}: 本申请实施例提供一种触控屏控制电路、方法和电子设备,其中,所述电路包括主控模块,被配置为响应于接收到模式转换请求,发送第一控制信号,模式转换请求用于将普通模式切换为手套模式；电源管理集成电路,连接主控模块,被配置为响应于接收到第一控制信号,通过第一接口输出第一电压；触控集成电路,连接主控模块和电源管理集成电路,被配置为响应于接收到第一控制信号,根据第一电压向触控屏的触控传感器提供驱动电压。本申请实施例的技术方案可以在节约成本的前提下使得触控屏能够感测到戴着手套的触碰。
{Subject}: 1.一种触控屏控制电路,其特征在于,所述电路包括：主控模块,被配置为响应于接收到模式转换请求,发送第一控制信号,所述模式转换请求用于将普通模式切换为手套模式；电源管理集成电路,连接所述主控模块,被配置为响应于接收到第一控制信号,通过第一接口输出第一电压；触控集成电路,连接所述主控模块和所述电源管理集成电路,被配置为响应于接收到第一控制信号,根据所述第一电压向触控屏的触控传感器提供驱动电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于图论的集成电路IC建模方法
{Author}: 孙铁
{Author Address}: 710000 陕西省西安市高新区天谷八路156号软件新城研发基地二期A9幢202室
{Subsidiary Author}: 西安简矽技术有限公司
{Date}: 2024-11-26
{Notes}: CN119026556A
{Abstract}: 本发明涉及集成电路建模技术领域,具体涉及一种基于图论的集成电路IC建模方法,ICL文件数据预处理：通过读取ICL文件并使用预定义的正则表达式来匹配和提取不同层级和类型的数据元素,将这些数据元素按照类型和层级关系存储在一个结构化的字典ICL Database中,图论建模：使用有向图模型表达集成电路的结构和功能,创建节点和边以反映电路中的组件和它们的连接关系。自动化地识别电路中的连接关系,有助于减少设计错误和提高设计的可靠性；通过图搜索算法,自动寻找从输入到输出或特定组件间的最短或最优路径,从而优化测试覆盖率和效率；图模型的可扩展性使得在设计过程中容易加入新的组件或修改现有结构,而不会破坏整体设计的完整性。
{Subject}: 1.一种基于图论的集成电路IC建模方法,其特征在于,包括以下步骤：S100：ICL文件数据预处理：通过读取ICL文件并使用预定义的正则表达式来匹配和提取不同层级和类型的数据元素,将这些数据元素按照类型和层级关系存储在一个结构化的字典ICL Database中；S200：图论建模：在ICL Database的基础上,使用有向图模型表达集成电路的结构和功能,创建节点和边以反映电路中的组件和它们的连接关系。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路工艺缺陷诊断分析方法、装置及介质
{Author}: 卓成;吴汉明;孙奇;姜钰琪
{Author Address}: 310027 浙江省杭州市西湖区浙大路38号
{Subsidiary Author}: 浙江大学
{Date}: 2024-11-26
{Notes}: CN119027411A
{Abstract}: 本发明属于集成电路检测领域,公开了一种集成电路工艺缺陷诊断分析方法、装置及介质,包括：步骤1,采集晶圆图像,将晶圆图像分为训练集、测试集和验证集；步骤2,将训练集、验证集和测试集输入大语言模型PandaGPT中进行迭代的模型训练,得到最优的大语言模型PandaGPT,步骤3,通过最优的大语言模型PandaGPT对待检测的晶圆图像进行缺陷诊断分析。本发明采用三个阶段来逐步实现缺陷检测和高质量对话的功能,不仅支持缺陷区域的归因分析和关于缺陷类型、位置、数量等的正确响应,而且减轻了对话中的语言模型的遗忘问题。
{Subject}: 1.一种集成电路工艺缺陷诊断分析方法,其特征在于,包括：步骤1,采集晶圆图像,将晶圆图像分为训练集、测试集和验证集；步骤2,将训练集、验证集和测试集输入大语言模型PandaGPT中进行迭代的模型训练,得到最优的大语言模型PandaGPT,训练过程包括：步骤2.1,给定一个晶圆图像,从图像中提取每个图像上方特定的文本标记；步骤2.2,冻结的CLIP图像编码器将查询的图像编码为初始向量e-(img),冻结的CLIP文本编码器将查询图像上的文本标记和所集成的缺陷类别标签集分别编码为初始向量e-(txt)和e-(lab)；步骤2.3,模态增强阶段：步骤2.3.1,将e-(img)和e-(lab)送入预测模块中来预测晶圆表面上的缺陷类别,然后,所预测到的缺陷类别用于与e-(img)和e-(txt)做矩阵乘法运算,从而生成特征向量V-(img)和V-(txt)；步骤2.3.2,视觉适配器和文本适配器进一步将生成的特征向量V-(img)和V-(txt)分别处理为信息丰富的图像令牌T-(img)和文本令牌T-(txt)；步骤2.4,缺陷检测阶段：将步骤2.3得到的图像令牌T-(img)和文本令牌T-(txt)输入到能够自动检测缺陷的检测头中,得到有监督的检测掩码Mask；步骤2.5,知识问答阶段：步骤2.5.1,设计一个用来对齐多模态特征信息的调制模块,调制模块包括Q-Former、可学习的矫正器以及余弦计算单元,Q-Former构成调制模块的第一部分,可学习的矫正器和余弦计算单元构成调制模块的第二部分,调制模块的Q-Former利用注意力机制将图像令牌T-(img)、文本令牌T-(txt)和检测掩码Mask所投影出的掩码令牌T-(mas)对齐为一个统一的视觉令牌aT-(vis)；步骤2.5.2,调制模块的第二部分再将视觉令牌aT-(vis)、用户查询令牌T-(que)和检测掩码Mask所投影出的掩码令牌T-(mas)连接起来作为输入到预训练的大语言模型PandaGPT中的提示指令,进而对预训练的大语言模型PandaGPT进行优化微调；步骤2.5.3,建立与缺陷相关问答的语料库-A和与缺陷无关问答的语料库-B,根据步骤2.5.2中输入到大语言模型中的提示指令来对语料库-A和语料库-B进行交替训练,从而防止大语言模型在理解用户提出的问题时倾向于检索新嵌入的知识,达到优化和微调大语言模型PandaGPT的目的；步骤3,通过最优的大语言模型PandaGPT对待检测的晶圆图像进行缺陷诊断分析。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种离线人脸识别系统
{Author}: 傅家伟;刘启鑫;李勇
{Author Address}: 510000 广东省广州市广州高新技术产业开发区玉树工业园富康西街8号C栋303房
{Subsidiary Author}: 广州大彩光电科技有限公司
{Date}: 2024-11-26
{Notes}: CN119028002A
{Abstract}: 本申请涉及人脸识别技术领域,尤其是涉及一种离线人脸识别系统,包括：人脸数据采集模块；人脸识别模块,用于比对所述人脸数据,得到比对数据；显示驱动模块,包括型号为F1C100S的集成电路,用于驱动和同步对比数据到液晶显示器,以及将对比数据发送到日志存储模块；图像转换模块,用于将TTL RGB信号转为CVBS信号,将所述CVBS信号进行滤波后,发送到所述显示驱动模块；液晶显示器等。相比于现有技术中的离线人脸识别系统,其人机界面系统不必基于安卓、Linux等系统实现,能够降低开发成本,使用起来较简单,同时离线识别速度快、稳定性较高。
{Subject}: 1.一种离线人脸识别系统,其特征在于,包括：人脸数据采集模块,包括摄像头,用于采集人脸数据以及将所述人脸数据发送到人脸识别模块；人脸识别模块,包括串口和TTL RGB接口,用于比对所述人脸数据,得到比对数据；通过串口将比对数据发送到显示驱动模块；将所述人脸数据中的图像通过所述TTL RGB接口输出到图像转换模块；显示驱动模块,包括型号为F1C100S的集成电路,用于驱动和同步对比数据到液晶显示器,以及将对比数据发送到日志存储模块；图像转换模块,用于将TTL RGB信号转为CVBS信号,将所述CVBS信号进行滤波后,发送到所述显示驱动模块；日志存储模块,用于存储数据；液晶显示器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示画面的预充方法和装置、显示装置
{Author}: 朱海焕;苏蓉;文雅婷;肖裔新;赵乙卓;康芯仪;杨铭;蓝庆生;蔡淼荣
{Author Address}: 518132 广东省深圳市光明新区塘明大道9-2号
{Subsidiary Author}: TCL华星光电技术有限公司
{Date}: 2024-11-26
{Notes}: CN119028293A
{Abstract}: 本申请公开了一种显示画面的预充方法和装置、显示装置。该显示画面的预充方法包括：根据显示画面中每个像素的驱动电压,确定显示画面中的预充区域；确定预充区域中目标像素的目标灰阶值；将目标像素的原始灰阶值调整为目标灰阶值,得到预充后的显示画面。本申请实施例实现对显示画面的局部预充补偿处理,可以减少局部驱动抽载量,占用较小的寄存器,实时减少或消除显示装置的工作电压驱动不足而导致的水平串扰问题,以避免显示画面中出现单条或多条异常暗线。
{Subject}: 1.一种显示画面的预充方法,其特征在于,所述方法包括：根据所述显示画面中每个像素的驱动电压,确定所述显示画面中的预充区域；其中,每个所述预充区域包括位于同一行的多个所述像素,所述预充区域中所述像素的所述驱动电压与上一行所述像素的所述驱动电压的电压差满足预设条件；确定所述预充区域中目标像素的目标灰阶值；其中,所述目标像素是指所述预充区域中需要调整灰阶值的所述像素；将所述目标像素的原始灰阶值调整为所述目标灰阶值,得到预充后的所述显示画面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具有热导柱的集成电路
{Author}: 刘丽;陈丽;张祺
{Author Address}: 300000 天津市南开区南开三马路125号华都大厦2楼303
{Subsidiary Author}: 天津觅若机械设备有限公司
{Date}: 2024-11-26
{Notes}: CN119028927A
{Abstract}: 本发明公开了一种具有热导柱的集成电路,涉及集成电路技术领域。本发明包括集成电路主体,所述集成电路主体的顶部固定有支架板,所述支架板的内壁顶部嵌固有半导体制冷片,还包括导热柱装置；其中,导热柱装置包括电控推杆、L形杆、山形杆、若干个转盘和导热柱,所述电控推杆固定在支架板的顶部,所述L形杆固定在电控推杆的伸缩端,所述支架板的顶部开设有用于L形杆滑动的条形槽,所述山形杆固定在L形杆的底部,且山形杆滑动安装在集成电路主体的顶部。本发明通过导热柱装置的设置,使得导热柱对集成电路主体的产生的热量向外导向,从而提高了半导体制冷片对集成电路主体散热面积,进而提高了对集成电路主体散热效果。
{Subject}: 1.一种具有热导柱的集成电路,包括集成电路主体(1),所述集成电路主体(1)的顶部固定有支架板(11),所述支架板(11)的内壁顶部嵌固有半导体制冷片(12),其特征在于：还包括导热柱装置(2)、引脚保护装置(3)、除湿装置(4)和防护装置(5)；其中,导热柱装置(2)包括电控推杆(21)、L形杆(22)、山形杆(23)、若干个转盘(24)和导热柱(25),所述电控推杆(21)固定在支架板(11)的顶部,所述L形杆(22)固定在电控推杆(21)的伸缩端,所述支架板(11)的顶部开设有用于L形杆(22)滑动的条形槽,所述山形杆(23)固定在L形杆(22)的底部,且山形杆(23)滑动安装在集成电路主体(1)的顶部,若干个所述转盘(24)均匀转动安装在集成电路主体(1)的顶部,所述转盘(24)的外壁与山形杆(23)的外壁接触,所述导热柱(25)固定在转盘(24)的顶部。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于数据分析的CDMA通信模组测试数据分析方法
{Author}: 张海涛;孙静;马佩
{Author Address}: 214000 江苏省无锡市惠山区华清创新园6号
{Subsidiary Author}: 芯百特微电子(无锡)有限公司
{Date}: 2024-11-26
{Notes}: CN119030646A
{Abstract}: 本发明公开了基于数据分析的CDMA通信模组测试数据分析方法,涉及通信领域,解决现有CDMA通信模组测试数据分析方法不够全面和不够深度的问题,方法具体如下：读取第一模拟信号并进行模拟-数字转换,使第一模拟信号转化为第二数字信号,同时还生成调制指令和得到第二数字信号的信息码速率；读取第二数字信号并生成随机扩频编码,第二数字信号经调制后得到调制数字信号；调制数字信号经解调后得到解调数字信号,记录解调数字信号码数、误码数和传输误差量；解调数字信号进行数字-模拟转换,使解调数字信号转换为第二模拟信号；计算比特误码率,并分析CDMA通信模组性能,本发明实现对CDMA通信模组测试数据的深度分析和全面分析。
{Subject}: 1.基于数据分析的CDMA通信模组测试数据分析方法,其特征在于,方法具体如下：步骤S1,测试人员发出测试请求指令,生成第一模拟信号；步骤S2,读取第一模拟信号并进行模拟-数字转换,使第一模拟信号转化为第二数字信号,同时还生成调制指令和得到第二数字信号的信息码速率；步骤S3,依据调制指令读取第二数字信号并生成随机扩频编码,第二数字信号经调制后得到调制数字信号,并采集调制数字信号的直扩码速率；步骤S4,调制数字信号经解调后得到解调数字信号,记录解调数字信号码数、误码数和传输误差量；步骤S5,解调数字信号进行数字-模拟转换,使解调数字信号转换为第二模拟信号,比对并生成通信正常或通信异常信号；步骤S6,计算比特误码率,并分析CDMA通信模组性能。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 面向智能集成电路的多低压柔性互联系统优化运行方法
{Author}: 张帆;高文杰;丁飞;赵海玲;王雨奇;徐兆麟;钟森;吴榆俊;叶子青;周荃
{Author Address}: 212300 江苏省镇江市丹阳市开发区玉泉路218号
{Subsidiary Author}: 国网江苏省电力有限公司丹阳市供电分公司;国网江苏省电力有限公司镇江供电分公司
{Date}: 2024-11-26
{Notes}: CN119029891A
{Abstract}: 本发明公开了面向智能集成电路的多低压柔性互联系统优化运行方法,属于配电网优化运行技术领域。为解决系统灵活性和响应速度不足以及调度指令执行情况的反馈与策略优化不足的问题,本发明通过分析台区历史负荷数据,制定柔性互联策略,柔性互联策略的制定考虑了负荷均衡分析,有助于减少因负荷分布不均而导致的设备过载和故障风险,优化电力传输,减少浪费,提升系统灵活性和响应速度,确保电力供应稳定,搭建中央调度系统,实现实时数据传输与处理,精准控制台区间电力传输,优化资源配置,反馈机制确保系统根据实时数据调整策略,提升灵活性和适应性,显著提升电力系统的智能化和自动化水平。
{Subject}: 1.面向智能集成电路的多低压柔性互联系统优化运行方法,其特征在于,包括以下步骤：台区负荷预测分析,基于历史数据对台区负荷进行短期和长期预测,根据预测结果,分析台区负荷的变化趋势和峰值负荷时间；柔性互联策略制定,基于台区负荷预测结果,制定台区间的柔性互联策略,通过调整台区间的电力传输量、优化电力分配和资源共享对台区负荷进行动态平衡和电力资源优化配置；实时调度与控制,建立中央调度系统,将多个低压台区通过相应的ac/dc双向变流器将直流经由柔性互联集装箱的直流开关柜的进线汇集到直流开关柜中,通过直流开关柜进行多个低压台区的互联,中央调度系统包括多条出线,其中至少一条出线连接储能系统,实时收集各台区的运行数据,根据柔性互联策略通过中央调度系统对互联后的多个低压台区进行监测和优化调度；电源及储能管理,根据台区负荷需求和电力市场价格,通过储能系统进行充电放电,对于接入系统的分布式电源和储能设备进行统一管理和调度；故障检测与恢复,建立故障检测机制,实时监测系统的运行状态,当检测到故障时,定位故障源并采取恢复措施。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种LED驱动电路及集成电路芯片
{Author}: 霍显杰;陈景阔;罗兰宇;梅丁蕾;柯烁儿
{Author Address}: 610095 四川省成都市中国(四川)自由贸易试验区成都高新区天府五街200号菁蓉汇5号楼B区8层803、804室
{Subsidiary Author}: 成都极海科技有限公司
{Date}: 2024-11-26
{Notes}: CN119031533A
{Abstract}: 本发明公开一种LED驱动电路及集成电路芯片,涉及电子技术领域。该LED驱动电路包括电流产生电路、电压产生电路和控制滤波电路,所述电流产生电路与至少两个LED连接,所述电流产生电路用于基于至少两个输入电压对应调节至少两个所述LED的工作电流；所述电压产生电路用于产生输出电压；所述控制滤波电路连接于所述电压产生电路与所述电流产生电路之间,所述控制滤波电路用于基于至少两组PWM信号将所述输出电压对应调节为至少两个所述输入电压,并在调节过程中对产生的噪声进行滤波。本发明通过控制滤波电路在调节过程中对产生的噪声进行滤波,避免电流突变的产生。
{Subject}: 1.一种LED驱动电路,其特征在于,包括：电流产生电路,所述电流产生电路与至少两个LED连接,所述电流产生电路用于基于至少两个输入电压对应调节至少两个所述LED的工作电流；电压产生电路,所述电压产生电路用于产生输出电压；控制滤波电路,所述控制滤波电路连接于所述电压产生电路与所述电流产生电路之间,所述控制滤波电路用于基于至少两组PWM信号将所述输出电压对应调节为至少两个所述输入电压,并在调节过程中对产生的噪声进行滤波。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高散热性单面覆晶薄膜及其化学刻蚀方法
{Author}: 陈玖瑭;郑右豪;孙嫚徽
{Author Address}: 323000 浙江省丽水市莲都区南明山街道绿谷大道309号国际车城15号楼11层-496
{Subsidiary Author}: 浙江晶引电子科技有限公司
{Date}: 2024-11-26
{Notes}: CN119031584A
{Abstract}: 本发明公开了一种高散热性单面覆晶薄膜及其化学刻蚀方法,涉及覆晶薄膜制备技术领域,所述单面线路层的顶部设置有IC且PI的底部开设有导通孔,并且导通孔内电镀填铜,所述PI层的底部固定连接有散热片。该高散热性单面覆晶薄膜及其化学刻蚀方法,通过在PI层上,避开集成电路(IC)开设多个导通孔,利用导通孔增加IC的散热表面积,提升散热效果的同时,也不影响集成电路(IC)的布设,并通过在导通孔内电镀填铜,利用铜材料的高导热性,将热量导至散热片,进一步提升散热效果,改进后的单面覆晶薄膜具有高散热性,能够有效地释放其在工作过程中产生的热量,防止热量积聚导致的温度升高而影响IC的工作效能。
{Subject}: 1.一种高散热性单面覆晶薄膜,其特征在于,所述单面线路覆晶薄膜绑定IC, 由于IC作业会产生热能,不易散热,于是在PI的底部开设有导通孔,并且导通孔内电镀填铜,所述PI层的底部固定连接有散热片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种含有抗冲击结构的集成电路
{Author}: 孟霞;张雪芬;吴磊
{Author Address}: 150000 黑龙江省哈尔滨市道里区群力第四大道财富中心B座1023室
{Subsidiary Author}: 哈尔滨西岭秋科技有限公司
{Date}: 2024-11-26
{Notes}: CN119031636A
{Abstract}: 本发明公开了一种含有抗冲击结构的集成电路,包括分层底板,还包括有缓冲结构和抗冲击结构；所述缓冲结构包括支撑柱、收缩撑杆、电路顶板、缓冲弹簧,所述支撑柱固定连接在分层底板的顶面,所述收缩撑杆滑动连接在支撑柱的内侧,所述电路顶板固定连接在收缩撑杆的顶面,所述缓冲弹簧设置在支撑柱的内部；所述抗冲击结构包括槽板、弧片铰块、弹性弧片、连接螺柱,所述槽板均固定连接在分层底板和电路顶板的两侧边缘,所述弧片铰块铰接连接在槽板的侧面,所述弹性弧片固定连接在弧片铰块的内侧,本发明,具有实用性强和抗冲击缓冲防护的特点。
{Subject}: 1.一种含有抗冲击结构的集成电路,包括分层底板(1),其特征在于：还包括有缓冲结构和抗冲击结构；所述缓冲结构包括支撑柱(2)、收缩撑杆(3)、电路顶板(11)、缓冲弹簧(12),所述支撑柱(2)固定连接在分层底板(1)的顶面,所述收缩撑杆(3)滑动连接在支撑柱(2)的内侧,所述电路顶板(11)固定连接在收缩撑杆(3)的顶面,所述缓冲弹簧(12)设置在支撑柱(2)的内部；所述抗冲击结构包括槽板(4)、弧片铰块(7)、弹性弧片(9)、连接螺柱(10),所述槽板(4)均固定连接在分层底板(1)和电路顶板(11)的两侧边缘,所述弧片铰块(7)铰接连接在槽板(4)的侧面,所述弹性弧片(9)固定连接在弧片铰块(7)的内侧,所述连接螺柱(10)固定连接在分层底板(1)的底面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路主板的性能检测分析方法及系统
{Author}: 范陈杰
{Author Address}: 226000 江苏省南通市启东市高新技术产业开发区海鹰路
{Subsidiary Author}: 江苏拓尔奇光电技术有限公司
{Date}: 2024-11-22
{Notes}: CN118688617B
{Abstract}: 本发明公开了一种集成电路主板的性能检测分析方法及系统,涉及集成电路板技术领域,该方法包括：对集成电路主板进行应用数据采集,并建立测试场景；读取生产数据,按生产批次进行比例样本选定,建立测试样本集；以测试场景建立测试方案集,并进行样本影响评价,基于影响评价结果配置测试顺序；将测试结果进行自适应结果聚类,并建立基准值和稳态标识；进行测试场景的重要度赋值,并建立性能评价网络；将基准值和稳态标识输入至性能评价网络,生成性能评价结果。本发明解决了现有技术中现有电路主板性能检测手段的局限性,导致检测的准确性低的技术问题,达到了提高性能检测结果与场景的适配度,进而提高检测结果的准确性的技术效果。
{Subject}: 1.一种集成电路主板的性能检测分析方法,其特征在于,所述方法包括：对集成电路主板进行应用数据采集,并依据应用数据采集结果建立测试场景,其中,所述测试场景带有应用频率和场景价值度的映射；建立与生产的数据连接,并在读取生产数据后,按生产批次进行比例样本选定,建立测试样本集,其中,所述测试样本集中每一样本均设定有唯一标识码；以所述测试场景建立测试方案集,并对所述测试方案集进行样本影响评价,基于影响评价结果配置测试顺序,并以唯一标识码记录测试结果；将测试结果进行自适应结果聚类,并以聚类结果建立基准值和稳态标识；通过应用频率和价值度进行测试场景的重要度赋值,并基于赋值结果建立性能评价网络；将基准值和稳态标识输入性能评价网络,生成性能评价结果；对所述测试方案集进行样本影响评价,基于影响评价结果配置测试顺序,包括：以测试方案集和集成电路主板的标定参数进行拟合仿真,在仿真中配置影响的比例放大阈值,生成仿真结果；将所述仿真结果输入影响评价模型,其中,所述影响评价模型包括可逆影响评价层、不可逆影响评价层和归一化计算层；当所述可逆影响评价层和不可逆影响评价层接收所述仿真结果后,对应输出可逆影响评价值和不可逆影响评价值；通过所述归一化计算层接收可逆影响评价值和不可逆影响评价值,并进行归一化处理,输出影响评价结果；所述将测试结果进行自适应结果聚类,并以聚类结果建立基准值和稳态标识,包括：将测试结果按照测试类别分类后,随机分布聚类中心,执行聚类搜索；当任意聚类中心被合并后,在未聚类区域新增聚类中心,执行继续聚类；当聚类完成后,根据聚类结果建立基准值和稳态标识；所述根据聚类结果建立基准值和稳态标识,包括：判断第一顺位聚类结果是否满足第一判定阈值,其中,所述第一顺位聚类结果为聚类结果中最大聚类的结果；若所述第一顺位聚类结果满足所述第一判定阈值,则基于所述第一顺位聚类结果的平均值建立所述基准值,并根据聚类结果中的数据相对于基准值的分布生成所述稳态标识；若所述第一顺位聚类结果不能满足第一判定阈值,则判断所述第一顺位聚类结果和第二顺位聚类结果是否满足第二判定阈值；若所述第一顺位聚类结果和所述第二顺位聚类结果满足第二判定阈值,则以第一顺位聚类结果和第二顺位聚类结果的平均值建立所述基准值,并根据聚类结果中的数据相对于基准值的分布生成所述稳态标识。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种降低输入电源对输出电压影响的电路结构
{Author}: 请求不公布姓名
{Author Address}: 215000 江苏省苏州市高新区科技城济慈路150号1幢
{Subsidiary Author}: 苏州贝克微电子股份有限公司
{Date}: 2024-11-22
{Notes}: CN118677253B
{Abstract}: 本申请涉及供电电源技术领域,具体涉及一种降低输入电源对输出电压影响的电路结构,该电路结构中,控制电路用于控制功率电路中功率开关管的导通状态；功率电路的输入端与电源电压端相连；功率电路的输出端与电压输出端相连；电压输出端通过第二开关管连接至供电电压端；供电电压端通过第二电阻接地；供电电压端上的供电电压用于给控制电路供电；功率开关管的控制端通过第三开关管以及第一电流源接地；供电电压端还连接至所述第三开关管的控制端；电压输出端通过第一电阻连接至第二开关管的控制端；第二开关管的控制端依次通过稳压模块以及第一开关管接地。上述电路结构中,输出电压不受输入电源波动的影响,提高了输出电压的精度。
{Subject}: 1.一种降低输入电源对输出电压影响的电路结构,其特征在于,在所述电路结构中包括功率电路以及控制电路；所述控制电路用于控制所述功率电路中功率开关管的导通状态；所述功率电路的输入端与电源电压端相连；所述功率电路的输出端与电压输出端相连；在所述电路结构中,所述电压输出端通过第二开关管连接至供电电压端；所述供电电压端通过第二电阻接地；所述供电电压端上的供电电压用于给所述控制电路供电；所述功率开关管的控制端通过启动电路接地；所述电压输出端通过第一电阻连接至所述第二开关管的控制端；所述第二开关管的控制端依次通过稳压模块以及第一开关管接地；当所述稳压模块的输入端接收到的电压大于等于目标电压值时,所述稳压模块导通；所述控制电路中包括基准电压模块以及第一运算放大器；所述功率电路中还包括第一反馈电阻以及第二反馈电阻；所述电源电压端依次通过所述功率开关管、所述第一反馈电阻以及所述第二反馈电阻接地；所述功率开关管的控制端还与所述第一运算放大器的输出端连接；所述第一运算放大器的反相输入端与所述基准电压模块的输出端连接；所述电源电压端还依次通过所述功率开关管以及所述第一反馈电阻连接至所述第一运算放大器的同相输入端；所述电源电压端还通过所述功率开关管连接至所述电压输出端；所述供电电压端分别连接至所述基准电压模块的电源端以及所述第一运算放大器的正电源端；所述第一运算放大器的负电源端接地。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片盖板封装设备及其封装工艺
{Author}: 韦胜;胡宇;唐振宁
{Author Address}: 314000 浙江省嘉兴市嘉善县大云镇花乡大道28号6幢一楼101室
{Subsidiary Author}: 铼芯半导体科技(浙江)有限公司
{Date}: 2024-11-22
{Notes}: CN118824923B
{Abstract}: 本发明属于半导体生产设备技术领域,具体涉及一种芯片盖板封装设备及其封装工艺,本装置包括：卸料输送带,其上具有若干平行设置的输送轨道；若干吹气件,镜像设置在输送轨道的两侧。所述吹气件的出气端与输送轨道平行,且朝向输送带顶部方向。芯片经过吹气件时,吹气件吹出的风经过输送带后向上弹反,以对承托芯片。本发明通过设置吹气件,使得芯片在卸料时,通过吹气件向卸料输送带吹气,使得气流经过输送带弹反后向芯片吹气,以产生向上的推力,进而承托芯片,以降低芯片对输送带的压力,进而减小输送带对芯片的摩擦力,以减小擦伤风险。
{Subject}: 1.一种芯片盖板封装设备,其特征在于,包括：卸料输送带(1),其上具有若干平行设置的输送轨道(11)；若干吹气件(2),镜像设置在输送轨道(11)的两侧；其中所述吹气件(2)的出气端与输送轨道(11)平行,且朝下设置；以及芯片经过吹气件(2)时,吹气件(2)吹出的风经过输送带后向上弹反,以对承托芯片；所述吹气件(2)包括吹气管(21)和顶风罩(22),顶风罩(22)外套在吹气管(21)的外壁；所述吹气管(21)的两侧开设有滑槽(211),顶风罩(22)滑动设置在滑槽(211)内；所述顶风罩(22)的底部探出吹气件(2)的下方,且顶风罩(22)的底部具有挡风板(23),挡风板(23)与吹气管(21)的出气端部分重合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路收放板设备
{Author}: 张治强;陈宝纯;杨师;苏允康;卢冠华
{Author Address}: 523000 广东省东莞市松山湖园区科技九路2号2栋101室、201室、301室、501室
{Subsidiary Author}: 广东长兴半导体科技有限公司
{Date}: 2024-11-22
{Notes}: CN118992560A
{Abstract}: 本发明涉及芯片封装技术领域,具体涉及一种集成电路收放板设备,包括机台；所述机台并列依次设有第一料仓、第二料仓、第三料仓以及对中接驳机构；所述机台还设有料板传输机构、料板下料机构以及转运机构；所述转运机构包括设于机台的龙门架、活动设于龙门架的吸附座以及用于驱动吸附座在第一料仓、第二料仓、第三料仓以及对中接驳机构中移动的吸附驱动组件；所述吸附座并列依次设有第一吸附板、第二吸附板以及第三吸附板；所述第一吸附板、第二吸附板以及第三吸附板均设有真空吸嘴。本发明通过设置第一料仓、第二料仓、第三料仓、对中接驳机构、料板传输机构、料板下料机构以及转运机构,从而使得该设备既可以实现放板功能,也可以实现收板功能。
{Subject}: 1.一种集成电路收放板设备,其特征在于：包括机台；所述机台并列依次设有第一料仓、第二料仓、第三料仓以及对中接驳机构；所述机台还设有料板传输机构、料板下料机构以及转运机构；所述转运机构包括设于机台的龙门架、活动设于龙门架的吸附座以及用于驱动吸附座在第一料仓、第二料仓、第三料仓以及对中接驳机构中移动的吸附驱动组件；所述吸附座并列依次设有第一吸附板、第二吸附板以及第三吸附板；所述第一吸附板、第二吸附板以及第三吸附板均设有真空吸嘴。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路测试系统的点检方法、装置、设备及存储介质
{Author}: 张健;金浩;边垚垚
{Author Address}: 310010 浙江省杭州市西湖区三墩镇西园五路8号紫天大厦8楼802室
{Subsidiary Author}: 杭州领策科技有限公司
{Date}: 2024-11-22
{Notes}: CN118988750A
{Abstract}: 本发明涉及集成电路技术领域,具体涉及一种集成电路测试系统的点检方法、装置、设备及存储介质,其中测试机中的点检方法包括：获取历史测试数据,根据历史测试数据确定当前被测件所属料管的料管类型；当料管类型为点检料管时,进入点检模式,依次对点检料管内的多个被测件进行测试,得到点检料管内多个被测件的多个测试结果；根据所有点检料管的测试结果,得到点检结果。也就是说,在集成电路测试系统中增设装有点检样品的点检料管,集成电路系统在对上料区进行处理时能够根据历史测试数据自动识别出点检料管,并依次对点检料管内的多个被测件进行测试,根据所有点检料管的测试结果得到点检结果,实现对集成电路测试系统的自动点检。
{Subject}: 1.一种集成电路测试系统的点检方法,其特征在于,应用于测试机,所述方法包括：获取历史测试数据,根据所述历史测试数据确定当前被测件所属料管的料管类型；当所述料管类型为点检料管时,进入点检模式,依次对所述点检料管内的多个被测件进行测试,得到所述点检料管内多个所述被测件的多个测试结果；根据所有点检料管的测试结果,得到点检结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种超小型模块化硅光子陀螺及自动高效装配方法
{Author}: 尚克军;雷明;李豪伟;徐磊;刘淑荣;张丽哲
{Author Address}: 100074 北京市丰台区云岗北里1号院3号楼
{Subsidiary Author}: 北京自动化控制设备研究所
{Date}: 2024-11-22
{Notes}: CN118999515A
{Abstract}: 本发明提供了一种超小型模块化硅光子陀螺及自动高效装配方法,该陀螺包括壳体以及位于壳体中、从下至上依次设置的敏感表头模块、集成光路模块、集成电路模块；壳体包括从下到上依次连接的下壳体、中壳体、上壳体、盖板,所述中壳体、上壳体内部分别设置第一连接板、第二连接板；敏感表头模块包括Y波导相位调制器和光纤环圈,安装于第一连接板上、下表面；集成光路模块、集成电路模块分别安装在上壳体第二连接板下、上表面；盖板上包括绝缘子连接器、调试接口。本发明通过集成模块化设计,极大的减小硅光子陀螺整体尺寸,并简化了后续装配方法。
{Subject}: 1.一种超小型模块化硅光子陀螺,其特征在于,包括壳体以及位于壳体中、从下至上依次设置的敏感表头模块、集成光路模块、集成电路模块；所述壳体包括从下到上依次连接的下壳体、中壳体、上壳体、盖板,所述中壳体、上壳体内部分别设置第一连接板、第二连接板；所述敏感表头模块包括Y波导相位调制器和光纤环圈,所述光纤环圈安装在中壳体第一连接板下表面,所述Y波导相位调制器安装在中壳体第一连接板上表面；所述集成光路模块安装在上壳体第二连接板下表面,包括硅光子集成器件和驱动控制电路,所述硅光子集成器件上集成光源、探测器、耦合器,用于陀螺发光、分光、合光和信号探测,所述驱动控制电路用于对硅光子集成器件进行恒定的温度控制和电流控制；所述硅光子集成器件与Y波导相位调制器之间采用单个光纤熔点连接；所述集成电路模块安装在上壳体第二连接板上表面,用于数据调制解调和陀螺通信；所述集成光路模块与集成电路模块之间通过一对对插插头实现连接；所述盖板包括绝缘子连接器、调试接口,所述密封绝缘子连接器用于外部电源供电和数据通信,所述调试接口用于硅光子陀螺的FPGA程序调试。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示模组及其制备方法、以及显示装置
{Author}: 张罗;郑仰利;张晓萍;王耀东;刘芳怡;胡林慧;闫子昕;丁洪雪;门乃琦;王志远
{Author Address}: 100176 北京市大兴区北京经济技术开发区经海一路118号
{Subsidiary Author}: 北京京东方显示技术有限公司;京东方科技集团股份有限公司
{Date}: 2024-11-22
{Notes}: CN119002135A
{Abstract}: 本公开公开一种显示模组及其制备方法、以及显示装置,其中,显示模组包括：显示面板和柔性电路板,显示面板包括自显示面板的背侧向显示侧依次设置的第一基板和第二基板,第一基板包括：玻璃基板、绑定在玻璃基板上的集成电路芯片、贯通玻璃基板的多个第一过孔和填充第一过孔的第一导电部,集成电路芯片设置在玻璃基板靠近显示侧的一侧,柔性电路板经由第一导电部与集成电路芯片电连接。本公开实施例的显示模组通过设置贯通玻璃基板的第一过孔和填充第一过孔的第一导电部,从而能够利用第一导电部进行集成电路芯片和柔性电路板的电连接,实现窄边框设计。
{Subject}: 1.一种显示模组,其特征在于,包括：显示面板和柔性电路板,所述显示面板包括自所述显示面板的背侧向显示侧依次设置的第一基板和第二基板,所述第一基板包括：玻璃基板、绑定在所述玻璃基板上的集成电路芯片、贯通所述玻璃基板的多个第一过孔和填充所述第一过孔的第一导电部,其中,所述集成电路芯片设置在所述玻璃基板靠近所述显示侧的一侧,所述柔性电路板经由所述第一导电部与所述集成电路芯片电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电路版图的处理方法、装置、设备、介质及程序产品
{Author}: 汤鹏
{Author Address}: 610095 四川省成都市中国(四川)自由贸易试验区成都高新区天府大道北段1480号8栋2单元10层02、03号
{Subsidiary Author}: 笔特科技(成都)有限公司
{Date}: 2024-11-22
{Notes}: CN119005107A
{Abstract}: 本申请提供一种电路版图的处理方法、装置、设备、介质及程序产品。其中,方法,包括：基于参数配置界面,设置导出参数和版图验证参数；利用导出参数和版图验证参数对预先编写的运行程序中的参数值进行调整,并利用调整后的运行程序对输入的电路版图进行验证,得到验证结果。通过上述方案,能够提高电路版图的验证效率,由于参数配置界面能够进行参数统一配置,不需要反复调整切换,大幅度减少了出错的概率。
{Subject}: 1.一种电路版图的处理方法,其特征在于,包括：基于参数配置界面,设置导出参数和版图验证参数；利用导出参数和版图验证参数对预先编写的运行程序中的参数值进行调整,并利用调整后的运行程序对输入的电路版图进行验证,得到验证结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种芯片交错式堆叠封装工艺
{Author}: 赖俊生
{Author Address}: 518000 广东省深圳市南山区西丽街道松坪山社区科技北二路25号航天微电机厂房科研楼B座二层
{Subsidiary Author}: 皇虎测试科技(深圳)有限公司
{Date}: 2024-11-22
{Notes}: CN119008425A
{Abstract}: 本发明公开了一种芯片交错式堆叠封装工艺,本发明采用上下交错堆叠的方式,在上下基板间进行芯片的封装；如此,将芯片进行上下交错堆叠封装,可减少其在基板上的占用面积；基于此,采用前述工艺进行芯片的封装,更便于多个芯片的合封,同时,在合封后也不会占用基板过大的面积,从而能够为电容等其余封装所需的电子元件提供更大的摆放空间；因此,本发明非常适用于在芯片封装领域的大规模应用与推广。
{Subject}: 1.一种芯片交错式堆叠封装工艺,其特征在于,包括：在上基板和下基板之间以交错堆叠的方式设置若干芯片,并在上基板、下基板、第一目标芯片和第二目标芯片上设置若干焊盘,其中,所述第一目标芯片为所述若干芯片中位于最上方的芯片,且所述第二目标芯片为所述若干芯片中位于最下方的芯片；对于若干芯片中各个相邻的两芯片,在各个相邻的两芯片的相对表面上设置多个微凸块；在所述上基板面向所述下基板的表面上、所述第一目标芯片面向所述下基板的表面上以及所述第二目标芯片面向所述上基板的表面上分别设置多个C4凸块；将所述第二目标芯片接合至所述下基板上,并在所述第二目标芯片上的多个焊盘与所述下基板上的多个焊盘之间建立金属引线,以通过金属引线键合的方式,电气连接所述第二目标芯片与所述下基板；接合各个相邻两芯片的相对表面上的各个微凸块,以及将所述第一目标芯片上的各个C4凸块接合至所述下基板上；对上基板与第二目标芯片上的各个C4凸块进行接合处理,得到第一初始封装芯片；对所述第一初始封装芯片进行注塑封装处理,以在注塑封装处理后,得到封装芯片。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种microLED膜材侧面旋转贴附机
{Author}: 杨少刚;刘建华;林柱良
{Author Address}: 518000 广东省深圳市宝安区松岗街道沙浦社区松江路6号科创工坊2栋1703
{Subsidiary Author}: 深圳市八零联合装备有限公司
{Date}: 2024-11-22
{Notes}: CN119008475A
{Abstract}: 本申请涉及屏幕贴膜的技术领域,特别是涉及一种microLED膜材侧面旋转贴附机,包括底板,底板上设置有机械臂,机械臂的末端设置有真空吸盘,底板上设置有位于机械臂一侧的旋贴器,旋贴器包括底板上设置的底座,底座上朝向机械臂的一侧对称设置有支撑斜块；本发明在柔性集成电路膜进行侧边贴附动作时,通过真空吸盘和自适应气缸的伸缩端安装的压力传感器,实时检测贴合压力,做到侧面贴合时受到恒定的压力,保证贴附过程中玻璃基板不会因为局部压力过大导致崩角及出现裂缝,机械臂可以随时调整贴附位置以及贴附角度,保证贴附过程中受力面恒定垂直于所需贴附侧面,保证贴附时不会出现因受力不均产生的气泡问题。
{Subject}: 1.一种microLED膜材侧面旋转贴附机,包括底板(1),所述底板(1)上设置有机械臂(2),其特征在于：所述机械臂(2)的末端设置有真空吸盘(21),所述底板(1)上设置有位于机械臂(2)一侧的旋贴器(3)；所述旋贴器(3)包括底板(1)上设置的底座(31),所述底座(31)上朝向机械臂(2)的一侧对称设置有支撑斜块(32),两个所述支撑斜块(32)的斜面上共同设置有连接撑板(33),所述连接撑板(33)上滑动设置有滑动撑板(34),所述滑动撑板(34)上通过支架转动设置有旋贴滚轴(35)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示面板的亮度调节方法、装置以及显示面板
{Author}: 冯波;牛文骁;聂鹏;陶益;王奇
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司;成都京东方光电科技有限公司
{Date}: 2024-11-22
{Notes}: CN119007648A
{Abstract}: 本申请提供了一种显示面板亮度调节方法、装置以及显示面板,该方法包括：获取第一显示亮度值,第一显示亮度值是亮度寄存器输出的显示亮度值；在第一显示亮度值小于第一阈值的情况下,向数字集成电路输出第二模拟正值电压值,第二模拟正值电压值大于第一模拟正值电压值；其中,第一模拟正值电压值是电源管理集成电路输出的电压值,第二模拟电压值用于数字集成电路得到第一伽马校正值,第一伽马校正值用于调节显示面板的亮度。通过上述方法,能够在显示面板调光的过程中,有效避免出现拐点闪的现象,进而提高用户的视觉体验。
{Subject}: 1.一种显示面板的亮度调节方法,其特征在于,所述显示面板包括：电源管理集成电路、亮度寄存器和数字集成电路,所述方法包括：获取第一显示亮度值,所述第一显示亮度值是所述亮度寄存器输出的显示亮度值；在所述第一显示亮度值小于第一阈值的情况下,向所述数字集成电路输出第二模拟正值电压值,所述第二模拟正值电压值大于第一模拟正值电压值；其中,所述第一模拟正值电压值是所述电源管理集成电路输出的电压值,所述第二模拟电压值用于所述数字集成电路得到第一伽马校正值,所述第一伽马校正值用于调节所述显示面板的亮度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种显示基板的驱动参数调节方法、显示基板及显示器
{Author}: 曾凡建;沙金;徐波;冉博;陈锐;杜杰;陈杰;孙昊;吴欢;颜杰;王宇轩
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司;重庆京东方光电科技有限公司
{Date}: 2024-11-22
{Notes}: CN119007661A
{Abstract}: 本申请实施例提供了一种显示基板的驱动参数调节方法、显示基板及显示器,方法包括：获取显示基板当前的脉宽调制信号占空比；根据预设对应关系,确定显示基板当前的脉宽调制信号占空比所对应的最佳驱动效率；其中,预设对应关系为驱动参数、脉宽调制信号占空比与驱动效率之间的对应关系；根据最佳驱动效率,对显示基板当前的驱动参数进行调整。通过预设对应关系,先确定显示基板当前的脉宽调制信号占空比对应的最佳驱动效率,再确定该最佳驱动效率对应的目标驱动参数,基于目标驱动参数对显示基板当前的驱动参数进行实时调整,以使显示基板当前的驱动效率提高,即提高了背光驱动芯片的驱动效率,降低了背光模块的功耗。
{Subject}: 1.一种显示基板的驱动参数调节方法,其特征在于,所述方法包括：获取所述显示基板当前的脉宽调制信号占空比；根据预设对应关系,确定所述显示基板当前的脉宽调制信号占空比所对应的最佳驱动效率；其中,所述预设对应关系为驱动参数、脉宽调制信号占空比与驱动效率之间的对应关系；根据所述最佳驱动效率,对所述显示基板当前的驱动参数进行调整。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种有机电致发光器件的控制方法
{Author}: 石超;李成明;杨少延;刘祥林;崔草香;朱瑞平;郭柏君;陈兆显;李晓东
{Author Address}: 266000 山东省青岛市崂山区株洲路177号惠特工业园2号楼
{Subsidiary Author}: 国鲸合创(青岛)科技有限公司;国鲸科技(广东横琴粤澳深度合作区)有限公司
{Date}: 2024-11-22
{Notes}: CN119012456A
{Abstract}: 本发明提供一种有机电致发光器件的控制方法,属于有机电致发光器件控制技术领域,包括：步骤1：获取有机电致发光器件的工作原理,确定传感器并获取有机电致发光器件的多个参数；步骤2：根据所述多个参数获取有机电致发光器件的物理特性数据,构建有机电致发光器件的数学模型；步骤3：基于集成电路构建有机电致发光器件的驱动电路,获取驱动电路的电信号,并确定电路保护机制；步骤4：根据电路保护机制确定控制策略,控制有机电致发光器件的驱动电路的电信号的频率、幅度和相位,实现对有机电致发光器件的控制。解决了有机电致发光器件的控制方法获取数据不准确,降低了数据的准确性和实时性,同时容易出现故障,影响器件安全性的问题。
{Subject}: 1.一种有机电致发光器件的控制方法,其特征在于,包括：步骤1：获取有机电致发光器件的工作原理,并根据所述工作原理确定多个类型的传感器,根据传感器获取有机电致发光器件的电气参数和周围环境参数；步骤2：根据所述电气参数和周围环境参数获取有机电致发光器件的物理特性数据,并根据所述物理特性数据构建有机电致发光器件的数学模型；步骤3：根据所述数学模型基于集成电路构建有机电致发光器件的驱动电路,获取有机电致发光器件的驱动电路的电信号,并确定有机电致发光器件的驱动电路对应的电路保护机制；步骤4：根据所述电路保护机制确定对应的控制策略,根据控制策略控制有机电致发光器件的驱动电路的电信号的频率、幅度和相位,实现对有机电致发光器件的控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 服务器、访问双列直插式内存控制模块的装置及集成电路
{Author}: 袁秀阳
{Author Address}: 250000 山东省济南市高新区港西路2177号港盛大厦4层401室
{Subsidiary Author}: 山东云海国创云计算装备产业创新中心有限公司
{Date}: 2024-11-22
{Notes}: CN119003420A
{Abstract}: 本申请公开了一种服务器、访问双列直插式内存控制模块的装置及集成电路,应用于通信技术领域,数据读写控制模块用于：基于寄存器模块的读写指令信息,通过数据读写总线,进行自身的存储介质与主机外部的存储器之间的数据传递；该存储器与中央处理器通信连接,且其与数据读写控制模块的通信速率高于通信总线的通信速率；传输控制模块用于进行数据读写控制模块与主机控制模块之间的数据传递；主机控制模块用于通过传输控制模块完成从机与数据读写控制模块之间的数据传递。应用本申请的方案,有效解决了主机读写从机时容易产生的时钟停转问题。基于传输控制模块的设计,使得本申请的集成电路能够专用于实现针对DIMM的访问,且提高了处理效率。
{Subject}: 1.一种集成电路,其特征在于,所述集成电路作为主机,基于通信总线与从机通信连接,且所述集成电路包括：数据读写控制模块、传输控制模块、寄存器模块以及主机控制模块；所述数据读写控制模块用于：获取被写入寄存器模块的读写指令信息,并基于所述读写指令信息,通过数据读写总线,进行自身的存储介质与所述主机外部的存储器之间的数据传递；其中,所述存储器与中央处理器通信连接,且所述数据读写控制模块与所述存储器之间的通信速率高于所述通信总线的通信速率；所述传输控制模块用于：在所述主机进行与所述从机之间的指定类型的通信时,基于所述寄存器模块中的数值,进行所述数据读写控制模块的存储介质与所述主机控制模块之间的数据传递；所述主机控制模块,用于基于所述寄存器模块中的数值以及预设的通信协议,进行所述主机与所述从机之间的通信控制,以在所述主机进行与所述从机之间的指定类型的通信时,通过所述传输控制模块完成所述从机与所述数据读写控制模块之间的数据传递。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体芯片设计中隔离器件的确定方法、装置及设备
{Author}: 蒋德舟;赵斌
{Author Address}: 510700 广东省广州市黄埔区凤凰五路28号
{Subsidiary Author}: 粤芯半导体技术股份有限公司
{Date}: 2024-11-19
{Notes}: CN118673872B
{Abstract}: 本申请提供了一种半导体芯片设计中隔离器件的确定方法、装置及设备,涉及半导体芯片制造技术领域,该方法包括：确定隔离阱版图依赖参数与耐压值之间的版图依赖关系；根据版图依赖关系,建立与隔离器件的工艺要求对应的隔离器件模型；利用隔离器件模型构建待设计半导体芯片对应的仿真电路,并利用仿真电路进行集成电路仿真,以获取电路仿真结果；根据电路仿真结果及版图依赖关系,对仿真电路中的隔离阱版图依赖参数进行优化,以利用优化后的仿真电路进行实际的半导体芯片制造。通过采用上述半导体芯片设计中隔离器件的确定方法、装置及设备,解决了因MOS器件调配不当,导致芯片制造成本高、可靠性低及电源转换效率低的问题。
{Subject}: 1.一种半导体芯片设计中隔离器件的确定方法,其特征在于,包括：根据耐压氧化层凹槽宽度及所述耐压氧化层凹槽宽度对应的测量耐压值,确定隔离阱版图依赖参数与耐压值之间的版图依赖关系,所述隔离阱版图依赖参数是表征隔离器件中耐压氧化层凹槽宽度的参数；根据所述版图依赖关系,建立与所述隔离器件的工艺要求对应的隔离器件模型；利用隔离器件模型构建待设计半导体芯片对应的仿真电路,并利用所述仿真电路进行集成电路仿真,以获取电路仿真结果；根据所述电路仿真结果及所述版图依赖关系,对所述仿真电路中的隔离阱版图依赖参数进行优化,以利用优化后的仿真电路进行实际的半导体芯片制造；所述工艺要求包括预估耐压值,所述根据所述电路仿真结果及所述版图依赖关系,对所述仿真电路中的隔离阱版图依赖参数进行优化,包括：获取所述电路仿真结果中隔离器件的仿真测试耐压值；将所述仿真测试耐压值与所述预估耐压值进行比较,以确定当前取值下的隔离阱版图依赖参数对应的仿真电路是否符合耐压要求；若不符合耐压要求,则根据所述版图依赖关系对所述仿真电路中隔离阱版图依赖参数的当前取值进行优化调整,以利用优化调整后的当前取值重新进行集成电路仿真；所述工艺要求包括低开关电阻要求及预估耐压值,所述建立与所述隔离器件的工艺要求对应的隔离器件模型,包括：将所述版图依赖关系加入到初始隔离器件模型中,并基于加入版图依赖关系的初始隔离器件模型,建立与所述低开关电阻要求及所述预估耐压值对应的低压隔离器件模型。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 无用逻辑删除方法、装置、存储介质、计算机设备和程序产品
{Author}: 白利琼
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2024-11-19
{Notes}: CN118734761B
{Abstract}: 本申请涉及集成电路技术领域,提供了一种无用逻辑删除方法、装置、存储介质、计算机设备和程序产品,无用逻辑删除方法包括：从集成电路设计的线网中,确定顶层模块的输入管脚连接的线网以及无驱动的线网,记为参考线网；针对每个参考线网,执行以下预设操作：在参考线网满足预设条件的情况下,将参考线网确定为目标线网,在参考线网沿信号传播方向连接有其他线网的情况下,将其他线网中的每条线网分别作为新的参考线网,继续执行预设操作,在确定其他线网中存在目标线网的情况下,将参考线网确定为目标线网,以及将参考线网沿信号传播方向连接的实例确定为目标实例；删除目标线网以外的线网以及目标实例以外的实例。该方法能够快速移除无用逻辑。
{Subject}: 1.一种无用逻辑删除方法,其特征在于,所述无用逻辑删除方法包括：从集成电路设计的线网中,确定顶层模块的输入管脚连接的线网以及无驱动的线网,记为参考线网；针对每个参考线网,执行以下预设操作：在所述参考线网满足预设条件的情况下,将所述参考线网确定为目标线网,其中,所述预设条件包括与顶层模块的输出管脚相连接,在所述参考线网沿信号传播方向连接有其他线网的情况下,将所述其他线网中的每条线网分别作为新的参考线网,继续执行所述预设操作,以确定所述其他线网中是否存在目标线网,并在确定所述其他线网中存在目标线网的情况下,将所述参考线网确定为目标线网,以及将所述参考线网沿信号传播方向连接的实例确定为目标实例；自上而下逐层遍历所述集成电路设计中的线网和实例,将所述集成电路设计中除所述目标线网以外的线网以及除所述目标实例以外的实例作为无用逻辑进行删除,得到更新后的集成电路设计。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路扩展方法、装置、设备及存储介质
{Author}: 龙侣;何贵洲
{Author Address}: 518000 广东省深圳市南山区桃源街道福光社区留仙大道3370号南山智园崇文园区3号楼3003
{Subsidiary Author}: 深圳中安辰鸿技术有限公司
{Date}: 2024-11-19
{Notes}: CN118981443A
{Abstract}: 本申请公开了一种集成电路扩展方法、装置、设备及存储介质,涉及通信技术领域,应用于集成多个虚拟端口并内置多个PCIe Endpoint的ASIC芯片,虚拟端口和PCIe Endpoint的配置空间位于ASIC芯片的ECAM中,PCIe Endpoint挂接虚拟端口以与上行端口进行通信；包括：通过上行端口获取Config配置事务请求,以访问ECAM中的配置空间,并将针对Config配置事务请求的响应报文返回至上行端口；PCIe Endpoint模拟物理层建链行为以使PCIe枚举软件将其识别为Endpoint设备,以实现数据传输。这样一来,时延性能更好,可以兼容PCIe协议,提高了可靠性和效率。
{Subject}: 1.一种集成电路扩展方法,其特征在于,应用于集成多个虚拟端口并内置有多个PCIeEndpoint的ASIC芯片,所述虚拟端口和所述PCIe Endpoint的配置空间均位于所述ASIC芯片的ECAM中,每个所述PCIe Endpoint分别通过挂接相应的所述虚拟端口以与上行端口进行通信；其中,所述方法包括：通过所述上行端口获取针对所述ECAM的Config配置事务请求,以通过所述Config配置事务请求访问所述ECAM中的所述虚拟端口和/或所述PCIe Endpoint的配置空间,并将针对所述Config配置事务请求的响应报文返回至所述上行端口,完成配置空间的扩展操作；通过所述PCIe Endpoint模拟物理层建链行为的方式以使PCIe枚举软件将所述PCIeEndpoint识别为Endpoint设备,完成集成电路的扩展过程,以便基于PCIe协议实现数据传输。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种具有静电放电保护器件的集成电路
{Author}: 陈鹏娥;刘静静;吴刚
{Author Address}: 150000 黑龙江省哈尔滨市道里区群力第四大道财富中心B座1023室
{Subsidiary Author}: 哈尔滨西岭秋科技有限公司
{Date}: 2024-11-19
{Notes}: CN118983306A
{Abstract}: 本发明公开了一种具有静电放电保护器件的集成电路,涉及集成电路技术领域,包括集成电路本体,所述集成电路本体的边缘固定安装有连接脚,还包括去静电装置和防护装置,其中,所述集成电路本体的顶部固定安装有弹性伸缩块,所述弹性伸缩块的自由端固定安装有受力板,去静电装置包括正反转电机、转动轴、滑块、刷板和接触块,所述正反转电机固定安装在受力板的表面,所述受力板的中间开设有缺口,所述转动轴固定安装在正反转电机的输出端,所述转动轴的表面开设有螺旋槽,所述滑块滑动安装在缺口的内部,所述接触块固定安装在滑块的顶部,本发明,具有实用性强和可以防止静电会对连接脚产生影响的特点。
{Subject}: 1.一种具有静电放电保护器件的集成电路,包括集成电路本体(1),其特征在于：所述集成电路本体(1)的边缘固定安装有连接脚(8),还包括去静电装置、防护装置和防尘装置；其中,所述集成电路本体(1)的顶部固定安装有弹性伸缩块(2),所述弹性伸缩块(2)的自由端固定安装有受力板(3),去静电装置包括正反转电机(41)、转动轴(42)、滑块(43)、刷板(44)和接触块(45),所述正反转电机(41)固定安装在受力板(3)的表面,所述受力板(3)的中间开设有缺口,所述转动轴(42)固定安装在正反转电机(41)的输出端,所述转动轴(42)的表面开设有螺旋槽,所述滑块(43)滑动安装在缺口的内部,所述接触块(45)固定安装在滑块(43)的顶部,所述刷板(44)固定安装在滑块(43)的底部；其中,防护装置包括滑板(52)和限制组件,防尘装置包括导热框(71)和吸尘组件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多电源域的静电放电保护电路及芯片
{Author}: 董鑫;方敏
{Author Address}: 510555 广东省广州市黄埔区(中新广州知识城)亿创街1号406房之873
{Subsidiary Author}: 广东巨风半导体有限公司
{Date}: 2024-11-19
{Notes}: CN118983762A
{Abstract}: 本发明公开了多电源域的静电放电保护电路及芯片,静电放电保护电路包括信号接地端、电源接地端以及至少一个正电源连接端；其中：信号接地端与电源接地端之间设置有若干个依次串联连接的静电放电保护单元；正电源连接端与第一节点连接,第一节点位于信号接地端与电源接地端之间任意两相邻的静电放电保护单元之间的连接路上。在本发明技术方案中,由于第一节点位于信号接地端与电源接地端之间任意两相邻的静电放电保护单元之间的连接路上,使得信号接地端与电源接地端之间的静电放电保护单元进行了复用,减少了静电放电保护单元的设计数量,进而使芯片面积减小,同时降低了芯片的制造成本。
{Subject}: 1.一种多电源域的静电放电保护电路,其特征在于,包括：信号接地端、电源接地端以及至少一个正电源连接端；其中：所述信号接地端与所述电源接地端之间设置有若干个依次串联连接的静电放电保护单元；所述正电源连接端与第一节点连接,所述第一节点位于所述信号接地端与所述电源接地端之间任意两相邻的所述静电放电保护单元之间的连接路上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路金属层光刻工艺的优化方法和装置
{Author}: 白川川;马美玲;张锦春
{Author Address}: 741099 甘肃省天水市秦州区环城西路7号
{Subsidiary Author}: 天水天光半导体有限责任公司
{Date}: 2024-11-15
{Notes}: CN118800645B
{Abstract}: 本申请公开一种集成电路金属层光刻工艺的优化方法和装置,属于半导体工艺技术领域,该方法通过集成电路金属层光刻工艺的过程参数集和成品良率的历史数据训练成品良率预测模型,计算每个过程参数对成品良率的第一影响程度以识别对成品良率具有显著第一影响程度的至少一个关键过程参数,计算关键过程参数的候选调节项组合对成品良率的第二影响程度,以选择最优的候选调节项组合对集成电路金属层光刻工艺进行优化。本申请可以降低集成电路金属层光刻工艺过程中金属层导线断条、局部残存铝点等不良问题,提高集成电路芯片金属层的成品良率。
{Subject}: 1.一种集成电路金属层光刻工艺的优化方法,其特征在于,所述方法包括：基于所述集成电路金属层光刻工艺的过程参数集和成品良率的历史数据训练成品良率预测模型,所述成品良率预测模型是梯度增强决策树模型；基于所述成品良率预测模型,计算所述集成电路金属层光刻工艺的过程参数集中每一个过程参数对所述成品良率的第一平均影响特征值,所述每一个过程参数对所述成品良率的第一平均影响特征值用于表征所述每一个过程参数对所述成品良率的第一影响程度,其中所述第一平均影响特征值与所述每一个过程参数对所述成品良率的正向或者负向影响程度无关；根据每一个过程参数对所述成品良率的第一平均影响特征值的大小,从所述集成电路金属层光刻工艺的过程参数集中识别对所述成品良率的第一平均影响特征值靠前的至少一个关键过程参数；基于所述成品良率预测模型,计算所述至少一个关键过程参数的候选调节项组合对所述成品良率的第二平均影响特征值,所述候选调节项组合对所述成品良率的第二平均影响特征值用于表征所述候选调节项组合对所述成品良率的第二影响程度,其中所述第二平均影响特征值与所述候选调节项组合对所述成品良率的正向或者负向影响程度有关；选择所述至少一个关键过程参数的具有最大的第二平均影响特征值的候选调节项组合对所述集成电路金属层光刻工艺进行优化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路主板的智能贴装焊接控制方法及系统
{Author}: 范陈杰
{Author Address}: 226000 江苏省南通市启东市高新技术产业开发区海鹰路
{Subsidiary Author}: 江苏拓尔奇光电技术有限公司
{Date}: 2024-11-15
{Notes}: CN118742009B
{Abstract}: 本发明提供了一种集成电路主板的智能贴装焊接控制方法及系统,涉及焊接控制技术领域,包括：采集电路主板上多个焊点涂覆焊膏后的图像,获得主板图像；进行识别,获取多个焊膏量信息,结合焊点图形,计算获得多个焊膏准确性信息；对贴装压力进行优化,获得最优贴装压力,进行贴装控制；贴装完成后,采集电路主板贴装元件的贴装图像,进行识别,获得贴装距离信息；对加热焊膏进行焊接的加热温度和焊接时间进行优化,获得最优加热温度和最优焊接时间,进行焊接控制。本发明解决了传统的贴装焊接控制方法缺乏对贴装焊接参数的精确控制,导致准确性、稳定性和精度较差,进而导致焊接质量和生产效率降低的技术问题。
{Subject}: 1.一种集成电路主板的智能贴装焊接控制方法,其特征在于,所述方法包括：采集对待进行贴装焊接的电路主板上多个焊点涂覆焊膏后的图像,获得主板图像；对所述主板图像进行识别,获取多个焊膏量信息,结合所述多个焊点的焊点图形,计算获得多个焊膏准确性信息；根据所述多个焊膏准确性信息,对贴装焊接在所述电路主板上的贴装元件的贴装压力进行优化,获得最优贴装压力,对所述贴装元件进行贴装控制；贴装完成后,采集所述电路主板贴装所述贴装元件的贴装图像,进行识别,获得贴装距离信息；根据所述贴装距离信息和所述多个焊膏准确性信息,对加热焊膏进行焊接的加热温度和焊接时间进行优化,获得最优加热温度和最优焊接时间,进行焊接控制；其中,根据所述多个焊膏准确性信息,对贴装焊接在所述电路主板上的贴装元件的贴装压力进行优化,包括：根据所述多个焊膏准确性信息,构建对贴装元件贴装在所述电路主板上的贴装压力进行优化的贴装压力函数,如下式：其中,pre为压力适应度,M为多个焊点的数量,为根据多个焊膏准确性信息的大小分配的第i个焊点的权重,焊膏准确性信息的大小和权重正相关,为贴装压力下第i个焊点贴装后焊膏与焊点图形不符合的幅度；随机生成第一贴装压力,结合所述多个焊膏准确性信息,预测获得多个焊点贴装后焊膏和焊点图像不符合的幅度信息,根据所述贴装压力函数,计算获得第一压力适应度,其中,通过采用样本贴装压力集合、多个样本焊膏准确性信息集合和多个样本偏离幅度信息集合构建焊膏贴装偏离识别器,进行贴装后焊膏和焊点图像不符合的幅度的预测；继续对贴装压力进行随机生成和优化,直到收敛,获得压力适应度最大的贴装压力,作为所述最优贴装压力；其中,根据所述贴装距离信息和所述多个焊膏准确性信息,对加热焊膏进行焊接的加热温度和焊接时间进行优化,包括：根据所述多个焊膏准确性信息,对加热温度和焊接时间优化的预设优化步长进行修正计算,获得优化步长；构建对加热焊膏进行焊接的加热温度和焊接时间进行优化的焊接优化函数,如下式：其中,wel为焊接适应度,和为融化权重和元件权重,和的和为1,为焊接参数下第i个焊点的焊膏量的融化率,K为贴装准确性系数,为按照焊接参数进行焊接后第i个焊点处贴装元件的上升温度,为贴装距离信息,为贴装元件和电路主板的标准贴装距离；随机生成第一加热温度和第一焊接时间,作为第一焊接参数；采用所述第一焊接参数,结合所述多个焊膏量信息和贴装距离信息,分析获得焊接后所述多个焊点内焊膏的融化率和贴装元件的上升温度,基于所述焊接优化函数,计算获得第一焊接适应度；继续对焊接的加热温度和焊接时间进行优化,直到收敛,输出焊接适应度最大的焊接参数,获得所述最优加热温度和最优焊接时间。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电能表测量方法、测量模块及智能电能表
{Author}: 崔国顺;陈河南
{Author Address}: 100000 北京市海淀区上地六街26号四层406室、408室
{Subsidiary Author}: 北京博维亚讯技术有限公司
{Date}: 2024-11-15
{Notes}: CN118962232A
{Abstract}: 本发明提供了一种电能表测量方法、测量模块及智能电能表包括：采集被测电网的电流和电压经过集成电路的集成脉冲信号和经过外围电路的外围脉冲信号,分析所述集成脉冲信号和所述外围脉冲信号对所述被测电网进行电能计量,以及得到所述被测电网的基础测量数据,并显示计量结果和所述基础测量数据,根据所述集成脉冲信号和所述外围脉冲信号对所述被测电网进行事件追溯,得到所述被测电网在一个时间周期内发生的若干个电网事件,根据所述计量结果、所述基础测量数据和若干个所述电网事件确定所述被测电网在不同时间周期对应的工作效率,并进行显示,实现了电能计量,并能实时测量电网的电压、电流、功率及功率因数等数据。
{Subject}: 1.一种电能表测量方法,其特征在于,包括：步骤1：采集被测电网的电流和电压经过集成电路的集成脉冲信号和经过外围电路的外围脉冲信号；步骤2：分析所述集成脉冲信号和所述外围脉冲信号对所述被测电网进行电能计量,以及得到所述被测电网的基础测量数据,并显示计量结果和所述基础测量数据；步骤3：根据所述集成脉冲信号和所述外围脉冲信号对所述被测电网进行事件追溯,得到所述被测电网在一个时间周期内发生的若干个电网事件；步骤4：根据所述计量结果、所述基础测量数据和若干个所述电网事件确定所述被测电网在不同时间周期对应的工作效率,并进行显示。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 笔迹绘制方法、装置、存储介质及电子设备
{Author}: 郭恒军;赵允国;罗光跃
{Author Address}: 516006 广东省惠州市仲恺高新区和畅七路西86号
{Subsidiary Author}: 惠州TCL移动通信有限公司
{Date}: 2024-11-15
{Notes}: CN118963638A
{Abstract}: 本申请公开了一种笔迹绘制方法、装置、存储介质及电子设备,涉及电子设备技术领域,该方法包括：通过触控集成电路将针对屏幕检测到的报点信息上报给系统驱动层；通过所述系统驱动层将所述报点信息派发给应用层；通过所述应用层根据所述报点信息进行不等待垂直同步信号的图像绘制,得到待显示笔迹图像,所述待显示笔迹图像用于在所述屏幕上显示。本申请可以有效降低触控笔迹的显示延迟,提升触控的跟手性。
{Subject}: 1.一种笔迹绘制方法,其特征在于,包括：通过触控集成电路将针对屏幕检测到的报点信息上报给系统驱动层；通过所述系统驱动层将所述报点信息派发给应用层；通过所述应用层根据所述报点信息进行不等待垂直同步信号的图像绘制,得到待显示笔迹图像,所述待显示笔迹图像用于在所述屏幕上显示。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 时钟树综合方法、装置、设备、存储介质及产品
{Author}: 王宇
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2024-11-15
{Notes}: CN118966093A
{Abstract}: 本申请公开了一种时钟树综合方法、装置、设备、存储介质及产品,方法包括：从初始时钟树的根节点开始进行遍历；遍历到的非叶节点包含未遍历子节点,对子节点继续进行遍历；不包含未遍历子节点,根据子节点的数量以及节点延迟信息,对非叶节点进行节点平衡；回溯至已平衡的非叶节点的父节点,对父节点的未遍历子节点继续进行遍历,并在遍历过程中对非叶节点进行节点平衡,直至父节点不包含未遍历子节点；基于父节点包含的子节点对应的节点延迟信息,将父节点作为新的非叶节点,返回步骤：根据子节点的数量以及节点延迟信息,对非叶节点进行节点平衡,直至父节点为根节点。本申请能够通过时钟树综合构建时钟树。
{Subject}: 1.一种时钟树综合方法,其特征在于,包括：获取初始时钟树,并从所述初始时钟树的根节点开始进行遍历；在遍历到的非叶节点包含未遍历子节点的情况下,对所述非叶节点的子节点继续进行遍历；其中,所述未遍历子节点包括未完成节点平衡的非叶节点；在遍历到的非叶节点不包含未遍历子节点的情况下,根据遍历到的非叶节点包含的子节点的数量以及各个子节点对应的节点延迟信息,对遍历到的非叶节点进行节点平衡；回溯至已平衡的非叶节点的父节点,在所述父节点包含未遍历子节点的情况下,对所述父节点的未遍历子节点继续进行遍历,并在遍历过程中对每个不包含未遍历子节点的非叶节点进行节点平衡,直至所述父节点不包含未遍历子节点；基于所述父节点包含的子节点以及各个子节点对应的节点延迟信息,将所述父节点作为新的非叶节点,返回步骤：根据遍历到的非叶节点包含的子节点的数量以及各个子节点对应的节点延迟信息,对遍历到的非叶节点进行节点平衡,直至所述父节点为所述根节点。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 底层电路版图的测试方法、电路版图的测试方法和装置
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 201114 上海市闵行区陈行公路2388号16幢13层1302室
{Subsidiary Author}: 上海壁仞科技股份有限公司
{Date}: 2024-11-15
{Notes}: CN118966106A
{Abstract}: 本申请涉及一种底层电路版图的测试方法、电路版图的测试方法和装置,包括：获取预进行后仿真测试的当前底层电路版图；获取与当前底层电路版图相关联的电路结构；将当前底层电路版图与电路结构进行组合并填充虚拟金属,以组成关联于当前底层电路版图的后仿真测试结构；基于后仿真测试结构,通过对当前底层电路版图执行后仿真测试,得到当前底层电路版图的后仿真测试结果。本公开有助于提升底层电路版图后仿真测试结果与顶层电路版图后仿真测试结果的一致性,有助于防止底层电路版图满足设计要求而顶层电路版图却无法满足设计要求的问题,有助于提升集成电路设计阶段的开发效率。
{Subject}: 1.一种底层电路版图的测试方法,包括：获取预进行后仿真测试的当前底层电路版图；获取与所述当前底层电路版图相关联的电路结构；将所述当前底层电路版图与所述电路结构进行组合并填充虚拟金属,以组成关联于所述当前底层电路版图的后仿真测试结构；基于所述后仿真测试结构,通过对所述当前底层电路版图执行后仿真测试,得到所述当前底层电路版图的后仿真测试结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于芯片性能的电压控制方法和电压频率检测电路
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 510555 广东省广州市黄埔区(中新广州知识城)亿创街1号406房之1061
{Subsidiary Author}: 广州壁仞集成电路有限公司
{Date}: 2024-11-15
{Notes}: CN118966107A
{Abstract}: 本申请涉及一种基于芯片性能的电压控制方法,包括：基于静态时序分析获取每个芯片的关键路径；建立电压-频率检测电路,基于电压-频率检测电路获取每个芯片的电压频率对应表；将电压频率对应表固化至对应的芯片中；基于电压频率对应表为每个芯片分配工作电压。本申请提供了一种基于芯片性能的电压控制方法,在集成电路的产线设计阶段,通过电压频率电路为集成电路上的每个芯片建立电压频率函数,并将该电压频率函数固化至每个芯片中,则在集成电路的实际工作环境中,可基于每个芯片的电压频率函数为每个芯片单独地分配工作电压,以使得每个芯片都能够依据其自身的工作性能、以最低的工作电压实现最大的工作频率,从而同时实现高性能和低功耗。
{Subject}: 1.一种基于芯片性能的电压控制方法,其特征在于,包括：基于静态时序分析获取一个芯片的多个关键路径；基于所述关键路径获取所述每个芯片的电压频率函数；将所述电压频率函数固化至所述芯片中；基于所述电压频率函数为所述芯片分配工作电压；其中,基于电压-频率检测电路获取所述每个芯片的电压频率函数,所述电压-频率检测电路包括：寄存器单元,延迟时序链单元、和计数器单元,所述寄存器单元输出的时序信号传输至所述延迟时序链单元,所述延迟时序链单元输出的电平信号经由所述计数器单元计数,以获得频率信号；所述延迟时序链单元包括将所述关键路径复制形成的延迟时序链路径。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电路可控制性的分析方法、装置、电子设备、存储介质及程序产品
{Author}: 徐浩丰
{Author Address}: 610000 四川省成都市高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2024-11-15
{Notes}: CN118966108A
{Abstract}: 本申请提供一种电路可控制性的分析方法、装置、电子设备、存储介质及程序产品,涉及集成电路技术领域。电路可控制性的分析方法包括：确定目标集成电路的可控制性的分析起点；创建工作集合,并将所述分析起点作为驱动对象添加到所述工作集合中；从所述工作集合中取出一个驱动对象作为目标驱动对象,并确定所述目标驱动对象的可控性结果；针对与所述目标驱动对象连接的每一目标接收对象执行预设处理,其中,在针对所有目标接收对象执行完所述预设处理之后,返回执行所述从所述工作集合中取出一个驱动对象作为目标驱动对象,并确定所述目标驱动对象的可控性结果。根据本申请,能够高效准确地对电路可控制性进行静态分析。
{Subject}: 1.一种电路可控制性的分析方法,其特征在于,包括：确定目标集成电路的可控制性的分析起点；创建工作集合,并将所述分析起点作为驱动对象添加到所述工作集合中；从所述工作集合中取出一个驱动对象作为目标驱动对象,并确定所述目标驱动对象的可控性结果；针对与所述目标驱动对象连接的每一目标接收对象执行预设处理,其中,在针对所有目标接收对象执行完所述预设处理之后,返回执行所述从所述工作集合中取出一个驱动对象作为目标驱动对象,并确定所述目标驱动对象的可控性结果；其中,所述预设处理包括：根据所述目标驱动对象的可控性结果,得到所述目标接收对象的可控性结果,并判断所述目标接收对象所在的目标逻辑单元的预设类型输入引脚的可控性结果是否已全部得到；如果已全部得到,则将所述目标逻辑单元的输出引脚作为驱动对象添加到所述工作集合；其中,对象的可控性结果表示：是否可控制该对象处于逻辑值0、是否可控制该对象处于逻辑值1。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种芯片的掩模拆分方法、装置、设备及介质
{Author}: 请求不公布姓名
{Author Address}: 311113 浙江省杭州市余杭区良渚街网周路99号1幢22层2208室
{Subsidiary Author}: 华芯程(杭州)科技有限公司
{Date}: 2024-11-15
{Notes}: CN118966137A
{Abstract}: 本发明涉及芯片设计领域,特别是涉及一种芯片的掩模拆分方法、装置、设备及介质,通过接收待处理版图；确定所述待处理版图中与相邻图案的间距小于预设的最小相邻尺寸的待拆图案；根据所述待拆图案,确定无向连通图；所述无向连通图包括节点及连接边；在所述无向连通图中确定根节点,在预设的分类值总集中选定所述根节点的设定分类值；从所述根节点开始遍历所述无向连通图,确定每一个节点的设定分类值与冲突分类集；根据所述节点的设定分类值对所述待处理版图进行掩模拆分得到多个子掩模版图。本发明方便了不同节点的归类,减少了节点对应的设定分类值的计算中的递归次数,显著提升计算效率,进而提升掩模拆分效率,加快集成电路的设计开发速度。
{Subject}: 1.一种芯片的掩模拆分方法,其特征在于,包括：接收待处理版图；确定所述待处理版图中与相邻图案的间距小于预设的最小相邻尺寸的待拆图案；根据所述待拆图案,确定无向连通图；所述无向连通图包括节点及连接边；所述节点与所述待拆图案对应,所述连接边连接间距小于所述最小相邻尺寸的两个待拆图案对应的节点；在所述无向连通图中确定根节点,在预设的分类值总集中选定所述根节点的设定分类值；从所述根节点开始遍历所述无向连通图,确定每一个节点的设定分类值与冲突分类集；所述冲突分类集为与对应的节点通过所述连接边相连的相邻节点的设定分类值的集合；所述节点的设定分类值不属于对应的节点的冲突分类集；根据所述节点的设定分类值对所述待处理版图进行掩模拆分得到多个子掩模版图,其中,相同的设定分类值的节点属于同一子掩模版图。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种铝电解电容器封装工艺及其设备
{Author}: 蒋会
{Author Address}: 138000 吉林省松原市宁江区起航街102号商业综合楼四楼E14
{Subsidiary Author}: 吉林省艺航科技有限公司
{Date}: 2024-11-15
{Notes}: CN118969519A
{Abstract}: 本发明属于电容器封装技术领域,尤其是一种铝电解电容器封装工艺及其设备,针对现有技术中在进行封装的时候因需要密封往往导致密封环节繁琐以及结构繁杂继而导致生产效率低下的问题,现提出以下方案,包括首先将上料机械手移动至固定载台附近以待上料,之后,将呈桶状的封装外壳罩开口向上的放入到上料工位处,即插接在两个闭合的半托板之间；之后再将卷绕浸渍过后的电容内芯以及密封盖片依次塞入到封装外壳罩中。本发明需要对封装外壳罩的顶端外壁进行封装压制的时候,只需逆时针转动拨动齿轮即可同时带动三个往复顶杆顶着成型压块向中间移动,即可慢慢将封装外壳罩进行封装收口同时还能形成热熔密封。
{Subject}: 1.一种铝电解电容器封装工艺,其特征在于,包括以下步骤：S1：首先将上料机械手移动至固定载台(1)附近以待上料,之后,将呈桶状的封装外壳罩(13)开口向上的放入到上料工位处,即插接在两个闭合的半托板(17)之间；之后再将卷绕浸渍过后的电容内芯(11)以及密封盖片(12)依次塞入到封装外壳罩(13)中；S2:控制用以切换工位的转动托板(10)转动120度,将夹持后待封装的封装外壳罩(13)整体转动至封装工位,此时再控制收口机构整体下降,下降前确保收口机构中的成型压块(24)处于张开状态,之后待成型压块(24)的凸棱下降到封装外壳罩(13)的外壁靠近顶部端口预定位置之后停止下降,之后再同时控制三个成型压块(24)向中间挤压,直至将封装外壳罩(13)的顶端桶口处形成收口,于此同时,设置于成型压块(24)中的电热丝对其顶部进行热熔,冷却后自动密封；S3：收口机构形成收口之后再恢复到原来的位置以待下次封装,之后再继续控制转动托板(10)转动,直至将夹持有成型后的电容器成品运行至卸料位置,此时再控制转动托板(10)端头的两个电磁铁(23)通电,此时即可将两个夹持在一起的半托板(17)分开,夹持在中间的电容器成品落入底部的收集框中。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 多阈值比较TDC集成电路、控制方法及其激光雷达
{Author}: 邱利鹏;许鹤松;贺润芃;沈炜
{Author Address}: 310000 浙江省杭州市滨江区浦沿街道东信大道66号5号楼301室
{Subsidiary Author}: 杭州宇称电子技术有限公司
{Date}: 2024-11-15
{Notes}: CN118971847A
{Abstract}: 本发明提出了一种多阈值比较TDC集成电路、控制方法及其激光雷达,包括高带宽跨阻放大器TIA,输入端接入探测器的输入信号,输出端同时连接每个比较器；比较器,分为多路独立的比较器,多路比较器设为不同高低阈值的比较器触发信号,且每路比较器的输出口对应一个TDC；计数器,与每个比较器一一对应,用于记录能量过阈的事件数量；TDC,用于将数字脉冲信号量化出对应的二进制时间信息；数字编码单元,与每个计数器和每个TDC的输出端连接；主控,分别与数字编码单元和TDC通信连接。通过实时调整比较器阈值,可以大大降低系统中处理的数据量,节省系统数据处理开支以及芯片功耗,并提高了数据帧率。
{Subject}: 1.一种用于激光雷达的多阈值比较TDC集成电路,其特征在于,包括：高带宽跨阻放大器TIA,输入端接入探测器的输入信号,输出端同时连接每个比较器,用于将探测器输入的电流信号转换成电压信号；比较器,分为多路独立的比较器,多路比较器设为不同高低阈值的比较器触发信号,且每路比较器的输出口对应一个TDC,用于将过阈后的电压信号转换成相应的数字脉冲信号；计数器,与每个所述比较器一一对应,用于记录能量过阈的事件数量；TDC,用于将数字脉冲信号量化出对应的二进制时间信息；数字编码单元,与每个所述计数器和每个所述TDC的输出端连接,用于压缩通信数据量；主控,分别与所述数字编码单元和所述TDC通信连接；其中,每个所述比较器的延迟时间小于5ns。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 相位检测装置、相位自校准方法及相控阵单片集成电路
{Author}: 宋柏;樊勇;张波;何宗锐
{Author Address}: 611731 四川省成都市高新(西)区西源大道2006号
{Subsidiary Author}: 电子科技大学
{Date}: 2024-11-15
{Notes}: CN118971996A
{Abstract}: 本发明属于相控阵天线通道校准技术领域,具体为一种相位检测装置、相位自校准方法及相控阵单片集成电路。相位检测装置包括第一分频器、第二分频器、第一混频器、第二混频器、N位计数器和N位边沿触发器,其中,第二混频器输出信号S5的相位是由被检测输入信号S4的相位决定,而信号S5的相位决定N位边沿触发器的时延tp,时延tp决定N位边沿触发器的输出信号S7的输出结果,故相位检测装置的输出信号S7能够用来表征被检测输入信号S4的相对相位,基于此相对相位便可实现对射频通道进行相位高精度检测和自校准。与现有技术相比,本发明的装置及方法更加简单,检测精度也更高。
{Subject}: 1.一种相位检测装置,其特征在于,包括：第一分频器,其分频比为M,用于接收射频输入端提供的信号S0,并对输入信号S0进行分频得到信号S1,信号S1的频率为f1=f0/M,其中,f0为输入信号S0的频率；第二分频器,其分频比为2～N,用于接收第一分频器提供的信号S1,并对信号S1进行分频得到信号S2, 信号S2的频率为f2=f1/2～N=f0/(M*2～N)；第一混频器,工作在上变频,接收第二分频器提供的信号S2 和射频输入端提供的输入信号S0,对信号S2和信号S0进行上变频得到信号S3, 信号S3的频率为f3=f0+f2；第二混频器,工作在下变频,接收被检测信号S4和第一混频器提供的信号S3,对信号S4和信号S3进行下变频得到信号S5, 被检测信号S4的频率为f0,且携带有待检测射频通道的相位信息, 信号S5的频率为f5=f3-f0=f2=f0/(M*2～N)；N位计数器,接收第一分频器提供的信号S1,并对信号S1到来的周期进行计数,根据计数结果生成信号S6,信号S6由N位的并行信号组成,其计数的总数为2～N,计数的范围为0至2～N-l；N位边沿触发器接收第二混频器提供的信号S5和N位计数器提供的信号S6,当信号S5上升沿达到时,将当前收到的信号S6锁定,并作为信号S7即相位检测结果输出。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成四个基础无源元件功能的集成型电路元件及其设计方法和制备方法
{Author}: 吴兴龙;王狄;任恒东
{Author Address}: 210093 江苏省南京市鼓楼区汉口路22号
{Subsidiary Author}: 南京大学
{Date}: 2024-11-15
{Notes}: CN118973380A
{Abstract}: 本发明公开了一种集成四个基础无源元件功能的集成型电路元件及其设计方法和制备方法。该高性能集成型电路元件选取具有层状结构、室温单相磁电耦合各向异性、微观自旋轨道电荷耦合机制、铁电极化特性和质子导电性质的合适单晶材料为载体,沿不同方向的电极施加不同电压条件,可在单个基础电路元件内实现忆阻器功能、质子型电感器功能、线性电阻功能、电容器四个基础无源电路元件功能,打破了基本无源电路元件之间的空间壁垒,可显著降低能耗与延迟,极大提高集成电路的微型化与高性能化发展上限,在集成电路领域具有重大潜力。
{Subject}: 1.集成四个基础无源元件功能的集成型电路元件,其特征在于：包括氧化硅绝缘衬底,氧化硅绝缘衬底上方设置多个底电极,贴合在底电极上方设置单晶薄片,单晶薄片的顶部设置顶电极,所述底电极包括分别沿氧化硅绝缘衬底x轴、y轴方向上设置的两对金属电极,以及x轴、y轴之间45度角方向设置的一个金属电极；其中,单晶薄片具有层状结构、室温单相磁电耦合各向异性、微观自旋轨道电荷耦合机制、铁电极化特性和质子导电性质；x轴、y轴之间45度角方向的底电极和单晶薄片上顶电极形成一对z轴方向上的金属电极对,分别在x轴、y轴、z轴方向上的金属电极对之间施加不同的电压条件,实现四个基础无源电路元件的功能。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 车辆的供电装置和车辆
{Author}: 胡定辉;夏龙;刘铁山;梁亚伟;刘晓斌
{Author Address}: 430056 湖北省武汉市武汉经济技术开发区川江池二路28号3号楼A404
{Subsidiary Author}: 武汉路特斯汽车有限公司
{Date}: 2024-11-12
{Notes}: CN118928262A
{Abstract}: 本申请提供一种车辆的供电装置和车辆,涉及汽车技术领域。该装置包括：处理器、第一电源、第二电源、第一负载和第二负载；其中,第一电源用于为第一负载供电；第一负载中包括车辆的门控制模块；门控制模块用于控制门把手的伸缩和车门的解闭锁；第二电源用于为第二负载供电；处理器,用于检测到车辆发生碰撞之后,确定第一电源的供电状态；在基于供电状态确定出第一电源失效的情况下,生成应急处理信号,并将应急处理信号发送至第二电源中；第二电源,用于接收到应急处理信号之后,为第一负载供电。本申请能够在紧急情况下通过为第二负载供电的第二电源为第一负载供电,来保证车门能够及时解锁打开,提高了车辆的安全性,降低了成本。
{Subject}: 1.一种车辆的供电装置,其特征在于,所述装置包括：处理器、第一电源、第二电源、第一负载和第二负载；其中,所述第一电源用于为所述第一负载供电；所述第一负载中包括车辆的门控制模块；所述门控制模块用于控制门把手的伸缩和车门的解闭锁；所述第二电源用于为所述第二负载供电；所述第二负载指示车辆中的除所述第一负载之外的需要供电的设备；所述处理器,用于检测到车辆发生碰撞之后,确定所述第一电源的供电状态；其中,所述供电状态指示第一电源是否失效；在基于所述供电状态确定出所述第一电源失效的情况下,生成应急处理信号,并将所述应急处理信号发送至所述第二电源中；其中,所述应急处理信号用于使所述第二电源为所述第一负载供电；所述第二电源,用于接收到所述应急处理信号之后,为所述第一负载供电。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种电子元器件制造用集成电路光刻装置
{Author}: 李让剑;付洋;文强;黄海;戚勋
{Author Address}: 230000 安徽省合肥市高新区黄山路599号时代数码港1401室
{Subsidiary Author}: 安徽天达网络科技有限公司
{Date}: 2024-11-12
{Notes}: CN118926217A
{Abstract}: 本发明公开了一种电子元器件制造用集成电路光刻装置,包括夹持机构、清洗涂液机构、集成电路板和主体,所述主体包括操作箱,所述操作箱的数量设置为四个,四个所述操作箱均固定安装于主体的顶部,其中一个所述操作箱的内部设置有夹持机构和清洗涂液机构,所述集成电路板卡接于夹持机构的内壁启动喷液控制器,干冰喷射器通过扩散喷口对准集成电路板喷射清洗,利用干冰颗粒在冲击瞬间气化,产生热冲击现象的原理,使集成电路板表面的污渍颗粒碰撞升华,达到无污染清洗的效果,之后转变成集中喷口并启动伸缩气缸,进一步对集成电路板表面进行高压清洗,且集中喷口的喷射力随伸缩气缸的输出端下移逐渐加重,最终使下压板下压第二弹簧并产生形变。
{Subject}: 1.一种电子元器件制造用集成电路光刻装置,包括夹持机构(1)、清洗涂液机构(2)、集成电路板(4)和主体(5),其特征在于：所述主体(5)包括操作箱(51),所述操作箱(51)的数量设置为四个,四个所述操作箱(51)均固定安装于主体(5)的顶部,其中一个所述操作箱(51)的内部设置有夹持机构(1)和清洗涂液机构(2),所述集成电路板(4)卡接于夹持机构(1)的内壁；所述夹持机构(1)包括夹持块(11),所述夹持块(11)的内壁与集成电路板(4)的外壁卡接,所述夹持块(11)的内壁固定连接有卡扣组件(13)和第二弹簧(14),所述第二弹簧(14)的数量设置为多个,多个所述第二弹簧(14)的顶部之间固定连接有下压板(12),所述下压板(12)的顶部与集成电路板(4)的底部搭接,所述夹持块(11)的内壁转动连接有转动杆(15),所述转动杆(15)的外壁固定连接有旋钮(16),所述夹持块(11)的底部固定连接有旋转气缸(17)；所述卡扣组件(13)包括固定块(131),所述固定块(131)固定连接于夹持块(11)的内壁,所述固定块(131)的外壁固定连接有第一弹簧(132),所述第一弹簧(132)的一端固定连接有弧形夹具(133),所述弧形夹具(133)的外壁与下压板(12)的外壁搭接,所述弧形夹具(133)的外壁固定连接有钢丝(134),所述转动杆(15)的外壁固定连接有连接端(135),所述钢丝(134)的一端通过贯穿夹持块(11)与连接端(135)固定连接,所述转动杆(15)的外壁开设有限位槽(136)；所述清洗涂液机构(2)包括喷液组件(25),所述喷液组件(25)包括伸缩气缸(251),所述伸缩气缸(251)固定安装于其中一个操作箱(51)的内壁,所述伸缩气缸(251)的输出端固定连接有喷液控制器(252),所述喷液控制器(252)的底部固定连接有干冰喷射器(253)和三角转换器(256),所述干冰喷射器(253)的数量设置为多个,所述干冰喷射器(253)的底部固定连接有扩散喷口(254)和集中喷口(255),所述三角转换器(256)的内壁固定连接有溶液喷口(257)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路测试机
{Author}: 胡久恒;赵兴贵
{Author Address}: 311122 浙江省杭州市余杭区闲林街道裕丰路7号5号楼4层
{Subsidiary Author}: 杭州高坤电子科技有限公司
{Date}: 2024-11-12
{Notes}: CN118937974A
{Abstract}: 本申请涉及集成电路制造的技术领域,公开了一种集成电路测试机,其包括测试外箱、测试内筐、资源板与装配组件；测试内筐安装于测试外箱中,测试内筐形成供资源板伸入的安装腔；测试内筐中具有底板,底板位于安装腔中,且底板具有供资源板插接的接口；资源板围合有镂空的围护框,围护框沿资源板高度方向设置有个安装座；装配组件设置于测试内筐上并具有多组,且装配组件与围护框侧部相对应。本申请能够提高更换资源板的便利性。
{Subject}: 1.一种集成电路测试机,其特征在于,包括：测试外箱(1)、测试内筐(2)、资源板(3)与装配组件；所述测试内筐(2)安装于所述测试外箱(1)中,所述测试内筐(2)形成供所述资源板(3)伸入的安装腔(4)；所述测试内筐(2)中具有底板(5),所述底板(5)位于所述安装腔(4)中,且所述底板(5)具有供所述资源板(3)插接的接口(6)；所述资源板(3)围合有镂空的围护框(7),所述围护框(7)沿所述资源板(3)高度方向设置有个安装座(8)；所述装配组件设置于所述测试内筐(2)上并具有多组,且所述装配组件与所述围护框(7)侧部相对应；每组所述装配组件包括导向座(9),连接于所述测试内筐(2)上并沿所述资源板(3)伸入方向延伸,所述安装座(8)能够套设所述导向座(9)并沿所述导向座(9)长度方向移动；定位柱(10),沿垂直所述导向座(9)高度方向移动于所述移动条上,且所述安装座(8)上具有与所述定位柱(10)对应、并供所述定位柱(10)穿设的插孔(33)；推动件(11),转动连接于所述导向座(9)中并沿所述导向座(9)长度方向延伸,同时与所述导向座(9)中的所有所述定位柱(10)相抵；以及联动件(12),活动于所述导向座(9)远离所述底板(5)的一端,并能够与所述推动件(11)配合带动所述推动件(11)转动,以能够通过移动所述联动件(12)带动所述定位柱(10)移动至第一位置与第二位置,且所述联动件(12)具有位于所述测试外箱(1)外部的部分；所述定位柱(10)位于第一位置时,所述定位柱(10)收纳于所述导向座(9)中；所述定位柱(10)位于第二位置时,所述定位柱(10)移出所述导向座(9),同时所述定位柱(10)能够沿垂直所述导向座(9)长度方向通过所述插孔(33)穿设所述安装座(8)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 光罩的非曝光区的缺陷监控方法
{Author}: 李锦茹;李玉华;姜冒泉;郭超;黄玥程;温明臻
{Author Address}: 214028 江苏省无锡市新吴区新洲路30号
{Subsidiary Author}: 华虹半导体(无锡)有限公司
{Date}: 2024-11-12
{Notes}: CN118938594A
{Abstract}: 本申请公开了一种光罩的非曝光区的缺陷监控方法,包括：获取光罩的图像,该图像包括曝光区的图像和非曝光区的图像,曝光区是光罩上用于形成集成电路的设计图形的区域,非曝光区是光罩上除曝光区外的其他区域；获取光罩的标准图形数据,该标准图形数据是光罩的曝光区和非曝光区上形成的图形的标准数据；根据标准图形数据和非曝光区的图像确定非曝光区是否存在缺陷。本申请通过将光罩的图像上非曝光区的图像与标准图形数据进行比对,确定光罩的非曝光区是否存在缺陷了,解决了相关技术中对光罩的检测难以兼顾非曝光区的问题,在一定程度上提高了生产效率。
{Subject}: 1.一种光罩的非曝光区的缺陷监控方法,其特征在于,包括：获取光罩的图像,所述图像包括曝光区的图像和非曝光区的图像,所述曝光区是所述光罩上用于形成集成电路的设计图形的区域,所述非曝光区是所述光罩上除所述曝光区外的其他区域；获取所述光罩的标准图形数据,所述标准图形数据是所述光罩的曝光区和非曝光区上形成的图形的标准数据；根据所述标准图形数据和所述非曝光区的图像确定非曝光区是否存在缺陷。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 屏幕亮度调节的方法及装置、显示集成电路和电源管理集成电路
{Author}: 李健;朱元章;田雪松;侯帅
{Author Address}: 100015 北京市朝阳区酒仙桥路10号
{Subsidiary Author}: 京东方科技集团股份有限公司;成都京东方光电科技有限公司
{Date}: 2024-11-12
{Notes}: CN118942398A
{Abstract}: 本申请提供了屏幕亮度调节的方法及装置、显示集成电路和电源管理集成电路,涉及屏幕显示技术领域,该方法包括：接收第一指示信息,第一指示信息用于指示将屏幕的亮度区间从第一亮度区间切换至第二亮度区间,第一亮度区间与第二亮度区间不同；根据第一指示信息,发送第一驱动信号,第一驱动信号用于驱动正电源电压从第一电压值切换至第二电压值,正电源电压用于触发屏幕的发光器件发光,第一电压值与第一亮度区间对应,第二电压值与第二亮度区间对应。基于该方法,能够增加屏幕的亮度区间的上限值,实现屏幕进行更高亮的画面显示,并且尽可能地节省功耗。
{Subject}: 1.一种屏幕亮度调节的方法,其特征在于,所述方法包括：接收第一指示信息,所述第一指示信息用于指示将屏幕的亮度区间从第一亮度区间切换至第二亮度区间,所述第一亮度区间与所述第二亮度区间不同；根据所述第一指示信息,发送第一驱动信号,所述第一驱动信号用于驱动正电源电压从第一电压值切换至第二电压值,所述正电源电压用于触发所述屏幕的发光器件发光,所述第一电压值与所述第一亮度区间对应,所述第二电压值与所述第二亮度区间对应。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装测试设备及其方法
{Author}: 宫瑞;徐国柱;李曾
{Author Address}: 232000 安徽省淮南市山南新区高新产业园二期5号楼501
{Subsidiary Author}: 安徽创瑞电子有限公司
{Date}: 2024-11-08
{Notes}: CN118914822A
{Abstract}: 本发明涉及集成电路测试设备技术领域,提供了一种集成电路封装测试设备及其方法,包括：测试设备和工作区,测试设备的内部由设备主体及其右侧的上支架和左侧的下支架组成,上支架和下支架的内部安装有传送带；所述工作区的内部设有固定座位于下支架的上方邻近右侧位置,相邻的固定座之间设有测试座,在集成电路安装后第一时间接通测试设备进行测试作业,所述测试座的内部设有测试座安装集成电路引脚。可确保集成电路在安装后第一时间进行测试作业,并形成高连续性的测试作业,达到对集成电路高时效测试作业的效果；此外,还可根据不同型号的集成电路,在设备不停机期间达到更换安装不同结构的测试座的功能,实现一机多用的效果,以节省设备的投入成本。
{Subject}: 1.一种集成电路封装测试设备,其特征在于,包括：测试设备(1),所述测试设备(1)的内部由设备主体(101)及其右侧的上支架(1011)和左侧的下支架(1012)组成,上支架(1011)和下支架(1012)的内部安装有传送带(1013)；工作区(2),所述工作区(2)的内部设有固定座(201)位于下支架(1012)的上方邻近右侧位置,相邻的固定座(201)之间设有测试座(202),在集成电路安装后第一时间接通测试设备(1)进行测试作业,所述测试座(202)的内部设有测试座(202)安装集成电路引脚；所述测试座(202)的外侧设有转接座(203),位于相邻固定座(201)之间下滑座(206)的上方,用于控制设备与测试座(202)的电路连通状态,所述下滑座(206)的内侧区域开设有限位卡槽(2063)定位测试座(202)的安装位置,以便于更换不同型号的测试座(202)；所述下滑座(206)的外侧区域板体内部设有双向电动伸缩器(2061),连接于相邻固定座(201)之间固定板体机构的一端,用于带动下滑座(206)回收至外侧区域使得集成电路进入传送带(1013)进行转运。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路的多芯片定位封装装置及其封装方法
{Author}: 陈妍婧
{Author Address}: 226400 江苏省南通市如东县掘港街道金山路1号(泛半导体产业园3号楼1层)
{Subsidiary Author}: 鑫祥微电子(南通)有限公司
{Date}: 2024-11-08
{Notes}: CN118919460A
{Abstract}: 本发明涉及芯片封装技术领域,特别涉及一种集成电路的多芯片定位封装装置及其封装方法。包括加工平台,所述加工平台的顶部设有转移机构；所述转移机构的输出端上传动连接有多芯片堆叠机构；所述加工平台的顶部中心处设有基板固定机构。本发明通过控制多芯片堆叠机构一次性吸附若干组芯片,然后控制多芯片堆叠机构与芯片粘结机构交替工作完成多组芯片的堆叠,然后控制金丝键合机构将所有芯片与基板进行线路连接以完成芯片的堆叠封装工作,避免了需要多次重复性的对芯片进行真空吸附并进行放置堆叠,提高了封装工作的效率,且多芯片堆叠机构能够保证芯片每次放置在同一位置,提高了封装工作的精度。
{Subject}: 1.一种集成电路的多芯片定位封装装置,包括加工平台(1),其特征在于：所述加工平台(1)的顶部设有转移机构；所述转移机构的输出端上传动连接有多芯片堆叠机构(6)；所述加工平台(1)的顶部中心处设有基板固定机构(7)；所述加工平台(1)的顶部一侧边缘处设有胶料回收盒(10)；所述转移机构的一侧壁上设有芯片粘结机构(8)；所述转移机构远离芯片粘结机构(8)的一侧壁上设有金丝键合机构(9)；所述多芯片堆叠机构(6)包括第一电动转盘(601)；所述第一电动转盘(601)的底部传动连接有安装框架(602)；所述安装框架(602)的底部设有扫描摄像头；所述安装框架(602)内设有真空吸附组件(603)；控制真空吸附组件(603)一次性吸附多组芯片,然后控制多芯片堆叠机构(6)与芯片粘结机构(8)交替工作完成多组芯片的堆叠。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种侧发光LED封装结构及工艺
{Author}: 吕志伟;王勇;谢小强
{Author Address}: 046000 山西省长治市潞州区惠丰街西段36号
{Subsidiary Author}: 山西高科华兴电子科技有限公司
{Date}: 2024-11-08
{Notes}: CN118919631A
{Abstract}: 本发明涉及LED封装技术领域,具体公开了一种侧发光LED封装结构及工艺,包括：安装基板,所述安装基板两侧的中部均开设有两个安装孔,所述安装基板顶部的一侧搭接有透镜,所述透镜的两侧均固定连接有搭接板,两个所述搭接板表面的两侧均螺纹连接有固定螺栓；本发明通过安装基板、透镜、第一反光板、第二反光板和固封层的设置,使用时,将LED芯片接通电源,LED芯片发出光线,光线首先遇到透镜内壁的第一反光板和第二反光板,反光板通过反射作用,将原本可能向上或向下传播的光线引导至侧面,透镜的设计使得光线能够集中并有效地从侧面发出,提高了光线的利用率和照明效果,从而达到了高效、均匀的侧面照明效果,且便于对外部防护结构拆装。
{Subject}: 1.一种侧发光LED封装结构,其特征在于,包括：安装基板(1)；所述安装基板(1)两侧的中部均开设有两个安装孔(2),所述安装基板(1)顶部的一侧搭接有透镜(3)；所述透镜(3)的两侧均固定连接有搭接板(4),两个所述搭接板(4)表面的两侧均螺纹连接有固定螺栓(5),且固定螺栓(5)表面的一侧螺纹连接于安装孔(2)的内壁,所述透镜(3)内壁的顶部两侧均固定连接有第一反光板(6),所述透镜(3)内壁的底部两侧均固定连接有第二反光板(7)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 储能设备的控制电路和储能设备
{Author}: 王朝;孙中伟;蔡远
{Author Address}: 518109 广东省深圳市大浪街道同胜社区华繁路东侧嘉安达科技工业园厂房七第二、三层
{Subsidiary Author}: 深圳市华宝新能源股份有限公司
{Date}: 2024-11-08
{Notes}: CN118920660A
{Abstract}: 本发明提供了一种储能设备的控制电路和储能设备。储能设备的控制电路包括开关电路,开关电路的第一端与电池包的正极连接；模拟前端芯片,模拟前端芯片的供电端与开关电路的第二端连接；微控制单元,微控制单元的驱动端与开关电路的控制端连接；外围电路,外围电路分别与模拟前端芯片和微控制单元连接；电源芯片,电源芯片的输入端与开关电路的第二端连接,电源芯片的输出端与外围电路的第一供电端连接；其中,微控制单元通过开关电路控制电源芯片向模拟前端芯片和外围电路供电。在模拟前端芯片出现故障的情况下,可以直接替换其它厂商提供的模拟前端芯片,因此,提高了储能设备的控制电路的兼容性。
{Subject}: 1.一种储能设备的控制电路,其特征在于,所述储能设备包括电池包,所述储能设备的控制电路包括：开关电路,所述开关电路的第一端与所述电池包的正极连接；模拟前端芯片,所述模拟前端芯片的供电端与所述开关电路的第二端连接；微控制单元,所述微控制单元的驱动端与所述开关电路的控制端连接；外围电路,所述外围电路分别与所述模拟前端芯片和所述微控制单元连接；电源芯片,所述电源芯片的输入端与所述开关电路的第二端连接,所述电源芯片的输出端与所述外围电路的第一供电端连接；其中,所述微控制单元通过所述开关电路控制所述电源芯片向所述模拟前端芯片和所述外围电路供电。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种人工智能的集成电路封装测试分拣设备
{Author}: 卢凯;易运宇;王伟
{Author Address}: 518042 广东省深圳市福田区沙头街道天安社区车公庙泰然七路1号博今商务广场B座二十一层2107
{Subsidiary Author}: 深圳市源斯特应用技术有限公司
{Date}: 2024-11-08
{Notes}: CN118904741A
{Abstract}: 本发明涉及分拣装置技术领域,且公开了一种人工智能的集成电路封装测试分拣设备,包括送料盒,集成电路板排列在送料盒上；传动部件,所述传动部件包括有两个侧板和设置在两个侧板之间的传送带,侧板的一侧设置有驱动组件；视觉检测组件,视觉检测组件包括有顶装板和视觉摄像头；送料组件；限位板。通过设置驱动组件在工作中驱动传送带间歇旋转,在集成电路板停止时,通过设置视觉检测组件对集成电路板进行智能检查,发现不合格的产品后,设置限位板配合第二吸料单元和第一气缸将不合格的集成电路板分拣出来,收集到收集盒内,相比较传统的人工分拣,本装置工作效率高,分拣精准度更高。
{Subject}: 1.一种人工智能的集成电路封装测试分拣设备,其特征在于,包括：送料盒(10),所述送料盒(10)通过支撑柱固定安装在地面上,集成电路板排列在送料盒(10)上；传动部件(11),所述传动部件(11)通过支撑柱固定安装在地面上,传动部件(11)包括有两个侧板(27)和设置在两个侧板(27)之间的传送带(28),侧板(27)的一侧设置有对传送带(28)进行间歇工作的驱动组件(21)；视觉检测组件,所述视觉检测组件设置在传动部件(11)的上方,用于检测集成电路板,视觉检测组件包括有顶装板(29)和视觉摄像头(30)；送料组件(12),所述送料组件(12)设置在送料盒(10)上方,用于将集成电路板转移到传送带(28)上,送料组件(12)包括有矩形板(18)、挡板(19)、第二气缸(20),矩形板(18)和挡板(19)的数量为两个,两个挡板(19)之间设置有第一吸料单元(13)；限位板(14),所述限位板(14)设置在传动部件(11)上方,用于将不合格的集成电路板转分拣出去,限位板(14)的前端设置有第二吸料单元(15),限位板(14)的一侧设置有对第二吸料单元(15)进行移动的第一气缸(16),传动部件(11)的一侧设置有收集盒(17)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体封装结构、器件及其封装工艺
{Author}: 谭小春
{Author Address}: 230094 安徽省合肥市高新区习友路3699号
{Subsidiary Author}: 合肥矽迈微电子科技有限公司
{Date}: 2024-11-08
{Notes}: CN118921032A
{Abstract}: 本发明公开了一种半导体封装结构、器件及其封装工艺,包括以下步骤：谐振器封装步骤：提供一基板,基板上均匀倒置有多个陶瓷的谐振器,谐振器的底面暴露,在暴露的底面电极垫位置贴装导电块,塑封谐振器,并在封装面水平研磨至暴露出导电块顶面；热敏电阻封装步骤：在研磨后的封装面每个谐振器的对应位置贴装热敏电阻,热敏电阻通过电镀的电路与导电块电性连接,从而实现与谐振器的电性连接；控制芯片封装步骤：在封装面相应位置贴装控制芯片,控制芯片一方面通过电镀的立柱直接与谐振器的导电块电性连接,另一方面通过互连层与热敏电阻的电路电性连接,本发明将陶瓷的谐振器与塑封体堆叠形成晶振异质堆叠结构。
{Subject}: 1.一种半导体封装工艺,其特征在于,包括以下步骤：谐振器封装步骤：提供一基板,基板上均匀倒置有多个陶瓷的谐振器,谐振器的底面暴露,谐振器的正面被完全包封,保证气密性,在暴露的底面电极垫位置贴装导电块,塑封谐振器,并在封装面水平研磨至暴露出导电块顶面；热敏电阻封装步骤：在研磨后的封装面每个谐振器的对应位置贴装热敏电阻,热敏电阻通过电镀的电路与导电块电性连接,从而实现与谐振器的电性连接；控制芯片封装步骤：在封装面相应位置贴装控制芯片,控制芯片一方面通过电镀的立柱直接与谐振器的导电块电性连接,另一方面通过互连层与热敏电阻的电路电性连接,再一方面通过电镀引出端,并在引出端上电镀电性连接的重布线层,以调整引出端的布局,同时增加控制芯片到包封面的距离,塑封并研磨暴露出重布线层的顶面；产品单元化步骤：剥离基板,在切割道区域垂直切割形成产品单元,每个产品单元为陶瓷的谐振器与塑封体的异质堆叠的晶振,谐振器、热敏电阻和控制芯片间隔塑封料依次堆叠且电性连接,控制芯片实现对谐振器和热敏电阻的控制,构成温度补偿的半导体封装结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种示波器探头辅助测试装置以及测试方法
{Author}: 张涛;骆仁德;岳雷
{Author Address}: 518110 广东省深圳市龙华区大浪街道新石社区华宁路117号中安科技园A栋1311-1313,1315
{Subsidiary Author}: 深圳市视联卓创科技有限公司
{Date}: 2024-11-05
{Notes}: CN118707162B
{Abstract}: 本发明涉及测试装置技术领域,尤其涉及一种示波器探头辅助测试装置以及测试方法,包括探头握把、开关、接地线和笔头,所述开关设置在探头握把顶部,所述接地线夹持在探头握把接地端外壁,所述笔头设置在探头握把左端,还包括打磨机构和识别机构,所述打磨机构内嵌在探头握把右侧,所述识别机构安装在探头握把左端；盒体内嵌在所述探头握把右端,所述盒体正面开设有滑槽；第一夹板数量为两个,分别固定连接在所述盒体左右内壁。本发明能够实现集成电路输入端除氧化,提升笔头与集成电路连接稳定性,保证被测集成电路测试准确性,能够对笔头实现识别,防止示波器与笔头混淆,避免示波器出现错误调试,降低测量难度。
{Subject}: 1.一种示波器探头辅助测试装置,包括探头握把(1)、开关(2)、接地线(3)和笔头(4),所述开关(2)设置在探头握把(1)顶部,所述接地线(3)夹持在探头握把(1)接地端外壁,所述笔头(4)设置在探头握把(1)左端,其特征在于,所述示波器探头辅助测试装置还包括打磨机构(5)和识别机构(6),所述打磨机构(5)内嵌在探头握把(1)右侧,所述识别机构(6)安装在探头握把(1)左端；所述打磨机构(5)包括：盒体(51),内嵌在所述探头握把(1)右端,所述盒体(51)正面开设有滑槽(52)；第一夹板(53),数量为两个,分别固定连接在所述盒体(51)左右内壁；第二夹板(54),数量为两个,分别插接在所述盒体(51)内腔左右两侧；齿条(55),安装在所述第二夹板(54)内侧；打磨片(56),数量为若干个,安装在所述第一夹板(53)和第二夹板(54)相对面,打磨片(56)为弧形；第一转轴(57),通过轴承能够绕自身轴线旋转的安装在所述盒体(51)内腔中心位置；第一齿轮(58),安装在所述第一转轴(57)外壁底端,且第一齿轮(58)与齿条(55)啮合连接；扭簧(59),套接在所述第一转轴(57)外壁,扭簧(59)两端分别与盒体(51)内壁顶部和第一齿轮(58)顶部连接,在扭簧(59)扭力作用下驱使第一齿轮(58)顺时针旋转；拨块(510),一端安装在位于左侧的所述第二夹板(54)正面,另一端贯穿滑槽(52)内腔,通过拨块(510)与滑槽(52)配合对第二夹板(54)移动进行限位；左右两侧两组所述第一夹板(53)与第二夹板(54)构成的两个圆形空腔直径不同；两个所述齿条(55)相对于第一齿轮(58)中心点旋转180度重合；所述识别机构(6)包括：外壳(61),安装在所述探头握把(1)左端,且外壳(61)顶部为开口状；定位块(62),安装在所述外壳(61)右侧壁顶部；色盘(63),能够旋转的插接在所述外壳(61)内腔；内齿环(64),安装在所述色盘(63)内侧；盖板(65),通过螺钉连接在所述外壳(61)左侧壁；第二转轴(66),通过轴承能够绕自身轴线旋转的安装在所述盖板(65)外壁顶部；弹簧(67),套接在所述第二转轴(66)外壁；旋钮(68),安装在所述第二转轴(66)左端；第二齿轮(69),套接在所述第二转轴(66)外壁右端,在弹簧(67)弹力作用下推动第二齿轮(69)右移,所述第二齿轮(69)右侧壁开设有定位槽(610),定位块(62)与定位槽(610)插接对第二齿轮(69)定位。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于强化学习的芯片实例放置的合法化方法
{Author}: 喻志桢;孙业旺;吴歈
{Author Address}: 215123 江苏省苏州市工业园区星湖街328号创意产业园7栋2F
{Subsidiary Author}: 苏州芯联成软件有限公司
{Date}: 2024-11-05
{Notes}: CN118898223A
{Abstract}: 本发明公开了一种基于强化学习的芯片实例放置的合法化方法,能够动态适应各种放置规则和制造限制,包括处理不同高度和大小的单元。这使得算法不仅适用于标准单元的放置,还能有效处理宏块的放置问题。本发明方法可以从过去的放置实践中学习,不断优化其放置策略。这种学习能力使得算法能够随着技术的发展和设计需求的变化而持续进步,更好地应对集成电路设计的快速迭代。并且,强化学习算法在面对大规模芯片时,也能够在有限时间内完成对芯片实例的合法化放置。总之,本发明方法不仅提高了芯片放置的灵活性和准确性,还降低了对复杂算法修改的依赖,为现代集成电路设计提供了一种更为高效和可靠的解决方案。
{Subject}: 1.一种基于强化学习的芯片实例放置的合法化方法,其特征在于,包括步骤：S1、数据预处理；具体包括：S1-1、选择合法化方向：合法化在横向和竖向两个方向上独立完成,或在两个方向交替迭代完成；S1-2、数据获取：获取每个实例的数据,包括左下角坐标,长、宽的值；S1-3、截取合法化处理区域：对于每个待合法化实例,截取其附近的一个区域,作为该实例的合法化处理区域；S1-4、实例排序：在每个合法化处理区域内按照实例左下角的纵坐标或横坐标大小对实例排序；S1-5、构建实例有向无环图DAG：基于排序后的实例,检查实例之间的重叠关系,并构建DAG图,其中节点代表线段,边表示父子关系；S1-6、寻找连通分支：在DAG图中从待处理的实例出发寻找其所在连通分支；该实例的移动只受连通分支内部实例的制约,不考虑连通分支以外的实例,以减小计算量；S1-7、建立拓扑排序：对连通分支内部的实例进行拓扑排序,以确定实例移动的顺序,确保任何实例仅在其所有父节点处理完毕后才进行移动；S2、基于强化学习的合法化求解；具体包括：S2-1、定义状态空间：定义强化学习模型的状态空间,描述每个实例的特征,包括与其他线段的距离关系、以及父子关系的拓扑结构；S2-2、定义离散动作空间：选定方向的移动选择{-K,...,-1,0,1,...,K}作为离散动作空间,这里设置移动的单位距离和K所代表的最大距离；S2-3、设计奖励函数：对违反最小距离要求或破坏拓扑顺序的行为施加惩罚；S2-4、模型优化：采用MaskablePPO策略优化算法,利用动作掩码确保在每个步骤中,模型仅考虑符合约束条件的合法动作,从而加速收敛并避免不必要的探索；S2-5、执行强化学习训练：在一个完整的布局周期内,通过一系列动作,对所有实例进行调整,使得布局达到一个合法的状态,即所有实例均未重叠并满足最小距离限制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片封装装置
{Author}: 林宏政
{Author Address}: 226000 江苏省南通市开发区新开街道飞马国际中心D幢911室
{Subsidiary Author}: 南通宏芯科技有限公司
{Date}: 2024-11-05
{Notes}: CN118899248A
{Abstract}: 本发明属于半导体封装技术领域,尤其涉及一种集成电路芯片封装装置,包括封装箱,所述封装箱的顶部为开口设计,所述封装箱的底部一侧位置连接有储胶管,所述储胶管内设置有第一活塞板,所述第一活塞板的底部贯穿插接有进胶管,所述第一活塞板的底部垂直固定连接有第一伸缩杆。本发明在对芯片封装的过程中,能够通过将储胶管内的环氧树脂补入到封装箱内,从而将含有气泡的环氧树脂从封装箱内挤出,进而保证了干燥后环氧树脂对芯片保护的可靠性,此外,在环氧树脂逐渐固化的过程中,当环氧树脂的体积因固化而减小时,储胶管内的环氧树脂能够自动向封装箱内补入,进而保证环氧树脂对芯片的封装效果。
{Subject}: 1.一种集成电路芯片封装装置,包括封装箱(1),其特征在于：所述封装箱(1)的顶部为开口设计,所述封装箱(1)的底部一侧位置连接有储胶管(2),所述储胶管(2)内设置有第一活塞板(3),所述第一活塞板(3)的底部贯穿插接有进胶管(4),所述第一活塞板(3)的底部垂直固定连接有第一伸缩杆(5),且第一伸缩杆(5)上套接有第一弹簧(6),所述封装箱(1)靠近储胶管(2)的一侧开设有进胶孔(7),且进胶孔(7)与储胶管(2)的顶端连通,所述封装箱(1)两侧靠近顶部的位置均贯穿开设有与封装箱(1)内部长度相匹配的通孔,所述进胶孔(7)与其正顶部的通孔与之间连接有导管(8),且进胶孔(7)正顶部的所述通孔内设置有第一密封组件,另一个所述通孔的外部开口处连接有导流管(9),且导流管(9)内设置有第二密封组件,所述封装箱(1)内水平设置有第二活塞板(10),所述第二活塞板(10)的底部垂直固定连接有多个限位杆(11),所述限位杆(11)的底端垂直贯穿插接在封装箱(1)的底部,所述限位杆(11)的底端连接有第二伸缩杆(12),且第二伸缩杆(12)上套接有第二弹簧(13),所述封装箱(1)的顶部开口处放置有待封装的芯片(14),且芯片(14)的顶部设置有压紧组件,所述封装箱(1)的前后侧对称安装有竖直的第三伸缩杆(15),且第三伸缩杆(15)上套接有第三弹簧(16),所述封装箱(1)的顶部固定连接有与之相匹配的环形密封垫(17),所述封装箱(1)的底部安装有排气阀(18)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种降低静态漏电流的封装工艺技术
{Author}: 李运升
{Author Address}: 610000 四川省成都市新都区工业东区虎桥路199号
{Subsidiary Author}: 成都深地领航能源科技有限公司
{Date}: 2024-11-01
{Notes}: CN118675895B
{Abstract}: 本发明公开了一种降低静态漏电流的封装工艺技术,涉及半导体技术领域,包括底座,所述底座内嵌入式安装有电机,且电机的输出端连接有主动齿轮,所述主动齿轮的内侧啮合有齿套,且齿套套设在安装座的底部,该降低静态漏电流的封装工艺技术,在对电容进行封装时,可以适用于不同长度和直径的电容,在通过适应性调整组件,调整夹紧组件适用于不同直径电容的同时,可以同步调整束腰组件和封口组件的位置,使得在针对不同直径的电容时,有对应的束腰深度,同时有不同的封口位置,保证电容整体的稳定性和密封性,调节精度高,整个过程操作同步,无需额外调节束腰组件和封口组件的位置,操作简单,精确度高。
{Subject}: 1.一种降低静态漏电流的封装方法,其特征在于,工艺流程如下：S1：选择合适的晶圆材料,然后对晶进行清洗和表面处理,以确保后续工艺的顺利进行；S2：将经过处理的晶圆放入刻蚀机中,使用化学气相刻蚀技术,在晶圆表面形成一层缓冲层,然后,使用光刻技术在缓冲层上涂覆一层光刻胶,并通过曝光和显影步骤,形成深槽的图案；S3：将经过光刻的晶圆放入刻蚀机中,使用干法等离子刻蚀技术,将深槽图案刻蚀到晶圆表面,刻蚀结束后,使用溶剂去除光刻胶和残留物；S4：将刻蚀后的晶圆进行清洗,去除刻蚀过程中产生的杂质和残留物,清洗过程中需要注意避免引入其他污染物；S5：使用物理气相沉积技术,将介质层材料填充到深槽中,填充过程需要控制温度和压力等参数,以确保填充均匀和致密；S6：填充介质层后,晶圆表面可能存在不平整的情况,为了得到平整的表面,进行化学机械抛光进行平坦化处理；S7：在深槽电容的上下表面上设置高K材料,形成介电材料层,在晶圆表面进行金属沉积,然后使用光刻和蚀刻技术,形成电极的图案；S8：使用多层金属互连技术,将电极与其他电路连接起来,这一步骤需要精确的对准和高精度的制程控制；S9：最后,通过封装装置对深槽电容进行封装,封装将电容器保护起来,并提供连接引脚,以便与其他元件进行连接；步骤S9中所述封装装置包括底座(1),所述底座(1)内嵌入式安装有电机(2),且电机(2)的输出端连接有主动齿轮(3),所述主动齿轮(3)的内侧啮合有齿套(4),且齿套(4)套设在安装座(5)的底部,所述安装座(5)通过轴承转动安装在底座(1)的顶部空腔内；还包括高度调节组件(6),所述高度调节组件(6)嵌入式安装在安装座(5)内,且高度调节组件(6)用于调整安装座(5)内电容的高度,所述安装座(5)的顶部位置处安装有夹紧组件(7),且夹紧组件(7)用于对电容进行夹紧,所述夹紧组件(7)和安装座(5)侧壁内部之间安装有定位锁紧组件(8),且定位锁紧组件(8)用于对夹紧组件(7)的位置进行锁定,所述底座(1)的顶部通过第二弹性伸缩杆(9)连接有安装杆(10),且安装杆(10)的顶部固定有推送环(11),并且推送环(11)位于安装座(5)的外侧,所述推送环(11)内设置有推进组件(12),且推进组件(12)用于推动夹紧组件(7)对电容进行夹紧；束腰组件(13),所述束腰组件(13)安装在底座(1)顶部左侧位置处,且束腰组件(13)用于对电容进行束腰操作；封口组件(14),所述封口组件(14)安装在底座(1)顶部右侧位置处,且封口组件(14)用于对电容顶部进行封口操作；适应性调整组件(15),所述适应性调整组件(15)安装在推送环(11)与束腰组件(13)和封口组件(14)之间,且适应性调整组件(15)用于根据电容的直径调整束腰组件(13)和封口组件(14)的位置；所述夹紧组件(7)包括夹紧杆(71),所述夹紧杆(71)通过第一弹性伸缩杆(72)在安装座(5)顶部侧边贯穿滑动安装,且夹紧杆(71)的内端固定有夹紧头(73),并且夹紧杆(71)的外端嵌入式转动安装有接触球(74),所述夹紧杆(71)在安装座(5)上等角度分布；所述定位锁紧组件(8)包括伸缩槽(81),所述伸缩槽(81)开设在安装座(5)侧边空腔的内壁上,且伸缩槽(81)通过第一弹簧(82)连接有定位杆(83),所述定位杆(83)的一端位于定位槽(84)内,且定位槽(84)等间距开设在夹紧杆(71)的侧边,所述定位杆(83)的顶部固定有活动柱(85),且活动柱(85)的顶部位于安装座(5)的顶部,所述定位杆(83)的端部设计为直角梯形结构,且定位杆(83)的端部斜面向外侧设置,并且定位杆(83)的端部与定位槽(84)凹凸配合；所述推进组件(12)包括推送杆(121),所述推送杆(121)贯穿滑动安装在推送环(11)的侧壁空腔内,且推送杆(121)的内端固定有推送头(122),所述推送杆(121)的下方设置有调节圈(123),且调节圈(123)嵌入式转动安装在推送环(11)内,所述调节圈(123)的顶部开设有调节槽(124),且调节槽(124)内滑动安装有调节杆(125),并且调节杆(125)固定在推送杆(121)的底部,所述调节圈(123)的外侧开设有限位槽(126),且限位槽(126)内设置有限位头(127),并且限位头(127)固定在第二螺杆(128)上,而且第二螺杆(128)螺纹贯穿安装在推送环(11)上,所述调节槽(124)设置为倾斜的弧形结构,且调节槽(124)通过调节杆(125)带动推送杆(121)水平移动,并且推送杆(121)端部的推送头(122)的分布位置与夹紧杆(71)的分布位置相对应,而且推送头(122)的端部设计为弧形结构,所述限位头(127)与限位槽(126)的斜面相贴,且限位头(127)设计为圆台形结构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路电压降的确定方法
{Author}: 王姣;肖世红
{Author Address}: 610041 四川省成都市中国(四川)自由贸易试验区成都高新区世纪城路1129号A8栋3层
{Subsidiary Author}: 沐曦科技(成都)有限公司
{Date}: 2024-11-01
{Notes}: CN118731659B
{Abstract}: 本申请涉及集成电路电源分析领域,特别是涉及一种集成电路电压降的确定方法。其包括：获取集成电路的模块互连关系；遍历rem-i,如果rem-(i,x(i))为mod-i的输入模块,则将其追加至R-i；如果rem-(i,x(i))为mod-i的输出模块,则将其追加至C-i；遍历R-i,获取rm-(i,y(i))中向mod-i发送信号的寄存器对应的信号线rl-(i,y(i))；遍历C-i,获取cm-(i,t(i))中接收mod-i发送的信号的寄存器对应的信号线cl-(i,t(i))；根据rl～(e(i,y(i)))-(i,y(i))对应的输出延时和cl～(a(i,t(i)))-(i,t(i))对应的负载确定mod-i的电压降。本发明兼顾了集成电路电压降分析方法的准确性和效率。
{Subject}: 1.一种集成电路电压降的确定方法,其特征在于,所述方法包括以下步骤：S100,获取集成电路的模块互连关系mod,mod=((mod-1,rem-1),(mod-2,rem-2),…,(mod-i,rem-i),…,(mod-n,rem-n)),mod-i为集成电路的第i个模块,i的取值范围为1到n,n为集成电路包括的模块的数量；rem-i为集成电路包括的与mod-i存在互连关系的模块,rem-i=(rem-(i,1),rem-(i,2),…,rem-(i,x(i)),…,rem-(i,z(i))),rem-(i,x(i))为集成电路包括的第x(i)个与mod-i存在互连关系的模块,x(i)的取值范围为1到z(i),z(i)为集成电路包括的与mod-i存在互连关系的模块的数量；S200,遍历rem-i,如果rem-(i,x(i))为mod-i的输入模块,则将rem-(i,x(i))追加至预设的第i输入模块集合R-i,得到R-i=(rm-(i,1),rm-(i,2),…,rm-(i,y(i)),…,rm-(i,q(i))),rm-(i,y(i))为第y(i)个被追加至R-i的模块,y(i)的取值范围为1到q(i),q(i)为被追加至R-i的模块的数量；如果rem-(i,x(i))为mod-i的输出模块,则将rem-(i,x(i))追加至预设的第i输出模块集合C-i,得到C-i=(cm-(i,1),cm-(i,2),…,cm-(i,t(i)),…,cm-(i,v(i))),cm-(i,t(i))为第t(i)个被追加至C-i的模块,t(i)的取值范围为1到v(i),v(i)为被追加至C-i的模块的数量；R-i和C-i的初始化均为空集合；S300,遍历R-i,获取rm-(i,y(i))中向mod-i发送信号的寄存器对应的信号线rl-(i,y(i)),rl-(i,y(i))=(rl～1-(i,y(i)),rl～2-(i,y(i)),…,rl～(e(i,y(i)))-(i,y(i)),…,rl～(b(i,y(i)))-(i,y(i))),rl～(e(i,y(i)))-(i,y(i))为rm-(i,y(i))中第e(i,y(i))个向mod-i发送信号的寄存器reg～(e(i,y(i)))-(i,y(i))对应的信号线,e(i,y(i))的取值范围为1到b(i,y(i)),b(i,y(i))为rm-(i,y(i))中向mod-i发送信号的寄存器的数量；S400,遍历C-i,获取cm-(i,t(i))中接收mod-i发送的信号的寄存器对应的信号线cl-(i,t(i)),cl-(i,t(i))=(cl～1-(i,t(i)),cl～2-(i,t(i)),…,cl～(a(i,t(i)))-(i,t(i)),…,cl～(d(i,t(i)))-(i,t(i))),cl～(a(i,t(i)))-(i,t(i))为rm-(i,t(i))中第a(i,t(i))个接收mod-i发送的信号的寄存器ceg～(a(i,t(i)))-(i,t(i))对应的信号线,a(i,t(i))的取值范围为1到d(i,t(i)),d(i,t(i))为rm-(i,t(i))中接收mod-i发送的信号的寄存器的数量；S500,根据每一rl～(e(i,y(i)))-(i,y(i))对应的输出延时和每一cl～(a(i,t(i)))-(i,t(i))对应的负载确定mod-i的电压降；rl～(e(i,y(i)))-(i,y(i))对应的输出延时为reg～(e(i,y(i)))-(i,y(i))至mod-i中rl～(e(i,y(i)))-(i,y(i))经过的输入端口的延时。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路引脚二次成型加工装置
{Author}: 陈天祥;汪治勇;吴梓明
{Author Address}: 523000 广东省东莞市厚街镇河田村新村
{Subsidiary Author}: 东莞朗诚微电子设备有限公司
{Date}: 2024-11-01
{Notes}: CN118875180A
{Abstract}: 本发明公开了一种集成电路引脚二次成型加工装置,涉及集成电路成型技术领域,包括支撑座,所述支撑座的上表面固定连接有上料平台,且上料平台的尾部固定连接有成型平台,并且成型平台的上表面边侧固定连接有辅助框,所述辅助框的中心位置处设置有气缸,且气缸的输出端固定连接有挤压成型板。该集成电路引脚二次成型加工装置,集成电路工件在上料平台上进行滑动的同时,会同步的对挤压气囊进行挤压,此时挤压气囊内部的气体会通过供气管输送至储气框的内部,并通过储气框内侧所设置的吹气管向外喷出,从而进一步的对滑动的集成电路工件进行清灰处理,减少灰尘对后续冲击作业的影响。
{Subject}: 1.一种集成电路引脚二次成型加工装置,包括支撑座(1),所述支撑座(1)的上表面固定连接有上料平台(2),且上料平台(2)的尾部固定连接有成型平台(5),并且成型平台(5)的上表面边侧固定连接有辅助框(6),所述辅助框(6)的中心位置处设置有气缸(7),且气缸(7)的输出端固定连接有挤压成型板(8)；其特征在于,还包括：固定侧板(11),所述固定侧板(11)固定连接在上料平台(2)的边侧,且固定侧板(11)的上表面转动连接有转轴(12),并且转轴(12)的上端固定连接有储气框(14),所述储气框(14)的内侧与上料平台(2)之间设置有可对输送出料的集成电路表面灰尘进行清理的清灰机构；减震垫(26),所述减震垫(26)固定连接在成型平台(5)的内部边侧,且成型平台(5)的内部边侧设置有缓冲板(22),所述缓冲板(22)的内侧与减震垫(26)之间设置有可对冲压时集成电路板引脚进行缓冲的防护机构。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路测试方法及系统
{Author}: 郭虎;李建伟;王才宝
{Author Address}: 100098 北京市海淀区中关村北大街127-1号1层1218室
{Subsidiary Author}: 北京炎黄国芯科技有限公司
{Date}: 2024-11-01
{Notes}: CN118884191A
{Abstract}: 本发明提供一种集成电路测试方法及系统,涉及集成电路测试技术领域,包括构建集成电路测试领域知识图谱,利用消息传递机制提取电路的结构和功能表示,将提取的结构和功能表示作为特征向量输入预先构建的测试用例生成模型,自动生成满足测试需求和约束条件的测试用例；将生成的测试用例输入支持多故障模型的仿真引擎,预定位仿真数据中的第一候选故障区域；对集成电路进行硬件测试,采用谱系分析方法计算硬件测试数据与仿真数据的差异,定位硬件测试数据中的第二候选故障区域,综合第一候选故障区域和第二候选故障区域,确定最终故障区域,并输出故障诊断建议。
{Subject}: 1.一种集成电路测试方法,其特征在于,包括：构建集成电路测试领域知识图谱,根据集成电路测试领域知识图谱,从待测电路的原理图中提取电路拓扑结构,识别电路中的功能模块,提取功能模块的输入输出特性,形成电路知识表示,对所述电路知识表示进行图嵌入学习,通过图神经网络将电路图中的节点和边嵌入到低维向量空间,利用消息传递机制提取电路的结构和功能表示,将提取的结构和功能表示作为特征向量输入预先构建的测试用例生成模型,自动生成满足测试需求和约束条件的测试用例；将生成的测试用例输入支持多故障模型的仿真引擎,通过仿真引擎设置故障类型、注入位置和触发条件,动态修改电路模型行为模拟故障对电路正常运行的影响,生成仿真数据,提取仿真数据的特征表示,根据提取的仿真数据特征表示计算仿真数据和参考数据的相似度,预定位仿真数据中的第一候选故障区域；对集成电路进行硬件测试,采集硬件测试响应数据,将采集的硬件测试响应数据与仿真数据进行对齐,建立软硬件数据之间的映射关系,基于所述映射关系,采用谱系分析方法计算硬件测试数据与仿真数据的差异,定位硬件测试数据中的第二候选故障区域,综合第一候选故障区域和第二候选故障区域,确定最终故障区域,并输出故障诊断建议。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于集成电路的正性光刻胶显影液组合物
{Author}: 刘小勇;黄晓莉;房龙翔;叶鑫煌;肖小江;刘文生;李金鑫
{Author Address}: 362800 福建省泉州市泉港区南埔镇石化园区南山片区天盈路8号
{Subsidiary Author}: 福建省佑达环保材料有限公司
{Date}: 2024-11-01
{Notes}: CN118884787A
{Abstract}: 本发明公开了一种用于集成电路的正性光刻胶显影液组合物,属湿电子化学品领域。按质量百分数之和为100%计,所述组合物中各组分及其所占质量百分数为：氢氧化钾0.1-5%、显影缓冲剂0.1-2%、非离子型Gemini表面活性剂0.1-2%,余量为水。本发明中所用非离子型Gemini表面活性剂具有优异的显影性能,能在碱溶液中稳定存在,并可以提高显影液显影能力,保证药液使用寿命,稳定显影速度,且其具有低表面张力、优异的润湿性、低刺激性、易于漂洗等特性,对环境友好,符合环保要求。
{Subject}: 1.一种用于集成电路的正性光刻胶显影液组合物,其特征在于,按质量百分数之和为100%计,所述组合物中各组分及其所占质量百分数为：氢氧化钾0.1-5%、显影缓冲剂0.1-2%、非离子型Gemini表面活性剂0.1-2%,余量为水。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 扇入/扇出路径的获取方法、装置、电子设备、存储介质及计算机程序产品
{Author}: 胡晟
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2024-11-01
{Notes}: CN118886396A
{Abstract}: 本申请提供一种扇入/扇出路径的获取方法、装置、电子设备、存储介质及计算机程序产品,涉及集成电路技术领域。扇入/扇出路径的获取方法包括：进行第一次遍历,并记录所遍历到的各个对象是否与指定属性相关联的属性判断结果；进行第二次遍历,并基于记录的属性判断结果确定所遍历到的各个对象是否处于目标路径上；对处于目标路径上的对象进行记录,以得到目标路径；其中,第一次遍历和第二次遍历的遍历顺序相同,该遍历顺序为：根据目标集成电路中的对象间连接关系,遍历从目标对象出发沿目标方向能够到达的所有对象；目标路径为：针对目标对象的包含具有指定属性的对象的扇入/扇出路径。根据本申请,能够降低冗余信息对用户的影响。
{Subject}: 1.一种扇入/扇出路径的获取方法,其特征在于,包括：进行第一次遍历,并记录所遍历到的各个对象是否与指定属性相关联的属性判断结果；进行第二次遍历,并基于记录的属性判断结果确定所遍历到的各个对象是否处于目标路径上；对处于所述目标路径上的对象进行记录,以得到所述目标路径；其中,所述第一次遍历和所述第二次遍历的遍历顺序相同,所述遍历顺序为：根据目标集成电路中的对象间连接关系,遍历从目标对象出发沿目标方向能够到达的所有对象；其中,所述目标路径为：针对所述目标对象的包含具有所述指定属性的对象的扇入/扇出路径。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种激光陀螺控制电路微系统集成封装工艺方法
{Author}: 刘军;钱满满;张云龙;罗家栋;刘欣;王晓伟
{Author Address}: 266000 山东省青岛市高新区名园路11号
{Subsidiary Author}: 青岛智腾微电子有限公司
{Date}: 2024-11-01
{Notes}: CN118888463A
{Abstract}: 本发明提供一种激光陀螺控制电路微系统集成封装工艺方法,属于半导体器件系统级封装相关技术领域,裸芯片之间通过金丝键合直接连接,互连的线路很短；将多个裸芯片封装在一个腔体内,大大提高了裸片面积和封装腔体面积之比,减小了封装面积,整体降低了产品的重量,具有明显的高精度、高可靠和抗干扰优势,可解决现有技术体积较大、集成度低、通用性差的技术问题；在电气特性方面,由于各裸片采用SiP技术在同一个封装内布局,相关的裸片能放置在更近的距离范围内,可以减小芯片全局连线的长度,整体结构的寄生电容和电阻就很小,并且去除了原单芯片封装器件中多数芯片载体层及各种寄生参数,信号延时更小,信号完整性得到很大的提高。
{Subject}: 1.一种激光陀螺控制电路微系统集成封装工艺方法,其特征在于,所述激光陀螺控制电路微系统集成封装工艺方法包括：基于高温共烧陶瓷基板,采用丝网印刷配合钎焊工艺制备一体化封装外壳；采用环氧树脂粘接的方式将片式元件、芯片粘接固定在多层布线基板上,通过加热固化环氧树脂实现片式元件、芯片与多层布线基板之间的物理连接和电气连接；采用金丝引线键合工艺技术将DSP、FPGA、DAC、ADC、Flash芯片与多层布线基板上的键合区用金丝一一对应键合互连后形成电学通路；采用真空烘烤和平行缝焊技术对激光陀螺控制电路微系统集成封装产品进行干燥与气密性封装。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种实现RGB独立控制的有源矩阵驱动Mini-LED背光板
{Author}: 刘国旭;范振灿;梁鑫;常馨芮;王文凯
{Author Address}: 100176 北京市大兴区北京经济技术开发区经海五路58号院3号楼2层
{Subsidiary Author}: 北京易美新创科技有限公司
{Date}: 2024-11-01
{Notes}: CN118888545A
{Abstract}: 本申请涉及电视或显示器背光设备技术领域,提供一种实现RGB独立控制的有源矩阵驱动Mini-LED背光板,包括基板和设置在所述基板上呈阵列排布的多个Mini-LED单元,所述Mini-LED单元包括：RGB发光单元,包括间隔设置在所述基板上的第一蓝光芯片、第二蓝光芯片、第三蓝光芯片,所述第二蓝光芯片的出光方向上设有绿光转换层；所述第三蓝光芯片的出光方向上设有红光转换层；有源驱动单元,设置在所述基板上并电连接于所述RGB发光单元,用于独立调节所述第一蓝光芯片、第二蓝光芯片和第三蓝光芯片的亮度。RGB发光单元的三个芯片均采用蓝光芯片连接驱动单元,三个芯片随着温度、电流、电压变化的亮度变化保持一致,能够大大降低出现颜色偏移的情况,发光稳定性更高。
{Subject}: 1.一种实现RGB独立控制的有源矩阵驱动Mini-LED背光板,其特征在于：包括基板和设置在所述基板上呈阵列排布的多个Mini-LED单元,所述Mini-LED单元包括：RGB发光单元,包括间隔设置在所述基板上的第一蓝光芯片、第二蓝光芯片、第三蓝光芯片,所述第二蓝光芯片的出光方向上设有绿光转换层；所述第三蓝光芯片的出光方向上设有红光转换层,所述第一蓝光芯片、第二蓝光芯片和第三蓝光芯片的出光方向包括芯片正上方、芯片四周及其组合；有源驱动单元,设置在所述基板上并电连接于所述RGB发光单元,用于独立调节所述第一蓝光芯片、第二蓝光芯片和第三蓝光芯片的亮度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件、集成电路及电子设备
{Author}: 刘轩;冯超;吴钧烨
{Author Address}: 518116 广东省深圳市龙岗区平湖街道中科亿方智汇产业园12栋
{Subsidiary Author}: 深圳平湖实验室
{Date}: 2024-11-01
{Notes}: CN118888583A
{Abstract}: 本公开提供了一种半导体器件、集成电路及电子设备,涉及半导体芯片技术领域,用于实现电场的有效调制,提高半导体器件的耐压水平以及稳定性；半导体器件包括：衬底、沟道层、势垒层、P型Ⅲ族氮化物层、第一极、第二极和控制极；在向衬底的正投影中,控制极位于P型Ⅲ族氮化物层以内；其中,P型Ⅲ族氮化物层位于控制极至少一侧的部分包括：调制部,调制部在第一方向上的尺寸小于P型Ⅲ族氮化物层被控制极覆盖的部分在第一方向上的尺寸；且调制部在第一方向上的尺寸存在变化,第一方向垂直衬底；上述半导体器件应用于功率器件中。
{Subject}: 1.一种半导体器件,其特征在于,包括：衬底和在所述衬底的一侧叠设的沟道层和势垒层；以及,P型Ⅲ族氮化物层,位于所述势垒层远离所述衬底的一侧；第一极、第二极和控制极,所述控制极位于所述P型Ⅲ族氮化物层远离所述衬底的一侧,所述第一极和所述第二极位于所述沟道层远离所述衬底的一侧,所述控制极位于所述第一极和所述第二极之间；在向所述衬底的正投影中,所述控制极位于所述P型Ⅲ族氮化物层以内；其中,所述P型Ⅲ族氮化物层位于所述控制极至少一侧的部分包括：调制部,所述调制部在第一方向上的尺寸小于所述P型Ⅲ族氮化物层被所述控制极覆盖的部分在所述第一方向上的尺寸；且所述调制部在第一方向上的尺寸存在变化,所述第一方向垂直所述衬底。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体封装结构、器件及其封装工艺
{Author}: 谭小春
{Author Address}: 230094 安徽省合肥市高新区习友路3699号
{Subsidiary Author}: 合肥矽迈微电子科技有限公司
{Date}: 2024-11-01
{Notes}: CN118890022A
{Abstract}: 本发明公开了一种半导体封装结构、器件及其封装工艺,半切割步骤：封装板内部包封多个电子器件,每个电子器件的输出端的电性均由布线层走线后通过导电块引出封装板,每个导电块顶面与封装板同一表面齐平并外露,在暴露导电块的封装板表面,通过半切割工艺沿X方向并垂直于封装板表面切割形成多条槽道；斜切割步骤：将每条槽道靠近封装板表面的顶部直角进行斜切割,形成斜坡；电镀步骤：分别在槽道、斜坡以及封装板上电镀出相连的引脚A和引脚B,每个引脚A分别与导电块电性连接并将电性传递至对应的引脚B,引脚A和引脚B形成凹槽空间,本发明有效改善拉丝,焊接时不会造成短路问题,保证产品外观合格。
{Subject}: 1.一种半导体封装方法,其特征在于,包括以下步骤：半切割步骤：封装板内部包封多个电子器件,每个电子器件的输出端的电性均由布线层走线后通过导电块引出封装板,每个导电块顶面与封装板同一表面齐平并外露,在暴露导电块的封装板表面,通过半切割工艺沿X方向并垂直于封装板表面切割形成多条槽道；斜切割步骤：将每条槽道靠近封装板表面的顶部直角进行斜切割,形成斜坡；电镀步骤：分别在槽道、斜坡以及封装板上电镀出相连的引脚A和引脚B,每个引脚A分别与导电块电性连接并将电性传递至对应的引脚B,引脚A和引脚B形成凹槽空间；产品单元化步骤：继续包封时,包封料包封引脚A和引脚B并填充凹槽空间,水平研磨包封面暴露出引脚A的顶面,在切割道区域沿X和Y方向切割封装板形成产品单元,每个产品单元构成一封装体,引脚B的侧面与封装体侧面齐平并外露,引脚A和引脚B在封装体内部连接,在封装体外部不连接,切割时,侧面的引脚B的拉丝依附在封装体侧面延伸,引脚A无拉丝,有效改善拉丝。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种控制信号复用电路
{Author}: 请求不公布姓名
{Author Address}: 215000 江苏省苏州市高新区科技城济慈路150号1幢
{Subsidiary Author}: 苏州贝克微电子股份有限公司
{Date}: 2024-11-01
{Notes}: CN118890040A
{Abstract}: 本申请公开了一种控制信号复用电路,涉及电路设计领域。该复用电路包括第一输出模块、第二输出模块、判断信号转换模块和判断信号输出模块。第一输出模块接收第一信号S1或第二信号S2,输出工作信号S1-T和第一转换信号S1/S2-B；第二输出模块基于第一转换信号S1/S2-B输出上升沿触发信号S2-T；判断信号转换模块基于上升沿触发信号S2-T输出第二转换信号SD；判断信号输出模块根据第一转换信号S1/S2-B和第二转换信号SD输出判断信号S3。本方案中,输入第一信号S1时输出低电平的判断信号S3；输入第二信号S2时输出高电平的判断信号S3,在减少信号输入端数量的基础上,实现了多种信号的有效输入和输出。
{Subject}: 1.一种控制信号复用电路,其特征在于,包括第一输出模块、第二输出模块、判断信号转换模块和判断信号输出模块；所述第一输出模块用于接收输入的第一信号S1或第二信号S2,生成并输出工作信号S1-T和第一转换信号S1/S2-B,并将所述第一转换信号S1/S2-B分别输入至所述第二输出模块和所述判断信号输出模块；所述第二输出模块基于所述第一转换信号S1/S2-B生成并输出上升沿触发信号S2-T,并将所述上升沿触发信号S2-T输入至所述判断信号转换模块；所述判断信号转换模块基于所述上升沿触发信号S2-T生成第二转换信号SD,并将所述第二转换信号SD输入至所述判断信号输出模块；所述判断信号输出模块根据所述第一转换信号S1/S2-B和所述第二转换信号SD,生成并输出判断信号S3；其中,当所述第一信号S1输入至所述第一输出模块时,所述判断信号输出模块输出低电平的判断信号S3；当所述第二信号S2输入至所述第一输出模块时,所述判断信号输出模块输出高电平的判断信号S3。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 数据发送装置、数据接收装置、以及数据传输系统和方法
{Author}: 孙照焱;童晓蕾;汪海山;王猛
{Author Address}: 102600 北京市大兴区盛坊路2号1-3幢2层204室
{Subsidiary Author}: 北京霍里思特科技有限公司
{Date}: 2024-11-01
{Notes}: CN118890379A
{Abstract}: 本申请公开了数据发送装置、数据接收装置、以及数据传输系统和方法。一种数据发送装置,包括：发送接口、接收接口以及处理单元,处理单元用于：执行初始化操作以确定数据发送装置的互联网协议(IP)地址和端口号；使发送接口通过无连接通信方式向数据接收装置发送数据信息,数据信息包括数据发送装置的IP地址和端口号、以及待发送的数据帧的帧大小；使接收接口接收来自数据接收装置的连接请求,以建立与数据接收装置的使用传输控制协议(TCP)的连接；使接收接口通过无连接通信方式接收来自数据接收装置的确认响应；以及响应于接收到确认响应以及连接建立完成,使发送接口通过TCP向数据接收装置发送数据流,数据流中的数据帧能够基于帧大小来解析。
{Subject}: 1.一种数据发送装置,包括：发送接口,所述发送接口被配置成用于向数据接收装置发送信息；接收接口,所述接收接口被配置成用于接收来自所述数据接收装置的信息；以及处理单元,所述处理单元被配置成用于：执行初始化操作以确定所述数据发送装置的互联网协议(IP)地址和端口号；使所述发送接口通过无连接通信方式向所述数据接收装置发送数据信息,所述数据信息包括所述数据发送装置的IP地址和端口号、以及待发送的数据帧的帧大小；使所述接收接口接收来自所述数据接收装置的连接请求,以建立与所述数据接收装置的使用传输控制协议(TCP)的连接；使所述接收接口通过所述无连接通信方式接收来自所述数据接收装置的确认响应；以及响应于接收到所述确认响应以及连接建立完成,使所述发送接口通过所述TCP向所述数据接收装置发送数据流,所述数据流中的数据帧能够基于所述帧大小来解析。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高性能算力服务器系统
{Author}: 张路;耿路;王非;许韩
{Author Address}: 310000 浙江省杭州市滨江区长河街道江南大道618号东冠大厦20层2001室
{Subsidiary Author}: 八维通科技有限公司
{Date}: 2024-11-01
{Notes}: CN221946448U
{Abstract}: 本实用新型的实施例揭示了高性能算力服务器系统,涉及服务器设备技术领域,该高性能算力服务器系统包括：服务器主机和多个服务器从机；其中,各服务器从机分别与服务器主机电连接；服务器主机包括：设置在主机壳体内的主板、硬盘、硬盘背板、第一外设组件互连快速通道转接板和多个第一图形处理单元卡；硬盘通过硬盘背板与主板电连接；第一图形处理单元卡通过第一外设组件互连快速通道转接板与主板电连接；服务器从机包括：从机壳体、第二外设组件互连快速通道转接板和多个第二图形处理单元卡；第二图形处理单元卡通过第二外设组件互连快速通道转接板与主板电连接。本实用新型在提高了图形处理单元算力的同时,降低了成本。
{Subject}: 1.一种高性能算力服务器系统,其特征在于,包括：服务器主机和多个服务器从机；其中,各所述服务器从机分别与所述服务器主机电连接；所述服务器主机包括：设置在主机壳体内的主板、硬盘、硬盘背板、第一外设组件互连快速通道转接板和多个第一图形处理单元卡；所述硬盘通过所述硬盘背板与所述主板电连接；所述第一图形处理单元卡通过所述第一外设组件互连快速通道转接板与所述主板电连接；所述服务器从机包括：从机壳体、第二外设组件互连快速通道转接板和多个第二图形处理单元卡；所述第二图形处理单元卡通过所述第二外设组件互连快速通道转接板与所述主板电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路用电子级五氯乙硅烷生产工艺
{Author}: 王少帅;于跃;魏富增;张泽玉;马英英;杨亮
{Author Address}: 014000 内蒙古自治区包头市九原区哈林格尔镇九原工业园区起航大街1号
{Subsidiary Author}: 内蒙古大全半导体有限公司
{Date}: 2024-10-29
{Notes}: CN118651861B
{Abstract}: 本发明公开了一种集成电路用电子级五氯乙硅烷生产工艺,包括以下步骤：S1、反应合成：将二氯二氢硅、甲醇以及氯化氢通入反应釜内,生成气态的粗五氯乙硅烷；S2、初步分离：将粗五氯乙硅烷经过冷凝处理,冷凝后的液体再送入分离塔内,使冷凝液中含有的二氯二氢硅、三氯氢硅被蒸发出去；S3、提纯：通过加热蒸发将其中残留的氯硅烷物质蒸发出去。优点在于：本发明利用二氯二氢硅、甲醇、氯化氢来制备五氯乙硅烷,得到的五氯乙硅烷纯度可高达99.99%,达到制备高端集成电路对五氯乙硅烷的要求,可为高端集成电路的发展和应用提供有力保障；可以简化五氯乙硅烷的生产工艺,大大降低五氯乙硅烷生产成本,并能解决目前只能从国外进口的问题。
{Subject}: 1.一种集成电路用电子级五氯乙硅烷生产工艺,其特征在于,包括以下步骤：S1、反应合成：将二氯二氢硅、甲醇以及氯化氢按照25～35:13～18:1的摩尔比通入反应釜内,在歧化催化剂的作用下,在850～900℃、1.2～1.4MPa的条件下发生反应,生成气态的粗五氯乙硅烷；所述歧化催化剂为填充有碳链长度在C20-C22范围内的脂肪胺的阴离子弱碱性树脂；S2、初步分离：将所述S1、反应合成中得到的气态的粗五氯乙硅烷经过冷凝处理,使其中的大部分氯硅烷组分冷凝为液态,冷凝后的液体再送入0.65～0.8MPa、100～115℃的分离塔内,通过加热蒸发使冷凝液中含有的二氯二氢硅、三氯氢硅被蒸发出去；S3、提纯：将所述S2、初步分离中分离塔排出的塔釜液送入0.15～0.3MPa、80～95℃的提纯塔内,通过加热蒸发将其中残留的氯硅烷物质蒸发出去,提纯塔排出的塔釜液即为五氯乙硅烷产品。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于充电接口防静电ESD器件新型封装工艺
{Author}: 艾亮东;胡其剑;李强;罗力祥
{Author Address}: 100176 北京市大兴区北京经济技术开发区荣华南路15号院7号楼6层602室
{Subsidiary Author}: 北京思众电子科技有限公司
{Date}: 2024-10-29
{Notes}: CN118658817B
{Abstract}: 本发明公开了一种用于充电接口防静电ESD器件新型封装工艺,包括以下步骤：S1,基础材料准备；S2,芯片定位与粘接；S3,金属化处理；S4,焊接；S5,检验与清洁。本发明利用气泵和芯片定位贴附装置相配合的设置方式,通过定轴支撑机构将芯片定位机构支撑至一定倾斜角度后,再通过升降装置同步带动芯片定位贴附装置进行下移运动,使得二极管芯片的一侧先粘连至封装基板上,然后通过气泵的运行,从而对挤压气囊鼓入空气使其膨胀后对芯片定位机构进行挤压,便可推动芯片定位机构带动二极管芯片进行旋转贴附,从而便可从一侧开始倾斜粘连时,将二极管芯片与封装基板之间的空气进行挤出后粘合,以提高ESD二极管的封装的良品率。
{Subject}: 1.一种用于充电接口防静电ESD器件新型封装工艺,其特征在于,包括以下步骤：S1,基础材料准备：首先准备ESD二极管的基础材料,包括二极管芯片和封装基板；S2,芯片定位与粘接：利用粘贴设备将ESD二极管芯片与封装基板之间的相对位置进行调整定位,并通过粘贴设备的运行,使得粘接剂将芯片固定在基板上；S3,金属化处理：对封装基板进行金属化处理,然后根据设计要求,在封装基板上形成ESD二极管的引脚；S4,焊接：将封装基板送入自动化的焊接设备中,将ESD二极管的引脚与电路板上的焊盘连接；S5,检验与清洁：完成焊接后,进行引脚的外观检查、焊接质量的测试以及ESD二极管的电性能测试,然后对已焊接完成的ESD二极管进行清洁处理；其中,步骤S2中使用的粘贴设备包括底座(1),所述底座(1)的上表面安装有对封装基板进行定位夹持的封装基板定位装置(2),所述底座(1)上表面的一侧安装有升降装置(3),所述升降装置(3)上安装有气泵(4),所述气泵(4)的下方设置有对ESD二极管芯片吸附定位的芯片定位贴附装置(5),通过气泵(4)向芯片定位贴附装置(5)鼓入气体,以实现对ESD二极管芯片与封装基板之间的倾斜粘贴,所述底座(1)上安装有控制器(6)；芯片定位贴附装置(5)与封装基板定位装置(2)的位置相对应,所述芯片定位贴附装置(5)包括：芯片定位机构(51),所述芯片定位机构(51)用于对ESD二极管芯片的吸附定位；定轴支撑机构(52),所述定轴支撑机构(52)安装于芯片定位机构(51)顶部的一侧,所述定轴支撑机构(52)用于将芯片定位机构(51)支撑至倾斜角度；挤压气囊(53),所述挤压气囊(53)安装于底座(1)与芯片定位机构(51)之间,通过气泵(4)向芯片定位机构(51)内腔鼓入气体以推动芯片定位机构(51)的定轴旋转。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 边角料去除装置及边角料去除方法
{Author}: 胡世君
{Author Address}: 253084 山东省德州市天衢新区东方红东路6868号
{Subsidiary Author}: 威讯联合半导体(德州)有限公司
{Date}: 2024-10-29
{Notes}: CN118849056A
{Abstract}: 本发明涉及光电产品加工技术领域,公开一种边角料去除装置及边角料去除方法。其中边角料去除装置的载具单元用于承载集成电路；水平移动单元能驱动载具单元移动；切割单元的竖向移动组件设置于水平移动单元的上方,能驱动切割头移动；图像处理件参照预设的标定组件,标定图像处理件与图像处理件采集到的图像间的坐标系转换关系,并基于坐标系转换关系和载具单元的图像进行轨迹规划,得到目标切割轨迹和预设下降距离；控制单元控制水平移动单元和切割单元相应动作,以带动切割头下降预设下降距离,并沿目标切割轨迹对待切割边角料进行切割。本发明能自动实现对集成电路的待切割边角料进行切割去除,自动化程度和作业效率更高,同时去除效果更好。
{Subject}: 1.边角料去除装置,其特征在于,包括：载具单元(100),用于承载集成电路(10),所述集成电路(10)包括产品以及位于所述产品周向的待切割边角料(11)；水平移动单元(200),所述载具单元(100)设置于所述水平移动单元(200),所述水平移动单元(200)能驱动所述载具单元(100)移动；切割单元(300),包括竖向移动组件(310)和设置于所述竖向移动组件(310)的切割头(320),所述竖向移动组件(310)设置于所述水平移动单元(200)的上方,能驱动所述切割头(320)移动,所述切割头(320)用于自所述集成电路(10)上切割所述待切割边角料(11)；图像处理件(600),所述图像处理件(600)参照预设的标定组件(610),标定所述图像处理件(600)与所述图像处理件(600)采集到的图像间的坐标系转换关系,并基于所述坐标系转换关系和所述载具单元(100)的图像进行轨迹规划,得到目标切割轨迹和所述切割头(320)所需下降的预设下降距离；控制单元(400)控制所述水平移动单元(200)和所述切割单元(300)相应动作,以带动所述切割头(320)下降所述预设下降距离,并沿所述目标切割轨迹对待切割边角料(11)进行切割。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 爆炸箔起爆系统平面开关的充气封装系统和封装工艺
{Author}: 邱春富;邓顺
{Author Address}: 610000 四川省成都市龙泉驿区经济技术开发区(龙泉驿区)星光西路117号
{Subsidiary Author}: 成都国光电气股份有限公司
{Date}: 2024-10-29
{Notes}: CN118857020A
{Abstract}: 本发明公开了爆炸箔起爆系统平面开关的充气封装系统和封装工艺,系统包括：封装台；炉内抽气系统,包括炉内抽气组件和炉内气压测量组件,所述炉内抽气组件用于对封装保护罩内进行抽气,所述炉内气压测量组件用于对封装保护罩内的气压进行测量；炉内温度控制系统；混气充气系统,包括混气抽气组件、混气组件和充气组件,所述混气抽气组件用于对混气充气系统涉及的管道和混气组件进行抽气并进行气压测量,所述混气组件用于对封装用气源进行混气,所述充气组件用于将混气气体充入封装保护罩内。本发明在保持产品内部的气体的高纯度的前提下,进一步确保产品性能满足设计要求,极大缩短了工艺制造过程,提高产品的生产效率。
{Subject}: 1.爆炸箔起爆系统平面开关的充气封装系统,其特征在于：包括：封装台,包括封装台面、设置于封装台面上的封装保护罩、和设置于封装保护罩内的加热组件；炉内抽气系统,包括炉内抽气组件和炉内气压测量组件,所述炉内抽气组件用于对封装保护罩内进行抽气,所述炉内气压测量组件用于对封装保护罩内的气压进行测量；炉内温度控制系统,包括温度测量组件和温度控制组件,所述温度测量组件用于对封装保护罩内温度进行测量,所述温度控制组件用于根据温度测量组件的测量结果对所述加热组件进行控制；混气充气系统,包括混气抽气组件、混气组件和充气组件,所述混气抽气组件用于对混气充气系统涉及的管道和混气组件进行抽气并进行气压测量,所述混气组件用于对封装用气源进行混气,所述充气组件用于将混气气体充入封装保护罩内。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种负载类型检测电路
{Author}: 请求不公布姓名
{Author Address}: 215000 江苏省苏州市高新区科技城济慈路150号1幢
{Subsidiary Author}: 苏州贝克微电子股份有限公司
{Date}: 2024-10-29
{Notes}: CN118858829A
{Abstract}: 本发明涉及检测电路技术领域,具体公开了一种负载类型检测电路。在该电路中,包括启动模块和检测模块；在电路上电后,启动模块的电流生成支路中生成目标电流；目标电流依次通过第四开关管以及第五开关管传输至负载连接端；在检测模块中包括第一目标电路、第二目标电路、第三目标电路以及D触发器；第一目标电路的输入端连接至第四开关管的输出端；第三目标电路的输出端与D触发器的第一输入端连接；D触发器的输出端连接至控制模块,以控制功率电路的工作状态；D触发器的第二输入端、第四开关管的控制端以及第五开关管的控制端分别接入控制电压。上述方案提供了一种可靠的负载类型检测电路,使得集成电路控制芯片可以实现小型化或多功能化。
{Subject}: 1.一种负载类型检测电路,其特征在于,所述负载类型检测电路中包括启动模块和检测模块；在所述负载类型检测电路上电后,所述启动模块的电流生成支路中生成目标电流；在所述电流生成支路中包括第四开关管以及第五开关管；所述目标电流依次通过所述第四开关管以及所述第五开关管传输至负载连接端；在所述检测模块中包括第一目标电路、第二目标电路、第三目标电路以及D触发器；所述第一目标电路的输入端连接至所述第四开关管的输出端；所述第一目标电路的输出端连接至所述第二目标电路的输入端；所述第二目标电路的输出端连接至所述第三目标电路的输入端；所述第三目标电路的输出端与所述D触发器的第一输入端连接；所述D触发器的输出端连接至控制模块,以控制外部电路的工作状态；所述D触发器的第二输入端、第四开关管的控制端以及第五开关管的控制端分别接入控制电压。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种结构可变的线性稳压电源
{Author}: 请求不公布姓名
{Author Address}: 215000 江苏省苏州市高新区科技城济慈路150号1幢
{Subsidiary Author}: 苏州贝克微电子股份有限公司
{Date}: 2024-10-29
{Notes}: CN118860049A
{Abstract}: 本申请包括一种结构可变的线性稳压电源,具体涉及电源技术领域。该线性稳压电源包括主电路和控制电路；在主电路中,基准电压模块的输出端连接至第一运算放大器的反相输入端；基准电压模块的输出端还通过第三开关管连接至电压选择节点；电压输出端通过第一反馈电阻连接至第一运算放大器的同相输入端；第一运算放大器的同相输入端还通过第六开关管连接至电压选择节点；控制电路用于对测量节点的电压进行测量,以根据电压选择节点连接的元器件,控制各个开关管的导通状态。上述线性稳压电源可以根据应用电路的实际需求,在电压选择节点外接电容或者反馈电阻,从而增大线性稳压电源的应用范围。
{Subject}: 1.一种结构可变的线性稳压电源,其特征在于,所述线性稳压电源包括主电路和控制电路；在所述主电路中,基准电压模块的输出端连接至第一运算放大器的反相输入端；所述第一运算放大器的输出端连接至功率开关管的控制端；所述基准电压模块的输出端还通过第三开关管连接至电压选择节点；电源电压端通过所述功率开关管连接至电压输出端；所述电压输出端通过第一反馈电阻连接至第一运算放大器的同相输入端；所述第一运算放大器的同相输入端连接至第五开关管的电流输入端；所述第五开关管的电流输出端分别通过第四开关管以及第二反馈电阻接地；所述第一运算放大器的同相输入端还通过第六开关管连接至所述电压选择节点；所述控制电路中,电源电压端通过第一电流源、第一开关管连接至测量节点；所述测量节点通过第二开关管连接至电压选择节点；所述控制电路用于对所述测量节点的电压进行测量,以根据所述电压选择节点连接的元器件,控制第三开关管、第四开关管、第五开关管以及第六开关管的导通状态。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 硬件描述语言代码生成方法、闪存控制器和集成电路
{Author}: 应振华;吴忠洁
{Author Address}: 201203 上海市浦东新区中国(上海)自由贸易试验区盛夏路565弄54号301室
{Subsidiary Author}: 上海灵动微电子股份有限公司
{Date}: 2024-10-29
{Notes}: CN118860358A
{Abstract}: 本发明公开了一种硬件描述语言代码生成方法、闪存控制器和集成电路。硬件描述语言代码生成方法包括：基于闪存器的设计参数对闪存控制器所设计的多个功能模块,各个功能模块的第一逻辑关系数据及第一功能参数数据,编辑生成闪存控制器的第一硬件描述语言代码文件；当识别到功能模块的功能发生改变时,从功能参数配置文件中获取满足功能改变所需的第二逻辑关系数据、第二功能参数数据；根据第二逻辑关系数据、第二功能参数数据,修改第一硬件描述语言代码文件,以重新生成第二硬件描述语言代码文件。本发明基于功能参数配置文件,实现自动设计闪存控制器硬件描述语言代码,提高了闪存控制器的可重用性,避免手动编码出错、开发时间长的问题。
{Subject}: 1.一种硬件描述语言代码生成方法,应用于闪存控制器,其特征在于,包括以下步骤：基于闪存器的设计参数对闪存控制器所设计的多个功能模块,各个功能模块的第一逻辑关系数据及第一功能参数数据,编辑生成所述闪存控制器的第一硬件描述语言代码文件；所述功能模块包括必要功能模块、非必要功能模块；当识别到所述功能模块的功能发生改变时,从功能参数配置文件中获取满足功能改变所需的第二逻辑关系数据、第二功能参数数据；所述功能参数配置文件是根据芯片对所述功能模块的功能需求进行设置或修改；根据所述第二逻辑关系数据、第二功能参数数据,修改所述第一硬件描述语言代码文件,以重新生成第二硬件描述语言代码文件。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 电路拓扑关联数据构建方法、集成电路设计方法及系统
{Author}: 请求不公布姓名
{Author Address}: 518000 广东省深圳市南山区招商街道水湾社区深圳市南山区太子路5号新时代广场(二期)2103
{Subsidiary Author}: 深圳博瑞晶芯科技有限公司
{Date}: 2024-10-29
{Notes}: CN118862757A
{Abstract}: 本发明提供一种电路拓扑关联数据构建方法、集成电路设计方法及系统,电路拓扑关联数据构建方法包括对集成电路进行分析并提取电路单元及其属性信息的步骤、分析提取出的电路单元之间的拓扑相似性的步骤、将多个电路单元按拓扑相似性划分为拓扑集合组的步骤以及为每个拓扑集合组生成拓扑关联信息并将其与特定的实现技术相关联的步骤,因此构建出的电路拓扑关联数据能够供EDA工具利用以实现基于特定拓扑类型的具体电路实现。在集成电路设计方法中,EDA工具能够利用电路拓扑关联数据在进行逻辑优化之前对电路逻辑结构进行基于特定拓扑类型的重组,从而能实现更优化的集成电路设计,有利于解决例如高性能CPU和GPU设计中的时序、拥塞和金属资源挑战等问题。
{Subject}: 1.一种电路拓扑关联数据构建方法,用于构建电路拓扑关联数据,该数据用于供电子设计自动化工具使用以实现基于拓扑类型的电路实现,其特征在于,包括以下步骤：步骤S1-1,对集成电路进行分析,提取出多个电路单元及其属性信息,所述属性信息包括由电路传递函数定义的拓扑类型；步骤S1-2,对于提取出的每种所述拓扑类型,分析该拓扑类型下的多个所述电路单元之间的拓扑相似性；步骤S1-3,基于所述拓扑相似性将该拓扑类型下的多个所述电路单元划分为一个或多个拓扑集合组；步骤S1-4,基于所述属性信息以及所述拓扑相似性为每个所述拓扑集合组生成拓扑关联信息,并将所述拓扑关联信息与对应的所述电路单元的实现技术相关联,从而得到所述电路拓扑关联数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种高效能低功耗半导体集成电路及其设计方法
{Author}: 钟平权;郭晓明;刘广金;彭奇;尹思儒
{Author Address}: 523000 广东省东莞市大岭山镇矮岭冚茶园路三街3号
{Subsidiary Author}: 东莞市通科电子有限公司
{Date}: 2024-10-29
{Notes}: CN118862806A
{Abstract}: 本发明涉及半导体集成电路技术领域,提供一种高效能低功耗半导体集成电路及其设计方法,高效能低功耗半导体集成电路包括：基板、绝缘层、外围电路和主电路；绝缘层配置在基板上；外围电路和主电路配置在绝缘层上；外围电路连接主电路。本发明通过半导体集成电路的配置和设计,可实现获得高效能低功耗半导体集成电路,提高集成电路的数据处理速度和吞吐量。
{Subject}: 1.一种高效能低功耗半导体集成电路,其特征在于,包括：基板、绝缘层、外围电路和主电路；绝缘层配置在基板上；外围电路和主电路配置在绝缘层上；外围电路连接主电路。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于半导体集成电路加工的蚀刻装置
{Author}: 潘届新;李伟
{Author Address}: 226000 江苏省南通市海门区滨江街道上海西路628号
{Subsidiary Author}: 南通英尔捷半导体科技有限公司
{Date}: 2024-10-29
{Notes}: CN118866771A
{Abstract}: 本发明涉及应用于半导体微纳制造技术领域的一种用于半导体集成电路加工的蚀刻装置,采用多层微喷射阵列布局,包括预处理层、主蚀刻层和后处理层,每层由多个喷头单元组成,喷头单元包括球形室、弹性薄片、压电堆栈和喷头,通过控制压电堆栈的伸缩,可精确调整喷头的角度和位置,实现纳米级精度的三维复杂结构蚀刻,气浮环结构引入压缩气体形成气膜,提高球形室的转动灵活性和稳定性,永磁环和霍尔传感器实现喷头角度和位置的实时监测,通过软件算法优化不同层之间的协调,采用同步或交错喷射模式,可形成复杂三维结构,该发明提升了蚀刻精度和效率。
{Subject}: 1.一种用于半导体集成电路加工的蚀刻装置,其特征在于：包括控制器和依次设置的预处理层(1)、主蚀刻层(2)和后处理层(3),所述预处理层(1)、主蚀刻层(2)和后处理层(3)顶端均固定连接有进液主管(4),所述预处理层(1)和后处理层(3)远离主蚀刻层(2)一端均固定连接有多个堵头(5),所述预处理层(1)、主蚀刻层(2)和后处理层(3)均包括多个依次排列的喷头单元(6),多个所述喷头单元(6)均包括底板(7),所述底板(7)顶端固定连接有顶板(8),所述底板(7)和顶板(8)之间滑动连接有球形室(9),所述球形室(9)内壁固定连接有弹性薄片(10),所述弹性薄片(10)顶端固定连接有第一压电堆栈(11)、第二压电堆栈(12)和第三压电堆栈(13),所述第一压电堆栈(11)、第二压电堆栈(12)和第三压电堆栈(13)顶端固定连接有压电堆栈固定板(14),所述弹性薄片(10)和压电堆栈固定板(14)之间固定连接有进液支管(15),所述第一压电堆栈(11)、第二压电堆栈(12)和第三压电堆栈(13)均与控制器电连接,所述进液主管(4)和球形室(9)内均填充有化学试剂或等离子体。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种开关管调节电路
{Author}: 请求不公布姓名
{Author Address}: 215000 江苏省苏州市高新区科技城济慈路150号1幢
{Subsidiary Author}: 苏州贝克微电子股份有限公司
{Date}: 2024-10-29
{Notes}: CN118868577A
{Abstract}: 本发明涉及开关电源电路技术领域,具体涉及一种开关管调节电路,在开关电源电路调节结构中,第一运算放大器的输出端接入第一子功率开关管的控制端,第二子功率开关管的控制端通过至少一个控制开关管接入第一子功率开关管的控制端；电压源端分别通过第一子功率开关管以及第二子功率开关管接入电压输出端；在电容容值检测电路中,电压源端依次通过电流源以及第一开关管接入第一节点,并通过第二开关管以及负载电容接地；第一开关管的控制端以及第二开关管的控制端分别接入关联电压。本发明实现自动调节功率开关管的宽长比,从而增大集成电路控制芯片的应用范围。
{Subject}: 1.一种开关管调节电路,其特征在于,所述开关管调节电路包括开关电源电路调节结构以及电容容值检测电路；所述开关电源电路调节结构包括至少两个子功率开关管,所述至少两个子功率开关管包括第一子功率开关管以及第二子功率开关管；在所述开关电源电路调节结构中,第一运算放大器的输出端接入所述第一子功率开关管的控制端,所述第二子功率开关管的控制端通过至少一个控制开关管接入所述第一子功率开关管的控制端；电压源端分别通过所述第一子功率开关管以及所述第二子功率开关管接入电压输出端；所述电压输出端通过负载电容接地；在所述电容容值检测电路中,所述电压源端依次通过电流源以及第一开关管接入第一节点,所述第一节点依次通过第二开关管以及所述负载电容接地；所述第一节点依次通过第四运算放大器、第二运算放大器以及第三运算放大器接入第二节点；所述第二节点上的电压用于控制所述至少一个控制开关管的导通状态；所述第一开关管的控制端以及所述第二开关管的控制端分别接入关联电压；所述关联电压在所述开关管调节电路启动时切换为高电平,并在指定时长后切换为低电平。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种应用于LDO的电阻修调网络及集成电路
{Author}: 马宇蒙;薛雨腾;陈建章;肖云钞
{Author Address}: 310051 浙江省杭州市滨江区长河街道长河路351号4号楼5层A座501室
{Subsidiary Author}: 杭州晶华微电子股份有限公司
{Date}: 2024-10-29
{Notes}: CN118868939A
{Abstract}: 本发明公开了一种应用于LDO的电阻修调网络及集成电路,该网络包括低位电阻修调模块、高位电阻修调模块和两组译码器,其中,低位电阻修调模块包括多个低位电阻和多个第一MOS开关,高位电阻修调模块包括多个高位电阻和多个第二MOS开关；两组译码器分别用于控制低位电阻修调模块和高位电阻修调模块。本发明通过利用编码器大幅度的降低了控制端口的使用；本发明固定引入2个开关导通阻抗,使得修调的单位步调变化一样,输出受到开关的TC变化较小；本发明实现了电阻复用,减小了电阻修调网络部分电阻所占的面积,同时提高了版图的匹配度。
{Subject}: 1.一种应用于LDO的电阻修调网络,其特征在于,包括：低位电阻修调模块、高位电阻修调模块和两组译码器,所述低位电阻修调模块包括个低位电阻和个第一MOS开关,所述高位电阻修调模块包括个高位电阻和个第二MOS开关；其中,n表示修调控制位数,n为偶数；在所述低位电阻修调模块中,个低位电阻串联；第一个低位电阻的初始端与第一个第一MOS开关的源极连接,相邻两个低位电阻之间的连接节点与一第一MOS开关的源极连接,最后一个低位电阻的末端与最后一个第一MOS开关的源极连接；个第一MOS开关的漏极连接在一起；在所述高位电阻修调模块中,个高位电阻串联；第一个高位电阻的初始端与第一个第二MOS开关的源极连接,相邻两个高位电阻之间的连接节点与一第二MOS开关的源极连接,最后一个高位电阻的末端与最后一个第二MOS开关的源极连接；个第二MOS开关的漏极连接在一起；其中,最后一个第一MOS开关的漏极与第一个第二MOS开关的源极连接；个第一MOS开关的栅极分别与一组译码器的输出端连接,个第二MOS开关的栅极分别与另一组译码器的输出端连接,两组译码器的输入端连接外界输入的控制信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示面板及显示装置
{Author}: 代好;马扬昭;张典;敦栋梁;林源城;华火梅
{Author Address}: 430205 湖北省武汉市东湖新技术开发区流芳园横路8号
{Subsidiary Author}: 武汉天马微电子有限公司;厦门天马显示科技有限公司
{Date}: 2024-10-29
{Notes}: CN118870905A
{Abstract}: 本发明公开了一种显示面板及显示装置。其中,显示面板包括显示区,显示区包括阵列排布的多个像素电路,多个像素电路包括第一像素电路、第二像素电路和第三像素电路,第一像素电路、第二像素电路和第三像素电路分别连接不同颜色的发光元件,显示面板还包括多条数据信号线,多条数据信号线包括第一数据信号线、第二数据信号线和第三数据信号线,第一数据信号线与第一像素电路电连接,第二数据信号线与第二像素电路电连接,第三数据信号线与第三像素电路电连接。本发明实施例提供的显示面板及显示装置,通过设置一条数据信号线仅与发相同颜色光的子像素连接,降低了显示面板的整体功耗。
{Subject}: 1.一种显示面板,其特征在于,包括显示区,所述显示区包括阵列排布的多个像素电路,多个所述像素电路包括第一像素电路、第二像素电路和第三像素电路；所述第一像素电路、所述第二像素电路和所述第三像素电路分别连接不同颜色的发光元件；所述显示面板还包括多条数据信号线,多条所述数据信号线包括第一数据信号线、第二数据信号线和第三数据信号线；所述第一数据信号线与所述第一像素电路电连接,所述第二数据信号线与所述第二像素电路电连接,所述第三数据信号线与所述第三像素电路电连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路版图的过孔添加方法、装置、设备和存储介质
{Author}: 陈嫄;王澧;林婷婷;朱瑜
{Author Address}: 214000 江苏省无锡市滨湖区建筑西路777号A6幢1-4层
{Subsidiary Author}: 无锡中微亿芯有限公司
{Date}: 2024-10-25
{Notes}: CN118839664A
{Abstract}: 本申请涉及一种集成电路版图的过孔添加方法、装置、设备和存储介质。方法包括：根据预设的过孔结构数据对集成电路版图进行设计规则检查,得到设计规则检查结果数据；解析设计规则检查结果数据,得到缺少过孔的目标金属层及目标金属层中待添加过孔的尺寸数据；根据待添加过孔的尺寸数据计算待添加过孔的行数和列数,根据行数和列数生成待添加过孔阵列数据；通过预设过孔添加函数根据待添加过孔阵列数据将待添加过孔添加至集成电路版图中。采用本方法能够提升修改集成电路版图过程中添加过孔的效率。
{Subject}: 1.一种集成电路版图的过孔添加方法,其特征在于,所述方法包括：根据预设的过孔结构数据对集成电路版图进行设计规则检查,得到设计规则检查结果数据；解析所述设计规则检查结果数据,得到缺少过孔的目标金属层及所述目标金属层中待添加过孔的尺寸数据；根据待添加过孔的尺寸数据计算所述待添加过孔的行数和列数,根据所述行数和列数生成待添加过孔阵列数据；通过预设过孔添加函数根据所述待添加过孔阵列数据将所述待添加过孔添加至所述集成电路版图中；所述解析所述设计规则检查结果数据,得到缺少过孔的目标金属层及所述目标金属层中待添加过孔的尺寸数据,包括：提取规则检测数据中的金属层标识信息和过孔标识信息,根据所述金属层标识信息和过孔标识信息生成待添加过孔的尺寸数据的索引键,通过预设坐标匹配函数提取过孔的角点坐标,将所述角点坐标根据预设规则转换成与所述索引键对应的键值；根据所述索引键和所述键值生成并存储所述待添加过孔的尺寸数据。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 数据处理方法、硬件加速器、集成电路及服务器
{Author}: 孟凡兴
{Author Address}: 250000 山东省济南市高新区港西路2177号港盛大厦4层401室
{Subsidiary Author}: 山东云海国创云计算装备产业创新中心有限公司
{Date}: 2024-10-25
{Notes}: CN118838645A
{Abstract}: 本发明涉及数据传输技术领域,公开了一种数据处理方法、硬件加速器、集成电路及服务器,该方法应用于具有转换单元、第一仲裁单元、缓存单元和指令执行单元的硬件加速器,方法包括：转换单元接收微处理器发送的操作指令；第一仲裁单元对操作指令进行仲裁；缓存单元对操作指令进行缓存,并基于第一仲裁单元的仲裁结果,发送操作指令至指令执行单元；指令执行单元对通过仲裁的操作指令进行数据逻辑处理,得到完成信息；第一仲裁单元将完成信息反馈至处理器。由此,在接收到多个同时并发的多个操作指令时,通过仲裁及缓冲等方式,有效避免未合理对多操作指令进行合理处理导致多个微控制器的操作命令执行之间的延时大、性能较差等问题。
{Subject}: 1.一种数据处理方法,其特征在于,应用于硬件加速器,所述硬件加速器具有转换单元、第一仲裁单元、缓存单元和指令执行单元,所述方法包括：所述转换单元接收微处理器发送的操作指令；所述第一仲裁单元对所述操作指令进行仲裁；所述缓存单元,对所述操作指令进行缓存,并基于所述第一仲裁单元的仲裁结果,发送操作指令至指令执行单元；指令执行单元对通过仲裁的操作指令进行数据逻辑处理,得到完成信息；所述第一仲裁单元将所述完成信息反馈至所述处理器。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于可靠性封装工艺的钙钛矿电池及其制备方法
{Author}: 黄亮;周川哲;谭军毅;周军;石宇贤;张力;张腾飞;赵雪环
{Author Address}: 518000 广东省深圳市福田区福保街道福保社区桃花路与槟榔道交汇处西北深九科技创业园5号楼209E
{Subsidiary Author}: 港华能源创科(深圳)有限公司
{Date}: 2024-10-25
{Notes}: CN118843335A
{Abstract}: 本申请公开了一种基于可靠性封装工艺的钙钛矿电池及其制备方法,涉及电池技术领域；在钙钛矿电池原有的电池结构基础上,增加复合膜层；该复合膜层包括第一SiO-2膜层、非金属化合层和第二SiO-2膜层；第一SiO-2膜层可以增加电极中间层的光线吸收率,进而提高光伏性能；非金属氧化层与第一SiO-2膜层形成共价键结合,增加内部结构的稳定性；通过第二SiO-2膜层可以截止处于预设波长范围内的紫外光,避免对光伏性能的影响。另外,第一SiO-2膜层还可以排除电极中间层的缝隙和第二电极的缝隙中的氧气,避免这些缝隙暴露在外部,提高整个电池结构的稳定性。该钙钛矿电池可以提高电池的光伏性能,提高电池结构的稳定性。
{Subject}: 1.一种基于可靠性封装工艺的钙钛矿电池,其特征在于,所述钙钛矿电池包括依次形成的：第一电极、电极中间层、第二电极和复合膜层；所述复合膜层包括依次形成的：第一SiO-2膜层、非金属化合层和第二SiO-2膜层；其中,所述第一SiO-2膜层形成在所述第二电极上,以及填充于所述电极中间层的缝隙和所述第二电极的缝隙中,所述非金属化合层形成在所述第一SiO-2膜层上,所述第二SiO-2膜层形成在所述第二SiO-2膜层上；所述电极中间层用于吸收光线；所述第一SiO-2膜层用于排除所述电极中间层的缝隙和所述第二电极的缝隙中的氧气,以及与所述第二电极形成反射率差,使得从所述电极中间层投射的光线通过所述第一SiO-2膜层的反射再次进入所述电极中间层；所述非金属化合层的折射率高于所述第一SiO-2膜层的折射率,用于增加对光线的反射,以及,所述非金属化合层用于与所述第一SiO-2膜层形成共价键结合；所述第二SiO-2膜层用于截止处于预设波长范围内的紫外光,以及通过与所述非金属化合层形成折射率差增加对光线的反射。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 三维集成电路的压降分析方法、计算机装置及存储介质
{Author}: 符露;赵毅;李少白;胡坤梅;莫晓霖;陈钰文
{Author Address}: 519060 广东省珠海市香洲区卫康路199号香洲创港中心20栋12层1205-1室
{Subsidiary Author}: 珠海硅芯科技有限公司
{Date}: 2024-10-25
{Notes}: CN118709618B
{Abstract}: 本发明提供一种三维集成电路的压降分析方法、计算机装置及存储介质,该方法包括获取三维集成电路的版图信息,对三维集成电路进行电源网络的划分；计算划分后的每一电源网络的最小的全等矩阵单元；选定各电源网络的电源参数,确定电源网络的电流方向和仿真元件,形成各全等矩阵单元的电阻的电路关系和全等矩阵单元的电路仿真的电阻模型；对全等矩阵单元的电路仿真的电阻模型进行合并和简化,形成简化电阻模型,并计算各全等矩阵单元的电压参数；基于简化电阻模型进行电磁分析,对受电磁影响大的区域进行网格加密处理。该计算机装置和存储介质能够实现上述的方法。本发明在确保计算精度的情况下减少压降分析的计算量。
{Subject}: 1.三维集成电路的压降分析方法,包括：获取待分析的三维集成电路的版图信息,根据所述版图信息对所述三维集成电路进行电源网络的划分；其特征在于：计算划分后的每一所述电源网络的最小的全等矩阵单元；建立多层级存储系统,所述多层级存储系统用于记录各所述电源网络的各全等矩阵单元在多个维度上的电阻值；建立所述三维集成电路的三维模型,并将所建立的三维模型数据存储至所述多层级存储系统内；选定各所述电源网络的电源参数,确定所述电源网络的电流方向和仿真元件,形成各所述全等矩阵单元的电阻的电路关系和全等矩阵单元的电路仿真的电阻模型；对全等矩阵单元的电路仿真的电阻模型进行合并和简化,形成简化电阻模型,并计算各所述全等矩阵单元的电压参数；基于所述简化电阻模型进行电磁分析：基于所述简化电阻模型对电源网络进行重新划分,对复杂区域进行网格加密处理,使重新划分后电源网络的三维集成电路模拟出多个超级节点和多个非超级节点,所述超级节点和所述非超级节点的模型参数形成正定对称的稀疏矩阵,对所述稀疏矩阵进行求解计算并标定每个所述全等矩阵单元的电位,计算各个单元节点的压降分布。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种带有测距功能的冲切成型模具
{Author}: 潘届新;李伟
{Author Address}: 226000 江苏省南通市海门区滨江街道上海西路628号
{Subsidiary Author}: 南通英尔捷半导体科技有限公司
{Date}: 2024-10-25
{Notes}: CN118832678A
{Abstract}: 本发明公开了一种带有测距功能的冲切成型模具,属于冲切成型领域,一种带有测距功能的冲切成型模具,包括安装在自动冲切压力设备上的集中散热式冲切模具,集中散热式冲切模具内滑动连接有与自动冲切压力设备相配合地冲切刀刃,可以通过冲切刀刃在冲切半导体集成电路过程产生的冲切压力,对刀刃感应瓣进行作用,使得单向冷却管能够在冲切刀刃进入感应散热刃槽内后,对冲切刀刃进行快速冷却,有效减少冲切刀刃上机械热地累计,进而有效避免在热力作用下冲切刀刃产生的损伤,在提高冲切刀刃使用寿命的同时,还有效保持冲切刀刃人口的完整度,提高半导体集成电路的切口质量,提高制备半导体集成电路的经济效益。
{Subject}: 1.一种带有测距功能的冲切成型模具,包括安装在自动冲切压力设备(1)上的集中散热式冲切模具(2),所述集中散热式冲切模具(2)内滑动连接有与自动冲切压力设备(1)相配合地冲切刀刃(3),其特征在于：所述集中散热式冲切模具(2)内固定连接有位于冲切刀刃(3)正下方的感应散热刃槽(4),所述感应散热刃槽(4)下内壁开设有一对冷却循环槽,且两个冷却循环槽分别位于冲切刀刃(3)的左右两侧,所述冷却循环槽下内壁固定连接有瞬时冷却囊(501),所述瞬时冷却囊(501)上端固定连接有与冲切刀刃(3)相配合的刀刃感应瓣(5),两个所述瞬时冷却囊(501)相远离一端均固定连接有多个与其相接通的单向冷却管(502),所述单向冷却管(502)上端延伸至感应散热刃槽(4)内,并位于刀刃感应瓣(5)上侧,两个所述刀刃感应瓣(5)相远离一端均设置有与冲切刀刃(3)相配合的感应式磁控组件(6)；所述瞬时冷却囊(501)内固定连接有多个独立弹性件,所述瞬时冷却囊(501)上内壁固定连接有多个红外线测距器,且多个红外线测距器通过导线与自动冲切压力设备(1)的警报器电性连接,多个所述红外测测距器的工作状态单独可控。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体电容及其阵列
{Author}: 吴迪;付尚;陈劲中;李岳升
{Author Address}: 215122 江苏省苏州市苏州工业园区科营路2号中新生态大厦1706室
{Subsidiary Author}: 苏州凌存科技有限公司
{Date}: 2024-10-25
{Notes}: CN118841408A
{Abstract}: 本申请提供一种半导体电容及其阵列,其中半导体电容,包括衬底；阻挡层,阻挡层直接设置在衬底上；第一金属层,第二金属层,以及夹设在第一金属层和第二金属层之间的第一绝缘层；第二绝缘层,第二绝缘层填充在阻挡层与第一金属层之间；与第一金属层接触的第一通孔；与第二金属层接触的第二通孔；其中,阻挡层在沿衬底厚度方向投影上,至少完全覆盖第一金属层,且第二绝缘层的厚度大于第一绝缘层一个量级以上。本申请提供的半导体电容及其阵列,可以在产品小型化高容值时进一步降低电容等效串联电阻。
{Subject}: 1.一种半导体电容,其特征在于,所述半导体电容包括,衬底；阻挡层,所述阻挡层直接设置在所述衬底上；第一金属层,第二金属层,以及夹设在所述第一金属层和第二金属层之间的第一绝缘层；第二绝缘层,所述第二绝缘层填充在所述阻挡层与所述第一金属层之间；与第一金属层接触的第一通孔；与第二金属层接触的第二通孔；其中,所述阻挡层在沿衬底厚度方向的投影上,至少完全覆盖所述第一金属层；且所述第二绝缘层的厚度大于第一绝缘层一个量级以上。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种便于快速更换的集成电路切筋成型模具
{Author}: 林刚;范斌;季家顺;张福辉
{Author Address}: 201415 上海市奉贤区庄行镇三民路611号
{Subsidiary Author}: 上海莫丁精密自动化设备有限公司
{Date}: 2024-10-22
{Notes}: CN118809736A
{Abstract}: 本发明公开了一种便于快速更换的集成电路切筋成型模具,包括上模板和下模板,所述下模板上方设置卸料板,卸料板上方设置上模板,上模板上端安装连接板,上模板下端设置刀座,刀座下端设置上模刀具,上模板和卸料板之间对称设置弹簧一,卸料板内部设置若干个定位针,定位针上端安装弹簧二,弹簧二上端设置检测针,下模板上端安装下模刀具,下模板上端对称安装导套,导套上端设置滚珠套,滚珠套内部设置导柱,下模板上端对称安装锁模杆,锁模杆外表面套设弹簧三,下模板上端对称安装限位柱。本发明实现了快速拆装模具,产品切筋成型尺寸稳定的效果,可以有效的节约人力物力,有效的节约驱动压机能源和降低设备冲切时的噪音。
{Subject}: 1.一种便于快速更换的集成电路切筋成型模具,包括上模板(1)和下模板(2),其特征在于,所述下模板(2)上方设置卸料板(3),卸料板(3)上方设置上模板(1),上模板(1)上端安装连接板(20)；上模板(1)下端设置刀座(8),刀座(8)下端设置上模刀具(5),且上模刀具(5)穿过卸料板(3),上模板(1)和卸料板(3)之间对称设置弹簧一(9),卸料板(3)内部设置若干个定位针(4),定位针(4)上端安装弹簧二(18),弹簧二(18)上端设置检测针(17),且检测针(17)上端贯穿连接板(20)；下模板(2)上端安装下模刀具(6),下模板(2)上端对称安装导套(11),导套(11)上端设置滚珠套(12),滚珠套(12)内部设置导柱(10),下模板(2)上端对称安装锁模杆(14),锁模杆(14)外表面套设弹簧三(19),下模板(2)上端对称安装限位柱(15)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种智能化电表计量箱周转柜
{Author}: 赵丽;孔林;阿地里江·库热西;张江;郭环;王科蒙;罗宏吉;徐航;阿拉法特·艾买提;李阳
{Author Address}: 844099 新疆维吾尔自治区喀什地区喀什市多来特巴格乡9村学府大道路233号
{Subsidiary Author}: 国网新疆电力有限公司喀什供电公司
{Date}: 2024-10-22
{Notes}: CN118811265A
{Abstract}: 本发明公开了一种智能化电表计量箱周转柜,包括柜体、柜门、存储架、固定单元、智能开关存储模块,所述柜体一侧面设置有两个柜门,所述柜体的内侧壁设置有多个存储架,所述存储架的内侧壁均连接有若干个固定单元,所述智能开关存储模块安装在两个柜门及存储架上,所述固定单元包括连接杆、支撑块、插块、阻尼杆、限位头,所述智能开关存储模块包括光电传感器、固定式扫码器、液晶显示屏、电子锁、集成电路,该周转柜防止移动运输过程中的撞击晃动,提高储存的安全性,能够方便的根据电表计量箱的规格尺寸及存放需求,灵活调整限位尺寸和位置,适配多规格电表计量箱,实现电表计量箱的智能化管理,提升管理效率。
{Subject}: 1.一种智能化电表计量箱周转柜,其特征在于,包括柜体(1)、柜门(2)、存储架(3)、固定单元(4)、智能开关存储模块,所述柜体(1)的一侧面设置有两个柜门(2),所述柜体(1)的内侧壁设置有多个存储架(3),所述存储架(3)的内侧壁均连接有若干个固定单元(4),所述智能开关存储模块安装在两个柜门(2)及存储架(3)上；所述固定单元(4)包括连接杆(41),所述连接杆(41)的外表面连接有三个支撑块(42),三个所述支撑块(42)的底端均设置有插块(43),所述支撑块(42)的两侧表面均连接有两个阻尼杆(44),两个所述阻尼杆(44)的一端连接有限位头(45)；所述智能开关存储模块包括光电传感器(51)、固定式扫码器(52)、液晶显示屏(53)、电子锁、集成电路,所述光电传感器(51)安装在存储架(3)上表面的边缘位置或连接杆(41)上,所述固定式扫码器(52)安装在左侧柜门(2)中间位置,所述液晶显示屏(53)安装在右侧柜门(2)中间位置,所述电子锁安装在两个柜门(2)上,所述集成电路安装在柜门(2)内侧,位于液晶显示屏(53)后方位置。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种热敏电阻水温传感器及其封装工艺
{Author}: 陈朋;陆翠兴
{Author Address}: 200444 上海市宝山区山连路188号2幢3层305室
{Subsidiary Author}: 上海申和传感器有限公司
{Date}: 2024-10-22
{Notes}: CN118817105A
{Abstract}: 本发明公开了一种热敏电阻水温传感器及其封装工艺,将热敏电阻芯片设置于金属外壳内,通过金属外壳插入待测温的位置如冷却水管内部,使热敏电阻水温传感器可以直接与待测温的介质接触,保证测温准确性,同时,金属外壳的导热性较好,并且金属外壳与热敏电阻芯片之间设置有导热硅脂,可以保证温度传导的准确性和及时性,因此,本发明的一种热敏电阻水温传感器具有测温准确率高的优点。
{Subject}: 1.一种热敏电阻水温传感器,其特征在于：包括热敏电阻芯片,包覆所述热敏电阻芯片的第一环氧树脂,与所述热敏电阻芯片电连接的引线,与所述引线电连接的端子及金属外壳；所述引线外设置有第二环氧树脂；所述热敏电阻芯片设置于所述金属外壳内,所述金属外壳内填充有导热硅脂,所述导热硅脂包覆所述第一环氧树脂；所述金属外壳靠近所述端子的一端固定连接塑胶壳体。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种时序均衡的大规模集成电路设计逻辑优化方法、装置及计算机可读存储介质
{Author}: 刘奎;王鸿儒;唐兴达;李扬
{Author Address}: 250000 山东省济南市中国(山东)自由贸易试验区济南片区舜华路1号齐鲁软件园1号楼(创业广场C座)地下一层6-101室
{Subsidiary Author}: 山东启芯软件科技有限公司
{Date}: 2024-10-22
{Notes}: CN118821691A
{Abstract}: 本发明属于数字电路设计优化的技术领域,更具体地,涉及一种时序均衡的大规模集成电路设计逻辑优化方法、装置及计算机可读存储介质。所述方法包括获取待优化的网表,取出网表中同类型的组合逻辑器件级联个数超过Z个的组合逻辑链；分析组合逻辑链中的逻辑门或逻辑块的运算特性,设计最小逻辑单元；采用最小逻辑单元优化组合逻辑链对应的组合逻辑电路结构对比采用最小逻辑单元生成组合逻辑电路结构与优化前的组合逻辑链两者的功能是否完全一致。本发明解决了逻辑门优化在大规模集成电路设计中的时序优化中存在增加复杂性、和延长设计周期等不足之处的问题。
{Subject}: 1.一种时序均衡的大规模集成电路设计逻辑优化方法,其特征在于,所述方法包括：S1、获取待优化的网表,取出网表中同类型的组合逻辑器件级联个数超过Z个的组合逻辑链；S2、分析组合逻辑链中的逻辑门或逻辑块的运算特性,选定最小逻辑单元；S3、根据组合逻辑链的输入信号,采用最小逻辑单元逐层优化组合逻辑链,生成仅包含一个输出端信号的组合逻辑电路结构；S4、对比采用最小逻辑单元生成的组合逻辑电路结构与优化前的组合逻辑链两者的功能是否完全一致；若完全一致,则完成时序均衡的大规模集成电路设计逻辑优化；否则退出优化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 直流电阻模型的提取和存储方法、计算机装置及存储介质
{Author}: 符露;赵毅;李少白;莫晓霖;陈钰文;胡坤梅
{Author Address}: 519060 广东省珠海市香洲区卫康路199号香洲创港中心20栋12层1205-1室
{Subsidiary Author}: 珠海硅芯科技有限公司
{Date}: 2024-10-22
{Notes}: CN118821714A
{Abstract}: 本发明提供一种直流电阻模型的提取和存储方法、计算机装置及存储介质,该方法包括获取待分析的集成电路的版图信息,根据版图信息对集成电路的电源网络元素进行八叉树结构的划分；计算每一电源网络的最小划分矩阵单元,并对电源网络的每一个子节点进行八叉树结构的划分,根据八叉树结构的划分结果将电源网络的数据映射并存储至多层级存储系统中；根据集成电路中不同材料区域的导电率,计算八叉树结构中节点的电阻值,并将各节点的电阻值进行存储；接收到显示指令后,显示集成电路的八叉树结构以及八叉树结构各个节点的电阻值。该计算机装置和存储介质能够实现上述的方法。本发明能够提高集成电路的元素边界划分的精确性和直流电阻模型的建模效率。
{Subject}: 1.直流电阻模型的提取和存储方法,包括：获取待分析的集成电路的版图信息,根据所述版图信息对所述集成电路进行电源网络的元素进行八叉树结构的划分；其特征在于：计算每一所述电源网络的最小划分矩阵单元,并对每一所述电源网络的每一个子节点进行八叉树结构的划分,根据所述八叉树结构的划分结果将每一所述电源网络的数据映射并存储至多层级存储系统中；根据所述集成电路中不同材料区域的导电率,计算所述八叉树结构中每一节点的电阻值,并将各所述节点的电阻值进行存储；接收到显示指令后,显示所述集成电路的八叉树结构以及所述八叉树结构各个节点的电阻值；其中,对每一所述电源网络的每一个子节点进行八叉树结构的划分包括：针对每一个所述子节点进行八叉树结构的划分时,判断当前一级八叉树结构的单元是否划分至所述最小划分矩阵单元,如不是,则继续对当前一级八叉树结构的单元进行八叉树结构的划分,直至当前一级八叉树结构的单元划分至所述最小划分矩阵单元；并且,针对八叉树结构上的不规则单元,利用规则单元和预设函数关系构建虚拟规则八叉树节点单元,并计算所述虚拟规则八叉树节点单元的电阻值。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 芯片盖板封装设备及其封装工艺
{Author}: 韦胜;胡宇;唐振宁
{Author Address}: 314000 浙江省嘉兴市嘉善县大云镇花乡大道28号6幢一楼101室
{Subsidiary Author}: 铼芯半导体科技(浙江)有限公司
{Date}: 2024-10-22
{Notes}: CN118824923A
{Abstract}: 本发明属于半导体生产设备技术领域,具体涉及一种芯片盖板封装设备及其封装工艺,本装置包括：卸料输送带,其上具有若干平行设置的输送轨道；若干吹气件,镜像设置在输送轨道的两侧。所述吹气件的出气端与输送轨道平行,且朝向输送带顶部方向。芯片经过吹气件时,吹气件吹出的风经过输送带后向上弹反,以对承托芯片。本发明通过设置吹气件,使得芯片在卸料时,通过吹气件向卸料输送带吹气,使得气流经过输送带弹反后向芯片吹气,以产生向上的推力,进而承托芯片,以降低芯片对输送带的压力,进而减小输送带对芯片的摩擦力,以减小擦伤风险。
{Subject}: 1.一种芯片盖板封装设备,其特征在于,包括：卸料输送带(1),其上具有若干平行设置的输送轨道(11)；若干吹气件(2),镜像设置在输送轨道(11)的两侧；其中所述吹气件(2)的出气端与输送轨道(11)平行,且朝下设置；以及芯片经过吹气件(2)时,吹气件(2)吹出的风经过输送带后向上弹反,以对承托芯片；所述吹气件(2)包括吹气管(21)和顶风罩(22),顶风罩(22)外套在吹气管(21)的外壁；所述吹气管(21)的两侧开设有滑槽(211),顶风罩(22)滑动设置在滑槽(211)内；所述顶风罩(22)的底部探出吹气件(2)的下方,且顶风罩(22)的底部具有挡风板(23),挡风板(23)与吹气管(21)的出气端部分重合。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 半导体器件、集成电路及电子设备
{Author}: 刘轩;冯超;吴钧烨
{Author Address}: 518116 广东省深圳市龙岗区平湖街道中科亿方智汇产业园12栋
{Subsidiary Author}: 深圳平湖实验室
{Date}: 2024-10-22
{Notes}: CN118825065A
{Abstract}: 本公开提供了一种半导体器件、集成电路及电子设备,涉及半导体芯片技术领域,用于实现电场的有效调制,提高半导体器件的耐压水平以及稳定性；半导体器件包括：衬底、沟道层、势垒层、P型Ⅲ族氮化物层、第一极、第二极和控制极；其中,沿第二方向,在所述P型Ⅲ族氮化物层中,所述P型Ⅲ族氮化物层最靠近所述第二电极的部分的空穴浓度最小；所述第二方向与所述衬底平行；上述半导体器件应用于功率器件中。
{Subject}: 1.一种半导体器件,其特征在于,包括：衬底和在所述衬底的一侧叠设的沟道层和势垒层；以及,P型Ⅲ族氮化物层,位于所述势垒层远离所述衬底的一侧；第一极、第二极和控制极,所述控制极位于所述P型Ⅲ族氮化物层远离所述衬底的一侧,所述第一极和所述第二极位于所述沟道层远离所述衬底的一侧,所述控制极位于所述第一极和所述第二极之间；其中,沿第二方向,在所述P型Ⅲ族氮化物层中,所述P型Ⅲ族氮化物层最靠近所述第二电极的部分的空穴浓度最小；所述第二方向与所述衬底平行。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 访问装置、集成电路、控制器及载具
{Author}: 蒋臻;张沁
{Author Address}: 215000 江苏省苏州市苏州工业园区唯华路3号君地商务广场5幢1810室
{Subsidiary Author}: 芯科集成电路(苏州)有限公司
{Date}: 2024-10-18
{Notes}: CN118796729A
{Abstract}: 本申请实施例提供一种访问装置、集成电路、控制器及载具。该访问装置包括：存储模块,耦接总线,被配置为通过总线接收主机发送的访问信息集合并进行存储；传输模块,连接于存储模块和第一从机之间,被配置为根据第一访问信息,访问第一从机；存储模块,耦接主机,还被配置为当完成访问第一从机时,通过传输模块接收第一从机发送的第一反馈信息；并根据第一反馈信息,确定第一访问信息对应的传输状态；存储模块,还被配置为当确定访问信息集合对应的传输状态时,向主机发送中断信号。本申请中主机可以通过访问装置与从机通信,能够提升主机的访问效率,有利于提升集成电路内部的访问效率,提升集成电路的性能。
{Subject}: 1.一种访问装置,其特征在于,用于集成电路,所述访问装置连接于总线和至少一个从机之间,所述总线还与主机连接；所述至少一个从机包括第一从机,所述访问装置包括：第一接口模块,耦接所述总线,被配置为通过所述总线接收所述主机发送的访问信息集合；存储模块,耦接所述第一接口模块,被配置存储所述访问信息集合；所述访问信息集合包括第一访问信息；所述第一访问信息包括第一设备信息、第一地址信息、第一属性信息、第一数据包和第一指示信息；所述第一设备信息用于指示所述第一从机；第二接口模块,耦接所述至少一个从机；传输模块,连接于所述存储模块和所述第二接口模块之间且耦接所述第一接口模块,被配置为根据所述第一访问信息,访问所述第一从机；所述传输模块,还被配置为通过所述第二接口模块接收所述第一从机发送的第一反馈信息；并根据所述第一反馈信息,确定所述第一访问信息对应的传输状态；所述传输模块,还被配置为当确定所述访问信息集合对应的传输状态时,通过所述第一接口模块向所述主机发送中断信号。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 显示面板、显示面板的驱动方法以及显示装置
{Author}: 杨金金;郭晋;钟辉;李军;余志华;杨康鹏;邹爽;尹海;张海波;陆海超;叶政宇;陈文春
{Author Address}: 430205 湖北省武汉市东湖新技术开发区流芳园横路8号
{Subsidiary Author}: 武汉天马微电子有限公司
{Date}: 2024-10-18
{Notes}: CN118800166A
{Abstract}: 本申请公开了一种显示面板、显示面板的驱动方法以及显示装置,涉及显示技术领域,通过在电连接驱动集成电路和移位寄存模块的至少一条驱动控制信号线上设置缓冲电路,从而在驱动集成电路向驱动控制信号线提供的驱动控制信号在高电平信号和低电平信号之间切换的过程中,利用缓冲电路向驱动控制信号线依次提供n个固定电位信号,这n个固定电位信号介于高电平信号和低电平信号之间,沿高电平信号和低电平信号之间切换的方向呈阶梯变化,如此使得驱动控制信号线上传输的驱动控制信号在高电平信号和低电平信号之间平缓阶梯过渡,以此降低向移位寄存模块提供的驱动控制信号的驱动功耗,提高驱动控制信号的驱动能力。
{Subject}: 1.一种显示面板,其特征在于,包括：驱动集成电路、移位寄存模块以及电连接所述驱动集成电路和所述移位寄存模块的至少一条驱动控制信号线,所述驱动集成电路通过所述驱动控制信号线向所述移位寄存模块提供驱动控制信号,所述驱动控制信号包括交替的高电平信号和低电平信号；至少一条所述驱动控制信号线上设置有缓冲电路,在所述驱动集成电路向所述驱动控制信号线提供的所述驱动控制信号在所述高电平信号和所述低电平信号之间切换的过程中,所述缓冲电路用于向所述驱动控制信号线依次提供n个固定电位信号,所述n个固定电位信号介于所述高电平信号和所述低电平信号之间,所述n个固定电位信号沿所述高电平信号和所述低电平信号之间切换的方向呈阶梯变化,n≥1,且n为整数。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路金属层光刻工艺的优化方法和装置
{Author}: 白川川;马美玲;张锦春
{Author Address}: 741099 甘肃省天水市秦州区环城西路7号
{Subsidiary Author}: 天水天光半导体有限责任公司
{Date}: 2024-10-18
{Notes}: CN118800645A
{Abstract}: 本申请公开一种集成电路金属层光刻工艺的优化方法和装置,属于半导体工艺技术领域,该方法通过集成电路金属层光刻工艺的过程参数集和成品良率的历史数据训练成品良率预测模型,计算每个过程参数对成品良率的第一影响程度以识别对成品良率具有显著第一影响程度的至少一个关键过程参数,计算关键过程参数的候选调节项组合对成品良率的第二影响程度,以选择最优的候选调节项组合对集成电路金属层光刻工艺进行优化。本申请可以降低集成电路金属层光刻工艺过程中金属层导线断条、局部残存铝点等不良问题,提高集成电路芯片金属层的成品良率。
{Subject}: 1.一种集成电路金属层光刻工艺的优化方法,其特征在于,所述方法包括：基于所述集成电路金属层光刻工艺的过程参数集和成品良率的历史数据训练成品良率预测模型；基于所述成品良率预测模型,计算所述集成电路金属层光刻工艺的过程参数集中每个过程参数对所述成品良率的第一影响程度,从所述过程参数集识别对所述成品良率具有显著第一影响程度的至少一个关键过程参数；基于所述成品良率预测模型,计算所述至少一个关键过程参数的候选调节项组合对所述成品良率的第二影响程度,根据所述至少一个关键过程参数的候选调节项组合对所述成品良率的第二影响程度选择最优的候选调节项组合对所述集成电路金属层光刻工艺进行优化。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的电阻修调电路及其控制方法
{Author}: 卢靖;高彦平;卢宇;蒲耀川;魏瑞朋;苏清华;张郑汀
{Author Address}: 741099 甘肃省天水市秦州区环城西路7号
{Subsidiary Author}: 天水天光半导体有限责任公司
{Date}: 2024-10-18
{Notes}: CN118800725A
{Abstract}: 本申请提供一种集成电路芯片的电阻修调电路及其控制方法,属于集成电路技术领域,所述电路包括：控制信号输出模块和电阻修调分压模块；所述控制信号输出模块用于基于外部输入的多个互斥信号对,生成修调控制电平序列；所述电阻修调分压模块用于基于所述修调控制电平序列将待修调电阻的阻值调整为目标值；其中,在所述待修调电阻的阻值为目标值时,所述待修调电阻对应的输出电压为目标电压；相应的,所述互斥信号对是基于所述目标电压生成的,能够在兼顾成本和可靠性的基础上,提升电阻修调精度。
{Subject}: 1.一种集成电路芯片的电阻修调电路,所述电路设置于集成电路芯片内部,其特征在于,所述电路包括：控制信号输出模块和电阻修调分压模块；所述控制信号输出模块用于基于外部输入的多个互斥信号对,生成修调控制电平序列；所述电阻修调分压模块用于基于所述修调控制电平序列将待修调电阻的阻值调整为目标值；其中,在所述待修调电阻的阻值为目标值时,所述待修调电阻对应的输出电压为目标电压；相应的,所述互斥信号对是基于所述目标电压生成的。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 网络设备调试方法、设备、主控单元及介质
{Author}: 张广乐;薛广营;郭月俊;季冬冬
{Author Address}: 215100 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-10-18
{Notes}: CN118802683A
{Abstract}: 本发明公开了一种网络设备调试方法、设备、主控单元及介质,涉及计算机技术领域,网络设备的调试设备包括主控单元,主控单元内集成的各种调试接口分别与对应的信号切换单元连接,应用于主控单元,包括：确定自身的目标供电电压,以为自身进行供电；确定当前调试模式、进行复位初始化,基于当前调试模式选择目标信号切换单元、目标调试接口,将目标信号切换单元中与目标调试接口对应的引脚打开,使得目标调试接口使能,将目标测试信号通过目标调试接口、第一接口单元以及端口连接器传输至网络设备,实现对网络设备的调试；第一接口单元通过不同类型的且为可替换组件的端口连接器与网络设备建立连接。提高调试网络设备便捷度和效率。
{Subject}: 1.一种网络设备调试方法,其特征在于,所述网络设备的调试设备包括主控单元、各供电单元、各类信号切换单元和第一接口单元,其中,所述主控单元内集成的各种调试接口分别与对应的所述信号切换单元连接,所述信号切换单元通过所述第一接口单元与所述网络设备连接；所述方法应用于所述主控单元,包括：根据与所述网络设备对应的测试信号电平确定自身的目标供电电压,并从所述各供电单元中选择与所述目标供电电压对应的供电单元为自身进行供电；确定当前调试模式并进行复位初始化,基于所述当前调试模式从各类所述信号切换单元中选择目标信号切换单元；确定与所述当前调试模式对应的目标调试接口,并将所述目标信号切换单元中与所述目标调试接口对应的引脚打开,使得所述目标调试接口使能,然后将目标测试信号分别通过所述目标调试接口、所述目标信号切换单元、所述第一接口单元以及预先为所述第一接口单元选择的端口连接器传输至所述网络设备,实现对所述网络设备的调试；其中,所述端口连接器为可替换组件,以便所述第一接口单元通过不同类型的所述端口连接器与所述网络设备建立连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路芯片的封装加工装置
{Author}: 吴银惠;苏雷雷;吴怀荣
{Author Address}: 518000 广东省深圳市龙华区民治街道北站社区鸿荣源北站中心B塔3102
{Subsidiary Author}: 深圳市沃德芯科技有限公司
{Date}: 2024-10-15
{Notes}: CN118782484A
{Abstract}: 本发明属于芯片加工技术领域,尤其是涉及一种集成电路芯片的封装加工装置,包括加工台、机械手和控制器,所述控制器固定设置于加工台的端面,所述机械手与控制器电性连接,所述加工台的端面开设有框孔,且框孔的内部设有隔热承托板,所述隔热承托板的端面开设有基板安装槽,且基板安装槽的侧壁安装有定位夹持机构,所述隔热承托板的内部安装有加热机构,所述机械手的安装端下方设有隔热活动板。本发明可以减少封装后的芯片中潜在的损坏隐患,降低后续芯片损坏的可能性,提高加工质量,且可以降低焊接热应力的影响,并能够提前使未焊接稳固的点位断裂、脱离,提高芯片出厂质量,同时,可以提高芯片封装时的树脂填料的填充质量。
{Subject}: 1.一种集成电路芯片的封装加工装置,包括加工台(1)、机械手(2)和控制器(3),其特征在于,所述控制器(3)固定设置于加工台(1)的端面,所述机械手(2)与控制器(3)电性连接,所述加工台(1)的端面开设有框孔(4),且框孔(4)的内部设有隔热承托板(5),所述隔热承托板(5)的端面开设有基板安装槽(6),且基板安装槽(6)的侧壁安装有定位夹持机构(7),所述隔热承托板(5)的内部安装有加热机构(8),所述机械手(2)的安装端下方设有隔热活动板(9),且隔热活动板(9)与机械手(2)的安装端共同安装有压力触发组件(10),所述隔热活动板(9)的底部开设有真空吸附槽(11),且隔热活动板(9)的上方设置有与真空吸附槽(11)相连通的真空吸附机构(12),所述真空吸附槽(11)的内部安装有导热触发机构(13),所述加工台(1)和隔热承托板(5)共同安装有与真空吸附机构(12)相连通的振动模拟机构(14),所述隔热活动板(9)安装有真空注入机构(15)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路失效率敏感度分析方法、系统、设备及介质
{Author}: 潘仲豪
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区环湖西二路888号C楼
{Subsidiary Author}: 上海超捷芯软科技有限公司
{Date}: 2024-10-15
{Notes}: CN118780218A
{Abstract}: 本发明提供一种集成电路失效率敏感度分析方法、系统、设备及介质,包括：获取原电路,其具有若干设计参数；使原电路的其中一个设计参数变化一微小变化量得到一新电路；设定一组压扩因子,并针对每个压扩因子,分别基于缩放方差采样方法估计原电路的压扩失效率和压扩失效率的方差、以及新电路的压扩失效率和压扩失效率的方差；基于原电路、新电路的压扩失效率和压扩失效率的方差的全部估计结果,确定原电路失效率关于其中一个设计参数的敏感度系数的最优解；基于敏感度系数的最优解,确定原电路失效率关于其中一个设计参数的敏感度。本发明能够在有限的计算成本内,准确估计集成电路的极低失效率相对于电路设计参数的敏感度。
{Subject}: 1.一种集成电路失效率敏感度分析方法,其特征在于,包括：获取原电路C,所述原电路C具有若干设计参数；使所述原电路C的其中一个设计参数w-d变化一微小变化量,以得到一新电路C-d～(new)；设定一组压扩因子{s-q; q = 1, 2, …, Q},并针对每个所述压扩因子s-q,分别基于缩放方差采样方法估计所述原电路C的压扩失效率和压扩失效率的方差、以及所述新电路的压扩失效率和压扩失效率的方差；基于所述原电路C的压扩失效率和压扩失效率的方差、以及所述新电路C-d～(new)的压扩失效率和压扩失效率的方差 的Q个估计结果,确定所述原电路C的失效率关于所述其中一个设计参数w-d的敏感度系数的最优解；基于所述敏感度系数的最优解,确定所述原电路C的失效率关于其中一个设计参数w-d的敏感度。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 异构集成电路模块的API生成方法、装置、设备及介质
{Author}: 丁鹤群;李爽;王瑞
{Author Address}: 201306 上海市浦东新区中国(上海)自由贸易试验区临港新片区业盛路188号A-522室
{Subsidiary Author}: 上海燧原智能科技有限公司
{Date}: 2024-10-11
{Notes}: CN118760560A
{Abstract}: 本发明公开了一种异构集成电路模块的API生成方法、装置、设备及介质。该方法包括：获取第一异构集成电路模块的第一RTL,并根据第一RTL中的各第一功能块,生成多个第一API子块；根据所述第一RTL,将第一API子块进行连接,生成第一异构API；当对第一异构集成电路模块进行架构调整生成第二异构集成电路模块时,获取第二异构集成电路模块的第二RTL,根据所述第一RTL、第二RTL以及第一异构API,生成第二异构API。采用上述技术方案,通过对可复用的异构API进行简单调整,能够为架构频繁调整的异构集成电路模块生成相匹配的异构API,降低了异构API的开发难度,加快了异构集成电路模块的开发进度。
{Subject}: 1.一种异构集成电路模块的API生成方法,其特征在于,包括：获取第一异构集成电路模块的第一寄存器传输级电路RTL,并根据第一RTL中的各第一功能块,生成多个第一API子块；根据所述第一RTL,将第一API子块进行连接,生成第一异构API；当对第一异构集成电路模块进行架构调整生成第二异构集成电路模块时,获取第二异构集成电路模块的第二RTL,根据所述第一RTL、第二RTL以及第一异构API,生成第二异构API。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 集成电路良率分析方法、装置、电子设备和可读存储介质
{Author}: 程平;刘谋斌;沈文豪;邵祥清;张立军
{Author Address}: 100089 北京市海淀区信息路15号5层515D
{Subsidiary Author}: 北京宽温微电子科技有限公司
{Date}: 2024-10-11
{Notes}: CN118761367A
{Abstract}: 本申请实施例提供了一种集成电路良率分析方法、装置、电子设备和可读存储介质,方法包括：生成第一数量的样本；选择其中第二数量的初始样本,采用SPICE得到仿真输出数据；根据初始样本及仿真输出数据训练得到排序模型；采用排序模型对剩余样本排序,选择其中顺序在先的第三数量的第一样本,采用SPICE得到仿真输出数据；根据第一样本仿真输出数据进行失效判断,若良率结果不满足良率分析停止条件,则迭代执行之前步骤,直至满足条件。本申请通过排序模型将待分析样本按输出性能从差到优排序,基于该顺序使用SPICE优先仿真性能较差的样本,不需要搜索整个样本空间就可以快速找出失效样本,提高了集成电路良率仿真效率。
{Subject}: 1.一种集成电路良率分析方法,其特征在于,包括：从集成电路的参数空间中生成第一数量的样本；从所述第一数量的样本中随机选择第二数量的初始样本,采用仿真电路模拟器SPICE对所述初始样本进行仿真,得到所述初始样本的仿真输出数据；根据采用所述仿真电路模拟器SPICE得到的仿真输出数据进行模型训练,得到排序模型；其中,所述排序模型的输入包括多个样本,所述排序模型的输出为按照样本性能最差优先原则对输入的多个样本进行性能从差到优的排序；所述采用所述仿真电路模拟器SPICE得到的仿真输出数据包括所述初始样本和所述初始样本的仿真输出数据；采用所述排序模型对剩余样本进行排序处理,得到排序后的所述剩余样本；其中,所述剩余样本包括所述第一数量的样本中除所述初始样本之外的样本；从排序后的所述剩余样本中选择顺序在先的第三数量的第一样本,采用仿真电路模拟器SPICE对所述第一样本进行仿真,得到所述第一样本的仿真输出数据；根据所述第一样本的仿真输出数据进行失效判断,获得所述集成电路良率的仿真值；若根据所述集成电路良率的仿真值确定不满足良率分析停止条件,则返回执行选择第一样本的步骤,直至满足所述良率分析停止条件为止。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于Virtuoso的集成电路实例设计方法
{Author}: 陈嫄;王澧;林婷婷;康美丽
{Author Address}: 214000 江苏省无锡市滨湖区建筑西路777号A6幢1-4层
{Subsidiary Author}: 无锡中微亿芯有限公司
{Date}: 2024-10-11
{Notes}: CN118761375A
{Abstract}: 本申请涉及一种基于Virtuoso的集成电路实例设计方法,涉及集成电路设计技术领域。所述方法包括：利用Virtuoso软件的Skill程序接口,按照预定执行步骤编写程序脚本文件,Virtuoso软件启动时自动加载程序脚本文件,并响应程序脚本文件的调用请求,提取并替换目标集成电路在Layout视图中实例的引用内容；预定执行步骤包括：遍历所述目标集成电路的Layout视图中的实例对象,提取满足预设替换标准的目标实例对象；将所述目标实例对象替换为引用内容指向目标库中单元视图的实例对象。采用本方法可以通过脚本自动实现Layout视图中实例的引用内容的替换,减少手动操作,提升集成电路设计效率。
{Subject}: 1.一种基于Virtuoso的集成电路实例设计方法,其特征在于,所述方法包括：利用Virtuoso软件的Skill程序接口,按照预定执行步骤编写程序脚本文件,并将所述程序脚本文件配置到Virtuoso软件环境中,Virtuoso软件启动时自动加载所述程序脚本文件,并响应所述程序脚本文件的调用请求,提取并替换目标集成电路在Layout视图中实例的引用内容；其中,编写所述程序脚本文件实现的预定执行步骤包括：遍历所述目标集成电路的Layout视图中的实例对象,提取满足预设替换标准的目标实例对象；将所述目标实例对象替换为引用内容指向目标库中单元视图的实例对象。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 基于Virtuoso的集成电路引脚设计方法
{Author}: 陈嫄;王澧;林婷婷;朱瑜
{Author Address}: 214000 江苏省无锡市滨湖区建筑西路777号A6幢1-4层
{Subsidiary Author}: 无锡中微亿芯有限公司
{Date}: 2024-10-11
{Notes}: CN118761378A
{Abstract}: 本申请涉及一种基于Virtuoso的集成电路引脚设计方法,涉及集成电路设计技术领域。所述方法包括：利用Virtuoso软件的Skill程序接口,按照预定执行步骤编写程序脚本文件,Virtuoso软件启动时自动加载程序脚本文件,并响应程序脚本文件的调用请求,提取并显示目标集成电路在单元视图中的总线形式的引脚名称和连线名称；预定执行步骤包括：提取并存储目标集成电路的单元视图中的引脚的引脚名称；将提取到的每个引脚的引脚名称修改为每个前缀对应多个地址位的总线形式；根据总线形式的引脚名称修改引脚对应的电路连线的连线名称。采用本方法可以通过脚本自动实现引脚名称和连线名称的批量快捷处理,减少手动操作,提升集成电路设计效率。
{Subject}: 1.一种基于Virtuoso的集成电路引脚设计方法,其特征在于,所述方法包括：利用Virtuoso软件的Skill程序接口,按照预定执行步骤编写程序脚本文件,并将所述程序脚本文件配置到Virtuoso软件环境中,Virtuoso软件启动时自动加载所述程序脚本文件,并响应所述程序脚本文件的调用请求,提取并显示目标集成电路在单元视图中的总线形式的引脚名称和连线名称；其中,编写所述程序脚本文件实现的预定执行步骤包括：提取并存储所述目标集成电路的单元视图中的引脚的引脚名称,其中,所述引脚名称至少包括前缀和地址位,所述单元视图至少包括Schematic视图和Symbol视图中的一种；将提取到的每个所述引脚的引脚名称修改为每个前缀对应多个地址位的总线形式；根据所述总线形式的引脚名称修改所述引脚对应的电路连线的连线名称。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 图像处理方法、电子设备、存储介质及计算机程序产品
{Author}: 请求不公布姓名;请求不公布姓名;请求不公布姓名;请求不公布姓名
{Author Address}: 230088 安徽省合肥市高新区创新大道2800号创新产业园二期J2C栋13楼
{Subsidiary Author}: 全芯智造技术有限公司
{Date}: 2024-10-11
{Notes}: CN118762199A
{Abstract}: 本申请公开了一种图像处理方法、电子设备、存储介质及计算机程序产品。该方法包括将输入图像与父节点处的父节点图像进行相似度比较。该方法还包括根据相似度比较结果,将输入图像传递到父节点的多个第一级子节点中的相应的第一级子节点,其中多个第一级子节点分别对应于多个相似度范围。该方法进一步包括根据相应的第一级子节点的特征,确定输入图像的目的节点。
{Subject}: 1.一种用于图像处理的方法,包括：将输入图像与父节点处的父节点图像进行相似度比较；根据相似度比较结果,将所述输入图像传递到所述父节点的多个第一级子节点中的相应的第一级子节点,其中所述多个第一级子节点分别对应于多个相似度范围；以及根据所述相应的第一级子节点的特征,确定所述输入图像的目的节点。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装体芯片管脚检测方法及其应用
{Author}: 张明明;孟繁滨;欧阳仲宇;于海;徐双双;郑宇岐;武学斌
{Author Address}: 110000 辽宁省沈阳市皇姑区塔湾街11号(塔湾街11号)信悦汇A1座20层2005-2单元
{Subsidiary Author}: 沈阳和研科技股份有限公司
{Date}: 2024-10-11
{Notes}: CN118763015A
{Abstract}: 本发明涉及集成电路封装体芯片管脚检测技术领域,特别是涉及一种集成电路封装体芯片管脚检测方法及其应用,通过预先对标准集成电路封装体芯片散热片和管脚的位置关系进行学习,然后确定每个待测管脚的边缘点,通过若干个待测管脚边缘点进行拟合确定待测集成电路封装体芯片的边缘,提高集成电路封装体芯片管脚的检测精度,同时利用封装体芯片散热片和管脚的位置关系可以通过管脚中心点区域生长,预定义的管脚个数作为种子点个数,当出现管脚连通的情况下也可以从两个管脚之间断开,不会影响管脚数量检测,应用于模拟集成电路封装体芯片、数字集成电路封装体芯片和数模混合集成电路封装体芯片。
{Subject}: 1.一种集成电路封装体芯片管脚检测方法,包括待测集成电路封装体芯片,待测集成电路封装体芯片上设有待测散热片和待测管脚,还包括标准集成电路封装体芯片,标准集成电路封装体芯片上设有标准散热片和标准管脚,其特征在于：包括以下步骤：S1、标准散热片与管脚位置关系学习,通过OpenCV对所述标准集成电路封装体芯片进行模板匹配定位,找到若干个标准散热片几何中心点M和第一标准管脚几何中心点N1,进而学习标准散热片几何中心点M与第一标准管脚几何中心点N1的位置关系；S2、确定待测管脚边缘点,通过标准散热片几何中心点M与第一标准管脚几何中心点N1的位置关系并利用卡尺测量得到若干个管脚边缘点P；S3、拟合边缘线,采用ransac拟合将所述待测散热片四周的若干个所述管脚边缘点P进行拟合,得到若干条待测管脚边缘线L；S4、截取图像,对每个所述待测散热片四周的待测管脚边缘线L进行图像截取,并对所述待测集成电路封装体芯片进行二值化,得到若干个单个待测集成电路封装体芯片图像；S5、区域生长,在所述单个待测集成电路封装体芯片图像上以第二标准管脚几何中心点N2作为种子点进行区域生长,得到待测管脚区域；S6、待测管脚区域检测,通过OpenCV计算待测管脚区域的最小外接矩形,判定待测管脚区域是否合格;S7、芯片本体区域检测,检测待测集成电路封装体芯片是否存在瑕疵区域。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种TTL电平转换电路
{Author}: 郭思情;胡善文;史大柱;谷燕;蔡志匡;王子轩;于志浩
{Author Address}: 210003 江苏省南京市鼓楼区新模范马路66号
{Subsidiary Author}: 南京邮电大学
{Date}: 2024-10-11
{Notes}: CN118764023A
{Abstract}: 本发明公开了一种TTL电平转换电路,属于半导体集成电路技术领域,电平转换模块采用若干串联的D管将输入电平位移为第一目标电平,所述D管为砷化镓耗尽型场效应管；反相器模块包括依次电性连接的第一级反相器和第二级反相器；第一级反相器和第二反相器均包括反相逻辑功能单元、供电支路和负载单元,其中,反相逻辑功能单元分别与供电支路和负载单元供电支路电性连接,且反相逻辑功能单元、供电支路和负载单元中的场效应管均为D管。优点：全部基于耗尽型场效应管和电阻,在不使用增强型场效应管的前提下,设计出符合要求的电平转换电路,促进了单片微波集成电路的简化、小型化,大大提高了工艺上的可适用性。
{Subject}: 1.一种TTL电平转换电路,其特征在于,包括电平转换模块和反相器模块；所述电平转换模块采用若干串联的D管将输入电平位移为第一目标电平,所述D管为砷化镓耗尽型场效应管；所述反相器模块包括依次电性连接的第一级反相器和第二级反相器,所述第一级反相器基于反相逻辑将输入的第一目标电平转换为第二目标电平,所述第二级反相器基于反相逻辑将输入的第二目标电平转换为第三目标电平；所述第一级反相器和第二反相器均包括反相逻辑功能单元、供电支路和负载单元,其中,反相逻辑功能单元分别与供电支路和负载单元供电支路电性连接,且反相逻辑功能单元、供电支路和负载单元中的场效应管均为D管；所述电平转换模块通过第一级反相器或者第二级反相器的供电支路供电。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 射频电路、功率控制方法和电子设备
{Author}: 刘抒民;鲁海涛;张福
{Author Address}: 518040 广东省深圳市福田区香蜜湖街道东海社区红荔西路8089号深业中城6号楼A单元3401
{Subsidiary Author}: 荣耀终端有限公司
{Date}: 2024-10-11
{Notes}: CN118764044A
{Abstract}: 本申请公开了一种射频电路、功率控制方法和电子设备,涉及射频领域,用于在更换副板的情况下,获取准确的PA和LNA的增益参数。射频电路包括：主板以及副板,主板包括基带芯片、RFIC、第一存储器、第一连接器；副板包括第二连接器、PA、LNA、第二存储器、耦合器和测试座；基带芯片根据第一副板的标识以及第二副板的标识,检测到从与第一副板电连接切换至与第二副板电连接；根据第一发射通道增益以及第二发射通道增益的差异,或者,第一耦合度以及第二耦合度的差异,控制输出功率；根据第一LNA增益以及第二LNA增益的差异,得到天线接收功率。
{Subject}: 1.一种射频电路,其特征在于,包括：主板,以及,与所述主板电连接的第一副板或第二副板,所述主板包括基带芯片、射频集成电路RFIC、第一存储器、第一连接器,所述基带芯片与所述RFIC电连接,所述基带芯片与所述第一连接器和所述第一存储器电连接,所述RFIC与所述第一连接器电连接；所述第一副板或所述第二副板包括第二连接器、第二存储器和测试座,所述第一副板或所述第二副板还包括以下至少一项：功率放大器PA和耦合器、低噪声放大器LNA；所述第二连接器分别与所述PA的输入端、所述LNA的输出端、所述耦合器的耦合输出端、所述第二存储器电连接,所述PA的输出端与所述耦合器的输入端电连接,所述耦合器的直通输出端和所述LNA的输入端均与所述测试座电连接,所述第一连接器与所述第二连接器电连接；所述第一存储器中存储与所述主板电连接的副板的标识、发射通道增益、耦合度、LNA增益；所述第二存储器中存储本副板的标识、发射通道增益、耦合度、LNA增益；所述发射通道增益指通过所述测试座测量的射频信号的功率与所述PA输入的射频信号的功率之差,所述耦合度指通过所述测试座测量的射频信号的功率与通过所述耦合器的耦合输出端测量的射频信号的功率之差,所述LNA增益指所述LNA输出的射频信号的功率与通过所述测试座测量的射频信号的功率之差；所述基带芯片用于：根据所述第一存储器中存储所述第一副板的标识以及所述第二存储器中存储所述第二副板的标识,检测到主板从与所述第一副板电连接切换至与所述第二副板电连接；执行以下步骤中的至少一个：根据所述第一副板的第一发射通道增益以及所述第二副板的第二发射通道增益的差异,或者,所述第一副板的第一耦合度以及所述第二副板的第二耦合度的差异,控制所述RFIC的输出功率；根据所述第一副板的第一LNA增益以及所述第二副板的第二LNA增益的差异,得到天线接收功率。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路电压降的确定方法
{Author}: 王姣;肖世红
{Author Address}: 610041 四川省成都市中国(四川)自由贸易试验区成都高新区世纪城路1129号A8栋3层
{Subsidiary Author}: 沐曦科技(成都)有限公司
{Date}: 2024-10-01
{Notes}: CN118731659A
{Abstract}: 本申请涉及集成电路电源分析领域,特别是涉及一种集成电路电压降的确定方法。其包括：获取集成电路的模块互连关系；遍历rem-i,如果rem-(i,x(i))为mod-i的输入模块,则将其追加至R-i；如果rem-(i,x(i))为mod-i的输出模块,则将其追加至C-i；遍历R-i,获取rm-(i,y(i))中向mod-i发送信号的寄存器对应的信号线rl-(i,y(i))；遍历C-i,获取cm-(i,t(i))中接收mod-i发送的信号的寄存器对应的信号线cl-(i,t(i))；根据rl～(e(i,y(i)))-(i,y(i))对应的输出延时和cl～(a(i,t(i)))-(i,t(i))对应的负载确定mod-i的电压降。本发明兼顾了集成电路电压降分析方法的准确性和效率。
{Subject}: 1.一种集成电路电压降的确定方法,其特征在于,所述方法包括以下步骤：S100,获取集成电路的模块互连关系mod,mod=((mod-1,rem-1),(mod-2,rem-2),…,(mod-i,rem-i),…,(mod-n,rem-n)),mod-i为集成电路的第i个模块,i的取值范围为1到n,n为集成电路包括的模块的数量；rem-i为集成电路包括的与mod-i存在互连关系的模块,rem-i=(rem-(i,1),rem-(i,2),…,rem-(i,x(i)),…,rem-(i,z(i))),rem-(i,x(i))为集成电路包括的第x(i)个与mod-i存在互连关系的模块,x(i)的取值范围为1到z(i),z(i)为集成电路包括的与mod-i存在互连关系的模块的数量；S200,遍历rem-i,如果rem-(i,x(i))为mod-i的输入模块,则将rem-(i,x(i))追加至预设的第i输入模块集合R-i,得到R-i=(rm-(i,1),rm-(i,2),…,rm-(i,y(i)),…,rm-(i,q(i))),rm-(i,y(i))为第y(i)个被追加至R-i的模块,y(i)的取值范围为1到q(i),q(i)为被追加至R-i的模块的数量；如果rem-(i,x(i))为mod-i的输出模块,则将rem-(i,x(i))追加至预设的第i输出模块集合C-i,得到C-i=(cm-(i,1),cm-(i,2),…,cm-(i,t(i)),…,cm-(i,v(i))),cm-(i,t(i))为第t(i)个被追加至C-i的模块,t(i)的取值范围为1到v(i),v(i)为被追加至C-i的模块的数量；R-i和C-i的初始化均为空集合；S300,遍历R-i,获取rm-(i,y(i))中向mod-i发送信号的寄存器对应的信号线rl-(i,y(i)),rl-(i,y(i))=(rl～1-(i,y(i)),rl～2-(i,y(i)),…,rl～(e(i,y(i)))-(i,y(i)),…,rl～(b(i,y(i)))-(i,y(i))),rl～(e(i,y(i)))-(i,y(i))为rm-(i,y(i))中第e(i,y(i))个向mod-i发送信号的寄存器reg～(e(i,y(i)))-(i,y(i))对应的信号线,e(i,y(i))的取值范围为1到b(i,y(i)),b(i,y(i))为rm-(i,y(i))中向mod-i发送信号的寄存器的数量；S400,遍历C-i,获取cm-(i,t(i))中接收mod-i发送的信号的寄存器对应的信号线cl-(i,t(i)),cl-(i,t(i))=(cl～1-(i,t(i)),cl～2-(i,t(i)),…,cl～(a(i,t(i)))-(i,t(i)),…,cl～(d(i,t(i)))-(i,t(i))),cl～(a(i,t(i)))-(i,t(i))为rm-(i,t(i))中第a(i,t(i))个接收mod-i发送的信号的寄存器ceg～(a(i,t(i)))-(i,t(i))对应的信号线,a(i,t(i))的取值范围为1到d(i,t(i)),d(i,t(i))为rm-(i,t(i))中接收mod-i发送的信号的寄存器的数量；S500,根据每一rl～(e(i,y(i)))-(i,y(i))对应的输出延时和每一cl～(a(i,t(i)))-(i,t(i))对应的负载确定mod-i的电压降；rl～(e(i,y(i)))-(i,y(i))对应的输出延时为reg～(e(i,y(i)))-(i,y(i))至mod-i中rl～(e(i,y(i)))-(i,y(i))经过的输入端口的延时。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种实现谐波补偿的射频开关电路、芯片及电子设备
{Author}: 杨艳梅;李艳丽
{Author Address}: 201203 上海市浦东新区自由贸易试验区碧波路572弄115号10幢
{Subsidiary Author}: 上海唯捷创芯电子技术有限公司
{Date}: 2024-10-01
{Notes}: CN118740129A
{Abstract}: 本发明公开了一种实现谐波补偿的射频开关电路、芯片及电子设备。该射频开关电路包括开关单元、栅端偏置单元、体端偏置单元、源漏端偏置单元、谐波补偿单元和补偿偏置单元；其中,栅端偏置单元、体端偏置单元、源漏端偏置单元分别与开关单元连接,分别为开关单元提供偏置电压；谐波补偿单元与开关单元连接,用于补偿开关单元产生的谐波分量；补偿偏置单元与谐波补偿单元连接,为谐波补偿单元提供补偿偏置电压。当射频开关电路处于关断状态时,谐波补偿单元产生的谐波分量对开关单元所产生的谐波分量进行补偿抵消,以提高射频开关电路的谐波性能。
{Subject}: 1.一种实现谐波补偿的射频开关电路,其特征在于包括开关单元、栅端偏置单元、体端偏置单元、源漏端偏置单元、谐波补偿单元和补偿偏置单元；其中,所述开关单元用于接通或断开射频信号的传输通路；所述栅端偏置单元、所述体端偏置单元、所述源漏端偏置单元分别与所述开关单元连接,分别为所述开关单元提供栅端偏置电压、体端偏置电压和源漏端之间的偏置电压；所述谐波补偿单元与所述开关单元连接,用于补偿所述开关单元产生的谐波分量；所述补偿偏置单元与所述谐波补偿单元连接,为所述谐波补偿单元提供补偿偏置电压；当所述射频开关电路处于关断状态时,所述谐波补偿单元产生的谐波分量对所述开关单元所产生的谐波分量进行补偿抵消。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 无用逻辑删除方法、装置、存储介质、计算机设备和程序产品
{Author}: 白利琼
{Author Address}: 610000 四川省成都市中国(四川)自由贸易试验区成都高新区和乐二街171号B6栋2单元18层
{Subsidiary Author}: 英诺达(成都)电子科技有限公司
{Date}: 2024-10-01
{Notes}: CN118734761A
{Abstract}: 本申请涉及集成电路技术领域,提供了一种无用逻辑删除方法、装置、存储介质、计算机设备和程序产品,无用逻辑删除方法包括：从集成电路设计的线网中,确定顶层模块的输入管脚连接的线网以及无驱动的线网,记为参考线网；针对每个参考线网,执行以下预设操作：在参考线网满足预设条件的情况下,将参考线网确定为目标线网,在参考线网沿信号传播方向连接有其他线网的情况下,将其他线网中的每条线网分别作为新的参考线网,继续执行预设操作,在确定其他线网中存在目标线网的情况下,将参考线网确定为目标线网,以及将参考线网沿信号传播方向连接的实例确定为目标实例；删除目标线网以外的线网以及目标实例以外的实例。该方法能够快速移除无用逻辑。
{Subject}: 1.一种无用逻辑删除方法,其特征在于,所述无用逻辑删除方法包括：从集成电路设计的线网中,确定顶层模块的输入管脚连接的线网以及无驱动的线网,记为参考线网；针对每个参考线网,执行以下预设操作：在所述参考线网满足预设条件的情况下,将所述参考线网确定为目标线网,其中,所述预设条件包括与顶层模块的输出管脚相连接,在所述参考线网沿信号传播方向连接有其他线网的情况下,将所述其他线网中的每条线网分别作为新的参考线网,继续执行所述预设操作,以确定所述其他线网中是否存在目标线网,并在确定所述其他线网中存在目标线网的情况下,将所述参考线网确定为目标线网,以及将所述参考线网沿信号传播方向连接的实例确定为目标实例；将所述集成电路设计中除所述目标线网以外的线网以及除所述目标实例以外的实例作为无用逻辑进行删除,得到更新后的集成电路设计。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路主板的智能贴装焊接控制方法及系统
{Author}: 范陈杰
{Author Address}: 226000 江苏省南通市启东市高新技术产业开发区海鹰路
{Subsidiary Author}: 江苏拓尔奇光电技术有限公司
{Date}: 2024-10-01
{Notes}: CN118742009A
{Abstract}: 本发明提供了一种集成电路主板的智能贴装焊接控制方法及系统,涉及焊接控制技术领域,包括：采集电路主板上多个焊点涂覆焊膏后的图像,获得主板图像；进行识别,获取多个焊膏量信息,结合焊点图形,计算获得多个焊膏准确性信息；对贴装压力进行优化,获得最优贴装压力,进行贴装控制；贴装完成后,采集电路主板贴装元件的贴装图像,进行识别,获得贴装距离信息；对加热焊膏进行焊接的加热温度和焊接时间进行优化,获得最优加热温度和最优焊接时间,进行焊接控制。本发明解决了传统的贴装焊接控制方法缺乏对贴装焊接参数的精确控制,导致准确性、稳定性和精度较差,进而导致焊接质量和生产效率降低的技术问题。
{Subject}: 1.一种集成电路主板的智能贴装焊接控制方法,其特征在于,所述方法包括：采集对待进行贴装焊接的电路主板上多个焊点涂覆焊膏后的图像,获得主板图像；对所述主板图像进行识别,获取多个焊膏量信息,结合所述多个焊点的焊点图形,计算获得多个焊膏准确性信息；根据所述多个焊膏准确性信息,对贴装焊接在所述电路主板上的贴装元件的贴装压力进行优化,获得最优贴装压力,对所述贴装元件进行贴装控制；贴装完成后,采集所述电路主板贴装所述贴装元件的贴装图像,进行识别,获得贴装距离信息；根据所述贴装距离信息和所述多个焊膏准确性信息,对加热焊膏进行焊接的加热温度和焊接时间进行优化,获得最优加热温度和最优焊接时间,进行焊接控制。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 三维集成电路的压降分析方法、计算机装置及存储介质
{Author}: 符露;赵毅;李少白;胡坤梅;莫晓霖;陈钰文
{Author Address}: 519060 广东省珠海市香洲区卫康路199号香洲创港中心20栋12层1205-1室
{Subsidiary Author}: 珠海硅芯科技有限公司
{Date}: 2024-09-27
{Notes}: CN118709618A
{Abstract}: 本发明提供一种三维集成电路的压降分析方法、计算机装置及存储介质,该方法包括获取三维集成电路的版图信息,对三维集成电路进行电源网络的划分；计算划分后的每一电源网络的最小的全等矩阵单元；选定各电源网络的电源参数,确定电源网络的电流方向和仿真元件,形成各全等矩阵单元的电阻的电路关系和全等矩阵单元的电路仿真的电阻模型；对全等矩阵单元的电路仿真的电阻模型进行合并和简化,形成简化电阻模型,并计算各全等矩阵单元的电压参数；基于简化电阻模型进行电磁分析,对受电磁影响大的区域进行网格加密处理。该计算机装置和存储介质能够实现上述的方法。本发明在确保计算精度的情况下减少压降分析的计算量。
{Subject}: 1.三维集成电路的压降分析方法,包括：获取待分析的三维集成电路的版图信息,根据所述版图信息对所述三维集成电路进行电源网络的划分；其特征在于：计算划分后的每一所述电源网络的最小的全等矩阵单元；建立多层级存储系统,所述多层级存储系统用于记录各所述电源网络的各全等矩阵单元在多个维度上的电阻值；建立所述三维集成电路的三维模型,并将所建立的三维模型数据存储至所述多层级存储系统内；选定各所述电源网络的电源参数,确定所述电源网络的电流方向和仿真元件,形成各所述全等矩阵单元的电阻的电路关系和全等矩阵单元的电路仿真的电阻模型；对全等矩阵单元的电路仿真的电阻模型进行合并和简化,形成简化电阻模型,并计算各所述全等矩阵单元的电压参数；基于所述简化电阻模型进行电磁分析：基于所述简化电阻模型对电源网络进行重新划分,对复杂区域进行网格加密处理,使重新划分后电源网络的三维集成电路模拟出多个超级节点和多个非超级节点,所述超级节点和所述非超级节点的模型参数形成正定对称的稀疏矩阵,对所述稀疏矩阵进行求解计算并标定每个所述全等矩阵单元的电位,计算各个单元节点的压降分布。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种示波器探头辅助测试装置以及测试方法
{Author}: 张涛;骆仁德;岳雷
{Author Address}: 518110 广东省深圳市龙华区大浪街道新石社区华宁路117号中安科技园A栋1311-1313,1315
{Subsidiary Author}: 深圳市视联卓创科技有限公司
{Date}: 2024-09-27
{Notes}: CN118707162A
{Abstract}: 本发明涉及测试装置技术领域,尤其涉及一种示波器探头辅助测试装置以及测试方法,包括探头握把、开关、接地线和笔头,所述开关设置在探头握把顶部,所述接地线夹持在探头握把接地端外壁,所述笔头设置在探头握把左端,还包括打磨机构和识别机构,所述打磨机构内嵌在探头握把右侧,所述识别机构安装在探头握把左端；盒体内嵌在所述探头握把右端,所述盒体正面开设有滑槽；第一夹板数量为两个,分别固定连接在所述盒体左右内壁。本发明能够实现集成电路输入端除氧化,提升笔头与集成电路连接稳定性,保证被测集成电路测试准确性,能够对笔头实现识别,防止示波器与笔头混淆,避免示波器出现错误调试,降低测量难度。
{Subject}: 1.一种示波器探头辅助测试装置,包括探头握把(1)、开关(2)、接地线(3)和笔头(4),所述开关(2)设置在探头握把(1)顶部,所述接地线(3)夹持在探头握把(1)接地端外壁,所述笔头(4)设置在探头握把(1)左端,其特征在于,所述示波器探头辅助测试装置还包括打磨机构(5)和识别机构(6),所述打磨机构(5)内嵌在探头握把(1)右侧,所述识别机构(6)安装在探头握把(1)左端；所述打磨机构(5)包括：盒体(51),内嵌在所述探头握把(1)右端,所述盒体(51)正面开设有滑槽(52)；第一夹板(53),数量为两个,分别固定连接在所述盒体(51)左右内壁；第二夹板(54),数量为两个,分别插接在所述盒体(51)内腔左右两侧；齿条(55),安装在所述第二夹板(54)内侧；打磨片(56),数量为若干个,安装在所述第一夹板(53)和第二夹板(54)相对面,打磨片(56)为弧形；第一转轴(57),通过轴承能够绕自身轴线旋转的安装在所述盒体(51)内腔中心位置；第一齿轮(58),安装在所述第一转轴(57)外壁底端,且第一齿轮(58)与齿条(55)啮合连接；扭簧(59),套接在所述第一转轴(57)外壁,扭簧(59)两端分别与盒体(51)内壁顶部和第一齿轮(58)顶部连接,在扭簧(59)扭力作用下驱使第一齿轮(58)顺时针旋转；拨块(510),一端安装在位于左侧的所述第二夹板(54)正面,另一端贯穿滑槽(52)内腔,通过拨块(510)与滑槽(52)配合对第二夹板(54)移动进行限位。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装质量X射线检测系统
{Author}: 杨晓鑫;田渊江
{Author Address}: 518000 广东省深圳市宝安区石岩街道石龙社区工业二路8号同为光电厂区A1栋厂房一层
{Subsidiary Author}: 深圳市志忠微电子有限公司
{Date}: 2024-09-27
{Notes}: CN118706872A
{Abstract}: 本发明涉及射线检测技术领域,公开一种集成电路封装质量X射线检测系统,其特征在于,包括：机壳组件、检测组件、进料传送带机构及出料传送带机构；所述机壳组件包括机壳,所述进料传送带机构及所述出料传送带机构分别安装在所述机壳内,所述机壳的后壳对应所述进料传送带机构设置有放置槽；所述检测组件包括安装支架,所述安装支架固定连接所述机壳,所述安装支架固定连接伸缩气缸,所述伸缩气缸的活塞杆穿过所述安装支架,所述伸缩气缸的活塞杆固定连接X射线检测器。本发明要解决的技术问题是提供一种集成电路封装质量X射线检测系统,实现集成电路在X射线检测时对集成电路进行除尘处理,提高检测的质量。
{Subject}: 1.一种集成电路封装质量X射线检测系统,其特征在于,包括：机壳组件(1)、检测组件(2)、进料传送带机构(5)及出料传送带机构(6)；所述机壳组件(1)包括机壳(11),所述进料传送带机构(5)及所述出料传送带机构(6)分别安装在所述机壳(11)内,所述机壳(11)的后壳对应所述进料传送带机构(5)设置有放置槽(12)；所述检测组件(2)包括安装支架(23),所述安装支架(23)固定连接所述机壳(11),所述安装支架(23)固定连接伸缩气缸(22),所述伸缩气缸(22)的活塞杆穿过所述安装支架(23),所述伸缩气缸(22)的活塞杆固定连接X射线检测器(21)；所述X射线检测器(21)匹配所述出料传送带机构(6)；所述机壳(11)内固定连接除尘支架组件(3),所述除尘支架组件(3)固定连接除尘组件(4),所述除尘组件(4)包括曲柄(414),所述曲柄(414)固定连接方形导向杆(413),所述方形导向杆(413)设置在方管(411)内,所述方管(411)固定连接U形除尘槽(410),所述方管(411)固定连接吸尘泵(49),所述U形除尘槽(410)固定连接侧板(424),所述侧板(424)连接安装轴(425),所述安装轴(425)固定连接吸尘导向板(416)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 服务器拓展模组、服务器、配置方法、设备及介质
{Author}: 吕宗凯
{Author Address}: 215128 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-09-27
{Notes}: CN118708519A
{Abstract}: 本发明提供一种服务器拓展模组、服务器、配置方法、设备及介质,涉及服务器技术领域,包括拓展转接板和拓展板卡组,其中：拓展转接板中各个接口类型的上行连接器与服务器主板连接,拓展转接板的下行连接器与拓展板卡组连接,拓展转接板用于根据上行连接器的接口类型与连接拓展板卡组的硬件设备的硬件类型之间的预设连接关系,确定目标上行连接器,并基于目标上行连接器,将服务器主板生成的通信信号发送至拓展板卡组；拓展板卡组是由多个不同功能类型的板卡组成,各个板卡用于连接不同硬件类型的硬件设备,并将接收到的通信信号发送至对应连接的硬件设备。本发明使得板卡配置更加灵活多样。
{Subject}: 1.一种服务器拓展模组,其特征在于,包括拓展转接板和拓展板卡组,其中：所述拓展转接板中各个接口类型的上行连接器与服务器主板连接,所述拓展转接板的下行连接器与所述拓展板卡组连接,所述拓展转接板用于根据所述上行连接器的所述接口类型与连接所述拓展板卡组的硬件设备的硬件类型之间的预设连接关系,确定目标上行连接器,并基于所述目标上行连接器,将服务器主板生成的通信信号发送至所述拓展板卡组；所述拓展板卡组是由多个不同功能类型的板卡组成,各个所述板卡用于连接不同所述硬件类型的所述硬件设备,并将接收到的所述通信信号发送至对应连接的所述硬件设备。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种BGA芯片封装结构及其封装工艺
{Author}: 周海涛
{Author Address}: 518000 广东省深圳市福田区华发北路桑达大厦三层
{Subsidiary Author}: 深圳桑达科技发展有限公司
{Date}: 2024-09-27
{Notes}: CN118712169A
{Abstract}: 本发明公开了一种BGA芯片封装结构及其封装工艺,涉及芯片封装技术领域,包括基板、芯片单元、导电部、焊料球、键合线以及散热柱,基板上开设有若干组通孔；芯片单元贴装在基板上端；其包括设置在基板上端的上支撑单元、设置在基板下端的下支撑单元、放置在上支撑单元以及下支撑单元内部的导电单元、设置在上支撑单元内部的上焊盘以及设置在下支撑单元内部的下焊盘；焊料球设置在下支撑单元的内部；设置在芯片单元外侧的上焊盘通过键合线与芯片单元电连接；散热柱设置在上支撑单元的上端,散热柱的下端开设有用于键合线穿过的凹槽；本发明可以阻隔不同熔融焊料球的结合以及不同键合线之间的搭接,最终达到降低短路风险的目的。
{Subject}: 1.一种BGA芯片封装结构,其特征在于,包括：基板(1),所述基板(1)上开设有若干组通孔(11)；芯片单元(2),贴装在所述基板(1)上端；导电部(3),设置在所述通孔(11)的内部,其包括设置在所述基板(1)上端的上支撑单元(31)、设置在所述基板(1)下端的下支撑单元(32)、放置在所述上支撑单元(31)以及下支撑单元(32)内部的导电单元(33)、设置在所述上支撑单元(31)内部的上焊盘(34)以及设置在所述下支撑单元(32)内部的下焊盘(35)；焊料球(4),设置在所述下支撑单元(32)的内部；设置在所述芯片单元(2)外侧的所述上焊盘(34)通过键合线(5)与所述芯片单元(2)电连接；散热柱(6),设置在所述上支撑单元(31)的上端,所述散热柱(6)的下端开设有用于所述键合线(5)穿过的凹槽(61)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路封装用镀钯铜线的加工方法
{Author}: 林良;王岩;祝海磊;罗晓伟;张乐
{Author Address}: 264006 山东省烟台市开发区澳门路36号101室
{Subsidiary Author}: 烟台一诺电子材料有限公司
{Date}: 2024-09-24
{Notes}: CN118685722A
{Abstract}: 本发明涉及集成电路领域,具体涉及一种集成电路封装用镀钯铜线的加工方法。包括以下步骤：步骤1,退火处理,得到退火后的铜线基材；步骤2,无水乙醇内超声洗涤,干燥后得到清洗后的铜线基材；步骤3,镀钯处理,得到镀钯后的铜线基材；步骤4,超声洗涤后,干燥,得到所述镀钯铜线。本发明提供了一种集成电路封装用镀钯铜线的加工方法,先将铜线基材进行退火处理,消除因拉伸变形而产生的应力,然后在无水乙醇内洗涤,洗去表面的粉尘以及油脂类成分,之后在镀钯液内进行镀钯,最后再次清洗完成镀钯工艺。经过本发明加工处理后的镀钯铜线表面更加紧密和稳定,且强度表现以及耐盐雾性能更强。
{Subject}: 1.一种集成电路封装用镀钯铜线的加工方法,其特征在于,包括以下步骤：步骤1,将铜线基材在高温炉内进行退火处理,得到退火后的铜线基材；步骤2,将退火后的铜线基材置于无水乙醇内超声洗涤,干燥后得到清洗后的铜线基材；步骤3,将清洗后的铜线基材置于镀钯液内进行镀钯处理,得到镀钯后的铜线基材；步骤4,将镀钯后的铜线基材经过蒸馏水的超声洗涤后,干燥,得到所述镀钯铜线；所述步骤3中,镀钯液成分按照重量份数计算,包括：10-20份钯盐、0.2-0.6份稳定剂、25-50份络合剂、1.8-3.6份还原剂、0.01-0.1份缓冲剂和40-60份去离子水。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路主板的性能检测分析方法及系统
{Author}: 范陈杰
{Author Address}: 226000 江苏省南通市启东市高新技术产业开发区海鹰路
{Subsidiary Author}: 江苏拓尔奇光电技术有限公司
{Date}: 2024-09-24
{Notes}: CN118688617A
{Abstract}: 本发明公开了一种集成电路主板的性能检测分析方法及系统,涉及集成电路板技术领域,该方法包括：对集成电路主板进行应用数据采集,并建立测试场景；读取生产数据,按生产批次进行比例样本选定,建立测试样本集；以测试场景建立测试方案集,并进行样本影响评价,基于影响评价结果配置测试顺序；将测试结果进行自适应结果聚类,并建立基准值和稳态标识；进行测试场景的重要度赋值,并建立性能评价网络；将基准值和稳态标识输入至性能评价网络,生成性能评价结果。本发明解决了现有技术中现有电路主板性能检测手段的局限性,导致检测的准确性低的技术问题,达到了提高性能检测结果与场景的适配度,进而提高检测结果的准确性的技术效果。
{Subject}: 1.一种集成电路主板的性能检测分析方法,其特征在于,所述方法包括：对集成电路主板进行应用数据采集,并依据应用数据采集结果建立测试场景,其中,所述测试场景带有应用频率和场景价值度的映射；建立与生产的数据连接,并在读取生产数据后,按生产批次进行比例样本选定,建立测试样本集,其中,所述测试样本集中每一样本均设定有唯一标识码；以所述测试场景建立测试方案集,并对所述测试方案集进行样本影响评价,基于影响评价结果配置测试顺序,并以唯一标识码记录测试结果；将测试结果进行自适应结果聚类,并以聚类结果建立基准值和稳态标识；通过应用频率和价值度进行测试场景的重要度赋值,并基于赋值结果建立性能评价网络；将基准值和稳态标识输入性能评价网络,生成性能评价结果。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 高速串行总线设备的位置信息的传递方法、装置及设备
{Author}: 徐胜军;张炳会;周春芬
{Author Address}: 215128 江苏省苏州市吴中经济开发区郭巷街道官浦路1号9幢
{Subsidiary Author}: 苏州元脑智能科技有限公司
{Date}: 2024-09-24
{Notes}: CN118689810A
{Abstract}: 本发明提供一种高速串行总线设备的位置信息的传递方法、装置及设备,涉及服务器技术领域,该方法包括：在基本输入输出系统启动过程中的驱动执行环境阶段,向基板管理控制器发送智能平台管理接口命令；接收基板管理控制器返回的各扩展卡的目标信息,目标信息用于表征扩展卡上的高速串行总线设备的位置信息,目标信息是基板管理控制器预先通过内部集成电路总线扫描得到的；基于目标信息确定各扩展卡上的高速串行总线设备的位置信息,将其传递给基板管理控制器和操作系统。本发明可提升高速串行总线设备位置信息的准确性,无需硬件改版,让基板管理控制器承担更多作用,规避基本输入输出系统功能过多,挂掉之后导致服务器无法开机、主板彻底报废的风险。
{Subject}: 1.一种高速串行总线设备的位置信息的传递方法,其特征在于,应用于基本输入输出系统,所述方法包括：在所述基本输入输出系统启动过程中的驱动执行环境阶段,向基板管理控制器发送智能平台管理接口命令；接收所述基板管理控制器响应所述智能平台管理接口命令返回的服务器的各扩展卡的目标信息；所述扩展卡的目标信息用于表征所述扩展卡上的高速串行总线设备的位置信息；各所述扩展卡的目标信息是所述基板管理控制器预先通过内部集成电路总线扫描得到的；基于各所述扩展卡的目标信息确定各所述扩展卡上的高速串行总线设备的位置信息；将各所述扩展卡上的高速串行总线设备的位置信息传递给所述基板管理控制器和操作系统。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路用电子级五氯乙硅烷生产系统
{Author}: 王少帅;于跃;魏富增;张泽玉;马英英;杨亮
{Author Address}: 014000 内蒙古自治区包头市九原区哈林格尔镇九原工业园区起航大街1号
{Subsidiary Author}: 内蒙古大全半导体有限公司
{Date}: 2024-09-20
{Notes}: CN118662942A
{Abstract}: 本发明公开了一种集成电路用电子级五氯乙硅烷生产系统,包括二氯二氢硅储罐、甲醇储罐、氯化氢储罐、反应釜、冷凝装置、分离塔、提纯塔以及产品储罐；二氯二氢硅储罐与反应釜上部的进料口连通,甲醇储罐与反应釜中部的进料口连通,氯化氢储罐与反应釜底部的进气口连通,反应釜顶部的气相出口通过管线与冷凝装置的进口连通,冷凝装置的冷凝液出口通过管线与分离塔的进料口连通,分离塔底部的塔釜液出口通过管线与提纯塔的进料口连通,提纯塔底部的塔釜液出口通过管线与产品储罐的进口连通。优点：得到的五氯乙硅烷纯度可高达99.99%,达到制备高端集成电路对五氯乙硅烷的要求；可以大大降低五氯乙硅烷生产成本,并能解决目前只能从国外进口的问题。
{Subject}: 1.一种集成电路用电子级五氯乙硅烷生产系统,其特征在于,其包括二氯二氢硅储罐、甲醇储罐、氯化氢储罐、反应釜、冷凝装置、分离塔、提纯塔以及产品储罐；所述二氯二氢硅储罐与所述反应釜上部的进料口连通,所述甲醇储罐与所述反应釜中部的进料口连通,所述氯化氢储罐与所述反应釜底部的进气口连通,所述反应釜顶部的气相出口通过管线与所述冷凝装置的进口连通,所述冷凝装置的冷凝液出口通过管线与所述分离塔的进料口连通,所述分离塔底部的塔釜液出口通过管线与所述提纯塔的进料口连通,所述提纯塔底部的塔釜液出口通过管线与产品储罐的进口连通。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 可自清洁的半导体器件、红外热电堆探测器及其制备方法
{Author}: 张晓晨;李瑞平
{Author Address}: 201206 上海市浦东新区中国(上海)自由贸易试验区新金桥路1888号18幢
{Subsidiary Author}: 上海芯龙半导体技术股份有限公司
{Date}: 2024-09-20
{Notes}: CN118670535A
{Abstract}: 本发明提供一种可自清洁的半导体器件、红外热电堆探测器及其制备方法,所述可自清洁的红外热电堆探测器包括热电堆探测层及滤光层；热电堆探测层上设有热电堆探测结构及集成电路结构,集成电路结构包括超声激励电路及热电堆驱动电路；滤光层包括扣设于热电堆探测结构上的滤光窗口结构及压电超声换能结构,压电超声换能结构包括依次设置的第一腔体、第一电极、压电层及第二电极,滤光层还包括由滤光层与热电堆探测层的键合面电性引出第一电极的第一导电柱及电性引出第二电极的第二导电柱,并与超声激励电路电性连接,用于驱动压电超声换能结构清洁滤光窗口结构的表面。本发明使红外热电堆探测器因具有自清洁功能而实现长久的免维护。
{Subject}: 1.一种可自清洁的红外热电堆探测器,其特征在于,包括热电堆探测层及键合于所述热电堆探测层上的滤光层；所述热电堆探测层上设有热电堆探测结构及集成电路结构,所述集成电路结构包括超声激励电路及热电堆驱动电路；所述滤光层包括扣设于所述热电堆探测结构上的滤光窗口结构及环绕所述滤光窗口结构的至少两个压电超声换能结构,所述压电超声换能结构包括依次层叠设置的第一腔体、第一电极、压电层及第二电极,所述第一腔体朝向所述热电堆探测层设置,所述第二电极远离所述热电堆探测层设置,所述滤光层还包括由所述滤光层与所述热电堆探测层的键合面电性引出所述第一电极的第一导电柱及电性引出所述第二电极的第二导电柱,并与所述超声激励电路电性连接,用于驱动所述压电超声换能结构清洁所述滤光窗口结构的表面。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种半导体芯片设计中隔离器件的确定方法、装置及设备
{Author}: 蒋德舟;赵斌
{Author Address}: 510700 广东省广州市黄埔区凤凰五路28号
{Subsidiary Author}: 粤芯半导体技术股份有限公司
{Date}: 2024-09-20
{Notes}: CN118673872A
{Abstract}: 本申请提供了一种半导体芯片设计中隔离器件的确定方法、装置及设备,涉及半导体芯片制造技术领域,该方法包括：确定隔离阱版图依赖参数与耐压值之间的版图依赖关系；根据版图依赖关系,建立与隔离器件的工艺要求对应的隔离器件模型；利用隔离器件模型构建待设计半导体芯片对应的仿真电路,并利用仿真电路进行集成电路仿真,以获取电路仿真结果；根据电路仿真结果及版图依赖关系,对仿真电路中的隔离阱版图依赖参数进行优化,以利用优化后的仿真电路进行实际的半导体芯片制造。通过采用上述半导体芯片设计中隔离器件的确定方法、装置及设备,解决了因MOS器件调配不当,导致芯片制造成本高、可靠性低及电源转换效率低的问题。
{Subject}: 1.一种半导体芯片设计中隔离器件的确定方法,其特征在于,包括：确定隔离阱版图依赖参数与耐压值之间的版图依赖关系,所述隔离阱版图依赖参数是表征隔离器件中耐压氧化层凹槽宽度的参数；根据所述版图依赖关系,建立与所述隔离器件的工艺要求对应的隔离器件模型；利用隔离器件模型构建待设计半导体芯片对应的仿真电路,并利用所述仿真电路进行集成电路仿真,以获取电路仿真结果；根据所述电路仿真结果及所述版图依赖关系,对所述仿真电路中的隔离阱版图依赖参数进行优化,以利用优化后的仿真电路进行实际的半导体芯片制造。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种降低静态漏电流的封装工艺技术
{Author}: 李运升
{Author Address}: 610000 四川省成都市新都区工业东区虎桥路199号
{Subsidiary Author}: 成都深地领航能源科技有限公司
{Date}: 2024-09-20
{Notes}: CN118675895A
{Abstract}: 本发明公开了一种降低静态漏电流的封装工艺技术,涉及半导体技术领域,包括底座,所述底座内嵌入式安装有电机,且电机的输出端连接有主动齿轮,所述主动齿轮的内侧啮合有齿套,且齿套套设在安装座的底部,该降低静态漏电流的封装工艺技术,在对电容进行封装时,可以适用于不同长度和直径的电容,在通过适应性调整组件,调整夹紧组件适用于不同直径电容的同时,可以同步调整束腰组件和封口组件的位置,使得在针对不同直径的电容时,有对应的束腰深度,同时有不同的封口位置,保证电容整体的稳定性和密封性,调节精度高,整个过程操作同步,无需额外调节束腰组件和封口组件的位置,操作简单,精确度高。
{Subject}: 1.一种降低静态漏电流的封装工艺技术,其特征在于,工艺流程如下：S1：选择合适的晶圆材料,然后对晶进行清洗和表面处理,以确保后续工艺的顺利进行；S2：将经过处理的晶圆放入刻蚀机中,使用化学气相刻蚀技术,在晶圆表面形成一层缓冲层,然后,使用光刻技术在缓冲层上涂覆一层光刻胶,并通过曝光和显影步骤,形成深槽的图案；S3：将经过光刻的晶圆放入刻蚀机中,使用干法等离子刻蚀技术,将深槽图案刻蚀到晶圆表面,刻蚀结束后,使用溶剂去除光刻胶和残留物；S4：将刻蚀后的晶圆进行清洗,去除刻蚀过程中产生的杂质和残留物,清洗过程中需要注意避免引入其他污染物；S5：使用物理气相沉积技术,将介质层材料填充到深槽中,填充过程需要控制温度和压力等参数,以确保填充均匀和致密；S6：填充介质层后,晶圆表面可能存在不平整的情况,为了得到平整的表面,进行化学机械抛光进行平坦化处理；S7：在深槽电容的上下表面上设置高K材料,形成介电材料层,在晶圆表面进行金属沉积,然后使用光刻和蚀刻技术,形成电极的图案；S8：使用多层金属互连技术,将电极与其他电路连接起来,这一步骤需要精确的对准和高精度的制程控制；S9：最后,通过封装装置对深槽电容进行封装,封装将电容器保护起来,并提供连接引脚,以便与其他元件进行连接。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种降低输入电源对输出电压影响的电路结构
{Author}: 请求不公布姓名
{Author Address}: 215000 江苏省苏州市高新区科技城济慈路150号1幢
{Subsidiary Author}: 苏州贝克微电子股份有限公司
{Date}: 2024-09-20
{Notes}: CN118677253A
{Abstract}: 本申请涉及供电电源技术领域,具体涉及一种降低输入电源对输出电压影响的电路结构,该电路结构中,控制电路用于控制功率电路中功率开关管的导通状态；功率电路的输入端与电源电压端相连；功率电路的输出端与电压输出端相连；电压输出端通过第二开关管连接至供电电压端；供电电压端通过第二电阻接地；供电电压端上的供电电压用于给控制电路供电；功率开关管的控制端通过第三开关管以及第一电流源接地；供电电压端还连接至所述第三开关管的控制端；电压输出端通过第一电阻连接至第二开关管的控制端；第二开关管的控制端依次通过稳压模块以及第一开关管接地。上述电路结构中,输出电压不受输入电源波动的影响,提高了输出电压的精度。
{Subject}: 1.一种降低输入电源对输出电压影响的电路结构,其特征在于,在所述电路结构中包括功率电路以及控制电路；所述控制电路用于控制所述功率电路中功率开关管的导通状态；所述功率电路的输入端与电源电压端相连；所述功率电路的输出端与电压输出端相连；在所述电路结构中,所述电压输出端通过第二开关管连接至供电电压端；所述供电电压端通过第二电阻接地；所述供电电压端上的供电电压用于给所述控制电路供电；所述功率开关管的控制端通过启动电路接地；所述电压输出端通过第一电阻连接至所述第二开关管的控制端；所述第二开关管的控制端依次通过稳压模块以及第一开关管接地；当所述稳压模块的输入端接收到的电压大于等于目标电压值时,所述稳压模块导通。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种集成电路用电子级五氯乙硅烷生产工艺
{Author}: 王少帅;于跃;魏富增;张泽玉;马英英;杨亮
{Author Address}: 014000 内蒙古自治区包头市九原区哈林格尔镇九原工业园区起航大街1号
{Subsidiary Author}: 内蒙古大全半导体有限公司
{Date}: 2024-09-17
{Notes}: CN118651861A
{Abstract}: 本发明公开了一种集成电路用电子级五氯乙硅烷生产工艺,包括以下步骤：S1、反应合成：将二氯二氢硅、甲醇以及氯化氢通入反应釜内,生成气态的粗五氯乙硅烷；S2、初步分离：将粗五氯乙硅烷经过冷凝处理,冷凝后的液体再送入分离塔内,使冷凝液中含有的二氯二氢硅、三氯氢硅被蒸发出去；S3、提纯：通过加热蒸发将其中残留的氯硅烷物质蒸发出去。优点在于：本发明利用二氯二氢硅、甲醇、氯化氢来制备五氯乙硅烷,得到的五氯乙硅烷纯度可高达99.99%,达到制备高端集成电路对五氯乙硅烷的要求,可为高端集成电路的发展和应用提供有力保障；可以简化五氯乙硅烷的生产工艺,大大降低五氯乙硅烷生产成本,并能解决目前只能从国外进口的问题。
{Subject}: 1.一种集成电路用电子级五氯乙硅烷生产工艺,其特征在于,包括以下步骤：S1、反应合成：将二氯二氢硅、甲醇以及氯化氢按照25～35:13～18:1的摩尔比通入反应釜内,在歧化催化剂的作用下,在850～900℃、1.2～1.4Mpa的条件下发生反应,生成气态的粗五氯乙硅烷；所述歧化催化剂为填充有碳链长度在C20-C22范围内的脂肪胺的阴离子弱碱性树脂；S2、初步分离：将所述S1、反应合成中得到的气态的粗五氯乙硅烷经过冷凝处理,使其中的大部分氯硅烷组分冷凝为液态,冷凝后的液体再送入0.65～0.8Mpa、100～115℃的分离塔内,通过加热蒸发使冷凝液中含有的二氯二氢硅、三氯氢硅被蒸发出去；S3、提纯：将所述S2、初步分离中分离塔排出的塔釜液送入0.15～0.3Mpa、80～95℃的提纯塔内,通过加热蒸发将其中残留的氯硅烷物质蒸发出去,提纯塔排出的塔釜液即为五氯乙硅烷产品。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种用于充电接口防静电ESD器件新型封装工艺
{Author}: 艾亮东;胡其剑;李强;罗力祥
{Author Address}: 100176 北京市大兴区北京经济技术开发区荣华南路15号院7号楼6层602室
{Subsidiary Author}: 北京思众电子科技有限公司
{Date}: 2024-09-17
{Notes}: CN118658817A
{Abstract}: 本发明公开了一种用于充电接口防静电ESD器件新型封装工艺,包括以下步骤：S1,基础材料准备；S2,芯片定位与粘接；S3,金属化处理；S4,焊接；S5,检验与清洁。本发明利用气泵和芯片定位贴附装置相配合的设置方式,通过定轴支撑机构将芯片定位机构支撑至一定倾斜角度后,再通过升降装置同步带动芯片定位贴附装置进行下移运动,使得二极管芯片的一侧先粘连至封装基板上,然后通过气泵的运行,从而对挤压气囊鼓入空气使其膨胀后对芯片定位机构进行挤压,便可推动芯片定位机构带动二极管芯片进行旋转贴附,从而便可从一侧开始倾斜粘连时,将二极管芯片与封装基板之间的空气进行挤出后粘合,以提高ESD二极管的封装的良品率。
{Subject}: 1.一种用于充电接口防静电ESD器件新型封装工艺,其特征在于,包括以下步骤：S1,基础材料准备：首先准备ESD二极管的基础材料,包括二极管芯片和封装基板；S2,芯片定位与粘接：利用粘贴设备将ESD二极管芯片与封装基板之间的相对位置进行调整定位,并通过粘贴设备的运行,使得粘接剂将芯片固定在基板上；S3,金属化处理：对封装基板进行金属化处理,然后根据设计要求,在封装基板上形成ESD二极管的引脚；S4,焊接：将封装基板送入自动化的焊接设备中,将ESD二极管的引脚与电路板上的焊盘连接；S5,检验与清洁：完成焊接后,进行引脚的外观检查、焊接质量的测试以及ESD二极管的电性能测试,然后对已焊接完成的ESD二极管进行清洁处理；其中,步骤S2中使用的粘贴设备包括底座(1),所述底座(1)的上表面安装有对封装基板进行定位夹持的封装基板定位装置(2),所述底座(1)上表面的一侧安装有升降装置(3),所述升降装置(3)上安装有气泵(4),所述气泵(4)的下方设置有对ESD二极管芯片吸附定位的芯片定位贴附装置(5),通过气泵(4)向芯片定位贴附装置(5)鼓入气体,以实现对ESD二极管芯片与封装基板之间的倾斜粘贴,所述底座(1)上安装有控制器(6)。
{SrcDatabase}: 中国专利

{Reference Type}: Patent
{Title}: 一种基于薄膜铌酸锂光子集成电路垂直耦合平台的光信号发射器
{Author}: 英笑言;殷雷俊;洪候忠;石恺丰;杨庶;葛健鹏
{Author Address}: 310000 浙江省杭州市西湖区留下街道杨家牌楼百家园路79号2号楼A312室
{Subsidiary Author}: 易栅光电(杭州)有限公司
{Date}: 2024-09-17
{Notes}: CN118655658A
{Abstract}: 本发明公开了一种基于薄膜铌酸锂光子集成电路垂直耦合平台的光信号发射器,该发射器包括第一基板、第二基板、连续波激光器、聚焦透镜、准直透镜、微型三棱镜、重定向装置、调制器光波导和电极。连续波激光器、聚焦透镜和准直透镜固定在第一基板上,重定向装置、调制器光波导和电极固定在第二基板上。连续波激光器发出的光信号通过聚焦透镜聚焦后通过准直透镜调准方向,从直角面进入微型三棱镜后再由斜面反射从另一个直角面射出,并经过重定向装置重定向后进入调制器光波导,薄膜铌酸锂波导根据电极的电信号对光信号进行调制并向外传输。该设计通过旋转准直透镜实现入射角度的调整,提高了耦合效率,实现了高效的光信号传输和系统性能优化。
{Subject}: 1.一种基于薄膜铌酸锂光子集成电路垂直耦合平台的光信号发射器,其特征在于,包括：第一基板、第二基板、连续波激光器、聚焦透镜、准直透镜、微型三棱镜、重定向装置、调制器光波导和电极,所述连续波激光器、聚焦透镜和准直透镜固定在第一基板上,连续波激光器的激光出射方向依次正对聚焦透镜和准直透镜,微型三棱镜为直角三棱镜,微型三棱镜固定在准直透镜上且微型三棱镜的一个直角面作为入光面与准直透镜的光信号出射方向垂直,准直透镜的另一个直角面作为出光面面向重定向装置的入射面,调制器光波导的输入端面向重定向装置的出射面,调制器光波导包括薄膜铌酸锂波导,电极与薄膜铌酸锂波导平行排布,重定向装置、调制器光波导和电极均固定在第二基板上。
{SrcDatabase}: 中国专利

 