module top (
    input i_clk;
    input i_rst;

    output reg 
);
    
endmodule