TimeQuest Timing Analyzer report for iic_com
Tue Jun 18 12:00:04 2013
Quartus II Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'speed_select:inst6|sclk'
 13. Slow 1200mV 85C Model Hold: 'speed_select:inst6|sclk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'speed_select:inst6|sclk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Setup: 'speed_select:inst6|sclk'
 34. Slow 1200mV 0C Model Hold: 'speed_select:inst6|sclk'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'speed_select:inst6|sclk'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'clk'
 53. Fast 1200mV 0C Model Setup: 'speed_select:inst6|sclk'
 54. Fast 1200mV 0C Model Hold: 'speed_select:inst6|sclk'
 55. Fast 1200mV 0C Model Hold: 'clk'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'speed_select:inst6|sclk'
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Output Enable Times
 63. Minimum Output Enable Times
 64. Output Disable Times
 65. Minimum Output Disable Times
 66. Fast 1200mV 0C Model Metastability Report
 67. Multicorner Timing Analysis Summary
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Board Trace Model Assignments
 73. Input Transition Times
 74. Signal Integrity Metrics (Slow 1200mv 0c Model)
 75. Signal Integrity Metrics (Slow 1200mv 85c Model)
 76. Signal Integrity Metrics (Fast 1200mv 0c Model)
 77. Setup Transfers
 78. Hold Transfers
 79. Report TCCS
 80. Report RSKM
 81. Unconstrained Paths
 82. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; iic_com                                           ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6E22C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; clk                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                     ;
; speed_select:inst6|sclk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { speed_select:inst6|sclk } ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                      ;
+------------+-----------------+-------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                           ;
+------------+-----------------+-------------------------+------------------------------------------------+
; 171.7 MHz  ; 171.7 MHz       ; clk                     ;                                                ;
; 426.44 MHz ; 402.09 MHz      ; speed_select:inst6|sclk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk                     ; -4.824 ; -221.535      ;
; speed_select:inst6|sclk ; -1.345 ; -17.842       ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; speed_select:inst6|sclk ; -0.175 ; -0.843        ;
; clk                     ; 0.054  ; 0.000         ;
+-------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; clk                     ; -3.000 ; -120.473       ;
; speed_select:inst6|sclk ; -1.487 ; -40.149        ;
+-------------------------+--------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                     ;
+--------+-----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -4.824 ; iic_com:inst|num[0]         ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.748      ;
; -4.800 ; iic_com:inst|sda_r          ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.081     ; 5.720      ;
; -4.766 ; iic_com:inst|db_r[0]        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.072     ; 5.695      ;
; -4.745 ; iic_com:inst|num[1]         ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.669      ;
; -4.715 ; iic_com:inst|num[2]         ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.639      ;
; -4.628 ; iic_com:inst|sw2_r          ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.081     ; 5.548      ;
; -4.628 ; iic_com:inst|sw2_r          ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.081     ; 5.548      ;
; -4.628 ; iic_com:inst|sw2_r          ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.081     ; 5.548      ;
; -4.539 ; iic_com:inst|cstate.DATA    ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.086     ; 5.454      ;
; -4.539 ; iic_com:inst|cstate.DATA    ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.086     ; 5.454      ;
; -4.539 ; iic_com:inst|cstate.DATA    ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.086     ; 5.454      ;
; -4.502 ; iic_com:inst|cstate.ADD1    ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.423      ;
; -4.502 ; iic_com:inst|cstate.ADD1    ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.423      ;
; -4.502 ; iic_com:inst|cstate.ADD1    ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.423      ;
; -4.485 ; iic_com:inst|cnt.011        ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.406      ;
; -4.485 ; iic_com:inst|cnt.011        ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.406      ;
; -4.485 ; iic_com:inst|cnt.011        ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.406      ;
; -4.423 ; iic_com:inst|cnt.001        ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.344      ;
; -4.423 ; iic_com:inst|cnt.001        ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.344      ;
; -4.423 ; iic_com:inst|cnt.001        ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.344      ;
; -4.343 ; iic_com:inst|sw1_r          ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.081     ; 5.263      ;
; -4.343 ; iic_com:inst|sw1_r          ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.081     ; 5.263      ;
; -4.343 ; iic_com:inst|sw1_r          ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.081     ; 5.263      ;
; -4.284 ; iic_com:inst|num[0]         ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.205      ;
; -4.284 ; iic_com:inst|num[0]         ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.205      ;
; -4.284 ; iic_com:inst|num[0]         ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.205      ;
; -4.266 ; iic_com:inst|num[0]         ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.187      ;
; -4.256 ; iic_com:inst|num[0]         ; iic_com:inst|cstate.ADD1  ; clk          ; clk         ; 1.000        ; -0.080     ; 5.177      ;
; -4.256 ; iic_com:inst|cnt.001        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.077     ; 5.180      ;
; -4.230 ; iic_com:inst|num[2]         ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.151      ;
; -4.230 ; iic_com:inst|num[2]         ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.151      ;
; -4.230 ; iic_com:inst|num[2]         ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.151      ;
; -4.229 ; iic_com:inst|num[3]         ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.081     ; 5.149      ;
; -4.187 ; iic_com:inst|num[1]         ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.108      ;
; -4.177 ; iic_com:inst|num[1]         ; iic_com:inst|cstate.ADD1  ; clk          ; clk         ; 1.000        ; -0.080     ; 5.098      ;
; -4.173 ; iic_com:inst|num[1]         ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.094      ;
; -4.173 ; iic_com:inst|num[1]         ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.094      ;
; -4.173 ; iic_com:inst|num[1]         ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.080     ; 5.094      ;
; -4.157 ; iic_com:inst|num[2]         ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.080     ; 5.078      ;
; -4.147 ; iic_com:inst|num[2]         ; iic_com:inst|cstate.ADD1  ; clk          ; clk         ; 1.000        ; -0.080     ; 5.068      ;
; -4.012 ; speed_select:inst6|count[8] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.931      ;
; -4.009 ; iic_com:inst|cstate.START1  ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.077     ; 4.933      ;
; -3.913 ; iic_com:inst|cstate.ADD3    ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.075     ; 4.839      ;
; -3.913 ; iic_com:inst|cstate.ADD3    ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.075     ; 4.839      ;
; -3.913 ; iic_com:inst|cstate.ADD3    ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.075     ; 4.839      ;
; -3.871 ; iic_com:inst|num[0]         ; iic_com:inst|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.797      ;
; -3.852 ; iic_com:inst|cnt.011        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.077     ; 4.776      ;
; -3.792 ; iic_com:inst|num[1]         ; iic_com:inst|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.718      ;
; -3.776 ; speed_select:inst6|count[6] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.695      ;
; -3.774 ; iic_com:inst|cnt.011        ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.695      ;
; -3.765 ; iic_com:inst|sw2_r          ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.078     ; 4.688      ;
; -3.763 ; speed_select:inst6|count[3] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.682      ;
; -3.762 ; iic_com:inst|num[2]         ; iic_com:inst|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.075     ; 4.688      ;
; -3.760 ; iic_com:inst|cstate.START1  ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.681      ;
; -3.760 ; iic_com:inst|cstate.START1  ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.681      ;
; -3.760 ; iic_com:inst|cstate.START1  ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.080     ; 4.681      ;
; -3.755 ; iic_com:inst|cstate.ADD2    ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.075     ; 4.681      ;
; -3.755 ; iic_com:inst|cstate.ADD2    ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.075     ; 4.681      ;
; -3.755 ; iic_com:inst|cstate.ADD2    ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.075     ; 4.681      ;
; -3.746 ; iic_com:inst|cstate.ACK4    ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.075     ; 4.672      ;
; -3.733 ; speed_select:inst6|count[0] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.652      ;
; -3.729 ; iic_com:inst|db_r[5]        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.649      ;
; -3.725 ; iic_com:inst|sw1_r          ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.078     ; 4.648      ;
; -3.683 ; speed_select:inst6|count[1] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.602      ;
; -3.671 ; iic_com:inst|num[3]         ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.588      ;
; -3.665 ; iic_com:inst|cstate.STOP1   ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.080     ; 4.586      ;
; -3.664 ; iic_com:inst|num[3]         ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.084     ; 4.581      ;
; -3.664 ; iic_com:inst|num[3]         ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.084     ; 4.581      ;
; -3.664 ; iic_com:inst|num[3]         ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.084     ; 4.581      ;
; -3.663 ; iic_com:inst|db_r[4]        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.583      ;
; -3.661 ; iic_com:inst|num[3]         ; iic_com:inst|cstate.ADD1  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.578      ;
; -3.659 ; iic_com:inst|cstate.ACK1    ; iic_com:inst|db_r[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 4.580      ;
; -3.620 ; iic_com:inst|cnt.010        ; iic_com:inst|db_r[0]      ; clk          ; clk         ; 1.000        ; -0.085     ; 4.536      ;
; -3.603 ; speed_select:inst6|count[7] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.522      ;
; -3.535 ; speed_select:inst6|count[4] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.454      ;
; -3.535 ; iic_com:inst|db_r[1]        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.455      ;
; -3.474 ; iic_com:inst|sw2_r          ; iic_com:inst|num[3]       ; clk          ; clk         ; 1.000        ; -0.078     ; 4.397      ;
; -3.468 ; iic_com:inst|cnt.011        ; iic_com:inst|num[3]       ; clk          ; clk         ; 1.000        ; -0.077     ; 4.392      ;
; -3.452 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[7] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.376      ;
; -3.451 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[5] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.375      ;
; -3.447 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[6] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.371      ;
; -3.435 ; iic_com:inst|cstate.ADD1    ; iic_com:inst|num[3]       ; clk          ; clk         ; 1.000        ; -0.077     ; 4.359      ;
; -3.435 ; iic_com:inst|cstate.ACK2    ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.081     ; 4.355      ;
; -3.417 ; speed_select:inst6|count[2] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.336      ;
; -3.385 ; iic_com:inst|cstate.DATA    ; iic_com:inst|num[3]       ; clk          ; clk         ; 1.000        ; -0.083     ; 4.303      ;
; -3.370 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[4] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.294      ;
; -3.358 ; iic_com:inst|cstate.START2  ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.084     ; 4.275      ;
; -3.354 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[2] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.278      ;
; -3.354 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[3] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.278      ;
; -3.352 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[1] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.276      ;
; -3.338 ; iic_com:inst|cstate.ACK1    ; iic_com:inst|db_r[1]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.267      ;
; -3.338 ; iic_com:inst|cstate.ACK1    ; iic_com:inst|db_r[4]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.267      ;
; -3.338 ; iic_com:inst|cstate.ACK1    ; iic_com:inst|db_r[5]      ; clk          ; clk         ; 1.000        ; -0.072     ; 4.267      ;
; -3.319 ; iic_com:inst|num[0]         ; iic_com:inst|cstate.ACK1  ; clk          ; clk         ; 1.000        ; -0.085     ; 4.235      ;
; -3.299 ; iic_com:inst|cnt.010        ; iic_com:inst|db_r[1]      ; clk          ; clk         ; 1.000        ; -0.077     ; 4.223      ;
; -3.299 ; iic_com:inst|cnt.010        ; iic_com:inst|db_r[4]      ; clk          ; clk         ; 1.000        ; -0.077     ; 4.223      ;
; -3.299 ; iic_com:inst|cnt.010        ; iic_com:inst|db_r[5]      ; clk          ; clk         ; 1.000        ; -0.077     ; 4.223      ;
; -3.277 ; speed_select:inst6|count[5] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.196      ;
; -3.276 ; iic_com:inst|num[3]         ; iic_com:inst|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.198      ;
; -3.272 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[0] ; clk          ; clk         ; 1.000        ; -0.077     ; 4.196      ;
+--------+-----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'speed_select:inst6|sclk'                                                                                                                      ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.345 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 2.265      ;
; -1.253 ; uart_txd:inst5|start              ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.079     ; 2.175      ;
; -1.249 ; uart_txd:inst5|tram_datareg[1]    ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.079     ; 2.171      ;
; -1.199 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 2.119      ;
; -1.199 ; uart_txd:inst5|tram_datareg[2]    ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.079     ; 2.121      ;
; -1.169 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 2.089      ;
; -1.164 ; uart_txd:inst5|tram_datareg[0]    ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.079     ; 2.086      ;
; -1.080 ; uart_txd:inst5|shift              ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 2.000      ;
; -1.032 ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.952      ;
; -1.002 ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.922      ;
; -0.961 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.079     ; 1.883      ;
; -0.961 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.079     ; 1.883      ;
; -0.960 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.079     ; 1.882      ;
; -0.960 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.079     ; 1.882      ;
; -0.960 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.079     ; 1.882      ;
; -0.959 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.079     ; 1.881      ;
; -0.958 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.079     ; 1.880      ;
; -0.951 ; uart_txd:inst5|shift              ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.871      ;
; -0.934 ; uart_txd:inst5|shift              ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.854      ;
; -0.915 ; uart_txd:inst5|count[2]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.835      ;
; -0.914 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.078     ; 1.837      ;
; -0.900 ; uart_txd:inst5|next_state.idle    ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.820      ;
; -0.897 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[8]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.078     ; 1.820      ;
; -0.825 ; uart_txd:inst5|tram_datareg[6]    ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.080     ; 1.746      ;
; -0.815 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.735      ;
; -0.815 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.735      ;
; -0.814 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.734      ;
; -0.808 ; uart_txd:inst5|count[3]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.728      ;
; -0.808 ; uart_txd:inst5|count[3]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.728      ;
; -0.807 ; uart_txd:inst5|count[3]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.727      ;
; -0.801 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.721      ;
; -0.794 ; uart_txd:inst5|count[3]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.714      ;
; -0.763 ; uart_txd:inst5|tram_datareg[4]    ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.683      ;
; -0.761 ; uart_txd:inst5|clear              ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.681      ;
; -0.761 ; uart_txd:inst5|clear              ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.681      ;
; -0.761 ; uart_txd:inst5|clear              ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.681      ;
; -0.761 ; uart_txd:inst5|clear              ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.681      ;
; -0.755 ; uart_txd:inst5|tram_shiftreg[7]   ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.082     ; 1.674      ;
; -0.565 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.485      ;
; -0.565 ; uart_txd:inst5|count[2]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.485      ;
; -0.560 ; uart_txd:inst5|count[2]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.480      ;
; -0.560 ; uart_txd:inst5|count[2]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.480      ;
; -0.559 ; uart_txd:inst5|count[2]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.479      ;
; -0.537 ; uart_txd:inst5|tram_datareg[5]    ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.457      ;
; -0.537 ; uart_txd:inst5|tram_datareg[7]    ; uart_txd:inst5|tram_shiftreg[8]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.080     ; 1.458      ;
; -0.507 ; uart_txd:inst5|tram_datareg[3]    ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.427      ;
; -0.486 ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.406      ;
; -0.485 ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.405      ;
; -0.433 ; uart_txd:inst5|tram_shiftreg[2]   ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.353      ;
; -0.431 ; uart_txd:inst5|count[1]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.351      ;
; -0.426 ; uart_txd:inst5|count[1]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.346      ;
; -0.426 ; uart_txd:inst5|count[1]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.346      ;
; -0.425 ; uart_txd:inst5|count[1]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.345      ;
; -0.386 ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.306      ;
; -0.381 ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.301      ;
; -0.366 ; uart_txd:inst5|shift              ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.286      ;
; -0.357 ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.277      ;
; -0.351 ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.271      ;
; -0.351 ; uart_txd:inst5|count[2]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.271      ;
; -0.333 ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.253      ;
; -0.327 ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.247      ;
; -0.275 ; uart_txd:inst5|tram_shiftreg[1]   ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.195      ;
; -0.274 ; uart_txd:inst5|tram_shiftreg[3]   ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.194      ;
; -0.266 ; uart_txd:inst5|tram_shiftreg[5]   ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.186      ;
; -0.266 ; uart_txd:inst5|tram_shiftreg[6]   ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.186      ;
; -0.265 ; uart_txd:inst5|tram_shiftreg[4]   ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.185      ;
; -0.121 ; uart_txd:inst5|next_state.idle    ; uart_txd:inst5|next_state.waiting ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 1.041      ;
; -0.009 ; iic_com:inst|read_data[2]         ; uart_txd:inst5|tram_datareg[2]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.894      ; 1.894      ;
; -0.003 ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 0.923      ;
; 0.012  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 0.908      ;
; 0.038  ; uart_txd:inst5|tram_shiftreg[8]   ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 0.882      ;
; 0.071  ; iic_com:inst|read_data[0]         ; uart_txd:inst5|tram_datareg[0]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.894      ; 1.814      ;
; 0.075  ; iic_com:inst|read_data[1]         ; uart_txd:inst5|tram_datareg[1]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.894      ; 1.810      ;
; 0.098  ; uart_txd:inst5|shift              ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 0.822      ;
; 0.098  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 0.822      ;
; 0.098  ; uart_txd:inst5|clear              ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 0.822      ;
; 0.098  ; uart_txd:inst5|start              ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.081     ; 0.822      ;
; 0.452  ; iic_com:inst|read_data[5]         ; uart_txd:inst5|tram_datareg[5]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.896      ; 1.435      ;
; 0.457  ; iic_com:inst|read_data[6]         ; uart_txd:inst5|tram_datareg[6]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.896      ; 1.430      ;
; 0.465  ; iic_com:inst|read_data[4]         ; uart_txd:inst5|tram_datareg[4]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.896      ; 1.422      ;
; 0.465  ; iic_com:inst|read_data[7]         ; uart_txd:inst5|tram_datareg[7]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.896      ; 1.422      ;
; 0.467  ; iic_com:inst|read_data[3]         ; uart_txd:inst5|tram_datareg[3]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.896      ; 1.420      ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'speed_select:inst6|sclk'                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.175 ; iic_com:inst|read_data[3]         ; uart_txd:inst5|tram_datareg[3]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.160      ; 1.227      ;
; -0.170 ; iic_com:inst|read_data[4]         ; uart_txd:inst5|tram_datareg[4]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.160      ; 1.232      ;
; -0.170 ; iic_com:inst|read_data[5]         ; uart_txd:inst5|tram_datareg[5]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.160      ; 1.232      ;
; -0.169 ; iic_com:inst|read_data[6]         ; uart_txd:inst5|tram_datareg[6]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.160      ; 1.233      ;
; -0.159 ; iic_com:inst|read_data[7]         ; uart_txd:inst5|tram_datareg[7]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.160      ; 1.243      ;
; 0.262  ; iic_com:inst|read_data[0]         ; uart_txd:inst5|tram_datareg[0]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.158      ; 1.662      ;
; 0.264  ; iic_com:inst|read_data[1]         ; uart_txd:inst5|tram_datareg[1]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.158      ; 1.664      ;
; 0.376  ; iic_com:inst|read_data[2]         ; uart_txd:inst5|tram_datareg[2]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.158      ; 1.776      ;
; 0.453  ; uart_txd:inst5|start              ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_txd:inst5|shift              ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; uart_txd:inst5|clear              ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 0.746      ;
; 0.491  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 0.784      ;
; 0.502  ; uart_txd:inst5|tram_shiftreg[8]   ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 0.795      ;
; 0.534  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 0.827      ;
; 0.632  ; uart_txd:inst5|next_state.idle    ; uart_txd:inst5|next_state.waiting ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 0.925      ;
; 0.741  ; uart_txd:inst5|tram_shiftreg[1]   ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.034      ;
; 0.741  ; uart_txd:inst5|tram_shiftreg[3]   ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.034      ;
; 0.741  ; uart_txd:inst5|tram_shiftreg[4]   ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.034      ;
; 0.741  ; uart_txd:inst5|tram_shiftreg[6]   ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.034      ;
; 0.742  ; uart_txd:inst5|tram_shiftreg[5]   ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.035      ;
; 0.745  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.038      ;
; 0.748  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.041      ;
; 0.766  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.059      ;
; 0.775  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.068      ;
; 0.784  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.077      ;
; 0.786  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.079      ;
; 0.791  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.084      ;
; 0.815  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.108      ;
; 0.906  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.199      ;
; 0.931  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.224      ;
; 0.932  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.225      ;
; 0.932  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.225      ;
; 0.944  ; uart_txd:inst5|tram_shiftreg[2]   ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.237      ;
; 0.979  ; uart_txd:inst5|tram_datareg[3]    ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.272      ;
; 0.990  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.283      ;
; 0.991  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.284      ;
; 1.011  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.304      ;
; 1.032  ; uart_txd:inst5|tram_datareg[5]    ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.325      ;
; 1.046  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.339      ;
; 1.060  ; uart_txd:inst5|tram_datareg[7]    ; uart_txd:inst5|tram_shiftreg[8]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.082      ; 1.354      ;
; 1.071  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.364      ;
; 1.072  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.365      ;
; 1.072  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.365      ;
; 1.099  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.392      ;
; 1.109  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.402      ;
; 1.127  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.420      ;
; 1.136  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.429      ;
; 1.217  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.510      ;
; 1.218  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.511      ;
; 1.218  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.511      ;
; 1.230  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.523      ;
; 1.234  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.527      ;
; 1.238  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.531      ;
; 1.239  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.532      ;
; 1.239  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.532      ;
; 1.243  ; uart_txd:inst5|tram_datareg[4]    ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.536      ;
; 1.255  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.548      ;
; 1.265  ; uart_txd:inst5|tram_datareg[6]    ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.082      ; 1.559      ;
; 1.267  ; uart_txd:inst5|tram_shiftreg[7]   ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.080      ; 1.559      ;
; 1.267  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.560      ;
; 1.306  ; uart_txd:inst5|next_state.idle    ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.599      ;
; 1.307  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.600      ;
; 1.307  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.600      ;
; 1.307  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.600      ;
; 1.307  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.600      ;
; 1.331  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.084      ; 1.627      ;
; 1.344  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.637      ;
; 1.377  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[8]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.084      ; 1.673      ;
; 1.391  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.684      ;
; 1.425  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.083      ; 1.720      ;
; 1.426  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.083      ; 1.721      ;
; 1.427  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.083      ; 1.722      ;
; 1.427  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.083      ; 1.722      ;
; 1.428  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.083      ; 1.723      ;
; 1.428  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.083      ; 1.723      ;
; 1.429  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.083      ; 1.724      ;
; 1.484  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.081      ; 1.777      ;
; 1.617  ; uart_txd:inst5|tram_datareg[0]    ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.083      ; 1.912      ;
; 1.639  ; uart_txd:inst5|tram_datareg[2]    ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.083      ; 1.934      ;
; 1.679  ; uart_txd:inst5|tram_datareg[1]    ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.083      ; 1.974      ;
; 1.691  ; uart_txd:inst5|start              ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.083      ; 1.986      ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                    ;
+-------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.054 ; speed_select:inst6|sclk      ; speed_select:inst6|sclk      ; speed_select:inst6|sclk ; clk         ; 0.000        ; 2.596      ; 3.153      ;
; 0.361 ; speed_select:inst6|sclk      ; speed_select:inst6|sclk      ; speed_select:inst6|sclk ; clk         ; -0.500       ; 2.596      ; 2.960      ;
; 0.453 ; iic_com:inst|read_data[0]    ; iic_com:inst|read_data[0]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_com:inst|read_data[1]    ; iic_com:inst|read_data[1]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_com:inst|cstate.DATA     ; iic_com:inst|cstate.DATA     ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_com:inst|num[3]          ; iic_com:inst|num[3]          ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_com:inst|read_data[2]    ; iic_com:inst|read_data[2]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_com:inst|read_data[3]    ; iic_com:inst|read_data[3]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_com:inst|cstate.START2   ; iic_com:inst|cstate.START2   ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_com:inst|read_data[4]    ; iic_com:inst|read_data[4]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_com:inst|cstate.IDLE     ; iic_com:inst|cstate.IDLE     ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_com:inst|read_data[5]    ; iic_com:inst|read_data[5]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_com:inst|cstate.STOP2    ; iic_com:inst|cstate.STOP2    ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_com:inst|read_data[6]    ; iic_com:inst|read_data[6]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_com:inst|read_data[7]    ; iic_com:inst|read_data[7]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; iic_com:inst|scl_r           ; iic_com:inst|scl_r           ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; iic_com:inst|num[2]          ; iic_com:inst|num[2]          ; clk                     ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; iic_com:inst|num[1]          ; iic_com:inst|num[1]          ; clk                     ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; iic_com:inst|cstate.START1   ; iic_com:inst|cstate.START1   ; clk                     ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; iic_com:inst|cstate.ADD3     ; iic_com:inst|cstate.ADD3     ; clk                     ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; iic_com:inst|cstate.ADD2     ; iic_com:inst|cstate.ADD2     ; clk                     ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; iic_com:inst|cstate.ADD1     ; iic_com:inst|cstate.ADD1     ; clk                     ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; iic_com:inst|cstate.ACK3     ; iic_com:inst|cstate.ACK3     ; clk                     ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; iic_com:inst|cstate.ACK1     ; iic_com:inst|cstate.ACK1     ; clk                     ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; iic_com:inst|cstate.STOP1    ; iic_com:inst|cstate.STOP1    ; clk                     ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; iic_com:inst|cstate.ACK4     ; iic_com:inst|cstate.ACK4     ; clk                     ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; iic_com:inst|num[0]          ; iic_com:inst|num[0]          ; clk                     ; clk         ; 0.000        ; 0.080      ; 0.758      ;
; 0.508 ; speed_select:inst6|count[12] ; speed_select:inst6|count[12] ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.801      ;
; 0.509 ; iic_com:inst|cnt_20ms[19]    ; iic_com:inst|cnt_20ms[19]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 0.802      ;
; 0.527 ; iic_com:inst|cnt.010         ; iic_com:inst|cstate.STOP1    ; clk                     ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.564 ; iic_com:inst|cnt.001         ; iic_com:inst|cstate.ADD1     ; clk                     ; clk         ; 0.000        ; 0.080      ; 0.856      ;
; 0.724 ; iic_com:inst|cstate.ADD3     ; iic_com:inst|cstate.ACK3     ; clk                     ; clk         ; 0.000        ; 0.080      ; 1.016      ;
; 0.761 ; speed_select:inst6|count[1]  ; speed_select:inst6|count[1]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; speed_select:inst6|count[11] ; speed_select:inst6|count[11] ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; speed_select:inst6|count[3]  ; speed_select:inst6|count[3]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; iic_com:inst|cnt_delay[1]    ; iic_com:inst|cnt_delay[1]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; iic_com:inst|cnt_20ms[9]     ; iic_com:inst|cnt_20ms[9]     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; iic_com:inst|cnt_20ms[10]    ; iic_com:inst|cnt_20ms[10]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; iic_com:inst|cnt_20ms[8]     ; iic_com:inst|cnt_20ms[8]     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; iic_com:inst|cnt_delay[3]    ; iic_com:inst|cnt_delay[3]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; iic_com:inst|cnt_20ms[2]     ; iic_com:inst|cnt_20ms[2]     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; iic_com:inst|cnt_20ms[16]    ; iic_com:inst|cnt_20ms[16]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; iic_com:inst|cnt_20ms[12]    ; iic_com:inst|cnt_20ms[12]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; iic_com:inst|cnt_20ms[7]     ; iic_com:inst|cnt_20ms[7]     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; iic_com:inst|cnt_20ms[5]     ; iic_com:inst|cnt_20ms[5]     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; iic_com:inst|cnt_20ms[6]     ; iic_com:inst|cnt_20ms[6]     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; iic_com:inst|cnt_20ms[4]     ; iic_com:inst|cnt_20ms[4]     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; speed_select:inst6|count[5]  ; speed_select:inst6|count[5]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; speed_select:inst6|count[4]  ; speed_select:inst6|count[4]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; speed_select:inst6|count[7]  ; speed_select:inst6|count[7]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; iic_com:inst|cnt_20ms[11]    ; iic_com:inst|cnt_20ms[11]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; iic_com:inst|cnt_20ms[15]    ; iic_com:inst|cnt_20ms[15]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; iic_com:inst|cnt_20ms[13]    ; iic_com:inst|cnt_20ms[13]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; iic_com:inst|cnt_20ms[14]    ; iic_com:inst|cnt_20ms[14]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; speed_select:inst6|count[2]  ; speed_select:inst6|count[2]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; iic_com:inst|cnt_20ms[3]     ; iic_com:inst|cnt_20ms[3]     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; iic_com:inst|cnt_20ms[18]    ; iic_com:inst|cnt_20ms[18]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; speed_select:inst6|count[10] ; speed_select:inst6|count[10] ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; speed_select:inst6|count[8]  ; speed_select:inst6|count[8]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; speed_select:inst6|count[6]  ; speed_select:inst6|count[6]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; iic_com:inst|cnt_20ms[17]    ; iic_com:inst|cnt_20ms[17]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.059      ;
; 0.781 ; iic_com:inst|cstate.STOP2    ; iic_com:inst|cstate.IDLE     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.074      ;
; 0.786 ; speed_select:inst6|count[9]  ; speed_select:inst6|count[9]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.786 ; iic_com:inst|cnt_delay[0]    ; iic_com:inst|cnt_delay[0]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.787 ; speed_select:inst6|count[0]  ; speed_select:inst6|count[0]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.080      ;
; 0.793 ; iic_com:inst|cstate.START1   ; iic_com:inst|cstate.ADD1     ; clk                     ; clk         ; 0.000        ; 0.080      ; 1.085      ;
; 0.815 ; iic_com:inst|cstate.ACK1     ; iic_com:inst|db_r[0]         ; clk                     ; clk         ; 0.000        ; 0.080      ; 1.107      ;
; 0.833 ; iic_com:inst|cnt.001         ; iic_com:inst|cstate.STOP1    ; clk                     ; clk         ; 0.000        ; 0.080      ; 1.125      ;
; 0.835 ; iic_com:inst|cnt.001         ; iic_com:inst|cstate.START1   ; clk                     ; clk         ; 0.000        ; 0.080      ; 1.127      ;
; 0.871 ; iic_com:inst|num[1]          ; iic_com:inst|num[2]          ; clk                     ; clk         ; 0.000        ; 0.080      ; 1.163      ;
; 0.877 ; iic_com:inst|num[0]          ; iic_com:inst|num[2]          ; clk                     ; clk         ; 0.000        ; 0.080      ; 1.169      ;
; 0.881 ; iic_com:inst|num[0]          ; iic_com:inst|num[1]          ; clk                     ; clk         ; 0.000        ; 0.080      ; 1.173      ;
; 0.891 ; iic_com:inst|cnt_delay[8]    ; iic_com:inst|cnt_delay[8]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.184      ;
; 0.925 ; iic_com:inst|sda_link        ; iic_com:inst|sda_link        ; clk                     ; clk         ; 0.000        ; 0.080      ; 1.217      ;
; 0.940 ; iic_com:inst|sw2_r           ; iic_com:inst|cstate.IDLE     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 1.060 ; iic_com:inst|cstate.STOP1    ; iic_com:inst|cstate.STOP2    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.353      ;
; 1.079 ; iic_com:inst|sw1_r           ; iic_com:inst|cstate.IDLE     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.372      ;
; 1.116 ; speed_select:inst6|count[1]  ; speed_select:inst6|count[2]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; iic_com:inst|cnt_20ms[8]     ; iic_com:inst|cnt_20ms[9]     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; iic_com:inst|cnt_20ms[10]    ; iic_com:inst|cnt_20ms[11]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; speed_select:inst6|count[11] ; speed_select:inst6|count[12] ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; speed_select:inst6|count[3]  ; speed_select:inst6|count[4]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; iic_com:inst|cnt_20ms[6]     ; iic_com:inst|cnt_20ms[7]     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; iic_com:inst|cnt_20ms[4]     ; iic_com:inst|cnt_20ms[5]     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; iic_com:inst|cnt_20ms[12]    ; iic_com:inst|cnt_20ms[13]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; iic_com:inst|cnt_20ms[2]     ; iic_com:inst|cnt_20ms[3]     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; speed_select:inst6|count[7]  ; speed_select:inst6|count[8]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; speed_select:inst6|count[5]  ; speed_select:inst6|count[6]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; iic_com:inst|cstate.ACK2     ; iic_com:inst|db_r[4]         ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; iic_com:inst|cnt_20ms[14]    ; iic_com:inst|cnt_20ms[15]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; iic_com:inst|cnt_20ms[16]    ; iic_com:inst|cnt_20ms[17]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.119 ; iic_com:inst|cnt_20ms[18]    ; iic_com:inst|cnt_20ms[19]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.124 ; iic_com:inst|cnt_delay[0]    ; iic_com:inst|cnt_delay[1]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; iic_com:inst|cnt_20ms[7]     ; iic_com:inst|cnt_20ms[8]     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; iic_com:inst|cnt_20ms[5]     ; iic_com:inst|cnt_20ms[6]     ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; speed_select:inst6|count[0]  ; speed_select:inst6|count[1]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; speed_select:inst6|count[4]  ; speed_select:inst6|count[5]  ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; iic_com:inst|cnt_20ms[15]    ; iic_com:inst|cnt_20ms[16]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; iic_com:inst|cnt_20ms[11]    ; iic_com:inst|cnt_20ms[12]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; iic_com:inst|cnt_20ms[13]    ; iic_com:inst|cnt_20ms[14]    ; clk                     ; clk         ; 0.000        ; 0.081      ; 1.418      ;
+-------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt.000         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt.001         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt.010         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt.011         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[16]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[17]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[18]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[19]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ACK1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ACK2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ACK3     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ACK4     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ADD1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ADD2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ADD3     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.DATA     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.IDLE     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.START1   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.START2   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.STOP1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.STOP2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|db_r[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|db_r[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|db_r[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|db_r[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|num[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|num[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|num[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|num[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|scl_r           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|sda_link        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|sda_r           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|sw1_r           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|sw2_r           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|sclk      ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|db_r[1]         ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|db_r[4]         ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|db_r[5]         ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|num[3]          ;
; 0.240  ; 0.428        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|sda_r           ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cstate.ACK2     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cstate.IDLE     ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cstate.START2   ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cstate.STOP2    ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|scl_r           ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|sw1_r           ;
; 0.241  ; 0.429        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|sw2_r           ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cnt.000         ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cnt.001         ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cnt.010         ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cnt.011         ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cnt_20ms[10]    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cnt_20ms[11]    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cnt_20ms[12]    ;
; 0.242  ; 0.430        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cnt_20ms[13]    ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'speed_select:inst6|sclk'                                                                 ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|clear              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.idle    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.sending ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.waiting ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|shift              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|start              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[8]   ;
; 0.086  ; 0.306        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[3]    ;
; 0.086  ; 0.306        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[4]    ;
; 0.086  ; 0.306        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[5]    ;
; 0.086  ; 0.306        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[6]    ;
; 0.086  ; 0.306        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[7]    ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|clear              ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[0]           ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[1]           ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[2]           ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[3]           ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.idle    ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.sending ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.waiting ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|shift              ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|start              ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[0]    ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[1]    ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[2]    ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[0]   ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[1]   ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[2]   ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[3]   ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[4]   ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[5]   ;
; 0.087  ; 0.307        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[6]   ;
; 0.088  ; 0.308        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[7]   ;
; 0.088  ; 0.308        ; 0.220          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[8]   ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst6|sclk~clkctrl|inclk[0]       ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst6|sclk~clkctrl|outclk         ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[3]|clk         ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[4]|clk         ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[5]|clk         ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[6]|clk         ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[7]|clk         ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|clear|clk                   ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|count[0]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|count[1]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|count[2]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|count[3]|clk                ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|next_state.idle|clk         ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|next_state.sending|clk      ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|next_state.waiting|clk      ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|shift|clk                   ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|start|clk                   ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[0]|clk         ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[1]|clk         ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[2]|clk         ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[0]|clk        ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[1]|clk        ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[2]|clk        ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[3]|clk        ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[4]|clk        ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[5]|clk        ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[6]|clk        ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[7]|clk        ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[8]|clk        ;
; 0.498  ; 0.686        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[7]   ;
; 0.498  ; 0.686        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[8]   ;
; 0.499  ; 0.687        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|clear              ;
; 0.499  ; 0.687        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[0]           ;
; 0.499  ; 0.687        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[1]           ;
; 0.499  ; 0.687        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[2]           ;
; 0.499  ; 0.687        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[3]           ;
; 0.499  ; 0.687        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.idle    ;
; 0.499  ; 0.687        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.sending ;
; 0.499  ; 0.687        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.waiting ;
; 0.499  ; 0.687        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|shift              ;
; 0.499  ; 0.687        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|start              ;
; 0.499  ; 0.687        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[0]    ;
; 0.499  ; 0.687        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[1]    ;
; 0.499  ; 0.687        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[2]    ;
; 0.499  ; 0.687        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[3]    ;
; 0.499  ; 0.687        ; 0.188          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[4]    ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+------------+-------------------------+--------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise   ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+--------+-------+------------+-------------------------+
; rst_n      ; clk                     ; 2.735  ; 2.817 ; Rise       ; clk                     ;
; sda        ; clk                     ; 2.592  ; 2.912 ; Rise       ; clk                     ;
; sw1        ; clk                     ; -0.178 ; 0.092 ; Rise       ; clk                     ;
; sw2        ; clk                     ; 0.040  ; 0.281 ; Rise       ; clk                     ;
; host_ready ; speed_select:inst6|sclk ; 0.005  ; 0.199 ; Rise       ; speed_select:inst6|sclk ;
; rst_n      ; speed_select:inst6|sclk ; 0.461  ; 0.637 ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+--------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------+
; Hold Times                                                                                    ;
+------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+--------+--------+------------+-------------------------+
; rst_n      ; clk                     ; -2.023 ; -2.113 ; Rise       ; clk                     ;
; sda        ; clk                     ; -1.838 ; -2.101 ; Rise       ; clk                     ;
; sw1        ; clk                     ; 0.555  ; 0.280  ; Rise       ; clk                     ;
; sw2        ; clk                     ; 0.349  ; 0.100  ; Rise       ; clk                     ;
; host_ready ; speed_select:inst6|sclk ; 1.249  ; 1.004  ; Rise       ; speed_select:inst6|sclk ;
; rst_n      ; speed_select:inst6|sclk ; 0.805  ; 0.638  ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; scl        ; clk                     ; 7.150 ; 6.971 ; Rise       ; clk                     ;
; sda        ; clk                     ; 7.171 ; 7.416 ; Rise       ; clk                     ;
; serial_out ; speed_select:inst6|sclk ; 7.823 ; 7.684 ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; scl        ; clk                     ; 6.901 ; 6.725 ; Rise       ; clk                     ;
; sda        ; clk                     ; 6.916 ; 7.156 ; Rise       ; clk                     ;
; serial_out ; speed_select:inst6|sclk ; 7.517 ; 7.379 ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 7.598 ; 7.420 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 7.346 ; 7.168 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 7.319     ; 7.497     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 7.071     ; 7.249     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                       ;
+------------+-----------------+-------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note                                           ;
+------------+-----------------+-------------------------+------------------------------------------------+
; 182.12 MHz ; 182.12 MHz      ; clk                     ;                                                ;
; 463.18 MHz ; 402.09 MHz      ; speed_select:inst6|sclk ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk                     ; -4.491 ; -203.566      ;
; speed_select:inst6|sclk ; -1.159 ; -15.192       ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; speed_select:inst6|sclk ; -0.267 ; -1.311        ;
; clk                     ; 0.174  ; 0.000         ;
+-------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk                     ; -3.000 ; -120.473      ;
; speed_select:inst6|sclk ; -1.487 ; -41.781       ;
+-------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+-----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -4.491 ; iic_com:inst|db_r[0]        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.062     ; 5.431      ;
; -4.487 ; iic_com:inst|num[0]         ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.068     ; 5.421      ;
; -4.475 ; iic_com:inst|sda_r          ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.073     ; 5.404      ;
; -4.422 ; iic_com:inst|num[1]         ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.068     ; 5.356      ;
; -4.386 ; iic_com:inst|num[2]         ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.068     ; 5.320      ;
; -4.374 ; iic_com:inst|sw2_r          ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.303      ;
; -4.374 ; iic_com:inst|sw2_r          ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.303      ;
; -4.374 ; iic_com:inst|sw2_r          ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.303      ;
; -4.283 ; iic_com:inst|cstate.DATA    ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.075     ; 5.210      ;
; -4.283 ; iic_com:inst|cstate.DATA    ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.075     ; 5.210      ;
; -4.283 ; iic_com:inst|cstate.DATA    ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.075     ; 5.210      ;
; -4.146 ; iic_com:inst|cstate.ADD1    ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; iic_com:inst|cstate.ADD1    ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.146 ; iic_com:inst|cstate.ADD1    ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.072     ; 5.076      ;
; -4.140 ; iic_com:inst|cnt.011        ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.072     ; 5.070      ;
; -4.140 ; iic_com:inst|cnt.011        ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 5.070      ;
; -4.140 ; iic_com:inst|cnt.011        ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.072     ; 5.070      ;
; -4.102 ; iic_com:inst|sw1_r          ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.031      ;
; -4.102 ; iic_com:inst|sw1_r          ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.031      ;
; -4.102 ; iic_com:inst|sw1_r          ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.073     ; 5.031      ;
; -4.097 ; iic_com:inst|cnt.001        ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.072     ; 5.027      ;
; -4.097 ; iic_com:inst|cnt.001        ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 5.027      ;
; -4.097 ; iic_com:inst|cnt.001        ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.072     ; 5.027      ;
; -4.022 ; iic_com:inst|num[0]         ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.952      ;
; -4.019 ; iic_com:inst|num[0]         ; iic_com:inst|cstate.ADD1  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.949      ;
; -3.979 ; iic_com:inst|cnt.001        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.068     ; 4.913      ;
; -3.957 ; iic_com:inst|num[1]         ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.887      ;
; -3.954 ; iic_com:inst|num[1]         ; iic_com:inst|cstate.ADD1  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.884      ;
; -3.921 ; iic_com:inst|num[2]         ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.851      ;
; -3.918 ; iic_com:inst|num[2]         ; iic_com:inst|cstate.ADD1  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.848      ;
; -3.863 ; iic_com:inst|num[3]         ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.073     ; 4.792      ;
; -3.862 ; iic_com:inst|num[0]         ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.792      ;
; -3.862 ; iic_com:inst|num[0]         ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.792      ;
; -3.862 ; iic_com:inst|num[0]         ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.792      ;
; -3.809 ; iic_com:inst|num[2]         ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.739      ;
; -3.809 ; iic_com:inst|num[2]         ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.739      ;
; -3.809 ; iic_com:inst|num[2]         ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.739      ;
; -3.767 ; iic_com:inst|cstate.START1  ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.068     ; 4.701      ;
; -3.756 ; iic_com:inst|num[1]         ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.686      ;
; -3.756 ; iic_com:inst|num[1]         ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.686      ;
; -3.756 ; iic_com:inst|num[1]         ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.686      ;
; -3.678 ; speed_select:inst6|count[8] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.607      ;
; -3.656 ; iic_com:inst|num[0]         ; iic_com:inst|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.070     ; 4.588      ;
; -3.636 ; iic_com:inst|cnt.011        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.068     ; 4.570      ;
; -3.591 ; iic_com:inst|num[1]         ; iic_com:inst|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.070     ; 4.523      ;
; -3.560 ; iic_com:inst|cstate.ADD3    ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.066     ; 4.496      ;
; -3.560 ; iic_com:inst|cstate.ADD3    ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.066     ; 4.496      ;
; -3.560 ; iic_com:inst|cstate.ADD3    ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.066     ; 4.496      ;
; -3.555 ; iic_com:inst|num[2]         ; iic_com:inst|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.070     ; 4.487      ;
; -3.509 ; speed_select:inst6|count[3] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.438      ;
; -3.495 ; iic_com:inst|db_r[5]        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.073     ; 4.424      ;
; -3.492 ; iic_com:inst|sw2_r          ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.069     ; 4.425      ;
; -3.479 ; speed_select:inst6|count[6] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.408      ;
; -3.456 ; iic_com:inst|cstate.ACK4    ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.066     ; 4.392      ;
; -3.449 ; iic_com:inst|cnt.011        ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.379      ;
; -3.443 ; speed_select:inst6|count[1] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.372      ;
; -3.436 ; iic_com:inst|db_r[4]        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.073     ; 4.365      ;
; -3.422 ; speed_select:inst6|count[0] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.351      ;
; -3.421 ; iic_com:inst|sw1_r          ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.069     ; 4.354      ;
; -3.414 ; iic_com:inst|cstate.START1  ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.344      ;
; -3.414 ; iic_com:inst|cstate.START1  ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.344      ;
; -3.414 ; iic_com:inst|cstate.START1  ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.072     ; 4.344      ;
; -3.398 ; iic_com:inst|num[3]         ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.077     ; 4.323      ;
; -3.395 ; iic_com:inst|num[3]         ; iic_com:inst|cstate.ADD1  ; clk          ; clk         ; 1.000        ; -0.077     ; 4.320      ;
; -3.392 ; iic_com:inst|cstate.ACK1    ; iic_com:inst|db_r[0]      ; clk          ; clk         ; 1.000        ; -0.073     ; 4.321      ;
; -3.390 ; iic_com:inst|cstate.ADD2    ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.066     ; 4.326      ;
; -3.390 ; iic_com:inst|cstate.ADD2    ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.066     ; 4.326      ;
; -3.390 ; iic_com:inst|cstate.ADD2    ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.066     ; 4.326      ;
; -3.371 ; iic_com:inst|cstate.STOP1   ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.301      ;
; -3.354 ; iic_com:inst|cnt.010        ; iic_com:inst|db_r[0]      ; clk          ; clk         ; 1.000        ; -0.079     ; 4.277      ;
; -3.344 ; iic_com:inst|num[3]         ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.077     ; 4.269      ;
; -3.344 ; iic_com:inst|num[3]         ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.077     ; 4.269      ;
; -3.344 ; iic_com:inst|num[3]         ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.077     ; 4.269      ;
; -3.321 ; speed_select:inst6|count[7] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.250      ;
; -3.306 ; speed_select:inst6|count[4] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.235      ;
; -3.293 ; iic_com:inst|db_r[1]        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.073     ; 4.222      ;
; -3.256 ; iic_com:inst|sw2_r          ; iic_com:inst|num[3]       ; clk          ; clk         ; 1.000        ; -0.069     ; 4.189      ;
; -3.240 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.173      ;
; -3.240 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.173      ;
; -3.234 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.167      ;
; -3.168 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.101      ;
; -3.165 ; iic_com:inst|cstate.DATA    ; iic_com:inst|num[3]       ; clk          ; clk         ; 1.000        ; -0.071     ; 4.096      ;
; -3.146 ; speed_select:inst6|count[2] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.075      ;
; -3.140 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.073      ;
; -3.139 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.072      ;
; -3.138 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.071      ;
; -3.115 ; iic_com:inst|cnt.011        ; iic_com:inst|num[3]       ; clk          ; clk         ; 1.000        ; -0.068     ; 4.049      ;
; -3.101 ; iic_com:inst|num[0]         ; iic_com:inst|cstate.ACK1  ; clk          ; clk         ; 1.000        ; -0.079     ; 4.024      ;
; -3.101 ; iic_com:inst|cstate.ACK2    ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.072     ; 4.031      ;
; -3.094 ; iic_com:inst|cstate.ADD1    ; iic_com:inst|num[3]       ; clk          ; clk         ; 1.000        ; -0.068     ; 4.028      ;
; -3.089 ; iic_com:inst|cstate.START2  ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.076     ; 4.015      ;
; -3.079 ; iic_com:inst|cstate.ACK1    ; iic_com:inst|db_r[1]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.019      ;
; -3.079 ; iic_com:inst|cstate.ACK1    ; iic_com:inst|db_r[4]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.019      ;
; -3.079 ; iic_com:inst|cstate.ACK1    ; iic_com:inst|db_r[5]      ; clk          ; clk         ; 1.000        ; -0.062     ; 4.019      ;
; -3.068 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 4.001      ;
; -3.061 ; speed_select:inst6|count[5] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.990      ;
; -3.061 ; iic_com:inst|num[0]         ; iic_com:inst|cstate.ADD3  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.984      ;
; -3.047 ; iic_com:inst|num[0]         ; iic_com:inst|cstate.ACK3  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.970      ;
; -3.047 ; iic_com:inst|num[0]         ; iic_com:inst|cstate.ACK4  ; clk          ; clk         ; 1.000        ; -0.079     ; 3.970      ;
; -3.041 ; iic_com:inst|cnt.010        ; iic_com:inst|db_r[1]      ; clk          ; clk         ; 1.000        ; -0.068     ; 3.975      ;
+--------+-----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'speed_select:inst6|sclk'                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.159 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 2.088      ;
; -1.137 ; uart_txd:inst5|tram_datareg[1]    ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.072     ; 2.067      ;
; -1.126 ; uart_txd:inst5|start              ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.072     ; 2.056      ;
; -1.084 ; uart_txd:inst5|tram_datareg[2]    ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.072     ; 2.014      ;
; -1.048 ; uart_txd:inst5|tram_datareg[0]    ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.072     ; 1.978      ;
; -1.033 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.962      ;
; -0.994 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.923      ;
; -0.889 ; uart_txd:inst5|shift              ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.818      ;
; -0.846 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.072     ; 1.776      ;
; -0.846 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.072     ; 1.776      ;
; -0.845 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.072     ; 1.775      ;
; -0.845 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.072     ; 1.775      ;
; -0.845 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.072     ; 1.775      ;
; -0.844 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.072     ; 1.774      ;
; -0.843 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.072     ; 1.773      ;
; -0.827 ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.756      ;
; -0.794 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.069     ; 1.727      ;
; -0.788 ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.717      ;
; -0.767 ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[8]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.069     ; 1.700      ;
; -0.763 ; uart_txd:inst5|shift              ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.692      ;
; -0.752 ; uart_txd:inst5|shift              ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.681      ;
; -0.750 ; uart_txd:inst5|next_state.idle    ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.679      ;
; -0.748 ; uart_txd:inst5|count[2]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.677      ;
; -0.721 ; uart_txd:inst5|tram_datareg[6]    ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.070     ; 1.653      ;
; -0.670 ; uart_txd:inst5|tram_datareg[4]    ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.599      ;
; -0.655 ; uart_txd:inst5|tram_shiftreg[7]   ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.076     ; 1.581      ;
; -0.642 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.571      ;
; -0.642 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.571      ;
; -0.641 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.570      ;
; -0.635 ; uart_txd:inst5|count[3]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.564      ;
; -0.635 ; uart_txd:inst5|count[3]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.564      ;
; -0.634 ; uart_txd:inst5|count[3]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.563      ;
; -0.622 ; uart_txd:inst5|clear              ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.551      ;
; -0.622 ; uart_txd:inst5|clear              ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.551      ;
; -0.622 ; uart_txd:inst5|clear              ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.551      ;
; -0.622 ; uart_txd:inst5|clear              ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.551      ;
; -0.622 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.551      ;
; -0.615 ; uart_txd:inst5|count[3]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.544      ;
; -0.452 ; uart_txd:inst5|tram_datareg[7]    ; uart_txd:inst5|tram_shiftreg[8]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.070     ; 1.384      ;
; -0.440 ; uart_txd:inst5|count[2]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.369      ;
; -0.427 ; uart_txd:inst5|count[2]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.356      ;
; -0.427 ; uart_txd:inst5|count[2]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.356      ;
; -0.427 ; uart_txd:inst5|count[2]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.356      ;
; -0.426 ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.355      ;
; -0.425 ; uart_txd:inst5|tram_datareg[5]    ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.354      ;
; -0.390 ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.319      ;
; -0.389 ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.318      ;
; -0.364 ; uart_txd:inst5|tram_datareg[3]    ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.293      ;
; -0.314 ; uart_txd:inst5|tram_shiftreg[2]   ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.243      ;
; -0.314 ; uart_txd:inst5|count[1]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.243      ;
; -0.301 ; uart_txd:inst5|count[1]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.230      ;
; -0.301 ; uart_txd:inst5|count[1]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.230      ;
; -0.301 ; uart_txd:inst5|count[1]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.230      ;
; -0.246 ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.175      ;
; -0.245 ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.174      ;
; -0.232 ; uart_txd:inst5|shift              ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.161      ;
; -0.219 ; uart_txd:inst5|count[2]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.148      ;
; -0.219 ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.148      ;
; -0.215 ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.144      ;
; -0.204 ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.133      ;
; -0.195 ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.124      ;
; -0.147 ; uart_txd:inst5|tram_shiftreg[1]   ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.076      ;
; -0.147 ; uart_txd:inst5|tram_shiftreg[3]   ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.076      ;
; -0.139 ; uart_txd:inst5|tram_shiftreg[5]   ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.068      ;
; -0.138 ; uart_txd:inst5|tram_shiftreg[4]   ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.067      ;
; -0.138 ; uart_txd:inst5|tram_shiftreg[6]   ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 1.067      ;
; -0.022 ; uart_txd:inst5|next_state.idle    ; uart_txd:inst5|next_state.waiting ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 0.951      ;
; 0.097  ; iic_com:inst|read_data[2]         ; uart_txd:inst5|tram_datareg[2]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.910      ; 1.805      ;
; 0.099  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 0.830      ;
; 0.102  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 0.827      ;
; 0.133  ; uart_txd:inst5|tram_shiftreg[8]   ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 0.796      ;
; 0.164  ; iic_com:inst|read_data[1]         ; uart_txd:inst5|tram_datareg[1]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.910      ; 1.738      ;
; 0.167  ; iic_com:inst|read_data[0]         ; uart_txd:inst5|tram_datareg[0]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.910      ; 1.735      ;
; 0.184  ; uart_txd:inst5|shift              ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 0.745      ;
; 0.184  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 0.745      ;
; 0.184  ; uart_txd:inst5|clear              ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 0.745      ;
; 0.184  ; uart_txd:inst5|start              ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.073     ; 0.745      ;
; 0.596  ; iic_com:inst|read_data[7]         ; uart_txd:inst5|tram_datareg[7]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.911      ; 1.307      ;
; 0.603  ; iic_com:inst|read_data[4]         ; uart_txd:inst5|tram_datareg[4]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.911      ; 1.300      ;
; 0.603  ; iic_com:inst|read_data[6]         ; uart_txd:inst5|tram_datareg[6]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.911      ; 1.300      ;
; 0.605  ; iic_com:inst|read_data[5]         ; uart_txd:inst5|tram_datareg[5]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.911      ; 1.298      ;
; 0.608  ; iic_com:inst|read_data[3]         ; uart_txd:inst5|tram_datareg[3]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.911      ; 1.295      ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'speed_select:inst6|sclk'                                                                                                                        ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.267 ; iic_com:inst|read_data[3]         ; uart_txd:inst5|tram_datareg[3]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.154      ; 1.112      ;
; -0.265 ; iic_com:inst|read_data[4]         ; uart_txd:inst5|tram_datareg[4]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.154      ; 1.114      ;
; -0.265 ; iic_com:inst|read_data[7]         ; uart_txd:inst5|tram_datareg[7]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.154      ; 1.114      ;
; -0.260 ; iic_com:inst|read_data[6]         ; uart_txd:inst5|tram_datareg[6]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.154      ; 1.119      ;
; -0.254 ; iic_com:inst|read_data[5]         ; uart_txd:inst5|tram_datareg[5]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.154      ; 1.125      ;
; 0.112  ; iic_com:inst|read_data[0]         ; uart_txd:inst5|tram_datareg[0]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.153      ; 1.490      ;
; 0.114  ; iic_com:inst|read_data[1]         ; uart_txd:inst5|tram_datareg[1]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.153      ; 1.492      ;
; 0.220  ; iic_com:inst|read_data[2]         ; uart_txd:inst5|tram_datareg[2]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 1.153      ; 1.598      ;
; 0.401  ; uart_txd:inst5|start              ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_txd:inst5|shift              ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; uart_txd:inst5|clear              ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.669      ;
; 0.455  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.723      ;
; 0.471  ; uart_txd:inst5|tram_shiftreg[8]   ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.739      ;
; 0.499  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.767      ;
; 0.586  ; uart_txd:inst5|next_state.idle    ; uart_txd:inst5|next_state.waiting ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.854      ;
; 0.688  ; uart_txd:inst5|tram_shiftreg[1]   ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.956      ;
; 0.688  ; uart_txd:inst5|tram_shiftreg[3]   ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.956      ;
; 0.689  ; uart_txd:inst5|tram_shiftreg[4]   ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.957      ;
; 0.690  ; uart_txd:inst5|tram_shiftreg[5]   ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.958      ;
; 0.690  ; uart_txd:inst5|tram_shiftreg[6]   ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.958      ;
; 0.693  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.961      ;
; 0.697  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.965      ;
; 0.716  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.984      ;
; 0.718  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.986      ;
; 0.730  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 0.998      ;
; 0.739  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.007      ;
; 0.744  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.012      ;
; 0.761  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.029      ;
; 0.828  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.096      ;
; 0.854  ; uart_txd:inst5|tram_shiftreg[2]   ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.122      ;
; 0.855  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.123      ;
; 0.855  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.123      ;
; 0.855  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.123      ;
; 0.882  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.150      ;
; 0.882  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.150      ;
; 0.893  ; uart_txd:inst5|tram_datareg[3]    ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.161      ;
; 0.896  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.164      ;
; 0.917  ; uart_txd:inst5|tram_datareg[5]    ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.185      ;
; 0.944  ; uart_txd:inst5|tram_datareg[7]    ; uart_txd:inst5|tram_shiftreg[8]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.076      ; 1.215      ;
; 0.958  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.226      ;
; 0.985  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.253      ;
; 0.985  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.253      ;
; 0.985  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.253      ;
; 1.016  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.284      ;
; 1.017  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.285      ;
; 1.029  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.297      ;
; 1.045  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.313      ;
; 1.106  ; uart_txd:inst5|tram_datareg[4]    ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.374      ;
; 1.113  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.381      ;
; 1.126  ; uart_txd:inst5|tram_datareg[6]    ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.076      ; 1.397      ;
; 1.128  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.396      ;
; 1.128  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.396      ;
; 1.128  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.396      ;
; 1.133  ; uart_txd:inst5|tram_shiftreg[7]   ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.070      ; 1.398      ;
; 1.147  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.415      ;
; 1.147  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.415      ;
; 1.147  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.415      ;
; 1.150  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.418      ;
; 1.151  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.419      ;
; 1.169  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.437      ;
; 1.185  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.077      ; 1.457      ;
; 1.190  ; uart_txd:inst5|next_state.idle    ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.458      ;
; 1.200  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.468      ;
; 1.225  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.493      ;
; 1.225  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.493      ;
; 1.225  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.493      ;
; 1.225  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.493      ;
; 1.228  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[8]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.077      ; 1.500      ;
; 1.271  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.074      ; 1.540      ;
; 1.272  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.074      ; 1.541      ;
; 1.273  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.074      ; 1.542      ;
; 1.273  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.074      ; 1.542      ;
; 1.273  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.074      ; 1.542      ;
; 1.274  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.074      ; 1.543      ;
; 1.274  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.074      ; 1.543      ;
; 1.305  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.573      ;
; 1.322  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.073      ; 1.590      ;
; 1.447  ; uart_txd:inst5|tram_datareg[0]    ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.074      ; 1.716      ;
; 1.470  ; uart_txd:inst5|tram_datareg[2]    ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.074      ; 1.739      ;
; 1.503  ; uart_txd:inst5|tram_datareg[1]    ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.074      ; 1.772      ;
; 1.514  ; uart_txd:inst5|start              ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.074      ; 1.783      ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                     ;
+-------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.174 ; speed_select:inst6|sclk      ; speed_select:inst6|sclk      ; speed_select:inst6|sclk ; clk         ; 0.000        ; 2.382      ; 3.021      ;
; 0.291 ; speed_select:inst6|sclk      ; speed_select:inst6|sclk      ; speed_select:inst6|sclk ; clk         ; -0.500       ; 2.382      ; 2.638      ;
; 0.401 ; iic_com:inst|read_data[0]    ; iic_com:inst|read_data[0]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|read_data[1]    ; iic_com:inst|read_data[1]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|cstate.DATA     ; iic_com:inst|cstate.DATA     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|num[3]          ; iic_com:inst|num[3]          ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|read_data[2]    ; iic_com:inst|read_data[2]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|cstate.ADD3     ; iic_com:inst|cstate.ADD3     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|cstate.ADD2     ; iic_com:inst|cstate.ADD2     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|read_data[3]    ; iic_com:inst|read_data[3]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|cstate.ACK3     ; iic_com:inst|cstate.ACK3     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|cstate.START2   ; iic_com:inst|cstate.START2   ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|read_data[4]    ; iic_com:inst|read_data[4]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|cstate.IDLE     ; iic_com:inst|cstate.IDLE     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|cstate.ACK1     ; iic_com:inst|cstate.ACK1     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|read_data[5]    ; iic_com:inst|read_data[5]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|cstate.STOP2    ; iic_com:inst|cstate.STOP2    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|read_data[6]    ; iic_com:inst|read_data[6]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|read_data[7]    ; iic_com:inst|read_data[7]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|cstate.ACK4     ; iic_com:inst|cstate.ACK4     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; iic_com:inst|scl_r           ; iic_com:inst|scl_r           ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; iic_com:inst|num[2]          ; iic_com:inst|num[2]          ; clk                     ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iic_com:inst|num[1]          ; iic_com:inst|num[1]          ; clk                     ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iic_com:inst|cstate.START1   ; iic_com:inst|cstate.START1   ; clk                     ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iic_com:inst|cstate.ADD1     ; iic_com:inst|cstate.ADD1     ; clk                     ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; iic_com:inst|cstate.STOP1    ; iic_com:inst|cstate.STOP1    ; clk                     ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; iic_com:inst|num[0]          ; iic_com:inst|num[0]          ; clk                     ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.468 ; speed_select:inst6|count[12] ; speed_select:inst6|count[12] ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.469 ; iic_com:inst|cnt_20ms[19]    ; iic_com:inst|cnt_20ms[19]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.737      ;
; 0.492 ; iic_com:inst|cnt.010         ; iic_com:inst|cstate.STOP1    ; clk                     ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.528 ; iic_com:inst|cnt.001         ; iic_com:inst|cstate.ADD1     ; clk                     ; clk         ; 0.000        ; 0.072      ; 0.795      ;
; 0.643 ; iic_com:inst|cstate.ADD3     ; iic_com:inst|cstate.ACK3     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.911      ;
; 0.705 ; speed_select:inst6|count[3]  ; speed_select:inst6|count[3]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; speed_select:inst6|count[1]  ; speed_select:inst6|count[1]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; speed_select:inst6|count[11] ; speed_select:inst6|count[11] ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; iic_com:inst|cnt_20ms[9]     ; iic_com:inst|cnt_20ms[9]     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; iic_com:inst|cnt_20ms[16]    ; iic_com:inst|cnt_20ms[16]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; iic_com:inst|cnt_delay[1]    ; iic_com:inst|cnt_delay[1]    ; clk                     ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; iic_com:inst|cnt_20ms[10]    ; iic_com:inst|cnt_20ms[10]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; iic_com:inst|cnt_20ms[8]     ; iic_com:inst|cnt_20ms[8]     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; iic_com:inst|cnt_20ms[13]    ; iic_com:inst|cnt_20ms[13]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; iic_com:inst|cnt_20ms[12]    ; iic_com:inst|cnt_20ms[12]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; iic_com:inst|cnt_20ms[7]     ; iic_com:inst|cnt_20ms[7]     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; iic_com:inst|cnt_20ms[5]     ; iic_com:inst|cnt_20ms[5]     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; iic_com:inst|cnt_20ms[6]     ; iic_com:inst|cnt_20ms[6]     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; speed_select:inst6|count[4]  ; speed_select:inst6|count[4]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; iic_com:inst|cnt_delay[3]    ; iic_com:inst|cnt_delay[3]    ; clk                     ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; iic_com:inst|cnt_20ms[2]     ; iic_com:inst|cnt_20ms[2]     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; iic_com:inst|cnt_20ms[15]    ; iic_com:inst|cnt_20ms[15]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; iic_com:inst|cnt_20ms[14]    ; iic_com:inst|cnt_20ms[14]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; iic_com:inst|cnt_20ms[4]     ; iic_com:inst|cnt_20ms[4]     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; speed_select:inst6|count[5]  ; speed_select:inst6|count[5]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; speed_select:inst6|count[7]  ; speed_select:inst6|count[7]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; iic_com:inst|cnt_20ms[18]    ; iic_com:inst|cnt_20ms[18]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; iic_com:inst|cnt_20ms[11]    ; iic_com:inst|cnt_20ms[11]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; speed_select:inst6|count[10] ; speed_select:inst6|count[10] ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; speed_select:inst6|count[2]  ; speed_select:inst6|count[2]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; iic_com:inst|cnt_20ms[3]     ; iic_com:inst|cnt_20ms[3]     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; speed_select:inst6|count[8]  ; speed_select:inst6|count[8]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; speed_select:inst6|count[6]  ; speed_select:inst6|count[6]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; iic_com:inst|cnt_20ms[17]    ; iic_com:inst|cnt_20ms[17]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.728 ; speed_select:inst6|count[9]  ; speed_select:inst6|count[9]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.996      ;
; 0.730 ; iic_com:inst|cstate.STOP2    ; iic_com:inst|cstate.IDLE     ; clk                     ; clk         ; 0.000        ; 0.073      ; 0.998      ;
; 0.734 ; speed_select:inst6|count[0]  ; speed_select:inst6|count[0]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.002      ;
; 0.734 ; iic_com:inst|cnt_delay[0]    ; iic_com:inst|cnt_delay[0]    ; clk                     ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.738 ; iic_com:inst|cstate.START1   ; iic_com:inst|cstate.ADD1     ; clk                     ; clk         ; 0.000        ; 0.072      ; 1.005      ;
; 0.755 ; iic_com:inst|cstate.ACK1     ; iic_com:inst|db_r[0]         ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.023      ;
; 0.779 ; iic_com:inst|cnt.001         ; iic_com:inst|cstate.STOP1    ; clk                     ; clk         ; 0.000        ; 0.072      ; 1.046      ;
; 0.781 ; iic_com:inst|cnt.001         ; iic_com:inst|cstate.START1   ; clk                     ; clk         ; 0.000        ; 0.072      ; 1.048      ;
; 0.806 ; iic_com:inst|num[1]          ; iic_com:inst|num[2]          ; clk                     ; clk         ; 0.000        ; 0.072      ; 1.073      ;
; 0.813 ; iic_com:inst|cnt_delay[8]    ; iic_com:inst|cnt_delay[8]    ; clk                     ; clk         ; 0.000        ; 0.072      ; 1.080      ;
; 0.815 ; iic_com:inst|num[0]          ; iic_com:inst|num[2]          ; clk                     ; clk         ; 0.000        ; 0.072      ; 1.082      ;
; 0.818 ; iic_com:inst|num[0]          ; iic_com:inst|num[1]          ; clk                     ; clk         ; 0.000        ; 0.072      ; 1.085      ;
; 0.844 ; iic_com:inst|sda_link        ; iic_com:inst|sda_link        ; clk                     ; clk         ; 0.000        ; 0.072      ; 1.111      ;
; 0.862 ; iic_com:inst|sw2_r           ; iic_com:inst|cstate.IDLE     ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.130      ;
; 0.946 ; iic_com:inst|cstate.STOP1    ; iic_com:inst|cstate.STOP2    ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.214      ;
; 0.990 ; iic_com:inst|cstate.ACK2     ; iic_com:inst|db_r[4]         ; clk                     ; clk         ; 0.000        ; 0.074      ; 1.259      ;
; 0.991 ; iic_com:inst|sw1_r           ; iic_com:inst|cstate.IDLE     ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.259      ;
; 1.000 ; iic_com:inst|cnt_delay[0]    ; iic_com:inst|cnt.010         ; clk                     ; clk         ; 0.000        ; 0.076      ; 1.271      ;
; 1.005 ; iic_com:inst|cnt_delay[0]    ; iic_com:inst|cnt.000         ; clk                     ; clk         ; 0.000        ; 0.076      ; 1.276      ;
; 1.026 ; iic_com:inst|cnt_20ms[7]     ; iic_com:inst|cnt_20ms[8]     ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; iic_com:inst|cnt_20ms[5]     ; iic_com:inst|cnt_20ms[6]     ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; iic_com:inst|cnt_20ms[13]    ; iic_com:inst|cnt_20ms[14]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; speed_select:inst6|count[3]  ; speed_select:inst6|count[4]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; speed_select:inst6|count[1]  ; speed_select:inst6|count[2]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; speed_select:inst6|count[4]  ; speed_select:inst6|count[5]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; iic_com:inst|cnt_20ms[15]    ; iic_com:inst|cnt_20ms[16]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; iic_com:inst|cnt_20ms[9]     ; iic_com:inst|cnt_20ms[10]    ; clk                     ; clk         ; 0.000        ; 0.071      ; 1.293      ;
; 1.028 ; speed_select:inst6|count[11] ; speed_select:inst6|count[12] ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; speed_select:inst6|count[0]  ; speed_select:inst6|count[1]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; iic_com:inst|cnt_delay[0]    ; iic_com:inst|cnt_delay[1]    ; clk                     ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; iic_com:inst|cnt_20ms[11]    ; iic_com:inst|cnt_20ms[12]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; iic_com:inst|cnt_20ms[16]    ; iic_com:inst|cnt_20ms[17]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; speed_select:inst6|count[2]  ; speed_select:inst6|count[3]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; speed_select:inst6|count[10] ; speed_select:inst6|count[11] ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; iic_com:inst|cnt_20ms[3]     ; iic_com:inst|cnt_20ms[4]     ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; iic_com:inst|cnt_delay[2]    ; iic_com:inst|cnt_delay[3]    ; clk                     ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; speed_select:inst6|count[6]  ; speed_select:inst6|count[7]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; speed_select:inst6|count[8]  ; speed_select:inst6|count[9]  ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.030 ; iic_com:inst|cnt_20ms[17]    ; iic_com:inst|cnt_20ms[18]    ; clk                     ; clk         ; 0.000        ; 0.073      ; 1.298      ;
+-------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt.000         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt.001         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt.010         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt.011         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[10]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[11]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[12]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[13]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[14]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[15]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[16]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[17]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[18]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[19]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[4]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[5]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[6]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[7]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[8]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[9]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[8]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ACK1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ACK2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ACK3     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ACK4     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ADD1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ADD2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ADD3     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.DATA     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.IDLE     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.START1   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.START2   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.STOP1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.STOP2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|db_r[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|db_r[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|db_r[4]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|db_r[5]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|num[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|num[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|num[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|num[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|scl_r           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|sda_link        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|sda_r           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|sw1_r           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; iic_com:inst|sw2_r           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|sclk      ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|db_r[1]         ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|db_r[4]         ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|db_r[5]         ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|num[3]          ;
; 0.250  ; 0.434        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|sda_r           ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cstate.ACK1     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cstate.ACK2     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cstate.ACK3     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cstate.ACK4     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cstate.ADD2     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cstate.ADD3     ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cstate.START2   ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|db_r[0]         ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|read_data[0]    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|read_data[1]    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|read_data[2]    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|read_data[3]    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|read_data[4]    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|read_data[5]    ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|read_data[6]    ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'speed_select:inst6|sclk'                                                                  ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|clear              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.idle    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.sending ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.waiting ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|shift              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|start              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[8]   ;
; -0.061 ; 0.155        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[3]    ;
; -0.061 ; 0.155        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[4]    ;
; -0.061 ; 0.155        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[5]    ;
; -0.061 ; 0.155        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[6]    ;
; -0.061 ; 0.155        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[7]    ;
; -0.061 ; 0.155        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[0]   ;
; -0.061 ; 0.155        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[1]   ;
; -0.061 ; 0.155        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[2]   ;
; -0.061 ; 0.155        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[3]   ;
; -0.061 ; 0.155        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[4]   ;
; -0.061 ; 0.155        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[5]   ;
; -0.061 ; 0.155        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[6]   ;
; -0.060 ; 0.156        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|clear              ;
; -0.060 ; 0.156        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[0]           ;
; -0.060 ; 0.156        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[1]           ;
; -0.060 ; 0.156        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[2]           ;
; -0.060 ; 0.156        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[3]           ;
; -0.060 ; 0.156        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.idle    ;
; -0.060 ; 0.156        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.sending ;
; -0.060 ; 0.156        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.waiting ;
; -0.060 ; 0.156        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|shift              ;
; -0.060 ; 0.156        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|start              ;
; -0.060 ; 0.156        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[0]    ;
; -0.060 ; 0.156        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[1]    ;
; -0.060 ; 0.156        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[2]    ;
; -0.060 ; 0.156        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[7]   ;
; -0.060 ; 0.156        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[8]   ;
; 0.186  ; 0.186        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst6|sclk~clkctrl|inclk[0]       ;
; 0.186  ; 0.186        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst6|sclk~clkctrl|outclk         ;
; 0.209  ; 0.209        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[3]|clk         ;
; 0.209  ; 0.209        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[4]|clk         ;
; 0.209  ; 0.209        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[5]|clk         ;
; 0.209  ; 0.209        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[6]|clk         ;
; 0.209  ; 0.209        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[7]|clk         ;
; 0.209  ; 0.209        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[0]|clk        ;
; 0.209  ; 0.209        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[1]|clk        ;
; 0.209  ; 0.209        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[2]|clk        ;
; 0.209  ; 0.209        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[3]|clk        ;
; 0.209  ; 0.209        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[4]|clk        ;
; 0.209  ; 0.209        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[5]|clk        ;
; 0.209  ; 0.209        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[6]|clk        ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|clear|clk                   ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|count[0]|clk                ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|count[1]|clk                ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|count[2]|clk                ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|count[3]|clk                ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|next_state.idle|clk         ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|next_state.sending|clk      ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|next_state.waiting|clk      ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|shift|clk                   ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|start|clk                   ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[0]|clk         ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[1]|clk         ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[2]|clk         ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[7]|clk        ;
; 0.210  ; 0.210        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[8]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; inst6|sclk|q                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst6|sclk|q                      ;
; 0.645  ; 0.829        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|clear              ;
; 0.645  ; 0.829        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[0]           ;
; 0.645  ; 0.829        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[1]           ;
; 0.645  ; 0.829        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[2]           ;
; 0.645  ; 0.829        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[3]           ;
; 0.645  ; 0.829        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.idle    ;
; 0.645  ; 0.829        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.sending ;
; 0.645  ; 0.829        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.waiting ;
; 0.645  ; 0.829        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|shift              ;
; 0.645  ; 0.829        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|start              ;
; 0.645  ; 0.829        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[0]    ;
; 0.645  ; 0.829        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[1]    ;
; 0.645  ; 0.829        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[2]    ;
; 0.646  ; 0.830        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[3]    ;
; 0.646  ; 0.830        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[4]    ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+------------+-------------------------+--------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise   ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+--------+-------+------------+-------------------------+
; rst_n      ; clk                     ; 2.569  ; 2.711 ; Rise       ; clk                     ;
; sda        ; clk                     ; 2.307  ; 2.457 ; Rise       ; clk                     ;
; sw1        ; clk                     ; -0.169 ; 0.191 ; Rise       ; clk                     ;
; sw2        ; clk                     ; 0.030  ; 0.377 ; Rise       ; clk                     ;
; host_ready ; speed_select:inst6|sclk ; -0.082 ; 0.193 ; Rise       ; speed_select:inst6|sclk ;
; rst_n      ; speed_select:inst6|sclk ; 0.334  ; 0.660 ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+--------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------+
; Hold Times                                                                                    ;
+------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+--------+--------+------------+-------------------------+
; rst_n      ; clk                     ; -1.896 ; -2.058 ; Rise       ; clk                     ;
; sda        ; clk                     ; -1.620 ; -1.738 ; Rise       ; clk                     ;
; sw1        ; clk                     ; 0.509  ; 0.151  ; Rise       ; clk                     ;
; sw2        ; clk                     ; 0.321  ; -0.026 ; Rise       ; clk                     ;
; host_ready ; speed_select:inst6|sclk ; 1.254  ; 0.901  ; Rise       ; speed_select:inst6|sclk ;
; rst_n      ; speed_select:inst6|sclk ; 0.839  ; 0.545  ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; scl        ; clk                     ; 6.525 ; 6.250 ; Rise       ; clk                     ;
; sda        ; clk                     ; 6.428 ; 6.788 ; Rise       ; clk                     ;
; serial_out ; speed_select:inst6|sclk ; 7.257 ; 7.073 ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; scl        ; clk                     ; 6.280 ; 6.010 ; Rise       ; clk                     ;
; sda        ; clk                     ; 6.181 ; 6.532 ; Rise       ; clk                     ;
; serial_out ; speed_select:inst6|sclk ; 6.953 ; 6.772 ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 6.920 ; 6.735 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 6.689 ; 6.504 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 6.538     ; 6.723     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 6.315     ; 6.500     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk                     ; -1.596 ; -53.842       ;
; speed_select:inst6|sclk ; -0.036 ; -0.086        ;
+-------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; speed_select:inst6|sclk ; -0.124 ; -0.609        ;
; clk                     ; -0.106 ; -0.106        ;
+-------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clk                     ; -3.000 ; -105.190      ;
; speed_select:inst6|sclk ; -1.000 ; -27.000       ;
+-------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+-----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.596 ; iic_com:inst|num[0]         ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.552      ;
; -1.567 ; iic_com:inst|db_r[0]        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.025     ; 2.529      ;
; -1.566 ; iic_com:inst|num[2]         ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.522      ;
; -1.561 ; iic_com:inst|num[1]         ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.517      ;
; -1.528 ; iic_com:inst|sw2_r          ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.478      ;
; -1.528 ; iic_com:inst|sw2_r          ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.478      ;
; -1.528 ; iic_com:inst|sw2_r          ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.478      ;
; -1.501 ; iic_com:inst|sda_r          ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.452      ;
; -1.480 ; iic_com:inst|cstate.DATA    ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.039     ; 2.428      ;
; -1.480 ; iic_com:inst|cstate.DATA    ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.039     ; 2.428      ;
; -1.480 ; iic_com:inst|cstate.DATA    ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.039     ; 2.428      ;
; -1.472 ; iic_com:inst|cnt.011        ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.423      ;
; -1.472 ; iic_com:inst|cnt.011        ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.423      ;
; -1.472 ; iic_com:inst|cnt.011        ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.423      ;
; -1.432 ; iic_com:inst|cstate.ADD1    ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.383      ;
; -1.432 ; iic_com:inst|cstate.ADD1    ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.383      ;
; -1.432 ; iic_com:inst|cstate.ADD1    ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.383      ;
; -1.397 ; iic_com:inst|sw1_r          ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.347      ;
; -1.397 ; iic_com:inst|sw1_r          ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.347      ;
; -1.397 ; iic_com:inst|sw1_r          ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.037     ; 2.347      ;
; -1.373 ; iic_com:inst|num[0]         ; iic_com:inst|cstate.ADD1  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.324      ;
; -1.373 ; iic_com:inst|cnt.001        ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.324      ;
; -1.373 ; iic_com:inst|cnt.001        ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.324      ;
; -1.373 ; iic_com:inst|cnt.001        ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.324      ;
; -1.372 ; iic_com:inst|num[0]         ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.323      ;
; -1.343 ; iic_com:inst|num[2]         ; iic_com:inst|cstate.ADD1  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.294      ;
; -1.342 ; iic_com:inst|num[2]         ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.293      ;
; -1.338 ; iic_com:inst|num[1]         ; iic_com:inst|cstate.ADD1  ; clk          ; clk         ; 1.000        ; -0.036     ; 2.289      ;
; -1.337 ; iic_com:inst|num[1]         ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.288      ;
; -1.303 ; iic_com:inst|num[0]         ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.254      ;
; -1.303 ; iic_com:inst|num[0]         ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.254      ;
; -1.303 ; iic_com:inst|num[0]         ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.254      ;
; -1.273 ; iic_com:inst|num[2]         ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.224      ;
; -1.273 ; iic_com:inst|num[2]         ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.224      ;
; -1.273 ; iic_com:inst|num[2]         ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.224      ;
; -1.268 ; iic_com:inst|num[1]         ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.219      ;
; -1.268 ; iic_com:inst|num[1]         ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.219      ;
; -1.268 ; iic_com:inst|num[1]         ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.219      ;
; -1.254 ; iic_com:inst|num[3]         ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.205      ;
; -1.239 ; iic_com:inst|cnt.001        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.195      ;
; -1.199 ; iic_com:inst|num[0]         ; iic_com:inst|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.034     ; 2.152      ;
; -1.187 ; iic_com:inst|cnt.011        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.143      ;
; -1.169 ; iic_com:inst|num[2]         ; iic_com:inst|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.034     ; 2.122      ;
; -1.164 ; iic_com:inst|num[1]         ; iic_com:inst|cstate.DATA  ; clk          ; clk         ; 1.000        ; -0.034     ; 2.117      ;
; -1.157 ; iic_com:inst|cstate.ADD3    ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.030     ; 2.114      ;
; -1.157 ; iic_com:inst|cstate.ADD3    ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.030     ; 2.114      ;
; -1.157 ; iic_com:inst|cstate.ADD3    ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.030     ; 2.114      ;
; -1.133 ; iic_com:inst|cstate.START1  ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.031     ; 2.089      ;
; -1.125 ; iic_com:inst|cnt.011        ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.036     ; 2.076      ;
; -1.121 ; speed_select:inst6|count[8] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.037     ; 2.071      ;
; -1.117 ; iic_com:inst|sw2_r          ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.072      ;
; -1.110 ; iic_com:inst|db_r[5]        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.061      ;
; -1.108 ; iic_com:inst|sw1_r          ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.032     ; 2.063      ;
; -1.090 ; iic_com:inst|cstate.ACK4    ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.030     ; 2.047      ;
; -1.079 ; iic_com:inst|db_r[4]        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.036     ; 2.030      ;
; -1.075 ; iic_com:inst|cstate.ADD2    ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.030     ; 2.032      ;
; -1.075 ; iic_com:inst|cstate.ADD2    ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.030     ; 2.032      ;
; -1.075 ; iic_com:inst|cstate.ADD2    ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.030     ; 2.032      ;
; -1.063 ; iic_com:inst|cstate.START1  ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.014      ;
; -1.063 ; iic_com:inst|cstate.START1  ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.014      ;
; -1.063 ; iic_com:inst|cstate.START1  ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.036     ; 2.014      ;
; -1.057 ; iic_com:inst|cnt.010        ; iic_com:inst|db_r[0]      ; clk          ; clk         ; 1.000        ; -0.043     ; 2.001      ;
; -1.043 ; iic_com:inst|cstate.ACK1    ; iic_com:inst|db_r[0]      ; clk          ; clk         ; 1.000        ; -0.037     ; 1.993      ;
; -1.041 ; speed_select:inst6|count[3] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.991      ;
; -1.036 ; iic_com:inst|sw2_r          ; iic_com:inst|num[3]       ; clk          ; clk         ; 1.000        ; -0.032     ; 1.991      ;
; -1.031 ; iic_com:inst|num[3]         ; iic_com:inst|cstate.ADD1  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.977      ;
; -1.030 ; iic_com:inst|num[3]         ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.041     ; 1.976      ;
; -1.026 ; iic_com:inst|cstate.STOP1   ; iic_com:inst|sda_link     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.977      ;
; -1.025 ; speed_select:inst6|count[1] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.975      ;
; -1.021 ; speed_select:inst6|count[6] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.971      ;
; -1.016 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[5] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.970      ;
; -1.016 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[7] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.970      ;
; -1.015 ; iic_com:inst|num[3]         ; iic_com:inst|num[2]       ; clk          ; clk         ; 1.000        ; -0.041     ; 1.961      ;
; -1.015 ; iic_com:inst|num[3]         ; iic_com:inst|num[0]       ; clk          ; clk         ; 1.000        ; -0.041     ; 1.961      ;
; -1.015 ; iic_com:inst|num[3]         ; iic_com:inst|num[1]       ; clk          ; clk         ; 1.000        ; -0.041     ; 1.961      ;
; -1.009 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[6] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.963      ;
; -0.998 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[4] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.952      ;
; -0.994 ; iic_com:inst|db_r[1]        ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.945      ;
; -0.989 ; speed_select:inst6|count[0] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.939      ;
; -0.988 ; iic_com:inst|cstate.DATA    ; iic_com:inst|num[3]       ; clk          ; clk         ; 1.000        ; -0.034     ; 1.941      ;
; -0.982 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[3] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.936      ;
; -0.981 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[2] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.935      ;
; -0.980 ; iic_com:inst|cnt.011        ; iic_com:inst|num[3]       ; clk          ; clk         ; 1.000        ; -0.031     ; 1.936      ;
; -0.979 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[1] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.933      ;
; -0.963 ; iic_com:inst|cnt.001        ; iic_com:inst|read_data[0] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.917      ;
; -0.953 ; iic_com:inst|num[0]         ; iic_com:inst|cstate.ACK1  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.897      ;
; -0.947 ; speed_select:inst6|count[7] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.897      ;
; -0.945 ; iic_com:inst|num[0]         ; iic_com:inst|cstate.ADD3  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.889      ;
; -0.940 ; iic_com:inst|cstate.ADD1    ; iic_com:inst|num[3]       ; clk          ; clk         ; 1.000        ; -0.031     ; 1.896      ;
; -0.933 ; speed_select:inst6|count[4] ; speed_select:inst6|sclk   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.883      ;
; -0.929 ; iic_com:inst|num[0]         ; iic_com:inst|cstate.ACK3  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.873      ;
; -0.929 ; iic_com:inst|num[0]         ; iic_com:inst|cstate.ACK4  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.873      ;
; -0.928 ; iic_com:inst|cstate.ACK2    ; iic_com:inst|sda_r        ; clk          ; clk         ; 1.000        ; -0.035     ; 1.880      ;
; -0.926 ; iic_com:inst|sw2_r          ; iic_com:inst|db_r[0]      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.869      ;
; -0.923 ; iic_com:inst|num[2]         ; iic_com:inst|cstate.ACK1  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.867      ;
; -0.918 ; iic_com:inst|num[1]         ; iic_com:inst|cstate.ACK1  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.862      ;
; -0.915 ; iic_com:inst|num[2]         ; iic_com:inst|cstate.ADD3  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.859      ;
; -0.910 ; iic_com:inst|num[1]         ; iic_com:inst|cstate.ADD3  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.854      ;
; -0.905 ; iic_com:inst|sw1_r          ; iic_com:inst|num[3]       ; clk          ; clk         ; 1.000        ; -0.032     ; 1.860      ;
; -0.904 ; iic_com:inst|sw1_r          ; iic_com:inst|db_r[0]      ; clk          ; clk         ; 1.000        ; -0.044     ; 1.847      ;
+--------+-----------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'speed_select:inst6|sclk'                                                                                                                       ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.036 ; uart_txd:inst5|start              ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.034     ; 0.989      ;
; -0.036 ; uart_txd:inst5|tram_datareg[1]    ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.034     ; 0.989      ;
; -0.012 ; uart_txd:inst5|tram_datareg[2]    ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.034     ; 0.965      ;
; -0.002 ; uart_txd:inst5|tram_datareg[0]    ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.034     ; 0.955      ;
; 0.037  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.913      ;
; 0.071  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.879      ;
; 0.097  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.034     ; 0.856      ;
; 0.098  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.034     ; 0.855      ;
; 0.098  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.034     ; 0.855      ;
; 0.098  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.034     ; 0.855      ;
; 0.098  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.034     ; 0.855      ;
; 0.100  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.034     ; 0.853      ;
; 0.100  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.034     ; 0.853      ;
; 0.105  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.845      ;
; 0.117  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.833      ;
; 0.121  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.829      ;
; 0.124  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.826      ;
; 0.131  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[8]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.033     ; 0.823      ;
; 0.132  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.033     ; 0.822      ;
; 0.161  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.789      ;
; 0.173  ; uart_txd:inst5|tram_datareg[6]    ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.035     ; 0.779      ;
; 0.187  ; uart_txd:inst5|tram_shiftreg[7]   ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.038     ; 0.762      ;
; 0.192  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.758      ;
; 0.199  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.751      ;
; 0.203  ; uart_txd:inst5|next_state.idle    ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.747      ;
; 0.207  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.743      ;
; 0.210  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.740      ;
; 0.210  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.740      ;
; 0.210  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.740      ;
; 0.213  ; uart_txd:inst5|tram_datareg[4]    ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.036     ; 0.738      ;
; 0.213  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.737      ;
; 0.216  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.734      ;
; 0.216  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.734      ;
; 0.216  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.734      ;
; 0.270  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.680      ;
; 0.270  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.680      ;
; 0.270  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.680      ;
; 0.270  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.680      ;
; 0.297  ; uart_txd:inst5|tram_datareg[7]    ; uart_txd:inst5|tram_shiftreg[8]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.035     ; 0.655      ;
; 0.306  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.644      ;
; 0.319  ; uart_txd:inst5|tram_datareg[5]    ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.036     ; 0.632      ;
; 0.332  ; uart_txd:inst5|tram_datareg[3]    ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.036     ; 0.619      ;
; 0.340  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.610      ;
; 0.340  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.610      ;
; 0.340  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.610      ;
; 0.341  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.609      ;
; 0.341  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.609      ;
; 0.351  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.599      ;
; 0.357  ; uart_txd:inst5|tram_shiftreg[2]   ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.036     ; 0.594      ;
; 0.390  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.560      ;
; 0.391  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.559      ;
; 0.391  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.559      ;
; 0.392  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.558      ;
; 0.392  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.558      ;
; 0.397  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.553      ;
; 0.401  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.549      ;
; 0.402  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.548      ;
; 0.403  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.547      ;
; 0.410  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.540      ;
; 0.414  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.536      ;
; 0.417  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.533      ;
; 0.438  ; uart_txd:inst5|tram_shiftreg[3]   ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.036     ; 0.513      ;
; 0.438  ; uart_txd:inst5|tram_shiftreg[1]   ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.036     ; 0.513      ;
; 0.441  ; uart_txd:inst5|tram_shiftreg[5]   ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.036     ; 0.510      ;
; 0.442  ; uart_txd:inst5|tram_shiftreg[4]   ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.036     ; 0.509      ;
; 0.442  ; uart_txd:inst5|tram_shiftreg[6]   ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.036     ; 0.509      ;
; 0.483  ; iic_com:inst|read_data[2]         ; uart_txd:inst5|tram_datareg[2]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.372      ; 0.866      ;
; 0.521  ; uart_txd:inst5|next_state.idle    ; uart_txd:inst5|next_state.waiting ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.429      ;
; 0.525  ; iic_com:inst|read_data[0]         ; uart_txd:inst5|tram_datareg[0]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.372      ; 0.824      ;
; 0.526  ; iic_com:inst|read_data[1]         ; uart_txd:inst5|tram_datareg[1]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.372      ; 0.823      ;
; 0.559  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.391      ;
; 0.571  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.379      ;
; 0.576  ; uart_txd:inst5|tram_shiftreg[8]   ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.374      ;
; 0.600  ; uart_txd:inst5|clear              ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; uart_txd:inst5|shift              ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; uart_txd:inst5|start              ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 1.000        ; -0.037     ; 0.350      ;
; 0.728  ; iic_com:inst|read_data[5]         ; uart_txd:inst5|tram_datareg[5]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.374      ; 0.623      ;
; 0.728  ; iic_com:inst|read_data[6]         ; uart_txd:inst5|tram_datareg[6]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.374      ; 0.623      ;
; 0.730  ; iic_com:inst|read_data[4]         ; uart_txd:inst5|tram_datareg[4]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.374      ; 0.621      ;
; 0.730  ; iic_com:inst|read_data[7]         ; uart_txd:inst5|tram_datareg[7]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.374      ; 0.621      ;
; 0.732  ; iic_com:inst|read_data[3]         ; uart_txd:inst5|tram_datareg[3]    ; clk                     ; speed_select:inst6|sclk ; 1.000        ; 0.374      ; 0.619      ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'speed_select:inst6|sclk'                                                                                                                        ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.124 ; iic_com:inst|read_data[5]         ; uart_txd:inst5|tram_datareg[5]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 0.492      ; 0.482      ;
; -0.123 ; iic_com:inst|read_data[3]         ; uart_txd:inst5|tram_datareg[3]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 0.492      ; 0.483      ;
; -0.122 ; iic_com:inst|read_data[4]         ; uart_txd:inst5|tram_datareg[4]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 0.492      ; 0.484      ;
; -0.120 ; iic_com:inst|read_data[6]         ; uart_txd:inst5|tram_datareg[6]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 0.492      ; 0.486      ;
; -0.120 ; iic_com:inst|read_data[7]         ; uart_txd:inst5|tram_datareg[7]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 0.492      ; 0.486      ;
; 0.085  ; iic_com:inst|read_data[1]         ; uart_txd:inst5|tram_datareg[1]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 0.490      ; 0.689      ;
; 0.086  ; iic_com:inst|read_data[0]         ; uart_txd:inst5|tram_datareg[0]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 0.490      ; 0.690      ;
; 0.129  ; iic_com:inst|read_data[2]         ; uart_txd:inst5|tram_datareg[2]    ; clk                     ; speed_select:inst6|sclk ; 0.000        ; 0.490      ; 0.733      ;
; 0.186  ; uart_txd:inst5|start              ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_txd:inst5|shift              ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; uart_txd:inst5|clear              ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.307      ;
; 0.194  ; uart_txd:inst5|tram_shiftreg[8]   ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.315      ;
; 0.197  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.318      ;
; 0.209  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.330      ;
; 0.257  ; uart_txd:inst5|next_state.idle    ; uart_txd:inst5|next_state.waiting ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.378      ;
; 0.295  ; uart_txd:inst5|tram_shiftreg[4]   ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; uart_txd:inst5|tram_shiftreg[6]   ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.036      ; 0.415      ;
; 0.296  ; uart_txd:inst5|tram_shiftreg[1]   ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; uart_txd:inst5|tram_shiftreg[3]   ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; uart_txd:inst5|tram_shiftreg[5]   ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.036      ; 0.416      ;
; 0.297  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.418      ;
; 0.299  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.420      ;
; 0.309  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.430      ;
; 0.310  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.431      ;
; 0.312  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.433      ;
; 0.315  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.436      ;
; 0.323  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.444      ;
; 0.331  ; uart_txd:inst5|next_state.sending ; uart_txd:inst5|start              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.452      ;
; 0.365  ; uart_txd:inst5|tram_shiftreg[2]   ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.036      ; 0.485      ;
; 0.382  ; uart_txd:inst5|tram_datareg[3]    ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.503      ;
; 0.384  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.505      ;
; 0.385  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.506      ;
; 0.385  ; uart_txd:inst5|next_state.waiting ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.506      ;
; 0.388  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.509      ;
; 0.388  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.509      ;
; 0.388  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.509      ;
; 0.395  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.516      ;
; 0.397  ; uart_txd:inst5|tram_datareg[5]    ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.518      ;
; 0.426  ; uart_txd:inst5|tram_datareg[7]    ; uart_txd:inst5|tram_shiftreg[8]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.039      ; 0.549      ;
; 0.438  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.559      ;
; 0.442  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.563      ;
; 0.442  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.563      ;
; 0.442  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.563      ;
; 0.446  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.567      ;
; 0.457  ; uart_txd:inst5|count[2]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.578      ;
; 0.465  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.586      ;
; 0.468  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.589      ;
; 0.486  ; uart_txd:inst5|tram_datareg[4]    ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.607      ;
; 0.491  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.612      ;
; 0.494  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.615      ;
; 0.495  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.616      ;
; 0.495  ; uart_txd:inst5|count[3]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.616      ;
; 0.501  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|clear              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.622      ;
; 0.504  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|next_state.sending ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.625      ;
; 0.505  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.626      ;
; 0.505  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[0]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.626      ;
; 0.505  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.626      ;
; 0.505  ; uart_txd:inst5|clear              ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.626      ;
; 0.505  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|shift              ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.626      ;
; 0.505  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.626      ;
; 0.509  ; uart_txd:inst5|count[1]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.630      ;
; 0.510  ; uart_txd:inst5|tram_shiftreg[7]   ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.035      ; 0.629      ;
; 0.516  ; uart_txd:inst5|tram_datareg[6]    ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.039      ; 0.639      ;
; 0.531  ; uart_txd:inst5|shift              ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.652      ;
; 0.538  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[7]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.041      ; 0.663      ;
; 0.545  ; uart_txd:inst5|next_state.idle    ; uart_txd:inst5|next_state.idle    ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.666      ;
; 0.547  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[1]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.668      ;
; 0.550  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[2]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.671      ;
; 0.551  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[8]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.041      ; 0.676      ;
; 0.601  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.039      ; 0.724      ;
; 0.601  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.039      ; 0.724      ;
; 0.602  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[5]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.039      ; 0.725      ;
; 0.602  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[6]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.039      ; 0.725      ;
; 0.603  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.039      ; 0.726      ;
; 0.603  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[4]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.039      ; 0.726      ;
; 0.603  ; uart_txd:inst5|shift              ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.039      ; 0.726      ;
; 0.613  ; uart_txd:inst5|count[0]           ; uart_txd:inst5|count[3]           ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.037      ; 0.734      ;
; 0.672  ; uart_txd:inst5|tram_datareg[0]    ; uart_txd:inst5|tram_shiftreg[1]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.039      ; 0.795      ;
; 0.682  ; uart_txd:inst5|tram_datareg[2]    ; uart_txd:inst5|tram_shiftreg[3]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.039      ; 0.805      ;
; 0.697  ; uart_txd:inst5|tram_datareg[1]    ; uart_txd:inst5|tram_shiftreg[2]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.039      ; 0.820      ;
; 0.706  ; uart_txd:inst5|start              ; uart_txd:inst5|tram_shiftreg[0]   ; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 0.000        ; 0.039      ; 0.829      ;
+--------+-----------------------------------+-----------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                      ;
+--------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+
; -0.106 ; speed_select:inst6|sclk      ; speed_select:inst6|sclk      ; speed_select:inst6|sclk ; clk         ; 0.000        ; 1.101      ; 1.214      ;
; 0.186  ; iic_com:inst|read_data[0]    ; iic_com:inst|read_data[0]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; iic_com:inst|read_data[1]    ; iic_com:inst|read_data[1]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; iic_com:inst|cstate.DATA     ; iic_com:inst|cstate.DATA     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; iic_com:inst|read_data[2]    ; iic_com:inst|read_data[2]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; iic_com:inst|cstate.ADD3     ; iic_com:inst|cstate.ADD3     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; iic_com:inst|cstate.ADD2     ; iic_com:inst|cstate.ADD2     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; iic_com:inst|read_data[3]    ; iic_com:inst|read_data[3]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; iic_com:inst|cstate.ACK3     ; iic_com:inst|cstate.ACK3     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; iic_com:inst|read_data[4]    ; iic_com:inst|read_data[4]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; iic_com:inst|cstate.ACK1     ; iic_com:inst|cstate.ACK1     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; iic_com:inst|read_data[5]    ; iic_com:inst|read_data[5]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; iic_com:inst|read_data[6]    ; iic_com:inst|read_data[6]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; iic_com:inst|read_data[7]    ; iic_com:inst|read_data[7]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; iic_com:inst|cstate.ACK4     ; iic_com:inst|cstate.ACK4     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; iic_com:inst|num[2]          ; iic_com:inst|num[2]          ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; iic_com:inst|num[1]          ; iic_com:inst|num[1]          ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; iic_com:inst|num[3]          ; iic_com:inst|num[3]          ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; iic_com:inst|cstate.START1   ; iic_com:inst|cstate.START1   ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; iic_com:inst|cstate.ADD1     ; iic_com:inst|cstate.ADD1     ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; iic_com:inst|cstate.START2   ; iic_com:inst|cstate.START2   ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; iic_com:inst|cstate.IDLE     ; iic_com:inst|cstate.IDLE     ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; iic_com:inst|cstate.STOP2    ; iic_com:inst|cstate.STOP2    ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; iic_com:inst|cstate.STOP1    ; iic_com:inst|cstate.STOP1    ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; iic_com:inst|scl_r           ; iic_com:inst|scl_r           ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194  ; iic_com:inst|num[0]          ; iic_com:inst|num[0]          ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.204  ; speed_select:inst6|count[12] ; speed_select:inst6|count[12] ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.204  ; iic_com:inst|cnt_20ms[19]    ; iic_com:inst|cnt_20ms[19]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.206  ; iic_com:inst|cnt.010         ; iic_com:inst|cstate.STOP1    ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.326      ;
; 0.224  ; iic_com:inst|cnt.001         ; iic_com:inst|cstate.ADD1     ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.344      ;
; 0.273  ; iic_com:inst|cstate.ADD3     ; iic_com:inst|cstate.ACK3     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.394      ;
; 0.304  ; iic_com:inst|cnt_20ms[9]     ; iic_com:inst|cnt_20ms[9]     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; iic_com:inst|cnt_20ms[10]    ; iic_com:inst|cnt_20ms[10]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; iic_com:inst|cnt_20ms[8]     ; iic_com:inst|cnt_20ms[8]     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; iic_com:inst|cnt_20ms[16]    ; iic_com:inst|cnt_20ms[16]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; iic_com:inst|cnt_20ms[7]     ; iic_com:inst|cnt_20ms[7]     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; speed_select:inst6|count[11] ; speed_select:inst6|count[11] ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; speed_select:inst6|count[3]  ; speed_select:inst6|count[3]  ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; speed_select:inst6|count[1]  ; speed_select:inst6|count[1]  ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; iic_com:inst|cnt_delay[1]    ; iic_com:inst|cnt_delay[1]    ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; iic_com:inst|cnt_20ms[2]     ; iic_com:inst|cnt_20ms[2]     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; iic_com:inst|cnt_20ms[11]    ; iic_com:inst|cnt_20ms[11]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; iic_com:inst|cnt_20ms[18]    ; iic_com:inst|cnt_20ms[18]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; iic_com:inst|cnt_20ms[15]    ; iic_com:inst|cnt_20ms[15]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; iic_com:inst|cnt_20ms[13]    ; iic_com:inst|cnt_20ms[13]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; iic_com:inst|cnt_20ms[12]    ; iic_com:inst|cnt_20ms[12]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; iic_com:inst|cnt_20ms[5]     ; iic_com:inst|cnt_20ms[5]     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; iic_com:inst|cnt_20ms[6]     ; iic_com:inst|cnt_20ms[6]     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; iic_com:inst|cnt_20ms[4]     ; iic_com:inst|cnt_20ms[4]     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306  ; speed_select:inst6|count[5]  ; speed_select:inst6|count[5]  ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; speed_select:inst6|count[4]  ; speed_select:inst6|count[4]  ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; speed_select:inst6|count[7]  ; speed_select:inst6|count[7]  ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; iic_com:inst|cnt_delay[3]    ; iic_com:inst|cnt_delay[3]    ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; iic_com:inst|cnt_20ms[3]     ; iic_com:inst|cnt_20ms[3]     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; iic_com:inst|cnt_20ms[17]    ; iic_com:inst|cnt_20ms[17]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; iic_com:inst|cnt_20ms[14]    ; iic_com:inst|cnt_20ms[14]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307  ; speed_select:inst6|count[6]  ; speed_select:inst6|count[6]  ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; speed_select:inst6|count[2]  ; speed_select:inst6|count[2]  ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; speed_select:inst6|count[10] ; speed_select:inst6|count[10] ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; speed_select:inst6|count[8]  ; speed_select:inst6|count[8]  ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.316  ; iic_com:inst|cstate.STOP2    ; iic_com:inst|cstate.IDLE     ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.317  ; speed_select:inst6|count[9]  ; speed_select:inst6|count[9]  ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.317  ; iic_com:inst|cnt_delay[0]    ; iic_com:inst|cnt_delay[0]    ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318  ; speed_select:inst6|count[0]  ; speed_select:inst6|count[0]  ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.324  ; iic_com:inst|cstate.START1   ; iic_com:inst|cstate.ADD1     ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.444      ;
; 0.329  ; iic_com:inst|cstate.ACK1     ; iic_com:inst|db_r[0]         ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.450      ;
; 0.343  ; iic_com:inst|cnt.001         ; iic_com:inst|cstate.STOP1    ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.463      ;
; 0.344  ; iic_com:inst|cnt.001         ; iic_com:inst|cstate.START1   ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.464      ;
; 0.357  ; iic_com:inst|sda_link        ; iic_com:inst|sda_link        ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.477      ;
; 0.359  ; iic_com:inst|num[1]          ; iic_com:inst|num[2]          ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.479      ;
; 0.360  ; iic_com:inst|num[0]          ; iic_com:inst|num[2]          ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.480      ;
; 0.361  ; iic_com:inst|cnt_delay[8]    ; iic_com:inst|cnt_delay[8]    ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.481      ;
; 0.364  ; iic_com:inst|num[0]          ; iic_com:inst|num[1]          ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.484      ;
; 0.391  ; iic_com:inst|sw2_r           ; iic_com:inst|cstate.IDLE     ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.511      ;
; 0.432  ; iic_com:inst|cstate.STOP1    ; iic_com:inst|cstate.STOP2    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.553      ;
; 0.443  ; iic_com:inst|cstate.ACK2     ; iic_com:inst|db_r[4]         ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.445  ; iic_com:inst|sw1_r           ; iic_com:inst|cstate.IDLE     ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.565      ;
; 0.453  ; iic_com:inst|cnt_delay[0]    ; iic_com:inst|cnt.010         ; clk                     ; clk         ; 0.000        ; 0.039      ; 0.576      ;
; 0.453  ; iic_com:inst|cnt_20ms[8]     ; iic_com:inst|cnt_20ms[9]     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; iic_com:inst|cnt_20ms[10]    ; iic_com:inst|cnt_20ms[11]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; iic_com:inst|cnt_20ms[16]    ; iic_com:inst|cnt_20ms[17]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; speed_select:inst6|count[11] ; speed_select:inst6|count[12] ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; speed_select:inst6|count[3]  ; speed_select:inst6|count[4]  ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; speed_select:inst6|count[1]  ; speed_select:inst6|count[2]  ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; iic_com:inst|cnt_20ms[18]    ; iic_com:inst|cnt_20ms[19]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; iic_com:inst|cnt_20ms[6]     ; iic_com:inst|cnt_20ms[7]     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; iic_com:inst|cnt_20ms[12]    ; iic_com:inst|cnt_20ms[13]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; iic_com:inst|cnt_20ms[4]     ; iic_com:inst|cnt_20ms[5]     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; iic_com:inst|cnt_20ms[2]     ; iic_com:inst|cnt_20ms[3]     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455  ; speed_select:inst6|count[5]  ; speed_select:inst6|count[6]  ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; speed_select:inst6|count[7]  ; speed_select:inst6|count[8]  ; clk                     ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; iic_com:inst|cnt_20ms[14]    ; iic_com:inst|cnt_20ms[15]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.457  ; iic_com:inst|cnt_delay[0]    ; iic_com:inst|cnt.000         ; clk                     ; clk         ; 0.000        ; 0.039      ; 0.580      ;
; 0.460  ; iic_com:inst|cnt_delay[0]    ; iic_com:inst|cnt.011         ; clk                     ; clk         ; 0.000        ; 0.039      ; 0.583      ;
; 0.462  ; iic_com:inst|cnt_20ms[7]     ; iic_com:inst|cnt_20ms[8]     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.583      ;
; 0.463  ; iic_com:inst|cnt_delay[0]    ; iic_com:inst|cnt.001         ; clk                     ; clk         ; 0.000        ; 0.039      ; 0.586      ;
; 0.463  ; iic_com:inst|cnt_20ms[15]    ; iic_com:inst|cnt_20ms[16]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; iic_com:inst|cnt_20ms[11]    ; iic_com:inst|cnt_20ms[12]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; iic_com:inst|cnt_20ms[5]     ; iic_com:inst|cnt_20ms[6]     ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; iic_com:inst|cnt_20ms[13]    ; iic_com:inst|cnt_20ms[14]    ; clk                     ; clk         ; 0.000        ; 0.037      ; 0.584      ;
+--------+------------------------------+------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt.000         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt.001         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt.010         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt.011         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[10]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[11]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[12]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[13]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[14]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[15]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[16]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[17]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[18]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[19]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[8]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_20ms[9]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cnt_delay[8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ACK1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ACK2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ACK3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ACK4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ADD1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ADD2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.ADD3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.DATA     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.IDLE     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.START1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.START2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.STOP1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|cstate.STOP2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|db_r[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|db_r[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|db_r[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|db_r[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|num[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|num[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|num[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|num[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|read_data[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|scl_r           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|sda_link        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|sda_r           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|sw1_r           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; iic_com:inst|sw2_r           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|count[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; speed_select:inst6|sclk      ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cnt.000         ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cnt.001         ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cnt.010         ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cnt.011         ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cnt_delay[4]    ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cnt_delay[5]    ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cnt_delay[6]    ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cstate.ADD1     ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cstate.START1   ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; iic_com:inst|cstate.STOP1    ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:inst6|count[0]  ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:inst6|count[10] ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:inst6|count[11] ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:inst6|count[12] ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:inst6|count[1]  ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:inst6|count[2]  ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:inst6|count[3]  ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:inst6|count[4]  ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:inst6|count[5]  ;
; -0.237 ; -0.053       ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_select:inst6|count[6]  ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'speed_select:inst6|sclk'                                                                  ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|clear              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.idle    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.sending ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.waiting ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|shift              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|start              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[8]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[0]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[1]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[2]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[3]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[4]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[5]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[6]   ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|clear              ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[0]           ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[1]           ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[2]           ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[3]           ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.idle    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.sending ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.waiting ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|shift              ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|start              ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[0]    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[1]    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[2]    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[3]    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[4]    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[5]    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[6]    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[7]    ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[7]   ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[8]   ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|clear              ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[0]           ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[1]           ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[2]           ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|count[3]           ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.idle    ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.sending ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|next_state.waiting ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|shift              ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|start              ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[0]    ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[1]    ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[2]    ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[0]   ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[1]   ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[2]   ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[3]   ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[4]   ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[5]   ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[6]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[3]    ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[4]    ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[5]    ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[6]    ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_datareg[7]    ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[7]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; speed_select:inst6|sclk ; Rise       ; uart_txd:inst5|tram_shiftreg[8]   ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[0]|clk        ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[1]|clk        ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[2]|clk        ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[3]|clk        ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[4]|clk        ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[5]|clk        ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|tram_shiftreg[6]|clk        ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|clear|clk                   ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|count[0]|clk                ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|count[1]|clk                ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|count[2]|clk                ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|count[3]|clk                ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|next_state.idle|clk         ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|next_state.sending|clk      ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|next_state.waiting|clk      ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|shift|clk                   ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|start|clk                   ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[0]|clk         ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; speed_select:inst6|sclk ; Rise       ; inst5|tram_datareg[1]|clk         ;
+--------+--------------+----------------+------------------+-------------------------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+------------+-------------------------+--------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise   ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+--------+-------+------------+-------------------------+
; rst_n      ; clk                     ; 1.228  ; 1.708 ; Rise       ; clk                     ;
; sda        ; clk                     ; 1.189  ; 1.996 ; Rise       ; clk                     ;
; sw1        ; clk                     ; -0.050 ; 0.432 ; Rise       ; clk                     ;
; sw2        ; clk                     ; 0.048  ; 0.508 ; Rise       ; clk                     ;
; host_ready ; speed_select:inst6|sclk ; 0.023  ; 0.504 ; Rise       ; speed_select:inst6|sclk ;
; rst_n      ; speed_select:inst6|sclk ; 0.254  ; 0.669 ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+--------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------+
; Hold Times                                                                                    ;
+------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+--------+--------+------------+-------------------------+
; rst_n      ; clk                     ; -0.904 ; -1.354 ; Rise       ; clk                     ;
; sda        ; clk                     ; -0.859 ; -1.623 ; Rise       ; clk                     ;
; sw1        ; clk                     ; 0.213  ; -0.278 ; Rise       ; clk                     ;
; sw2        ; clk                     ; 0.121  ; -0.350 ; Rise       ; clk                     ;
; host_ready ; speed_select:inst6|sclk ; 0.487  ; 0.018  ; Rise       ; speed_select:inst6|sclk ;
; rst_n      ; speed_select:inst6|sclk ; 0.265  ; -0.168 ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; scl        ; clk                     ; 3.352 ; 3.358 ; Rise       ; clk                     ;
; sda        ; clk                     ; 3.448 ; 3.448 ; Rise       ; clk                     ;
; serial_out ; speed_select:inst6|sclk ; 3.649 ; 3.651 ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; scl        ; clk                     ; 3.248 ; 3.251 ; Rise       ; clk                     ;
; sda        ; clk                     ; 3.337 ; 3.340 ; Rise       ; clk                     ;
; serial_out ; speed_select:inst6|sclk ; 3.518 ; 3.518 ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 3.552 ; 3.459 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sda       ; clk        ; 3.445 ; 3.352 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 3.551     ; 3.644     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; sda       ; clk        ; 3.440     ; 3.533     ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+--------------------------+----------+--------+----------+---------+---------------------+
; Clock                    ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack         ; -4.824   ; -0.267 ; N/A      ; N/A     ; -3.000              ;
;  clk                     ; -4.824   ; -0.106 ; N/A      ; N/A     ; -3.000              ;
;  speed_select:inst6|sclk ; -1.345   ; -0.267 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS          ; -239.377 ; -1.311 ; 0.0      ; 0.0     ; -162.254            ;
;  clk                     ; -221.535 ; -0.106 ; N/A      ; N/A     ; -120.473            ;
;  speed_select:inst6|sclk ; -17.842  ; -1.311 ; N/A      ; N/A     ; -41.781             ;
+--------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+------------+-------------------------+--------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise   ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+--------+-------+------------+-------------------------+
; rst_n      ; clk                     ; 2.735  ; 2.817 ; Rise       ; clk                     ;
; sda        ; clk                     ; 2.592  ; 2.912 ; Rise       ; clk                     ;
; sw1        ; clk                     ; -0.050 ; 0.432 ; Rise       ; clk                     ;
; sw2        ; clk                     ; 0.048  ; 0.508 ; Rise       ; clk                     ;
; host_ready ; speed_select:inst6|sclk ; 0.023  ; 0.504 ; Rise       ; speed_select:inst6|sclk ;
; rst_n      ; speed_select:inst6|sclk ; 0.461  ; 0.669 ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+--------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------+
; Hold Times                                                                                    ;
+------------+-------------------------+--------+--------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+--------+--------+------------+-------------------------+
; rst_n      ; clk                     ; -0.904 ; -1.354 ; Rise       ; clk                     ;
; sda        ; clk                     ; -0.859 ; -1.623 ; Rise       ; clk                     ;
; sw1        ; clk                     ; 0.555  ; 0.280  ; Rise       ; clk                     ;
; sw2        ; clk                     ; 0.349  ; 0.100  ; Rise       ; clk                     ;
; host_ready ; speed_select:inst6|sclk ; 1.254  ; 1.004  ; Rise       ; speed_select:inst6|sclk ;
; rst_n      ; speed_select:inst6|sclk ; 0.839  ; 0.638  ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+--------+--------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; scl        ; clk                     ; 7.150 ; 6.971 ; Rise       ; clk                     ;
; sda        ; clk                     ; 7.171 ; 7.416 ; Rise       ; clk                     ;
; serial_out ; speed_select:inst6|sclk ; 7.823 ; 7.684 ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; scl        ; clk                     ; 3.248 ; 3.251 ; Rise       ; clk                     ;
; sda        ; clk                     ; 3.337 ; 3.340 ; Rise       ; clk                     ;
; serial_out ; speed_select:inst6|sclk ; 3.518 ; 3.518 ; Rise       ; speed_select:inst6|sclk ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; scl           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; serial_out    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; host_ready              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw1                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw2                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; serial_out    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sda           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.156 V            ; 0.147 V                              ; 0.26 V                               ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.156 V           ; 0.147 V                             ; 0.26 V                              ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; serial_out    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.165 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.165 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; serial_out    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sda           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.258 V            ; 0.41 V                               ; 0.318 V                              ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.258 V           ; 0.41 V                              ; 0.318 V                             ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clk                     ; clk                     ; 1168     ; 0        ; 0        ; 0        ;
; speed_select:inst6|sclk ; clk                     ; 1        ; 1        ; 0        ; 0        ;
; clk                     ; speed_select:inst6|sclk ; 8        ; 0        ; 0        ; 0        ;
; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 74       ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clk                     ; clk                     ; 1168     ; 0        ; 0        ; 0        ;
; speed_select:inst6|sclk ; clk                     ; 1        ; 1        ; 0        ; 0        ;
; clk                     ; speed_select:inst6|sclk ; 8        ; 0        ; 0        ; 0        ;
; speed_select:inst6|sclk ; speed_select:inst6|sclk ; 74       ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 114   ; 114  ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Tue Jun 18 11:59:58 2013
Info: Command: quartus_sta iic_com -c iic_com
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'iic_com.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name speed_select:inst6|sclk speed_select:inst6|sclk
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.824
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.824      -221.535 clk 
    Info:    -1.345       -17.842 speed_select:inst6|sclk 
Info: Worst-case hold slack is -0.175
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.175        -0.843 speed_select:inst6|sclk 
    Info:     0.054         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -120.473 clk 
    Info:    -1.487       -40.149 speed_select:inst6|sclk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.491
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.491      -203.566 clk 
    Info:    -1.159       -15.192 speed_select:inst6|sclk 
Info: Worst-case hold slack is -0.267
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.267        -1.311 speed_select:inst6|sclk 
    Info:     0.174         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -120.473 clk 
    Info:    -1.487       -41.781 speed_select:inst6|sclk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {speed_select:inst6|sclk}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {speed_select:inst6|sclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {speed_select:inst6|sclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.596
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.596       -53.842 clk 
    Info:    -0.036        -0.086 speed_select:inst6|sclk 
Info: Worst-case hold slack is -0.124
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.124        -0.609 speed_select:inst6|sclk 
    Info:    -0.106        -0.106 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -105.190 clk 
    Info:    -1.000       -27.000 speed_select:inst6|sclk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 251 megabytes
    Info: Processing ended: Tue Jun 18 12:00:04 2013
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


