vendor_name = ModelSim
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/COMPARADOR_HORA.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/PET.bdf
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/COMPARADOR_Min.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/COMPARADOR_BANIO.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/COMPARADOR_COMER.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/COMPARADOR_DORMIR.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/COMPARADOR_JUGAR.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/DECODER_7SEG.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/contador_Hora.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/contador_Min.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/CONTADOR_UP.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/mss.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/simu.vwf
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/shower.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/contador_15.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/registro_sostenimiento.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/fin_act.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/Binario_A_BCD.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/Binario_a_BCD_H.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/ANTIREBOTE.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/CLOCK_DIV_50.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/RELOJ.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/mss_clock_seg.vhd
source_file = 1, c:/intelfpga/17.0/quartus/libraries/vhdl/ieee/prmtvs_b.vhd
source_file = 1, c:/intelfpga/17.0/quartus/libraries/vhdl/ieee/prmtvs_p.vhd
source_file = 1, c:/intelfpga/17.0/quartus/libraries/vhdl/ieee/timing_b.vhd
source_file = 1, c:/intelfpga/17.0/quartus/libraries/vhdl/ieee/timing_p.vhd
source_file = 1, C:/Users/Estudiante/Desktop/ProyectoRobertKaren/PROYECTO/db/PET.cbx.xml
design_name = mss_clock_seg
instance = comp, \clock_s~output\, clock_s~output, mss_clock_seg, 1
instance = comp, \clock~input\, clock~input, mss_clock_seg, 1
instance = comp, \clock_seg~input\, clock_seg~input, mss_clock_seg, 1
instance = comp, \y~6\, y~6, mss_clock_seg, 1
instance = comp, \y.Tb\, y.Tb, mss_clock_seg, 1
instance = comp, \y~5\, y~5, mss_clock_seg, 1
instance = comp, \y.Tc\, y.Tc, mss_clock_seg, 1
