static int\r\nF_1 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_2 ( T_2 , V_2 ,\r\nT_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_3 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_4 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_5 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_6 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_3 , T_10 , V_4 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_7 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_8 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_9 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_4 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_10 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_6 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_5 , T_10 , V_6 ) ;\r\nreturn T_5 ;\r\n}\r\nint\r\nF_11 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_7 , T_9 , T_4 , T_5 ,\r\nV_7 , T_10 , V_8 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nint\r\nF_13 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_4 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_14 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_8 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_15 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_16 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 , NULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_17 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_6 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_9 , T_10 , V_10 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_18 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_8 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nint\r\nF_19 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_7 , T_9 , T_4 , T_5 ,\r\nV_11 , T_10 , V_12 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_20 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_6 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_13 , T_10 , V_14 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_21 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_22 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ) ;\r\nreturn T_5 ;\r\n}\r\nint\r\nF_23 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_7 , T_9 , T_4 , T_5 ,\r\nV_15 , T_10 , V_16 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nint\r\nF_24 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_6 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_17 , T_10 , V_18 ) ;\r\nreturn T_5 ;\r\n}\r\nint\r\nF_25 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_7 , T_9 , T_4 , T_5 ,\r\nV_19 , T_10 , V_20 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_26 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_6 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_21 , T_10 , V_22 ) ;\r\nreturn T_5 ;\r\n}\r\nint\r\nF_27 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_7 , T_9 , T_4 , T_5 ,\r\nV_23 , T_10 , V_24 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nint\r\nF_28 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_12 ( T_7 , T_9 , T_4 , T_5 ,\r\nV_25 , T_10 , V_26 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nint\r\nF_29 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_16 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 , NULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_30 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_4 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_31 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_11 ( T_2 , T_4 , T_5 , T_7 , T_9 , T_10 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_32 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_6 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nV_27 , T_10 , V_28 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_33 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_34 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nT_10 , V_29 , 10 , TRUE , F_32 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_35 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_4 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_36 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_34 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nT_10 , V_29 , 18 , TRUE , F_35 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_37 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_4 ( T_2 , T_7 , T_9 , T_4 , T_5 , T_10 ,\r\nNULL ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int\r\nF_38 ( T_1 T_2 V_1 , T_3 * T_4 V_1 , int T_5 V_1 , T_6 * T_7 V_1 , T_8 * T_9 V_1 , int T_10 V_1 ) {\r\nT_5 = F_34 ( T_2 , T_7 , T_9 , T_4 , T_5 ,\r\nT_10 , V_29 , 11 , TRUE , F_37 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int F_39 ( T_3 * T_4 V_1 , T_11 * T_12 V_1 , T_8 * T_9 V_1 , void * T_13 V_1 ) {\r\nint T_5 = 0 ;\r\nT_6 V_30 ;\r\nF_40 ( & V_30 , V_31 , TRUE , T_12 ) ;\r\nT_5 = F_33 ( FALSE , T_4 , T_5 , & V_30 , T_9 , V_32 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int F_41 ( T_3 * T_4 V_1 , T_11 * T_12 V_1 , T_8 * T_9 V_1 , void * T_13 V_1 ) {\r\nint T_5 = 0 ;\r\nT_6 V_30 ;\r\nF_40 ( & V_30 , V_31 , TRUE , T_12 ) ;\r\nT_5 = F_36 ( FALSE , T_4 , T_5 , & V_30 , T_9 , V_33 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic int F_42 ( T_3 * T_4 V_1 , T_11 * T_12 V_1 , T_8 * T_9 V_1 , void * T_13 V_1 ) {\r\nint T_5 = 0 ;\r\nT_6 V_30 ;\r\nF_40 ( & V_30 , V_31 , TRUE , T_12 ) ;\r\nT_5 = F_38 ( FALSE , T_4 , T_5 , & V_30 , T_9 , V_34 ) ;\r\nreturn T_5 ;\r\n}\r\nstatic void\r\nF_43 ( T_3 * T_4 , int T_5 , T_11 * T_12 , T_8 * T_9 , int V_35 ) {\r\nT_14 V_36 ;\r\nT_1 V_37 ;\r\nT_15 V_38 ;\r\nT_16 V_39 ;\r\nint V_40 , V_41 ;\r\nint V_42 ;\r\nT_3 * V_43 ;\r\nV_42 = T_5 + V_35 ;\r\nF_44 ( T_9 , V_44 , T_4 , T_5 , 1 , V_45 ) ;\r\nT_5 ++ ;\r\nwhile ( T_5 < V_42 ) {\r\nV_40 = T_5 ;\r\nT_5 = F_45 ( T_4 , T_5 , & V_36 , & V_37 , & V_38 ) ;\r\nT_5 = F_46 ( T_4 , T_5 , & V_39 , NULL ) ;\r\nV_41 = T_5 + V_39 ;\r\nV_43 = F_47 ( T_4 , V_40 , V_41 - V_40 ) ;\r\nswitch ( V_36 ) {\r\ncase V_29 :\r\nswitch ( V_38 ) {\r\ncase 10 :\r\nF_39 ( V_43 , T_12 , T_9 , NULL ) ;\r\nbreak;\r\ncase 18 :\r\nF_41 ( V_43 , T_12 , T_9 , NULL ) ;\r\nbreak;\r\ncase 11 :\r\nF_42 ( V_43 , T_12 , T_9 , NULL ) ;\r\nbreak;\r\ncase 1 :\r\ncase 2 :\r\ncase 3 :\r\ncase 4 :\r\nV_46 . V_47 = 1 ;\r\nF_48 ( V_48 , V_43 , T_12 , T_9 , & V_46 ) ;\r\nbreak;\r\ncase 12 :\r\ncase 14 :\r\ncase 15 :\r\ncase 17 :\r\nT_5 = F_49 ( T_12 , T_9 , T_4 , V_40 , NULL , NULL , NULL ) ;\r\nT_5 = F_50 ( T_12 , T_9 , T_4 , T_5 , NULL , NULL ) ;\r\nF_51 ( T_9 , T_12 , & V_49 , T_4 , T_5 , V_39 ) ;\r\nbreak;\r\ndefault:\r\nT_5 = F_49 ( T_12 , T_9 , T_4 , V_40 , NULL , NULL , NULL ) ;\r\nT_5 = F_50 ( T_12 , T_9 , T_4 , T_5 , NULL , NULL ) ;\r\nF_51 ( T_9 , T_12 , & V_50 , T_4 , T_5 , V_39 ) ;\r\n}\r\nbreak;\r\ncase V_51 :\r\nswitch ( V_38 ) {\r\ncase 0 :\r\ncase 1 :\r\ncase 2 :\r\ncase 3 :\r\ncase 4 :\r\nT_5 = F_49 ( T_12 , T_9 , T_4 , V_40 , NULL , NULL , NULL ) ;\r\nT_5 = F_50 ( T_12 , T_9 , T_4 , T_5 , NULL , NULL ) ;\r\nF_51 ( T_9 , T_12 , & V_52 , T_4 , T_5 , V_39 ) ;\r\nbreak;\r\ndefault:\r\nT_5 = F_49 ( T_12 , T_9 , T_4 , V_40 , NULL , NULL , NULL ) ;\r\nT_5 = F_50 ( T_12 , T_9 , T_4 , T_5 , NULL , NULL ) ;\r\nF_51 ( T_9 , T_12 , & V_50 , T_4 , T_5 , V_39 ) ;\r\n}\r\nbreak;\r\ndefault:\r\nT_5 = F_49 ( T_12 , T_9 , T_4 , V_40 , NULL , NULL , NULL ) ;\r\nT_5 = F_50 ( T_12 , T_9 , T_4 , T_5 , NULL , NULL ) ;\r\nF_51 ( T_9 , T_12 , & V_50 , T_4 , T_5 , V_39 ) ;\r\n}\r\nT_5 = V_41 ;\r\n}\r\n}\r\nstatic void\r\nF_52 ( T_3 * T_4 , int T_5 , T_11 * T_12 , T_8 * T_9 , int V_35 ) {\r\nint V_53 = V_35 ;\r\nT_17 V_54 = 0 ;\r\nT_16 V_55 = 0 ;\r\nT_18 * V_56 ;\r\nwhile ( ( V_53 > 0 ) && ! ( V_54 & 0x80 ) ) {\r\nV_54 = F_53 ( T_4 , T_5 ++ ) ;\r\nV_53 -- ;\r\nV_55 <<= 7 ;\r\nV_55 |= V_54 & 0x7F ;\r\n}\r\nV_56 = F_54 ( T_9 , V_57 , T_4 , T_5 - ( V_35 - V_53 ) , V_35 - V_53 , V_55 ) ;\r\nif ( V_53 > 0 ) {\r\nF_55 ( T_12 , V_56 , & V_58 ) ;\r\n}\r\n}\r\nstatic int\r\nF_56 ( T_3 * T_4 , T_11 * T_12 , T_8 * T_9 , void * T_13 V_1 ) {\r\nT_19 T_5 ;\r\nT_18 * V_56 ;\r\nT_8 * V_59 ;\r\nT_17 V_60 , V_61 ;\r\nT_5 = 0 ;\r\nV_56 = F_44 ( T_9 , V_62 , T_4 , T_5 , - 1 , V_63 ) ;\r\nF_57 ( V_56 ) ;\r\nV_60 = F_53 ( T_4 , T_5 ) ;\r\nV_61 = F_53 ( T_4 , T_5 + 1 ) ;\r\nV_59 = F_58 ( T_9 , T_4 , T_5 , - 1 , V_64 , NULL ,\r\nF_59 ( V_60 , F_60 ( V_65 ) , L_1 ) ) ;\r\nF_44 ( V_59 , V_66 , T_4 , T_5 , 1 , V_45 ) ;\r\nF_44 ( V_59 , V_67 , T_4 , T_5 + 1 , 1 , V_45 ) ;\r\nT_5 += 2 ;\r\nif ( F_61 ( T_4 , T_5 ) <= 0 )\r\nreturn T_5 ;\r\nswitch ( V_60 ) {\r\ncase V_68 :\r\nF_43 ( T_4 , T_5 , T_12 , V_59 , V_61 ) ;\r\nbreak;\r\ncase V_69 :\r\nF_52 ( T_4 , T_5 , T_12 , V_59 , V_61 ) ;\r\nbreak;\r\ndefault:\r\nif ( V_61 > 0 ) {\r\nF_44 ( V_59 , V_70 , T_4 , T_5 , V_61 , V_63 ) ;\r\n}\r\n}\r\nreturn F_62 ( T_4 ) ;\r\n}\r\nstatic int\r\nF_63 ( T_3 * T_4 , T_11 * T_12 , T_8 * T_9 , void * T_13 V_1 ) {\r\nreturn F_64 ( V_48 , T_4 , T_12 , T_9 ) ;\r\n}\r\nvoid F_65 ( void ) {\r\nstatic T_20 V_71 [] = {\r\n{ & V_66 , { L_2 , L_3 ,\r\nV_72 , V_73 , F_60 ( V_65 ) , 0x0 ,\r\nL_4 , V_74 } } ,\r\n{ & V_67 , { L_5 , L_6 ,\r\nV_72 , V_75 , NULL , 0x0 ,\r\nL_7 , V_74 } } ,\r\n{ & V_70 , { L_8 , L_9 ,\r\nV_76 , V_77 , NULL , 0x0 ,\r\nNULL , V_74 } } ,\r\n{ & V_44 , { L_10 , L_11 ,\r\nV_72 , V_73 , F_60 ( V_78 ) , 0x1F ,\r\nNULL , V_74 } } ,\r\n{ & V_57 , { L_12 , L_13 ,\r\nV_72 , V_73 , F_60 ( V_79 ) , 0x0 ,\r\nNULL , V_74 } } ,\r\n#line 1 "./asn1/q932/packet-q932-hfarr.c"\r\n{ & V_32 ,\r\n{ L_14 , L_15 ,\r\nV_80 , V_77 , NULL , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_33 ,\r\n{ L_16 , L_17 ,\r\nV_81 , V_75 , F_60 ( V_82 ) , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_34 ,\r\n{ L_18 , L_19 ,\r\nV_81 , V_75 , F_60 ( V_83 ) , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_84 ,\r\n{ L_20 , L_21 ,\r\nV_80 , V_77 , NULL , 0 ,\r\nL_22 , V_74 } } ,\r\n{ & V_85 ,\r\n{ L_23 , L_24 ,\r\nV_80 , V_77 , NULL , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_86 ,\r\n{ L_25 , L_26 ,\r\nV_80 , V_77 , NULL , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_87 ,\r\n{ L_27 , L_28 ,\r\nV_80 , V_77 , NULL , 0 ,\r\nL_22 , V_74 } } ,\r\n{ & V_88 ,\r\n{ L_29 , L_30 ,\r\nV_80 , V_77 , NULL , 0 ,\r\nL_31 , V_74 } } ,\r\n{ & V_89 ,\r\n{ L_27 , L_28 ,\r\nV_80 , V_77 , NULL , 0 ,\r\nL_31 , V_74 } } ,\r\n{ & V_90 ,\r\n{ L_32 , L_33 ,\r\nV_80 , V_77 , NULL , 0 ,\r\nL_34 , V_74 } } ,\r\n{ & V_91 ,\r\n{ L_35 , L_36 ,\r\nV_80 , V_77 , NULL , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_92 ,\r\n{ L_37 , L_38 ,\r\nV_80 , V_77 , NULL , 0 ,\r\nL_34 , V_74 } } ,\r\n{ & V_93 ,\r\n{ L_32 , L_39 ,\r\nV_81 , V_75 , F_60 ( V_94 ) , 0 ,\r\nL_40 , V_74 } } ,\r\n{ & V_95 ,\r\n{ L_37 , L_41 ,\r\nV_81 , V_75 , F_60 ( V_94 ) , 0 ,\r\nL_40 , V_74 } } ,\r\n{ & V_96 ,\r\n{ L_42 , L_43 ,\r\nV_81 , V_75 , F_60 ( V_94 ) , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_97 ,\r\n{ L_44 , L_45 ,\r\nV_81 , V_75 , F_60 ( V_98 ) , 0 ,\r\nL_46 , V_74 } } ,\r\n{ & V_99 ,\r\n{ L_47 , L_48 ,\r\nV_81 , V_75 , F_60 ( V_100 ) , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_101 ,\r\n{ L_49 , L_50 ,\r\nV_81 , V_75 , F_60 ( V_98 ) , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_102 ,\r\n{ L_51 , L_52 ,\r\nV_103 , V_77 , NULL , 0 ,\r\nL_53 , V_74 } } ,\r\n{ & V_104 ,\r\n{ L_54 , L_55 ,\r\nV_80 , V_77 , NULL , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_105 ,\r\n{ L_56 , L_57 ,\r\nV_76 , V_77 , NULL , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_106 ,\r\n{ L_58 , L_59 ,\r\nV_103 , V_77 , NULL , 0 ,\r\nL_53 , V_74 } } ,\r\n{ & V_107 ,\r\n{ L_60 , L_61 ,\r\nV_103 , V_77 , NULL , 0 ,\r\nL_53 , V_74 } } ,\r\n{ & V_108 ,\r\n{ L_62 , L_63 ,\r\nV_80 , V_77 , NULL , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_109 ,\r\n{ L_64 , L_65 ,\r\nV_103 , V_77 , NULL , 0 ,\r\nL_53 , V_74 } } ,\r\n{ & V_110 ,\r\n{ L_66 , L_67 ,\r\nV_81 , V_75 , F_60 ( V_111 ) , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_112 ,\r\n{ L_68 , L_69 ,\r\nV_103 , V_77 , NULL , 0 ,\r\nL_53 , V_74 } } ,\r\n{ & V_113 ,\r\n{ L_70 , L_71 ,\r\nV_81 , V_75 , F_60 ( V_114 ) , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_115 ,\r\n{ L_72 , L_73 ,\r\nV_103 , V_77 , NULL , 0 ,\r\nL_53 , V_74 } } ,\r\n{ & V_116 ,\r\n{ L_74 , L_75 ,\r\nV_80 , V_77 , NULL , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_117 ,\r\n{ L_76 , L_77 ,\r\nV_76 , V_77 , NULL , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_118 ,\r\n{ L_78 , L_79 ,\r\nV_76 , V_77 , NULL , 0 ,\r\nNULL , V_74 } } ,\r\n{ & V_119 ,\r\n{ L_80 , L_81 ,\r\nV_120 , V_77 , NULL , 0 ,\r\nL_82 , V_74 } } ,\r\n{ & V_121 ,\r\n{ L_83 , L_84 ,\r\nV_81 , V_75 , F_60 ( V_122 ) , 0 ,\r\nL_85 , V_74 } } ,\r\n{ & V_123 ,\r\n{ L_86 , L_87 ,\r\nV_81 , V_75 , F_60 ( V_94 ) , 0 ,\r\nL_88 , V_74 } } ,\r\n{ & V_124 ,\r\n{ L_89 , L_90 ,\r\nV_81 , V_75 , F_60 ( V_122 ) , 0 ,\r\nL_85 , V_74 } } ,\r\n{ & V_125 ,\r\n{ L_91 , L_92 ,\r\nV_81 , V_75 , F_60 ( V_94 ) , 0 ,\r\nL_88 , V_74 } } ,\r\n#line 313 "./asn1/q932/packet-q932-template.c"\r\n} ;\r\nstatic T_19 * V_126 [] = {\r\n& V_127 ,\r\n& V_64 ,\r\n#line 1 "./asn1/q932/packet-q932-ettarr.c"\r\n& V_16 ,\r\n& V_20 ,\r\n& V_24 ,\r\n& V_26 ,\r\n& V_14 ,\r\n& V_22 ,\r\n& V_18 ,\r\n& V_8 ,\r\n& V_4 ,\r\n& V_6 ,\r\n& V_12 ,\r\n& V_10 ,\r\n& V_28 ,\r\n#line 320 "./asn1/q932/packet-q932-template.c"\r\n} ;\r\nstatic T_21 V_128 [] = {\r\n{ & V_49 , { L_93 , V_129 , V_130 , L_94 , V_131 } } ,\r\n{ & V_52 , { L_95 , V_129 , V_130 , L_96 , V_131 } } ,\r\n{ & V_50 , { L_97 , V_129 , V_130 , L_98 , V_131 } } ,\r\n{ & V_58 , { L_99 , V_129 , V_130 , L_100 , V_131 } } ,\r\n} ;\r\nT_22 * V_132 ;\r\nT_23 * V_133 ;\r\nstatic const T_24 V_134 [] = {\r\n{ L_101 , L_102 , V_135 } ,\r\n{ L_103 , L_104 , V_136 } ,\r\n{ NULL , NULL , - 1 }\r\n} ;\r\nV_62 = F_66 ( V_137 , V_138 , V_139 ) ;\r\nF_67 ( L_105 , F_63 , V_62 ) ;\r\nF_68 ( V_62 , V_71 , F_69 ( V_71 ) ) ;\r\nF_70 ( V_126 , F_69 ( V_126 ) ) ;\r\nV_133 = F_71 ( V_62 ) ;\r\nF_72 ( V_133 , V_128 , F_69 ( V_128 ) ) ;\r\nF_73 ( & V_46 ) ;\r\nV_46 . V_140 = F_74 ( L_106 , L_107 , V_62 , V_103 , V_77 ) ;\r\nV_46 . V_141 = F_74 ( L_108 , L_109 , V_62 , V_103 , V_77 ) ;\r\nV_46 . V_142 = F_74 ( L_110 , L_111 , V_62 , V_103 , V_77 ) ;\r\nV_143 = F_74 ( L_112 , L_113 , V_62 , V_81 , V_73 ) ;\r\nV_144 = F_74 ( L_114 , L_115 , V_62 , V_81 , V_73 ) ;\r\nV_145 = F_74 ( L_116 , L_117 , V_62 , V_81 , V_73 ) ;\r\nV_146 = F_74 ( L_118 , L_119 , V_62 , V_81 , V_73 ) ;\r\nV_147 = F_74 ( L_120 , L_121 , V_62 , V_81 , V_73 ) ;\r\nV_148 = F_74 ( L_122 , L_123 , V_62 , V_81 , V_73 ) ;\r\nV_132 = F_75 ( V_62 , V_149 ) ;\r\nF_76 ( V_132 , L_124 ,\r\nL_125 ,\r\nL_125 ,\r\n& V_150 , V_134 , FALSE ) ;\r\n}\r\nvoid V_149 ( void ) {\r\nT_25 V_151 ;\r\nstatic T_1 V_152 = FALSE ;\r\nif ( ! V_152 ) {\r\nV_151 = F_77 ( F_56 , V_62 ) ;\r\nF_78 ( L_126 , ( 0x00 << 8 ) | V_68 , V_151 ) ;\r\nF_78 ( L_126 , ( 0x00 << 8 ) | V_69 , V_151 ) ;\r\nV_48 = F_79 ( L_127 , V_62 ) ;\r\n}\r\nif( V_150 == V_135 ) {\r\nV_46 . V_153 = V_143 ;\r\nV_46 . V_154 = V_144 ;\r\nV_46 . V_155 = V_145 ;\r\n} else{\r\nV_46 . V_153 = V_146 ;\r\nV_46 . V_154 = V_147 ;\r\nV_46 . V_155 = V_148 ;\r\n}\r\n}
