
`timescale 1ns / 1ns

module test;


wire Cout ;

wire S7 ;

wire S6 ;

wire S5 ;

wire S4 ;

wire S3 ;

wire S2 ;

wire S1 ;

wire S0 ;

wire RESET ;

wire VDD ;

wire CLK_MAIN ;

wire A0 ;

wire A1 ;

wire A2 ;

wire A3 ;

wire A4 ;

wire A5 ;

wire A6 ;

wire A7 ;

wire B0 ;

wire B1 ;

wire B2 ;

wire B3 ;

wire B4 ;

wire B5 ;

wire B6 ;

wire B7 ;



sim_8_Bit_CSL_Adder top(); 
 
