+define+S50 \
+define+VERBOSE \
+incdir+../rtl \
../testbench/tb_top.sv \
../rtl/riscv_defines.sv \
../rtl/alu.sv \
../rtl/branch_predictor.sv \
../rtl/data_mem.sv \
../rtl/instruction_decoder.sv \
../rtl/instruction_mem.sv \
../rtl/reg_file.sv \
../rtl/riscv_core.sv
