/* Instruction opcode table for vc4.

THIS FILE IS MACHINE GENERATED WITH CGEN.

Copyright 1996-2010 Free Software Foundation, Inc.

This file is part of the GNU Binutils and/or GDB, the GNU debugger.

   This file is free software; you can redistribute it and/or modify
   it under the terms of the GNU General Public License as published by
   the Free Software Foundation; either version 3, or (at your option)
   any later version.

   It is distributed in the hope that it will be useful, but WITHOUT
   ANY WARRANTY; without even the implied warranty of MERCHANTABILITY
   or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU General Public
   License for more details.

   You should have received a copy of the GNU General Public License along
   with this program; if not, write to the Free Software Foundation, Inc.,
   51 Franklin Street - Fifth Floor, Boston, MA 02110-1301, USA.

*/

#include "sysdep.h"
#include "ansidecl.h"
#include "bfd.h"
#include "symcat.h"
#include "vc4-desc.h"
#include "vc4-opc.h"
#include "libiberty.h"

/* The hash functions are recorded here to help keep assembler code out of
   the disassembler and vice versa.  */

static int asm_hash_insn_p        (const CGEN_INSN *);
static unsigned int asm_hash_insn (const char *);
static int dis_hash_insn_p        (const CGEN_INSN *);
static unsigned int dis_hash_insn (const char *, CGEN_INSN_INT);

/* Instruction formats.  */

#define F(f) & vc4_cgen_ifld_table[VC4_##f]
static const CGEN_IFMT ifmt_empty ATTRIBUTE_UNUSED = {
  0, 0, 0x0, { { 0 } }
};

static const CGEN_IFMT ifmt_bkpt ATTRIBUTE_UNUSED = {
  16, 16, 0xffff, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_swireg ATTRIBUTE_UNUSED = {
  16, 16, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_movpdra ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_8) }, { F (F_OP26_23) }, { F (F_OP7_5) }, { F (F_OP22_21) }, { F (F_OP4_0) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_movrdpa ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_8) }, { F (F_OP26_23) }, { F (F_OP7_5) }, { F (F_OP22_21) }, { F (F_OP4_0) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_swiimm ATTRIBUTE_UNUSED = {
  16, 16, 0xffc0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_6) }, { F (F_OP5_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_pushrn ATTRIBUTE_UNUSED = {
  16, 16, 0xff9f, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7) }, { F (F_OP6_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_pushrnrm0 ATTRIBUTE_UNUSED = {
  16, 16, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7) }, { F (F_OP6_5) }, { F (F_OP4_0_BASE_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_pushrnrm6 ATTRIBUTE_UNUSED = {
  16, 16, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7) }, { F (F_OP6_5) }, { F (F_OP4_0_BASE_6) }, { 0 } }
};

static const CGEN_IFMT ifmt_pushrnrm16 ATTRIBUTE_UNUSED = {
  16, 16, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7) }, { F (F_OP6_5) }, { F (F_OP4_0_BASE_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_pushrnrm24 ATTRIBUTE_UNUSED = {
  16, 16, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7) }, { F (F_OP6_5) }, { F (F_OP4_0_BASE_24) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldind ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OPLEN) }, { F (F_OP11) }, { F (F_OP10_8) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldoff ATTRIBUTE_UNUSED = {
  16, 16, 0xf000, { { F (F_OPLEN) }, { F (F_LDSTOFF) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldsp ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_SPOFFSET) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldoff12 ATTRIBUTE_UNUSED = {
  16, 32, 0xfee0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_9) }, { F (F_OFFSET12) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldoff16 ATTRIBUTE_UNUSED = {
  16, 32, 0xfce0, { { F (F_OPLEN) }, { F (F_OP31_16S) }, { F (F_OP11_10) }, { F (F_OP9_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldcndidx ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_8) }, { F (F_OP26_23) }, { F (F_OP7_5) }, { F (F_OP22_21) }, { F (F_OP4_0) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldcnddisp ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_8) }, { F (F_OP26_23) }, { F (F_OP7_5) }, { F (F_OP22_21) }, { F (F_OP4_0) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldpredec ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_8) }, { F (F_OP26_23) }, { F (F_OP7_5) }, { F (F_OP22_21) }, { F (F_OP4_0) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_addsp ATTRIBUTE_UNUSED = {
  16, 16, 0xf81f, { { F (F_OPLEN) }, { F (F_OP11) }, { F (F_ADDSPOFFSET) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_lea ATTRIBUTE_UNUSED = {
  16, 16, 0xf800, { { F (F_OPLEN) }, { F (F_OP11) }, { F (F_ADDSPOFFSET) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_bcc ATTRIBUTE_UNUSED = {
  16, 16, 0xf800, { { F (F_OPLEN) }, { F (F_OP11) }, { F (F_OP10_7) }, { F (F_PCRELCC) }, { 0 } }
};

static const CGEN_IFMT ifmt_mov16 ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_movi16 ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds8i16 ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4_SHL3) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_bcc32r ATTRIBUTE_UNUSED = {
  16, 32, 0xf0f0, { { F (F_OPLEN) }, { F (F_OP31_30) }, { F (F_OP29_26) }, { F (F_OP11_8) }, { F (F_PCREL10) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_bcc32i ATTRIBUTE_UNUSED = {
  16, 32, 0xf0f0, { { F (F_OPLEN) }, { F (F_OP31_30) }, { F (F_OP29_24) }, { F (F_OP11_8) }, { F (F_OP7_4) }, { F (F_PCREL8) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_addcmpbrr ATTRIBUTE_UNUSED = {
  16, 32, 0xf000, { { F (F_OPLEN) }, { F (F_OP31_30) }, { F (F_OP29_26) }, { F (F_OP11_8) }, { F (F_PCREL10) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_addcmpbri ATTRIBUTE_UNUSED = {
  16, 32, 0xf000, { { F (F_OPLEN) }, { F (F_OP31_30) }, { F (F_OP29_26) }, { F (F_OP11_8) }, { F (F_PCREL10) }, { F (F_OP7_4S) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_addcmpbir ATTRIBUTE_UNUSED = {
  16, 32, 0xf000, { { F (F_OPLEN) }, { F (F_OP31_30) }, { F (F_OP29_24) }, { F (F_OP11_8) }, { F (F_OP7_4) }, { F (F_PCREL8) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_addcmpbii ATTRIBUTE_UNUSED = {
  16, 32, 0xf000, { { F (F_OPLEN) }, { F (F_OP31_30) }, { F (F_OP29_24) }, { F (F_OP11_8) }, { F (F_OP7_4S) }, { F (F_PCREL8) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_bcc32 ATTRIBUTE_UNUSED = {
  16, 32, 0xf080, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7) }, { F (F_OFFSET23BITS) }, { 0 } }
};

static const CGEN_IFMT ifmt_bl32 ATTRIBUTE_UNUSED = {
  16, 32, 0xf080, { { F (F_OPLEN) }, { F (F_OP7) }, { F (F_OFFSET27BITS) }, { 0 } }
};

static const CGEN_IFMT ifmt_mov32 ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_10) }, { F (F_OP26_23) }, { F (F_OP9_5) }, { F (F_OP22_21) }, { F (F_OP4_0) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_movi32 ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_10) }, { F (F_OP26_23) }, { F (F_OP9_5) }, { F (F_OP22) }, { F (F_OP21_16S) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds2i32 ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_10) }, { F (F_OP26_23) }, { F (F_OP9_5) }, { F (F_OP22) }, { F (F_OP21_16S_SHL1) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds4i32 ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_10) }, { F (F_OP26_23) }, { F (F_OP9_5) }, { F (F_OP22) }, { F (F_OP21_16S_SHL2) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds8i32 ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_10) }, { F (F_OP26_23) }, { F (F_OP9_5) }, { F (F_OP22) }, { F (F_OP21_16S_SHL3) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds16i32 ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_10) }, { F (F_OP26_23) }, { F (F_OP9_5) }, { F (F_OP22) }, { F (F_OP21_16S_SHL4) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_mulhdiss ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_8) }, { F (F_OP26_23) }, { F (F_OP7_5) }, { F (F_OP22) }, { F (F_OP21_16S) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_clamp16r ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_8) }, { F (F_OP26_23) }, { F (F_OP7_5) }, { F (F_OP22_21) }, { F (F_OP4_0) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds5i ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_8) }, { F (F_OP26_23) }, { F (F_OP7_5) }, { F (F_OP22) }, { F (F_OP21_16S_SHL5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds6i ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_8) }, { F (F_OP26_23) }, { F (F_OP7_5) }, { F (F_OP22) }, { F (F_OP21_16S_SHL6) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds7i ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_8) }, { F (F_OP26_23) }, { F (F_OP7_5) }, { F (F_OP22) }, { F (F_OP21_16S_SHL7) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds8i ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_8) }, { F (F_OP26_23) }, { F (F_OP7_5) }, { F (F_OP22) }, { F (F_OP21_16S_SHL8) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs1i ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_8) }, { F (F_OP26_23) }, { F (F_OP7_5) }, { F (F_OP22) }, { F (F_OP21_16S_SHL1) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs2i ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_8) }, { F (F_OP26_23) }, { F (F_OP7_5) }, { F (F_OP22) }, { F (F_OP21_16S_SHL2) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs3i ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_8) }, { F (F_OP26_23) }, { F (F_OP7_5) }, { F (F_OP22) }, { F (F_OP21_16S_SHL3) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs4i ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_8) }, { F (F_OP26_23) }, { F (F_OP7_5) }, { F (F_OP22) }, { F (F_OP21_16S_SHL4) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_add16i ATTRIBUTE_UNUSED = {
  16, 32, 0xfc00, { { F (F_OPLEN) }, { F (F_OP31_16S) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_lea32pc ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_PCREL16) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_moviu32 ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_16S) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds2iu32_shl1 ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_16S_SHL1) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds4iu32_shl2 ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_16S_SHL2) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds8iu32_shl3 ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_16S_SHL3) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds16iu32_shl4 ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_16S_SHL4) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_faddr ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_9) }, { F (F_OP26_23) }, { F (F_OP8_5) }, { F (F_OP22_21) }, { F (F_OP4_0) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_faddi ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP31_27) }, { F (F_OP11_9) }, { F (F_OP26_23) }, { F (F_OP8_5) }, { F (F_OP22) }, { F (F_OP21_16) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_lea48 ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_PCREL32_48) }, { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_j48 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP47_16) }, { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldoff27 ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldpcrel27 ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OP47_43) }, { F (F_PCREL27_48) }, { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_add48i ATTRIBUTE_UNUSED = {
  16, 48, 0xfc00, { { F (F_OP47_16) }, { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_movi48 ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OP47_16) }, { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48s32r0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48s32r0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48s32r1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48s32r1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48s32r2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48s32r2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48s32r3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48s32r3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48s32r4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48s32r4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48s32r5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48s32r5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48s32r6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48s32r6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48s32r7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48s32r7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48s32r0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48s32r0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48s32r1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48s32r1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48s32r2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48s32r2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48s32r3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48s32r3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48s32r4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48s32r4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48s32r5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48s32r5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48s32r6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48s32r6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48s32r7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48s32r7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_39) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48v32r0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48v32r0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48v32r1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48v32r1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48v32r2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48v32r2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48v32r3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48v32r3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48v32r4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48v32r4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48v32r5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48v32r5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48v32r6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48v32r6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48v32r7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48v32r7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48v32r0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48v32r0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48v32r1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48v32r1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48v32r2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48v32r2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48v32r3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48v32r3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48v32r4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48v32r4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48v32r5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48v32r5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48v32r6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48v32r6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48v32r7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_OP21_19) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48v32r7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48i32r0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48i32r0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48i32r1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48i32r1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48i32r2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48i32r2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48i32r3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48i32r3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48i32r4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48i32r4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48i32r5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48i32r5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48i32r6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48i32r6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movhd48i32r7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenhd48i32r7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48i32r0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48i32r0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48i32r1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48i32r1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48i32r2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48i32r2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48i32r3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48i32r3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48i32r4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48i32r4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48i32r5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48i32r5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48i32r6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48i32r6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movvd48i32r7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP21_19) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_evenvd48i32r7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP41_38) }, { F (F_OP8_3) }, { F (F_OP37_32) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldhr0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldhr1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldhr2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldhr3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldhr4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldhr5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldhr6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldhr7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldvr0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldvr1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldvr2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldvr3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldvr4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldvr5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldvr6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ldvr7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP47_44) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP21_18) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP17_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8sthr0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8sthr1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8sthr2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8sthr3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8sthr4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8sthr5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8sthr6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8sthr7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8stvr0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8stvr1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8stvr2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8stvr3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8stvr4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8stvr5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8stvr6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8stvr7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP31_29) }, { F (F_OP28) }, { F (F_OP27_22) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genr0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genr1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genr2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genr3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genr4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genr5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genr6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genr7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genr0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genr1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genr2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genr3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genr4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genr5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genr6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genr7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP38) }, { F (F_VEC48BREG) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genir0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genir1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genir2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genir3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genir4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genir5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genir6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03h48genir7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genir0 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genir1 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genir2 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genir3 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genir4 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genir5 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genir6 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03v48genir7 ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OP15_10) }, { F (F_OP28) }, { F (F_VEC48DREG) }, { F (F_OP43) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_38) }, { F (F_OP37_32) }, { F (F_OP4_3) }, { F (F_OP2_0) }, { F (F_OP18) }, { F (F_VEC48AREG) }, { 0 } }
};

static const CGEN_IFMT ifmt_movd80v32 ATTRIBUTE_UNUSED = {
  16, 80, 0xfff8, { { F (F_OP15_10) }, { F (F_VEC80DREG) }, { F (F_OP47_44) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP57_52) }, { F (F_OP8_3) }, { F (F_OP21_16) }, { F (F_VEC80BREG) }, { F (F_OP51_48) }, { F (F_VEC80MODS) }, { 0 } }
};

static const CGEN_IFMT ifmt_evend80v32 ATTRIBUTE_UNUSED = {
  16, 80, 0xfff8, { { F (F_OP15_10) }, { F (F_VEC80DREG) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_VEC80BREG) }, { F (F_VEC80AREG) }, { F (F_VEC80MODS) }, { 0 } }
};

static const CGEN_IFMT ifmt_movd80i32 ATTRIBUTE_UNUSED = {
  16, 80, 0xfff8, { { F (F_OP15_10) }, { F (F_VEC80DREG) }, { F (F_OP47_44) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP57_52) }, { F (F_OP8_3) }, { F (F_OP21_16) }, { F (F_VEC80IMM) }, { F (F_OP51_48) }, { F (F_VEC80MODS) }, { 0 } }
};

static const CGEN_IFMT ifmt_evend80i32 ATTRIBUTE_UNUSED = {
  16, 80, 0xfff8, { { F (F_OP15_10) }, { F (F_VEC80DREG) }, { F (F_OP42) }, { F (F_OP9) }, { F (F_OP8_3) }, { F (F_VEC80IMM) }, { F (F_VEC80AREG) }, { F (F_VEC80MODS) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8ld ATTRIBUTE_UNUSED = {
  16, 80, 0xfff8, { { F (F_OP15_10) }, { F (F_VEC80DREG) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP21_18) }, { F (F_OP4_3) }, { F (F_VEC80MODS_MEM) }, { F (F_VEC80LDADDR) }, { F (F_DUMMYABITS) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8st ATTRIBUTE_UNUSED = {
  16, 80, 0xfff8, { { F (F_OP15_10) }, { F (F_OP31_28) }, { F (F_OP27_22) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_OP41_39) }, { F (F_OP4_3) }, { F (F_VEC80AREG) }, { F (F_VEC80MODS_MEM) }, { F (F_VEC80STADDR) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03gen ATTRIBUTE_UNUSED = {
  16, 80, 0xfff8, { { F (F_OP15_10) }, { F (F_VEC80DREG) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_VEC80BREG) }, { F (F_OP4_3) }, { F (F_VEC80AREG) }, { F (F_VEC80MODS) }, { 0 } }
};

static const CGEN_IFMT ifmt_v8mem03igen ATTRIBUTE_UNUSED = {
  16, 80, 0xfff8, { { F (F_OP15_10) }, { F (F_VEC80DREG) }, { F (F_OP42) }, { F (F_OP9_5) }, { F (F_VEC80IMM) }, { F (F_OP4_3) }, { F (F_VEC80AREG) }, { F (F_VEC80MODS) }, { 0 } }
};

static const CGEN_IFMT ifmt_vec48 ATTRIBUTE_UNUSED = {
  16, 48, 0xf800, { { F (F_OP47_16) }, { F (F_OPLEN) }, { F (F_OP11) }, { F (F_OP10_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_vec80 ATTRIBUTE_UNUSED = {
  16, 80, 0xf800, { { F (F_OP47_16) }, { F (F_OP79_48) }, { F (F_OPLEN) }, { F (F_OP11) }, { F (F_OP10_0) }, { 0 } }
};

#undef F

#define A(a) (1 << CGEN_INSN_##a)
#define OPERAND(op) VC4_OPERAND_##op
#define MNEM CGEN_SYNTAX_MNEMONIC /* syntax value for mnemonic */
#define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field))

/* The instruction table.  */

static const CGEN_OPCODE vc4_cgen_insn_opcode_table[MAX_INSNS] =
{
  /* Special null first entry.
     A `num' value of zero is thus invalid.
     Also, the special `invalid' insn resides here.  */
  { { 0, 0, 0, 0 }, {{0}}, 0, {0}},
/* bkpt */
  {
    { 0, 0, 0, 0 },
    { { MNEM, 0 } },
    & ifmt_bkpt, { 0x0 }
  },
/* nop */
  {
    { 0, 0, 0, 0 },
    { { MNEM, 0 } },
    & ifmt_bkpt, { 0x1 }
  },
/* sleep */
  {
    { 0, 0, 0, 0 },
    { { MNEM, 0 } },
    & ifmt_bkpt, { 0x2 }
  },
/* user */
  {
    { 0, 0, 0, 0 },
    { { MNEM, 0 } },
    & ifmt_bkpt, { 0x3 }
  },
/* ei */
  {
    { 0, 0, 0, 0 },
    { { MNEM, 0 } },
    & ifmt_bkpt, { 0x4 }
  },
/* di */
  {
    { 0, 0, 0, 0 },
    { { MNEM, 0 } },
    & ifmt_bkpt, { 0x5 }
  },
/* cbclr */
  {
    { 0, 0, 0, 0 },
    { { MNEM, 0 } },
    & ifmt_bkpt, { 0x6 }
  },
/* cbadd1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, 0 } },
    & ifmt_bkpt, { 0x7 }
  },
/* cbadd2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, 0 } },
    & ifmt_bkpt, { 0x8 }
  },
/* cbadd3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, 0 } },
    & ifmt_bkpt, { 0x9 }
  },
/* rti */
  {
    { 0, 0, 0, 0 },
    { { MNEM, 0 } },
    & ifmt_bkpt, { 0xa }
  },
/* swi $alu32dreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), 0 } },
    & ifmt_swireg, { 0x20 }
  },
/* rts */
  {
    { 0, 0, 0, 0 },
    { { MNEM, 0 } },
    & ifmt_bkpt, { 0x5a }
  },
/* b.s $alu32dreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), 0 } },
    & ifmt_swireg, { 0x40 }
  },
/* bl $alu32dreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), 0 } },
    & ifmt_swireg, { 0x60 }
  },
/* tbb $alu32dreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), 0 } },
    & ifmt_swireg, { 0x80 }
  },
/* tbh $alu32dreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), 0 } },
    & ifmt_swireg, { 0xa0 }
  },
/* version $alu32dreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), 0 } },
    & ifmt_swireg, { 0xe0 }
  },
/* mov.m $pregdst,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (PREGDST), ',', OP (ALU32BREG), 0 } },
    & ifmt_movpdra, { 0xcc00, { 0x0 }, { 0xffe0 } }
  },
/* mov.m $alu32dreg,$pregsrc */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', OP (PREGSRC), 0 } },
    & ifmt_movrdpa, { 0xcc20, { 0x0 }, { 0xffe0 } }
  },
/* swi $swi_imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (SWI_IMM), 0 } },
    & ifmt_swiimm, { 0x1c0 }
  },
/* stm.s $ppstartreg,(--sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (PPSTARTREG), ',', '(', '-', '-', 's', 'p', ')', 0 } },
    & ifmt_pushrn, { 0x280 }
  },
/* stm $ppstartreg,lr,(--sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (PPSTARTREG), ',', 'l', 'r', ',', '(', '-', '-', 's', 'p', ')', 0 } },
    & ifmt_pushrn, { 0x380 }
  },
/* stm r0-$ppendreg0,(--sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'r', '0', '-', OP (PPENDREG0), ',', '(', '-', '-', 's', 'p', ')', 0 } },
    & ifmt_pushrnrm0, { 0x280 }
  },
/* stm r6-$ppendreg6,(--sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'r', '6', '-', OP (PPENDREG6), ',', '(', '-', '-', 's', 'p', ')', 0 } },
    & ifmt_pushrnrm6, { 0x2a0 }
  },
/* stm r16-$ppendreg16,(--sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'r', '1', '6', '-', OP (PPENDREG16), ',', '(', '-', '-', 's', 'p', ')', 0 } },
    & ifmt_pushrnrm16, { 0x2c0 }
  },
/* stm gp-$ppendreg24,(--sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'g', 'p', '-', OP (PPENDREG24), ',', '(', '-', '-', 's', 'p', ')', 0 } },
    & ifmt_pushrnrm24, { 0x2e0 }
  },
/* stm r0-$ppendreg0,lr,(--sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'r', '0', '-', OP (PPENDREG0), ',', 'l', 'r', ',', '(', '-', '-', 's', 'p', ')', 0 } },
    & ifmt_pushrnrm0, { 0x380 }
  },
/* stm r6-$ppendreg6,lr,(--sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'r', '6', '-', OP (PPENDREG6), ',', 'l', 'r', ',', '(', '-', '-', 's', 'p', ')', 0 } },
    & ifmt_pushrnrm6, { 0x3a0 }
  },
/* stm r16-$ppendreg16,lr,(--sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'r', '1', '6', '-', OP (PPENDREG16), ',', 'l', 'r', ',', '(', '-', '-', 's', 'p', ')', 0 } },
    & ifmt_pushrnrm16, { 0x3c0 }
  },
/* stm gp-$ppendreg24,lr,(--sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'g', 'p', '-', OP (PPENDREG24), ',', 'l', 'r', ',', '(', '-', '-', 's', 'p', ')', 0 } },
    & ifmt_pushrnrm24, { 0x3e0 }
  },
/* ldm.s $ppstartreg,(sp++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (PPSTARTREG), ',', '(', 's', 'p', '+', '+', ')', 0 } },
    & ifmt_pushrn, { 0x200 }
  },
/* ldm $ppstartreg,pc,(sp++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (PPSTARTREG), ',', 'p', 'c', ',', '(', 's', 'p', '+', '+', ')', 0 } },
    & ifmt_pushrn, { 0x300 }
  },
/* ldm r0-$ppendreg0,(sp++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'r', '0', '-', OP (PPENDREG0), ',', '(', 's', 'p', '+', '+', ')', 0 } },
    & ifmt_pushrnrm0, { 0x200 }
  },
/* ldm r6-$ppendreg6,(sp++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'r', '6', '-', OP (PPENDREG6), ',', '(', 's', 'p', '+', '+', ')', 0 } },
    & ifmt_pushrnrm6, { 0x220 }
  },
/* ldm r16-$ppendreg16,(sp++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'r', '1', '6', '-', OP (PPENDREG16), ',', '(', 's', 'p', '+', '+', ')', 0 } },
    & ifmt_pushrnrm16, { 0x240 }
  },
/* ldm gp-$ppendreg24,(sp++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'g', 'p', '-', OP (PPENDREG24), ',', '(', 's', 'p', '+', '+', ')', 0 } },
    & ifmt_pushrnrm24, { 0x260 }
  },
/* ldm r0-$ppendreg0,pc,(sp++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'r', '0', '-', OP (PPENDREG0), ',', 'p', 'c', ',', '(', 's', 'p', '+', '+', ')', 0 } },
    & ifmt_pushrnrm0, { 0x300 }
  },
/* ldm r6-$ppendreg6,pc,(sp++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'r', '6', '-', OP (PPENDREG6), ',', 'p', 'c', ',', '(', 's', 'p', '+', '+', ')', 0 } },
    & ifmt_pushrnrm6, { 0x320 }
  },
/* ldm r16-$ppendreg16,pc,(sp++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'r', '1', '6', '-', OP (PPENDREG16), ',', 'p', 'c', ',', '(', 's', 'p', '+', '+', ')', 0 } },
    & ifmt_pushrnrm16, { 0x340 }
  },
/* ldm gp-$ppendreg24,pc,(sp++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'g', 'p', '-', OP (PPENDREG24), ',', 'p', 'c', ',', '(', 's', 'p', '+', '+', ')', 0 } },
    & ifmt_pushrnrm24, { 0x360 }
  },
/* ld.s $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_ldind, { 0x800 }
  },
/* st.s $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_ldind, { 0x900 }
  },
/* ldh.s $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_ldind, { 0xa00 }
  },
/* sth.s $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_ldind, { 0xb00 }
  },
/* ldb.s $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_ldind, { 0xc00 }
  },
/* stb.s $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_ldind, { 0xd00 }
  },
/* ldsh.s $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_ldind, { 0xe00 }
  },
/* ldsb.s $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_ldind, { 0xf00 }
  },
/* ld.s $alu16dreg,($alu16sreg+$ldstoff) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), '+', OP (LDSTOFF), ')', 0 } },
    & ifmt_ldoff, { 0x2000 }
  },
/* st.s $alu16dreg,($alu16sreg+$ldstoff) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), '+', OP (LDSTOFF), ')', 0 } },
    & ifmt_ldoff, { 0x3000 }
  },
/* ld.s $alu16dreg,(sp+$spoffset) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', 's', 'p', '+', OP (SPOFFSET), ')', 0 } },
    & ifmt_ldsp, { 0x400 }
  },
/* st.s $alu16dreg,(sp+$spoffset) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', 's', 'p', '+', OP (SPOFFSET), ')', 0 } },
    & ifmt_ldsp, { 0x600 }
  },
/* ld.m $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_ldoff12, { 0xa200 }
  },
/* st.m $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_ldoff12, { 0xa220 }
  },
/* ldh.m $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_ldoff12, { 0xa240 }
  },
/* sth.m $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_ldoff12, { 0xa260 }
  },
/* ldb.m $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_ldoff12, { 0xa280 }
  },
/* stb.m $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_ldoff12, { 0xa2a0 }
  },
/* ldsh.m $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_ldoff12, { 0xa2c0 }
  },
/* ldsb.m $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_ldoff12, { 0xa2e0 }
  },
/* ld.m $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_ldoff16, { 0xa800 }
  },
/* st.m $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_ldoff16, { 0xa820 }
  },
/* ldh.m $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_ldoff16, { 0xa840 }
  },
/* sth.m $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_ldoff16, { 0xa860 }
  },
/* ldb.m $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_ldoff16, { 0xa880 }
  },
/* stb.m $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_ldoff16, { 0xa8a0 }
  },
/* ldsh.m $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_ldoff16, { 0xa8c0 }
  },
/* ldsb.m $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_ldoff16, { 0xa8e0 }
  },
/* ld${alu32cond}.m $alu32dreg,($alu32areg+$alu32breg$shl2) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), OP (SHL2), ')', 0 } },
    & ifmt_ldcndidx, { 0xa000, { 0x0 }, { 0x60 } }
  },
/* ldh${alu32cond}.m $alu32dreg,($alu32areg+$alu32breg$shl1) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), OP (SHL1), ')', 0 } },
    & ifmt_ldcndidx, { 0xa040, { 0x0 }, { 0x60 } }
  },
/* ldb${alu32cond}.m $alu32dreg,($alu32areg+$alu32breg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), ')', 0 } },
    & ifmt_ldcndidx, { 0xa080, { 0x0 }, { 0x60 } }
  },
/* ldsh${alu32cond}.m $alu32dreg,($alu32areg+$alu32breg$shl1) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), OP (SHL1), ')', 0 } },
    & ifmt_ldcndidx, { 0xa0c0, { 0x0 }, { 0x60 } }
  },
/* st${alu32cond}.m $alu32dreg,($alu32areg+$alu32breg$shl2) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), OP (SHL2), ')', 0 } },
    & ifmt_ldcndidx, { 0xa020, { 0x0 }, { 0x60 } }
  },
/* sth${alu32cond}.m $alu32dreg,($alu32areg+$alu32breg$shl1) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), OP (SHL1), ')', 0 } },
    & ifmt_ldcndidx, { 0xa060, { 0x0 }, { 0x60 } }
  },
/* stb${alu32cond}.m $alu32dreg,($alu32areg+$alu32breg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), ')', 0 } },
    & ifmt_ldcndidx, { 0xa0a0, { 0x0 }, { 0x60 } }
  },
/* ldsb${alu32cond}.m $alu32dreg,($alu32areg+$alu32breg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), ')', 0 } },
    & ifmt_ldcndidx, { 0xa0e0, { 0x0 }, { 0x60 } }
  },
/* ld${alu32cond}.m $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_ldcnddisp, { 0xa000, { 0x40 }, { 0x60 } }
  },
/* st${alu32cond}.m $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_ldcnddisp, { 0xa020, { 0x40 }, { 0x60 } }
  },
/* ldh${alu32cond}.m $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_ldcnddisp, { 0xa040, { 0x40 }, { 0x60 } }
  },
/* sth${alu32cond}.m $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_ldcnddisp, { 0xa060, { 0x40 }, { 0x60 } }
  },
/* ldb${alu32cond}.m $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_ldcnddisp, { 0xa080, { 0x40 }, { 0x60 } }
  },
/* stb${alu32cond}.m $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_ldcnddisp, { 0xa0a0, { 0x40 }, { 0x60 } }
  },
/* ldsh${alu32cond}.m $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_ldcnddisp, { 0xa0c0, { 0x40 }, { 0x60 } }
  },
/* ldsb${alu32cond}.m $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_ldcnddisp, { 0xa0e0, { 0x40 }, { 0x60 } }
  },
/* ld${alu32cond}.m $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldpredec, { 0xa400, { 0x0 }, { 0x7f } }
  },
/* ldh${alu32cond}.m $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldpredec, { 0xa440, { 0x0 }, { 0x7f } }
  },
/* ldb${alu32cond}.m $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldpredec, { 0xa480, { 0x0 }, { 0x7f } }
  },
/* ldsh${alu32cond}.m $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldpredec, { 0xa4c0, { 0x0 }, { 0x7f } }
  },
/* st${alu32cond}.m $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldpredec, { 0xa420, { 0x0 }, { 0x7f } }
  },
/* sth${alu32cond}.m $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldpredec, { 0xa460, { 0x0 }, { 0x7f } }
  },
/* stb${alu32cond}.m $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldpredec, { 0xa4a0, { 0x0 }, { 0x7f } }
  },
/* ldsb${alu32cond}.m $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldpredec, { 0xa4e0, { 0x0 }, { 0x7f } }
  },
/* ld${alu32cond}.m $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_ldpredec, { 0xa500, { 0x0 }, { 0x7f } }
  },
/* ldh${alu32cond}.m $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_ldpredec, { 0xa540, { 0x0 }, { 0x7f } }
  },
/* ldb${alu32cond}.m $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_ldpredec, { 0xa580, { 0x0 }, { 0x7f } }
  },
/* ldsh${alu32cond}.m $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_ldpredec, { 0xa5c0, { 0x0 }, { 0x7f } }
  },
/* st${alu32cond}.m $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_ldpredec, { 0xa520, { 0x0 }, { 0x7f } }
  },
/* sth${alu32cond}.m $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_ldpredec, { 0xa560, { 0x0 }, { 0x7f } }
  },
/* stb${alu32cond}.m $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_ldpredec, { 0xa5a0, { 0x0 }, { 0x7f } }
  },
/* ldsb${alu32cond}.m $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_ldpredec, { 0xa5e0, { 0x0 }, { 0x7f } }
  },
/* add sp,$addspoffset */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 's', 'p', ',', OP (ADDSPOFFSET), 0 } },
    & ifmt_addsp, { 0x1019 }
  },
/* lea $alu32dreg,(sp+$addspoffset) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', 's', 'p', '+', OP (ADDSPOFFSET), ')', 0 } },
    & ifmt_lea, { 0x1000 }
  },
/* b$condcode.s $pcrelcc */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (CONDCODE), '.', 's', ' ', OP (PCRELCC), 0 } },
    & ifmt_bcc, { 0x1800 }
  },
/* mov.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4000 }
  },
/* cmn.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4100 }
  },
/* add.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4200 }
  },
/* bic.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4300 }
  },
/* mul.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4400 }
  },
/* eor.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4500 }
  },
/* sub.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4600 }
  },
/* and.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4700 }
  },
/* not.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4800 }
  },
/* ror.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4900 }
  },
/* cmp.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4a00 }
  },
/* rsub.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4b00 }
  },
/* btest.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4c00 }
  },
/* or.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4d00 }
  },
/* bmask.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4e00 }
  },
/* max.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x4f00 }
  },
/* bitset.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x5000 }
  },
/* min.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x5100 }
  },
/* bitclear.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x5200 }
  },
/* addscale.s $alu16dreg,$alu16sreg$shl1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), OP (SHL1), 0 } },
    & ifmt_mov16, { 0x5300 }
  },
/* bitflip.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x5400 }
  },
/* addscale.s $alu16dreg,$alu16sreg$shl2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), OP (SHL2), 0 } },
    & ifmt_mov16, { 0x5500 }
  },
/* addscale.s $alu16dreg,$alu16sreg$shl3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), OP (SHL3), 0 } },
    & ifmt_mov16, { 0x5600 }
  },
/* addscale.s $alu16dreg,$alu16sreg$shl4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), OP (SHL4), 0 } },
    & ifmt_mov16, { 0x5700 }
  },
/* signext.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x5800 }
  },
/* neg.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x5900 }
  },
/* lsr.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x5a00 }
  },
/* msb.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x5b00 }
  },
/* shl.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x5c00 }
  },
/* brev.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x5d00 }
  },
/* asr.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x5e00 }
  },
/* abs.s $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16, { 0x5f00 }
  },
/* mov.s $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16, { 0x6000 }
  },
/* add.s $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16, { 0x6200 }
  },
/* mul.s $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16, { 0x6400 }
  },
/* sub.s $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16, { 0x6600 }
  },
/* not.s $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16, { 0x6800 }
  },
/* cmp.s $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16, { 0x6a00 }
  },
/* btest.s $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16, { 0x6c00 }
  },
/* bmask.s $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16, { 0x6e00 }
  },
/* bitset.s $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16, { 0x7000 }
  },
/* bitclear.s $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16, { 0x7200 }
  },
/* bitflip.s $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16, { 0x7400 }
  },
/* add.s $alu16dreg,$alu16imm_shl3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM_SHL3), 0 } },
    & ifmt_adds8i16, { 0x7600 }
  },
/* signext.s $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16, { 0x7800 }
  },
/* lsr.s $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16, { 0x7a00 }
  },
/* shl.s $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16, { 0x7c00 }
  },
/* asr.s $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16, { 0x7e00 }
  },
/* b$condcodebcc32 $alu16dreg,$bcc32sreg,$pcrel10bits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (CONDCODEBCC32), ' ', OP (ALU16DREG), ',', OP (BCC32SREG), ',', OP (PCREL10BITS), 0 } },
    & ifmt_bcc32r, { 0x8000, { 0x4000 }, { 0xc000 } }
  },
/* b$condcodebcc32 $alu16dreg,$bcc32imm,$pcrel8bits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (CONDCODEBCC32), ' ', OP (ALU16DREG), ',', OP (BCC32IMM), ',', OP (PCREL8BITS), 0 } },
    & ifmt_bcc32i, { 0x8000, { 0xc000 }, { 0xc000 } }
  },
/* addcmpb$condcodebcc32 $alu16dreg,$addcmpbareg,$bcc32sreg,$pcrel10bits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (CONDCODEBCC32), ' ', OP (ALU16DREG), ',', OP (ADDCMPBAREG), ',', OP (BCC32SREG), ',', OP (PCREL10BITS), 0 } },
    & ifmt_addcmpbrr, { 0x8000, { 0x0 }, { 0xc000 } }
  },
/* addcmpb$condcodebcc32 $alu16dreg,$addcmpbimm,$bcc32sreg,$pcrel10bits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (CONDCODEBCC32), ' ', OP (ALU16DREG), ',', OP (ADDCMPBIMM), ',', OP (BCC32SREG), ',', OP (PCREL10BITS), 0 } },
    & ifmt_addcmpbri, { 0x8000, { 0x4000 }, { 0xc000 } }
  },
/* addcmpb$condcodebcc32 $alu16dreg,$addcmpbareg,$bcc32imm,$pcrel8bits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (CONDCODEBCC32), ' ', OP (ALU16DREG), ',', OP (ADDCMPBAREG), ',', OP (BCC32IMM), ',', OP (PCREL8BITS), 0 } },
    & ifmt_addcmpbir, { 0x8000, { 0x8000 }, { 0xc000 } }
  },
/* addcmpb$condcodebcc32 $alu16dreg,$addcmpbimm,$bcc32imm,$pcrel8bits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (CONDCODEBCC32), ' ', OP (ALU16DREG), ',', OP (ADDCMPBIMM), ',', OP (BCC32IMM), ',', OP (PCREL8BITS), 0 } },
    & ifmt_addcmpbii, { 0x8000, { 0xc000 }, { 0xc000 } }
  },
/* b$condcodebcc32.m $offset23bits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (CONDCODEBCC32), '.', 'm', ' ', OP (OFFSET23BITS), 0 } },
    & ifmt_bcc32, { 0x9000 }
  },
/* bl $offset27bits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (OFFSET27BITS), 0 } },
    & ifmt_bl32, { 0x9080 }
  },
/* mov${alu32cond}.m $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc000, { 0x0 }, { 0x60 } }
  },
/* cmn${alu32cond}.m $alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc020, { 0x0 }, { 0x60 } }
  },
/* add${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc040, { 0x0 }, { 0x60 } }
  },
/* bic${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc060, { 0x0 }, { 0x60 } }
  },
/* mul${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc080, { 0x0 }, { 0x60 } }
  },
/* eor${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc0a0, { 0x0 }, { 0x60 } }
  },
/* sub${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc0c0, { 0x0 }, { 0x60 } }
  },
/* and${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc0e0, { 0x0 }, { 0x60 } }
  },
/* not${alu32cond}.m $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc100, { 0x0 }, { 0x60 } }
  },
/* ror${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc120, { 0x0 }, { 0x60 } }
  },
/* cmp${alu32cond}.m $alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc140, { 0x0 }, { 0x60 } }
  },
/* rsub${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc160, { 0x0 }, { 0x60 } }
  },
/* btest${alu32cond}.m $alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc180, { 0x0 }, { 0x60 } }
  },
/* or${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc1a0, { 0x0 }, { 0x60 } }
  },
/* bmask${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc1c0, { 0x0 }, { 0x60 } }
  },
/* max${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc1e0, { 0x0 }, { 0x60 } }
  },
/* bitset${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc200, { 0x0 }, { 0x60 } }
  },
/* min${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc220, { 0x0 }, { 0x60 } }
  },
/* bitclear${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc240, { 0x0 }, { 0x60 } }
  },
/* addscale${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg$shl1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL1), 0 } },
    & ifmt_mov32, { 0xc260, { 0x0 }, { 0x60 } }
  },
/* bitflip${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc280, { 0x0 }, { 0x60 } }
  },
/* addscale${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg$shl2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL2), 0 } },
    & ifmt_mov32, { 0xc2a0, { 0x0 }, { 0x60 } }
  },
/* addscale${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg$shl3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL3), 0 } },
    & ifmt_mov32, { 0xc2c0, { 0x0 }, { 0x60 } }
  },
/* addscale${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg$shl4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL4), 0 } },
    & ifmt_mov32, { 0xc2e0, { 0x0 }, { 0x60 } }
  },
/* signext${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc300, { 0x0 }, { 0x60 } }
  },
/* neg${alu32cond}.m $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc320, { 0x0 }, { 0x60 } }
  },
/* lsr${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc340, { 0x0 }, { 0x60 } }
  },
/* msb${alu32cond}.m $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc360, { 0x0 }, { 0x60 } }
  },
/* shl${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc380, { 0x0 }, { 0x60 } }
  },
/* brev${alu32cond}.m $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc3a0, { 0x0 }, { 0x60 } }
  },
/* asr${alu32cond}.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc3c0, { 0x0 }, { 0x60 } }
  },
/* abs${alu32cond}.m $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32, { 0xc3e0, { 0x0 }, { 0x60 } }
  },
/* mov${alu32cond}.m $alu32dreg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc000, { 0x40 }, { 0x40 } }
  },
/* cmn${alu32cond}.m $alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc020, { 0x40 }, { 0x40 } }
  },
/* add${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc040, { 0x40 }, { 0x40 } }
  },
/* bic${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc060, { 0x40 }, { 0x40 } }
  },
/* mul${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc080, { 0x40 }, { 0x40 } }
  },
/* eor${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc0a0, { 0x40 }, { 0x40 } }
  },
/* sub${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc0c0, { 0x40 }, { 0x40 } }
  },
/* and${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc0e0, { 0x40 }, { 0x40 } }
  },
/* not${alu32cond}.m $alu32dreg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc100, { 0x40 }, { 0x40 } }
  },
/* ror${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc120, { 0x40 }, { 0x40 } }
  },
/* cmp${alu32cond}.m $alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc140, { 0x40 }, { 0x40 } }
  },
/* rsub${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc160, { 0x40 }, { 0x40 } }
  },
/* btest${alu32cond}.m $alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc180, { 0x40 }, { 0x40 } }
  },
/* or${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc1a0, { 0x40 }, { 0x40 } }
  },
/* bmask${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc1c0, { 0x40 }, { 0x40 } }
  },
/* max${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc1e0, { 0x40 }, { 0x40 } }
  },
/* bitset${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc200, { 0x40 }, { 0x40 } }
  },
/* min${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc220, { 0x40 }, { 0x40 } }
  },
/* bitclear${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc240, { 0x40 }, { 0x40 } }
  },
/* add${alu32cond}.m $alu32dreg,$alu32areg,$imm6_shl1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL1), 0 } },
    & ifmt_adds2i32, { 0xc260, { 0x40 }, { 0x40 } }
  },
/* bitflip${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc280, { 0x40 }, { 0x40 } }
  },
/* add${alu32cond}.m $alu32dreg,$alu32areg,$imm6_shl2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL2), 0 } },
    & ifmt_adds4i32, { 0xc2a0, { 0x40 }, { 0x40 } }
  },
/* add${alu32cond}.m $alu32dreg,$alu32areg,$imm6_shl3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL3), 0 } },
    & ifmt_adds8i32, { 0xc2c0, { 0x40 }, { 0x40 } }
  },
/* add${alu32cond}.m $alu32dreg,$alu32areg,$imm6_shl4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL4), 0 } },
    & ifmt_adds16i32, { 0xc2e0, { 0x40 }, { 0x40 } }
  },
/* signext${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc300, { 0x40 }, { 0x40 } }
  },
/* neg${alu32cond}.m $alu32dreg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc320, { 0x40 }, { 0x40 } }
  },
/* lsr${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc340, { 0x40 }, { 0x40 } }
  },
/* msb${alu32cond}.m $alu32dreg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc360, { 0x40 }, { 0x40 } }
  },
/* shl${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc380, { 0x40 }, { 0x40 } }
  },
/* brev${alu32cond}.m $alu32dreg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc3a0, { 0x40 }, { 0x40 } }
  },
/* asr${alu32cond}.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc3c0, { 0x40 }, { 0x40 } }
  },
/* abs${alu32cond}.m $alu32dreg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32, { 0xc3e0, { 0x40 }, { 0x40 } }
  },
/* mulhd$alu32cond.ss $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 's', 's', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_ldcndidx, { 0xc400, { 0x0 }, { 0x60 } }
  },
/* mulhd$alu32cond.su $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 's', 'u', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_ldcndidx, { 0xc420, { 0x0 }, { 0x60 } }
  },
/* mulhd$alu32cond.us $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'u', 's', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_ldcndidx, { 0xc440, { 0x0 }, { 0x60 } }
  },
/* mulhd$alu32cond.uu $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'u', 'u', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_ldcndidx, { 0xc460, { 0x0 }, { 0x60 } }
  },
/* div$alu32cond.ss $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 's', 's', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_ldcndidx, { 0xc480, { 0x0 }, { 0x60 } }
  },
/* div$alu32cond.su $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 's', 'u', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_ldcndidx, { 0xc4a0, { 0x0 }, { 0x60 } }
  },
/* div$alu32cond.us $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'u', 's', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_ldcndidx, { 0xc4c0, { 0x0 }, { 0x60 } }
  },
/* div$alu32cond.uu $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'u', 'u', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_ldcndidx, { 0xc4e0, { 0x0 }, { 0x60 } }
  },
/* mulhd$alu32cond.ss $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 's', 's', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xc400, { 0x40 }, { 0x40 } }
  },
/* mulhd$alu32cond.su $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 's', 'u', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xc420, { 0x40 }, { 0x40 } }
  },
/* mulhd$alu32cond.us $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'u', 's', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xc440, { 0x40 }, { 0x40 } }
  },
/* mulhd$alu32cond.uu $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'u', 'u', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xc460, { 0x40 }, { 0x40 } }
  },
/* div$alu32cond.ss $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 's', 's', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xc480, { 0x40 }, { 0x40 } }
  },
/* div$alu32cond.su $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 's', 'u', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xc4a0, { 0x40 }, { 0x40 } }
  },
/* div$alu32cond.us $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'u', 's', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xc4c0, { 0x40 }, { 0x40 } }
  },
/* div$alu32cond.uu $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'u', 'u', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xc4e0, { 0x40 }, { 0x40 } }
  },
/* adds$alu32cond.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_ldcndidx, { 0xc500, { 0x0 }, { 0x60 } }
  },
/* subs$alu32cond.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_ldcndidx, { 0xc520, { 0x0 }, { 0x60 } }
  },
/* shls$alu32cond.m $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_ldcndidx, { 0xc540, { 0x0 }, { 0x60 } }
  },
/* addscale$alu32cond.m $alu32dreg,$alu32areg,$alu32breg$shl5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL5), 0 } },
    & ifmt_ldcndidx, { 0xc580, { 0x0 }, { 0x60 } }
  },
/* addscale$alu32cond.m $alu32dreg,$alu32areg,$alu32breg$shl6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL6), 0 } },
    & ifmt_ldcndidx, { 0xc5a0, { 0x0 }, { 0x60 } }
  },
/* addscale$alu32cond.m $alu32dreg,$alu32areg,$alu32breg$shl7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL7), 0 } },
    & ifmt_ldcndidx, { 0xc5c0, { 0x0 }, { 0x60 } }
  },
/* addscale$alu32cond.m $alu32dreg,$alu32areg,$alu32breg$shl8 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL8), 0 } },
    & ifmt_ldcndidx, { 0xc5e0, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond.m $alu32dreg,$alu32areg,$alu32breg$shl1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL1), 0 } },
    & ifmt_ldcndidx, { 0xc620, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond.m $alu32dreg,$alu32areg,$alu32breg$shl2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL2), 0 } },
    & ifmt_ldcndidx, { 0xc640, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond.m $alu32dreg,$alu32areg,$alu32breg$shl3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL3), 0 } },
    & ifmt_ldcndidx, { 0xc660, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond.m $alu32dreg,$alu32areg,$alu32breg$shl4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL4), 0 } },
    & ifmt_ldcndidx, { 0xc680, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond.m $alu32dreg,$alu32areg,$alu32breg$shl5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL5), 0 } },
    & ifmt_ldcndidx, { 0xc6a0, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond.m $alu32dreg,$alu32areg,$alu32breg$shl6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL6), 0 } },
    & ifmt_ldcndidx, { 0xc6c0, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond.m $alu32dreg,$alu32areg,$alu32breg$shl7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL7), 0 } },
    & ifmt_ldcndidx, { 0xc6e0, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond.m $alu32dreg,$alu32areg,$alu32breg$shl8 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL8), 0 } },
    & ifmt_ldcndidx, { 0xc700, { 0x0 }, { 0x60 } }
  },
/* clamp16$alu32cond $alu32dreg$alu32missingareg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), OP (ALU32MISSINGAREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_clamp16r, { 0xc560, { 0x0 }, { 0x60 } }
  },
/* count$alu32cond $alu32dreg$alu32missingareg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), OP (ALU32MISSINGAREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_clamp16r, { 0xc600, { 0x0 }, { 0x60 } }
  },
/* adds$alu32cond.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xc500, { 0x40 }, { 0x40 } }
  },
/* subs$alu32cond.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xc520, { 0x40 }, { 0x40 } }
  },
/* shls$alu32cond.m $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xc540, { 0x40 }, { 0x40 } }
  },
/* add$alu32cond.m $alu32dreg,$alu32areg,$imm6_shl5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL5), 0 } },
    & ifmt_adds5i, { 0xc580, { 0x40 }, { 0x40 } }
  },
/* add$alu32cond.m $alu32dreg,$alu32areg,$imm6_shl6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL6), 0 } },
    & ifmt_adds6i, { 0xc5a0, { 0x40 }, { 0x40 } }
  },
/* add$alu32cond.m $alu32dreg,$alu32areg,$imm6_shl7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL7), 0 } },
    & ifmt_adds7i, { 0xc5c0, { 0x40 }, { 0x40 } }
  },
/* add$alu32cond.m $alu32dreg,$alu32areg,$imm6_shl8 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL8), 0 } },
    & ifmt_adds8i, { 0xc5e0, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond.m $alu32dreg,$alu32areg,$imm6_shl1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL1), 0 } },
    & ifmt_subs1i, { 0xc620, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond.m $alu32dreg,$alu32areg,$imm6_shl2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL2), 0 } },
    & ifmt_subs2i, { 0xc640, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond.m $alu32dreg,$alu32areg,$imm6_shl3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL3), 0 } },
    & ifmt_subs3i, { 0xc660, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond.m $alu32dreg,$alu32areg,$imm6_shl4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL4), 0 } },
    & ifmt_subs4i, { 0xc680, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond.m $alu32dreg,$alu32areg,$imm6_shl5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL5), 0 } },
    & ifmt_adds5i, { 0xc6a0, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond.m $alu32dreg,$alu32areg,$imm6_shl6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL6), 0 } },
    & ifmt_adds6i, { 0xc6c0, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond.m $alu32dreg,$alu32areg,$imm6_shl7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL7), 0 } },
    & ifmt_adds7i, { 0xc6e0, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond.m $alu32dreg,$alu32areg,$imm6_shl8 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), '.', 'm', ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL8), 0 } },
    & ifmt_adds8i, { 0xc700, { 0x40 }, { 0x40 } }
  },
/* clamp16$alu32cond $alu32dreg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xc560, { 0x40 }, { 0x40 } }
  },
/* count$alu32cond $alu32dreg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xc600, { 0x40 }, { 0x40 } }
  },
/* add.m $alu48idreg,$alu48isreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48ISREG), ',', OP (OFFSET16), 0 } },
    & ifmt_add16i, { 0xb400 }
  },
/* lea.m $alu48idreg,$pcrel16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (PCREL16), 0 } },
    & ifmt_lea32pc, { 0xbfe0 }
  },
/* mov.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb000 }
  },
/* cmn.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb020 }
  },
/* add.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb040 }
  },
/* bic.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb060 }
  },
/* mul.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb080 }
  },
/* eor.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb0a0 }
  },
/* sub.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb0c0 }
  },
/* and.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb0e0 }
  },
/* not.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb100 }
  },
/* ror.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb120 }
  },
/* cmp.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb140 }
  },
/* rsub.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb160 }
  },
/* btest.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb180 }
  },
/* or.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb1a0 }
  },
/* bmask.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb1c0 }
  },
/* max.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb1e0 }
  },
/* bitset.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb200 }
  },
/* min.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb220 }
  },
/* bitclear.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb240 }
  },
/* add.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_adds2iu32_shl1, { 0xb260 }
  },
/* bitflip.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb280 }
  },
/* add.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_adds4iu32_shl2, { 0xb2a0 }
  },
/* add.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_adds8iu32_shl3, { 0xb2c0 }
  },
/* add.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_adds16iu32_shl4, { 0xb2e0 }
  },
/* signext.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb300 }
  },
/* neg.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb320 }
  },
/* lsr.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb340 }
  },
/* msb.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb360 }
  },
/* shl.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb380 }
  },
/* brev.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb3a0 }
  },
/* asr.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb3c0 }
  },
/* abs.m $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32, { 0xb3e0 }
  },
/* fadd$alu32cond $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc800, { 0x0 }, { 0x60 } }
  },
/* fsub$alu32cond $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc820, { 0x0 }, { 0x60 } }
  },
/* fmul$alu32cond $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc840, { 0x0 }, { 0x60 } }
  },
/* fdiv$alu32cond $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc860, { 0x0 }, { 0x60 } }
  },
/* fcmp$alu32cond $alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc880, { 0x0 }, { 0x60 } }
  },
/* fabs$alu32cond $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc8a0, { 0x0 }, { 0x60 } }
  },
/* frsub$alu32cond $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc8c0, { 0x0 }, { 0x60 } }
  },
/* fmax$alu32cond $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc8e0, { 0x0 }, { 0x60 } }
  },
/* frcp$alu32cond $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc900, { 0x0 }, { 0x60 } }
  },
/* frsqrt$alu32cond $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc920, { 0x0 }, { 0x60 } }
  },
/* fnmul$alu32cond $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc940, { 0x0 }, { 0x60 } }
  },
/* fmin$alu32cond $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc960, { 0x0 }, { 0x60 } }
  },
/* fceil$alu32cond $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc980, { 0x0 }, { 0x60 } }
  },
/* ffloor$alu32cond $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc9a0, { 0x0 }, { 0x60 } }
  },
/* flog2$alu32cond $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc9c0, { 0x0 }, { 0x60 } }
  },
/* fexp2$alu32cond $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_faddr, { 0xc9e0, { 0x0 }, { 0x60 } }
  },
/* fadd$alu32cond $alu32dreg,$alu32areg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc800, { 0x40 }, { 0x40 } }
  },
/* fsub$alu32cond $alu32dreg,$alu32areg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc820, { 0x40 }, { 0x40 } }
  },
/* fmul$alu32cond $alu32dreg,$alu32areg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc840, { 0x40 }, { 0x40 } }
  },
/* fdiv$alu32cond $alu32dreg,$alu32areg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc860, { 0x40 }, { 0x40 } }
  },
/* fcmp$alu32cond $alu32areg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32AREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc880, { 0x40 }, { 0x40 } }
  },
/* fabs$alu32cond $alu32dreg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc8a0, { 0x40 }, { 0x40 } }
  },
/* frsub$alu32cond $alu32dreg,$alu32areg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc8c0, { 0x40 }, { 0x40 } }
  },
/* fmax$alu32cond $alu32dreg,$alu32areg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc8e0, { 0x40 }, { 0x40 } }
  },
/* frcp$alu32cond $alu32dreg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc900, { 0x40 }, { 0x40 } }
  },
/* frsqrt$alu32cond $alu32dreg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc920, { 0x40 }, { 0x40 } }
  },
/* fnmul$alu32cond $alu32dreg,$alu32areg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc940, { 0x40 }, { 0x40 } }
  },
/* fmin$alu32cond $alu32dreg,$alu32areg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc960, { 0x40 }, { 0x40 } }
  },
/* fceil$alu32cond $alu32dreg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc980, { 0x40 }, { 0x40 } }
  },
/* ffloor$alu32cond $alu32dreg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc9a0, { 0x40 }, { 0x40 } }
  },
/* flog2$alu32cond $alu32dreg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc9c0, { 0x40 }, { 0x40 } }
  },
/* fexp2$alu32cond $alu32dreg,$floatimm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (FLOATIMM6), 0 } },
    & ifmt_faddi, { 0xc9e0, { 0x40 }, { 0x40 } }
  },
/* ftrunc$alu32cond $alu32dreg,$alu32areg,sasl $alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', 's', 'a', 's', 'l', ' ', OP (ALU32BREG), 0 } },
    & ifmt_ldcndidx, { 0xca00, { 0x0 }, { 0x60 } }
  },
/* floor$alu32cond $alu32dreg,$alu32areg,sasl $alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', 's', 'a', 's', 'l', ' ', OP (ALU32BREG), 0 } },
    & ifmt_ldcndidx, { 0xca20, { 0x0 }, { 0x60 } }
  },
/* flts$alu32cond $alu32dreg,$alu32areg,sasr $alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', 's', 'a', 's', 'r', ' ', OP (ALU32BREG), 0 } },
    & ifmt_ldcndidx, { 0xca40, { 0x0 }, { 0x60 } }
  },
/* fltu$alu32cond $alu32dreg,$alu32areg,sasr $alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', 's', 'a', 's', 'r', ' ', OP (ALU32BREG), 0 } },
    & ifmt_ldcndidx, { 0xca60, { 0x0 }, { 0x60 } }
  },
/* ftrunc$alu32cond $alu32dreg,$alu32areg,sasl$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', 's', 'a', 's', 'l', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xca00, { 0x40 }, { 0x40 } }
  },
/* floor$alu32cond $alu32dreg,$alu32areg,sasl$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', 's', 'a', 's', 'l', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xca20, { 0x40 }, { 0x40 } }
  },
/* flts$alu32cond $alu32dreg,$alu32areg,sasr$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', 's', 'a', 's', 'r', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xca40, { 0x40 }, { 0x40 } }
  },
/* fltu$alu32cond $alu32dreg,$alu32areg,sasr$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', 's', 'a', 's', 'r', OP (IMM6), 0 } },
    & ifmt_mulhdiss, { 0xca60, { 0x40 }, { 0x40 } }
  },
/* lea.l $alu48idreg,$alu48pcrel */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48PCREL), 0 } },
    & ifmt_lea48, { 0xe500 }
  },
/* j.l $alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IMMU), 0 } },
    & ifmt_j48, { 0xe000 }
  },
/* jl.l $alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IMMU), 0 } },
    & ifmt_j48, { 0xe200 }
  },
/* ld.l $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_ldoff27, { 0xe600 }
  },
/* st.l $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_ldoff27, { 0xe620 }
  },
/* ldh.l $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_ldoff27, { 0xe640 }
  },
/* sth.l $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_ldoff27, { 0xe660 }
  },
/* ldb.l $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_ldoff27, { 0xe680 }
  },
/* stb.l $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_ldoff27, { 0xe6a0 }
  },
/* ldsh.l $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_ldoff27, { 0xe6c0 }
  },
/* ldsb.l $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_ldoff27, { 0xe6e0 }
  },
/* ld.l $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_ldpcrel27, { 0xe700, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* st.l $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_ldpcrel27, { 0xe720, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* ldh.l $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_ldpcrel27, { 0xe740, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* sth.l $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_ldpcrel27, { 0xe760, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* ldb.l $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_ldpcrel27, { 0xe780, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* stb.l $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_ldpcrel27, { 0xe7a0, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* ldsh.l $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_ldpcrel27, { 0xe7c0, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* ldsb.l $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_ldpcrel27, { 0xe7e0, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* add.l $alu48idreg,$alu48isreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48ISREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_add48i, { 0xec00 }
  },
/* mov.l $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_movi48, { 0xe800 }
  },
/* cmn.l $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_movi48, { 0xe820 }
  },
/* add.l $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_movi48, { 0xe840 }
  },
/* bic.l $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_movi48, { 0xe860 }
  },
/* mul.l $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_movi48, { 0xe880 }
  },
/* eor.l $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_movi48, { 0xe8a0 }
  },
/* sub.l $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_movi48, { 0xe8c0 }
  },
/* and.l $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_movi48, { 0xe8e0 }
  },
/* cmp.l $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_movi48, { 0xe940 }
  },
/* rsub.l $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_movi48, { 0xe960 }
  },
/* or.l $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_movi48, { 0xe9a0 }
  },
/* max.l $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_movi48, { 0xe9e0 }
  },
/* min.l $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_movi48, { 0xea20 }
  },
/* v32mov $v48dreg_h$dplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r0, { 0xf600, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r0, { 0xf608, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf610, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf618, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf620, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf628, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf630, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf638, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf640, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf648, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf650, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf658, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf660, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf668, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf670, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf678, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf680, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf688, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf690, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf698, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf6a0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf6a8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf6b0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf6b8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf6c0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf6c8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf6d0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf6d8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf6e0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf6e8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf6f0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf6f8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf700, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf708, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf710, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf718, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf720, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf728, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf730, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf738, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf740, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf748, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf750, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf758, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf760, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf768, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf770, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf778, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_h$dplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r1, { 0xf601, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r1, { 0xf609, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf611, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf619, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf621, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf629, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf631, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf639, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf641, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf649, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf651, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf659, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf661, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf669, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf671, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf679, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf681, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf689, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf691, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf699, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf6a1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf6a9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf6b1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf6b9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf6c1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf6c9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf6d1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf6d9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf6e1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf6e9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf6f1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf6f9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf701, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf709, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf711, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf719, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf721, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf729, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf731, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf739, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf741, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf749, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf751, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf759, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf761, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf769, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf771, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf779, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_h$dplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r2, { 0xf602, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r2, { 0xf60a, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf612, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf61a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf622, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf62a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf632, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf63a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf642, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf64a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf652, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf65a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf662, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf66a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf672, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf67a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf682, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf68a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf692, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf69a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf6a2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf6aa, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf6b2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf6ba, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf6c2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf6ca, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf6d2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf6da, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf6e2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf6ea, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf6f2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf6fa, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf702, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf70a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf712, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf71a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf722, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf72a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf732, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf73a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf742, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf74a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf752, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf75a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf762, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf76a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf772, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf77a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_h$dplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r3, { 0xf603, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r3, { 0xf60b, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf613, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf61b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf623, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf62b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf633, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf63b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf643, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf64b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf653, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf65b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf663, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf66b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf673, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf67b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf683, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf68b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf693, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf69b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf6a3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf6ab, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf6b3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf6bb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf6c3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf6cb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf6d3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf6db, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf6e3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf6eb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf6f3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf6fb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf703, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf70b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf713, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf71b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf723, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf72b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf733, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf73b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf743, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf74b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf753, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf75b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf763, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf76b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf773, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf77b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_h$dplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r4, { 0xf604, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r4, { 0xf60c, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf614, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf61c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf624, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf62c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf634, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf63c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf644, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf64c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf654, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf65c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf664, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf66c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf674, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf67c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf684, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf68c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf694, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf69c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf6a4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf6ac, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf6b4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf6bc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf6c4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf6cc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf6d4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf6dc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf6e4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf6ec, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf6f4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf6fc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf704, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf70c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf714, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf71c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf724, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf72c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf734, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf73c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf744, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf74c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf754, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf75c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf764, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf76c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf774, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf77c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_h$dplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r5, { 0xf605, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r5, { 0xf60d, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf615, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf61d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf625, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf62d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf635, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf63d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf645, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf64d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf655, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf65d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf665, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf66d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf675, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf67d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf685, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf68d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf695, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf69d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf6a5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf6ad, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf6b5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf6bd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf6c5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf6cd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf6d5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf6dd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf6e5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf6ed, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf6f5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf6fd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf705, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf70d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf715, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf71d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf725, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf72d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf735, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf73d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf745, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf74d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf755, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf75d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf765, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf76d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf775, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf77d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_h$dplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r6, { 0xf606, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r6, { 0xf60e, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf616, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf61e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf626, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf62e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf636, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf63e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf646, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf64e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf656, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf65e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf666, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf66e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf676, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf67e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf686, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf68e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf696, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf69e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf6a6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf6ae, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf6b6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf6be, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf6c6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf6ce, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf6d6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf6de, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf6e6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf6ee, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf6f6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf6fe, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf706, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf70e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf716, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf71e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf726, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf72e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf736, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf73e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf746, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf74e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf756, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf75e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf766, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf76e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf776, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf77e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_h$dplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r7, { 0xf607, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r7, { 0xf60f, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf617, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf61f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf627, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf62f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf637, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf63f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf647, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf64f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf657, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf65f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf667, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf66f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf677, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf67f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf687, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf68f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf697, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf69f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf6a7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf6af, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf6b7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf6bf, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf6c7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf6cf, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf6d7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf6df, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf6e7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf6ef, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf6f7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf6ff, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf707, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf70f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf717, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf71f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf727, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf72f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf737, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf73f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf747, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf74f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf757, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf75f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf767, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf76f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf777, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf77f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_v$dplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r0, { 0xf600, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r0, { 0xf608, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf610, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf618, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf620, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf628, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf630, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf638, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf640, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf648, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf650, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf658, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf660, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf668, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf670, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf678, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf680, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf688, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf690, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf698, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf6a0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf6a8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf6b0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf6b8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf6c0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf6c8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf6d0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf6d8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf6e0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf6e8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf6f0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf6f8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf700, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf708, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf710, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf718, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf720, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf728, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf730, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf738, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf740, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf748, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf750, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf758, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf760, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf768, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf770, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf778, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_v$dplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r1, { 0xf601, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r1, { 0xf609, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf611, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf619, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf621, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf629, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf631, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf639, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf641, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf649, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf651, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf659, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf661, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf669, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf671, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf679, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf681, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf689, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf691, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf699, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf6a1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf6a9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf6b1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf6b9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf6c1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf6c9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf6d1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf6d9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf6e1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf6e9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf6f1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf6f9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf701, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf709, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf711, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf719, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf721, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf729, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf731, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf739, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf741, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf749, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf751, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf759, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf761, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf769, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf771, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf779, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_v$dplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r2, { 0xf602, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r2, { 0xf60a, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf612, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf61a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf622, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf62a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf632, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf63a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf642, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf64a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf652, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf65a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf662, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf66a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf672, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf67a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf682, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf68a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf692, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf69a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf6a2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf6aa, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf6b2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf6ba, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf6c2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf6ca, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf6d2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf6da, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf6e2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf6ea, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf6f2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf6fa, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf702, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf70a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf712, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf71a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf722, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf72a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf732, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf73a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf742, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf74a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf752, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf75a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf762, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf76a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf772, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf77a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_v$dplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r3, { 0xf603, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r3, { 0xf60b, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf613, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf61b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf623, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf62b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf633, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf63b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf643, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf64b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf653, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf65b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf663, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf66b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf673, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf67b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf683, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf68b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf693, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf69b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf6a3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf6ab, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf6b3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf6bb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf6c3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf6cb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf6d3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf6db, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf6e3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf6eb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf6f3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf6fb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf703, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf70b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf713, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf71b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf723, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf72b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf733, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf73b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf743, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf74b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf753, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf75b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf763, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf76b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf773, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf77b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_v$dplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r4, { 0xf604, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r4, { 0xf60c, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf614, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf61c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf624, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf62c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf634, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf63c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf644, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf64c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf654, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf65c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf664, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf66c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf674, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf67c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf684, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf68c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf694, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf69c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf6a4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf6ac, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf6b4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf6bc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf6c4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf6cc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf6d4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf6dc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf6e4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf6ec, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf6f4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf6fc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf704, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf70c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf714, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf71c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf724, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf72c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf734, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf73c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf744, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf74c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf754, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf75c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf764, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf76c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf774, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf77c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_v$dplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r5, { 0xf605, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r5, { 0xf60d, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf615, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf61d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf625, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf62d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf635, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf63d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf645, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf64d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf655, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf65d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf665, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf66d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf675, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf67d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf685, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf68d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf695, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf69d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf6a5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf6ad, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf6b5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf6bd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf6c5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf6cd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf6d5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf6dd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf6e5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf6ed, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf6f5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf6fd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf705, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf70d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf715, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf71d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf725, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf72d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf735, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf73d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf745, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf74d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf755, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf75d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf765, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf76d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf775, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf77d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_v$dplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r6, { 0xf606, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r6, { 0xf60e, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf616, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf61e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf626, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf62e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf636, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf63e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf646, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf64e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf656, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf65e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf666, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf66e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf676, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf67e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf686, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf68e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf696, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf69e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf6a6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf6ae, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf6b6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf6be, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf6c6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf6ce, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf6d6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf6de, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf6e6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf6ee, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf6f6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf6fe, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf706, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf70e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf716, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf71e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf726, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf72e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf736, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf73e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf746, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf74e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf756, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf75e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf766, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf76e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf776, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf77e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_v$dplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r7, { 0xf607, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r7, { 0xf60f, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32even $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf617, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32odd $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf61f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf627, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32interh $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf62f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf637, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32ror $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf63f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf647, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32shls $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf64f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32lsr $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf657, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32asr $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf65f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signshl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf667, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op13 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf66f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf677, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32signasls $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf67f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32and $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf687, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32or $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf68f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32eor $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf697, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32bic $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf69f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32count $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf6a7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32msb $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf6af, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op22 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf6b7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op23 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf6bf, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32min $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf6c7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32max $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf6cf, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dist $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf6d7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32dists $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf6df, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clip $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf6e7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sign $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf6ef, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32clips $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf6f7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32testmag $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf6ff, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32add $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf707, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32adds $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf70f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf717, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32addsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf71f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32sub $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf727, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subs $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf72f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf737, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32subsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf73f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsub $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf747, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf74f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf757, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf75f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op44 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf767, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op45 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf76f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op46 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf777, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32op47 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf77f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_h$dplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r0, { 0xf400, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r0, { 0xf408, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf410, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf418, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf420, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf428, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf430, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf438, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf440, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf448, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf450, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf458, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf460, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf468, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf470, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf478, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf480, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf488, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf490, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf498, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf4a0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf4a8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf4b0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf4b8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf4c0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf4c8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf4d0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf4d8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf4e0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf4e8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf4f0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf4f8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf500, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf508, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf510, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf518, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf520, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf528, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf530, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf538, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf540, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf548, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf550, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf558, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf560, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf568, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf570, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf578, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_h$dplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r1, { 0xf401, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r1, { 0xf409, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf411, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf419, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf421, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf429, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf431, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf439, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf441, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf449, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf451, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf459, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf461, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf469, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf471, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf479, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf481, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf489, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf491, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf499, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf4a1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf4a9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf4b1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf4b9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf4c1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf4c9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf4d1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf4d9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf4e1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf4e9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf4f1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf4f9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf501, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf509, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf511, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf519, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf521, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf529, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf531, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf539, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf541, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf549, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf551, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf559, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf561, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf569, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf571, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf579, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_h$dplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r2, { 0xf402, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r2, { 0xf40a, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf412, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf41a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf422, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf42a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf432, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf43a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf442, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf44a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf452, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf45a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf462, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf46a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf472, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf47a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf482, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf48a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf492, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf49a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf4a2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf4aa, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf4b2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf4ba, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf4c2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf4ca, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf4d2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf4da, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf4e2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf4ea, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf4f2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf4fa, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf502, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf50a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf512, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf51a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf522, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf52a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf532, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf53a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf542, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf54a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf552, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf55a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf562, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf56a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf572, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf57a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_h$dplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r3, { 0xf403, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r3, { 0xf40b, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf413, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf41b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf423, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf42b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf433, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf43b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf443, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf44b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf453, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf45b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf463, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf46b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf473, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf47b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf483, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf48b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf493, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf49b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf4a3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf4ab, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf4b3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf4bb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf4c3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf4cb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf4d3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf4db, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf4e3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf4eb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf4f3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf4fb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf503, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf50b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf513, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf51b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf523, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf52b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf533, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf53b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf543, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf54b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf553, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf55b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf563, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf56b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf573, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf57b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_h$dplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r4, { 0xf404, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r4, { 0xf40c, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf414, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf41c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf424, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf42c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf434, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf43c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf444, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf44c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf454, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf45c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf464, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf46c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf474, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf47c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf484, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf48c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf494, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf49c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf4a4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf4ac, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf4b4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf4bc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf4c4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf4cc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf4d4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf4dc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf4e4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf4ec, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf4f4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf4fc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf504, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf50c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf514, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf51c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf524, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf52c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf534, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf53c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf544, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf54c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf554, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf55c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf564, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf56c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf574, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf57c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_h$dplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r5, { 0xf405, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r5, { 0xf40d, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf415, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf41d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf425, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf42d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf435, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf43d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf445, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf44d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf455, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf45d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf465, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf46d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf475, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf47d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf485, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf48d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf495, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf49d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf4a5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf4ad, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf4b5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf4bd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf4c5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf4cd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf4d5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf4dd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf4e5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf4ed, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf4f5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf4fd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf505, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf50d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf515, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf51d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf525, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf52d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf535, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf53d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf545, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf54d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf555, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf55d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf565, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf56d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf575, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf57d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_h$dplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r6, { 0xf406, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r6, { 0xf40e, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf416, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf41e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf426, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf42e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf436, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf43e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf446, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf44e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf456, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf45e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf466, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf46e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf476, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf47e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf486, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf48e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf496, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf49e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf4a6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf4ae, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf4b6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf4be, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf4c6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf4ce, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf4d6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf4de, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf4e6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf4ee, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf4f6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf4fe, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf506, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf50e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf516, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf51e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf526, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf52e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf536, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf53e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf546, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf54e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf556, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf55e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf566, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf56e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf576, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf57e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_h$dplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r7, { 0xf407, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movhd48s32r7, { 0xf40f, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf417, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf41f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf427, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf42f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf437, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf43f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf447, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf44f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf457, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf45f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf467, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf46f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf477, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf47f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf487, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf48f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf497, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf49f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf4a7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf4af, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf4b7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf4bf, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf4c7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf4cf, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf4d7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf4df, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf4e7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf4ef, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf4f7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf4ff, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf507, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf50f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf517, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf51f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf527, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf52f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf537, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf53f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf547, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf54f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf557, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf55f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf567, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf56f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf577, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf57f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_v$dplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r0, { 0xf400, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r0, { 0xf408, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf410, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf418, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf420, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf428, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf430, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf438, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf440, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf448, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf450, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf458, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf460, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf468, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf470, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf478, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf480, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf488, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf490, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf498, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf4a0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf4a8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf4b0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf4b8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf4c0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf4c8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf4d0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf4d8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf4e0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf4e8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf4f0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf4f8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf500, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf508, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf510, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf518, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf520, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf528, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf530, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf538, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf540, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf548, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf550, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf558, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf560, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf568, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf570, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf578, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_v$dplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r1, { 0xf401, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r1, { 0xf409, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf411, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf419, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf421, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf429, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf431, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf439, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf441, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf449, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf451, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf459, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf461, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf469, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf471, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf479, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf481, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf489, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf491, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf499, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf4a1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf4a9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf4b1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf4b9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf4c1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf4c9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf4d1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf4d9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf4e1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf4e9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf4f1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf4f9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf501, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf509, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf511, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf519, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf521, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf529, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf531, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf539, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf541, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf549, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf551, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf559, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf561, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf569, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf571, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf579, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_v$dplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r2, { 0xf402, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r2, { 0xf40a, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf412, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf41a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf422, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf42a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf432, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf43a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf442, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf44a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf452, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf45a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf462, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf46a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf472, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf47a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf482, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf48a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf492, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf49a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf4a2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf4aa, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf4b2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf4ba, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf4c2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf4ca, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf4d2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf4da, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf4e2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf4ea, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf4f2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf4fa, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf502, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf50a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf512, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf51a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf522, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf52a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf532, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf53a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf542, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf54a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf552, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf55a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf562, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf56a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf572, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf57a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_v$dplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r3, { 0xf403, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r3, { 0xf40b, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf413, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf41b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf423, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf42b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf433, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf43b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf443, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf44b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf453, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf45b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf463, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf46b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf473, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf47b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf483, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf48b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf493, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf49b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf4a3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf4ab, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf4b3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf4bb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf4c3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf4cb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf4d3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf4db, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf4e3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf4eb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf4f3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf4fb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf503, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf50b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf513, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf51b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf523, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf52b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf533, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf53b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf543, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf54b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf553, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf55b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf563, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf56b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf573, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf57b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_v$dplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r4, { 0xf404, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r4, { 0xf40c, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf414, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf41c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf424, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf42c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf434, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf43c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf444, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf44c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf454, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf45c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf464, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf46c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf474, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf47c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf484, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf48c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf494, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf49c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf4a4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf4ac, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf4b4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf4bc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf4c4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf4cc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf4d4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf4dc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf4e4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf4ec, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf4f4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf4fc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf504, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf50c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf514, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf51c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf524, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf52c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf534, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf53c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf544, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf54c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf554, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf55c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf564, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf56c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf574, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf57c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_v$dplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r5, { 0xf405, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r5, { 0xf40d, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf415, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf41d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf425, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf42d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf435, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf43d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf445, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf44d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf455, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf45d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf465, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf46d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf475, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf47d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf485, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf48d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf495, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf49d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf4a5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf4ad, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf4b5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf4bd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf4c5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf4cd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf4d5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf4dd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf4e5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf4ed, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf4f5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf4fd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf505, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf50d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf515, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf51d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf525, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf52d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf535, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf53d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf545, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf54d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf555, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf55d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf565, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf56d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf575, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf57d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_v$dplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r6, { 0xf406, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r6, { 0xf40e, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf416, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf41e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf426, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf42e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf436, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf43e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf446, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf44e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf456, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf45e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf466, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf46e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf476, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf47e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf486, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf48e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf496, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf49e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf4a6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf4ae, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf4b6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf4be, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf4c6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf4ce, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf4d6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf4de, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf4e6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf4ee, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf4f6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf4fe, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf506, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf50e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf516, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf51e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf526, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf52e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf536, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf53e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf546, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf54e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf556, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf55e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf566, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf56e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf576, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf57e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16mov $v48dreg_v$dplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r7, { 0xf407, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_movvd48s32r7, { 0xf40f, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16even $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf417, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16odd $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf41f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf427, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16interh $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf42f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf437, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16ror $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf43f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf447, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16shls $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf44f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16lsr $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf457, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16asr $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf45f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signshl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf467, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op13 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf46f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf477, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16signasls $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf47f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16and $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf487, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16or $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf48f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16eor $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf497, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16bic $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf49f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16count $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf4a7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16msb $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf4af, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op22 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf4b7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op23 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf4bf, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16min $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf4c7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16max $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf4cf, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dist $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf4d7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16dists $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf4df, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clip $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf4e7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sign $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf4ef, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16clips $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf4f7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16testmag $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf4ff, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16add $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf507, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16adds $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf50f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf517, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16addsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf51f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16sub $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf527, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subs $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf52f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf537, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16subsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf53f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsub $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf547, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf54f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf557, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf55f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op44 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf567, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op45 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf56f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op46 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf577, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v16op47 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf57f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* v32mov $v48dreg_h$dplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_movhd48v32r0, { 0xf600, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_movhd48v32r0, { 0xf608, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf610, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf618, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf620, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf628, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf630, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf638, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf640, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf648, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf650, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf658, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf660, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf668, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf670, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf678, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf680, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf688, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf690, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf698, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf6a0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf6a8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf6b0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf6b8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf6c0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf6c8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf6d0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf6d8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf6e0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf6e8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf6f0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf6f8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf700, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf708, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf710, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf718, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf720, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf728, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf730, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf738, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf740, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf748, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf750, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf758, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf760, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf768, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf770, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf778, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_h$dplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_movhd48v32r1, { 0xf601, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_movhd48v32r1, { 0xf609, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf611, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf619, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf621, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf629, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf631, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf639, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf641, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf649, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf651, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf659, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf661, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf669, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf671, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf679, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf681, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf689, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf691, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf699, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf6a1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf6a9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf6b1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf6b9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf6c1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf6c9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf6d1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf6d9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf6e1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf6e9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf6f1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf6f9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf701, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf709, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf711, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf719, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf721, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf729, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf731, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf739, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf741, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf749, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf751, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf759, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf761, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf769, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf771, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf779, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_h$dplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_movhd48v32r2, { 0xf602, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_movhd48v32r2, { 0xf60a, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf612, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf61a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf622, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf62a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf632, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf63a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf642, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf64a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf652, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf65a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf662, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf66a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf672, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf67a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf682, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf68a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf692, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf69a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf6a2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf6aa, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf6b2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf6ba, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf6c2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf6ca, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf6d2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf6da, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf6e2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf6ea, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf6f2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf6fa, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf702, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf70a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf712, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf71a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf722, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf72a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf732, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf73a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf742, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf74a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf752, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf75a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf762, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf76a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf772, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf77a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_h$dplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_movhd48v32r3, { 0xf603, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_movhd48v32r3, { 0xf60b, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf613, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf61b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf623, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf62b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf633, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf63b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf643, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf64b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf653, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf65b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf663, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf66b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf673, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf67b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf683, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf68b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf693, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf69b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf6a3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf6ab, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf6b3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf6bb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf6c3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf6cb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf6d3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf6db, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf6e3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf6eb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf6f3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf6fb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf703, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf70b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf713, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf71b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf723, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf72b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf733, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf73b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf743, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf74b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf753, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf75b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf763, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf76b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf773, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf77b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_h$dplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_movhd48v32r4, { 0xf604, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_movhd48v32r4, { 0xf60c, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf614, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf61c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf624, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf62c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf634, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf63c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf644, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf64c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf654, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf65c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf664, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf66c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf674, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf67c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf684, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf68c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf694, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf69c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf6a4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf6ac, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf6b4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf6bc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf6c4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf6cc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf6d4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf6dc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf6e4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf6ec, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf6f4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf6fc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf704, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf70c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf714, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf71c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf724, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf72c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf734, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf73c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf744, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf74c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf754, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf75c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf764, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf76c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf774, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf77c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_h$dplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_movhd48v32r5, { 0xf605, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_movhd48v32r5, { 0xf60d, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf615, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf61d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf625, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf62d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf635, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf63d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf645, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf64d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf655, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf65d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf665, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf66d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf675, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf67d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf685, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf68d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf695, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf69d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf6a5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf6ad, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf6b5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf6bd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf6c5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf6cd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf6d5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf6dd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf6e5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf6ed, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf6f5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf6fd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf705, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf70d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf715, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf71d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf725, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf72d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf735, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf73d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf745, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf74d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf755, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf75d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf765, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf76d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf775, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf77d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_h$dplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_movhd48v32r6, { 0xf606, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_movhd48v32r6, { 0xf60e, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf616, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf61e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf626, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf62e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf636, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf63e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf646, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf64e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf656, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf65e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf666, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf66e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf676, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf67e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf686, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf68e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf696, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf69e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf6a6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf6ae, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf6b6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf6be, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf6c6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf6ce, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf6d6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf6de, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf6e6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf6ee, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf6f6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf6fe, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf706, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf70e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf716, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf71e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf726, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf72e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf736, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf73e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf746, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf74e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf756, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf75e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf766, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf76e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf776, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf77e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_h$dplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_movhd48v32r7, { 0xf607, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_movhd48v32r7, { 0xf60f, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf617, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf61f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf627, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf62f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf637, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf63f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf647, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf64f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf657, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf65f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf667, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf66f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf677, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf67f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf687, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf68f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf697, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf69f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf6a7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf6af, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf6b7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf6bf, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf6c7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf6cf, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf6d7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf6df, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf6e7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf6ef, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf6f7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf6ff, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf707, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf70f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf717, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf71f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf727, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf72f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf737, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf73f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf747, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf74f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf757, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf75f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf767, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf76f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf777, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf77f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_movvd48v32r0, { 0xf600, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_movvd48v32r0, { 0xf608, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf610, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf618, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf620, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf628, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf630, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf638, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf640, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf648, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf650, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf658, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf660, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf668, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf670, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf678, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf680, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf688, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf690, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf698, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf6a0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf6a8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf6b0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf6b8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf6c0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf6c8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf6d0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf6d8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf6e0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf6e8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf6f0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf6f8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf700, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf708, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf710, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf718, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf720, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf728, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf730, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf738, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf740, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf748, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf750, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf758, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf760, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf768, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf770, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf778, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_movvd48v32r1, { 0xf601, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_movvd48v32r1, { 0xf609, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf611, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf619, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf621, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf629, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf631, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf639, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf641, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf649, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf651, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf659, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf661, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf669, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf671, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf679, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf681, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf689, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf691, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf699, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf6a1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf6a9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf6b1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf6b9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf6c1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf6c9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf6d1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf6d9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf6e1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf6e9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf6f1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf6f9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf701, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf709, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf711, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf719, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf721, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf729, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf731, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf739, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf741, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf749, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf751, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf759, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf761, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf769, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf771, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf779, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_movvd48v32r2, { 0xf602, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_movvd48v32r2, { 0xf60a, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf612, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf61a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf622, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf62a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf632, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf63a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf642, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf64a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf652, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf65a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf662, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf66a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf672, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf67a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf682, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf68a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf692, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf69a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf6a2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf6aa, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf6b2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf6ba, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf6c2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf6ca, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf6d2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf6da, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf6e2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf6ea, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf6f2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf6fa, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf702, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf70a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf712, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf71a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf722, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf72a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf732, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf73a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf742, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf74a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf752, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf75a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf762, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf76a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf772, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf77a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_movvd48v32r3, { 0xf603, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_movvd48v32r3, { 0xf60b, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf613, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf61b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf623, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf62b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf633, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf63b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf643, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf64b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf653, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf65b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf663, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf66b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf673, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf67b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf683, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf68b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf693, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf69b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf6a3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf6ab, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf6b3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf6bb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf6c3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf6cb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf6d3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf6db, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf6e3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf6eb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf6f3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf6fb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf703, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf70b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf713, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf71b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf723, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf72b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf733, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf73b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf743, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf74b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf753, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf75b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf763, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf76b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf773, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf77b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_movvd48v32r4, { 0xf604, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_movvd48v32r4, { 0xf60c, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf614, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf61c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf624, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf62c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf634, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf63c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf644, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf64c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf654, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf65c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf664, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf66c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf674, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf67c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf684, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf68c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf694, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf69c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf6a4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf6ac, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf6b4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf6bc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf6c4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf6cc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf6d4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf6dc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf6e4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf6ec, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf6f4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf6fc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf704, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf70c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf714, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf71c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf724, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf72c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf734, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf73c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf744, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf74c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf754, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf75c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf764, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf76c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf774, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf77c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_movvd48v32r5, { 0xf605, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_movvd48v32r5, { 0xf60d, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf615, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf61d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf625, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf62d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf635, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf63d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf645, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf64d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf655, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf65d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf665, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf66d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf675, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf67d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf685, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf68d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf695, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf69d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf6a5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf6ad, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf6b5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf6bd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf6c5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf6cd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf6d5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf6dd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf6e5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf6ed, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf6f5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf6fd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf705, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf70d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf715, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf71d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf725, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf72d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf735, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf73d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf745, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf74d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf755, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf75d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf765, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf76d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf775, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf77d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_movvd48v32r6, { 0xf606, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_movvd48v32r6, { 0xf60e, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf616, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf61e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf626, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf62e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf636, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf63e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf646, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf64e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf656, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf65e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf666, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf66e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf676, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf67e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf686, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf68e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf696, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf69e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf6a6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf6ae, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf6b6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf6be, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf6c6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf6ce, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf6d6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf6de, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf6e6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf6ee, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf6f6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf6fe, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf706, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf70e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf716, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf71e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf726, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf72e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf736, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf73e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf746, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf74e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf756, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf75e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf766, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf76e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf776, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf77e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_movvd48v32r7, { 0xf607, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_movvd48v32r7, { 0xf60f, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf617, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf61f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf627, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf62f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf637, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf63f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf647, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf64f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf657, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf65f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf667, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf66f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf677, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf67f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf687, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf68f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf697, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf69f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf6a7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf6af, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf6b7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf6bf, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf6c7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf6cf, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf6d7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf6df, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf6e7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf6ef, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf6f7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf6ff, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf707, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf70f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf717, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf71f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf727, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf72f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf737, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf73f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf747, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf74f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf757, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf75f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf767, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf76f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf777, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf77f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_movhd48v32r0, { 0xf400, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_movhd48v32r0, { 0xf408, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf410, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf418, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf420, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf428, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf430, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf438, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf440, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf448, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf450, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf458, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf460, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf468, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf470, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf478, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf480, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf488, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf490, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf498, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf4a0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf4a8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf4b0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf4b8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf4c0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf4c8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf4d0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf4d8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf4e0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf4e8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf4f0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf4f8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf500, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf508, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf510, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf518, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf520, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf528, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf530, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf538, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf540, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf548, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf550, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf558, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf560, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf568, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf570, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf578, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_movhd48v32r1, { 0xf401, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_movhd48v32r1, { 0xf409, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf411, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf419, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf421, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf429, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf431, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf439, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf441, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf449, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf451, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf459, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf461, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf469, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf471, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf479, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf481, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf489, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf491, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf499, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf4a1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf4a9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf4b1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf4b9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf4c1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf4c9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf4d1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf4d9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf4e1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf4e9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf4f1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf4f9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf501, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf509, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf511, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf519, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf521, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf529, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf531, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf539, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf541, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf549, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf551, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf559, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf561, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf569, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf571, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf579, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_movhd48v32r2, { 0xf402, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_movhd48v32r2, { 0xf40a, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf412, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf41a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf422, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf42a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf432, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf43a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf442, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf44a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf452, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf45a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf462, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf46a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf472, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf47a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf482, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf48a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf492, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf49a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf4a2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf4aa, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf4b2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf4ba, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf4c2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf4ca, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf4d2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf4da, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf4e2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf4ea, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf4f2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf4fa, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf502, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf50a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf512, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf51a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf522, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf52a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf532, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf53a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf542, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf54a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf552, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf55a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf562, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf56a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf572, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf57a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_movhd48v32r3, { 0xf403, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_movhd48v32r3, { 0xf40b, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf413, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf41b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf423, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf42b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf433, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf43b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf443, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf44b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf453, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf45b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf463, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf46b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf473, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf47b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf483, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf48b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf493, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf49b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf4a3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf4ab, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf4b3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf4bb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf4c3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf4cb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf4d3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf4db, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf4e3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf4eb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf4f3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf4fb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf503, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf50b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf513, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf51b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf523, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf52b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf533, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf53b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf543, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf54b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf553, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf55b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf563, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf56b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf573, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf57b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_movhd48v32r4, { 0xf404, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_movhd48v32r4, { 0xf40c, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf414, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf41c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf424, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf42c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf434, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf43c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf444, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf44c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf454, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf45c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf464, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf46c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf474, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf47c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf484, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf48c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf494, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf49c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf4a4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf4ac, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf4b4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf4bc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf4c4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf4cc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf4d4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf4dc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf4e4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf4ec, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf4f4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf4fc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf504, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf50c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf514, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf51c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf524, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf52c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf534, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf53c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf544, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf54c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf554, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf55c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf564, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf56c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf574, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf57c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_movhd48v32r5, { 0xf405, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_movhd48v32r5, { 0xf40d, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf415, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf41d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf425, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf42d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf435, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf43d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf445, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf44d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf455, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf45d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf465, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf46d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf475, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf47d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf485, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf48d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf495, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf49d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf4a5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf4ad, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf4b5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf4bd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf4c5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf4cd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf4d5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf4dd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf4e5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf4ed, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf4f5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf4fd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf505, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf50d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf515, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf51d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf525, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf52d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf535, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf53d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf545, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf54d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf555, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf55d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf565, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf56d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf575, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf57d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_movhd48v32r6, { 0xf406, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_movhd48v32r6, { 0xf40e, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf416, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf41e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf426, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf42e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf436, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf43e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf446, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf44e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf456, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf45e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf466, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf46e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf476, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf47e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf486, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf48e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf496, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf49e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf4a6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf4ae, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf4b6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf4be, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf4c6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf4ce, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf4d6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf4de, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf4e6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf4ee, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf4f6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf4fe, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf506, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf50e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf516, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf51e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf526, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf52e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf536, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf53e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf546, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf54e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf556, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf55e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf566, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf56e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf576, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf57e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_movhd48v32r7, { 0xf407, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_movhd48v32r7, { 0xf40f, { 0x38, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf417, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf41f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf427, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf42f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf437, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf43f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf447, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf44f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf457, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf45f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf467, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf46f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf477, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf47f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf487, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf48f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf497, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf49f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf4a7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf4af, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf4b7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf4bf, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf4c7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf4cf, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf4d7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf4df, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf4e7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf4ef, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf4f7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf4ff, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf507, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf50f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf517, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf51f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf527, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf52f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf537, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf53f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf547, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf54f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf557, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf55f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf567, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf56f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf577, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf57f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_movvd48v32r0, { 0xf400, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_movvd48v32r0, { 0xf408, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf410, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf418, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf420, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf428, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf430, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf438, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf440, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf448, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf450, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf458, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf460, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf468, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf470, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf478, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf480, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf488, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf490, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf498, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf4a0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf4a8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf4b0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf4b8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf4c0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf4c8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf4d0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf4d8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf4e0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf4e8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf4f0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf4f8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf500, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf508, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf510, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf518, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf520, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf528, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf530, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf538, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf540, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf548, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf550, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf558, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf560, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf568, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf570, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf578, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_movvd48v32r1, { 0xf401, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_movvd48v32r1, { 0xf409, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf411, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf419, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf421, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf429, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf431, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf439, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf441, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf449, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf451, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf459, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf461, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf469, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf471, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf479, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf481, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf489, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf491, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf499, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf4a1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf4a9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf4b1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf4b9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf4c1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf4c9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf4d1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf4d9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf4e1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf4e9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf4f1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf4f9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf501, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf509, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf511, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf519, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf521, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf529, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf531, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf539, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf541, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf549, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf551, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf559, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf561, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf569, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf571, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf579, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_movvd48v32r2, { 0xf402, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_movvd48v32r2, { 0xf40a, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf412, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf41a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf422, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf42a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf432, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf43a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf442, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf44a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf452, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf45a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf462, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf46a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf472, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf47a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf482, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf48a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf492, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf49a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf4a2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf4aa, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf4b2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf4ba, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf4c2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf4ca, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf4d2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf4da, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf4e2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf4ea, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf4f2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf4fa, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf502, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf50a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf512, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf51a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf522, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf52a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf532, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf53a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf542, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf54a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf552, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf55a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf562, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf56a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf572, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf57a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_movvd48v32r3, { 0xf403, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_movvd48v32r3, { 0xf40b, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf413, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf41b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf423, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf42b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf433, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf43b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf443, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf44b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf453, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf45b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf463, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf46b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf473, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf47b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf483, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf48b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf493, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf49b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf4a3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf4ab, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf4b3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf4bb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf4c3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf4cb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf4d3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf4db, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf4e3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf4eb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf4f3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf4fb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf503, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf50b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf513, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf51b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf523, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf52b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf533, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf53b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf543, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf54b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf553, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf55b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf563, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf56b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf573, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf57b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_movvd48v32r4, { 0xf404, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_movvd48v32r4, { 0xf40c, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf414, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf41c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf424, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf42c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf434, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf43c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf444, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf44c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf454, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf45c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf464, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf46c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf474, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf47c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf484, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf48c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf494, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf49c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf4a4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf4ac, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf4b4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf4bc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf4c4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf4cc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf4d4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf4dc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf4e4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf4ec, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf4f4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf4fc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf504, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf50c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf514, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf51c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf524, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf52c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf534, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf53c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf544, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf54c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf554, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf55c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf564, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf56c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf574, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf57c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_movvd48v32r5, { 0xf405, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_movvd48v32r5, { 0xf40d, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf415, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf41d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf425, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf42d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf435, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf43d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf445, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf44d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf455, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf45d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf465, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf46d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf475, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf47d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf485, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf48d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf495, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf49d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf4a5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf4ad, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf4b5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf4bd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf4c5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf4cd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf4d5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf4dd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf4e5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf4ed, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf4f5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf4fd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf505, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf50d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf515, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf51d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf525, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf52d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf535, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf53d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf545, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf54d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf555, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf55d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf565, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf56d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf575, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf57d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_movvd48v32r6, { 0xf406, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_movvd48v32r6, { 0xf40e, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf416, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf41e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf426, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf42e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf436, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf43e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf446, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf44e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf456, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf45e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf466, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf46e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf476, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf47e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf486, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf48e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf496, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf49e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf4a6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf4ae, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf4b6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf4be, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf4c6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf4ce, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf4d6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf4de, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf4e6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf4ee, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf4f6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf4fe, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf506, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf50e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf516, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf51e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf526, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf52e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf536, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf53e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf546, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf54e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf556, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf55e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf566, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf56e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf576, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf57e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_movvd48v32r7, { 0xf407, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_movvd48v32r7, { 0xf40f, { 0x1038, 0x0 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf417, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf41f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf427, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf42f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf437, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf43f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf447, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf44f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf457, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf45f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf467, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf46f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf477, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf47f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf487, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf48f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf497, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf49f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf4a7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf4af, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf4b7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf4bf, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf4c7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf4cf, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf4d7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf4df, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf4e7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf4ef, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf4f7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf4ff, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf507, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf50f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf517, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf51f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf527, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf52f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf537, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf53f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf547, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf54f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf557, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf55f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf567, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf56f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf577, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf57f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_h$dplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r0, { 0xf600, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r0, { 0xf608, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf610, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf618, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf620, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf628, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf630, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf638, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf640, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf648, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf650, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf658, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf660, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf668, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf670, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf678, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf680, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf688, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf690, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf698, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf6a0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf6a8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf6b0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf6b8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf6c0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf6c8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf6d0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf6d8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf6e0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf6e8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf6f0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf6f8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf700, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf708, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf710, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf718, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf720, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf728, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf730, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf738, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf740, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf748, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf750, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf758, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf760, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf768, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf770, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf778, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_h$dplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r1, { 0xf601, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r1, { 0xf609, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf611, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf619, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf621, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf629, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf631, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf639, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf641, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf649, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf651, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf659, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf661, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf669, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf671, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf679, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf681, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf689, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf691, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf699, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf6a1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf6a9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf6b1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf6b9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf6c1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf6c9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf6d1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf6d9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf6e1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf6e9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf6f1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf6f9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf701, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf709, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf711, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf719, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf721, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf729, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf731, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf739, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf741, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf749, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf751, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf759, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf761, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf769, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf771, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf779, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_h$dplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r2, { 0xf602, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r2, { 0xf60a, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf612, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf61a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf622, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf62a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf632, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf63a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf642, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf64a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf652, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf65a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf662, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf66a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf672, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf67a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf682, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf68a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf692, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf69a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf6a2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf6aa, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf6b2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf6ba, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf6c2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf6ca, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf6d2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf6da, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf6e2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf6ea, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf6f2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf6fa, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf702, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf70a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf712, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf71a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf722, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf72a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf732, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf73a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf742, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf74a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf752, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf75a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf762, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf76a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf772, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf77a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_h$dplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r3, { 0xf603, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r3, { 0xf60b, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf613, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf61b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf623, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf62b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf633, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf63b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf643, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf64b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf653, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf65b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf663, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf66b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf673, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf67b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf683, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf68b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf693, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf69b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf6a3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf6ab, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf6b3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf6bb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf6c3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf6cb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf6d3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf6db, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf6e3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf6eb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf6f3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf6fb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf703, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf70b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf713, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf71b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf723, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf72b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf733, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf73b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf743, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf74b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf753, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf75b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf763, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf76b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf773, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf77b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_h$dplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r4, { 0xf604, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r4, { 0xf60c, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf614, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf61c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf624, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf62c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf634, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf63c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf644, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf64c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf654, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf65c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf664, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf66c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf674, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf67c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf684, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf68c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf694, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf69c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf6a4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf6ac, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf6b4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf6bc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf6c4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf6cc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf6d4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf6dc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf6e4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf6ec, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf6f4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf6fc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf704, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf70c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf714, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf71c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf724, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf72c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf734, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf73c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf744, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf74c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf754, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf75c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf764, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf76c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf774, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf77c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_h$dplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r5, { 0xf605, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r5, { 0xf60d, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf615, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf61d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf625, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf62d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf635, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf63d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf645, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf64d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf655, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf65d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf665, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf66d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf675, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf67d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf685, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf68d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf695, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf69d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf6a5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf6ad, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf6b5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf6bd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf6c5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf6cd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf6d5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf6dd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf6e5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf6ed, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf6f5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf6fd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf705, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf70d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf715, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf71d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf725, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf72d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf735, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf73d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf745, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf74d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf755, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf75d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf765, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf76d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf775, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf77d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_h$dplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r6, { 0xf606, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r6, { 0xf60e, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf616, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf61e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf626, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf62e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf636, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf63e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf646, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf64e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf656, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf65e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf666, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf66e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf676, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf67e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf686, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf68e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf696, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf69e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf6a6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf6ae, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf6b6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf6be, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf6c6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf6ce, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf6d6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf6de, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf6e6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf6ee, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf6f6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf6fe, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf706, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf70e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf716, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf71e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf726, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf72e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf736, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf73e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf746, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf74e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf756, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf75e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf766, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf76e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf776, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf77e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_h$dplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r7, { 0xf607, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_h$dplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r7, { 0xf60f, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf617, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf61f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf627, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf62f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf637, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf63f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf647, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf64f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf657, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf65f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf667, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf66f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf677, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf67f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf687, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf68f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf697, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf69f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf6a7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf6af, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf6b7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf6bf, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf6c7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf6cf, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf6d7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf6df, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf6e7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf6ef, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf6f7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf6ff, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf707, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf70f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf717, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf71f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf727, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf72f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf737, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf73f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf747, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf74f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf757, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf75f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf767, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf76f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf777, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf77f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r0, { 0xf600, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r0, { 0xf608, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf610, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf618, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf620, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf628, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf630, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf638, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf640, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf648, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf650, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf658, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf660, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf668, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf670, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf678, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf680, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf688, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf690, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf698, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf6a0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf6a8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf6b0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf6b8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf6c0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf6c8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf6d0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf6d8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf6e0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf6e8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf6f0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf6f8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf700, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf708, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf710, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf718, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf720, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf728, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf730, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf738, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf740, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf748, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf750, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf758, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf760, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf768, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf770, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf778, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r1, { 0xf601, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r1, { 0xf609, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf611, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf619, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf621, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf629, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf631, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf639, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf641, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf649, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf651, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf659, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf661, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf669, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf671, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf679, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf681, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf689, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf691, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf699, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf6a1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf6a9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf6b1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf6b9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf6c1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf6c9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf6d1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf6d9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf6e1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf6e9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf6f1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf6f9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf701, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf709, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf711, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf719, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf721, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf729, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf731, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf739, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf741, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf749, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf751, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf759, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf761, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf769, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf771, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf779, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r2, { 0xf602, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r2, { 0xf60a, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf612, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf61a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf622, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf62a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf632, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf63a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf642, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf64a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf652, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf65a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf662, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf66a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf672, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf67a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf682, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf68a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf692, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf69a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf6a2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf6aa, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf6b2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf6ba, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf6c2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf6ca, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf6d2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf6da, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf6e2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf6ea, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf6f2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf6fa, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf702, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf70a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf712, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf71a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf722, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf72a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf732, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf73a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf742, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf74a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf752, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf75a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf762, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf76a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf772, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf77a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r3, { 0xf603, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r3, { 0xf60b, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf613, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf61b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf623, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf62b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf633, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf63b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf643, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf64b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf653, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf65b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf663, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf66b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf673, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf67b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf683, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf68b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf693, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf69b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf6a3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf6ab, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf6b3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf6bb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf6c3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf6cb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf6d3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf6db, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf6e3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf6eb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf6f3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf6fb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf703, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf70b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf713, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf71b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf723, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf72b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf733, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf73b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf743, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf74b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf753, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf75b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf763, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf76b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf773, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf77b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r4, { 0xf604, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r4, { 0xf60c, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf614, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf61c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf624, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf62c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf634, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf63c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf644, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf64c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf654, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf65c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf664, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf66c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf674, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf67c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf684, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf68c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf694, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf69c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf6a4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf6ac, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf6b4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf6bc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf6c4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf6cc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf6d4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf6dc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf6e4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf6ec, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf6f4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf6fc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf704, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf70c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf714, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf71c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf724, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf72c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf734, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf73c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf744, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf74c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf754, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf75c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf764, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf76c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf774, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf77c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r5, { 0xf605, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r5, { 0xf60d, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf615, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf61d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf625, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf62d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf635, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf63d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf645, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf64d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf655, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf65d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf665, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf66d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf675, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf67d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf685, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf68d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf695, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf69d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf6a5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf6ad, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf6b5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf6bd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf6c5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf6cd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf6d5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf6dd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf6e5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf6ed, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf6f5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf6fd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf705, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf70d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf715, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf71d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf725, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf72d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf735, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf73d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf745, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf74d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf755, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf75d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf765, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf76d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf775, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf77d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r6, { 0xf606, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r6, { 0xf60e, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf616, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf61e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf626, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf62e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf636, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf63e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf646, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf64e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf656, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf65e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf666, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf66e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf676, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf67e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf686, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf68e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf696, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf69e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf6a6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf6ae, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf6b6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf6be, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf6c6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf6ce, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf6d6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf6de, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf6e6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf6ee, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf6f6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf6fe, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf706, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf70e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf716, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf71e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf726, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf72e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf736, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf73e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf746, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf74e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf756, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf75e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf766, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf76e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf776, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf77e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v48dreg_v$dplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r7, { 0xf607, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32bitplanes $v48dreg_v$dplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r7, { 0xf60f, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v32even $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf617, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32odd $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf61f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf627, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32interh $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf62f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bitrev $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf637, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32ror $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf63f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf647, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32shls $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf64f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32lsr $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf657, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32asr $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf65f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signshl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf667, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op13 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf66f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf677, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32signasls $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf67f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32and $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf687, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32or $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf68f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32eor $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf697, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32bic $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf69f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32count $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf6a7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32msb $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf6af, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op22 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf6b7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op23 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf6bf, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32min $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf6c7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32max $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf6cf, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dist $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf6d7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32dists $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf6df, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clip $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf6e7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sign $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf6ef, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32clips $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf6f7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32testmag $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf6ff, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32add $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf707, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32adds $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf70f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf717, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32addsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf71f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32sub $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf727, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subs $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf72f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf737, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32subsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf73f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsub $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf747, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubs $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf74f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf757, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32rsubsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf75f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op44 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf767, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op45 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf76f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op46 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf777, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32op47 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf77f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r0, { 0xf400, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r0, { 0xf408, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf410, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf418, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf420, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf428, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf430, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf438, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf440, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf448, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf450, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf458, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf460, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf468, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf470, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf478, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf480, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf488, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf490, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf498, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf4a0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf4a8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf4b0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf4b8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf4c0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf4c8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf4d0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf4d8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf4e0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf4e8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf4f0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf4f8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf500, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf508, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf510, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf518, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf520, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf528, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf530, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf538, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf540, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf548, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf550, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf558, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf560, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf568, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf570, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf578, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r1, { 0xf401, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r1, { 0xf409, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf411, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf419, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf421, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf429, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf431, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf439, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf441, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf449, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf451, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf459, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf461, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf469, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf471, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf479, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf481, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf489, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf491, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf499, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf4a1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf4a9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf4b1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf4b9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf4c1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf4c9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf4d1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf4d9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf4e1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf4e9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf4f1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf4f9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf501, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf509, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf511, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf519, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf521, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf529, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf531, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf539, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf541, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf549, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf551, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf559, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf561, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf569, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf571, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf579, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r2, { 0xf402, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r2, { 0xf40a, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf412, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf41a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf422, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf42a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf432, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf43a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf442, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf44a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf452, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf45a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf462, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf46a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf472, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf47a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf482, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf48a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf492, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf49a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf4a2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf4aa, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf4b2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf4ba, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf4c2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf4ca, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf4d2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf4da, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf4e2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf4ea, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf4f2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf4fa, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf502, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf50a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf512, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf51a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf522, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf52a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf532, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf53a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf542, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf54a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf552, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf55a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf562, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf56a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf572, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf57a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r3, { 0xf403, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r3, { 0xf40b, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf413, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf41b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf423, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf42b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf433, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf43b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf443, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf44b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf453, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf45b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf463, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf46b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf473, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf47b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf483, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf48b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf493, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf49b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf4a3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf4ab, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf4b3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf4bb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf4c3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf4cb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf4d3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf4db, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf4e3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf4eb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf4f3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf4fb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf503, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf50b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf513, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf51b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf523, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf52b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf533, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf53b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf543, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf54b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf553, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf55b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf563, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf56b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf573, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf57b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r4, { 0xf404, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r4, { 0xf40c, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf414, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf41c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf424, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf42c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf434, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf43c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf444, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf44c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf454, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf45c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf464, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf46c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf474, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf47c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf484, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf48c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf494, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf49c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf4a4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf4ac, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf4b4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf4bc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf4c4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf4cc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf4d4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf4dc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf4e4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf4ec, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf4f4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf4fc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf504, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf50c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf514, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf51c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf524, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf52c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf534, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf53c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf544, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf54c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf554, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf55c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf564, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf56c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf574, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf57c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r5, { 0xf405, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r5, { 0xf40d, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf415, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf41d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf425, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf42d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf435, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf43d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf445, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf44d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf455, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf45d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf465, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf46d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf475, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf47d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf485, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf48d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf495, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf49d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf4a5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf4ad, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf4b5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf4bd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf4c5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf4cd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf4d5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf4dd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf4e5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf4ed, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf4f5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf4fd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf505, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf50d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf515, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf51d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf525, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf52d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf535, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf53d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf545, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf54d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf555, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf55d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf565, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf56d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf575, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf57d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r6, { 0xf406, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r6, { 0xf40e, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf416, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf41e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf426, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf42e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf436, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf43e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf446, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf44e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf456, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf45e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf466, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf46e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf476, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf47e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf486, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf48e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf496, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf49e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf4a6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf4ae, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf4b6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf4be, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf4c6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf4ce, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf4d6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf4de, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf4e6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf4ee, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf4f6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf4fe, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf506, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf50e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf516, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf51e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf526, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf52e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf536, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf53e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf546, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf54e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf556, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf55e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf566, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf56e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf576, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf57e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_h$dplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r7, { 0xf407, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_h$dplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movhd48i32r7, { 0xf40f, { 0x38, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf417, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf41f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf427, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf42f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf437, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf43f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf447, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf44f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf457, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf45f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf467, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf46f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf477, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf47f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf487, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf48f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf497, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf49f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf4a7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf4af, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf4b7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf4bf, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf4c7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf4cf, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf4d7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf4df, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf4e7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf4ef, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf4f7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf4ff, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf507, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf50f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf517, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf51f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf527, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf52f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf537, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf53f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf547, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf54f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf557, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf55f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf567, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf56f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf577, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf57f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r0, { 0xf400, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r0, { 0xf408, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf410, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf418, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf420, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf428, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf430, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf438, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf440, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf448, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf450, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf458, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf460, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf468, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf470, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf478, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf480, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf488, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf490, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf498, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf4a0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf4a8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf4b0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf4b8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf4c0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf4c8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf4d0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf4d8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf4e0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf4e8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf4f0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf4f8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf500, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf508, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf510, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf518, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf520, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf528, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf530, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf538, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf540, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf548, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf550, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf558, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf560, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf568, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf570, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf578, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r1, { 0xf401, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r1, { 0xf409, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf411, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf419, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf421, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf429, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf431, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf439, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf441, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf449, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf451, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf459, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf461, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf469, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf471, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf479, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf481, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf489, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf491, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf499, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf4a1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf4a9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf4b1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf4b9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf4c1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf4c9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf4d1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf4d9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf4e1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf4e9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf4f1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf4f9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf501, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf509, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf511, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf519, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf521, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf529, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf531, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf539, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf541, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf549, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf551, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf559, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf561, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf569, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf571, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf579, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r2, { 0xf402, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r2, { 0xf40a, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf412, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf41a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf422, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf42a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf432, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf43a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf442, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf44a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf452, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf45a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf462, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf46a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf472, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf47a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf482, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf48a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf492, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf49a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf4a2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf4aa, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf4b2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf4ba, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf4c2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf4ca, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf4d2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf4da, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf4e2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf4ea, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf4f2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf4fa, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf502, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf50a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf512, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf51a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf522, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf52a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf532, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf53a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf542, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf54a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf552, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf55a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf562, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf56a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf572, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf57a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r3, { 0xf403, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r3, { 0xf40b, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf413, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf41b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf423, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf42b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf433, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf43b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf443, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf44b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf453, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf45b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf463, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf46b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf473, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf47b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf483, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf48b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf493, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf49b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf4a3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf4ab, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf4b3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf4bb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf4c3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf4cb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf4d3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf4db, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf4e3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf4eb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf4f3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf4fb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf503, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf50b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf513, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf51b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf523, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf52b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf533, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf53b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf543, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf54b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf553, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf55b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf563, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf56b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf573, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf57b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r4, { 0xf404, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r4, { 0xf40c, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf414, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf41c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf424, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf42c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf434, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf43c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf444, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf44c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf454, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf45c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf464, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf46c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf474, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf47c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf484, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf48c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf494, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf49c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf4a4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf4ac, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf4b4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf4bc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf4c4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf4cc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf4d4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf4dc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf4e4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf4ec, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf4f4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf4fc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf504, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf50c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf514, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf51c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf524, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf52c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf534, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf53c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf544, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf54c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf554, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf55c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf564, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf56c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf574, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf57c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r5, { 0xf405, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r5, { 0xf40d, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf415, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf41d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf425, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf42d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf435, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf43d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf445, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf44d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf455, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf45d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf465, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf46d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf475, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf47d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf485, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf48d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf495, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf49d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf4a5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf4ad, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf4b5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf4bd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf4c5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf4cd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf4d5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf4dd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf4e5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf4ed, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf4f5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf4fd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf505, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf50d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf515, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf51d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf525, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf52d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf535, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf53d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf545, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf54d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf555, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf55d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf565, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf56d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf575, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf57d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r6, { 0xf406, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r6, { 0xf40e, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf416, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf41e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf426, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf42e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf436, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf43e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf446, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf44e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf456, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf45e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf466, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf46e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf476, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf47e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf486, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf48e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf496, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf49e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf4a6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf4ae, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf4b6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf4be, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf4c6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf4ce, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf4d6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf4de, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf4e6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf4ee, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf4f6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf4fe, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf506, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf50e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf516, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf51e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf526, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf52e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf536, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf53e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf546, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf54e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf556, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf55e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf566, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf56e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf576, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf57e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mov $v48dreg_v$dplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r7, { 0xf407, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16bitplanes $v48dreg_v$dplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_movvd48i32r7, { 0xf40f, { 0x1038, 0x400 }, { 0x103f, 0xf400 } }
  },
/* v16even $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf417, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16odd $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf41f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf427, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16interh $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf42f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bitrev $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf437, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16ror $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf43f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf447, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16shls $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf44f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16lsr $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf457, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16asr $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf45f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signshl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf467, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op13 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf46f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasl $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf477, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16signasls $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf47f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16and $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf487, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16or $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf48f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16eor $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf497, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16bic $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf49f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16count $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf4a7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16msb $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf4af, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op22 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf4b7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op23 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf4bf, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16min $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf4c7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16max $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf4cf, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dist $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf4d7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16dists $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf4df, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clip $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf4e7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sign $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf4ef, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16clips $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf4f7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16testmag $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf4ff, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16add $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf507, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16adds $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf50f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf517, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16addsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf51f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16sub $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf527, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subs $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf52f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf537, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16subsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf53f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsub $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf547, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubs $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf54f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf557, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16rsubsc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf55f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op44 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf567, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op45 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf56f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op46 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf577, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16op47 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf57f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf580, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf588, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf590, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf598, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf5a0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf5a8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf5b0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf5b8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf5c0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf5c8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf5d0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf5d8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf5e0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf5e8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf5f0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf5f8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf581, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf589, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf591, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf599, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf5a1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf5a9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf5b1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf5b9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf5c1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf5c9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf5d1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf5d9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf5e1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf5e9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf5f1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf5f9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf582, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf58a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf592, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf59a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf5a2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf5aa, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf5b2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf5ba, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf5c2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf5ca, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf5d2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf5da, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf5e2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf5ea, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf5f2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf5fa, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf583, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf58b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf593, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf59b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf5a3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf5ab, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf5b3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf5bb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf5c3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf5cb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf5d3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf5db, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf5e3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf5eb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf5f3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf5fb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf584, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf58c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf594, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf59c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf5a4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf5ac, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf5b4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf5bc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf5c4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf5cc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf5d4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf5dc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf5e4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf5ec, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf5f4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf5fc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf585, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf58d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf595, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf59d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf5a5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf5ad, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf5b5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf5bd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf5c5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf5cd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf5d5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf5dd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf5e5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf5ed, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf5f5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf5fd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf586, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf58e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf596, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf59e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf5a6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf5ae, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf5b6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf5be, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf5c6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf5ce, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf5d6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf5de, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf5e6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf5ee, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf5f6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf5fe, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf587, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf58f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf597, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf59f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf5a7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf5af, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf5b7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf5bf, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf5c7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf5cf, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf5d7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf5df, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf5e7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf5ef, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf5f7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf5ff, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf580, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf588, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf590, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf598, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf5a0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf5a8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf5b0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf5b8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf5c0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf5c8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf5d0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf5d8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf5e0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf5e8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf5f0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf5f8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf581, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf589, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf591, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf599, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf5a1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf5a9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf5b1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf5b9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf5c1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf5c9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf5d1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf5d9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf5e1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf5e9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf5f1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf5f9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf582, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf58a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf592, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf59a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf5a2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf5aa, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf5b2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf5ba, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf5c2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf5ca, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf5d2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf5da, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf5e2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf5ea, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf5f2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf5fa, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf583, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf58b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf593, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf59b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf5a3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf5ab, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf5b3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf5bb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf5c3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf5cb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf5d3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf5db, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf5e3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf5eb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf5f3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf5fb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf584, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf58c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf594, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf59c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf5a4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf5ac, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf5b4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf5bc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf5c4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf5cc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf5d4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf5dc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf5e4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf5ec, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf5f4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf5fc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf585, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf58d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf595, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf59d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf5a5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf5ad, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf5b5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf5bd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf5c5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf5cd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf5d5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf5dd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf5e5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf5ed, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf5f5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf5fd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf586, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf58e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf596, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf59e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf5a6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf5ae, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf5b6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf5be, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf5c6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf5ce, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf5d6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf5de, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf5e6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf5ee, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf5f6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf5fe, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf587, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf58f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf597, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf59f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf5a7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf5af, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf5b7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf5bf, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf5c7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf5cf, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf5d7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf5df, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf5e7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf5ef, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf5f7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf5ff, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf780, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf788, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf790, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf798, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf7a0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf7a8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf7b0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf7b8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf7c0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf7c8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf7d0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf7d8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf7e0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf7e8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf7f0, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r0, { 0xf7f8, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf781, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf789, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf791, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf799, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf7a1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf7a9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf7b1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf7b9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf7c1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf7c9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf7d1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf7d9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf7e1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf7e9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf7f1, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r1, { 0xf7f9, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf782, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf78a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf792, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf79a, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf7a2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf7aa, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf7b2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf7ba, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf7c2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf7ca, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf7d2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf7da, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf7e2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf7ea, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf7f2, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r2, { 0xf7fa, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf783, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf78b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf793, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf79b, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf7a3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf7ab, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf7b3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf7bb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf7c3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf7cb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf7d3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf7db, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf7e3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf7eb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf7f3, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r3, { 0xf7fb, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf784, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf78c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf794, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf79c, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf7a4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf7ac, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf7b4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf7bc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf7c4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf7cc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf7d4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf7dc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf7e4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf7ec, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf7f4, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r4, { 0xf7fc, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf785, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf78d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf795, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf79d, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf7a5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf7ad, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf7b5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf7bd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf7c5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf7cd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf7d5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf7dd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf7e5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf7ed, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf7f5, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r5, { 0xf7fd, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf786, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf78e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf796, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf79e, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf7a6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf7ae, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf7b6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf7be, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf7c6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf7ce, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf7d6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf7de, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf7e6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf7ee, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf7f6, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r6, { 0xf7fe, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf787, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf78f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf797, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf79f, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf7a7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf7af, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf7b7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf7bf, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf7c7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf7cf, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf7d7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf7df, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf7e7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf7ef, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf7f7, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenhd48s32r7, { 0xf7ff, { 0x0, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf780, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf788, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf790, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf798, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf7a0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf7a8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf7b0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf7b8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf7c0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf7c8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf7d0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf7d8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf7e0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf7e8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf7f0, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r0, { 0xf7f8, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf781, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf789, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf791, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf799, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf7a1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf7a9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf7b1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf7b9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf7c1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf7c9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf7d1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf7d9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf7e1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf7e9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf7f1, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r1, { 0xf7f9, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf782, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf78a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf792, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf79a, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf7a2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf7aa, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf7b2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf7ba, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf7c2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf7ca, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf7d2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf7da, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf7e2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf7ea, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf7f2, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r2, { 0xf7fa, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf783, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf78b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf793, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf79b, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf7a3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf7ab, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf7b3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf7bb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf7c3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf7cb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf7d3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf7db, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf7e3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf7eb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf7f3, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r3, { 0xf7fb, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf784, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf78c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf794, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf79c, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf7a4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf7ac, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf7b4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf7bc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf7c4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf7cc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf7d4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf7dc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf7e4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf7ec, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf7f4, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r4, { 0xf7fc, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf785, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf78d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf795, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf79d, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf7a5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf7ad, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf7b5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf7bd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf7c5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf7cd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf7d5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf7dd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf7e5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf7ed, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf7f5, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r5, { 0xf7fd, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf786, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf78e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf796, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf79e, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf7a6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf7ae, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf7b6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf7be, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf7c6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf7ce, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf7d6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf7de, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf7e6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf7ee, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf7f6, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r6, { 0xf7fe, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf787, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf78f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf797, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf79f, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf7a7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf7af, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf7b7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf7bf, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf7c7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf7cf, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf7d7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf7df, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf7e7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf7ef, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf7f7, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48sclr$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48SCLR), OP (SETF_MOD), 0 } },
    & ifmt_evenvd48s32r7, { 0xf7ff, { 0x1000, 0x380 }, { 0x1000, 0x780 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf580, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf588, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf590, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf598, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf5a0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf5a8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf5b0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf5b8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf5c0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf5c8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf5d0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf5d8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf5e0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf5e8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf5f0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf5f8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf581, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf589, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf591, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf599, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf5a1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf5a9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf5b1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf5b9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf5c1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf5c9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf5d1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf5d9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf5e1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf5e9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf5f1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf5f9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf582, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf58a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf592, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf59a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf5a2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf5aa, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf5b2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf5ba, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf5c2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf5ca, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf5d2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf5da, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf5e2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf5ea, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf5f2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf5fa, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf583, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf58b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf593, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf59b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf5a3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf5ab, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf5b3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf5bb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf5c3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf5cb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf5d3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf5db, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf5e3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf5eb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf5f3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf5fb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf584, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf58c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf594, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf59c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf5a4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf5ac, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf5b4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf5bc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf5c4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf5cc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf5d4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf5dc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf5e4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf5ec, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf5f4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf5fc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf585, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf58d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf595, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf59d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf5a5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf5ad, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf5b5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf5bd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf5c5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf5cd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf5d5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf5dd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf5e5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf5ed, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf5f5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf5fd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf586, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf58e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf596, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf59e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf5a6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf5ae, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf5b6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf5be, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf5c6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf5ce, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf5d6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf5de, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf5e6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf5ee, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf5f6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf5fe, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf587, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf58f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf597, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf59f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf5a7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf5af, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf5b7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf5bf, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf5c7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf5cf, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf5d7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf5df, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf5e7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf5ef, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf5f7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf5ff, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf580, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf588, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf590, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf598, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf5a0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf5a8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf5b0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf5b8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf5c0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf5c8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf5d0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf5d8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf5e0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf5e8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf5f0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf5f8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf581, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf589, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf591, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf599, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf5a1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf5a9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf5b1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf5b9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf5c1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf5c9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf5d1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf5d9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf5e1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf5e9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf5f1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf5f9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf582, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf58a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf592, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf59a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf5a2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf5aa, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf5b2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf5ba, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf5c2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf5ca, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf5d2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf5da, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf5e2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf5ea, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf5f2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf5fa, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf583, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf58b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf593, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf59b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf5a3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf5ab, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf5b3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf5bb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf5c3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf5cb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf5d3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf5db, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf5e3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf5eb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf5f3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf5fb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf584, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf58c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf594, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf59c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf5a4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf5ac, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf5b4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf5bc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf5c4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf5cc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf5d4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf5dc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf5e4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf5ec, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf5f4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf5fc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf585, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf58d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf595, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf59d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf5a5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf5ad, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf5b5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf5bd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf5c5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf5cd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf5d5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf5dd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf5e5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf5ed, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf5f5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf5fd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf586, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf58e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf596, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf59e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf5a6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf5ae, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf5b6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf5be, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf5c6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf5ce, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf5d6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf5de, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf5e6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf5ee, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf5f6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf5fe, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf587, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf58f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf597, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf59f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf5a7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf5af, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf5b7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf5bf, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf5c7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf5cf, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf5d7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf5df, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf5e7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf5ef, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf5f7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf5ff, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf780, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf788, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf790, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf798, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf7a0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf7a8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf7b0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf7b8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf7c0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf7c8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf7d0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf7d8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf7e0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf7e8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf7f0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_evenhd48v32r0, { 0xf7f8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf781, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf789, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf791, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf799, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf7a1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf7a9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf7b1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf7b9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf7c1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf7c9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf7d1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf7d9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf7e1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf7e9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf7f1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_evenhd48v32r1, { 0xf7f9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf782, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf78a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf792, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf79a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf7a2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf7aa, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf7b2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf7ba, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf7c2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf7ca, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf7d2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf7da, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf7e2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf7ea, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf7f2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_evenhd48v32r2, { 0xf7fa, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf783, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf78b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf793, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf79b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf7a3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf7ab, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf7b3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf7bb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf7c3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf7cb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf7d3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf7db, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf7e3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf7eb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf7f3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_evenhd48v32r3, { 0xf7fb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf784, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf78c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf794, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf79c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf7a4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf7ac, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf7b4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf7bc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf7c4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf7cc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf7d4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf7dc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf7e4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf7ec, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf7f4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_evenhd48v32r4, { 0xf7fc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf785, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf78d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf795, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf79d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf7a5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf7ad, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf7b5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf7bd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf7c5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf7cd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf7d5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf7dd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf7e5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf7ed, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf7f5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_evenhd48v32r5, { 0xf7fd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf786, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf78e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf796, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf79e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf7a6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf7ae, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf7b6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf7be, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf7c6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf7ce, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf7d6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf7de, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf7e6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf7ee, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf7f6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_evenhd48v32r6, { 0xf7fe, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf787, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf78f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf797, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf79f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf7a7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf7af, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf7b7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf7bf, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf7c7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf7cf, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf7d7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf7df, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf7e7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf7ef, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf7f7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_evenhd48v32r7, { 0xf7ff, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf780, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf788, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf790, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf798, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf7a0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf7a8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf7b0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf7b8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf7c0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf7c8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf7d0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf7d8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf7e0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf7e8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf7f0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_evenvd48v32r0, { 0xf7f8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf781, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf789, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf791, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf799, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf7a1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf7a9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf7b1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf7b9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf7c1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf7c9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf7d1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf7d9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf7e1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf7e9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf7f1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_evenvd48v32r1, { 0xf7f9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf782, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf78a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf792, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf79a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf7a2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf7aa, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf7b2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf7ba, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf7c2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf7ca, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf7d2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf7da, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf7e2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf7ea, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf7f2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_evenvd48v32r2, { 0xf7fa, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf783, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf78b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf793, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf79b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf7a3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf7ab, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf7b3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf7bb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf7c3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf7cb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf7d3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf7db, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf7e3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf7eb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf7f3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_evenvd48v32r3, { 0xf7fb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf784, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf78c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf794, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf79c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf7a4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf7ac, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf7b4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf7bc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf7c4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf7cc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf7d4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf7dc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf7e4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf7ec, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf7f4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_evenvd48v32r4, { 0xf7fc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf785, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf78d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf795, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf79d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf7a5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf7ad, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf7b5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf7bd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf7c5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf7cd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf7d5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf7dd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf7e5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf7ed, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf7f5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_evenvd48v32r5, { 0xf7fd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf786, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf78e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf796, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf79e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf7a6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf7ae, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf7b6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf7be, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf7c6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf7ce, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf7d6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf7de, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf7e6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf7ee, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf7f6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_evenvd48v32r6, { 0xf7fe, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf787, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf78f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf797, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf79f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf7a7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf7af, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf7b7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf7bf, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf7c7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf7cf, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf7d7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf7df, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf7e7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf7ef, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf7f7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_evenvd48v32r7, { 0xf7ff, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf580, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf588, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf590, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf598, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf5a0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf5a8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf5b0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf5b8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf5c0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf5c8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf5d0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf5d8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf5e0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf5e8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf5f0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf5f8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf581, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf589, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf591, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf599, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf5a1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf5a9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf5b1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf5b9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf5c1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf5c9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf5d1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf5d9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf5e1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf5e9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf5f1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf5f9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf582, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf58a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf592, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf59a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf5a2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf5aa, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf5b2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf5ba, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf5c2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf5ca, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf5d2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf5da, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf5e2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf5ea, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf5f2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf5fa, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf583, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf58b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf593, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf59b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf5a3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf5ab, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf5b3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf5bb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf5c3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf5cb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf5d3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf5db, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf5e3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf5eb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf5f3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf5fb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf584, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf58c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf594, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf59c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf5a4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf5ac, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf5b4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf5bc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf5c4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf5cc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf5d4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf5dc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf5e4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf5ec, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf5f4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf5fc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf585, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf58d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf595, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf59d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf5a5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf5ad, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf5b5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf5bd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf5c5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf5cd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf5d5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf5dd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf5e5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf5ed, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf5f5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf5fd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf586, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf58e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf596, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf59e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf5a6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf5ae, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf5b6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf5be, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf5c6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf5ce, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf5d6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf5de, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf5e6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf5ee, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf5f6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf5fe, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf587, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf58f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf597, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf59f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf5a7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf5af, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf5b7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf5bf, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf5c7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf5cf, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf5d7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf5df, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf5e7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf5ef, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf5f7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf5ff, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf580, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf588, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf590, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf598, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf5a0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf5a8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf5b0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf5b8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf5c0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf5c8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf5d0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf5d8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf5e0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf5e8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf5f0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf5f8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf581, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf589, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf591, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf599, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf5a1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf5a9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf5b1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf5b9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf5c1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf5c9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf5d1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf5d9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf5e1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf5e9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf5f1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf5f9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf582, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf58a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf592, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf59a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf5a2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf5aa, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf5b2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf5ba, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf5c2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf5ca, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf5d2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf5da, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf5e2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf5ea, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf5f2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf5fa, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf583, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf58b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf593, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf59b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf5a3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf5ab, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf5b3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf5bb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf5c3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf5cb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf5d3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf5db, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf5e3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf5eb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf5f3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf5fb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf584, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf58c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf594, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf59c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf5a4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf5ac, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf5b4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf5bc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf5c4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf5cc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf5d4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf5dc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf5e4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf5ec, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf5f4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf5fc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf585, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf58d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf595, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf59d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf5a5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf5ad, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf5b5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf5bd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf5c5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf5cd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf5d5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf5dd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf5e5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf5ed, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf5f5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf5fd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf586, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf58e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf596, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf59e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf5a6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf5ae, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf5b6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf5be, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf5c6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf5ce, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf5d6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf5de, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf5e6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf5ee, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf5f6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf5fe, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmull.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf587, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulls.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf58f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulm.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf597, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulms.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf59f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf5a7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.su $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf5af, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.us $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf5b7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhd.uu $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf5bf, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf5c7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.su $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf5cf, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.us $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf5d7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhn.uu $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf5df, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf5e7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmulhdt.su $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf5ef, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.0 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf5f7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.0 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf5ff, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf780, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf788, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf790, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf798, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf7a0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf7a8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf7b0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf7b8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf7c0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf7c8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf7d0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf7d8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf7e0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf7e8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf7f0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r0, { 0xf7f8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf781, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf789, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf791, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf799, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf7a1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf7a9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf7b1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf7b9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf7c1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf7c9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf7d1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf7d9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf7e1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf7e9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf7f1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r1, { 0xf7f9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf782, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf78a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf792, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf79a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf7a2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf7aa, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf7b2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf7ba, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf7c2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf7ca, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf7d2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf7da, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf7e2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf7ea, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf7f2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r2, { 0xf7fa, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf783, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf78b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf793, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf79b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf7a3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf7ab, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf7b3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf7bb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf7c3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf7cb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf7d3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf7db, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf7e3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf7eb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf7f3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r3, { 0xf7fb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf784, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf78c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf794, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf79c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf7a4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf7ac, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf7b4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf7bc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf7c4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf7cc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf7d4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf7dc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf7e4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf7ec, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf7f4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r4, { 0xf7fc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf785, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf78d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf795, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf79d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf7a5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf7ad, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf7b5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf7bd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf7c5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf7cd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf7d5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf7dd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf7e5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf7ed, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf7f5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r5, { 0xf7fd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf786, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf78e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf796, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf79e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf7a6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf7ae, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf7b6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf7be, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf7c6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf7ce, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf7d6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf7de, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf7e6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf7ee, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf7f6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r6, { 0xf7fe, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf787, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf78f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf797, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf79f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf7a7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf7af, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf7b7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf7bf, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf7c7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf7cf, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf7d7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf7df, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf7e7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf7ef, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf7f7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenhd48i32r7, { 0xf7ff, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf780, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf788, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf790, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf798, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf7a0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf7a8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf7b0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf7b8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf7c0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf7c8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf7d0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf7d8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf7e0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf7e8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf7f0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r0, { 0xf7f8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf781, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf789, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf791, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf799, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf7a1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf7a9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf7b1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf7b9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf7c1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf7c9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf7d1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf7d9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf7e1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf7e9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf7f1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r1, { 0xf7f9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf782, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf78a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf792, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf79a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf7a2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf7aa, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf7b2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf7ba, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf7c2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf7ca, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf7d2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf7da, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf7e2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf7ea, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf7f2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r2, { 0xf7fa, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf783, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf78b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf793, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf79b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf7a3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf7ab, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf7b3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf7bb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf7c3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf7cb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf7d3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf7db, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf7e3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf7eb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf7f3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r3, { 0xf7fb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf784, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf78c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf794, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf79c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf7a4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf7ac, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf7b4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf7bc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf7c4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf7cc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf7d4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf7dc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf7e4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf7ec, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf7f4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r4, { 0xf7fc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf785, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf78d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf795, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf79d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf7a5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf7ad, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf7b5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf7bd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf7c5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf7cd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf7d5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf7dd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf7e5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf7ed, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf7f5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r5, { 0xf7fd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf786, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf78e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf796, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf79e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf7a6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf7ae, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf7b6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf7be, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf7c6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf7ce, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf7d6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf7de, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf7e6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf7ee, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf7f6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r6, { 0xf7fe, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop48.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf787, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop49.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf78f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop50.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf797, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop51.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf79f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.ss $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf7a7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.su $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf7af, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.us $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf7b7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vmul32.uu $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf7bf, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop56.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf7c7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop57.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf7cf, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop58.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf7d7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop59.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf7df, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop60.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf7e7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop61.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf7ef, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop62.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf7f7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vop63.1 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_evenvd48i32r7, { 0xf7ff, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8ld $v48dreg_h$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr0, { 0xf000, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8ld $v48dreg_h$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr1, { 0xf001, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8ld $v48dreg_h$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr2, { 0xf002, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8ld $v48dreg_h$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr3, { 0xf003, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8ld $v48dreg_h$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr4, { 0xf004, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8ld $v48dreg_h$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr5, { 0xf005, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8ld $v48dreg_h$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr6, { 0xf006, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8ld $v48dreg_h$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr7, { 0xf007, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8ld $v48dreg_v$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr0, { 0xf000, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8ld $v48dreg_v$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr1, { 0xf001, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8ld $v48dreg_v$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr2, { 0xf002, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8ld $v48dreg_v$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr3, { 0xf003, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8ld $v48dreg_v$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr4, { 0xf004, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8ld $v48dreg_v$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr5, { 0xf005, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8ld $v48dreg_v$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr6, { 0xf006, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8ld $v48dreg_v$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr7, { 0xf007, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_h$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr0, { 0xf008, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_h$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr1, { 0xf009, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_h$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr2, { 0xf00a, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_h$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr3, { 0xf00b, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_h$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr4, { 0xf00c, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_h$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr5, { 0xf00d, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_h$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr6, { 0xf00e, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_h$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr7, { 0xf00f, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_v$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr0, { 0xf008, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_v$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr1, { 0xf009, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_v$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr2, { 0xf00a, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_v$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr3, { 0xf00b, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_v$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr4, { 0xf00c, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_v$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr5, { 0xf00d, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_v$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr6, { 0xf00e, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16ld $v48dreg_v$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr7, { 0xf00f, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_h$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr0, { 0xf010, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_h$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr1, { 0xf011, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_h$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr2, { 0xf012, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_h$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr3, { 0xf013, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_h$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr4, { 0xf014, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_h$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr5, { 0xf015, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_h$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr6, { 0xf016, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_h$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr7, { 0xf017, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_v$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr0, { 0xf010, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_v$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr1, { 0xf011, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_v$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr2, { 0xf012, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_v$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr3, { 0xf013, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_v$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr4, { 0xf014, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_v$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr5, { 0xf015, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_v$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr6, { 0xf016, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32ld $v48dreg_v$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr7, { 0xf017, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_h$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr0, { 0xf018, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_h$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr1, { 0xf019, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_h$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr2, { 0xf01a, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_h$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr3, { 0xf01b, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_h$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr4, { 0xf01c, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_h$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr5, { 0xf01d, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_h$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr6, { 0xf01e, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_h$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr7, { 0xf01f, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_v$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr0, { 0xf018, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_v$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr1, { 0xf019, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_v$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr2, { 0xf01a, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_v$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr3, { 0xf01b, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_v$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr4, { 0xf01c, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_v$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr5, { 0xf01d, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_v$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr6, { 0xf01e, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunkld $v48dreg_v$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr7, { 0xf01f, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_h$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr0, { 0xf020, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_h$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr1, { 0xf021, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_h$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr2, { 0xf022, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_h$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr3, { 0xf023, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_h$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr4, { 0xf024, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_h$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr5, { 0xf025, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_h$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr6, { 0xf026, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_h$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr7, { 0xf027, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_v$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr0, { 0xf020, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_v$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr1, { 0xf021, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_v$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr2, { 0xf022, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_v$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr3, { 0xf023, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_v$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr4, { 0xf024, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_v$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr5, { 0xf025, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_v$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr6, { 0xf026, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupm $v48dreg_v$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr7, { 0xf027, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_h$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr0, { 0xf028, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_h$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr1, { 0xf029, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_h$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr2, { 0xf02a, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_h$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr3, { 0xf02b, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_h$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr4, { 0xf02c, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_h$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr5, { 0xf02d, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_h$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr6, { 0xf02e, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_h$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr7, { 0xf02f, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_v$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr0, { 0xf028, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_v$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr1, { 0xf029, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_v$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr2, { 0xf02a, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_v$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr3, { 0xf02b, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_v$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr4, { 0xf02c, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_v$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr5, { 0xf02d, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_v$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr6, { 0xf02e, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupm $v48dreg_v$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr7, { 0xf02f, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_h$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr0, { 0xf030, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_h$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr1, { 0xf031, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_h$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr2, { 0xf032, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_h$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr3, { 0xf033, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_h$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr4, { 0xf034, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_h$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr5, { 0xf035, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_h$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr6, { 0xf036, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_h$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr7, { 0xf037, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_v$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr0, { 0xf030, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_v$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr1, { 0xf031, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_v$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr2, { 0xf032, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_v$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr3, { 0xf033, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_v$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr4, { 0xf034, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_v$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr5, { 0xf035, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_v$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr6, { 0xf036, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupm $v48dreg_v$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr7, { 0xf037, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_h$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr0, { 0xf038, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_h$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr1, { 0xf039, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_h$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr2, { 0xf03a, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_h$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr3, { 0xf03b, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_h$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr4, { 0xf03c, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_h$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr5, { 0xf03d, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_h$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr6, { 0xf03e, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_h$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr7, { 0xf03f, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_v$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr0, { 0xf038, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_v$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr1, { 0xf039, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_v$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr2, { 0xf03a, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_v$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr3, { 0xf03b, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_v$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr4, { 0xf03c, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_v$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr5, { 0xf03d, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_v$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr6, { 0xf03e, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupm $v48dreg_v$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr7, { 0xf03f, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_h$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr0, { 0xf040, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_h$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr1, { 0xf041, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_h$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr2, { 0xf042, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_h$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr3, { 0xf043, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_h$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr4, { 0xf044, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_h$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr5, { 0xf045, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_h$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr6, { 0xf046, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_h$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr7, { 0xf047, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_v$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr0, { 0xf040, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_v$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr1, { 0xf041, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_v$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr2, { 0xf042, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_v$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr3, { 0xf043, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_v$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr4, { 0xf044, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_v$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr5, { 0xf045, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_v$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr6, { 0xf046, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8lookupml $v48dreg_v$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr7, { 0xf047, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_h$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr0, { 0xf048, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_h$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr1, { 0xf049, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_h$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr2, { 0xf04a, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_h$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr3, { 0xf04b, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_h$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr4, { 0xf04c, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_h$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr5, { 0xf04d, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_h$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr6, { 0xf04e, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_h$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr7, { 0xf04f, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_v$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr0, { 0xf048, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_v$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr1, { 0xf049, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_v$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr2, { 0xf04a, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_v$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr3, { 0xf04b, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_v$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr4, { 0xf04c, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_v$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr5, { 0xf04d, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_v$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr6, { 0xf04e, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v16lookupml $v48dreg_v$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr7, { 0xf04f, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_h$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr0, { 0xf050, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_h$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr1, { 0xf051, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_h$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr2, { 0xf052, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_h$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr3, { 0xf053, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_h$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr4, { 0xf054, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_h$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr5, { 0xf055, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_h$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr6, { 0xf056, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_h$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr7, { 0xf057, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_v$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr0, { 0xf050, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_v$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr1, { 0xf051, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_v$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr2, { 0xf052, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_v$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr3, { 0xf053, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_v$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr4, { 0xf054, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_v$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr5, { 0xf055, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_v$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr6, { 0xf056, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v32lookupml $v48dreg_v$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr7, { 0xf057, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_h$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr0, { 0xf058, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_h$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr1, { 0xf059, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_h$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr2, { 0xf05a, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_h$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr3, { 0xf05b, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_h$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr4, { 0xf05c, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_h$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr5, { 0xf05d, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_h$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr6, { 0xf05e, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_h$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldhr7, { 0xf05f, { 0x38, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_v$dplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr0, { 0xf058, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_v$dplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr1, { 0xf059, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_v$dplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr2, { 0xf05a, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_v$dplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr3, { 0xf05b, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_v$dplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr4, { 0xf05c, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_v$dplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr5, { 0xf05d, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_v$dplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr6, { 0xf05e, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* vunklookupml $v48dreg_v$dplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8ldvr7, { 0xf05f, { 0x1038, 0x380 }, { 0x103f, 0xf780 } }
  },
/* v8st $v48areg_h$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr0, { 0xf080, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8st $v48areg_h$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr1, { 0xf081, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8st $v48areg_h$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr2, { 0xf082, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8st $v48areg_h$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr3, { 0xf083, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8st $v48areg_h$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr4, { 0xf084, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8st $v48areg_h$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr5, { 0xf085, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8st $v48areg_h$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr6, { 0xf086, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8st $v48areg_h$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr7, { 0xf087, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8st $v48areg_v$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr0, { 0xf080, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8st $v48areg_v$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr1, { 0xf081, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8st $v48areg_v$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr2, { 0xf082, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8st $v48areg_v$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr3, { 0xf083, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8st $v48areg_v$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr4, { 0xf084, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8st $v48areg_v$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr5, { 0xf085, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8st $v48areg_v$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr6, { 0xf086, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8st $v48areg_v$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr7, { 0xf087, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_h$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr0, { 0xf088, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_h$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr1, { 0xf089, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_h$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr2, { 0xf08a, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_h$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr3, { 0xf08b, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_h$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr4, { 0xf08c, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_h$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr5, { 0xf08d, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_h$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr6, { 0xf08e, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_h$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr7, { 0xf08f, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_v$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr0, { 0xf088, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_v$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr1, { 0xf089, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_v$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr2, { 0xf08a, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_v$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr3, { 0xf08b, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_v$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr4, { 0xf08c, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_v$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr5, { 0xf08d, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_v$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr6, { 0xf08e, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16st $v48areg_v$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr7, { 0xf08f, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_h$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr0, { 0xf090, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_h$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr1, { 0xf091, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_h$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr2, { 0xf092, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_h$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr3, { 0xf093, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_h$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr4, { 0xf094, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_h$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr5, { 0xf095, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_h$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr6, { 0xf096, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_h$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr7, { 0xf097, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_v$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr0, { 0xf090, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_v$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr1, { 0xf091, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_v$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr2, { 0xf092, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_v$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr3, { 0xf093, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_v$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr4, { 0xf094, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_v$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr5, { 0xf095, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_v$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr6, { 0xf096, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32st $v48areg_v$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr7, { 0xf097, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_h$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr0, { 0xf098, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_h$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr1, { 0xf099, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_h$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr2, { 0xf09a, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_h$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr3, { 0xf09b, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_h$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr4, { 0xf09c, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_h$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr5, { 0xf09d, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_h$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr6, { 0xf09e, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_h$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr7, { 0xf09f, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_v$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr0, { 0xf098, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_v$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr1, { 0xf099, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_v$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr2, { 0xf09a, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_v$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr3, { 0xf09b, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_v$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr4, { 0xf09c, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_v$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr5, { 0xf09d, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_v$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr6, { 0xf09e, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkst $v48areg_v$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr7, { 0xf09f, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_h$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr0, { 0xf0a0, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_h$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr1, { 0xf0a1, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_h$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr2, { 0xf0a2, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_h$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr3, { 0xf0a3, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_h$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr4, { 0xf0a4, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_h$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr5, { 0xf0a5, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_h$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr6, { 0xf0a6, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_h$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr7, { 0xf0a7, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_v$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr0, { 0xf0a0, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_v$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr1, { 0xf0a1, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_v$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr2, { 0xf0a2, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_v$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr3, { 0xf0a3, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_v$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr4, { 0xf0a4, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_v$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr5, { 0xf0a5, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_v$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr6, { 0xf0a6, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwritem $v48areg_v$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr7, { 0xf0a7, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_h$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr0, { 0xf0a8, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_h$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr1, { 0xf0a9, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_h$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr2, { 0xf0aa, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_h$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr3, { 0xf0ab, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_h$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr4, { 0xf0ac, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_h$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr5, { 0xf0ad, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_h$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr6, { 0xf0ae, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_h$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr7, { 0xf0af, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_v$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr0, { 0xf0a8, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_v$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr1, { 0xf0a9, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_v$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr2, { 0xf0aa, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_v$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr3, { 0xf0ab, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_v$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr4, { 0xf0ac, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_v$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr5, { 0xf0ad, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_v$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr6, { 0xf0ae, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwritem $v48areg_v$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr7, { 0xf0af, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_h$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr0, { 0xf0b0, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_h$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr1, { 0xf0b1, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_h$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr2, { 0xf0b2, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_h$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr3, { 0xf0b3, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_h$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr4, { 0xf0b4, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_h$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr5, { 0xf0b5, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_h$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr6, { 0xf0b6, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_h$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr7, { 0xf0b7, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_v$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr0, { 0xf0b0, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_v$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr1, { 0xf0b1, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_v$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr2, { 0xf0b2, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_v$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr3, { 0xf0b3, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_v$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr4, { 0xf0b4, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_v$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr5, { 0xf0b5, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_v$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr6, { 0xf0b6, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwritem $v48areg_v$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr7, { 0xf0b7, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_h$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr0, { 0xf0b8, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_h$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr1, { 0xf0b9, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_h$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr2, { 0xf0ba, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_h$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr3, { 0xf0bb, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_h$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr4, { 0xf0bc, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_h$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr5, { 0xf0bd, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_h$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr6, { 0xf0be, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_h$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr7, { 0xf0bf, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_v$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr0, { 0xf0b8, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_v$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr1, { 0xf0b9, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_v$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr2, { 0xf0ba, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_v$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr3, { 0xf0bb, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_v$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr4, { 0xf0bc, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_v$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr5, { 0xf0bd, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_v$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr6, { 0xf0be, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwritem $v48areg_v$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr7, { 0xf0bf, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_h$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr0, { 0xf0c0, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_h$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr1, { 0xf0c1, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_h$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr2, { 0xf0c2, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_h$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr3, { 0xf0c3, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_h$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr4, { 0xf0c4, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_h$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr5, { 0xf0c5, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_h$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr6, { 0xf0c6, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_h$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr7, { 0xf0c7, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_v$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr0, { 0xf0c0, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_v$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr1, { 0xf0c1, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_v$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr2, { 0xf0c2, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_v$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr3, { 0xf0c3, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_v$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr4, { 0xf0c4, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_v$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr5, { 0xf0c5, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_v$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr6, { 0xf0c6, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8indexwriteml $v48areg_v$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr7, { 0xf0c7, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_h$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr0, { 0xf0c8, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_h$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr1, { 0xf0c9, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_h$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr2, { 0xf0ca, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_h$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr3, { 0xf0cb, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_h$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr4, { 0xf0cc, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_h$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr5, { 0xf0cd, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_h$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr6, { 0xf0ce, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_h$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr7, { 0xf0cf, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_v$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr0, { 0xf0c8, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_v$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr1, { 0xf0c9, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_v$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr2, { 0xf0ca, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_v$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr3, { 0xf0cb, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_v$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr4, { 0xf0cc, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_v$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr5, { 0xf0cd, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_v$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr6, { 0xf0ce, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v16indexwriteml $v48areg_v$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr7, { 0xf0cf, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_h$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr0, { 0xf0d0, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_h$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr1, { 0xf0d1, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_h$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr2, { 0xf0d2, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_h$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr3, { 0xf0d3, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_h$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr4, { 0xf0d4, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_h$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr5, { 0xf0d5, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_h$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr6, { 0xf0d6, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_h$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr7, { 0xf0d7, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_v$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr0, { 0xf0d0, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_v$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr1, { 0xf0d1, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_v$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr2, { 0xf0d2, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_v$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr3, { 0xf0d3, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_v$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr4, { 0xf0d4, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_v$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr5, { 0xf0d5, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_v$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr6, { 0xf0d6, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v32indexwriteml $v48areg_v$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr7, { 0xf0d7, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_h$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr0, { 0xf0d8, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_h$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr1, { 0xf0d9, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_h$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr2, { 0xf0da, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_h$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr3, { 0xf0db, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_h$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr4, { 0xf0dc, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_h$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr5, { 0xf0dd, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_h$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr6, { 0xf0de, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_h$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_H), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8sthr7, { 0xf0df, { 0xe000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_v$aplus_sr0,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR0), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr0, { 0xf0d8, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_v$aplus_sr1,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR1), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr1, { 0xf0d9, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_v$aplus_sr2,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR2), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr2, { 0xf0da, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_v$aplus_sr3,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR3), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr3, { 0xf0db, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_v$aplus_sr4,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR4), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr4, { 0xf0dc, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_v$aplus_sr5,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR5), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr5, { 0xf0dd, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_v$aplus_sr6,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR6), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr6, { 0xf0de, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* vunkindexwriteml $v48areg_v$aplus_sr7,($v48sclr)$setf_mod */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48AREG_V), OP (APLUS_SR7), ',', '(', OP (V48SCLR), ')', OP (SETF_MOD), 0 } },
    & ifmt_v8stvr7, { 0xf0df, { 0xf000, 0x380 }, { 0xffc0, 0xf80 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf060, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf0e0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf100, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf120, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf140, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf160, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf180, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf1a0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf1c0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf1e0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf200, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf220, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf240, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf260, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf280, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf2a0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf2c0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf2e0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf320, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf340, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf360, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf380, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf3a0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf3c0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf3e0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf061, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf0e1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf101, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf121, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf141, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf161, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf181, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf1a1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf1c1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf1e1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf201, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf221, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf241, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf261, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf281, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf2a1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf2c1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf2e1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf321, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf341, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf361, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf381, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf3a1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf3c1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf3e1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf062, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf0e2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf102, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf122, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf142, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf162, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf182, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf1a2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf1c2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf1e2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf202, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf222, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf242, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf262, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf282, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf2a2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf2c2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf2e2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf322, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf342, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf362, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf382, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf3a2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf3c2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf3e2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf063, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf0e3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf103, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf123, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf143, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf163, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf183, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf1a3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf1c3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf1e3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf203, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf223, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf243, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf263, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf283, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf2a3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf2c3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf2e3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf323, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf343, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf363, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf383, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf3a3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf3c3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf3e3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf064, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf0e4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf104, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf124, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf144, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf164, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf184, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf1a4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf1c4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf1e4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf204, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf224, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf244, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf264, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf284, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf2a4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf2c4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf2e4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf324, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf344, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf364, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf384, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf3a4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf3c4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf3e4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf065, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf0e5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf105, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf125, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf145, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf165, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf185, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf1a5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf1c5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf1e5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf205, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf225, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf245, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf265, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf285, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf2a5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf2c5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf2e5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf325, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf345, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf365, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf385, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf3a5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf3c5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf3e5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf066, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf0e6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf106, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf126, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf146, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf166, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf186, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf1a6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf1c6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf1e6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf206, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf226, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf246, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf266, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf286, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf2a6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf2c6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf2e6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf326, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf346, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf366, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf386, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf3a6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf3c6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf3e6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf067, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf0e7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf107, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf127, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf147, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf167, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf187, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf1a7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf1c7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf1e7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf207, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf227, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf247, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf267, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf287, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf2a7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf2c7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf2e7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf327, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf347, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf367, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf387, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf3a7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf3c7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf3e7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf060, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf0e0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf100, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf120, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf140, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf160, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf180, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf1a0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf1c0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf1e0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf200, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf220, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf240, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf260, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf280, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf2a0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf2c0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf2e0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf320, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf340, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf360, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf380, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf3a0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf3c0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf3e0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf061, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf0e1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf101, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf121, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf141, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf161, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf181, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf1a1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf1c1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf1e1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf201, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf221, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf241, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf261, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf281, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf2a1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf2c1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf2e1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf321, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf341, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf361, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf381, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf3a1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf3c1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf3e1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf062, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf0e2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf102, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf122, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf142, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf162, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf182, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf1a2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf1c2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf1e2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf202, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf222, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf242, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf262, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf282, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf2a2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf2c2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf2e2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf322, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf342, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf362, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf382, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf3a2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf3c2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf3e2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf063, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf0e3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf103, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf123, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf143, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf163, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf183, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf1a3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf1c3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf1e3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf203, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf223, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf243, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf263, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf283, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf2a3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf2c3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf2e3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf323, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf343, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf363, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf383, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf3a3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf3c3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf3e3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf064, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf0e4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf104, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf124, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf144, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf164, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf184, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf1a4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf1c4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf1e4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf204, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf224, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf244, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf264, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf284, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf2a4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf2c4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf2e4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf324, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf344, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf364, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf384, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf3a4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf3c4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf3e4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf065, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf0e5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf105, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf125, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf145, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf165, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf185, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf1a5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf1c5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf1e5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf205, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf225, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf245, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf265, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf285, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf2a5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf2c5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf2e5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf325, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf345, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf365, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf385, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf3a5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf3c5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf3e5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf066, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf0e6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf106, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf126, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf146, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf166, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf186, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf1a6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf1c6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf1e6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf206, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf226, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf246, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf266, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf286, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf2a6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf2c6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf2e6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf326, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf346, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf366, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf386, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf3a6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf3c6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf3e6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf067, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf0e7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf107, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf127, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf147, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf167, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf187, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf1a7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf1c7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf1e7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf207, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf227, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf247, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf267, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf287, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf2a7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf2c7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf2e7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf327, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf347, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf367, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf387, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf3a7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf3c7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf3e7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf068, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf0e8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf108, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf128, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf148, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf168, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf188, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf1a8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf1c8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf1e8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf208, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf228, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf248, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf268, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf288, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf2a8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf2c8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf2e8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf328, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf348, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf368, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf388, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf3a8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf3c8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf3e8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf069, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf0e9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf109, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf129, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf149, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf169, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf189, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf1a9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf1c9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf1e9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf209, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf229, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf249, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf269, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf289, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf2a9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf2c9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf2e9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf329, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf349, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf369, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf389, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf3a9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf3c9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf3e9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf06a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf0ea, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf10a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf12a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf14a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf16a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf18a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf1aa, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf1ca, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf1ea, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf20a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf22a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf24a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf26a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf28a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf2aa, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf2ca, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf2ea, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf32a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf34a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf36a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf38a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf3aa, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf3ca, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf3ea, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf06b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf0eb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf10b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf12b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf14b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf16b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf18b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf1ab, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf1cb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf1eb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf20b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf22b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf24b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf26b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf28b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf2ab, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf2cb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf2eb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf32b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf34b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf36b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf38b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf3ab, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf3cb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf3eb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf06c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf0ec, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf10c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf12c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf14c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf16c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf18c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf1ac, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf1cc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf1ec, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf20c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf22c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf24c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf26c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf28c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf2ac, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf2cc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf2ec, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf32c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf34c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf36c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf38c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf3ac, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf3cc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf3ec, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf06d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf0ed, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf10d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf12d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf14d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf16d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf18d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf1ad, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf1cd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf1ed, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf20d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf22d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf24d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf26d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf28d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf2ad, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf2cd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf2ed, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf32d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf34d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf36d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf38d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf3ad, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf3cd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf3ed, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf06e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf0ee, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf10e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf12e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf14e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf16e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf18e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf1ae, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf1ce, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf1ee, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf20e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf22e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf24e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf26e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf28e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf2ae, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf2ce, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf2ee, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf32e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf34e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf36e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf38e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf3ae, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf3ce, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf3ee, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf06f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf0ef, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf10f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf12f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf14f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf16f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf18f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf1af, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf1cf, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf1ef, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf20f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf22f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf24f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf26f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf28f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf2af, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf2cf, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf2ef, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf32f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf34f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf36f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf38f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf3af, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf3cf, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf3ef, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf068, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf0e8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf108, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf128, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf148, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf168, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf188, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf1a8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf1c8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf1e8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf208, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf228, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf248, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf268, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf288, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf2a8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf2c8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf2e8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf328, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf348, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf368, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf388, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf3a8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf3c8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf3e8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf069, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf0e9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf109, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf129, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf149, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf169, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf189, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf1a9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf1c9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf1e9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf209, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf229, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf249, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf269, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf289, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf2a9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf2c9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf2e9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf329, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf349, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf369, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf389, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf3a9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf3c9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf3e9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf06a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf0ea, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf10a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf12a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf14a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf16a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf18a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf1aa, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf1ca, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf1ea, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf20a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf22a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf24a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf26a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf28a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf2aa, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf2ca, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf2ea, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf32a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf34a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf36a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf38a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf3aa, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf3ca, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf3ea, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf06b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf0eb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf10b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf12b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf14b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf16b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf18b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf1ab, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf1cb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf1eb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf20b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf22b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf24b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf26b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf28b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf2ab, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf2cb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf2eb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf32b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf34b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf36b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf38b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf3ab, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf3cb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf3eb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf06c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf0ec, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf10c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf12c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf14c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf16c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf18c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf1ac, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf1cc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf1ec, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf20c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf22c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf24c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf26c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf28c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf2ac, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf2cc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf2ec, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf32c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf34c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf36c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf38c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf3ac, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf3cc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf3ec, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf06d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf0ed, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf10d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf12d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf14d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf16d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf18d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf1ad, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf1cd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf1ed, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf20d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf22d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf24d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf26d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf28d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf2ad, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf2cd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf2ed, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf32d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf34d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf36d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf38d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf3ad, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf3cd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf3ed, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf06e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf0ee, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf10e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf12e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf14e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf16e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf18e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf1ae, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf1ce, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf1ee, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf20e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf22e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf24e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf26e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf28e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf2ae, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf2ce, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf2ee, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf32e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf34e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf36e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf38e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf3ae, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf3ce, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf3ee, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf06f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf0ef, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf10f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf12f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf14f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf16f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf18f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf1af, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf1cf, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf1ef, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf20f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf22f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf24f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf26f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf28f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf2af, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf2cf, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf2ef, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf32f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf34f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf36f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf38f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf3af, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf3cf, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf3ef, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf070, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf0f0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf110, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf130, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf150, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf170, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf190, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf1b0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf1d0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf1f0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf210, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf230, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf250, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf270, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf290, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf2b0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf2d0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf2f0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf330, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf350, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf370, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf390, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf3b0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf3d0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf3f0, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf071, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf0f1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf111, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf131, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf151, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf171, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf191, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf1b1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf1d1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf1f1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf211, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf231, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf251, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf271, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf291, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf2b1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf2d1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf2f1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf331, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf351, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf371, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf391, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf3b1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf3d1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf3f1, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf072, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf0f2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf112, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf132, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf152, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf172, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf192, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf1b2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf1d2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf1f2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf212, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf232, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf252, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf272, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf292, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf2b2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf2d2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf2f2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf332, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf352, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf372, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf392, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf3b2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf3d2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf3f2, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf073, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf0f3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf113, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf133, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf153, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf173, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf193, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf1b3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf1d3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf1f3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf213, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf233, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf253, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf273, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf293, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf2b3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf2d3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf2f3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf333, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf353, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf373, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf393, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf3b3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf3d3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf3f3, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf074, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf0f4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf114, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf134, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf154, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf174, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf194, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf1b4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf1d4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf1f4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf214, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf234, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf254, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf274, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf294, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf2b4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf2d4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf2f4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf334, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf354, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf374, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf394, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf3b4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf3d4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf3f4, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf075, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf0f5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf115, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf135, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf155, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf175, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf195, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf1b5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf1d5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf1f5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf215, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf235, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf255, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf275, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf295, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf2b5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf2d5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf2f5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf335, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf355, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf375, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf395, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf3b5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf3d5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf3f5, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf076, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf0f6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf116, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf136, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf156, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf176, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf196, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf1b6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf1d6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf1f6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf216, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf236, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf256, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf276, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf296, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf2b6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf2d6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf2f6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf336, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf356, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf376, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf396, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf3b6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf3d6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf3f6, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf077, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf0f7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf117, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf137, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf157, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf177, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf197, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf1b7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf1d7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf1f7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf217, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf237, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf257, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf277, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf297, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf2b7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf2d7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf2f7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf337, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf357, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf377, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf397, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf3b7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf3d7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf3f7, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf070, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf0f0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf110, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf130, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf150, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf170, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf190, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf1b0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf1d0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf1f0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf210, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf230, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf250, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf270, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf290, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf2b0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf2d0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf2f0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf330, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf350, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf370, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf390, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf3b0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf3d0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf3f0, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf071, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf0f1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf111, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf131, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf151, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf171, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf191, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf1b1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf1d1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf1f1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf211, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf231, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf251, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf271, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf291, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf2b1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf2d1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf2f1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf331, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf351, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf371, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf391, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf3b1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf3d1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf3f1, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf072, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf0f2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf112, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf132, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf152, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf172, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf192, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf1b2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf1d2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf1f2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf212, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf232, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf252, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf272, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf292, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf2b2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf2d2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf2f2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf332, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf352, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf372, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf392, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf3b2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf3d2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf3f2, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf073, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf0f3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf113, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf133, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf153, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf173, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf193, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf1b3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf1d3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf1f3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf213, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf233, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf253, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf273, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf293, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf2b3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf2d3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf2f3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf333, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf353, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf373, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf393, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf3b3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf3d3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf3f3, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf074, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf0f4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf114, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf134, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf154, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf174, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf194, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf1b4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf1d4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf1f4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf214, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf234, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf254, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf274, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf294, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf2b4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf2d4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf2f4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf334, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf354, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf374, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf394, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf3b4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf3d4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf3f4, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf075, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf0f5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf115, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf135, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf155, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf175, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf195, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf1b5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf1d5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf1f5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf215, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf235, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf255, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf275, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf295, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf2b5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf2d5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf2f5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf335, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf355, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf375, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf395, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf3b5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf3d5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf3f5, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf076, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf0f6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf116, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf136, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf156, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf176, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf196, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf1b6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf1d6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf1f6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf216, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf236, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf256, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf276, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf296, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf2b6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf2d6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf2f6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf336, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf356, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf376, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf396, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf3b6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf3d6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf3f6, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf077, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf0f7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf117, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf137, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf157, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf177, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf197, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf1b7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf1d7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf1f7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf217, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf237, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf257, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf277, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf297, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf2b7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf2d7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf2f7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf337, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf357, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf377, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf397, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf3b7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf3d7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf3f7, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf078, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf0f8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf118, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf138, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf158, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf178, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf198, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf1b8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf1d8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf1f8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf218, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf238, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf258, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf278, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf298, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf2b8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf2d8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf2f8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf338, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf358, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf378, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf398, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf3b8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf3d8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf3f8, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf079, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf0f9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf119, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf139, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf159, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf179, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf199, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf1b9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf1d9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf1f9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf219, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf239, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf259, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf279, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf299, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf2b9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf2d9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf2f9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf339, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf359, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf379, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf399, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf3b9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf3d9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf3f9, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf07a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf0fa, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf11a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf13a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf15a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf17a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf19a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf1ba, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf1da, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf1fa, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf21a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf23a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf25a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf27a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf29a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf2ba, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf2da, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf2fa, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf33a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf35a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf37a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf39a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf3ba, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf3da, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf3fa, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf07b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf0fb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf11b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf13b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf15b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf17b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf19b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf1bb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf1db, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf1fb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf21b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf23b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf25b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf27b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf29b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf2bb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf2db, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf2fb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf33b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf35b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf37b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf39b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf3bb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf3db, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf3fb, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf07c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf0fc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf11c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf13c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf15c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf17c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf19c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf1bc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf1dc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf1fc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf21c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf23c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf25c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf27c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf29c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf2bc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf2dc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf2fc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf33c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf35c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf37c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf39c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf3bc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf3dc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf3fc, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf07d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf0fd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf11d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf13d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf15d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf17d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf19d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf1bd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf1dd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf1fd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf21d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf23d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf25d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf27d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf29d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf2bd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf2dd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf2fd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf33d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf35d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf37d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf39d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf3bd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf3dd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf3fd, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf07e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf0fe, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf11e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf13e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf15e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf17e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf19e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf1be, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf1de, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf1fe, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf21e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf23e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf25e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf27e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf29e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf2be, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf2de, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf2fe, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf33e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf35e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf37e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf39e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf3be, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf3de, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf3fe, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf07f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf0ff, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf11f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf13f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf15f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf17f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf19f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf1bf, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf1df, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf1ff, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf21f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf23f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf25f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf27f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf29f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf2bf, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf2df, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf2ff, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf33f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf35f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf37f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf39f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf3bf, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf3df, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf3ff, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf078, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf0f8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf118, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf138, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf158, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf178, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf198, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf1b8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf1d8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf1f8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf218, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf238, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf258, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf278, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf298, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf2b8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf2d8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf2f8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf338, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf358, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf378, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf398, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf3b8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf3d8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf3f8, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf079, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf0f9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf119, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf139, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf159, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf179, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf199, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf1b9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf1d9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf1f9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf219, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf239, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf259, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf279, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf299, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf2b9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf2d9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf2f9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf339, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf359, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf379, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf399, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf3b9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf3d9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf3f9, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf07a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf0fa, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf11a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf13a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf15a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf17a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf19a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf1ba, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf1da, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf1fa, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf21a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf23a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf25a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf27a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf29a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf2ba, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf2da, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf2fa, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf33a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf35a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf37a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf39a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf3ba, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf3da, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf3fa, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf07b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf0fb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf11b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf13b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf15b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf17b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf19b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf1bb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf1db, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf1fb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf21b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf23b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf25b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf27b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf29b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf2bb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf2db, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf2fb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf33b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf35b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf37b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf39b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf3bb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf3db, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf3fb, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf07c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf0fc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf11c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf13c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf15c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf17c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf19c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf1bc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf1dc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf1fc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf21c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf23c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf25c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf27c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf29c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf2bc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf2dc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf2fc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf33c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf35c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf37c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf39c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf3bc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf3dc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf3fc, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf07d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf0fd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf11d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf13d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf15d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf17d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf19d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf1bd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf1dd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf1fd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf21d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf23d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf25d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf27d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf29d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf2bd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf2dd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf2fd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf33d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf35d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf37d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf39d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf3bd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf3dd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf3fd, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf07e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf0fe, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf11e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf13e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf15e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf17e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf19e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf1be, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf1de, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf1fe, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf21e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf23e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf25e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf27e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf29e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf2be, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf2de, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf2fe, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf33e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf35e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf37e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf39e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf3be, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf3de, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf3fe, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf07f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf0ff, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf11f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf13f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf15f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf17f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf19f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf1bf, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf1df, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf1ff, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf21f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf23f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf25f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf27f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf29f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf2bf, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf2df, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf2ff, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf33f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf35f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf37f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf39f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf3bf, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf3df, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf3ff, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf300, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf301, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf302, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf303, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf304, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf305, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf306, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf307, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf300, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf301, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf302, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf303, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf304, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf305, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf306, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf307, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf308, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf309, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf30a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf30b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf30c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf30d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf30e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf30f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf308, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf309, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf30a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf30b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf30c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf30d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf30e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf30f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf310, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf311, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf312, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf313, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf314, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf315, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf316, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf317, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf310, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf311, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf312, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf313, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf314, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf315, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf316, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf317, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48breg_h$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48BREG_H), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03h48genr0, { 0xf318, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48breg_h$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48BREG_H), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03h48genr1, { 0xf319, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48breg_h$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48BREG_H), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03h48genr2, { 0xf31a, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48breg_h$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48BREG_H), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03h48genr3, { 0xf31b, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48breg_h$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48BREG_H), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03h48genr4, { 0xf31c, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48breg_h$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48BREG_H), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03h48genr5, { 0xf31d, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48breg_h$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48BREG_H), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03h48genr6, { 0xf31e, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48breg_h$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48BREG_H), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03h48genr7, { 0xf31f, { 0x0, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48breg_v$bplus_sr0 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48BREG_V), OP (BPLUS_SR0), 0 } },
    & ifmt_v8mem03v48genr0, { 0xf318, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48breg_v$bplus_sr1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48BREG_V), OP (BPLUS_SR1), 0 } },
    & ifmt_v8mem03v48genr1, { 0xf319, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48breg_v$bplus_sr2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48BREG_V), OP (BPLUS_SR2), 0 } },
    & ifmt_v8mem03v48genr2, { 0xf31a, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48breg_v$bplus_sr3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48BREG_V), OP (BPLUS_SR3), 0 } },
    & ifmt_v8mem03v48genr3, { 0xf31b, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48breg_v$bplus_sr4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48BREG_V), OP (BPLUS_SR4), 0 } },
    & ifmt_v8mem03v48genr4, { 0xf31c, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48breg_v$bplus_sr5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48BREG_V), OP (BPLUS_SR5), 0 } },
    & ifmt_v8mem03v48genr5, { 0xf31d, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48breg_v$bplus_sr6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48BREG_V), OP (BPLUS_SR6), 0 } },
    & ifmt_v8mem03v48genr6, { 0xf31e, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48breg_v$bplus_sr7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48BREG_V), OP (BPLUS_SR7), 0 } },
    & ifmt_v8mem03v48genr7, { 0xf31f, { 0x1000, 0x0 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf060, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf0e0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf100, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf120, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf140, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf160, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf180, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf1a0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf1c0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf1e0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf200, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf220, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf240, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf260, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf280, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf2a0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf2c0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf2e0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf320, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf340, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf360, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf380, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf3a0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf3c0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf3e0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf061, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf0e1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf101, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf121, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf141, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf161, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf181, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf1a1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf1c1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf1e1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf201, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf221, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf241, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf261, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf281, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf2a1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf2c1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf2e1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf321, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf341, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf361, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf381, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf3a1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf3c1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf3e1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf062, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf0e2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf102, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf122, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf142, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf162, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf182, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf1a2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf1c2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf1e2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf202, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf222, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf242, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf262, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf282, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf2a2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf2c2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf2e2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf322, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf342, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf362, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf382, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf3a2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf3c2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf3e2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf063, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf0e3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf103, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf123, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf143, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf163, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf183, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf1a3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf1c3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf1e3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf203, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf223, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf243, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf263, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf283, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf2a3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf2c3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf2e3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf323, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf343, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf363, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf383, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf3a3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf3c3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf3e3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf064, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf0e4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf104, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf124, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf144, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf164, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf184, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf1a4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf1c4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf1e4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf204, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf224, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf244, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf264, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf284, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf2a4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf2c4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf2e4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf324, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf344, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf364, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf384, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf3a4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf3c4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf3e4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf065, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf0e5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf105, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf125, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf145, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf165, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf185, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf1a5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf1c5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf1e5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf205, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf225, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf245, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf265, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf285, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf2a5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf2c5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf2e5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf325, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf345, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf365, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf385, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf3a5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf3c5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf3e5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf066, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf0e6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf106, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf126, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf146, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf166, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf186, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf1a6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf1c6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf1e6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf206, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf226, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf246, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf266, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf286, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf2a6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf2c6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf2e6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf326, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf346, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf366, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf386, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf3a6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf3c6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf3e6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf067, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf0e7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf107, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf127, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf147, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf167, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf187, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf1a7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf1c7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf1e7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf207, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf227, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf247, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf267, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf287, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf2a7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf2c7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf2e7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf327, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf347, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf367, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf387, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf3a7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf3c7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf3e7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf060, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf0e0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf100, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf120, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf140, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf160, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf180, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf1a0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf1c0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf1e0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf200, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf220, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf240, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf260, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf280, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf2a0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf2c0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf2e0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf320, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf340, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf360, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf380, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf3a0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf3c0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf3e0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf061, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf0e1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf101, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf121, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf141, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf161, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf181, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf1a1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf1c1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf1e1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf201, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf221, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf241, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf261, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf281, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf2a1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf2c1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf2e1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf321, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf341, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf361, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf381, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf3a1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf3c1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf3e1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf062, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf0e2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf102, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf122, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf142, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf162, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf182, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf1a2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf1c2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf1e2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf202, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf222, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf242, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf262, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf282, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf2a2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf2c2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf2e2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf322, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf342, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf362, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf382, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf3a2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf3c2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf3e2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf063, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf0e3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf103, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf123, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf143, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf163, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf183, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf1a3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf1c3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf1e3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf203, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf223, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf243, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf263, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf283, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf2a3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf2c3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf2e3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf323, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf343, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf363, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf383, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf3a3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf3c3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf3e3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf064, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf0e4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf104, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf124, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf144, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf164, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf184, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf1a4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf1c4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf1e4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf204, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf224, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf244, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf264, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf284, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf2a4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf2c4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf2e4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf324, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf344, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf364, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf384, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf3a4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf3c4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf3e4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf065, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf0e5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf105, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf125, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf145, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf165, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf185, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf1a5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf1c5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf1e5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf205, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf225, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf245, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf265, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf285, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf2a5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf2c5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf2e5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf325, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf345, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf365, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf385, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf3a5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf3c5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf3e5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf066, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf0e6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf106, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf126, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf146, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf166, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf186, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf1a6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf1c6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf1e6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf206, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf226, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf246, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf266, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf286, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf2a6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf2c6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf2e6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf326, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf346, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf366, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf386, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf3a6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf3c6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf3e6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem03 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf067, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem07 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf0e7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memread $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf107, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8memwrite $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf127, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem10 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf147, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem11 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf167, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem12 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf187, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem13 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf1a7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem14 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf1c7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem15 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf1e7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem16 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf207, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem17 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf227, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem18 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf247, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem19 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf267, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem20 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf287, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem21 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf2a7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem22 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf2c7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem23 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf2e7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem25 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf327, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem26 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf347, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem27 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf367, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem28 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf387, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem29 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf3a7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem30 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf3c7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v8mem31 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf3e7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf068, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf0e8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf108, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf128, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf148, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf168, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf188, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf1a8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf1c8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf1e8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf208, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf228, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf248, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf268, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf288, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf2a8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf2c8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf2e8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf328, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf348, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf368, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf388, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf3a8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf3c8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf3e8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf069, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf0e9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf109, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf129, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf149, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf169, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf189, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf1a9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf1c9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf1e9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf209, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf229, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf249, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf269, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf289, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf2a9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf2c9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf2e9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf329, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf349, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf369, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf389, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf3a9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf3c9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf3e9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf06a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf0ea, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf10a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf12a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf14a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf16a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf18a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf1aa, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf1ca, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf1ea, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf20a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf22a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf24a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf26a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf28a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf2aa, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf2ca, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf2ea, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf32a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf34a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf36a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf38a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf3aa, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf3ca, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf3ea, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf06b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf0eb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf10b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf12b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf14b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf16b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf18b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf1ab, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf1cb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf1eb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf20b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf22b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf24b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf26b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf28b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf2ab, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf2cb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf2eb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf32b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf34b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf36b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf38b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf3ab, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf3cb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf3eb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf06c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf0ec, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf10c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf12c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf14c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf16c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf18c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf1ac, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf1cc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf1ec, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf20c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf22c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf24c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf26c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf28c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf2ac, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf2cc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf2ec, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf32c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf34c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf36c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf38c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf3ac, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf3cc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf3ec, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf06d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf0ed, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf10d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf12d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf14d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf16d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf18d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf1ad, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf1cd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf1ed, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf20d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf22d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf24d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf26d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf28d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf2ad, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf2cd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf2ed, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf32d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf34d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf36d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf38d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf3ad, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf3cd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf3ed, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf06e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf0ee, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf10e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf12e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf14e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf16e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf18e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf1ae, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf1ce, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf1ee, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf20e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf22e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf24e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf26e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf28e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf2ae, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf2ce, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf2ee, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf32e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf34e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf36e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf38e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf3ae, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf3ce, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf3ee, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf06f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf0ef, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf10f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf12f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf14f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf16f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf18f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf1af, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf1cf, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf1ef, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf20f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf22f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf24f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf26f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf28f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf2af, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf2cf, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf2ef, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf32f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf34f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf36f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf38f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf3af, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf3cf, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf3ef, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf068, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf0e8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf108, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf128, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf148, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf168, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf188, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf1a8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf1c8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf1e8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf208, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf228, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf248, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf268, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf288, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf2a8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf2c8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf2e8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf328, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf348, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf368, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf388, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf3a8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf3c8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf3e8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf069, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf0e9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf109, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf129, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf149, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf169, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf189, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf1a9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf1c9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf1e9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf209, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf229, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf249, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf269, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf289, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf2a9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf2c9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf2e9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf329, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf349, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf369, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf389, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf3a9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf3c9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf3e9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf06a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf0ea, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf10a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf12a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf14a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf16a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf18a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf1aa, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf1ca, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf1ea, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf20a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf22a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf24a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf26a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf28a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf2aa, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf2ca, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf2ea, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf32a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf34a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf36a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf38a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf3aa, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf3ca, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf3ea, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf06b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf0eb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf10b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf12b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf14b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf16b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf18b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf1ab, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf1cb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf1eb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf20b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf22b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf24b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf26b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf28b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf2ab, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf2cb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf2eb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf32b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf34b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf36b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf38b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf3ab, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf3cb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf3eb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf06c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf0ec, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf10c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf12c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf14c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf16c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf18c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf1ac, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf1cc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf1ec, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf20c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf22c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf24c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf26c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf28c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf2ac, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf2cc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf2ec, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf32c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf34c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf36c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf38c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf3ac, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf3cc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf3ec, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf06d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf0ed, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf10d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf12d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf14d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf16d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf18d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf1ad, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf1cd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf1ed, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf20d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf22d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf24d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf26d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf28d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf2ad, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf2cd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf2ed, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf32d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf34d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf36d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf38d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf3ad, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf3cd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf3ed, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf06e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf0ee, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf10e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf12e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf14e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf16e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf18e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf1ae, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf1ce, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf1ee, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf20e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf22e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf24e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf26e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf28e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf2ae, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf2ce, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf2ee, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf32e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf34e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf36e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf38e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf3ae, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf3ce, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf3ee, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem03 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf06f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem07 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf0ef, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memread $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf10f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16memwrite $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf12f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem10 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf14f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem11 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf16f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem12 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf18f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem13 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf1af, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem14 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf1cf, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem15 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf1ef, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem16 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf20f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem17 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf22f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem18 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf24f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem19 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf26f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem20 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf28f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem21 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf2af, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem22 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf2cf, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem23 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf2ef, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem25 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf32f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem26 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf34f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem27 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf36f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem28 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf38f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem29 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf3af, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem30 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf3cf, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v16mem31 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf3ef, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf070, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf0f0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf110, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf130, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf150, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf170, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf190, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf1b0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf1d0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf1f0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf210, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf230, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf250, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf270, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf290, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf2b0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf2d0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf2f0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf330, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf350, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf370, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf390, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf3b0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf3d0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf3f0, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf071, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf0f1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf111, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf131, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf151, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf171, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf191, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf1b1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf1d1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf1f1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf211, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf231, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf251, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf271, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf291, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf2b1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf2d1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf2f1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf331, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf351, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf371, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf391, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf3b1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf3d1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf3f1, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf072, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf0f2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf112, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf132, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf152, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf172, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf192, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf1b2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf1d2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf1f2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf212, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf232, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf252, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf272, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf292, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf2b2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf2d2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf2f2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf332, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf352, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf372, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf392, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf3b2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf3d2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf3f2, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf073, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf0f3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf113, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf133, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf153, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf173, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf193, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf1b3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf1d3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf1f3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf213, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf233, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf253, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf273, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf293, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf2b3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf2d3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf2f3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf333, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf353, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf373, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf393, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf3b3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf3d3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf3f3, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf074, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf0f4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf114, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf134, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf154, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf174, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf194, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf1b4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf1d4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf1f4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf214, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf234, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf254, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf274, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf294, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf2b4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf2d4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf2f4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf334, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf354, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf374, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf394, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf3b4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf3d4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf3f4, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf075, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf0f5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf115, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf135, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf155, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf175, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf195, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf1b5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf1d5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf1f5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf215, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf235, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf255, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf275, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf295, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf2b5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf2d5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf2f5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf335, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf355, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf375, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf395, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf3b5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf3d5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf3f5, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf076, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf0f6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf116, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf136, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf156, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf176, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf196, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf1b6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf1d6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf1f6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf216, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf236, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf256, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf276, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf296, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf2b6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf2d6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf2f6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf336, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf356, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf376, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf396, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf3b6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf3d6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf3f6, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf077, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf0f7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf117, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf137, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf157, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf177, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf197, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf1b7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf1d7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf1f7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf217, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf237, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf257, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf277, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf297, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf2b7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf2d7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf2f7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf337, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf357, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf377, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf397, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf3b7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf3d7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf3f7, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf070, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf0f0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf110, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf130, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf150, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf170, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf190, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf1b0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf1d0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf1f0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf210, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf230, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf250, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf270, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf290, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf2b0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf2d0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf2f0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf330, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf350, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf370, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf390, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf3b0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf3d0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf3f0, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf071, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf0f1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf111, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf131, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf151, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf171, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf191, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf1b1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf1d1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf1f1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf211, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf231, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf251, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf271, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf291, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf2b1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf2d1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf2f1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf331, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf351, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf371, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf391, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf3b1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf3d1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf3f1, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf072, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf0f2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf112, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf132, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf152, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf172, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf192, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf1b2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf1d2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf1f2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf212, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf232, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf252, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf272, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf292, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf2b2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf2d2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf2f2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf332, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf352, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf372, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf392, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf3b2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf3d2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf3f2, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf073, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf0f3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf113, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf133, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf153, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf173, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf193, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf1b3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf1d3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf1f3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf213, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf233, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf253, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf273, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf293, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf2b3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf2d3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf2f3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf333, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf353, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf373, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf393, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf3b3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf3d3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf3f3, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf074, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf0f4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf114, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf134, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf154, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf174, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf194, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf1b4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf1d4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf1f4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf214, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf234, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf254, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf274, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf294, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf2b4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf2d4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf2f4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf334, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf354, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf374, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf394, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf3b4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf3d4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf3f4, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf075, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf0f5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf115, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf135, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf155, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf175, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf195, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf1b5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf1d5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf1f5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf215, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf235, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf255, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf275, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf295, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf2b5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf2d5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf2f5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf335, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf355, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf375, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf395, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf3b5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf3d5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf3f5, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf076, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf0f6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf116, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf136, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf156, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf176, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf196, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf1b6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf1d6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf1f6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf216, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf236, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf256, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf276, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf296, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf2b6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf2d6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf2f6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf336, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf356, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf376, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf396, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf3b6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf3d6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf3f6, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem03 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf077, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem07 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf0f7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memread $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf117, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32memwrite $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf137, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem10 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf157, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem11 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf177, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem12 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf197, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem13 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf1b7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem14 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf1d7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem15 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf1f7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem16 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf217, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem17 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf237, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem18 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf257, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem19 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf277, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem20 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf297, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem21 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf2b7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem22 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf2d7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem23 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf2f7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem25 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf337, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem26 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf357, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem27 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf377, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem28 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf397, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem29 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf3b7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem30 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf3d7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mem31 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf3f7, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf078, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf0f8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf118, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf138, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf158, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf178, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf198, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf1b8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf1d8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf1f8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf218, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf238, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf258, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf278, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf298, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf2b8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf2d8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf2f8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf338, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf358, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf378, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf398, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf3b8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf3d8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf3f8, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf079, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf0f9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf119, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf139, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf159, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf179, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf199, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf1b9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf1d9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf1f9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf219, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf239, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf259, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf279, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf299, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf2b9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf2d9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf2f9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf339, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf359, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf379, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf399, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf3b9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf3d9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf3f9, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf07a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf0fa, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf11a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf13a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf15a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf17a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf19a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf1ba, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf1da, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf1fa, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf21a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf23a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf25a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf27a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf29a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf2ba, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf2da, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf2fa, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf33a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf35a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf37a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf39a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf3ba, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf3da, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf3fa, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf07b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf0fb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf11b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf13b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf15b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf17b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf19b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf1bb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf1db, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf1fb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf21b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf23b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf25b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf27b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf29b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf2bb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf2db, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf2fb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf33b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf35b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf37b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf39b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf3bb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf3db, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf3fb, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf07c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf0fc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf11c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf13c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf15c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf17c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf19c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf1bc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf1dc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf1fc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf21c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf23c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf25c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf27c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf29c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf2bc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf2dc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf2fc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf33c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf35c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf37c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf39c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf3bc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf3dc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf3fc, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf07d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf0fd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf11d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf13d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf15d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf17d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf19d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf1bd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf1dd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf1fd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf21d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf23d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf25d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf27d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf29d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf2bd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf2dd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf2fd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf33d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf35d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf37d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf39d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf3bd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf3dd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf3fd, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf07e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf0fe, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf11e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf13e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf15e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf17e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf19e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf1be, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf1de, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf1fe, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf21e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf23e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf25e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf27e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf29e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf2be, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf2de, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf2fe, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf33e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf35e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf37e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf39e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf3be, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf3de, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf3fe, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf07f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf0ff, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf11f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf13f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf15f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf17f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf19f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf1bf, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf1df, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf1ff, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf21f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf23f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf25f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf27f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf29f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf2bf, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf2df, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf2ff, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf33f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf35f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf37f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf39f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf3bf, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf3df, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf3ff, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf078, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf0f8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf118, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf138, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf158, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf178, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf198, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf1b8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf1d8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf1f8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf218, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf238, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf258, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf278, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf298, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf2b8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf2d8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf2f8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf338, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf358, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf378, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf398, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf3b8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf3d8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf3f8, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf079, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf0f9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf119, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf139, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf159, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf179, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf199, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf1b9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf1d9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf1f9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf219, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf239, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf259, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf279, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf299, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf2b9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf2d9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf2f9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf339, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf359, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf379, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf399, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf3b9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf3d9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf3f9, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf07a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf0fa, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf11a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf13a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf15a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf17a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf19a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf1ba, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf1da, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf1fa, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf21a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf23a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf25a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf27a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf29a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf2ba, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf2da, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf2fa, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf33a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf35a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf37a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf39a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf3ba, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf3da, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf3fa, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf07b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf0fb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf11b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf13b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf15b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf17b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf19b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf1bb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf1db, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf1fb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf21b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf23b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf25b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf27b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf29b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf2bb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf2db, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf2fb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf33b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf35b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf37b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf39b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf3bb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf3db, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf3fb, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf07c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf0fc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf11c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf13c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf15c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf17c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf19c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf1bc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf1dc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf1fc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf21c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf23c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf25c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf27c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf29c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf2bc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf2dc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf2fc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf33c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf35c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf37c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf39c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf3bc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf3dc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf3fc, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf07d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf0fd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf11d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf13d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf15d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf17d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf19d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf1bd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf1dd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf1fd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf21d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf23d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf25d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf27d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf29d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf2bd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf2dd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf2fd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf33d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf35d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf37d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf39d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf3bd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf3dd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf3fd, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf07e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf0fe, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf11e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf13e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf15e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf17e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf19e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf1be, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf1de, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf1fe, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf21e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf23e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf25e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf27e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf29e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf2be, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf2de, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf2fe, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf33e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf35e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf37e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf39e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf3be, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf3de, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf3fe, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem03 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf07f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem07 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf0ff, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemread $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf11f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmemwrite $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf13f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem10 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf15f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem11 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf17f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem12 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf19f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem13 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf1bf, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem14 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf1df, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem15 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf1ff, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem16 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf21f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem17 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf23f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem18 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf25f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem19 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf27f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem20 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf29f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem21 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf2bf, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem22 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf2df, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem23 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf2ff, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem25 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf33f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem26 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf35f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem27 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf37f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem28 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf39f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem29 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf3bf, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem30 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf3df, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vunkmem31 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf3ff, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf300, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf301, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf302, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf303, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf304, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf305, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf306, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf307, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf300, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf301, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf302, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf303, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf304, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf305, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf306, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetacc $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf307, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf308, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf309, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf30a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf30b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf30c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf30d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf30e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf30f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf308, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf309, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf30a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf30b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf30c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf30d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf30e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs32 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf30f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf310, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf311, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf312, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf313, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf314, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf315, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf316, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf317, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf310, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf311, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf312, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf313, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf314, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf315, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf316, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccunk $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf317, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr0,$v48areg_h$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR0), ',', OP (V48AREG_H), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir0, { 0xf318, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr1,$v48areg_h$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR1), ',', OP (V48AREG_H), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir1, { 0xf319, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr2,$v48areg_h$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR2), ',', OP (V48AREG_H), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir2, { 0xf31a, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr3,$v48areg_h$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR3), ',', OP (V48AREG_H), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir3, { 0xf31b, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr4,$v48areg_h$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR4), ',', OP (V48AREG_H), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir4, { 0xf31c, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr5,$v48areg_h$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR5), ',', OP (V48AREG_H), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir5, { 0xf31d, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr6,$v48areg_h$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR6), ',', OP (V48AREG_H), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir6, { 0xf31e, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_h$dplus_sr7,$v48areg_h$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_H), OP (DPLUS_SR7), ',', OP (V48AREG_H), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03h48genir7, { 0xf31f, { 0x0, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr0,$v48areg_v$aplus_sr0,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR0), ',', OP (V48AREG_V), OP (APLUS_SR0), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir0, { 0xf318, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr1,$v48areg_v$aplus_sr1,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR1), ',', OP (V48AREG_V), OP (APLUS_SR1), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir1, { 0xf319, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr2,$v48areg_v$aplus_sr2,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR2), ',', OP (V48AREG_V), OP (APLUS_SR2), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir2, { 0xf31a, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr3,$v48areg_v$aplus_sr3,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR3), ',', OP (V48AREG_V), OP (APLUS_SR3), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir3, { 0xf31b, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr4,$v48areg_v$aplus_sr4,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR4), ',', OP (V48AREG_V), OP (APLUS_SR4), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir4, { 0xf31c, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr5,$v48areg_v$aplus_sr5,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR5), ',', OP (V48AREG_V), OP (APLUS_SR5), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir5, { 0xf31d, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr6,$v48areg_v$aplus_sr6,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR6), ',', OP (V48AREG_V), OP (APLUS_SR6), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir6, { 0xf31e, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* vgetaccs16 $v48dreg_v$dplus_sr7,$v48areg_v$aplus_sr7,$v48imm$v48imm_mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V48DREG_V), OP (DPLUS_SR7), ',', OP (V48AREG_V), OP (APLUS_SR7), ',', OP (V48IMM), OP (V48IMM_MODS), 0 } },
    & ifmt_v8mem03v48genir7, { 0xf31f, { 0x1000, 0x400 }, { 0x1000, 0x400 } }
  },
/* v32mov $v80d32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_movd80v32, { 0xfe00, { 0x38, 0x0, 0x3c0 }, { 0x3f, 0xf400, 0x3ff } }
  },
/* v32bitplanes $v80d32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_movd80v32, { 0xfe08, { 0x38, 0x0, 0x3c0 }, { 0x3f, 0xf400, 0x3ff } }
  },
/* v32even $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe10, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32odd $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe18, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32interl $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe20, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32interh $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe28, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32bitrev $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe30, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32ror $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe38, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32shl $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe40, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32shls $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe48, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32lsr $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe50, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32asr $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe58, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32signshl $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe60, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32op13 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe68, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32signasl $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe70, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32signasls $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe78, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32and $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe80, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32or $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe88, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32eor $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe90, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32bic $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfe98, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32count $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfea0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32msb $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfea8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32op22 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfeb0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32op23 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfeb8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32min $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfec0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32max $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfec8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32dist $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfed0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32dists $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfed8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32clip $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfee0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32sign $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfee8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32clips $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfef0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32testmag $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfef8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32add $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff00, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32adds $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff08, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32addc $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff10, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32addsc $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff18, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32sub $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff20, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32subs $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff28, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32subc $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff30, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32subsc $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff38, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32rsub $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff40, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32rsubs $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff48, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32rsubc $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff50, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32rsubsc $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff58, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32op44 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff60, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32op45 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff68, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32op46 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff70, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32op47 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff78, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mov $v80d32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_movd80v32, { 0xfc00, { 0x38, 0x0, 0x3c0 }, { 0x3f, 0xf400, 0x3ff } }
  },
/* v16bitplanes $v80d32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_movd80v32, { 0xfc08, { 0x38, 0x0, 0x3c0 }, { 0x3f, 0xf400, 0x3ff } }
  },
/* v16even $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc10, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16odd $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc18, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16interl $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc20, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16interh $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc28, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16bitrev $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc30, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16ror $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc38, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16shl $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc40, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16shls $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc48, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16lsr $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc50, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16asr $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc58, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16signshl $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc60, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16op13 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc68, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16signasl $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc70, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16signasls $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc78, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16and $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc80, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16or $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc88, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16eor $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc90, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16bic $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfc98, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16count $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfca0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16msb $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfca8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16op22 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfcb0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16op23 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfcb8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16min $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfcc0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16max $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfcc8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16dist $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfcd0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16dists $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfcd8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16clip $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfce0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16sign $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfce8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16clips $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfcf0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16testmag $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfcf8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16add $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd00, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16adds $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd08, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16addc $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd10, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16addsc $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd18, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16sub $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd20, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16subs $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd28, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16subc $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd30, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16subsc $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd38, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16rsub $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd40, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16rsubs $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd48, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16rsubc $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd50, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16rsubsc $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd58, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16op44 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd60, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16op45 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd68, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16op46 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd70, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16op47 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd78, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmull.ss $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd80, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmulls.ss $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd88, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmulm.ss $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd90, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmulms.ss $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfd98, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmulhd.ss $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfda0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmulhd.su $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfda8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmulhd.us $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfdb0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmulhd.uu $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfdb8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmulhn.ss $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfdc0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmulhn.su $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfdc8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmulhn.us $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfdd0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmulhn.uu $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfdd8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmulhdt.ss $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfde0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmulhdt.su $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfde8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vop62.0 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfdf0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vop63.0 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfdf8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vop48.1 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff80, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vop49.1 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff88, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vop50.1 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff90, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vop51.1 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xff98, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmul32.ss $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xffa0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmul32.su $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xffa8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmul32.us $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xffb0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vmul32.uu $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xffb8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vop56.1 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xffc0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vop57.1 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xffc8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vop58.1 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xffd0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vop59.1 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xffd8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vop60.1 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xffe0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vop61.1 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xffe8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vop62.1 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfff0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vop63.1 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_evend80v32, { 0xfff8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mov $v80d32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_movd80i32, { 0xfe00, { 0x38, 0x400, 0x3c0 }, { 0x3f, 0xf400, 0x3ff } }
  },
/* v32bitplanes $v80d32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_movd80i32, { 0xfe08, { 0x38, 0x400, 0x3c0 }, { 0x3f, 0xf400, 0x3ff } }
  },
/* v32even $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe10, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32odd $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe18, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32interl $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe20, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32interh $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe28, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32bitrev $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe30, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32ror $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe38, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32shl $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe40, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32shls $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe48, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32lsr $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe50, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32asr $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe58, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32signshl $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe60, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32op13 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe68, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32signasl $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe70, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32signasls $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe78, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32and $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe80, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32or $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe88, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32eor $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe90, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32bic $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfe98, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32count $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfea0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32msb $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfea8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32op22 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfeb0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32op23 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfeb8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32min $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfec0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32max $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfec8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32dist $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfed0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32dists $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfed8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32clip $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfee0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32sign $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfee8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32clips $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfef0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32testmag $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfef8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32add $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff00, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32adds $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff08, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32addc $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff10, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32addsc $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff18, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32sub $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff20, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32subs $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff28, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32subc $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff30, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32subsc $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff38, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32rsub $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff40, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32rsubs $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff48, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32rsubc $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff50, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32rsubsc $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff58, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32op44 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff60, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32op45 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff68, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32op46 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff70, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32op47 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff78, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mov $v80d32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_movd80i32, { 0xfc00, { 0x38, 0x400, 0x3c0 }, { 0x3f, 0xf400, 0x3ff } }
  },
/* v16bitplanes $v80d32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_movd80i32, { 0xfc08, { 0x38, 0x400, 0x3c0 }, { 0x3f, 0xf400, 0x3ff } }
  },
/* v16even $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc10, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16odd $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc18, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16interl $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc20, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16interh $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc28, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16bitrev $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc30, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16ror $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc38, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16shl $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc40, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16shls $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc48, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16lsr $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc50, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16asr $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc58, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16signshl $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc60, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16op13 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc68, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16signasl $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc70, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16signasls $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc78, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16and $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc80, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16or $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc88, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16eor $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc90, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16bic $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfc98, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16count $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfca0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16msb $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfca8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16op22 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfcb0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16op23 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfcb8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16min $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfcc0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16max $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfcc8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16dist $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfcd0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16dists $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfcd8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16clip $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfce0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16sign $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfce8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16clips $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfcf0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16testmag $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfcf8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16add $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd00, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16adds $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd08, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16addc $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd10, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16addsc $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd18, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16sub $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd20, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16subs $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd28, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16subc $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd30, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16subsc $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd38, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16rsub $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd40, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16rsubs $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd48, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16rsubc $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd50, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16rsubsc $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd58, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16op44 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd60, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16op45 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd68, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16op46 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd70, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16op47 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd78, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmull.ss $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd80, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmulls.ss $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd88, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmulm.ss $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd90, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmulms.ss $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfd98, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmulhd.ss $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfda0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmulhd.su $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfda8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmulhd.us $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfdb0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmulhd.uu $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfdb8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmulhn.ss $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfdc0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmulhn.su $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfdc8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmulhn.us $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfdd0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmulhn.uu $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfdd8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmulhdt.ss $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfde0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmulhdt.su $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfde8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vop62.0 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfdf0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vop63.0 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfdf8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vop48.1 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff80, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vop49.1 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff88, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vop50.1 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff90, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vop51.1 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xff98, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmul32.ss $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xffa0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmul32.su $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xffa8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmul32.us $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xffb0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vmul32.uu $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xffb8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vop56.1 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xffc0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vop57.1 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xffc8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vop58.1 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xffd0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vop59.1 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xffd8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vop60.1 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xffe0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vop61.1 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xffe8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vop62.1 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfff0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vop63.1 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_evend80i32, { 0xfff8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8ld $v80d32reg,($vec_ldaddr)$v80mods_mem$dummyabits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', '(', OP (VEC_LDADDR), ')', OP (V80MODS_MEM), OP (DUMMYABITS), 0 } },
    & ifmt_v8ld, { 0xf800, { 0x38, 0x380 }, { 0x3c, 0x780 } }
  },
/* v16ld $v80d32reg,($vec_ldaddr)$v80mods_mem$dummyabits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', '(', OP (VEC_LDADDR), ')', OP (V80MODS_MEM), OP (DUMMYABITS), 0 } },
    & ifmt_v8ld, { 0xf808, { 0x38, 0x380 }, { 0x3c, 0x780 } }
  },
/* v32ld $v80d32reg,($vec_ldaddr)$v80mods_mem$dummyabits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', '(', OP (VEC_LDADDR), ')', OP (V80MODS_MEM), OP (DUMMYABITS), 0 } },
    & ifmt_v8ld, { 0xf810, { 0x38, 0x380 }, { 0x3c, 0x780 } }
  },
/* vunkld $v80d32reg,($vec_ldaddr)$v80mods_mem$dummyabits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', '(', OP (VEC_LDADDR), ')', OP (V80MODS_MEM), OP (DUMMYABITS), 0 } },
    & ifmt_v8ld, { 0xf818, { 0x38, 0x380 }, { 0x3c, 0x780 } }
  },
/* v8lookupm $v80d32reg,($vec_ldaddr)$v80mods_mem$dummyabits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', '(', OP (VEC_LDADDR), ')', OP (V80MODS_MEM), OP (DUMMYABITS), 0 } },
    & ifmt_v8ld, { 0xf820, { 0x38, 0x380 }, { 0x3c, 0x780 } }
  },
/* v16lookupm $v80d32reg,($vec_ldaddr)$v80mods_mem$dummyabits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', '(', OP (VEC_LDADDR), ')', OP (V80MODS_MEM), OP (DUMMYABITS), 0 } },
    & ifmt_v8ld, { 0xf828, { 0x38, 0x380 }, { 0x3c, 0x780 } }
  },
/* v32lookupm $v80d32reg,($vec_ldaddr)$v80mods_mem$dummyabits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', '(', OP (VEC_LDADDR), ')', OP (V80MODS_MEM), OP (DUMMYABITS), 0 } },
    & ifmt_v8ld, { 0xf830, { 0x38, 0x380 }, { 0x3c, 0x780 } }
  },
/* vunklookupm $v80d32reg,($vec_ldaddr)$v80mods_mem$dummyabits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', '(', OP (VEC_LDADDR), ')', OP (V80MODS_MEM), OP (DUMMYABITS), 0 } },
    & ifmt_v8ld, { 0xf838, { 0x38, 0x380 }, { 0x3c, 0x780 } }
  },
/* v8lookupml $v80d32reg,($vec_ldaddr)$v80mods_mem$dummyabits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', '(', OP (VEC_LDADDR), ')', OP (V80MODS_MEM), OP (DUMMYABITS), 0 } },
    & ifmt_v8ld, { 0xf840, { 0x38, 0x380 }, { 0x3c, 0x780 } }
  },
/* v16lookupml $v80d32reg,($vec_ldaddr)$v80mods_mem$dummyabits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', '(', OP (VEC_LDADDR), ')', OP (V80MODS_MEM), OP (DUMMYABITS), 0 } },
    & ifmt_v8ld, { 0xf848, { 0x38, 0x380 }, { 0x3c, 0x780 } }
  },
/* v32lookupml $v80d32reg,($vec_ldaddr)$v80mods_mem$dummyabits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', '(', OP (VEC_LDADDR), ')', OP (V80MODS_MEM), OP (DUMMYABITS), 0 } },
    & ifmt_v8ld, { 0xf850, { 0x38, 0x380 }, { 0x3c, 0x780 } }
  },
/* vunklookupml $v80d32reg,($vec_ldaddr)$v80mods_mem$dummyabits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', '(', OP (VEC_LDADDR), ')', OP (V80MODS_MEM), OP (DUMMYABITS), 0 } },
    & ifmt_v8ld, { 0xf858, { 0x38, 0x380 }, { 0x3c, 0x780 } }
  },
/* v8st $v80a32reg,($vec_staddr)$v80mods_mem$dummydbits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80A32REG), ',', '(', OP (VEC_STADDR), ')', OP (V80MODS_MEM), OP (DUMMYDBITS), 0 } },
    & ifmt_v8st, { 0xf880, { 0xe000, 0x380 }, { 0xf000, 0x780 } }
  },
/* v16st $v80a32reg,($vec_staddr)$v80mods_mem$dummydbits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80A32REG), ',', '(', OP (VEC_STADDR), ')', OP (V80MODS_MEM), OP (DUMMYDBITS), 0 } },
    & ifmt_v8st, { 0xf888, { 0xe000, 0x380 }, { 0xf000, 0x780 } }
  },
/* v32st $v80a32reg,($vec_staddr)$v80mods_mem$dummydbits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80A32REG), ',', '(', OP (VEC_STADDR), ')', OP (V80MODS_MEM), OP (DUMMYDBITS), 0 } },
    & ifmt_v8st, { 0xf890, { 0xe000, 0x380 }, { 0xf000, 0x780 } }
  },
/* vunkst $v80a32reg,($vec_staddr)$v80mods_mem$dummydbits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80A32REG), ',', '(', OP (VEC_STADDR), ')', OP (V80MODS_MEM), OP (DUMMYDBITS), 0 } },
    & ifmt_v8st, { 0xf898, { 0xe000, 0x380 }, { 0xf000, 0x780 } }
  },
/* v8indexwritem $v80a32reg,($vec_staddr)$v80mods_mem$dummydbits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80A32REG), ',', '(', OP (VEC_STADDR), ')', OP (V80MODS_MEM), OP (DUMMYDBITS), 0 } },
    & ifmt_v8st, { 0xf8a0, { 0xe000, 0x380 }, { 0xf000, 0x780 } }
  },
/* v16indexwritem $v80a32reg,($vec_staddr)$v80mods_mem$dummydbits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80A32REG), ',', '(', OP (VEC_STADDR), ')', OP (V80MODS_MEM), OP (DUMMYDBITS), 0 } },
    & ifmt_v8st, { 0xf8a8, { 0xe000, 0x380 }, { 0xf000, 0x780 } }
  },
/* v32indexwritem $v80a32reg,($vec_staddr)$v80mods_mem$dummydbits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80A32REG), ',', '(', OP (VEC_STADDR), ')', OP (V80MODS_MEM), OP (DUMMYDBITS), 0 } },
    & ifmt_v8st, { 0xf8b0, { 0xe000, 0x380 }, { 0xf000, 0x780 } }
  },
/* vunkindexwritem $v80a32reg,($vec_staddr)$v80mods_mem$dummydbits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80A32REG), ',', '(', OP (VEC_STADDR), ')', OP (V80MODS_MEM), OP (DUMMYDBITS), 0 } },
    & ifmt_v8st, { 0xf8b8, { 0xe000, 0x380 }, { 0xf000, 0x780 } }
  },
/* v8indexwriteml $v80a32reg,($vec_staddr)$v80mods_mem$dummydbits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80A32REG), ',', '(', OP (VEC_STADDR), ')', OP (V80MODS_MEM), OP (DUMMYDBITS), 0 } },
    & ifmt_v8st, { 0xf8c0, { 0xe000, 0x380 }, { 0xf000, 0x780 } }
  },
/* v16indexwriteml $v80a32reg,($vec_staddr)$v80mods_mem$dummydbits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80A32REG), ',', '(', OP (VEC_STADDR), ')', OP (V80MODS_MEM), OP (DUMMYDBITS), 0 } },
    & ifmt_v8st, { 0xf8c8, { 0xe000, 0x380 }, { 0xf000, 0x780 } }
  },
/* v32indexwriteml $v80a32reg,($vec_staddr)$v80mods_mem$dummydbits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80A32REG), ',', '(', OP (VEC_STADDR), ')', OP (V80MODS_MEM), OP (DUMMYDBITS), 0 } },
    & ifmt_v8st, { 0xf8d0, { 0xe000, 0x380 }, { 0xf000, 0x780 } }
  },
/* vunkindexwriteml $v80a32reg,($vec_staddr)$v80mods_mem$dummydbits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80A32REG), ',', '(', OP (VEC_STADDR), ')', OP (V80MODS_MEM), OP (DUMMYDBITS), 0 } },
    & ifmt_v8st, { 0xf8d8, { 0xe000, 0x380 }, { 0xf000, 0x780 } }
  },
/* v8mem03 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf860, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem07 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf8e0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8memread $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf900, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8memwrite $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf920, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem10 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf940, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem11 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf960, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem12 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf980, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem13 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf9a0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem14 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf9c0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem15 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf9e0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem16 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa00, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem17 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa20, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem18 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa40, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem19 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa60, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem20 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa80, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem21 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfaa0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem22 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfac0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem23 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfae0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem25 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb20, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem26 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb40, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem27 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb60, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem28 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb80, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem29 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfba0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem30 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfbc0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem31 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfbe0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem03 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf868, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem07 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf8e8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16memread $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf908, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16memwrite $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf928, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem10 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf948, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem11 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf968, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem12 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf988, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem13 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf9a8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem14 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf9c8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem15 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf9e8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem16 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa08, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem17 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa28, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem18 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa48, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem19 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa68, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem20 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa88, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem21 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfaa8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem22 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfac8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem23 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfae8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem25 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb28, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem26 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb48, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem27 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb68, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem28 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb88, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem29 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfba8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem30 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfbc8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v16mem31 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfbe8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem03 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf870, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem07 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf8f0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32memread $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf910, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32memwrite $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf930, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem10 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf950, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem11 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf970, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem12 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf990, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem13 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf9b0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem14 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf9d0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem15 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf9f0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem16 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa10, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem17 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa30, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem18 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa50, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem19 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa70, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem20 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa90, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem21 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfab0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem22 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfad0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem23 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfaf0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem25 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb30, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem26 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb50, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem27 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb70, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem28 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb90, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem29 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfbb0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem30 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfbd0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v32mem31 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfbf0, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem03 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf878, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem07 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf8f8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmemread $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf918, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmemwrite $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf938, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem10 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf958, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem11 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf978, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem12 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf998, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem13 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf9b8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem14 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf9d8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem15 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xf9f8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem16 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa18, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem17 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa38, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem18 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa58, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem19 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa78, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem20 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfa98, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem21 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfab8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem22 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfad8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem23 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfaf8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem25 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb38, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem26 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb58, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem27 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb78, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem28 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb98, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem29 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfbb8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem30 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfbd8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vunkmem31 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfbf8, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vgetacc $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb00, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vgetaccs32 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb08, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vgetaccunk $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb10, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* vgetaccs16 $v80d32reg,$v80a32reg,$v80b32reg$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80B32REG), OP (V80MODS), 0 } },
    & ifmt_v8mem03gen, { 0xfb18, { 0x0, 0x0 }, { 0x0, 0x400 } }
  },
/* v8mem03 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf860, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem07 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf8e0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8memread $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf900, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8memwrite $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf920, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem10 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf940, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem11 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf960, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem12 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf980, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem13 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf9a0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem14 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf9c0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem15 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf9e0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem16 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa00, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem17 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa20, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem18 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa40, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem19 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa60, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem20 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa80, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem21 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfaa0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem22 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfac0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem23 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfae0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem25 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb20, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem26 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb40, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem27 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb60, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem28 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb80, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem29 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfba0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem30 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfbc0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v8mem31 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfbe0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem03 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf868, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem07 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf8e8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16memread $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf908, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16memwrite $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf928, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem10 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf948, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem11 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf968, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem12 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf988, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem13 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf9a8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem14 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf9c8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem15 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf9e8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem16 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa08, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem17 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa28, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem18 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa48, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem19 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa68, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem20 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa88, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem21 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfaa8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem22 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfac8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem23 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfae8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem25 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb28, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem26 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb48, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem27 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb68, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem28 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb88, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem29 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfba8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem30 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfbc8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v16mem31 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfbe8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem03 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf870, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem07 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf8f0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32memread $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf910, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32memwrite $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf930, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem10 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf950, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem11 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf970, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem12 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf990, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem13 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf9b0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem14 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf9d0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem15 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf9f0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem16 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa10, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem17 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa30, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem18 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa50, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem19 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa70, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem20 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa90, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem21 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfab0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem22 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfad0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem23 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfaf0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem25 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb30, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem26 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb50, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem27 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb70, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem28 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb90, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem29 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfbb0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem30 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfbd0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* v32mem31 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfbf0, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem03 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf878, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem07 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf8f8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmemread $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf918, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmemwrite $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf938, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem10 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf958, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem11 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf978, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem12 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf998, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem13 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf9b8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem14 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf9d8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem15 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xf9f8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem16 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa18, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem17 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa38, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem18 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa58, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem19 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa78, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem20 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfa98, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem21 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfab8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem22 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfad8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem23 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfaf8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem25 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb38, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem26 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb58, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem27 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb78, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem28 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb98, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem29 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfbb8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem30 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfbd8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vunkmem31 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfbf8, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vgetacc $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb00, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vgetaccs32 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb08, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vgetaccunk $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb10, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vgetaccs16 $v80d32reg,$v80a32reg,$v80imm$v80mods */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (V80D32REG), ',', OP (V80A32REG), ',', OP (V80IMM), OP (V80MODS), 0 } },
    & ifmt_v8mem03igen, { 0xfb18, { 0x0, 0x400 }, { 0x0, 0x400 } }
  },
/* vec48 $operand10_0,$operand47_16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (OPERAND10_0), ',', OP (OPERAND47_16), 0 } },
    & ifmt_vec48, { 0xf000 }
  },
/* vec80 $operand10_0,$operand47_16,$operand79_48 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (OPERAND10_0), ',', OP (OPERAND47_16), ',', OP (OPERAND79_48), 0 } },
    & ifmt_vec80, { 0xf800 }
  },
};

#undef A
#undef OPERAND
#undef MNEM
#undef OP

/* Formats for ALIAS macro-insns.  */

#define F(f) & vc4_cgen_ifld_table[VC4_##f]
static const CGEN_IFMT ifmt_breg_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_switchb ATTRIBUTE_UNUSED = {
  16, 16, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_switchh ATTRIBUTE_UNUSED = {
  16, 16, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_pushlr ATTRIBUTE_UNUSED = {
  16, 16, 0xffff, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7) }, { F (F_OP6_5) }, { F (F_OP4_0_BASE_24) }, { 0 } }
};

static const CGEN_IFMT ifmt_pushrn_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff9f, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7) }, { F (F_OP6_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_poppc ATTRIBUTE_UNUSED = {
  16, 16, 0xffff, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7) }, { F (F_OP6_5) }, { F (F_OP4_0_BASE_24) }, { 0 } }
};

static const CGEN_IFMT ifmt_poprn_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff9f, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7) }, { F (F_OP6_5) }, { F (F_OP4_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldind_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OPLEN) }, { F (F_OP11) }, { F (F_OP10_8) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_stind_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OPLEN) }, { F (F_OP11) }, { F (F_OP10_8) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldhind_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OPLEN) }, { F (F_OP11) }, { F (F_OP10_8) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_sthind_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OPLEN) }, { F (F_OP11) }, { F (F_OP10_8) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldbind_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OPLEN) }, { F (F_OP11) }, { F (F_OP10_8) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_stbind_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OPLEN) }, { F (F_OP11) }, { F (F_OP10_8) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldshind_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OPLEN) }, { F (F_OP11) }, { F (F_OP10_8) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldsbind_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OPLEN) }, { F (F_OP11) }, { F (F_OP10_8) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldoff_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xf000, { { F (F_OPLEN) }, { F (F_LDSTOFF) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_stoff_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xf000, { { F (F_OPLEN) }, { F (F_LDSTOFF) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldspind ATTRIBUTE_UNUSED = {
  16, 16, 0xfff0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_SPOFFSET) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_stspind ATTRIBUTE_UNUSED = {
  16, 16, 0xfff0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_SPOFFSET) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldsp_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_SPOFFSET) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_stsp_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_SPOFFSET) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldspind_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfff0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_SPOFFSET) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_stspind_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfff0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_SPOFFSET) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldoff12_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfee0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OFFSET12) }, { 0 } }
};

static const CGEN_IFMT ifmt_stoff12_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfee0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OFFSET12) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldhoff12_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfee0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OFFSET12) }, { 0 } }
};

static const CGEN_IFMT ifmt_sthoff12_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfee0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OFFSET12) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldboff12_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfee0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OFFSET12) }, { 0 } }
};

static const CGEN_IFMT ifmt_stboff12_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfee0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OFFSET12) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldshoff12_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfee0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OFFSET12) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldsboff12_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfee0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OFFSET12) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldoffzero ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_stoffzero ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldhoffzero ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_sthoffzero ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldboffzero ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_stboffzero ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldshoffzero ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldsboffzero ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldoffzero_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_stoffzero_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldhoffzero_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_sthoffzero_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldboffzero_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_stboffzero_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldshoffzero_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldsboffzero_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_9) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP8) }, { F (F_OP26_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldoff16_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfce0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_stoff16_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfce0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldhoff16_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfce0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_sthoff16_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfce0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldboff16_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfce0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_stboff16_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfce0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldshoff16_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfce0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldsboff16_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfce0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldcndidx_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldhcndidx_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldbcndidx_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldshcndidx_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_stcndidx_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_sthcndidx_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_stbcndidx_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldsbcndidx_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldcnddisp_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_stcnddisp_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldhcnddisp_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_sthcnddisp_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldbcnddisp_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_stbcnddisp_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldshcnddisp_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldsbcnddisp_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldpredec_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldhpredec_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldbpredec_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldshpredec_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_stpredec_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_sthpredec_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_stbpredec_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldsbpredec_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldpostinc_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldhpostinc_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldbpostinc_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldshpostinc_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_stpostinc_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_sthpostinc_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_stbpostinc_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldsbpostinc_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_bcc_relaxable ATTRIBUTE_UNUSED = {
  16, 16, 0xf800, { { F (F_OPLEN) }, { F (F_OP11) }, { F (F_OP10_7) }, { F (F_PCRELCC) }, { 0 } }
};

static const CGEN_IFMT ifmt_mov16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_cmn16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_add16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_bic16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_mul16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_eor16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_sub16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_and16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_not16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_ror16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_cmp16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_rsub16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_btest16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_or16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_bmask16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_max16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_bset16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_min16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_bclr16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds216_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_bchg16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds416_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds816_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds1616_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_signext16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_neg16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_lsr16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_msb16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_shl16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_bitrev16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_asr16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_abs16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xff00, { { F (F_OP15_13) }, { F (F_ALU16OP) }, { F (F_OP7_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_movi16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_addi16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_muli16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_subi16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_noti16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_cmpi16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_btesti16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_bmaski16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_bseti16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_bclri16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_bchgi16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds8i16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4_SHL3) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_signexti16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_lsri16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_shli16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_asri16_nosuf ATTRIBUTE_UNUSED = {
  16, 16, 0xfe00, { { F (F_OP15_13) }, { F (F_ALU16OPI) }, { F (F_OP8_4) }, { F (F_OP3_0) }, { 0 } }
};

static const CGEN_IFMT ifmt_bcc32_relaxed ATTRIBUTE_UNUSED = {
  16, 32, 0xf080, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7) }, { F (F_OFFSET23BITS) }, { 0 } }
};

static const CGEN_IFMT ifmt_mov32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_cmn32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffff, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_add32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_bic32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_mul32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_eor32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_sub32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_and32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_not32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ror32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_cmp32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffff, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_rsub32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_btest32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffff, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_or32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_bmask32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_max32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_bset32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_min32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_bclr32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds232_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_bchg32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds432_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds832_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds1632_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_signext32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_neg32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_lsr32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_msb32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_shl32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_bitrev32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_asr32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_abs32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_movi32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_cmni32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffff, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_addi32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_bici32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_muli32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_eori32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_subi32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_andi32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_noti32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_rori32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_cmpi32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffff, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_rsubi32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_btesti32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffff, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_ori32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_bmaski32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_maxi32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_bseti32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_mini32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_bclri32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds2i32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL1) }, { 0 } }
};

static const CGEN_IFMT ifmt_bchgi32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds4i32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL2) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds8i32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL3) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds16i32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL4) }, { 0 } }
};

static const CGEN_IFMT ifmt_signexti32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_negi32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_lsri32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_msbi32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_shli32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_bitrevi32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_asri32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_absi32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_addsatr_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_subsatr_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_shlsatr_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds5r_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds6r_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds7r_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds8r_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs1r_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs2r_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs3r_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs4r_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs5r_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs6r_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs7r_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs8r_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22_21) }, { F (F_OP20_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_addsati_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_subsati_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_shlsati_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds5i_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL5) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds6i_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL6) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds7i_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL7) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds8i_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL8) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs1i_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL1) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs2i_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL2) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs3i_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL3) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs4i_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL4) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs5i_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL5) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs6i_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL6) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs7i_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL7) }, { 0 } }
};

static const CGEN_IFMT ifmt_subs8i_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP31_27) }, { F (F_OP26_23) }, { F (F_OP22) }, { F (F_OP21_16S_SHL8) }, { 0 } }
};

static const CGEN_IFMT ifmt_add16i_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xfc00, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_lea32pc_relaxable ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_PCREL16) }, { 0 } }
};

static const CGEN_IFMT ifmt_moviu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_cmniu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_addiu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_biciu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_muliu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_eoriu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_subiu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_andiu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_notiu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_roriu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_cmpiu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_rsubiu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_btestiu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_oriu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_bmaskiu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_maxiu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_bsetiu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_miniu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_bclriu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds2iu32_shl1_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S_SHL1) }, { 0 } }
};

static const CGEN_IFMT ifmt_bchgiu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds4iu32_shl2_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S_SHL2) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds8iu32_shl3_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S_SHL3) }, { 0 } }
};

static const CGEN_IFMT ifmt_adds16iu32_shl4_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S_SHL4) }, { 0 } }
};

static const CGEN_IFMT ifmt_signextiu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_negiu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_lsriu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_msbiu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_shliu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_bitreviu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_asriu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_absiu32_nosuf ATTRIBUTE_UNUSED = {
  16, 32, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP31_16S) }, { 0 } }
};

static const CGEN_IFMT ifmt_lea48_relaxed ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_PCREL32_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_j48_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_jl48_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffff, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldoff27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_stoff27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldhoff27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_sthoff27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldboff27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_stboff27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldshoff27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldsboff27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldoffzero27 ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_stoffzero27 ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldhoffzero27 ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_sthoffzero27 ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldboffzero27 ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_stboffzero27 ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldshoffzero27 ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldsboffzero27 ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_OFFSET27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldpcrel27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_PCREL27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_stpcrel27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_PCREL27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldhpcrel27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_PCREL27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_sthpcrel27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_PCREL27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldbpcrel27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_PCREL27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_stbpcrel27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_PCREL27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldshpcrel27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_PCREL27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_ldsbpcrel27_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_8) }, { F (F_OP7_5) }, { F (F_OP4_0) }, { F (F_OP47_43) }, { F (F_PCREL27_48) }, { 0 } }
};

static const CGEN_IFMT ifmt_add48i_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xfc00, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_movi48_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_cmni48_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_addi48_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_bici48_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_muli48_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_eori48_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_subi48_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_andi48_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_cmpi48_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_rsubi48_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_ori48_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_maxi48_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

static const CGEN_IFMT ifmt_mini48_nosuf ATTRIBUTE_UNUSED = {
  16, 48, 0xffe0, { { F (F_OPLEN) }, { F (F_OP11_10) }, { F (F_OP9_5) }, { F (F_OP4_0) }, { F (F_OP47_16) }, { 0 } }
};

#undef F

/* Each non-simple macro entry points to an array of expansion possibilities.  */

#define A(a) (1 << CGEN_INSN_##a)
#define OPERAND(op) VC4_OPERAND_##op
#define MNEM CGEN_SYNTAX_MNEMONIC /* syntax value for mnemonic */
#define OP(field) CGEN_SYNTAX_MAKE_FIELD (OPERAND (field))

/* The macro instruction table.  */

static const CGEN_IBASE vc4_cgen_macro_insn_table[] =
{
/* b $alu32dreg */
  {
    -1, "breg_nosuf", "b", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* switch $alu32dreg */
  {
    -1, "switchb", "switch", 16,
    { 0|A(RELAXABLE)|A(SWITCH)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* switch $alu32dreg */
  {
    -1, "switchh", "switch", 16,
    { 0|A(RELAXED)|A(SWITCH)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* stm lr,(--sp) */
  {
    -1, "pushlr", "stm", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* stm $ppstartreg,(--sp) */
  {
    -1, "pushrn_nosuf", "stm", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldm pc,(sp++) */
  {
    -1, "poppc", "ldm", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldm $ppstartreg,(sp++) */
  {
    -1, "poprn_nosuf", "ldm", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld $alu16dreg,($alu16sreg) */
  {
    -1, "ldind_nosuf", "ld", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st $alu16dreg,($alu16sreg) */
  {
    -1, "stind_nosuf", "st", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldh $alu16dreg,($alu16sreg) */
  {
    -1, "ldhind_nosuf", "ldh", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sth $alu16dreg,($alu16sreg) */
  {
    -1, "sthind_nosuf", "sth", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldb $alu16dreg,($alu16sreg) */
  {
    -1, "ldbind_nosuf", "ldb", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* stb $alu16dreg,($alu16sreg) */
  {
    -1, "stbind_nosuf", "stb", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsh $alu16dreg,($alu16sreg) */
  {
    -1, "ldshind_nosuf", "ldsh", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsb $alu16dreg,($alu16sreg) */
  {
    -1, "ldsbind_nosuf", "ldsb", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld $alu16dreg,($alu16sreg+$ldstoff) */
  {
    -1, "ldoff_nosuf", "ld", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st $alu16dreg,($alu16sreg+$ldstoff) */
  {
    -1, "stoff_nosuf", "st", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld.s $alu16dreg,(sp) */
  {
    -1, "ldspind", "ld.s", 16,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st.s $alu16dreg,(sp) */
  {
    -1, "stspind", "st.s", 16,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld $alu16dreg,(sp+$spoffset) */
  {
    -1, "ldsp_nosuf", "ld", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st $alu16dreg,(sp+$spoffset) */
  {
    -1, "stsp_nosuf", "st", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld $alu16dreg,(sp) */
  {
    -1, "ldspind_nosuf", "ld", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st $alu16dreg,(sp) */
  {
    -1, "stspind_nosuf", "st", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld $alu32dreg,($alu32areg+$offset12) */
  {
    -1, "ldoff12_nosuf", "ld", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st $alu32dreg,($alu32areg+$offset12) */
  {
    -1, "stoff12_nosuf", "st", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldh $alu32dreg,($alu32areg+$offset12) */
  {
    -1, "ldhoff12_nosuf", "ldh", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sth $alu32dreg,($alu32areg+$offset12) */
  {
    -1, "sthoff12_nosuf", "sth", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldb $alu32dreg,($alu32areg+$offset12) */
  {
    -1, "ldboff12_nosuf", "ldb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* stb $alu32dreg,($alu32areg+$offset12) */
  {
    -1, "stboff12_nosuf", "stb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsh $alu32dreg,($alu32areg+$offset12) */
  {
    -1, "ldshoff12_nosuf", "ldsh", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsb $alu32dreg,($alu32areg+$offset12) */
  {
    -1, "ldsboff12_nosuf", "ldsb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld.m $alu32dreg,($alu32areg) */
  {
    -1, "ldoffzero", "ld.m", 32,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st.m $alu32dreg,($alu32areg) */
  {
    -1, "stoffzero", "st.m", 32,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldh.m $alu32dreg,($alu32areg) */
  {
    -1, "ldhoffzero", "ldh.m", 32,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sth.m $alu32dreg,($alu32areg) */
  {
    -1, "sthoffzero", "sth.m", 32,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldb.m $alu32dreg,($alu32areg) */
  {
    -1, "ldboffzero", "ldb.m", 32,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* stb.m $alu32dreg,($alu32areg) */
  {
    -1, "stboffzero", "stb.m", 32,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsh.m $alu32dreg,($alu32areg) */
  {
    -1, "ldshoffzero", "ldsh.m", 32,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsb.m $alu32dreg,($alu32areg) */
  {
    -1, "ldsboffzero", "ldsb.m", 32,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld $alu32dreg,($alu32areg) */
  {
    -1, "ldoffzero_nosuf", "ld", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st $alu32dreg,($alu32areg) */
  {
    -1, "stoffzero_nosuf", "st", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldh $alu32dreg,($alu32areg) */
  {
    -1, "ldhoffzero_nosuf", "ldh", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sth $alu32dreg,($alu32areg) */
  {
    -1, "sthoffzero_nosuf", "sth", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldb $alu32dreg,($alu32areg) */
  {
    -1, "ldboffzero_nosuf", "ldb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* stb $alu32dreg,($alu32areg) */
  {
    -1, "stboffzero_nosuf", "stb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsh $alu32dreg,($alu32areg) */
  {
    -1, "ldshoffzero_nosuf", "ldsh", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsb $alu32dreg,($alu32areg) */
  {
    -1, "ldsboffzero_nosuf", "ldsb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld $alu32dreg,($off16basereg+$offset16) */
  {
    -1, "ldoff16_nosuf", "ld", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st $alu32dreg,($off16basereg+$offset16) */
  {
    -1, "stoff16_nosuf", "st", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldh $alu32dreg,($off16basereg+$offset16) */
  {
    -1, "ldhoff16_nosuf", "ldh", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sth $alu32dreg,($off16basereg+$offset16) */
  {
    -1, "sthoff16_nosuf", "sth", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldb $alu32dreg,($off16basereg+$offset16) */
  {
    -1, "ldboff16_nosuf", "ldb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* stb $alu32dreg,($off16basereg+$offset16) */
  {
    -1, "stboff16_nosuf", "stb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsh $alu32dreg,($off16basereg+$offset16) */
  {
    -1, "ldshoff16_nosuf", "ldsh", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsb $alu32dreg,($off16basereg+$offset16) */
  {
    -1, "ldsboff16_nosuf", "ldsb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld${alu32cond} $alu32dreg,($alu32areg+$alu32breg$shl2) */
  {
    -1, "ldcndidx_nosuf", "ld", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldh${alu32cond} $alu32dreg,($alu32areg+$alu32breg$shl1) */
  {
    -1, "ldhcndidx_nosuf", "ldh", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldb${alu32cond} $alu32dreg,($alu32areg+$alu32breg) */
  {
    -1, "ldbcndidx_nosuf", "ldb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsh${alu32cond} $alu32dreg,($alu32areg+$alu32breg$shl1) */
  {
    -1, "ldshcndidx_nosuf", "ldsh", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st${alu32cond} $alu32dreg,($alu32areg+$alu32breg$shl2) */
  {
    -1, "stcndidx_nosuf", "st", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sth${alu32cond} $alu32dreg,($alu32areg+$alu32breg$shl1) */
  {
    -1, "sthcndidx_nosuf", "sth", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* stb${alu32cond} $alu32dreg,($alu32areg+$alu32breg) */
  {
    -1, "stbcndidx_nosuf", "stb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsb${alu32cond} $alu32dreg,($alu32areg+$alu32breg) */
  {
    -1, "ldsbcndidx_nosuf", "ldsb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    -1, "ldcnddisp_nosuf", "ld", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    -1, "stcnddisp_nosuf", "st", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldh${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    -1, "ldhcnddisp_nosuf", "ldh", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sth${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    -1, "sthcnddisp_nosuf", "sth", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldb${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    -1, "ldbcnddisp_nosuf", "ldb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* stb${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    -1, "stbcnddisp_nosuf", "stb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsh${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    -1, "ldshcnddisp_nosuf", "ldsh", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsb${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    -1, "ldsbcnddisp_nosuf", "ldsb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    -1, "ldpredec_nosuf", "ld", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldh${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    -1, "ldhpredec_nosuf", "ldh", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldb${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    -1, "ldbpredec_nosuf", "ldb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsh${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    -1, "ldshpredec_nosuf", "ldsh", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    -1, "stpredec_nosuf", "st", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sth${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    -1, "sthpredec_nosuf", "sth", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* stb${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    -1, "stbpredec_nosuf", "stb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsb${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    -1, "ldsbpredec_nosuf", "ldsb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    -1, "ldpostinc_nosuf", "ld", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldh${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    -1, "ldhpostinc_nosuf", "ldh", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldb${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    -1, "ldbpostinc_nosuf", "ldb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsh${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    -1, "ldshpostinc_nosuf", "ldsh", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    -1, "stpostinc_nosuf", "st", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sth${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    -1, "sthpostinc_nosuf", "sth", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* stb${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    -1, "stbpostinc_nosuf", "stb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsb${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    -1, "ldsbpostinc_nosuf", "ldsb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* b$condcode $pcrelcc */
  {
    -1, "bcc_relaxable", "b", 16,
    { 0|A(RELAXABLE)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* mov $alu16dreg,$alu16sreg */
  {
    -1, "mov16_nosuf", "mov", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* cmn $alu16dreg,$alu16sreg */
  {
    -1, "cmn16_nosuf", "cmn", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add $alu16dreg,$alu16sreg */
  {
    -1, "add16_nosuf", "add", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bic $alu16dreg,$alu16sreg */
  {
    -1, "bic16_nosuf", "bic", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* mul $alu16dreg,$alu16sreg */
  {
    -1, "mul16_nosuf", "mul", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* eor $alu16dreg,$alu16sreg */
  {
    -1, "eor16_nosuf", "eor", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sub $alu16dreg,$alu16sreg */
  {
    -1, "sub16_nosuf", "sub", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* and $alu16dreg,$alu16sreg */
  {
    -1, "and16_nosuf", "and", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* not $alu16dreg,$alu16sreg */
  {
    -1, "not16_nosuf", "not", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ror $alu16dreg,$alu16sreg */
  {
    -1, "ror16_nosuf", "ror", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* cmp $alu16dreg,$alu16sreg */
  {
    -1, "cmp16_nosuf", "cmp", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* rsub $alu16dreg,$alu16sreg */
  {
    -1, "rsub16_nosuf", "rsub", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* btest $alu16dreg,$alu16sreg */
  {
    -1, "btest16_nosuf", "btest", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* or $alu16dreg,$alu16sreg */
  {
    -1, "or16_nosuf", "or", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bmask $alu16dreg,$alu16sreg */
  {
    -1, "bmask16_nosuf", "bmask", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* max $alu16dreg,$alu16sreg */
  {
    -1, "max16_nosuf", "max", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bitset $alu16dreg,$alu16sreg */
  {
    -1, "bset16_nosuf", "bitset", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* min $alu16dreg,$alu16sreg */
  {
    -1, "min16_nosuf", "min", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bitclear $alu16dreg,$alu16sreg */
  {
    -1, "bclr16_nosuf", "bitclear", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* addscale $alu16dreg,$alu16sreg$shl1 */
  {
    -1, "adds216_nosuf", "addscale", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bitflip $alu16dreg,$alu16sreg */
  {
    -1, "bchg16_nosuf", "bitflip", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* addscale $alu16dreg,$alu16sreg$shl2 */
  {
    -1, "adds416_nosuf", "addscale", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* addscale $alu16dreg,$alu16sreg$shl3 */
  {
    -1, "adds816_nosuf", "addscale", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* addscale $alu16dreg,$alu16sreg$shl4 */
  {
    -1, "adds1616_nosuf", "addscale", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* signext $alu16dreg,$alu16sreg */
  {
    -1, "signext16_nosuf", "signext", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* neg $alu16dreg,$alu16sreg */
  {
    -1, "neg16_nosuf", "neg", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* lsr $alu16dreg,$alu16sreg */
  {
    -1, "lsr16_nosuf", "lsr", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* msb $alu16dreg,$alu16sreg */
  {
    -1, "msb16_nosuf", "msb", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* shl $alu16dreg,$alu16sreg */
  {
    -1, "shl16_nosuf", "shl", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* brev $alu16dreg,$alu16sreg */
  {
    -1, "bitrev16_nosuf", "brev", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* asr $alu16dreg,$alu16sreg */
  {
    -1, "asr16_nosuf", "asr", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* abs $alu16dreg,$alu16sreg */
  {
    -1, "abs16_nosuf", "abs", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* mov $alu16dreg,$alu16imm */
  {
    -1, "movi16_nosuf", "mov", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add $alu16dreg,$alu16imm */
  {
    -1, "addi16_nosuf", "add", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* mul $alu16dreg,$alu16imm */
  {
    -1, "muli16_nosuf", "mul", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sub $alu16dreg,$alu16imm */
  {
    -1, "subi16_nosuf", "sub", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* not $alu16dreg,$alu16imm */
  {
    -1, "noti16_nosuf", "not", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* cmp $alu16dreg,$alu16imm */
  {
    -1, "cmpi16_nosuf", "cmp", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* btest $alu16dreg,$alu16imm */
  {
    -1, "btesti16_nosuf", "btest", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bmask $alu16dreg,$alu16imm */
  {
    -1, "bmaski16_nosuf", "bmask", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bitset $alu16dreg,$alu16imm */
  {
    -1, "bseti16_nosuf", "bitset", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bitclear $alu16dreg,$alu16imm */
  {
    -1, "bclri16_nosuf", "bitclear", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bitflip $alu16dreg,$alu16imm */
  {
    -1, "bchgi16_nosuf", "bitflip", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add $alu16dreg,$alu16imm_shl3 */
  {
    -1, "adds8i16_nosuf", "add", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* signext $alu16dreg,$alu16imm */
  {
    -1, "signexti16_nosuf", "signext", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* lsr $alu16dreg,$alu16imm */
  {
    -1, "lsri16_nosuf", "lsr", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* shl $alu16dreg,$alu16imm */
  {
    -1, "shli16_nosuf", "shl", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* asr $alu16dreg,$alu16imm */
  {
    -1, "asri16_nosuf", "asr", 16,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* b$condcodebcc32 $offset23bits */
  {
    -1, "bcc32_relaxed", "b", 32,
    { 0|A(RELAXED)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* mov${alu32cond} $alu32dreg,$alu32breg */
  {
    -1, "mov32_nosuf", "mov", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* cmn${alu32cond} $alu32areg,$alu32breg */
  {
    -1, "cmn32_nosuf", "cmn", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "add32_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bic${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "bic32_nosuf", "bic", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* mul${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "mul32_nosuf", "mul", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* eor${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "eor32_nosuf", "eor", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sub${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "sub32_nosuf", "sub", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* and${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "and32_nosuf", "and", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* not${alu32cond} $alu32dreg,$alu32breg */
  {
    -1, "not32_nosuf", "not", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ror${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "ror32_nosuf", "ror", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* cmp${alu32cond} $alu32areg,$alu32breg */
  {
    -1, "cmp32_nosuf", "cmp", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* rsub${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "rsub32_nosuf", "rsub", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* btest${alu32cond} $alu32areg,$alu32breg */
  {
    -1, "btest32_nosuf", "btest", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* or${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "or32_nosuf", "or", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bmask${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "bmask32_nosuf", "bmask", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* max${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "max32_nosuf", "max", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bitset${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "bset32_nosuf", "bitset", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* min${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "min32_nosuf", "min", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bitclear${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "bclr32_nosuf", "bitclear", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* addscale${alu32cond} $alu32dreg,$alu32areg,$alu32breg$shl1 */
  {
    -1, "adds232_nosuf", "addscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bitflip${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "bchg32_nosuf", "bitflip", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* addscale${alu32cond} $alu32dreg,$alu32areg,$alu32breg$shl2 */
  {
    -1, "adds432_nosuf", "addscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* addscale${alu32cond} $alu32dreg,$alu32areg,$alu32breg$shl3 */
  {
    -1, "adds832_nosuf", "addscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* addscale${alu32cond} $alu32dreg,$alu32areg,$alu32breg$shl4 */
  {
    -1, "adds1632_nosuf", "addscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* signext${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "signext32_nosuf", "signext", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* neg${alu32cond} $alu32dreg,$alu32breg */
  {
    -1, "neg32_nosuf", "neg", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* lsr${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "lsr32_nosuf", "lsr", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* msb${alu32cond} $alu32dreg,$alu32breg */
  {
    -1, "msb32_nosuf", "msb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* shl${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "shl32_nosuf", "shl", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* brev${alu32cond} $alu32dreg,$alu32breg */
  {
    -1, "bitrev32_nosuf", "brev", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* asr${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "asr32_nosuf", "asr", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* abs${alu32cond} $alu32dreg,$alu32breg */
  {
    -1, "abs32_nosuf", "abs", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* mov${alu32cond} $alu32dreg,$imm6 */
  {
    -1, "movi32_nosuf", "mov", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* cmn${alu32cond} $alu32areg,$imm6 */
  {
    -1, "cmni32_nosuf", "cmn", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "addi32_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bic${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "bici32_nosuf", "bic", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* mul${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "muli32_nosuf", "mul", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* eor${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "eori32_nosuf", "eor", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sub${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "subi32_nosuf", "sub", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* and${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "andi32_nosuf", "and", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* not${alu32cond} $alu32dreg,$imm6 */
  {
    -1, "noti32_nosuf", "not", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ror${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "rori32_nosuf", "ror", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* cmp${alu32cond} $alu32areg,$imm6 */
  {
    -1, "cmpi32_nosuf", "cmp", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* rsub${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "rsubi32_nosuf", "rsub", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* btest${alu32cond} $alu32areg,$imm6 */
  {
    -1, "btesti32_nosuf", "btest", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* or${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "ori32_nosuf", "or", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bmask${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "bmaski32_nosuf", "bmask", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* max${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "maxi32_nosuf", "max", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bitset${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "bseti32_nosuf", "bitset", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* min${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "mini32_nosuf", "min", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bitclear${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "bclri32_nosuf", "bitclear", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add${alu32cond} $alu32dreg,$alu32areg,$imm6_shl1 */
  {
    -1, "adds2i32_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bitflip${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "bchgi32_nosuf", "bitflip", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add${alu32cond} $alu32dreg,$alu32areg,$imm6_shl2 */
  {
    -1, "adds4i32_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add${alu32cond} $alu32dreg,$alu32areg,$imm6_shl3 */
  {
    -1, "adds8i32_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add${alu32cond} $alu32dreg,$alu32areg,$imm6_shl4 */
  {
    -1, "adds16i32_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* signext${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "signexti32_nosuf", "signext", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* neg${alu32cond} $alu32dreg,$imm6 */
  {
    -1, "negi32_nosuf", "neg", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* lsr${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "lsri32_nosuf", "lsr", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* msb${alu32cond} $alu32dreg,$imm6 */
  {
    -1, "msbi32_nosuf", "msb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* shl${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "shli32_nosuf", "shl", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* brev${alu32cond} $alu32dreg,$imm6 */
  {
    -1, "bitrevi32_nosuf", "brev", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* asr${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "asri32_nosuf", "asr", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* abs${alu32cond} $alu32dreg,$imm6 */
  {
    -1, "absi32_nosuf", "abs", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* adds$alu32cond $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "addsatr_nosuf", "adds", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* subs$alu32cond $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "subsatr_nosuf", "subs", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* shls$alu32cond $alu32dreg,$alu32areg,$alu32breg */
  {
    -1, "shlsatr_nosuf", "shls", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* addscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl5 */
  {
    -1, "adds5r_nosuf", "addscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* addscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl6 */
  {
    -1, "adds6r_nosuf", "addscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* addscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl7 */
  {
    -1, "adds7r_nosuf", "addscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* addscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl8 */
  {
    -1, "adds8r_nosuf", "addscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl1 */
  {
    -1, "subs1r_nosuf", "subscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl2 */
  {
    -1, "subs2r_nosuf", "subscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl3 */
  {
    -1, "subs3r_nosuf", "subscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl4 */
  {
    -1, "subs4r_nosuf", "subscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl5 */
  {
    -1, "subs5r_nosuf", "subscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl6 */
  {
    -1, "subs6r_nosuf", "subscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl7 */
  {
    -1, "subs7r_nosuf", "subscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl8 */
  {
    -1, "subs8r_nosuf", "subscale", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* adds$alu32cond $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "addsati_nosuf", "adds", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* subs$alu32cond $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "subsati_nosuf", "subs", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* shls$alu32cond $alu32dreg,$alu32areg,$imm6 */
  {
    -1, "shlsati_nosuf", "shls", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add$alu32cond $alu32dreg,$alu32areg,$imm6_shl5 */
  {
    -1, "adds5i_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add$alu32cond $alu32dreg,$alu32areg,$imm6_shl6 */
  {
    -1, "adds6i_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add$alu32cond $alu32dreg,$alu32areg,$imm6_shl7 */
  {
    -1, "adds7i_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add$alu32cond $alu32dreg,$alu32areg,$imm6_shl8 */
  {
    -1, "adds8i_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl1 */
  {
    -1, "subs1i_nosuf", "sub", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl2 */
  {
    -1, "subs2i_nosuf", "sub", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl3 */
  {
    -1, "subs3i_nosuf", "sub", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl4 */
  {
    -1, "subs4i_nosuf", "sub", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl5 */
  {
    -1, "subs5i_nosuf", "sub", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl6 */
  {
    -1, "subs6i_nosuf", "sub", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl7 */
  {
    -1, "subs7i_nosuf", "sub", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl8 */
  {
    -1, "subs8i_nosuf", "sub", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add $alu48idreg,$alu48isreg,$offset16 */
  {
    -1, "add16i_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* lea $alu48idreg,$pcrel16 */
  {
    -1, "lea32pc_relaxable", "lea", 32,
    { 0|A(RELAXABLE)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* mov $alu48idreg,$offset16 */
  {
    -1, "moviu32_nosuf", "mov", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* cmn $alu48idreg,$offset16 */
  {
    -1, "cmniu32_nosuf", "cmn", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add $alu48idreg,$offset16 */
  {
    -1, "addiu32_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bic $alu48idreg,$offset16 */
  {
    -1, "biciu32_nosuf", "bic", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* mul $alu48idreg,$offset16 */
  {
    -1, "muliu32_nosuf", "mul", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* eor $alu48idreg,$offset16 */
  {
    -1, "eoriu32_nosuf", "eor", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sub $alu48idreg,$offset16 */
  {
    -1, "subiu32_nosuf", "sub", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* and $alu48idreg,$offset16 */
  {
    -1, "andiu32_nosuf", "and", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* not $alu48idreg,$offset16 */
  {
    -1, "notiu32_nosuf", "not", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ror $alu48idreg,$offset16 */
  {
    -1, "roriu32_nosuf", "ror", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* cmp $alu48idreg,$offset16 */
  {
    -1, "cmpiu32_nosuf", "cmp", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* rsub $alu48idreg,$offset16 */
  {
    -1, "rsubiu32_nosuf", "rsub", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* btest $alu48idreg,$offset16 */
  {
    -1, "btestiu32_nosuf", "btest", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* or $alu48idreg,$offset16 */
  {
    -1, "oriu32_nosuf", "or", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bmask $alu48idreg,$offset16 */
  {
    -1, "bmaskiu32_nosuf", "bmask", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* max $alu48idreg,$offset16 */
  {
    -1, "maxiu32_nosuf", "max", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bitset $alu48idreg,$offset16 */
  {
    -1, "bsetiu32_nosuf", "bitset", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* min $alu48idreg,$offset16 */
  {
    -1, "miniu32_nosuf", "min", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bitclear $alu48idreg,$offset16 */
  {
    -1, "bclriu32_nosuf", "bitclear", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add $alu48idreg,$offset16 */
  {
    -1, "adds2iu32_shl1_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bitflip $alu48idreg,$offset16 */
  {
    -1, "bchgiu32_nosuf", "bitflip", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add $alu48idreg,$offset16 */
  {
    -1, "adds4iu32_shl2_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add $alu48idreg,$offset16 */
  {
    -1, "adds8iu32_shl3_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add $alu48idreg,$offset16 */
  {
    -1, "adds16iu32_shl4_nosuf", "add", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* signext $alu48idreg,$offset16 */
  {
    -1, "signextiu32_nosuf", "signext", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* neg $alu48idreg,$offset16 */
  {
    -1, "negiu32_nosuf", "neg", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* lsr $alu48idreg,$offset16 */
  {
    -1, "lsriu32_nosuf", "lsr", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* msb $alu48idreg,$offset16 */
  {
    -1, "msbiu32_nosuf", "msb", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* shl $alu48idreg,$offset16 */
  {
    -1, "shliu32_nosuf", "shl", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* brev $alu48idreg,$offset16 */
  {
    -1, "bitreviu32_nosuf", "brev", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* asr $alu48idreg,$offset16 */
  {
    -1, "asriu32_nosuf", "asr", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* abs $alu48idreg,$offset16 */
  {
    -1, "absiu32_nosuf", "abs", 32,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* lea $alu48idreg,$alu48pcrel */
  {
    -1, "lea48_relaxed", "lea", 48,
    { 0|A(RELAXED)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* j $alu48immu */
  {
    -1, "j48_nosuf", "j", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* jl $alu48immu */
  {
    -1, "jl48_nosuf", "jl", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    -1, "ldoff27_nosuf", "ld", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    -1, "stoff27_nosuf", "st", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldh $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    -1, "ldhoff27_nosuf", "ldh", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sth $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    -1, "sthoff27_nosuf", "sth", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldb $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    -1, "ldboff27_nosuf", "ldb", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* stb $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    -1, "stboff27_nosuf", "stb", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsh $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    -1, "ldshoff27_nosuf", "ldsh", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsb $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    -1, "ldsboff27_nosuf", "ldsb", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld.l $alu48idreg,($mem48sreg) */
  {
    -1, "ldoffzero27", "ld.l", 48,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st.l $alu48idreg,($mem48sreg) */
  {
    -1, "stoffzero27", "st.l", 48,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldh.l $alu48idreg,($mem48sreg) */
  {
    -1, "ldhoffzero27", "ldh.l", 48,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sth.l $alu48idreg,($mem48sreg) */
  {
    -1, "sthoffzero27", "sth.l", 48,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldb.l $alu48idreg,($mem48sreg) */
  {
    -1, "ldboffzero27", "ldb.l", 48,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* stb.l $alu48idreg,($mem48sreg) */
  {
    -1, "stboffzero27", "stb.l", 48,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsh.l $alu48idreg,($mem48sreg) */
  {
    -1, "ldshoffzero27", "ldsh.l", 48,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsb.l $alu48idreg,($mem48sreg) */
  {
    -1, "ldsboffzero27", "ldsb.l", 48,
    { 0|A(NO_DIS)|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ld $alu48idreg,$mem48pcrel27 */
  {
    -1, "ldpcrel27_nosuf", "ld", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* st $alu48idreg,$mem48pcrel27 */
  {
    -1, "stpcrel27_nosuf", "st", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldh $alu48idreg,$mem48pcrel27 */
  {
    -1, "ldhpcrel27_nosuf", "ldh", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sth $alu48idreg,$mem48pcrel27 */
  {
    -1, "sthpcrel27_nosuf", "sth", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldb $alu48idreg,$mem48pcrel27 */
  {
    -1, "ldbpcrel27_nosuf", "ldb", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* stb $alu48idreg,$mem48pcrel27 */
  {
    -1, "stbpcrel27_nosuf", "stb", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsh $alu48idreg,$mem48pcrel27 */
  {
    -1, "ldshpcrel27_nosuf", "ldsh", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* ldsb $alu48idreg,$mem48pcrel27 */
  {
    -1, "ldsbpcrel27_nosuf", "ldsb", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add $alu48idreg,$alu48isreg,$alu48immu */
  {
    -1, "add48i_nosuf", "add", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* mov $alu48idreg,$alu48immu */
  {
    -1, "movi48_nosuf", "mov", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* cmn $alu48idreg,$alu48immu */
  {
    -1, "cmni48_nosuf", "cmn", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* add $alu48idreg,$alu48immu */
  {
    -1, "addi48_nosuf", "add", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* bic $alu48idreg,$alu48immu */
  {
    -1, "bici48_nosuf", "bic", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* mul $alu48idreg,$alu48immu */
  {
    -1, "muli48_nosuf", "mul", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* eor $alu48idreg,$alu48immu */
  {
    -1, "eori48_nosuf", "eor", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* sub $alu48idreg,$alu48immu */
  {
    -1, "subi48_nosuf", "sub", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* and $alu48idreg,$alu48immu */
  {
    -1, "andi48_nosuf", "and", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* cmp $alu48idreg,$alu48immu */
  {
    -1, "cmpi48_nosuf", "cmp", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* rsub $alu48idreg,$alu48immu */
  {
    -1, "rsubi48_nosuf", "rsub", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* or $alu48idreg,$alu48immu */
  {
    -1, "ori48_nosuf", "or", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* max $alu48idreg,$alu48immu */
  {
    -1, "maxi48_nosuf", "max", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
/* min $alu48idreg,$alu48immu */
  {
    -1, "mini48_nosuf", "min", 48,
    { 0|A(ALIAS), { { { (1<<MACH_BASE), 0 } } } }
  },
};

/* The macro instruction opcode table.  */

static const CGEN_OPCODE vc4_cgen_macro_insn_opcode_table[] =
{
/* b $alu32dreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), 0 } },
    & ifmt_breg_nosuf, { 0x40 }
  },
/* switch $alu32dreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), 0 } },
    & ifmt_switchb, { 0x80 }
  },
/* switch $alu32dreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), 0 } },
    & ifmt_switchh, { 0xa0 }
  },
/* stm lr,(--sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'l', 'r', ',', '(', '-', '-', 's', 'p', ')', 0 } },
    & ifmt_pushlr, { 0x3ef }
  },
/* stm $ppstartreg,(--sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (PPSTARTREG), ',', '(', '-', '-', 's', 'p', ')', 0 } },
    & ifmt_pushrn_nosuf, { 0x280 }
  },
/* ldm pc,(sp++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', 'p', 'c', ',', '(', 's', 'p', '+', '+', ')', 0 } },
    & ifmt_poppc, { 0x36f }
  },
/* ldm $ppstartreg,(sp++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (PPSTARTREG), ',', '(', 's', 'p', '+', '+', ')', 0 } },
    & ifmt_poprn_nosuf, { 0x200 }
  },
/* ld $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_ldind_nosuf, { 0x800 }
  },
/* st $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_stind_nosuf, { 0x900 }
  },
/* ldh $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_ldhind_nosuf, { 0xa00 }
  },
/* sth $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_sthind_nosuf, { 0xb00 }
  },
/* ldb $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_ldbind_nosuf, { 0xc00 }
  },
/* stb $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_stbind_nosuf, { 0xd00 }
  },
/* ldsh $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_ldshind_nosuf, { 0xe00 }
  },
/* ldsb $alu16dreg,($alu16sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), ')', 0 } },
    & ifmt_ldsbind_nosuf, { 0xf00 }
  },
/* ld $alu16dreg,($alu16sreg+$ldstoff) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), '+', OP (LDSTOFF), ')', 0 } },
    & ifmt_ldoff_nosuf, { 0x2000 }
  },
/* st $alu16dreg,($alu16sreg+$ldstoff) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', OP (ALU16SREG), '+', OP (LDSTOFF), ')', 0 } },
    & ifmt_stoff_nosuf, { 0x3000 }
  },
/* ld.s $alu16dreg,(sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', 's', 'p', ')', 0 } },
    & ifmt_ldspind, { 0x400 }
  },
/* st.s $alu16dreg,(sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', 's', 'p', ')', 0 } },
    & ifmt_stspind, { 0x600 }
  },
/* ld $alu16dreg,(sp+$spoffset) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', 's', 'p', '+', OP (SPOFFSET), ')', 0 } },
    & ifmt_ldsp_nosuf, { 0x400 }
  },
/* st $alu16dreg,(sp+$spoffset) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', 's', 'p', '+', OP (SPOFFSET), ')', 0 } },
    & ifmt_stsp_nosuf, { 0x600 }
  },
/* ld $alu16dreg,(sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', 's', 'p', ')', 0 } },
    & ifmt_ldspind_nosuf, { 0x400 }
  },
/* st $alu16dreg,(sp) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', '(', 's', 'p', ')', 0 } },
    & ifmt_stspind_nosuf, { 0x600 }
  },
/* ld $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_ldoff12_nosuf, { 0xa200 }
  },
/* st $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_stoff12_nosuf, { 0xa220 }
  },
/* ldh $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_ldhoff12_nosuf, { 0xa240 }
  },
/* sth $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_sthoff12_nosuf, { 0xa260 }
  },
/* ldb $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_ldboff12_nosuf, { 0xa280 }
  },
/* stb $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_stboff12_nosuf, { 0xa2a0 }
  },
/* ldsh $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_ldshoff12_nosuf, { 0xa2c0 }
  },
/* ldsb $alu32dreg,($alu32areg+$offset12) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (OFFSET12), ')', 0 } },
    & ifmt_ldsboff12_nosuf, { 0xa2e0 }
  },
/* ld.m $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldoffzero, { 0xa200, { 0x0 }, { 0x7ff } }
  },
/* st.m $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_stoffzero, { 0xa220, { 0x0 }, { 0x7ff } }
  },
/* ldh.m $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldhoffzero, { 0xa240, { 0x0 }, { 0x7ff } }
  },
/* sth.m $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_sthoffzero, { 0xa260, { 0x0 }, { 0x7ff } }
  },
/* ldb.m $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldboffzero, { 0xa280, { 0x0 }, { 0x7ff } }
  },
/* stb.m $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_stboffzero, { 0xa2a0, { 0x0 }, { 0x7ff } }
  },
/* ldsh.m $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldshoffzero, { 0xa2c0, { 0x0 }, { 0x7ff } }
  },
/* ldsb.m $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldsboffzero, { 0xa2e0, { 0x0 }, { 0x7ff } }
  },
/* ld $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldoffzero_nosuf, { 0xa200, { 0x0 }, { 0x7ff } }
  },
/* st $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_stoffzero_nosuf, { 0xa220, { 0x0 }, { 0x7ff } }
  },
/* ldh $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldhoffzero_nosuf, { 0xa240, { 0x0 }, { 0x7ff } }
  },
/* sth $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_sthoffzero_nosuf, { 0xa260, { 0x0 }, { 0x7ff } }
  },
/* ldb $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldboffzero_nosuf, { 0xa280, { 0x0 }, { 0x7ff } }
  },
/* stb $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_stboffzero_nosuf, { 0xa2a0, { 0x0 }, { 0x7ff } }
  },
/* ldsh $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldshoffzero_nosuf, { 0xa2c0, { 0x0 }, { 0x7ff } }
  },
/* ldsb $alu32dreg,($alu32areg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldsboffzero_nosuf, { 0xa2e0, { 0x0 }, { 0x7ff } }
  },
/* ld $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_ldoff16_nosuf, { 0xa800 }
  },
/* st $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_stoff16_nosuf, { 0xa820 }
  },
/* ldh $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_ldhoff16_nosuf, { 0xa840 }
  },
/* sth $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_sthoff16_nosuf, { 0xa860 }
  },
/* ldb $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_ldboff16_nosuf, { 0xa880 }
  },
/* stb $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_stboff16_nosuf, { 0xa8a0 }
  },
/* ldsh $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_ldshoff16_nosuf, { 0xa8c0 }
  },
/* ldsb $alu32dreg,($off16basereg+$offset16) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU32DREG), ',', '(', OP (OFF16BASEREG), '+', OP (OFFSET16), ')', 0 } },
    & ifmt_ldsboff16_nosuf, { 0xa8e0 }
  },
/* ld${alu32cond} $alu32dreg,($alu32areg+$alu32breg$shl2) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), OP (SHL2), ')', 0 } },
    & ifmt_ldcndidx_nosuf, { 0xa000, { 0x0 }, { 0x60 } }
  },
/* ldh${alu32cond} $alu32dreg,($alu32areg+$alu32breg$shl1) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), OP (SHL1), ')', 0 } },
    & ifmt_ldhcndidx_nosuf, { 0xa040, { 0x0 }, { 0x60 } }
  },
/* ldb${alu32cond} $alu32dreg,($alu32areg+$alu32breg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), ')', 0 } },
    & ifmt_ldbcndidx_nosuf, { 0xa080, { 0x0 }, { 0x60 } }
  },
/* ldsh${alu32cond} $alu32dreg,($alu32areg+$alu32breg$shl1) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), OP (SHL1), ')', 0 } },
    & ifmt_ldshcndidx_nosuf, { 0xa0c0, { 0x0 }, { 0x60 } }
  },
/* st${alu32cond} $alu32dreg,($alu32areg+$alu32breg$shl2) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), OP (SHL2), ')', 0 } },
    & ifmt_stcndidx_nosuf, { 0xa020, { 0x0 }, { 0x60 } }
  },
/* sth${alu32cond} $alu32dreg,($alu32areg+$alu32breg$shl1) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), OP (SHL1), ')', 0 } },
    & ifmt_sthcndidx_nosuf, { 0xa060, { 0x0 }, { 0x60 } }
  },
/* stb${alu32cond} $alu32dreg,($alu32areg+$alu32breg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), ')', 0 } },
    & ifmt_stbcndidx_nosuf, { 0xa0a0, { 0x0 }, { 0x60 } }
  },
/* ldsb${alu32cond} $alu32dreg,($alu32areg+$alu32breg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (ALU32BREG), ')', 0 } },
    & ifmt_ldsbcndidx_nosuf, { 0xa0e0, { 0x0 }, { 0x60 } }
  },
/* ld${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_ldcnddisp_nosuf, { 0xa000, { 0x40 }, { 0x60 } }
  },
/* st${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_stcnddisp_nosuf, { 0xa020, { 0x40 }, { 0x60 } }
  },
/* ldh${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_ldhcnddisp_nosuf, { 0xa040, { 0x40 }, { 0x60 } }
  },
/* sth${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_sthcnddisp_nosuf, { 0xa060, { 0x40 }, { 0x60 } }
  },
/* ldb${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_ldbcnddisp_nosuf, { 0xa080, { 0x40 }, { 0x60 } }
  },
/* stb${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_stbcnddisp_nosuf, { 0xa0a0, { 0x40 }, { 0x60 } }
  },
/* ldsh${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_ldshcnddisp_nosuf, { 0xa0c0, { 0x40 }, { 0x60 } }
  },
/* ldsb${alu32cond} $alu32dreg,($alu32areg+$disp5) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', OP (DISP5), ')', 0 } },
    & ifmt_ldsbcnddisp_nosuf, { 0xa0e0, { 0x40 }, { 0x60 } }
  },
/* ld${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldpredec_nosuf, { 0xa400, { 0x0 }, { 0x7f } }
  },
/* ldh${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldhpredec_nosuf, { 0xa440, { 0x0 }, { 0x7f } }
  },
/* ldb${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldbpredec_nosuf, { 0xa480, { 0x0 }, { 0x7f } }
  },
/* ldsh${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldshpredec_nosuf, { 0xa4c0, { 0x0 }, { 0x7f } }
  },
/* st${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_stpredec_nosuf, { 0xa420, { 0x0 }, { 0x7f } }
  },
/* sth${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_sthpredec_nosuf, { 0xa460, { 0x0 }, { 0x7f } }
  },
/* stb${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_stbpredec_nosuf, { 0xa4a0, { 0x0 }, { 0x7f } }
  },
/* ldsb${alu32cond} $alu32dreg,(--${alu32areg}) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', '-', '-', OP (ALU32AREG), ')', 0 } },
    & ifmt_ldsbpredec_nosuf, { 0xa4e0, { 0x0 }, { 0x7f } }
  },
/* ld${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_ldpostinc_nosuf, { 0xa500, { 0x0 }, { 0x7f } }
  },
/* ldh${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_ldhpostinc_nosuf, { 0xa540, { 0x0 }, { 0x7f } }
  },
/* ldb${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_ldbpostinc_nosuf, { 0xa580, { 0x0 }, { 0x7f } }
  },
/* ldsh${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_ldshpostinc_nosuf, { 0xa5c0, { 0x0 }, { 0x7f } }
  },
/* st${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_stpostinc_nosuf, { 0xa520, { 0x0 }, { 0x7f } }
  },
/* sth${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_sthpostinc_nosuf, { 0xa560, { 0x0 }, { 0x7f } }
  },
/* stb${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_stbpostinc_nosuf, { 0xa5a0, { 0x0 }, { 0x7f } }
  },
/* ldsb${alu32cond} $alu32dreg,(${alu32areg}++) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', '(', OP (ALU32AREG), '+', '+', ')', 0 } },
    & ifmt_ldsbpostinc_nosuf, { 0xa5e0, { 0x0 }, { 0x7f } }
  },
/* b$condcode $pcrelcc */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (CONDCODE), ' ', OP (PCRELCC), 0 } },
    & ifmt_bcc_relaxable, { 0x1800 }
  },
/* mov $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mov16_nosuf, { 0x4000 }
  },
/* cmn $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_cmn16_nosuf, { 0x4100 }
  },
/* add $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_add16_nosuf, { 0x4200 }
  },
/* bic $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_bic16_nosuf, { 0x4300 }
  },
/* mul $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_mul16_nosuf, { 0x4400 }
  },
/* eor $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_eor16_nosuf, { 0x4500 }
  },
/* sub $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_sub16_nosuf, { 0x4600 }
  },
/* and $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_and16_nosuf, { 0x4700 }
  },
/* not $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_not16_nosuf, { 0x4800 }
  },
/* ror $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_ror16_nosuf, { 0x4900 }
  },
/* cmp $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_cmp16_nosuf, { 0x4a00 }
  },
/* rsub $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_rsub16_nosuf, { 0x4b00 }
  },
/* btest $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_btest16_nosuf, { 0x4c00 }
  },
/* or $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_or16_nosuf, { 0x4d00 }
  },
/* bmask $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_bmask16_nosuf, { 0x4e00 }
  },
/* max $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_max16_nosuf, { 0x4f00 }
  },
/* bitset $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_bset16_nosuf, { 0x5000 }
  },
/* min $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_min16_nosuf, { 0x5100 }
  },
/* bitclear $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_bclr16_nosuf, { 0x5200 }
  },
/* addscale $alu16dreg,$alu16sreg$shl1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), OP (SHL1), 0 } },
    & ifmt_adds216_nosuf, { 0x5300 }
  },
/* bitflip $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_bchg16_nosuf, { 0x5400 }
  },
/* addscale $alu16dreg,$alu16sreg$shl2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), OP (SHL2), 0 } },
    & ifmt_adds416_nosuf, { 0x5500 }
  },
/* addscale $alu16dreg,$alu16sreg$shl3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), OP (SHL3), 0 } },
    & ifmt_adds816_nosuf, { 0x5600 }
  },
/* addscale $alu16dreg,$alu16sreg$shl4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), OP (SHL4), 0 } },
    & ifmt_adds1616_nosuf, { 0x5700 }
  },
/* signext $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_signext16_nosuf, { 0x5800 }
  },
/* neg $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_neg16_nosuf, { 0x5900 }
  },
/* lsr $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_lsr16_nosuf, { 0x5a00 }
  },
/* msb $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_msb16_nosuf, { 0x5b00 }
  },
/* shl $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_shl16_nosuf, { 0x5c00 }
  },
/* brev $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_bitrev16_nosuf, { 0x5d00 }
  },
/* asr $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_asr16_nosuf, { 0x5e00 }
  },
/* abs $alu16dreg,$alu16sreg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16SREG), 0 } },
    & ifmt_abs16_nosuf, { 0x5f00 }
  },
/* mov $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_movi16_nosuf, { 0x6000 }
  },
/* add $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_addi16_nosuf, { 0x6200 }
  },
/* mul $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_muli16_nosuf, { 0x6400 }
  },
/* sub $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_subi16_nosuf, { 0x6600 }
  },
/* not $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_noti16_nosuf, { 0x6800 }
  },
/* cmp $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_cmpi16_nosuf, { 0x6a00 }
  },
/* btest $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_btesti16_nosuf, { 0x6c00 }
  },
/* bmask $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_bmaski16_nosuf, { 0x6e00 }
  },
/* bitset $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_bseti16_nosuf, { 0x7000 }
  },
/* bitclear $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_bclri16_nosuf, { 0x7200 }
  },
/* bitflip $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_bchgi16_nosuf, { 0x7400 }
  },
/* add $alu16dreg,$alu16imm_shl3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM_SHL3), 0 } },
    & ifmt_adds8i16_nosuf, { 0x7600 }
  },
/* signext $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_signexti16_nosuf, { 0x7800 }
  },
/* lsr $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_lsri16_nosuf, { 0x7a00 }
  },
/* shl $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_shli16_nosuf, { 0x7c00 }
  },
/* asr $alu16dreg,$alu16imm */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU16DREG), ',', OP (ALU16IMM), 0 } },
    & ifmt_asri16_nosuf, { 0x7e00 }
  },
/* b$condcodebcc32 $offset23bits */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (CONDCODEBCC32), ' ', OP (OFFSET23BITS), 0 } },
    & ifmt_bcc32_relaxed, { 0x9000 }
  },
/* mov${alu32cond} $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mov32_nosuf, { 0xc000, { 0x0 }, { 0xf860 } }
  },
/* cmn${alu32cond} $alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_cmn32_nosuf, { 0xc020, { 0x0 }, { 0x60 } }
  },
/* add${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_add32_nosuf, { 0xc040, { 0x0 }, { 0x60 } }
  },
/* bic${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_bic32_nosuf, { 0xc060, { 0x0 }, { 0x60 } }
  },
/* mul${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_mul32_nosuf, { 0xc080, { 0x0 }, { 0x60 } }
  },
/* eor${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_eor32_nosuf, { 0xc0a0, { 0x0 }, { 0x60 } }
  },
/* sub${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_sub32_nosuf, { 0xc0c0, { 0x0 }, { 0x60 } }
  },
/* and${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_and32_nosuf, { 0xc0e0, { 0x0 }, { 0x60 } }
  },
/* not${alu32cond} $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_not32_nosuf, { 0xc100, { 0x0 }, { 0xf860 } }
  },
/* ror${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_ror32_nosuf, { 0xc120, { 0x0 }, { 0x60 } }
  },
/* cmp${alu32cond} $alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_cmp32_nosuf, { 0xc140, { 0x0 }, { 0x60 } }
  },
/* rsub${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_rsub32_nosuf, { 0xc160, { 0x0 }, { 0x60 } }
  },
/* btest${alu32cond} $alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_btest32_nosuf, { 0xc180, { 0x0 }, { 0x60 } }
  },
/* or${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_or32_nosuf, { 0xc1a0, { 0x0 }, { 0x60 } }
  },
/* bmask${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_bmask32_nosuf, { 0xc1c0, { 0x0 }, { 0x60 } }
  },
/* max${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_max32_nosuf, { 0xc1e0, { 0x0 }, { 0x60 } }
  },
/* bitset${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_bset32_nosuf, { 0xc200, { 0x0 }, { 0x60 } }
  },
/* min${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_min32_nosuf, { 0xc220, { 0x0 }, { 0x60 } }
  },
/* bitclear${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_bclr32_nosuf, { 0xc240, { 0x0 }, { 0x60 } }
  },
/* addscale${alu32cond} $alu32dreg,$alu32areg,$alu32breg$shl1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL1), 0 } },
    & ifmt_adds232_nosuf, { 0xc260, { 0x0 }, { 0x60 } }
  },
/* bitflip${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_bchg32_nosuf, { 0xc280, { 0x0 }, { 0x60 } }
  },
/* addscale${alu32cond} $alu32dreg,$alu32areg,$alu32breg$shl2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL2), 0 } },
    & ifmt_adds432_nosuf, { 0xc2a0, { 0x0 }, { 0x60 } }
  },
/* addscale${alu32cond} $alu32dreg,$alu32areg,$alu32breg$shl3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL3), 0 } },
    & ifmt_adds832_nosuf, { 0xc2c0, { 0x0 }, { 0x60 } }
  },
/* addscale${alu32cond} $alu32dreg,$alu32areg,$alu32breg$shl4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL4), 0 } },
    & ifmt_adds1632_nosuf, { 0xc2e0, { 0x0 }, { 0x60 } }
  },
/* signext${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_signext32_nosuf, { 0xc300, { 0x0 }, { 0x60 } }
  },
/* neg${alu32cond} $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_neg32_nosuf, { 0xc320, { 0x0 }, { 0xf860 } }
  },
/* lsr${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_lsr32_nosuf, { 0xc340, { 0x0 }, { 0x60 } }
  },
/* msb${alu32cond} $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_msb32_nosuf, { 0xc360, { 0x0 }, { 0xf860 } }
  },
/* shl${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_shl32_nosuf, { 0xc380, { 0x0 }, { 0x60 } }
  },
/* brev${alu32cond} $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_bitrev32_nosuf, { 0xc3a0, { 0x0 }, { 0xf860 } }
  },
/* asr${alu32cond} $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_asr32_nosuf, { 0xc3c0, { 0x0 }, { 0x60 } }
  },
/* abs${alu32cond} $alu32dreg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_abs32_nosuf, { 0xc3e0, { 0x0 }, { 0xf860 } }
  },
/* mov${alu32cond} $alu32dreg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (IMM6), 0 } },
    & ifmt_movi32_nosuf, { 0xc000, { 0x40 }, { 0xf840 } }
  },
/* cmn${alu32cond} $alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_cmni32_nosuf, { 0xc020, { 0x40 }, { 0x40 } }
  },
/* add${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_addi32_nosuf, { 0xc040, { 0x40 }, { 0x40 } }
  },
/* bic${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_bici32_nosuf, { 0xc060, { 0x40 }, { 0x40 } }
  },
/* mul${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_muli32_nosuf, { 0xc080, { 0x40 }, { 0x40 } }
  },
/* eor${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_eori32_nosuf, { 0xc0a0, { 0x40 }, { 0x40 } }
  },
/* sub${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_subi32_nosuf, { 0xc0c0, { 0x40 }, { 0x40 } }
  },
/* and${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_andi32_nosuf, { 0xc0e0, { 0x40 }, { 0x40 } }
  },
/* not${alu32cond} $alu32dreg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (IMM6), 0 } },
    & ifmt_noti32_nosuf, { 0xc100, { 0x40 }, { 0xf840 } }
  },
/* ror${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_rori32_nosuf, { 0xc120, { 0x40 }, { 0x40 } }
  },
/* cmp${alu32cond} $alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_cmpi32_nosuf, { 0xc140, { 0x40 }, { 0x40 } }
  },
/* rsub${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_rsubi32_nosuf, { 0xc160, { 0x40 }, { 0x40 } }
  },
/* btest${alu32cond} $alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_btesti32_nosuf, { 0xc180, { 0x40 }, { 0x40 } }
  },
/* or${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_ori32_nosuf, { 0xc1a0, { 0x40 }, { 0x40 } }
  },
/* bmask${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_bmaski32_nosuf, { 0xc1c0, { 0x40 }, { 0x40 } }
  },
/* max${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_maxi32_nosuf, { 0xc1e0, { 0x40 }, { 0x40 } }
  },
/* bitset${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_bseti32_nosuf, { 0xc200, { 0x40 }, { 0x40 } }
  },
/* min${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_mini32_nosuf, { 0xc220, { 0x40 }, { 0x40 } }
  },
/* bitclear${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_bclri32_nosuf, { 0xc240, { 0x40 }, { 0x40 } }
  },
/* add${alu32cond} $alu32dreg,$alu32areg,$imm6_shl1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL1), 0 } },
    & ifmt_adds2i32_nosuf, { 0xc260, { 0x40 }, { 0x40 } }
  },
/* bitflip${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_bchgi32_nosuf, { 0xc280, { 0x40 }, { 0x40 } }
  },
/* add${alu32cond} $alu32dreg,$alu32areg,$imm6_shl2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL2), 0 } },
    & ifmt_adds4i32_nosuf, { 0xc2a0, { 0x40 }, { 0x40 } }
  },
/* add${alu32cond} $alu32dreg,$alu32areg,$imm6_shl3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL3), 0 } },
    & ifmt_adds8i32_nosuf, { 0xc2c0, { 0x40 }, { 0x40 } }
  },
/* add${alu32cond} $alu32dreg,$alu32areg,$imm6_shl4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL4), 0 } },
    & ifmt_adds16i32_nosuf, { 0xc2e0, { 0x40 }, { 0x40 } }
  },
/* signext${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_signexti32_nosuf, { 0xc300, { 0x40 }, { 0x40 } }
  },
/* neg${alu32cond} $alu32dreg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (IMM6), 0 } },
    & ifmt_negi32_nosuf, { 0xc320, { 0x40 }, { 0xf840 } }
  },
/* lsr${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_lsri32_nosuf, { 0xc340, { 0x40 }, { 0x40 } }
  },
/* msb${alu32cond} $alu32dreg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (IMM6), 0 } },
    & ifmt_msbi32_nosuf, { 0xc360, { 0x40 }, { 0xf840 } }
  },
/* shl${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_shli32_nosuf, { 0xc380, { 0x40 }, { 0x40 } }
  },
/* brev${alu32cond} $alu32dreg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (IMM6), 0 } },
    & ifmt_bitrevi32_nosuf, { 0xc3a0, { 0x40 }, { 0xf840 } }
  },
/* asr${alu32cond} $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_asri32_nosuf, { 0xc3c0, { 0x40 }, { 0x40 } }
  },
/* abs${alu32cond} $alu32dreg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (IMM6), 0 } },
    & ifmt_absi32_nosuf, { 0xc3e0, { 0x40 }, { 0xf840 } }
  },
/* adds$alu32cond $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_addsatr_nosuf, { 0xc500, { 0x0 }, { 0x60 } }
  },
/* subs$alu32cond $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_subsatr_nosuf, { 0xc520, { 0x0 }, { 0x60 } }
  },
/* shls$alu32cond $alu32dreg,$alu32areg,$alu32breg */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), 0 } },
    & ifmt_shlsatr_nosuf, { 0xc540, { 0x0 }, { 0x60 } }
  },
/* addscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL5), 0 } },
    & ifmt_adds5r_nosuf, { 0xc580, { 0x0 }, { 0x60 } }
  },
/* addscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL6), 0 } },
    & ifmt_adds6r_nosuf, { 0xc5a0, { 0x0 }, { 0x60 } }
  },
/* addscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL7), 0 } },
    & ifmt_adds7r_nosuf, { 0xc5c0, { 0x0 }, { 0x60 } }
  },
/* addscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl8 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL8), 0 } },
    & ifmt_adds8r_nosuf, { 0xc5e0, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL1), 0 } },
    & ifmt_subs1r_nosuf, { 0xc620, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL2), 0 } },
    & ifmt_subs2r_nosuf, { 0xc640, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL3), 0 } },
    & ifmt_subs3r_nosuf, { 0xc660, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL4), 0 } },
    & ifmt_subs4r_nosuf, { 0xc680, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL5), 0 } },
    & ifmt_subs5r_nosuf, { 0xc6a0, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL6), 0 } },
    & ifmt_subs6r_nosuf, { 0xc6c0, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL7), 0 } },
    & ifmt_subs7r_nosuf, { 0xc6e0, { 0x0 }, { 0x60 } }
  },
/* subscale$alu32cond $alu32dreg,$alu32areg,$alu32breg$shl8 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (ALU32BREG), OP (SHL8), 0 } },
    & ifmt_subs8r_nosuf, { 0xc700, { 0x0 }, { 0x60 } }
  },
/* adds$alu32cond $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_addsati_nosuf, { 0xc500, { 0x40 }, { 0x40 } }
  },
/* subs$alu32cond $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_subsati_nosuf, { 0xc520, { 0x40 }, { 0x40 } }
  },
/* shls$alu32cond $alu32dreg,$alu32areg,$imm6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6), 0 } },
    & ifmt_shlsati_nosuf, { 0xc540, { 0x40 }, { 0x40 } }
  },
/* add$alu32cond $alu32dreg,$alu32areg,$imm6_shl5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL5), 0 } },
    & ifmt_adds5i_nosuf, { 0xc580, { 0x40 }, { 0x40 } }
  },
/* add$alu32cond $alu32dreg,$alu32areg,$imm6_shl6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL6), 0 } },
    & ifmt_adds6i_nosuf, { 0xc5a0, { 0x40 }, { 0x40 } }
  },
/* add$alu32cond $alu32dreg,$alu32areg,$imm6_shl7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL7), 0 } },
    & ifmt_adds7i_nosuf, { 0xc5c0, { 0x40 }, { 0x40 } }
  },
/* add$alu32cond $alu32dreg,$alu32areg,$imm6_shl8 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL8), 0 } },
    & ifmt_adds8i_nosuf, { 0xc5e0, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl1 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL1), 0 } },
    & ifmt_subs1i_nosuf, { 0xc620, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl2 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL2), 0 } },
    & ifmt_subs2i_nosuf, { 0xc640, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl3 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL3), 0 } },
    & ifmt_subs3i_nosuf, { 0xc660, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl4 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL4), 0 } },
    & ifmt_subs4i_nosuf, { 0xc680, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl5 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL5), 0 } },
    & ifmt_subs5i_nosuf, { 0xc6a0, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl6 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL6), 0 } },
    & ifmt_subs6i_nosuf, { 0xc6c0, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl7 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL7), 0 } },
    & ifmt_subs7i_nosuf, { 0xc6e0, { 0x40 }, { 0x40 } }
  },
/* sub$alu32cond $alu32dreg,$alu32areg,$imm6_shl8 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, OP (ALU32COND), ' ', OP (ALU32DREG), ',', OP (ALU32AREG), ',', OP (IMM6_SHL8), 0 } },
    & ifmt_subs8i_nosuf, { 0xc700, { 0x40 }, { 0x40 } }
  },
/* add $alu48idreg,$alu48isreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48ISREG), ',', OP (OFFSET16), 0 } },
    & ifmt_add16i_nosuf, { 0xb400 }
  },
/* lea $alu48idreg,$pcrel16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (PCREL16), 0 } },
    & ifmt_lea32pc_relaxable, { 0xbfe0 }
  },
/* mov $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_moviu32_nosuf, { 0xb000 }
  },
/* cmn $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_cmniu32_nosuf, { 0xb020 }
  },
/* add $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_addiu32_nosuf, { 0xb040 }
  },
/* bic $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_biciu32_nosuf, { 0xb060 }
  },
/* mul $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_muliu32_nosuf, { 0xb080 }
  },
/* eor $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_eoriu32_nosuf, { 0xb0a0 }
  },
/* sub $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_subiu32_nosuf, { 0xb0c0 }
  },
/* and $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_andiu32_nosuf, { 0xb0e0 }
  },
/* not $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_notiu32_nosuf, { 0xb100 }
  },
/* ror $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_roriu32_nosuf, { 0xb120 }
  },
/* cmp $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_cmpiu32_nosuf, { 0xb140 }
  },
/* rsub $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_rsubiu32_nosuf, { 0xb160 }
  },
/* btest $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_btestiu32_nosuf, { 0xb180 }
  },
/* or $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_oriu32_nosuf, { 0xb1a0 }
  },
/* bmask $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_bmaskiu32_nosuf, { 0xb1c0 }
  },
/* max $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_maxiu32_nosuf, { 0xb1e0 }
  },
/* bitset $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_bsetiu32_nosuf, { 0xb200 }
  },
/* min $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_miniu32_nosuf, { 0xb220 }
  },
/* bitclear $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_bclriu32_nosuf, { 0xb240 }
  },
/* add $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_adds2iu32_shl1_nosuf, { 0xb260 }
  },
/* bitflip $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_bchgiu32_nosuf, { 0xb280 }
  },
/* add $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_adds4iu32_shl2_nosuf, { 0xb2a0 }
  },
/* add $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_adds8iu32_shl3_nosuf, { 0xb2c0 }
  },
/* add $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_adds16iu32_shl4_nosuf, { 0xb2e0 }
  },
/* signext $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_signextiu32_nosuf, { 0xb300 }
  },
/* neg $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_negiu32_nosuf, { 0xb320 }
  },
/* lsr $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_lsriu32_nosuf, { 0xb340 }
  },
/* msb $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_msbiu32_nosuf, { 0xb360 }
  },
/* shl $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_shliu32_nosuf, { 0xb380 }
  },
/* brev $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_bitreviu32_nosuf, { 0xb3a0 }
  },
/* asr $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_asriu32_nosuf, { 0xb3c0 }
  },
/* abs $alu48idreg,$offset16 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (OFFSET16), 0 } },
    & ifmt_absiu32_nosuf, { 0xb3e0 }
  },
/* lea $alu48idreg,$alu48pcrel */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48PCREL), 0 } },
    & ifmt_lea48_relaxed, { 0xe500 }
  },
/* j $alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IMMU), 0 } },
    & ifmt_j48_nosuf, { 0xe000 }
  },
/* jl $alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IMMU), 0 } },
    & ifmt_jl48_nosuf, { 0xe200 }
  },
/* ld $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_ldoff27_nosuf, { 0xe600 }
  },
/* st $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_stoff27_nosuf, { 0xe620 }
  },
/* ldh $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_ldhoff27_nosuf, { 0xe640 }
  },
/* sth $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_sthoff27_nosuf, { 0xe660 }
  },
/* ldb $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_ldboff27_nosuf, { 0xe680 }
  },
/* stb $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_stboff27_nosuf, { 0xe6a0 }
  },
/* ldsh $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_ldshoff27_nosuf, { 0xe6c0 }
  },
/* ldsb $alu48idreg,($mem48sreg+$mem48offset27) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), '+', OP (MEM48OFFSET27), ')', 0 } },
    & ifmt_ldsboff27_nosuf, { 0xe6e0 }
  },
/* ld.l $alu48idreg,($mem48sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), ')', 0 } },
    & ifmt_ldoffzero27, { 0xe600, { 0x0, 0x0 }, { 0xffff, 0x7ff } }
  },
/* st.l $alu48idreg,($mem48sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), ')', 0 } },
    & ifmt_stoffzero27, { 0xe620, { 0x0, 0x0 }, { 0xffff, 0x7ff } }
  },
/* ldh.l $alu48idreg,($mem48sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), ')', 0 } },
    & ifmt_ldhoffzero27, { 0xe640, { 0x0, 0x0 }, { 0xffff, 0x7ff } }
  },
/* sth.l $alu48idreg,($mem48sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), ')', 0 } },
    & ifmt_sthoffzero27, { 0xe660, { 0x0, 0x0 }, { 0xffff, 0x7ff } }
  },
/* ldb.l $alu48idreg,($mem48sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), ')', 0 } },
    & ifmt_ldboffzero27, { 0xe680, { 0x0, 0x0 }, { 0xffff, 0x7ff } }
  },
/* stb.l $alu48idreg,($mem48sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), ')', 0 } },
    & ifmt_stboffzero27, { 0xe6a0, { 0x0, 0x0 }, { 0xffff, 0x7ff } }
  },
/* ldsh.l $alu48idreg,($mem48sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), ')', 0 } },
    & ifmt_ldshoffzero27, { 0xe6c0, { 0x0, 0x0 }, { 0xffff, 0x7ff } }
  },
/* ldsb.l $alu48idreg,($mem48sreg) */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', '(', OP (MEM48SREG), ')', 0 } },
    & ifmt_ldsboffzero27, { 0xe6e0, { 0x0, 0x0 }, { 0xffff, 0x7ff } }
  },
/* ld $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_ldpcrel27_nosuf, { 0xe700, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* st $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_stpcrel27_nosuf, { 0xe720, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* ldh $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_ldhpcrel27_nosuf, { 0xe740, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* sth $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_sthpcrel27_nosuf, { 0xe760, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* ldb $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_ldbpcrel27_nosuf, { 0xe780, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* stb $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_stbpcrel27_nosuf, { 0xe7a0, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* ldsh $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_ldshpcrel27_nosuf, { 0xe7c0, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* ldsb $alu48idreg,$mem48pcrel27 */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (MEM48PCREL27), 0 } },
    & ifmt_ldsbpcrel27_nosuf, { 0xe7e0, { 0x0, 0xf800 }, { 0x0, 0xf800 } }
  },
/* add $alu48idreg,$alu48isreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48ISREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_add48i_nosuf, { 0xec00 }
  },
/* mov $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_movi48_nosuf, { 0xe800 }
  },
/* cmn $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_cmni48_nosuf, { 0xe820 }
  },
/* add $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_addi48_nosuf, { 0xe840 }
  },
/* bic $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_bici48_nosuf, { 0xe860 }
  },
/* mul $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_muli48_nosuf, { 0xe880 }
  },
/* eor $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_eori48_nosuf, { 0xe8a0 }
  },
/* sub $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_subi48_nosuf, { 0xe8c0 }
  },
/* and $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_andi48_nosuf, { 0xe8e0 }
  },
/* cmp $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_cmpi48_nosuf, { 0xe940 }
  },
/* rsub $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_rsubi48_nosuf, { 0xe960 }
  },
/* or $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_ori48_nosuf, { 0xe9a0 }
  },
/* max $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_maxi48_nosuf, { 0xe9e0 }
  },
/* min $alu48idreg,$alu48immu */
  {
    { 0, 0, 0, 0 },
    { { MNEM, ' ', OP (ALU48IDREG), ',', OP (ALU48IMMU), 0 } },
    & ifmt_mini48_nosuf, { 0xea20 }
  },
};

#undef A
#undef OPERAND
#undef MNEM
#undef OP

#ifndef CGEN_ASM_HASH_P
#define CGEN_ASM_HASH_P(insn) 1
#endif

#ifndef CGEN_DIS_HASH_P
#define CGEN_DIS_HASH_P(insn) 1
#endif

/* Return non-zero if INSN is to be added to the hash table.
   Targets are free to override CGEN_{ASM,DIS}_HASH_P in the .opc file.  */

static int
asm_hash_insn_p (insn)
     const CGEN_INSN *insn ATTRIBUTE_UNUSED;
{
  return CGEN_ASM_HASH_P (insn);
}

static int
dis_hash_insn_p (insn)
     const CGEN_INSN *insn;
{
  /* If building the hash table and the NO-DIS attribute is present,
     ignore.  */
  if (CGEN_INSN_ATTR_VALUE (insn, CGEN_INSN_NO_DIS))
    return 0;
  return CGEN_DIS_HASH_P (insn);
}

#ifndef CGEN_ASM_HASH
#define CGEN_ASM_HASH_SIZE 127
#ifdef CGEN_MNEMONIC_OPERANDS
#define CGEN_ASM_HASH(mnem) (*(unsigned char *) (mnem) % CGEN_ASM_HASH_SIZE)
#else
#define CGEN_ASM_HASH(mnem) (*(unsigned char *) (mnem) % CGEN_ASM_HASH_SIZE) /*FIXME*/
#endif
#endif

/* It doesn't make much sense to provide a default here,
   but while this is under development we do.
   BUFFER is a pointer to the bytes of the insn, target order.
   VALUE is the first base_insn_bitsize bits as an int in host order.  */

#ifndef CGEN_DIS_HASH
#define CGEN_DIS_HASH_SIZE 256
#define CGEN_DIS_HASH(buf, value) (*(unsigned char *) (buf))
#endif

/* The result is the hash value of the insn.
   Targets are free to override CGEN_{ASM,DIS}_HASH in the .opc file.  */

static unsigned int
asm_hash_insn (mnem)
     const char * mnem;
{
  return CGEN_ASM_HASH (mnem);
}

/* BUF is a pointer to the bytes of the insn, target order.
   VALUE is the first base_insn_bitsize bits as an int in host order.  */

static unsigned int
dis_hash_insn (buf, value)
     const char * buf ATTRIBUTE_UNUSED;
     CGEN_INSN_INT value ATTRIBUTE_UNUSED;
{
  return CGEN_DIS_HASH (buf, value);
}

/* Set the recorded length of the insn in the CGEN_FIELDS struct.  */

static void
set_fields_bitsize (CGEN_FIELDS *fields, int size)
{
  CGEN_FIELDS_BITSIZE (fields) = size;
}

/* Function to call before using the operand instance table.
   This plugs the opcode entries and macro instructions into the cpu table.  */

void
vc4_cgen_init_opcode_table (CGEN_CPU_DESC cd)
{
  int i;
  int num_macros = (sizeof (vc4_cgen_macro_insn_table) /
		    sizeof (vc4_cgen_macro_insn_table[0]));
  const CGEN_IBASE *ib = & vc4_cgen_macro_insn_table[0];
  const CGEN_OPCODE *oc = & vc4_cgen_macro_insn_opcode_table[0];
  CGEN_INSN *insns = xmalloc (num_macros * sizeof (CGEN_INSN));

  /* This test has been added to avoid a warning generated
     if memset is called with a third argument of value zero.  */
  if (num_macros >= 1)
    memset (insns, 0, num_macros * sizeof (CGEN_INSN));
  for (i = 0; i < num_macros; ++i)
    {
      insns[i].base = &ib[i];
      insns[i].opcode = &oc[i];
      vc4_cgen_build_insn_regex (& insns[i]);
    }
  cd->macro_insn_table.init_entries = insns;
  cd->macro_insn_table.entry_size = sizeof (CGEN_IBASE);
  cd->macro_insn_table.num_init_entries = num_macros;

  oc = & vc4_cgen_insn_opcode_table[0];
  insns = (CGEN_INSN *) cd->insn_table.init_entries;
  for (i = 0; i < MAX_INSNS; ++i)
    {
      insns[i].opcode = &oc[i];
      vc4_cgen_build_insn_regex (& insns[i]);
    }

  cd->sizeof_fields = sizeof (CGEN_FIELDS);
  cd->set_fields_bitsize = set_fields_bitsize;

  cd->asm_hash_p = asm_hash_insn_p;
  cd->asm_hash = asm_hash_insn;
  cd->asm_hash_size = CGEN_ASM_HASH_SIZE;

  cd->dis_hash_p = dis_hash_insn_p;
  cd->dis_hash = dis_hash_insn;
  cd->dis_hash_size = CGEN_DIS_HASH_SIZE;
}
