Library ieee;
use ieee.std_logic_1164.all;
use work.global.all;

-- Creation d'une entite Minimizer
entity Minimizer_1D_vectorless is

port (	input_value : in natural;	-- pixel d'entrée
	output_value : out natural);	-- pixel de sortie
end Minimizer_1D_vectorless;


-- Création d'une architecture comportementale d'un minimizer
architecture comportement of Minimizer_1D_vectorless is
	begin
	process(input_value)
	variable vect1 : vect_param ;	-- Création d'un vecteur
	variable min : natural;
		begin
		if (input_value'event) then
			vect1(1 to SIZE) := vect1(0 to SIZE-1);	-- On utilise le signal comme un registre à décalage
			vect1(0) := input_value;
			min := vect1(0);
			loop1: for index in 1 to SIZE loop
				if(vect1(index)<min) then
					min := vect1(index);
				end if;
			end loop loop1;
			output_value <= min;
		end if;
	end process;
end comportement;
