1 
以 QBF為主可處理不完全函數之布林比對技術 
計畫編號：NSC 98 -2221-E-030-016- 
執行期間：98年 8月 1日至 99年 7月 31日 
主持人：王國華 輔仁大學資訊工程學系副教授 
 
一、 摘要 
 本計畫將提出以 QBF (Quantified 
Boolean Formula) 技術為核心且可以
處理不完全描述函數  (incompletely 
specified functions) 之 布 林 比 對 
(Boolean matching) 演算法及相關之
CAD 工具。QBF 問題是布林滿足 
(Boolean Satisfiability – SAT) 問題的
一般化 (generalization)，現今之 QBF
解題工具大多以 SAT 工具為核心引擎，
由於許多先進技術被提出而且被實作
於 SAT 及 QBF 工具內，因此近年來
QBF 受到愈來愈多的關注，同時也已
成功地被應用來解決 許多 EDA 
(Electronic Design Automation) 問題，
例 如 ： reversible logic synthesis ， 
bounded model checking ，  design 
debugging， sequential test generation
及 minimum logic factoring。 
 布林比對用來檢查兩個具有相同
輸入個數的布林函數(電路)在輸入排
列 (input permutation) 及輸入/輸出相
設定  (input/output phase assignment) 
是否相等，此技術可被應用在技術映
成 (technology mapping) 及邏輯驗證 
(logic verification) 上。到目前為止，
即使已經有很多布林比對之研究成果
被提出，但是絕大多數的技術都只能
處 理 完 全 描 述 函 數  (completely 
specified functions)，而且不易擴充為可
處理不完全描述函數。因此，本計畫
將採取 QBF技巧來處理不完全描述函
數的布林比對問題並提出可行之布林
比對演算法。在本計畫中，我們將採
取 新 增 輔 助與 限制 (auxiliary and 
constraints)硬體電路的模式將布林比
對問題轉換成一 QBF 式子  (circuit 
CNF)，隨後利用先進之 QBF工具針對
所產生之 QBF式子求解以找到可能之
映射解 (feasible mapping solution)。我
們期望此計畫完成後，可以開發出非
常有效率可處理不完全描述函數的布
林比對演算法及CAD工具；除此之外，
也希望累積我們在 QBF 應用於 EDA
領域的研究經驗，進而提昇未來之研
發能量。 
 This project aims at proposing a 
QBF-based Boolean matching algorithm 
and developing the CAD tool for 
handling Boolean functions with don’t 
cares. Quantified Boolean formula (QBF) 
is a generalization of Boolean 
satisfiability (SAT) problem. Most of 
state-of-the-art QBF tools use modern 
SAT solvers as the core engine. Due to 
many advanced techniques proposed for 
SAT and QBF solvers, in recent years 
QBF gained more and more notices and 
had been successfully applied in many 
EDA (Electronic Design Automation) 
issues like reversible logic synthesis, 
bounded model checking, design 
debugging, sequential test generation, 
and minimum logic factoring. 
 Boolean matching is to check the 
equivalence of two target functions 
(circuits) under input permutation and 
input/output phase assignment. It can be 
applied in technology mapping and logic 
verification. In the past decades, even 
though many prior techniques had been 
3 
的電路(以下簡稱 P電路)，藉此來找出
一組輸入的對應關係。為了使找出來
的對應關係能夠一對一，必須額外對 P
電路的控制做限制，且對 Miter做了些
改變以達成實驗目的，作法為：把原
本的 Miter後面再接上 Inverter，如圖
2.3所示。 
圖 2.3：為整個實驗所作成之電路 
 把輸出設定為 1 時，看看能否找
到一組控制訊號 C，也就是 F、G輸入
的對應關係，使得所有輸入訊號在任
何的輸入組合情況下都會成立，為了
限制找到的對應關係為一對一而額外
加了限制電路 Q。 
 P 電路主要是用多工器組合而成
的，假設有 n 個輸入，其組成是由 n
個 n-to-1的多工器加上 n個 2-to-1的多
工器組合出來的，而這些 n-to-1 多工
器主要分兩種，一種是 é ùnlg 條的控制
線(如圖 2.4)，一種是 n條的控制線(如
圖 2.5)，前者以下簡稱 MUX1，後者以
下簡稱 MUX2，接法如圖 2.4所示。 
 
 
 
 
圖 2.4：MUX1， é ùnk lg=  
 
圖 2.5：MUX2的電路接法 
 MUX2的行為方式是：假設選擇
第 fx 條的輸入線，且 1 £  f £  n，那
麼只要將 fc 設為 1，而其他控制線
fkCck ¹Î ， 設定為 0即可。 
x1
xn
C11 C1k
MUX
...
...
. . .
. . .
MUX
...
. . .
Cn1 Cnk. . .
... ...
P1
Pn
y1
yn
...
MUX
MUX
 
圖 2.6：P電路圖，其中 k值跟隨MUX1或是  
 MUX2而定 
 P 電路的意義為，假設 1y 有可能
對應到 1x 到 nx 之間的其中一個輸入，
那就可將 1x 到 nx 接一個多工器來選擇
可以通過的輸入，但還必須考慮有可
能對應到這個輸入的正或負。 
 加上 P 電路來尋找輸入的對應關
係以後，必需限制找出的對應關係為
一對一，所以加入了一塊限制 Q，由
於限制部分的電路太大，因此在加限
制的時候就直接將這部分的電路轉換
成 SAT的 instance，底下將分別對兩種
MUX的限制做介紹： 
1 MUX1 總共有 n 組控制的輸入，
每一組都有 é ùnlg 個控制輸入，必
須確定任兩組控制訊號不會選到
相同的輸入，還有限制不存在的控
制訊號不能出現，因為並不是所有
的輸入數都剛好是 2的次方，例如
有 3個輸入，那麼就不能讓選擇第
x1
xn
c1 ck
O
MUX
...
...
. . .
. . .
F
GP
...
...
...
...
x1..
xn
c1..
ck
...
Q 1
O
Miter
...
...
...
...
......
5 
Equivalence & Non- Equivalence 
symmetric signature 以 及 Single 
Variable symmetric signature。以下將對
這些特徵值做一個概括的介紹。 
 
A. Functional Symmetric Signatures 
 給定一個函數 f 以及他的輸入集
合 X，對此函數 f 的一個正向輸入 xi
取 cofactor 的定義為： ix ∈ X，
( )nix xxxff i ,,1,,1 LL == 。同理對此
函數 f的一個負向輸入 ix 取 cofactor為
( )nix xxxff i ,,0,,1 LL == 。對於輸入
集合 X 內的任意兩個輸入 ix 以及 jx 的
cofactor，有許多不同形式的相等關係。
其中 non-equivalence symmetry表示法
為 NE( ix , jx ), 其關係為 jiji xxxx ff = ，
而 equivalence symmetry (E)以及 single 
variable symmetry (S.V.)的關係則為
jiji xxxx
ff = 以及
jiji xxxx
ff = 。底下的表
將這些對稱資訊做一個整理。 
表 2.1：布林函數的對稱關係 
 有了這些對稱資訊後，我們可以
使用這些資訊來算出一些特徵值，再
利用特徵值來排除掉不可能的對應關
係，以降低布林比對時的搜尋空間，
進而減少所需要的執行時間來加速比
對的過程。相關之特徵值內容請參考
[6]。 
B. Binate & Unate Signature 
 在邏輯函數中，可以將函數的輸
入部分簡單分為四個群組，分別是
positive unate、negative unate、binate、
以及非 support。Positive unate的輸入
指的是當此輸入為 1的時候所找出的
函數，可以涵蓋當此輸入為 0時找出
的函數，而 Negative unate則是剛好與
positive unate相反。當一個函數輸入不
屬於 unate的情況時則稱為 binate。而
非 support則是這個輸入的值不管如何
改變對於整個函數都不會影響。 
Positive unate: 
ii xx
ff Í  
Negative unate: 
ii xx
ff Ê  
Non-support : 
ii xx
ff =  
 當兩個函數要做比對的時候，可
以利用這些特性來區分出兩個函數的
每一個輸入的對應關係，可利用的關
係有：屬於 positive unate的輸入只能
對應到 positive unate的輸入，同理可
得屬於 negative unate的輸入也就只能
對應到 negative unate的輸入，binate
以及非 support的輸入則分別對應到
binate以及非 support的輸入。 
 若加上考慮輸入的 Phase變化，屬
於 positive unate 的輸入則只能對應到
positive unate 群組的正向輸入或是
negative unate 群組的負向輸入，同理
可得屬於 negative unate的輸入只可以
對應到 positive unate群組的負向輸入
或是 negative unate群組的正向輸入。
因此可以減少許多不可能的解。 
(2) 特徵值的功用： 
 加入特徵值主要是希望在求解之
前能夠先排除不可能的對應關係，以
利加速求解的效率，並且用來化簡 P
使整個電路變小，節省空間，至於特
徵值如何化簡 P我們用一個範例來說
明。 
7 
 使用 MUX2 組合成而的大型多工
器：產生一個 n-to-1 的多工器的時間
複雜度為Ｏ(n*lg n)，因此產生整個大
型多工器的時間複雜度為Ｏ( nn lg2 )。
為了限制找出來的關係能夠一對一，
也就是說不能選擇對應同一訊號線，
所花費的時間複雜度為Ｏ( 3n )。以一個
節點(node)為基本單位，則產生一個
2-to-1的多工器需要 3個節點，產生一
個 n-to-1的多工器需要 n+(n-1)個節點，
產生一個大型多工器則需 2 2n -n+3*n 
= 2 2n  +2n個節點。 
(2) Run sKizzo： 
 sKizzo是一個解 QBF之工具，在
本實驗中只是引用此工具做為解題引
擎，故時間複雜度當成Ｏ(1)。 
 
Reference: 
[1] J. Marques-Silva and K. A. Sakallah, 
“GRASP: A Search Algorithm for 
Propositional Satisfiability,” IEEE 
Transactions on Computer-Aided 
Design, Vol. 48, No. 5, pp. 506-521, 
May 1999.  
[2] J. Marques-Silva and T. Glass, 
“Combinational Equivalence 
Checking Using Satisfiability and 
Recursive Learning,” in Proc. of the 
Design and Test in Europe 
Conference (DATE-99), pp. 145-249, 
1999. 
[3] M. W. Moskewicz, C. F. Madigan, Y. 
Zhao, L. Zhang, and S. Malik, 
“Chaff: Engineering an Efficient 
SAT Solver,” in Proc. of Design 
Automation Conference, pp. 530-535, 
June, 2001. 
[4] H. Zhang, “SATO: An Efficient 
Propositional Prover,” in Proc. of 
International Conference on 
Automated Deduction, July 1997. 
[5] J. P. Marques-Silva and K. A. 
Sakallah, “Boolean Satisfiability in 
Electronic Design Automation,” in 
Proc. of Design Automation 
Conference,  pp. 675-680, June, 
2000. 
[6] J. Marques-Silva, “Practical 
Applications of Boolean 
Satisfiability,” in Proc. of 
International Workshop on Discrete 
Event Systems (WODES), pp. 74-80, 
May 2008.  
[7] G. Audemard, P. Bertoi, A. Cimatti, 
A. Kornilowicz, and R. Sebastiani, 
“A SAT Based Approach for Solving 
Formulas over Boolean and Linear 
Mathematical Propositions,’’ in 
International Conference on 
Automated Deduction, pp. 195-210, 
2002.  
[8] N. Een and N. Sorensson, 
“Transforming Pseudo-Boolean 
Constraints into SAT,’’ Journal on 
Satisfiability, Boolean Modeling and 
Computation, Vol. 2, March 2006.  
[9] F. Heras, J. Larrosa, and A. Oliveras, 
“MiniMaxSAT: a New Weighted 
Max-SAT Solver,’ in International 
Conference on Theory and 
Applications of Satisfiability Testing, 
pp. 41-55, May 2007. 
[10] C. M. Li, F. Manya, and J. Planes, 
“New Inference Rules for Max-SAT,” 
Journal of Artificial Intelligence 
Research, Vol. 30, pp. 321-359, 
2007. 
9 
(NSC-96-2221-E-030-014-MY2) 
[23] K.H. Wang and Chung-Ming Chan, 
“SAT Based Boolean Matching for 
Incompletely Specified Functions,’’ 
in Proc. of the Workshop on 
Synthesis and System Integration of 
Mixed Information Technologies 
(SASIMI-07), pp. 381 – 388, October 
2007. (NSC-95-2215-E-030-022) 
[24] K. H. Wang, “Exploiting K-Distance 
Signatures for Boolean Matching and 
G-Symmetry Detection,” in Proc. of 
Design Automation Conference 
(DAC-06), pp. 516-521, July 2006. 
(NSC-94-2215-E-030-006) 
[25] K. H. Wang and T. T.  Hwang, 
“Boolean Matching for Incompletely 
Specified Functions,” IEEE 
Transaction on 
Computer-Aided-Design of 
Integrated Circuits and Systems, Vol. 
16. , No. 2., pp. 160-168, Febraruary, 
1997. 
[26] K. H. Wang and T. T.  Hwang, 
“Exploiting Communication 
Complexity in Boolean Matching,” 
IEEE Transaction on 
Computer-Aided-Design of 
Integrated Circuits and Systems, Vol. 
15. , No. 10., pp. 1249-1256, October, 
1996. 
[27] F. Mailhot and G. De Micheli. 
“Technology Mapping Using 
Boolean Matching and Don't care 
Sets,” in Proc. of  European Design 
Automation Conerence, pp. 212-216, 
1990. 
[28] L. Benini and G. De. Micheli. “A 
Survey of Boolean Matching 
Techniques for Library Binding,”  
ACM Trans. Design Automation of 
Electronic Systems, Vol. 2, No. 3, pp. 
193-226, July 1997. 
[29] H. Savoj, M. J. Silva, R K. Brayton, 
and A. Sangiovanni-Vincentelli, 
“Boolean Mathcing in Logic 
Synthesis,” in Proc. of  European 
Design Automation Conerenc. pp. 
168-174,1992. 
[30] U. Hinsberger and R. Koll, “Boolean 
Matching for Large Libraries.” in 
Proc. of Design Automation 
Confernece., pp. 206-211,1998. 
[31] J. Cong and Y.-Y. Hwang., ”Boolean 
Matching for LUT-based Logic 
Blocks with Applications to 
Architecture Evaluation and 
Technology Mapping,” IEEE Trans. 
Computer-Aided Design, Vol. 20, 
No.9, pp. 1077-1090, Sep. 2001. 
[32] D. I. Cheng and M. Marek Sadowska. 
“Verifying Equivalence of Functions 
with Unknown Input 
Correspondence.,” in Proc. of 
European Design Automation 
Conference, pp. 81-85, Feb. 1993. 
[33] J. Mohnke and S. Malik. 
“Permutation and Phase Independent 
Boolean Comparison,” 
INTEGRATION - the VLSI, Journal, 
pp.109-129, 1993. 
[34] J. Ciric and C. Sechen. “Efficient 
Canonical Form for Boolean 
Matching of Complex Functions in 
Large Library,”  IEEE Trans. 
Computer-Aided Design, Vol. 22, No. 
5, pp. 535-544, May 2003. 
[35] D. Debnath and T. Sasso, “Efficient 
Computation of Canonical Form for 
Boolean Matching in Large 
Libraries, ” in Proc. of ASP Design 
Automation Conference. pp. 359-362, 
表 Y04 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                       99 年 6 月 23 日 
報告人姓名 王國華 服務機構
及職稱 
輔仁大學資工系 
副教授 
     時間 
會議 
     地點 
99 年 6 月 13 日~ 6 月 18 日
美國、加州、安那海姆 
本會核定
補助文號
NSC 98-2221-E-030-016- 
會議 
名稱 
 (中文) 第 47 屆設計自動化會議 
 (英文)  47th Design Automation Conference (DAC-2010) 
發表 
論文 
題目 
 (中文) BooM: 以抽象及動態學習為主之布林比對決策程序  
 (英文) BooM: A Decision Procedure for Boolean Matching with Abstraction 
and Dynamic Learning 
一、 參加會議經過 
今年(2010)舉辦之設計自動化會議(Design Automation Conference - DAC-2010)為第 47 屆，
會議地點在美國安那海姆市，會議日期為 6/13 日至 6/18 日。DAC 與 ICCAD (International 
Conference on Computer-Aided Design)並列為 全球 VLSI/CAD 研究領域最先進之會議，會議總
共舉辦 6 天，除了 3 天的 technical session 外(6/15~6/17)，會場同時有將近 200 家之廠商參與，
展示最先進之研究技術及相關 EDA 工具。其中本人參加之 2 場 keynote 演講，分別為 6/15 日
由 GLOBALFOUNDRIES 公司 CEO Sachin S. Satnekar 主講 Opening Remarks，題目是『From 
Contract to  Collaboration: Delivering a New Approach to Foundry』及6/16日由 IBM Fellow & VP 
Bernard S. Meyerson 主講，題目是『Echoes of DAC’s Past: From Prediction to Realization, and 
Watts Next?』，6/15~6/17 日有 54 場 Technical Sessions，本人也參加了幾場 sessions。 
二、 與會心得 
本次 DAC 會議全世界有 607 篇論文投稿，總共接受 148 篇，接受率為 24%，臺灣有 15
篇論文，在全世界之 EDA 研究中，誠屬難能可貴。本研究團隊之論文以口頭方式發表在
technical session 30 (Logic Synthesis is Alive and Kicking), 會中與來自世界各地之學者作各種
學術交流，獲益良多。 
三、 建議 
本篇論文參與發表之場次，主要討論在 logic synthesis方面之先進技術，包括SAT-based NPN 
Boolean Matching、ATPG-based circuit compression 與 Boolean method for increasing fault 
tolerance of FPGA 之技術，其中 SAT-based 與 ATPG-based 技術已廣泛應用在 VLSI/CAD 的問
題上，國內已有相當不錯之研究成果同時發表在此 session，本人認為持續關注此兩項技術及
其應用，仍然是一個值得研究的重點方向，僅提供國內 VLSI/CAD 相關研究學者參考。 
四、 攜回資料名稱及內容 
論文集 DVD 一片 (1964-2010)。 
五、 其他 
DAC-2010 Final Program。 
 
 
附件三
 
98年度專題研究計畫研究成果彙整表 
計畫主持人：王國華 計畫編號：98-2221-E-030-016- 
計畫名稱：以 QBF 為主可處理不完全函數之布林比對技術 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 0% 無 
研究報告/技術報告 1 1 100%  
研討會論文 0 0 0% 
篇 
無 論文著作 
專書 0 0 0%  無 
申請中件數 0 0 0% 無 專利 已獲得件數 0 0 0% 件 無 
件數 0 0 0% 件 無 
技術移轉 
權利金 0 0 0% 千元 無 
碩士生 3 3 100%  
博士生 0 0 0% 無 
博士後研究員 0 0 0% 無 
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 0% 
人次 
無 
期刊論文 0 0 0% 無 
研究報告/技術報告 1 1 50%  
研討會論文 2 2 50% 
篇 
 
論文著作 
專書 0 0 0% 章/本 無 
申請中件數 0 0 0% 無 專利 已獲得件數 0 0 0% 件 無 
件數 0 0 0% 件 無 
技術移轉 
權利金 0 0 0% 千元 無 
碩士生 3 3 100%  
博士生 0 0 0% 無 
博士後研究員 0 0 0% 無 
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 0% 
人次 
無 
 
