TimeQuest Timing Analyzer report for teste_uart
Thu Jul  5 15:03:14 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_divider:clk_divider|clk_out'
 14. Slow 1200mV 85C Model Setup: 'LCD1602:LCD1602|clkr'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'clk_divider:clk_divider|clk_out'
 17. Slow 1200mV 85C Model Hold: 'LCD1602:LCD1602|clkr'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'LCD1602:LCD1602|clkr'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'
 34. Slow 1200mV 0C Model Setup: 'LCD1602:LCD1602|clkr'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'
 37. Slow 1200mV 0C Model Hold: 'LCD1602:LCD1602|clkr'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'LCD1602:LCD1602|clkr'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'
 53. Fast 1200mV 0C Model Setup: 'LCD1602:LCD1602|clkr'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'
 56. Fast 1200mV 0C Model Hold: 'LCD1602:LCD1602|clkr'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'LCD1602:LCD1602|clkr'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; teste_uart                                         ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE10F17C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_divider:clk_divider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:clk_divider|clk_out } ;
; LCD1602:LCD1602|clkr            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCD1602:LCD1602|clkr }            ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                              ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                           ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; 182.48 MHz ; 182.48 MHz      ; clk                             ;                                                ;
; 337.95 MHz ; 337.95 MHz      ; clk_divider:clk_divider|clk_out ;                                                ;
; 481.46 MHz ; 402.09 MHz      ; LCD1602:LCD1602|clkr            ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -4.480 ; -57.673       ;
; clk_divider:clk_divider|clk_out ; -1.959 ; -55.830       ;
; LCD1602:LCD1602|clkr            ; -1.077 ; -9.270        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -0.085 ; -0.085        ;
; clk_divider:clk_divider|clk_out ; 0.453  ; 0.000         ;
; LCD1602:LCD1602|clkr            ; 0.509  ; 0.000         ;
+---------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -49.097       ;
; clk_divider:clk_divider|clk_out ; -1.487 ; -59.480       ;
; LCD1602:LCD1602|clkr            ; -1.487 ; -35.688       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                       ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.480 ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.081     ; 5.400      ;
; -4.382 ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.081     ; 5.302      ;
; -4.332 ; LCD1602:LCD1602|counter[3]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.081     ; 5.252      ;
; -4.236 ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.081     ; 5.156      ;
; -4.186 ; LCD1602:LCD1602|counter[5]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.081     ; 5.106      ;
; -4.091 ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.081     ; 5.011      ;
; -3.656 ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.576      ;
; -3.549 ; LCD1602:LCD1602|counter[7]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.469      ;
; -3.513 ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.433      ;
; -3.398 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.318      ;
; -3.297 ; LCD1602:LCD1602|counter[9]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.217      ;
; -3.201 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.121      ;
; -3.198 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.118      ;
; -3.179 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 4.099      ;
; -3.104 ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.081     ; 4.024      ;
; -3.020 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.940      ;
; -3.020 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.940      ;
; -2.873 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.793      ;
; -2.850 ; LCD1602:LCD1602|counter[11]         ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.770      ;
; -2.844 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.764      ;
; -2.822 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.742      ;
; -2.643 ; LCD1602:LCD1602|counter[12]         ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.563      ;
; -2.529 ; LCD1602:LCD1602|counter[13]         ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.449      ;
; -2.525 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.445      ;
; -2.497 ; LCD1602:LCD1602|counter[14]         ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.081     ; 3.417      ;
; -2.442 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.574     ; 2.869      ;
; -2.391 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.311      ;
; -2.329 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.249      ;
; -2.329 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.249      ;
; -2.329 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.249      ;
; -2.329 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.249      ;
; -2.329 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.249      ;
; -2.329 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.249      ;
; -2.329 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.249      ;
; -2.329 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.249      ;
; -2.329 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.249      ;
; -2.329 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.249      ;
; -2.329 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.249      ;
; -2.329 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.249      ;
; -2.232 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.152      ;
; -2.132 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.052      ;
; -2.129 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.049      ;
; -2.129 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.049      ;
; -2.129 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.049      ;
; -2.129 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.049      ;
; -2.129 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.049      ;
; -2.129 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.049      ;
; -2.129 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.049      ;
; -2.129 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.049      ;
; -2.129 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.049      ;
; -2.129 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.049      ;
; -2.129 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.049      ;
; -2.129 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.049      ;
; -2.110 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.030      ;
; -2.110 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.030      ;
; -2.110 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.030      ;
; -2.110 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.030      ;
; -2.110 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.030      ;
; -2.110 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.030      ;
; -2.110 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.030      ;
; -2.110 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.030      ;
; -2.110 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.030      ;
; -2.110 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.030      ;
; -2.110 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.030      ;
; -2.110 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.030      ;
; -1.950 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:clk_divider|clk_out'                                                                                                                       ;
+--------+--------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.959 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 3.316      ;
; -1.882 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.802      ;
; -1.872 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.792      ;
; -1.809 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.sending ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.728      ;
; -1.806 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.sending ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.725      ;
; -1.724 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[7]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.079     ; 2.646      ;
; -1.724 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[6]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.079     ; 2.646      ;
; -1.724 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[5]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.079     ; 2.646      ;
; -1.724 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.079     ; 2.646      ;
; -1.724 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[2]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.079     ; 2.646      ;
; -1.724 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[3]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.079     ; 2.646      ;
; -1.724 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[1]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.079     ; 2.646      ;
; -1.724 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[0]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.079     ; 2.646      ;
; -1.670 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.590      ;
; -1.663 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.583      ;
; -1.662 ; uart_tx:uart_tx|dataA[1]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.355      ; 3.018      ;
; -1.634 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.554      ;
; -1.632 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.552      ;
; -1.629 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.549      ;
; -1.610 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.sending ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.529      ;
; -1.603 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.523      ;
; -1.600 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.520      ;
; -1.588 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.945      ;
; -1.552 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.472      ;
; -1.547 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.467      ;
; -1.544 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.464      ;
; -1.544 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.464      ;
; -1.543 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.463      ;
; -1.541 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.461      ;
; -1.540 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.460      ;
; -1.521 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.441      ;
; -1.518 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.438      ;
; -1.497 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.417      ;
; -1.481 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.402      ;
; -1.478 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.398      ;
; -1.466 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.386      ;
; -1.466 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.386      ;
; -1.463 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.383      ;
; -1.452 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.373      ;
; -1.445 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.365      ;
; -1.445 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.365      ;
; -1.441 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.361      ;
; -1.418 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.sending ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.337      ;
; -1.399 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[0]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.319      ;
; -1.385 ; uart_tx:uart_tx|dataA[5]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.355      ; 2.741      ;
; -1.375 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.296      ;
; -1.372 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.293      ;
; -1.371 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.292      ;
; -1.370 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.291      ;
; -1.348 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.268      ;
; -1.345 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.265      ;
; -1.344 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.264      ;
; -1.340 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.261      ;
; -1.333 ; uart_tx:uart_tx|dataA[0]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.355      ; 2.689      ;
; -1.315 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.236      ;
; -1.294 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.213      ;
; -1.294 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.213      ;
; -1.294 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.213      ;
; -1.294 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.213      ;
; -1.294 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.213      ;
; -1.294 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.213      ;
; -1.294 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.213      ;
; -1.292 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.357      ; 2.650      ;
; -1.286 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.206      ;
; -1.284 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.205      ;
; -1.279 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.199      ;
; -1.275 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.sending ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.195      ;
; -1.263 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[6]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.184      ;
; -1.262 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[2]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.183      ;
; -1.259 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.179      ;
; -1.251 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[1]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.172      ;
; -1.251 ; uart_tx:uart_tx|dataA[2]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.355      ; 2.607      ;
; -1.239 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.159      ;
; -1.235 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.155      ;
; -1.231 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.151      ;
; -1.220 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[5]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.140      ;
; -1.219 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[7]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.139      ;
; -1.200 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.120      ;
; -1.176 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[3]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.097      ;
; -1.158 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[7]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.079      ;
; -1.158 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[6]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.079      ;
; -1.158 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[5]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.079      ;
; -1.158 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.079      ;
; -1.158 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[2]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.079      ;
; -1.158 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[3]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.079      ;
; -1.158 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[1]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.079      ;
; -1.158 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[0]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.079      ;
; -1.156 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.076      ;
; -1.153 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.073      ;
; -1.152 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.072      ;
; -1.152 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[5]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.072      ;
; -1.151 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[7]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.071      ;
; -1.148 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.068      ;
; -1.120 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.done    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.040      ;
; -1.103 ; uart_tx:uart_tx|dataA[4]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.355      ; 2.459      ;
; -1.096 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[3]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.017      ;
; -1.091 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.done    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.011      ;
; -1.042 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[6]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 1.963      ;
; -1.041 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[2]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 1.962      ;
; -1.038 ; uart_tx:uart_tx|dataA[6]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.355      ; 2.394      ;
+--------+--------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCD1602:LCD1602|clkr'                                                                                                     ;
+--------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.077 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.998      ;
; -1.004 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.925      ;
; -1.003 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.924      ;
; -0.919 ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.840      ;
; -0.882 ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.803      ;
; -0.842 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.763      ;
; -0.798 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.718      ;
; -0.798 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.719      ;
; -0.797 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.717      ;
; -0.794 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.715      ;
; -0.766 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.686      ;
; -0.765 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.685      ;
; -0.752 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.673      ;
; -0.744 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.665      ;
; -0.742 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.663      ;
; -0.723 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.644      ;
; -0.722 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.643      ;
; -0.714 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.635      ;
; -0.686 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.607      ;
; -0.664 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.584      ;
; -0.638 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.558      ;
; -0.622 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.543      ;
; -0.616 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.536      ;
; -0.585 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.506      ;
; -0.584 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.505      ;
; -0.561 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.482      ;
; -0.555 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.476      ;
; -0.530 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.451      ;
; -0.522 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.443      ;
; -0.521 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.442      ;
; -0.439 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.360      ;
; -0.412 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.333      ;
; -0.400 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.321      ;
; -0.373 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.293      ;
; -0.357 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.277      ;
; -0.350 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.271      ;
; -0.342 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.263      ;
; -0.332 ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.253      ;
; -0.310 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.230      ;
; -0.298 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.219      ;
; -0.269 ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.189      ;
; -0.251 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.172      ;
; -0.223 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.143      ;
; -0.217 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.137      ;
; -0.201 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.121      ;
; -0.184 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.105      ;
; -0.174 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.095      ;
; -0.173 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.094      ;
; -0.173 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.094      ;
; -0.163 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.083      ;
; -0.163 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.084      ;
; -0.163 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.084      ;
; -0.160 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.081      ;
; -0.159 ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.079      ;
; -0.157 ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.078      ;
; -0.156 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.077      ;
; -0.156 ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.077      ;
; -0.152 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 1.073      ;
; -0.119 ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 1.039      ;
; 0.022  ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.081     ; 0.898      ;
; 0.026  ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.080     ; 0.895      ;
+--------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                           ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.085 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; 0.000        ; 2.617      ; 3.035      ;
; 0.116  ; LCD1602:LCD1602|clkr                ; LCD1602:LCD1602|clkr                ; LCD1602:LCD1602|clkr            ; clk         ; 0.000        ; 2.617      ; 3.236      ;
; 0.285  ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; -0.500       ; 2.617      ; 2.905      ;
; 0.494  ; LCD1602:LCD1602|clkr                ; LCD1602:LCD1602|clkr                ; LCD1602:LCD1602|clkr            ; clk         ; -0.500       ; 2.617      ; 3.114      ;
; 0.735  ; LCD1602:LCD1602|counter[15]         ; LCD1602:LCD1602|counter[15]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.028      ;
; 0.735  ; LCD1602:LCD1602|counter[13]         ; LCD1602:LCD1602|counter[13]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.028      ;
; 0.735  ; LCD1602:LCD1602|counter[5]          ; LCD1602:LCD1602|counter[5]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.028      ;
; 0.735  ; LCD1602:LCD1602|counter[3]          ; LCD1602:LCD1602|counter[3]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.028      ;
; 0.735  ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|counter[1]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.028      ;
; 0.736  ; LCD1602:LCD1602|counter[11]         ; LCD1602:LCD1602|counter[11]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.029      ;
; 0.737  ; LCD1602:LCD1602|counter[9]          ; LCD1602:LCD1602|counter[9]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737  ; LCD1602:LCD1602|counter[7]          ; LCD1602:LCD1602|counter[7]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737  ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|counter[6]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.738  ; LCD1602:LCD1602|counter[14]         ; LCD1602:LCD1602|counter[14]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738  ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|counter[4]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738  ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|counter[2]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.739  ; LCD1602:LCD1602|counter[12]         ; LCD1602:LCD1602|counter[12]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739  ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|counter[10]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739  ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|counter[8]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.743  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.744  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.746  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.749  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.760  ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|counter[0]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.769  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.062      ;
; 0.948  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.970  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.263      ;
; 1.089  ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|counter[2]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.382      ;
; 1.090  ; LCD1602:LCD1602|counter[5]          ; LCD1602:LCD1602|counter[6]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.383      ;
; 1.090  ; LCD1602:LCD1602|counter[13]         ; LCD1602:LCD1602|counter[14]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.383      ;
; 1.090  ; LCD1602:LCD1602|counter[3]          ; LCD1602:LCD1602|counter[4]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.383      ;
; 1.091  ; LCD1602:LCD1602|counter[11]         ; LCD1602:LCD1602|counter[12]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091  ; LCD1602:LCD1602|counter[9]          ; LCD1602:LCD1602|counter[10]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091  ; LCD1602:LCD1602|counter[7]          ; LCD1602:LCD1602|counter[8]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.384      ;
; 1.098  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.098  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.098  ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|counter[1]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.098  ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|counter[7]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.099  ; LCD1602:LCD1602|counter[14]         ; LCD1602:LCD1602|counter[15]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099  ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|counter[5]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099  ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|counter[3]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100  ; LCD1602:LCD1602|counter[12]         ; LCD1602:LCD1602|counter[13]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100  ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|counter[11]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100  ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|counter[9]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.107  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107  ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|counter[2]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.107  ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|counter[8]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.108  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108  ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|counter[6]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108  ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|counter[4]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109  ; LCD1602:LCD1602|counter[12]         ; LCD1602:LCD1602|counter[14]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109  ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|counter[12]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109  ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|counter[10]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.110  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.110  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.116  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.119  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.412      ;
; 1.220  ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|counter[3]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.513      ;
; 1.220  ; LCD1602:LCD1602|counter[3]          ; LCD1602:LCD1602|counter[5]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.513      ;
; 1.221  ; LCD1602:LCD1602|counter[5]          ; LCD1602:LCD1602|counter[7]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.514      ;
; 1.221  ; LCD1602:LCD1602|counter[13]         ; LCD1602:LCD1602|counter[15]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.514      ;
; 1.221  ; LCD1602:LCD1602|counter[11]         ; LCD1602:LCD1602|counter[13]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.514      ;
; 1.222  ; LCD1602:LCD1602|counter[9]          ; LCD1602:LCD1602|counter[11]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.515      ;
; 1.222  ; LCD1602:LCD1602|counter[7]          ; LCD1602:LCD1602|counter[9]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.515      ;
; 1.229  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.522      ;
; 1.229  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.522      ;
; 1.229  ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|counter[4]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.522      ;
; 1.230  ; LCD1602:LCD1602|counter[5]          ; LCD1602:LCD1602|counter[8]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.230  ; LCD1602:LCD1602|counter[3]          ; LCD1602:LCD1602|counter[6]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.231  ; LCD1602:LCD1602|counter[11]         ; LCD1602:LCD1602|counter[14]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.231  ; LCD1602:LCD1602|counter[9]          ; LCD1602:LCD1602|counter[12]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.231  ; LCD1602:LCD1602|counter[7]          ; LCD1602:LCD1602|counter[10]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.232  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.525      ;
; 1.238  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.531      ;
; 1.238  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.531      ;
; 1.238  ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|counter[3]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.531      ;
; 1.238  ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|counter[9]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.531      ;
; 1.239  ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|counter[7]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.532      ;
; 1.239  ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|counter[5]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.532      ;
; 1.240  ; LCD1602:LCD1602|counter[12]         ; LCD1602:LCD1602|counter[15]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.240  ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|counter[13]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.240  ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|counter[11]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.241  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.247  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247  ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|counter[4]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.247  ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|counter[10]         ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248  ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|counter[8]          ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.541      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:clk_divider|clk_out'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.453 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|ready          ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 0.746      ;
; 0.486 ; uart_tx:uart_tx|state.done     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.779      ;
; 0.502 ; uart_rx:uart_rx|data[5]        ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.795      ;
; 0.528 ; uart_rx:uart_rx|data[2]        ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.821      ;
; 0.528 ; uart_rx:uart_rx|data[1]        ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.821      ;
; 0.644 ; uart_rx:uart_rx|data[7]        ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.937      ;
; 0.698 ; uart_rx:uart_rx|data[6]        ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.991      ;
; 0.700 ; uart_rx:uart_rx|data[4]        ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.993      ;
; 0.724 ; uart_rx:uart_rx|data[0]        ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.017      ;
; 0.725 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|data[4]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.017      ;
; 0.727 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|data[7]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.019      ;
; 0.727 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.019      ;
; 0.731 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.024      ;
; 0.783 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.075      ;
; 0.790 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.083      ;
; 0.890 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.182      ;
; 0.902 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.195      ;
; 0.904 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.197      ;
; 0.922 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.216      ;
; 0.930 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.079      ; 1.221      ;
; 0.945 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|data[6]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.079      ; 1.236      ;
; 0.949 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.079      ; 1.240      ;
; 0.955 ; uart_rx:uart_rx|data[3]        ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.247      ;
; 0.957 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 1.705      ;
; 0.965 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.257      ;
; 0.971 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.077      ; 1.260      ;
; 0.978 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.271      ;
; 0.987 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|data[5]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.279      ;
; 1.023 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.316      ;
; 1.030 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.324      ;
; 1.032 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.325      ;
; 1.043 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.337      ;
; 1.044 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.338      ;
; 1.049 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.343      ;
; 1.058 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.351      ;
; 1.063 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.357      ;
; 1.070 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.363      ;
; 1.074 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.366      ;
; 1.076 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.368      ;
; 1.076 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.368      ;
; 1.082 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.375      ;
; 1.090 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.383      ;
; 1.153 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 1.901      ;
; 1.180 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.472      ;
; 1.188 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.481      ;
; 1.191 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.484      ;
; 1.200 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.493      ;
; 1.203 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.496      ;
; 1.222 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 1.970      ;
; 1.269 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.078      ; 1.559      ;
; 1.273 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.566      ;
; 1.291 ; uart_tx:uart_tx|dataA[3]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.535      ; 2.038      ;
; 1.292 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.585      ;
; 1.298 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.591      ;
; 1.298 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.591      ;
; 1.301 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.594      ;
; 1.316 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.609      ;
; 1.328 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.621      ;
; 1.328 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.621      ;
; 1.331 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.623      ;
; 1.334 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.627      ;
; 1.355 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.647      ;
; 1.359 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.652      ;
; 1.359 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.652      ;
; 1.385 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.678      ;
; 1.386 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.537      ; 2.135      ;
; 1.426 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.718      ;
; 1.427 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.719      ;
; 1.429 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.722      ;
; 1.431 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.724      ;
; 1.433 ; uart_tx:uart_tx|dataA[7]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.535      ; 2.180      ;
; 1.436 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.729      ;
; 1.437 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.730      ;
; 1.438 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.730      ;
; 1.450 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.743      ;
; 1.453 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.746      ;
; 1.457 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.750      ;
; 1.458 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.751      ;
; 1.465 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.758      ;
; 1.468 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.761      ;
; 1.469 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.762      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCD1602:LCD1602|clkr'                                                                                                     ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.509 ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 0.801      ;
; 0.510 ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 0.803      ;
; 0.634 ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 0.927      ;
; 0.649 ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 0.941      ;
; 0.650 ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 0.943      ;
; 0.651 ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 0.943      ;
; 0.653 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 0.945      ;
; 0.659 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 0.951      ;
; 0.660 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 0.952      ;
; 0.664 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 0.956      ;
; 0.709 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.001      ;
; 0.712 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.005      ;
; 0.718 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.011      ;
; 0.730 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.022      ;
; 0.731 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.023      ;
; 0.731 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.023      ;
; 0.762 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.056      ;
; 0.766 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.058      ;
; 0.778 ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.071      ;
; 0.790 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.082      ;
; 0.792 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.085      ;
; 0.850 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.143      ;
; 0.858 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.151      ;
; 0.875 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.168      ;
; 0.890 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.182      ;
; 0.910 ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.202      ;
; 0.921 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.213      ;
; 0.926 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.219      ;
; 0.974 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.267      ;
; 0.996 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.288      ;
; 1.054 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.346      ;
; 1.059 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.351      ;
; 1.062 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.354      ;
; 1.070 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.363      ;
; 1.103 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.396      ;
; 1.104 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.397      ;
; 1.106 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.398      ;
; 1.142 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.434      ;
; 1.145 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.437      ;
; 1.165 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.458      ;
; 1.194 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.486      ;
; 1.210 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.502      ;
; 1.249 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.543      ;
; 1.257 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.551      ;
; 1.266 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.559      ;
; 1.267 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.081      ; 1.560      ;
; 1.273 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.565      ;
; 1.275 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.567      ;
; 1.277 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.569      ;
; 1.286 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.578      ;
; 1.375 ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.667      ;
; 1.378 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.670      ;
; 1.396 ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.688      ;
; 1.414 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.706      ;
; 1.442 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.734      ;
; 1.587 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.080      ; 1.879      ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|clkr                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.263  ; 0.483        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|clkr                ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[0]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[10]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[11]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[12]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[13]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[14]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[15]         ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[1]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[2]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[3]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[4]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[5]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[6]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[7]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[8]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[9]          ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|clkr                ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[0]          ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[10]         ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[11]         ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[12]         ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[13]         ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[14]         ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[15]         ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[1]          ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[2]          ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[3]          ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[4]          ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[5]          ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[6]          ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[7]          ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[8]          ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[9]          ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.328  ; 0.516        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|clkr|clk                    ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[0]|clk              ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[10]|clk             ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[11]|clk             ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[12]|clk             ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[13]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'                                                              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; 0.238  ; 0.458        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; 0.354  ; 0.542        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCD1602:LCD1602|clkr'                                                             ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat10    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat11    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat3     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat4     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat5     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat6     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat7     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat8     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat9     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.nul      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set3     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|rs            ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[0]        ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[1]        ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[2]        ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[3]        ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[4]        ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[5]        ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[6]        ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat0     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat1     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat10    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat11    ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat2     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat3     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat4     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat5     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat6     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat7     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat8     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat9     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.nul      ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set1     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set2     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set3     ;
; 0.283  ; 0.503        ; 0.220          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|rs            ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[0]        ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[1]        ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[2]        ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[3]        ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[4]        ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat0     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat1     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat2     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat3     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat4     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat5     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat6     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat7     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat8     ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.nul      ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set2     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[5]        ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[6]        ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat10    ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat11    ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat9     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set1     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set3     ;
; 0.308  ; 0.496        ; 0.188          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|rs            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[0]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[1]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[2]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[3]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[4]|clk            ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat0|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat1|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat2|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat3|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat4|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat5|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat6|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat7|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat8|clk         ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.nul|clk          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.set2|clk         ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[5]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[6]|clk            ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat10|clk        ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat11|clk        ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat9|clk         ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.set1|clk         ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.set3|clk         ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|rs|clk                ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|clkr~clkctrl|inclk[0] ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|clkr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|clkr|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|clkr|q                ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 4.536 ; 4.613 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; 4.274 ; 4.413 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 3.791 ; 3.987 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -1.894 ; -1.956 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; -2.314 ; -2.453 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -1.801 ; -2.034 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; dat[*]    ; LCD1602:LCD1602|clkr            ; 7.084 ; 6.920 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[0]   ; LCD1602:LCD1602|clkr            ; 7.084 ; 6.920 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[1]   ; LCD1602:LCD1602|clkr            ; 6.771 ; 6.613 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[2]   ; LCD1602:LCD1602|clkr            ; 6.501 ; 6.404 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[3]   ; LCD1602:LCD1602|clkr            ; 6.715 ; 6.587 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[4]   ; LCD1602:LCD1602|clkr            ; 6.478 ; 6.381 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[5]   ; LCD1602:LCD1602|clkr            ; 6.551 ; 6.495 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[6]   ; LCD1602:LCD1602|clkr            ; 6.965 ; 6.866 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ; 4.398 ;       ; Rise       ; LCD1602:LCD1602|clkr            ;
; rs        ; LCD1602:LCD1602|clkr            ; 7.831 ; 7.703 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ;       ; 4.337 ; Fall       ; LCD1602:LCD1602|clkr            ;
; led[*]    ; clk_divider:clk_divider|clk_out ; 8.234 ; 8.229 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 7.530 ; 7.714 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 6.895 ; 7.031 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 8.234 ; 8.229 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 7.215 ; 7.388 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 8.402 ; 8.271 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; dat[*]    ; LCD1602:LCD1602|clkr            ; 6.229 ; 6.133 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[0]   ; LCD1602:LCD1602|clkr            ; 6.810 ; 6.650 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[1]   ; LCD1602:LCD1602|clkr            ; 6.510 ; 6.356 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[2]   ; LCD1602:LCD1602|clkr            ; 6.251 ; 6.155 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[3]   ; LCD1602:LCD1602|clkr            ; 6.449 ; 6.325 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[4]   ; LCD1602:LCD1602|clkr            ; 6.229 ; 6.133 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[5]   ; LCD1602:LCD1602|clkr            ; 6.292 ; 6.236 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[6]   ; LCD1602:LCD1602|clkr            ; 6.690 ; 6.593 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ; 4.242 ;       ; Rise       ; LCD1602:LCD1602|clkr            ;
; rs        ; LCD1602:LCD1602|clkr            ; 7.525 ; 7.401 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ;       ; 4.183 ; Fall       ; LCD1602:LCD1602|clkr            ;
; led[*]    ; clk_divider:clk_divider|clk_out ; 6.627 ; 6.760 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 7.237 ; 7.416 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 6.627 ; 6.760 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 7.974 ; 7.968 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 6.934 ; 7.102 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 8.076 ; 7.948 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                               ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                           ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; 196.19 MHz ; 196.19 MHz      ; clk                             ;                                                ;
; 358.42 MHz ; 358.42 MHz      ; clk_divider:clk_divider|clk_out ;                                                ;
; 521.1 MHz  ; 402.09 MHz      ; LCD1602:LCD1602|clkr            ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -4.097 ; -49.605       ;
; clk_divider:clk_divider|clk_out ; -1.790 ; -48.883       ;
; LCD1602:LCD1602|clkr            ; -0.919 ; -6.909        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -0.060 ; -0.060        ;
; clk_divider:clk_divider|clk_out ; 0.401  ; 0.000         ;
; LCD1602:LCD1602|clkr            ; 0.480  ; 0.000         ;
+---------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -49.097       ;
; clk_divider:clk_divider|clk_out ; -1.487 ; -59.480       ;
; LCD1602:LCD1602|clkr            ; -1.487 ; -35.688       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.097 ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.072     ; 5.027      ;
; -4.007 ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.072     ; 4.937      ;
; -3.969 ; LCD1602:LCD1602|counter[3]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.072     ; 4.899      ;
; -3.882 ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.072     ; 4.812      ;
; -3.843 ; LCD1602:LCD1602|counter[5]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.072     ; 4.773      ;
; -3.757 ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.072     ; 4.687      ;
; -3.346 ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.072     ; 4.276      ;
; -3.230 ; LCD1602:LCD1602|counter[7]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.072     ; 4.160      ;
; -3.224 ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.072     ; 4.154      ;
; -3.148 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 4.078      ;
; -3.006 ; LCD1602:LCD1602|counter[9]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.936      ;
; -2.977 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.907      ;
; -2.974 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.904      ;
; -2.973 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.903      ;
; -2.839 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.769      ;
; -2.839 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.769      ;
; -2.835 ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.765      ;
; -2.703 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.633      ;
; -2.608 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.538      ;
; -2.599 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.529      ;
; -2.567 ; LCD1602:LCD1602|counter[11]         ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.497      ;
; -2.383 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.313      ;
; -2.370 ; LCD1602:LCD1602|counter[12]         ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.300      ;
; -2.245 ; LCD1602:LCD1602|counter[13]         ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.175      ;
; -2.243 ; LCD1602:LCD1602|counter[14]         ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.072     ; 3.173      ;
; -2.242 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.539     ; 2.705      ;
; -2.214 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 3.144      ;
; -2.054 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.072     ; 2.984      ;
; -2.033 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -2.033 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.963      ;
; -1.862 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.792      ;
; -1.862 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.792      ;
; -1.862 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.792      ;
; -1.862 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.792      ;
; -1.862 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.792      ;
; -1.862 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.792      ;
; -1.862 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.792      ;
; -1.862 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.792      ;
; -1.862 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.792      ;
; -1.862 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.792      ;
; -1.862 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.792      ;
; -1.862 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.792      ;
; -1.859 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.789      ;
; -1.859 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.789      ;
; -1.859 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.789      ;
; -1.859 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.789      ;
; -1.859 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.789      ;
; -1.859 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.789      ;
; -1.859 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.789      ;
; -1.859 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.789      ;
; -1.859 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.789      ;
; -1.859 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.789      ;
; -1.859 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.789      ;
; -1.859 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.789      ;
; -1.858 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.788      ;
; -1.858 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.788      ;
; -1.858 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.788      ;
; -1.858 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.788      ;
; -1.858 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.788      ;
; -1.858 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.788      ;
; -1.858 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.788      ;
; -1.858 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.788      ;
; -1.858 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.788      ;
; -1.858 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.788      ;
; -1.858 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.788      ;
; -1.858 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.788      ;
; -1.724 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
; -1.724 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.654      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'                                                                                                                        ;
+--------+--------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.790 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.336      ; 3.128      ;
; -1.625 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.555      ;
; -1.622 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.552      ;
; -1.591 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.sending ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.520      ;
; -1.589 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.sending ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.518      ;
; -1.568 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[7]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 2.499      ;
; -1.568 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[6]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 2.499      ;
; -1.568 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[5]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 2.499      ;
; -1.568 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 2.499      ;
; -1.568 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[2]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 2.499      ;
; -1.568 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[3]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 2.499      ;
; -1.568 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[1]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 2.499      ;
; -1.568 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[0]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 2.499      ;
; -1.481 ; uart_tx:uart_tx|dataA[1]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.335      ; 2.818      ;
; -1.456 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.336      ; 2.794      ;
; -1.455 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.385      ;
; -1.431 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.361      ;
; -1.422 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.sending ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.351      ;
; -1.408 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.338      ;
; -1.405 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.335      ;
; -1.403 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.333      ;
; -1.380 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.310      ;
; -1.377 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.307      ;
; -1.357 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.287      ;
; -1.334 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.264      ;
; -1.331 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.261      ;
; -1.318 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.248      ;
; -1.316 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.246      ;
; -1.314 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.244      ;
; -1.314 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.244      ;
; -1.312 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.242      ;
; -1.312 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.242      ;
; -1.295 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.224      ;
; -1.283 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.213      ;
; -1.283 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.213      ;
; -1.282 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.212      ;
; -1.272 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.201      ;
; -1.269 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.198      ;
; -1.260 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.190      ;
; -1.258 ; uart_tx:uart_tx|dataA[5]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.335      ; 2.595      ;
; -1.257 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.187      ;
; -1.255 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.185      ;
; -1.250 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.179      ;
; -1.249 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.sending ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.178      ;
; -1.209 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.139      ;
; -1.202 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[0]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.131      ;
; -1.197 ; uart_tx:uart_tx|dataA[0]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.335      ; 2.534      ;
; -1.193 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.123      ;
; -1.171 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.101      ;
; -1.169 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.074     ; 2.097      ;
; -1.169 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.074     ; 2.097      ;
; -1.169 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.074     ; 2.097      ;
; -1.169 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.074     ; 2.097      ;
; -1.169 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.074     ; 2.097      ;
; -1.169 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.074     ; 2.097      ;
; -1.169 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.074     ; 2.097      ;
; -1.169 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.099      ;
; -1.168 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.098      ;
; -1.162 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.092      ;
; -1.149 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.079      ;
; -1.147 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.076      ;
; -1.145 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.075      ;
; -1.145 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.075      ;
; -1.135 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.065      ;
; -1.129 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.058      ;
; -1.121 ; uart_tx:uart_tx|dataA[2]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.335      ; 2.458      ;
; -1.097 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.336      ; 2.435      ;
; -1.093 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.sending ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.022      ;
; -1.081 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.010      ;
; -1.081 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.010      ;
; -1.058 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.987      ;
; -1.055 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.984      ;
; -1.050 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[7]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.980      ;
; -1.050 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[5]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.980      ;
; -1.043 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[6]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.972      ;
; -1.042 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[2]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.971      ;
; -1.040 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.970      ;
; -1.032 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[1]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.961      ;
; -1.023 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.953      ;
; -1.006 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[3]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.936      ;
; -0.979 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[7]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.910      ;
; -0.979 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[6]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.910      ;
; -0.979 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[5]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.910      ;
; -0.979 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.910      ;
; -0.979 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[2]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.910      ;
; -0.979 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[3]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.910      ;
; -0.979 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[1]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.910      ;
; -0.979 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[0]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.910      ;
; -0.976 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.906      ;
; -0.976 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[7]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.905      ;
; -0.976 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[5]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.905      ;
; -0.975 ; uart_tx:uart_tx|dataA[4]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.335      ; 2.312      ;
; -0.972 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.902      ;
; -0.972 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.902      ;
; -0.933 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.862      ;
; -0.928 ; uart_tx:uart_tx|dataA[6]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.335      ; 2.265      ;
; -0.907 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.done    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.837      ;
; -0.890 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[7]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.820      ;
; -0.887 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[6]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.816      ;
; -0.886 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[2]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.815      ;
+--------+--------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCD1602:LCD1602|clkr'                                                                                                      ;
+--------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.919 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.850      ;
; -0.837 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.768      ;
; -0.837 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.768      ;
; -0.735 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.666      ;
; -0.733 ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.664      ;
; -0.732 ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.663      ;
; -0.665 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.596      ;
; -0.650 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.581      ;
; -0.638 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.569      ;
; -0.637 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.568      ;
; -0.636 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.567      ;
; -0.619 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.550      ;
; -0.605 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.536      ;
; -0.588 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.519      ;
; -0.587 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.518      ;
; -0.575 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.506      ;
; -0.574 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.505      ;
; -0.574 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.505      ;
; -0.567 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.498      ;
; -0.541 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.472      ;
; -0.522 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.453      ;
; -0.495 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.426      ;
; -0.474 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.405      ;
; -0.460 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.391      ;
; -0.447 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.378      ;
; -0.446 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.377      ;
; -0.403 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.334      ;
; -0.399 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.330      ;
; -0.398 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.329      ;
; -0.397 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.328      ;
; -0.343 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.274      ;
; -0.338 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.269      ;
; -0.260 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.191      ;
; -0.242 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.173      ;
; -0.234 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.165      ;
; -0.233 ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.164      ;
; -0.221 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.152      ;
; -0.208 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.139      ;
; -0.206 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.137      ;
; -0.177 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.108      ;
; -0.140 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.071      ;
; -0.140 ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.071      ;
; -0.128 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.059      ;
; -0.120 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.051      ;
; -0.115 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.046      ;
; -0.088 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.019      ;
; -0.085 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.016      ;
; -0.084 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.015      ;
; -0.084 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.015      ;
; -0.081 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 1.012      ;
; -0.066 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 0.997      ;
; -0.059 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 0.990      ;
; -0.059 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 0.990      ;
; -0.059 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 0.990      ;
; -0.047 ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 0.978      ;
; -0.046 ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 0.977      ;
; -0.045 ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 0.976      ;
; -0.044 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 0.975      ;
; -0.017 ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 0.948      ;
; 0.120  ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 0.811      ;
; 0.123  ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.071     ; 0.808      ;
+--------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.060 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; 0.000        ; 2.404      ; 2.809      ;
; 0.196  ; LCD1602:LCD1602|clkr                ; LCD1602:LCD1602|clkr                ; LCD1602:LCD1602|clkr            ; clk         ; 0.000        ; 2.404      ; 3.065      ;
; 0.208  ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; -0.500       ; 2.404      ; 2.577      ;
; 0.430  ; LCD1602:LCD1602|clkr                ; LCD1602:LCD1602|clkr                ; LCD1602:LCD1602|clkr            ; clk         ; -0.500       ; 2.404      ; 2.799      ;
; 0.683  ; LCD1602:LCD1602|counter[3]          ; LCD1602:LCD1602|counter[3]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.950      ;
; 0.684  ; LCD1602:LCD1602|counter[15]         ; LCD1602:LCD1602|counter[15]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.951      ;
; 0.684  ; LCD1602:LCD1602|counter[13]         ; LCD1602:LCD1602|counter[13]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.951      ;
; 0.684  ; LCD1602:LCD1602|counter[11]         ; LCD1602:LCD1602|counter[11]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.951      ;
; 0.684  ; LCD1602:LCD1602|counter[5]          ; LCD1602:LCD1602|counter[5]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.951      ;
; 0.685  ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|counter[1]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.686  ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|counter[6]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.953      ;
; 0.687  ; LCD1602:LCD1602|counter[9]          ; LCD1602:LCD1602|counter[9]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.687  ; LCD1602:LCD1602|counter[7]          ; LCD1602:LCD1602|counter[7]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.954      ;
; 0.688  ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|counter[2]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.689  ; LCD1602:LCD1602|counter[14]         ; LCD1602:LCD1602|counter[14]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.689  ; LCD1602:LCD1602|counter[12]         ; LCD1602:LCD1602|counter[12]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.689  ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|counter[4]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.690  ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|counter[10]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.690  ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|counter[8]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.692  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.693  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.694  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.696  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.696  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.700  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.700  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.967      ;
; 0.712  ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|counter[0]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.719  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 0.986      ;
; 0.870  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.872  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.139      ;
; 1.004  ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|counter[1]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.271      ;
; 1.005  ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|counter[3]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.272      ;
; 1.005  ; LCD1602:LCD1602|counter[3]          ; LCD1602:LCD1602|counter[4]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.272      ;
; 1.005  ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|counter[7]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.272      ;
; 1.006  ; LCD1602:LCD1602|counter[14]         ; LCD1602:LCD1602|counter[15]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.006  ; LCD1602:LCD1602|counter[12]         ; LCD1602:LCD1602|counter[13]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.006  ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|counter[5]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.006  ; LCD1602:LCD1602|counter[5]          ; LCD1602:LCD1602|counter[6]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.006  ; LCD1602:LCD1602|counter[13]         ; LCD1602:LCD1602|counter[14]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.006  ; LCD1602:LCD1602|counter[11]         ; LCD1602:LCD1602|counter[12]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.273      ;
; 1.007  ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|counter[11]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.007  ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|counter[9]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.009  ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|counter[2]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.276      ;
; 1.011  ; LCD1602:LCD1602|counter[9]          ; LCD1602:LCD1602|counter[10]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.278      ;
; 1.011  ; LCD1602:LCD1602|counter[7]          ; LCD1602:LCD1602|counter[8]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.278      ;
; 1.013  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.014  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.014  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.281      ;
; 1.016  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.017  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.017  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.019  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.019  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.020  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.020  ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|counter[8]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.022  ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|counter[4]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.289      ;
; 1.022  ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|counter[2]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.289      ;
; 1.023  ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|counter[6]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.290      ;
; 1.023  ; LCD1602:LCD1602|counter[12]         ; LCD1602:LCD1602|counter[14]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.290      ;
; 1.024  ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|counter[12]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.291      ;
; 1.024  ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|counter[10]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.291      ;
; 1.028  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.031  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.034  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.301      ;
; 1.097  ; LCD1602:LCD1602|counter[3]          ; LCD1602:LCD1602|counter[5]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.364      ;
; 1.098  ; LCD1602:LCD1602|counter[13]         ; LCD1602:LCD1602|counter[15]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.365      ;
; 1.098  ; LCD1602:LCD1602|counter[5]          ; LCD1602:LCD1602|counter[7]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.365      ;
; 1.099  ; LCD1602:LCD1602|counter[11]         ; LCD1602:LCD1602|counter[13]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.366      ;
; 1.103  ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|counter[3]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.370      ;
; 1.105  ; LCD1602:LCD1602|counter[9]          ; LCD1602:LCD1602|counter[11]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.372      ;
; 1.105  ; LCD1602:LCD1602|counter[7]          ; LCD1602:LCD1602|counter[9]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.372      ;
; 1.111  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.378      ;
; 1.114  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.381      ;
; 1.117  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.384      ;
; 1.126  ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|counter[3]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.393      ;
; 1.127  ; LCD1602:LCD1602|counter[3]          ; LCD1602:LCD1602|counter[6]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.394      ;
; 1.127  ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|counter[5]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.394      ;
; 1.127  ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|counter[9]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.394      ;
; 1.128  ; LCD1602:LCD1602|counter[5]          ; LCD1602:LCD1602|counter[8]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.128  ; LCD1602:LCD1602|counter[11]         ; LCD1602:LCD1602|counter[14]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.128  ; LCD1602:LCD1602|counter[12]         ; LCD1602:LCD1602|counter[15]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.128  ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|counter[7]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.395      ;
; 1.129  ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|counter[13]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.396      ;
; 1.129  ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|counter[11]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.396      ;
; 1.131  ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|counter[4]          ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.398      ;
; 1.133  ; LCD1602:LCD1602|counter[9]          ; LCD1602:LCD1602|counter[12]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.400      ;
; 1.133  ; LCD1602:LCD1602|counter[7]          ; LCD1602:LCD1602|counter[10]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.400      ;
; 1.135  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.402      ;
; 1.136  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.403      ;
; 1.136  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.403      ;
; 1.138  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.405      ;
; 1.139  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.406      ;
; 1.139  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.406      ;
; 1.141  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.408      ;
; 1.142  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.409      ;
; 1.142  ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|counter[10]         ; clk                             ; clk         ; 0.000        ; 0.072      ; 1.409      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'                                                                                                                         ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.401 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx|ready          ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.451 ; uart_tx:uart_tx|state.done     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.718      ;
; 0.472 ; uart_rx:uart_rx|data[5]        ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.739      ;
; 0.494 ; uart_rx:uart_rx|data[2]        ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.761      ;
; 0.494 ; uart_rx:uart_rx|data[1]        ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.761      ;
; 0.601 ; uart_rx:uart_rx|data[7]        ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.868      ;
; 0.646 ; uart_rx:uart_rx|data[6]        ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.913      ;
; 0.647 ; uart_rx:uart_rx|data[4]        ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.914      ;
; 0.647 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|data[4]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.070      ; 0.912      ;
; 0.648 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.070      ; 0.913      ;
; 0.649 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|data[7]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.070      ; 0.914      ;
; 0.653 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.920      ;
; 0.667 ; uart_rx:uart_rx|data[0]        ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.934      ;
; 0.727 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.995      ;
; 0.737 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.004      ;
; 0.815 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.082      ;
; 0.823 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.070      ; 1.088      ;
; 0.823 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.090      ;
; 0.828 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.095      ;
; 0.836 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|data[6]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.070      ; 1.101      ;
; 0.840 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.498      ; 1.533      ;
; 0.840 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.070      ; 1.105      ;
; 0.858 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.069      ; 1.122      ;
; 0.871 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.139      ;
; 0.880 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|data[5]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.070      ; 1.145      ;
; 0.880 ; uart_rx:uart_rx|data[3]        ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.070      ; 1.145      ;
; 0.889 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.156      ;
; 0.899 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.166      ;
; 0.908 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.176      ;
; 0.938 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.206      ;
; 0.952 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.220      ;
; 0.957 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.225      ;
; 0.958 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.226      ;
; 0.966 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.234      ;
; 0.971 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.238      ;
; 0.977 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.245      ;
; 0.982 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.249      ;
; 0.986 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.254      ;
; 0.989 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.256      ;
; 0.991 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.258      ;
; 0.992 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.259      ;
; 1.018 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.285      ;
; 1.045 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.498      ; 1.738      ;
; 1.064 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.332      ;
; 1.069 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.336      ;
; 1.094 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.361      ;
; 1.109 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.376      ;
; 1.110 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.377      ;
; 1.114 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.498      ; 1.807      ;
; 1.125 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.069      ; 1.389      ;
; 1.135 ; uart_tx:uart_tx|dataA[3]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.497      ; 1.827      ;
; 1.176 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.444      ;
; 1.188 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.456      ;
; 1.189 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.457      ;
; 1.191 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.458      ;
; 1.199 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.466      ;
; 1.201 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.469      ;
; 1.213 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.480      ;
; 1.213 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.480      ;
; 1.216 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.484      ;
; 1.221 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.488      ;
; 1.222 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.489      ;
; 1.240 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.508      ;
; 1.250 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.518      ;
; 1.280 ; uart_tx:uart_tx|dataA[7]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.497      ; 1.972      ;
; 1.283 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.551      ;
; 1.293 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.560      ;
; 1.306 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.573      ;
; 1.306 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.573      ;
; 1.308 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.499      ; 2.002      ;
; 1.310 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.578      ;
; 1.322 ; uart_tx:uart_tx|dataA[4]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.497      ; 2.014      ;
; 1.324 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.592      ;
; 1.325 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.593      ;
; 1.329 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.596      ;
; 1.338 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.606      ;
; 1.341 ; uart_tx:uart_tx|dataA[6]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.497      ; 2.033      ;
; 1.345 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.612      ;
; 1.348 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.616      ;
; 1.349 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.617      ;
; 1.349 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.617      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCD1602:LCD1602|clkr'                                                                                                      ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.480 ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.746      ;
; 0.482 ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.748      ;
; 0.589 ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.855      ;
; 0.607 ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.873      ;
; 0.608 ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.874      ;
; 0.609 ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.875      ;
; 0.610 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.876      ;
; 0.617 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.883      ;
; 0.617 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.883      ;
; 0.620 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.886      ;
; 0.639 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.905      ;
; 0.649 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.915      ;
; 0.649 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.915      ;
; 0.651 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.917      ;
; 0.656 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.922      ;
; 0.663 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.929      ;
; 0.679 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.945      ;
; 0.707 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.973      ;
; 0.713 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.979      ;
; 0.718 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.984      ;
; 0.726 ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 0.992      ;
; 0.737 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.003      ;
; 0.739 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.005      ;
; 0.786 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.052      ;
; 0.792 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.058      ;
; 0.811 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.077      ;
; 0.822 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.088      ;
; 0.831 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.097      ;
; 0.840 ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.106      ;
; 0.853 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.119      ;
; 0.878 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.144      ;
; 0.889 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.155      ;
; 0.961 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.227      ;
; 0.962 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.228      ;
; 0.965 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.231      ;
; 0.992 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.258      ;
; 1.021 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.287      ;
; 1.026 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.292      ;
; 1.027 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.293      ;
; 1.039 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.305      ;
; 1.040 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.306      ;
; 1.063 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.329      ;
; 1.068 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.334      ;
; 1.130 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.396      ;
; 1.137 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.403      ;
; 1.157 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.423      ;
; 1.160 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.426      ;
; 1.162 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.428      ;
; 1.163 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.429      ;
; 1.163 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.429      ;
; 1.164 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.430      ;
; 1.174 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.440      ;
; 1.175 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.441      ;
; 1.186 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.452      ;
; 1.200 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.466      ;
; 1.232 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.498      ;
; 1.281 ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.547      ;
; 1.287 ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.553      ;
; 1.306 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.572      ;
; 1.327 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.593      ;
; 1.446 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.071      ; 1.712      ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|clkr                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|clkr                ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[0]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[10]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[11]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[12]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[13]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[14]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[15]         ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[1]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[2]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[3]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[4]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[5]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[6]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[7]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[8]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|counter[9]          ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|clkr                ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[0]          ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[10]         ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[11]         ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[12]         ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[13]         ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[14]         ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[15]         ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[1]          ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[2]          ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[3]          ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[4]          ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[5]          ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[6]          ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[7]          ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[8]          ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[9]          ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|clkr|clk                    ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[0]|clk              ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[10]|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[11]|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[12]|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[13]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'                                                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; 0.197  ; 0.413        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; 0.198  ; 0.414        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; 0.398  ; 0.582        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCD1602:LCD1602|clkr'                                                              ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat0     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat10    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat11    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat3     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat4     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat5     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat6     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat7     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat8     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat9     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.nul      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set1     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set2     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set3     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|rs            ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[0]        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[1]        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[2]        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[3]        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[4]        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[5]        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[6]        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat0     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat1     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat10    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat11    ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat2     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat3     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat4     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat5     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat6     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat7     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat8     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat9     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.nul      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set1     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set2     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set3     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|rs            ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[0]        ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[1]        ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[2]        ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[3]        ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[4]        ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[5]        ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[6]        ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat0     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat1     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat10    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat11    ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat2     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat3     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat4     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat5     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat6     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat7     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat8     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat9     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.nul      ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set1     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set2     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set3     ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|rs            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[0]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[1]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[2]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[3]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[4]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[5]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[6]|clk            ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat0|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat10|clk        ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat11|clk        ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat1|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat2|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat3|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat4|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat5|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat6|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat7|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat8|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat9|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.nul|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.set1|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.set2|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.set3|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|rs|clk                ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|clkr~clkctrl|inclk[0] ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|clkr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|clkr|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|clkr|q                ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 4.228 ; 4.095 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; 3.935 ; 3.796 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 3.370 ; 3.482 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -1.705 ; -1.569 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; -2.091 ; -2.037 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -1.576 ; -1.662 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; dat[*]    ; LCD1602:LCD1602|clkr            ; 6.463 ; 6.215 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[0]   ; LCD1602:LCD1602|clkr            ; 6.463 ; 6.215 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[1]   ; LCD1602:LCD1602|clkr            ; 6.158 ; 5.937 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[2]   ; LCD1602:LCD1602|clkr            ; 5.891 ; 5.754 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[3]   ; LCD1602:LCD1602|clkr            ; 6.101 ; 5.909 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[4]   ; LCD1602:LCD1602|clkr            ; 5.869 ; 5.734 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[5]   ; LCD1602:LCD1602|clkr            ; 5.927 ; 5.835 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[6]   ; LCD1602:LCD1602|clkr            ; 6.323 ; 6.170 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ; 4.006 ;       ; Rise       ; LCD1602:LCD1602|clkr            ;
; rs        ; LCD1602:LCD1602|clkr            ; 7.167 ; 6.913 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ;       ; 3.857 ; Fall       ; LCD1602:LCD1602|clkr            ;
; led[*]    ; clk_divider:clk_divider|clk_out ; 7.360 ; 7.439 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 6.797 ; 7.090 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 6.224 ; 6.425 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 7.360 ; 7.439 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 6.513 ; 6.764 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 7.726 ; 7.477 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; dat[*]    ; LCD1602:LCD1602|clkr            ; 5.621 ; 5.491 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[0]   ; LCD1602:LCD1602|clkr            ; 6.191 ; 5.951 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[1]   ; LCD1602:LCD1602|clkr            ; 5.898 ; 5.685 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[2]   ; LCD1602:LCD1602|clkr            ; 5.643 ; 5.509 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[3]   ; LCD1602:LCD1602|clkr            ; 5.840 ; 5.655 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[4]   ; LCD1602:LCD1602|clkr            ; 5.621 ; 5.491 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[5]   ; LCD1602:LCD1602|clkr            ; 5.673 ; 5.584 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[6]   ; LCD1602:LCD1602|clkr            ; 6.053 ; 5.906 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ; 3.844 ;       ; Rise       ; LCD1602:LCD1602|clkr            ;
; rs        ; LCD1602:LCD1602|clkr            ; 6.868 ; 6.623 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ;       ; 3.699 ; Fall       ; LCD1602:LCD1602|clkr            ;
; led[*]    ; clk_divider:clk_divider|clk_out ; 5.961 ; 6.155 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 6.511 ; 6.794 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 5.961 ; 6.155 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 7.104 ; 7.179 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 6.238 ; 6.481 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 7.403 ; 7.163 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -1.303 ; -8.719        ;
; clk_divider:clk_divider|clk_out ; -0.268 ; -3.160        ;
; LCD1602:LCD1602|clkr            ; 0.090  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -0.228 ; -0.313        ;
; clk_divider:clk_divider|clk_out ; 0.186  ; 0.000         ;
; LCD1602:LCD1602|clkr            ; 0.198  ; 0.000         ;
+---------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -36.040       ;
; clk_divider:clk_divider|clk_out ; -1.000 ; -40.000       ;
; LCD1602:LCD1602|clkr            ; -1.000 ; -24.000       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                        ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.303 ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.037     ; 2.253      ;
; -1.255 ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.037     ; 2.205      ;
; -1.232 ; LCD1602:LCD1602|counter[3]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.037     ; 2.182      ;
; -1.187 ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.037     ; 2.137      ;
; -1.164 ; LCD1602:LCD1602|counter[5]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.037     ; 2.114      ;
; -1.120 ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.037     ; 2.070      ;
; -0.964 ; LCD1602:LCD1602|counter[7]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.914      ;
; -0.950 ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.900      ;
; -0.892 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.842      ;
; -0.882 ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.832      ;
; -0.813 ; LCD1602:LCD1602|counter[9]          ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.763      ;
; -0.811 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.761      ;
; -0.807 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.757      ;
; -0.797 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.747      ;
; -0.732 ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.682      ;
; -0.726 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.676      ;
; -0.726 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.676      ;
; -0.657 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.607      ;
; -0.654 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.604      ;
; -0.651 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.601      ;
; -0.642 ; LCD1602:LCD1602|counter[11]         ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.592      ;
; -0.513 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.463      ;
; -0.511 ; LCD1602:LCD1602|counter[13]         ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.461      ;
; -0.501 ; LCD1602:LCD1602|counter[12]         ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.451      ;
; -0.465 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.415      ;
; -0.451 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.236     ; 1.202      ;
; -0.432 ; LCD1602:LCD1602|counter[14]         ; LCD1602:LCD1602|clkr                ; clk          ; clk         ; 1.000        ; -0.037     ; 1.382      ;
; -0.422 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.372      ;
; -0.422 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.372      ;
; -0.422 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.372      ;
; -0.422 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.372      ;
; -0.422 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.372      ;
; -0.422 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.372      ;
; -0.422 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.372      ;
; -0.422 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.372      ;
; -0.422 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.372      ;
; -0.422 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.372      ;
; -0.422 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.372      ;
; -0.422 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.372      ;
; -0.385 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.335      ;
; -0.341 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.291      ;
; -0.341 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.291      ;
; -0.341 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.291      ;
; -0.341 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.291      ;
; -0.341 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.291      ;
; -0.341 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.291      ;
; -0.341 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.291      ;
; -0.341 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.291      ;
; -0.341 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.291      ;
; -0.341 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.291      ;
; -0.341 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.291      ;
; -0.341 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.291      ;
; -0.337 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.287      ;
; -0.337 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.287      ;
; -0.337 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.287      ;
; -0.337 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.287      ;
; -0.337 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.287      ;
; -0.337 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.287      ;
; -0.337 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.287      ;
; -0.337 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.287      ;
; -0.337 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.287      ;
; -0.337 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.287      ;
; -0.337 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.287      ;
; -0.337 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.287      ;
; -0.327 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.277      ;
; -0.327 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.277      ;
; -0.327 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.277      ;
; -0.327 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.277      ;
; -0.327 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.277      ;
; -0.327 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.277      ;
; -0.327 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.277      ;
; -0.327 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.277      ;
; -0.327 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.277      ;
; -0.327 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.277      ;
; -0.327 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.277      ;
; -0.327 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.277      ;
; -0.284 ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|counter[15]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.234      ;
; -0.280 ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|counter[14]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.230      ;
; -0.270 ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|counter[15]         ; clk          ; clk         ; 1.000        ; -0.037     ; 1.220      ;
; -0.256 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
; -0.256 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.206      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'                                                                                                                        ;
+--------+--------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.268 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.397      ;
; -0.236 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.187      ;
; -0.232 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.183      ;
; -0.201 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[7]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.034     ; 1.154      ;
; -0.201 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[6]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.034     ; 1.154      ;
; -0.201 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[5]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.034     ; 1.154      ;
; -0.201 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.034     ; 1.154      ;
; -0.201 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[2]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.034     ; 1.154      ;
; -0.201 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[3]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.034     ; 1.154      ;
; -0.201 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[1]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.034     ; 1.154      ;
; -0.201 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[0]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.034     ; 1.154      ;
; -0.188 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.sending ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.138      ;
; -0.184 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.sending ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.134      ;
; -0.147 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.098      ;
; -0.147 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.098      ;
; -0.140 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.091      ;
; -0.135 ; uart_tx:uart_tx|dataA[1]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.141      ; 1.263      ;
; -0.129 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.080      ;
; -0.127 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.078      ;
; -0.122 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.073      ;
; -0.120 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.071      ;
; -0.102 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.231      ;
; -0.100 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.051      ;
; -0.099 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.sending ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.049      ;
; -0.091 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.042      ;
; -0.090 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.041      ;
; -0.089 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.040      ;
; -0.088 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.039      ;
; -0.088 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.039      ;
; -0.088 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.039      ;
; -0.087 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.038      ;
; -0.085 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.036      ;
; -0.081 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.031      ;
; -0.081 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.031      ;
; -0.070 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.021      ;
; -0.069 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.020      ;
; -0.069 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.019      ;
; -0.066 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.016      ;
; -0.056 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[0]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.006      ;
; -0.052 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.003      ;
; -0.052 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.003      ;
; -0.050 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.001      ;
; -0.045 ; uart_tx:uart_tx|dataA[5]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.141      ; 1.173      ;
; -0.045 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.996      ;
; -0.037 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.989      ;
; -0.035 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.987      ;
; -0.034 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.986      ;
; -0.021 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.sending ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.971      ;
; -0.015 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.967      ;
; -0.013 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.963      ;
; -0.009 ; uart_tx:uart_tx|dataA[2]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.141      ; 1.137      ;
; -0.001 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.951      ;
; 0.000  ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.951      ;
; 0.002  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.948      ;
; 0.008  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[6]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.942      ;
; 0.009  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[2]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.941      ;
; 0.009  ; uart_tx:uart_tx|dataA[0]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.141      ; 1.119      ;
; 0.009  ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.942      ;
; 0.010  ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[5]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.941      ;
; 0.011  ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[7]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.940      ;
; 0.011  ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.940      ;
; 0.012  ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.939      ;
; 0.014  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[1]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.936      ;
; 0.015  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.935      ;
; 0.015  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.935      ;
; 0.015  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.935      ;
; 0.015  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.935      ;
; 0.015  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.935      ;
; 0.015  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.935      ;
; 0.015  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.935      ;
; 0.019  ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.931      ;
; 0.020  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.931      ;
; 0.025  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.926      ;
; 0.027  ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.sending ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.924      ;
; 0.038  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[5]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.912      ;
; 0.039  ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.143      ; 1.091      ;
; 0.039  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[7]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.911      ;
; 0.059  ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.892      ;
; 0.061  ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.done    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.890      ;
; 0.063  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.888      ;
; 0.067  ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[3]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.884      ;
; 0.068  ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.done    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.883      ;
; 0.069  ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.881      ;
; 0.072  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[3]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.878      ;
; 0.080  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[7]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[6]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[5]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[4]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[2]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[3]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[1]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.872      ;
; 0.080  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[0]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.872      ;
; 0.086  ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[2]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.865      ;
; 0.087  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.863      ;
; 0.088  ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[1]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.863      ;
; 0.089  ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]    ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.862      ;
; 0.090  ; uart_tx:uart_tx|dataA[6]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.141      ; 1.038      ;
; 0.090  ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]      ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.860      ;
; 0.096  ; uart_tx:uart_tx|dataA[4]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.141      ; 1.032      ;
; 0.117  ; uart_tx:uart_tx|dataA[7]       ; uart_tx:uart_tx|tx            ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.141      ; 1.011      ;
+--------+--------------------------------+-------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCD1602:LCD1602|clkr'                                                                                                     ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.090 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.861      ;
; 0.154 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.797      ;
; 0.157 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.794      ;
; 0.170 ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.781      ;
; 0.180 ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.771      ;
; 0.186 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.765      ;
; 0.212 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.739      ;
; 0.230 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.721      ;
; 0.230 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.721      ;
; 0.232 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.719      ;
; 0.234 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.717      ;
; 0.235 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.716      ;
; 0.236 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.715      ;
; 0.239 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.712      ;
; 0.242 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.709      ;
; 0.247 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.704      ;
; 0.264 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.687      ;
; 0.275 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.676      ;
; 0.276 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.675      ;
; 0.291 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.660      ;
; 0.292 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.659      ;
; 0.295 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.656      ;
; 0.300 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.651      ;
; 0.319 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.632      ;
; 0.322 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.629      ;
; 0.324 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.627      ;
; 0.327 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.624      ;
; 0.328 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.623      ;
; 0.328 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.623      ;
; 0.342 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.609      ;
; 0.358 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.593      ;
; 0.383 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.568      ;
; 0.387 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.564      ;
; 0.398 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.553      ;
; 0.406 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.545      ;
; 0.408 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.543      ;
; 0.424 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.527      ;
; 0.429 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.522      ;
; 0.432 ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.519      ;
; 0.439 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.512      ;
; 0.449 ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.502      ;
; 0.459 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.492      ;
; 0.464 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.487      ;
; 0.465 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.486      ;
; 0.476 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.475      ;
; 0.479 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.472      ;
; 0.479 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.472      ;
; 0.481 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.470      ;
; 0.486 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.465      ;
; 0.488 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.463      ;
; 0.489 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.462      ;
; 0.489 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.462      ;
; 0.491 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.460      ;
; 0.496 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.455      ;
; 0.496 ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.455      ;
; 0.498 ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.453      ;
; 0.500 ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.451      ;
; 0.503 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.448      ;
; 0.527 ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.424      ;
; 0.569 ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.382      ;
; 0.572 ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 1.000        ; -0.036     ; 0.379      ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.228 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; 0.000        ; 1.193      ; 1.184      ;
; -0.085 ; LCD1602:LCD1602|clkr                ; LCD1602:LCD1602|clkr                ; LCD1602:LCD1602|clkr            ; clk         ; 0.000        ; 1.193      ; 1.327      ;
; 0.291  ; LCD1602:LCD1602|counter[15]         ; LCD1602:LCD1602|counter[15]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.412      ;
; 0.292  ; LCD1602:LCD1602|counter[13]         ; LCD1602:LCD1602|counter[13]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; LCD1602:LCD1602|counter[11]         ; LCD1602:LCD1602|counter[11]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; LCD1602:LCD1602|counter[5]          ; LCD1602:LCD1602|counter[5]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; LCD1602:LCD1602|counter[3]          ; LCD1602:LCD1602|counter[3]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|counter[1]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293  ; LCD1602:LCD1602|counter[9]          ; LCD1602:LCD1602|counter[9]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; LCD1602:LCD1602|counter[7]          ; LCD1602:LCD1602|counter[7]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|counter[6]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294  ; LCD1602:LCD1602|counter[14]         ; LCD1602:LCD1602|counter[14]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; LCD1602:LCD1602|counter[12]         ; LCD1602:LCD1602|counter[12]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|counter[10]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|counter[8]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|counter[4]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294  ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|counter[2]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.297  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.304  ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|counter[0]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.308  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.366  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.487      ;
; 0.369  ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; -0.500       ; 1.193      ; 1.281      ;
; 0.374  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.495      ;
; 0.441  ; LCD1602:LCD1602|counter[5]          ; LCD1602:LCD1602|counter[6]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.441  ; LCD1602:LCD1602|counter[13]         ; LCD1602:LCD1602|counter[14]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.441  ; LCD1602:LCD1602|counter[11]         ; LCD1602:LCD1602|counter[12]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.441  ; LCD1602:LCD1602|counter[3]          ; LCD1602:LCD1602|counter[4]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.441  ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|counter[2]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.562      ;
; 0.442  ; LCD1602:LCD1602|counter[9]          ; LCD1602:LCD1602|counter[10]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442  ; LCD1602:LCD1602|counter[7]          ; LCD1602:LCD1602|counter[8]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.446  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.446  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.447  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.451  ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|counter[1]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.451  ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|counter[7]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.572      ;
; 0.452  ; LCD1602:LCD1602|counter[14]         ; LCD1602:LCD1602|counter[15]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; LCD1602:LCD1602|counter[12]         ; LCD1602:LCD1602|counter[13]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|counter[11]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|counter[5]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|counter[3]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452  ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|counter[9]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.454  ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|counter[2]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|counter[8]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|counter[6]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; LCD1602:LCD1602|counter[12]         ; LCD1602:LCD1602|counter[14]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|counter[12]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|counter[4]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455  ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|counter[10]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.458  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.459  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.459  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.580      ;
; 0.460  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.504  ; LCD1602:LCD1602|counter[5]          ; LCD1602:LCD1602|counter[7]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.504  ; LCD1602:LCD1602|counter[13]         ; LCD1602:LCD1602|counter[15]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.504  ; LCD1602:LCD1602|counter[11]         ; LCD1602:LCD1602|counter[13]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.504  ; LCD1602:LCD1602|counter[3]          ; LCD1602:LCD1602|counter[5]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.504  ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|counter[3]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.625      ;
; 0.505  ; LCD1602:LCD1602|counter[9]          ; LCD1602:LCD1602|counter[11]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505  ; LCD1602:LCD1602|counter[7]          ; LCD1602:LCD1602|counter[9]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.507  ; LCD1602:LCD1602|counter[5]          ; LCD1602:LCD1602|counter[8]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.628      ;
; 0.507  ; LCD1602:LCD1602|counter[3]          ; LCD1602:LCD1602|counter[6]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.628      ;
; 0.507  ; LCD1602:LCD1602|counter[11]         ; LCD1602:LCD1602|counter[14]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.628      ;
; 0.507  ; LCD1602:LCD1602|counter[1]          ; LCD1602:LCD1602|counter[4]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.628      ;
; 0.508  ; LCD1602:LCD1602|counter[9]          ; LCD1602:LCD1602|counter[12]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508  ; LCD1602:LCD1602|counter[7]          ; LCD1602:LCD1602|counter[10]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.509  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.510  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.512  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.512  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.513  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.634      ;
; 0.515  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.636      ;
; 0.517  ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|counter[3]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.517  ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|counter[9]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.638      ;
; 0.518  ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|counter[7]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518  ; LCD1602:LCD1602|counter[12]         ; LCD1602:LCD1602|counter[15]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518  ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|counter[13]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518  ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|counter[5]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518  ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|counter[11]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.639      ;
; 0.520  ; LCD1602:LCD1602|counter[0]          ; LCD1602:LCD1602|counter[4]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520  ; LCD1602:LCD1602|counter[6]          ; LCD1602:LCD1602|counter[10]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.521  ; LCD1602:LCD1602|counter[4]          ; LCD1602:LCD1602|counter[8]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521  ; LCD1602:LCD1602|counter[2]          ; LCD1602:LCD1602|counter[6]          ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521  ; LCD1602:LCD1602|counter[10]         ; LCD1602:LCD1602|counter[14]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.521  ; LCD1602:LCD1602|counter[8]          ; LCD1602:LCD1602|counter[12]         ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.642      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'                                                                                                                         ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.186 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|ready          ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.196 ; uart_rx:uart_rx|data[5]        ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.316      ;
; 0.200 ; uart_tx:uart_tx|state.done     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.320      ;
; 0.207 ; uart_rx:uart_rx|data[2]        ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; uart_rx:uart_rx|data[1]        ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.327      ;
; 0.256 ; uart_rx:uart_rx|data[7]        ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.376      ;
; 0.267 ; uart_rx:uart_rx|data[6]        ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; uart_rx:uart_rx|data[4]        ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.388      ;
; 0.273 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|data[4]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.035      ; 0.392      ;
; 0.275 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.035      ; 0.394      ;
; 0.276 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|data[7]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.035      ; 0.395      ;
; 0.279 ; uart_rx:uart_rx|data[0]        ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.399      ;
; 0.285 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.405      ;
; 0.315 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.436      ;
; 0.322 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.442      ;
; 0.336 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.456      ;
; 0.352 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.473      ;
; 0.353 ; uart_rx:uart_rx|data[3]        ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.035      ; 0.472      ;
; 0.370 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.035      ; 0.489      ;
; 0.373 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.222      ; 0.679      ;
; 0.375 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|data[6]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.035      ; 0.494      ;
; 0.376 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.035      ; 0.495      ;
; 0.379 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.499      ;
; 0.380 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|data[5]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.035      ; 0.499      ;
; 0.383 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.503      ;
; 0.383 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.503      ;
; 0.384 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.504      ;
; 0.387 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.033      ; 0.504      ;
; 0.398 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.519      ;
; 0.404 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.525      ;
; 0.405 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.526      ;
; 0.405 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.526      ;
; 0.407 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.528      ;
; 0.411 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.532      ;
; 0.411 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.532      ;
; 0.418 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.539      ;
; 0.422 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.542      ;
; 0.423 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.543      ;
; 0.424 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.544      ;
; 0.437 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.557      ;
; 0.450 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.570      ;
; 0.456 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.222      ; 0.762      ;
; 0.457 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.035      ; 0.577      ;
; 0.468 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.589      ;
; 0.477 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.597      ;
; 0.492 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.612      ;
; 0.501 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.033      ; 0.618      ;
; 0.501 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.621      ;
; 0.507 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.628      ;
; 0.507 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.628      ;
; 0.513 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.222      ; 0.819      ;
; 0.515 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.637      ;
; 0.525 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; uart_tx:uart_tx|dataA[3]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.221      ; 0.831      ;
; 0.531 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.651      ;
; 0.533 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.653      ;
; 0.540 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.660      ;
; 0.542 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.662      ;
; 0.542 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.662      ;
; 0.544 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.664      ;
; 0.544 ; uart_tx:uart_tx|dataA[7]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.221      ; 0.849      ;
; 0.552 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.673      ;
; 0.558 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.679      ;
; 0.559 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.680      ;
; 0.560 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.680      ;
; 0.563 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.684      ;
; 0.576 ; uart_tx:uart_tx|dataA[6]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.221      ; 0.881      ;
; 0.576 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.223      ; 0.883      ;
; 0.578 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.699      ;
; 0.582 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.702      ;
; 0.583 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.704      ;
; 0.584 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.704      ;
; 0.584 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.706      ;
; 0.590 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.710      ;
; 0.590 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.710      ;
; 0.592 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.712      ;
; 0.595 ; uart_tx:uart_tx|dataA[4]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.221      ; 0.900      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCD1602:LCD1602|clkr'                                                                                                      ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.198 ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.318      ;
; 0.200 ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.320      ;
; 0.256 ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.376      ;
; 0.257 ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.377      ;
; 0.258 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.378      ;
; 0.258 ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.378      ;
; 0.259 ; LCD1602:LCD1602|next.dat10 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.379      ;
; 0.263 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.383      ;
; 0.263 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.383      ;
; 0.265 ; LCD1602:LCD1602|next.dat7  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.385      ;
; 0.274 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.394      ;
; 0.274 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.394      ;
; 0.274 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.394      ;
; 0.276 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.396      ;
; 0.277 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.397      ;
; 0.278 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.398      ;
; 0.290 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.410      ;
; 0.295 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.415      ;
; 0.299 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.420      ;
; 0.312 ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.432      ;
; 0.317 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.437      ;
; 0.321 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[3]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.441      ;
; 0.335 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.455      ;
; 0.338 ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.458      ;
; 0.342 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.462      ;
; 0.343 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|next.dat5  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.463      ;
; 0.359 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|rs         ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.479      ;
; 0.364 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.484      ;
; 0.366 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|next.dat9  ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.486      ;
; 0.377 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.497      ;
; 0.384 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.504      ;
; 0.413 ; LCD1602:LCD1602|next.dat3  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.533      ;
; 0.413 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.533      ;
; 0.414 ; LCD1602:LCD1602|next.dat2  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.534      ;
; 0.422 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.542      ;
; 0.439 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.559      ;
; 0.442 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.562      ;
; 0.448 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.569      ;
; 0.462 ; LCD1602:LCD1602|next.dat11 ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.582      ;
; 0.466 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.586      ;
; 0.470 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.590      ;
; 0.482 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.602      ;
; 0.495 ; LCD1602:LCD1602|next.dat8  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.615      ;
; 0.496 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.616      ;
; 0.498 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.618      ;
; 0.499 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[4]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.619      ;
; 0.499 ; LCD1602:LCD1602|next.set1  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.619      ;
; 0.505 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.625      ;
; 0.506 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.626      ;
; 0.511 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.631      ;
; 0.529 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[6]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; LCD1602:LCD1602|next.set3  ; LCD1602:LCD1602|dat[5]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.651      ;
; 0.535 ; LCD1602:LCD1602|next.dat1  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.655      ;
; 0.543 ; LCD1602:LCD1602|next.set2  ; LCD1602:LCD1602|dat[2]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.663      ;
; 0.546 ; LCD1602:LCD1602|next.dat6  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.666      ;
; 0.597 ; LCD1602:LCD1602|next.nul   ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.717      ;
; 0.606 ; LCD1602:LCD1602|next.dat0  ; LCD1602:LCD1602|dat[1]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.726      ;
; 0.620 ; LCD1602:LCD1602|next.dat4  ; LCD1602:LCD1602|dat[0]     ; LCD1602:LCD1602|clkr ; LCD1602:LCD1602|clkr ; 0.000        ; 0.036      ; 0.740      ;
+-------+----------------------------+----------------------------+----------------------+----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|clkr                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; LCD1602:LCD1602|counter[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; -0.090 ; 0.094        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|clkr                ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[0]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[10]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[11]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[12]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[13]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[14]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[15]         ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[1]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[2]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[3]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[4]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[5]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[6]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[7]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[8]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602:LCD1602|counter[9]          ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.090  ; 0.090        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|clkr|clk                    ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[0]|clk              ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[10]|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[11]|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[12]|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[13]|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[14]|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[15]|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[1]|clk              ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[2]|clk              ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[3]|clk              ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[4]|clk              ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[5]|clk              ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[6]|clk              ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[7]|clk              ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[8]|clk              ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD1602|counter[9]|clk              ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 0.663  ; 0.879        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; LCD1602:LCD1602|clkr                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'                                                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.245  ; 0.429        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; 0.261  ; 0.445        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; 0.333  ; 0.549        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCD1602:LCD1602|clkr'                                                              ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat10    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat11    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat8     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat9     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.nul      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set1     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set2     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set3     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|rs            ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[0]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[1]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[2]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[3]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[4]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[5]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[6]        ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat0     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat1     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat10    ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat11    ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat2     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat3     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat4     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat5     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat6     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat7     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat8     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat9     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.nul      ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set1     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set2     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set3     ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|rs            ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[0]        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[1]        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[2]        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[3]        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[4]        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[5]        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|dat[6]        ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat0     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat1     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat10    ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat11    ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat2     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat3     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat4     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat5     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat6     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat7     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat8     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.dat9     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.nul      ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set1     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set2     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|next.set3     ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602:LCD1602|rs            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[0]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[1]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[2]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[3]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[4]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[5]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|dat[6]|clk            ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat0|clk         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat10|clk        ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat11|clk        ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat1|clk         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat2|clk         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat3|clk         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat4|clk         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat5|clk         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat6|clk         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat7|clk         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat8|clk         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.dat9|clk         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.nul|clk          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.set1|clk         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.set2|clk         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|next.set3|clk         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|rs|clk                ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|clkr~clkctrl|inclk[0] ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|clkr~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|clkr|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LCD1602:LCD1602|clkr ; Rise       ; LCD1602|clkr|q                ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 1.972 ; 2.591 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; 1.896 ; 2.567 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 1.772 ; 2.270 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -0.857 ; -1.457 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; -1.089 ; -1.699 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -0.892 ; -1.468 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; dat[*]    ; LCD1602:LCD1602|clkr            ; 3.269 ; 3.335 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[0]   ; LCD1602:LCD1602|clkr            ; 3.269 ; 3.335 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[1]   ; LCD1602:LCD1602|clkr            ; 3.117 ; 3.168 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[2]   ; LCD1602:LCD1602|clkr            ; 3.026 ; 3.069 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[3]   ; LCD1602:LCD1602|clkr            ; 3.089 ; 3.144 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[4]   ; LCD1602:LCD1602|clkr            ; 3.021 ; 3.062 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[5]   ; LCD1602:LCD1602|clkr            ; 3.054 ; 3.118 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[6]   ; LCD1602:LCD1602|clkr            ; 3.227 ; 3.314 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ; 2.112 ;       ; Rise       ; LCD1602:LCD1602|clkr            ;
; rs        ; LCD1602:LCD1602|clkr            ; 3.637 ; 3.776 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ;       ; 2.220 ; Fall       ; LCD1602:LCD1602|clkr            ;
; led[*]    ; clk_divider:clk_divider|clk_out ; 4.156 ; 4.059 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 3.617 ; 3.531 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 3.274 ; 3.224 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 4.156 ; 4.059 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 3.444 ; 3.376 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 3.824 ; 3.940 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; dat[*]    ; LCD1602:LCD1602|clkr            ; 2.914 ; 2.953 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[0]   ; LCD1602:LCD1602|clkr            ; 3.151 ; 3.214 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[1]   ; LCD1602:LCD1602|clkr            ; 3.005 ; 3.054 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[2]   ; LCD1602:LCD1602|clkr            ; 2.918 ; 2.959 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[3]   ; LCD1602:LCD1602|clkr            ; 2.979 ; 3.032 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[4]   ; LCD1602:LCD1602|clkr            ; 2.914 ; 2.953 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[5]   ; LCD1602:LCD1602|clkr            ; 2.946 ; 3.007 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[6]   ; LCD1602:LCD1602|clkr            ; 3.112 ; 3.195 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ; 2.049 ;       ; Rise       ; LCD1602:LCD1602|clkr            ;
; rs        ; LCD1602:LCD1602|clkr            ; 3.508 ; 3.642 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ;       ; 2.154 ; Fall       ; LCD1602:LCD1602|clkr            ;
; led[*]    ; clk_divider:clk_divider|clk_out ; 3.156 ; 3.108 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 3.486 ; 3.403 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 3.156 ; 3.108 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 4.043 ; 3.948 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 3.320 ; 3.255 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 3.684 ; 3.796 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+----------------------------------+----------+--------+----------+---------+---------------------+
; Clock                            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -4.480   ; -0.228 ; N/A      ; N/A     ; -3.000              ;
;  LCD1602:LCD1602|clkr            ; -1.077   ; 0.198  ; N/A      ; N/A     ; -1.487              ;
;  clk                             ; -4.480   ; -0.228 ; N/A      ; N/A     ; -3.000              ;
;  clk_divider:clk_divider|clk_out ; -1.959   ; 0.186  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                  ; -122.773 ; -0.313 ; 0.0      ; 0.0     ; -144.265            ;
;  LCD1602:LCD1602|clkr            ; -9.270   ; 0.000  ; N/A      ; N/A     ; -35.688             ;
;  clk                             ; -57.673  ; -0.313 ; N/A      ; N/A     ; -49.097             ;
;  clk_divider:clk_divider|clk_out ; -55.830  ; 0.000  ; N/A      ; N/A     ; -59.480             ;
+----------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 4.536 ; 4.613 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; 4.274 ; 4.413 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 3.791 ; 3.987 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -0.857 ; -1.457 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; -1.089 ; -1.699 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -0.892 ; -1.468 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; dat[*]    ; LCD1602:LCD1602|clkr            ; 7.084 ; 6.920 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[0]   ; LCD1602:LCD1602|clkr            ; 7.084 ; 6.920 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[1]   ; LCD1602:LCD1602|clkr            ; 6.771 ; 6.613 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[2]   ; LCD1602:LCD1602|clkr            ; 6.501 ; 6.404 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[3]   ; LCD1602:LCD1602|clkr            ; 6.715 ; 6.587 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[4]   ; LCD1602:LCD1602|clkr            ; 6.478 ; 6.381 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[5]   ; LCD1602:LCD1602|clkr            ; 6.551 ; 6.495 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[6]   ; LCD1602:LCD1602|clkr            ; 6.965 ; 6.866 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ; 4.398 ;       ; Rise       ; LCD1602:LCD1602|clkr            ;
; rs        ; LCD1602:LCD1602|clkr            ; 7.831 ; 7.703 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ;       ; 4.337 ; Fall       ; LCD1602:LCD1602|clkr            ;
; led[*]    ; clk_divider:clk_divider|clk_out ; 8.234 ; 8.229 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 7.530 ; 7.714 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 6.895 ; 7.031 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 8.234 ; 8.229 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 7.215 ; 7.388 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 8.402 ; 8.271 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; dat[*]    ; LCD1602:LCD1602|clkr            ; 2.914 ; 2.953 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[0]   ; LCD1602:LCD1602|clkr            ; 3.151 ; 3.214 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[1]   ; LCD1602:LCD1602|clkr            ; 3.005 ; 3.054 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[2]   ; LCD1602:LCD1602|clkr            ; 2.918 ; 2.959 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[3]   ; LCD1602:LCD1602|clkr            ; 2.979 ; 3.032 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[4]   ; LCD1602:LCD1602|clkr            ; 2.914 ; 2.953 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[5]   ; LCD1602:LCD1602|clkr            ; 2.946 ; 3.007 ; Rise       ; LCD1602:LCD1602|clkr            ;
;  dat[6]   ; LCD1602:LCD1602|clkr            ; 3.112 ; 3.195 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ; 2.049 ;       ; Rise       ; LCD1602:LCD1602|clkr            ;
; rs        ; LCD1602:LCD1602|clkr            ; 3.508 ; 3.642 ; Rise       ; LCD1602:LCD1602|clkr            ;
; en        ; LCD1602:LCD1602|clkr            ;       ; 2.154 ; Fall       ; LCD1602:LCD1602|clkr            ;
; led[*]    ; clk_divider:clk_divider|clk_out ; 3.156 ; 3.108 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 3.486 ; 3.403 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 3.156 ; 3.108 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 4.043 ; 3.948 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 3.320 ; 3.255 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 3.684 ; 3.796 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[24] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[25] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[26] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[27] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[28] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[29] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[30] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_packet[31] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rs              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rw              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; en              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dat[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dat[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dat[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dat[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dat[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dat[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dat[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dat[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_N           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_P           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; button         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; led[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; data_packet[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; rs              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; rw              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; en              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dat[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dat[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dat[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dat[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; dat[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dat[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; dat[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; dat[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; LCD_N           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; LCD_P           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; led[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; rs              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; rw              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; en              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dat[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dat[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dat[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dat[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; dat[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dat[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; dat[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; dat[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; LCD_N           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; LCD_P           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; led[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_packet[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_packet[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_packet[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_packet[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_packet[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_packet[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; data_packet[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; data_packet[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; rs              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; rw              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; en              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dat[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dat[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dat[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dat[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dat[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dat[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dat[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dat[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LCD_N           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LCD_P           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 519      ; 0        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk                             ; 1        ; 1        ; 0        ; 0        ;
; LCD1602:LCD1602|clkr            ; clk                             ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 223      ; 0        ; 0        ; 0        ;
; LCD1602:LCD1602|clkr            ; LCD1602:LCD1602|clkr            ; 61       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 519      ; 0        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk                             ; 1        ; 1        ; 0        ; 0        ;
; LCD1602:LCD1602|clkr            ; clk                             ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 223      ; 0        ; 0        ; 0        ;
; LCD1602:LCD1602|clkr            ; LCD1602:LCD1602|clkr            ; 61       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 68    ; 68   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jul  5 15:03:10 2018
Info: Command: quartus_sta teste_uart -c teste_uart
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'teste_uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_divider:clk_divider|clk_out clk_divider:clk_divider|clk_out
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name LCD1602:LCD1602|clkr LCD1602:LCD1602|clkr
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.480
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.480             -57.673 clk 
    Info (332119):    -1.959             -55.830 clk_divider:clk_divider|clk_out 
    Info (332119):    -1.077              -9.270 LCD1602:LCD1602|clkr 
Info (332146): Worst-case hold slack is -0.085
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.085              -0.085 clk 
    Info (332119):     0.453               0.000 clk_divider:clk_divider|clk_out 
    Info (332119):     0.509               0.000 LCD1602:LCD1602|clkr 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.097 clk 
    Info (332119):    -1.487             -59.480 clk_divider:clk_divider|clk_out 
    Info (332119):    -1.487             -35.688 LCD1602:LCD1602|clkr 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.097
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.097             -49.605 clk 
    Info (332119):    -1.790             -48.883 clk_divider:clk_divider|clk_out 
    Info (332119):    -0.919              -6.909 LCD1602:LCD1602|clkr 
Info (332146): Worst-case hold slack is -0.060
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.060              -0.060 clk 
    Info (332119):     0.401               0.000 clk_divider:clk_divider|clk_out 
    Info (332119):     0.480               0.000 LCD1602:LCD1602|clkr 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -49.097 clk 
    Info (332119):    -1.487             -59.480 clk_divider:clk_divider|clk_out 
    Info (332119):    -1.487             -35.688 LCD1602:LCD1602|clkr 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.303
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.303              -8.719 clk 
    Info (332119):    -0.268              -3.160 clk_divider:clk_divider|clk_out 
    Info (332119):     0.090               0.000 LCD1602:LCD1602|clkr 
Info (332146): Worst-case hold slack is -0.228
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.228              -0.313 clk 
    Info (332119):     0.186               0.000 clk_divider:clk_divider|clk_out 
    Info (332119):     0.198               0.000 LCD1602:LCD1602|clkr 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.040 clk 
    Info (332119):    -1.000             -40.000 clk_divider:clk_divider|clk_out 
    Info (332119):    -1.000             -24.000 LCD1602:LCD1602|clkr 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 614 megabytes
    Info: Processing ended: Thu Jul  5 15:03:14 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


