# PhD week1

## 24.9.30 周一

### 周一还是有点焦虑的，因为周末看来SMT-based的PR算法的文章，不知道应该从哪里开始做比较好，所以就很焦虑。

总结一下**焦虑**的原因：

1. 开始看不懂文献，没有基础；
2. 对做什么方向还是有些犹豫，横向太多。

今日的科研还是很充分的，但是又有些散：

**标准库的建立 **		看了两篇硕士毕业论文，关于标准库的建立，发现其实和我之前看的ic后端流程和实战的书很像。我觉得如果我真要搞这个的话我就闲鱼上买一个差不多的项目，然后有配套视频的先跟着做，慢慢学习。

**布线算法和EDA优化**	文章基本看懂了，就是到底如何去做还是没有搞懂，这个可以再去看看他们作者的github去搞懂，这个需要时间。

**DCTO CFET 器件**		这个还没有看，但是我觉得这个方向还是很promising的。

**CFET标准库的建立**	我觉得这个也是不错的，我觉得如果这个能和布线以及eda优化一起做的话，会是一个很大的东西，非常有连续性，我觉得很ok。我想从前往后做来试试看。

写完这些我觉得还是轻松一些。我觉得人生其实没必要处处完美，自己也没有那样的真正天赋。还是看的开一些，不要即，慢慢来。

今日科研进度：

泛读	基于FinFET结构小型基本单元库的开发与评估

泛读	基于SMIC 0.18um EEPROM工艺的标准单元库设计

泛读	Stacked Complementary Field-Effect Transistors: Promises and Challenges



之后可以了解看yotube的finfet视频，CFET标准库的建立，DCTO CFET 器件先都看一下，了解全面开始干。







## 24.10.1 周二

周二书休息日，基本什么都没干，但是晚上回来还是很有收获的。其收获是看了中文文献有俩一些感触，也有了一些方向。在我重新输入相关的方向，例如布线布局而不是dtco之后，其实有可以参考的文章还是很多的。因此我觉得我看，目前主要的工作是可以看其中的几篇文章有相似之处的开始学习，尤其是学他们是怎么做实验的，这个是很关键，因为我觉得算法都是可以学的，关键是要会打代码然后运用。可以参考的文章如下：

**芯片设计中的布图规划和智能拼接算法研究**

集成电路是信息产业的基石，布图规划和智能拼接是超大规模集成电路设计的两个关键问题。布图规划问题要求将一组具有互连关系的矩形模块不重叠地放置于芯片版图上，最小化包络矩形的面积和模块间的互连线长。智能拼接问题要求在平面内不重叠地放置一组正交多边形模块，最小化包络矩形的面积。二者均属于具有NP难度的组合优化问题。因此，研究求解布图规划问题和智能拼接问题的高效启发式算法具有重要的理论价值和现实意义。　　针对布图规划和智能拼接存在的共性，如二者均具有二维几何装箱的性质、目标函数包含最小化包络矩形的面积等，提出了一个统一的分层求解框架。上层为包络矩形生成的通用算法，包括候选宽度生成算法（CandidateWidthGenerationAlgorithm，CWGA）和包络自适应选择算法（EnvelopeAdaptiveSelectionAlgorithm，EASA）；下层为根据问题特征的布图构造算法，分别为求解布图规划问题的集束搜索算法（BeamSearchAlgorithm，BSA）和求解智能拼接问题的随机局部搜索算法（RandomizedLocalSearchAlgorithm，RLSA）。　　针对布图规划的布图构造子问题，首次将集束搜索算法应用于该问题。将模块放置过程建模为搜索树，设计了局部评估、全局评估和向前看评估三种层级的剪枝策略筛选有前途的分支。实验结果表明，BSA在MCNC算例集上超越了目前文献中最好的12种算法的平均结果，并改进了GSRC算例集5个算例的已知最优解。此外，提出了一种新的线长估算方法，并对其有效性进行了实验对比与分析讨论。　　针对智能拼接的布图构造子问题，提出了一种结合启发式打分策略的随机局部搜索算法。其中，基于天际线结构的打分策略同时考虑了模块的几何特征和旋转角度；交换和移位两种邻域动作用于搜索最佳的模块放置顺序。基于2020年集成电路EDA设计精英挑战赛和MCNC算例集共计13个算例对其进行了测试。实验结果表明，RLSA能求得平均填充率95%以上的布图方案，表明了算法的有效性。



**数字集成电路的可布线性智能化预测方法研究**

在数字集成电路的物理设计中，可布线性是一个关键的设计优化目标。而且随着工艺节点的缩小，可布线性的评估难度与优化难度都会同步上升。因此，研究在物理设计的早期阶段准确且快速地评估或预测可布线性的方法是很有价值的，不仅可以加速芯片设计的收敛，也能降低成本。传统上通常使用布线拥塞来评估可布线性，但这些方法在准确性或者速度上会有不足。最近有一种新方法是使用深度学习完成对设计规则检查（designrulechecking，DRC）热点的预测，DRC热点是指芯片版图可能会出现设计规则违例（designruleviolation，DRV）的位置。这实现了在物理设计的早期阶段准确且快速地预测可布线性，是在可布线性预测问题上的一个突破。　　本课题研究预测数字芯片布局版图的DRC热点的方法，主要工作内容包括3个部分：生成芯片版图数据集、提取和处理特征与标签数据，以及设计基于全卷积神经网络架构的DRC热点预测算法模型。本文选用ISPD2015年竞赛的7个基准芯片生成了一个芯片版图数据集，并且提取了有效的特征信息。本文提出的DRC热点预测方案能够解决3个关键问题，一是对于给定的含有宏单元的数字芯片布局版图，能够进行端到端的DRC热点预测；二是在不使用全局布线产生的拥塞信息的情况下，本文提出的算法方案能够达到很好的预测效果；三是本文提出的算法模型的泛化能力较强，实验结果验证了模型在从未“见过”的芯片设计上能够取得平均为0.9185的ROC-AUC。　　本文所提方案主要包含2个创新点，一是能够在提取的芯片特征信息中增加对于特定的非默认布线规则（non-defaultroutingrules，NDR）的考虑，实验结果显示这种改进能够使预测模型在平均ROC-AUC上提高0.0261；二是本文提出的DRC热点预测模型对比于现有研究成果提出的模型，能够在平均ROC-AUC上提高0.0435，体现出更好的预测能力。另外，本文针对DRC热点预测问题，研究了数据预处理的方法，实验结果表明在保留芯片特征图与标签图的原始尺寸中全部信息的情况下，能够训练出一个泛化能力更好的预测模型。因此，本文提出的方案能够解决DRC热点预测任务中的一些关键问题，具有创新性，而且在学术研究与实际应用上是有价值的



**数字集成电路布局合法化与布线层分配算法研究**

随着半导体工艺技术的不断发展，芯片特征尺寸越来越小，集成度越来越高，加上时序、功耗、可制造性等要求，给集成电路设计自动化带来极大的挑战。在物理设计流程中，布局布线确定了器件的摆放位置与走线的选择，直接决定着电路的性能，并且布局布线是物理设计中最为耗时的过程。因此，进一步高效、高质量地求解超大规模集成电路布局布线问题，对数字集成电路设计具有重要意义。　　本文的主要工作是对布局中的合法化与布线中的层分配算法进行研究：　　（1）合法化是解析式布局的必要部分，基本目标是消除单元之间的所有重叠。对于混合单元高度电路，在考虑围栏区域和工艺约束的情况下，本文提出了一种鲁棒性强的基于协商的合法化器来减小器件单元的“平均位移”和“最大位移”。本文首先对“协商方法”的主要构件进行分析，将布局网格按照布局站点进行划分，并将合法化问题重新转化为一个资源分配任务。然后，本文通过隔离点和自适应惩罚函数两种方法，允许所有可移动单元在附近邻域内逐渐消除重叠。本文还采用了一种确定性多线程技术来加速算法的收敛。实验结果表明，与现有文献相比，提出的算法在合理的运行时间内实现了最小的平均位移和最大位移。　　（2）层分配是总体布线的一部分，基本目的是将平面走线还原到三维分布中，且在不违反边容量约束或通孔规则的情况下减少通孔数目。本文采用了一种线网分割技术，将多引脚线网分解成互不相交的两引脚线网，并在动态规划分配线网的基础上开发了启发式的“层移动-拆线重分配”方法，该方法可以在不需要多次迭代的情况下控制通孔数目。实验结果表明，提出的方法对通孔数目最小化有一定程度的改进效果。



### **先进芯片设计中的规划算法设计**

**摘要：**在超大规模集成电路的设计中，布图和布局是基本步骤。布图规划表示实验布局中电路的主要功能模块，而布局是将集成电路单元放置在固定区域内，同时优化线路长度、网络连接和其他指标。然而，随着超大规模集成电路的不断发展和制造工艺的日益复杂，传统算法可能无法满足日益增长的需求。　　本文提出了一种新的晶圆级芯片布图算法，算法采用预估内核面积、每行内核高度相同和Z字形布图的方式来减少总运行时间、适配器损失和总互连线长度。该算法基于性能函数和拓扑结构估计内核面积，并执行Z字形布图来放置内核。如果不能放置所有内核，我们的算法将减少预测区域面积并重新排列布图。本文还提出了一种考虑邻接扩散效应（NDE）的标准单元的完整布局和合法化算法，算法采用将合法化问题转化为求解哈密顿路径问题的方式来消除NDE，并且提出一种基于哈密顿补完的算法来求解哈密顿路径。该算法将标准单元全局放置在行上，分配单元以避免拥塞，并使用哈密顿完成对行上的单元进行重新排序。最后，通过调整单元位置、将单元移动到行上的站点位置并且插入填充单元来消除NDE违规。　　实验结果表明，我们的算法在运行时间、求解质量等指标上优于现有方法，表明其在超大规模集成电路设计中具有潜在的应用前景。





### **基于位置关系图的超大规模集成电路布局优化方法**

**摘要：**本文主要研究了超大规模集成电路（VLSI）布局问题。该问题是芯片设计制造中关键的一环，并且被证明为是一个经典的NP难组合优化问题，不仅对线网可布通性、芯片可靠性、功耗、时延等性能指标有着重大的影响，而且对后续的布线设计也有着决定性影响；同时VLSI布局是突破电子设计自动化（ElectronicDesignAutomatic，EDA）软件必不可少的环节，也是我国EDA软件国产化的必经之路。因此研究VLSI布局问题具有非常重要的理论研究价值和实际工程意义。本文通过问题转换将VLSI布局问题转换为费用最小的网络流问题，在多项式时间内得到给定位置关系图下以连线总和最小为目标的布局方案，并根据布局电路模块的权重大小设计邻域算子改变策略来提高布局方案的质量。　　首先，通过问题转换“序列对?位置关系图?数学模型?最小费用流问题”提出了基于位置关系图的高效解码算法（PRGED），得到在给定位置关系图下以连线总和最小为目标的布局方案。该算法主要分为三个部分：首先对于给定的序列对，通过解析，得到任意两个布局电路模块间的位置关系图；接着建立在此位置关系图下以连线最小化为目标的VLSI布局问题整数规划模型，并通过对偶转换把原问题转换为其对偶问题，该对偶问题正好是一个最小费用网络流问题；最后通过构造网络图，使用最小费用流算法在多项式时间内求得在给定位置关系图下以连线总和最小为目标的布局方案。　　其次，为了提高布局方案的质量，以PRGED算法为核心、模拟退火算法为框架、构造初始序列对、以及根据布局电路模块权重以概率选择模块进行操作来改变邻域算子，提出了基于权重的超大规模集成电路布局算法（SAVLSIL）。该算法首先根据布局电路模块的引脚数量和面积定义其权重，并根据初始布局生成初始序列对以及初始解；接着根据布局电路模块的权重以概率选择模块进行操作来改变邻域算子得到模块间新的位置关系图以及新的布局方案；最后对新的布局方案进行评估：无条件接受更好的布局方案，以概率接受较差的布局方案。　　采用MCNC和GSRC两个经典的布局测试集对所提出的算法进行测试，在跟目前文献中取得最好解的布局算法进行对比后发现，本文所提出的算法可以求解出更好的解，能够很好的满足不同应用场景下的不同需求。



### **基于强化学习的模拟集成电路版图布局布线协同优化方法研究**

这个非常新，如果可以找到就太好了



### **3D集成电路布局布线基准测试电路研究**

**摘要：**随着集成电路规模的增加，集成电路的设计制造技术的进步，工艺技术已逐渐达到物理极限。3D集成电路是最有可能突破工艺瓶颈的解决方案之一。其采用三维晶片堆叠的方式来提高系统集成度，通过硅通孔(Through-Silicon-Via，TSV)来实现层间垂直互连，提高电路性能。但是，目前3D集成电路的设计流程没有统一标准，也没有成形的基准电路(benchmark)可以提供3D-IC进行布局布线等功能的测试研究。所以研究3D集成电路的benchmark成为了推动3D集成电路设计技术进步的关键。本文针对3D集成电路布局布线基准测试电路进行了研究。　　本文提出了一种2D集成电路转换为3D集成电路的方法，并用此方法生成了一套标准的3D基准测试电路。此外，提出了2D-3D的分层算法、跨层线网TSV生成插入的算法，用于2D-3D过程中将平面互连线网转换为TSV，使生成的3D基准测试电路符合实际3D电路的标准。　　本文实现了实际2D集成电路设计转换为3D基准测试电路的算法。可将任意2D物理设计转为3D基准测试电路。由于实际电路设计的线网不适合直接进行2D-3D转换，因此，提出了将2D集成电路先转换为2D bookshelf电路，再将2D bookshelf电路转换为3D bookshelf电路，使实际的2D集成电路设计转换为3D benchmark，实现3D基准的自定制。　　本文实现了将3D benchmark逆转换为实际3D集成电路设计。本文开发了对应的转换系统平台，可以把由2D集成电路设计转换生成的3D benchmark逆转换为实际的3D集成电路设计，此3D电路设计与2D布局布线工具兼容，可进行3D集成电路单层电路的布局布线。　　本文采用六种不同类型的集成电路设计进行了验证。得出TSV数、运行时间等数据，并对数据进行了验证与分析。结果显示，该转换方法针对不同类型的电路设计均可以顺利转换为对应的3D基准测试电路并可逆转换为实际3D设计。　　本文的研究不仅可以提供一套3D基准测试电路供测试使用，也可将2D实际电路设计转换为3D基准测试电路，且可逆转换为实际3D电路设计。此3D IC设计可以利用2D集成电路的物理设计工具进行实际的布局布线工作。所以，本文的整体研究对3D IC的设计发展有重大意义



### **拥塞感知的集成电路全局布线算法研究**

**摘要：**随着现代超大规模集成电路设计的特征尺寸不断缩小，电路元件和互连密度也不断增加，导致了频繁的布线区域拥塞问题。为了解决这一挑战，一是在布局阶段引入快速高质量的全局布线拥塞图来提高集成电路的可布线性，二是在全局布线阶段减少布线拥塞来指导详细布线生成合法解。然而，当前的全局布线算法存在以下问题：如果过于关注详细布线指导，则需要较长的运行时间；而如果过于关注布局指导，则会产生许多拥塞估计误差。　　本文在调查了全局布线领域的相关理论和算法后，提出了一种拥塞感知的全局布线算法。该算法不仅能够有效降低布线拥塞，生成高质量的解来指导详细布线，还极大地提升了布线速度。这种算法能够准确估计布线拥塞情况，同时作为布线拥塞的估计工具，为可布线性布局提供指导。主要工作如下：　　首先，本文对多源多目标的迷宫布线算法进行了研究，设计出两阶段的双路径多源多目标迷宫布线算法，该算法能有效降低布线搜索空间提升布线效率。随后在此基础上，本文又提出了确定性的双路径迷宫布线，在能够满足确定性要求的同时保证了布线质量，并对算法的有效性进行了证明。　　其次，本文通过对弱一致性并行布线算法的研究，提出了新的网络级别的布线算法，不仅能在相同数量核心的机器上展现出更快的布线效率，更能在多核的设备中提高算法的整体收敛性能。　　然后，本文提出了动态布线调度算法，对布线网络迭代不同阶段进行同步，在利用网络搜索空间相斥的布线区域时，来解决网络间冲突的布线路径，避免拥塞无法收敛。最后再与迷宫布线相结合，进一步提升布线效率，减少布线冲突。　　最后，本文将网络级别布线和动态布线相结合，设计了两阶段的布线框架，该算法在第一阶段执行网络级别布线，然后通过设计的并行度下降算法来控制并行度并切换到动态布线调度算法。通过该布线框架不仅能很好地控制布线拥塞，同时还提升了布线效率。　　全局布线作为组合优化问题，本文从基础的布线算法到布线的迭代算法进行了深入研究，并设计了一种拥塞感知的全局布线算法。在ISPD-08测试案例的实验中，本文设计的算法在布线质量上几乎与最优算法无差异，并且布线速度远远超过了所有其他布线算法。该算法取得了低拥塞高效率的效果，同时满足了指导可布线性布局和详细布线的需求



### **伪布尔可满足性算法及其在FPGA布线中的研究应用**

**摘要：**现场可编程门阵列(FPGA)主要包括可配置逻辑模块和布线模块,它支持可编程重复配置,具有灵活、风险低、开发周期短等优势,在通信、工业控制、汽车电子、数据处理、消费电子等领域得到了广泛应用。随着FPGA内部可配置资源容量的增加,对应的计算机辅助设计(CAD)工具也需要升级和优化。随着设计复杂程度的提高,将一个设计配置到FPGA上往往需要CAD工具计算很长时间方可满足各种参数要求。而布线阶段通常需要消耗整个CAD流程近30％的时间,因此,高效的布线算法对缩短整个FPGA开发的时间至关重要。　　 目前已开发多种布线算法并获得应用,其中布尔可满足性(SAT)布线算法及几何查找布线算法是当前最为流行的两种。两者各有优缺点。基于几何查找的布线算法由基本迷宫(Maze)算法演化而来,它虽然可经过优化来提高布线速度,但由于一次只能布一根线,其可布通性较难确定,通常依靠设定运行时间的上限来实现算法终止。另外,其它由迷宫算法优化演化而来的各种几何查找算法也均存在依赖布线顺序的缺点。相比之下,基于SAT的算法由于可同时给所有线网布线,因此能从理论上证明可布通性。但是,这种算法需要大量的变量和约束条件,所以可扩展性并不好。　　 最近,一种基于伪布尔可满足性(PBS)的布线算法成为FPGA布线算法的研究热点。和一般基于SAT的算法类似,PBS算法可同时给所有线网进行布线,因此也能准确判断可布通性。和SAT算法不同的是,它将约束条件用精简的表达式表示,需要的布线变量和公式大大减少,因此显著降低了内存需求,提高了扩展性。但是,伪布尔可满足性算法在布线过程中所需的转换成本过大,不适用于大型布线基准。本文探索一种能有效解决以上问题的新型算法,具体研究工作和结果如下:　　 (1)在全面调查FPGA结构最新研究动态的基础上,给出了一种FPGA布线结构模型,即基于SRAM的对称阵列(岛状)FPGA结构,仅需3个适合的参数即能表示布线结构。详细研究了布尔可满足性算法、伪布尔可满足性算法和两种几何查找布线算法,即一种基于协商性能驱动的布线算法PathFinder和一种协商A幸布线算法Frontier。选取全局布线实例和Max-SAT布线基准的大规模基准电路,对Frontier、SAT和PBS进行了分析比较。结果表明,利用伪布尔约束编码比用纯粹的合取范式(CNF)显示出更好的紧密性、更短的运行时间,且编码更简洁紧凑。针对伪布尔可满足性问题扩展开发的解法器PBS,与以前所报道的两种方法相比较--早期的几何查找算法和现在用于纯CNF约束的解法器Chaff,从而验证了伪布尔可满足性所需存储空间更小,并能有效加速求解的特性。　　 (2)近年来0-1整数线性规划(Integer Linear Programming,ILP)的发展进一步扩展了优化线性目标函数,这通常是通过解决一系列的SKT或者ILP决策问题来实现的。但是目标函数可能会使采用对称的约束变得复杂化,即使目标函数的约束不可满足,并且与目标函数不相关。本文在对称破缺技术的基础上,开发了一种自适应流程,结合静态对称破缺技术和动态对称破缺技术,可以分析一个给定的布尔优化问题,并能挑选最合适的对称破缺技术。实验结果证明,当这种技术用于布线时,比纯粹的静态对称破缺或动态对称破缺加速了问题的解决。　　 (3)为了改善伪布尔可满足性算法在布线过程中增加转换成本的负面影响,提出了一种用于FPGA的新的布线算法,综合了伪布尔可满足性算法与几何布线算法的优点。在布线过程中,先选用Frontier或PathFinder这类几何布线算法对FPGA进行布线,如果不能成功再采用伪布尔可满足性算法。并在布线流程中增加了静态对称破缺技术对伪布尔约束进行预处理,侦测并破缺其中的对称,减少搜索路径,从而减少成本。实验结果表明,这种混合布线方法可以显著减少运行时间,加速求解过程。　　 (4)研究了用子集可满足性(sub-SAT)算法求解FPGA详细布线的问题。在布线资源固定的FPGA布线环境中,布尔公式可以证明所给电路的不可布通性,优于典型的one-nebat-a-time方法。子集可满足性方法把一个有N个约束的“严格的”SAT问题转换成一个新的“松弛的”SAT问题,仅当在原始问题中变量的不可满足个数不超过阈值k(k<<N)时,这一问题是可满足的。它改进了布尔可满足性,但是却产生了很多额外的变量和子句。针对这一问题,提出了两种改进方法。第一,用伪布尔可满足性(PBS)来消除子集可满足性公式带来的缺点。第二,针对子集可满足性算法在求解同时增加额外的变量和字句,而使得对称数量按指数级增长的问题,选用增加静态对称破缺的方法对CNF进行预处理,侦测并破缺其中的对称,从而达到减少搜索路径的目的。用简化图自同构的方法来侦测所有对称性,在增加合适的对称破缺判定(SBPs)后,限制搜索在空间的非对称领域进行,从而减少了搜索空间,而不影响CNF公式的可满足性。然后把预处理过的CNF送入布尔可满足性(SAT)解法器进行求解。实验结果表明,这两种方法可以显著减少运行时间,加速求解过程。　　 论文最后对所做工作进行了总结,并提出了进一步研究的方向



### **数字集成电路可布线性的优化与预测方法研究**

**摘要：**随着半导体工艺技术节点的特征尺寸不断缩小，芯片的物理设计面临着巨大挑战。其中一大显著特征在于越来越严苛的物理设计规则，它会使芯片的走线复杂化，导致很多布线问题。尽管现有的电子设计自动化工具不断更新以紧跟工艺节点的发展，但是其布线质量仍然有很大的提升空间，并且其复杂的算法引擎会导致很长的设计周期。因此芯片的可布线性对物理设计有着非常重要的意义。　　本文的主要工作是分别研究芯片布局阶段可布线性的优化和预测方法：　　（1）在布局阶段出现的拥塞往往会增加布线难度，导致大量的设计规则违例，它能够直观地反映出布局的可布线性。因此本文针对于布局阶段的拥塞现象，设计了一种局部拥塞消除技术来优化数字集成电路的可布线性。该技术首先通过局部区域拓展合并的方法选择出拥塞密度最高的拥塞区域。然后分别基于模拟退火和蚁群优化两种启发式算法计算出设置在该区域内的高引脚单元周围的最佳隔离区域宽度，以优化走线空间。实验结果表明，与SynopsysICC内部拥塞优化算法相比，该技术在不同工艺节点的设计下能更有效地减少设计规则违例，短路和总线长。　　（2）本文训练了一种图神经网络的深度学习模型，旨在于在布局阶段能够提前预测出详细布线后的短路情况，以便于设计者在布局阶段能够及时根据预测结果调整约束，减少设计迭代周期。首先提取每个图块中影响可布线性的特征参数，然后基于图块的连接关系建立邻接矩阵，并使用图神经网络GraphSAGE将邻接矩阵和每个图块的特征结合起来，最后将详细布线后的短路情况作为标签对该模型进行训练。与现有文献相比，本文的方法对于短路数较高的设计，可以实现更佳的预测效果



**对可满足性(SAT)问题求全解的算法研究及实现**

**摘要：**可满足性问题（satisfiability problem，简称SAT问题）作为第一个被证明的NP完全问题，有着重要的理论及应用意义。它是计算机理论与应用的核心问题，在计算机科学、人工智能等学科中有重要的理论及应用价值。而对可满足性问题求全解，在电子设计自动化（Electronic Design Automation，简称EDA）领域有着重要的应用价值。 本文介绍了对可满足性问题求全解的理论及实践意义。对可满足性求解器算法进行比较，从中选择了效率较高且适用于全解求解器的算法。分别从增量式和隔离子句的角度，提出了两点适用于全解求解器的新算法： （1）从增量式角度对文字权值进行调整，并提出对隔离子句的冲突分析及回溯处理。本算法结合了布尔可满足性程序中的变量状态独立衰减总和的启发式决策算法，对于全解求解器运行过程中加入的隔离子句所涉及的文字权值进行调整，从而提高全解求解效率。对隔离子句造成的冲突提出专门的冲突分析及回溯处理机制，使每次添加一个隔离子句后，程序可以迅速进入下一次求解过程。 （2）从隔离子句的角度对全解求解器进行改进。提出了基于CNF的类Don‘t cares算法。这一算法借鉴了基于混合表示法（hybrid representations，即将电路特征和合取范式相结合）的Don't cares算法，提出了单纯基于合取范式输入法的类Don，t cares算法。使基于CNF输入的全解求解器效率得到了一定程度的提高。提出对隔离子句的归并处理策略。能够对当前得到的隔离子句进行一定程度的归并处理，又不需要消耗太多的运行时间和系统空间资源。 从实验结果可以看出以上两种算法对全解求解器效率的提高。





在这之后，另一件事是看openroad的网站有一些灵感，主要是了解一下主要是怎么一个设计流程；

以及自己跑一遍后端的整个流程来试试看，可以在淘宝上买需要的项目。

明天开始主要是做这些事情，我觉得可以先把器件工作搁置一下。

然后先看下载的综述，然后再开始干活。

加油！！



## 24.10.3 周四

昨天看的布线的综述非常有用，其实我现在做的活就是detailed routing的工作，我确实之前把重点放在dcto上也不一定是对，但是主要是导师给我的课题是dcto，但是我觉得我也可以都做一下，感觉还是蛮有意思的，也是学习的过程。

今天说实话干的活不多，但是好歹是确立了一个相对好一点的方向，就是昨天确立的，但是昨天晚上一直在看布局布线的资料太晚了就没有写。目前的学习计划已经很明确了，就是先做vlsi后端，后端基本捋了一遍就开始看布线算法，这个是有书的，然后这个看完了就可以开始看论文想自己的方向了。最好是中间再穿插一段innovus项目的实训，视频是已经有了，应该不会太难。目前也在知乎上找人在问这一方面的知识，希望有解答。我觉得我每一个阶段都会有一定的困惑，但是好在每次都可以自己解决，感觉这位可能就是phd所谓的培养独立的科研工作者的含义吧，加油。





## 24.10.9 周二

今天刚刚开完组会，只能说之前的方向错了，我觉得还是要和导师多交流。其实导师让我做的也不是布局布线的设计，然后论文我看的也不是特别清楚，其实所谓的SP&R算法还是用在标准单元生成的版图中用的。

我现在其实还有蛮多问多需要问的：

1. 这个标准单元有两种做法，一种是器件的层面的分析，另一种是使用自动的布局生成器，我觉得我应该是第二种；
2. 对于xinnan的文章我网上只看到一篇综述，我在我们EDC的过去存档中看到一些文章，都是比较老，且不是和cfet有关。我自己也查了几篇关于cfet的，但是比较少，需要更多的资料如果可以提供的话就更好了。
3. 学习路径的问题。我现在是器件和物理是一定要学了。其他的版图我还是不知道，慢慢来我觉得。加油啊，现在方向是真确定了，干就完了！

