#-----------------------------------------------------------
# Vivado v2016.4 (64-bit)
# SW Build 1756540 on Mon Jan 23 19:11:23 MST 2017
# IP Build 1755317 on Mon Jan 23 20:30:07 MST 2017
# Start of session at: Thu Feb 22 23:54:41 2024
# Process ID: 7740
# Current directory: D:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.runs/Proyecto_TADSE_clk_wiz_0_0_synth_1
# Command line: vivado.exe -log Proyecto_TADSE_clk_wiz_0_0.vds -product Vivado -mode batch -messageDb vivado.pb -notrace -source Proyecto_TADSE_clk_wiz_0_0.tcl
# Log file: D:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.runs/Proyecto_TADSE_clk_wiz_0_0_synth_1/Proyecto_TADSE_clk_wiz_0_0.vds
# Journal file: D:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.runs/Proyecto_TADSE_clk_wiz_0_0_synth_1\vivado.jou
#-----------------------------------------------------------
source Proyecto_TADSE_clk_wiz_0_0.tcl -notrace
Starting RTL Elaboration : Time (s): cpu = 00:00:08 ; elapsed = 00:00:18 . Memory (MB): peak = 365.875 ; gain = 156.164
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/Proyecto_TADSE_clk_wiz_0_0.v:71]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_axi_clk_config' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/Proyecto_TADSE_clk_wiz_0_0_axi_clk_config.vhd:178]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_axi_lite_ipif' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/axi_lite_ipif_v1_01_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_axi_lite_ipif.vhd:245]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_slave_attachment' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/axi_lite_ipif_v1_01_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_slave_attachment.vhd:236]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_address_decoder' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/axi_lite_ipif_v1_01_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_address_decoder.vhd:186]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f' (1#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized0' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized0' (1#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized1' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized1' (1#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized2' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized2' (1#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized3' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized3' (1#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized4' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized4' (1#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized5' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized5' (1#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized6' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized6' (1#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized7' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized7' (1#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized8' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_pselect_f__parameterized8' (1#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_pselect_f.vhd:162]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_address_decoder' (2#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/axi_lite_ipif_v1_01_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_address_decoder.vhd:186]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_slave_attachment' (3#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/axi_lite_ipif_v1_01_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_slave_attachment.vhd:236]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_axi_lite_ipif' (4#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/axi_lite_ipif_v1_01_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_axi_lite_ipif.vhd:245]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_clk_wiz_drp' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/Proyecto_TADSE_clk_wiz_0_0_clk_wiz_drp.vhd:154]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_clk_wiz' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/Proyecto_TADSE_clk_wiz_0_0_clk_wiz.v:69]
INFO: [Synth 8-638] synthesizing module 'IBUF' [D:/ProgramFiles/Xilinx/Vivado/2016.4/scripts/rt/data/unisim_comp.v:14146]
INFO: [Synth 8-256] done synthesizing module 'IBUF' (5#1) [D:/ProgramFiles/Xilinx/Vivado/2016.4/scripts/rt/data/unisim_comp.v:14146]
INFO: [Synth 8-638] synthesizing module 'MMCME2_ADV' [D:/ProgramFiles/Xilinx/Vivado/2016.4/scripts/rt/data/unisim_comp.v:20414]
INFO: [Synth 8-256] done synthesizing module 'MMCME2_ADV' (6#1) [D:/ProgramFiles/Xilinx/Vivado/2016.4/scripts/rt/data/unisim_comp.v:20414]
INFO: [Synth 8-638] synthesizing module 'BUFG' [D:/ProgramFiles/Xilinx/Vivado/2016.4/scripts/rt/data/unisim_comp.v:607]
INFO: [Synth 8-256] done synthesizing module 'BUFG' (7#1) [D:/ProgramFiles/Xilinx/Vivado/2016.4/scripts/rt/data/unisim_comp.v:607]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_clk_wiz' (8#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/Proyecto_TADSE_clk_wiz_0_0_clk_wiz.v:69]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_mmcm_drp' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/Proyecto_TADSE_clk_wiz_0_0_mmcm_pll_drp.v:47]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_mmcm_drp' (9#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/Proyecto_TADSE_clk_wiz_0_0_mmcm_pll_drp.v:47]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_clk_wiz_drp' (10#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/Proyecto_TADSE_clk_wiz_0_0_clk_wiz_drp.vhd:154]
INFO: [Synth 8-638] synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_soft_reset' [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_soft_reset.vhd:142]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_soft_reset' (11#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/proc_common_v3_00_a/hdl/src/vhdl/Proyecto_TADSE_clk_wiz_0_0_soft_reset.vhd:142]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0_axi_clk_config' (12#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/Proyecto_TADSE_clk_wiz_0_0_axi_clk_config.vhd:178]
INFO: [Synth 8-256] done synthesizing module 'Proyecto_TADSE_clk_wiz_0_0' (13#1) [d:/metastability-tool/embedded_hard/Proyecto_TADSE_IP_Custom/Proyecto_TADSE/Proyecto_TADSE.srcs/sources_1/bd/Proyecto_TADSE/ip/Proyecto_TADSE_clk_wiz_0_0/Proyecto_TADSE_clk_wiz_0_0.v:71]
Finished RTL Elaboration : Time (s): cpu = 00:00:09 ; elapsed = 00:00:20 . Memory (MB): peak = 410.871 ; gain = 201.160
Finished RTL Optimization Phase 1 : Time (s): cpu = 00:00:09 ; elapsed = 00:00:20 . Memory (MB): peak = 410.871 ; gain = 201.160
INFO: [Device 21-403] Loading part xc7z020clg400-1
Constraint Validation Runtime : Time (s): cpu = 00:00:00 ; elapsed = 00:00:00.135 . Memory (MB): peak = 736.699 ; gain = 0.000
Finished Constraint Validation : Time (s): cpu = 00:00:19 ; elapsed = 00:00:41 . Memory (MB): peak = 736.699 ; gain = 526.988
Finished Loading Part and Timing Information : Time (s): cpu = 00:00:19 ; elapsed = 00:00:41 . Memory (MB): peak = 736.699 ; gain = 526.988
Finished applying 'set_property' XDC Constraints : Time (s): cpu = 00:00:20 ; elapsed = 00:00:43 . Memory (MB): peak = 736.699 ; gain = 526.988
Finished RTL Optimization Phase 2 : Time (s): cpu = 00:00:22 ; elapsed = 00:00:45 . Memory (MB): peak = 736.699 ; gain = 526.988
Finished Cross Boundary and Area Optimization : Time (s): cpu = 00:00:30 ; elapsed = 00:00:57 . Memory (MB): peak = 736.699 ; gain = 526.988
Finished Applying XDC Timing Constraints : Time (s): cpu = 00:00:42 ; elapsed = 00:01:15 . Memory (MB): peak = 736.699 ; gain = 526.988
Finished Timing Optimization : Time (s): cpu = 00:00:43 ; elapsed = 00:01:16 . Memory (MB): peak = 736.699 ; gain = 526.988
Finished Technology Mapping : Time (s): cpu = 00:00:44 ; elapsed = 00:01:18 . Memory (MB): peak = 755.594 ; gain = 545.883
Finished IO Insertion : Time (s): cpu = 00:00:44 ; elapsed = 00:01:19 . Memory (MB): peak = 755.594 ; gain = 545.883
Finished Renaming Generated Instances : Time (s): cpu = 00:00:44 ; elapsed = 00:01:19 . Memory (MB): peak = 755.594 ; gain = 545.883
Finished Rebuilding User Hierarchy : Time (s): cpu = 00:00:44 ; elapsed = 00:01:19 . Memory (MB): peak = 755.594 ; gain = 545.883
Finished Renaming Generated Ports : Time (s): cpu = 00:00:44 ; elapsed = 00:01:19 . Memory (MB): peak = 755.594 ; gain = 545.883
Finished Handling Custom Attributes : Time (s): cpu = 00:00:45 ; elapsed = 00:01:19 . Memory (MB): peak = 755.594 ; gain = 545.883
Finished Renaming Generated Nets : Time (s): cpu = 00:00:45 ; elapsed = 00:01:19 . Memory (MB): peak = 755.594 ; gain = 545.883

Report Cell Usage: 
+------+-----------+------+
|      |Cell       |Count |
+------+-----------+------+
|1     |BUFG       |     3|
|2     |LUT1       |     2|
|3     |LUT2       |    58|
|4     |LUT3       |    31|
|5     |LUT4       |    74|
|6     |LUT5       |   115|
|7     |LUT6       |   582|
|8     |MMCME2_ADV |     1|
|9     |MUXF7      |   162|
|10    |MUXF8      |    64|
|11    |FDRE       |  1577|
|12    |FDSE       |    83|
|13    |IBUF       |     1|
+------+-----------+------+
Finished Writing Synthesis Report : Time (s): cpu = 00:00:45 ; elapsed = 00:01:19 . Memory (MB): peak = 755.594 ; gain = 545.883
synth_design: Time (s): cpu = 00:00:44 ; elapsed = 00:01:17 . Memory (MB): peak = 1187.875 ; gain = 902.520
