# CCD_verilog
# ################################# #

#  # This is a design for graduation #    #

# ################################# #

# CCD_Verilog 芯片设计项目

## 项目简介

本项目为毕业设计，主要实现了基于Verilog HDL的CCD（电荷耦合器件）图像采集芯片设计，并集成了ADC（模数转换）模块。整个设计严格遵循了数字芯片设计的完整流程，包括但不限于前端综合（DC）、后端布局布线（ICC）等步骤，适用于图像传感与处理相关的集成电路开发场景。

## 模块组成

- **CCD采集模块**：负责从CCD传感器获取模拟信号，并进行初步的信号处理。
- **ADC模块**：将CCD输出的模拟信号转换为数字信号，便于后续数字处理。
- **数字信号处理模块**：对采集到的数字信号进行滤波、增益等数字处理。
- **数据输出与接口模块**：将处理后的数字信号输出，支持与外部设备的数据交互。

## 主要设计流程

本芯片设计经历了以下主要步骤：

1. **系统需求分析与架构设计**
   - 明确CCD与ADC的接口需求，确定系统架构和信号流程。
2. **Verilog HDL代码编写与仿真**
   - 完成各模块的代码设计，在ModelSim/Vivado等工具下进行功能仿真与验证。
3. **前端综合（DC - Design Compiler）**
   - 利用Synopsys DC进行逻辑综合，生成门级网表，确保设计满足时序与面积要求。
4. **后端实现（ICC - IC Compiler）**
   - 通过ICC完成布局布线（Place & Route），进行时序分析、功耗估算等后端优化。
5. **物理验证与版图生成**
   - 包括DRC、LVS等物理验证，生成最终芯片版图文件。
6. **测试与验证**
   - 设计测试激励，进行芯片级仿真和验证，保证系统功能的正确性与鲁棒性。

## 目录结构

```
.
├── Picture/                # 照片
├── RTL/                    # Verilog源代码及仿真测试文件
├── Datesheet/              # 设计文档与数据流程
├── Doc/                    # 参考文献
└── README.md               # 项目说明文件
```

## 使用方法

1. 克隆本仓库到本地：
    ```bash
    git clone https://github.com/Andrew111888/CCD_verilog.git
    ```

2. 在`RTL/`目录下编译Verilog代码，并结合目录下的测试文件进行仿真。

3. 参考`doc/`目录下的文档，了解各设计流程和关键参数。

## 设计环境

- 语言：Verilog HDL
- 前端综合工具：Synopsys Design Compiler (DC)
- 后端布局布线工具：Synopsys IC Compiler (ICC)
- 仿真工具：ModelSim / Cadence
- 操作系统：Windows / Linux

## 作者信息

- **Andrew111888**
- 邮箱：1683189667@qq.com

## 致谢

感谢指导老师和同学们在芯片设计与开发过程中给予的宝贵建议和帮助！

---

> 本项目仅用于学术学习与交流，禁止用于任何商业用途。
