# Proyecto ALU

## Directorios y Archivos 

Proyecto_ALU/
	├── src/
	│   ├── components/
	│   │   ├── sumador/
	│   │   │   ├── sum1b.vhd
	│   │   │   └── sumNb.vhd
	│   │   ├── restador/
	│   │   │   └── restador.vhd
	│   │   ├── multiplicador/
	│   │   │   └── multiplicador.vhd
	│   │   ├── divisor/
	│   │   │   └── divisor.vhd
	│   │   └── mux.vhd
	│   ├── top/
	│   │   └── ALU.vhd
	│   └── utils/
	│       └── packages.vhd
	├── testbench/
	│   ├── ALU_tb.vhd
	│   ├── sumNb_tb.vhd
	│   ├── restador_tb.vhd
	│   ├── multiplicador_tb.vhd
	│   └── divisor_tb.vhd
	├── sim/
	│   ├── modelsim/
	│   │   ├── waves.do
	│   │   └── init.do
	│   └── ghdl/
	├── doc/
	│   ├── design_spec.md
	│   └── test_report.md
	└── work/

'''
Proyecto_ALU/
├── src/
│ ├── components/
│ │ ├── sumador/
│ │ │ ├── sum1b.vhd
│ │ │ └── sumNb.vhd
│ │ ├── restador/
│ │ │ └── restador.vhd
│ │ ├── multiplicador/
│ │ │ └── multiplicador.vhd
│ │ ├── divisor/
│ │ │ └── divisor.vhd
│ │ └── mux.vhd
│ ├── top/
│ │ └── ALU.vhd
│ └── utils/
│ └── packages.vhd
├── testbench/
│ ├── ALU_tb.vhd
│ ├── sumNb_tb.vhd
│ ├── restador_tb.vhd
│ ├── multiplicador_tb.vhd
│ └── divisor_tb.vhd
├── sim/
│ ├── modelsim/
│ │ ├── waves.do
│ │ └── init.do
│ └── ghdl/
├── doc/
│ ├── design_spec.md
│ └── test_report.md
└── work/
'''
