// msgdma_ptp_subsys_8chs_ts_chs_compl_0.v

// Generated using ACDS version 24.1 115

`timescale 1 ps / 1 ps
module msgdma_ptp_subsys_8chs_ts_chs_compl_0 #(
		parameter NUM_PORTS        = 1,
		parameter ID_WIDTH         = 20,
		parameter DATA_WIDTH       = 96,
		parameter TO_CNTR_WIDTH    = 11,
		parameter CHANNEL_WIDTH    = 1,
		parameter FP_WIDTH         = 20,
		parameter AVST_DATA_WIDTH  = 128,
		parameter AVST_ERROR_WIDTH = 6,
		parameter AVST_EMPTY_WIDTH = 4
	) (
		input  wire                                          i_ts_req_clk, //   ts_req_clk.clk
		input  wire                                          i_ts_req_rst, // ts_req_reset.reset
		input  wire [(((NUM_PORTS-1)-0)+1)-1:0]              i_clk_bus,    //   clk_bus_in.clk
		input  wire [(((NUM_PORTS-1)-0)+1)-1:0]              i_rst_bus,    //   rst_bus_in.reset_n
		output wire                                          in_st_ready,  //        in_st.ready
		input  wire                                          in_st_sop,    //             .startofpacket
		input  wire                                          in_st_valid,  //             .valid
		input  wire                                          in_st_eop,    //             .endofpacket
		input  wire [(((AVST_DATA_WIDTH-1)-0)+1)-1:0]        in_st_data,   //             .data
		input  wire [(((AVST_EMPTY_WIDTH-1)-0)+1)-1:0]       in_st_empty,  //             .empty
		input  wire [(((AVST_ERROR_WIDTH-1)-0)+1)-1:0]       in_st_error,  //             .error
		input  wire                                          out_st_ready, //       out_st.ready
		output wire                                          out_st_sop,   //             .startofpacket
		output wire                                          out_st_valid, //             .valid
		output wire                                          out_st_eop,   //             .endofpacket
		output wire [(((AVST_DATA_WIDTH-1)-0)+1)-1:0]        out_st_data,  //             .data
		output wire [(((AVST_EMPTY_WIDTH-1)-0)+1)-1:0]       out_st_empty, //             .empty
		output wire [(((AVST_ERROR_WIDTH-1)-0)+1)-1:0]       out_st_error, //             .error
		input  wire [(((NUM_PORTS-1)-0)+1)-1:0]              i_ts_valid,   //         i_ts.valid
		input  wire [((((NUM_PORTS*FP_WIDTH)-1)-0)+1)-1:0]   i_ts_fp,      //             .fingerprint
		input  wire [((((NUM_PORTS*DATA_WIDTH)-1)-0)+1)-1:0] i_ts_data,    //             .data
		output wire [(((NUM_PORTS-1)-0)+1)-1:0]              o_ts_valid,   //         o_ts.valid
		output wire [((((NUM_PORTS*ID_WIDTH)-1)-0)+1)-1:0]   o_ts_fp,      //             .fingerprint
		output wire [((((NUM_PORTS*DATA_WIDTH)-1)-0)+1)-1:0] o_ts_data     //             .data
	);

	ts_chs_compl #(
		.NUM_PORTS        (NUM_PORTS),
		.ID_WIDTH         (ID_WIDTH),
		.DATA_WIDTH       (DATA_WIDTH),
		.TO_CNTR_WIDTH    (TO_CNTR_WIDTH),
		.CHANNEL_WIDTH    (CHANNEL_WIDTH),
		.FP_WIDTH         (FP_WIDTH),
		.AVST_DATA_WIDTH  (AVST_DATA_WIDTH),
		.AVST_ERROR_WIDTH (AVST_ERROR_WIDTH),
		.AVST_EMPTY_WIDTH (AVST_EMPTY_WIDTH)
	) ts_chs_compl_0 (
		.i_ts_req_clk (i_ts_req_clk), //   input,                                   width = 1,   ts_req_clk.clk
		.i_ts_req_rst (i_ts_req_rst), //   input,                                   width = 1, ts_req_reset.reset
		.i_clk_bus    (i_clk_bus),    //   input,               width = (((NUM_PORTS-1)-0)+1),   clk_bus_in.clk
		.i_rst_bus    (i_rst_bus),    //   input,               width = (((NUM_PORTS-1)-0)+1),   rst_bus_in.reset_n
		.in_st_ready  (in_st_ready),  //  output,                                   width = 1,        in_st.ready
		.in_st_sop    (in_st_sop),    //   input,                                   width = 1,             .startofpacket
		.in_st_valid  (in_st_valid),  //   input,                                   width = 1,             .valid
		.in_st_eop    (in_st_eop),    //   input,                                   width = 1,             .endofpacket
		.in_st_data   (in_st_data),   //   input,         width = (((AVST_DATA_WIDTH-1)-0)+1),             .data
		.in_st_empty  (in_st_empty),  //   input,        width = (((AVST_EMPTY_WIDTH-1)-0)+1),             .empty
		.in_st_error  (in_st_error),  //   input,        width = (((AVST_ERROR_WIDTH-1)-0)+1),             .error
		.out_st_ready (out_st_ready), //   input,                                   width = 1,       out_st.ready
		.out_st_sop   (out_st_sop),   //  output,                                   width = 1,             .startofpacket
		.out_st_valid (out_st_valid), //  output,                                   width = 1,             .valid
		.out_st_eop   (out_st_eop),   //  output,                                   width = 1,             .endofpacket
		.out_st_data  (out_st_data),  //  output,         width = (((AVST_DATA_WIDTH-1)-0)+1),             .data
		.out_st_empty (out_st_empty), //  output,        width = (((AVST_EMPTY_WIDTH-1)-0)+1),             .empty
		.out_st_error (out_st_error), //  output,        width = (((AVST_ERROR_WIDTH-1)-0)+1),             .error
		.i_ts_valid   (i_ts_valid),   //   input,               width = (((NUM_PORTS-1)-0)+1),         i_ts.valid
		.i_ts_fp      (i_ts_fp),      //   input,    width = ((((NUM_PORTS*FP_WIDTH)-1)-0)+1),             .fingerprint
		.i_ts_data    (i_ts_data),    //   input,  width = ((((NUM_PORTS*DATA_WIDTH)-1)-0)+1),             .data
		.o_ts_valid   (o_ts_valid),   //  output,               width = (((NUM_PORTS-1)-0)+1),         o_ts.valid
		.o_ts_fp      (o_ts_fp),      //  output,    width = ((((NUM_PORTS*ID_WIDTH)-1)-0)+1),             .fingerprint
		.o_ts_data    (o_ts_data)     //  output,  width = ((((NUM_PORTS*DATA_WIDTH)-1)-0)+1),             .data
	);

endmodule
