# VERY-RISC-16-BITS-Processor
Conception d’un processeur 16 bits Harvard en VHDL avec FSM de contrôle, UAL, RAM interne, bootloader UART, et périphériques mémoire-mappés. Inclut un assembleur C++ avec analyseur lexical, traduisant l’assembleur en code machine 16 bits. Synthétisable sur FPGA.
