Classic Timing Analyzer report for fan_light_pass
Sun Dec 01 13:03:35 2024
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Clock Setup: 'clk'
  6. tsu
  7. tco
  8. tpd
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                ;
+------------------------------+-------+---------------+----------------------------------+----------------------------------------------------------------+----------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From                                                           ; To                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+----------------------------------------------------------------+----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 13.100 ns                        ; password[1]                                                    ; gate_open~32         ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 20.300 ns                        ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[0] ; fan                  ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 10.500 ns                        ; ntc                                                            ; fan                  ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.900 ns                         ; ir1                                                            ; entry_state.10       ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 9.16 MHz ( period = 109.200 ns ) ; timer[8]                                                       ; seconds_remaining[3] ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;                                                                ;                      ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+----------------------------------------------------------------+----------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPF10K10TC144-3    ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------------------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                                           ; To                   ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------------------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 9.16 MHz ( period = 109.200 ns )                    ; timer[8]                                                       ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 107.000 ns              ;
; N/A                                     ; 9.16 MHz ( period = 109.200 ns )                    ; timer[8]                                                       ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 107.000 ns              ;
; N/A                                     ; 9.16 MHz ( period = 109.200 ns )                    ; timer[8]                                                       ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 107.000 ns              ;
; N/A                                     ; 9.16 MHz ( period = 109.200 ns )                    ; timer[8]                                                       ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 107.000 ns              ;
; N/A                                     ; 9.29 MHz ( period = 107.700 ns )                    ; timer[9]                                                       ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 105.500 ns              ;
; N/A                                     ; 9.29 MHz ( period = 107.700 ns )                    ; timer[9]                                                       ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 105.500 ns              ;
; N/A                                     ; 9.29 MHz ( period = 107.700 ns )                    ; timer[9]                                                       ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 105.500 ns              ;
; N/A                                     ; 9.29 MHz ( period = 107.700 ns )                    ; timer[9]                                                       ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 105.500 ns              ;
; N/A                                     ; 9.57 MHz ( period = 104.500 ns )                    ; timer[10]                                                      ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 102.300 ns              ;
; N/A                                     ; 9.57 MHz ( period = 104.500 ns )                    ; timer[10]                                                      ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 102.300 ns              ;
; N/A                                     ; 9.57 MHz ( period = 104.500 ns )                    ; timer[10]                                                      ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 102.300 ns              ;
; N/A                                     ; 9.57 MHz ( period = 104.500 ns )                    ; timer[10]                                                      ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 102.300 ns              ;
; N/A                                     ; 9.62 MHz ( period = 103.900 ns )                    ; timer[11]                                                      ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 101.700 ns              ;
; N/A                                     ; 9.62 MHz ( period = 103.900 ns )                    ; timer[11]                                                      ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 101.700 ns              ;
; N/A                                     ; 9.62 MHz ( period = 103.900 ns )                    ; timer[11]                                                      ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 101.700 ns              ;
; N/A                                     ; 9.62 MHz ( period = 103.900 ns )                    ; timer[11]                                                      ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 101.700 ns              ;
; N/A                                     ; 9.95 MHz ( period = 100.500 ns )                    ; timer[12]                                                      ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 98.300 ns               ;
; N/A                                     ; 9.95 MHz ( period = 100.500 ns )                    ; timer[12]                                                      ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 98.300 ns               ;
; N/A                                     ; 9.95 MHz ( period = 100.500 ns )                    ; timer[12]                                                      ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 98.300 ns               ;
; N/A                                     ; 9.95 MHz ( period = 100.500 ns )                    ; timer[12]                                                      ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 98.300 ns               ;
; N/A                                     ; 10.15 MHz ( period = 98.500 ns )                    ; timer[13]                                                      ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 96.300 ns               ;
; N/A                                     ; 10.15 MHz ( period = 98.500 ns )                    ; timer[13]                                                      ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 96.300 ns               ;
; N/A                                     ; 10.15 MHz ( period = 98.500 ns )                    ; timer[13]                                                      ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 96.300 ns               ;
; N/A                                     ; 10.15 MHz ( period = 98.500 ns )                    ; timer[13]                                                      ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 96.300 ns               ;
; N/A                                     ; 10.33 MHz ( period = 96.800 ns )                    ; timer[14]                                                      ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 94.600 ns               ;
; N/A                                     ; 10.33 MHz ( period = 96.800 ns )                    ; timer[14]                                                      ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 94.600 ns               ;
; N/A                                     ; 10.33 MHz ( period = 96.800 ns )                    ; timer[14]                                                      ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 94.600 ns               ;
; N/A                                     ; 10.33 MHz ( period = 96.800 ns )                    ; timer[14]                                                      ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 94.600 ns               ;
; N/A                                     ; 10.60 MHz ( period = 94.300 ns )                    ; timer[15]                                                      ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 92.100 ns               ;
; N/A                                     ; 10.60 MHz ( period = 94.300 ns )                    ; timer[15]                                                      ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 92.100 ns               ;
; N/A                                     ; 10.60 MHz ( period = 94.300 ns )                    ; timer[15]                                                      ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 92.100 ns               ;
; N/A                                     ; 10.60 MHz ( period = 94.300 ns )                    ; timer[15]                                                      ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 92.100 ns               ;
; N/A                                     ; 10.80 MHz ( period = 92.600 ns )                    ; timer[16]                                                      ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 90.400 ns               ;
; N/A                                     ; 10.80 MHz ( period = 92.600 ns )                    ; timer[16]                                                      ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 90.400 ns               ;
; N/A                                     ; 10.80 MHz ( period = 92.600 ns )                    ; timer[16]                                                      ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 90.400 ns               ;
; N/A                                     ; 10.80 MHz ( period = 92.600 ns )                    ; timer[16]                                                      ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 90.400 ns               ;
; N/A                                     ; 11.15 MHz ( period = 89.700 ns )                    ; timer[17]                                                      ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 87.500 ns               ;
; N/A                                     ; 11.15 MHz ( period = 89.700 ns )                    ; timer[17]                                                      ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 87.500 ns               ;
; N/A                                     ; 11.15 MHz ( period = 89.700 ns )                    ; timer[17]                                                      ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 87.500 ns               ;
; N/A                                     ; 11.15 MHz ( period = 89.700 ns )                    ; timer[17]                                                      ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 87.500 ns               ;
; N/A                                     ; 11.29 MHz ( period = 88.600 ns )                    ; timer[18]                                                      ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 86.400 ns               ;
; N/A                                     ; 11.29 MHz ( period = 88.600 ns )                    ; timer[18]                                                      ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 86.400 ns               ;
; N/A                                     ; 11.29 MHz ( period = 88.600 ns )                    ; timer[18]                                                      ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 86.400 ns               ;
; N/A                                     ; 11.29 MHz ( period = 88.600 ns )                    ; timer[18]                                                      ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 86.400 ns               ;
; N/A                                     ; 11.71 MHz ( period = 85.400 ns )                    ; timer[19]                                                      ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 83.200 ns               ;
; N/A                                     ; 11.71 MHz ( period = 85.400 ns )                    ; timer[19]                                                      ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 83.200 ns               ;
; N/A                                     ; 11.71 MHz ( period = 85.400 ns )                    ; timer[19]                                                      ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 83.200 ns               ;
; N/A                                     ; 11.71 MHz ( period = 85.400 ns )                    ; timer[19]                                                      ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 83.200 ns               ;
; N/A                                     ; 12.18 MHz ( period = 82.100 ns )                    ; timer[7]                                                       ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 79.900 ns               ;
; N/A                                     ; 12.18 MHz ( period = 82.100 ns )                    ; timer[7]                                                       ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 79.900 ns               ;
; N/A                                     ; 12.18 MHz ( period = 82.100 ns )                    ; timer[7]                                                       ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 79.900 ns               ;
; N/A                                     ; 12.18 MHz ( period = 82.100 ns )                    ; timer[7]                                                       ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 79.900 ns               ;
; N/A                                     ; 26.53 MHz ( period = 37.700 ns )                    ; timer[6]                                                       ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 35.500 ns               ;
; N/A                                     ; 26.53 MHz ( period = 37.700 ns )                    ; timer[6]                                                       ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 35.500 ns               ;
; N/A                                     ; 26.53 MHz ( period = 37.700 ns )                    ; timer[6]                                                       ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 35.500 ns               ;
; N/A                                     ; 26.53 MHz ( period = 37.700 ns )                    ; timer[6]                                                       ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 35.500 ns               ;
; N/A                                     ; 38.76 MHz ( period = 25.800 ns )                    ; timer[5]                                                       ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 23.600 ns               ;
; N/A                                     ; 38.76 MHz ( period = 25.800 ns )                    ; timer[5]                                                       ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 23.600 ns               ;
; N/A                                     ; 38.76 MHz ( period = 25.800 ns )                    ; timer[5]                                                       ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 23.600 ns               ;
; N/A                                     ; 38.76 MHz ( period = 25.800 ns )                    ; timer[5]                                                       ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 23.600 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; timer[2]                                                       ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; timer[1]                                                       ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; timer[4]                                                       ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; timer[2]                                                       ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; timer[1]                                                       ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; timer[4]                                                       ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; timer[2]                                                       ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; timer[1]                                                       ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; timer[4]                                                       ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; timer[2]                                                       ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; timer[1]                                                       ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 55.56 MHz ( period = 18.000 ns )                    ; timer[4]                                                       ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 15.800 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; timer[0]                                                       ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; timer[0]                                                       ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; timer[0]                                                       ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 56.18 MHz ( period = 17.800 ns )                    ; timer[0]                                                       ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 15.600 ns               ;
; N/A                                     ; 62.50 MHz ( period = 16.000 ns )                    ; timer[3]                                                       ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 13.800 ns               ;
; N/A                                     ; 62.50 MHz ( period = 16.000 ns )                    ; timer[3]                                                       ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 13.800 ns               ;
; N/A                                     ; 62.50 MHz ( period = 16.000 ns )                    ; timer[3]                                                       ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 13.800 ns               ;
; N/A                                     ; 62.50 MHz ( period = 16.000 ns )                    ; timer[3]                                                       ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 13.800 ns               ;
; N/A                                     ; 65.79 MHz ( period = 15.200 ns )                    ; seconds_remaining[0]                                           ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 13.000 ns               ;
; N/A                                     ; 65.79 MHz ( period = 15.200 ns )                    ; seconds_remaining[2]                                           ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 13.000 ns               ;
; N/A                                     ; 65.79 MHz ( period = 15.200 ns )                    ; seconds_remaining[0]                                           ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 13.000 ns               ;
; N/A                                     ; 65.79 MHz ( period = 15.200 ns )                    ; seconds_remaining[2]                                           ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 13.000 ns               ;
; N/A                                     ; 65.79 MHz ( period = 15.200 ns )                    ; seconds_remaining[0]                                           ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 13.000 ns               ;
; N/A                                     ; 65.79 MHz ( period = 15.200 ns )                    ; seconds_remaining[2]                                           ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 13.000 ns               ;
; N/A                                     ; 65.79 MHz ( period = 15.200 ns )                    ; seconds_remaining[0]                                           ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 13.000 ns               ;
; N/A                                     ; 65.79 MHz ( period = 15.200 ns )                    ; seconds_remaining[2]                                           ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 13.000 ns               ;
; N/A                                     ; 68.03 MHz ( period = 14.700 ns )                    ; seconds_remaining[1]                                           ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 12.500 ns               ;
; N/A                                     ; 68.03 MHz ( period = 14.700 ns )                    ; seconds_remaining[1]                                           ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 12.500 ns               ;
; N/A                                     ; 68.03 MHz ( period = 14.700 ns )                    ; seconds_remaining[1]                                           ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 12.500 ns               ;
; N/A                                     ; 68.03 MHz ( period = 14.700 ns )                    ; seconds_remaining[1]                                           ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 12.500 ns               ;
; N/A                                     ; 68.49 MHz ( period = 14.600 ns )                    ; timer[13]                                                      ; gate_open~reg0       ; clk        ; clk      ; None                        ; None                      ; 12.400 ns               ;
; N/A                                     ; 68.49 MHz ( period = 14.600 ns )                    ; timer[13]                                                      ; gate_open~32         ; clk        ; clk      ; None                        ; None                      ; 12.400 ns               ;
; N/A                                     ; 69.44 MHz ( period = 14.400 ns )                    ; timer[14]                                                      ; gate_open~reg0       ; clk        ; clk      ; None                        ; None                      ; 12.200 ns               ;
; N/A                                     ; 69.44 MHz ( period = 14.400 ns )                    ; timer[14]                                                      ; gate_open~32         ; clk        ; clk      ; None                        ; None                      ; 12.200 ns               ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; timer[7]                                                       ; timer[17]            ; clk        ; clk      ; None                        ; None                      ; 11.800 ns               ;
; N/A                                     ; 71.94 MHz ( period = 13.900 ns )                    ; timer[3]                                                       ; gate_open~reg0       ; clk        ; clk      ; None                        ; None                      ; 11.700 ns               ;
; N/A                                     ; 71.94 MHz ( period = 13.900 ns )                    ; timer[15]                                                      ; gate_open~reg0       ; clk        ; clk      ; None                        ; None                      ; 11.700 ns               ;
; N/A                                     ; 71.94 MHz ( period = 13.900 ns )                    ; timer[1]                                                       ; timer[17]            ; clk        ; clk      ; None                        ; None                      ; 11.700 ns               ;
; N/A                                     ; 71.94 MHz ( period = 13.900 ns )                    ; timer[3]                                                       ; gate_open~32         ; clk        ; clk      ; None                        ; None                      ; 11.700 ns               ;
; N/A                                     ; 71.94 MHz ( period = 13.900 ns )                    ; timer[15]                                                      ; gate_open~32         ; clk        ; clk      ; None                        ; None                      ; 11.700 ns               ;
; N/A                                     ; 72.99 MHz ( period = 13.700 ns )                    ; timer[2]                                                       ; gate_open~reg0       ; clk        ; clk      ; None                        ; None                      ; 11.500 ns               ;
; N/A                                     ; 72.99 MHz ( period = 13.700 ns )                    ; timer[1]                                                       ; gate_open~reg0       ; clk        ; clk      ; None                        ; None                      ; 11.500 ns               ;
; N/A                                     ; 72.99 MHz ( period = 13.700 ns )                    ; timer[7]                                                       ; timer[15]            ; clk        ; clk      ; None                        ; None                      ; 11.500 ns               ;
; N/A                                     ; 72.99 MHz ( period = 13.700 ns )                    ; timer[2]                                                       ; gate_open~32         ; clk        ; clk      ; None                        ; None                      ; 11.500 ns               ;
; N/A                                     ; 72.99 MHz ( period = 13.700 ns )                    ; timer[1]                                                       ; gate_open~32         ; clk        ; clk      ; None                        ; None                      ; 11.500 ns               ;
; N/A                                     ; 73.53 MHz ( period = 13.600 ns )                    ; timer[12]                                                      ; gate_open~reg0       ; clk        ; clk      ; None                        ; None                      ; 11.400 ns               ;
; N/A                                     ; 73.53 MHz ( period = 13.600 ns )                    ; timer[1]                                                       ; timer[15]            ; clk        ; clk      ; None                        ; None                      ; 11.400 ns               ;
; N/A                                     ; 73.53 MHz ( period = 13.600 ns )                    ; timer[12]                                                      ; gate_open~32         ; clk        ; clk      ; None                        ; None                      ; 11.400 ns               ;
; N/A                                     ; 74.07 MHz ( period = 13.500 ns )                    ; timer[0]                                                       ; gate_open~reg0       ; clk        ; clk      ; None                        ; None                      ; 11.300 ns               ;
; N/A                                     ; 74.07 MHz ( period = 13.500 ns )                    ; timer[3]                                                       ; timer[17]            ; clk        ; clk      ; None                        ; None                      ; 11.300 ns               ;
; N/A                                     ; 74.07 MHz ( period = 13.500 ns )                    ; timer[0]                                                       ; gate_open~32         ; clk        ; clk      ; None                        ; None                      ; 11.300 ns               ;
; N/A                                     ; 74.63 MHz ( period = 13.400 ns )                    ; timer[19]                                                      ; gate_open~reg0       ; clk        ; clk      ; None                        ; None                      ; 11.200 ns               ;
; N/A                                     ; 74.63 MHz ( period = 13.400 ns )                    ; timer[18]                                                      ; gate_open~reg0       ; clk        ; clk      ; None                        ; None                      ; 11.200 ns               ;
; N/A                                     ; 74.63 MHz ( period = 13.400 ns )                    ; timer[19]                                                      ; gate_open~32         ; clk        ; clk      ; None                        ; None                      ; 11.200 ns               ;
; N/A                                     ; 74.63 MHz ( period = 13.400 ns )                    ; timer[18]                                                      ; gate_open~32         ; clk        ; clk      ; None                        ; None                      ; 11.200 ns               ;
; N/A                                     ; 75.19 MHz ( period = 13.300 ns )                    ; timer[4]                                                       ; timer[17]            ; clk        ; clk      ; None                        ; None                      ; 11.100 ns               ;
; N/A                                     ; 75.76 MHz ( period = 13.200 ns )                    ; seconds_remaining[3]                                           ; seconds_remaining[0] ; clk        ; clk      ; None                        ; None                      ; 11.000 ns               ;
; N/A                                     ; 75.76 MHz ( period = 13.200 ns )                    ; seconds_remaining[3]                                           ; seconds_remaining[1] ; clk        ; clk      ; None                        ; None                      ; 11.000 ns               ;
; N/A                                     ; 75.76 MHz ( period = 13.200 ns )                    ; seconds_remaining[3]                                           ; seconds_remaining[2] ; clk        ; clk      ; None                        ; None                      ; 11.000 ns               ;
; N/A                                     ; 75.76 MHz ( period = 13.200 ns )                    ; seconds_remaining[3]                                           ; seconds_remaining[3] ; clk        ; clk      ; None                        ; None                      ; 11.000 ns               ;
; N/A                                     ; 75.76 MHz ( period = 13.200 ns )                    ; timer[7]                                                       ; timer[19]            ; clk        ; clk      ; None                        ; None                      ; 11.000 ns               ;
; N/A                                     ; 75.76 MHz ( period = 13.200 ns )                    ; timer[3]                                                       ; timer[15]            ; clk        ; clk      ; None                        ; None                      ; 11.000 ns               ;
; N/A                                     ; 75.76 MHz ( period = 13.200 ns )                    ; timer[6]                                                       ; timer[17]            ; clk        ; clk      ; None                        ; None                      ; 11.000 ns               ;
; N/A                                     ; 76.34 MHz ( period = 13.100 ns )                    ; timer[1]                                                       ; timer[19]            ; clk        ; clk      ; None                        ; None                      ; 10.900 ns               ;
; N/A                                     ; 76.34 MHz ( period = 13.100 ns )                    ; timer[5]                                                       ; timer[17]            ; clk        ; clk      ; None                        ; None                      ; 10.900 ns               ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; timer[4]                                                       ; timer[15]            ; clk        ; clk      ; None                        ; None                      ; 10.800 ns               ;
; N/A                                     ; 77.52 MHz ( period = 12.900 ns )                    ; timer[16]                                                      ; gate_open~reg0       ; clk        ; clk      ; None                        ; None                      ; 10.700 ns               ;
; N/A                                     ; 77.52 MHz ( period = 12.900 ns )                    ; timer[6]                                                       ; timer[15]            ; clk        ; clk      ; None                        ; None                      ; 10.700 ns               ;
; N/A                                     ; 77.52 MHz ( period = 12.900 ns )                    ; timer[0]                                                       ; timer[17]            ; clk        ; clk      ; None                        ; None                      ; 10.700 ns               ;
; N/A                                     ; 77.52 MHz ( period = 12.900 ns )                    ; timer[16]                                                      ; gate_open~32         ; clk        ; clk      ; None                        ; None                      ; 10.700 ns               ;
; N/A                                     ; 78.13 MHz ( period = 12.800 ns )                    ; timer[5]                                                       ; timer[15]            ; clk        ; clk      ; None                        ; None                      ; 10.600 ns               ;
; N/A                                     ; 78.74 MHz ( period = 12.700 ns )                    ; timer[3]                                                       ; timer[19]            ; clk        ; clk      ; None                        ; None                      ; 10.500 ns               ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; timer[7]                                                       ; gate_open~reg0       ; clk        ; clk      ; None                        ; None                      ; 10.400 ns               ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; timer[0]                                                       ; timer[15]            ; clk        ; clk      ; None                        ; None                      ; 10.400 ns               ;
; N/A                                     ; 79.37 MHz ( period = 12.600 ns )                    ; timer[7]                                                       ; gate_open~32         ; clk        ; clk      ; None                        ; None                      ; 10.400 ns               ;
; N/A                                     ; 80.00 MHz ( period = 12.500 ns )                    ; timer[17]                                                      ; gate_open~reg0       ; clk        ; clk      ; None                        ; None                      ; 10.300 ns               ;
; N/A                                     ; 80.00 MHz ( period = 12.500 ns )                    ; timer[4]                                                       ; timer[19]            ; clk        ; clk      ; None                        ; None                      ; 10.300 ns               ;
; N/A                                     ; 80.00 MHz ( period = 12.500 ns )                    ; timer[7]                                                       ; timer[8]             ; clk        ; clk      ; None                        ; None                      ; 10.300 ns               ;
; N/A                                     ; 80.00 MHz ( period = 12.500 ns )                    ; timer[2]                                                       ; timer[17]            ; clk        ; clk      ; None                        ; None                      ; 10.300 ns               ;
; N/A                                     ; 80.00 MHz ( period = 12.500 ns )                    ; timer[17]                                                      ; gate_open~32         ; clk        ; clk      ; None                        ; None                      ; 10.300 ns               ;
; N/A                                     ; 80.65 MHz ( period = 12.400 ns )                    ; timer[6]                                                       ; timer[19]            ; clk        ; clk      ; None                        ; None                      ; 10.200 ns               ;
; N/A                                     ; 80.65 MHz ( period = 12.400 ns )                    ; timer[1]                                                       ; timer[8]             ; clk        ; clk      ; None                        ; None                      ; 10.200 ns               ;
; N/A                                     ; 81.30 MHz ( period = 12.300 ns )                    ; timer[5]                                                       ; timer[19]            ; clk        ; clk      ; None                        ; None                      ; 10.100 ns               ;
; N/A                                     ; 81.30 MHz ( period = 12.300 ns )                    ; timer[10]                                                      ; timer[17]            ; clk        ; clk      ; None                        ; None                      ; 10.100 ns               ;
; N/A                                     ; 81.97 MHz ( period = 12.200 ns )                    ; timer[2]                                                       ; timer[15]            ; clk        ; clk      ; None                        ; None                      ; 10.000 ns               ;
; N/A                                     ; 81.97 MHz ( period = 12.200 ns )                    ; timer[7]                                                       ; timer[14]            ; clk        ; clk      ; None                        ; None                      ; 10.000 ns               ;
; N/A                                     ; 81.97 MHz ( period = 12.200 ns )                    ; timer[8]                                                       ; timer[17]            ; clk        ; clk      ; None                        ; None                      ; 10.000 ns               ;
; N/A                                     ; 82.64 MHz ( period = 12.100 ns )                    ; timer[0]                                                       ; timer[19]            ; clk        ; clk      ; None                        ; None                      ; 9.900 ns                ;
; N/A                                     ; 82.64 MHz ( period = 12.100 ns )                    ; timer[1]                                                       ; timer[14]            ; clk        ; clk      ; None                        ; None                      ; 9.900 ns                ;
; N/A                                     ; 83.33 MHz ( period = 12.000 ns )                    ; timer[10]                                                      ; timer[15]            ; clk        ; clk      ; None                        ; None                      ; 9.800 ns                ;
; N/A                                     ; 83.33 MHz ( period = 12.000 ns )                    ; timer[3]                                                       ; timer[8]             ; clk        ; clk      ; None                        ; None                      ; 9.800 ns                ;
; N/A                                     ; 83.33 MHz ( period = 12.000 ns )                    ; timer[9]                                                       ; timer[17]            ; clk        ; clk      ; None                        ; None                      ; 9.800 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.900 ns )                    ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[0] ; current_digit[3]     ; clk        ; clk      ; None                        ; None                      ; 9.700 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.900 ns )                    ; timer[7]                                                       ; timer[7]             ; clk        ; clk      ; None                        ; None                      ; 9.700 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.900 ns )                    ; timer[8]                                                       ; timer[15]            ; clk        ; clk      ; None                        ; None                      ; 9.700 ns                ;
; N/A                                     ; 84.75 MHz ( period = 11.800 ns )                    ; timer[4]                                                       ; timer[8]             ; clk        ; clk      ; None                        ; None                      ; 9.600 ns                ;
; N/A                                     ; 84.75 MHz ( period = 11.800 ns )                    ; timer[7]                                                       ; timer[18]            ; clk        ; clk      ; None                        ; None                      ; 9.600 ns                ;
; N/A                                     ; 84.75 MHz ( period = 11.800 ns )                    ; timer[12]                                                      ; timer[17]            ; clk        ; clk      ; None                        ; None                      ; 9.600 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[0] ; current_digit[2]     ; clk        ; clk      ; None                        ; None                      ; 9.500 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[1] ; current_digit[3]     ; clk        ; clk      ; None                        ; None                      ; 9.500 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; timer[6]                                                       ; gate_open~reg0       ; clk        ; clk      ; None                        ; None                      ; 9.500 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; timer[1]                                                       ; timer[7]             ; clk        ; clk      ; None                        ; None                      ; 9.500 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; timer[2]                                                       ; timer[19]            ; clk        ; clk      ; None                        ; None                      ; 9.500 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; timer[9]                                                       ; timer[15]            ; clk        ; clk      ; None                        ; None                      ; 9.500 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; timer[3]                                                       ; timer[14]            ; clk        ; clk      ; None                        ; None                      ; 9.500 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; timer[6]                                                       ; timer[8]             ; clk        ; clk      ; None                        ; None                      ; 9.500 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; timer[1]                                                       ; timer[18]            ; clk        ; clk      ; None                        ; None                      ; 9.500 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; timer[6]                                                       ; gate_open~32         ; clk        ; clk      ; None                        ; None                      ; 9.500 ns                ;
; N/A                                     ; 86.21 MHz ( period = 11.600 ns )                    ; timer[5]                                                       ; timer[8]             ; clk        ; clk      ; None                        ; None                      ; 9.400 ns                ;
; N/A                                     ; 86.21 MHz ( period = 11.600 ns )                    ; timer[13]                                                      ; timer[17]            ; clk        ; clk      ; None                        ; None                      ; 9.400 ns                ;
; N/A                                     ; 86.96 MHz ( period = 11.500 ns )                    ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[0] ; current_digit[1]     ; clk        ; clk      ; None                        ; None                      ; 9.300 ns                ;
; N/A                                     ; 86.96 MHz ( period = 11.500 ns )                    ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[1] ; current_digit[2]     ; clk        ; clk      ; None                        ; None                      ; 9.300 ns                ;
; N/A                                     ; 86.96 MHz ( period = 11.500 ns )                    ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[2] ; current_digit[3]     ; clk        ; clk      ; None                        ; None                      ; 9.300 ns                ;
; N/A                                     ; 86.96 MHz ( period = 11.500 ns )                    ; timer[7]                                                       ; timer[13]            ; clk        ; clk      ; None                        ; None                      ; 9.300 ns                ;
; N/A                                     ; 86.96 MHz ( period = 11.500 ns )                    ; timer[10]                                                      ; timer[19]            ; clk        ; clk      ; None                        ; None                      ; 9.300 ns                ;
; N/A                                     ; 86.96 MHz ( period = 11.500 ns )                    ; timer[12]                                                      ; timer[15]            ; clk        ; clk      ; None                        ; None                      ; 9.300 ns                ;
; N/A                                     ; 86.96 MHz ( period = 11.500 ns )                    ; timer[4]                                                       ; timer[14]            ; clk        ; clk      ; None                        ; None                      ; 9.300 ns                ;
; N/A                                     ; 86.96 MHz ( period = 11.500 ns )                    ; timer[11]                                                      ; timer[17]            ; clk        ; clk      ; None                        ; None                      ; 9.300 ns                ;
; N/A                                     ; 87.72 MHz ( period = 11.400 ns )                    ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[0] ; current_digit[0]     ; clk        ; clk      ; None                        ; None                      ; 9.200 ns                ;
; N/A                                     ; 87.72 MHz ( period = 11.400 ns )                    ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[1] ; current_digit[1]     ; clk        ; clk      ; None                        ; None                      ; 9.200 ns                ;
; N/A                                     ; 87.72 MHz ( period = 11.400 ns )                    ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[2] ; current_digit[2]     ; clk        ; clk      ; None                        ; None                      ; 9.200 ns                ;
; N/A                                     ; 87.72 MHz ( period = 11.400 ns )                    ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[3] ; current_digit[3]     ; clk        ; clk      ; None                        ; None                      ; 9.200 ns                ;
; N/A                                     ; 87.72 MHz ( period = 11.400 ns )                    ; timer[1]                                                       ; timer[13]            ; clk        ; clk      ; None                        ; None                      ; 9.200 ns                ;
; N/A                                     ; 87.72 MHz ( period = 11.400 ns )                    ; timer[8]                                                       ; timer[19]            ; clk        ; clk      ; None                        ; None                      ; 9.200 ns                ;
; N/A                                     ; 87.72 MHz ( period = 11.400 ns )                    ; timer[6]                                                       ; timer[14]            ; clk        ; clk      ; None                        ; None                      ; 9.200 ns                ;
; N/A                                     ; 87.72 MHz ( period = 11.400 ns )                    ; timer[7]                                                       ; timer[16]            ; clk        ; clk      ; None                        ; None                      ; 9.200 ns                ;
; N/A                                     ; 87.72 MHz ( period = 11.400 ns )                    ; timer[0]                                                       ; timer[8]             ; clk        ; clk      ; None                        ; None                      ; 9.200 ns                ;
; N/A                                     ; 88.50 MHz ( period = 11.300 ns )                    ; timer[3]                                                       ; timer[7]             ; clk        ; clk      ; None                        ; None                      ; 9.100 ns                ;
; N/A                                     ; 88.50 MHz ( period = 11.300 ns )                    ; timer[13]                                                      ; timer[15]            ; clk        ; clk      ; None                        ; None                      ; 9.100 ns                ;
; N/A                                     ; 88.50 MHz ( period = 11.300 ns )                    ; timer[7]                                                       ; timer[12]            ; clk        ; clk      ; None                        ; None                      ; 9.100 ns                ;
; N/A                                     ; 88.50 MHz ( period = 11.300 ns )                    ; timer[5]                                                       ; timer[14]            ; clk        ; clk      ; None                        ; None                      ; 9.100 ns                ;
; N/A                                     ; 88.50 MHz ( period = 11.300 ns )                    ; timer[1]                                                       ; timer[16]            ; clk        ; clk      ; None                        ; None                      ; 9.100 ns                ;
; N/A                                     ; 88.50 MHz ( period = 11.300 ns )                    ; timer[3]                                                       ; timer[18]            ; clk        ; clk      ; None                        ; None                      ; 9.100 ns                ;
; N/A                                     ; 89.29 MHz ( period = 11.200 ns )                    ; timer[9]                                                       ; timer[19]            ; clk        ; clk      ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 89.29 MHz ( period = 11.200 ns )                    ; timer[11]                                                      ; timer[15]            ; clk        ; clk      ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 89.29 MHz ( period = 11.200 ns )                    ; timer[1]                                                       ; timer[12]            ; clk        ; clk      ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 90.09 MHz ( period = 11.100 ns )                    ; timer[7]                                                       ; timer[11]            ; clk        ; clk      ; None                        ; None                      ; 8.900 ns                ;
; N/A                                     ; 90.09 MHz ( period = 11.100 ns )                    ; timer[0]                                                       ; timer[14]            ; clk        ; clk      ; None                        ; None                      ; 8.900 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                                                ;                      ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------------------------------------------+----------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                          ;
+-------+--------------+------------+-------------+-----------------------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From        ; To                                                              ; To Clock ;
+-------+--------------+------------+-------------+-----------------------------------------------------------------+----------+
; N/A   ; None         ; 13.100 ns  ; password[2] ; gate_open~reg0                                                  ; clk      ;
; N/A   ; None         ; 13.100 ns  ; password[2] ; gate_open~32                                                    ; clk      ;
; N/A   ; None         ; 13.100 ns  ; password[1] ; gate_open~reg0                                                  ; clk      ;
; N/A   ; None         ; 13.100 ns  ; password[1] ; gate_open~32                                                    ; clk      ;
; N/A   ; None         ; 12.900 ns  ; password[0] ; gate_open~reg0                                                  ; clk      ;
; N/A   ; None         ; 12.900 ns  ; password[0] ; gate_open~32                                                    ; clk      ;
; N/A   ; None         ; 12.600 ns  ; password[2] ; timer[8]                                                        ; clk      ;
; N/A   ; None         ; 12.600 ns  ; password[1] ; timer[8]                                                        ; clk      ;
; N/A   ; None         ; 12.400 ns  ; password[0] ; timer[8]                                                        ; clk      ;
; N/A   ; None         ; 11.500 ns  ; password[2] ; seconds_remaining[0]                                            ; clk      ;
; N/A   ; None         ; 11.500 ns  ; password[2] ; seconds_remaining[1]                                            ; clk      ;
; N/A   ; None         ; 11.500 ns  ; password[2] ; seconds_remaining[2]                                            ; clk      ;
; N/A   ; None         ; 11.500 ns  ; password[2] ; seconds_remaining[3]                                            ; clk      ;
; N/A   ; None         ; 11.500 ns  ; password[1] ; seconds_remaining[0]                                            ; clk      ;
; N/A   ; None         ; 11.500 ns  ; password[1] ; seconds_remaining[1]                                            ; clk      ;
; N/A   ; None         ; 11.500 ns  ; password[1] ; seconds_remaining[2]                                            ; clk      ;
; N/A   ; None         ; 11.500 ns  ; password[1] ; seconds_remaining[3]                                            ; clk      ;
; N/A   ; None         ; 11.300 ns  ; password[0] ; seconds_remaining[0]                                            ; clk      ;
; N/A   ; None         ; 11.300 ns  ; password[0] ; seconds_remaining[1]                                            ; clk      ;
; N/A   ; None         ; 11.300 ns  ; password[0] ; seconds_remaining[2]                                            ; clk      ;
; N/A   ; None         ; 11.300 ns  ; password[0] ; seconds_remaining[3]                                            ; clk      ;
; N/A   ; None         ; 11.100 ns  ; password[3] ; gate_open~reg0                                                  ; clk      ;
; N/A   ; None         ; 11.100 ns  ; password[3] ; gate_open~32                                                    ; clk      ;
; N/A   ; None         ; 11.000 ns  ; password[2] ; timer[5]                                                        ; clk      ;
; N/A   ; None         ; 11.000 ns  ; password[2] ; timer[11]                                                       ; clk      ;
; N/A   ; None         ; 11.000 ns  ; password[2] ; timer[4]                                                        ; clk      ;
; N/A   ; None         ; 11.000 ns  ; password[2] ; timer[14]                                                       ; clk      ;
; N/A   ; None         ; 11.000 ns  ; password[2] ; timer[16]                                                       ; clk      ;
; N/A   ; None         ; 11.000 ns  ; password[2] ; timer[18]                                                       ; clk      ;
; N/A   ; None         ; 11.000 ns  ; password[1] ; timer[5]                                                        ; clk      ;
; N/A   ; None         ; 11.000 ns  ; password[1] ; timer[11]                                                       ; clk      ;
; N/A   ; None         ; 11.000 ns  ; password[1] ; timer[4]                                                        ; clk      ;
; N/A   ; None         ; 11.000 ns  ; password[1] ; timer[14]                                                       ; clk      ;
; N/A   ; None         ; 11.000 ns  ; password[1] ; timer[16]                                                       ; clk      ;
; N/A   ; None         ; 11.000 ns  ; password[1] ; timer[18]                                                       ; clk      ;
; N/A   ; None         ; 10.900 ns  ; password[2] ; timer[1]                                                        ; clk      ;
; N/A   ; None         ; 10.900 ns  ; password[1] ; timer[1]                                                        ; clk      ;
; N/A   ; None         ; 10.800 ns  ; password[0] ; timer[5]                                                        ; clk      ;
; N/A   ; None         ; 10.800 ns  ; password[0] ; timer[11]                                                       ; clk      ;
; N/A   ; None         ; 10.800 ns  ; password[0] ; timer[4]                                                        ; clk      ;
; N/A   ; None         ; 10.800 ns  ; password[0] ; timer[14]                                                       ; clk      ;
; N/A   ; None         ; 10.800 ns  ; password[0] ; timer[16]                                                       ; clk      ;
; N/A   ; None         ; 10.800 ns  ; password[0] ; timer[18]                                                       ; clk      ;
; N/A   ; None         ; 10.800 ns  ; password[2] ; timer[19]                                                       ; clk      ;
; N/A   ; None         ; 10.800 ns  ; password[1] ; timer[19]                                                       ; clk      ;
; N/A   ; None         ; 10.700 ns  ; password[0] ; timer[1]                                                        ; clk      ;
; N/A   ; None         ; 10.700 ns  ; password[2] ; timer[2]                                                        ; clk      ;
; N/A   ; None         ; 10.700 ns  ; password[2] ; timer[0]                                                        ; clk      ;
; N/A   ; None         ; 10.700 ns  ; password[1] ; timer[2]                                                        ; clk      ;
; N/A   ; None         ; 10.700 ns  ; password[1] ; timer[0]                                                        ; clk      ;
; N/A   ; None         ; 10.600 ns  ; password[0] ; timer[19]                                                       ; clk      ;
; N/A   ; None         ; 10.600 ns  ; password[2] ; timer[3]                                                        ; clk      ;
; N/A   ; None         ; 10.600 ns  ; password[2] ; timer[9]                                                        ; clk      ;
; N/A   ; None         ; 10.600 ns  ; password[1] ; timer[3]                                                        ; clk      ;
; N/A   ; None         ; 10.600 ns  ; password[1] ; timer[9]                                                        ; clk      ;
; N/A   ; None         ; 10.600 ns  ; password[3] ; timer[8]                                                        ; clk      ;
; N/A   ; None         ; 10.500 ns  ; password[0] ; timer[2]                                                        ; clk      ;
; N/A   ; None         ; 10.500 ns  ; password[0] ; timer[0]                                                        ; clk      ;
; N/A   ; None         ; 10.400 ns  ; password[0] ; timer[3]                                                        ; clk      ;
; N/A   ; None         ; 10.400 ns  ; password[0] ; timer[9]                                                        ; clk      ;
; N/A   ; None         ; 10.100 ns  ; password[2] ; timer[13]                                                       ; clk      ;
; N/A   ; None         ; 10.100 ns  ; password[2] ; timer[12]                                                       ; clk      ;
; N/A   ; None         ; 10.100 ns  ; password[2] ; timer[10]                                                       ; clk      ;
; N/A   ; None         ; 10.100 ns  ; password[1] ; timer[13]                                                       ; clk      ;
; N/A   ; None         ; 10.100 ns  ; password[1] ; timer[12]                                                       ; clk      ;
; N/A   ; None         ; 10.100 ns  ; password[1] ; timer[10]                                                       ; clk      ;
; N/A   ; None         ; 10.000 ns  ; password[2] ; timer[17]                                                       ; clk      ;
; N/A   ; None         ; 10.000 ns  ; password[1] ; timer[17]                                                       ; clk      ;
; N/A   ; None         ; 9.900 ns   ; password[0] ; timer[13]                                                       ; clk      ;
; N/A   ; None         ; 9.900 ns   ; password[0] ; timer[12]                                                       ; clk      ;
; N/A   ; None         ; 9.900 ns   ; password[0] ; timer[10]                                                       ; clk      ;
; N/A   ; None         ; 9.800 ns   ; password[0] ; timer[17]                                                       ; clk      ;
; N/A   ; None         ; 9.800 ns   ; password[2] ; timer[15]                                                       ; clk      ;
; N/A   ; None         ; 9.800 ns   ; password[1] ; timer[15]                                                       ; clk      ;
; N/A   ; None         ; 9.600 ns   ; password[0] ; timer[15]                                                       ; clk      ;
; N/A   ; None         ; 9.500 ns   ; password[2] ; timer[7]                                                        ; clk      ;
; N/A   ; None         ; 9.500 ns   ; password[1] ; timer[7]                                                        ; clk      ;
; N/A   ; None         ; 9.500 ns   ; password[3] ; seconds_remaining[0]                                            ; clk      ;
; N/A   ; None         ; 9.500 ns   ; password[3] ; seconds_remaining[1]                                            ; clk      ;
; N/A   ; None         ; 9.500 ns   ; password[3] ; seconds_remaining[2]                                            ; clk      ;
; N/A   ; None         ; 9.500 ns   ; password[3] ; seconds_remaining[3]                                            ; clk      ;
; N/A   ; None         ; 9.300 ns   ; password[0] ; timer[7]                                                        ; clk      ;
; N/A   ; None         ; 9.200 ns   ; password[2] ; timer[6]                                                        ; clk      ;
; N/A   ; None         ; 9.200 ns   ; password[1] ; timer[6]                                                        ; clk      ;
; N/A   ; None         ; 9.000 ns   ; password[0] ; timer[6]                                                        ; clk      ;
; N/A   ; None         ; 9.000 ns   ; password[3] ; timer[5]                                                        ; clk      ;
; N/A   ; None         ; 9.000 ns   ; password[3] ; timer[11]                                                       ; clk      ;
; N/A   ; None         ; 9.000 ns   ; password[3] ; timer[4]                                                        ; clk      ;
; N/A   ; None         ; 9.000 ns   ; password[3] ; timer[14]                                                       ; clk      ;
; N/A   ; None         ; 9.000 ns   ; password[3] ; timer[16]                                                       ; clk      ;
; N/A   ; None         ; 9.000 ns   ; password[3] ; timer[18]                                                       ; clk      ;
; N/A   ; None         ; 8.900 ns   ; password[3] ; timer[1]                                                        ; clk      ;
; N/A   ; None         ; 8.800 ns   ; password[3] ; timer[19]                                                       ; clk      ;
; N/A   ; None         ; 8.700 ns   ; password[3] ; timer[2]                                                        ; clk      ;
; N/A   ; None         ; 8.700 ns   ; password[3] ; timer[0]                                                        ; clk      ;
; N/A   ; None         ; 8.600 ns   ; password[3] ; timer[3]                                                        ; clk      ;
; N/A   ; None         ; 8.600 ns   ; password[3] ; timer[9]                                                        ; clk      ;
; N/A   ; None         ; 8.100 ns   ; password[3] ; timer[13]                                                       ; clk      ;
; N/A   ; None         ; 8.100 ns   ; password[3] ; timer[12]                                                       ; clk      ;
; N/A   ; None         ; 8.100 ns   ; password[3] ; timer[10]                                                       ; clk      ;
; N/A   ; None         ; 8.000 ns   ; password[3] ; timer[17]                                                       ; clk      ;
; N/A   ; None         ; 7.800 ns   ; password[3] ; timer[15]                                                       ; clk      ;
; N/A   ; None         ; 7.500 ns   ; password[3] ; timer[7]                                                        ; clk      ;
; N/A   ; None         ; 7.200 ns   ; password[3] ; timer[6]                                                        ; clk      ;
; N/A   ; None         ; 6.000 ns   ; ir2         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[0] ; clk      ;
; N/A   ; None         ; 6.000 ns   ; ir2         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[1] ; clk      ;
; N/A   ; None         ; 6.000 ns   ; ir2         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[2] ; clk      ;
; N/A   ; None         ; 6.000 ns   ; ir2         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[3] ; clk      ;
; N/A   ; None         ; 6.000 ns   ; ir1         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[0]  ; clk      ;
; N/A   ; None         ; 6.000 ns   ; ir1         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[1]  ; clk      ;
; N/A   ; None         ; 6.000 ns   ; ir1         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[2]  ; clk      ;
; N/A   ; None         ; 6.000 ns   ; ir1         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[3]  ; clk      ;
; N/A   ; None         ; 5.500 ns   ; ir2         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[0]  ; clk      ;
; N/A   ; None         ; 5.500 ns   ; ir2         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[1]  ; clk      ;
; N/A   ; None         ; 5.500 ns   ; ir2         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[2]  ; clk      ;
; N/A   ; None         ; 5.500 ns   ; ir2         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[3]  ; clk      ;
; N/A   ; None         ; 5.500 ns   ; ir1         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[0] ; clk      ;
; N/A   ; None         ; 5.500 ns   ; ir1         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[1] ; clk      ;
; N/A   ; None         ; 5.500 ns   ; ir1         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[2] ; clk      ;
; N/A   ; None         ; 5.500 ns   ; ir1         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[3] ; clk      ;
; N/A   ; None         ; 5.100 ns   ; reset       ; current_digit[0]                                                ; clk      ;
; N/A   ; None         ; 5.100 ns   ; reset       ; current_digit[1]                                                ; clk      ;
; N/A   ; None         ; 5.100 ns   ; reset       ; current_digit[2]                                                ; clk      ;
; N/A   ; None         ; 5.100 ns   ; reset       ; current_digit[3]                                                ; clk      ;
; N/A   ; None         ; 2.300 ns   ; ir2         ; entry_state.10                                                  ; clk      ;
; N/A   ; None         ; 2.300 ns   ; ir2         ; exit_state.01                                                   ; clk      ;
; N/A   ; None         ; 2.300 ns   ; ir2         ; entry_state.01                                                  ; clk      ;
; N/A   ; None         ; 2.300 ns   ; ir2         ; exit_state.00                                                   ; clk      ;
; N/A   ; None         ; 2.300 ns   ; ir2         ; entry_state.00                                                  ; clk      ;
; N/A   ; None         ; 2.300 ns   ; ir1         ; exit_state.10                                                   ; clk      ;
; N/A   ; None         ; 2.300 ns   ; ir1         ; exit_state.01                                                   ; clk      ;
; N/A   ; None         ; 2.300 ns   ; ir1         ; entry_state.01                                                  ; clk      ;
; N/A   ; None         ; 2.300 ns   ; ir1         ; exit_state.00                                                   ; clk      ;
; N/A   ; None         ; 2.300 ns   ; ir1         ; entry_state.00                                                  ; clk      ;
; N/A   ; None         ; 1.800 ns   ; ir2         ; exit_state.10                                                   ; clk      ;
; N/A   ; None         ; 1.800 ns   ; ir1         ; entry_state.10                                                  ; clk      ;
+-------+--------------+------------+-------------+-----------------------------------------------------------------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                               ;
+-------+--------------+------------+-----------------------------------------------------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                                                            ; To             ; From Clock ;
+-------+--------------+------------+-----------------------------------------------------------------+----------------+------------+
; N/A   ; None         ; 20.300 ns  ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[0]  ; fan            ; clk        ;
; N/A   ; None         ; 20.100 ns  ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[1]  ; fan            ; clk        ;
; N/A   ; None         ; 20.000 ns  ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[2]  ; fan            ; clk        ;
; N/A   ; None         ; 19.100 ns  ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[0] ; fan            ; clk        ;
; N/A   ; None         ; 18.900 ns  ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[1] ; fan            ; clk        ;
; N/A   ; None         ; 18.800 ns  ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[2] ; fan            ; clk        ;
; N/A   ; None         ; 17.000 ns  ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[3]  ; fan            ; clk        ;
; N/A   ; None         ; 16.100 ns  ; lpm_counter:clk_div_rtl_2|alt_counter_f10ke:wysi_counter|q[5]   ; fan            ; clk        ;
; N/A   ; None         ; 16.100 ns  ; lpm_counter:clk_div_rtl_2|alt_counter_f10ke:wysi_counter|q[6]   ; fan            ; clk        ;
; N/A   ; None         ; 15.300 ns  ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[3] ; fan            ; clk        ;
; N/A   ; None         ; 14.600 ns  ; current_digit[0]                                                ; seg[6]         ; clk        ;
; N/A   ; None         ; 14.600 ns  ; current_digit[1]                                                ; seg[6]         ; clk        ;
; N/A   ; None         ; 14.600 ns  ; current_digit[2]                                                ; seg[6]         ; clk        ;
; N/A   ; None         ; 14.600 ns  ; current_digit[0]                                                ; seg[5]         ; clk        ;
; N/A   ; None         ; 14.600 ns  ; current_digit[1]                                                ; seg[5]         ; clk        ;
; N/A   ; None         ; 14.600 ns  ; current_digit[2]                                                ; seg[5]         ; clk        ;
; N/A   ; None         ; 14.600 ns  ; current_digit[0]                                                ; seg[3]         ; clk        ;
; N/A   ; None         ; 14.600 ns  ; current_digit[1]                                                ; seg[3]         ; clk        ;
; N/A   ; None         ; 14.600 ns  ; current_digit[2]                                                ; seg[3]         ; clk        ;
; N/A   ; None         ; 14.600 ns  ; current_digit[0]                                                ; seg[2]         ; clk        ;
; N/A   ; None         ; 14.600 ns  ; current_digit[1]                                                ; seg[2]         ; clk        ;
; N/A   ; None         ; 14.600 ns  ; current_digit[2]                                                ; seg[2]         ; clk        ;
; N/A   ; None         ; 14.600 ns  ; current_digit[0]                                                ; seg[0]         ; clk        ;
; N/A   ; None         ; 14.600 ns  ; current_digit[1]                                                ; seg[0]         ; clk        ;
; N/A   ; None         ; 14.600 ns  ; current_digit[2]                                                ; seg[0]         ; clk        ;
; N/A   ; None         ; 14.100 ns  ; current_digit[3]                                                ; seg[6]         ; clk        ;
; N/A   ; None         ; 14.100 ns  ; current_digit[3]                                                ; seg[5]         ; clk        ;
; N/A   ; None         ; 14.100 ns  ; current_digit[3]                                                ; seg[3]         ; clk        ;
; N/A   ; None         ; 14.100 ns  ; current_digit[3]                                                ; seg[2]         ; clk        ;
; N/A   ; None         ; 14.100 ns  ; current_digit[3]                                                ; seg[0]         ; clk        ;
; N/A   ; None         ; 13.700 ns  ; current_digit[0]                                                ; seg[4]         ; clk        ;
; N/A   ; None         ; 13.700 ns  ; current_digit[1]                                                ; seg[4]         ; clk        ;
; N/A   ; None         ; 13.700 ns  ; current_digit[2]                                                ; seg[4]         ; clk        ;
; N/A   ; None         ; 13.700 ns  ; current_digit[0]                                                ; seg[1]         ; clk        ;
; N/A   ; None         ; 13.700 ns  ; current_digit[1]                                                ; seg[1]         ; clk        ;
; N/A   ; None         ; 13.700 ns  ; current_digit[2]                                                ; seg[1]         ; clk        ;
; N/A   ; None         ; 13.200 ns  ; current_digit[3]                                                ; seg[4]         ; clk        ;
; N/A   ; None         ; 13.200 ns  ; current_digit[3]                                                ; seg[1]         ; clk        ;
; N/A   ; None         ; 10.900 ns  ; gate_open~32                                                    ; corridor_light ; clk        ;
; N/A   ; None         ; 10.000 ns  ; an[1]~reg0                                                      ; an[1]          ; clk        ;
; N/A   ; None         ; 10.000 ns  ; an[0]~reg0                                                      ; an[0]          ; clk        ;
; N/A   ; None         ; 9.900 ns   ; gate_open~reg0                                                  ; gate_open      ; clk        ;
+-------+--------------+------------+-----------------------------------------------------------------+----------------+------------+


+----------------------------------------------------------+
; tpd                                                      ;
+-------+-------------------+-----------------+------+-----+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To  ;
+-------+-------------------+-----------------+------+-----+
; N/A   ; None              ; 10.500 ns       ; ntc  ; fan ;
+-------+-------------------+-----------------+------+-----+


+------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                 ;
+---------------+-------------+-----------+-------------+-----------------------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From        ; To                                                              ; To Clock ;
+---------------+-------------+-----------+-------------+-----------------------------------------------------------------+----------+
; N/A           ; None        ; 0.900 ns  ; ir2         ; exit_state.10                                                   ; clk      ;
; N/A           ; None        ; 0.900 ns  ; ir1         ; entry_state.10                                                  ; clk      ;
; N/A           ; None        ; 0.400 ns  ; ir2         ; entry_state.10                                                  ; clk      ;
; N/A           ; None        ; 0.400 ns  ; ir2         ; exit_state.01                                                   ; clk      ;
; N/A           ; None        ; 0.400 ns  ; ir2         ; entry_state.01                                                  ; clk      ;
; N/A           ; None        ; 0.400 ns  ; ir2         ; exit_state.00                                                   ; clk      ;
; N/A           ; None        ; 0.400 ns  ; ir2         ; entry_state.00                                                  ; clk      ;
; N/A           ; None        ; 0.400 ns  ; ir1         ; exit_state.10                                                   ; clk      ;
; N/A           ; None        ; 0.400 ns  ; ir1         ; exit_state.01                                                   ; clk      ;
; N/A           ; None        ; 0.400 ns  ; ir1         ; entry_state.01                                                  ; clk      ;
; N/A           ; None        ; 0.400 ns  ; ir1         ; exit_state.00                                                   ; clk      ;
; N/A           ; None        ; 0.400 ns  ; ir1         ; entry_state.00                                                  ; clk      ;
; N/A           ; None        ; -2.400 ns ; reset       ; current_digit[0]                                                ; clk      ;
; N/A           ; None        ; -2.400 ns ; reset       ; current_digit[1]                                                ; clk      ;
; N/A           ; None        ; -2.400 ns ; reset       ; current_digit[2]                                                ; clk      ;
; N/A           ; None        ; -2.400 ns ; reset       ; current_digit[3]                                                ; clk      ;
; N/A           ; None        ; -2.800 ns ; ir2         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[0]  ; clk      ;
; N/A           ; None        ; -2.800 ns ; ir2         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[1]  ; clk      ;
; N/A           ; None        ; -2.800 ns ; ir2         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[2]  ; clk      ;
; N/A           ; None        ; -2.800 ns ; ir2         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[3]  ; clk      ;
; N/A           ; None        ; -2.800 ns ; ir1         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[0] ; clk      ;
; N/A           ; None        ; -2.800 ns ; ir1         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[1] ; clk      ;
; N/A           ; None        ; -2.800 ns ; ir1         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[2] ; clk      ;
; N/A           ; None        ; -2.800 ns ; ir1         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[3] ; clk      ;
; N/A           ; None        ; -3.300 ns ; ir2         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[0] ; clk      ;
; N/A           ; None        ; -3.300 ns ; ir2         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[1] ; clk      ;
; N/A           ; None        ; -3.300 ns ; ir2         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[2] ; clk      ;
; N/A           ; None        ; -3.300 ns ; ir2         ; lpm_counter:count_out_rtl_1|alt_counter_f10ke:wysi_counter|q[3] ; clk      ;
; N/A           ; None        ; -3.300 ns ; ir1         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[0]  ; clk      ;
; N/A           ; None        ; -3.300 ns ; ir1         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[1]  ; clk      ;
; N/A           ; None        ; -3.300 ns ; ir1         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[2]  ; clk      ;
; N/A           ; None        ; -3.300 ns ; ir1         ; lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[3]  ; clk      ;
; N/A           ; None        ; -4.200 ns ; password[3] ; seconds_remaining[1]                                            ; clk      ;
; N/A           ; None        ; -4.200 ns ; password[3] ; seconds_remaining[2]                                            ; clk      ;
; N/A           ; None        ; -4.500 ns ; password[3] ; timer[6]                                                        ; clk      ;
; N/A           ; None        ; -4.700 ns ; password[3] ; seconds_remaining[0]                                            ; clk      ;
; N/A           ; None        ; -4.700 ns ; password[3] ; seconds_remaining[3]                                            ; clk      ;
; N/A           ; None        ; -4.800 ns ; password[3] ; timer[7]                                                        ; clk      ;
; N/A           ; None        ; -5.100 ns ; password[3] ; timer[15]                                                       ; clk      ;
; N/A           ; None        ; -5.300 ns ; password[3] ; timer[17]                                                       ; clk      ;
; N/A           ; None        ; -5.400 ns ; password[3] ; timer[13]                                                       ; clk      ;
; N/A           ; None        ; -5.400 ns ; password[3] ; timer[12]                                                       ; clk      ;
; N/A           ; None        ; -5.400 ns ; password[3] ; timer[10]                                                       ; clk      ;
; N/A           ; None        ; -5.800 ns ; password[3] ; gate_open~reg0                                                  ; clk      ;
; N/A           ; None        ; -5.800 ns ; password[3] ; gate_open~32                                                    ; clk      ;
; N/A           ; None        ; -5.900 ns ; password[3] ; timer[3]                                                        ; clk      ;
; N/A           ; None        ; -5.900 ns ; password[3] ; timer[9]                                                        ; clk      ;
; N/A           ; None        ; -6.000 ns ; password[0] ; seconds_remaining[1]                                            ; clk      ;
; N/A           ; None        ; -6.000 ns ; password[0] ; seconds_remaining[2]                                            ; clk      ;
; N/A           ; None        ; -6.000 ns ; password[3] ; timer[2]                                                        ; clk      ;
; N/A           ; None        ; -6.000 ns ; password[3] ; timer[0]                                                        ; clk      ;
; N/A           ; None        ; -6.100 ns ; password[3] ; timer[19]                                                       ; clk      ;
; N/A           ; None        ; -6.200 ns ; password[2] ; seconds_remaining[1]                                            ; clk      ;
; N/A           ; None        ; -6.200 ns ; password[2] ; seconds_remaining[2]                                            ; clk      ;
; N/A           ; None        ; -6.200 ns ; password[1] ; seconds_remaining[1]                                            ; clk      ;
; N/A           ; None        ; -6.200 ns ; password[1] ; seconds_remaining[2]                                            ; clk      ;
; N/A           ; None        ; -6.200 ns ; password[3] ; timer[1]                                                        ; clk      ;
; N/A           ; None        ; -6.300 ns ; password[0] ; timer[6]                                                        ; clk      ;
; N/A           ; None        ; -6.300 ns ; password[3] ; timer[5]                                                        ; clk      ;
; N/A           ; None        ; -6.300 ns ; password[3] ; timer[11]                                                       ; clk      ;
; N/A           ; None        ; -6.300 ns ; password[3] ; timer[4]                                                        ; clk      ;
; N/A           ; None        ; -6.300 ns ; password[3] ; timer[14]                                                       ; clk      ;
; N/A           ; None        ; -6.300 ns ; password[3] ; timer[16]                                                       ; clk      ;
; N/A           ; None        ; -6.300 ns ; password[3] ; timer[18]                                                       ; clk      ;
; N/A           ; None        ; -6.500 ns ; password[0] ; seconds_remaining[0]                                            ; clk      ;
; N/A           ; None        ; -6.500 ns ; password[0] ; seconds_remaining[3]                                            ; clk      ;
; N/A           ; None        ; -6.500 ns ; password[2] ; timer[6]                                                        ; clk      ;
; N/A           ; None        ; -6.500 ns ; password[1] ; timer[6]                                                        ; clk      ;
; N/A           ; None        ; -6.600 ns ; password[0] ; timer[7]                                                        ; clk      ;
; N/A           ; None        ; -6.700 ns ; password[2] ; seconds_remaining[0]                                            ; clk      ;
; N/A           ; None        ; -6.700 ns ; password[2] ; seconds_remaining[3]                                            ; clk      ;
; N/A           ; None        ; -6.700 ns ; password[1] ; seconds_remaining[0]                                            ; clk      ;
; N/A           ; None        ; -6.700 ns ; password[1] ; seconds_remaining[3]                                            ; clk      ;
; N/A           ; None        ; -6.800 ns ; password[2] ; timer[7]                                                        ; clk      ;
; N/A           ; None        ; -6.800 ns ; password[1] ; timer[7]                                                        ; clk      ;
; N/A           ; None        ; -6.900 ns ; password[0] ; timer[15]                                                       ; clk      ;
; N/A           ; None        ; -7.100 ns ; password[0] ; timer[17]                                                       ; clk      ;
; N/A           ; None        ; -7.100 ns ; password[2] ; timer[15]                                                       ; clk      ;
; N/A           ; None        ; -7.100 ns ; password[1] ; timer[15]                                                       ; clk      ;
; N/A           ; None        ; -7.200 ns ; password[0] ; timer[13]                                                       ; clk      ;
; N/A           ; None        ; -7.200 ns ; password[0] ; timer[12]                                                       ; clk      ;
; N/A           ; None        ; -7.200 ns ; password[0] ; timer[10]                                                       ; clk      ;
; N/A           ; None        ; -7.300 ns ; password[2] ; timer[17]                                                       ; clk      ;
; N/A           ; None        ; -7.300 ns ; password[1] ; timer[17]                                                       ; clk      ;
; N/A           ; None        ; -7.400 ns ; password[2] ; timer[13]                                                       ; clk      ;
; N/A           ; None        ; -7.400 ns ; password[2] ; timer[12]                                                       ; clk      ;
; N/A           ; None        ; -7.400 ns ; password[2] ; timer[10]                                                       ; clk      ;
; N/A           ; None        ; -7.400 ns ; password[1] ; timer[13]                                                       ; clk      ;
; N/A           ; None        ; -7.400 ns ; password[1] ; timer[12]                                                       ; clk      ;
; N/A           ; None        ; -7.400 ns ; password[1] ; timer[10]                                                       ; clk      ;
; N/A           ; None        ; -7.600 ns ; password[0] ; gate_open~reg0                                                  ; clk      ;
; N/A           ; None        ; -7.600 ns ; password[0] ; gate_open~32                                                    ; clk      ;
; N/A           ; None        ; -7.700 ns ; password[0] ; timer[3]                                                        ; clk      ;
; N/A           ; None        ; -7.700 ns ; password[0] ; timer[9]                                                        ; clk      ;
; N/A           ; None        ; -7.800 ns ; password[0] ; timer[2]                                                        ; clk      ;
; N/A           ; None        ; -7.800 ns ; password[0] ; timer[0]                                                        ; clk      ;
; N/A           ; None        ; -7.800 ns ; password[2] ; gate_open~reg0                                                  ; clk      ;
; N/A           ; None        ; -7.800 ns ; password[2] ; gate_open~32                                                    ; clk      ;
; N/A           ; None        ; -7.800 ns ; password[1] ; gate_open~reg0                                                  ; clk      ;
; N/A           ; None        ; -7.800 ns ; password[1] ; gate_open~32                                                    ; clk      ;
; N/A           ; None        ; -7.900 ns ; password[0] ; timer[19]                                                       ; clk      ;
; N/A           ; None        ; -7.900 ns ; password[2] ; timer[3]                                                        ; clk      ;
; N/A           ; None        ; -7.900 ns ; password[2] ; timer[9]                                                        ; clk      ;
; N/A           ; None        ; -7.900 ns ; password[1] ; timer[3]                                                        ; clk      ;
; N/A           ; None        ; -7.900 ns ; password[1] ; timer[9]                                                        ; clk      ;
; N/A           ; None        ; -7.900 ns ; password[3] ; timer[8]                                                        ; clk      ;
; N/A           ; None        ; -8.000 ns ; password[0] ; timer[1]                                                        ; clk      ;
; N/A           ; None        ; -8.000 ns ; password[2] ; timer[2]                                                        ; clk      ;
; N/A           ; None        ; -8.000 ns ; password[2] ; timer[0]                                                        ; clk      ;
; N/A           ; None        ; -8.000 ns ; password[1] ; timer[2]                                                        ; clk      ;
; N/A           ; None        ; -8.000 ns ; password[1] ; timer[0]                                                        ; clk      ;
; N/A           ; None        ; -8.100 ns ; password[0] ; timer[5]                                                        ; clk      ;
; N/A           ; None        ; -8.100 ns ; password[0] ; timer[11]                                                       ; clk      ;
; N/A           ; None        ; -8.100 ns ; password[0] ; timer[4]                                                        ; clk      ;
; N/A           ; None        ; -8.100 ns ; password[0] ; timer[14]                                                       ; clk      ;
; N/A           ; None        ; -8.100 ns ; password[0] ; timer[16]                                                       ; clk      ;
; N/A           ; None        ; -8.100 ns ; password[0] ; timer[18]                                                       ; clk      ;
; N/A           ; None        ; -8.100 ns ; password[2] ; timer[19]                                                       ; clk      ;
; N/A           ; None        ; -8.100 ns ; password[1] ; timer[19]                                                       ; clk      ;
; N/A           ; None        ; -8.200 ns ; password[2] ; timer[1]                                                        ; clk      ;
; N/A           ; None        ; -8.200 ns ; password[1] ; timer[1]                                                        ; clk      ;
; N/A           ; None        ; -8.300 ns ; password[2] ; timer[5]                                                        ; clk      ;
; N/A           ; None        ; -8.300 ns ; password[2] ; timer[11]                                                       ; clk      ;
; N/A           ; None        ; -8.300 ns ; password[2] ; timer[4]                                                        ; clk      ;
; N/A           ; None        ; -8.300 ns ; password[2] ; timer[14]                                                       ; clk      ;
; N/A           ; None        ; -8.300 ns ; password[2] ; timer[16]                                                       ; clk      ;
; N/A           ; None        ; -8.300 ns ; password[2] ; timer[18]                                                       ; clk      ;
; N/A           ; None        ; -8.300 ns ; password[1] ; timer[5]                                                        ; clk      ;
; N/A           ; None        ; -8.300 ns ; password[1] ; timer[11]                                                       ; clk      ;
; N/A           ; None        ; -8.300 ns ; password[1] ; timer[4]                                                        ; clk      ;
; N/A           ; None        ; -8.300 ns ; password[1] ; timer[14]                                                       ; clk      ;
; N/A           ; None        ; -8.300 ns ; password[1] ; timer[16]                                                       ; clk      ;
; N/A           ; None        ; -8.300 ns ; password[1] ; timer[18]                                                       ; clk      ;
; N/A           ; None        ; -9.700 ns ; password[0] ; timer[8]                                                        ; clk      ;
; N/A           ; None        ; -9.900 ns ; password[2] ; timer[8]                                                        ; clk      ;
; N/A           ; None        ; -9.900 ns ; password[1] ; timer[8]                                                        ; clk      ;
+---------------+-------------+-----------+-------------+-----------------------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Sun Dec 01 13:03:35 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off fan_light_pass -c fan_light_pass
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 9.16 MHz between source register "timer[8]" and destination register "seconds_remaining[0]" (period= 109.2 ns)
    Info: + Longest register to register delay is 107.000 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC3_B16; Fanout = 7; REG Node = 'timer[8]'
        Info: 2: + IC(0.600 ns) + CELL(1.400 ns) = 2.000 ns; Loc. = LC2_B16; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_1bc:add_sub_16|add_sub_cella[5]~263'
        Info: 3: + IC(0.600 ns) + CELL(1.400 ns) = 4.000 ns; Loc. = LC1_B16; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_1bc:add_sub_16|add_sub_cella[6]~237'
        Info: 4: + IC(1.800 ns) + CELL(1.400 ns) = 7.200 ns; Loc. = LC4_B13; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_1bc:add_sub_16|add_sub_cella[7]~281'
        Info: 5: + IC(0.600 ns) + CELL(1.400 ns) = 9.200 ns; Loc. = LC2_B13; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_1bc:add_sub_16|add_sub_cella[8]~225'
        Info: 6: + IC(0.600 ns) + CELL(1.400 ns) = 11.200 ns; Loc. = LC7_B13; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_1bc:add_sub_16|add_sub_cella[9]~249'
        Info: 7: + IC(0.600 ns) + CELL(1.400 ns) = 13.200 ns; Loc. = LC1_B13; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_1bc:add_sub_16|add_sub_cella[10]~231'
        Info: 8: + IC(2.600 ns) + CELL(1.400 ns) = 17.200 ns; Loc. = LC1_A15; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_1bc:add_sub_16|add_sub_cella[11]~255'
        Info: 9: + IC(0.600 ns) + CELL(1.400 ns) = 19.200 ns; Loc. = LC3_A15; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_1bc:add_sub_16|add_sub_cella[12]~243'
        Info: 10: + IC(0.600 ns) + CELL(1.400 ns) = 21.200 ns; Loc. = LC6_A15; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_1bc:add_sub_16|add_sub_cella[13]~261'
        Info: 11: + IC(0.600 ns) + CELL(1.400 ns) = 23.200 ns; Loc. = LC2_A15; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_1bc:add_sub_16|add_sub_cella[14]~269'
        Info: 12: + IC(0.600 ns) + CELL(1.400 ns) = 25.200 ns; Loc. = LC8_A15; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_1bc:add_sub_16|add_sub_cella[15]~275'
        Info: 13: + IC(1.800 ns) + CELL(1.400 ns) = 28.400 ns; Loc. = LC4_A14; Fanout = 35; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_1bc:add_sub_16|add_sub_cella[16]~219'
        Info: 14: + IC(2.400 ns) + CELL(1.900 ns) = 32.700 ns; Loc. = LC3_A13; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|StageOut[294]~3102'
        Info: 15: + IC(0.600 ns) + CELL(1.900 ns) = 35.200 ns; Loc. = LC7_A13; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_17|add_sub_cella[7]~328'
        Info: 16: + IC(0.600 ns) + CELL(1.400 ns) = 37.200 ns; Loc. = LC1_A13; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_17|add_sub_cella[8]~384'
        Info: 17: + IC(1.800 ns) + CELL(1.400 ns) = 40.400 ns; Loc. = LC6_A18; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_17|add_sub_cella[9]~312'
        Info: 18: + IC(1.800 ns) + CELL(1.400 ns) = 43.600 ns; Loc. = LC5_A19; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_17|add_sub_cella[10]~344'
        Info: 19: + IC(1.800 ns) + CELL(1.400 ns) = 46.800 ns; Loc. = LC2_A22; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_17|add_sub_cella[11]~320'
        Info: 20: + IC(1.800 ns) + CELL(1.400 ns) = 50.000 ns; Loc. = LC1_A24; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_17|add_sub_cella[12]~352'
        Info: 21: + IC(0.600 ns) + CELL(1.400 ns) = 52.000 ns; Loc. = LC7_A24; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_17|add_sub_cella[13]~336'
        Info: 22: + IC(1.800 ns) + CELL(1.400 ns) = 55.200 ns; Loc. = LC5_A20; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_17|add_sub_cella[14]~360'
        Info: 23: + IC(1.900 ns) + CELL(1.400 ns) = 58.500 ns; Loc. = LC3_A17; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_17|add_sub_cella[15]~368'
        Info: 24: + IC(0.600 ns) + CELL(1.400 ns) = 60.500 ns; Loc. = LC6_A17; Fanout = 1; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_17|add_sub_cella[16]~376'
        Info: 25: + IC(0.600 ns) + CELL(1.400 ns) = 62.500 ns; Loc. = LC1_A17; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_17|add_sub_cella[17]~300'
        Info: 26: + IC(2.500 ns) + CELL(1.900 ns) = 66.900 ns; Loc. = LC3_A6; Fanout = 35; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_17|add_sub_cella[17]~399'
        Info: 27: + IC(4.100 ns) + CELL(1.900 ns) = 72.900 ns; Loc. = LC8_A14; Fanout = 3; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|StageOut[314]~3100'
        Info: 28: + IC(2.500 ns) + CELL(0.900 ns) = 76.300 ns; Loc. = LC8_A6; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_18|add_sub_cella[9]~COUT'
        Info: 29: + IC(0.500 ns) + CELL(0.200 ns) = 77.000 ns; Loc. = LC1_A8; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_18|add_sub_cella[10]~COUT'
        Info: 30: + IC(0.000 ns) + CELL(0.200 ns) = 77.200 ns; Loc. = LC2_A8; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_18|add_sub_cella[11]~COUT'
        Info: 31: + IC(0.000 ns) + CELL(0.200 ns) = 77.400 ns; Loc. = LC3_A8; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_18|add_sub_cella[12]~COUT'
        Info: 32: + IC(0.000 ns) + CELL(0.200 ns) = 77.600 ns; Loc. = LC4_A8; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_18|add_sub_cella[13]~COUT'
        Info: 33: + IC(0.000 ns) + CELL(0.200 ns) = 77.800 ns; Loc. = LC5_A8; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_18|add_sub_cella[14]~COUT'
        Info: 34: + IC(0.000 ns) + CELL(0.200 ns) = 78.000 ns; Loc. = LC6_A8; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_18|add_sub_cella[15]~COUT'
        Info: 35: + IC(0.000 ns) + CELL(0.200 ns) = 78.200 ns; Loc. = LC7_A8; Fanout = 1; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_18|add_sub_cella[16]~COUT'
        Info: 36: + IC(0.000 ns) + CELL(0.200 ns) = 78.400 ns; Loc. = LC8_A8; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_18|cout'
        Info: 37: + IC(0.500 ns) + CELL(1.100 ns) = 80.000 ns; Loc. = LC1_A10; Fanout = 26; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_18|add_sub_cella[17]~503'
        Info: 38: + IC(4.100 ns) + CELL(1.400 ns) = 85.500 ns; Loc. = LC7_A18; Fanout = 3; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|StageOut[334]~3056'
        Info: 39: + IC(2.700 ns) + CELL(0.900 ns) = 89.100 ns; Loc. = LC8_A10; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_19|add_sub_cella[11]~COUT'
        Info: 40: + IC(0.500 ns) + CELL(0.200 ns) = 89.800 ns; Loc. = LC1_A12; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_19|add_sub_cella[12]~COUT'
        Info: 41: + IC(0.000 ns) + CELL(0.200 ns) = 90.000 ns; Loc. = LC2_A12; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_19|add_sub_cella[13]~COUT'
        Info: 42: + IC(0.000 ns) + CELL(0.200 ns) = 90.200 ns; Loc. = LC3_A12; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_19|add_sub_cella[14]~COUT'
        Info: 43: + IC(0.000 ns) + CELL(0.200 ns) = 90.400 ns; Loc. = LC4_A12; Fanout = 2; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_19|add_sub_cella[15]~COUT'
        Info: 44: + IC(0.000 ns) + CELL(0.200 ns) = 90.600 ns; Loc. = LC5_A12; Fanout = 1; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_19|add_sub_cella[16]~COUT'
        Info: 45: + IC(0.000 ns) + CELL(0.200 ns) = 90.800 ns; Loc. = LC6_A12; Fanout = 1; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_19|cout'
        Info: 46: + IC(0.000 ns) + CELL(1.100 ns) = 91.900 ns; Loc. = LC7_A12; Fanout = 17; COMB Node = 'lpm_divide:Mod0|lpm_divide_jsl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_cqe:divider|add_sub_2bc:add_sub_19|add_sub_cella[17]~545'
        Info: 47: + IC(2.200 ns) + CELL(1.900 ns) = 96.000 ns; Loc. = LC5_A11; Fanout = 1; COMB Node = 'always4~299'
        Info: 48: + IC(0.600 ns) + CELL(1.900 ns) = 98.500 ns; Loc. = LC1_A11; Fanout = 1; COMB Node = 'always4~300'
        Info: 49: + IC(1.800 ns) + CELL(1.400 ns) = 101.700 ns; Loc. = LC1_A9; Fanout = 1; COMB Node = 'always4~301'
        Info: 50: + IC(1.800 ns) + CELL(1.900 ns) = 105.400 ns; Loc. = LC6_A5; Fanout = 4; COMB Node = 'seconds_remaining~210'
        Info: 51: + IC(0.600 ns) + CELL(1.000 ns) = 107.000 ns; Loc. = LC7_A5; Fanout = 5; REG Node = 'seconds_remaining[0]'
        Info: Total cell delay = 54.700 ns ( 51.12 % )
        Info: Total interconnect delay = 52.300 ns ( 48.88 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.900 ns
            Info: 1: + IC(0.000 ns) + CELL(1.900 ns) = 1.900 ns; Loc. = PIN_55; Fanout = 55; CLK Node = 'clk'
            Info: 2: + IC(2.000 ns) + CELL(0.000 ns) = 3.900 ns; Loc. = LC7_A5; Fanout = 5; REG Node = 'seconds_remaining[0]'
            Info: Total cell delay = 1.900 ns ( 48.72 % )
            Info: Total interconnect delay = 2.000 ns ( 51.28 % )
        Info: - Longest clock path from clock "clk" to source register is 3.900 ns
            Info: 1: + IC(0.000 ns) + CELL(1.900 ns) = 1.900 ns; Loc. = PIN_55; Fanout = 55; CLK Node = 'clk'
            Info: 2: + IC(2.000 ns) + CELL(0.000 ns) = 3.900 ns; Loc. = LC3_B16; Fanout = 7; REG Node = 'timer[8]'
            Info: Total cell delay = 1.900 ns ( 48.72 % )
            Info: Total interconnect delay = 2.000 ns ( 51.28 % )
    Info: + Micro clock to output delay of source is 0.900 ns
    Info: + Micro setup delay of destination is 1.300 ns
Info: tsu for register "gate_open~reg0" (data pin = "password[2]", clock pin = "clk") is 13.100 ns
    Info: + Longest pin to register delay is 15.700 ns
        Info: 1: + IC(0.000 ns) + CELL(3.100 ns) = 3.100 ns; Loc. = PIN_87; Fanout = 1; PIN Node = 'password[2]'
        Info: 2: + IC(2.400 ns) + CELL(1.900 ns) = 7.400 ns; Loc. = LC4_B5; Fanout = 28; COMB Node = 'Equal0~38'
        Info: 3: + IC(4.800 ns) + CELL(1.900 ns) = 14.100 ns; Loc. = LC2_B23; Fanout = 2; COMB Node = 'gate_open~28'
        Info: 4: + IC(0.600 ns) + CELL(1.000 ns) = 15.700 ns; Loc. = LC3_B23; Fanout = 1; REG Node = 'gate_open~reg0'
        Info: Total cell delay = 7.900 ns ( 50.32 % )
        Info: Total interconnect delay = 7.800 ns ( 49.68 % )
    Info: + Micro setup delay of destination is 1.300 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.900 ns
        Info: 1: + IC(0.000 ns) + CELL(1.900 ns) = 1.900 ns; Loc. = PIN_55; Fanout = 55; CLK Node = 'clk'
        Info: 2: + IC(2.000 ns) + CELL(0.000 ns) = 3.900 ns; Loc. = LC3_B23; Fanout = 1; REG Node = 'gate_open~reg0'
        Info: Total cell delay = 1.900 ns ( 48.72 % )
        Info: Total interconnect delay = 2.000 ns ( 51.28 % )
Info: tco from clock "clk" to destination pin "fan" through register "lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[0]" is 20.300 ns
    Info: + Longest clock path from clock "clk" to source register is 3.900 ns
        Info: 1: + IC(0.000 ns) + CELL(1.900 ns) = 1.900 ns; Loc. = PIN_55; Fanout = 55; CLK Node = 'clk'
        Info: 2: + IC(2.000 ns) + CELL(0.000 ns) = 3.900 ns; Loc. = LC4_C2; Fanout = 5; REG Node = 'lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[0]'
        Info: Total cell delay = 1.900 ns ( 48.72 % )
        Info: Total interconnect delay = 2.000 ns ( 51.28 % )
    Info: + Micro clock to output delay of source is 0.900 ns
    Info: + Longest register to pin delay is 15.500 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC4_C2; Fanout = 5; REG Node = 'lpm_counter:count_in_rtl_0|alt_counter_f10ke:wysi_counter|q[0]'
        Info: 2: + IC(1.800 ns) + CELL(0.900 ns) = 2.700 ns; Loc. = LC1_C1; Fanout = 2; COMB Node = 'lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[1]'
        Info: 3: + IC(0.000 ns) + CELL(0.200 ns) = 2.900 ns; Loc. = LC2_C1; Fanout = 2; COMB Node = 'lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cout[2]'
        Info: 4: + IC(0.000 ns) + CELL(1.100 ns) = 4.000 ns; Loc. = LC3_C1; Fanout = 3; COMB Node = 'lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]'
        Info: 5: + IC(2.000 ns) + CELL(1.900 ns) = 7.900 ns; Loc. = LC2_C5; Fanout = 1; COMB Node = 'Mux0~249'
        Info: 6: + IC(0.600 ns) + CELL(1.900 ns) = 10.400 ns; Loc. = LC4_C5; Fanout = 1; COMB Node = 'Mux0~250'
        Info: 7: + IC(1.200 ns) + CELL(3.900 ns) = 15.500 ns; Loc. = PIN_80; Fanout = 0; PIN Node = 'fan'
        Info: Total cell delay = 9.900 ns ( 63.87 % )
        Info: Total interconnect delay = 5.600 ns ( 36.13 % )
Info: Longest tpd from source pin "ntc" to destination pin "fan" is 10.500 ns
    Info: 1: + IC(0.000 ns) + CELL(1.900 ns) = 1.900 ns; Loc. = PIN_56; Fanout = 1; PIN Node = 'ntc'
    Info: 2: + IC(1.600 ns) + CELL(1.900 ns) = 5.400 ns; Loc. = LC4_C5; Fanout = 1; COMB Node = 'Mux0~250'
    Info: 3: + IC(1.200 ns) + CELL(3.900 ns) = 10.500 ns; Loc. = PIN_80; Fanout = 0; PIN Node = 'fan'
    Info: Total cell delay = 7.700 ns ( 73.33 % )
    Info: Total interconnect delay = 2.800 ns ( 26.67 % )
Info: th for register "exit_state.10" (data pin = "ir2", clock pin = "clk") is 0.900 ns
    Info: + Longest clock path from clock "clk" to destination register is 3.900 ns
        Info: 1: + IC(0.000 ns) + CELL(1.900 ns) = 1.900 ns; Loc. = PIN_55; Fanout = 55; CLK Node = 'clk'
        Info: 2: + IC(2.000 ns) + CELL(0.000 ns) = 3.900 ns; Loc. = LC3_C6; Fanout = 3; REG Node = 'exit_state.10'
        Info: Total cell delay = 1.900 ns ( 48.72 % )
        Info: Total interconnect delay = 2.000 ns ( 51.28 % )
    Info: + Micro hold delay of destination is 1.400 ns
    Info: - Shortest pin to register delay is 4.400 ns
        Info: 1: + IC(0.000 ns) + CELL(1.900 ns) = 1.900 ns; Loc. = PIN_124; Fanout = 8; PIN Node = 'ir2'
        Info: 2: + IC(1.600 ns) + CELL(0.900 ns) = 4.400 ns; Loc. = LC3_C6; Fanout = 3; REG Node = 'exit_state.10'
        Info: Total cell delay = 2.800 ns ( 63.64 % )
        Info: Total interconnect delay = 1.600 ns ( 36.36 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 191 megabytes
    Info: Processing ended: Sun Dec 01 13:03:35 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


