<?xml version="1.0" encoding="utf-8"?>
<search>
  <entry>
    <title><![CDATA[常见概念、专业名词解释 (一)]]></title>
    <url>%2F2019%2F10%2F24%2FHardwareConceptExlplanation_1%2F</url>
    <content type="text"><![CDATA[时域(time domain)、频域(frequency domain) 时域(time domain)是以时间为基准的电压或电流的变化的过程，可以用示波器观察到。它通常用于找出管脚到管脚的延时(delays)、偏移(skew)、过冲 (overshoot)、下冲(undershoot)以及建立时间(settling times)。 频域(frequency domain)是以频率为基准的电压或电流的变化的过程，可以用频谱分析仪观察到。它通常用于波形与FCC和其它EMI控制限制之间的比较。 地弹噪声和回流噪声地弹 概念电路中有大的电流涌动时引起的地平面反弹噪声。如大量芯片的输出同时开启时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与 电源平面的电感和电阻会引发电源噪声，这样会在真正的地平面(0V)上产生电压的波动和变化。 影响及因素地弹会影响其它元器件的动作。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。 回流噪声由于地电平面(包括电源和地)分割，例如地层被分割为数字地、模拟地、屏蔽地等，当数字信号走到模拟地线区域时，就会产生地平面回流噪声。 过冲(overshoot)、下冲(undershoot) 概念过冲：主要表现为一个尖端脉冲，过冲发生于瞬时值超过最终值。对于raise edge 是指最高电压，而对于 fall edge 是指最低电压。下冲：瞬时值低于最终值。 产生原因当较快的信号沿驱动一段较长的走线，而走线上没有有效的匹配时，往往会产生过冲。 危害 1.逻辑误判，信号高电平“1”超出接收端器件的输入最大电压值，或者信号低电平“0”低于接收端器件的输入最低电压值. 2.过分的过冲能够引起保护二极管工作，可能导致电路元器件的失效；过分的下冲能够引起假的时钟或数据错误。 设计原则 一般电路设计，多半会使上升时间最小化，同时也将失真限制在可接受范围内。而最小化过冲(过冲可视为信号失真)与减小上升时间的目标会发生冲突。 过冲的大小依赖于经历阻尼现象的时间。通常还伴有安定时间，即输出到达稳态的时长 消除方法 匹配，或叫端接（termination）。端接可总结为两种形式：远端串联匹配消除二次反射，终端并联匹配消除一次反射。注意不是每种方式都适用于任何场合。例如50ohm并联匹配一般不适用与LVTTL/LVCMOS电平逻辑，因为电阻上消耗的功率很大。 减少驱动端的驱动电流。 同一信号在不同驱动电流状态下的表现 --- 回钩概念：上电过程电源不是线性增加，而会出现电压降低的现象产生原因及消除方法 1 上电时序：线性上电时，后端的电突然起来导致回沟。例如1.5V先上电，3.3V后上电。1.5V上电后，对3.3V有一定的倒灌，这样3.3V在没给电之前有一个台阶，可在DC/DC的EN管脚加上RC延时电路。 2 电源负载突然增加或者变动。芯片启动过程中，负载启动大量电流消耗造成。可在输出端加电容，用于储能蓄电。 振铃(Ring) 阻抗变化、信号反射 信号沿传输线向前传输时，每时每刻都会感受到一个瞬态阻抗，如果在传输的过程中信号感受到的阻抗是恒定的，那么就会正常向前传播，只要阻抗发生变化，信号都会发生反射。这些因素可能包括过长的走线，末端匹配的传输线，过量的电容或电感及阻抗失配。 振铃产生原因如果信号传输过程中感受到阻抗的变化，就会发生信号的反射。这个信号可能是驱动端发出的信号，也可能是远端反射回来的反射信号。根据反射系数的公式，当信号感受到阻抗变大，就会发生正反射，反射的正电压会使信号产生过冲。当感受到阻抗变小，就会发生负反射，反射的负电压会使信号产生下冲。信号在驱动端和远端负载之间多次反射，其结果就是信号振铃。大多数芯片的输出阻抗都很低，如果输出阻抗小于PCB走线的特性阻抗，那么在没有源端端接的情况下，必然产生信号振铃。 【图片来源于 模拟电子设计导论 作者 杨艳 傅强】 【图片来源于 模拟电子设计导论 作者 杨艳 傅强】 危害 1.逻辑误判。3.由于振铃而产生的inrush current 或 inrush voltage 对2.对于COMS器件，振铃可能导致上、下MOS管同时导通时间过长，急剧增加器件功耗。 消除方法 文章节选自振铃现象属于信号完整性问题，其解决方法称为端节匹配。进行信号完整性的分析需要用到 IBIS 模型(Input/Output Buffers Information Specification) EDA 工具，IBIS 模型是一种基于 v/i 曲线的对 i/o buffer 快速准确建模的方法，是反应芯片驱动和接收电气特性的一种国际标准，它提供一种标准的文件格式来记录如驱动源输出阻抗，上升下降时间及输入负载等参数，适合做振铃和串扰等高频效应的计算方式和仿真，IBIS 模型通常由芯片厂商提供，所用 EDA 工具由 metor graphics 的电路设计分析软件 Veri Best。 1.驱动端与传输线的阻抗匹配，可通过串接电阻进行阻抗匹配。 功耗较小，连接简单 增加了电路的 RC 常数，导致上升 rise time 变慢 2.负载端与传输线的阻抗匹配，可通过并行匹配的方式。并行匹配是在负载端附近并接特定元件来使负载的阻抗降低到与传输线相匹配的范围内。 基本并行接入直接连接一个电阻到地，实现方式简单，但其接入方式会拉低信号的高电平，且当信号处于高电平时，会在电阻上产生额外的功耗。 RC 并行接入信号振铃消除，且 rise and fall time 无明显增加。不增加任何直流功耗，但同样会拉低信号高电平的电压值 Thevenin 接入振铃效果消除明显，且可以增加信号的驱动能力，但由于在电源和地之间接入了电阻，故电路的直流功耗较大。 纹波 Ripple直流稳定电源一般是由交流电源经整流稳压等环节而形成的，这就不可避免地在直流稳定量中多少带有一些交流成份，这种叠加在直流稳定量上的交流分量就称之为纹波。纹波的成分较为复杂，它的形态一般为频率高于工频的类似正弦波的谐波，另一种则是宽度很窄的脉冲波。一般使用峰峰值，也就是压差（波峰波谷相减）的绝对值来表示。 抑制方法 1 输出用π型电路滤波，LC滤波 2 增大电容； 对于输出电容，使用铝电解电容以达到大容量的目的。同时并联一个陶瓷电容用以抑制高频噪声，并降低电解电容引入的ESR影响，同时，开关电源工作时，输入端Vin不变，但是电流是随开关变化的。这时输入电源不会很好地提供电流，通常在靠近电流输入端，并联电容来提供电流。 3 增大电感。 4 合理布线。 纹波分类 低频纹波 电解电容的容量不可能无限制地增加，导致输出低频纹波的残留，一般的开关电源由AC/DC和DC/DC两部分组成。AC/DC的基本结构为整流滤波电路，它输出的直流电压中含有交流低频纹波，幅值与电源输出功率及滤波电容容量有关，该交流纹波经DC/DC变换器衰减后，在开关电源输出端表现为低频噪声，其大小由DC/DC变换器的变比和控制系统的增益决定。 低频纹波的抑制 a、加大输出低频滤波的电感，电容参数，使低频纹波降低到所需的指标。 b、采用前馈控制方法，降低低频纹波分量。 高频纹波 高频纹波噪声来源于开关变换电路，在电路中，通过功率器件对输入直流电压进行高频开关变换而后整流滤波再实现稳压输出的，在其输出端含有与开关工作频率相同频率的高频纹波，其对外电路的影响大小主要和开关电源的变换频率、输出滤波器的结构和参数有关， 高频纹波的抑制 a、提高开关电源工作频率，以提高高频纹波频率，有利于抑制输出高频纹波。 b、加大输出高频滤波器，可以抑制输出高频纹波。 c、采用多级滤波。 共模纹波噪声 由于功率器件与散热器底板和变压器原、副边之间存在寄生电容，导线存在寄生电感，因此当矩形波电压作用于功率器件时，开关电源的输出端因此会产生共模纹波噪声。 共模纹波噪声的抑制 a. 减小与控制功率器件、变压器与机壳地之间的寄生电容 b. 输出侧加共模抑制电感及电容 超高频谐振噪声 超高频谐振噪声主要来源于高频整流二极管反向恢复时二极管结电容、功率器件开关时功率器件结电容与线路寄生电感的谐振，频率一般为1～10MHz。 超高频谐振噪声的抑制 a. 通过选用软恢复特性二极管、结电容小的开关管 b. 减少布线长度 噪声 Noise来源 1.开关电源自身产生Switch 在导通和截止的时，都会有一个上升时间和下降时间。这时候在电路中就会出现一个与 Switch 上升下降时间的频率相同或者奇数倍频的噪声，一般为几十MHz。同样二极管D在反向恢复瞬间，其等效电路为电阻电容和电感的串联，会引起谐振，产生的噪声频率也为几十MHz。这两种噪声一般叫做高频噪声，幅值通常要比纹波大得多。噪声脉冲串的频率比开关频率高得多，噪声电压是其峰峰值。噪声电压的振幅很大程度上与开关电源的拓扑、电路中的寄生状态及PCB的设计有关。 2.外界电磁场的干扰（EMI），它能通过辐射进入开关电源 电源纹波(Power Ripple) 电源噪声（Power Noise)的区别 定义 纹波:电源模块包括VRM的输出电压的波动,和复杂的供电网络无关，或者说是电源输出的源端（Source端)的电压的波动。 噪声:指电源模块工作在实际产品系统中，经过供电分布网络将电源能量输送到芯片管脚处，在芯片管脚处的电压的波动，或者简单说是电源输出的末端(Sink端)的电压的波动。 电压的波动在源端叫纹波（Ripple)，在末端叫噪声（Noise)。 Scope 测试参数选择节选自 1 带宽 BandWidth电源纹波测量的带宽选择取决于电源开关管的上升时间，一般功率小的电源开关频率可以达到1MHz甚至更大，对应的开关管的上升时间越小.例如开关管上升时间为30ns，1/3的上升时间为10ns,而100MHz的示波器的上升时间只有3.5ns。因此，用100MHz带宽示波器测量开关电源的开关管是足够的。事实上，很少有开关管上升时间只有30ns的，限制带宽到20MHz就足够了。 示波器毕竟不是一个理想的仪器，测量系统本身有噪声。这些噪声包括放大器的噪声， ADC的噪声，有源探头的噪声，探头地线感应的空间辐射噪声及地环路耦合的传导噪声从信噪比的角度理解，只有当被测信号的能量 远大于示波器测量系统本身带来的噪声能量的 时候即信噪比足够大的时候，选择的带宽才是 合适的。 2 采样率 sample rate一般情况下，按照测量开关管所需要的采样率选择即可， 对于多数MOS管,按照250MS/s就足够了。 采样率的选取原则是测试感兴趣的波形细节的上升沿采样3-5个点，最好是5个以上的点，当然，高采样率减少了测试波形的失真。 3 捕获时间基于电网220V的AC输入的电源纹波包含了开关频率和工频成份; 工频成份是整流之后的100Hz信号 。捕获两个完整100Hz周期需要20ms，所以，建议时基设置为2ms/div以上。 存储深度=采样率*采样时间,提高示波器的存储深度可以间接提高示波器的采样率：当要测量较长时间的波形时，由于存储深度是固定的，所以只能降低采样率来达到，但这样势必造成波形质量的下降；如果增大存储深度，则可以以更高的采样率来测量，以获取不失真的波形。 4 底噪底噪声表示示波器没有任何信号输入时的基线幅值。其 Pk-Pk 越小越好 如果示波器和探头组成的测量系统的底噪接近或大于被测电源纹波/电源噪声，也就是测量的信噪比（SNR）太小，电源纹波/电源噪声被示波器本地噪声淹没了。 5 耦合方式 DC 耦合 or AC耦合？设置AC耦合的唯一原因是在DC耦合情况下，在量程只有2mv/div甚至更小时，有些示波器的偏置电压范围不够 负载效应探头是一种“电路网络”，是信号源必须驱动的一个额外的“负载”。如果探头阻抗远大于被测电路阻抗（对于高速电路，一般是50ohm），被探头吸收的电路就非常非常小，如果探头的阻抗等于电路阻抗，从被测电路吸收的电流和被测电路上流过的电流一样。 AC 1M欧 or DC 50欧+隔直电容？在芯片端的电源和地阻抗通常是毫欧级别的，高频的电源噪声从同轴电缆传输到示波器通道后，当示波器输入阻抗是50欧时，同轴电缆的特性阻抗50欧与通道的完全匹配，没有反射；而通道输入阻抗为1M欧时，相当于是高阻，根据传输线理论，电源噪声发生反射，这样，导致1M欧输入阻抗时测试的电源噪声高于50欧。 6 接地地线越短越好]]></content>
      <categories>
        <category>Hardware</category>
        <category>常见概念、专业名词解释</category>
        <category>Noise Ripple Ring</category>
      </categories>
      <tags>
        <tag>Hardware</tag>
        <tag>Ripple Noise overshoot</tag>
      </tags>
  </entry>
  <entry>
    <title><![CDATA[电容概念、等效模型及选型]]></title>
    <url>%2F2019%2F10%2F02%2FhardwareComSelectionCap20191023%2F</url>
    <content type="text"><![CDATA[一、电容器 ( Capacitor ）概念和一般特征 概念：将电能转化为电场能的元件。用电容 C 表征其在给定电位差下储存电荷能力，单位[法拉F]。 原理：电荷在电场中会受力而移动，当导体之间有了绝缘介质，则阻碍了电荷移动而使得电荷累积在导体上，造成电荷的累积储存。 结构：大部分的电容由两个金属板或是金属表面的导体，中间有不导电的绝缘介质隔开。 基本功能：充、放电，而充放电也使得电容两端没有电压突变。 基本特性：通交流，隔直流；通高频，阻低频。 电解电容结构示意 (图片来源于 百度图片) 二、电容的分类与封装常见分类方法 按容值分：固定电容、可变电容、微调电容 按极性分：极性电容，无极性电容 按制造工艺或介质材料分： 1 薄膜(Film Capacitor) 2 陶瓷(Ceramic Capacitor) 3 电解电容(Electrolytic Capacitor) 按用途分：旁路、去耦、滤波、储能、耦合 按安装方式：插件、贴片 容量标示 1.直标法用数字和单位符号直接标出。如6800uF，有些电容用“R”表示小数点，如R56表示0.56uF。 [图片来源 百度图片] 2.文字符号法用数字和文字符号有规律的组合来表示容量。如p10表示0.1pF、1p0表示1pF、6P8表示6.8pF、2u2表示2.2uF。不同厂家可能会有自己的命名原则。 [图片来源 Kemet datasheet] 3.色标法用色环或色点表示电容器的主要参数。电容器的色标法与电阻相同。 [图片来源 百度图片] 封装和电阻的封装类似 三、主要性能指标 标称容值与容差 电容上标示的电容量。 容差：表示实际电容与标称容值的允许误差范围。精度等级与允许误差有对应关系 额定电压： 在最低环境温度和额定环境温度下可连续加在电容器的最高直流电压。 如果工作电压超过电容器的耐压，电容器将被击穿，造成损坏。实际应用中，随着温度的升高，耐压值将会变低。 一般情况下，无极性电容的额定电压较高，极性电容的额定电压较低。选型的时候必须满足降额要求：铝电解电容降额70%，钽电容降额50%，陶瓷电容降额60%。 绝缘电阻 直流电压加在电容上，产生漏电电流，两者之比称为绝缘电阻。 当电容较小时，其值主要取决于电容的表面状态；容量较大时，其值主要取决于介质。通常情况，绝缘电阻越大越好。 漏电流在特定温度和额定电压下存在的直流漏导电流。电容量越大，电压越高，漏电流越大。 极限温度确定的能连续工作的额定环境温度范围。 根据类别不同分为85°、125°、150°、175°、200°。 损耗 在电场作用下，单位时间内因发热所消耗的能量。在规定频率的正弦电压下，电容器的损耗功率除以电容器的无功功率为损耗角正切 主要由介质损耗、电导损耗和电容所有金属部分的电阻所引起的。对于高频信号，这个参数尤为重要。 频率特性 频率上升，电容量呈下降趋势。当电容工作在谐振频率以下时，表现为容性；当超过其谐振频率时，表现为感性，此时就不是一个电容而是一个电感了。所以要避免电容工作于谐振频率以上。 Q因子 电容器的品质因子（或Q因子）是特定频率下其容抗和电阻的比例，用来量测其效率。Q值越大的电容器，其特性越接近理想电容器。 KEMET 电容 Feature (图片来源) 【kemet datasheet】 四、模型及特性曲线理想模型对于理想电容，其容值不会随电压或电流而改变。[图片来源 百度图片] 实际电容的等效模型电容由于受封装和材料的影响，实际电容还有寄生的电感和电阻。pic 电容实际等效模型 【 ～高频～交流～ 】 [图片来源 百度图片]( ESR：由电阻器的引脚电阻与电容器两个极板的等效电阻相串联构成的，其大小取决于电容的工作温度、工作频率及电容本身的导线电阻。ESR主要影响电容的损耗和电容阻值。较大的ESR有三个不利： 1.产生较大的损耗。 2.对于交流耦合，如果ESR较大，相当于交流电路串联一个电阻产生衰减。 3.并联在电源和地之间的电容的作用是为噪声提供一个低阻抗回路，较大的ESR无法起作用。因此在重要的电源滤波电路上往往需要并联多个电容，最大程度降低ESR。 ESL：由电容器的引脚电感与电容两个极板的等效电感串联构成。在低频信号输入时，ESL的作用很小。在高频信号输入时，ESL的作用很大。ESL的大小主要取决于封装尺寸。 泄露电阻Bleak:就是通常所说的电容泄露电阻。 pic 电容阻抗-频率特性曲线 [图片来源 百度图片] 五、常见电容基本特性薄膜电容 Film Capacitor 薄膜电容又称塑料薄膜电容。以金属箔当电极，将其和聚乙酯，聚丙烯，聚苯乙烯或聚碳酸酯等塑料薄膜，从两端重叠后，卷绕成圆筒状的构造之电容器。而依塑料薄膜的种类又被分别称为聚乙酯电容（又称Mylar电容），聚丙烯电容（又称PP电容），聚苯乙烯电容（又称PS电容）和聚碳酸电容。 特点：容量范围为3pF-0.1μF ，直流工作电压为63-500V，适用于高频、低频，漏电电阻 大于10kΩ。 无极性 绝缘阻抗很高 频率特性优异(频率响应宽广) 介质损失很小。 应用：大量使用在模拟电路上。尤其是在信号交连的部分，必须使用频率特性良好，介质损失极低的电容器，方能确保信号在传送时，不致有太大的失真情形发生。 涤纶薄膜电容，介电常数较高，体积小，容量大，稳定性比较好，适宜做旁路电容。 聚苯乙烯薄膜电容，介质损耗小，绝缘电阻高，但是温度系数大，可用于高频电路。 铝电解电容 Electrolytic Capacitor 铝电解电容是有极性的电解电容，其阳极电极是由有蚀刻表面的铝箔制成，铝箔透过阳极处理，外围包覆着一层很薄的氧化铝绝缘层，是电容器的介电质。在氧化铝外面包覆着非固态的电解质，是电容器的阴极。另外有一层铝箔，称为“阴极铝箔”。阴极铝箔会和电解质接触，连接到电容器的负极端子。 铝电解电容器可以依其电解质的种类分为三种： 非固态（液态、湿式）电解质的铝电解电容器 非固态电解质的铝电解电容是最便宜的电容器，其大小、电容量及电压等级的范围也最广。电容量最小为0.1 µF，最大到2.7 F，电压从4V到630V 液态电解质在介电的氧化层自我恢复时可以提供所需的氧气。不过电解质会蒸发，而干燥的过程会随温度而变化，因此会造成其电气参数的飘移，限制电容器的使用寿命。 固态铝电容器，其电解质是固态二氧化锰。 聚合物电容器，其电解质是固态聚合物。 铝电解电容(湿式)铝电解电容(湿式)，高度较高，ESR较高，不适合放置于IC附近做电源去耦，通常用于电源电路的输入输出电容。 容值容差一般为±20%。计算最大容值和最小容值时，各项参数要满足设计要求。 额定电压通常只适用于直流场合，设计工作电压至少要低于额定电压的80%。对于有浪涌防护的电路，其额定浪涌电压要高于防护器件(通常是TVS)的残压。 耗散因数设计DC-DC电路时，输出电容的ESR影响输出电压纹波，因此需要知道铝电解电容的ESR，但大多数铝电解电容的规格书只给出了耗散因数tanδ。可以根据以下公式来计算ESR：ESR = tanδ/(2πfC)铝电解电容的ESR非常大，这会导致输出电压纹波很大。因此使用铝电解电容时，需配合使用片状陶瓷电容，靠近DCDC芯片放置。随着开关频率和温度的升高，ESR会下降。 额定纹波电流电容的纹波电流，要满足DCDC设计的输入和输出电容的RMS电流的需求。铝电解电容的额定纹波电流需要根据开关频率来修正。 寿命寿命和工作温度直接相关的，datasheet通常给出产品最高温度时的寿命，一般来说，工作温度每下降10℃，寿命乘以2。如果产品的设计使用寿命为3年，也就是26280小时。则10*log2(26280/2000)=37.3℃，那么设计工作温度不能超过65℃。 聚合物铝电解电容 结构：聚合物电容是采用高电导率的聚合物材料作为阴极的片式叠层铝电解电容器，具有超越现有液体片式铝电解电容器和固体片式钽电解电容器的卓越电性能。聚合物电容在额定电压范围内，无需降压使用。 特性：极低的等效串联电阻(ESR)，降低纹波电压能力强，允许通过更大纹波电流。聚合物片式叠层铝电解电容器在高频下，阻抗曲线呈现近似理想电容器特性。在频率变化情况下，电容量非常稳定。 主要应用：主板的旁路去耦/储能滤波电容、开关电源、DC/DC变换器、高频噪声抑制电路及便携式电子设备等。 应用举例 音频电路，通常需要用到耦合、去耦电容，由于音频的频率很低，所以需要用大电容，此时聚合物铝电解电容也很合适。 大功耗器件的去耦电容。如 intel 的cpu ，功耗为80多瓦，核电流几十到上百安，同时主频很高，高频成分多。对去耦电容要求如下1。电容值要大，满足大电流要求；2。额定RMS电流要大，满足大电流要求；3。ESR小，满足高频去耦要求；4。容值稳定性好5。表面帖装，高度不能太高，因为通常放置在CPU背面的BOTTOM层，以达到最好的去耦效果。 钽电容 钽属于稀有金属，因此钽电容价格较高。由于内部没有电解液，很适合在高温下工作，保证了其长寿命和可靠性的优势。综性能要也比铝电解电容要好，ESR更小，损耗更小，去耦效果更好，漏电流小。体积小而又能达到较大电容量 极性贴片钽电容有标记的一端是正极，另外一端是负极，引线钽长腿的正极。 额定电压实际工作电压需降额设计。正常要低于额定电压的50%；高温环境或负载阻抗较低时，工作电压要低于额定电压的30%。具体降额要求应严格按照规格书要求。此外，还需要注意钽电容的承受反向电压的情况，交流成分过大，可能会导致钽电容承受反向电压，导致钽电容失效。固态钽电容的主要失效模式是短路失效，会直接导致电路无法工作，甚至起火等风险。因此，需要额外注意可靠性设计，降低失效率。 额定纹波电流纹波电流流过钽电容，由于ESR存在会导致钽电容温升，加上环境温度，使用时不能超过钽电容的额定温度以及相关降额设计。 陶瓷电容(Ceramic Capacitor)以陶瓷为介电质的电容器。其结构是由二层或更多层交替出现的陶瓷层和金属层所组成，金属层连结到电容器的电极。陶瓷材料的成分决定了陶瓷电容器的电气特性及其应用范围 常见陶瓷电容分类 Class 1 陶瓷电容：低K（介电系数),有温度补偿，电容值准确。在不同的电压、温度下的稳定性最佳，且其损失最少。但是其容积效率也最低。典型Class 1电容的温度系数为30 ppm/°C，而且对温度的线性度很高，Class 1 陶瓷电容的散逸因数约为0.15%，因此适用在高品质因子的滤波器中。一般Class 1电容的电容误差约为5%至10%，也可以找到高准确度，误差只有1%的电容器。最高准确度的Class 1电容其标示为C0G或NP0。Class 1 陶瓷电容主要用在滤波器中，此领域除了使用Class 1 陶瓷电容器外，低频应用还可以使用薄膜电容 Class 2 陶瓷电容：中K（介电系数),其容积效率较Class 1电容要好，但其电容准确度及稳定性较差。一般的Class 2电容在−55°C至85°C的温度范围内，电容量误差值会在15%以内。Class 2电容的散逸因数约为2.5%。 Class 3 陶瓷电容：高K（介电系数),其容积效率更好，但其电容准确度及稳定性也更差。一般的Class 3电容在10°C至55°C的温度范围内，电容量会有-22%至+56%的变化。Class 3电容的散逸因数约为4%。一般Class 3电容会用在去耦电容及其他电源供应器的应用中。Class 3电容器一般用在电源供应器中，此应用由于体积上的限制，除了Class 3电容器外很难找到其他适用的电容器。 颤噪效应陶瓷电容会有轻微的颤噪效应，也就是将机械振动转换为电气噪声的情形。 六、应用及选型 1.储能储存能量就可以当电源，例如超级电容；存储数据，DRAM 就是利用集成的电容阵列存储数据，电容充满电就是1，放完电就是0。 2 延时电容充放电需要时间，可以用做定时器；还可做延时电路，最常见的就是上电延时复位；一些定时芯片如NE556，可以产生三角波。谐振源：与电感一起组成LC谐振电路，产生固定频率的信号。 3.电源去耦电源去耦应该是电容最广泛的应用，各种CPU、SOC、ASIC的周围、背面放置了大量的电容，目的就是保持供电电压的稳定。特别是在高速电路中，电源的负载是动态的，当驱使器件的工作电压增加或者减少时，电容能够通过积累或者释放电荷以吸收这种变化，从而保持器件工作电压的稳定。 4.耦合隔直有些情况下，只希望传递交流信号，不希望传递直流信号，这时候可以使用串联电容来耦合信号。例如多级放大器，为了防止直流偏置相互影响，静态工作点计算复杂，通常级间使用电容耦合，这样每一级静态工作点可以独立分析。例如PCIE、SATA这样的高速串行信号，通常也使用电容进行交流耦合。 5.旁路滤波旁路，顾名思义就是将不需要的交流信号导入大地。滤波其实也是一个意思。在微波射频电路中，各种滤波器的设计都需要使用电容。此外，像EMC设计，对于接口处的LED灯，都会在信号线上加一颗滤波电容，这样可以提高ESD测试时的可靠性。 6 高频噪声的泄放通路。高速电路状态的改变将在电路上产生大量的噪声干扰，从频谱上看，这些干扰在相当大程度上处于有效信号的2次、3次等倍频频率，根据Z=1/（jwC），当频率较高时，电容表现为低阻抗，作为泄放通路。 General Principle 高速电路中，应选取ESL值小的贴片电容，供电线上至少分布两个电容，一个是虑除外界对CPU引脚的干扰（放在靠近COU），一个是消除CPU引脚对外界的影响（放在远离CPU位置） 高速设计中，噪声等干扰往往不是处在一个频率点上，而是占据一段带宽。利用多种不同的电容构造一个比较宽的低阻抗频带，尽可能覆盖噪声频带。 对低频去耦时，我们可选用大的电容（如电解电容，10uF），此电容的谐振频率较低。 对高频去耦时，则选用谐振频率高的小电容（如0.1uF）。 如果要求去耦的频段较大，我们可以用容值相差100倍的一个小电容和一个大电容并联： 当信号频率小于50MHz时，我们使用传统的去耦电容（0.01uF或0.1uF）是有效的； 当频率在50~500MHz之间时，此时我们选取的原则是：如对窄频带进行去耦，首先尽量选择大小相等的几个电容，这样谐振时，阻抗只有单个电容的1/N，不能大小不同，会产生谐振。 参考Vender WebsiteMurata京瓷集团 | (KYOCERA )AVX 官网 Capacitor GuideCapacitor wikipedia电容器 百度百科AVX Dielectric Comparison ChartHigh Power Film CapacitorsAC Ripple Current CalculationsCOMPARISON OF MULTILAYER CERAMIC AND TANTALUM CAPACITORS]]></content>
      <categories>
        <category>Hardware</category>
        <category>元器件概念、模型及选型</category>
        <category>电容-Capacitor</category>
      </categories>
      <tags>
        <tag>Hardware</tag>
        <tag>Capacitor</tag>
      </tags>
  </entry>
  <entry>
    <title><![CDATA[电阻概念、等效模型及选型]]></title>
    <url>%2F2019%2F09%2F20%2FhardwareComSelectionRes20190927%2F</url>
    <content type="text"><![CDATA[一、电阻器 (Resistor）概念和一般特征 简称电阻，是一个限流元件,主要用途是稳定和调节电路中的电流和电压，其次还可作为消耗电能的负载。 阻值大小一般与温度，材料，长度，还有横截面积有关， 对信号来说，交流与直流信号都可以通过电阻。 温度系数：温度每升高1℃时电阻值发生变化的百分数，用以衡量电阻受温度影响大小 电阻器、电位器的命名由四部分组成：主称、材料、特征和序号。 二、电阻的分类1.固定电阻 a. 线绕电阻 结构：用高阻合金线绕在绝缘骨架上制成，外面涂有耐热的釉绝缘层或绝缘漆。 特征：优点：具有较低的温度系数，阻值精度高，稳定性好，耐热耐腐蚀 | 缺点：是高频性能差，时间常数大。 应用：主要做精密大功率电阻使用， b、碳合成电阻器由碳及合成塑胶压制成而成。 c、碳膜电阻 结构：在瓷管上镀上一层碳而成，将结晶碳沉积在陶瓷棒骨架上制成。 特征：成本低、性能稳定、阻值范围宽、温度系数和电压系数低，应用最广泛 d、金属膜电阻器 结构：在瓷管上镀上一层金属，用真空蒸发的方法将合金材料蒸镀于陶瓷棒骨架表面。 特征：比碳膜电阻的精度高，稳定性好，噪声，温度系数小。在仪器仪表及通讯设备中大量采用。 e、金属氧化膜电阻器 结构：在瓷管上镀上一层氧化锡而成，在绝缘棒上沉积一层金属氧化物。 特征：由于其本身即是氧化物，所以高温下稳定，耐热冲击，负载能力强 按用途分，有通用、精密、高频、高压、高阻、大功率和电阻网络等。 2.可变电阻 泛指所有可以手动改变电阻值的电阻器。根据使用的场合，可变电阻有电压分配器、电位器等别称。常见的可变电阻有三个连接端。不同的连接配置可使该种电阻以可变电阻、分压计，或定值电阻的方式运作。 3.特殊电阻器 a、保险电阻：定义：又叫熔断电阻器，在正常情况下起着电阻和保险丝的双重作用，特点：当电路出现故障而使其功率超过额定功率时，它会像保险丝一样熔断使连接电路断开。保险丝电阻一般电阻值都小(0.33Ω～10KΩ)，功率也较小。常用型号：RF10型、RF111-5 保险丝电阻的符号型、RRD0910型、RRD0911。 b、敏感电阻器：定义：其电阻值对于某种物理量（如温度、湿度、光照、电压、机械力、以及气体浓度等）具有敏感特性，当这些物理量发生变化时，敏感电阻的阻值就会随物理量变化而发生改变，呈现不同的电阻值。分类：根据对不同物理量敏感，敏感电阻器可分为热敏、湿敏、光敏、压敏、力敏、磁敏和气敏等类型敏感电阻。敏感电阻器所用的材料几乎都是半导体材料，这类电阻器也称为半导体电阻器。 b-1 敏感电阻例子@ 热敏电阻：其阻值随温度变化而变化，应用较多的是负温度系数热敏电阻，可分为普通型负温 度系数热敏电阻；稳压型负温度系数热敏电阻等。@ 光敏电阻：电阻的阻值随入射光的强弱变化而改变，当入射光增强时，光敏电阻的减小 三、主要性能指标 标称阻值 允许误差 实际阻值与标称阻值间允许的最大偏差，以百分比表示。常用的有 ±5%、 ±10%、±20%,精密的小于±1%，高精密的可达0.001%。精度由允许偏差和不可逆阻值变 化二者决定。 额定功率 电阻器在额定温度（最高环境温度）tR下连续工作所允许耗散的最大功率。对每种电 阻器同时还规定最高工作电压，即当阻值较高时即使并未达到额定功率，也不能超过 最高工作电压使用。 最高工作电压 电阻在长期工作不发生过热或电击穿损坏时的电压。如果电压超过规定值，电阻器内部 产生火花，引起噪声，甚至损坏。 稳定性 稳定性是衡量电阻器在外界条件（温度、湿度、电压、时间、负荷性质等）作用下电阻 变化的程度。 其他 温度系数a，表示温度每变化1度时，电阻器阻值的相对变化量;电压系数av，表示电压每变化1伏时，电阻器阻值的相对变化量。 四、阻值标示方法电阻器的标示方式会因种类不同而不同 若是功率较大的水泥电阻或绕线电阻，会在外壳上直接印出阻值及功率 轴向电阻会在电阻外壳用电阻色码表示阻值 (色环标示) SMD电阻有些会用数字标示其阻值，若尺寸较小的，也可以用英文字母及数字来表示阻值。 色环标示 Pic 色环图标示意 数字标示(多用于贴片电阻)较大尺寸的表面黏贴电阻会在上面印制数字标示其阻值。 表面黏贴电阻会用n位的数字表示其阻值，前n-1位数是阻值的前二位有效数字，第n位为十的次方：101 = 10 × 101 Ω = 100 Ω334 = 33 × 104 Ω = 330 kΩ4992 = 499 × 102 Ω = 49.9 kΩ 若阻值小于10，会用英字文母表示小数点。例如：4R7 = 4.7 ΩR300 = 0.30 Ω0R22 = 0.22 Ω0R01 = 0.01 Ω 贴片电阻 Dimension Table Pic Dimension Table 五、模型及特性曲线 理想电阻对于理想的电阻器，其阻值不会随电压或电流而改变，亦不会因电流的突然变动而改变。 现实中的电阻器 (以定值电阻为例) 在电压或电流（以至其他环境因素，例如温度）变化时，会表现出不同程度的阻值变化。 电阻所能沉承受的电压电流(功率)会受到其体积、封装方式的限制。如果电压或电流超出了这个范围，首先电阻器的阻值会改变（在一些电阻器中可以有剧烈的变动），其次可能会因过热等情况而损毁。因此电阻器会标示额定的电功率，另外一些则会提供额定的电流或电压。 实际电阻器本身除电阻外，亦拥有微量的寄生电感或电容，在高频电路中会表现与理想的电阻器有所差异。 Pic 实际等效模型 Pic 特性曲线 六、Failure Type 失效模式 1.功率 在设计稳定的电路中，电阻器的失效率一般会比半导体或电解电容要低。其失效的原因般是因电阻上的实际平均功率超过其散热的功率，造成过热损毁。将电阻器运作在接近其功率额定的功率，会减短电阻器的寿命．或是使其阻值发生变化。较安全的电路设计一般会选用较大功率额定的电阻，以避免此问题出现。 当在接近其额定功率运转时，碳膜电阻器或氧化膜电阻器可能会开路，金属膜电阻器或是绕线电阻器也可能有类似情形，但几率较低。 2.应力或环境因素 (mechanism ） 若收到较强的机械应力或是恶劣的环境因素时，电阻也会失效。例如若电路未密封，可能会因湿气造成绕线电阻的腐蚀。 表面贴装电阻会因为硫渗入电阻内部涂层而失效，硫会和内部的银生成不导电的硫化银，电阻值会持续昇高。抗硫及防腐蚀的电阻应用在汽车、工业甚至军事应用。ASTM B809是一份测试元件抗硫渗入的工业标准。 七、选型参考及应用 General Principle ====== Characteristics ====== 1.精度 1.1 无需盲目追求电阻本身的精度，即使高精度的电阻受环境的影响，也会超出其范围。所以应该更加的关注可靠性试验的指标。 1.2 精度不建议超过0.1%(成本考量)，常用的厚膜电阻都是5%，1%以上精度要求电阻，建议选用厚膜电阻；1%以下精度要求电阻，建议选用薄膜电阻。 2.降额降额使用是提高电阻器工作可靠性和寿命的最重要手段。电阻的功率取决于封装的大 小， 2.1 不选用各分类电阻器的极限规格。如电阻器具体系列中的最大最小阻值的边缘规格。 2.2 在使用时，一定要对功率进行降额。额定功率应大于实际消耗功率的1.5-2倍；电阻不同类别的电阻具有不同的绝缘介质和自愈机制，对承受应力（主要是工作电压、 消耗功率和工作环境温度）的降额程度要求有差异，一般都在0.6倍额定承受应力下使用，不超过0.75倍。 3.额定工作温度 3.1 各种具体型号的电阻器都有规定的额定环境工作温度范围，在实际使用中不应超出规定的环境工作温度范围。 3.2 当工作环境温度高于70°C时，应在原使用基础上再进行降额。（参考降功耗曲线） Pic 某品牌定额电阻降额功率曲线 4.高频电路 4.1 应选用分布电感和分布电容小的非线绕电阻器，例如碳膜电阻器、金属电阻 器和金属氧化膜电阻器，薄膜电阻器，厚膜电阻器，合金电阻器，防腐蚀镀膜电阻器等。 4.2.高增益小信号放大电路应选用低噪声电阻器，例如金属膜电阻器、碳膜电阻器和线绕电阻器，而不能使用噪声较大的合成碳膜电阻器和有机实心电阻器。 5. 特殊场合电阻选型： 反馈电路，电流/电压采样检测电阻选无感电阻，精度越高越好。 芯片或网络输入端的启动电阻或滤波吸收电阻，电压功率降额。 高压电阻：安规认证； 1KV额定电压，电阻本体长度≥10mm，4KV时本体长度≥25mm。 ====== Production ====== 1.管脚表层金属 管脚表层金属采用Sn/Pb或Sn，焊接性能好，价格便宜，尽量避免采用贵金属管脚或外 电极的电阻器。 2.安装 尽量采用表面贴装的电阻器。表面贴装不仅生产效率高，体积小，且由于大量使用而价格低。为节省空间还可使用表面贴装的集成电阻器。 Examples 金属膜电阻器：1W以下功率优选金属膜电阻；1W及1W以上功率优选金属氧化膜电阻； 熔断电阻器：不推荐使用。反应速度慢，不可恢复。建议使用反应快速、可恢复的器件，以达到保护的效果，并减少维修成本。 绕线电阻器：大功率电阻器。 集成电阻器：贴片化。插装项目只保留并联式，插装的独立式项目将逐步淘汰，用同一分类的片状集成电阻器替代。 片状厚膜电阻器：在逐步向小型化、大功率方向发展，优选库会随着适应发展方向的变化而动态调整。这类电阻器是小功率电阻的优选对象。 片状薄膜电阻器：建议使用较高精度类别。 Application 1：分压 ( Ra = Rb ) Pic 分压电阻 2：限流/分流3：阻抗匹配 阻抗匹配：当高速电路中，信号再传输介质上的传输时间大于信号上升沿或者下降沿 的1/4时，该传输介质就需要阻抗匹配。 源端阻抗：一般传输线的阻抗为50Ω左右，而TTL电路输出电阻大概为13Ω左右，在源端串联一个33Ω的电阻，13+33=46Ω大致和50Ω相当，这样就可以抑制从终端反射回来的信号再次反射。 4：全带宽滤波在一些芯片的电源管脚，采用LC滤波，有时会在L之后串联一个几欧姆的电阻，电阻起到 全频段滤波的作用，还有一个作用就是降低电路的品质因数Q，Q定义为回路发生谐振时，储存能量与一周期内消耗能量之比。Q=（LC）1/2/R。 1）在储能电路中，Q值越大意味着损耗小，虑除其他频带信号的能力越强，希望Q越大越好； 2）在电源或信号线路中，Q越大，通频带内特性曲线越陡峭，越容易引发振铃，信号越容易失真。希望Q越小越好； 3) 实际应用中，除了利用电阻进行全带宽滤波外。串接电阻也可解决针对信号的上升沿下降沿产生的过冲、抖动等，比如音频的I2S信号中，串接33欧姆出现上冲,更换为50欧姆上冲小了很多 5：上下拉上下拉主要应用在芯片端口，像三极管、MOS管对应着芯片接口的TTL电平与CMOS电平。上拉 ／ 下拉 电阻概念 主要作用提高输出信号的驱动能力、确定输入信号的电平（防止干扰）等，具体的表现为：1) 当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。2) OC门电路必须加上拉电阻，以提高输出的高电平值。3) 为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4) 在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。5) 芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。6) 提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。7) 长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 选择原则:1）从节约功耗及芯片的灌电流能力考虑，阻值应足够大；2）从确保足够的驱动电流考虑应当足够小；阻值应足够小。3）对于高速电路，过大的上拉电阻可能边沿变平缓。综合以上三点，通常在1K到10K之间选取。对下拉电阻也有类似道理。(datasheet通常会给reference) 6：RC电路 Reset 电路 多晶振电路 电源抗干扰 滤波\去耦、 八、补充A 0 ohm 电阻 –来源: 百度百科 电阻标值为0欧姆的电阻称为0欧电阻。 0欧电阻是理想状态下才有的，现实中是不存在的，只有尽可能接近0欧的电阻。 0欧电阻有以下几个功能： 在电路中没有任何功能，只是在PCB上为了调试方便或兼容设计等原因。 可以做跳线用，既美观，安装也方便。如果某段线路不用，直接不贴该电阻即可（不影响外观）。 在匹配电路参数不确定的时候，以0欧姆代替，实际调试的时候，确定参数，再以具体数值的元件代替。 想测某部分电路的耗电流的时候，可以去掉0欧电阻，接上电流表，这样方便测耗电流。 在布线时,如果实在布不过去了,也可以加一个0欧的电阻。 在高频信号下，充当电感或电容。（与外部电路特性有关）电感用，主要是解决EMC问题。如地与地，电源和IC Pin间。 单点接地（指保护接地、工作接地、直流接地在设备上相互分开,各自成为独立系统。） 做保险丝用。由于PCB上走线的熔断电流较大，如果发生短路过流等故障时，很难熔断，可能会带来更大的事故。由于0欧电阻电流承受能力比较弱（其实0欧电阻也是有一定的电阻的，只是很小而已），过流时就先将0欧电阻熔断了，从而将电路断开，防止了更大事故的发生。有时也会用一些阻值为零点几或者几欧的小电阻来做保险丝。不过不太推荐这样来用，但有些厂商为了节约成本，就用此将就了 模拟地和数字地单点接地，只要是地，最终都要接到一起，然后入大地。如果不接在一起就是”浮地”，存在压差，容易积累电荷，造成静电。地是参考0电位，所有电压都是参考地得出的，地的标准要一致，故各种地应短接在一起。如果把模拟地和数字地大面积直接相连，会导致互相干扰。不短接又不妥，理论上有四种方法解决此问题：1、用磁珠连接；2、用电容连接；3、用电感连接；4、用0欧姆电阻连接。磁珠的等效电路相当于带阻限波器，只对某个频点的噪声有显著抑制作用，使用时需要预先估计噪点频率，以便选用适当型号。对于频率不确定或无法预知的情况，磁珠不合。 电容隔直通交，造成浮地。电感体积大，杂散参数多，不稳定。0欧电阻相当于很窄的电流通路，能有效地限制环路电流，使噪声得到抑制。电阻在所有频带上都有衰减作用(0欧电阻也有阻抗)，这点比磁珠强。 跨接时用于电流回路* 当分割电地平面后，造成信号最短回流路径断裂，此时，信号回路不得不绕道，形成很大的环路面积，电场和磁场的影响就变强了，容易干扰/被干扰。在分割区上跨接0欧电阻，可以提供较短的回流路径，减小干扰。一般产品上不要出现跳线和拨码开关。有时用户会乱动设置，易引起误会，为了减少维护费用，应用0欧电阻代替跳线等焊在板子上。空置跳线在高频时相当于天线，用贴片电阻效果好。 其他用途。布线时跨线 调试/测试用 临时取代其他贴片器件 作为温度补偿器件更多时候是出于EMC对策的需要。 作为配置电路使用。这个作用跟跳线或者拨码开关类似，但是通过焊接固定上去的，这样就避免了普通用户随意修改配置。通过安装不同位置的电阻，就可以更改电路的功能或者设置地址。另外，0欧姆电阻比过孔的寄生电感小，而且过孔还会影响地平面（因为要挖孔） B 电阻值变化 电阻器在实际工作时的电阻值不同于标称电阻值，而与以下因素有关： 阻值偏差。实际生产中电阻器的阻值会偏离标称阻值，此偏离应在阻值允许偏差范围内。 工作温度。电阻器的阻值会随温度变化而变化。此特性用TCR值即电阻温度系数来衡量。 电压效应。电阻器的阻值与其所加电压有关，变化可以用电压系数来表示。电压系数是外加电压每改变 1 V时电阻器阻值的相对变化量。 频率效应。随着工作频率的提高，电阻本身的分布电容和电感起的作用越来越明显。 时间耗散效应。电阻器随工作时间的延长会逐渐老化，电阻值逐渐变化(一般情况下增大)。 外加应力下电阻值漂移应在电路要求的范围内，同时还应考虑老化因素。应给出设计裕度(一般为电路要求变化范围的一半，如电路要求可在±10%范围内变化，应选择在±5%内变化的电阻器)。 C 电阻系列分类 指数间距”(Exponential Spacing) 电子元器件厂商为了便于元件规格的管理和选用、大规模生产的电阻符合标准化的要求，同时也为了使电阻的规格不致太多,协商采用了统一的标准组成元件的数值。它的基础是宽容一部定的误差,并以指数间距为标准规格。 目前常见的有E6、E12、E24、E48、E96、E192六个系列电阻， 分别对应于允许偏差为±20%、±10%、±5%、±2%、±1%和±0.5%的电阻器。 这种标准已在国际上广泛采用，这一系列的阻值就叫做电阻的标称阻值。常用的有E24和E96系列电阻。 D ReferenceResistor wikipedia电阻器 百度百科]]></content>
      <categories>
        <category>Hardware</category>
        <category>元器件概念、模型及选型</category>
        <category>电阻( Resistor )</category>
      </categories>
      <tags>
        <tag>Hardware</tag>
        <tag>Resistor</tag>
      </tags>
  </entry>
  <entry>
    <title><![CDATA[Hello World]]></title>
    <url>%2F2019%2F09%2F15%2FhelloWorld%2F</url>
    <content type="text"><![CDATA[关于 “小站” 2019.09～2019.12 为试运行阶段1.1 由于会不定期做调整，暂时托管在 github上(server在国外)，因此会出现加载速度较慢的情况，谅解～1.2 小范围测试，暂未支持被 baidu 等直接搜索。1.3 目前仅 PC 端支持全部特效，移动端（手机和pad）属于买家秀，无法支持tagcloud和背景功能 目前页面内容仅为雏形，不完善意味着还有很多可能性。当下主要内容是根据云笔记内的零碎点，按照文末罗列的大纲慢慢做迁移。如果你有在某一处有积累或者不 错的想法，愿意一起讨论交流，那就更赞！当然还有任意门可以传送到你的 site哦 ！ 评论系统暂时用的是游客评论模式，即无须注册登录即可留言，方便交流，但后台可查看具体留言的设备id，如果不同意见表达强烈可先邮件交流，我会及时回复，无谓的争论和发泄不满除了宣泄情绪外不能解决任何问题，愿每一位访客都是可爱的人儿😛 关于 “内容” 由于保密条约，职业操守等原因，工作相关的资料不可公开。整理的资料来源多为开源的硬件项目，公开的datasheet文档，各位前辈的公开总结分享，个人总结等等。 1.1 整理归纳的资料一般用来作分享讨论使用，如需任何商业性的出版，刊登等，一定先告知引用部分的原著者并征得同意。 1.2 有明确出处的资料我会标注出处，一些无明确来源的资料如原著者看到请联系我以标注，如若不同意引用我会删除或应要求处理 关于 “其他” 感谢阿🐔、管家的启发～ 其余未尽事宜，会尽快补充。anyway 感谢您的访问 🙏 附笔记大纲硬件 理论基础 ( 摸电 数电 电路 半导体器件 VHDL 单片机 等等) 行业概览 ／ 供应链 概念解释 (各种回路、 各种地 in-rush current 等) 元器件模型及选型 (分立 r c l .. | 集成 soc pmu …) 协议、bus、接口(i2c spi uart can jtag pcie usb 等) 电源 ldo / buck / boost / ( 原理 参数 validation 等) ripple ／ noise / overshoot / preshoot / 振铃 / transition 等 存储 (sram | flash | ddr ) central control arm ( 架构 寻址 各个 module rtc ) 操作系统 嵌入式 / ／ non-ui diags / 各种相关概念 硬件 cpu \ mcu \ soc 最小系统 \ 片内外设 \ 总线接口 \ 其他外设 sensor (imu ASIC 。。。) 高频信号完整性 | 电源完整性 传输线 | 抖动 ( gitter ) clock data reflect 单网络 crosstalk 多网络 sequence pi emc / emi [ gyro noise ] 系统开发 项目（ 人员组成 开发流程 项目周期 ) IC Flow 前段 —&gt; 后端 —&gt; 验证 —&gt; 测试 —&gt; 流片 Board Flow schematic pcb 结构 emc / emi 热设计(热回路 热阻) 可测试性 DFM production &amp; Test &amp; FA 生产 ( smt 。。。 ) ic ( 设计—&gt; 晶圆—&gt;封装 ) ——&gt; board ——&gt; assemblly 测试 ic level | board level | system level 可靠性( rel ort rma ) Instrument &amp; tool scope 频谱 DMM 网分 tdr counter waveform generator 等 candance ad / 仿真／ 阻抗计算 ／ 热分析 others 烧录 工具类(数据分析等） Electronic Enligsh 软件 python 小程序 node.js applescript linux / linux drive framwork /c git 操作系统 理财 &amp; 保险读书笔记预防医学]]></content>
      <tags>
        <tag>about</tag>
      </tags>
  </entry>
</search>
