module clock_divider
 (
    input  wire clk_in,    // входной сигнал 100 Гц
    output reg  clk_out    // выходной сигнал 10 Гц
);

    reg [3:0] counter = 0; // 4 бита = максимум 15, нам достаточно

    always @(posedge clk_in) begin
        if (counter == 9) begin
            counter <= 0;
            clk_out <= ~clk_out; // перевернуть выход
        end else begin
            counter <= counter + 1;
        end
    end

endmodule
