# 소개
챕터 1에서는 논리 연산자를 활용하여 게이트 레벨(gate-level) 설계를 기술(記述)하였고, 이는 간단한 logic cell들 만으로 구성될 수 있다. 이 챕터에서는 가산기(adder), 비교기(comparator), mux(multiplexer)등과 같은 중급 크기(intermediate-sized)의 부품으로 구성된 모듈 레벨(module-level) 회로의 HDL 기술을 검토한다. 이러한 부품들은 가끔 RTL 설계라고도 불린다. 

# RTL 부품
논리 연산자뿐만 아니라, 관계 연산자(등호, 부등호)와 산술 연산자(사칙연산)도 자동적으로 합성될 수 있다. 이러한 연산자는 비교기와 가산기와 같은 중급 크기 모듈수준에 해당한다. 

다음은 연산자와 그에 적용가능한 데이터 타입을 아래와 같이 정리한 것이다.

+ **연산자** : 설명 / 피연산자의 데이터 타입 / 결과의 데이터 타입

>+ __a ** b__ : 제곱(exponentiation) / integer / integer
>+ **a * b** : 곱셈(multiplication) / integer or float / same as operand
>+ **a / b** : 나눗셈(division) / integer or float *(단, 오른쪽 피연산자는 왼쪽 피연산자와 같은 타입)* / "
>+ **a + b** : 덧셈(addition) / *모든 숫자(numeric)* / "
>+ **a - b** : 뺄셈(substraction) / " / "
>+ **not a** : 부정(negation) / boolean, std_logic, std_logic_vector / "
>+ **a and b** : 논리곱(and) / " / "
>+ **a or b** : 논리합(or) / " / "
>+ **a nand b** : 부정 논리곱(nand) / " / "
>+ **a nor b** : 부정 논리합(nor) / " / "
>+ **a xor b** : 배타적 논리합(xor) / " / "
>+ **a xnor b** : 배타적 부정 논리합(xnor) / " / "
>+ **a & b** : 합성(concatenation) / 1-D array / "

합성은 두 피연산자의 배열을 이어주는 역할을 한다. FPGA의 개발 과정에 해당하는 용어인 synthesis가 아닌 concatenation이며, 이에 대해서는 조금 뒤에 상세하게 다룬다.

다음은 관계 연산자이다. 관계 연산자는 모두 결과를 **boolean** 으로 출력한다. 또한 합성 과정에서 관계 연산자를 위해 비교기를 추론한다(comparators are inferred for these operators).

>+ **a = b** : 등식(equality)
>+ **a /= b** : 불균등(inequality)
>+ **a < b** : b 보다 작다(less than)
>+ **a <= b** : b 보다 작거나 같다(less than or equal to)
>+ **a > b** : b 보다 크다(greater than)
>+ **a >= b** : b 보다 크거나 같다(greater than or equal to)

# IEEE numeric_std package
이 패키지는 *unsigned* 와 *signed* 의 데이터 타입을 정의한다. 또한 새로운 데이터 타입에 대한 관계 연산자와 산술 연산자를 정의한다. 이를 *연산자 오버로딩(operator overloading)* 이라고 한다. unsigned 와 signed 데이터 타입들은 std_logic 데이터 타입의 요소가 들어있는 배열로 정의되며, 배열은 unsigned 또는 signed integer의 2진수 표현으로 해석할 수 있다. 이는 즉 다음과 같다.

``` vhdl
architecture ...
  signal unsigned_a : unsigned (3 downto 0);
  signal signed_b : signed (3 downto 0);
  ...
begin
  unsigned_a <= "1111";
  signed_b <= "1111";
  ...
end ...
```

unsigned_a 신호는 unsigned 타입으로, "1111"을 대입했을 때 **16** 이라는 값이 할당된다. 반면, signed_b 신호는 signed 타입으로, "1111"을 대입했을 때 **-1** 이라는 값이 할당된다. 패키지는 다음과 같이 불러낼 수 있다.

``` vhdl
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
```

상술했듯 unsigned와 signed 데이터 타입들은 std_logic 데이터 타입의 요소가 들어있는 배열이기에, IEEE numeric_std 패키지를 불러오기 위해서는 IEEE std_logic 패키지또한 불러낼 필요가 있다. 다음은 합성가능한 오버로딩된 연산자와 데이터 타입들을 정리한 것이다.

>+ a * b, a + b, a - b : 산술 연산자 / unsigned, natural signed, integer / unsigned, signed
>+ a = b, a /= b, a < b, a <= b, a > b, a >= b : 관계 연산자 / " / boolean

# Type Conversion
VHDL은 강 타입 언어이기 때문에, std_logic_vector, unsigned, singed 타입들은 std_logic 타입의 요소의 배열로 구성됨에도 불구하고, 모두 다른 데이터 타입으로 취급된다. **변환 함수(conversion function)** 또는 **캐스팅(casting)** 은 다른 데이터 타입들의 신호를 변환하기 위해 사용된다. 주의할 점은 std_logic_vector 타입은 숫자로서 해석되지 않으며, 따라서 integer로 바로 변환할 수 없다. 이는 반대의 경우도 마찬가지이다. 다음은 타입 변환의 흔한 실수들과 올바른 사용예시를 나타낸 것이다.

``` vhdl
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
...

architecture ...
  signal s1, s2, s3, s4, s5, s6 : std_logic_vector(3 downto 0);
  signal u1, u2, u3, u4, u5 : unsigned(3 downto 0);
  ...
begin
  u1 <= s1; -- 타입 비일치
  u2 <- 5;  -- 타입 비일치
  u2 <= u3; -- 타입 비일치
  s3 <= 5;  -- 타입 비일치
  ...
```

이들은 모두 타입의 비일치로 인해 무효하다. 다음과 같이 우변은 반드시 좌변의 신호의 데이터 타입으로 변환되어야 한다.

``` vhdl
  ...
  u1 <= unsigned(s1);     -- 캐스팅
  u2 <= to_unsigned(5,4); -- 변환 함수
  s2 <= std_logic_vector(u3); -- 캐스팅
  s3 <= std_logic_vector(to_unsigned(5,4)); -- unsigned 변환 함수로 변환한 값을 std_logic_vector로 캐스팅
  ...
```

다음은 산술 연산자를 포함한 서술문이다. IEEE numeric_std 패키지로 인해 unsigned와 natural 타입의 + 연산은 유효하다.

``` vhdl
  ...
  u4 <= u2 + u1; -- 피연산자가 모두 unsigned이므로 유효
  u5 <= u2 + 1;  -- 우변이 unsigned와 natural이므로 유효
  ...
```

반면에, std_logic_vector 타입은 연산자 오버로딩이 없기때문에 다음과 같은 서술문은 무효하다.

``` vhdl
  ...
  s5 <= s2 + s1;
  s6 <= s2 + 1;
  ...
```

위와 같은 문제를 해결하기 위해서는, 다음과 같이 피연산자를 unsigned 또는 signed 데이터 타입으로 바꾸고, 덧셈연산을 수행한 뒤, 그 결과를 std_logic_vector 타입으로 변환해야 한다.

``` vhdl
  ...
  s5 <= std_logic_vector(unsigned(s2) + unsigned(s1));
  s6 <= std_logic_vector(unsigned(s2) + 1);
```

# 비표준 산술 패키지
IEEE 표준이 아닌 산술 패키지로는 **std_logic_arith** , **std_logic_unsigned** , **std_logic_signed** 가 있다. std_logic_arith 패키지는 numeric_std 패키지와 유사하고, 나머지 두 패키지는 새로운 데이터 타입의 추가는 없지만, std_logic_vector 타입에 대한 산술 연산자를 오버로딩한다. 이 접근으로 타입 변환의 필요성이 없어진다. 비록 이 패키지를 사용하는 것이 덜 번거롭다(less cumbersome)고 느낄 수도 있으나, 이 패키지들은 IEEE 표준이 아니므로 장기적인 운영에 있어서 호환성에 문제를 일으킬 수도 있기에, 이들을 사용하는 것은 좋은 습관이 되지 못한다. 따라서 이 책에서는 비표준 패키지를 다루지 않는다.

# 합성 연산자
상술한 대로 합성 연산자 *&* 는 두 배열과 요소들을 결합하여 하나의 큰 배열로 형성시킨다. 합성 연산자의 시행은 입력과 출력 신호의 재연결(reconnection)을 수반하고, 단지 *"배선(wiring)"* 만을 요구한다. 다음은 합성 연산자를 사용한 예이다.

``` vhdl
  architecture ...
    signal a1 : std_logic;
    signal a4 : std_logic_vector(3 downto 0);
    signal b8, c8, d8 : std_logic_vector(7 downto 0);
    ...
  begin
    ...
    b8 <= a4 & a4;
    c8 <= a1 & a1 & a4 & "00";
    d8 <= b8(3 downto 0) & c8(3 downto 0);
    ...
  end ...
```

합성 연산자의 주요 활용처는 *"시프트 연산(shifting operation)"* 이다. 이미 VHDL의 기본적인 기능과 numeric_std 패키지가 시프트 기능들을 포함하고 있지만, 이들은 때때로 자동적으로 합성(synthesis)되지 않는 경우가 있다. 합성 연산자는 정해진 양의 신호를 시프트하기 위해 사용될 수 있다. 다음은 합성 연산자를 사용한 시프트 연산의 예시이다.

``` vhdl
architecture ...
  signal a: std_logic_vector(7 downto 0);
  signal rot, shl, sha: std_logic_vector(7 downto 0);
  ...
begin
  -- rotate a to right 3 bits
  rot <= a(2 downto 0) & a(7 downto 3); -- 책에서는 "a(2 downto 0) & a(8 downto 3)" 라고 적혀있는데 a의 범위는 7 ~ 0 이라 8번 요소는 없다. 아마 오타라고 생각한다.
  -- shift a to right 3 bits and insert 0 (logic shift)
  shl <= "000" & a(7 downto 3);
  -- shift a to right 3 bits and insert MSB (arithmetic shift)
  sha <= a(7) & a(7) & a(7) & a(7 downto 3);
end ...
```

1번 행의 회전(rotate) 연산은 기본적으로 시프트 연산과 같지만, 시프트한 만큼 없어지는 말단 3bits 부분들로 초단 3bits의 빈공간들을 메꾸는 연산을 행한다.

3번 행의 산술 시프트는 3bits만큼 오른쪽으로 시프트한 뒤, 최상위 bit인 **MSB(Most Significant Bit)** 로 초단 3bits의 빈공간들을 메꾸는 연산을 행한다. 참고로 MSB와는 반대되는 최하위 bit를 뜻하는 용어는 **LSB(Least Significant Bit)** 이다.

# std_logic 의 'Z' 값
챕터 1에서 설명한 대로, std_logic 타입에는 하이 임피던스(high impedance)를 나타내는 'Z' 값이 존재한다. 이는 일반적인 논리값이 아니며 *트라이 스테이트 버퍼(tri-state buffer)* 를 통해서만 합성이 가능하다. 이에 대해서는 [3state_Buffer.md](<https://github.com/Knuckles2AndKnuckleswithKnuckles/Reading_Record/blob/main/3)RT-Level_Combinational_Circuit/3state_Buffer.md>) 에서 다루었다.
