<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:09:03.93</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.08.07</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0105708</applicationNumber><claimCount>24</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>구동회로 및 전자장치</inventionTitle><inventionTitleEng>Driving circuit and Electronic device</inventionTitleEng><openDate>2025.09.02</openDate><openNumber>10-2025-0130507</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G09G 3/36</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명의 일 실시예에 따른 구동회로는, 시작신호가 입력되는 제1단자와 제1노드에 연결되고, 클럭신호가 입력되는 클럭단자에 연결된 게이트를 포함하는 제1트랜지스터; 상기 제1노드와 제2노드 사이에 연결되고, 제1전압이 입력되는 제2단자에 연결된 게이트를 포함하는 제2트랜지스터; 제2전압이 입력되는 제3단자와 상기 제2단자 사이에 연결되고, 제3노드의 전압을 상기 제1노드 또는 상기 제2노드의 전압레벨을 반전한 전압으로 제어하는 인버터; 출력단자와 상기 제2단자 사이에 연결되고, 상기 제2노드에 연결된 게이트를 포함하는 풀다운트랜지스터; 상기 제3단자와 상기 출력단자 사이에 연결되고, 상기 제3노드에 연결된 게이트를 포함하는 풀업트랜지스터; 및 상기 제2노드 또는 상기 제3노드를 리셋하는 리셋회로;를 포함하는 스테이지를 구비한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 스테이지들을 포함하는 구동회로에 있어서,상기 복수의 스테이지들 각각은,시작신호가 입력되는 제1단자와 제1노드에 연결되고, 클럭신호가 입력되는 클럭단자에 연결된 게이트를 포함하는 제1트랜지스터; 상기 제1노드와 제2노드 사이에 연결되고, 제1전압이 입력되는 제2단자에 연결된 게이트를 포함하는 제2트랜지스터; 상기 제1전압보다 높은 제2전압이 입력되는 제3단자와 제3노드 사이에 연결되고, 상기 제1노드에 연결된 게이트를 포함하는 제3트랜지스터; 상기 제3노드와 상기 제2단자 사이에 연결되고, 상기 제2노드에 연결된 게이트를 포함하는 제4트랜지스터;출력단자와 상기 제2단자 사이에 연결되고, 상기 제2노드에 연결된 게이트를 포함하는 제5트랜지스터; 상기 제3단자와 상기 출력단자 사이에 연결되고, 상기 제3노드에 연결된 게이트를 포함하는 제6트랜지스터; 및상기 제3노드와 상기 제2단자 사이에 연결되고, 리셋단자에 연결된 게이트를 포함하는 제7트랜지스터;를 포함하는 구동회로.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1전압 및 상기 제2전압이 입력되는 시점부터 상기 클럭신호가 입력되는 시점까지 상기 복수의 스테이지들 각각의 상기 리셋단자로 게이트-온 전압의 리셋신호가 입력되고, 상기 복수의 스테이지들의 상기 제3노드들이 상기 제1전압으로 동시에 리셋되는, 구동회로.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 제1전압 및 상기 제2전압이 입력되는 시점 전의 일정 기간 동안, 상기 복수의 스테이지들 각각의 상기 제1단자, 상기 제2단자, 상기 제3단자 및 상기 리셋단자로 0V가 입력되고, 상기 복수의 스테이지들의 상기 제3노드들이 0V로 동시에 방전되는, 구동회로.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 클럭신호가 입력되는 시점 이후 상기 시작신호가 입력되면, 상기 복수의 스테이지들 각각의 출력단자로부터 순차적으로 출력신호가 출력되고,상기 클럭신호가 입력되는 시점부터 상기 복수의 스테이지들 각각의 상기 리셋단자로 게이트-오프 전압의 리셋신호가 입력되는, 구동회로.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제3트랜지스터는 P채널 트랜지스터이고,상기 제4트랜지스터는 N채널 트랜지스터인, 구동회로,</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 제4트랜지스터는 N채널 트랜지스터이고,상기 제4트랜지스터 외의 나머지 트랜지스터들은 P채널 트랜지스터인, 구동회로,</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 복수의 스테이지들 각각은,상기 제2노드와 상기 출력단자 사이에 연결된 제1커패시터; 및상기 제3단자와 상기 제3노드 사이에 연결된 제2커패시터;를 더 포함하는 구동회로.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 복수의 스테이지들 각각은,상기 제3단자와 상기 제1노드 사이에 연결되고, 상기 리셋단자에 연결된 게이트를 포함하는 제8트랜지스터;를 더 포함하고,상기 제7트랜지스터와 상기 제8트랜지스터는 N채널 트랜지스터인, 구동회로.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 복수의 스테이지들 각각은,상기 제3단자와 상기 제1노드 사이에 연결되고, 제2리셋단자에 연결된 게이트를 포함하는 제8트랜지스터;를 더 포함하고,상기 제7트랜지스터는 P채널 트랜지스터이고, 상기 제8트랜지스터는 N채널 트랜지스터이고, 상기 제7트랜지스터의 상기 리셋단자로 입력되는 제1리셋신호가 게이트-온 전압인 타이밍과 상기 제8트랜지스터의 상기 제2리셋단자로 입력되는 제2리셋신호가 게이트-온 전압인 타이밍이 동일한, 구동회로.</claim></claimInfo><claimInfo><claim>10. 복수의 스테이지들을 포함하는 구동회로에 있어서,상기 복수의 스테이지들 각각은,시작신호가 입력되는 제1단자와 제1노드에 연결되고, 클럭신호가 입력되는 클럭단자에 연결된 게이트를 포함하는 제1트랜지스터; 상기 제1노드와 제2노드 사이에 연결되고, 제1전압이 입력되는 제2단자에 연결된 게이트를 포함하는 제2트랜지스터; 상기 제1전압보다 높은 제2전압이 입력되는 제3단자와 제3노드 사이에 연결되고, 상기 제1노드에 연결된 게이트를 포함하는 제3트랜지스터; 상기 제3노드와 상기 제2단자 사이에 연결되고, 상기 제2노드에 연결된 게이트를 포함하는 제4트랜지스터;출력단자와 상기 제2단자 사이에 연결되고, 상기 제2노드에 연결된 게이트를 포함하는 제5트랜지스터; 상기 제3단자와 상기 출력단자 사이에 연결되고, 상기 제3노드에 연결된 게이트를 포함하는 제6트랜지스터; 상기 제3노드와 상기 제1전압보다 낮은 제3전압이 입력되는 제4단자 사이에 연결되고, 리셋단자에 연결된 게이트를 포함하는 제7트랜지스터; 및상기 제3단자와 상기 제1노드 사이에 연결되고, 상기 리셋단자에 연결된 게이트를 포함하는 제8트랜지스터;를 포함하는 구동회로.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제7트랜지스터와 상기 제8트랜지스터는 N채널 트랜지스터인, 구동회로.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 제1전압, 상기 제2전압 및 상기 제3전압이 입력되는 시점부터 상기 클럭신호가 입력되는 시점까지 상기 복수의 스테이지들 각각의 상기 리셋단자로 게이트-온 전압의 리셋신호가 입력되고, 상기 복수의 스테이지들의 상기 제3노드들이 상기 제1전압으로 동시에 리셋되는, 구동회로.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 제1전압, 상기 제2전압 및 상기 제3전압이 입력되는 시점 전의 일정 기간 동안, 상기 복수의 스테이지들 각각의 상기 제1단자, 상기 제2단자, 상기 제3단자 및 상기 리셋단자로 0V가 입력되고, 상기 복수의 스테이지들의 상기 제3노드들이 0V로 동시에 방전되는, 구동회로.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서,상기 클럭신호가 입력되는 시점 이후 상기 시작신호가 입력되면, 상기 복수의 스테이지들 각각의 출력단자로부터 순차적으로 출력신호가 출력되고,상기 클럭신호가 입력되는 시점부터 상기 복수의 스테이지들 각각의 상기 리셋단자로 게이트-오프 전압의 리셋신호가 입력되는, 구동회로.</claim></claimInfo><claimInfo><claim>15. 제10항에 있어서,상기 제3트랜지스터는 P채널 트랜지스터이고,상기 제4트랜지스터는 N채널 트랜지스터인, 구동회로,</claim></claimInfo><claimInfo><claim>16. 제10항에 있어서,상기 복수의 스테이지들 각각은,상기 제2노드와 상기 출력단자 사이에 연결된 제1커패시터; 및상기 제3단자와 상기 제3노드 사이에 연결된 제2커패시터;를 더 포함하는 구동회로.</claim></claimInfo><claimInfo><claim>17. 복수의 클럭신호들을 출력하는 컨트롤러;복수의 전압들을 출력하는 전원공급회로; 및상기 복수의 클럭신호들 및 상기 복수의 전압들을 기초로 게이트신호를 출력하는 구동회로;를 포함하고,상기 구동회로는 복수의 스테이지들을 포함하고,상기 복수의 스테이지들 각각은,시작신호가 입력되는 제1단자와 제1노드에 연결되고, 클럭신호가 입력되는 클럭단자에 연결된 게이트를 포함하는 제1트랜지스터; 상기 제1노드와 제2노드 사이에 연결되고, 제1전압이 입력되는 제2단자에 연결된 게이트를 포함하는 제2트랜지스터; 제2전압이 입력되는 제3단자와 상기 제2단자 사이에 연결되고, 제3노드의 전압을 상기 제1노드 또는 상기 제2노드의 전압레벨을 반전한 전압으로 제어하는 인버터; 출력단자와 상기 제2단자 사이에 연결되고, 상기 제2노드에 연결된 게이트를 포함하는 풀다운트랜지스터; 상기 제3단자와 상기 출력단자 사이에 연결되고, 상기 제3노드에 연결된 게이트를 포함하는 풀업트랜지스터; 및상기 제2노드 또는 상기 제3노드를 리셋하는 리셋회로;를 포함하는, 전자장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 리셋회로는 상기 제3노드와 상기 제2단자 사이에 연결되고, 리셋단자에 연결된 게이트를 포함하는 제7트랜지스터;를 포함하는, 전자장치.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 리셋회로는 상기 제3노드와 상기 제2단자 사이에 연결되고, 리셋단자에 연결된 게이트를 포함하는 제7트랜지스터; 및상기 제3단자와 상기 제1노드 사이에 연결되고, 상기 리셋단자에 연결된 게이트를 포함하는 제8트랜지스터;를 포함하고,상기 제7트랜지스터와 상기 제8트랜지스터는 N채널 트랜지스터인, 전자장치.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서, 상기 리셋회로는 상기 제3노드와 제3전압이 입력되는 제4단자 사이에 연결되고, 리셋단자에 연결된 게이트를 포함하는 제7트랜지스터; 및상기 제3단자와 상기 제1노드 사이에 연결되고, 상기 리셋단자에 연결된 게이트를 포함하는 제8트랜지스터;를 포함하고,상기 제7트랜지스터와 상기 제8트랜지스터는 N채널 트랜지스터인, 전자장치.</claim></claimInfo><claimInfo><claim>21. 제17항에 있어서, 상기 리셋회로는 상기 제3노드와 상기 제2단자 사이에 연결되고, 제1리셋단자에 연결된 게이트를 포함하는 제7트랜지스터; 및상기 제3단자와 상기 제1노드 사이에 연결되고, 제2리셋단자에 연결된 게이트를 포함하는 제8트랜지스터;를 포함하고,상기 제7트랜지스터는 P채널 트랜지스터이고, 상기 제8트랜지스터는 N채널 트랜지스터이고, 상기 제7트랜지스터의 상기 리셋단자로 입력되는 제1리셋신호가 게이트-온 전압인 타이밍과 상기 제8트랜지스터의 상기 제2리셋단자로 입력되는 제2리셋신호가 게이트-온 전압인 타이밍이 동일한, 전자장치.</claim></claimInfo><claimInfo><claim>22. 프로세서로부터 온-동작 신호를 수신하고, 상기 온-동작 신호를 기초로 리셋신호를 출력하는 컨트롤러; 및상기 리셋신호를 입력받고 제어노드가 리셋되는 스테이지를 포함하는 구동회로;를 포함하고,상기 스테이지는,시작신호가 입력되는 제1단자와 제1노드에 연결되고, 클럭신호가 입력되는 클럭단자에 연결된 게이트를 포함하는 제1트랜지스터; 상기 제1노드와 제2노드 사이에 연결되고, 제1전압이 입력되는 제2단자에 연결된 게이트를 포함하는 제2트랜지스터; 제2전압이 입력되는 제3단자와 상기 제2단자 사이에 연결되고, 상기 제어노드의 전압을 상기 제1노드 또는 상기 제2노드의 전압레벨을 반전한 전압으로 제어하는 인버터; 출력단자와 상기 제2단자 사이에 연결되고, 상기 제2노드에 연결된 게이트를 포함하는 풀다운트랜지스터; 상기 제3단자와 상기 출력단자 사이에 연결되고, 상기 제어노드에 연결된 게이트를 포함하는 풀업트랜지스터; 및상기 제어노드와 상기 제2단자 사이에 연결되고, 상기 리셋신호가 입력되는 리셋단자에 연결된 게이트를 포함하는 리셋트랜지스터;를 포함하는, 전자장치.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서, 상기 스테이지는,상기 제3단자와 상기 제1노드 사이에 연결되고, 상기 리셋단자에 연결된 게이트를 포함하는 제2리셋트랜지스터;를 더 포함하고,상기 리셋트랜지스터와 상기 제2리셋트랜지스터는 N채널 트랜지스터인, 전자장치.</claim></claimInfo><claimInfo><claim>24. 제22항에 있어서, 상기 스테이지는,상기 제3단자와 상기 제1노드 사이에 연결되고, 제2리셋단자에 연결된 게이트를 포함하는 제2리셋트랜지스터;를 더 포함하고,상기 리셋트랜지스터는 P채널 트랜지스터이고, 상기 제2리셋트랜지스터는 N채널 트랜지스터이고, 상기 컨트롤러는 상기 리셋트랜지스터의 상기 리셋단자로 입력되는 리셋신호가 게이트-온 전압인 타이밍과 상기 제2리셋트랜지스터의 상기 제2리셋단자로 입력되는 제2리셋신호가 게이트-온 전압인 타이밍을 동일하게 제어하는, 전자장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Min Joo</engName><name>김민주</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KEUM, Nack Hyeon</engName><name>금낙현</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>BANG, Jeong Hun</engName><name>방정훈</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>PARK, Kwang Soon</engName><name>박광순</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Kyung Hoon</engName><name>김경훈</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>YUN, Eseudeo</engName><name>윤에스더</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, *층, **층, **층, **층(도곡동, 대림아크로텔)</address><code>920051000028</code><country>대한민국</country><engName>Y.P.LEE,MOCK&amp;PARTNERS</engName><name>리앤목특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2024.02.23</priorityApplicationDate><priorityApplicationNumber>1020240026260</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.08.07</receiptDate><receiptNumber>1-1-2024-0861840-63</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240105708.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930f176f371e30f34709be56dd5c4be9eae02623cd29cffe517c3ad162d0d26da59cde3701970a8c4670b22944ff0a0c1bd2cb8ca64d7af0fb</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf881899b93e5ec2c32e7801a01aba4a81c2c3311b44d534223c4b3c20ad46bd1a38fc69c5fd62af70f9e931dd9fb3140bd66e2a37e0423043</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>