Fitter report for image
Sun Oct 25 10:47:54 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |image|altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ALTSYNCRAM
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Estimated Delay Added for Hold Timing Summary
 39. Estimated Delay Added for Hold Timing Details
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Oct 25 10:47:54 2020           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; image                                           ;
; Top-level Entity Name              ; image                                           ;
; Family                             ; Cyclone III                                     ;
; Device                             ; EP3C16Q240C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 947 / 15,408 ( 6 % )                            ;
;     Total combinational functions  ; 930 / 15,408 ( 6 % )                            ;
;     Dedicated logic registers      ; 296 / 15,408 ( 2 % )                            ;
; Total registers                    ; 296                                             ;
; Total pins                         ; 35 / 161 ( 22 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 196,696 / 516,096 ( 38 % )                      ;
; Embedded Multiplier 9-bit elements ; 8 / 112 ( 7 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16Q240C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 3.18        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  36.4%      ;
;     Processors 5-8         ;  27.3%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; TX       ; Missing drive strength and slew rate ;
; LED[0]   ; Missing drive strength and slew rate ;
; LED[1]   ; Missing drive strength and slew rate ;
; LED[2]   ; Missing drive strength and slew rate ;
; LED[3]   ; Missing drive strength and slew rate ;
; LED[4]   ; Missing drive strength and slew rate ;
; LED[5]   ; Missing drive strength and slew rate ;
; LED[6]   ; Missing drive strength and slew rate ;
; LED[7]   ; Missing drive strength and slew rate ;
; LED[8]   ; Missing drive strength and slew rate ;
; LED[9]   ; Missing drive strength and slew rate ;
; LED[10]  ; Missing drive strength and slew rate ;
; LED[11]  ; Missing drive strength and slew rate ;
; LED[12]  ; Missing drive strength and slew rate ;
; LED[13]  ; Missing drive strength and slew rate ;
; LED[14]  ; Missing drive strength and slew rate ;
; LED[15]  ; Missing drive strength and slew rate ;
; BL       ; Missing drive strength and slew rate ;
; RES      ; Missing drive strength and slew rate ;
; CS       ; Missing drive strength and slew rate ;
; DC       ; Missing drive strength and slew rate ;
; SDA      ; Missing drive strength and slew rate ;
; SCL      ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1353 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1353 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1343    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/willy7086/Desktop/Quartus/VHDL/image/output_files/image.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 947 / 15,408 ( 6 % )       ;
;     -- Combinational with no register       ; 651                        ;
;     -- Register only                        ; 17                         ;
;     -- Combinational with a register        ; 279                        ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 448                        ;
;     -- 3 input functions                    ; 156                        ;
;     -- <=2 input functions                  ; 326                        ;
;     -- Register only                        ; 17                         ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 708                        ;
;     -- arithmetic mode                      ; 222                        ;
;                                             ;                            ;
; Total registers*                            ; 296 / 16,138 ( 2 % )       ;
;     -- Dedicated logic registers            ; 296 / 15,408 ( 2 % )       ;
;     -- I/O registers                        ; 0 / 730 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 76 / 963 ( 8 % )           ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 35 / 161 ( 22 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )              ;
;                                             ;                            ;
; Global signals                              ; 7                          ;
; M9Ks                                        ; 25 / 56 ( 45 % )           ;
; Total block memory bits                     ; 196,696 / 516,096 ( 38 % ) ;
; Total block memory implementation bits      ; 230,400 / 516,096 ( 45 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 7 / 20 ( 35 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%               ;
; Peak interconnect usage (total/H/V)         ; 11% / 10% / 11%            ;
; Maximum fan-out                             ; 180                        ;
; Highest non-global fan-out                  ; 85                         ;
; Total fan-out                               ; 4447                       ;
; Average fan-out                             ; 3.27                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 947 / 15408 ( 6 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 651                 ; 0                              ;
;     -- Register only                        ; 17                  ; 0                              ;
;     -- Combinational with a register        ; 279                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 448                 ; 0                              ;
;     -- 3 input functions                    ; 156                 ; 0                              ;
;     -- <=2 input functions                  ; 326                 ; 0                              ;
;     -- Register only                        ; 17                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 708                 ; 0                              ;
;     -- arithmetic mode                      ; 222                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 296                 ; 0                              ;
;     -- Dedicated logic registers            ; 296 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 76 / 963 ( 8 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 35                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 112 ( 7 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 196696              ; 0                              ;
; Total RAM block bits                        ; 230400              ; 0                              ;
; M9K                                         ; 25 / 56 ( 44 % )    ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 7 / 24 ( 29 % )     ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 4593                ; 5                              ;
;     -- Registered Connections               ; 2085                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 12                  ; 0                              ;
;     -- Output Ports                         ; 23                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; RX        ; 37    ; 2        ; 0            ; 12           ; 21           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW        ; 117   ; 4        ; 37           ; 0            ; 7            ; 22                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[0] ; 56    ; 2        ; 0            ; 3            ; 0            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[1] ; 57    ; 2        ; 0            ; 3            ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[2] ; 63    ; 3        ; 3            ; 0            ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[3] ; 64    ; 3        ; 5            ; 0            ; 28           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[4] ; 65    ; 3        ; 5            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[5] ; 68    ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[6] ; 69    ; 3        ; 5            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; dipsw1[7] ; 70    ; 3        ; 7            ; 0            ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; fin       ; 31    ; 1        ; 0            ; 14           ; 0            ; 180                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; nReset    ; 99    ; 4        ; 26           ; 0            ; 21           ; 128                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; BL      ; 131   ; 5        ; 41           ; 5            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CS      ; 133   ; 5        ; 41           ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DC      ; 135   ; 5        ; 41           ; 9            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]  ; 114   ; 4        ; 37           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[10] ; 101   ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[11] ; 100   ; 4        ; 26           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[12] ; 94    ; 4        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[13] ; 95    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[14] ; 93    ; 4        ; 23           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[15] ; 87    ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]  ; 113   ; 4        ; 35           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]  ; 112   ; 4        ; 35           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]  ; 111   ; 4        ; 35           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[4]  ; 110   ; 4        ; 35           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[5]  ; 108   ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[6]  ; 107   ; 4        ; 30           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[7]  ; 106   ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[8]  ; 103   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[9]  ; 102   ; 4        ; 26           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; RES     ; 139   ; 5        ; 41           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SCL     ; 145   ; 5        ; 41           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDA     ; 143   ; 5        ; 41           ; 13           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TX      ; 38    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 12       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 14       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 17       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 23       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 24       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 25       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 30       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 145      ; DIFFIO_R21p, DEV_CLRn       ; Use as regular IO        ; SCL                     ; Dual Purpose Pin          ;
; 153      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 155      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 157      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 158      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 162      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 16 ( 31 % )  ; 2.5V          ; --           ;
; 2        ; 4 / 17 ( 24 % )  ; 2.5V          ; --           ;
; 3        ; 7 / 22 ( 32 % )  ; 2.5V          ; --           ;
; 4        ; 17 / 24 ( 71 % ) ; 2.5V          ; --           ;
; 5        ; 6 / 19 ( 32 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 17 ( 6 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 24 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 3        ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 6        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 7        ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 8        ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 10       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 15       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 16       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 19       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 20       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 21       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 22       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 24       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 29       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ; 38         ; 1        ; fin                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 33       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 34       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 49         ; 2        ; RX                                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ; 50         ; 2        ; TX                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 40       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 42       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 43       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 44       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 45       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 46       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 47       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 50       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 51       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 52       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 53       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 56       ; 82         ; 2        ; dipsw1[0]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 57       ; 83         ; 2        ; dipsw1[1]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 59       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 96         ; 3        ; dipsw1[2]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 98         ; 3        ; dipsw1[3]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 99         ; 3        ; dipsw1[4]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 67       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 101        ; 3        ; dipsw1[5]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 102        ; 3        ; dipsw1[6]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 103        ; 3        ; dipsw1[7]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 72       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 73       ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 74       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 77       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 78       ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 79       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 81       ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 82       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 83       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 84       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 85       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 86       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 87       ; 131        ; 3        ; LED[15]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 89       ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 91       ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ; 138        ; 4        ; LED[14]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 94       ; 139        ; 4        ; LED[12]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 141        ; 4        ; LED[13]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 97       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 99       ; 144        ; 4        ; nReset                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 145        ; 4        ; LED[11]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 101      ; 146        ; 4        ; LED[10]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 102      ; 147        ; 4        ; LED[9]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 103      ; 148        ; 4        ; LED[8]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 105      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ; 154        ; 4        ; LED[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 107      ; 155        ; 4        ; LED[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 108      ; 156        ; 4        ; LED[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 109      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 110      ; 163        ; 4        ; LED[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 164        ; 4        ; LED[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 165        ; 4        ; LED[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 167        ; 4        ; LED[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 168        ; 4        ; LED[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 117      ; 171        ; 4        ; SW                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 119      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 120      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 121      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 124      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 125      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 127      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 128      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 129      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 130      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ; 190        ; 5        ; BL                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 132      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 133      ; 194        ; 5        ; CS                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 135      ; 203        ; 5        ; DC                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 137      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 138      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 208        ; 5        ; RES                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 141      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 142      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 143      ; 215        ; 5        ; SDA                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 145      ; 217        ; 5        ; SCL                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 147      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 148      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 149      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 150      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 151      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 158      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 160      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 161      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 162      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 164      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 165      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 166      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 167      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 168      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 169      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 170      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 171      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 172      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 174      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 175      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 176      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 177      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 178      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 179      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 182      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 183      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 184      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 185      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 186      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 187      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 188      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 189      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 190      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 192      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 193      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 195      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 196      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 197      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 198      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 199      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 200      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 201      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 202      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 203      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 204      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 207      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 208      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 209      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 212      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 214      ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 215      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 217      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 218      ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 219      ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 220      ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 221      ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 222      ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 223      ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 224      ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 225      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 226      ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 227      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 229      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 230      ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 231      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 232      ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 233      ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 234      ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 235      ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 236      ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 237      ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 238      ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 239      ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 240      ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                     ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
; |image                                       ; 947 (50)    ; 296 (39)                  ; 0 (0)         ; 196696      ; 25   ; 8            ; 0       ; 4         ; 35   ; 0            ; 651 (11)     ; 17 (4)            ; 279 (35)         ; |image                                                                                                  ; work         ;
;    |LCD_DRV:u3|                              ; 381 (365)   ; 94 (91)                   ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 287 (274)    ; 9 (7)             ; 85 (85)          ; |image|LCD_DRV:u3                                                                                       ; work         ;
;       |cmd_rom:u1|                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |image|LCD_DRV:u3|cmd_rom:u1                                                                            ; work         ;
;       |raminfr:u2|                           ; 10 (0)      ; 2 (0)                     ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (0)             ; 1 (0)            ; |image|LCD_DRV:u3|raminfr:u2                                                                            ; work         ;
;          |altsyncram:RAM_rtl_0|              ; 10 (0)      ; 2 (0)                     ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (0)             ; 1 (0)            ; |image|LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0                                                       ; work         ;
;             |altsyncram_fh41:auto_generated| ; 10 (2)      ; 2 (2)                     ; 0 (0)         ; 196608      ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 1 (1)             ; 1 (1)            ; |image|LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated                        ; work         ;
;                |decode_67a:rden_decode|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |image|LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode ; work         ;
;                |decode_dra:decode3|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |image|LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3     ; work         ;
;       |up_mdu5:u0|                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |image|LCD_DRV:u3|up_mdu5:u0                                                                            ; work         ;
;    |altsyncram:Serial_available_rtl_0|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |image|altsyncram:Serial_available_rtl_0                                                                ; work         ;
;       |altsyncram_6sg1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 88          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |image|altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated                                 ; work         ;
;    |lcdControl:u2|                           ; 305 (305)   ; 88 (88)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 217 (217)    ; 2 (2)             ; 86 (86)          ; |image|lcdControl:u2                                                                                    ; work         ;
;    |uart:u7|                                 ; 211 (183)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 136 (108)    ; 2 (2)             ; 73 (73)          ; |image|uart:u7                                                                                          ; work         ;
;       |lpm_mult:Mult0|                       ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |image|uart:u7|lpm_mult:Mult0                                                                           ; work         ;
;          |mult_fft:auto_generated|           ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |image|uart:u7|lpm_mult:Mult0|mult_fft:auto_generated                                                   ; work         ;
;       |lpm_mult:Mult1|                       ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; |image|uart:u7|lpm_mult:Mult1                                                                           ; work         ;
;          |mult_fft:auto_generated|           ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |image|uart:u7|lpm_mult:Mult1|mult_fft:auto_generated                                                   ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; TX        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[8]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[9]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[10]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[11]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[12]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[13]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[14]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED[15]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BL        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RES       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DC        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDA       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SCL       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; dipsw1[4] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; dipsw1[5] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; dipsw1[6] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; dipsw1[7] ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; RX        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; nReset    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; fin       ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; SW        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[2] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[3] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; dipsw1[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                     ;
+--------------------------------------+-------------------+---------+
; Source Pin / Fanout                  ; Pad To Core Index ; Setting ;
+--------------------------------------+-------------------+---------+
; dipsw1[4]                            ;                   ;         ;
; dipsw1[5]                            ;                   ;         ;
; dipsw1[6]                            ;                   ;         ;
; dipsw1[7]                            ;                   ;         ;
; RX                                   ;                   ;         ;
;      - uart:u7|inserial[0]~0         ; 1                 ; 6       ;
;      - uart:u7|inserial[1]~1         ; 1                 ; 6       ;
;      - uart:u7|inserial[2]~2         ; 1                 ; 6       ;
;      - uart:u7|inserial[3]~3         ; 1                 ; 6       ;
;      - uart:u7|inserial[4]~4         ; 1                 ; 6       ;
;      - uart:u7|inserial[5]~5         ; 1                 ; 6       ;
;      - uart:u7|inserial[6]~6         ; 1                 ; 6       ;
;      - uart:u7|inserial[7]~7         ; 1                 ; 6       ;
;      - uart:u7|Receive~0             ; 1                 ; 6       ;
;      - uart:u7|Decoder0~34           ; 1                 ; 6       ;
;      - uart:u7|Decoder0~3            ; 1                 ; 6       ;
;      - uart:u7|Decoder0~30           ; 1                 ; 6       ;
; nReset                               ;                   ;         ;
;      - LCD_DRV:u3|SDA~1              ; 0                 ; 6       ;
;      - LCD_DRV:u3|bit_cnt[2]~0       ; 0                 ; 6       ;
;      - LCD_DRV:u3|RGB_data[7]~2      ; 0                 ; 6       ;
;      - LCD_DRV:u3|fsm_back[0]~10     ; 0                 ; 6       ;
;      - LCD_DRV:u3|fsm_back2[0]~0     ; 0                 ; 6       ;
;      - LCD_DRV:u3|hi_lo~0            ; 0                 ; 6       ;
;      - LCD_DRV:u3|fsm_back[2]~12     ; 0                 ; 6       ;
;      - LCD_DRV:u3|fsm_back[3]~17     ; 0                 ; 6       ;
;      - LCD_DRV:u3|we2~0              ; 0                 ; 6       ;
;      - LCD_DRV:u3|we2~2              ; 0                 ; 6       ;
;      - LCD_DRV:u3|di2[0]~4           ; 0                 ; 6       ;
;      - lcdControl:u2|lcd_color[0]~19 ; 0                 ; 6       ;
;      - lcdControl:u2|lcd_color[0]~20 ; 0                 ; 6       ;
;      - LCD_DRV:u3|fsm_back[4]~21     ; 0                 ; 6       ;
; fin                                  ;                   ;         ;
; SW                                   ;                   ;         ;
;      - lcdControl:u2|lcd_write~0     ; 0                 ; 6       ;
;      - lcdControl:u2|lcd_show~1      ; 0                 ; 6       ;
;      - lcdControl:u2|fsm~0           ; 0                 ; 6       ;
;      - lcdControl:u2|fsm[6]~15       ; 0                 ; 6       ;
;      - lcdControl:u2|fsm[6]~16       ; 0                 ; 6       ;
;      - lcdControl:u2|fsm~20          ; 0                 ; 6       ;
;      - lcdControl:u2|fsm[6]~25       ; 0                 ; 6       ;
;      - lcdControl:u2|fsm[5]~30       ; 0                 ; 6       ;
;      - lcdControl:u2|fsm[5]~35       ; 0                 ; 6       ;
;      - lcdControl:u2|fsm~38          ; 0                 ; 6       ;
;      - lcdControl:u2|fsm~48          ; 0                 ; 6       ;
;      - lcdControl:u2|fsm~52          ; 0                 ; 6       ;
;      - lcdControl:u2|delay_1[19]~34  ; 0                 ; 6       ;
;      - lcdControl:u2|delay_1[19]~45  ; 0                 ; 6       ;
;      - lcdControl:u2|fsm~54          ; 0                 ; 6       ;
;      - lcdControl:u2|fsm~55          ; 0                 ; 6       ;
;      - lcdControl:u2|fsm~56          ; 0                 ; 6       ;
;      - lcdControl:u2|fsm~58          ; 0                 ; 6       ;
;      - lcdControl:u2|fsm~59          ; 0                 ; 6       ;
;      - lcdControl:u2|fsm[7]~60       ; 0                 ; 6       ;
;      - lcdControl:u2|lcd_color[0]~19 ; 0                 ; 6       ;
;      - lcdControl:u2|lcd_color[0]~20 ; 0                 ; 6       ;
; dipsw1[2]                            ;                   ;         ;
;      - lcdControl:u2|Equal0~0        ; 0                 ; 6       ;
;      - lcdControl:u2|fsm[6]~24       ; 0                 ; 6       ;
;      - lcdControl:u2|Equal3~0        ; 0                 ; 6       ;
;      - lcdControl:u2|fsm~57          ; 0                 ; 6       ;
;      - lcdControl:u2|Equal4~0        ; 0                 ; 6       ;
; dipsw1[3]                            ;                   ;         ;
;      - lcdControl:u2|Equal0~0        ; 0                 ; 6       ;
;      - lcdControl:u2|fsm[6]~24       ; 0                 ; 6       ;
;      - lcdControl:u2|Equal3~0        ; 0                 ; 6       ;
;      - lcdControl:u2|fsm~57          ; 0                 ; 6       ;
;      - lcdControl:u2|Equal4~0        ; 0                 ; 6       ;
; dipsw1[0]                            ;                   ;         ;
;      - lcdControl:u2|fsm~0           ; 0                 ; 6       ;
;      - lcdControl:u2|fsm[6]~24       ; 0                 ; 6       ;
;      - lcdControl:u2|Equal3~0        ; 0                 ; 6       ;
;      - lcdControl:u2|fsm~38          ; 0                 ; 6       ;
;      - lcdControl:u2|Equal0~1        ; 0                 ; 6       ;
;      - lcdControl:u2|fsm~57          ; 0                 ; 6       ;
;      - lcdControl:u2|Equal4~0        ; 0                 ; 6       ;
; dipsw1[1]                            ;                   ;         ;
;      - lcdControl:u2|fsm~0           ; 1                 ; 6       ;
;      - lcdControl:u2|fsm[6]~24       ; 1                 ; 6       ;
;      - lcdControl:u2|Equal3~0        ; 1                 ; 6       ;
;      - lcdControl:u2|Equal0~1        ; 1                 ; 6       ;
;      - lcdControl:u2|fsm~57          ; 1                 ; 6       ;
;      - lcdControl:u2|Equal4~0        ; 1                 ; 6       ;
+--------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; FD[22]                                                                                                            ; FF_X10_Y19_N21     ; 13      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; LCD_DRV:u3|Mux6~0                                                                                                 ; LCCOMB_X21_Y14_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|RGB_data[7]~3                                                                                          ; LCCOMB_X22_Y12_N22 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|a2[0]~5                                                                                                ; LCCOMB_X20_Y14_N28 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|address[8]~3                                                                                           ; LCCOMB_X20_Y13_N20 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|bit_cnt[2]~1                                                                                           ; LCCOMB_X22_Y11_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|delay_1[24]~63                                                                                         ; LCCOMB_X22_Y16_N0  ; 25      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|delay_1[24]~64                                                                                         ; LCCOMB_X22_Y16_N10 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|di2[0]~5                                                                                               ; LCCOMB_X23_Y11_N6  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|fsm[1]                                                                                                 ; FF_X22_Y14_N17     ; 52      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|fsm_back[0]~11                                                                                         ; LCCOMB_X19_Y14_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode225w[2]~0 ; LCCOMB_X21_Y14_N24 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode234w[2]~0 ; LCCOMB_X21_Y14_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode243w[2]~0 ; LCCOMB_X21_Y14_N8  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~0     ; LCCOMB_X21_Y14_N14 ; 6       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~1     ; LCCOMB_X21_Y14_N4  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode186w[2]~0     ; LCCOMB_X21_Y14_N18 ; 6       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode194w[2]~0     ; LCCOMB_X21_Y14_N10 ; 6       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode202w[2]~0     ; LCCOMB_X21_Y14_N2  ; 6       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; LCD_DRV:u3|up_mdu5:u0|fout                                                                                        ; FF_X19_Y28_N31     ; 91      ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; Serial~1                                                                                                          ; LCCOMB_X24_Y4_N24  ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fin                                                                                                               ; PIN_31             ; 180     ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; lcdControl:u2|LessThan0~4                                                                                         ; LCCOMB_X17_Y10_N0  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|address_end[14]~0                                                                                   ; LCCOMB_X19_Y11_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|delay_1[19]~37                                                                                      ; LCCOMB_X23_Y10_N6  ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|delay_1[19]~45                                                                                      ; LCCOMB_X24_Y13_N2  ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|fsm[1]                                                                                              ; FF_X16_Y12_N17     ; 58      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|fsm[3]                                                                                              ; FF_X15_Y12_N15     ; 74      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|fsm[4]                                                                                              ; FF_X17_Y13_N15     ; 61      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|fsm_back2[0]~4                                                                                      ; LCCOMB_X16_Y14_N18 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|fsm_back[0]~6                                                                                       ; LCCOMB_X16_Y14_N8  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|lcd_address[0]~43                                                                                   ; LCCOMB_X17_Y11_N20 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|lcd_address[7]~37                                                                                   ; LCCOMB_X16_Y11_N4  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; lcdControl:u2|lcd_color[0]~20                                                                                     ; LCCOMB_X23_Y8_N20  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; nReset                                                                                                            ; PIN_99             ; 114     ; Async. clear               ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; uart:u7|Decoder0~34                                                                                               ; LCCOMB_X23_Y4_N30  ; 4       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; uart:u7|Equal1~0                                                                                                  ; LCCOMB_X12_Y19_N28 ; 5       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; uart:u7|FD[24]                                                                                                    ; FF_X11_Y19_N23     ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; uart:u7|countE1                                                                                                   ; LCCOMB_X22_Y10_N28 ; 33      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; uart:u7|countE1                                                                                                   ; LCCOMB_X22_Y10_N28 ; 20      ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; uart:u7|uck1                                                                                                      ; FF_X22_Y10_N27     ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; uart:u7|uck2                                                                                                      ; FF_X36_Y2_N11      ; 5       ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                            ;
+----------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                       ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; FD[22]                     ; FF_X10_Y19_N21     ; 13      ; 8                                    ; Global Clock         ; GCLK0            ; --                        ;
; LCD_DRV:u3|up_mdu5:u0|fout ; FF_X19_Y28_N31     ; 91      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; fin                        ; PIN_31             ; 180     ; 38                                   ; Global Clock         ; GCLK4            ; --                        ;
; nReset                     ; PIN_99             ; 114     ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; uart:u7|countE1            ; LCCOMB_X22_Y10_N28 ; 20      ; 4                                    ; Global Clock         ; GCLK19           ; --                        ;
; uart:u7|uck1               ; FF_X22_Y10_N27     ; 12      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; uart:u7|uck2               ; FF_X36_Y2_N11      ; 5       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+----------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                              ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------+---------+
; LCD_DRV:u3|fsm[3]                                                                                                 ; 85      ;
; LCD_DRV:u3|fsm[5]                                                                                                 ; 82      ;
; lcdControl:u2|fsm[3]                                                                                              ; 74      ;
; lcdControl:u2|fsm[4]                                                                                              ; 61      ;
; LCD_DRV:u3|fsm[4]                                                                                                 ; 61      ;
; lcdControl:u2|fsm[6]                                                                                              ; 60      ;
; lcdControl:u2|fsm[1]                                                                                              ; 58      ;
; lcdControl:u2|fsm[0]                                                                                              ; 57      ;
; LCD_DRV:u3|fsm[0]                                                                                                 ; 56      ;
; lcdControl:u2|fsm[5]                                                                                              ; 52      ;
; LCD_DRV:u3|fsm[1]                                                                                                 ; 52      ;
; LCD_DRV:u3|fsm[2]                                                                                                 ; 50      ;
; lcdControl:u2|fsm[2]                                                                                              ; 48      ;
; LCD_DRV:u3|address[1]                                                                                             ; 36      ;
; LCD_DRV:u3|address[0]                                                                                             ; 36      ;
; LCD_DRV:u3|address[2]                                                                                             ; 33      ;
; uart:u7|countE1                                                                                                   ; 32      ;
; LCD_DRV:u3|bit_cnt[0]                                                                                             ; 32      ;
; uart:u7|LessThan0~8                                                                                               ; 27      ;
; uart:u7|LessThan1~7                                                                                               ; 27      ;
; lcdControl:u2|delay_1[19]~45                                                                                      ; 26      ;
; lcdControl:u2|delay_1[19]~37                                                                                      ; 26      ;
; lcdControl:u2|fsm[7]                                                                                              ; 26      ;
; LCD_DRV:u3|delay_1[24]~64                                                                                         ; 25      ;
; LCD_DRV:u3|delay_1[24]~63                                                                                         ; 25      ;
; LCD_DRV:u3|a2[12]                                                                                                 ; 24      ;
; LCD_DRV:u3|a2[11]                                                                                                 ; 24      ;
; LCD_DRV:u3|a2[10]                                                                                                 ; 24      ;
; LCD_DRV:u3|a2[9]                                                                                                  ; 24      ;
; LCD_DRV:u3|a2[8]                                                                                                  ; 24      ;
; LCD_DRV:u3|a2[7]                                                                                                  ; 24      ;
; LCD_DRV:u3|a2[6]                                                                                                  ; 24      ;
; LCD_DRV:u3|a2[5]                                                                                                  ; 24      ;
; LCD_DRV:u3|a2[4]                                                                                                  ; 24      ;
; LCD_DRV:u3|a2[3]                                                                                                  ; 24      ;
; LCD_DRV:u3|a2[2]                                                                                                  ; 24      ;
; LCD_DRV:u3|a2[1]                                                                                                  ; 24      ;
; LCD_DRV:u3|a2[0]                                                                                                  ; 24      ;
; SW~input                                                                                                          ; 22      ;
; LCD_DRV:u3|address[3]                                                                                             ; 21      ;
; LCD_DRV:u3|address[4]                                                                                             ; 20      ;
; LCD_DRV:u3|lcd_busy                                                                                               ; 19      ;
; LCD_DRV:u3|bit_cnt[2]                                                                                             ; 18      ;
; LCD_DRV:u3|bit_cnt[1]                                                                                             ; 17      ;
; LCD_DRV:u3|a2[0]~5                                                                                                ; 15      ;
; lcdControl:u2|LessThan0~4                                                                                         ; 15      ;
; lcdControl:u2|lcd_address[0]~43                                                                                   ; 15      ;
; lcdControl:u2|lcd_address[7]~37                                                                                   ; 15      ;
; LCD_DRV:u3|address[8]~3                                                                                           ; 15      ;
; LCD_DRV:u3|Equal0~4                                                                                               ; 15      ;
; nReset~input                                                                                                      ; 14      ;
; LCD_DRV:u3|hi_lo                                                                                                  ; 14      ;
; RX~input                                                                                                          ; 12      ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|address_reg_a[1]                        ; 12      ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|address_reg_a[0]                        ; 12      ;
; lcdControl:u2|lcd_write                                                                                           ; 12      ;
; LCD_DRV:u3|Equal1~1                                                                                               ; 11      ;
; uart:u7|\Receive:ii1[3]                                                                                           ; 11      ;
; LCD_DRV:u3|fsm_back[4]                                                                                            ; 10      ;
; uart:u7|\Receive:ii1[1]                                                                                           ; 10      ;
; LCD_DRV:u3|a2[14]                                                                                                 ; 9       ;
; LCD_DRV:u3|a2[13]                                                                                                 ; 9       ;
; uart:u7|\Receive:ii1[0]                                                                                           ; 9       ;
; LCD_DRV:u3|address[5]                                                                                             ; 8       ;
; LCD_DRV:u3|address[6]                                                                                             ; 8       ;
; uart:u7|\Receive:ii1[2]                                                                                           ; 8       ;
; dipsw1[0]~input                                                                                                   ; 7       ;
; lcdControl:u2|fsm_back[0]~6                                                                                       ; 7       ;
; lcdControl:u2|fsm[6]~24                                                                                           ; 7       ;
; lcdControl:u2|delaytime[2]                                                                                        ; 7       ;
; lcdControl:u2|Mux32~0                                                                                             ; 7       ;
; lcdControl:u2|Mux42~0                                                                                             ; 7       ;
; uart:u7|ii1~1                                                                                                     ; 7       ;
; dipsw1[1]~input                                                                                                   ; 6       ;
; lcdControl:u2|lcd_color[0]~20                                                                                     ; 6       ;
; LCD_DRV:u3|di2[0]~5                                                                                               ; 6       ;
; lcdControl:u2|LessThan1~25                                                                                        ; 6       ;
; lcdControl:u2|fsm_back2[0]~4                                                                                      ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode234w[2]~0 ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode194w[2]~0     ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode243w[2]~0 ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode202w[2]~0     ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~1     ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode173w[2]~0     ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_67a:rden_decode|w_anode225w[2]~0 ; 6       ;
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|decode_dra:decode3|w_anode186w[2]~0     ; 6       ;
; lcdControl:u2|LessThan2~4                                                                                         ; 6       ;
; LCD_DRV:u3|RGB_data[7]~3                                                                                          ; 6       ;
; LCD_DRV:u3|fsm_back[3]                                                                                            ; 6       ;
; LCD_DRV:u3|fsm_back[2]                                                                                            ; 6       ;
; lcdControl:u2|lcd_show                                                                                            ; 6       ;
; LCD_DRV:u3|LessThan1~6                                                                                            ; 6       ;
; LCD_DRV:u3|RGB_data[7]~0                                                                                          ; 6       ;
; \Serial:Serial_count[0]                                                                                           ; 6       ;
; uart:u7|ii2[0]                                                                                                    ; 6       ;
; lcdControl:u2|lcd_address[13]                                                                                     ; 6       ;
; dipsw1[3]~input                                                                                                   ; 5       ;
; dipsw1[2]~input                                                                                                   ; 5       ;
; lcdControl:u2|lcd_color[0]~19                                                                                     ; 5       ;
; lcdControl:u2|fsm[6]~11                                                                                           ; 5       ;
; lcdControl:u2|fsm~2                                                                                               ; 5       ;
; LCD_DRV:u3|we2                                                                                                    ; 5       ;
; lcdControl:u2|LessThan2~8                                                                                         ; 5       ;
; LCD_DRV:u3|LessThan2~0                                                                                            ; 5       ;
; Equal0~1                                                                                                          ; 5       ;
; Equal0~0                                                                                                          ; 5       ;
; Serial~0                                                                                                          ; 5       ;
; \Serial:Serial_count[1]                                                                                           ; 5       ;
; uart:u7|Equal1~0                                                                                                  ; 5       ;
; uart:u7|ii2[1]                                                                                                    ; 5       ;
; uart:u7|countE2                                                                                                   ; 5       ;
; uart:u7|inserial[5]                                                                                               ; 5       ;
; uart:u7|inserial[4]                                                                                               ; 5       ;
; uart:u7|inserial[3]                                                                                               ; 5       ;
; uart:u7|inserial[2]                                                                                               ; 5       ;
; uart:u7|inserial[1]                                                                                               ; 5       ;
; uart:u7|inserial[0]                                                                                               ; 5       ;
; lcdControl:u2|addr[13]                                                                                            ; 5       ;
; lcdControl:u2|addr[12]                                                                                            ; 5       ;
; lcdControl:u2|addr[14]                                                                                            ; 5       ;
; LCD_DRV:u3|fsm_back[1]                                                                                            ; 5       ;
; LCD_DRV:u3|delay_1[21]                                                                                            ; 5       ;
; LCD_DRV:u3|fsm_back[0]                                                                                            ; 5       ;
; lcdControl:u2|Equal5~4                                                                                            ; 4       ;
; LCD_DRV:u3|di2[5]                                                                                                 ; 4       ;
; LCD_DRV:u3|di2[3]                                                                                                 ; 4       ;
; LCD_DRV:u3|di2[0]                                                                                                 ; 4       ;
; LCD_DRV:u3|di2[4]                                                                                                 ; 4       ;
; LCD_DRV:u3|di2[1]                                                                                                 ; 4       ;
; LCD_DRV:u3|di2[2]                                                                                                 ; 4       ;
; lcdControl:u2|LessThan2~9                                                                                         ; 4       ;
; lcdControl:u2|LessThan2~7                                                                                         ; 4       ;
; lcdControl:u2|LessThan2~6                                                                                         ; 4       ;
; lcdControl:u2|LessThan2~5                                                                                         ; 4       ;
; LCD_DRV:u3|LessThan0~7                                                                                            ; 4       ;
; LCD_DRV:u3|address[12]                                                                                            ; 4       ;
; LCD_DRV:u3|address[14]                                                                                            ; 4       ;
; \display:i[1]                                                                                                     ; 4       ;
; \display:i[2]                                                                                                     ; 4       ;
; \display:i[3]                                                                                                     ; 4       ;
; \display:i[0]                                                                                                     ; 4       ;
; \Serial:Serial_count[2]                                                                                           ; 4       ;
; uart:u7|Decoder0~34                                                                                               ; 4       ;
; uart:u7|ii2[2]                                                                                                    ; 4       ;
; uart:u7|ii2[3]                                                                                                    ; 4       ;
; uart:u7|inserial[7]                                                                                               ; 4       ;
; uart:u7|inserial[6]                                                                                               ; 4       ;
; LCD_DRV:u3|delay_1[19]                                                                                            ; 4       ;
; LCD_DRV:u3|delay_1[18]                                                                                            ; 4       ;
; uart:u7|Decoder0~3                                                                                                ; 3       ;
; lcdControl:u2|fsm[5]~28                                                                                           ; 3       ;
; lcdControl:u2|fsm[6]~12                                                                                           ; 3       ;
; lcdControl:u2|Equal0~0                                                                                            ; 3       ;
; LCD_DRV:u3|di2[0]~3                                                                                               ; 3       ;
; LCD_DRV:u3|Mux53~1                                                                                                ; 3       ;
; LCD_DRV:u3|bit_cnt[2]~1                                                                                           ; 3       ;
; LCD_DRV:u3|Mux53~0                                                                                                ; 3       ;
; LCD_DRV:u3|Mux4~6                                                                                                 ; 3       ;
; LCD_DRV:u3|Mux106~1                                                                                               ; 3       ;
; LCD_DRV:u3|di2[0]~2                                                                                               ; 3       ;
; LCD_DRV:u3|Mux7~2                                                                                                 ; 3       ;
; LCD_DRV:u3|address[7]                                                                                             ; 3       ;
; LCD_DRV:u3|address[8]                                                                                             ; 3       ;
; LCD_DRV:u3|address[9]                                                                                             ; 3       ;
; LCD_DRV:u3|address[10]                                                                                            ; 3       ;
; LCD_DRV:u3|address[11]                                                                                            ; 3       ;
; LCD_DRV:u3|address[13]                                                                                            ; 3       ;
; LCD_DRV:u3|address[15]                                                                                            ; 3       ;
; FD[0]                                                                                                             ; 3       ;
; \Serial:Serial_count[3]                                                                                           ; 3       ;
; LCD_DRV:u3|SDA~1                                                                                                  ; 3       ;
; LCD_DRV:u3|SCL                                                                                                    ; 3       ;
; lcdControl:u2|addr[10]                                                                                            ; 3       ;
; lcdControl:u2|addr[9]                                                                                             ; 3       ;
; lcdControl:u2|addr[7]                                                                                             ; 3       ;
; lcdControl:u2|addr[6]                                                                                             ; 3       ;
; lcdControl:u2|addr[5]                                                                                             ; 3       ;
; lcdControl:u2|addr[4]                                                                                             ; 3       ;
; lcdControl:u2|addr[3]                                                                                             ; 3       ;
; lcdControl:u2|addr[2]                                                                                             ; 3       ;
; lcdControl:u2|addr[1]                                                                                             ; 3       ;
; lcdControl:u2|addr[0]                                                                                             ; 3       ;
; lcdControl:u2|addr[11]                                                                                            ; 3       ;
; lcdControl:u2|addr[8]                                                                                             ; 3       ;
; lcdControl:u2|lcd_address[10]                                                                                     ; 3       ;
; lcdControl:u2|lcd_address[9]                                                                                      ; 3       ;
; lcdControl:u2|lcd_address[7]                                                                                      ; 3       ;
; lcdControl:u2|lcd_address[12]                                                                                     ; 3       ;
; lcdControl:u2|lcd_address[6]                                                                                      ; 3       ;
; lcdControl:u2|lcd_address[5]                                                                                      ; 3       ;
; lcdControl:u2|lcd_address[4]                                                                                      ; 3       ;
; lcdControl:u2|lcd_address[3]                                                                                      ; 3       ;
; lcdControl:u2|lcd_address[2]                                                                                      ; 3       ;
; lcdControl:u2|lcd_address[1]                                                                                      ; 3       ;
; lcdControl:u2|lcd_address[14]                                                                                     ; 3       ;
; lcdControl:u2|lcd_address[0]                                                                                      ; 3       ;
; lcdControl:u2|lcd_address[11]                                                                                     ; 3       ;
; lcdControl:u2|lcd_address[8]                                                                                      ; 3       ;
; lcdControl:u2|delay_1[14]                                                                                         ; 3       ;
; lcdControl:u2|delay_1[13]                                                                                         ; 3       ;
; lcdControl:u2|delay_1[12]                                                                                         ; 3       ;
; lcdControl:u2|delay_1[11]                                                                                         ; 3       ;
; lcdControl:u2|delay_1[10]                                                                                         ; 3       ;
; lcdControl:u2|delay_1[9]                                                                                          ; 3       ;
; lcdControl:u2|delay_1[8]                                                                                          ; 3       ;
; lcdControl:u2|delay_1[7]                                                                                          ; 3       ;
; lcdControl:u2|delay_1[6]                                                                                          ; 3       ;
; lcdControl:u2|delay_1[5]                                                                                          ; 3       ;
; lcdControl:u2|delay_1[4]                                                                                          ; 3       ;
; lcdControl:u2|delay_1[3]                                                                                          ; 3       ;
; LCD_DRV:u3|delay_1[6]                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[7]                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[8]                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[9]                                                                                             ; 3       ;
; LCD_DRV:u3|delay_1[10]                                                                                            ; 3       ;
; LCD_DRV:u3|delay_1[13]                                                                                            ; 3       ;
; LCD_DRV:u3|delay_1[12]                                                                                            ; 3       ;
; LCD_DRV:u3|delay_1[11]                                                                                            ; 3       ;
; LCD_DRV:u3|delay_1[14]                                                                                            ; 3       ;
; LCD_DRV:u3|delay_1[16]                                                                                            ; 3       ;
; LCD_DRV:u3|delay_1[15]                                                                                            ; 3       ;
; LCD_DRV:u3|delay_1[20]                                                                                            ; 3       ;
; LCD_DRV:u3|delay_1[17]                                                                                            ; 3       ;
; uart:u7|Decoder0~38                                                                                               ; 2       ;
; uart:u7|Decoder0~37                                                                                               ; 2       ;
; uart:u7|Decoder0~36                                                                                               ; 2       ;
; uart:u7|Decoder0~35                                                                                               ; 2       ;
; lcdControl:u2|fsm_back2[0]~1                                                                                      ; 2       ;
; lcdControl:u2|address_end[14]~0                                                                                   ; 2       ;
; lcdControl:u2|Mux29~13                                                                                            ; 2       ;
; LCD_DRV:u3|we2~0                                                                                                  ; 2       ;
; lcdControl:u2|fsm_back[1]                                                                                         ; 2       ;
; lcdControl:u2|fsm_back[3]                                                                                         ; 2       ;
; lcdControl:u2|lcd_address[7]~18                                                                                   ; 2       ;
; lcdControl:u2|fsm[5]~53                                                                                           ; 2       ;
; lcdControl:u2|fsm_back[4]                                                                                         ; 2       ;
; lcdControl:u2|delay_1[19]~38                                                                                      ; 2       ;
; lcdControl:u2|Equal5~5                                                                                            ; 2       ;
; lcdControl:u2|lcd_address[0]~17                                                                                   ; 2       ;
; lcdControl:u2|fsm_back2[0]                                                                                        ; 2       ;
; lcdControl:u2|fsm~42                                                                                              ; 2       ;
; lcdControl:u2|Mux31~0                                                                                             ; 2       ;
; lcdControl:u2|LessThan3~0                                                                                         ; 2       ;
; lcdControl:u2|Equal3~0                                                                                            ; 2       ;
; lcdControl:u2|fsm~31                                                                                              ; 2       ;
; lcdControl:u2|fsm[6]~25                                                                                           ; 2       ;
; lcdControl:u2|Mux33~0                                                                                             ; 2       ;
; lcdControl:u2|fsm~20                                                                                              ; 2       ;
; lcdControl:u2|fsm[6]~17                                                                                           ; 2       ;
; lcdControl:u2|fsm[6]~13                                                                                           ; 2       ;
; lcdControl:u2|fsm[6]~10                                                                                           ; 2       ;
; lcdControl:u2|fsm[6]~4                                                                                            ; 2       ;
; lcdControl:u2|fsm[6]~3                                                                                            ; 2       ;
; lcdControl:u2|fsm~0                                                                                               ; 2       ;
; LCD_DRV:u3|Mux40~2                                                                                                ; 2       ;
; LCD_DRV:u3|Mux41~0                                                                                                ; 2       ;
; LCD_DRV:u3|Mux40~1                                                                                                ; 2       ;
; LCD_DRV:u3|fsm~0                                                                                                  ; 2       ;
; lcdControl:u2|Mux43~2                                                                                             ; 2       ;
; LCD_DRV:u3|Mux10~0                                                                                                ; 2       ;
; LCD_DRV:u3|fsm_back[0]~11                                                                                         ; 2       ;
; LCD_DRV:u3|RGB_data[7]~2                                                                                          ; 2       ;
; LCD_DRV:u3|RGB_data[7]~1                                                                                          ; 2       ;
; LCD_DRV:u3|Mux7~15                                                                                                ; 2       ;
; LCD_DRV:u3|Mux6~0                                                                                                 ; 2       ;
; LCD_DRV:u3|Mux5~0                                                                                                 ; 2       ;
; LCD_DRV:u3|Mux9~3                                                                                                 ; 2       ;
; LCD_DRV:u3|Equal0~2                                                                                               ; 2       ;
; LCD_DRV:u3|fsm_back2[0]                                                                                           ; 2       ;
; LCD_DRV:u3|LessThan0~0                                                                                            ; 2       ;
; i~3                                                                                                               ; 2       ;
; i~2                                                                                                               ; 2       ;
; i~1                                                                                                               ; 2       ;
; i~0                                                                                                               ; 2       ;
; Serial~1                                                                                                          ; 2       ;
; uart:u7|\baud:i1[1]                                                                                               ; 2       ;
; uart:u7|\baud:i1[0]                                                                                               ; 2       ;
; uart:u7|Receive~0                                                                                                 ; 2       ;
; uart:u7|\baud:i2[1]                                                                                               ; 2       ;
; uart:u7|\baud:i2[0]                                                                                               ; 2       ;
; LCD_DRV:u3|Mux1~27                                                                                                ; 2       ;
; LCD_DRV:u3|Mux1~26                                                                                                ; 2       ;
; LCD_DRV:u3|Mux1~8                                                                                                 ; 2       ;
; LCD_DRV:u3|Mux1~7                                                                                                 ; 2       ;
; LCD_DRV:u3|Mux1~6                                                                                                 ; 2       ;
; LCD_DRV:u3|Mux1~5                                                                                                 ; 2       ;
; LCD_DRV:u3|Mux1~1                                                                                                 ; 2       ;
; LCD_DRV:u3|Mux1~0                                                                                                 ; 2       ;
; LCD_DRV:u3|SDA                                                                                                    ; 2       ;
; LCD_DRV:u3|DC                                                                                                     ; 2       ;
; LCD_DRV:u3|CS                                                                                                     ; 2       ;
; LCD_DRV:u3|RES                                                                                                    ; 2       ;
; uart:u7|TX                                                                                                        ; 2       ;
; lcdControl:u2|fsm_back[0]                                                                                         ; 2       ;
; lcdControl:u2|fsm_back2[2]                                                                                        ; 2       ;
; lcdControl:u2|LessThan1~23                                                                                        ; 2       ;
; uart:u7|Add2~50                                                                                                   ; 2       ;
; uart:u7|Add2~48                                                                                                   ; 2       ;
; uart:u7|Add2~46                                                                                                   ; 2       ;
; uart:u7|Add2~44                                                                                                   ; 2       ;
; uart:u7|Add2~42                                                                                                   ; 2       ;
; uart:u7|Add2~40                                                                                                   ; 2       ;
; uart:u7|Add2~38                                                                                                   ; 2       ;
; uart:u7|Add2~36                                                                                                   ; 2       ;
; uart:u7|Add2~34                                                                                                   ; 2       ;
; uart:u7|Add2~32                                                                                                   ; 2       ;
; uart:u7|Add2~30                                                                                                   ; 2       ;
; uart:u7|Add2~28                                                                                                   ; 2       ;
; uart:u7|Add2~26                                                                                                   ; 2       ;
; uart:u7|Add2~24                                                                                                   ; 2       ;
; uart:u7|Add2~22                                                                                                   ; 2       ;
; uart:u7|Add2~20                                                                                                   ; 2       ;
; uart:u7|Add2~18                                                                                                   ; 2       ;
; uart:u7|Add2~16                                                                                                   ; 2       ;
; uart:u7|Add2~14                                                                                                   ; 2       ;
; uart:u7|Add2~12                                                                                                   ; 2       ;
; uart:u7|Add2~10                                                                                                   ; 2       ;
; uart:u7|Add2~8                                                                                                    ; 2       ;
; uart:u7|Add2~6                                                                                                    ; 2       ;
; uart:u7|Add2~4                                                                                                    ; 2       ;
; uart:u7|Add1~50                                                                                                   ; 2       ;
; uart:u7|Add1~48                                                                                                   ; 2       ;
; uart:u7|Add1~46                                                                                                   ; 2       ;
; uart:u7|Add1~44                                                                                                   ; 2       ;
; uart:u7|Add1~42                                                                                                   ; 2       ;
; uart:u7|Add1~40                                                                                                   ; 2       ;
; uart:u7|Add1~38                                                                                                   ; 2       ;
; uart:u7|Add1~36                                                                                                   ; 2       ;
; uart:u7|Add1~34                                                                                                   ; 2       ;
; uart:u7|Add1~32                                                                                                   ; 2       ;
; uart:u7|Add1~30                                                                                                   ; 2       ;
; uart:u7|Add1~28                                                                                                   ; 2       ;
; uart:u7|Add1~26                                                                                                   ; 2       ;
; uart:u7|Add1~24                                                                                                   ; 2       ;
; uart:u7|Add1~22                                                                                                   ; 2       ;
; uart:u7|Add1~20                                                                                                   ; 2       ;
; uart:u7|Add1~18                                                                                                   ; 2       ;
; uart:u7|Add1~16                                                                                                   ; 2       ;
; uart:u7|Add1~14                                                                                                   ; 2       ;
; uart:u7|Add1~12                                                                                                   ; 2       ;
; uart:u7|Add1~10                                                                                                   ; 2       ;
; uart:u7|Add1~8                                                                                                    ; 2       ;
; uart:u7|Add1~6                                                                                                    ; 2       ;
; uart:u7|Add1~4                                                                                                    ; 2       ;
; lcdControl:u2|delay_1[25]                                                                                         ; 2       ;
; lcdControl:u2|delay_1[24]                                                                                         ; 2       ;
; lcdControl:u2|delay_1[23]                                                                                         ; 2       ;
; lcdControl:u2|delay_1[22]                                                                                         ; 2       ;
; lcdControl:u2|delay_1[21]                                                                                         ; 2       ;
; lcdControl:u2|delay_1[20]                                                                                         ; 2       ;
; lcdControl:u2|delay_1[19]                                                                                         ; 2       ;
; lcdControl:u2|delay_1[18]                                                                                         ; 2       ;
; lcdControl:u2|delay_1[17]                                                                                         ; 2       ;
; lcdControl:u2|delay_1[16]                                                                                         ; 2       ;
; lcdControl:u2|delay_1[15]                                                                                         ; 2       ;
; lcdControl:u2|delay_1[2]                                                                                          ; 2       ;
; lcdControl:u2|delay_1[1]                                                                                          ; 2       ;
; uart:u7|Add2~2                                                                                                    ; 2       ;
; uart:u7|Add2~0                                                                                                    ; 2       ;
; uart:u7|Add1~2                                                                                                    ; 2       ;
; uart:u7|Add1~0                                                                                                    ; 2       ;
; LCD_DRV:u3|delay_1[5]                                                                                             ; 2       ;
; LCD_DRV:u3|delay_1[4]                                                                                             ; 2       ;
; LCD_DRV:u3|delay_1[3]                                                                                             ; 2       ;
; LCD_DRV:u3|delay_1[24]                                                                                            ; 2       ;
; LCD_DRV:u3|delay_1[23]                                                                                            ; 2       ;
; LCD_DRV:u3|delay_1[22]                                                                                            ; 2       ;
; FD[1]                                                                                                             ; 2       ;
; FD[2]                                                                                                             ; 2       ;
; FD[3]                                                                                                             ; 2       ;
; FD[4]                                                                                                             ; 2       ;
; FD[5]                                                                                                             ; 2       ;
; FD[6]                                                                                                             ; 2       ;
; FD[7]                                                                                                             ; 2       ;
; FD[8]                                                                                                             ; 2       ;
; FD[9]                                                                                                             ; 2       ;
; FD[10]                                                                                                            ; 2       ;
; FD[11]                                                                                                            ; 2       ;
; FD[12]                                                                                                            ; 2       ;
; FD[13]                                                                                                            ; 2       ;
; FD[14]                                                                                                            ; 2       ;
; FD[15]                                                                                                            ; 2       ;
; FD[16]                                                                                                            ; 2       ;
; FD[17]                                                                                                            ; 2       ;
; FD[18]                                                                                                            ; 2       ;
; FD[19]                                                                                                            ; 2       ;
; FD[20]                                                                                                            ; 2       ;
; FD[21]                                                                                                            ; 2       ;
; uart:u7|FD[24]                                                                                                    ; 2       ;
; uart:u7|countE2~feeder                                                                                            ; 1       ;
; lcdControl:u2|fsm[0]~_wirecell                                                                                    ; 1       ;
; lcdControl:u2|address_end[14]~3                                                                                   ; 1       ;
; FD[0]~66                                                                                                          ; 1       ;
; LCD_DRV:u3|up_mdu5:u0|fout~0                                                                                      ; 1       ;
; LED[15]~7                                                                                                         ; 1       ;
; LED[14]~6                                                                                                         ; 1       ;
; LED[13]~5                                                                                                         ; 1       ;
; LED[12]~4                                                                                                         ; 1       ;
; LED[11]~3                                                                                                         ; 1       ;
; LED[10]~2                                                                                                         ; 1       ;
; LED[9]~1                                                                                                          ; 1       ;
; LED[8]~0                                                                                                          ; 1       ;
; LCD_DRV:u3|Mux1~56                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~55                                                                                                ; 1       ;
; LCD_DRV:u3|SDA~9                                                                                                  ; 1       ;
; LCD_DRV:u3|SDA~8                                                                                                  ; 1       ;
; LCD_DRV:u3|fsm_back[4]~21                                                                                         ; 1       ;
; LCD_DRV:u3|fsm_back[4]~20                                                                                         ; 1       ;
; lcdControl:u2|fsm[6]~62                                                                                           ; 1       ;
; lcdControl:u2|fsm[6]~61                                                                                           ; 1       ;
; lcdControl:u2|delay_1[19]~95                                                                                      ; 1       ;
; lcdControl:u2|delay_1[19]~94                                                                                      ; 1       ;
; lcdControl:u2|address_end[14]~2                                                                                   ; 1       ;
; lcdControl:u2|address_end[14]~1                                                                                   ; 1       ;
; lcdControl:u2|fsm_back[0]~8                                                                                       ; 1       ;
; lcdControl:u2|fsm_back[0]~7                                                                                       ; 1       ;
; lcdControl:u2|lcd_color[5]~23                                                                                     ; 1       ;
; lcdControl:u2|lcd_color[5]~22                                                                                     ; 1       ;
; lcdControl:u2|lcd_color[5]~21                                                                                     ; 1       ;
; uart:u7|Decoder0~30                                                                                               ; 1       ;
; lcdControl:u2|Mux30~14                                                                                            ; 1       ;
; lcdControl:u2|lcd_address[0]~56                                                                                   ; 1       ;
; lcdControl:u2|Mux43~8                                                                                             ; 1       ;
; LCD_DRV:u3|fsm_back[0]~19                                                                                         ; 1       ;
; LCD_DRV:u3|fsm_back[0]~18                                                                                         ; 1       ;
; LCD_DRV:u3|Mux7~16                                                                                                ; 1       ;
; lcdControl:u2|Mux74~0                                                                                             ; 1       ;
; lcdControl:u2|Mux76~0                                                                                             ; 1       ;
; lcdControl:u2|Mux79~0                                                                                             ; 1       ;
; lcdControl:u2|Mux75~0                                                                                             ; 1       ;
; lcdControl:u2|Mux78~0                                                                                             ; 1       ;
; lcdControl:u2|Mux77~0                                                                                             ; 1       ;
; lcdControl:u2|Mux40~0                                                                                             ; 1       ;
; lcdControl:u2|Mux38~0                                                                                             ; 1       ;
; lcdControl:u2|Mux84~0                                                                                             ; 1       ;
; lcdControl:u2|Mux37~0                                                                                             ; 1       ;
; lcdControl:u2|Mux83~0                                                                                             ; 1       ;
; lcdControl:u2|fsm_back2[0]~5                                                                                      ; 1       ;
; lcdControl:u2|Mux87~0                                                                                             ; 1       ;
; lcdControl:u2|Mux85~0                                                                                             ; 1       ;
; lcdControl:u2|LessThan0~3                                                                                         ; 1       ;
; lcdControl:u2|LessThan0~2                                                                                         ; 1       ;
; lcdControl:u2|LessThan0~1                                                                                         ; 1       ;
; lcdControl:u2|LessThan0~0                                                                                         ; 1       ;
; lcdControl:u2|Mux39~0                                                                                             ; 1       ;
; lcdControl:u2|delaytime[2]~2                                                                                      ; 1       ;
; lcdControl:u2|delaytime[2]~1                                                                                      ; 1       ;
; lcdControl:u2|delaytime[2]~0                                                                                      ; 1       ;
; lcdControl:u2|fsm_back2[0]~3                                                                                      ; 1       ;
; lcdControl:u2|fsm_back2[0]~2                                                                                      ; 1       ;
; lcdControl:u2|fsm_back2[0]~0                                                                                      ; 1       ;
; lcdControl:u2|fsm_back[0]~5                                                                                       ; 1       ;
; lcdControl:u2|fsm_back[0]~4                                                                                       ; 1       ;
; lcdControl:u2|Mux81~0                                                                                             ; 1       ;
; lcdControl:u2|lcd_address[0]~42                                                                                   ; 1       ;
; lcdControl:u2|lcd_address[0]~41                                                                                   ; 1       ;
; lcdControl:u2|lcd_address[0]~40                                                                                   ; 1       ;
; lcdControl:u2|Mux43~7                                                                                             ; 1       ;
; lcdControl:u2|lcd_address[0]~39                                                                                   ; 1       ;
; lcdControl:u2|lcd_address[0]~38                                                                                   ; 1       ;
; lcdControl:u2|lcd_color[5]~18                                                                                     ; 1       ;
; uart:u7|i1~25                                                                                                     ; 1       ;
; uart:u7|i1~24                                                                                                     ; 1       ;
; uart:u7|i1~23                                                                                                     ; 1       ;
; uart:u7|i1~22                                                                                                     ; 1       ;
; uart:u7|i1~21                                                                                                     ; 1       ;
; uart:u7|i1~20                                                                                                     ; 1       ;
; uart:u7|i1~19                                                                                                     ; 1       ;
; uart:u7|i1~18                                                                                                     ; 1       ;
; uart:u7|i1~17                                                                                                     ; 1       ;
; uart:u7|i1~16                                                                                                     ; 1       ;
; uart:u7|i1~15                                                                                                     ; 1       ;
; uart:u7|i1~14                                                                                                     ; 1       ;
; uart:u7|i1~13                                                                                                     ; 1       ;
; uart:u7|i1~12                                                                                                     ; 1       ;
; uart:u7|i1~11                                                                                                     ; 1       ;
; uart:u7|i1~10                                                                                                     ; 1       ;
; uart:u7|i1~9                                                                                                      ; 1       ;
; uart:u7|i1~8                                                                                                      ; 1       ;
; uart:u7|i1~7                                                                                                      ; 1       ;
; uart:u7|i1~6                                                                                                      ; 1       ;
; uart:u7|i1~5                                                                                                      ; 1       ;
; uart:u7|i1~4                                                                                                      ; 1       ;
; uart:u7|i1~3                                                                                                      ; 1       ;
; uart:u7|i1~2                                                                                                      ; 1       ;
; uart:u7|i2~25                                                                                                     ; 1       ;
; uart:u7|i2~24                                                                                                     ; 1       ;
; uart:u7|i2~23                                                                                                     ; 1       ;
; uart:u7|i2~22                                                                                                     ; 1       ;
; uart:u7|i2~21                                                                                                     ; 1       ;
; uart:u7|i2~20                                                                                                     ; 1       ;
; uart:u7|i2~19                                                                                                     ; 1       ;
; uart:u7|i2~18                                                                                                     ; 1       ;
; uart:u7|i2~17                                                                                                     ; 1       ;
; uart:u7|i2~16                                                                                                     ; 1       ;
; uart:u7|i2~15                                                                                                     ; 1       ;
; uart:u7|i2~14                                                                                                     ; 1       ;
; uart:u7|i2~13                                                                                                     ; 1       ;
; uart:u7|i2~12                                                                                                     ; 1       ;
; uart:u7|i2~11                                                                                                     ; 1       ;
; uart:u7|i2~10                                                                                                     ; 1       ;
; uart:u7|i2~9                                                                                                      ; 1       ;
; uart:u7|i2~8                                                                                                      ; 1       ;
; uart:u7|i2~7                                                                                                      ; 1       ;
; uart:u7|i2~6                                                                                                      ; 1       ;
; uart:u7|i2~5                                                                                                      ; 1       ;
; uart:u7|i2~4                                                                                                      ; 1       ;
; uart:u7|i2~3                                                                                                      ; 1       ;
; uart:u7|i2~2                                                                                                      ; 1       ;
; lcdControl:u2|lcd_color[5]                                                                                        ; 1       ;
; lcdControl:u2|lcd_color[3]                                                                                        ; 1       ;
; lcdControl:u2|lcd_color[0]                                                                                        ; 1       ;
; lcdControl:u2|lcd_color[4]                                                                                        ; 1       ;
; lcdControl:u2|lcd_color[1]                                                                                        ; 1       ;
; LCD_DRV:u3|Mux73~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux74~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux75~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux76~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux77~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux78~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux79~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux80~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux81~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux82~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux83~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux84~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux85~0                                                                                                ; 1       ;
; LCD_DRV:u3|di2[0]~4                                                                                               ; 1       ;
; lcdControl:u2|lcd_color[2]                                                                                        ; 1       ;
; LCD_DRV:u3|Mux71~0                                                                                                ; 1       ;
; LCD_DRV:u3|a2[0]~4                                                                                                ; 1       ;
; LCD_DRV:u3|Mux72~0                                                                                                ; 1       ;
; LCD_DRV:u3|we2~3                                                                                                  ; 1       ;
; LCD_DRV:u3|we2~2                                                                                                  ; 1       ;
; LCD_DRV:u3|we2~1                                                                                                  ; 1       ;
; LCD_DRV:u3|Mux70~0                                                                                                ; 1       ;
; lcdControl:u2|fsm[7]~60                                                                                           ; 1       ;
; lcdControl:u2|Equal4~0                                                                                            ; 1       ;
; lcdControl:u2|fsm~59                                                                                              ; 1       ;
; lcdControl:u2|Mux32~16                                                                                            ; 1       ;
; lcdControl:u2|Mux32~15                                                                                            ; 1       ;
; lcdControl:u2|Mux32~14                                                                                            ; 1       ;
; lcdControl:u2|Mux32~13                                                                                            ; 1       ;
; lcdControl:u2|Mux32~12                                                                                            ; 1       ;
; lcdControl:u2|Mux32~11                                                                                            ; 1       ;
; lcdControl:u2|Mux32~10                                                                                            ; 1       ;
; lcdControl:u2|Mux32~9                                                                                             ; 1       ;
; lcdControl:u2|Mux32~8                                                                                             ; 1       ;
; lcdControl:u2|Mux32~7                                                                                             ; 1       ;
; lcdControl:u2|Mux32~6                                                                                             ; 1       ;
; lcdControl:u2|Mux32~5                                                                                             ; 1       ;
; lcdControl:u2|Mux32~4                                                                                             ; 1       ;
; lcdControl:u2|Mux32~3                                                                                             ; 1       ;
; lcdControl:u2|Mux32~2                                                                                             ; 1       ;
; lcdControl:u2|fsm~58                                                                                              ; 1       ;
; lcdControl:u2|fsm~57                                                                                              ; 1       ;
; lcdControl:u2|fsm~56                                                                                              ; 1       ;
; lcdControl:u2|Mux30~13                                                                                            ; 1       ;
; lcdControl:u2|Mux30~12                                                                                            ; 1       ;
; lcdControl:u2|Mux30~11                                                                                            ; 1       ;
; lcdControl:u2|Mux30~10                                                                                            ; 1       ;
; lcdControl:u2|Mux30~9                                                                                             ; 1       ;
; lcdControl:u2|Mux30~8                                                                                             ; 1       ;
; lcdControl:u2|Mux30~7                                                                                             ; 1       ;
; lcdControl:u2|Mux30~6                                                                                             ; 1       ;
; lcdControl:u2|Mux30~5                                                                                             ; 1       ;
; lcdControl:u2|Mux30~4                                                                                             ; 1       ;
; lcdControl:u2|Mux30~3                                                                                             ; 1       ;
; lcdControl:u2|Mux30~2                                                                                             ; 1       ;
; lcdControl:u2|fsm~55                                                                                              ; 1       ;
; lcdControl:u2|fsm~54                                                                                              ; 1       ;
; lcdControl:u2|Mux29~12                                                                                            ; 1       ;
; lcdControl:u2|Mux29~11                                                                                            ; 1       ;
; lcdControl:u2|Mux29~10                                                                                            ; 1       ;
; lcdControl:u2|Mux32~1                                                                                             ; 1       ;
; lcdControl:u2|Mux29~9                                                                                             ; 1       ;
; lcdControl:u2|Mux29~8                                                                                             ; 1       ;
; lcdControl:u2|Mux29~7                                                                                             ; 1       ;
; lcdControl:u2|Mux29~6                                                                                             ; 1       ;
; lcdControl:u2|Mux29~5                                                                                             ; 1       ;
; lcdControl:u2|Mux29~4                                                                                             ; 1       ;
; lcdControl:u2|Mux29~3                                                                                             ; 1       ;
; lcdControl:u2|Mux29~2                                                                                             ; 1       ;
; lcdControl:u2|Mux29~1                                                                                             ; 1       ;
; lcdControl:u2|Mux29~0                                                                                             ; 1       ;
; lcdControl:u2|delay_1[19]~44                                                                                      ; 1       ;
; lcdControl:u2|delay_1[19]~43                                                                                      ; 1       ;
; lcdControl:u2|delay_1[19]~42                                                                                      ; 1       ;
; lcdControl:u2|delay_1[19]~41                                                                                      ; 1       ;
; lcdControl:u2|delay_1[19]~40                                                                                      ; 1       ;
; lcdControl:u2|delay_1[19]~39                                                                                      ; 1       ;
; lcdControl:u2|delay_1[19]~36                                                                                      ; 1       ;
; lcdControl:u2|delay_1[19]~35                                                                                      ; 1       ;
; lcdControl:u2|delay_1[19]~34                                                                                      ; 1       ;
; lcdControl:u2|delay_1[19]~33                                                                                      ; 1       ;
; lcdControl:u2|delay_1[19]~32                                                                                      ; 1       ;
; lcdControl:u2|delay_1[19]~31                                                                                      ; 1       ;
; lcdControl:u2|fsm~52                                                                                              ; 1       ;
; lcdControl:u2|fsm~51                                                                                              ; 1       ;
; lcdControl:u2|fsm~50                                                                                              ; 1       ;
; lcdControl:u2|Mux33~16                                                                                            ; 1       ;
; lcdControl:u2|Mux33~15                                                                                            ; 1       ;
; lcdControl:u2|Mux33~14                                                                                            ; 1       ;
; lcdControl:u2|Mux33~13                                                                                            ; 1       ;
; lcdControl:u2|Mux33~12                                                                                            ; 1       ;
; lcdControl:u2|Mux33~11                                                                                            ; 1       ;
; lcdControl:u2|Mux33~10                                                                                            ; 1       ;
; lcdControl:u2|Mux33~9                                                                                             ; 1       ;
; lcdControl:u2|Mux33~8                                                                                             ; 1       ;
; lcdControl:u2|Mux33~7                                                                                             ; 1       ;
; lcdControl:u2|Mux33~6                                                                                             ; 1       ;
; lcdControl:u2|Mux33~5                                                                                             ; 1       ;
; lcdControl:u2|Mux33~4                                                                                             ; 1       ;
; lcdControl:u2|Mux33~3                                                                                             ; 1       ;
; lcdControl:u2|Mux33~2                                                                                             ; 1       ;
; lcdControl:u2|Mux33~1                                                                                             ; 1       ;
; lcdControl:u2|fsm~49                                                                                              ; 1       ;
; lcdControl:u2|Equal0~1                                                                                            ; 1       ;
; lcdControl:u2|fsm~48                                                                                              ; 1       ;
; lcdControl:u2|fsm~47                                                                                              ; 1       ;
; lcdControl:u2|fsm~46                                                                                              ; 1       ;
; lcdControl:u2|fsm~45                                                                                              ; 1       ;
; lcdControl:u2|fsm~44                                                                                              ; 1       ;
; lcdControl:u2|fsm~43                                                                                              ; 1       ;
; lcdControl:u2|fsm~41                                                                                              ; 1       ;
; lcdControl:u2|fsm~40                                                                                              ; 1       ;
; lcdControl:u2|Mux31~3                                                                                             ; 1       ;
; lcdControl:u2|Mux31~2                                                                                             ; 1       ;
; lcdControl:u2|Mux31~1                                                                                             ; 1       ;
; lcdControl:u2|fsm[6]~39                                                                                           ; 1       ;
; lcdControl:u2|fsm~38                                                                                              ; 1       ;
; lcdControl:u2|fsm~37                                                                                              ; 1       ;
; lcdControl:u2|fsm[5]~36                                                                                           ; 1       ;
; lcdControl:u2|fsm[5]~35                                                                                           ; 1       ;
; lcdControl:u2|fsm~34                                                                                              ; 1       ;
; lcdControl:u2|fsm~33                                                                                              ; 1       ;
; lcdControl:u2|fsm~32                                                                                              ; 1       ;
; lcdControl:u2|fsm[5]~30                                                                                           ; 1       ;
; lcdControl:u2|fsm[5]~29                                                                                           ; 1       ;
; lcdControl:u2|fsm[5]~27                                                                                           ; 1       ;
; lcdControl:u2|fsm_back[5]                                                                                         ; 1       ;
; lcdControl:u2|fsm[6]~26                                                                                           ; 1       ;
; lcdControl:u2|fsm[6]~23                                                                                           ; 1       ;
; lcdControl:u2|fsm[6]~22                                                                                           ; 1       ;
; lcdControl:u2|LessThan1~2                                                                                         ; 1       ;
; lcdControl:u2|fsm[6]~21                                                                                           ; 1       ;
; lcdControl:u2|fsm[6]~19                                                                                           ; 1       ;
; lcdControl:u2|fsm[6]~18                                                                                           ; 1       ;
; lcdControl:u2|fsm[6]~16                                                                                           ; 1       ;
; lcdControl:u2|fsm[6]~15                                                                                           ; 1       ;
; lcdControl:u2|fsm~14                                                                                              ; 1       ;
; lcdControl:u2|fsm~9                                                                                               ; 1       ;
; lcdControl:u2|fsm~8                                                                                               ; 1       ;
; lcdControl:u2|fsm~7                                                                                               ; 1       ;
; lcdControl:u2|fsm~6                                                                                               ; 1       ;
; lcdControl:u2|fsm~5                                                                                               ; 1       ;
; lcdControl:u2|Equal5~3                                                                                            ; 1       ;
; lcdControl:u2|Equal5~2                                                                                            ; 1       ;
; lcdControl:u2|Equal5~1                                                                                            ; 1       ;
; lcdControl:u2|address_end[14]                                                                                     ; 1       ;
; lcdControl:u2|Equal5~0                                                                                            ; 1       ;
; lcdControl:u2|address_end[11]                                                                                     ; 1       ;
; lcdControl:u2|fsm[6]~1                                                                                            ; 1       ;
; LCD_DRV:u3|lcd_busy~1                                                                                             ; 1       ;
; LCD_DRV:u3|Mux10~1                                                                                                ; 1       ;
; LCD_DRV:u3|lcd_busy~0                                                                                             ; 1       ;
; uart:u7|\baud:i1[25]                                                                                              ; 1       ;
; uart:u7|\baud:i1[24]                                                                                              ; 1       ;
; uart:u7|\baud:i1[23]                                                                                              ; 1       ;
; uart:u7|\baud:i1[22]                                                                                              ; 1       ;
; uart:u7|\baud:i1[21]                                                                                              ; 1       ;
; uart:u7|\baud:i1[20]                                                                                              ; 1       ;
; uart:u7|\baud:i1[19]                                                                                              ; 1       ;
; uart:u7|\baud:i1[2]                                                                                               ; 1       ;
; uart:u7|\baud:i1[3]                                                                                               ; 1       ;
; uart:u7|\baud:i1[4]                                                                                               ; 1       ;
; uart:u7|\baud:i1[5]                                                                                               ; 1       ;
; uart:u7|\baud:i1[6]                                                                                               ; 1       ;
; uart:u7|\baud:i1[7]                                                                                               ; 1       ;
; uart:u7|\baud:i1[8]                                                                                               ; 1       ;
; uart:u7|\baud:i1[9]                                                                                               ; 1       ;
; uart:u7|\baud:i1[10]                                                                                              ; 1       ;
; uart:u7|\baud:i1[11]                                                                                              ; 1       ;
; uart:u7|\baud:i1[12]                                                                                              ; 1       ;
; uart:u7|\baud:i1[13]                                                                                              ; 1       ;
; uart:u7|\baud:i1[14]                                                                                              ; 1       ;
; uart:u7|\baud:i1[15]                                                                                              ; 1       ;
; uart:u7|\baud:i1[16]                                                                                              ; 1       ;
; uart:u7|\baud:i1[17]                                                                                              ; 1       ;
; uart:u7|\baud:i1[18]                                                                                              ; 1       ;
; uart:u7|\baud:i2[25]                                                                                              ; 1       ;
; uart:u7|\baud:i2[24]                                                                                              ; 1       ;
; uart:u7|\baud:i2[23]                                                                                              ; 1       ;
; uart:u7|\baud:i2[22]                                                                                              ; 1       ;
; uart:u7|\baud:i2[21]                                                                                              ; 1       ;
; uart:u7|\baud:i2[20]                                                                                              ; 1       ;
; uart:u7|\baud:i2[19]                                                                                              ; 1       ;
; uart:u7|\baud:i2[2]                                                                                               ; 1       ;
; uart:u7|\baud:i2[3]                                                                                               ; 1       ;
; uart:u7|\baud:i2[4]                                                                                               ; 1       ;
; uart:u7|\baud:i2[5]                                                                                               ; 1       ;
; uart:u7|\baud:i2[6]                                                                                               ; 1       ;
; uart:u7|\baud:i2[7]                                                                                               ; 1       ;
; uart:u7|\baud:i2[8]                                                                                               ; 1       ;
; uart:u7|\baud:i2[9]                                                                                               ; 1       ;
; uart:u7|\baud:i2[10]                                                                                              ; 1       ;
; uart:u7|\baud:i2[11]                                                                                              ; 1       ;
; uart:u7|\baud:i2[12]                                                                                              ; 1       ;
; uart:u7|\baud:i2[13]                                                                                              ; 1       ;
; uart:u7|\baud:i2[14]                                                                                              ; 1       ;
; uart:u7|\baud:i2[15]                                                                                              ; 1       ;
; uart:u7|\baud:i2[16]                                                                                              ; 1       ;
; uart:u7|\baud:i2[17]                                                                                              ; 1       ;
; uart:u7|\baud:i2[18]                                                                                              ; 1       ;
; LCD_DRV:u3|fsm_back[3]~17                                                                                         ; 1       ;
; LCD_DRV:u3|Mux41~4                                                                                                ; 1       ;
; LCD_DRV:u3|Mux41~3                                                                                                ; 1       ;
; LCD_DRV:u3|Mux41~2                                                                                                ; 1       ;
; LCD_DRV:u3|Mux41~1                                                                                                ; 1       ;
; LCD_DRV:u3|Mux40~4                                                                                                ; 1       ;
; LCD_DRV:u3|Mux40~3                                                                                                ; 1       ;
; LCD_DRV:u3|Mux40~0                                                                                                ; 1       ;
; LCD_DRV:u3|fsm_back[2]~16                                                                                         ; 1       ;
; LCD_DRV:u3|fsm_back[2]~15                                                                                         ; 1       ;
; LCD_DRV:u3|fsm_back[2]~14                                                                                         ; 1       ;
; LCD_DRV:u3|fsm_back[2]~13                                                                                         ; 1       ;
; LCD_DRV:u3|Mux42~0                                                                                                ; 1       ;
; LCD_DRV:u3|fsm_back[2]~12                                                                                         ; 1       ;
; LCD_DRV:u3|Mux43~0                                                                                                ; 1       ;
; lcdControl:u2|lcd_show~1                                                                                          ; 1       ;
; lcdControl:u2|lcd_show~0                                                                                          ; 1       ;
; lcdControl:u2|Mux42~1                                                                                             ; 1       ;
; lcdControl:u2|delay_1[19]~26                                                                                      ; 1       ;
; lcdControl:u2|lcd_write~0                                                                                         ; 1       ;
; lcdControl:u2|Mux43~6                                                                                             ; 1       ;
; lcdControl:u2|Mux43~5                                                                                             ; 1       ;
; lcdControl:u2|Mux43~4                                                                                             ; 1       ;
; lcdControl:u2|Mux43~3                                                                                             ; 1       ;
; lcdControl:u2|LessThan2~3                                                                                         ; 1       ;
; lcdControl:u2|LessThan2~2                                                                                         ; 1       ;
; lcdControl:u2|LessThan2~1                                                                                         ; 1       ;
; lcdControl:u2|LessThan2~0                                                                                         ; 1       ;
; LCD_DRV:u3|hi_lo~1                                                                                                ; 1       ;
; LCD_DRV:u3|hi_lo~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux61~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux60~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux59~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux58~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux57~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux55~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux53~5                                                                                                ; 1       ;
; LCD_DRV:u3|Mux53~4                                                                                                ; 1       ;
; LCD_DRV:u3|Mux53~3                                                                                                ; 1       ;
; LCD_DRV:u3|Mux53~2                                                                                                ; 1       ;
; LCD_DRV:u3|Mux56~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux54~0                                                                                                ; 1       ;
; LCD_DRV:u3|fsm_back2[0]~3                                                                                         ; 1       ;
; LCD_DRV:u3|fsm_back2[0]~2                                                                                         ; 1       ;
; LCD_DRV:u3|fsm_back2[0]~1                                                                                         ; 1       ;
; LCD_DRV:u3|fsm_back2[0]~0                                                                                         ; 1       ;
; LCD_DRV:u3|delay_1[24]~62                                                                                         ; 1       ;
; LCD_DRV:u3|delay_1[24]~61                                                                                         ; 1       ;
; LCD_DRV:u3|fsm_back[0]~10                                                                                         ; 1       ;
; LCD_DRV:u3|fsm_back[0]~9                                                                                          ; 1       ;
; LCD_DRV:u3|fsm_back[0]~8                                                                                          ; 1       ;
; LCD_DRV:u3|fsm_back[0]~7                                                                                          ; 1       ;
; LCD_DRV:u3|fsm_back[0]~6                                                                                          ; 1       ;
; LCD_DRV:u3|Mux44~1                                                                                                ; 1       ;
; LCD_DRV:u3|Mux44~0                                                                                                ; 1       ;
; Serial_count~3                                                                                                    ; 1       ;
; Serial_count~2                                                                                                    ; 1       ;
; Add1~2                                                                                                            ; 1       ;
; Serial_count~1                                                                                                    ; 1       ;
; Add1~1                                                                                                            ; 1       ;
; Serial_count~0                                                                                                    ; 1       ;
; Add1~0                                                                                                            ; 1       ;
; uart:u7|i1~1                                                                                                      ; 1       ;
; uart:u7|i1~0                                                                                                      ; 1       ;
; uart:u7|i2~1                                                                                                      ; 1       ;
; uart:u7|i2~0                                                                                                      ; 1       ;
; LCD_DRV:u3|Mux86~2                                                                                                ; 1       ;
; LCD_DRV:u3|Mux86~1                                                                                                ; 1       ;
; LCD_DRV:u3|Mux86~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux91~2                                                                                                ; 1       ;
; LCD_DRV:u3|Mux91~1                                                                                                ; 1       ;
; LCD_DRV:u3|Mux91~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux90~2                                                                                                ; 1       ;
; LCD_DRV:u3|Mux90~1                                                                                                ; 1       ;
; LCD_DRV:u3|Mux90~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux87~2                                                                                                ; 1       ;
; LCD_DRV:u3|Mux87~1                                                                                                ; 1       ;
; LCD_DRV:u3|Mux87~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux89~2                                                                                                ; 1       ;
; LCD_DRV:u3|Mux89~1                                                                                                ; 1       ;
; LCD_DRV:u3|Mux89~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux92~2                                                                                                ; 1       ;
; LCD_DRV:u3|Mux92~1                                                                                                ; 1       ;
; LCD_DRV:u3|Mux92~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux103~0                                                                                               ; 1       ;
; LCD_DRV:u3|Mux104~0                                                                                               ; 1       ;
; LCD_DRV:u3|bit_cnt[2]~0                                                                                           ; 1       ;
; LCD_DRV:u3|Mux102~0                                                                                               ; 1       ;
; LCD_DRV:u3|Mux63~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux67~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux68~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux66~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux65~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux64~0                                                                                                ; 1       ;
; LCD_DRV:u3|address[8]~2                                                                                           ; 1       ;
; LCD_DRV:u3|address[8]~1                                                                                           ; 1       ;
; LCD_DRV:u3|address[8]~0                                                                                           ; 1       ;
; LCD_DRV:u3|Mux62~0                                                                                                ; 1       ;
; LCD_DRV:u3|Mux6~10                                                                                                ; 1       ;
; LCD_DRV:u3|Mux6~9                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux9~32                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~31                                                                                                ; 1       ;
; LCD_DRV:u3|Mux6~8                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux6~7                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux6~6                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux6~5                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux6~4                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux6~3                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux6~2                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux6~1                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux4~9                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux4~8                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux4~7                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux4~5                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux4~4                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux4~3                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux4~2                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux4~1                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux4~0                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux5~6                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux5~5                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux9~30                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~29                                                                                                ; 1       ;
; LCD_DRV:u3|Mux5~4                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux9~28                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~27                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~26                                                                                                ; 1       ;
; LCD_DRV:u3|Mux5~3                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux5~2                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux5~1                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux7~14                                                                                                ; 1       ;
; LCD_DRV:u3|Mux7~13                                                                                                ; 1       ;
; LCD_DRV:u3|Mux7~12                                                                                                ; 1       ;
; LCD_DRV:u3|Mux7~11                                                                                                ; 1       ;
; LCD_DRV:u3|Mux7~10                                                                                                ; 1       ;
; LCD_DRV:u3|Mux7~9                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux7~8                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux7~7                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux7~6                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux7~5                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux7~4                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux7~3                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux8~9                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux8~8                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux8~7                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux8~6                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux8~5                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux106~0                                                                                               ; 1       ;
; LCD_DRV:u3|Mux8~4                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux8~3                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux8~2                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux8~1                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux9~25                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~24                                                                                                ; 1       ;
; LCD_DRV:u3|Mux8~0                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux9~23                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~22                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~21                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~20                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~19                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~18                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~17                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~16                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~15                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~14                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~13                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~12                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~11                                                                                                ; 1       ;
; LCD_DRV:u3|Equal0~3                                                                                               ; 1       ;
; LCD_DRV:u3|Mux9~10                                                                                                ; 1       ;
; LCD_DRV:u3|Mux9~9                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux9~8                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux9~7                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux9~6                                                                                                 ; 1       ;
; LCD_DRV:u3|LessThan0~6                                                                                            ; 1       ;
; LCD_DRV:u3|LessThan0~5                                                                                            ; 1       ;
; LCD_DRV:u3|LessThan0~4                                                                                            ; 1       ;
; LCD_DRV:u3|LessThan0~3                                                                                            ; 1       ;
; LCD_DRV:u3|LessThan0~2                                                                                            ; 1       ;
; LCD_DRV:u3|LessThan0~1                                                                                            ; 1       ;
; LCD_DRV:u3|Mux9~5                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux9~4                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux9~2                                                                                                 ; 1       ;
; LCD_DRV:u3|Equal0~1                                                                                               ; 1       ;
; LCD_DRV:u3|Equal0~0                                                                                               ; 1       ;
; LCD_DRV:u3|Equal1~0                                                                                               ; 1       ;
; LCD_DRV:u3|Mux9~1                                                                                                 ; 1       ;
; LCD_DRV:u3|LessThan1~5                                                                                            ; 1       ;
; LCD_DRV:u3|LessThan1~4                                                                                            ; 1       ;
; LCD_DRV:u3|LessThan1~3                                                                                            ; 1       ;
; LCD_DRV:u3|LessThan1~2                                                                                            ; 1       ;
; LCD_DRV:u3|LessThan1~1                                                                                            ; 1       ;
; LCD_DRV:u3|LessThan1~0                                                                                            ; 1       ;
; LCD_DRV:u3|Mux9~0                                                                                                 ; 1       ;
; uart:u7|uck1~0                                                                                                    ; 1       ;
; uart:u7|LessThan0~7                                                                                               ; 1       ;
; uart:u7|LessThan0~6                                                                                               ; 1       ;
; uart:u7|LessThan0~5                                                                                               ; 1       ;
; uart:u7|LessThan0~4                                                                                               ; 1       ;
; uart:u7|LessThan0~3                                                                                               ; 1       ;
; uart:u7|LessThan0~2                                                                                               ; 1       ;
; uart:u7|LessThan0~1                                                                                               ; 1       ;
; uart:u7|LessThan0~0                                                                                               ; 1       ;
; uart:u7|Add4~2                                                                                                    ; 1       ;
; uart:u7|Add4~1                                                                                                    ; 1       ;
; uart:u7|Add4~0                                                                                                    ; 1       ;
; uart:u7|comb~1                                                                                                    ; 1       ;
; uart:u7|comb~0                                                                                                    ; 1       ;
; uart:u7|uck2~0                                                                                                    ; 1       ;
; uart:u7|LessThan1~6                                                                                               ; 1       ;
; uart:u7|LessThan1~5                                                                                               ; 1       ;
; uart:u7|LessThan1~4                                                                                               ; 1       ;
; uart:u7|LessThan1~3                                                                                               ; 1       ;
; uart:u7|LessThan1~2                                                                                               ; 1       ;
; uart:u7|LessThan1~1                                                                                               ; 1       ;
; uart:u7|LessThan1~0                                                                                               ; 1       ;
; uart:u7|ii2[1]~4                                                                                                  ; 1       ;
; uart:u7|ii2[2]~3                                                                                                  ; 1       ;
; uart:u7|ii2[0]~2                                                                                                  ; 1       ;
; uart:u7|ii2[3]~1                                                                                                  ; 1       ;
; uart:u7|ii2[3]~0                                                                                                  ; 1       ;
; LCD_DRV:u3|SCL~2                                                                                                  ; 1       ;
; LCD_DRV:u3|SCL~1                                                                                                  ; 1       ;
; LCD_DRV:u3|SCL~0                                                                                                  ; 1       ;
; LCD_DRV:u3|SDA~7                                                                                                  ; 1       ;
; LCD_DRV:u3|SDA~6                                                                                                  ; 1       ;
; LCD_DRV:u3|Mux0~1                                                                                                 ; 1       ;
; LCD_DRV:u3|RGB_data[7]                                                                                            ; 1       ;
; LCD_DRV:u3|Mux0~0                                                                                                 ; 1       ;
; LCD_DRV:u3|RGB_data[2]                                                                                            ; 1       ;
; LCD_DRV:u3|RGB_data[3]                                                                                            ; 1       ;
; LCD_DRV:u3|RGB_data[6]                                                                                            ; 1       ;
; LCD_DRV:u3|SDA~5                                                                                                  ; 1       ;
; LCD_DRV:u3|RGB_data[4]                                                                                            ; 1       ;
; LCD_DRV:u3|RGB_data[1]                                                                                            ; 1       ;
; LCD_DRV:u3|SDA~4                                                                                                  ; 1       ;
; LCD_DRV:u3|Mux1~54                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~53                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~52                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~51                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~50                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~49                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~48                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~47                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~46                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~45                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~44                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~43                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~42                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~41                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~40                                                                                                ; 1       ;
; LCD_DRV:u3|SDA~3                                                                                                  ; 1       ;
; LCD_DRV:u3|Mux1~39                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~38                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~37                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~36                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~35                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~34                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~33                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~32                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~31                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~30                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~29                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~28                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~25                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~24                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~23                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~22                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~21                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~20                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~19                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~18                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~17                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~16                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~15                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~14                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~13                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~12                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~11                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~10                                                                                                ; 1       ;
; LCD_DRV:u3|Mux1~9                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux1~4                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux1~3                                                                                                 ; 1       ;
; LCD_DRV:u3|Mux1~2                                                                                                 ; 1       ;
; LCD_DRV:u3|SDA~2                                                                                                  ; 1       ;
; LCD_DRV:u3|SDA~0                                                                                                  ; 1       ;
+-------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                                 ; Location                                                                                                                                                                                                                                                                                                                                                                                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 32768        ; 6            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 196608 ; 32768                       ; 6                           ; --                          ; --                          ; 196608              ; 24   ; None                                ; M9K_X25_Y12_N0, M9K_X13_Y13_N0, M9K_X25_Y15_N0, M9K_X13_Y8_N0, M9K_X25_Y17_N0, M9K_X13_Y10_N0, M9K_X13_Y18_N0, M9K_X25_Y6_N0, M9K_X13_Y16_N0, M9K_X13_Y9_N0, M9K_X25_Y18_N0, M9K_X25_Y14_N0, M9K_X25_Y10_N0, M9K_X13_Y14_N0, M9K_X13_Y17_N0, M9K_X13_Y11_N0, M9K_X13_Y12_N0, M9K_X25_Y8_N0, M9K_X25_Y16_N0, M9K_X13_Y15_N0, M9K_X25_Y11_N0, M9K_X25_Y9_N0, M9K_X25_Y13_N0, M9K_X25_Y7_N0 ; Don't care           ; Old data        ; Old data        ;
; altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 11           ; 8            ; 11           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 88     ; 11                          ; 8                           ; 11                          ; 8                           ; 88                  ; 1    ; db/image.ram0_image_73128d9.hdl.mif ; M9K_X25_Y4_N0                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; Old data        ; Old data        ;
+--------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |image|altsyncram:Serial_available_rtl_0|altsyncram_6sg1:auto_generated|ALTSYNCRAM                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;
;8;(11111111) (377) (255) (FF)    ;(11111111) (377) (255) (FF)   ;(11111111) (377) (255) (FF)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; uart:u7|lpm_mult:Mult1|mult_fft:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y2_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    uart:u7|lpm_mult:Mult1|mult_fft:auto_generated|mac_mult3 ;                            ; DSPMULT_X34_Y2_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; uart:u7|lpm_mult:Mult1|mult_fft:auto_generated|w199w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y3_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    uart:u7|lpm_mult:Mult1|mult_fft:auto_generated|mac_mult1 ;                            ; DSPMULT_X34_Y3_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; uart:u7|lpm_mult:Mult0|mult_fft:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y9_N2   ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    uart:u7|lpm_mult:Mult0|mult_fft:auto_generated|mac_mult3 ;                            ; DSPMULT_X18_Y9_N0  ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; uart:u7|lpm_mult:Mult0|mult_fft:auto_generated|w199w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X18_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    uart:u7|lpm_mult:Mult0|mult_fft:auto_generated|mac_mult1 ;                            ; DSPMULT_X18_Y10_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+-------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,604 / 47,787 ( 3 % ) ;
; C16 interconnects           ; 14 / 1,804 ( < 1 % )   ;
; C4 interconnects            ; 728 / 31,272 ( 2 % )   ;
; Direct links                ; 235 / 47,787 ( < 1 % ) ;
; Global clocks               ; 7 / 20 ( 35 % )        ;
; Local interconnects         ; 599 / 15,408 ( 4 % )   ;
; R24 interconnects           ; 17 / 1,775 ( < 1 % )   ;
; R4 interconnects            ; 1,015 / 41,310 ( 2 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.46) ; Number of LABs  (Total = 76) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 4                            ;
; 2                                           ; 5                            ;
; 3                                           ; 1                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 5                            ;
; 9                                           ; 1                            ;
; 10                                          ; 1                            ;
; 11                                          ; 2                            ;
; 12                                          ; 4                            ;
; 13                                          ; 1                            ;
; 14                                          ; 3                            ;
; 15                                          ; 5                            ;
; 16                                          ; 41                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.63) ; Number of LABs  (Total = 76) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 26                           ;
; 1 Clock                            ; 48                           ;
; 1 Clock enable                     ; 23                           ;
; 1 Sync. clear                      ; 5                            ;
; 1 Sync. load                       ; 3                            ;
; 2 Clock enables                    ; 7                            ;
; 2 Clocks                           ; 12                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.93) ; Number of LABs  (Total = 76) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 1                            ;
; 1                                            ; 4                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 5                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 3                            ;
; 16                                           ; 12                           ;
; 17                                           ; 10                           ;
; 18                                           ; 6                            ;
; 19                                           ; 6                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 4                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.34) ; Number of LABs  (Total = 76) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 14                           ;
; 2                                               ; 6                            ;
; 3                                               ; 4                            ;
; 4                                               ; 6                            ;
; 5                                               ; 7                            ;
; 6                                               ; 5                            ;
; 7                                               ; 5                            ;
; 8                                               ; 3                            ;
; 9                                               ; 3                            ;
; 10                                              ; 6                            ;
; 11                                              ; 3                            ;
; 12                                              ; 2                            ;
; 13                                              ; 7                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.13) ; Number of LABs  (Total = 76) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 6                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 5                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 4                            ;
; 11                                           ; 3                            ;
; 12                                           ; 5                            ;
; 13                                           ; 8                            ;
; 14                                           ; 4                            ;
; 15                                           ; 4                            ;
; 16                                           ; 2                            ;
; 17                                           ; 3                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 3                            ;
; 21                                           ; 3                            ;
; 22                                           ; 3                            ;
; 23                                           ; 5                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
; 27                                           ; 0                            ;
; 28                                           ; 4                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 35        ; 0            ; 35        ; 0            ; 0            ; 35        ; 35        ; 0            ; 35        ; 35        ; 0            ; 23           ; 0            ; 0            ; 12           ; 0            ; 23           ; 12           ; 0            ; 0            ; 0            ; 23           ; 0            ; 0            ; 0            ; 0            ; 0            ; 35        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 35           ; 0         ; 35           ; 35           ; 0         ; 0         ; 35           ; 0         ; 0         ; 35           ; 12           ; 35           ; 35           ; 23           ; 35           ; 12           ; 23           ; 35           ; 35           ; 35           ; 12           ; 35           ; 35           ; 35           ; 35           ; 35           ; 0         ; 35           ; 35           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; TX                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[4]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[5]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[6]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[7]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[8]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[9]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[10]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[11]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[12]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[13]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[14]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[15]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; BL                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RES                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CS                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DC                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDA                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCL                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RX                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nReset             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; fin                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dipsw1[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                         ;
+----------------------------+----------------------+-------------------+
; Source Clock(s)            ; Destination Clock(s) ; Delay Added in ns ;
+----------------------------+----------------------+-------------------+
; LCD_DRV:u3|up_mdu5:u0|fout ; fin                  ; 44.4              ;
; fin                        ; fin                  ; 12.3              ;
; uart:u7|FD[24]             ; uart:u7|uck2         ; 9.3               ;
; I/O                        ; uart:u7|uck1         ; 2.2               ;
+----------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                               ;
+----------------------------+------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register            ; Destination Register                                                                                       ; Delay Added in ns ;
+----------------------------+------------------------------------------------------------------------------------------------------------+-------------------+
; uart:u7|countE1            ; uart:u7|uck1                                                                                               ; 3.140             ;
; FD[22]                     ; FD[22]                                                                                                     ; 2.827             ;
; uart:u7|FD[24]             ; uart:u7|FD[24]                                                                                             ; 2.617             ;
; LCD_DRV:u3|up_mdu5:u0|fout ; LCD_DRV:u3|up_mdu5:u0|fout                                                                                 ; 2.361             ;
; uart:u7|uck1               ; uart:u7|uck1                                                                                               ; 2.231             ;
; uart:u7|uck2               ; uart:u7|uck2                                                                                               ; 2.226             ;
; uart:u7|countE2            ; uart:u7|ii2[2]                                                                                             ; 2.124             ;
; LCD_DRV:u3|di2[5]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a17~porta_datain_reg0  ; 0.942             ;
; RX                         ; uart:u7|inserial[1]                                                                                        ; 0.852             ;
; LCD_DRV:u3|a2[4]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_address_reg0 ; 0.823             ;
; LCD_DRV:u3|a2[0]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_address_reg0 ; 0.819             ;
; LCD_DRV:u3|a2[6]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_address_reg0 ; 0.815             ;
; LCD_DRV:u3|di2[3]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a3~porta_datain_reg0   ; 0.692             ;
; uart:u7|\baud:i2[25]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[24]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[23]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[22]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[21]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[20]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[19]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[18]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[1]        ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[2]        ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[3]        ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[4]        ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[5]        ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[6]        ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[7]        ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[8]        ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[9]        ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[10]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[11]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[12]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[13]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[14]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[15]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[16]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[17]       ; uart:u7|uck2                                                                                               ; 0.518             ;
; uart:u7|\baud:i2[0]        ; uart:u7|uck2                                                                                               ; 0.518             ;
; LCD_DRV:u3|a2[1]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_address_reg0 ; 0.433             ;
; LCD_DRV:u3|a2[3]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_address_reg0 ; 0.433             ;
; LCD_DRV:u3|a2[2]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_address_reg0 ; 0.430             ;
; LCD_DRV:u3|a2[8]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_address_reg0 ; 0.425             ;
; LCD_DRV:u3|a2[10]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_address_reg0 ; 0.425             ;
; LCD_DRV:u3|a2[12]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_address_reg0 ; 0.425             ;
; LCD_DRV:u3|a2[5]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a11~porta_address_reg0 ; 0.416             ;
; LCD_DRV:u3|a2[7]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_address_reg0 ; 0.415             ;
; LCD_DRV:u3|a2[9]           ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_address_reg0 ; 0.415             ;
; LCD_DRV:u3|a2[11]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a12~porta_address_reg0 ; 0.415             ;
; uart:u7|\Receive:ii1[1]    ; uart:u7|inserial[1]                                                                                        ; 0.385             ;
; uart:u7|\Receive:ii1[3]    ; uart:u7|inserial[1]                                                                                        ; 0.385             ;
; uart:u7|\Receive:ii1[0]    ; uart:u7|inserial[1]                                                                                        ; 0.385             ;
; LCD_DRV:u3|di2[1]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a13~porta_datain_reg0  ; 0.306             ;
; LCD_DRV:u3|di2[2]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a20~porta_datain_reg0  ; 0.242             ;
; LCD_DRV:u3|we2             ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_we_reg       ; 0.166             ;
; LCD_DRV:u3|a2[13]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_we_reg       ; 0.166             ;
; LCD_DRV:u3|a2[14]          ; LCD_DRV:u3|raminfr:u2|altsyncram:RAM_rtl_0|altsyncram_fh41:auto_generated|ram_block1a16~porta_we_reg       ; 0.166             ;
+----------------------------+------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 57 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device EP3C16Q240C8 for design "image"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C25Q240C8 is compatible
    Info (176445): Device EP3C40Q240C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 12
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 14
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 23
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 24
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 162
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'image.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node fin~input (placed in PIN 31 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node LCD_DRV:u3|up_mdu5:u0|fout 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LCD_DRV:u3|up_mdu5:u0|fout~0
Info (176353): Automatically promoted node uart:u7|countE1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:u7|\baud:i1[0]
        Info (176357): Destination node uart:u7|\baud:i1[1]
        Info (176357): Destination node uart:u7|\baud:i1[2]
        Info (176357): Destination node uart:u7|\baud:i1[3]
        Info (176357): Destination node uart:u7|\baud:i1[4]
        Info (176357): Destination node uart:u7|\baud:i1[5]
        Info (176357): Destination node uart:u7|\baud:i1[6]
        Info (176357): Destination node uart:u7|\baud:i1[7]
        Info (176357): Destination node uart:u7|\baud:i1[8]
        Info (176357): Destination node uart:u7|\baud:i1[9]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node FD[22] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FD[22]~64
Info (176353): Automatically promoted node uart:u7|uck1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:u7|uck1~0
Info (176353): Automatically promoted node uart:u7|uck2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uart:u7|uck2~0
Info (176353): Automatically promoted node nReset~input (placed in PIN 99 (DIFFIO_B21n, DQS4B/CQ5B,DPCLK4))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node LCD_DRV:u3|SDA~1
        Info (176357): Destination node LCD_DRV:u3|bit_cnt[2]~0
        Info (176357): Destination node LCD_DRV:u3|RGB_data[7]~2
        Info (176357): Destination node LCD_DRV:u3|fsm_back[0]~10
        Info (176357): Destination node LCD_DRV:u3|fsm_back2[0]~0
        Info (176357): Destination node LCD_DRV:u3|hi_lo~0
        Info (176357): Destination node LCD_DRV:u3|fsm_back[2]~12
        Info (176357): Destination node LCD_DRV:u3|fsm_back[3]~17
        Info (176357): Destination node LCD_DRV:u3|we2~0
        Info (176357): Destination node LCD_DRV:u3|we2~2
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X10_Y10 to location X20_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.95 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file C:/Users/willy7086/Desktop/Quartus/VHDL/image/output_files/image.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 5563 megabytes
    Info: Processing ended: Sun Oct 25 10:47:55 2020
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/willy7086/Desktop/Quartus/VHDL/image/output_files/image.fit.smsg.


