============================================================
  Generated by:           Genus(TM) Synthesis Solution 19.15-s090_1
  Generated on:           Nov 22 2025  02:01:15 pm
  Module:                 MCU
  Technology libraries:   USERLIB_nldm_tt_1p00v_1p00v_25c 1.1
                          scadv10_cln65gp_hvt_tt_1p0v_25c 1.0
  Operating conditions:   tt_1p00v_1p00v_25c (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance                                  Module                        Cell Count  Cell Area  Net Area   Total Area  Wireload     
-----------------------------------------------------------------------------------------------------------------------------------------------
MCU                                                                                      28187 447055.828     0.000   447055.828    <none> (D) 
  core                          vesta_PC_RST_VAL0_NUM_IRQS83                             13872  55515.600     0.000    55515.600    <none> (D) 
    datapath_inst               datapath                                                 10281  42142.000     0.000    42142.000    <none> (D) 
      mainalu                   alu                                                       6960  25492.400     0.000    25492.400    <none> (D) 
        divider                 div                                                       1296   5740.000     0.000     5740.000    <none> (D) 
      rf                        regfile                                                   2723  14440.400     0.000    14440.400    <none> (D) 
      loadextender              loadext                                                     77    191.200     0.000      191.200    <none> (D) 
      storeextender             store_ext                                                   45    110.400     0.000      110.400    <none> (D) 
      ext                       extend                                                      43    110.000     0.000      110.000    <none> (D) 
    irq_handler_inst            irq_handler_NUM_IRQS83_DATA_WIDTH32                       1383   4477.600     0.000     4477.600    <none> (D) 
    csr_unit_inst               csr_unit                                                   474   2730.400     0.000     2730.400    <none> (D) 
    controller_inst             controller                                                 257    572.800     0.000      572.800    <none> (D) 
      md                        maindec                                                    253    560.000     0.000      560.000    <none> (D) 
      bval                      branch_valid                                                 3      9.600     0.000        9.600    <none> (D) 
    c_dec_inst                  c_dec                                                      213    471.600     0.000      471.600    <none> (D) 
    cg_insret                   ClkGate_8513                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_cpu                  ClkGate                                                      2      8.800     0.000        8.800    <none> (D) 
  npu0                          NPU_X_M_BITS0_W_M_BITS7_Y_M_BITS7_N_BITS24_RHO2           3170  13762.000     0.000    13762.000    <none> (D) 
    NPU_FPMAC                   FPMac_A_M_BITS0_B_M_BITS7_ACC_M_BITS7_N_BITS24            1617   7006.800     0.000     7006.800    <none> (D) 
    NPU_FPSIGMOID               FPSigmoid_X_M_BITS7_XY_N_BITS24_RHO2                       975   3957.600     0.000     3957.600    <none> (D) 
    SRAM_CLK_CG                 ClkGate_8445                                                 2      8.800     0.000        8.800    <none> (D) 
    NPU_CLK_CG                  ClkGate_8447                                                 2      8.800     0.000        8.800    <none> (D) 
    MAC_CLK_CG                  ClkGate_8446                                                 2      8.800     0.000        8.800    <none> (D) 
  spi0                          SPI_ENABLE_EXTENDED_MEM1                                  1351   6331.200     0.000     6331.200    <none> (D) 
    gen_flash.CGFlash           ClkGate_8459                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_baud_src             ClkGate_8461                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_baud                 ClkGate_8460                                                 2      8.800     0.000        8.800    <none> (D) 
  system0                       SYSTEM_NUM_IRQS83                                         1161   6039.200     0.000     6039.200    <none> (D) 
    smclk_divider_mux           ClockMuxGlitchFree_CLK_COUNT8_SEL_WIDTH3_CLK_DEFAU          70    364.800     0.000      364.800    <none> (D) 
    mclk_div_mux                ClockMuxGlitchFree_CLK_COUNT8_SEL_WIDTH3_CLK_DEFAU          70    364.800     0.000      364.800    <none> (D) 
    smclk_mux                   ClockMuxGlitchFree_CLK_COUNT4_SEL_WIDTH2_CLK_DEFAU          37    188.000     0.000      188.000    <none> (D) 
    mclk_mux                    ClockMuxGlitchFree_CLK_COUNT4_SEL_WIDTH2_CLK_DEFAU          35    184.800     0.000      184.800    <none> (D) 
    CRC0                        CRC16_POLYNOMIAL51287                                       40    173.200     0.000      173.200    <none> (D) 
    cg_wdt_clk                  ClkGate_8512                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_unlock                   ClkGate_8511                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_smclk                    ClkGate_8506                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_lfxt                 ClkGate_8509                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_hfxt                 ClkGate_8510                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_dco1                 ClkGate_8507                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_dco0                 ClkGate_8508                                                 2      8.800     0.000        8.800    <none> (D) 
  timer1                        TIMER_2927                                                1067   5574.800     0.000     5574.800    <none> (D) 
    clk_mux                     ClockMuxGlitchFree_CLK_COUNT4_SEL_WIDTH2_CLK_DEFAU          30    174.800     0.000      174.800    <none> (D) 
    clock_gate_timer            ClkGate_8432                                                 2      8.800     0.000        8.800    <none> (D) 
    clock_gate_divider          ClkGate_8431                                                 2      8.800     0.000        8.800    <none> (D) 
  timer0                        TIMER                                                     1064   5570.400     0.000     5570.400    <none> (D) 
    clk_mux                     ClockMuxGlitchFree_CLK_COUNT4_SEL_WIDTH2_CLK_DEFAU          30    174.800     0.000      174.800    <none> (D) 
    clock_gate_timer            ClkGate_8449                                                 2      8.800     0.000        8.800    <none> (D) 
    clock_gate_divider          ClkGate_8448                                                 2      8.800     0.000        8.800    <none> (D) 
  spi1                          SPI_ENABLE_EXTENDED_MEM0                                  1065   4944.000     0.000     4944.000    <none> (D) 
    cg_clk_baud_src             ClkGate_8458                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_baud                 ClkGate_8457                                                 2      8.800     0.000        8.800    <none> (D) 
  afe0                          AFE                                                        997   4938.000     0.000     4938.000    <none> (D) 
    adc_fsm                     AFE_FSM                                                    187    650.800     0.000      650.800    <none> (D) 
      fsm                       dual_slope_fsm2                                            103    344.000     0.000      344.000    <none> (D) 
      counter                   counter_upd                                                 82    298.000     0.000      298.000    <none> (D) 
      cg_dsadc                  ClkGate_70                                                   2      8.800     0.000        8.800    <none> (D) 
    cg_clk_afe                  ClkGate_8444                                                 2      8.800     0.000        8.800    <none> (D) 
  i2c0                          I2C_default_SAD121                                         713   3095.600     0.000     3095.600    <none> (D) 
    CGMaster                    ClkDivPower2_nbits4                                        115    444.000     0.000      444.000    <none> (D) 
      CG1                       ClkGate_8452                                                 2      8.800     0.000        8.800    <none> (D) 
      CG0                       ClkGate_8453                                                 2      8.800     0.000        8.800    <none> (D) 
  i2c1                          I2C_default_SAD35                                          704   3084.000     0.000     3084.000    <none> (D) 
    CGMaster                    ClkDivPower2__2_nbits4                                     115    444.000     0.000      444.000    <none> (D) 
      CG1                       ClkGate_8450                                                 2      8.800     0.000        8.800    <none> (D) 
      CG0                       ClkGate_8451                                                 2      8.800     0.000        8.800    <none> (D) 
  adddec0                       adddec_ENABLE_FLASH_EXTENDED_MEM1                          644   2498.400     0.000     2498.400    <none> (D) 
    gen_flash_clk.cg_flash      ClkGate_8486                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[15].cg_periph ClkGate_8487                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[14].cg_periph ClkGate_8488                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[13].cg_periph ClkGate_8489                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[12].cg_periph ClkGate_8490                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[11].cg_periph ClkGate_8491                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[10].cg_periph ClkGate_8492                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[9].cg_periph  ClkGate_8493                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[8].cg_periph  ClkGate_8494                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[7].cg_periph  ClkGate_8495                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[6].cg_periph  ClkGate_8496                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[5].cg_periph  ClkGate_8497                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[4].cg_periph  ClkGate_8498                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[3].cg_periph  ClkGate_8499                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[2].cg_periph  ClkGate_8500                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[1].cg_periph  ClkGate_8501                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_periph[0].cg_periph  ClkGate_8502                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_mem[2].cg_mem        ClkGate_8503                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_mem[1].cg_mem        ClkGate_8504                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_cg_mem[0].cg_mem        ClkGate_8505                                                 2      8.800     0.000        8.800    <none> (D) 
  uart0                         UART                                                       378   1922.000     0.000     1922.000    <none> (D) 
    cgu_baud_clk_src            ClkGate_8456                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_tx                   ClkGate_8454                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_baud                 ClkGate_8455                                                 2      8.800     0.000        8.800    <none> (D) 
  uart1                         UART_2928                                                  377   1916.000     0.000     1916.000    <none> (D) 
    cgu_baud_clk_src            ClkGate_8435                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_tx                   ClkGate_8433                                                 2      8.800     0.000        8.800    <none> (D) 
    cg_clk_baud                 ClkGate_8434                                                 2      8.800     0.000        8.800    <none> (D) 
  gpio0                         GPIO_num_pins8_PadOUTPosLogic1_PadDIRPosLogic0_Pad         347   1598.000     0.000     1598.000    <none> (D) 
    gen_if_clks[7].CGClkIFG     ClkGate_8478                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[6].CGClkIFG     ClkGate_8479                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[5].CGClkIFG     ClkGate_8480                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[4].CGClkIFG     ClkGate_8481                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[3].CGClkIFG     ClkGate_8482                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[2].CGClkIFG     ClkGate_8483                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[1].CGClkIFG     ClkGate_8484                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[0].CGClkIFG     ClkGate_8485                                                 2      8.800     0.000        8.800    <none> (D) 
  gpio3                         GPIO_num_pins8_PadOUTPosLogic1_PadDIRPosLogic0_Pad         351   1591.600     0.000     1591.600    <none> (D) 
    gen_if_clks[7].CGClkIFG     ClkGate_8436                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[6].CGClkIFG     ClkGate_8437                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[5].CGClkIFG     ClkGate_8438                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[4].CGClkIFG     ClkGate_8439                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[3].CGClkIFG     ClkGate_8440                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[2].CGClkIFG     ClkGate_8441                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[1].CGClkIFG     ClkGate_8442                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[0].CGClkIFG     ClkGate_8443                                                 2      8.800     0.000        8.800    <none> (D) 
  gpio1                         GPIO_num_pins8_PadOUTPosLogic1_PadDIRPosLogic0_Pad         344   1591.600     0.000     1591.600    <none> (D) 
    gen_if_clks[7].CGClkIFG     ClkGate_8470                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[6].CGClkIFG     ClkGate_8471                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[5].CGClkIFG     ClkGate_8472                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[4].CGClkIFG     ClkGate_8473                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[3].CGClkIFG     ClkGate_8474                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[2].CGClkIFG     ClkGate_8475                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[1].CGClkIFG     ClkGate_8476                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[0].CGClkIFG     ClkGate_8477                                                 2      8.800     0.000        8.800    <none> (D) 
  gpio2                         GPIO_num_pins8_PadOUTPosLogic1_PadDIRPosLogic0_Pad         343   1575.600     0.000     1575.600    <none> (D) 
    gen_if_clks[7].CGClkIFG     ClkGate_8462                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[6].CGClkIFG     ClkGate_8463                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[5].CGClkIFG     ClkGate_8464                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[4].CGClkIFG     ClkGate_8465                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[3].CGClkIFG     ClkGate_8466                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[2].CGClkIFG     ClkGate_8467                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[1].CGClkIFG     ClkGate_8468                                                 2      8.800     0.000        8.800    <none> (D) 
    gen_if_clks[0].CGClkIFG     ClkGate_8469                                                 2      8.800     0.000        8.800    <none> (D) 
  saradc0                       SARADC                                                     212   1028.800     0.000     1028.800    <none> (D) 
  IrqGlitchyZeroTieLow          TieLow                                                       1      1.600     0.000        1.600    <none> (D) 

 (D) = wireload is default in technology library
