---
layout: default
---

# RISC-V 雙周簡報 (2017-11-09)

要點新聞：
- [RISC-V基金會的會員數量超過一百了！](#risc-v基金會的會員過百)
- [RISC-V port 進入 linux-next !!!](#risc-v-port-進入-linux-next-)
- [RISC-V 的 code model 整理 \(Palmer 的 All aboard blog part 4\)](#risc-v-的-code-model-整理-palmer-的-all-aboard-blog-part-4))
- [利用FPGA加速cycle-accurate RTL級的 Simulation](#利用fpga加速cycle-accurate-rtl級硬件仿真)
- [mcycle, minsret 和 mtime （三個跟效能和時間有關的CSR）](#mcycle-minsret-和-mtime-三個跟效能和時間有關的csr)
- [RISC-V 相關文獻搜集頁面](#risc-v-相關文獻搜集頁面)
- [RISC-V Day 2017 Tokyo](#十二月)


## RISC-V新聞

### RISC-V基金會的會員破百

由於這三季公司們的加入，最近RISC-V基金會的會員數量超過一百了!基金會裡來自Nvidia, Microsemi, NXP, Bluespec, Google的Board of Director們也都表示非常期待RISC-V之後的發展! 期待能看到越來越多關於RISC-V的產品和進展。

Link: [RISC-V Ecosystem Surpasses 100 Members Globally, Paving the Way for the Next 50 Years of Computing Design and Innovation](https://www.design-reuse.com/news/43052/risc-v-ecosystem.html)

### RISC-V port 進入 linux-next !!!

經過好幾個月的努力，RISC-V port 終於進入linux-next了。恭喜所有contributor。期待早日看到risc-v port 被merged到 mainline!

Link: [LKML](https://lkml.org/lkml/2017/10/31/850) 

## RISC-V Open Source Ecosystem Update

### RTEMS 的 RISC-V Port upstreamed

Hesham 最近在 sw-dev上宣布了RTEMS (一個RTOS）upstream 的消息。看起來越來越多RTOS支援RISC-V了。

Link: [RISC-V RTEMS port is Upstream](https://groups.google.com/a/groups.riscv.org/d/msgid/sw-dev/45FC13E809C9A942BC515F7A1E7E7D7AFAB02AF4%40sjsrvexchmbx2.microsemi.net)

### OCaml 的 RISC-V backend

Nicolás 在OCaml user list 中公佈了 RISC-V backend for OCaml 4.06 已經完成的消息。

Link: [RISC-V OCaml 4.06](https://groups.google.com/a/groups.riscv.org/d/msgid/sw-dev/CAPunWhCDas15n099ih%2BFt%3DeiijG4ee-kG3%2B4f8%3DG1eVR3PAapg%40mail.gmail.com?utm_medium=email&utm_source=footer)

### lld (LLVM Linker) for risc-v

Andes Technology 最近在mailing list上開源了他們針對 RISC-V 的LLD實作。這次的實作支援了基本的relocation, PIC/PIE 和 TLS。期待早日看到完整的LLVM port!

Link: [RISC-V port of lld](https://groups.google.com/a/groups.riscv.org/d/msgid/sw-dev/CACSh3m1dcp7G2qcqFKwWYvgevbR7-eBqLQq%3DP7hH8jaXMXci8Q%40mail.gmail.com)

## 技術討論

### 利用FPGA加速cycle-accurate RTL級的Simulation

在最近的CARRV會議上，UC berkeley 的處理器研究團隊發表了他們利用firrtl，自動生成了使用FPGA的cycle-accurate simulation platform。
自動生成的FPGA simulation相比現在最高速的cycle-accurate processor simulator快3倍。
其原理大概是利用FIRRTL自動拆解RTL description，來生成 decoupled timing-token exchanges。從而可用 HW 來處理被模擬硬體的 behavior 和 delay。
這個Platform 已被用於 simulate Rocket-Chip和BOOM，並同時已被部署於Amazon的AWS F1上 （FireSim）。
論文沒有透露更仔細的硬體細節，不過所有的code應該已公開。

- FPGA加速的simulation MIDAS：[https://github.com/ucb-bar/midas-zynq](https://github.com/ucb-bar/midas-zynq)
- CARRV的論文：[Evaluation of RISC-V RTL Designs with FPGA Simulation](https://carrv.github.io/papers/kim-midas-carrv2017.pdf)
- FireSim 的官網：[https://fires.im/](https://fires.im/)
- FireSim 的 GitHub 主頁：[https://github.com/firesim](https://github.com/firesim)

### mcycle, minsret 和 mtime （三個跟效能和時間有關的CSR）

最近在Mailing list上，有兩個關於mcycle的討論。簡單的說起來，mcycle是在數cycle，minsret是在數 retire的指令數，mtime則是指真正的時間。但在各種設計下，還是會出現許多有趣的問題和情況。小編在這裡整理幾個如下：

- Pipeline 被cache block住時，mcycle還是要數，因為這樣可以跟 minstret一起推斷 pipeline的情況。
- CPU sleep的時候，數不數是 Implementation-defined。sleep 時數的話，能幫助schedule。但不數也有道理，畢竟有些sleep會把clock停住。
- mcycle可以在reset時歸零，也可以只在power-on時歸零。在reset時歸零比較直觀，但只在power-on歸零也有好處，譬如可以記錄到產生reset的來源，譬如watchdog。
- 對於Asynchronous logic來說，沒有cycle的概念，那 mcycle 要數什麼？這時得數其他能代表進度的東西。
- 當一個 hart 從 frequency 小的核，搬到一個 frequency 大的核時，即使執行時間一樣，它的 mcycle 裡的值會比其他在這個核上的 hart小 （其他hart也許在sleep 或因為有SMT所以在執行）。這種情況下 Scheduler 該怎麼處理呢？
- 對於SMT的 Core 來說，mcycle 要一直數嗎？還是只有hart 被core執行時才數？
- mcycle 在不同的實作時有這麼多變化，formal property要設成哪個好？目前討論的結果是只要求 mcycle monotonically increasing。

這些都是很有趣的問題。詳細的討論可以看這兩個link: 

- [\[hw-dev\] MCYCLE CSR](https://groups.google.com/a/groups.riscv.org/d/msgid/hw-dev/CAK9RgBOs%3D9vyL7FL%2BNE%3DkNnz6pkCsQUykhya-pD9wLq-Mv9AOA%40mail.gmail.com?utm_medium=email&utm_source=footer)
- [\[isa-dev\] What is the purpose of the cycle/mcycle CSR?](https://groups.google.com/a/groups.riscv.org/d/msgid/isa-dev/22963.7260.222503.603833%4069-170-17-130.static-ip.telepacific.net)

### RISC-V 的 code model 整理 (Palmer 的 All aboard blog part 4)
在part4中，Palmer向我們介紹了RISC-V的code model。Code model是什麼呢？ Code model決定了在編譯時要使用哪幾個 addressing mode。使用不同的addressing mode，會導致linker 有不同的限制。譬如在 Medlow模式中，只能在 +- 2GiB的絕對位址裡定址。

目前RISC-V的 gcc只支援兩種模式，Medlow和Medany，而 Medlow被設定成預設的code model。它們所產生的指令 pair 和範圍如下：
- Medany 會產生 auipc/ld 這樣的pair，能在任意位置定址 2GiB 的 window。
- Medlow 會產生 lui/ld 這樣的pair，在 +-2GiB 的絕對位址裡，定址2GiB 的 window。

更多細節請參考Palmer的blog:[What does -mcmodel=medlow mean?](https://www.sifive.com/blog/2017/09/11/all-aboard-part-4-risc-v-code-models/#what-does--mcmodelmedlow-mean)

### RISC-V GCC的 multi-lib support (Palmer 的 All aboard blog part 5)

在part5中， Palmer繼續介紹了RISC-V multi-lib的支援。RISC-V是一個modular ISA，所以可以用很多種ABI和指令集組合來編譯。在前半段中，Palmer介紹了在工程上如何用 RISC-V的 python script 來產生各種組合。後半段，則是介紹了各種組合背後的邏輯和重要性。在一般embedded的應用中，Palmer他們選出了八種組合。以下列出幾個代表：
- rv32im/ilp32: 如果 core 使用簡單的 memory system時，A和C extension就不需要。
- rv32iac/ilp32: 針對不想要hardware multiplier的core。
- rv64imac/lp64: 在64bit的 control core中(譬如power management 和 IP control)，Palmer認為會最常出現的一種。沒有floating point extension。

至於Linux的toolchain，他們則是選出了四個代表，也就是 32/64bit 和 hard float/soft float 配對所產生的四種組合。看起來，multilib背後的邏輯和工程還真不簡單。好險很多路都被踩過了: )

更多細節可參考Palmer的blog:[All Aboard, Part 5: Per-march and per-mabi Library Paths on RISC-V Systems](https://www.sifive.com/blog/2017/09/18/all-aboard-part-5-risc-v-multilib/)

## 代碼更新

### Spike disassembler 現在包含Q extension

spike-dasm是Spike提供的將 Binary 翻譯成 assembly 的工具，經常被使用於翻譯Rocket-Chip simulation 所生成的instruction trace。
現在spike-dasm 支援RISC-V的Q extension了（Q 代表 128 bit的floating point computation）。

- riscv-isa-sim的PR \#153：[https://git.io/vF4Yn](https://github.com/riscv/riscv-isa-sim/pull/153)


## 實用資料

### RISC-V 相關文獻搜集頁面

隨著研究RISC-V的公司和研究機構越來越多，RISC-V相關的論文也慢慢出現在各大會議。
為了總結和歸類這些相關文獻，CNRV現在有了參考文獻搜集頁面：[https://cnrv.io/papers](https://cnrv.io/papers)

也歡迎大家補充遺漏的文獻。

## 行業視角

## 有趣的RV新聞和討論

### "Arm vs RISC-V: War of the platforms" by prakash

在這篇文章中，Prakash用 Paas 的角度，比較了ARM 及 RISC-V的優缺點，並提議雙方可做的下一步。

Link: [Arm vs RISC-V: War of the platforms](https://praxthoughts.wordpress.com/2017/10/31/arm-vs-risc-v-war-of-the-platforms/)

### "An ARM killer from IIT, Madras?" by Sriram Sharma

這篇新聞詳細的介紹了印度Shakti processor的背景和他們的努力。

Link: [An ARM killer from IIT, Madras? Meet the brains behind India’s ambitious processor project](https://factordaily.com/india-chip-design-shakti-iit-madras/)

## 市場相關

### Flex Logic 的 eFPGA IP 加入 SiFive 的 DesignShare program

繼上次 Lauterbach 和 Seggar後，SiFive加入了跟 Flex Logic的合作。

Link: [Flex Logix makes eFPGA available for SiFive design environment](https://www.electronicsweekly.com/news/business/flex-logix-makes-efpga-available-sifive-design-environment-2017-11/)

### eMemory 的 NVM IP 加入 SiFive 的 DesignShare program

力旺（eMemory）的 NVM IP也加入 SiFive 的 DesignShare program了。

Link: [SiFive and eMemory Bring Embedded Memory to the DesignShare Economy to Accelerate Development of RISC-V Silicon](https://www.prnewswire.com/news-releases/sifive-and-ememory-bring-embedded-memory-to-the-designshare-economy-to-accelerate-development-of-risc-v-silicon-300550845.html)

## CNRV社區活動

## CNRV網站更新

- [[b004566](https://github.com/cnrv/home/commit/b004566fc52ed0aa3802a76d85609def9e8c380d)]
  添加RISC-V參考文獻頁面
- [[6b399f0](https://github.com/cnrv/home/commit/6b399f0aaf7d4876f7779100e6f27e9b494ddc49)]
  使用下拉式參考文獻分類列表
- [[07c5640](https://github.com/cnrv/home/commit/07c5640b73f724edc72ce221165a6ca2727d5382)]
  在資源頁添加FireSim和MIDAS

## 暴走事件

### 十一月

+ [BSDTW17](https://bsdtw.org/) 2017年11月11-12日，BSDTW17會有兩場關於RISC-V的演講，地點在臺北。
+ [The 7th RISC-V workshop](https://www.softconf.com/h/riscv7thwkshp/) 2017年11月28-30日，第7屆RISC-V研討會將在美國加州Milpitas由 WD 承辦。
+ [RISC-V, RISC-V, RISC-V](https://www.eventbrite.co.uk/e/risc-v-risc-v-risc-v-registration-39611837071) 2017年11月23日，在英國劍橋的BCS Open Source Specialist Group 和 OSHUG (Open source hardware user group ) 會合辦一場跟risc-v有關的meetup，會有一場跟freebsd on risc-v有關的演講，以及另一場跟cycle-accurate model有關的演講。

### 十二月

+ [RISC-V Day 2017 Tokyo](https://riscv.tokyo/2017/10/07/%E6%9C%80%E5%88%9D%E3%81%AE%E3%83%96%E3%83%AD%E3%82%B0%E6%8A%95%E7%A8%BF/)  2017年12月18日，在東京會有一場跟 RISC-V有關的活動，由日本SHC公司主辦。SHC公司也是基金會的其中一個成員。Esperanto, SiFive, Andes, RedHat等公司的人員都會參加並給演講。

### 二月

+ [FOSDEM'18](https://fosdem.org/2018/) 2018年2月3-4日，FOSDEM (Free and Open Source Developers’ European Meeting)將在比利時的布魯塞爾舉行。

## 招募簡訊

### SiFive 招募工程師

SiFive是從UC Bekerley spin-off 出來的創業公司，是rocket-chip的主要維護者，並基於rocket-chip開發Freedom SoC。
現在SiFive準備進一步擴張，尋找能在美國加州San Mateo工作的各類工程師。招募資訊：[https://t.co/7Z7MJiMxwh](https://www.sifive.com/about/jobs/)

_CNRV提供為行業公司提供公益性質的一句話的招聘信息發布，若有任何關於計算機結構、IC設計、軟體開發的招募信息，歡迎聯系我們！_

----

整理編輯: 宋威、黃柏瑋、郭雄飛

繁體編輯者：黃柏瑋

----

**歡迎關註微信公眾號CNRV，接收最新最時尚的RISC-V訊息！**

![CNRV微信公眾號](/assets/images/cnrv_qr.png)

----

<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/tw/"><img alt="創用 CC 授權條款" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/3.0/tw/88x31.png" /></a><br />本著作係採用<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/tw/">創用 CC 姓名標示-非商業性-相同方式分享 3.0 台灣 授權條款</a>授權.
