TimeQuest Timing Analyzer report for Piplined_Datapath
Thu May 11 08:20:34 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Output Enable Times
 19. Minimum Output Enable Times
 20. Output Disable Times
 21. Minimum Output Disable Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'CLK'
 28. Fast Model Hold: 'CLK'
 29. Fast Model Minimum Pulse Width: 'CLK'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Output Enable Times
 35. Minimum Output Enable Times
 36. Output Disable Times
 37. Minimum Output Disable Times
 38. Multicorner Timing Analysis Summary
 39. Setup Times
 40. Hold Times
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Piplined_Datapath                                                 ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 134.55 MHz ; 134.55 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -6.432 ; -229.661      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -44.380               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                               ;
+--------+--------------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.432 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.472      ;
; -6.404 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.444      ;
; -6.354 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12 ; CLK          ; CLK         ; 1.000        ; 0.008      ; 7.398      ;
; -6.339 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.379      ;
; -6.326 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12 ; CLK          ; CLK         ; 1.000        ; 0.008      ; 7.370      ;
; -6.261 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12 ; CLK          ; CLK         ; 1.000        ; 0.008      ; 7.305      ;
; -6.207 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.247      ;
; -6.179 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.213      ;
; -6.179 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.219      ;
; -6.175 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.215      ;
; -6.167 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.207      ;
; -6.166 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.206      ;
; -6.151 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.185      ;
; -6.138 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.178      ;
; -6.123 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.163      ;
; -6.114 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.154      ;
; -6.109 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 7.145      ;
; -6.097 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12 ; CLK          ; CLK         ; 1.000        ; 0.008      ; 7.141      ;
; -6.086 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 7.120      ;
; -6.080 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.120      ;
; -6.073 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.113      ;
; -6.072 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.112      ;
; -6.048 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8  ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.088      ;
; -6.044 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.084      ;
; -6.032 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 7.069      ;
; -6.031 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.071      ;
; -6.020 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8  ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.060      ;
; -6.004 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 7.041      ;
; -5.983 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 7.018      ;
; -5.979 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 7.019      ;
; -5.976 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 7.013      ;
; -5.955 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8  ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.995      ;
; -5.955 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 6.990      ;
; -5.950 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.990      ;
; -5.948 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 6.985      ;
; -5.939 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 6.976      ;
; -5.938 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9   ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.978      ;
; -5.922 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 6.956      ;
; -5.914 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.954      ;
; -5.910 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9   ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.950      ;
; -5.909 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.949      ;
; -5.893 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.929      ;
; -5.890 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 6.925      ;
; -5.884 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.920      ;
; -5.883 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 6.920      ;
; -5.881 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 6.910      ;
; -5.856 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10  ; CLK          ; CLK         ; 1.000        ; -0.006     ; 6.886      ;
; -5.853 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 6.882      ;
; -5.848 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst11 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.886      ;
; -5.845 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9   ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.885      ;
; -5.843 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.879      ;
; -5.841 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst11  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 6.876      ;
; -5.837 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.875      ;
; -5.829 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8  ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.869      ;
; -5.820 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst11 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.858      ;
; -5.815 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.855      ;
; -5.815 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.855      ;
; -5.813 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst11  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 6.848      ;
; -5.809 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.847      ;
; -5.801 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8  ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.841      ;
; -5.791 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8  ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.831      ;
; -5.788 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 6.817      ;
; -5.775 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 6.812      ;
; -5.774 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 6.803      ;
; -5.774 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 6.806      ;
; -5.759 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst9   ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.799      ;
; -5.755 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst11 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.793      ;
; -5.749 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.785      ;
; -5.748 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst11  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 6.783      ;
; -5.746 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst14 ; CLK          ; CLK         ; 1.000        ; -0.005     ; 6.777      ;
; -5.746 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 6.775      ;
; -5.746 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 6.778      ;
; -5.744 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.782      ;
; -5.736 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8  ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.776      ;
; -5.735 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst15  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 6.766      ;
; -5.731 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst9   ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.771      ;
; -5.726 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 6.761      ;
; -5.725 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.761      ;
; -5.719 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 6.756      ;
; -5.718 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst14 ; CLK          ; CLK         ; 1.000        ; -0.005     ; 6.749      ;
; -5.711 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.011      ; 6.758      ;
; -5.709 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10 ; CLK          ; CLK         ; 1.000        ; -0.003     ; 6.742      ;
; -5.707 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst15  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 6.738      ;
; -5.683 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst11 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 6.720      ;
; -5.682 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst12 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 6.719      ;
; -5.681 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9   ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.721      ;
; -5.681 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 6.710      ;
; -5.681 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12 ; CLK          ; CLK         ; 1.000        ; -0.004     ; 6.713      ;
; -5.670 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.708      ;
; -5.668 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 6.704      ;
; -5.666 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst9   ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.706      ;
; -5.660 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 6.691      ;
; -5.655 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst11 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 6.692      ;
; -5.654 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst12 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 6.691      ;
; -5.653 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12  ; CLK          ; CLK         ; 1.000        ; -0.007     ; 6.682      ;
; -5.653 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 6.686      ;
; -5.653 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst14 ; CLK          ; CLK         ; 1.000        ; -0.005     ; 6.684      ;
; -5.642 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst15  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 6.673      ;
; -5.642 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.680      ;
; -5.641 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.009      ; 6.686      ;
+--------+--------------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.736 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.002      ;
; 0.738 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.004      ;
; 0.889 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.155      ;
; 0.895 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.161      ;
; 0.947 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.213      ;
; 1.000 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst10      ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.263      ;
; 1.044 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.310      ;
; 1.074 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.340      ;
; 1.081 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.347      ;
; 1.208 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.474      ;
; 1.212 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.478      ;
; 1.217 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.483      ;
; 1.250 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.516      ;
; 1.253 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.519      ;
; 1.256 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.522      ;
; 1.300 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.574      ;
; 1.313 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.579      ;
; 1.323 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.597      ;
; 1.324 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.598      ;
; 1.345 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.611      ;
; 1.477 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.743      ;
; 1.477 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.743      ;
; 1.482 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.748      ;
; 1.494 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.760      ;
; 1.535 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.803      ;
; 1.544 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst13      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.812      ;
; 1.557 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.823      ;
; 1.572 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst12      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.840      ;
; 1.573 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst11      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.841      ;
; 1.590 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.856      ;
; 1.603 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.869      ;
; 1.614 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.880      ;
; 1.618 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.884      ;
; 1.634 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.900      ;
; 1.676 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst9        ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.946      ;
; 1.703 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.973      ;
; 1.713 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst13       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.979      ;
; 1.724 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12      ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.993      ;
; 1.727 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst13      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.991      ;
; 1.731 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst11       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.997      ;
; 1.731 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst9        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.997      ;
; 1.732 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.998      ;
; 1.741 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst15      ; CLK          ; CLK         ; 0.000        ; -0.006     ; 2.001      ;
; 1.741 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst13      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.007      ;
; 1.743 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst11      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.009      ;
; 1.770 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.036      ;
; 1.777 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.043      ;
; 1.780 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.048      ;
; 1.786 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst13      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.052      ;
; 1.793 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst15       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.061      ;
; 1.796 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst15       ; CLK          ; CLK         ; 0.000        ; -0.005     ; 2.057      ;
; 1.796 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ; CLK          ; CLK         ; 0.000        ; -0.005     ; 2.057      ;
; 1.796 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; CLK          ; CLK         ; 0.000        ; -0.005     ; 2.057      ;
; 1.804 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst14      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.072      ;
; 1.832 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.098      ;
; 1.840 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.106      ;
; 1.845 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.109      ;
; 1.857 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.127      ;
; 1.868 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst11      ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.138      ;
; 1.873 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.139      ;
; 1.880 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; CLK          ; CLK         ; 0.000        ; 0.007      ; 2.153      ;
; 1.888 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst13      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.154      ;
; 1.890 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.156      ;
; 1.900 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst11      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; CLK          ; CLK         ; 0.000        ; 0.007      ; 2.173      ;
; 1.905 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13      ; CLK          ; CLK         ; 0.000        ; 0.006      ; 2.177      ;
; 1.910 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.176      ;
; 1.911 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.177      ;
; 1.927 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 2.192      ;
; 1.928 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.194      ;
; 1.948 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9       ; CLK          ; CLK         ; 0.000        ; -0.003     ; 2.211      ;
; 1.951 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.217      ;
; 1.956 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst8       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8       ; CLK          ; CLK         ; 0.000        ; 0.009      ; 2.231      ;
; 1.966 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12      ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.228      ;
; 1.966 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.233      ;
; 2.004 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst9        ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.274      ;
; 2.029 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ; CLK          ; CLK         ; 0.000        ; 0.008      ; 2.303      ;
; 2.031 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.301      ;
; 2.035 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.301      ;
; 2.039 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst8       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.307      ;
; 2.041 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.309      ;
; 2.052 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10      ; CLK          ; CLK         ; 0.000        ; 0.003      ; 2.321      ;
; 2.074 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.336      ;
; 2.086 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.352      ;
; 2.091 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst15       ; CLK          ; CLK         ; 0.000        ; -0.005     ; 2.352      ;
; 2.091 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ; CLK          ; CLK         ; 0.000        ; -0.005     ; 2.352      ;
; 2.091 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; CLK          ; CLK         ; 0.000        ; -0.005     ; 2.352      ;
; 2.092 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.358      ;
; 2.098 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst8       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.364      ;
; 2.099 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst15       ; CLK          ; CLK         ; 0.000        ; -0.005     ; 2.360      ;
; 2.099 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ; CLK          ; CLK         ; 0.000        ; -0.005     ; 2.360      ;
; 2.099 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; CLK          ; CLK         ; 0.000        ; -0.005     ; 2.360      ;
; 2.100 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.366      ;
; 2.113 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12      ; CLK          ; CLK         ; 0.000        ; -0.004     ; 2.375      ;
; 2.116 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14      ; CLK          ; CLK         ; 0.000        ; 0.011      ; 2.393      ;
; 2.143 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.409      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst16|inst10|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst16|inst10|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst16|inst11|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst16|inst11|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst16|inst12|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst16|inst12|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst16|inst13|clk                                      ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IN1[*]    ; CLK        ; 3.844  ; 3.844  ; Rise       ; CLK             ;
;  IN1[0]   ; CLK        ; 3.578  ; 3.578  ; Rise       ; CLK             ;
;  IN1[1]   ; CLK        ; 3.686  ; 3.686  ; Rise       ; CLK             ;
;  IN1[2]   ; CLK        ; 3.618  ; 3.618  ; Rise       ; CLK             ;
;  IN1[3]   ; CLK        ; 3.844  ; 3.844  ; Rise       ; CLK             ;
;  IN1[4]   ; CLK        ; 3.619  ; 3.619  ; Rise       ; CLK             ;
;  IN1[5]   ; CLK        ; 3.805  ; 3.805  ; Rise       ; CLK             ;
;  IN1[6]   ; CLK        ; 3.820  ; 3.820  ; Rise       ; CLK             ;
;  IN1[7]   ; CLK        ; -0.234 ; -0.234 ; Rise       ; CLK             ;
; IN2[*]    ; CLK        ; 3.973  ; 3.973  ; Rise       ; CLK             ;
;  IN2[0]   ; CLK        ; 3.355  ; 3.355  ; Rise       ; CLK             ;
;  IN2[1]   ; CLK        ; 3.633  ; 3.633  ; Rise       ; CLK             ;
;  IN2[2]   ; CLK        ; 3.967  ; 3.967  ; Rise       ; CLK             ;
;  IN2[3]   ; CLK        ; 3.950  ; 3.950  ; Rise       ; CLK             ;
;  IN2[4]   ; CLK        ; 3.956  ; 3.956  ; Rise       ; CLK             ;
;  IN2[5]   ; CLK        ; 3.973  ; 3.973  ; Rise       ; CLK             ;
;  IN2[6]   ; CLK        ; 3.638  ; 3.638  ; Rise       ; CLK             ;
;  IN2[7]   ; CLK        ; 3.199  ; 3.199  ; Rise       ; CLK             ;
; START     ; CLK        ; 0.841  ; 0.841  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IN1[*]    ; CLK        ; 0.464  ; 0.464  ; Rise       ; CLK             ;
;  IN1[0]   ; CLK        ; -3.348 ; -3.348 ; Rise       ; CLK             ;
;  IN1[1]   ; CLK        ; -3.456 ; -3.456 ; Rise       ; CLK             ;
;  IN1[2]   ; CLK        ; -3.388 ; -3.388 ; Rise       ; CLK             ;
;  IN1[3]   ; CLK        ; -3.614 ; -3.614 ; Rise       ; CLK             ;
;  IN1[4]   ; CLK        ; -3.389 ; -3.389 ; Rise       ; CLK             ;
;  IN1[5]   ; CLK        ; -3.575 ; -3.575 ; Rise       ; CLK             ;
;  IN1[6]   ; CLK        ; -3.590 ; -3.590 ; Rise       ; CLK             ;
;  IN1[7]   ; CLK        ; 0.464  ; 0.464  ; Rise       ; CLK             ;
; IN2[*]    ; CLK        ; -2.969 ; -2.969 ; Rise       ; CLK             ;
;  IN2[0]   ; CLK        ; -3.125 ; -3.125 ; Rise       ; CLK             ;
;  IN2[1]   ; CLK        ; -3.403 ; -3.403 ; Rise       ; CLK             ;
;  IN2[2]   ; CLK        ; -3.737 ; -3.737 ; Rise       ; CLK             ;
;  IN2[3]   ; CLK        ; -3.720 ; -3.720 ; Rise       ; CLK             ;
;  IN2[4]   ; CLK        ; -3.726 ; -3.726 ; Rise       ; CLK             ;
;  IN2[5]   ; CLK        ; -3.743 ; -3.743 ; Rise       ; CLK             ;
;  IN2[6]   ; CLK        ; -3.408 ; -3.408 ; Rise       ; CLK             ;
;  IN2[7]   ; CLK        ; -2.969 ; -2.969 ; Rise       ; CLK             ;
; START     ; CLK        ; -0.611 ; -0.611 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DONE       ; CLK        ; 8.584 ; 8.584 ; Rise       ; CLK             ;
; RESULT[*]  ; CLK        ; 6.976 ; 6.976 ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 6.410 ; 6.410 ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 6.397 ; 6.397 ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 6.976 ; 6.976 ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 6.422 ; 6.422 ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 6.872 ; 6.872 ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 6.892 ; 6.892 ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 6.422 ; 6.422 ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 6.424 ; 6.424 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DONE       ; CLK        ; 8.070 ; 8.070 ; Rise       ; CLK             ;
; RESULT[*]  ; CLK        ; 6.397 ; 6.397 ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 6.410 ; 6.410 ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 6.397 ; 6.397 ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 6.976 ; 6.976 ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 6.422 ; 6.422 ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 6.872 ; 6.872 ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 6.892 ; 6.892 ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 6.422 ; 6.422 ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 6.424 ; 6.424 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; RESULT[*]  ; CLK        ; 8.046 ;      ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 8.076 ;      ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 8.046 ;      ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 8.540 ;      ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 8.076 ;      ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 8.540 ;      ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 8.552 ;      ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 8.286 ;      ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 8.296 ;      ; Rise       ; CLK             ;
+------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; RESULT[*]  ; CLK        ; 7.532 ;      ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 7.562 ;      ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 7.532 ;      ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 8.026 ;      ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 7.562 ;      ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 8.026 ;      ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 8.038 ;      ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 7.772 ;      ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 7.782 ;      ; Rise       ; CLK             ;
+------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; RESULT[*]  ; CLK        ; 8.046     ;           ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 8.076     ;           ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 8.046     ;           ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 8.540     ;           ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 8.076     ;           ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 8.540     ;           ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 8.552     ;           ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 8.286     ;           ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 8.296     ;           ; Rise       ; CLK             ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; RESULT[*]  ; CLK        ; 7.532     ;           ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 7.562     ;           ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 7.532     ;           ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 8.026     ;           ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 7.562     ;           ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 8.026     ;           ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 8.038     ;           ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 7.772     ;           ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 7.782     ;           ; Rise       ; CLK             ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -2.207 ; -75.644       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -44.380               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                               ;
+--------+--------------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                    ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.207 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.244      ;
; -2.193 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.230      ;
; -2.156 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12 ; CLK          ; CLK         ; 1.000        ; 0.007      ; 3.195      ;
; -2.154 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.191      ;
; -2.142 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12 ; CLK          ; CLK         ; 1.000        ; 0.007      ; 3.181      ;
; -2.134 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.171      ;
; -2.120 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.157      ;
; -2.104 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.135      ;
; -2.104 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.141      ;
; -2.103 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.140      ;
; -2.103 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12 ; CLK          ; CLK         ; 1.000        ; 0.007      ; 3.142      ;
; -2.093 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.130      ;
; -2.090 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.121      ;
; -2.089 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.126      ;
; -2.087 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.124      ;
; -2.084 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.121      ;
; -2.081 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.118      ;
; -2.079 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.116      ;
; -2.073 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.110      ;
; -2.060 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.094      ;
; -2.053 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.086      ;
; -2.051 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.082      ;
; -2.050 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.087      ;
; -2.046 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.080      ;
; -2.037 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8  ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.074      ;
; -2.034 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.071      ;
; -2.033 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.067      ;
; -2.033 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12 ; CLK          ; CLK         ; 1.000        ; 0.007      ; 3.072      ;
; -2.027 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.060      ;
; -2.023 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8  ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.060      ;
; -2.019 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.053      ;
; -2.013 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.046      ;
; -2.011 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.048      ;
; -2.007 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.041      ;
; -2.002 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 3.037      ;
; -1.995 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9   ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.031      ;
; -1.986 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.023      ;
; -1.984 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8  ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.021      ;
; -1.981 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10  ; CLK          ; CLK         ; 1.000        ; -0.001     ; 3.012      ;
; -1.981 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9   ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.017      ;
; -1.980 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.013      ;
; -1.980 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.017      ;
; -1.980 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.014      ;
; -1.978 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst11 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.014      ;
; -1.976 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 3.003      ;
; -1.974 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 3.007      ;
; -1.972 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8  ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.009      ;
; -1.964 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 3.001      ;
; -1.964 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst11 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.000      ;
; -1.962 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.989      ;
; -1.958 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8  ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.995      ;
; -1.953 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst11  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.986      ;
; -1.950 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.983      ;
; -1.950 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.977      ;
; -1.949 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.979      ;
; -1.949 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.982      ;
; -1.943 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10  ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.979      ;
; -1.942 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9   ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.978      ;
; -1.939 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst11  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.972      ;
; -1.937 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.971      ;
; -1.935 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.965      ;
; -1.934 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst14 ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.963      ;
; -1.933 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.966      ;
; -1.929 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10  ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.965      ;
; -1.925 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst11 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.961      ;
; -1.923 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.950      ;
; -1.920 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst14 ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.949      ;
; -1.919 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8  ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.956      ;
; -1.918 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.945      ;
; -1.914 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8  ; CLK          ; CLK         ; 1.000        ; 0.005      ; 2.951      ;
; -1.910 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst9   ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.946      ;
; -1.910 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.944      ;
; -1.908 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst11 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.942      ;
; -1.907 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst12 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.941      ;
; -1.906 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.936      ;
; -1.904 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.937      ;
; -1.904 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.931      ;
; -1.900 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst11  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.933      ;
; -1.899 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.934      ;
; -1.896 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.926      ;
; -1.896 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst9   ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.932      ;
; -1.894 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst11 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.928      ;
; -1.893 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst12 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.927      ;
; -1.892 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst15  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.921      ;
; -1.890 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10  ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.926      ;
; -1.883 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.916      ;
; -1.881 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.010      ; 2.923      ;
; -1.881 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst14 ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.910      ;
; -1.879 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9  ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.909      ;
; -1.878 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.911      ;
; -1.878 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst15  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.907      ;
; -1.877 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.910      ;
; -1.875 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.902      ;
; -1.873 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11  ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.902      ;
; -1.872 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9   ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.908      ;
; -1.872 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15 ; CLK          ; CLK         ; 1.000        ; 0.010      ; 2.914      ;
; -1.871 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst13 ; CLK          ; CLK         ; 1.000        ; -0.003     ; 2.900      ;
; -1.865 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.892      ;
; -1.864 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.897      ;
; -1.861 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12  ; CLK          ; CLK         ; 1.000        ; -0.005     ; 2.888      ;
+--------+--------------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.351 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.503      ;
; 0.353 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.505      ;
; 0.401 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.553      ;
; 0.412 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.564      ;
; 0.427 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.579      ;
; 0.451 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst10      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.601      ;
; 0.470 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.622      ;
; 0.482 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.634      ;
; 0.504 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.656      ;
; 0.519 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.671      ;
; 0.528 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.680      ;
; 0.535 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.687      ;
; 0.546 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.698      ;
; 0.565 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.717      ;
; 0.565 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.717      ;
; 0.581 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.733      ;
; 0.587 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.739      ;
; 0.601 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; CLK          ; CLK         ; 0.000        ; 0.007      ; 0.760      ;
; 0.602 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; CLK          ; CLK         ; 0.000        ; 0.007      ; 0.761      ;
; 0.605 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ; CLK          ; CLK         ; 0.000        ; 0.007      ; 0.764      ;
; 0.647 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.799      ;
; 0.650 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.802      ;
; 0.654 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.806      ;
; 0.671 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.825      ;
; 0.673 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.825      ;
; 0.677 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.829      ;
; 0.694 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.846      ;
; 0.696 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.848      ;
; 0.704 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst13      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.858      ;
; 0.708 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.860      ;
; 0.717 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.869      ;
; 0.721 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst12      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.874      ;
; 0.722 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst11      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.875      ;
; 0.724 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.876      ;
; 0.745 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst13       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.897      ;
; 0.748 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.900      ;
; 0.750 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst9        ; CLK          ; CLK         ; 0.000        ; 0.004      ; 0.906      ;
; 0.751 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; CLK          ; CLK         ; 0.000        ; 0.004      ; 0.907      ;
; 0.760 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst9        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.912      ;
; 0.767 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst11       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.919      ;
; 0.769 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.921      ;
; 0.771 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.924      ;
; 0.782 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12      ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.937      ;
; 0.783 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst11      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.935      ;
; 0.786 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst13      ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.937      ;
; 0.789 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst15       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.943      ;
; 0.793 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst15      ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.942      ;
; 0.798 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.950      ;
; 0.800 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.953      ;
; 0.802 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst13      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.954      ;
; 0.806 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.956      ;
; 0.807 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ; CLK          ; CLK         ; 0.000        ; 0.005      ; 0.964      ;
; 0.815 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.967      ;
; 0.826 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.978      ;
; 0.830 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13      ; CLK          ; CLK         ; 0.000        ; 0.006      ; 0.988      ;
; 0.831 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst14      ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.985      ;
; 0.833 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.985      ;
; 0.841 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.993      ;
; 0.842 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst11      ; CLK          ; CLK         ; 0.000        ; 0.005      ; 0.999      ;
; 0.844 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.001      ;
; 0.845 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9        ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.997      ;
; 0.846 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.998      ;
; 0.860 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst11      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.017      ;
; 0.865 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.015      ;
; 0.874 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst13      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.026      ;
; 0.874 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst8       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8       ; CLK          ; CLK         ; 0.000        ; 0.008      ; 1.034      ;
; 0.880 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12      ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.033      ;
; 0.883 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.033      ;
; 0.885 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst15       ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.034      ;
; 0.885 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.034      ;
; 0.885 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.034      ;
; 0.885 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst9        ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.041      ;
; 0.886 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ; CLK          ; CLK         ; 0.000        ; 0.004      ; 1.042      ;
; 0.898 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.050      ;
; 0.902 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst8       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.056      ;
; 0.903 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.057      ;
; 0.905 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ; CLK          ; CLK         ; 0.000        ; 0.007      ; 1.064      ;
; 0.909 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ; CLK          ; CLK         ; 0.000        ; -0.005     ; 1.056      ;
; 0.919 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.072      ;
; 0.919 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst13      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.071      ;
; 0.924 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10      ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.079      ;
; 0.924 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst8       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.076      ;
; 0.925 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.077      ;
; 0.936 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14      ; CLK          ; CLK         ; 0.000        ; 0.010      ; 1.098      ;
; 0.941 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.093      ;
; 0.945 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.097      ;
; 0.955 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.107      ;
; 0.956 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.106      ;
; 0.958 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8       ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.108      ;
; 0.958 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst13       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.111      ;
; 0.965 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst11       ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.118      ;
; 0.968 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.120      ;
; 0.969 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.121      ;
; 0.970 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.122      ;
; 0.974 ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12      ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.124      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst17 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst18 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_CONTROLLER:inst|PRESENT_STATE:inst3|inst19 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst16|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst18|inst9       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst10      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst11      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst12      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst13      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst14      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst15      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst20|inst8       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:inst2|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst10       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst11       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst12       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst13       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst14       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst15       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst8        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Piplined_Datapath_DATAPATH:inst7|REGISTER:instA|inst9        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst16|inst10|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst16|inst10|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst16|inst11|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst16|inst11|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst16|inst12|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst7|inst16|inst12|clk                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst7|inst16|inst13|clk                                      ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IN1[*]    ; CLK        ; 2.063  ; 2.063  ; Rise       ; CLK             ;
;  IN1[0]   ; CLK        ; 1.936  ; 1.936  ; Rise       ; CLK             ;
;  IN1[1]   ; CLK        ; 2.005  ; 2.005  ; Rise       ; CLK             ;
;  IN1[2]   ; CLK        ; 1.953  ; 1.953  ; Rise       ; CLK             ;
;  IN1[3]   ; CLK        ; 2.054  ; 2.054  ; Rise       ; CLK             ;
;  IN1[4]   ; CLK        ; 1.962  ; 1.962  ; Rise       ; CLK             ;
;  IN1[5]   ; CLK        ; 2.046  ; 2.046  ; Rise       ; CLK             ;
;  IN1[6]   ; CLK        ; 2.063  ; 2.063  ; Rise       ; CLK             ;
;  IN1[7]   ; CLK        ; -0.425 ; -0.425 ; Rise       ; CLK             ;
; IN2[*]    ; CLK        ; 2.092  ; 2.092  ; Rise       ; CLK             ;
;  IN2[0]   ; CLK        ; 1.814  ; 1.814  ; Rise       ; CLK             ;
;  IN2[1]   ; CLK        ; 1.935  ; 1.935  ; Rise       ; CLK             ;
;  IN2[2]   ; CLK        ; 2.088  ; 2.088  ; Rise       ; CLK             ;
;  IN2[3]   ; CLK        ; 2.092  ; 2.092  ; Rise       ; CLK             ;
;  IN2[4]   ; CLK        ; 2.072  ; 2.072  ; Rise       ; CLK             ;
;  IN2[5]   ; CLK        ; 2.080  ; 2.080  ; Rise       ; CLK             ;
;  IN2[6]   ; CLK        ; 1.930  ; 1.930  ; Rise       ; CLK             ;
;  IN2[7]   ; CLK        ; 1.746  ; 1.746  ; Rise       ; CLK             ;
; START     ; CLK        ; 0.024  ; 0.024  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IN1[*]    ; CLK        ; 0.545  ; 0.545  ; Rise       ; CLK             ;
;  IN1[0]   ; CLK        ; -1.816 ; -1.816 ; Rise       ; CLK             ;
;  IN1[1]   ; CLK        ; -1.885 ; -1.885 ; Rise       ; CLK             ;
;  IN1[2]   ; CLK        ; -1.833 ; -1.833 ; Rise       ; CLK             ;
;  IN1[3]   ; CLK        ; -1.934 ; -1.934 ; Rise       ; CLK             ;
;  IN1[4]   ; CLK        ; -1.842 ; -1.842 ; Rise       ; CLK             ;
;  IN1[5]   ; CLK        ; -1.926 ; -1.926 ; Rise       ; CLK             ;
;  IN1[6]   ; CLK        ; -1.943 ; -1.943 ; Rise       ; CLK             ;
;  IN1[7]   ; CLK        ; 0.545  ; 0.545  ; Rise       ; CLK             ;
; IN2[*]    ; CLK        ; -1.626 ; -1.626 ; Rise       ; CLK             ;
;  IN2[0]   ; CLK        ; -1.694 ; -1.694 ; Rise       ; CLK             ;
;  IN2[1]   ; CLK        ; -1.815 ; -1.815 ; Rise       ; CLK             ;
;  IN2[2]   ; CLK        ; -1.968 ; -1.968 ; Rise       ; CLK             ;
;  IN2[3]   ; CLK        ; -1.972 ; -1.972 ; Rise       ; CLK             ;
;  IN2[4]   ; CLK        ; -1.952 ; -1.952 ; Rise       ; CLK             ;
;  IN2[5]   ; CLK        ; -1.960 ; -1.960 ; Rise       ; CLK             ;
;  IN2[6]   ; CLK        ; -1.810 ; -1.810 ; Rise       ; CLK             ;
;  IN2[7]   ; CLK        ; -1.626 ; -1.626 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.096  ; 0.096  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DONE       ; CLK        ; 4.642 ; 4.642 ; Rise       ; CLK             ;
; RESULT[*]  ; CLK        ; 3.943 ; 3.943 ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 3.678 ; 3.678 ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 3.653 ; 3.653 ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 3.943 ; 3.943 ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 3.683 ; 3.683 ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 3.881 ; 3.881 ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 3.891 ; 3.891 ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DONE       ; CLK        ; 4.429 ; 4.429 ; Rise       ; CLK             ;
; RESULT[*]  ; CLK        ; 3.653 ; 3.653 ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 3.678 ; 3.678 ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 3.653 ; 3.653 ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 3.943 ; 3.943 ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 3.683 ; 3.683 ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 3.881 ; 3.881 ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 3.891 ; 3.891 ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; RESULT[*]  ; CLK        ; 4.371 ;      ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 4.401 ;      ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 4.371 ;      ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 4.601 ;      ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 4.401 ;      ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 4.601 ;      ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 4.611 ;      ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 4.481 ;      ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 4.491 ;      ; Rise       ; CLK             ;
+------------+------------+-------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+------------+------------+-------+------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+------------+------------+-------+------+------------+-----------------+
; RESULT[*]  ; CLK        ; 4.158 ;      ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 4.188 ;      ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 4.158 ;      ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 4.388 ;      ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 4.188 ;      ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 4.388 ;      ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 4.398 ;      ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 4.268 ;      ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 4.278 ;      ; Rise       ; CLK             ;
+------------+------------+-------+------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; RESULT[*]  ; CLK        ; 4.371     ;           ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 4.401     ;           ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 4.371     ;           ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 4.601     ;           ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 4.401     ;           ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 4.601     ;           ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 4.611     ;           ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 4.481     ;           ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 4.491     ;           ; Rise       ; CLK             ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; RESULT[*]  ; CLK        ; 4.158     ;           ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 4.188     ;           ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 4.158     ;           ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 4.388     ;           ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 4.188     ;           ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 4.388     ;           ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 4.398     ;           ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 4.268     ;           ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 4.278     ;           ; Rise       ; CLK             ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.432   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLK             ; -6.432   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -229.661 ; 0.0   ; 0.0      ; 0.0     ; -44.38              ;
;  CLK             ; -229.661 ; 0.000 ; N/A      ; N/A     ; -44.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IN1[*]    ; CLK        ; 3.844  ; 3.844  ; Rise       ; CLK             ;
;  IN1[0]   ; CLK        ; 3.578  ; 3.578  ; Rise       ; CLK             ;
;  IN1[1]   ; CLK        ; 3.686  ; 3.686  ; Rise       ; CLK             ;
;  IN1[2]   ; CLK        ; 3.618  ; 3.618  ; Rise       ; CLK             ;
;  IN1[3]   ; CLK        ; 3.844  ; 3.844  ; Rise       ; CLK             ;
;  IN1[4]   ; CLK        ; 3.619  ; 3.619  ; Rise       ; CLK             ;
;  IN1[5]   ; CLK        ; 3.805  ; 3.805  ; Rise       ; CLK             ;
;  IN1[6]   ; CLK        ; 3.820  ; 3.820  ; Rise       ; CLK             ;
;  IN1[7]   ; CLK        ; -0.234 ; -0.234 ; Rise       ; CLK             ;
; IN2[*]    ; CLK        ; 3.973  ; 3.973  ; Rise       ; CLK             ;
;  IN2[0]   ; CLK        ; 3.355  ; 3.355  ; Rise       ; CLK             ;
;  IN2[1]   ; CLK        ; 3.633  ; 3.633  ; Rise       ; CLK             ;
;  IN2[2]   ; CLK        ; 3.967  ; 3.967  ; Rise       ; CLK             ;
;  IN2[3]   ; CLK        ; 3.950  ; 3.950  ; Rise       ; CLK             ;
;  IN2[4]   ; CLK        ; 3.956  ; 3.956  ; Rise       ; CLK             ;
;  IN2[5]   ; CLK        ; 3.973  ; 3.973  ; Rise       ; CLK             ;
;  IN2[6]   ; CLK        ; 3.638  ; 3.638  ; Rise       ; CLK             ;
;  IN2[7]   ; CLK        ; 3.199  ; 3.199  ; Rise       ; CLK             ;
; START     ; CLK        ; 0.841  ; 0.841  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IN1[*]    ; CLK        ; 0.545  ; 0.545  ; Rise       ; CLK             ;
;  IN1[0]   ; CLK        ; -1.816 ; -1.816 ; Rise       ; CLK             ;
;  IN1[1]   ; CLK        ; -1.885 ; -1.885 ; Rise       ; CLK             ;
;  IN1[2]   ; CLK        ; -1.833 ; -1.833 ; Rise       ; CLK             ;
;  IN1[3]   ; CLK        ; -1.934 ; -1.934 ; Rise       ; CLK             ;
;  IN1[4]   ; CLK        ; -1.842 ; -1.842 ; Rise       ; CLK             ;
;  IN1[5]   ; CLK        ; -1.926 ; -1.926 ; Rise       ; CLK             ;
;  IN1[6]   ; CLK        ; -1.943 ; -1.943 ; Rise       ; CLK             ;
;  IN1[7]   ; CLK        ; 0.545  ; 0.545  ; Rise       ; CLK             ;
; IN2[*]    ; CLK        ; -1.626 ; -1.626 ; Rise       ; CLK             ;
;  IN2[0]   ; CLK        ; -1.694 ; -1.694 ; Rise       ; CLK             ;
;  IN2[1]   ; CLK        ; -1.815 ; -1.815 ; Rise       ; CLK             ;
;  IN2[2]   ; CLK        ; -1.968 ; -1.968 ; Rise       ; CLK             ;
;  IN2[3]   ; CLK        ; -1.972 ; -1.972 ; Rise       ; CLK             ;
;  IN2[4]   ; CLK        ; -1.952 ; -1.952 ; Rise       ; CLK             ;
;  IN2[5]   ; CLK        ; -1.960 ; -1.960 ; Rise       ; CLK             ;
;  IN2[6]   ; CLK        ; -1.810 ; -1.810 ; Rise       ; CLK             ;
;  IN2[7]   ; CLK        ; -1.626 ; -1.626 ; Rise       ; CLK             ;
; START     ; CLK        ; 0.096  ; 0.096  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DONE       ; CLK        ; 8.584 ; 8.584 ; Rise       ; CLK             ;
; RESULT[*]  ; CLK        ; 6.976 ; 6.976 ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 6.410 ; 6.410 ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 6.397 ; 6.397 ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 6.976 ; 6.976 ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 6.422 ; 6.422 ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 6.872 ; 6.872 ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 6.892 ; 6.892 ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 6.422 ; 6.422 ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 6.424 ; 6.424 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DONE       ; CLK        ; 4.429 ; 4.429 ; Rise       ; CLK             ;
; RESULT[*]  ; CLK        ; 3.653 ; 3.653 ; Rise       ; CLK             ;
;  RESULT[0] ; CLK        ; 3.678 ; 3.678 ; Rise       ; CLK             ;
;  RESULT[1] ; CLK        ; 3.653 ; 3.653 ; Rise       ; CLK             ;
;  RESULT[2] ; CLK        ; 3.943 ; 3.943 ; Rise       ; CLK             ;
;  RESULT[3] ; CLK        ; 3.683 ; 3.683 ; Rise       ; CLK             ;
;  RESULT[4] ; CLK        ; 3.881 ; 3.881 ; Rise       ; CLK             ;
;  RESULT[5] ; CLK        ; 3.891 ; 3.891 ; Rise       ; CLK             ;
;  RESULT[6] ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
;  RESULT[7] ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 8507     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 8507     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 44    ; 44   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu May 11 08:20:33 2023
Info: Command: quartus_sta Piplined_Datapath -c Piplined_Datapath
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Piplined_Datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.432
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.432      -229.661 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -44.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.207
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.207       -75.644 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -44.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4551 megabytes
    Info: Processing ended: Thu May 11 08:20:34 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


