{
    "files.associations": {
        "*.v": "verilog",
        "*.ASM": "asm",
        "*.ll": "llvm",
        "stack": "cpp"
    }
}