module SystemVerilog1(a, b, c);
//входные
input wire a;
input wire b;
//выходные
output wire c;
//рассчет
assign c=a*b;
endmodule