----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (0 violated).  Worst case slack is 1.583 

Tcl Command:
    report_timing -setup -show_routing -file ahaabaa -panel_name {Setup: pll_4|altpll_component|auto_generated|pll1|clk[0]} -to_clock [get_clocks { pll_4|altpll_component|auto_generated|pll1|clk[0] }] -npaths 10 -detail path_only

Options:
    -to_clock [get_clocks { pll_4|altpll_component|auto_generated|pll1|clk[0] }] 
    -setup 
    -npaths 10 
    -show_routing 
    -detail path_only 
    -panel_name {Setup: pll_4|altpll_component|auto_generated|pll1|clk[0]} 
    -file {ahaabaa} 

Delay Model:
    Slow 1200mV 85C Model

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                            ; To Node                                                                                                                            ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 1.583 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_8_im3_component|mult_jau:auto_generated|dffe14   ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[51]  ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 8.335      ;
; 1.602 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_8_im3_component|mult_jau:auto_generated|dffe14   ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]  ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 8.316      ;
; 1.603 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_10_im3_component|mult_jau:auto_generated|dffe275 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_37_result_add_0_0_o[52] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 8.315      ;
; 1.606 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_8_im3_component|mult_jau:auto_generated|dffe14   ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]  ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 8.312      ;
; 1.611 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_10_im3_component|mult_jau:auto_generated|dffe275 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[53] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.109     ; 8.278      ;
; 1.622 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_10_im3_component|mult_jau:auto_generated|dffe275 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[54] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.141     ; 8.235      ;
; 1.625 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_10_im3_component|mult_jau:auto_generated|dffe275 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[54] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.141     ; 8.232      ;
; 1.627 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u1_m0_wo0_mtree_mult1_27_im3_component|mult_jau:auto_generated|dffe22  ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[55] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.092     ; 8.279      ;
; 1.629 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_8_im3_component|mult_jau:auto_generated|dffe14   ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]  ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.080     ; 8.289      ;
; 1.629 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u1_m0_wo0_mtree_mult1_17_im3_component|mult_jau:auto_generated|dffe14  ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[50] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; pll_4|altpll_component|auto_generated|pll1|clk[0] ; 10.000       ; -0.079     ; 8.290      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+

Path #1: Setup slack is 1.583 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                            ;
+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                                                              ;
+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node          ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_8_im3_component|mult_jau:auto_generated|dffe14 ;
; To Node            ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[51]                                  ;
; Launch Clock       ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                  ;
; Latch Clock        ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                  ;
; Data Arrival Time  ; 8.685                                                                                                                                                              ;
; Data Required Time ; 10.268                                                                                                                                                             ;
; Slack              ; 1.583                                                                                                                                                              ;
+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.080 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.335  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 35    ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.350       ; 100        ; 0.350  ; 0.350  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 36    ; 0.001       ; 0          ; 0.000  ; 0.001  ;
;    Cell                   ;        ; 37    ; 4.909       ; 59         ; 0.000  ; 0.536  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 48    ; 3.193       ; 38         ; 0.000  ; 0.429  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.135      ;            ; -0.135 ; -0.135 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                               ;
+---------+---------+----+------+--------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element                                                                                                                                                            ;
+---------+---------+----+------+--------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                   ; launch edge time                                                                                                                                                   ;
; 0.350   ; 0.350   ;    ;      ;        ;                                   ; clock path                                                                                                                                                         ;
;   0.350 ;   0.350 ; R  ;      ;        ;                                   ; clock network delay                                                                                                                                                ;
; 8.685   ; 8.335   ;    ;      ;        ;                                   ; data path                                                                                                                                                          ;
;   0.582 ;   0.232 ;    ; uTco ; 1      ; FF_X30_Y28_N3                     ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_8_im3_component|mult_jau:auto_generated|dffe14 ;
;   0.582 ;   0.000 ; RR ; CELL ; 3      ; FF_X30_Y28_N3                     ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|dffe14|q                                                        ;
;   0.671 ;   0.089 ;    ; RE   ; 2      ; FF_X30_Y28_N3                     ; CUDA_FF                                                                                                                                                            ;
;   0.786 ;   0.115 ;    ; RE   ; 2      ; LE_BUFFER_X30_Y28_N0_I2           ; LE_BUFFER                                                                                                                                                          ;
;   1.215 ;   0.429 ;    ; RE   ; 1      ; C4_X30_Y24_N0_I12                 ; V_SEG4                                                                                                                                                             ;
;   1.608 ;   0.393 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X31_Y25_N0_I16 ; LAB_LINE                                                                                                                                                           ;
;   1.608 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[0]~0|dataa                                        ;
;   2.074 ;   0.466 ; RR ; CELL ; 1      ; LCCOMB_X31_Y25_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[0]~0|cout                                         ;
;   2.074 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N2                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.074 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[1]~2|cin                                          ;
;   2.140 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[1]~2|cout                                         ;
;   2.140 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N4                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.140 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[2]~4|cin                                          ;
;   2.206 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[2]~4|cout                                         ;
;   2.206 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N6                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.206 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[3]~6|cin                                          ;
;   2.272 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[3]~6|cout                                         ;
;   2.272 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N8                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.272 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[4]~8|cin                                          ;
;   2.338 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[4]~8|cout                                         ;
;   2.338 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N10                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.338 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[5]~10|cin                                         ;
;   2.404 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[5]~10|cout                                        ;
;   2.404 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N12                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.404 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[6]~12|cin                                         ;
;   2.470 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[6]~12|cout                                        ;
;   2.470 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N14                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.470 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[7]~14|cin                                         ;
;   2.536 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[7]~14|cout                                        ;
;   2.536 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N16                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.536 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[8]~16|cin                                         ;
;   2.602 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[8]~16|cout                                        ;
;   2.602 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N18                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.602 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[9]~18|cin                                         ;
;   2.668 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[9]~18|cout                                        ;
;   2.668 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N20                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.668 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[10]~20|cin                                        ;
;   2.734 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[10]~20|cout                                       ;
;   2.734 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N22                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.734 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[11]~22|cin                                        ;
;   3.270 ;   0.536 ; RR ; CELL ; 1      ; LCCOMB_X31_Y25_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[11]~22|combout                                    ;
;   3.294 ;   0.024 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N24                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   3.371 ;   0.077 ;    ; RE   ; 1      ; LE_BUFFER_X31_Y25_N0_I25          ; LE_BUFFER                                                                                                                                                          ;
;   3.612 ;   0.241 ;    ; RE   ; 1      ; R4_X28_Y25_N0_I30                 ; H_SEG4                                                                                                                                                             ;
;   3.928 ;   0.316 ;    ; RE   ; 1      ; C4_X28_Y26_N0_I10                 ; V_SEG4                                                                                                                                                             ;
;   4.212 ;   0.284 ;    ; RE   ; 1      ; R4_X29_Y28_N0_I12                 ; H_SEG4                                                                                                                                                             ;
;   4.524 ;   0.312 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X31_Y28_N0_I36 ; LAB_LINE                                                                                                                                                           ;
;   4.524 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y28_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~26|dataa                                                   ;
;   4.892 ;   0.368 ; RF ; CELL ; 1      ; LCCOMB_X31_Y28_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~26|cout                                                    ;
;   4.892 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y28_N26                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   4.892 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y28_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~28|cin                                                     ;
;   4.958 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y28_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~28|cout                                                    ;
;   4.958 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y28_N28                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   4.958 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y28_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~30|cin                                                     ;
;   5.494 ;   0.536 ; RR ; CELL ; 1      ; LCCOMB_X31_Y28_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~30|combout                                                 ;
;   5.518 ;   0.024 ;    ; RE   ; 2      ; LCCOMB_X31_Y28_N30                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.591 ;   0.073 ;    ; RE   ; 1      ; LE_BUFFER_X31_Y28_N0_I31          ; LE_BUFFER                                                                                                                                                          ;
;   5.826 ;   0.235 ;    ; RE   ; 1      ; R4_X28_Y27_N0_I20                 ; H_SEG4                                                                                                                                                             ;
;   6.098 ;   0.272 ;    ; RE   ; 1      ; R4_X31_Y27_N0_I16                 ; H_SEG4                                                                                                                                                             ;
;   6.407 ;   0.309 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X32_Y27_N0_I3  ; LAB_LINE                                                                                                                                                           ;
;   6.408 ;   0.001 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[32]~66|dataa                                                                ;
;   6.874 ;   0.466 ; RR ; CELL ; 1      ; LCCOMB_X32_Y27_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[32]~66|cout                                                                 ;
;   6.874 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N10                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   6.874 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[33]~68|cin                                                                  ;
;   6.940 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[33]~68|cout                                                                 ;
;   6.940 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N12                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   6.940 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[34]~70|cin                                                                  ;
;   7.006 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[34]~70|cout                                                                 ;
;   7.006 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N14                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.006 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[35]~72|cin                                                                  ;
;   7.072 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[35]~72|cout                                                                 ;
;   7.072 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N16                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.072 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[36]~74|cin                                                                  ;
;   7.138 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[36]~74|cout                                                                 ;
;   7.138 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N18                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.138 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[37]~76|cin                                                                  ;
;   7.204 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[37]~76|cout                                                                 ;
;   7.204 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N20                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.204 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[38]~78|cin                                                                  ;
;   7.270 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[38]~78|cout                                                                 ;
;   7.270 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N22                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.270 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[39]~80|cin                                                                  ;
;   7.336 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[39]~80|cout                                                                 ;
;   7.336 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N24                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.336 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[40]~82|cin                                                                  ;
;   7.402 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[40]~82|cout                                                                 ;
;   7.402 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N26                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.402 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[41]~84|cin                                                                  ;
;   7.468 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[41]~84|cout                                                                 ;
;   7.468 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N28                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.468 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[42]~86|cin                                                                  ;
;   7.534 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[42]~86|cout                                                                 ;
;   7.534 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N30                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.534 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[43]~88|cin                                                                  ;
;   7.600 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y26_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[43]~88|cout                                                                 ;
;   7.600 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N0                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.600 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[44]~90|cin                                                                  ;
;   7.666 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[44]~90|cout                                                                 ;
;   7.666 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N2                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.666 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[45]~92|cin                                                                  ;
;   7.732 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y26_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[45]~92|cout                                                                 ;
;   7.732 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N4                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.732 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[46]~94|cin                                                                  ;
;   7.798 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[46]~94|cout                                                                 ;
;   7.798 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N6                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.798 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[47]~96|cin                                                                  ;
;   7.864 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y26_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[47]~96|cout                                                                 ;
;   7.864 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N8                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.864 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[48]~98|cin                                                                  ;
;   7.930 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[48]~98|cout                                                                 ;
;   7.930 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N10                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.930 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[49]~100|cin                                                                 ;
;   7.996 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y26_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[49]~100|cout                                                                ;
;   7.996 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N12                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.996 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[50]~102|cin                                                                 ;
;   8.062 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[50]~102|cout                                                                ;
;   8.062 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N14                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   8.062 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[51]~104|cin                                                                 ;
;   8.598 ;   0.536 ; RR ; CELL ; 1      ; LCCOMB_X32_Y26_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[51]~104|combout                                                             ;
;   8.598 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N16                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   8.598 ;   0.000 ; RR ; IC   ; 1      ; FF_X32_Y26_N17                    ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[51]|d                                                                       ;
;   8.685 ;   0.087 ; RR ; CELL ; 1      ; FF_X32_Y26_N17                    ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[51]                                  ;
+---------+---------+----+------+--------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                            ;
+----------+----------+----+------+--------+----------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                                                                                                           ;
+----------+----------+----+------+--------+----------------+-----------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                ; latch edge time                                                                                                                   ;
; 10.270   ; 0.270    ;    ;      ;        ;                ; clock path                                                                                                                        ;
;   9.865  ;   -0.135 ; R  ;      ;        ;                ; clock network delay                                                                                                               ;
;   10.270 ;   0.405  ;    ;      ;        ;                ; clock pessimism removed                                                                                                           ;
; 10.250   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                                                                                                                 ;
; 10.268   ; 0.018    ;    ; uTsu ; 1      ; FF_X32_Y26_N17 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[51] ;
+----------+----------+----+------+--------+----------------+-----------------------------------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #2: Setup slack is 1.602 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                            ;
+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                                                              ;
+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node          ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_8_im3_component|mult_jau:auto_generated|dffe14 ;
; To Node            ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]                                  ;
; Launch Clock       ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                  ;
; Latch Clock        ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                  ;
; Data Arrival Time  ; 8.666                                                                                                                                                              ;
; Data Required Time ; 10.268                                                                                                                                                             ;
; Slack              ; 1.602                                                                                                                                                              ;
+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.080 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.316  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 36    ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.350       ; 100        ; 0.350  ; 0.350  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 37    ; 0.001       ; 0          ; 0.000  ; 0.001  ;
;    Cell                   ;        ; 38    ; 4.890       ; 59         ; 0.000  ; 0.536  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 49    ; 3.193       ; 38         ; 0.000  ; 0.429  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.135      ;            ; -0.135 ; -0.135 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                               ;
+---------+---------+----+------+--------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element                                                                                                                                                            ;
+---------+---------+----+------+--------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                   ; launch edge time                                                                                                                                                   ;
; 0.350   ; 0.350   ;    ;      ;        ;                                   ; clock path                                                                                                                                                         ;
;   0.350 ;   0.350 ; R  ;      ;        ;                                   ; clock network delay                                                                                                                                                ;
; 8.666   ; 8.316   ;    ;      ;        ;                                   ; data path                                                                                                                                                          ;
;   0.582 ;   0.232 ;    ; uTco ; 1      ; FF_X30_Y28_N3                     ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_8_im3_component|mult_jau:auto_generated|dffe14 ;
;   0.582 ;   0.000 ; RR ; CELL ; 3      ; FF_X30_Y28_N3                     ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|dffe14|q                                                        ;
;   0.671 ;   0.089 ;    ; RE   ; 2      ; FF_X30_Y28_N3                     ; CUDA_FF                                                                                                                                                            ;
;   0.786 ;   0.115 ;    ; RE   ; 2      ; LE_BUFFER_X30_Y28_N0_I2           ; LE_BUFFER                                                                                                                                                          ;
;   1.215 ;   0.429 ;    ; RE   ; 1      ; C4_X30_Y24_N0_I12                 ; V_SEG4                                                                                                                                                             ;
;   1.608 ;   0.393 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X31_Y25_N0_I16 ; LAB_LINE                                                                                                                                                           ;
;   1.608 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[0]~0|dataa                                        ;
;   2.074 ;   0.466 ; RR ; CELL ; 1      ; LCCOMB_X31_Y25_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[0]~0|cout                                         ;
;   2.074 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N2                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.074 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[1]~2|cin                                          ;
;   2.140 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[1]~2|cout                                         ;
;   2.140 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N4                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.140 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[2]~4|cin                                          ;
;   2.206 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[2]~4|cout                                         ;
;   2.206 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N6                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.206 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[3]~6|cin                                          ;
;   2.272 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[3]~6|cout                                         ;
;   2.272 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N8                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.272 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[4]~8|cin                                          ;
;   2.338 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[4]~8|cout                                         ;
;   2.338 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N10                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.338 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[5]~10|cin                                         ;
;   2.404 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[5]~10|cout                                        ;
;   2.404 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N12                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.404 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[6]~12|cin                                         ;
;   2.470 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[6]~12|cout                                        ;
;   2.470 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N14                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.470 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[7]~14|cin                                         ;
;   2.536 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[7]~14|cout                                        ;
;   2.536 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N16                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.536 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[8]~16|cin                                         ;
;   2.602 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[8]~16|cout                                        ;
;   2.602 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N18                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.602 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[9]~18|cin                                         ;
;   2.668 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[9]~18|cout                                        ;
;   2.668 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N20                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.668 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[10]~20|cin                                        ;
;   2.734 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[10]~20|cout                                       ;
;   2.734 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N22                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.734 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[11]~22|cin                                        ;
;   3.270 ;   0.536 ; RR ; CELL ; 1      ; LCCOMB_X31_Y25_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[11]~22|combout                                    ;
;   3.294 ;   0.024 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N24                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   3.371 ;   0.077 ;    ; RE   ; 1      ; LE_BUFFER_X31_Y25_N0_I25          ; LE_BUFFER                                                                                                                                                          ;
;   3.612 ;   0.241 ;    ; RE   ; 1      ; R4_X28_Y25_N0_I30                 ; H_SEG4                                                                                                                                                             ;
;   3.928 ;   0.316 ;    ; RE   ; 1      ; C4_X28_Y26_N0_I10                 ; V_SEG4                                                                                                                                                             ;
;   4.212 ;   0.284 ;    ; RE   ; 1      ; R4_X29_Y28_N0_I12                 ; H_SEG4                                                                                                                                                             ;
;   4.524 ;   0.312 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X31_Y28_N0_I36 ; LAB_LINE                                                                                                                                                           ;
;   4.524 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y28_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~26|dataa                                                   ;
;   4.892 ;   0.368 ; RF ; CELL ; 1      ; LCCOMB_X31_Y28_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~26|cout                                                    ;
;   4.892 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y28_N26                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   4.892 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y28_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~28|cin                                                     ;
;   4.958 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y28_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~28|cout                                                    ;
;   4.958 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y28_N28                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   4.958 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y28_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~30|cin                                                     ;
;   5.494 ;   0.536 ; RR ; CELL ; 1      ; LCCOMB_X31_Y28_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~30|combout                                                 ;
;   5.518 ;   0.024 ;    ; RE   ; 2      ; LCCOMB_X31_Y28_N30                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.591 ;   0.073 ;    ; RE   ; 1      ; LE_BUFFER_X31_Y28_N0_I31          ; LE_BUFFER                                                                                                                                                          ;
;   5.826 ;   0.235 ;    ; RE   ; 1      ; R4_X28_Y27_N0_I20                 ; H_SEG4                                                                                                                                                             ;
;   6.098 ;   0.272 ;    ; RE   ; 1      ; R4_X31_Y27_N0_I16                 ; H_SEG4                                                                                                                                                             ;
;   6.407 ;   0.309 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X32_Y27_N0_I3  ; LAB_LINE                                                                                                                                                           ;
;   6.408 ;   0.001 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[32]~66|dataa                                                                ;
;   6.874 ;   0.466 ; RR ; CELL ; 1      ; LCCOMB_X32_Y27_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[32]~66|cout                                                                 ;
;   6.874 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N10                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   6.874 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[33]~68|cin                                                                  ;
;   6.940 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[33]~68|cout                                                                 ;
;   6.940 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N12                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   6.940 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[34]~70|cin                                                                  ;
;   7.006 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[34]~70|cout                                                                 ;
;   7.006 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N14                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.006 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[35]~72|cin                                                                  ;
;   7.072 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[35]~72|cout                                                                 ;
;   7.072 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N16                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.072 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[36]~74|cin                                                                  ;
;   7.138 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[36]~74|cout                                                                 ;
;   7.138 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N18                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.138 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[37]~76|cin                                                                  ;
;   7.204 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[37]~76|cout                                                                 ;
;   7.204 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N20                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.204 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[38]~78|cin                                                                  ;
;   7.270 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[38]~78|cout                                                                 ;
;   7.270 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N22                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.270 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[39]~80|cin                                                                  ;
;   7.336 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[39]~80|cout                                                                 ;
;   7.336 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N24                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.336 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[40]~82|cin                                                                  ;
;   7.402 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[40]~82|cout                                                                 ;
;   7.402 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N26                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.402 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[41]~84|cin                                                                  ;
;   7.468 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[41]~84|cout                                                                 ;
;   7.468 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N28                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.468 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[42]~86|cin                                                                  ;
;   7.534 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[42]~86|cout                                                                 ;
;   7.534 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N30                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.534 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[43]~88|cin                                                                  ;
;   7.600 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y26_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[43]~88|cout                                                                 ;
;   7.600 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N0                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.600 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[44]~90|cin                                                                  ;
;   7.666 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[44]~90|cout                                                                 ;
;   7.666 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N2                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.666 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[45]~92|cin                                                                  ;
;   7.732 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y26_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[45]~92|cout                                                                 ;
;   7.732 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N4                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.732 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[46]~94|cin                                                                  ;
;   7.798 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[46]~94|cout                                                                 ;
;   7.798 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N6                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.798 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[47]~96|cin                                                                  ;
;   7.864 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y26_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[47]~96|cout                                                                 ;
;   7.864 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N8                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.864 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[48]~98|cin                                                                  ;
;   7.930 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[48]~98|cout                                                                 ;
;   7.930 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N10                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.930 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[49]~100|cin                                                                 ;
;   7.996 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y26_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[49]~100|cout                                                                ;
;   7.996 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N12                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.996 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[50]~102|cin                                                                 ;
;   8.062 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[50]~102|cout                                                                ;
;   8.062 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N14                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   8.062 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[51]~104|cin                                                                 ;
;   8.128 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y26_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[51]~104|cout                                                                ;
;   8.128 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N16                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   8.128 ;   0.000 ; FF ; IC   ; 1      ; LCCOMB_X32_Y26_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]~106|cin                                                                 ;
;   8.562 ;   0.434 ; FF ; CELL ; 1      ; LCCOMB_X32_Y26_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]~106|combout                                                             ;
;   8.562 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X32_Y26_N18                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   8.562 ;   0.000 ; FF ; IC   ; 1      ; FF_X32_Y26_N19                    ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]|d                                                                       ;
;   8.666 ;   0.104 ; FF ; CELL ; 1      ; FF_X32_Y26_N19                    ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]                                  ;
+---------+---------+----+------+--------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                            ;
+----------+----------+----+------+--------+----------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                                                                                                           ;
+----------+----------+----+------+--------+----------------+-----------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                ; latch edge time                                                                                                                   ;
; 10.270   ; 0.270    ;    ;      ;        ;                ; clock path                                                                                                                        ;
;   9.865  ;   -0.135 ; R  ;      ;        ;                ; clock network delay                                                                                                               ;
;   10.270 ;   0.405  ;    ;      ;        ;                ; clock pessimism removed                                                                                                           ;
; 10.250   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                                                                                                                 ;
; 10.268   ; 0.018    ;    ; uTsu ; 1      ; FF_X32_Y26_N19 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52] ;
+----------+----------+----+------+--------+----------------+-----------------------------------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #3: Setup slack is 1.603 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                              ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                                                                ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node          ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_10_im3_component|mult_jau:auto_generated|dffe275 ;
; To Node            ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_37_result_add_0_0_o[52]                                   ;
; Launch Clock       ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                    ;
; Latch Clock        ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                    ;
; Data Arrival Time  ; 8.677                                                                                                                                                                ;
; Data Required Time ; 10.280                                                                                                                                                               ;
; Slack              ; 1.603                                                                                                                                                                ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.080 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.315  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 8     ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.362       ; 100        ; 0.362  ; 0.362  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 9     ; 0.000       ; 0          ; -0.001 ; 0.001  ;
;    Cell                   ;        ; 10    ; 3.306       ; 40         ; 0.000  ; 0.536  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 23    ; 4.777       ; 57         ; 0.000  ; 0.511  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.099      ;            ; -0.099 ; -0.099 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                         ; Element                                                                                                                                                              ;
+---------+----------+----+------+--------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                  ; launch edge time                                                                                                                                                     ;
; 0.362   ; 0.362    ;    ;      ;        ;                                  ; clock path                                                                                                                                                           ;
;   0.362 ;   0.362  ; R  ;      ;        ;                                  ; clock network delay                                                                                                                                                  ;
; 8.677   ; 8.315    ;    ;      ;        ;                                  ; data path                                                                                                                                                            ;
;   0.594 ;   0.232  ;    ; uTco ; 1      ; FF_X73_Y46_N5                    ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_10_im3_component|mult_jau:auto_generated|dffe275 ;
;   0.594 ;   0.000  ; FF ; CELL ; 292    ; FF_X73_Y46_N5                    ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_10_im3_component|auto_generated|dffe275|q                                                        ;
;   0.724 ;   0.130  ;    ; RE   ; 3      ; FF_X73_Y46_N5                    ; CUDA_FF                                                                                                                                                              ;
;   0.840 ;   0.116  ;    ; RE   ; 4      ; LE_BUFFER_X73_Y46_N0_I4          ; LE_BUFFER                                                                                                                                                            ;
;   1.150 ;   0.310  ;    ; RE   ; 5      ; C4_X73_Y42_N0_I13                ; V_SEG4                                                                                                                                                               ;
;   1.661 ;   0.511  ;    ; RE   ; 9      ; R24_X50_Y42_N0_I0                ; H_SEG24                                                                                                                                                              ;
;   2.169 ;   0.508  ;    ; RE   ; 6      ; R24_X26_Y42_N0_I0                ; H_SEG24                                                                                                                                                              ;
;   2.622 ;   0.453  ;    ; RE   ; 2      ; R24_X4_Y42_N0_I0                 ; H_SEG24                                                                                                                                                              ;
;   3.052 ;   0.430  ;    ; RE   ; 3      ; C16_X3_Y43_N0_I0                 ; V_SEG16                                                                                                                                                              ;
;   3.467 ;   0.415  ;    ; RE   ; 2      ; C16_X3_Y57_N0_I0                 ; V_SEG16                                                                                                                                                              ;
;   3.768 ;   0.301  ;    ; RE   ; 1      ; R4_X4_Y69_N0_I14                 ; H_SEG4                                                                                                                                                               ;
;   4.120 ;   0.352  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X5_Y69_N0_I13 ; LAB_LINE                                                                                                                                                             ;
;   4.119 ;   -0.001 ; FF ; IC   ; 2      ; LCCOMB_X5_Y69_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_im3_component|auto_generated|add292_result[25]~50|datab                                       ;
;   4.628 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X5_Y69_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_im3_component|auto_generated|add292_result[25]~50|cout                                        ;
;   4.628 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X5_Y69_N24                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.628 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X5_Y69_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_im3_component|auto_generated|add292_result[26]~52|cin                                         ;
;   5.140 ;   0.512  ; RF ; CELL ; 1      ; LCCOMB_X5_Y69_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_im3_component|auto_generated|add292_result[26]~52|combout                                     ;
;   5.154 ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X5_Y69_N26                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   5.229 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X5_Y69_N0_I26          ; LE_BUFFER                                                                                                                                                            ;
;   5.587 ;   0.358  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X4_Y69_N0_I12 ; LAB_LINE                                                                                                                                                             ;
;   5.587 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X4_Y69_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_im3_component|auto_generated|op_1~58|datab                                                    ;
;   6.096 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X4_Y69_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_im3_component|auto_generated|op_1~58|cout                                                     ;
;   6.096 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X4_Y69_N28                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.096 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X4_Y69_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_im3_component|auto_generated|op_1~60|cin                                                      ;
;   6.608 ;   0.512  ; RF ; CELL ; 7      ; LCCOMB_X4_Y69_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_im3_component|auto_generated|op_1~60|combout                                                  ;
;   6.624 ;   0.016  ;    ; RE   ; 1      ; LCCOMB_X4_Y69_N30                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.694 ;   0.070  ;    ; RE   ; 1      ; LE_BUFFER_X4_Y69_N0_I31          ; LE_BUFFER                                                                                                                                                            ;
;   6.938 ;   0.244  ;    ; RE   ; 1      ; C4_X4_Y65_N0_I23                 ; V_SEG4                                                                                                                                                               ;
;   7.412 ;   0.474  ;    ; RE   ; 7      ; LOCAL_INTERCONNECT_X5_Y65_N0_I29 ; LAB_LINE                                                                                                                                                             ;
;   7.413 ;   0.001  ; FF ; IC   ; 2      ; LCCOMB_X5_Y65_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_result_add_0_0_o[49]~87|datab                                                                 ;
;   7.922 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X5_Y65_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_result_add_0_0_o[49]~87|cout                                                                  ;
;   7.922 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X5_Y65_N6                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.922 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X5_Y65_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_result_add_0_0_o[50]~89|cin                                                                   ;
;   7.988 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X5_Y65_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_result_add_0_0_o[50]~89|cout                                                                  ;
;   7.988 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X5_Y65_N8                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.988 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X5_Y65_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_result_add_0_0_o[51]~91|cin                                                                   ;
;   8.054 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X5_Y65_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_result_add_0_0_o[51]~91|cout                                                                  ;
;   8.054 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X5_Y65_N10                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   8.054 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X5_Y65_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_result_add_0_0_o[52]~93|cin                                                                   ;
;   8.590 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X5_Y65_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_result_add_0_0_o[52]~93|combout                                                               ;
;   8.590 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X5_Y65_N12                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   8.590 ;   0.000  ; RR ; IC   ; 1      ; FF_X5_Y65_N13                    ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_37_result_add_0_0_o[52]|d                                                                        ;
;   8.677 ;   0.087  ; RR ; CELL ; 1      ; FF_X5_Y65_N13                    ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_37_result_add_0_0_o[52]                                   ;
+---------+----------+----+------+--------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                            ;
+----------+----------+----+------+--------+---------------+------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                                                                                                            ;
+----------+----------+----+------+--------+---------------+------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;               ; latch edge time                                                                                                                    ;
; 10.282   ; 0.282    ;    ;      ;        ;               ; clock path                                                                                                                         ;
;   9.901  ;   -0.099 ; R  ;      ;        ;               ; clock network delay                                                                                                                ;
;   10.282 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                                                                                                            ;
; 10.262   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                                                                                                                  ;
; 10.280   ; 0.018    ;    ; uTsu ; 1      ; FF_X5_Y65_N13 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_37_result_add_0_0_o[52] ;
+----------+----------+----+------+--------+---------------+------------------------------------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #4: Setup slack is 1.606 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                            ;
+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                                                              ;
+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node          ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_8_im3_component|mult_jau:auto_generated|dffe14 ;
; To Node            ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]                                  ;
; Launch Clock       ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                  ;
; Latch Clock        ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                  ;
; Data Arrival Time  ; 8.662                                                                                                                                                              ;
; Data Required Time ; 10.268                                                                                                                                                             ;
; Slack              ; 1.606                                                                                                                                                              ;
+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.080 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.312  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 36    ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.350       ; 100        ; 0.350  ; 0.350  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 37    ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                   ;        ; 38    ; 5.089       ; 61         ; 0.000  ; 0.536  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 48    ; 2.991       ; 36         ; 0.000  ; 0.429  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.135      ;            ; -0.135 ; -0.135 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                               ;
+---------+---------+----+------+--------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element                                                                                                                                                            ;
+---------+---------+----+------+--------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                   ; launch edge time                                                                                                                                                   ;
; 0.350   ; 0.350   ;    ;      ;        ;                                   ; clock path                                                                                                                                                         ;
;   0.350 ;   0.350 ; R  ;      ;        ;                                   ; clock network delay                                                                                                                                                ;
; 8.662   ; 8.312   ;    ;      ;        ;                                   ; data path                                                                                                                                                          ;
;   0.582 ;   0.232 ;    ; uTco ; 1      ; FF_X30_Y28_N3                     ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_8_im3_component|mult_jau:auto_generated|dffe14 ;
;   0.582 ;   0.000 ; RR ; CELL ; 3      ; FF_X30_Y28_N3                     ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|dffe14|q                                                        ;
;   0.671 ;   0.089 ;    ; RE   ; 2      ; FF_X30_Y28_N3                     ; CUDA_FF                                                                                                                                                            ;
;   0.786 ;   0.115 ;    ; RE   ; 2      ; LE_BUFFER_X30_Y28_N0_I2           ; LE_BUFFER                                                                                                                                                          ;
;   1.215 ;   0.429 ;    ; RE   ; 1      ; C4_X30_Y24_N0_I12                 ; V_SEG4                                                                                                                                                             ;
;   1.608 ;   0.393 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X31_Y25_N0_I16 ; LAB_LINE                                                                                                                                                           ;
;   1.608 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[0]~0|dataa                                        ;
;   2.074 ;   0.466 ; RR ; CELL ; 1      ; LCCOMB_X31_Y25_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[0]~0|cout                                         ;
;   2.074 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N2                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.074 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[1]~2|cin                                          ;
;   2.140 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[1]~2|cout                                         ;
;   2.140 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N4                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.140 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[2]~4|cin                                          ;
;   2.206 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[2]~4|cout                                         ;
;   2.206 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N6                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.206 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[3]~6|cin                                          ;
;   2.272 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[3]~6|cout                                         ;
;   2.272 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N8                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.272 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[4]~8|cin                                          ;
;   2.338 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[4]~8|cout                                         ;
;   2.338 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N10                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.338 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[5]~10|cin                                         ;
;   2.404 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[5]~10|cout                                        ;
;   2.404 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N12                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.404 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[6]~12|cin                                         ;
;   2.470 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[6]~12|cout                                        ;
;   2.470 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N14                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.470 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[7]~14|cin                                         ;
;   2.536 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[7]~14|cout                                        ;
;   2.536 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N16                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.536 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[8]~16|cin                                         ;
;   2.602 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[8]~16|cout                                        ;
;   2.602 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N18                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.602 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[9]~18|cin                                         ;
;   2.668 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[9]~18|cout                                        ;
;   2.668 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N20                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.668 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[10]~20|cin                                        ;
;   2.734 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[10]~20|cout                                       ;
;   2.734 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N22                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.734 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[11]~22|cin                                        ;
;   3.246 ;   0.512 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[11]~22|combout                                    ;
;   3.262 ;   0.016 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N24                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   3.334 ;   0.072 ;    ; RE   ; 1      ; LE_BUFFER_X31_Y25_N0_I25          ; LE_BUFFER                                                                                                                                                          ;
;   3.539 ;   0.205 ;    ; RE   ; 1      ; R4_X28_Y25_N0_I30                 ; H_SEG4                                                                                                                                                             ;
;   3.817 ;   0.278 ;    ; RE   ; 1      ; C4_X28_Y26_N0_I10                 ; V_SEG4                                                                                                                                                             ;
;   4.108 ;   0.291 ;    ; RE   ; 1      ; R4_X29_Y28_N0_I12                 ; H_SEG4                                                                                                                                                             ;
;   4.472 ;   0.364 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X31_Y28_N0_I36 ; LAB_LINE                                                                                                                                                           ;
;   4.472 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y28_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~26|dataa                                                   ;
;   4.970 ;   0.498 ; FR ; CELL ; 1      ; LCCOMB_X31_Y28_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~26|cout                                                    ;
;   4.970 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y28_N26                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   4.970 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y28_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~28|cin                                                     ;
;   5.036 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y28_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~28|cout                                                    ;
;   5.036 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y28_N28                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.036 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y28_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~30|cin                                                     ;
;   5.102 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y28_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~30|cout                                                    ;
;   5.102 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y28_N30                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.102 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y27_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~32|cin                                                     ;
;   5.168 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y27_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~32|cout                                                    ;
;   5.168 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y27_N0                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.168 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y27_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~34|cin                                                     ;
;   5.234 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y27_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~34|cout                                                    ;
;   5.234 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y27_N2                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.234 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y27_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~36|cin                                                     ;
;   5.300 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y27_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~36|cout                                                    ;
;   5.300 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y27_N4                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.300 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y27_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~38|cin                                                     ;
;   5.366 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y27_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~38|cout                                                    ;
;   5.366 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y27_N6                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.366 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y27_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~40|cin                                                     ;
;   5.432 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y27_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~40|cout                                                    ;
;   5.432 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y27_N8                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.432 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y27_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~42|cin                                                     ;
;   5.498 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y27_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~42|cout                                                    ;
;   5.498 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y27_N10                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.498 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y27_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~44|cin                                                     ;
;   5.564 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y27_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~44|cout                                                    ;
;   5.564 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y27_N12                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.564 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y27_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~46|cin                                                     ;
;   5.630 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y27_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~46|cout                                                    ;
;   5.630 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y27_N14                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.630 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y27_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~48|cin                                                     ;
;   5.696 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y27_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~48|cout                                                    ;
;   5.696 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y27_N16                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.696 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y27_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~50|cin                                                     ;
;   5.762 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y27_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~50|cout                                                    ;
;   5.762 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y27_N18                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.762 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y27_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~52|cin                                                     ;
;   5.828 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y27_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~52|cout                                                    ;
;   5.828 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y27_N20                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.828 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y27_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~54|cin                                                     ;
;   5.894 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y27_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~54|cout                                                    ;
;   5.894 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y27_N22                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.894 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y27_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~56|cin                                                     ;
;   5.960 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y27_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~56|cout                                                    ;
;   5.960 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y27_N24                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.960 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y27_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~58|cin                                                     ;
;   6.026 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y27_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~58|cout                                                    ;
;   6.026 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y27_N26                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   6.026 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y27_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~60|cin                                                     ;
;   6.538 ;   0.512 ; RF ; CELL ; 1      ; LCCOMB_X31_Y27_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~60|combout                                                 ;
;   6.554 ;   0.016 ;    ; RE   ; 2      ; LCCOMB_X31_Y27_N28                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   6.626 ;   0.072 ;    ; RE   ; 1      ; LE_BUFFER_X31_Y27_N0_I29          ; LE_BUFFER                                                                                                                                                          ;
;   6.852 ;   0.226 ;    ; RE   ; 1      ; C4_X31_Y23_N0_I23                 ; V_SEG4                                                                                                                                                             ;
;   7.277 ;   0.425 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X32_Y26_N0_I20 ; LAB_LINE                                                                                                                                                           ;
;   7.277 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[47]~96|dataa                                                                ;
;   7.775 ;   0.498 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[47]~96|cout                                                                 ;
;   7.775 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N8                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.775 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[48]~98|cin                                                                  ;
;   7.841 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y26_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[48]~98|cout                                                                 ;
;   7.841 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N10                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.841 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[49]~100|cin                                                                 ;
;   7.907 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[49]~100|cout                                                                ;
;   7.907 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N12                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.907 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[50]~102|cin                                                                 ;
;   7.973 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y26_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[50]~102|cout                                                                ;
;   7.973 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N14                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.973 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[51]~104|cin                                                                 ;
;   8.039 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[51]~104|cout                                                                ;
;   8.039 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N16                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   8.039 ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X32_Y26_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]~106|cin                                                                 ;
;   8.575 ;   0.536 ; RR ; CELL ; 1      ; LCCOMB_X32_Y26_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]~106|combout                                                             ;
;   8.575 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X32_Y26_N18                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   8.575 ;   0.000 ; RR ; IC   ; 1      ; FF_X32_Y26_N19                    ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]|d                                                                       ;
;   8.662 ;   0.087 ; RR ; CELL ; 1      ; FF_X32_Y26_N19                    ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]                                  ;
+---------+---------+----+------+--------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                            ;
+----------+----------+----+------+--------+----------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                                                                                                           ;
+----------+----------+----+------+--------+----------------+-----------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                ; latch edge time                                                                                                                   ;
; 10.270   ; 0.270    ;    ;      ;        ;                ; clock path                                                                                                                        ;
;   9.865  ;   -0.135 ; R  ;      ;        ;                ; clock network delay                                                                                                               ;
;   10.270 ;   0.405  ;    ;      ;        ;                ; clock pessimism removed                                                                                                           ;
; 10.250   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                                                                                                                 ;
; 10.268   ; 0.018    ;    ; uTsu ; 1      ; FF_X32_Y26_N19 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52] ;
+----------+----------+----+------+--------+----------------+-----------------------------------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #5: Setup slack is 1.611 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                              ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                                                                ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node          ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_10_im3_component|mult_jau:auto_generated|dffe275 ;
; To Node            ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[53]                                   ;
; Launch Clock       ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                    ;
; Latch Clock        ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                    ;
; Data Arrival Time  ; 8.640                                                                                                                                                                ;
; Data Required Time ; 10.251                                                                                                                                                               ;
; Slack              ; 1.611                                                                                                                                                                ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.109 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.278  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 10    ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.362       ; 100        ; 0.362  ; 0.362  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 11    ; -0.001      ; 0          ; -0.001 ; 0.000  ;
;    Cell                   ;        ; 12    ; 3.419       ; 41         ; 0.000  ; 0.536  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 25    ; 4.628       ; 56         ; 0.000  ; 0.490  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.128      ;            ; -0.128 ; -0.128 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                 ;
+---------+----------+----+------+--------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location                         ; Element                                                                                                                                                              ;
+---------+----------+----+------+--------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                                  ; launch edge time                                                                                                                                                     ;
; 0.362   ; 0.362    ;    ;      ;        ;                                  ; clock path                                                                                                                                                           ;
;   0.362 ;   0.362  ; R  ;      ;        ;                                  ; clock network delay                                                                                                                                                  ;
; 8.640   ; 8.278    ;    ;      ;        ;                                  ; data path                                                                                                                                                            ;
;   0.594 ;   0.232  ;    ; uTco ; 1      ; FF_X73_Y46_N5                    ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_10_im3_component|mult_jau:auto_generated|dffe275 ;
;   0.594 ;   0.000  ; FF ; CELL ; 292    ; FF_X73_Y46_N5                    ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_10_im3_component|auto_generated|dffe275|q                                                        ;
;   0.724 ;   0.130  ;    ; RE   ; 3      ; FF_X73_Y46_N5                    ; CUDA_FF                                                                                                                                                              ;
;   0.840 ;   0.116  ;    ; RE   ; 4      ; LE_BUFFER_X73_Y46_N0_I4          ; LE_BUFFER                                                                                                                                                            ;
;   1.064 ;   0.224  ;    ; RE   ; 3      ; R4_X74_Y46_N0_I4                 ; H_SEG4                                                                                                                                                               ;
;   1.464 ;   0.400  ;    ; RE   ; 5      ; C16_X76_Y30_N0_I1                ; V_SEG16                                                                                                                                                              ;
;   1.928 ;   0.464  ;    ; RE   ; 5      ; C16_X76_Y14_N0_I1                ; V_SEG16                                                                                                                                                              ;
;   2.397 ;   0.469  ;    ; RE   ; 2      ; R24_X53_Y16_N0_I0                ; H_SEG24                                                                                                                                                              ;
;   2.887 ;   0.490  ;    ; RE   ; 2      ; R24_X29_Y16_N0_I0                ; H_SEG24                                                                                                                                                              ;
;   3.330 ;   0.443  ;    ; RE   ; 2      ; C16_X28_Y0_N0_I6                 ; V_SEG16                                                                                                                                                              ;
;   3.615 ;   0.285  ;    ; RE   ; 1      ; R4_X29_Y2_N0_I9                  ; H_SEG4                                                                                                                                                               ;
;   4.000 ;   0.385  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X30_Y2_N0_I23 ; LAB_LINE                                                                                                                                                             ;
;   3.999 ;   -0.001 ; FF ; IC   ; 2      ; LCCOMB_X30_Y2_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_im3_component|auto_generated|add292_result[25]~50|datab                                       ;
;   4.508 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X30_Y2_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_im3_component|auto_generated|add292_result[25]~50|cout                                        ;
;   4.508 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X30_Y2_N24                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.508 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X30_Y2_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_im3_component|auto_generated|add292_result[26]~52|cin                                         ;
;   5.020 ;   0.512  ; RF ; CELL ; 1      ; LCCOMB_X30_Y2_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_im3_component|auto_generated|add292_result[26]~52|combout                                     ;
;   5.034 ;   0.014  ;    ; RE   ; 1      ; LCCOMB_X30_Y2_N26                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   5.109 ;   0.075  ;    ; RE   ; 1      ; LE_BUFFER_X30_Y2_N0_I26          ; LE_BUFFER                                                                                                                                                            ;
;   5.467 ;   0.358  ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X29_Y2_N0_I12 ; LAB_LINE                                                                                                                                                             ;
;   5.467 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X29_Y2_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_im3_component|auto_generated|op_1~58|datab                                                    ;
;   5.976 ;   0.509  ; FR ; CELL ; 1      ; LCCOMB_X29_Y2_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_im3_component|auto_generated|op_1~58|cout                                                     ;
;   5.976 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X29_Y2_N28                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   5.976 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X29_Y2_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_im3_component|auto_generated|op_1~60|cin                                                      ;
;   6.512 ;   0.536  ; RR ; CELL ; 6      ; LCCOMB_X29_Y2_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_im3_component|auto_generated|op_1~60|combout                                                  ;
;   6.535 ;   0.023  ;    ; RE   ; 1      ; LCCOMB_X29_Y2_N30                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.615 ;   0.080  ;    ; RE   ; 1      ; LE_BUFFER_X29_Y2_N0_I30          ; LE_BUFFER                                                                                                                                                            ;
;   6.924 ;   0.309  ;    ; RE   ; 1      ; C4_X28_Y3_N0_I11                 ; V_SEG4                                                                                                                                                               ;
;   7.287 ;   0.363  ;    ; RE   ; 6      ; LOCAL_INTERCONNECT_X29_Y4_N0_I33 ; LAB_LINE                                                                                                                                                             ;
;   7.287 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X29_Y4_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[48]~90|dataa                                                                 ;
;   7.753 ;   0.466  ; RR ; CELL ; 1      ; LCCOMB_X29_Y4_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[48]~90|cout                                                                  ;
;   7.753 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X29_Y4_N6                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.753 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X29_Y4_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[49]~92|cin                                                                   ;
;   7.819 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X29_Y4_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[49]~92|cout                                                                  ;
;   7.819 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X29_Y4_N8                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.819 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X29_Y4_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[50]~94|cin                                                                   ;
;   7.885 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X29_Y4_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[50]~94|cout                                                                  ;
;   7.885 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X29_Y4_N10                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.885 ;   0.000  ; RR ; IC   ; 2      ; LCCOMB_X29_Y4_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[51]~96|cin                                                                   ;
;   7.951 ;   0.066  ; RF ; CELL ; 1      ; LCCOMB_X29_Y4_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[51]~96|cout                                                                  ;
;   7.951 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X29_Y4_N12                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.951 ;   0.000  ; FF ; IC   ; 2      ; LCCOMB_X29_Y4_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[52]~98|cin                                                                   ;
;   8.017 ;   0.066  ; FR ; CELL ; 1      ; LCCOMB_X29_Y4_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[52]~98|cout                                                                  ;
;   8.017 ;   0.000  ;    ; RE   ; 2      ; LCCOMB_X29_Y4_N14                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   8.017 ;   0.000  ; RR ; IC   ; 1      ; LCCOMB_X29_Y4_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[53]~100|cin                                                                  ;
;   8.553 ;   0.536  ; RR ; CELL ; 1      ; LCCOMB_X29_Y4_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[53]~100|combout                                                              ;
;   8.553 ;   0.000  ;    ; RE   ; 1      ; LCCOMB_X29_Y4_N16                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   8.553 ;   0.000  ; RR ; IC   ; 1      ; FF_X29_Y4_N17                    ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[53]|d                                                                        ;
;   8.640 ;   0.087  ; RR ; CELL ; 1      ; FF_X29_Y4_N17                    ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[53]                                   ;
+---------+----------+----+------+--------+----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                            ;
+----------+----------+----+------+--------+---------------+------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location      ; Element                                                                                                                            ;
+----------+----------+----+------+--------+---------------+------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;               ; latch edge time                                                                                                                    ;
; 10.253   ; 0.253    ;    ;      ;        ;               ; clock path                                                                                                                         ;
;   9.872  ;   -0.128 ; R  ;      ;        ;               ; clock network delay                                                                                                                ;
;   10.253 ;   0.381  ;    ;      ;        ;               ; clock pessimism removed                                                                                                            ;
; 10.233   ; -0.020   ;    ;      ;        ;               ; clock uncertainty                                                                                                                  ;
; 10.251   ; 0.018    ;    ; uTsu ; 1      ; FF_X29_Y4_N17 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u1_m0_wo0_mtree_mult1_11_result_add_0_0_o[53] ;
+----------+----------+----+------+--------+---------------+------------------------------------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #6: Setup slack is 1.622 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                              ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                                                                ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node          ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_10_im3_component|mult_jau:auto_generated|dffe275 ;
; To Node            ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[54]                                   ;
; Launch Clock       ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                    ;
; Latch Clock        ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                    ;
; Data Arrival Time  ; 8.597                                                                                                                                                                ;
; Data Required Time ; 10.219                                                                                                                                                               ;
; Slack              ; 1.622                                                                                                                                                                ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.141 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.235  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 39    ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.362       ; 100        ; 0.362  ; 0.362  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 40    ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                   ;        ; 41    ; 4.291       ; 52         ; 0.000  ; 0.536  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 51    ; 3.712       ; 45         ; 0.000  ; 0.503  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.160      ;            ; -0.160 ; -0.160 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                 ;
+---------+---------+----+------+--------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element                                                                                                                                                              ;
+---------+---------+----+------+--------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                   ; launch edge time                                                                                                                                                     ;
; 0.362   ; 0.362   ;    ;      ;        ;                                   ; clock path                                                                                                                                                           ;
;   0.362 ;   0.362 ; R  ;      ;        ;                                   ; clock network delay                                                                                                                                                  ;
; 8.597   ; 8.235   ;    ;      ;        ;                                   ; data path                                                                                                                                                            ;
;   0.594 ;   0.232 ;    ; uTco ; 1      ; FF_X73_Y46_N5                     ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_10_im3_component|mult_jau:auto_generated|dffe275 ;
;   0.594 ;   0.000 ; FF ; CELL ; 292    ; FF_X73_Y46_N5                     ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_10_im3_component|auto_generated|dffe275|q                                                        ;
;   0.724 ;   0.130 ;    ; RE   ; 3      ; FF_X73_Y46_N5                     ; CUDA_FF                                                                                                                                                              ;
;   0.840 ;   0.116 ;    ; RE   ; 4      ; LE_BUFFER_X73_Y46_N0_I4           ; LE_BUFFER                                                                                                                                                            ;
;   1.052 ;   0.212 ;    ; RE   ; 2      ; R4_X70_Y46_N0_I21                 ; H_SEG4                                                                                                                                                               ;
;   1.327 ;   0.275 ;    ; RE   ; 2      ; R4_X67_Y46_N0_I27                 ; H_SEG4                                                                                                                                                               ;
;   1.714 ;   0.387 ;    ; RE   ; 8      ; C16_X67_Y47_N0_I0                 ; V_SEG16                                                                                                                                                              ;
;   2.217 ;   0.503 ;    ; RE   ; 8      ; R24_X44_Y62_N0_I0                 ; H_SEG24                                                                                                                                                              ;
;   2.704 ;   0.487 ;    ; RE   ; 3      ; R24_X20_Y62_N0_I0                 ; H_SEG24                                                                                                                                                              ;
;   3.050 ;   0.346 ;    ; RE   ; 1      ; C4_X22_Y63_N0_I1                  ; V_SEG4                                                                                                                                                               ;
;   3.510 ;   0.460 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X23_Y64_N0_I16 ; LAB_LINE                                                                                                                                                             ;
;   3.510 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y64_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~0|dataa                                                     ;
;   3.860 ;   0.350 ; FF ; CELL ; 1      ; LCCOMB_X23_Y64_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~0|cout                                                      ;
;   3.860 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N10                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   3.860 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y64_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~2|cin                                                       ;
;   3.926 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y64_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~2|cout                                                      ;
;   3.926 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N12                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   3.926 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y64_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~4|cin                                                       ;
;   3.992 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y64_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~4|cout                                                      ;
;   3.992 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N14                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   3.992 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y64_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~6|cin                                                       ;
;   4.058 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y64_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~6|cout                                                      ;
;   4.058 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N16                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.058 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y64_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~8|cin                                                       ;
;   4.124 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y64_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~8|cout                                                      ;
;   4.124 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N18                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.124 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y64_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~10|cin                                                      ;
;   4.190 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y64_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~10|cout                                                     ;
;   4.190 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N20                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.190 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y64_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~12|cin                                                      ;
;   4.726 ;   0.536 ; RR ; CELL ; 1      ; LCCOMB_X23_Y64_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~12|combout                                                  ;
;   4.750 ;   0.024 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N22                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.825 ;   0.075 ;    ; RE   ; 1      ; LE_BUFFER_X23_Y64_N0_I23          ; LE_BUFFER                                                                                                                                                            ;
;   5.136 ;   0.311 ;    ; RE   ; 1      ; C4_X23_Y60_N0_I20                 ; V_SEG4                                                                                                                                                               ;
;   5.522 ;   0.386 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X23_Y61_N0_I11 ; LAB_LINE                                                                                                                                                             ;
;   5.522 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y61_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[23]~50|datab                                                                 ;
;   5.994 ;   0.472 ; RR ; CELL ; 1      ; LCCOMB_X23_Y61_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[23]~50|cout                                                                  ;
;   5.994 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y61_N22                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   5.994 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y61_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[24]~52|cin                                                                   ;
;   6.060 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y61_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[24]~52|cout                                                                  ;
;   6.060 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y61_N24                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.060 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y61_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[25]~54|cin                                                                   ;
;   6.126 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y61_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[25]~54|cout                                                                  ;
;   6.126 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y61_N26                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.126 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y61_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[26]~56|cin                                                                   ;
;   6.192 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y61_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[26]~56|cout                                                                  ;
;   6.192 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y61_N28                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.192 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y61_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[27]~58|cin                                                                   ;
;   6.258 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y61_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[27]~58|cout                                                                  ;
;   6.258 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y61_N30                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.258 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y60_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[28]~60|cin                                                                   ;
;   6.324 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y60_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[28]~60|cout                                                                  ;
;   6.324 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N0                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.324 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y60_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[29]~62|cin                                                                   ;
;   6.390 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y60_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[29]~62|cout                                                                  ;
;   6.390 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N2                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.390 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y60_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[30]~64|cin                                                                   ;
;   6.456 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y60_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[30]~64|cout                                                                  ;
;   6.456 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N4                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.456 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y60_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[31]~66|cin                                                                   ;
;   6.522 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y60_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[31]~66|cout                                                                  ;
;   6.522 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N6                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.522 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y60_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[32]~68|cin                                                                   ;
;   6.588 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y60_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[32]~68|cout                                                                  ;
;   6.588 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N8                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.588 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y60_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[33]~70|cin                                                                   ;
;   6.654 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y60_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[33]~70|cout                                                                  ;
;   6.654 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N10                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.654 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y60_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[34]~72|cin                                                                   ;
;   6.720 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y60_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[34]~72|cout                                                                  ;
;   6.720 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N12                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.720 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y60_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[35]~74|cin                                                                   ;
;   6.786 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y60_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[35]~74|cout                                                                  ;
;   6.786 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N14                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.786 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y60_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[36]~76|cin                                                                   ;
;   6.852 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y60_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[36]~76|cout                                                                  ;
;   6.852 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N16                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.852 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y60_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[37]~78|cin                                                                   ;
;   6.918 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y60_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[37]~78|cout                                                                  ;
;   6.918 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N18                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.918 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y60_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[38]~80|cin                                                                   ;
;   6.984 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y60_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[38]~80|cout                                                                  ;
;   6.984 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N20                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.984 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y60_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[39]~82|cin                                                                   ;
;   7.050 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y60_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[39]~82|cout                                                                  ;
;   7.050 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N22                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.050 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y60_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[40]~84|cin                                                                   ;
;   7.116 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y60_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[40]~84|cout                                                                  ;
;   7.116 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N24                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.116 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y60_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[41]~86|cin                                                                   ;
;   7.182 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y60_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[41]~86|cout                                                                  ;
;   7.182 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N26                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.182 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y60_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[42]~88|cin                                                                   ;
;   7.248 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y60_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[42]~88|cout                                                                  ;
;   7.248 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N28                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.248 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y60_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[43]~90|cin                                                                   ;
;   7.314 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y60_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[43]~90|cout                                                                  ;
;   7.314 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N30                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.314 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y59_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[44]~92|cin                                                                   ;
;   7.380 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y59_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[44]~92|cout                                                                  ;
;   7.380 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N0                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.380 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y59_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[45]~94|cin                                                                   ;
;   7.446 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y59_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[45]~94|cout                                                                  ;
;   7.446 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N2                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.446 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y59_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[46]~96|cin                                                                   ;
;   7.512 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y59_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[46]~96|cout                                                                  ;
;   7.512 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N4                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.512 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y59_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[47]~98|cin                                                                   ;
;   7.578 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y59_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[47]~98|cout                                                                  ;
;   7.578 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N6                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.578 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y59_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[48]~100|cin                                                                  ;
;   7.644 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y59_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[48]~100|cout                                                                 ;
;   7.644 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N8                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.644 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y59_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[49]~102|cin                                                                  ;
;   7.710 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y59_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[49]~102|cout                                                                 ;
;   7.710 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N10                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.710 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y59_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[50]~104|cin                                                                  ;
;   7.776 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y59_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[50]~104|cout                                                                 ;
;   7.776 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N12                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.776 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y59_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[51]~106|cin                                                                  ;
;   7.842 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y59_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[51]~106|cout                                                                 ;
;   7.842 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N14                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.842 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y59_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[52]~108|cin                                                                  ;
;   7.908 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y59_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[52]~108|cout                                                                 ;
;   7.908 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N16                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.908 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y59_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[53]~110|cin                                                                  ;
;   7.974 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y59_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[53]~110|cout                                                                 ;
;   7.974 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N18                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.974 ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X23_Y59_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[54]~112|cin                                                                  ;
;   8.510 ;   0.536 ; RR ; CELL ; 1      ; LCCOMB_X23_Y59_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[54]~112|combout                                                              ;
;   8.510 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X23_Y59_N20                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   8.510 ;   0.000 ; RR ; IC   ; 1      ; FF_X23_Y59_N21                    ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[54]|d                                                                        ;
;   8.597 ;   0.087 ; RR ; CELL ; 1      ; FF_X23_Y59_N21                    ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[54]                                   ;
+---------+---------+----+------+--------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                             ;
+----------+----------+----+------+--------+----------------+------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                                                                                                            ;
+----------+----------+----+------+--------+----------------+------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                ; latch edge time                                                                                                                    ;
; 10.221   ; 0.221    ;    ;      ;        ;                ; clock path                                                                                                                         ;
;   9.840  ;   -0.160 ; R  ;      ;        ;                ; clock network delay                                                                                                                ;
;   10.221 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                                                                                                            ;
; 10.201   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                                                                                                                  ;
; 10.219   ; 0.018    ;    ; uTsu ; 1      ; FF_X23_Y59_N21 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[54] ;
+----------+----------+----+------+--------+----------------+------------------------------------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #7: Setup slack is 1.625 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                              ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                                                                ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node          ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_10_im3_component|mult_jau:auto_generated|dffe275 ;
; To Node            ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[54]                                   ;
; Launch Clock       ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                    ;
; Latch Clock        ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                    ;
; Data Arrival Time  ; 8.594                                                                                                                                                                ;
; Data Required Time ; 10.219                                                                                                                                                               ;
; Slack              ; 1.625                                                                                                                                                                ;
+--------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.141 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.232  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 39    ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.362       ; 100        ; 0.362  ; 0.362  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 40    ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                   ;        ; 41    ; 4.291       ; 52         ; 0.000  ; 0.536  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 51    ; 3.709       ; 45         ; 0.000  ; 0.503  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.160      ;            ; -0.160 ; -0.160 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                 ;
+---------+---------+----+------+--------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element                                                                                                                                                              ;
+---------+---------+----+------+--------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                   ; launch edge time                                                                                                                                                     ;
; 0.362   ; 0.362   ;    ;      ;        ;                                   ; clock path                                                                                                                                                           ;
;   0.362 ;   0.362 ; R  ;      ;        ;                                   ; clock network delay                                                                                                                                                  ;
; 8.594   ; 8.232   ;    ;      ;        ;                                   ; data path                                                                                                                                                            ;
;   0.594 ;   0.232 ;    ; uTco ; 1      ; FF_X73_Y46_N5                     ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_10_im3_component|mult_jau:auto_generated|dffe275 ;
;   0.594 ;   0.000 ; FF ; CELL ; 292    ; FF_X73_Y46_N5                     ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_10_im3_component|auto_generated|dffe275|q                                                        ;
;   0.724 ;   0.130 ;    ; RE   ; 3      ; FF_X73_Y46_N5                     ; CUDA_FF                                                                                                                                                              ;
;   0.840 ;   0.116 ;    ; RE   ; 4      ; LE_BUFFER_X73_Y46_N0_I4           ; LE_BUFFER                                                                                                                                                            ;
;   1.052 ;   0.212 ;    ; RE   ; 2      ; R4_X70_Y46_N0_I21                 ; H_SEG4                                                                                                                                                               ;
;   1.327 ;   0.275 ;    ; RE   ; 2      ; R4_X67_Y46_N0_I27                 ; H_SEG4                                                                                                                                                               ;
;   1.714 ;   0.387 ;    ; RE   ; 8      ; C16_X67_Y47_N0_I0                 ; V_SEG16                                                                                                                                                              ;
;   2.217 ;   0.503 ;    ; RE   ; 8      ; R24_X44_Y62_N0_I0                 ; H_SEG24                                                                                                                                                              ;
;   2.704 ;   0.487 ;    ; RE   ; 3      ; R24_X20_Y62_N0_I0                 ; H_SEG24                                                                                                                                                              ;
;   3.050 ;   0.346 ;    ; RE   ; 1      ; C4_X22_Y63_N0_I1                  ; V_SEG4                                                                                                                                                               ;
;   3.510 ;   0.460 ;    ; RE   ; 2      ; LOCAL_INTERCONNECT_X23_Y64_N0_I16 ; LAB_LINE                                                                                                                                                             ;
;   3.510 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y64_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~0|dataa                                                     ;
;   3.860 ;   0.350 ; FF ; CELL ; 1      ; LCCOMB_X23_Y64_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~0|cout                                                      ;
;   3.860 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N10                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   3.860 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y64_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~2|cin                                                       ;
;   3.926 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y64_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~2|cout                                                      ;
;   3.926 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N12                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   3.926 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y64_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~4|cin                                                       ;
;   3.992 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y64_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~4|cout                                                      ;
;   3.992 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N14                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   3.992 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y64_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~6|cin                                                       ;
;   4.058 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y64_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~6|cout                                                      ;
;   4.058 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N16                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.058 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y64_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~8|cin                                                       ;
;   4.124 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y64_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~8|cout                                                      ;
;   4.124 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N18                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.124 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y64_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~10|cin                                                      ;
;   4.190 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y64_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~10|cout                                                     ;
;   4.190 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N20                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.190 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y64_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~12|cin                                                      ;
;   4.256 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y64_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~12|cout                                                     ;
;   4.256 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N22                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.256 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y64_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~14|cin                                                      ;
;   4.322 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y64_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~14|cout                                                     ;
;   4.322 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N24                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.322 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y64_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~16|cin                                                      ;
;   4.388 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y64_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~16|cout                                                     ;
;   4.388 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N26                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.388 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y64_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~18|cin                                                      ;
;   4.454 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y64_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~18|cout                                                     ;
;   4.454 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N28                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.454 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y64_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~20|cin                                                      ;
;   4.520 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y64_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~20|cout                                                     ;
;   4.520 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y64_N30                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.520 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y63_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~22|cin                                                      ;
;   4.586 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y63_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~22|cout                                                     ;
;   4.586 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y63_N0                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.586 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y63_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~24|cin                                                      ;
;   4.652 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y63_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~24|cout                                                     ;
;   4.652 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y63_N2                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.652 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y63_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~26|cin                                                      ;
;   4.718 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y63_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~26|cout                                                     ;
;   4.718 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y63_N4                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.718 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y63_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~28|cin                                                      ;
;   4.784 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y63_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~28|cout                                                     ;
;   4.784 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y63_N6                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.784 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y63_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~30|cin                                                      ;
;   4.850 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y63_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~30|cout                                                     ;
;   4.850 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y63_N8                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.850 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y63_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~32|cin                                                      ;
;   4.916 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y63_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~32|cout                                                     ;
;   4.916 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y63_N10                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.916 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y63_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~34|cin                                                      ;
;   4.982 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y63_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~34|cout                                                     ;
;   4.982 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y63_N12                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   4.982 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y63_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~36|cin                                                      ;
;   5.518 ;   0.536 ; RR ; CELL ; 1      ; LCCOMB_X23_Y63_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_im6_component|auto_generated|op_1~36|combout                                                  ;
;   5.541 ;   0.023 ;    ; RE   ; 2      ; LCCOMB_X23_Y63_N14                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   5.621 ;   0.080 ;    ; RE   ; 1      ; LE_BUFFER_X23_Y63_N0_I14          ; LE_BUFFER                                                                                                                                                            ;
;   5.925 ;   0.304 ;    ; RE   ; 1      ; C4_X23_Y59_N0_I17                 ; V_SEG4                                                                                                                                                               ;
;   6.311 ;   0.386 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X23_Y60_N0_I7  ; LAB_LINE                                                                                                                                                             ;
;   6.311 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y60_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[35]~74|datab                                                                 ;
;   6.783 ;   0.472 ; RR ; CELL ; 1      ; LCCOMB_X23_Y60_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[35]~74|cout                                                                  ;
;   6.783 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N14                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.783 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y60_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[36]~76|cin                                                                   ;
;   6.849 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y60_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[36]~76|cout                                                                  ;
;   6.849 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N16                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.849 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y60_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[37]~78|cin                                                                   ;
;   6.915 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y60_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[37]~78|cout                                                                  ;
;   6.915 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N18                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.915 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y60_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[38]~80|cin                                                                   ;
;   6.981 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y60_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[38]~80|cout                                                                  ;
;   6.981 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N20                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   6.981 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y60_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[39]~82|cin                                                                   ;
;   7.047 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y60_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[39]~82|cout                                                                  ;
;   7.047 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N22                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.047 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y60_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[40]~84|cin                                                                   ;
;   7.113 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y60_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[40]~84|cout                                                                  ;
;   7.113 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N24                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.113 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y60_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[41]~86|cin                                                                   ;
;   7.179 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y60_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[41]~86|cout                                                                  ;
;   7.179 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N26                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.179 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y60_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[42]~88|cin                                                                   ;
;   7.245 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y60_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[42]~88|cout                                                                  ;
;   7.245 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N28                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.245 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y60_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[43]~90|cin                                                                   ;
;   7.311 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y60_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[43]~90|cout                                                                  ;
;   7.311 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y60_N30                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.311 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y59_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[44]~92|cin                                                                   ;
;   7.377 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y59_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[44]~92|cout                                                                  ;
;   7.377 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N0                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.377 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y59_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[45]~94|cin                                                                   ;
;   7.443 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y59_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[45]~94|cout                                                                  ;
;   7.443 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N2                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.443 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y59_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[46]~96|cin                                                                   ;
;   7.509 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y59_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[46]~96|cout                                                                  ;
;   7.509 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N4                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.509 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y59_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[47]~98|cin                                                                   ;
;   7.575 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y59_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[47]~98|cout                                                                  ;
;   7.575 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N6                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.575 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y59_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[48]~100|cin                                                                  ;
;   7.641 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y59_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[48]~100|cout                                                                 ;
;   7.641 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N8                 ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.641 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y59_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[49]~102|cin                                                                  ;
;   7.707 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y59_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[49]~102|cout                                                                 ;
;   7.707 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N10                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.707 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y59_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[50]~104|cin                                                                  ;
;   7.773 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y59_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[50]~104|cout                                                                 ;
;   7.773 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N12                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.773 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y59_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[51]~106|cin                                                                  ;
;   7.839 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y59_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[51]~106|cout                                                                 ;
;   7.839 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N14                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.839 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X23_Y59_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[52]~108|cin                                                                  ;
;   7.905 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X23_Y59_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[52]~108|cout                                                                 ;
;   7.905 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N16                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.905 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X23_Y59_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[53]~110|cin                                                                  ;
;   7.971 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X23_Y59_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[53]~110|cout                                                                 ;
;   7.971 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X23_Y59_N18                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   7.971 ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X23_Y59_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[54]~112|cin                                                                  ;
;   8.507 ;   0.536 ; RR ; CELL ; 1      ; LCCOMB_X23_Y59_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[54]~112|combout                                                              ;
;   8.507 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X23_Y59_N20                ; CUDA_LCELL_COMB                                                                                                                                                      ;
;   8.507 ;   0.000 ; RR ; IC   ; 1      ; FF_X23_Y59_N21                    ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[54]|d                                                                        ;
;   8.594 ;   0.087 ; RR ; CELL ; 1      ; FF_X23_Y59_N21                    ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[54]                                   ;
+---------+---------+----+------+--------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                             ;
+----------+----------+----+------+--------+----------------+------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                                                                                                            ;
+----------+----------+----+------+--------+----------------+------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                ; latch edge time                                                                                                                    ;
; 10.221   ; 0.221    ;    ;      ;        ;                ; clock path                                                                                                                         ;
;   9.840  ;   -0.160 ; R  ;      ;        ;                ; clock network delay                                                                                                                ;
;   10.221 ;   0.381  ;    ;      ;        ;                ; clock pessimism removed                                                                                                            ;
; 10.201   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                                                                                                                  ;
; 10.219   ; 0.018    ;    ; uTsu ; 1      ; FF_X23_Y59_N21 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_35_result_add_1_0_o[54] ;
+----------+----------+----+------+--------+----------------+------------------------------------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #8: Setup slack is 1.627 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                                                               ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node          ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u1_m0_wo0_mtree_mult1_27_im3_component|mult_jau:auto_generated|dffe22 ;
; To Node            ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[55]                                  ;
; Launch Clock       ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                   ;
; Latch Clock        ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                   ;
; Data Arrival Time  ; 8.676                                                                                                                                                               ;
; Data Required Time ; 10.303                                                                                                                                                              ;
; Slack              ; 1.627                                                                                                                                                               ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.092 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.279  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 34    ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.397       ; 100        ; 0.397  ; 0.397  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 35    ; 0.001       ; 0          ; 0.000  ; 0.001  ;
;    Cell                   ;        ; 36    ; 5.011       ; 61         ; 0.000  ; 0.536  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 46    ; 3.035       ; 37         ; 0.000  ; 0.561  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.100      ;            ; -0.100 ; -0.100 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                ;
+---------+---------+----+------+--------+-----------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element                                                                                                                                                             ;
+---------+---------+----+------+--------+-----------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                   ; launch edge time                                                                                                                                                    ;
; 0.397   ; 0.397   ;    ;      ;        ;                                   ; clock path                                                                                                                                                          ;
;   0.397 ;   0.397 ; R  ;      ;        ;                                   ; clock network delay                                                                                                                                                 ;
; 8.676   ; 8.279   ;    ;      ;        ;                                   ; data path                                                                                                                                                           ;
;   0.629 ;   0.232 ;    ; uTco ; 1      ; FF_X61_Y43_N7                     ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u1_m0_wo0_mtree_mult1_27_im3_component|mult_jau:auto_generated|dffe22 ;
;   0.629 ;   0.000 ; FF ; CELL ; 2      ; FF_X61_Y43_N7                     ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|dffe22|q                                                        ;
;   0.730 ;   0.101 ;    ; RE   ; 1      ; FF_X61_Y43_N7                     ; CUDA_FF                                                                                                                                                             ;
;   0.821 ;   0.091 ;    ; RE   ; 2      ; LE_BUFFER_X61_Y43_N0_I7           ; LE_BUFFER                                                                                                                                                           ;
;   1.071 ;   0.250 ;    ; RE   ; 1      ; C4_X60_Y44_N0_I2                  ; V_SEG4                                                                                                                                                              ;
;   1.341 ;   0.270 ;    ; RE   ; 1      ; R4_X61_Y47_N0_I1                  ; H_SEG4                                                                                                                                                              ;
;   1.744 ;   0.403 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X62_Y47_N0_I30 ; LAB_LINE                                                                                                                                                            ;
;   1.744 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X62_Y47_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[3]~6|datab                                        ;
;   2.253 ;   0.509 ; FR ; CELL ; 1      ; LCCOMB_X62_Y47_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[3]~6|cout                                         ;
;   2.253 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y47_N12                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   2.253 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X62_Y47_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[4]~8|cin                                          ;
;   2.319 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X62_Y47_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[4]~8|cout                                         ;
;   2.319 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y47_N14                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   2.319 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X62_Y47_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[5]~10|cin                                         ;
;   2.385 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X62_Y47_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[5]~10|cout                                        ;
;   2.385 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y47_N16                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   2.385 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X62_Y47_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[6]~12|cin                                         ;
;   2.451 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X62_Y47_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[6]~12|cout                                        ;
;   2.451 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y47_N18                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   2.451 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X62_Y47_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[7]~14|cin                                         ;
;   2.517 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X62_Y47_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[7]~14|cout                                        ;
;   2.517 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y47_N20                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   2.517 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X62_Y47_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[8]~16|cin                                         ;
;   2.583 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X62_Y47_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[8]~16|cout                                        ;
;   2.583 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y47_N22                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   2.583 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X62_Y47_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[9]~18|cin                                         ;
;   2.649 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X62_Y47_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[9]~18|cout                                        ;
;   2.649 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y47_N24                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   2.649 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X62_Y47_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[10]~20|cin                                        ;
;   2.715 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X62_Y47_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[10]~20|cout                                       ;
;   2.715 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y47_N26                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   2.715 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X62_Y47_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[11]~22|cin                                        ;
;   2.781 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X62_Y47_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[11]~22|cout                                       ;
;   2.781 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y47_N28                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   2.781 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X62_Y47_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[12]~24|cin                                        ;
;   3.293 ;   0.512 ; RF ; CELL ; 1      ; LCCOMB_X62_Y47_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|add292_result[12]~24|combout                                    ;
;   3.309 ;   0.016 ;    ; RE   ; 2      ; LCCOMB_X62_Y47_N30                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   3.379 ;   0.070 ;    ; RE   ; 1      ; LE_BUFFER_X62_Y47_N0_I31          ; LE_BUFFER                                                                                                                                                           ;
;   3.623 ;   0.244 ;    ; RE   ; 1      ; C4_X62_Y43_N0_I23                 ; V_SEG4                                                                                                                                                              ;
;   3.931 ;   0.308 ;    ; RE   ; 1      ; C4_X62_Y40_N0_I23                 ; V_SEG4                                                                                                                                                              ;
;   4.356 ;   0.425 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X62_Y42_N0_I6  ; LAB_LINE                                                                                                                                                            ;
;   4.357 ;   0.001 ; FF ; IC   ; 2      ; LCCOMB_X62_Y42_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~30|datab                                                   ;
;   4.866 ;   0.509 ; FR ; CELL ; 1      ; LCCOMB_X62_Y42_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~30|cout                                                    ;
;   4.866 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y42_N0                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   4.866 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X62_Y42_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~32|cin                                                     ;
;   4.932 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X62_Y42_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~32|cout                                                    ;
;   4.932 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y42_N2                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   4.932 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X62_Y42_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~34|cin                                                     ;
;   4.998 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X62_Y42_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~34|cout                                                    ;
;   4.998 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y42_N4                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   4.998 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X62_Y42_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~36|cin                                                     ;
;   5.064 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X62_Y42_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~36|cout                                                    ;
;   5.064 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y42_N6                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   5.064 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X62_Y42_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~38|cin                                                     ;
;   5.130 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X62_Y42_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~38|cout                                                    ;
;   5.130 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y42_N8                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   5.130 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X62_Y42_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~40|cin                                                     ;
;   5.196 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X62_Y42_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~40|cout                                                    ;
;   5.196 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y42_N10                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   5.196 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X62_Y42_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~42|cin                                                     ;
;   5.262 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X62_Y42_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~42|cout                                                    ;
;   5.262 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y42_N12                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   5.262 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X62_Y42_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~44|cin                                                     ;
;   5.328 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X62_Y42_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~44|cout                                                    ;
;   5.328 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y42_N14                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   5.328 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X62_Y42_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~46|cin                                                     ;
;   5.394 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X62_Y42_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~46|cout                                                    ;
;   5.394 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y42_N16                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   5.394 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X62_Y42_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~48|cin                                                     ;
;   5.460 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X62_Y42_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~48|cout                                                    ;
;   5.460 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y42_N18                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   5.460 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X62_Y42_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~50|cin                                                     ;
;   5.526 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X62_Y42_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~50|cout                                                    ;
;   5.526 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y42_N20                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   5.526 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X62_Y42_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~52|cin                                                     ;
;   5.592 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X62_Y42_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~52|cout                                                    ;
;   5.592 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y42_N22                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   5.592 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X62_Y42_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~54|cin                                                     ;
;   5.658 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X62_Y42_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~54|cout                                                    ;
;   5.658 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y42_N24                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   5.658 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X62_Y42_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~56|cin                                                     ;
;   5.724 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X62_Y42_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~56|cout                                                    ;
;   5.724 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y42_N26                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   5.724 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X62_Y42_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~58|cin                                                     ;
;   5.790 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X62_Y42_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~58|cout                                                    ;
;   5.790 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X62_Y42_N28                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   5.790 ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X62_Y42_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~60|cin                                                     ;
;   6.302 ;   0.512 ; RF ; CELL ; 10     ; LCCOMB_X62_Y42_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_im3_component|auto_generated|op_1~60|combout                                                 ;
;   6.316 ;   0.014 ;    ; RE   ; 1      ; LCCOMB_X62_Y42_N30                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   6.392 ;   0.076 ;    ; RE   ; 1      ; LE_BUFFER_X62_Y42_N0_I30          ; LE_BUFFER                                                                                                                                                           ;
;   6.598 ;   0.206 ;    ; RE   ; 1      ; R4_X62_Y41_N0_I1                  ; H_SEG4                                                                                                                                                              ;
;   7.159 ;   0.561 ;    ; RE   ; 10     ; LOCAL_INTERCONNECT_X63_Y41_N0_I16 ; LAB_LINE                                                                                                                                                            ;
;   7.159 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X63_Y41_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[48]~97|dataa                                                                ;
;   7.657 ;   0.498 ; FR ; CELL ; 1      ; LCCOMB_X63_Y41_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[48]~97|cout                                                                 ;
;   7.657 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X63_Y41_N4                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.657 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X63_Y41_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[49]~99|cin                                                                  ;
;   7.723 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X63_Y41_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[49]~99|cout                                                                 ;
;   7.723 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X63_Y41_N6                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.723 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X63_Y41_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[50]~101|cin                                                                 ;
;   7.789 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X63_Y41_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[50]~101|cout                                                                ;
;   7.789 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X63_Y41_N8                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.789 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X63_Y41_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[51]~103|cin                                                                 ;
;   7.855 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X63_Y41_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[51]~103|cout                                                                ;
;   7.855 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X63_Y41_N10                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.855 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X63_Y41_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[52]~105|cin                                                                 ;
;   7.921 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X63_Y41_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[52]~105|cout                                                                ;
;   7.921 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X63_Y41_N12                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.921 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X63_Y41_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[53]~107|cin                                                                 ;
;   7.987 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X63_Y41_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[53]~107|cout                                                                ;
;   7.987 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X63_Y41_N14                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.987 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X63_Y41_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[54]~109|cin                                                                 ;
;   8.053 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X63_Y41_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[54]~109|cout                                                                ;
;   8.053 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X63_Y41_N16                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   8.053 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X63_Y41_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[55]~111|cin                                                                 ;
;   8.589 ;   0.536 ; RR ; CELL ; 1      ; LCCOMB_X63_Y41_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[55]~111|combout                                                             ;
;   8.589 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X63_Y41_N18                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   8.589 ;   0.000 ; RR ; IC   ; 1      ; FF_X63_Y41_N19                    ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[55]|d                                                                       ;
;   8.676 ;   0.087 ; RR ; CELL ; 1      ; FF_X63_Y41_N19                    ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[55]                                  ;
+---------+---------+----+------+--------+-----------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                             ;
+----------+----------+----+------+--------+----------------+------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                                                                                                            ;
+----------+----------+----+------+--------+----------------+------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                ; latch edge time                                                                                                                    ;
; 10.305   ; 0.305    ;    ;      ;        ;                ; clock path                                                                                                                         ;
;   9.900  ;   -0.100 ; R  ;      ;        ;                ; clock network delay                                                                                                                ;
;   10.305 ;   0.405  ;    ;      ;        ;                ; clock pessimism removed                                                                                                            ;
; 10.285   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                                                                                                                  ;
; 10.303   ; 0.018    ;    ; uTsu ; 1      ; FF_X63_Y41_N19 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u1_m0_wo0_mtree_mult1_27_result_add_0_0_o[55] ;
+----------+----------+----+------+--------+----------------+------------------------------------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #9: Setup slack is 1.629 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                            ;
+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                                                              ;
+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node          ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_8_im3_component|mult_jau:auto_generated|dffe14 ;
; To Node            ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]                                  ;
; Launch Clock       ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                  ;
; Latch Clock        ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                  ;
; Data Arrival Time  ; 8.639                                                                                                                                                              ;
; Data Required Time ; 10.268                                                                                                                                                             ;
; Slack              ; 1.629                                                                                                                                                              ;
+--------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.080 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.289  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 36    ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.350       ; 100        ; 0.350  ; 0.350  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 37    ; 0.001       ; 0          ; 0.000  ; 0.001  ;
;    Cell                   ;        ; 38    ; 5.100       ; 62         ; 0.000  ; 0.536  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 48    ; 2.956       ; 36         ; 0.000  ; 0.429  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.135      ;            ; -0.135 ; -0.135 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                               ;
+---------+---------+----+------+--------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element                                                                                                                                                            ;
+---------+---------+----+------+--------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                   ; launch edge time                                                                                                                                                   ;
; 0.350   ; 0.350   ;    ;      ;        ;                                   ; clock path                                                                                                                                                         ;
;   0.350 ;   0.350 ; R  ;      ;        ;                                   ; clock network delay                                                                                                                                                ;
; 8.639   ; 8.289   ;    ;      ;        ;                                   ; data path                                                                                                                                                          ;
;   0.582 ;   0.232 ;    ; uTco ; 1      ; FF_X30_Y28_N3                     ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u0_m0_wo0_mtree_mult1_8_im3_component|mult_jau:auto_generated|dffe14 ;
;   0.582 ;   0.000 ; RR ; CELL ; 3      ; FF_X30_Y28_N3                     ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|dffe14|q                                                        ;
;   0.671 ;   0.089 ;    ; RE   ; 2      ; FF_X30_Y28_N3                     ; CUDA_FF                                                                                                                                                            ;
;   0.786 ;   0.115 ;    ; RE   ; 2      ; LE_BUFFER_X30_Y28_N0_I2           ; LE_BUFFER                                                                                                                                                          ;
;   1.215 ;   0.429 ;    ; RE   ; 1      ; C4_X30_Y24_N0_I12                 ; V_SEG4                                                                                                                                                             ;
;   1.608 ;   0.393 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X31_Y25_N0_I16 ; LAB_LINE                                                                                                                                                           ;
;   1.608 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[0]~0|dataa                                        ;
;   2.074 ;   0.466 ; RR ; CELL ; 1      ; LCCOMB_X31_Y25_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[0]~0|cout                                         ;
;   2.074 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N2                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.074 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[1]~2|cin                                          ;
;   2.140 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[1]~2|cout                                         ;
;   2.140 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N4                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.140 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[2]~4|cin                                          ;
;   2.206 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[2]~4|cout                                         ;
;   2.206 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N6                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.206 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[3]~6|cin                                          ;
;   2.272 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[3]~6|cout                                         ;
;   2.272 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N8                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.272 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[4]~8|cin                                          ;
;   2.338 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[4]~8|cout                                         ;
;   2.338 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N10                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.338 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[5]~10|cin                                         ;
;   2.404 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[5]~10|cout                                        ;
;   2.404 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N12                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.404 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[6]~12|cin                                         ;
;   2.470 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[6]~12|cout                                        ;
;   2.470 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N14                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.470 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[7]~14|cin                                         ;
;   2.536 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[7]~14|cout                                        ;
;   2.536 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N16                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.536 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[8]~16|cin                                         ;
;   2.602 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[8]~16|cout                                        ;
;   2.602 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N18                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.602 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[9]~18|cin                                         ;
;   2.668 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[9]~18|cout                                        ;
;   2.668 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N20                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.668 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y25_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[10]~20|cin                                        ;
;   2.734 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X31_Y25_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[10]~20|cout                                       ;
;   2.734 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N22                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   2.734 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y25_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[11]~22|cin                                        ;
;   3.246 ;   0.512 ; RF ; CELL ; 1      ; LCCOMB_X31_Y25_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|add288_result[11]~22|combout                                    ;
;   3.262 ;   0.016 ;    ; RE   ; 2      ; LCCOMB_X31_Y25_N24                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   3.334 ;   0.072 ;    ; RE   ; 1      ; LE_BUFFER_X31_Y25_N0_I25          ; LE_BUFFER                                                                                                                                                          ;
;   3.539 ;   0.205 ;    ; RE   ; 1      ; R4_X28_Y25_N0_I30                 ; H_SEG4                                                                                                                                                             ;
;   3.817 ;   0.278 ;    ; RE   ; 1      ; C4_X28_Y26_N0_I10                 ; V_SEG4                                                                                                                                                             ;
;   4.108 ;   0.291 ;    ; RE   ; 1      ; R4_X29_Y28_N0_I12                 ; H_SEG4                                                                                                                                                             ;
;   4.472 ;   0.364 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X31_Y28_N0_I36 ; LAB_LINE                                                                                                                                                           ;
;   4.472 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X31_Y28_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~26|dataa                                                   ;
;   4.970 ;   0.498 ; FR ; CELL ; 1      ; LCCOMB_X31_Y28_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~26|cout                                                    ;
;   4.970 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X31_Y28_N26                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   4.970 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X31_Y28_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~28|cin                                                     ;
;   5.482 ;   0.512 ; RF ; CELL ; 1      ; LCCOMB_X31_Y28_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_im3_component|auto_generated|op_1~28|combout                                                 ;
;   5.498 ;   0.016 ;    ; RE   ; 2      ; LCCOMB_X31_Y28_N28                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   5.570 ;   0.072 ;    ; RE   ; 1      ; LE_BUFFER_X31_Y28_N0_I29          ; LE_BUFFER                                                                                                                                                          ;
;   5.800 ;   0.230 ;    ; RE   ; 1      ; C4_X31_Y24_N0_I23                 ; V_SEG4                                                                                                                                                             ;
;   6.186 ;   0.386 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X32_Y27_N0_I30 ; LAB_LINE                                                                                                                                                           ;
;   6.187 ;   0.001 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[31]~64|datab                                                                ;
;   6.696 ;   0.509 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[31]~64|cout                                                                 ;
;   6.696 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N8                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   6.696 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[32]~66|cin                                                                  ;
;   6.762 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[32]~66|cout                                                                 ;
;   6.762 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N10                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   6.762 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[33]~68|cin                                                                  ;
;   6.828 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[33]~68|cout                                                                 ;
;   6.828 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N12                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   6.828 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[34]~70|cin                                                                  ;
;   6.894 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[34]~70|cout                                                                 ;
;   6.894 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N14                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   6.894 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[35]~72|cin                                                                  ;
;   6.960 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[35]~72|cout                                                                 ;
;   6.960 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N16                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   6.960 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[36]~74|cin                                                                  ;
;   7.026 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[36]~74|cout                                                                 ;
;   7.026 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N18                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.026 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[37]~76|cin                                                                  ;
;   7.092 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[37]~76|cout                                                                 ;
;   7.092 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N20                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.092 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[38]~78|cin                                                                  ;
;   7.158 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[38]~78|cout                                                                 ;
;   7.158 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N22                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.158 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[39]~80|cin                                                                  ;
;   7.224 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[39]~80|cout                                                                 ;
;   7.224 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N24                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.224 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[40]~82|cin                                                                  ;
;   7.290 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[40]~82|cout                                                                 ;
;   7.290 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N26                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.290 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y27_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[41]~84|cin                                                                  ;
;   7.356 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y27_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[41]~84|cout                                                                 ;
;   7.356 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N28                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.356 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y27_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[42]~86|cin                                                                  ;
;   7.422 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y27_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[42]~86|cout                                                                 ;
;   7.422 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y27_N30                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.422 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[43]~88|cin                                                                  ;
;   7.488 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[43]~88|cout                                                                 ;
;   7.488 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N0                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.488 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[44]~90|cin                                                                  ;
;   7.554 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y26_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[44]~90|cout                                                                 ;
;   7.554 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N2                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.554 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[45]~92|cin                                                                  ;
;   7.620 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[45]~92|cout                                                                 ;
;   7.620 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N4                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.620 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[46]~94|cin                                                                  ;
;   7.686 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y26_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[46]~94|cout                                                                 ;
;   7.686 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N6                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.686 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[47]~96|cin                                                                  ;
;   7.752 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[47]~96|cout                                                                 ;
;   7.752 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N8                 ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.752 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[48]~98|cin                                                                  ;
;   7.818 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y26_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[48]~98|cout                                                                 ;
;   7.818 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N10                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.818 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[49]~100|cin                                                                 ;
;   7.884 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[49]~100|cout                                                                ;
;   7.884 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N12                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.884 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X32_Y26_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[50]~102|cin                                                                 ;
;   7.950 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X32_Y26_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[50]~102|cout                                                                ;
;   7.950 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N14                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   7.950 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X32_Y26_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[51]~104|cin                                                                 ;
;   8.016 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X32_Y26_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[51]~104|cout                                                                ;
;   8.016 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X32_Y26_N16                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   8.016 ;   0.000 ; RR ; IC   ; 1      ; LCCOMB_X32_Y26_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]~106|cin                                                                 ;
;   8.552 ;   0.536 ; RR ; CELL ; 1      ; LCCOMB_X32_Y26_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]~106|combout                                                             ;
;   8.552 ;   0.000 ;    ; RE   ; 1      ; LCCOMB_X32_Y26_N18                ; CUDA_LCELL_COMB                                                                                                                                                    ;
;   8.552 ;   0.000 ; RR ; IC   ; 1      ; FF_X32_Y26_N19                    ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]|d                                                                       ;
;   8.639 ;   0.087 ; RR ; CELL ; 1      ; FF_X32_Y26_N19                    ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52]                                  ;
+---------+---------+----+------+--------+-----------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                            ;
+----------+----------+----+------+--------+----------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                                                                                                           ;
+----------+----------+----+------+--------+----------------+-----------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                ; latch edge time                                                                                                                   ;
; 10.270   ; 0.270    ;    ;      ;        ;                ; clock path                                                                                                                        ;
;   9.865  ;   -0.135 ; R  ;      ;        ;                ; clock network delay                                                                                                               ;
;   10.270 ;   0.405  ;    ;      ;        ;                ; clock pessimism removed                                                                                                           ;
; 10.250   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                                                                                                                 ;
; 10.268   ; 0.018    ;    ; uTsu ; 1      ; FF_X32_Y26_N19 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u0_m0_wo0_mtree_mult1_8_result_add_0_0_o[52] ;
+----------+----------+----+------+--------+----------------+-----------------------------------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


Path #10: Setup slack is 1.629 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                             ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property           ; Value                                                                                                                                                               ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node          ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u1_m0_wo0_mtree_mult1_17_im3_component|mult_jau:auto_generated|dffe14 ;
; To Node            ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[50]                                  ;
; Launch Clock       ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                   ;
; Latch Clock        ; pll_4|altpll_component|auto_generated|pll1|clk[0]                                                                                                                   ;
; Data Arrival Time  ; 8.621                                                                                                                                                               ;
; Data Required Time ; 10.250                                                                                                                                                              ;
; Slack              ; 1.629                                                                                                                                                               ;
+--------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------+
; Statistics                                                                              ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min    ; Max    ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
; Setup Relationship        ; 10.000 ;       ;             ;            ;        ;        ;
; Clock Skew                ; -0.079 ;       ;             ;            ;        ;        ;
; Data Delay                ; 8.290  ;       ;             ;            ;        ;        ;
; Number of Logic Levels    ;        ; 34    ;             ;            ;        ;        ;
; Physical Delays           ;        ;       ;             ;            ;        ;        ;
;  Arrival Path             ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; 0.331       ; 100        ; 0.331  ; 0.331  ;
;   Data                    ;        ;       ;             ;            ;        ;        ;
;    IC                     ;        ; 35    ; 0.000       ; 0          ; 0.000  ; 0.000  ;
;    Cell                   ;        ; 36    ; 4.955       ; 60         ; 0.000  ; 0.536  ;
;    uTco                   ;        ; 1     ; 0.232       ; 3          ; 0.232  ; 0.232  ;
;    Routing Element        ;        ; 47    ; 3.103       ; 37         ; 0.000  ; 0.410  ;
;  Required Path            ;        ;       ;             ;            ;        ;        ;
;   Clock                   ;        ;       ;             ;            ;        ;        ;
;    Clock Network (Lumped) ;        ; 1     ; -0.153      ;            ; -0.153 ; -0.153 ;
+---------------------------+--------+-------+-------------+------------+--------+--------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                ;
+---------+---------+----+------+--------+-----------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location                          ; Element                                                                                                                                                             ;
+---------+---------+----+------+--------+-----------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                                   ; launch edge time                                                                                                                                                    ;
; 0.331   ; 0.331   ;    ;      ;        ;                                   ; clock path                                                                                                                                                          ;
;   0.331 ;   0.331 ; R  ;      ;        ;                                   ; clock network delay                                                                                                                                                 ;
; 8.621   ; 8.290   ;    ;      ;        ;                                   ; data path                                                                                                                                                           ;
;   0.563 ;   0.232 ;    ; uTco ; 1      ; FF_X87_Y49_N3                     ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|lpm_mult:u1_m0_wo0_mtree_mult1_17_im3_component|mult_jau:auto_generated|dffe14 ;
;   0.563 ;   0.000 ; RR ; CELL ; 6      ; FF_X87_Y49_N3                     ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|dffe14|q                                                        ;
;   0.653 ;   0.090 ;    ; RE   ; 2      ; FF_X87_Y49_N3                     ; CUDA_FF                                                                                                                                                             ;
;   0.747 ;   0.094 ;    ; RE   ; 2      ; LE_BUFFER_X87_Y49_N0_I3           ; LE_BUFFER                                                                                                                                                           ;
;   1.093 ;   0.346 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y49_N0_I15 ; LAB_LINE                                                                                                                                                            ;
;   1.093 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X87_Y49_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|add288_result[0]~0|dataa                                        ;
;   1.559 ;   0.466 ; RR ; CELL ; 1      ; LCCOMB_X87_Y49_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|add288_result[0]~0|cout                                         ;
;   1.559 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y49_N2                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   1.559 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X87_Y49_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|add288_result[1]~2|cin                                          ;
;   1.625 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X87_Y49_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|add288_result[1]~2|cout                                         ;
;   1.625 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y49_N4                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   1.625 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X87_Y49_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|add288_result[2]~4|cin                                          ;
;   1.691 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X87_Y49_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|add288_result[2]~4|cout                                         ;
;   1.691 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y49_N6                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   1.691 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X87_Y49_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|add288_result[3]~6|cin                                          ;
;   1.757 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X87_Y49_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|add288_result[3]~6|cout                                         ;
;   1.757 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y49_N8                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   1.757 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X87_Y49_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|add288_result[4]~8|cin                                          ;
;   1.823 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X87_Y49_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|add288_result[4]~8|cout                                         ;
;   1.823 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y49_N10                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   1.823 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X87_Y49_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|add288_result[5]~10|cin                                         ;
;   2.359 ;   0.536 ; RR ; CELL ; 1      ; LCCOMB_X87_Y49_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|add288_result[5]~10|combout                                     ;
;   2.383 ;   0.024 ;    ; RE   ; 2      ; LCCOMB_X87_Y49_N12                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   2.462 ;   0.079 ;    ; RE   ; 1      ; LE_BUFFER_X87_Y49_N0_I13          ; LE_BUFFER                                                                                                                                                           ;
;   2.693 ;   0.231 ;    ; RE   ; 1      ; R4_X83_Y49_N0_I25                 ; H_SEG4                                                                                                                                                              ;
;   3.031 ;   0.338 ;    ; RE   ; 1      ; C4_X85_Y45_N0_I18                 ; V_SEG4                                                                                                                                                              ;
;   3.279 ;   0.248 ;    ; RE   ; 1      ; R4_X86_Y47_N0_I4                  ; H_SEG4                                                                                                                                                              ;
;   3.663 ;   0.384 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X87_Y47_N0_I4  ; LAB_LINE                                                                                                                                                            ;
;   3.663 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X87_Y47_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~12|datab                                                   ;
;   4.135 ;   0.472 ; RR ; CELL ; 1      ; LCCOMB_X87_Y47_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~12|cout                                                    ;
;   4.135 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y47_N14                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   4.135 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X87_Y47_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~14|cin                                                     ;
;   4.201 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X87_Y47_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~14|cout                                                    ;
;   4.201 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y47_N16                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   4.201 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X87_Y47_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~16|cin                                                     ;
;   4.267 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X87_Y47_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~16|cout                                                    ;
;   4.267 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y47_N18                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   4.267 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X87_Y47_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~18|cin                                                     ;
;   4.333 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X87_Y47_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~18|cout                                                    ;
;   4.333 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y47_N20                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   4.333 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X87_Y47_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~20|cin                                                     ;
;   4.399 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X87_Y47_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~20|cout                                                    ;
;   4.399 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y47_N22                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   4.399 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X87_Y47_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~22|cin                                                     ;
;   4.465 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X87_Y47_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~22|cout                                                    ;
;   4.465 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y47_N24                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   4.465 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X87_Y47_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~24|cin                                                     ;
;   4.531 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X87_Y47_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~24|cout                                                    ;
;   4.531 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y47_N26                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   4.531 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X87_Y47_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~26|cin                                                     ;
;   4.597 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X87_Y47_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~26|cout                                                    ;
;   4.597 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y47_N28                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   4.597 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X87_Y47_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~28|cin                                                     ;
;   4.663 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X87_Y47_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~28|cout                                                    ;
;   4.663 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y47_N30                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   4.663 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X87_Y46_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~30|cin                                                     ;
;   4.729 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X87_Y46_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~30|cout                                                    ;
;   4.729 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y46_N0                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   4.729 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X87_Y46_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~32|cin                                                     ;
;   4.795 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X87_Y46_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~32|cout                                                    ;
;   4.795 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X87_Y46_N2                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   4.795 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X87_Y46_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~34|cin                                                     ;
;   5.307 ;   0.512 ; RF ; CELL ; 1      ; LCCOMB_X87_Y46_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_im3_component|auto_generated|op_1~34|combout                                                 ;
;   5.323 ;   0.016 ;    ; RE   ; 2      ; LCCOMB_X87_Y46_N4                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   5.401 ;   0.078 ;    ; RE   ; 1      ; LE_BUFFER_X87_Y46_N0_I5           ; LE_BUFFER                                                                                                                                                           ;
;   5.645 ;   0.244 ;    ; RE   ; 1      ; C4_X86_Y47_N0_I1                  ; V_SEG4                                                                                                                                                              ;
;   5.880 ;   0.235 ;    ; RE   ; 1      ; R4_X87_Y50_N0_I2                  ; H_SEG4                                                                                                                                                              ;
;   6.166 ;   0.286 ;    ; RE   ; 1      ; C4_X88_Y46_N0_I13                 ; V_SEG4                                                                                                                                                              ;
;   6.576 ;   0.410 ;    ; RE   ; 1      ; LOCAL_INTERCONNECT_X88_Y47_N0_I1  ; LAB_LINE                                                                                                                                                            ;
;   6.576 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X88_Y47_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[35]~57|dataa                                                                ;
;   7.074 ;   0.498 ; FR ; CELL ; 1      ; LCCOMB_X88_Y47_N28                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[35]~57|cout                                                                 ;
;   7.074 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y47_N28                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.074 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X88_Y47_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[36]~59|cin                                                                  ;
;   7.140 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X88_Y47_N30                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[36]~59|cout                                                                 ;
;   7.140 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y47_N30                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.140 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X88_Y46_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[37]~61|cin                                                                  ;
;   7.206 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X88_Y46_N0                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[37]~61|cout                                                                 ;
;   7.206 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y46_N0                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.206 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X88_Y46_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[38]~63|cin                                                                  ;
;   7.272 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X88_Y46_N2                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[38]~63|cout                                                                 ;
;   7.272 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y46_N2                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.272 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X88_Y46_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[39]~65|cin                                                                  ;
;   7.338 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X88_Y46_N4                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[39]~65|cout                                                                 ;
;   7.338 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y46_N4                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.338 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X88_Y46_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[40]~67|cin                                                                  ;
;   7.404 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X88_Y46_N6                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[40]~67|cout                                                                 ;
;   7.404 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y46_N6                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.404 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X88_Y46_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[41]~69|cin                                                                  ;
;   7.470 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X88_Y46_N8                 ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[41]~69|cout                                                                 ;
;   7.470 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y46_N8                 ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.470 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X88_Y46_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[42]~71|cin                                                                  ;
;   7.536 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X88_Y46_N10                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[42]~71|cout                                                                 ;
;   7.536 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y46_N10                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.536 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X88_Y46_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[43]~73|cin                                                                  ;
;   7.602 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X88_Y46_N12                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[43]~73|cout                                                                 ;
;   7.602 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y46_N12                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.602 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X88_Y46_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[44]~75|cin                                                                  ;
;   7.668 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X88_Y46_N14                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[44]~75|cout                                                                 ;
;   7.668 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y46_N14                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.668 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X88_Y46_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[45]~77|cin                                                                  ;
;   7.734 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X88_Y46_N16                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[45]~77|cout                                                                 ;
;   7.734 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y46_N16                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.734 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X88_Y46_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[46]~79|cin                                                                  ;
;   7.800 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X88_Y46_N18                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[46]~79|cout                                                                 ;
;   7.800 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y46_N18                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.800 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X88_Y46_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[47]~81|cin                                                                  ;
;   7.866 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X88_Y46_N20                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[47]~81|cout                                                                 ;
;   7.866 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y46_N20                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.866 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X88_Y46_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[48]~83|cin                                                                  ;
;   7.932 ;   0.066 ; RF ; CELL ; 1      ; LCCOMB_X88_Y46_N22                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[48]~83|cout                                                                 ;
;   7.932 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y46_N22                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.932 ;   0.000 ; FF ; IC   ; 2      ; LCCOMB_X88_Y46_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[49]~85|cin                                                                  ;
;   7.998 ;   0.066 ; FR ; CELL ; 1      ; LCCOMB_X88_Y46_N24                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[49]~85|cout                                                                 ;
;   7.998 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y46_N24                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   7.998 ;   0.000 ; RR ; IC   ; 2      ; LCCOMB_X88_Y46_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[50]~87|cin                                                                  ;
;   8.534 ;   0.536 ; RR ; CELL ; 1      ; LCCOMB_X88_Y46_N26                ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[50]~87|combout                                                              ;
;   8.534 ;   0.000 ;    ; RE   ; 2      ; LCCOMB_X88_Y46_N26                ; CUDA_LCELL_COMB                                                                                                                                                     ;
;   8.534 ;   0.000 ; RR ; IC   ; 1      ; FF_X88_Y46_N27                    ; fir_inst|fir_inst|FIR_0002_ast_inst|hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[50]|d                                                                       ;
;   8.621 ;   0.087 ; RR ; CELL ; 1      ; FF_X88_Y46_N27                    ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[50]                                  ;
+---------+---------+----+------+--------+-----------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                             ;
+----------+----------+----+------+--------+----------------+------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr     ; RF ; Type ; Fanout ; Location       ; Element                                                                                                                            ;
+----------+----------+----+------+--------+----------------+------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000   ;    ;      ;        ;                ; latch edge time                                                                                                                    ;
; 10.252   ; 0.252    ;    ;      ;        ;                ; clock path                                                                                                                         ;
;   9.847  ;   -0.153 ; R  ;      ;        ;                ; clock network delay                                                                                                                ;
;   10.252 ;   0.405  ;    ;      ;        ;                ; clock pessimism removed                                                                                                            ;
; 10.232   ; -0.020   ;    ;      ;        ;                ; clock uncertainty                                                                                                                  ;
; 10.250   ; 0.018    ;    ; uTsu ; 1      ; FF_X88_Y46_N27 ; FIR:fir_inst|FIR_0002:fir_inst|FIR_0002_ast:FIR_0002_ast_inst|FIR_0002_rtl:hpfircore|u1_m0_wo0_mtree_mult1_17_result_add_0_0_o[50] ;
+----------+----------+----+------+--------+----------------+------------------------------------------------------------------------------------------------------------------------------------+

----------------------------
; Extra Fitter Information ;
----------------------------
HTML report is unavailable in plain text report export.


