# Part1. FPGA Implementation Flow
## Part 1.1 Create Vivado Project

1.  點開Vivado並且按下Create Project  

    ![Create](./png/create_project.png)  

2.  自行選擇路徑，切記路徑不得出現中文  

    ![Path](./png/path.png)

3.  選擇RTL project，若有寫好的RTL code則不必勾選**Do not specify sources at this time**，可以在此階段將RTL code import進project  

    ![Project_type](./png/Project_type.png)  

4.  