# Contador-de-pulsos ---Verilog

The implementation involves  a product counter with reset and hold options. This design incorporates debounce, memory, and seven-segment display multiplexing. It was developed in Verilog for deployment on an FPGA or CPLD.

----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Implementación de un contador de productos con opciones de reset y hold. Este diseño implementa un antirebote, un bloque de memoria y multiplexación de dsiplays para la visualizacion de la información, además de una alarma que sonará cuando se llegue al número de productos deseados.
