标题title
一种精简结构的iDAC电路
摘要abst
本发明涉及一种精简结构的iDAC电路，属于集成电路技术领域。一种精简结构的iDAC电路，iDAC电路的输入端与电流源连接，包括3n+1个PMOS管分别为，M1、M2、……、Mn、Mn+1，P1、P2、……、Pn，Q1、Q2、……、Qn，还包括n个二选一开关S1、S2、……、Sn以及两个NMOS管N1、N2。本发明结构简单，以一个6bit iDAC为例，本发明仅需19个PMOS管即可实现该功能，这将大大降低芯片的面积开销由于大大减少了MOS管的使用数量，有效削弱了CMOS工艺固有弊端，即MOS管失配且电流镜像比例过大所导致的准确度降低的问题；本电路可广泛应用于iDAC模块中，且使用的均为常规MOS管，非常便于集成。
权利要求书clms
1.一种精简结构的iDAC电路，所述iDAC电路的输入端与电流源连接，其特征在于：所述iDAC电路包括3n+1个PMOS管分别为，M1、M2、……、Mn、Mn+1，P1、P2、……、Pn，Q1、Q2、……、Qn，还包括n个二选一开关S1、S2、……、Sn以及两个NMOS管N1、N2；PMOS管M1、M2、……、Mn、Mn+1的栅端均接地，除PMOS管M1的源端与所述iDAC电路的输入端连接，PMOS管的Mn+1的漏端接地，余下PMOS管的Mn的漏端与PMOS管Mn+1的源端；PMOS管P1、P2、……、Pn，Q1、Q2、……、Qn的栅端均接地，PMOS管P1、P2、……、Pn的源端分别与对应的PMOS管M1、M2、……、Mn的源端连接；PMOS管P1、P2、……、Pn的漏端分别与对应的PMOS管Q1、Q2、……、Qn的源端连接，PMOS管Q1、Q2、……、Q n的漏端分别与对应的二选一开关S1、S2、……、Sn的A端连接，二选一开关S1、S2、……、Sn的B端均接地，二选一开关S1、S2、……、Sn的C端均与NMOS管N1的漏端连接；NMOS管N1的漏端与NMOS管N1的栅端连接，NMOS管N1的源端接地；NMOS管N1的栅端接NMOS管N2的栅端，NMOS管N2的源端接地，NMOS管N2的漏端接iDAC电路的输出端。
说明书desc
技术领域本发明涉及一种精简结构的iDAC电路，属于集成电路技术领域。背景技术在模拟CMOS集成电路中，电流源是最为常见的功能模块之一，它可以为运放、带隙基准等电路提供偏置电流，然而，在一些应用中我们需要电流源的大小是可以灵活配置的，这就有了iDAC电路，传统的iDAC电路如图1所示，这是一个6bit iDAC，假设Iref为1uA，那么，该iDAC电路可以实现1uA～63uA且为1uA的整数倍大小的电流，但是，该结构存在致命问题，随着bit位数的增加，一方面MOS管的数量也会急剧增加，这势必会带来面积的增大，另一方面，MOS管的失配问题也将导致镜像比例产生偏差，对于CMOS工艺来说，MOS管从1uA镜像到2uA是比较容易精确复制的，但是从1uA镜像到32uA甚至更大，其精确度就没那么容易实现了。发明内容本发明要解决的技术问题是：提供一种精简结构且精确的iDAC电路。为了解决上述技术问题，本发明提出的技术方案是：一种精简结构的iDAC电路包括3n+1个PMOS管分别为，M1、M2、……、Mn、Mn+1，P1、P2、……、Pn，Q1、Q2、……、Qn，还包括n个二选一开关S1、S2、……、Sn以及两个NMOS管N1、N2；PMOS管M1、M2、……、Mn、Mn+1的栅端均接地，除PMOS管M1的源端与所述iDAC电路的输入端连接，PMOS管的Mn+1的漏端接地，余下PMOS管的Mn的漏端与PMOS管Mn+1的源端；PMOS管P1、P2、……、Pn，Q1、Q2、……、Qn的栅端均接地，PMOS管P1、P2、……、Pn的源端分别与对应的PMOS管M1、M2、……、Mn的源端连接；PMOS管P1、P2、……、Pn的漏端分别与对应的PMOS管Q1、Q2、……、Qn的源端连接，PMOS管Q1、Q2、……、Qn的漏端分别与对应的二选一开关S1、S2、……、Sn的A端连接，二选一开关S1、S2、……、Sn的B端均接地，二选一开关S1、S2、……、Sn的C端均与NMOS管N1的漏端连接；NMOS管N1的漏端与NMOS管N1的栅端连接，NMOS管N1的源端接地；NMOS管N1的栅端接NMOS管N2的栅端，NMOS管N2的源端接地，NMOS管N2的漏端接iDAC电路的输出端。本发明的有益效果是：本发明结构简单，以一个6bit iDAC为例，本发明仅需19个PMOS管即可实现该功能，这将大大降低芯片的面积开销由于大大减少了MOS管的使用数量，有效削弱了CMOS工艺固有弊端，即MOS管失配且电流镜像比例过大所导致的准确度降低的问题；本电路可广泛应用于iDAC模块中，且使用的均为常规MOS管，非常便于集成。附图说明图1是本发明背景技术上中所述的传统的iDAC电路。图2是本发明实施例的一种精简结构的iDAC电路的电路图。图3是本发明实施例的电流分流示意图。图4是本发明实施例的MOS等效电路图。图5是本发明实施例的新的分流网络示意图。具体实施方式实施例一本实施例的一种精简结构的iDAC电路，包括3n+1个PMOS管分别为，M1、M2、……、Mn、Mn+1，P1、P2、……、Pn，Q1、Q2、……、Qn，还包括n个二选一开关S1、S2、……、Sn以及两个NMOS管N1、N2；PMOS管M1、M2、……、Mn、Mn+1的栅端均接地，除PMOS管M1的源端与所述iDAC电路的输入端连接，PMOS管的Mn+1的漏端接地，余下PMOS管的Mn的漏端与PMOS管Mn+1的源端；PMOS管P1、P2、……、Pn，Q1、Q2、……、Qn的栅端均接地，PMOS管P1、P2、……、Pn的源端分别与对应的PMOS管M1、M2、……、Mn的源端连接；PMOS管P1、P2、……、Pn的漏端分别与对应的PMOS管Q1、Q2、……、Qn的源端连接，PMOS管Q1、Q2、……、Qn的漏端分别与对应的二选一开关S1、S2、……、Sn的A端连接，二选一开关S1、S2、……、Sn的B端均接地，二选一开关S1、S2、……、Sn的C端均与NMOS管N1的漏端连接；NMOS管N1的漏端与NMOS管N1的栅端连接，NMOS管N1的源端接地；NMOS管N1的栅端接NMOS管N2的栅端，NMOS管N2的源端接地，NMOS管N2的漏端接iDAC电路的输出端。如图2所示，一个电流源IBIAS和一个iDAC网络组成，电流源IBIAS的一端接电源，另一端接iDAC网络的输入端IIN，所述的的iDAC网络由个尺寸完全相同的PMOS管M1、M2、……、Mn、Mn+1，P1、P2、……、Pn，Q1、Q2、……、Qn，n个二选一开关S1、S2、……、Sn，以及两个NMOS管N1、N2组成，其中PMOS管M1、M2、……、Mn、Mn+1的栅端均接地，PMOS管M1的源端接iDAC网络的输入端IIN，PMOS管M1的漏端接PMOS管M2的源端，PMOS管M2的漏端接PMOS管M3的源端，PMOS管M3的漏端接PMOS管M4的源端，以此类推，PMOS管Mn-1的漏端接PMOS管Mn的源端，PMOS管Mn的漏端接PMOS管Mn+1的源端，PMOS管Mn+1的漏端接地，PMOS管P1、P2、……、Pn，Q1、Q2、……、Qn的栅端均接地；PMOS管P1的源端接PMOS管M1的源端，PMOS管P1的漏端接PMOS管Q1的源端，PMOS管Q1的漏端接二选一开关S1的A端，二选一开关S1的B端接地，二选一开关S1的C端接NMOS管N1的漏端；PMOS管P2的源端接PMOS管M2的源端，PMOS管P2的漏端接PMOS管Q2的源端，PMOS管Q2的漏端接二选一开关S2的A端，二选一开关S2的B端接地，二选一开关S2的C端接NMOS管N1的漏端；PMOS管P3的源端接PMOS管M3的源端，PMOS管P3的漏端接PMOS管Q3的源端，PMOS管Q3的漏端接二选一开关S3的A端，二选一开关S3的B端接地，二选一开关S3的C端接NMOS管N1的漏端，以此类推，PMOS管Pn-1的源端接PMOS管Mn-1的源端，PMOS管Pn-1的漏端接PMOS管Qn-1的源端，PMOS管Qn-1的漏端接二选一开关Sn-1的A端，二选一开关Sn-1的B端接地，二选一开关Sn-1的C端接NMOS管N1的漏端；PMOS管Pn的源端接PMOS管Mn的源端，PMOS管Pn的漏端接PMOS管Qn的源端，PMOS管Qn的漏端接二选一开关Sn的A端，二选一开关Sn的B端接地，二选一开关Sn的C端接NMOS管N1的漏端；NMOS管N1的漏端接NMOS管N1的栅端，NMOS管N1的源端接地，NMOS管N1的栅端接NMOS管N2的栅端，NMOS管N2的源端接地，NMOS管N2的漏端接iDAC网络的输出端IOUT。如图3所示，假设二选一开关Sn的A端接到B端到地，并且假设从Dn节点流入的电流为I0，因为MOS管Mn、Mn+1、Pn及Qn等尺寸相等，因此，从Dn节点到地的两条支路的等效阻抗也相等，因此，流经MOS管Mn、Mn+1及流经MOS管Pn、Qn到地的电流也必将相等且等于1/2*I0。再如图4所示，因为MOS管Mn、Mn+1串联且栅端接地，MOS管Pn、Qn串联且栅端接地，从Dn节点对地的等效阻抗等效于MOS管Meff且尺寸与MOS管Mn、Mn+1、Pn及Qn的尺寸完全相同，该等效MOS管Meff又可以与MOS管Mn-1、Pn-1、Qn-1组成一个新的分流网络，如图5所示，以此类推，假设MOS管N1与N2的尺寸相同。以n＝5为例，通过控制二选一开关S0、S1、S2、S3、S4、S5的切换，可以实现1uA～63uA且为1uA的整数倍的任意大小电流。该结构十分简单且巧妙，不仅能大大减少了MOS管的使用数量，降低电路对MOS失配要求，同时也减少了芯片面积的开销，有效降低了成本，便于集成。本发明不局限于上述实施例所述的具体技术方案，除上述实施例外，本发明还可以有其他实施方式。对于本领域的技术人员来说，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等形成的技术方案，均应包含在本发明的保护范围之内。
