Fitter report for g10_mastermind_controller
Sun Dec 06 12:24:52 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec 06 12:24:52 2015           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; g10_mastermind_controller                       ;
; Top-level Entity Name              ; MASTERMIND                                      ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 270 / 18,752 ( 1 % )                            ;
;     Total combinational functions  ; 270 / 18,752 ( 1 % )                            ;
;     Dedicated logic registers      ; 45 / 18,752 ( < 1 % )                           ;
; Total registers                    ; 45                                              ;
; Total pins                         ; 45 / 315 ( 14 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.22        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  22.2%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                      ;
+----------+----------------+--------------+--------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To   ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+--------------+---------------+----------------+
; Location ;                ;              ; segments1[0] ; PIN_J2        ; QSF Assignment ;
; Location ;                ;              ; segments1[1] ; PIN_J1        ; QSF Assignment ;
; Location ;                ;              ; segments1[2] ; PIN_H2        ; QSF Assignment ;
; Location ;                ;              ; segments1[3] ; PIN_H1        ; QSF Assignment ;
; Location ;                ;              ; segments1[4] ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; segments1[5] ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; segments1[6] ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; segments2[0] ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; segments2[1] ; PIN_H6        ; QSF Assignment ;
; Location ;                ;              ; segments2[2] ; PIN_H5        ; QSF Assignment ;
; Location ;                ;              ; segments2[3] ; PIN_H4        ; QSF Assignment ;
; Location ;                ;              ; segments2[4] ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; segments2[5] ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; segments2[6] ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; segments3[0] ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; segments3[1] ; PIN_G6        ; QSF Assignment ;
; Location ;                ;              ; segments3[2] ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; segments3[3] ; PIN_C1        ; QSF Assignment ;
; Location ;                ;              ; segments3[4] ; PIN_E3        ; QSF Assignment ;
; Location ;                ;              ; segments3[5] ; PIN_E4        ; QSF Assignment ;
; Location ;                ;              ; segments3[6] ; PIN_D3        ; QSF Assignment ;
; Location ;                ;              ; segments4[0] ; PIN_F4        ; QSF Assignment ;
; Location ;                ;              ; segments4[1] ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; segments4[2] ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; segments4[3] ; PIN_J4        ; QSF Assignment ;
; Location ;                ;              ; segments4[4] ; PIN_L8        ; QSF Assignment ;
; Location ;                ;              ; segments4[5] ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; segments4[6] ; PIN_D4        ; QSF Assignment ;
+----------+----------------+--------------+--------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 366 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 366 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 363     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Raluca/Desktop/école/School/Uni/A15/DSD/Lab/Lab5/output_files/g10_mastermind_controller.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 270 / 18,752 ( 1 % )  ;
;     -- Combinational with no register       ; 225                   ;
;     -- Register only                        ; 0                     ;
;     -- Combinational with a register        ; 45                    ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 137                   ;
;     -- 3 input functions                    ; 113                   ;
;     -- <=2 input functions                  ; 20                    ;
;     -- Register only                        ; 0                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 270                   ;
;     -- arithmetic mode                      ; 0                     ;
;                                             ;                       ;
; Total registers*                            ; 45 / 19,649 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 45 / 18,752 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )       ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 22 / 1,172 ( 2 % )    ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 45 / 315 ( 14 % )     ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )        ;
;                                             ;                       ;
; Global signals                              ; 2                     ;
; M4Ks                                        ; 0 / 52 ( 0 % )        ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )         ;
; Global clocks                               ; 2 / 16 ( 13 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%          ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%          ;
; Maximum fan-out                             ; 45                    ;
; Highest non-global fan-out                  ; 25                    ;
; Total fan-out                               ; 1103                  ;
; Average fan-out                             ; 3.02                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 270 / 18752 ( 1 % )  ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 225                  ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;     -- Combinational with a register        ; 45                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 137                  ; 0                              ;
;     -- 3 input functions                    ; 113                  ; 0                              ;
;     -- <=2 input functions                  ; 20                   ; 0                              ;
;     -- Register only                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 270                  ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 45                   ; 0                              ;
;     -- Dedicated logic registers            ; 45 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 22 / 1172 ( 2 % )    ; 0 / 1172 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 45                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )       ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 2 / 20 ( 10 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 1103                 ; 0                              ;
;     -- Registered Connections               ; 385                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 17                   ; 0                              ;
;     -- Output Ports                         ; 28                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; P_generated ; M5    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Ready       ; AB16  ; 7        ; 35           ; 0            ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Start       ; M2    ; 1        ; 0            ; 13           ; 3           ; 4                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk         ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[0]   ; R21   ; 6        ; 50           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[1]   ; N15   ; 6        ; 50           ; 11           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input1[2]   ; T22   ; 6        ; 50           ; 9            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[0]   ; M18   ; 6        ; 50           ; 13           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[1]   ; K21   ; 5        ; 50           ; 15           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; input2[2]   ; G22   ; 5        ; 50           ; 19           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; mode        ; T15   ; 7        ; 39           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; modify_G    ; U9    ; 8        ; 13           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sw[0]       ; AA13  ; 7        ; 29           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sw[1]       ; A8    ; 3        ; 13           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sw[2]       ; A17   ; 4        ; 37           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sw[3]       ; D15   ; 4        ; 39           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; switch_LED  ; AB5   ; 8        ; 3            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; segment1[0] ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment1[1] ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment1[2] ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment1[3] ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment1[4] ; P17   ; 6        ; 50           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment1[5] ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment1[6] ; T21   ; 6        ; 50           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment2[0] ; P18   ; 6        ; 50           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment2[1] ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment2[2] ; R22   ; 6        ; 50           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment2[3] ; N22   ; 6        ; 50           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment2[4] ; N21   ; 6        ; 50           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment2[5] ; M19   ; 6        ; 50           ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment2[6] ; P15   ; 6        ; 50           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment3[0] ; K20   ; 5        ; 50           ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment3[1] ; J18   ; 5        ; 50           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment3[2] ; G21   ; 5        ; 50           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment3[3] ; H19   ; 5        ; 50           ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment3[4] ; J22   ; 5        ; 50           ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment3[5] ; J20   ; 5        ; 50           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment3[6] ; J21   ; 5        ; 50           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment4[0] ; L18   ; 5        ; 50           ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment4[1] ; H16   ; 5        ; 50           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment4[2] ; J15   ; 5        ; 50           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment4[3] ; J17   ; 5        ; 50           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment4[4] ; J19   ; 5        ; 50           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment4[5] ; K22   ; 5        ; 50           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; segment4[6] ; L19   ; 5        ; 50           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 41 ( 7 % )   ; 3.3V          ; --           ;
; 2        ; 2 / 33 ( 6 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 43 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 5        ; 16 / 39 ( 41 % ) ; 3.3V          ; --           ;
; 6        ; 19 / 36 ( 53 % ) ; 3.3V          ; --           ;
; 7        ; 3 / 40 ( 8 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; sw[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; sw[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; sw[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; switch_LED                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; Ready                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; sw[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; segment3[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G22      ; 222        ; 5        ; input2[2]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; segment4[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; segment3[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; segment4[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; segment4[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 217        ; 5        ; segment3[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ; 216        ; 5        ; segment4[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J20      ; 213        ; 5        ; segment3[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J21      ; 211        ; 5        ; segment3[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J22      ; 212        ; 5        ; segment3[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; segment3[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K21      ; 209        ; 5        ; input2[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 210        ; 5        ; segment4[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; segment4[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L19      ; 207        ; 5        ; segment4[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 42         ; 1        ; Start                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; P_generated                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; input2[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M19      ; 201        ; 6        ; segment2[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; input1[1]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; segment2[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N22      ; 200        ; 6        ; segment2[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; segment2[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; segment1[4]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P18      ; 187        ; 6        ; segment2[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; segment1[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R19      ; 185        ; 6        ; segment1[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R20      ; 192        ; 6        ; segment2[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ; 190        ; 6        ; input1[0]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R22      ; 191        ; 6        ; segment2[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; mode                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; segment1[6]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T22      ; 189        ; 6        ; input1[2]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; modify_G                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; segment1[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 183        ; 6        ; segment1[0]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; segment1[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                   ; Library Name ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |MASTERMIND                                 ; 270 (12)    ; 45 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 45   ; 0            ; 225 (12)     ; 0 (0)             ; 45 (0)           ; |MASTERMIND                                                                                                                                           ; work         ;
;    |g10_7_segment_decoder:Display1|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_7_segment_decoder:Display1                                                                                                            ; work         ;
;    |g10_7_segment_decoder:Display2|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_7_segment_decoder:Display2                                                                                                            ; work         ;
;    |g10_7_segment_decoder:Display3|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_7_segment_decoder:Display3                                                                                                            ; work         ;
;    |g10_7_segment_decoder:Display4|         ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_7_segment_decoder:Display4                                                                                                            ; work         ;
;    |g10_mastermind_controller_sgm:Gate2|    ; 36 (36)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 16 (16)          ; |MASTERMIND|g10_mastermind_controller_sgm:Gate2                                                                                                       ; work         ;
;    |g10_mastermind_datapath_sgm:Gate3|      ; 172 (5)     ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 153 (5)      ; 0 (0)             ; 19 (8)           ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3                                                                                                         ; work         ;
;       |g10_comp4:ScoreComparator|           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_comp4:ScoreComparator                                                                               ; work         ;
;       |g10_mastermind_score:ComputeScore|   ; 155 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 144 (0)      ; 0 (0)             ; 11 (0)           ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore                                                                       ; work         ;
;          |g10_color_matches:Gate2|          ; 134 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 127 (0)      ; 0 (0)             ; 7 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2                                               ; work         ;
;             |g10_minimum3:Gate21|           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate21                           ; work         ;
;             |g10_minimum3:Gate22|           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate22                           ; work         ;
;             |g10_minimum3:Gate23|           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate23                           ; work         ;
;             |g10_minimum3:Gate24|           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate24                           ; work         ;
;             |g10_minimum3:Gate25|           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate25                           ; work         ;
;             |g10_minimum3:Gate26|           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate26                           ; work         ;
;             |g10_num1s:Gate10|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate10                              ; work         ;
;             |g10_num1s:Gate11|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate11                              ; work         ;
;             |g10_num1s:Gate12|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate12                              ; work         ;
;             |g10_num1s:Gate13|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate13                              ; work         ;
;             |g10_num1s:Gate14|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate14                              ; work         ;
;             |g10_num1s:Gate15|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate15                              ; work         ;
;             |g10_num1s:Gate16|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate16                              ; work         ;
;             |g10_num1s:Gate17|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate17                              ; work         ;
;             |g10_num1s:Gate18|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate18                              ; work         ;
;             |g10_num1s:Gate19|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate19                              ; work         ;
;             |g10_num1s:Gate20|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate20                              ; work         ;
;             |g10_num1s:Gate9|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate9                               ; work         ;
;             |lpm_add_sub:Gate27|            ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate27                            ; work         ;
;                |add_sub_8hf:auto_generated| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate27|add_sub_8hf:auto_generated ; work         ;
;             |lpm_add_sub:Gate28|            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate28                            ; work         ;
;                |add_sub_8hf:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate28|add_sub_8hf:auto_generated ; work         ;
;             |lpm_add_sub:Gate29|            ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate29                            ; work         ;
;                |add_sub_8hf:auto_generated| ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate29|add_sub_8hf:auto_generated ; work         ;
;             |lpm_add_sub:Gate30|            ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate30                            ; work         ;
;                |add_sub_8hf:auto_generated| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate30|add_sub_8hf:auto_generated ; work         ;
;             |lpm_add_sub:Gate31|            ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate31                            ; work         ;
;                |add_sub_8hf:auto_generated| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate31|add_sub_8hf:auto_generated ; work         ;
;             |lpm_add_sub:Gate34|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate34                            ; work         ;
;                |add_sub_r4f:auto_generated| ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate34|add_sub_r4f:auto_generated ; work         ;
;             |lpm_decode:Gate1|              ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate1                              ; work         ;
;                |decode_7jg:auto_generated|  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate1|decode_7jg:auto_generated    ; work         ;
;             |lpm_decode:Gate2|              ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 3 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate2                              ; work         ;
;                |decode_7jg:auto_generated|  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate2|decode_7jg:auto_generated    ; work         ;
;             |lpm_decode:Gate3|              ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate3                              ; work         ;
;                |decode_7jg:auto_generated|  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate3|decode_7jg:auto_generated    ; work         ;
;             |lpm_decode:Gate4|              ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate4                              ; work         ;
;                |decode_7jg:auto_generated|  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate4|decode_7jg:auto_generated    ; work         ;
;             |lpm_decode:Gate5|              ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate5                              ; work         ;
;                |decode_7jg:auto_generated|  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate5|decode_7jg:auto_generated    ; work         ;
;             |lpm_decode:Gate6|              ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate6                              ; work         ;
;                |decode_7jg:auto_generated|  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate6|decode_7jg:auto_generated    ; work         ;
;             |lpm_decode:Gate7|              ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 2 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate7                              ; work         ;
;                |decode_7jg:auto_generated|  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate7|decode_7jg:auto_generated    ; work         ;
;             |lpm_decode:Gate8|              ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate8                              ; work         ;
;                |decode_7jg:auto_generated|  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate8|decode_7jg:auto_generated    ; work         ;
;          |g10_num_matches:Gate1|            ; 11 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1                                                 ; work         ;
;             |g10_comp3:Gate1|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_comp3:Gate1                                 ; work         ;
;             |g10_comp3:Gate2|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_comp3:Gate2                                 ; work         ;
;             |g10_comp3:Gate3|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_comp3:Gate3                                 ; work         ;
;             |g10_comp3:Gate4|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_comp3:Gate4                                 ; work         ;
;             |g10_num1s:Gate5|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_num1s:Gate5                                 ; work         ;
;          |g10_score_encoder:Gate3|          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_score_encoder:Gate3                                               ; work         ;
;       |register_3bit:GuessRegister1|        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1                                                                            ; work         ;
;       |register_3bit:GuessRegister2|        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2                                                                            ; work         ;
;       |register_3bit:GuessRegister3|        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3                                                                            ; work         ;
;       |register_3bit:GuessRegister4|        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4                                                                            ; work         ;
;       |register_4bit:ScoreRegister|         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |MASTERMIND|g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister                                                                             ; work         ;
;    |g10_possibility_table:Gate1|            ; 25 (25)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 13 (13)          ; |MASTERMIND|g10_possibility_table:Gate1                                                                                                               ; work         ;
+---------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; P_generated ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switch_LED  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; mode        ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw[0]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw[1]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw[2]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; sw[3]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; modify_G    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; segment1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; segment1[6] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[0] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[1] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[2] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[3] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[4] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[5] ; Output   ; --            ; --            ; --                    ; --  ;
; segment2[6] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[0] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[1] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[2] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[3] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[4] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[5] ; Output   ; --            ; --            ; --                    ; --  ;
; segment3[6] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[0] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[1] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[2] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[3] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[4] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[5] ; Output   ; --            ; --            ; --                    ; --  ;
; segment4[6] ; Output   ; --            ; --            ; --                    ; --  ;
; input1[0]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; input1[1]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; input1[2]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; input2[0]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; input2[1]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; input2[2]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; clk         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Ready       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Start       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; P_generated                                             ;                   ;         ;
; switch_LED                                              ;                   ;         ;
; mode                                                    ;                   ;         ;
; sw[0]                                                   ;                   ;         ;
; sw[1]                                                   ;                   ;         ;
; sw[2]                                                   ;                   ;         ;
; sw[3]                                                   ;                   ;         ;
; modify_G                                                ;                   ;         ;
; input1[0]                                               ;                   ;         ;
;      - seg1[0]~0                                        ; 0                 ; 6       ;
;      - seg2[0]~0                                        ; 0                 ; 6       ;
; input1[1]                                               ;                   ;         ;
;      - seg1[1]~1                                        ; 1                 ; 6       ;
;      - seg2[1]~2                                        ; 1                 ; 6       ;
; input1[2]                                               ;                   ;         ;
;      - seg1[2]~2                                        ; 1                 ; 6       ;
;      - seg2[2]~1                                        ; 1                 ; 6       ;
; input2[0]                                               ;                   ;         ;
;      - seg3[0]~0                                        ; 0                 ; 6       ;
;      - seg4[0]~0                                        ; 0                 ; 6       ;
; input2[1]                                               ;                   ;         ;
;      - seg3[1]~1                                        ; 0                 ; 6       ;
;      - seg4[1]~2                                        ; 0                 ; 6       ;
; input2[2]                                               ;                   ;         ;
;      - seg3[2]~2                                        ; 0                 ; 6       ;
;      - seg4[2]~1                                        ; 0                 ; 6       ;
; clk                                                     ;                   ;         ;
; Ready                                                   ;                   ;         ;
;      - g10_mastermind_controller_sgm:Gate2|Display~0    ; 0                 ; 6       ;
;      - g10_mastermind_controller_sgm:Gate2|Selector15~0 ; 0                 ; 6       ;
;      - g10_mastermind_controller_sgm:Gate2|Selector17~1 ; 0                 ; 6       ;
;      - g10_mastermind_controller_sgm:Gate2|Selector4~2  ; 0                 ; 6       ;
;      - g10_mastermind_controller_sgm:Gate2|Selector11~1 ; 0                 ; 6       ;
;      - g10_mastermind_controller_sgm:Gate2|Selector5~0  ; 0                 ; 6       ;
;      - g10_mastermind_controller_sgm:Gate2|Selector19~1 ; 0                 ; 6       ;
; Start                                                   ;                   ;         ;
+---------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                         ;
+--------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                       ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Start                                      ; PIN_M2             ; 16      ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; clk                                        ; PIN_M1             ; 45      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; g10_mastermind_controller_sgm:Gate2|GR_LD  ; LCFF_X34_Y14_N25   ; 20      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g10_mastermind_controller_sgm:Gate2|SR_LD  ; LCFF_X34_Y14_N27   ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g10_mastermind_controller_sgm:Gate2|TC_RST ; LCFF_X34_Y14_N7    ; 18      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; g10_possibility_table:Gate1|TM_ADDR1[0]~2  ; LCCOMB_X35_Y12_N16 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g10_possibility_table:Gate1|TM_ADDR2[2]~8  ; LCCOMB_X33_Y12_N18 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g10_possibility_table:Gate1|TM_ADDR3[0]~1  ; LCCOMB_X31_Y13_N20 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g10_possibility_table:Gate1|TM_ADDR4[0]~1  ; LCCOMB_X31_Y13_N4  ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Start ; PIN_M2   ; 16      ; Global Clock         ; GCLK1            ; --                        ;
; clk   ; PIN_M1   ; 45      ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; g10_mastermind_controller_sgm:Gate2|Display                                                                                                            ; 25      ;
; g10_mastermind_controller_sgm:Gate2|GR_LD                                                                                                              ; 20      ;
; g10_mastermind_controller_sgm:Gate2|TC_RST                                                                                                             ; 18      ;
; g10_possibility_table:Gate1|last                                                                                                                       ; 13      ;
; g10_mastermind_controller_sgm:Gate2|GR_SEL                                                                                                             ; 13      ;
; g10_possibility_table:Gate1|TM_ADDR1[2]                                                                                                                ; 12      ;
; g10_possibility_table:Gate1|TM_ADDR1[1]                                                                                                                ; 12      ;
; g10_possibility_table:Gate1|TM_ADDR1[0]                                                                                                                ; 12      ;
; g10_mastermind_controller_sgm:Gate2|y_present.G                                                                                                        ; 11      ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate14|num1s[2]~0                                ; 11      ;
; g10_possibility_table:Gate1|TM_ADDR4[0]                                                                                                                ; 11      ;
; g10_possibility_table:Gate1|TM_ADDR3[0]                                                                                                                ; 11      ;
; g10_possibility_table:Gate1|TM_ADDR2[0]                                                                                                                ; 11      ;
; g10_possibility_table:Gate1|TM_ADDR4[1]                                                                                                                ; 10      ;
; g10_possibility_table:Gate1|TM_ADDR3[1]                                                                                                                ; 10      ;
; g10_possibility_table:Gate1|TM_ADDR2[1]                                                                                                                ; 10      ;
; g10_possibility_table:Gate1|TM_ADDR2[2]                                                                                                                ; 10      ;
; g10_mastermind_controller_sgm:Gate2|y_present.D                                                                                                        ; 10      ;
; g10_possibility_table:Gate1|Equal2~0                                                                                                                   ; 9       ;
; g10_possibility_table:Gate1|TM_ADDR4[2]                                                                                                                ; 9       ;
; g10_possibility_table:Gate1|TM_ADDR3[2]                                                                                                                ; 9       ;
; g10_mastermind_controller_sgm:Gate2|SR_LD                                                                                                              ; 8       ;
; g10_mastermind_controller_sgm:Gate2|y_present.C                                                                                                        ; 8       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate2|decode_7jg:auto_generated|w_anode63w[3]~0 ; 8       ;
; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[1]                                                                                    ; 8       ;
; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[2]                                                                                    ; 8       ;
; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister4|q[0]                                                                                    ; 8       ;
; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[2]                                                                                    ; 8       ;
; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[1]                                                                                    ; 8       ;
; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister3|q[0]                                                                                    ; 8       ;
; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[1]                                                                                    ; 8       ;
; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[2]                                                                                    ; 8       ;
; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister2|q[0]                                                                                    ; 8       ;
; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[2]                                                                                    ; 8       ;
; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[1]                                                                                    ; 8       ;
; g10_mastermind_datapath_sgm:Gate3|register_3bit:GuessRegister1|q[0]                                                                                    ; 8       ;
; Ready                                                                                                                                                  ; 7       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_num1s:Gate5|num1s[0]~0                                   ; 7       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate31|add_sub_8hf:auto_generated|op_1~2       ; 7       ;
; seg4[1]~2                                                                                                                                              ; 7       ;
; seg4[2]~1                                                                                                                                              ; 7       ;
; seg4[0]~0                                                                                                                                              ; 7       ;
; seg3[2]~2                                                                                                                                              ; 7       ;
; seg3[1]~1                                                                                                                                              ; 7       ;
; seg3[0]~0                                                                                                                                              ; 7       ;
; seg2[1]~2                                                                                                                                              ; 7       ;
; seg2[2]~1                                                                                                                                              ; 7       ;
; seg2[0]~0                                                                                                                                              ; 7       ;
; seg1[2]~2                                                                                                                                              ; 7       ;
; seg1[1]~1                                                                                                                                              ; 7       ;
; seg1[0]~0                                                                                                                                              ; 7       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_num1s:Gate5|num1s[1]~1                                   ; 6       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_num1s:Gate5|num1s[2]                                     ; 6       ;
; g10_mastermind_controller_sgm:Gate2|y_present.F                                                                                                        ; 6       ;
; g10_mastermind_controller_sgm:Gate2|y_present.A                                                                                                        ; 6       ;
; g10_possibility_table:Gate1|TM_ADDR1[0]~2                                                                                                              ; 6       ;
; g10_mastermind_datapath_sgm:Gate3|g10_comp4:ScoreComparator|AeqB~0                                                                                     ; 5       ;
; g10_mastermind_datapath_sgm:Gate3|g10_comp4:ScoreComparator|SYNTHESIZED_WIRE_2~0                                                                       ; 5       ;
; g10_mastermind_controller_sgm:Gate2|y_present.J                                                                                                        ; 5       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate3|decode_7jg:auto_generated|w_anode63w[3]~0 ; 5       ;
; g10_mastermind_controller_sgm:Gate2|Selector17~3                                                                                                       ; 4       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate34|add_sub_r4f:auto_generated|op_1~9       ; 4       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate29|add_sub_8hf:auto_generated|op_1~0       ; 4       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate28|add_sub_8hf:auto_generated|op_1~0       ; 4       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_comp3:Gate4|AeqB                                         ; 4       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_comp3:Gate2|AeqB                                         ; 4       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_comp3:Gate3|AeqB                                         ; 4       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_comp3:Gate1|AeqB                                         ; 4       ;
; g10_mastermind_controller_sgm:Gate2|y_present.E                                                                                                        ; 4       ;
; g10_mastermind_controller_sgm:Gate2|y_present.B                                                                                                        ; 4       ;
; Start                                                                                                                                                  ; 3       ;
; g10_possibility_table:Gate1|TM_ADDR2[2]~8                                                                                                              ; 3       ;
; g10_possibility_table:Gate1|TM_ADDR4[0]~1                                                                                                              ; 3       ;
; g10_possibility_table:Gate1|TM_ADDR3[0]~1                                                                                                              ; 3       ;
; g10_possibility_table:Gate1|Equal3~1                                                                                                                   ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate34|add_sub_r4f:auto_generated|op_1~10      ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate31|add_sub_8hf:auto_generated|op_1~1       ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate27|add_sub_8hf:auto_generated|op_1~1       ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate31|add_sub_8hf:auto_generated|op_1~0       ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate9|num1s[2]~2                                 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate15|num1s[1]~2                                ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate9|num1s[1]~1                                 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate15|num1s[2]~1                                ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate9|num1s[0]~0                                 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate3|decode_7jg:auto_generated|w_anode1w[3]    ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate1|decode_7jg:auto_generated|w_anode1w[3]    ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate4|decode_7jg:auto_generated|w_anode1w[3]    ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate2|decode_7jg:auto_generated|w_anode1w[3]    ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate15|num1s[0]~0                                ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate7|decode_7jg:auto_generated|w_anode1w[3]    ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate5|decode_7jg:auto_generated|w_anode1w[3]    ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate8|decode_7jg:auto_generated|w_anode1w[3]    ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate6|decode_7jg:auto_generated|w_anode1w[3]    ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate22|min[0]~0                               ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate16|num1s[2]                                  ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate16|num1s[1]~1                                ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate10|num1s[1]~1                                ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate10|num1s[2]                                  ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate3|decode_7jg:auto_generated|w_anode19w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate2|decode_7jg:auto_generated|w_anode19w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate4|decode_7jg:auto_generated|w_anode19w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate1|decode_7jg:auto_generated|w_anode19w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate8|decode_7jg:auto_generated|w_anode19w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate5|decode_7jg:auto_generated|w_anode19w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate7|decode_7jg:auto_generated|w_anode19w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate6|decode_7jg:auto_generated|w_anode19w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate30|add_sub_8hf:auto_generated|op_1~0       ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate19|num1s[2]                                  ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate19|num1s[1]~1                                ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate13|num1s[1]~1                                ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate13|num1s[2]                                  ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate2|decode_7jg:auto_generated|w_anode52w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate3|decode_7jg:auto_generated|w_anode52w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate1|decode_7jg:auto_generated|w_anode52w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate4|decode_7jg:auto_generated|w_anode52w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate8|decode_7jg:auto_generated|w_anode52w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate5|decode_7jg:auto_generated|w_anode52w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate7|decode_7jg:auto_generated|w_anode52w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate6|decode_7jg:auto_generated|w_anode52w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate26|NgtM~1                                 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate20|num1s[0]~1                                ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate14|num1s[0]~2                                ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate8|decode_7jg:auto_generated|w_anode63w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate5|decode_7jg:auto_generated|w_anode63w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate7|decode_7jg:auto_generated|w_anode63w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate6|decode_7jg:auto_generated|w_anode63w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate17|num1s[2]                                  ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate17|num1s[1]~1                                ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate11|num1s[1]~1                                ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate11|num1s[2]                                  ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate3|decode_7jg:auto_generated|w_anode30w[3]   ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate2|decode_7jg:auto_generated|w_anode30w[3]   ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate4|decode_7jg:auto_generated|w_anode30w[3]   ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate1|decode_7jg:auto_generated|w_anode30w[3]   ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate8|decode_7jg:auto_generated|w_anode30w[3]   ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate5|decode_7jg:auto_generated|w_anode30w[3]   ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate7|decode_7jg:auto_generated|w_anode30w[3]   ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate6|decode_7jg:auto_generated|w_anode30w[3]   ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate24|NgtM~1                                 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate18|num1s[0]~1                                ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate12|num1s[0]~1                                ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate8|decode_7jg:auto_generated|w_anode41w[3]   ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate5|decode_7jg:auto_generated|w_anode41w[3]   ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate7|decode_7jg:auto_generated|w_anode41w[3]   ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate6|decode_7jg:auto_generated|w_anode41w[3]   ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate4|decode_7jg:auto_generated|w_anode41w[3]~0 ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate3|decode_7jg:auto_generated|w_anode41w[3]   ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate2|decode_7jg:auto_generated|w_anode41w[3]   ; 3       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_decode:Gate1|decode_7jg:auto_generated|w_anode41w[3]   ; 3       ;
; g10_mastermind_controller_sgm:Gate2|TC_EN                                                                                                              ; 3       ;
; g10_possibility_table:Gate1|Equal3~0                                                                                                                   ; 3       ;
; input2[2]                                                                                                                                              ; 2       ;
; input2[1]                                                                                                                                              ; 2       ;
; input2[0]                                                                                                                                              ; 2       ;
; input1[2]                                                                                                                                              ; 2       ;
; input1[1]                                                                                                                                              ; 2       ;
; input1[0]                                                                                                                                              ; 2       ;
; g10_mastermind_controller_sgm:Gate2|Selector2~2                                                                                                        ; 2       ;
; g10_mastermind_controller_sgm:Gate2|y_present.I                                                                                                        ; 2       ;
; g10_mastermind_controller_sgm:Gate2|y_present.H                                                                                                        ; 2       ;
; g10_mastermind_controller_sgm:Gate2|Selector17~5                                                                                                       ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_score_encoder:Gate3|Mux2~0                                                     ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_score_encoder:Gate3|Mux0~1                                                     ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_score_encoder:Gate3|Mux0~0                                                     ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_score_encoder:Gate3|Mux3~1                                                     ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_score_encoder:Gate3|Mux1~2                                                     ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_score_encoder:Gate3|Mux1~1                                                     ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate22|min[1]~1                               ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate27|add_sub_8hf:auto_generated|op_1~0       ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate21|min[1]~1                               ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate21|NgtM                                   ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate21|min[0]~0                               ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate21|NgtM~1                                 ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate21|NgtM~0                                 ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate22|NgtM~1                                 ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate22|NgtM~0                                 ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate10|num1s[0]~0                                ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate16|num1s[0]~0                                ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate29|add_sub_8hf:auto_generated|op_1~2       ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate26|min[1]~0                               ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate29|add_sub_8hf:auto_generated|op_1~1       ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate25|min[1]~1                               ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate28|add_sub_8hf:auto_generated|op_1~2       ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate24|min[1]~0                               ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate28|add_sub_8hf:auto_generated|op_1~1       ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate23|min[1]~1                               ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate25|min[0]~0                               ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate25|NgtM~1                                 ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate25|NgtM~0                                 ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate13|num1s[0]~0                                ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate19|num1s[0]~0                                ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate20|num1s[1]~0                                ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate14|num1s[1]~1                                ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate20|num1s[2]                                  ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate23|min[0]~0                               ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate23|NgtM~1                                 ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate23|NgtM~0                                 ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate11|num1s[0]~0                                ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate17|num1s[0]~0                                ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate18|num1s[1]~0                                ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate12|num1s[1]~0                                ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate18|num1s[2]                                  ; 2       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_num1s:Gate12|num1s[2]                                  ; 2       ;
; g10_mastermind_controller_sgm:Gate2|Selector10~0                                                                                                       ; 2       ;
; g10_possibility_table:Gate1|last~2                                                                                                                     ; 1       ;
; g10_possibility_table:Gate1|TM_ADDR2~9                                                                                                                 ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector4~3                                                                                                        ; 1       ;
; g10_possibility_table:Gate1|TM_ADDR1~5                                                                                                                 ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector19~3                                                                                                       ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector19~2                                                                                                       ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector19~1                                                                                                       ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector19~0                                                                                                       ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector9~0                                                                                                        ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector8~0                                                                                                        ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_score_encoder:Gate3|Mux2~1                                                     ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_score_encoder:Gate3|Mux0~2                                                     ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector5~0                                                                                                        ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector6~0                                                                                                        ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector2~3                                                                                                        ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector1~1                                                                                                        ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector2~1                                                                                                        ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector1~0                                                                                                        ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector7~1                                                                                                        ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector7~0                                                                                                        ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector3~0                                                                                                        ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector12~2                                                                                                       ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector12~1                                                                                                       ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector12~0                                                                                                       ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector11~3                                                                                                       ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector11~2                                                                                                       ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector11~1                                                                                                       ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector11~0                                                                                                       ; 1       ;
; g10_possibility_table:Gate1|TM_ADDR4~3                                                                                                                 ; 1       ;
; g10_possibility_table:Gate1|TM_ADDR4[2]~2                                                                                                              ; 1       ;
; g10_possibility_table:Gate1|TM_ADDR4~0                                                                                                                 ; 1       ;
; g10_possibility_table:Gate1|TM_ADDR3~3                                                                                                                 ; 1       ;
; g10_possibility_table:Gate1|Add2~0                                                                                                                     ; 1       ;
; g10_possibility_table:Gate1|TM_ADDR3~2                                                                                                                 ; 1       ;
; g10_possibility_table:Gate1|TM_ADDR3~0                                                                                                                 ; 1       ;
; g10_possibility_table:Gate1|TM_ADDR2~7                                                                                                                 ; 1       ;
; g10_possibility_table:Gate1|Add1~0                                                                                                                     ; 1       ;
; g10_possibility_table:Gate1|TM_ADDR2~6                                                                                                                 ; 1       ;
; g10_possibility_table:Gate1|TM_ADDR1~4                                                                                                                 ; 1       ;
; g10_possibility_table:Gate1|TM_ADDR1~3                                                                                                                 ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector2~0                                                                                                        ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector4~2                                                                                                        ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector17~4                                                                                                       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|i[1]~0                                                                                                               ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[1]                                                                                     ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_comp4:ScoreComparator|SYNTHESIZED_WIRE_3~0                                                                       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[3]                                                                                     ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_comp4:ScoreComparator|SYNTHESIZED_WIRE_0~0                                                                       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[0]                                                                                     ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_score_encoder:Gate3|Mux3~0                                                     ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate34|add_sub_r4f:auto_generated|op_1~8       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate34|add_sub_r4f:auto_generated|op_1~7       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate34|add_sub_r4f:auto_generated|op_1~6       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate34|add_sub_r4f:auto_generated|op_1~5       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate34|add_sub_r4f:auto_generated|op_1~4       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate34|add_sub_r4f:auto_generated|op_1~3       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate34|add_sub_r4f:auto_generated|op_1~2       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate30|add_sub_8hf:auto_generated|op_1~1       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate34|add_sub_r4f:auto_generated|op_1~1       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate34|add_sub_r4f:auto_generated|op_1~0       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate29|add_sub_8hf:auto_generated|op_1~3       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|lpm_add_sub:Gate28|add_sub_8hf:auto_generated|op_1~3       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_score_encoder:Gate3|Mux1~0                                                     ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate22|NgtM                                   ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate25|NgtM                                   ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate23|NgtM                                   ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate26|NgtM~0                                 ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_color_matches:Gate2|g10_minimum3:Gate24|NgtM~0                                 ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_comp3:Gate4|AeqB~0                                       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_comp3:Gate2|AeqB~0                                       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_comp3:Gate3|AeqB~0                                       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|g10_mastermind_score:ComputeScore|g10_num_matches:Gate1|g10_comp3:Gate1|AeqB~0                                       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|register_4bit:ScoreRegister|q[2]                                                                                     ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector17~2                                                                                                       ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector17~1                                                                                                       ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector17~0                                                                                                       ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector15~1                                                                                                       ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Selector15~0                                                                                                       ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|d4[1]~2                                                                                                              ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|d4[2]~1                                                                                                              ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|d4[0]~0                                                                                                              ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|d3[2]~2                                                                                                              ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|d3[1]~1                                                                                                              ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|d3[0]~0                                                                                                              ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|d2[1]~2                                                                                                              ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|d2[2]~1                                                                                                              ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|d2[0]~0                                                                                                              ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|d1[2]~2                                                                                                              ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|d1[1]~1                                                                                                              ; 1       ;
; g10_mastermind_controller_sgm:Gate2|Display~0                                                                                                          ; 1       ;
; g10_mastermind_datapath_sgm:Gate3|d1[0]~0                                                                                                              ; 1       ;
; g10_7_segment_decoder:Display4|Mux0~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display4|Mux1~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display4|Mux2~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display4|Mux3~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display4|Mux4~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display4|Mux5~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display4|Mux6~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display3|Mux0~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display3|Mux1~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display3|Mux2~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display3|Mux3~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display3|Mux4~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display3|Mux5~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display3|Mux6~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display2|Mux0~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display2|Mux1~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display2|Mux2~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display2|Mux3~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display2|Mux4~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display2|Mux5~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display2|Mux6~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display1|Mux0~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display1|Mux1~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display1|Mux2~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display1|Mux3~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display1|Mux4~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display1|Mux5~0                                                                                                                  ; 1       ;
; g10_7_segment_decoder:Display1|Mux6~0                                                                                                                  ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 344 / 54,004 ( < 1 % ) ;
; C16 interconnects           ; 3 / 2,100 ( < 1 % )    ;
; C4 interconnects            ; 131 / 36,000 ( < 1 % ) ;
; Direct links                ; 120 / 54,004 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 134 / 18,752 ( < 1 % ) ;
; R24 interconnects           ; 5 / 1,900 ( < 1 % )    ;
; R4 interconnects            ; 179 / 46,920 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.27) ; Number of LABs  (Total = 22) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 4                            ;
; 14                                          ; 2                            ;
; 15                                          ; 0                            ;
; 16                                          ; 9                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.14) ; Number of LABs  (Total = 22) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 7                            ;
; 1 Clock                            ; 11                           ;
; 1 Clock enable                     ; 7                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.32) ; Number of LABs  (Total = 22) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 5                            ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.23) ; Number of LABs  (Total = 22) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 0                            ;
; 7                                               ; 5                            ;
; 8                                               ; 1                            ;
; 9                                               ; 0                            ;
; 10                                              ; 5                            ;
; 11                                              ; 2                            ;
; 12                                              ; 0                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 12.68) ; Number of LABs  (Total = 22) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 4                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP2C20F484C7 for design "g10_mastermind_controller"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 45 pins of 45 total pins
    Info (169086): Pin P_generated not assigned to an exact location on the device
    Info (169086): Pin switch_LED not assigned to an exact location on the device
    Info (169086): Pin mode not assigned to an exact location on the device
    Info (169086): Pin sw[0] not assigned to an exact location on the device
    Info (169086): Pin sw[1] not assigned to an exact location on the device
    Info (169086): Pin sw[2] not assigned to an exact location on the device
    Info (169086): Pin sw[3] not assigned to an exact location on the device
    Info (169086): Pin modify_G not assigned to an exact location on the device
    Info (169086): Pin segment1[0] not assigned to an exact location on the device
    Info (169086): Pin segment1[1] not assigned to an exact location on the device
    Info (169086): Pin segment1[2] not assigned to an exact location on the device
    Info (169086): Pin segment1[3] not assigned to an exact location on the device
    Info (169086): Pin segment1[4] not assigned to an exact location on the device
    Info (169086): Pin segment1[5] not assigned to an exact location on the device
    Info (169086): Pin segment1[6] not assigned to an exact location on the device
    Info (169086): Pin segment2[0] not assigned to an exact location on the device
    Info (169086): Pin segment2[1] not assigned to an exact location on the device
    Info (169086): Pin segment2[2] not assigned to an exact location on the device
    Info (169086): Pin segment2[3] not assigned to an exact location on the device
    Info (169086): Pin segment2[4] not assigned to an exact location on the device
    Info (169086): Pin segment2[5] not assigned to an exact location on the device
    Info (169086): Pin segment2[6] not assigned to an exact location on the device
    Info (169086): Pin segment3[0] not assigned to an exact location on the device
    Info (169086): Pin segment3[1] not assigned to an exact location on the device
    Info (169086): Pin segment3[2] not assigned to an exact location on the device
    Info (169086): Pin segment3[3] not assigned to an exact location on the device
    Info (169086): Pin segment3[4] not assigned to an exact location on the device
    Info (169086): Pin segment3[5] not assigned to an exact location on the device
    Info (169086): Pin segment3[6] not assigned to an exact location on the device
    Info (169086): Pin segment4[0] not assigned to an exact location on the device
    Info (169086): Pin segment4[1] not assigned to an exact location on the device
    Info (169086): Pin segment4[2] not assigned to an exact location on the device
    Info (169086): Pin segment4[3] not assigned to an exact location on the device
    Info (169086): Pin segment4[4] not assigned to an exact location on the device
    Info (169086): Pin segment4[5] not assigned to an exact location on the device
    Info (169086): Pin segment4[6] not assigned to an exact location on the device
    Info (169086): Pin input1[0] not assigned to an exact location on the device
    Info (169086): Pin input1[1] not assigned to an exact location on the device
    Info (169086): Pin input1[2] not assigned to an exact location on the device
    Info (169086): Pin input2[0] not assigned to an exact location on the device
    Info (169086): Pin input2[1] not assigned to an exact location on the device
    Info (169086): Pin input2[2] not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin Ready not assigned to an exact location on the device
    Info (169086): Pin Start not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'g10_mastermind_controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node Start (placed in PIN M2 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node g10_mastermind_controller_sgm:Gate2|Selector1~0
        Info (176357): Destination node g10_mastermind_controller_sgm:Gate2|Selector1~1
        Info (176357): Destination node g10_mastermind_controller_sgm:Gate2|Selector2~3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 43 (unused VREF, 3.3V VCCIO, 15 input, 28 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "segments1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "segments4[6]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.29 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 28 output pins without output pin load capacitance assignment
    Info (306007): Pin "segment1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "segment4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Raluca/Desktop/école/School/Uni/A15/DSD/Lab/Lab5/output_files/g10_mastermind_controller.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 35 warnings
    Info: Peak virtual memory: 750 megabytes
    Info: Processing ended: Sun Dec 06 12:24:53 2015
    Info: Elapsed time: 00:00:31
    Info: Total CPU time (on all processors): 00:00:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Raluca/Desktop/école/School/Uni/A15/DSD/Lab/Lab5/output_files/g10_mastermind_controller.fit.smsg.


