TimeQuest Timing Analyzer report for RV32I_SC
Sun Feb 12 15:38:15 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_divider:cd_dut|clock_out'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk_divider:cd_dut|clock_out'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:cd_dut|clock_out'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk_divider:cd_dut|clock_out'
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Hold: 'clk_divider:cd_dut|clock_out'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:cd_dut|clock_out'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk_divider:cd_dut|clock_out'
 50. Fast 1200mV 0C Model Setup: 'clk'
 51. Fast 1200mV 0C Model Hold: 'clk_divider:cd_dut|clock_out'
 52. Fast 1200mV 0C Model Hold: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:cd_dut|clock_out'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; RV32I_SC                                           ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                          ;
; clk_divider:cd_dut|clock_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:cd_dut|clock_out } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                 ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 46.53 MHz  ; 46.53 MHz       ; clk_divider:cd_dut|clock_out ;      ;
; 230.84 MHz ; 230.84 MHz      ; clk                          ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                    ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; clk_divider:cd_dut|clock_out ; -20.493 ; -23062.617    ;
; clk                          ; -3.332  ; -86.289       ;
+------------------------------+---------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk_divider:cd_dut|clock_out ; 0.403 ; 0.000         ;
; clk                          ; 0.539 ; 0.000         ;
+------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -40.265       ;
; clk_divider:cd_dut|clock_out ; -1.285 ; -1512.445     ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:cd_dut|clock_out'                                                                                                                                                                             ;
+---------+---------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                                                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -20.493 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.085     ; 21.406     ;
; -20.491 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.085     ; 21.404     ;
; -20.487 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.100     ; 21.385     ;
; -20.483 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.087     ; 21.394     ;
; -20.481 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.087     ; 21.392     ;
; -20.480 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.102     ; 21.376     ;
; -20.479 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.102     ; 21.375     ;
; -20.477 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.085     ; 21.390     ;
; -20.475 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.085     ; 21.388     ;
; -20.472 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.103     ; 21.367     ;
; -20.471 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.100     ; 21.369     ;
; -20.469 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.100     ; 21.367     ;
; -20.469 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.103     ; 21.364     ;
; -20.467 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.087     ; 21.378     ;
; -20.465 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.087     ; 21.376     ;
; -20.464 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.102     ; 21.360     ;
; -20.463 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.102     ; 21.359     ;
; -20.456 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.103     ; 21.351     ;
; -20.453 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.100     ; 21.351     ;
; -20.453 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.103     ; 21.348     ;
; -20.446 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.085     ; 21.359     ;
; -20.444 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.085     ; 21.357     ;
; -20.440 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.100     ; 21.338     ;
; -20.436 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.087     ; 21.347     ;
; -20.435 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][11]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.079     ; 21.354     ;
; -20.434 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.087     ; 21.345     ;
; -20.433 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.102     ; 21.329     ;
; -20.433 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.102     ; 21.329     ;
; -20.432 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.102     ; 21.328     ;
; -20.432 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.102     ; 21.328     ;
; -20.425 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.103     ; 21.320     ;
; -20.422 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.100     ; 21.320     ;
; -20.422 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.103     ; 21.317     ;
; -20.420 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.112     ; 21.306     ;
; -20.420 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.112     ; 21.306     ;
; -20.419 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][11]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.079     ; 21.338     ;
; -20.418 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][11]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.090     ; 21.326     ;
; -20.418 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][11]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.090     ; 21.326     ;
; -20.417 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.102     ; 21.313     ;
; -20.416 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.099     ; 21.315     ;
; -20.416 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.099     ; 21.315     ;
; -20.416 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.102     ; 21.312     ;
; -20.404 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.112     ; 21.290     ;
; -20.404 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.112     ; 21.290     ;
; -20.402 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][11]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.090     ; 21.310     ;
; -20.402 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][11]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.090     ; 21.310     ;
; -20.400 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][12] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.087     ; 21.311     ;
; -20.400 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.099     ; 21.299     ;
; -20.400 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.099     ; 21.299     ;
; -20.399 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][17]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.090     ; 21.307     ;
; -20.389 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][26]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.089     ; 21.298     ;
; -20.388 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][26]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.089     ; 21.297     ;
; -20.388 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][11]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.079     ; 21.307     ;
; -20.386 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.102     ; 21.282     ;
; -20.385 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.102     ; 21.281     ;
; -20.384 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][12] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.087     ; 21.295     ;
; -20.383 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][17]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.090     ; 21.291     ;
; -20.381 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][21]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.099     ; 21.280     ;
; -20.381 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][21]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.099     ; 21.280     ;
; -20.380 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][21] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.117     ; 21.261     ;
; -20.378 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][21] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.117     ; 21.259     ;
; -20.377 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][15]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.115     ; 21.260     ;
; -20.377 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][15]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.115     ; 21.260     ;
; -20.373 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.112     ; 21.259     ;
; -20.373 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.112     ; 21.259     ;
; -20.373 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][26]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.089     ; 21.282     ;
; -20.372 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][26]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.089     ; 21.281     ;
; -20.371 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][11]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.090     ; 21.279     ;
; -20.371 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][11]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.090     ; 21.279     ;
; -20.369 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.099     ; 21.268     ;
; -20.369 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.099     ; 21.268     ;
; -20.365 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][21]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.099     ; 21.264     ;
; -20.365 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][21]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.099     ; 21.264     ;
; -20.364 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][21] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.117     ; 21.245     ;
; -20.363 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.090     ; 21.271     ;
; -20.362 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][21] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.117     ; 21.243     ;
; -20.361 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.092     ; 21.267     ;
; -20.361 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.092     ; 21.267     ;
; -20.361 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][15]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.115     ; 21.244     ;
; -20.361 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][15]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.115     ; 21.244     ;
; -20.360 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][28] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.100     ; 21.258     ;
; -20.358 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][28] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.100     ; 21.256     ;
; -20.355 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][30]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.093     ; 21.260     ;
; -20.353 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][30]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.093     ; 21.258     ;
; -20.353 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][12] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.087     ; 21.264     ;
; -20.352 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.084     ; 21.266     ;
; -20.352 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][17]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.090     ; 21.260     ;
; -20.350 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][31]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.111     ; 21.237     ;
; -20.350 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[1] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.084     ; 21.264     ;
; -20.350 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.085     ; 21.263     ;
; -20.348 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][31]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.111     ; 21.235     ;
; -20.348 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[1] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.084     ; 21.262     ;
; -20.348 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.085     ; 21.261     ;
; -20.347 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.090     ; 21.255     ;
; -20.346 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][15]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.093     ; 21.251     ;
; -20.346 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][26] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.088     ; 21.256     ;
; -20.345 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.092     ; 21.251     ;
; -20.345 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.092     ; 21.251     ;
; -20.344 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][26] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.088     ; 21.254     ;
; -20.344 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[1] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.099     ; 21.243     ;
+---------+---------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                             ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.332 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.249      ;
; -3.332 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.249      ;
; -3.329 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.246      ;
; -3.329 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.246      ;
; -3.215 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.132      ;
; -3.215 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.132      ;
; -3.203 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.120      ;
; -3.203 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.120      ;
; -3.197 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.114      ;
; -3.197 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.114      ;
; -3.170 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.087      ;
; -3.170 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.087      ;
; -3.169 ; clk_divider:cd_dut|counter[0]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.086      ;
; -3.169 ; clk_divider:cd_dut|counter[0]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.086      ;
; -3.141 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.512     ; 3.627      ;
; -3.141 ; clk_divider:cd_dut|counter[16] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.512     ; 3.627      ;
; -3.141 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.512     ; 3.627      ;
; -3.141 ; clk_divider:cd_dut|counter[16] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.512     ; 3.627      ;
; -3.138 ; clk_divider:cd_dut|counter[12] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.055      ;
; -3.138 ; clk_divider:cd_dut|counter[12] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.055      ;
; -3.136 ; clk_divider:cd_dut|counter[14] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.053      ;
; -3.136 ; clk_divider:cd_dut|counter[14] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.053      ;
; -3.079 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.996      ;
; -3.079 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.996      ;
; -3.026 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.026 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.026 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.026 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.026 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.026 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.026 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.026 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.026 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.026 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.026 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.026 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.026 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.943      ;
; -3.023 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.940      ;
; -3.023 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.940      ;
; -3.023 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.940      ;
; -3.023 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.940      ;
; -3.023 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.940      ;
; -3.023 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.940      ;
; -3.023 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.940      ;
; -3.023 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.940      ;
; -3.023 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.940      ;
; -3.023 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.940      ;
; -3.023 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.940      ;
; -3.023 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.940      ;
; -3.023 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.940      ;
; -3.013 ; clk_divider:cd_dut|counter[19] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.512     ; 3.499      ;
; -3.013 ; clk_divider:cd_dut|counter[19] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.512     ; 3.499      ;
; -3.012 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.929      ;
; -3.012 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.929      ;
; -3.009 ; clk_divider:cd_dut|counter[4]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.926      ;
; -3.009 ; clk_divider:cd_dut|counter[4]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.926      ;
; -3.009 ; clk_divider:cd_dut|counter[18] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.512     ; 3.495      ;
; -3.009 ; clk_divider:cd_dut|counter[18] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.512     ; 3.495      ;
; -2.968 ; clk_divider:cd_dut|counter[3]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.885      ;
; -2.968 ; clk_divider:cd_dut|counter[3]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.885      ;
; -2.918 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.249      ;
; -2.918 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.249      ;
; -2.918 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.249      ;
; -2.918 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.249      ;
; -2.918 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.249      ;
; -2.918 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.249      ;
; -2.918 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.249      ;
; -2.918 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.249      ;
; -2.918 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.249      ;
; -2.918 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.249      ;
; -2.915 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.246      ;
; -2.915 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.246      ;
; -2.915 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.246      ;
; -2.915 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.246      ;
; -2.915 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.246      ;
; -2.915 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.246      ;
; -2.915 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.246      ;
; -2.915 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.246      ;
; -2.915 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.246      ;
; -2.915 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 1.000        ; 0.333      ; 4.246      ;
; -2.888 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.805      ;
; -2.888 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.805      ;
; -2.888 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.805      ;
; -2.888 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.805      ;
; -2.888 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.805      ;
; -2.888 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.805      ;
; -2.888 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.805      ;
; -2.888 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.805      ;
; -2.888 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.805      ;
; -2.888 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.805      ;
; -2.888 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.805      ;
; -2.888 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.805      ;
; -2.888 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.805      ;
; -2.883 ; clk_divider:cd_dut|counter[24] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.512     ; 3.369      ;
; -2.883 ; clk_divider:cd_dut|counter[24] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.512     ; 3.369      ;
; -2.876 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.793      ;
; -2.876 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.793      ;
; -2.876 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.793      ;
; -2.876 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.793      ;
; -2.876 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.793      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:cd_dut|clock_out'                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.403 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[1]      ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[1]      ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0]      ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0]      ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.080      ; 0.669      ;
; 1.431 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.077      ; 1.694      ;
; 1.507 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.080      ; 1.773      ;
; 1.580 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.079      ; 1.845      ;
; 1.653 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.081      ; 1.920      ;
; 1.720 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.072      ; 1.978      ;
; 1.810 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][11] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.077      ; 2.073      ;
; 1.867 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][4]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.065      ; 2.118      ;
; 1.884 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.074      ; 2.144      ;
; 1.938 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][2]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.070      ; 2.194      ;
; 1.992 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.081      ; 2.259      ;
; 2.011 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][22] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.073      ; 2.270      ;
; 2.011 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.073      ; 2.270      ;
; 2.021 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][13] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.064      ; 2.271      ;
; 2.045 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][10]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.079      ; 2.310      ;
; 2.059 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.080      ; 2.325      ;
; 2.104 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.077      ; 2.367      ;
; 2.104 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][2]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.069      ; 2.359      ;
; 2.121 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[8]      ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[8]      ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.093      ; 2.400      ;
; 2.149 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][30] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.489      ; 2.824      ;
; 2.150 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.070      ; 2.406      ;
; 2.165 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][7]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.069      ; 2.420      ;
; 2.212 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][4]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.065      ; 2.463      ;
; 2.216 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][12]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.069      ; 2.471      ;
; 2.216 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][9]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.071      ; 2.473      ;
; 2.221 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[7]      ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[7]      ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.078      ; 2.485      ;
; 2.303 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.078      ; 2.567      ;
; 2.311 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][5]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.063      ; 2.560      ;
; 2.328 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][9]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.075      ; 2.589      ;
; 2.337 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[1]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.073      ; 2.596      ;
; 2.347 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.076      ; 2.609      ;
; 2.357 ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][7]          ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.534      ; 3.077      ;
; 2.360 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.614      ;
; 2.360 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][26]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.614      ;
; 2.360 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][12]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.614      ;
; 2.360 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][7]   ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.614      ;
; 2.360 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][6]   ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.614      ;
; 2.360 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][5]   ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.614      ;
; 2.362 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][11] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.077      ; 2.625      ;
; 2.374 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][11] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.081      ; 2.641      ;
; 2.381 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][12]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.083      ; 2.650      ;
; 2.385 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.078      ; 2.649      ;
; 2.386 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][2]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.071      ; 2.643      ;
; 2.392 ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][0]         ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][24] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.524      ; 3.102      ;
; 2.398 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][7]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.067      ; 2.651      ;
; 2.400 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][30]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.478      ; 3.064      ;
; 2.401 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][9]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.072      ; 2.659      ;
; 2.405 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][3]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.081      ; 2.672      ;
; 2.419 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[6]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.072      ; 2.677      ;
; 2.424 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[27]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.085      ; 2.695      ;
; 2.424 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; -0.342     ; 2.268      ;
; 2.427 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][11]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.076      ; 2.689      ;
; 2.434 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][14] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.069      ; 2.689      ;
; 2.434 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.073      ; 2.693      ;
; 2.464 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.072      ; 2.722      ;
; 2.467 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[10]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[10]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.077      ; 2.730      ;
; 2.471 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.078      ; 2.735      ;
; 2.484 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][5]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.738      ;
; 2.485 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.072      ; 2.743      ;
; 2.489 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][2]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.070      ; 2.745      ;
; 2.493 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][30] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.489      ; 3.168      ;
; 2.494 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.070      ; 2.750      ;
; 2.498 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.071      ; 2.755      ;
; 2.498 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][2]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.074      ; 2.758      ;
; 2.501 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[6]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][22] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.073      ; 2.760      ;
; 2.501 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[6]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.073      ; 2.760      ;
; 2.524 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[22]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[22]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.077      ; 2.787      ;
; 2.526 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][6]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.780      ;
; 2.534 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[22]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.071      ; 2.791      ;
; 2.548 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[9]      ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[9]      ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.078      ; 2.812      ;
; 2.550 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.069      ; 2.805      ;
; 2.565 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][8]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][0]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.065      ; 2.816      ;
; 2.566 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[28]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.088      ; 2.840      ;
; 2.580 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.083      ; 2.849      ;
; 2.585 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][22] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.073      ; 2.844      ;
; 2.585 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.073      ; 2.844      ;
; 2.587 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][13] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.064      ; 2.837      ;
; 2.588 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][21] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.505      ; 3.279      ;
; 2.591 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.072      ; 2.849      ;
; 2.603 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.077      ; 2.866      ;
; 2.605 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][6]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.069      ; 2.860      ;
; 2.611 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][8]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][0]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.071      ; 2.868      ;
; 2.613 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][7]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.067      ; 2.866      ;
; 2.617 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][13] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.057      ; 2.860      ;
; 2.621 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[13]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[13]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.077      ; 2.884      ;
; 2.621 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][6]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.464      ; 3.271      ;
; 2.621 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.082      ; 2.889      ;
; 2.626 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][6]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.065      ; 2.877      ;
; 2.633 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.076      ; 2.895      ;
; 2.640 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][13]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.076      ; 2.902      ;
; 2.640 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.894      ;
; 2.640 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][26]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.894      ;
; 2.640 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][12]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.894      ;
; 2.640 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][7]   ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.894      ;
; 2.640 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][6]   ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.894      ;
; 2.640 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][5]   ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.894      ;
; 2.646 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.086      ; 2.918      ;
; 2.647 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.078      ; 2.911      ;
; 2.652 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][30] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][6]         ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.484      ; 3.322      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                             ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.539 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.237      ;
; 0.543 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.241      ;
; 0.548 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.246      ;
; 0.624 ; clk_divider:cd_dut|counter[19] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.908      ;
; 0.628 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.912      ;
; 0.638 ; clk_divider:cd_dut|counter[17] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.922      ;
; 0.639 ; clk_divider:cd_dut|counter[25] ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.923      ;
; 0.640 ; clk_divider:cd_dut|counter[27] ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.924      ;
; 0.640 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.907      ;
; 0.641 ; clk_divider:cd_dut|counter[23] ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.925      ;
; 0.643 ; clk_divider:cd_dut|counter[16] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.927      ;
; 0.643 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; clk_divider:cd_dut|counter[4]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; clk_divider:cd_dut|counter[18] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; clk_divider:cd_dut|counter[26] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.928      ;
; 0.644 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; clk_divider:cd_dut|counter[24] ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 0.000        ; 0.098      ; 0.928      ;
; 0.646 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.913      ;
; 0.648 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.914      ;
; 0.654 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; clk_divider:cd_dut|counter[3]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.657 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.660 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.665 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.363      ;
; 0.667 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.365      ;
; 0.668 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.935      ;
; 0.669 ; clk_divider:cd_dut|counter[0]  ; clk_divider:cd_dut|counter[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.936      ;
; 0.669 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.367      ;
; 0.670 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.368      ;
; 0.674 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.372      ;
; 0.788 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.486      ;
; 0.791 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.489      ;
; 0.793 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.491      ;
; 0.793 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.491      ;
; 0.795 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.493      ;
; 0.796 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.494      ;
; 0.813 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.511      ;
; 0.885 ; clk_divider:cd_dut|counter[12] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.511      ; 1.582      ;
; 0.914 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.612      ;
; 0.914 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.612      ;
; 0.917 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.615      ;
; 0.919 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.617      ;
; 0.920 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.618      ;
; 0.934 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.632      ;
; 0.939 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.637      ;
; 0.939 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.637      ;
; 0.956 ; clk_divider:cd_dut|counter[17] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.240      ;
; 0.957 ; clk_divider:cd_dut|counter[25] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.241      ;
; 0.958 ; clk_divider:cd_dut|counter[23] ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.242      ;
; 0.958 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.225      ;
; 0.960 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.227      ;
; 0.970 ; clk_divider:cd_dut|counter[4]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.970 ; clk_divider:cd_dut|counter[16] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.254      ;
; 0.971 ; clk_divider:cd_dut|counter[24] ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.255      ;
; 0.971 ; clk_divider:cd_dut|counter[26] ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.255      ;
; 0.971 ; clk_divider:cd_dut|counter[18] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.255      ;
; 0.972 ; clk_divider:cd_dut|counter[3]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.239      ;
; 0.973 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; clk_divider:cd_dut|counter[0]  ; clk_divider:cd_dut|counter[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.973 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.974 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.975 ; clk_divider:cd_dut|counter[16] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.259      ;
; 0.975 ; clk_divider:cd_dut|counter[4]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 0.976 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; clk_divider:cd_dut|counter[24] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.260      ;
; 0.978 ; clk_divider:cd_dut|counter[0]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.245      ;
; 0.978 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.245      ;
; 0.987 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.987 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.254      ;
; 0.992 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.259      ;
; 0.995 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.262      ;
; 0.998 ; clk_divider:cd_dut|counter[12] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.511      ; 1.695      ;
; 1.000 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.011 ; clk_divider:cd_dut|counter[12] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.511      ; 1.708      ;
; 1.027 ; clk_divider:cd_dut|counter[15] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.511      ; 1.724      ;
; 1.040 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.738      ;
; 1.040 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.738      ;
; 1.041 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.739      ;
; 1.046 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.744      ;
; 1.047 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.745      ;
; 1.060 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.758      ;
; 1.060 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.758      ;
; 1.063 ; clk_divider:cd_dut|counter[14] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.511      ; 1.760      ;
; 1.063 ; clk_divider:cd_dut|counter[19] ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.347      ;
; 1.065 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.763      ;
; 1.066 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.350      ;
; 1.071 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.355      ;
; 1.073 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.771      ;
; 1.077 ; clk_divider:cd_dut|counter[17] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.361      ;
; 1.078 ; clk_divider:cd_dut|counter[25] ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.362      ;
; 1.079 ; clk_divider:cd_dut|counter[23] ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.363      ;
; 1.079 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.346      ;
; 1.081 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.348      ;
; 1.084 ; clk_divider:cd_dut|counter[23] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.098      ; 1.368      ;
; 1.084 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.351      ;
; 1.086 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.353      ;
; 1.093 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.360      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|clock_out   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[9]  ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|clock_out   ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[12] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[14] ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[15] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[0]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[10] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[11] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[13] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[1]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[20] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[22] ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[2]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[3]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[4]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[5]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[6]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[7]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[8]  ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[9]  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[16] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[17] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[18] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[19] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[21] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[23] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[24] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[25] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[26] ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[27] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[16] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[17] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[18] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[19] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[21] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[23] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[24] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[25] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[26] ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[27] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|clock_out   ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[0]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[10] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[11] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[12] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[13] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[14] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[15] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[1]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[20] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[22] ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[2]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[3]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[4]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[5]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[6]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[7]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[8]  ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[9]  ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                    ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|clock_out|clk           ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[12]|clk         ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[14]|clk         ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[15]|clk         ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]      ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk        ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[0]|clk          ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[10]|clk         ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[11]|clk         ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[13]|clk         ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[1]|clk          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:cd_dut|clock_out'                                                                              ;
+--------+--------------+----------------+------------+------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                        ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------+------------------------------+------------+------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][3]  ;
+--------+--------------+----------------+------------+------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; reset     ; clk_divider:cd_dut|clock_out ; 6.789 ; 7.208 ; Rise       ; clk_divider:cd_dut|clock_out ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; reset     ; clk_divider:cd_dut|clock_out ; -4.302 ; -4.705 ; Rise       ; clk_divider:cd_dut|clock_out ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Dig_Arr[0][*]  ; clk_divider:cd_dut|clock_out ; 30.868 ; 30.932 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][0] ; clk_divider:cd_dut|clock_out ; 27.185 ; 27.192 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][1] ; clk_divider:cd_dut|clock_out ; 30.086 ; 30.329 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][2] ; clk_divider:cd_dut|clock_out ; 27.377 ; 27.233 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][3] ; clk_divider:cd_dut|clock_out ; 29.082 ; 28.962 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][4] ; clk_divider:cd_dut|clock_out ; 27.035 ; 27.227 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][5] ; clk_divider:cd_dut|clock_out ; 28.812 ; 29.135 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][6] ; clk_divider:cd_dut|clock_out ; 30.868 ; 30.932 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[1][*]  ; clk_divider:cd_dut|clock_out ; 28.856 ; 28.867 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][0] ; clk_divider:cd_dut|clock_out ; 27.224 ; 27.187 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][1] ; clk_divider:cd_dut|clock_out ; 27.652 ; 27.571 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][2] ; clk_divider:cd_dut|clock_out ; 27.213 ; 27.063 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][3] ; clk_divider:cd_dut|clock_out ; 27.856 ; 27.744 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][4] ; clk_divider:cd_dut|clock_out ; 27.773 ; 27.754 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][5] ; clk_divider:cd_dut|clock_out ; 28.702 ; 28.702 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][6] ; clk_divider:cd_dut|clock_out ; 28.856 ; 28.867 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[2][*]  ; clk_divider:cd_dut|clock_out ; 26.878 ; 26.744 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][0] ; clk_divider:cd_dut|clock_out ; 26.878 ; 26.744 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][1] ; clk_divider:cd_dut|clock_out ; 26.797 ; 26.709 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][2] ; clk_divider:cd_dut|clock_out ; 26.509 ; 26.346 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][3] ; clk_divider:cd_dut|clock_out ; 26.318 ; 26.288 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][4] ; clk_divider:cd_dut|clock_out ; 26.058 ; 26.025 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][5] ; clk_divider:cd_dut|clock_out ; 26.446 ; 26.300 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][6] ; clk_divider:cd_dut|clock_out ; 25.747 ; 25.769 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[3][*]  ; clk_divider:cd_dut|clock_out ; 32.069 ; 32.103 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][0] ; clk_divider:cd_dut|clock_out ; 29.967 ; 29.890 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][1] ; clk_divider:cd_dut|clock_out ; 29.817 ; 29.779 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][2] ; clk_divider:cd_dut|clock_out ; 32.069 ; 32.103 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][3] ; clk_divider:cd_dut|clock_out ; 30.419 ; 30.335 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][4] ; clk_divider:cd_dut|clock_out ; 30.493 ; 30.436 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][5] ; clk_divider:cd_dut|clock_out ; 29.918 ; 29.891 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][6] ; clk_divider:cd_dut|clock_out ; 30.079 ; 30.127 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[4][*]  ; clk_divider:cd_dut|clock_out ; 28.018 ; 28.059 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][0] ; clk_divider:cd_dut|clock_out ; 27.111 ; 27.044 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][1] ; clk_divider:cd_dut|clock_out ; 27.392 ; 27.499 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][2] ; clk_divider:cd_dut|clock_out ; 26.342 ; 26.338 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][3] ; clk_divider:cd_dut|clock_out ; 26.711 ; 26.600 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][4] ; clk_divider:cd_dut|clock_out ; 28.018 ; 28.059 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][5] ; clk_divider:cd_dut|clock_out ; 26.530 ; 26.504 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][6] ; clk_divider:cd_dut|clock_out ; 27.419 ; 27.477 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[5][*]  ; clk_divider:cd_dut|clock_out ; 30.273 ; 30.264 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][0] ; clk_divider:cd_dut|clock_out ; 27.856 ; 27.808 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][1] ; clk_divider:cd_dut|clock_out ; 30.273 ; 30.264 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][2] ; clk_divider:cd_dut|clock_out ; 28.013 ; 28.009 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][3] ; clk_divider:cd_dut|clock_out ; 27.580 ; 27.445 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][4] ; clk_divider:cd_dut|clock_out ; 27.821 ; 27.650 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][5] ; clk_divider:cd_dut|clock_out ; 27.888 ; 27.668 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][6] ; clk_divider:cd_dut|clock_out ; 27.099 ; 27.190 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[6][*]  ; clk_divider:cd_dut|clock_out ; 28.258 ; 28.224 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][0] ; clk_divider:cd_dut|clock_out ; 26.694 ; 26.740 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][1] ; clk_divider:cd_dut|clock_out ; 25.960 ; 25.847 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][2] ; clk_divider:cd_dut|clock_out ; 25.359 ; 25.384 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][3] ; clk_divider:cd_dut|clock_out ; 28.236 ; 28.028 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][4] ; clk_divider:cd_dut|clock_out ; 25.385 ; 25.253 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][5] ; clk_divider:cd_dut|clock_out ; 28.258 ; 28.224 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][6] ; clk_divider:cd_dut|clock_out ; 26.629 ; 26.814 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[7][*]  ; clk_divider:cd_dut|clock_out ; 27.677 ; 27.655 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][0] ; clk_divider:cd_dut|clock_out ; 27.307 ; 27.207 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][1] ; clk_divider:cd_dut|clock_out ; 27.359 ; 27.264 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][2] ; clk_divider:cd_dut|clock_out ; 27.677 ; 27.578 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][3] ; clk_divider:cd_dut|clock_out ; 27.333 ; 27.260 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][4] ; clk_divider:cd_dut|clock_out ; 27.252 ; 27.265 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][5] ; clk_divider:cd_dut|clock_out ; 26.791 ; 26.734 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][6] ; clk_divider:cd_dut|clock_out ; 27.638 ; 27.655 ; Rise       ; clk_divider:cd_dut|clock_out ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Dig_Arr[0][*]  ; clk_divider:cd_dut|clock_out ; 11.112 ; 11.124 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][0] ; clk_divider:cd_dut|clock_out ; 11.112 ; 11.124 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][1] ; clk_divider:cd_dut|clock_out ; 13.960 ; 14.167 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][2] ; clk_divider:cd_dut|clock_out ; 11.323 ; 11.397 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][3] ; clk_divider:cd_dut|clock_out ; 12.922 ; 12.812 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][4] ; clk_divider:cd_dut|clock_out ; 11.175 ; 11.154 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][5] ; clk_divider:cd_dut|clock_out ; 12.857 ; 13.041 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][6] ; clk_divider:cd_dut|clock_out ; 14.689 ; 14.714 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[1][*]  ; clk_divider:cd_dut|clock_out ; 10.475 ; 10.362 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][0] ; clk_divider:cd_dut|clock_out ; 10.485 ; 10.470 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][1] ; clk_divider:cd_dut|clock_out ; 10.907 ; 10.819 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][2] ; clk_divider:cd_dut|clock_out ; 10.475 ; 10.362 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][3] ; clk_divider:cd_dut|clock_out ; 11.088 ; 11.013 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][4] ; clk_divider:cd_dut|clock_out ; 11.087 ; 11.030 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][5] ; clk_divider:cd_dut|clock_out ; 11.957 ; 11.977 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][6] ; clk_divider:cd_dut|clock_out ; 12.119 ; 12.110 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[2][*]  ; clk_divider:cd_dut|clock_out ; 9.962  ; 10.010 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][0] ; clk_divider:cd_dut|clock_out ; 11.093 ; 10.905 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][1] ; clk_divider:cd_dut|clock_out ; 11.012 ; 10.884 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][2] ; clk_divider:cd_dut|clock_out ; 10.719 ; 10.598 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][3] ; clk_divider:cd_dut|clock_out ; 10.560 ; 10.468 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][4] ; clk_divider:cd_dut|clock_out ; 10.367 ; 10.253 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][5] ; clk_divider:cd_dut|clock_out ; 10.656 ; 10.532 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][6] ; clk_divider:cd_dut|clock_out ; 9.962  ; 10.010 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[3][*]  ; clk_divider:cd_dut|clock_out ; 11.470 ; 11.369 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][0] ; clk_divider:cd_dut|clock_out ; 11.606 ; 11.492 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][1] ; clk_divider:cd_dut|clock_out ; 11.470 ; 11.369 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][2] ; clk_divider:cd_dut|clock_out ; 13.679 ; 13.664 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][3] ; clk_divider:cd_dut|clock_out ; 12.043 ; 11.890 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][4] ; clk_divider:cd_dut|clock_out ; 12.112 ; 12.074 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][5] ; clk_divider:cd_dut|clock_out ; 11.547 ; 11.525 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][6] ; clk_divider:cd_dut|clock_out ; 11.644 ; 11.786 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[4][*]  ; clk_divider:cd_dut|clock_out ; 9.391  ; 9.501  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][0] ; clk_divider:cd_dut|clock_out ; 10.007 ; 9.940  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][1] ; clk_divider:cd_dut|clock_out ; 10.426 ; 10.536 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][2] ; clk_divider:cd_dut|clock_out ; 9.391  ; 9.501  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][3] ; clk_divider:cd_dut|clock_out ; 9.625  ; 9.518  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][4] ; clk_divider:cd_dut|clock_out ; 11.101 ; 11.045 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][5] ; clk_divider:cd_dut|clock_out ; 9.567  ; 9.586  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][6] ; clk_divider:cd_dut|clock_out ; 10.436 ; 10.496 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[5][*]  ; clk_divider:cd_dut|clock_out ; 9.124  ; 9.134  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][0] ; clk_divider:cd_dut|clock_out ; 9.756  ; 9.774  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][1] ; clk_divider:cd_dut|clock_out ; 12.132 ; 12.183 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][2] ; clk_divider:cd_dut|clock_out ; 9.949  ; 9.891  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][3] ; clk_divider:cd_dut|clock_out ; 9.510  ; 9.425  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][4] ; clk_divider:cd_dut|clock_out ; 9.865  ; 9.640  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][5] ; clk_divider:cd_dut|clock_out ; 9.815  ; 9.656  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][6] ; clk_divider:cd_dut|clock_out ; 9.124  ; 9.134  ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[6][*]  ; clk_divider:cd_dut|clock_out ; 8.915  ; 8.789  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][0] ; clk_divider:cd_dut|clock_out ; 10.057 ; 10.027 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][1] ; clk_divider:cd_dut|clock_out ; 9.411  ; 9.301  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][2] ; clk_divider:cd_dut|clock_out ; 8.915  ; 8.934  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][3] ; clk_divider:cd_dut|clock_out ; 11.475 ; 11.258 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][4] ; clk_divider:cd_dut|clock_out ; 8.945  ; 8.789  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][5] ; clk_divider:cd_dut|clock_out ; 11.534 ; 11.540 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][6] ; clk_divider:cd_dut|clock_out ; 9.959  ; 10.093 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[7][*]  ; clk_divider:cd_dut|clock_out ; 9.125  ; 9.068  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][0] ; clk_divider:cd_dut|clock_out ; 9.617  ; 9.518  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][1] ; clk_divider:cd_dut|clock_out ; 9.667  ; 9.573  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][2] ; clk_divider:cd_dut|clock_out ; 9.974  ; 9.876  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][3] ; clk_divider:cd_dut|clock_out ; 9.644  ; 9.571  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][4] ; clk_divider:cd_dut|clock_out ; 9.724  ; 9.577  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][5] ; clk_divider:cd_dut|clock_out ; 9.125  ; 9.068  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][6] ; clk_divider:cd_dut|clock_out ; 9.932  ; 9.951  ; Rise       ; clk_divider:cd_dut|clock_out ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+---------------+---------------+--------+--------+--------+--------+
; Input Port    ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+---------------+---------------+--------+--------+--------+--------+
; output_switch ; Dig_Arr[0][0] ; 13.013 ; 13.029 ; 13.448 ; 13.455 ;
; output_switch ; Dig_Arr[0][1] ; 15.929 ; 16.144 ; 16.364 ; 16.570 ;
; output_switch ; Dig_Arr[0][2] ; 13.240 ; 13.206 ; 13.675 ; 13.632 ;
; output_switch ; Dig_Arr[0][3] ; 14.908 ; 14.797 ; 15.343 ; 15.223 ;
; output_switch ; Dig_Arr[0][4] ; 12.965 ; 13.065 ; 13.441 ; 13.428 ;
; output_switch ; Dig_Arr[0][5] ; 14.781 ; 14.971 ; 15.216 ; 15.397 ;
; output_switch ; Dig_Arr[0][6] ; 16.753 ; 16.775 ; 17.179 ; 17.210 ;
; output_switch ; Dig_Arr[1][0] ; 12.682 ; 12.678 ; 13.067 ; 13.067 ;
; output_switch ; Dig_Arr[1][1] ; 13.075 ; 12.999 ; 13.495 ; 13.414 ;
; output_switch ; Dig_Arr[1][2] ; 12.596 ; 12.561 ; 13.056 ; 12.950 ;
; output_switch ; Dig_Arr[1][3] ; 13.306 ; 13.228 ; 13.699 ; 13.617 ;
; output_switch ; Dig_Arr[1][4] ; 13.306 ; 13.226 ; 13.688 ; 13.615 ;
; output_switch ; Dig_Arr[1][5] ; 14.153 ; 14.187 ; 14.545 ; 14.576 ;
; output_switch ; Dig_Arr[1][6] ; 14.262 ; 14.310 ; 14.699 ; 14.710 ;
; output_switch ; Dig_Arr[2][0] ; 12.511 ; 12.349 ; 12.942 ; 12.742 ;
; output_switch ; Dig_Arr[2][1] ; 12.408 ; 12.314 ; 12.839 ; 12.707 ;
; output_switch ; Dig_Arr[2][2] ; 12.114 ; 11.986 ; 12.507 ; 12.417 ;
; output_switch ; Dig_Arr[2][3] ; 11.956 ; 11.893 ; 12.387 ; 12.286 ;
; output_switch ; Dig_Arr[2][4] ; 11.656 ; 11.630 ; 12.087 ; 12.023 ;
; output_switch ; Dig_Arr[2][5] ; 12.051 ; 11.920 ; 12.444 ; 12.351 ;
; output_switch ; Dig_Arr[2][6] ; 11.352 ; 11.374 ; 11.773 ; 11.794 ;
; output_switch ; Dig_Arr[3][0] ; 13.564 ; 13.487 ; 13.944 ; 13.867 ;
; output_switch ; Dig_Arr[3][1] ; 13.395 ; 13.376 ; 13.784 ; 13.756 ;
; output_switch ; Dig_Arr[3][2] ; 15.666 ; 15.700 ; 16.046 ; 16.080 ;
; output_switch ; Dig_Arr[3][3] ; 14.016 ; 13.932 ; 14.396 ; 14.312 ;
; output_switch ; Dig_Arr[3][4] ; 14.090 ; 14.033 ; 14.470 ; 14.413 ;
; output_switch ; Dig_Arr[3][5] ; 13.515 ; 13.488 ; 13.895 ; 13.868 ;
; output_switch ; Dig_Arr[3][6] ; 13.676 ; 13.724 ; 14.056 ; 14.104 ;
; output_switch ; Dig_Arr[4][0] ; 13.028 ; 12.961 ; 13.458 ; 13.376 ;
; output_switch ; Dig_Arr[4][1] ; 13.831 ; 13.898 ; 14.296 ; 14.401 ;
; output_switch ; Dig_Arr[4][2] ; 12.744 ; 12.725 ; 13.212 ; 13.231 ;
; output_switch ; Dig_Arr[4][3] ; 12.628 ; 12.517 ; 13.058 ; 12.934 ;
; output_switch ; Dig_Arr[4][4] ; 14.366 ; 14.432 ; 14.878 ; 14.892 ;
; output_switch ; Dig_Arr[4][5] ; 12.936 ; 12.898 ; 13.404 ; 13.401 ;
; output_switch ; Dig_Arr[4][6] ; 13.798 ; 13.889 ; 14.301 ; 14.354 ;
; output_switch ; Dig_Arr[5][0] ; 13.103 ; 13.083 ; 13.594 ; 13.538 ;
; output_switch ; Dig_Arr[5][1] ; 15.488 ; 15.517 ; 16.027 ; 15.904 ;
; output_switch ; Dig_Arr[5][2] ; 13.321 ; 13.263 ; 13.811 ; 13.715 ;
; output_switch ; Dig_Arr[5][3] ; 12.827 ; 12.721 ; 13.317 ; 13.174 ;
; output_switch ; Dig_Arr[5][4] ; 13.069 ; 12.975 ; 13.559 ; 13.426 ;
; output_switch ; Dig_Arr[5][5] ; 13.137 ; 13.015 ; 13.627 ; 13.469 ;
; output_switch ; Dig_Arr[5][6] ; 12.424 ; 12.469 ; 12.877 ; 12.958 ;
; output_switch ; Dig_Arr[6][0] ; 11.643 ; 11.672 ; 12.051 ; 12.089 ;
; output_switch ; Dig_Arr[6][1] ; 11.682 ; 11.569 ; 12.090 ; 11.993 ;
; output_switch ; Dig_Arr[6][2] ; 11.105 ; 11.106 ; 11.550 ; 11.514 ;
; output_switch ; Dig_Arr[6][3] ; 13.168 ; 12.960 ; 13.585 ; 13.377 ;
; output_switch ; Dig_Arr[6][4] ; 11.107 ; 11.011 ; 11.515 ; 11.456 ;
; output_switch ; Dig_Arr[6][5] ; 13.190 ; 13.160 ; 13.607 ; 13.576 ;
; output_switch ; Dig_Arr[6][6] ; 11.577 ; 11.746 ; 11.985 ; 12.163 ;
; output_switch ; Dig_Arr[7][0] ; 11.339 ; 11.230 ; 11.790 ; 11.705 ;
; output_switch ; Dig_Arr[7][1] ; 11.385 ; 11.258 ; 11.836 ; 11.763 ;
; output_switch ; Dig_Arr[7][2] ; 11.716 ; 11.600 ; 12.167 ; 12.077 ;
; output_switch ; Dig_Arr[7][3] ; 11.379 ; 11.292 ; 11.830 ; 11.770 ;
; output_switch ; Dig_Arr[7][4] ; 11.358 ; 11.317 ; 11.825 ; 11.768 ;
; output_switch ; Dig_Arr[7][5] ; 10.778 ; 10.763 ; 11.256 ; 11.214 ;
; output_switch ; Dig_Arr[7][6] ; 11.678 ; 11.677 ; 12.134 ; 12.128 ;
+---------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+---------------+---------------+--------+--------+--------+--------+
; Input Port    ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+---------------+---------------+--------+--------+--------+--------+
; output_switch ; Dig_Arr[0][0] ; 11.056 ; 11.080 ; 11.493 ; 11.568 ;
; output_switch ; Dig_Arr[0][1] ; 13.916 ; 14.123 ; 14.367 ; 14.604 ;
; output_switch ; Dig_Arr[0][2] ; 11.279 ; 11.289 ; 11.721 ; 11.726 ;
; output_switch ; Dig_Arr[0][3] ; 12.873 ; 12.768 ; 13.310 ; 13.229 ;
; output_switch ; Dig_Arr[0][4] ; 11.060 ; 11.110 ; 11.497 ; 11.585 ;
; output_switch ; Dig_Arr[0][5] ; 12.802 ; 12.997 ; 13.239 ; 13.501 ;
; output_switch ; Dig_Arr[0][6] ; 14.645 ; 14.663 ; 15.119 ; 15.100 ;
; output_switch ; Dig_Arr[1][0] ; 11.663 ; 11.626 ; 12.130 ; 12.093 ;
; output_switch ; Dig_Arr[1][1] ; 12.079 ; 12.058 ; 12.546 ; 12.517 ;
; output_switch ; Dig_Arr[1][2] ; 11.656 ; 11.560 ; 12.123 ; 12.027 ;
; output_switch ; Dig_Arr[1][3] ; 12.276 ; 12.167 ; 12.743 ; 12.634 ;
; output_switch ; Dig_Arr[1][4] ; 12.279 ; 12.178 ; 12.746 ; 12.645 ;
; output_switch ; Dig_Arr[1][5] ; 13.137 ; 13.140 ; 13.604 ; 13.607 ;
; output_switch ; Dig_Arr[1][6] ; 13.289 ; 13.296 ; 13.756 ; 13.763 ;
; output_switch ; Dig_Arr[2][0] ; 10.538 ; 10.350 ; 10.915 ; 10.726 ;
; output_switch ; Dig_Arr[2][1] ; 10.457 ; 10.329 ; 10.818 ; 10.715 ;
; output_switch ; Dig_Arr[2][2] ; 10.164 ; 10.043 ; 10.528 ; 10.406 ;
; output_switch ; Dig_Arr[2][3] ; 10.005 ; 9.913  ; 10.377 ; 10.284 ;
; output_switch ; Dig_Arr[2][4] ; 9.769  ; 9.698  ; 10.129 ; 10.075 ;
; output_switch ; Dig_Arr[2][5] ; 10.101 ; 9.977  ; 10.478 ; 10.353 ;
; output_switch ; Dig_Arr[2][6] ; 9.405  ; 9.455  ; 9.765  ; 9.816  ;
; output_switch ; Dig_Arr[3][0] ; 11.325 ; 11.207 ; 11.718 ; 11.600 ;
; output_switch ; Dig_Arr[3][1] ; 11.195 ; 11.098 ; 11.588 ; 11.491 ;
; output_switch ; Dig_Arr[3][2] ; 13.400 ; 13.392 ; 13.793 ; 13.785 ;
; output_switch ; Dig_Arr[3][3] ; 11.760 ; 11.634 ; 12.153 ; 12.027 ;
; output_switch ; Dig_Arr[3][4] ; 11.835 ; 11.837 ; 12.228 ; 12.195 ;
; output_switch ; Dig_Arr[3][5] ; 11.281 ; 11.211 ; 11.674 ; 11.604 ;
; output_switch ; Dig_Arr[3][6] ; 11.390 ; 11.480 ; 11.783 ; 11.873 ;
; output_switch ; Dig_Arr[4][0] ; 11.189 ; 11.114 ; 11.631 ; 11.564 ;
; output_switch ; Dig_Arr[4][1] ; 11.524 ; 11.605 ; 11.947 ; 12.028 ;
; output_switch ; Dig_Arr[4][2] ; 10.511 ; 10.485 ; 10.970 ; 10.908 ;
; output_switch ; Dig_Arr[4][3] ; 10.806 ; 10.691 ; 11.249 ; 11.142 ;
; output_switch ; Dig_Arr[4][4] ; 12.068 ; 12.149 ; 12.491 ; 12.608 ;
; output_switch ; Dig_Arr[4][5] ; 10.650 ; 10.643 ; 11.073 ; 11.102 ;
; output_switch ; Dig_Arr[4][6] ; 11.506 ; 11.581 ; 11.947 ; 12.004 ;
; output_switch ; Dig_Arr[5][0] ; 10.980 ; 10.998 ; 11.358 ; 11.376 ;
; output_switch ; Dig_Arr[5][1] ; 13.356 ; 13.384 ; 13.734 ; 13.785 ;
; output_switch ; Dig_Arr[5][2] ; 11.173 ; 11.115 ; 11.551 ; 11.493 ;
; output_switch ; Dig_Arr[5][3] ; 10.734 ; 10.638 ; 11.112 ; 11.027 ;
; output_switch ; Dig_Arr[5][4] ; 11.027 ; 10.864 ; 11.446 ; 11.242 ;
; output_switch ; Dig_Arr[5][5] ; 11.039 ; 10.880 ; 11.417 ; 11.258 ;
; output_switch ; Dig_Arr[5][6] ; 10.348 ; 10.358 ; 10.726 ; 10.736 ;
; output_switch ; Dig_Arr[6][0] ; 10.705 ; 10.667 ; 11.126 ; 11.094 ;
; output_switch ; Dig_Arr[6][1] ; 10.425 ; 10.314 ; 10.824 ; 10.706 ;
; output_switch ; Dig_Arr[6][2] ; 9.929  ; 9.871  ; 10.329 ; 10.263 ;
; output_switch ; Dig_Arr[6][3] ; 12.122 ; 11.897 ; 12.544 ; 12.324 ;
; output_switch ; Dig_Arr[6][4] ; 9.882  ; 9.803  ; 10.274 ; 10.203 ;
; output_switch ; Dig_Arr[6][5] ; 12.211 ; 12.161 ; 12.603 ; 12.588 ;
; output_switch ; Dig_Arr[6][6] ; 10.599 ; 10.741 ; 11.026 ; 11.162 ;
; output_switch ; Dig_Arr[7][0] ; 10.295 ; 10.196 ; 10.691 ; 10.584 ;
; output_switch ; Dig_Arr[7][1] ; 10.345 ; 10.251 ; 10.740 ; 10.638 ;
; output_switch ; Dig_Arr[7][2] ; 10.652 ; 10.554 ; 11.048 ; 10.942 ;
; output_switch ; Dig_Arr[7][3] ; 10.322 ; 10.249 ; 10.718 ; 10.637 ;
; output_switch ; Dig_Arr[7][4] ; 10.369 ; 10.255 ; 10.744 ; 10.694 ;
; output_switch ; Dig_Arr[7][5] ; 9.803  ; 9.746  ; 10.198 ; 10.133 ;
; output_switch ; Dig_Arr[7][6] ; 10.610 ; 10.629 ; 10.998 ; 11.025 ;
+---------------+---------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                           ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 50.36 MHz  ; 50.36 MHz       ; clk_divider:cd_dut|clock_out ;                                                               ;
; 251.95 MHz ; 250.0 MHz       ; clk                          ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                     ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; clk_divider:cd_dut|clock_out ; -18.858 ; -21189.229    ;
; clk                          ; -2.969  ; -76.696       ;
+------------------------------+---------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk_divider:cd_dut|clock_out ; 0.352 ; 0.000         ;
; clk                          ; 0.481 ; 0.000         ;
+------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -40.265       ;
; clk_divider:cd_dut|clock_out ; -1.285 ; -1512.445     ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:cd_dut|clock_out'                                                                                                                                                                              ;
+---------+---------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                                                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -18.858 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.079     ; 19.778     ;
; -18.857 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.079     ; 19.777     ;
; -18.851 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.754     ;
; -18.851 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.079     ; 19.771     ;
; -18.850 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.753     ;
; -18.850 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.079     ; 19.770     ;
; -18.844 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.747     ;
; -18.843 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.746     ;
; -18.841 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.080     ; 19.760     ;
; -18.839 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.080     ; 19.758     ;
; -18.837 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.094     ; 19.742     ;
; -18.837 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.097     ; 19.739     ;
; -18.834 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.097     ; 19.736     ;
; -18.834 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.080     ; 19.753     ;
; -18.832 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.080     ; 19.751     ;
; -18.830 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.094     ; 19.735     ;
; -18.830 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.097     ; 19.732     ;
; -18.827 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.097     ; 19.729     ;
; -18.810 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.094     ; 19.715     ;
; -18.806 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.079     ; 19.726     ;
; -18.805 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.079     ; 19.725     ;
; -18.803 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.094     ; 19.708     ;
; -18.800 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.703     ;
; -18.798 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.701     ;
; -18.793 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.696     ;
; -18.791 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.694     ;
; -18.788 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.106     ; 19.681     ;
; -18.788 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.106     ; 19.681     ;
; -18.786 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.091     ; 19.694     ;
; -18.786 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.091     ; 19.694     ;
; -18.782 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.685     ;
; -18.781 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.684     ;
; -18.781 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.106     ; 19.674     ;
; -18.781 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.106     ; 19.674     ;
; -18.779 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.091     ; 19.687     ;
; -18.779 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.091     ; 19.687     ;
; -18.777 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.078     ; 19.698     ;
; -18.776 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.078     ; 19.697     ;
; -18.772 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.080     ; 19.691     ;
; -18.770 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][17]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.084     ; 19.685     ;
; -18.770 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.080     ; 19.689     ;
; -18.768 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.094     ; 19.673     ;
; -18.768 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.097     ; 19.670     ;
; -18.767 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][12] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.081     ; 19.685     ;
; -18.765 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.097     ; 19.667     ;
; -18.763 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][17]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.084     ; 19.678     ;
; -18.760 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][12] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.081     ; 19.678     ;
; -18.756 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][26]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.082     ; 19.673     ;
; -18.755 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][26]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.082     ; 19.672     ;
; -18.749 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][26]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.082     ; 19.666     ;
; -18.748 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.095     ; 19.652     ;
; -18.748 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][26]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.082     ; 19.665     ;
; -18.747 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.095     ; 19.651     ;
; -18.742 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.079     ; 19.662     ;
; -18.741 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.079     ; 19.661     ;
; -18.741 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.094     ; 19.646     ;
; -18.740 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.084     ; 19.655     ;
; -18.739 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][31]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.105     ; 19.633     ;
; -18.738 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.079     ; 19.658     ;
; -18.737 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][31]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.105     ; 19.631     ;
; -18.736 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.079     ; 19.656     ;
; -18.735 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.638     ;
; -18.734 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.637     ;
; -18.734 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.093     ; 19.640     ;
; -18.734 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.637     ;
; -18.733 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.084     ; 19.648     ;
; -18.732 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][30]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.088     ; 19.643     ;
; -18.732 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][31]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.105     ; 19.626     ;
; -18.731 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.078     ; 19.652     ;
; -18.731 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.634     ;
; -18.731 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.634     ;
; -18.730 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][30]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.088     ; 19.641     ;
; -18.730 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][31]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.105     ; 19.624     ;
; -18.729 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.096     ; 19.632     ;
; -18.725 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.080     ; 19.644     ;
; -18.725 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][30]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.088     ; 19.636     ;
; -18.724 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][28] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.094     ; 19.629     ;
; -18.724 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.078     ; 19.645     ;
; -18.723 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][28]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.091     ; 19.631     ;
; -18.723 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.080     ; 19.642     ;
; -18.723 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][30]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.088     ; 19.634     ;
; -18.722 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][28] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.094     ; 19.627     ;
; -18.721 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.094     ; 19.626     ;
; -18.721 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.097     ; 19.623     ;
; -18.720 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][28]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.091     ; 19.628     ;
; -18.719 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.106     ; 19.612     ;
; -18.719 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.106     ; 19.612     ;
; -18.718 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.097     ; 19.620     ;
; -18.717 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][28]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.090     ; 19.626     ;
; -18.717 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.091     ; 19.625     ;
; -18.717 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.091     ; 19.625     ;
; -18.717 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][28] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.094     ; 19.622     ;
; -18.716 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][28]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.091     ; 19.624     ;
; -18.715 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][12] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.081     ; 19.633     ;
; -18.715 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][28] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.094     ; 19.620     ;
; -18.714 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][26] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.082     ; 19.631     ;
; -18.713 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][15]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.110     ; 19.602     ;
; -18.713 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][15]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.110     ; 19.602     ;
; -18.713 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][28]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.091     ; 19.621     ;
; -18.712 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.085     ; 19.626     ;
+---------+---------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.969 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.895      ;
; -2.969 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.895      ;
; -2.967 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.893      ;
; -2.967 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.893      ;
; -2.872 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.798      ;
; -2.872 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.798      ;
; -2.868 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.794      ;
; -2.868 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.794      ;
; -2.845 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.771      ;
; -2.845 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.771      ;
; -2.837 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.467     ; 3.369      ;
; -2.837 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.467     ; 3.369      ;
; -2.836 ; clk_divider:cd_dut|counter[16] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.467     ; 3.368      ;
; -2.836 ; clk_divider:cd_dut|counter[16] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.467     ; 3.368      ;
; -2.831 ; clk_divider:cd_dut|counter[0]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.757      ;
; -2.831 ; clk_divider:cd_dut|counter[0]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.757      ;
; -2.830 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.756      ;
; -2.830 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.756      ;
; -2.777 ; clk_divider:cd_dut|counter[12] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.702      ;
; -2.777 ; clk_divider:cd_dut|counter[12] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.702      ;
; -2.776 ; clk_divider:cd_dut|counter[14] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.701      ;
; -2.776 ; clk_divider:cd_dut|counter[14] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.074     ; 3.701      ;
; -2.745 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.671      ;
; -2.745 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.671      ;
; -2.722 ; clk_divider:cd_dut|counter[19] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.467     ; 3.254      ;
; -2.722 ; clk_divider:cd_dut|counter[19] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.467     ; 3.254      ;
; -2.694 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.694 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.694 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.694 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.694 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.694 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.694 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.694 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.694 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.694 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.694 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.694 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.694 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.621      ;
; -2.694 ; clk_divider:cd_dut|counter[18] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.467     ; 3.226      ;
; -2.694 ; clk_divider:cd_dut|counter[18] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.467     ; 3.226      ;
; -2.692 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.619      ;
; -2.692 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.619      ;
; -2.692 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.619      ;
; -2.692 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.619      ;
; -2.692 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.619      ;
; -2.692 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.619      ;
; -2.692 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.619      ;
; -2.692 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.619      ;
; -2.692 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.619      ;
; -2.692 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.619      ;
; -2.692 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.619      ;
; -2.692 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.619      ;
; -2.692 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.619      ;
; -2.672 ; clk_divider:cd_dut|counter[4]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.598      ;
; -2.672 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.598      ;
; -2.672 ; clk_divider:cd_dut|counter[4]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.598      ;
; -2.672 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.598      ;
; -2.636 ; clk_divider:cd_dut|counter[3]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.562      ;
; -2.636 ; clk_divider:cd_dut|counter[3]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.562      ;
; -2.599 ; clk_divider:cd_dut|counter[24] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.467     ; 3.131      ;
; -2.599 ; clk_divider:cd_dut|counter[24] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.467     ; 3.131      ;
; -2.590 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.895      ;
; -2.590 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.895      ;
; -2.590 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.895      ;
; -2.590 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.895      ;
; -2.590 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.895      ;
; -2.590 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.895      ;
; -2.590 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.895      ;
; -2.590 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.895      ;
; -2.590 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.895      ;
; -2.590 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.895      ;
; -2.588 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.893      ;
; -2.588 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.893      ;
; -2.588 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.893      ;
; -2.588 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.893      ;
; -2.588 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.893      ;
; -2.588 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.893      ;
; -2.588 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.893      ;
; -2.588 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.893      ;
; -2.588 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.893      ;
; -2.588 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 1.000        ; 0.306      ; 3.893      ;
; -2.565 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.492      ;
; -2.565 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.492      ;
; -2.565 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.492      ;
; -2.565 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[13] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.492      ;
; -2.565 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.492      ;
; -2.565 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.492      ;
; -2.565 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.492      ;
; -2.565 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[0]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.492      ;
; -2.565 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.492      ;
; -2.565 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[1]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.492      ;
; -2.565 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.492      ;
; -2.565 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.492      ;
; -2.565 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.492      ;
; -2.561 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[15] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.489      ;
; -2.561 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[14] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.489      ;
; -2.561 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[12] ; clk          ; clk         ; 1.000        ; -0.071     ; 3.489      ;
; -2.561 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.488      ;
; -2.561 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.488      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:cd_dut|clock_out'                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.352 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[1]      ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[1]      ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.074      ; 0.597      ;
; 0.352 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0]      ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0]      ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.074      ; 0.597      ;
; 1.316 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.071      ; 1.558      ;
; 1.332 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.074      ; 1.577      ;
; 1.405 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.073      ; 1.649      ;
; 1.467 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.075      ; 1.713      ;
; 1.532 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.067      ; 1.770      ;
; 1.607 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][11] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.070      ; 1.848      ;
; 1.676 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.066      ; 1.913      ;
; 1.679 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][4]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.060      ; 1.910      ;
; 1.757 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][2]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.064      ; 1.992      ;
; 1.772 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.075      ; 2.018      ;
; 1.803 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][13] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.060      ; 2.034      ;
; 1.844 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][10]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.071      ; 2.086      ;
; 1.852 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][22] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.067      ; 2.090      ;
; 1.852 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.067      ; 2.090      ;
; 1.869 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.074      ; 2.114      ;
; 1.876 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][2]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.063      ; 2.110      ;
; 1.879 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.070      ; 2.120      ;
; 1.883 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[8]      ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[8]      ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.086      ; 2.140      ;
; 1.937 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.065      ; 2.173      ;
; 1.952 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][7]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.062      ; 2.185      ;
; 1.955 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][30] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.445      ; 2.571      ;
; 1.978 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][12]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.062      ; 2.211      ;
; 1.980 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][9]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.065      ; 2.216      ;
; 1.983 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][4]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.060      ; 2.214      ;
; 2.001 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[7]      ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[7]      ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.073      ; 2.245      ;
; 2.060 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][5]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.058      ; 2.289      ;
; 2.075 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.071      ; 2.317      ;
; 2.077 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][9]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.070      ; 2.318      ;
; 2.116 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][11] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.070      ; 2.357      ;
; 2.117 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][11] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.074      ; 2.362      ;
; 2.126 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][12]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.076      ; 2.373      ;
; 2.128 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.071      ; 2.370      ;
; 2.128 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][2]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.065      ; 2.364      ;
; 2.129 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[1]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.067      ; 2.367      ;
; 2.129 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][30]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.436      ; 2.736      ;
; 2.139 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][7]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.062      ; 2.372      ;
; 2.149 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.071      ; 2.391      ;
; 2.161 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][11]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.400      ;
; 2.167 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[27]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.079      ; 2.417      ;
; 2.169 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; -0.312     ; 2.028      ;
; 2.171 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.063      ; 2.405      ;
; 2.171 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][26]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.063      ; 2.405      ;
; 2.171 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][12]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.063      ; 2.405      ;
; 2.171 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][7]   ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.063      ; 2.405      ;
; 2.171 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][6]   ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.063      ; 2.405      ;
; 2.171 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][5]   ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.063      ; 2.405      ;
; 2.171 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][14] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.065      ; 2.407      ;
; 2.172 ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][7]          ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.491      ; 2.834      ;
; 2.186 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][3]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.075      ; 2.432      ;
; 2.190 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[6]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.066      ; 2.427      ;
; 2.195 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[10]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[10]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.071      ; 2.437      ;
; 2.205 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.072      ; 2.448      ;
; 2.205 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][9]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.067      ; 2.443      ;
; 2.210 ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][0]         ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][24] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.483      ; 2.864      ;
; 2.232 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.065      ; 2.468      ;
; 2.232 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.066      ; 2.469      ;
; 2.232 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.067      ; 2.470      ;
; 2.239 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][5]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.064      ; 2.474      ;
; 2.240 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.065      ; 2.476      ;
; 2.241 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][6]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.064      ; 2.476      ;
; 2.242 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][2]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.068      ; 2.481      ;
; 2.244 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[22]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[22]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.071      ; 2.486      ;
; 2.257 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][30] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.445      ; 2.873      ;
; 2.265 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.066      ; 2.502      ;
; 2.266 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[9]      ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[9]      ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.072      ; 2.509      ;
; 2.274 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.064      ; 2.509      ;
; 2.291 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[28]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.083      ; 2.545      ;
; 2.293 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][2]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.064      ; 2.528      ;
; 2.295 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.075      ; 2.541      ;
; 2.306 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[6]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][22] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.067      ; 2.544      ;
; 2.306 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[6]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.067      ; 2.544      ;
; 2.311 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.070      ; 2.552      ;
; 2.314 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][21] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.461      ; 2.946      ;
; 2.318 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][6]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.063      ; 2.552      ;
; 2.326 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][8]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][0]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.067      ; 2.564      ;
; 2.327 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][7]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.062      ; 2.560      ;
; 2.332 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[22]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.065      ; 2.568      ;
; 2.335 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][13] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.052      ; 2.558      ;
; 2.335 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][6]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.060      ; 2.566      ;
; 2.342 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][13] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.060      ; 2.573      ;
; 2.343 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[13]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[13]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.071      ; 2.585      ;
; 2.344 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.080      ; 2.595      ;
; 2.351 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][13]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.072      ; 2.594      ;
; 2.354 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.066      ; 2.591      ;
; 2.367 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.070      ; 2.608      ;
; 2.371 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][2]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.060      ; 2.602      ;
; 2.371 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][6]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.056      ; 2.598      ;
; 2.373 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][11] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.066      ; 2.610      ;
; 2.374 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][8]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][0]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.061      ; 2.606      ;
; 2.377 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][22] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.067      ; 2.615      ;
; 2.377 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.067      ; 2.615      ;
; 2.378 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.071      ; 2.620      ;
; 2.383 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.076      ; 2.630      ;
; 2.389 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][30] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][6]         ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.440      ; 3.000      ;
; 2.393 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][15] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][7]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.062      ; 2.626      ;
; 2.396 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.073      ; 2.640      ;
; 2.398 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][5]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.070      ; 2.639      ;
; 2.405 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[21]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[21]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.071      ; 2.647      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.481 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.119      ;
; 0.485 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.123      ;
; 0.496 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.134      ;
; 0.570 ; clk_divider:cd_dut|counter[19] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.829      ;
; 0.574 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.833      ;
; 0.583 ; clk_divider:cd_dut|counter[17] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.842      ;
; 0.584 ; clk_divider:cd_dut|counter[25] ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.843      ;
; 0.585 ; clk_divider:cd_dut|counter[27] ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.844      ;
; 0.587 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; clk_divider:cd_dut|counter[23] ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.846      ;
; 0.588 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; clk_divider:cd_dut|counter[16] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.847      ;
; 0.588 ; clk_divider:cd_dut|counter[4]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.831      ;
; 0.589 ; clk_divider:cd_dut|counter[18] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; clk_divider:cd_dut|counter[26] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.848      ;
; 0.589 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; clk_divider:cd_dut|counter[24] ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 0.000        ; 0.088      ; 0.848      ;
; 0.591 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.834      ;
; 0.591 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.229      ;
; 0.592 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.835      ;
; 0.595 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.233      ;
; 0.598 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; clk_divider:cd_dut|counter[3]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.237      ;
; 0.602 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.240      ;
; 0.604 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.606 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.244      ;
; 0.611 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.854      ;
; 0.612 ; clk_divider:cd_dut|counter[0]  ; clk_divider:cd_dut|counter[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.855      ;
; 0.699 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.336      ;
; 0.701 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.339      ;
; 0.705 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.343      ;
; 0.710 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.347      ;
; 0.710 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.347      ;
; 0.712 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.350      ;
; 0.729 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.366      ;
; 0.809 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.446      ;
; 0.809 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.446      ;
; 0.811 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 0.000        ; 0.467      ; 1.449      ;
; 0.812 ; clk_divider:cd_dut|counter[12] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.465      ; 1.448      ;
; 0.820 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.457      ;
; 0.821 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.458      ;
; 0.828 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.465      ;
; 0.839 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.476      ;
; 0.839 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.476      ;
; 0.869 ; clk_divider:cd_dut|counter[17] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.128      ;
; 0.870 ; clk_divider:cd_dut|counter[25] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.129      ;
; 0.873 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.116      ;
; 0.874 ; clk_divider:cd_dut|counter[23] ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.133      ;
; 0.876 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; clk_divider:cd_dut|counter[4]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; clk_divider:cd_dut|counter[16] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.135      ;
; 0.877 ; clk_divider:cd_dut|counter[24] ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.136      ;
; 0.877 ; clk_divider:cd_dut|counter[26] ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.136      ;
; 0.877 ; clk_divider:cd_dut|counter[18] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.136      ;
; 0.877 ; clk_divider:cd_dut|counter[12] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.465      ; 1.513      ;
; 0.879 ; clk_divider:cd_dut|counter[0]  ; clk_divider:cd_dut|counter[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.122      ;
; 0.879 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.122      ;
; 0.885 ; clk_divider:cd_dut|counter[3]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.128      ;
; 0.887 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.130      ;
; 0.887 ; clk_divider:cd_dut|counter[16] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.146      ;
; 0.887 ; clk_divider:cd_dut|counter[4]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.130      ;
; 0.888 ; clk_divider:cd_dut|counter[24] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.147      ;
; 0.889 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; clk_divider:cd_dut|counter[0]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.892 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.135      ;
; 0.899 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.142      ;
; 0.903 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.146      ;
; 0.910 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.153      ;
; 0.919 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.556      ;
; 0.919 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.556      ;
; 0.920 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.557      ;
; 0.922 ; clk_divider:cd_dut|counter[12] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.465      ; 1.558      ;
; 0.931 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.568      ;
; 0.935 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.572      ;
; 0.938 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.575      ;
; 0.938 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.575      ;
; 0.949 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.586      ;
; 0.955 ; clk_divider:cd_dut|counter[19] ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.214      ;
; 0.956 ; clk_divider:cd_dut|counter[15] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.465      ; 1.592      ;
; 0.956 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.466      ; 1.593      ;
; 0.960 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.219      ;
; 0.968 ; clk_divider:cd_dut|counter[17] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.227      ;
; 0.969 ; clk_divider:cd_dut|counter[25] ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.228      ;
; 0.971 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.230      ;
; 0.972 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.215      ;
; 0.973 ; clk_divider:cd_dut|counter[23] ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.232      ;
; 0.975 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.218      ;
; 0.980 ; clk_divider:cd_dut|counter[14] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.465      ; 1.616      ;
; 0.983 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.226      ;
; 0.983 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; clk_divider:cd_dut|counter[23] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.088      ; 1.243      ;
; 0.984 ; clk_divider:cd_dut|counter[3]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.227      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|clock_out   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[16] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[17] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[18] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[19] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[20] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[21] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[22] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[23] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[24] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[25] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[26] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[27] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[9]  ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[20] ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[22] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|clock_out   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[0]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[10] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[11] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[12] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[13] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[14] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[15] ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[1]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[2]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[3]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[4]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[5]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[6]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[7]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[8]  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[9]  ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[16] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[17] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[18] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[19] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[21] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[23] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[24] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[25] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[26] ;
; 0.293  ; 0.479        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[27] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[16] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[17] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[18] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[19] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[21] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[23] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[24] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[25] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[26] ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[27] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|clock_out   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[0]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[10] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[11] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[12] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[13] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[14] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[15] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[1]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[20] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[22] ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[2]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[3]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[4]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[5]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[6]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[7]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[8]  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[9]  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                    ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]      ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[20]|clk         ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[22]|clk         ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|clock_out|clk           ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[0]|clk          ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[10]|clk         ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[11]|clk         ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[12]|clk         ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[13]|clk         ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[14]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:cd_dut|clock_out'                                                                               ;
+--------+--------------+----------------+------------+------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                        ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------+------------------------------+------------+------------------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][4] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][5] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][6] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][7] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][3]  ;
+--------+--------------+----------------+------------+------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; reset     ; clk_divider:cd_dut|clock_out ; 6.137 ; 6.443 ; Rise       ; clk_divider:cd_dut|clock_out ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; reset     ; clk_divider:cd_dut|clock_out ; -3.899 ; -4.131 ; Rise       ; clk_divider:cd_dut|clock_out ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Dig_Arr[0][*]  ; clk_divider:cd_dut|clock_out ; 28.120 ; 28.317 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][0] ; clk_divider:cd_dut|clock_out ; 24.809 ; 24.767 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][1] ; clk_divider:cd_dut|clock_out ; 27.426 ; 27.512 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][2] ; clk_divider:cd_dut|clock_out ; 24.979 ; 24.903 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][3] ; clk_divider:cd_dut|clock_out ; 26.583 ; 26.374 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][4] ; clk_divider:cd_dut|clock_out ; 24.805 ; 24.752 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][5] ; clk_divider:cd_dut|clock_out ; 26.385 ; 26.403 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][6] ; clk_divider:cd_dut|clock_out ; 28.120 ; 28.317 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[1][*]  ; clk_divider:cd_dut|clock_out ; 26.431 ; 26.526 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][0] ; clk_divider:cd_dut|clock_out ; 25.082 ; 24.994 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][1] ; clk_divider:cd_dut|clock_out ; 25.492 ; 25.345 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][2] ; clk_divider:cd_dut|clock_out ; 25.088 ; 24.656 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][3] ; clk_divider:cd_dut|clock_out ; 25.690 ; 25.502 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][4] ; clk_divider:cd_dut|clock_out ; 25.387 ; 25.505 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][5] ; clk_divider:cd_dut|clock_out ; 26.384 ; 26.295 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][6] ; clk_divider:cd_dut|clock_out ; 26.431 ; 26.526 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[2][*]  ; clk_divider:cd_dut|clock_out ; 24.689 ; 24.482 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][0] ; clk_divider:cd_dut|clock_out ; 24.689 ; 24.482 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][1] ; clk_divider:cd_dut|clock_out ; 24.640 ; 24.457 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][2] ; clk_divider:cd_dut|clock_out ; 24.369 ; 24.093 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][3] ; clk_divider:cd_dut|clock_out ; 24.182 ; 24.069 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][4] ; clk_divider:cd_dut|clock_out ; 23.922 ; 23.845 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][5] ; clk_divider:cd_dut|clock_out ; 24.309 ; 24.082 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][6] ; clk_divider:cd_dut|clock_out ; 23.595 ; 23.678 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[3][*]  ; clk_divider:cd_dut|clock_out ; 29.508 ; 29.391 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][0] ; clk_divider:cd_dut|clock_out ; 27.644 ; 27.467 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][1] ; clk_divider:cd_dut|clock_out ; 27.503 ; 27.201 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][2] ; clk_divider:cd_dut|clock_out ; 29.508 ; 29.391 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][3] ; clk_divider:cd_dut|clock_out ; 28.032 ; 27.871 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][4] ; clk_divider:cd_dut|clock_out ; 28.116 ; 27.965 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][5] ; clk_divider:cd_dut|clock_out ; 27.575 ; 27.471 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][6] ; clk_divider:cd_dut|clock_out ; 27.639 ; 27.773 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[4][*]  ; clk_divider:cd_dut|clock_out ; 25.736 ; 25.668 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][0] ; clk_divider:cd_dut|clock_out ; 24.979 ; 24.840 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][1] ; clk_divider:cd_dut|clock_out ; 25.195 ; 25.122 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][2] ; clk_divider:cd_dut|clock_out ; 24.168 ; 24.108 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][3] ; clk_divider:cd_dut|clock_out ; 24.610 ; 24.450 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][4] ; clk_divider:cd_dut|clock_out ; 25.736 ; 25.668 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][5] ; clk_divider:cd_dut|clock_out ; 24.358 ; 24.255 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][6] ; clk_divider:cd_dut|clock_out ; 25.070 ; 25.237 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[5][*]  ; clk_divider:cd_dut|clock_out ; 27.796 ; 27.639 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][0] ; clk_divider:cd_dut|clock_out ; 25.614 ; 25.500 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][1] ; clk_divider:cd_dut|clock_out ; 27.796 ; 27.639 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][2] ; clk_divider:cd_dut|clock_out ; 25.590 ; 25.676 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][3] ; clk_divider:cd_dut|clock_out ; 25.366 ; 25.174 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][4] ; clk_divider:cd_dut|clock_out ; 25.583 ; 25.191 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][5] ; clk_divider:cd_dut|clock_out ; 25.639 ; 25.192 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][6] ; clk_divider:cd_dut|clock_out ; 24.873 ; 24.996 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[6][*]  ; clk_divider:cd_dut|clock_out ; 25.994 ; 25.823 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][0] ; clk_divider:cd_dut|clock_out ; 24.560 ; 24.558 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][1] ; clk_divider:cd_dut|clock_out ; 23.830 ; 23.675 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][2] ; clk_divider:cd_dut|clock_out ; 23.316 ; 23.252 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][3] ; clk_divider:cd_dut|clock_out ; 25.994 ; 25.716 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][4] ; clk_divider:cd_dut|clock_out ; 23.299 ; 23.158 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][5] ; clk_divider:cd_dut|clock_out ; 25.947 ; 25.823 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][6] ; clk_divider:cd_dut|clock_out ; 24.449 ; 24.677 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[7][*]  ; clk_divider:cd_dut|clock_out ; 25.478 ; 25.461 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][0] ; clk_divider:cd_dut|clock_out ; 25.122 ; 24.983 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][1] ; clk_divider:cd_dut|clock_out ; 25.172 ; 25.045 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][2] ; clk_divider:cd_dut|clock_out ; 25.478 ; 25.329 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][3] ; clk_divider:cd_dut|clock_out ; 25.159 ; 25.030 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][4] ; clk_divider:cd_dut|clock_out ; 24.904 ; 25.050 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][5] ; clk_divider:cd_dut|clock_out ; 24.646 ; 24.563 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][6] ; clk_divider:cd_dut|clock_out ; 25.354 ; 25.461 ; Rise       ; clk_divider:cd_dut|clock_out ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Dig_Arr[0][*]  ; clk_divider:cd_dut|clock_out ; 10.114 ; 10.041 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][0] ; clk_divider:cd_dut|clock_out ; 10.114 ; 10.041 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][1] ; clk_divider:cd_dut|clock_out ; 12.687 ; 12.724 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][2] ; clk_divider:cd_dut|clock_out ; 10.307 ; 10.224 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][3] ; clk_divider:cd_dut|clock_out ; 11.808 ; 11.576 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][4] ; clk_divider:cd_dut|clock_out ; 10.114 ; 10.070 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][5] ; clk_divider:cd_dut|clock_out ; 11.669 ; 11.700 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][6] ; clk_divider:cd_dut|clock_out ; 13.256 ; 13.492 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[1][*]  ; clk_divider:cd_dut|clock_out ; 9.441  ; 9.279  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][0] ; clk_divider:cd_dut|clock_out ; 9.441  ; 9.379  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][1] ; clk_divider:cd_dut|clock_out ; 9.871  ; 9.698  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][2] ; clk_divider:cd_dut|clock_out ; 9.480  ; 9.279  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][3] ; clk_divider:cd_dut|clock_out ; 10.022 ; 9.877  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][4] ; clk_divider:cd_dut|clock_out ; 10.017 ; 9.973  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][5] ; clk_divider:cd_dut|clock_out ; 10.765 ; 10.672 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][6] ; clk_divider:cd_dut|clock_out ; 10.797 ; 10.869 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[2][*]  ; clk_divider:cd_dut|clock_out ; 8.970  ; 9.083  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][0] ; clk_divider:cd_dut|clock_out ; 10.098 ; 9.810  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][1] ; clk_divider:cd_dut|clock_out ; 10.017 ; 9.795  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][2] ; clk_divider:cd_dut|clock_out ; 9.744  ; 9.535  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][3] ; clk_divider:cd_dut|clock_out ; 9.595  ; 9.414  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][4] ; clk_divider:cd_dut|clock_out ; 9.363  ; 9.257  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][5] ; clk_divider:cd_dut|clock_out ; 9.684  ; 9.475  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][6] ; clk_divider:cd_dut|clock_out ; 8.970  ; 9.083  ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[3][*]  ; clk_divider:cd_dut|clock_out ; 10.339 ; 10.161 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][0] ; clk_divider:cd_dut|clock_out ; 10.457 ; 10.284 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][1] ; clk_divider:cd_dut|clock_out ; 10.339 ; 10.161 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][2] ; clk_divider:cd_dut|clock_out ; 12.442 ; 12.170 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][3] ; clk_divider:cd_dut|clock_out ; 10.835 ; 10.644 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][4] ; clk_divider:cd_dut|clock_out ; 10.904 ; 10.962 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][5] ; clk_divider:cd_dut|clock_out ; 10.378 ; 10.317 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][6] ; clk_divider:cd_dut|clock_out ; 10.421 ; 10.610 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[4][*]  ; clk_divider:cd_dut|clock_out ; 8.492  ; 8.532  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][0] ; clk_divider:cd_dut|clock_out ; 9.071  ; 8.932  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][1] ; clk_divider:cd_dut|clock_out ; 9.469  ; 9.478  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][2] ; clk_divider:cd_dut|clock_out ; 8.492  ; 8.532  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][3] ; clk_divider:cd_dut|clock_out ; 8.718  ; 8.559  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][4] ; clk_divider:cd_dut|clock_out ; 10.077 ; 9.945  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][5] ; clk_divider:cd_dut|clock_out ; 8.665  ; 8.622  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][6] ; clk_divider:cd_dut|clock_out ; 9.388  ; 9.526  ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[5][*]  ; clk_divider:cd_dut|clock_out ; 8.218  ; 8.263  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][0] ; clk_divider:cd_dut|clock_out ; 8.840  ; 8.793  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][1] ; clk_divider:cd_dut|clock_out ; 10.980 ; 10.886 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][2] ; clk_divider:cd_dut|clock_out ; 9.021  ; 8.891  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][3] ; clk_divider:cd_dut|clock_out ; 8.624  ; 8.481  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][4] ; clk_divider:cd_dut|clock_out ; 8.914  ; 8.674  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][5] ; clk_divider:cd_dut|clock_out ; 8.888  ; 8.676  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][6] ; clk_divider:cd_dut|clock_out ; 8.218  ; 8.263  ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[6][*]  ; clk_divider:cd_dut|clock_out ; 8.046  ; 7.893  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][0] ; clk_divider:cd_dut|clock_out ; 9.088  ; 9.004  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][1] ; clk_divider:cd_dut|clock_out ; 8.513  ; 8.364  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][2] ; clk_divider:cd_dut|clock_out ; 8.046  ; 8.011  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][3] ; clk_divider:cd_dut|clock_out ; 10.408 ; 10.110 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][4] ; clk_divider:cd_dut|clock_out ; 8.063  ; 7.893  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][5] ; clk_divider:cd_dut|clock_out ; 10.433 ; 10.285 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][6] ; clk_divider:cd_dut|clock_out ; 8.937  ; 9.126  ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[7][*]  ; clk_divider:cd_dut|clock_out ; 8.251  ; 8.165  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][0] ; clk_divider:cd_dut|clock_out ; 8.706  ; 8.566  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][1] ; clk_divider:cd_dut|clock_out ; 8.753  ; 8.624  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][2] ; clk_divider:cd_dut|clock_out ; 9.049  ; 8.900  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][3] ; clk_divider:cd_dut|clock_out ; 8.743  ; 8.612  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][4] ; clk_divider:cd_dut|clock_out ; 8.758  ; 8.638  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][5] ; clk_divider:cd_dut|clock_out ; 8.251  ; 8.165  ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][6] ; clk_divider:cd_dut|clock_out ; 8.922  ; 9.031  ; Rise       ; clk_divider:cd_dut|clock_out ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+---------------+---------------+--------+--------+--------+--------+
; Input Port    ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+---------------+---------------+--------+--------+--------+--------+
; output_switch ; Dig_Arr[0][0] ; 11.853 ; 11.778 ; 12.023 ; 11.943 ;
; output_switch ; Dig_Arr[0][1] ; 14.488 ; 14.525 ; 14.659 ; 14.691 ;
; output_switch ; Dig_Arr[0][2] ; 12.060 ; 11.939 ; 12.231 ; 12.105 ;
; output_switch ; Dig_Arr[0][3] ; 13.624 ; 13.382 ; 13.795 ; 13.548 ;
; output_switch ; Dig_Arr[0][4] ; 11.751 ; 11.809 ; 12.020 ; 11.973 ;
; output_switch ; Dig_Arr[0][5] ; 13.428 ; 13.457 ; 13.598 ; 13.622 ;
; output_switch ; Dig_Arr[0][6] ; 15.133 ; 15.379 ; 15.299 ; 15.550 ;
; output_switch ; Dig_Arr[1][0] ; 11.525 ; 11.475 ; 11.745 ; 11.665 ;
; output_switch ; Dig_Arr[1][1] ; 11.905 ; 11.766 ; 12.126 ; 11.980 ;
; output_switch ; Dig_Arr[1][2] ; 11.472 ; 11.372 ; 11.722 ; 11.581 ;
; output_switch ; Dig_Arr[1][3] ; 12.124 ; 11.975 ; 12.344 ; 12.185 ;
; output_switch ; Dig_Arr[1][4] ; 12.119 ; 11.971 ; 12.339 ; 12.161 ;
; output_switch ; Dig_Arr[1][5] ; 12.820 ; 12.770 ; 13.040 ; 12.960 ;
; output_switch ; Dig_Arr[1][6] ; 12.838 ; 12.963 ; 13.065 ; 13.160 ;
; output_switch ; Dig_Arr[2][0] ; 11.338 ; 11.132 ; 11.600 ; 11.360 ;
; output_switch ; Dig_Arr[2][1] ; 11.290 ; 11.107 ; 11.518 ; 11.335 ;
; output_switch ; Dig_Arr[2][2] ; 11.019 ; 10.753 ; 11.247 ; 11.015 ;
; output_switch ; Dig_Arr[2][3] ; 10.832 ; 10.719 ; 11.075 ; 10.947 ;
; output_switch ; Dig_Arr[2][4] ; 10.540 ; 10.495 ; 10.802 ; 10.723 ;
; output_switch ; Dig_Arr[2][5] ; 10.959 ; 10.732 ; 11.187 ; 10.960 ;
; output_switch ; Dig_Arr[2][6] ; 10.245 ; 10.328 ; 10.473 ; 10.556 ;
; output_switch ; Dig_Arr[3][0] ; 12.361 ; 12.184 ; 12.554 ; 12.377 ;
; output_switch ; Dig_Arr[3][1] ; 12.220 ; 12.013 ; 12.413 ; 12.201 ;
; output_switch ; Dig_Arr[3][2] ; 14.225 ; 14.108 ; 14.418 ; 14.301 ;
; output_switch ; Dig_Arr[3][3] ; 12.749 ; 12.588 ; 12.942 ; 12.781 ;
; output_switch ; Dig_Arr[3][4] ; 12.833 ; 12.682 ; 13.026 ; 12.875 ;
; output_switch ; Dig_Arr[3][5] ; 12.292 ; 12.188 ; 12.485 ; 12.381 ;
; output_switch ; Dig_Arr[3][6] ; 12.356 ; 12.490 ; 12.549 ; 12.683 ;
; output_switch ; Dig_Arr[4][0] ; 11.840 ; 11.701 ; 12.042 ; 11.903 ;
; output_switch ; Dig_Arr[4][1] ; 12.611 ; 12.575 ; 12.845 ; 12.809 ;
; output_switch ; Dig_Arr[4][2] ; 11.584 ; 11.523 ; 11.818 ; 11.757 ;
; output_switch ; Dig_Arr[4][3] ; 11.471 ; 11.311 ; 11.673 ; 11.513 ;
; output_switch ; Dig_Arr[4][4] ; 13.058 ; 13.057 ; 13.349 ; 13.291 ;
; output_switch ; Dig_Arr[4][5] ; 11.772 ; 11.670 ; 12.006 ; 11.904 ;
; output_switch ; Dig_Arr[4][6] ; 12.484 ; 12.652 ; 12.718 ; 12.886 ;
; output_switch ; Dig_Arr[5][0] ; 11.878 ; 11.776 ; 12.188 ; 12.060 ;
; output_switch ; Dig_Arr[5][1] ; 14.073 ; 13.898 ; 14.383 ; 14.069 ;
; output_switch ; Dig_Arr[5][2] ; 12.085 ; 11.936 ; 12.395 ; 12.218 ;
; output_switch ; Dig_Arr[5][3] ; 11.630 ; 11.451 ; 11.940 ; 11.734 ;
; output_switch ; Dig_Arr[5][4] ; 11.847 ; 11.691 ; 12.157 ; 11.972 ;
; output_switch ; Dig_Arr[5][5] ; 11.904 ; 11.710 ; 12.214 ; 11.993 ;
; output_switch ; Dig_Arr[5][6] ; 11.194 ; 11.290 ; 11.477 ; 11.600 ;
; output_switch ; Dig_Arr[6][0] ; 10.532 ; 10.530 ; 10.784 ; 10.782 ;
; output_switch ; Dig_Arr[6][1] ; 10.609 ; 10.454 ; 10.853 ; 10.698 ;
; output_switch ; Dig_Arr[6][2] ; 9.997  ; 10.031 ; 10.275 ; 10.275 ;
; output_switch ; Dig_Arr[6][3] ; 11.966 ; 11.688 ; 12.218 ; 11.940 ;
; output_switch ; Dig_Arr[6][4] ; 10.078 ; 9.871  ; 10.322 ; 10.149 ;
; output_switch ; Dig_Arr[6][5] ; 11.919 ; 11.795 ; 12.171 ; 12.047 ;
; output_switch ; Dig_Arr[6][6] ; 10.421 ; 10.649 ; 10.673 ; 10.901 ;
; output_switch ; Dig_Arr[7][0] ; 10.227 ; 10.094 ; 10.491 ; 10.382 ;
; output_switch ; Dig_Arr[7][1] ; 10.280 ; 10.132 ; 10.543 ; 10.449 ;
; output_switch ; Dig_Arr[7][2] ; 10.599 ; 10.433 ; 10.862 ; 10.736 ;
; output_switch ; Dig_Arr[7][3] ; 10.278 ; 10.150 ; 10.542 ; 10.441 ;
; output_switch ; Dig_Arr[7][4] ; 10.251 ; 10.187 ; 10.550 ; 10.450 ;
; output_switch ; Dig_Arr[7][5] ; 9.712  ; 9.680  ; 10.020 ; 9.943  ;
; output_switch ; Dig_Arr[7][6] ; 10.472 ; 10.567 ; 10.755 ; 10.830 ;
+---------------+---------------+--------+--------+--------+--------+


+-------------------------------------------------------------------+
; Minimum Propagation Delay                                         ;
+---------------+---------------+--------+--------+--------+--------+
; Input Port    ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+---------------+---------------+--------+--------+--------+--------+
; output_switch ; Dig_Arr[0][0] ; 10.000 ; 9.935  ; 10.268 ; 10.251 ;
; output_switch ; Dig_Arr[0][1] ; 12.581 ; 12.618 ; 12.867 ; 12.934 ;
; output_switch ; Dig_Arr[0][2] ; 10.201 ; 10.114 ; 10.474 ; 10.402 ;
; output_switch ; Dig_Arr[0][3] ; 11.702 ; 11.470 ; 11.971 ; 11.775 ;
; output_switch ; Dig_Arr[0][4] ; 10.016 ; 9.964  ; 10.287 ; 10.265 ;
; output_switch ; Dig_Arr[0][5] ; 11.557 ; 11.594 ; 11.825 ; 11.913 ;
; output_switch ; Dig_Arr[0][6] ; 13.150 ; 13.386 ; 13.456 ; 13.657 ;
; output_switch ; Dig_Arr[1][0] ; 10.573 ; 10.483 ; 10.833 ; 10.743 ;
; output_switch ; Dig_Arr[1][1] ; 10.996 ; 10.823 ; 11.261 ; 11.083 ;
; output_switch ; Dig_Arr[1][2] ; 10.584 ; 10.420 ; 10.844 ; 10.680 ;
; output_switch ; Dig_Arr[1][3] ; 11.163 ; 10.976 ; 11.423 ; 11.236 ;
; output_switch ; Dig_Arr[1][4] ; 11.162 ; 10.979 ; 11.422 ; 11.239 ;
; output_switch ; Dig_Arr[1][5] ; 11.872 ; 11.783 ; 12.132 ; 12.043 ;
; output_switch ; Dig_Arr[1][6] ; 11.915 ; 12.009 ; 12.175 ; 12.269 ;
; output_switch ; Dig_Arr[2][0] ; 9.543  ; 9.260  ; 9.779  ; 9.491  ;
; output_switch ; Dig_Arr[2][1] ; 9.458  ; 9.245  ; 9.684  ; 9.476  ;
; output_switch ; Dig_Arr[2][2] ; 9.189  ; 8.985  ; 9.415  ; 9.212  ;
; output_switch ; Dig_Arr[2][3] ; 9.040  ; 8.864  ; 9.274  ; 9.095  ;
; output_switch ; Dig_Arr[2][4] ; 8.822  ; 8.677  ; 9.044  ; 8.917  ;
; output_switch ; Dig_Arr[2][5] ; 9.129  ; 8.925  ; 9.365  ; 9.156  ;
; output_switch ; Dig_Arr[2][6] ; 8.416  ; 8.525  ; 8.642  ; 8.751  ;
; output_switch ; Dig_Arr[3][0] ; 10.189 ; 10.012 ; 10.445 ; 10.268 ;
; output_switch ; Dig_Arr[3][1] ; 10.051 ; 9.903  ; 10.307 ; 10.159 ;
; output_switch ; Dig_Arr[3][2] ; 12.028 ; 11.912 ; 12.284 ; 12.168 ;
; output_switch ; Dig_Arr[3][3] ; 10.560 ; 10.400 ; 10.816 ; 10.656 ;
; output_switch ; Dig_Arr[3][4] ; 10.642 ; 10.684 ; 10.898 ; 10.909 ;
; output_switch ; Dig_Arr[3][5] ; 10.126 ; 10.020 ; 10.382 ; 10.276 ;
; output_switch ; Dig_Arr[3][6] ; 10.177 ; 10.311 ; 10.433 ; 10.567 ;
; output_switch ; Dig_Arr[4][0] ; 10.092 ; 9.953  ; 10.374 ; 10.235 ;
; output_switch ; Dig_Arr[4][1] ; 10.434 ; 10.405 ; 10.696 ; 10.682 ;
; output_switch ; Dig_Arr[4][2] ; 9.459  ; 9.416  ; 9.752  ; 9.678  ;
; output_switch ; Dig_Arr[4][3] ; 9.739  ; 9.580  ; 10.021 ; 9.862  ;
; output_switch ; Dig_Arr[4][4] ; 10.941 ; 10.891 ; 11.203 ; 11.184 ;
; output_switch ; Dig_Arr[4][5] ; 9.612  ; 9.532  ; 9.874  ; 9.825  ;
; output_switch ; Dig_Arr[4][6] ; 10.311 ; 10.474 ; 10.601 ; 10.736 ;
; output_switch ; Dig_Arr[5][0] ; 9.925  ; 9.870  ; 10.143 ; 10.096 ;
; output_switch ; Dig_Arr[5][1] ; 12.065 ; 11.936 ; 12.283 ; 12.189 ;
; output_switch ; Dig_Arr[5][2] ; 10.106 ; 9.974  ; 10.324 ; 10.194 ;
; output_switch ; Dig_Arr[5][3] ; 9.709  ; 9.537  ; 9.927  ; 9.784  ;
; output_switch ; Dig_Arr[5][4] ; 9.957  ; 9.759  ; 10.211 ; 9.977  ;
; output_switch ; Dig_Arr[5][5] ; 9.973  ; 9.761  ; 10.191 ; 9.979  ;
; output_switch ; Dig_Arr[5][6] ; 9.292  ; 9.348  ; 9.521  ; 9.566  ;
; output_switch ; Dig_Arr[6][0] ; 9.634  ; 9.550  ; 9.898  ; 9.814  ;
; output_switch ; Dig_Arr[6][1] ; 9.408  ; 9.254  ; 9.642  ; 9.488  ;
; output_switch ; Dig_Arr[6][2] ; 8.947  ; 8.847  ; 9.186  ; 9.081  ;
; output_switch ; Dig_Arr[6][3] ; 10.954 ; 10.656 ; 11.218 ; 10.920 ;
; output_switch ; Dig_Arr[6][4] ; 8.899  ; 8.794  ; 9.133  ; 9.033  ;
; output_switch ; Dig_Arr[6][5] ; 10.989 ; 10.831 ; 11.224 ; 11.095 ;
; output_switch ; Dig_Arr[6][6] ; 9.483  ; 9.672  ; 9.747  ; 9.936  ;
; output_switch ; Dig_Arr[7][0] ; 9.270  ; 9.130  ; 9.492  ; 9.352  ;
; output_switch ; Dig_Arr[7][1] ; 9.317  ; 9.188  ; 9.539  ; 9.410  ;
; output_switch ; Dig_Arr[7][2] ; 9.613  ; 9.464  ; 9.835  ; 9.686  ;
; output_switch ; Dig_Arr[7][3] ; 9.307  ; 9.176  ; 9.529  ; 9.398  ;
; output_switch ; Dig_Arr[7][4] ; 9.322  ; 9.225  ; 9.544  ; 9.498  ;
; output_switch ; Dig_Arr[7][5] ; 8.815  ; 8.729  ; 9.037  ; 8.951  ;
; output_switch ; Dig_Arr[7][6] ; 9.486  ; 9.595  ; 9.708  ; 9.817  ;
+---------------+---------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                     ;
+------------------------------+---------+---------------+
; Clock                        ; Slack   ; End Point TNS ;
+------------------------------+---------+---------------+
; clk_divider:cd_dut|clock_out ; -10.034 ; -11232.244    ;
; clk                          ; -1.028  ; -24.898       ;
+------------------------------+---------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk_divider:cd_dut|clock_out ; 0.181 ; 0.000         ;
; clk                          ; 0.250 ; 0.000         ;
+------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -34.028       ;
; clk_divider:cd_dut|clock_out ; -1.000 ; -1177.000     ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:cd_dut|clock_out'                                                                                                                                                                              ;
+---------+---------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack   ; From Node                                               ; To Node                                                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -10.034 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.957     ;
; -10.033 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.956     ;
; -10.033 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.046     ; 10.974     ;
; -10.031 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.046     ; 10.972     ;
; -10.030 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.062     ; 10.955     ;
; -10.027 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.950     ;
; -10.023 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.062     ; 10.948     ;
; -10.023 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.946     ;
; -10.022 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.945     ;
; -10.021 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.944     ;
; -10.021 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.046     ; 10.962     ;
; -10.019 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.046     ; 10.960     ;
; -10.018 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.062     ; 10.943     ;
; -10.015 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.938     ;
; -10.012 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.935     ;
; -10.011 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.062     ; 10.936     ;
; -10.011 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.934     ;
; -10.010 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.933     ;
; -10.003 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.045     ; 10.945     ;
; -10.001 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.045     ; 10.943     ;
; -10.000 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][12]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.063     ; 10.924     ;
; -10.000 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.923     ;
; -9.998  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.921     ;
; -9.997  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.073     ; 10.911     ;
; -9.997  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.073     ; 10.911     ;
; -9.997  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.054     ; 10.930     ;
; -9.997  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.054     ; 10.930     ;
; -9.991  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.058     ; 10.920     ;
; -9.991  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.058     ; 10.920     ;
; -9.991  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][12]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.063     ; 10.915     ;
; -9.991  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.045     ; 10.933     ;
; -9.989  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.045     ; 10.931     ;
; -9.988  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][12]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.063     ; 10.912     ;
; -9.987  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.910     ;
; -9.986  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.909     ;
; -9.986  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.046     ; 10.927     ;
; -9.985  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][17]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.051     ; 10.921     ;
; -9.985  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.073     ; 10.899     ;
; -9.985  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.073     ; 10.899     ;
; -9.985  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.054     ; 10.918     ;
; -9.985  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.054     ; 10.918     ;
; -9.984  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.907     ;
; -9.984  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.046     ; 10.925     ;
; -9.983  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][20]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.906     ;
; -9.983  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.046     ; 10.924     ;
; -9.983  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.062     ; 10.908     ;
; -9.981  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][8]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.046     ; 10.922     ;
; -9.980  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.062     ; 10.905     ;
; -9.980  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.903     ;
; -9.979  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.058     ; 10.908     ;
; -9.979  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.058     ; 10.908     ;
; -9.979  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][12]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.063     ; 10.903     ;
; -9.977  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][21]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.057     ; 10.907     ;
; -9.977  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.900     ;
; -9.976  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][21]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.057     ; 10.906     ;
; -9.976  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.062     ; 10.901     ;
; -9.976  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.899     ;
; -9.974  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][12] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.045     ; 10.916     ;
; -9.973  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.062     ; 10.898     ;
; -9.973  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.896     ;
; -9.973  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][17]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.051     ; 10.909     ;
; -9.966  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][21] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.081     ; 10.872     ;
; -9.965  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.888     ;
; -9.965  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][21]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.057     ; 10.895     ;
; -9.964  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][21] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.081     ; 10.870     ;
; -9.964  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][21]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.057     ; 10.894     ;
; -9.963  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.886     ;
; -9.962  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.885     ;
; -9.962  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][12] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.045     ; 10.904     ;
; -9.960  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][19]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.064     ; 10.883     ;
; -9.959  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.051     ; 10.895     ;
; -9.957  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][12]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.039     ; 10.905     ;
; -9.956  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.045     ; 10.898     ;
; -9.955  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[8][12]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.039     ; 10.903     ;
; -9.954  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.045     ; 10.896     ;
; -9.954  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][21] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.081     ; 10.860     ;
; -9.953  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.045     ; 10.895     ;
; -9.953  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][12]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.063     ; 10.877     ;
; -9.952  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][21] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.081     ; 10.858     ;
; -9.951  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][24]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.045     ; 10.893     ;
; -9.950  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][12]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.063     ; 10.874     ;
; -9.950  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.073     ; 10.864     ;
; -9.950  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.073     ; 10.864     ;
; -9.950  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.054     ; 10.883     ;
; -9.950  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.054     ; 10.883     ;
; -9.949  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][28]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.062     ; 10.874     ;
; -9.947  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.073     ; 10.861     ;
; -9.947  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[1][16]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.073     ; 10.861     ;
; -9.947  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.054     ; 10.880     ;
; -9.947  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.054     ; 10.880     ;
; -9.947  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.051     ; 10.883     ;
; -9.945  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][31]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.073     ; 10.859     ;
; -9.945  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][28]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.062     ; 10.870     ;
; -9.945  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][26]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.048     ; 10.884     ;
; -9.945  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][12]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.039     ; 10.893     ;
; -9.944  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[0][26]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.048     ; 10.883     ;
; -9.944  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.058     ; 10.873     ;
; -9.944  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[10][29] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.058     ; 10.873     ;
; -9.944  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][12]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.063     ; 10.868     ;
; -9.943  ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4] ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][31]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 1.000        ; -0.073     ; 10.857     ;
+---------+---------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.028 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.973      ;
; -1.028 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.973      ;
; -1.027 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.972      ;
; -1.027 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.972      ;
; -1.002 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.244     ; 1.745      ;
; -1.002 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.244     ; 1.745      ;
; -0.991 ; clk_divider:cd_dut|counter[16] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.244     ; 1.734      ;
; -0.991 ; clk_divider:cd_dut|counter[16] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.244     ; 1.734      ;
; -0.971 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.916      ;
; -0.971 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.916      ;
; -0.969 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.914      ;
; -0.969 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.914      ;
; -0.968 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.913      ;
; -0.968 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.913      ;
; -0.962 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.907      ;
; -0.962 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.907      ;
; -0.956 ; clk_divider:cd_dut|counter[14] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.900      ;
; -0.956 ; clk_divider:cd_dut|counter[14] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.900      ;
; -0.955 ; clk_divider:cd_dut|counter[12] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.899      ;
; -0.955 ; clk_divider:cd_dut|counter[12] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.899      ;
; -0.954 ; clk_divider:cd_dut|counter[0]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.899      ;
; -0.954 ; clk_divider:cd_dut|counter[0]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.899      ;
; -0.934 ; clk_divider:cd_dut|counter[18] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.244     ; 1.677      ;
; -0.934 ; clk_divider:cd_dut|counter[18] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.244     ; 1.677      ;
; -0.930 ; clk_divider:cd_dut|counter[19] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.244     ; 1.673      ;
; -0.930 ; clk_divider:cd_dut|counter[19] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.244     ; 1.673      ;
; -0.910 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.855      ;
; -0.910 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.855      ;
; -0.892 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.837      ;
; -0.892 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.837      ;
; -0.890 ; clk_divider:cd_dut|counter[4]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.835      ;
; -0.890 ; clk_divider:cd_dut|counter[4]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.835      ;
; -0.881 ; clk_divider:cd_dut|counter[24] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.244     ; 1.624      ;
; -0.881 ; clk_divider:cd_dut|counter[24] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.244     ; 1.624      ;
; -0.871 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.871 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.817      ;
; -0.866 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.811      ;
; -0.866 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.811      ;
; -0.864 ; clk_divider:cd_dut|counter[3]  ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.809      ;
; -0.864 ; clk_divider:cd_dut|counter[3]  ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.809      ;
; -0.861 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.806      ;
; -0.861 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.806      ;
; -0.847 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[14] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.794      ;
; -0.835 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.780      ;
; -0.835 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.780      ;
; -0.833 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.973      ;
; -0.833 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.973      ;
; -0.833 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.973      ;
; -0.833 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.973      ;
; -0.833 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.973      ;
; -0.833 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.973      ;
; -0.833 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.973      ;
; -0.833 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.973      ;
; -0.833 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.973      ;
; -0.833 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.973      ;
; -0.832 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.972      ;
; -0.832 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.972      ;
; -0.832 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.972      ;
; -0.832 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.972      ;
; -0.832 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.972      ;
; -0.832 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.972      ;
; -0.832 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.972      ;
; -0.832 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.972      ;
; -0.832 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.972      ;
; -0.832 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 1.000        ; 0.153      ; 1.972      ;
; -0.831 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[15] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.778      ;
; -0.830 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.574      ;
; -0.830 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 1.000        ; -0.243     ; 1.574      ;
; -0.830 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 1.000        ; -0.243     ; 1.574      ;
; -0.830 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[13] ; clk          ; clk         ; 1.000        ; -0.243     ; 1.574      ;
; -0.830 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.574      ;
; -0.830 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.574      ;
; -0.830 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.574      ;
; -0.830 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[0]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.574      ;
; -0.830 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.574      ;
; -0.830 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[1]  ; clk          ; clk         ; 1.000        ; -0.243     ; 1.574      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:cd_dut|clock_out'                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                                                    ; To Node                                                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.181 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[1]      ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[1]      ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0]      ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0]      ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.042      ; 0.307      ;
; 0.653 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.039      ; 0.776      ;
; 0.666 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.043      ; 0.793      ;
; 0.711 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.041      ; 0.836      ;
; 0.739 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.044      ; 0.867      ;
; 0.785 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.034      ; 0.903      ;
; 0.813 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][11] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.039      ; 0.936      ;
; 0.856 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][4]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.029      ; 0.969      ;
; 0.884 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.034      ; 1.002      ;
; 0.886 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][2]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.033      ; 1.003      ;
; 0.892 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[23][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.044      ; 1.020      ;
; 0.917 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.043      ; 1.044      ;
; 0.917 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][10]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.041      ; 1.042      ;
; 0.936 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][13] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.029      ; 1.049      ;
; 0.948 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][22] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.037      ; 1.069      ;
; 0.948 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[5]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.037      ; 1.069      ;
; 0.953 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.038      ; 1.075      ;
; 0.962 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[8]      ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[8]      ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.047      ; 1.093      ;
; 0.970 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][2]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.035      ; 1.089      ;
; 0.979 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][30] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.225      ; 1.288      ;
; 0.984 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.033      ; 1.101      ;
; 1.008 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][4]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.029      ; 1.121      ;
; 1.012 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][7]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.035      ; 1.131      ;
; 1.022 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[7]      ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[7]      ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.040      ; 1.146      ;
; 1.032 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.040      ; 1.156      ;
; 1.039 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[9][12]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.034      ; 1.157      ;
; 1.040 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][9]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.031      ; 1.155      ;
; 1.046 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[4][9]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.038      ; 1.168      ;
; 1.062 ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][7]          ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.250      ; 1.396      ;
; 1.065 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][11] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.039      ; 1.188      ;
; 1.077 ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][0]         ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[15][24] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.258      ; 1.419      ;
; 1.082 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][11] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.042      ; 1.208      ;
; 1.084 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][9]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.034      ; 1.202      ;
; 1.094 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][5]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.028      ; 1.206      ;
; 1.095 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[1]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.038      ; 1.217      ;
; 1.096 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.036      ; 1.216      ;
; 1.098 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[2][3]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.043      ; 1.225      ;
; 1.100 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.039      ; 1.223      ;
; 1.101 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][2]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.033      ; 1.218      ;
; 1.105 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[6][12]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.049      ; 1.238      ;
; 1.108 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][11]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.037      ; 1.229      ;
; 1.111 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][14] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.033      ; 1.228      ;
; 1.114 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][29]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.030      ; 1.228      ;
; 1.114 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][26]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.030      ; 1.228      ;
; 1.114 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][12]  ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.030      ; 1.228      ;
; 1.114 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][7]   ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.030      ; 1.228      ;
; 1.114 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][6]   ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.030      ; 1.228      ;
; 1.114 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[5][5]   ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.030      ; 1.228      ;
; 1.115 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[22][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; -0.157     ; 1.042      ;
; 1.121 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[30][7]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.030      ; 1.235      ;
; 1.121 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[6]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.038      ; 1.243      ;
; 1.129 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[13][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.041      ; 1.254      ;
; 1.130 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][30] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.225      ; 1.439      ;
; 1.131 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[10]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[10]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.039      ; 1.254      ;
; 1.131 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[27]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.051      ; 1.266      ;
; 1.133 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][30]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.215      ; 1.432      ;
; 1.135 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[19][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.033      ; 1.252      ;
; 1.137 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[0]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.038      ; 1.259      ;
; 1.138 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[27][2]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.033      ; 1.255      ;
; 1.138 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][2]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.039      ; 1.261      ;
; 1.147 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][5]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.031      ; 1.262      ;
; 1.152 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[2]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.038      ; 1.274      ;
; 1.156 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][21] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.238      ; 1.478      ;
; 1.160 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[9]      ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[9]      ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.040      ; 1.284      ;
; 1.161 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.031      ; 1.276      ;
; 1.161 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.047      ; 1.292      ;
; 1.165 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[22]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[22]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.040      ; 1.289      ;
; 1.170 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[6]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][22] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.037      ; 1.291      ;
; 1.170 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[6]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.037      ; 1.291      ;
; 1.171 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][9]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.032      ; 1.287      ;
; 1.175 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[22]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.030      ; 1.289      ;
; 1.177 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][6]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.031      ; 1.292      ;
; 1.183 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[26]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[28]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.054      ; 1.321      ;
; 1.183 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][8]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][0]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.031      ; 1.298      ;
; 1.183 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[16][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.040      ; 1.307      ;
; 1.188 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][13] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.029      ; 1.301      ;
; 1.190 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[24][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.044      ; 1.318      ;
; 1.196 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[26][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.051      ; 1.331      ;
; 1.202 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][22] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.037      ; 1.323      ;
; 1.202 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3]      ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[20][31] ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.037      ; 1.323      ;
; 1.204 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[25][12] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.038      ; 1.326      ;
; 1.206 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][2]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.033      ; 1.323      ;
; 1.209 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][3]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.041      ; 1.334      ;
; 1.213 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[13]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[13]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.040      ; 1.337      ;
; 1.214 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[28][7]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.031      ; 1.329      ;
; 1.214 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][21] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.234      ; 1.532      ;
; 1.215 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[12][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.039      ; 1.338      ;
; 1.215 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[14][8]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][0]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.038      ; 1.337      ;
; 1.215 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[4]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.038      ; 1.337      ;
; 1.219 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[29][6]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][6]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.035      ; 1.338      ;
; 1.222 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[7][10]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.040      ; 1.346      ;
; 1.222 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][10] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.037      ; 1.343      ;
; 1.225 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[21][2]  ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.028      ; 1.337      ;
; 1.227 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[31][30] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][6]         ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.217      ; 1.528      ;
; 1.228 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[11][13] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.024      ; 1.336      ;
; 1.228 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[3][8]   ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][0]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.028      ; 1.340      ;
; 1.234 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[21]     ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[21]     ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.040      ; 1.358      ;
; 1.235 ; RISCV_Processor:RV32I_Core|Register_File:RF|REG_File[18][11] ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.042      ; 1.361      ;
; 1.237 ; RISCV_Processor:RV32I_Core|Program_Counter:PC|PC_out[3]      ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]          ; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; 0.000        ; 0.038      ; 1.359      ;
+-------+--------------------------------------------------------------+--------------------------------------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                              ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.250 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.578      ;
; 0.250 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.578      ;
; 0.253 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.581      ;
; 0.284 ; clk_divider:cd_dut|counter[19] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.417      ;
; 0.286 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.419      ;
; 0.292 ; clk_divider:cd_dut|counter[17] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; clk_divider:cd_dut|counter[25] ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; clk_divider:cd_dut|counter[27] ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.425      ;
; 0.293 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.418      ;
; 0.294 ; clk_divider:cd_dut|counter[18] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[20] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.294 ; clk_divider:cd_dut|counter[16] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.427      ;
; 0.294 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; clk_divider:cd_dut|counter[4]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; clk_divider:cd_dut|counter[23] ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.427      ;
; 0.295 ; clk_divider:cd_dut|counter[26] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.428      ;
; 0.295 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.295 ; clk_divider:cd_dut|counter[24] ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.428      ;
; 0.298 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[13] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.423      ;
; 0.299 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; clk_divider:cd_dut|counter[3]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.305 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.430      ;
; 0.306 ; clk_divider:cd_dut|counter[0]  ; clk_divider:cd_dut|counter[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.431      ;
; 0.311 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.638      ;
; 0.316 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.644      ;
; 0.316 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.644      ;
; 0.319 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.647      ;
; 0.319 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.647      ;
; 0.374 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.701      ;
; 0.377 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.704      ;
; 0.378 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.705      ;
; 0.382 ; clk_divider:cd_dut|counter[22] ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.710      ;
; 0.382 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.710      ;
; 0.385 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.713      ;
; 0.393 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.720      ;
; 0.407 ; clk_divider:cd_dut|counter[12] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.242      ; 0.733      ;
; 0.440 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.767      ;
; 0.441 ; clk_divider:cd_dut|counter[25] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.574      ;
; 0.441 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.768      ;
; 0.441 ; clk_divider:cd_dut|counter[17] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.574      ;
; 0.442 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.567      ;
; 0.443 ; clk_divider:cd_dut|counter[23] ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.576      ;
; 0.443 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.568      ;
; 0.444 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.771      ;
; 0.445 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.772      ;
; 0.448 ; clk_divider:cd_dut|counter[3]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.448 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 0.000        ; 0.244      ; 0.776      ;
; 0.449 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.452 ; clk_divider:cd_dut|counter[4]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.577      ;
; 0.452 ; clk_divider:cd_dut|counter[16] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.585      ;
; 0.452 ; clk_divider:cd_dut|counter[18] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.585      ;
; 0.453 ; clk_divider:cd_dut|counter[0]  ; clk_divider:cd_dut|counter[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.578      ;
; 0.453 ; clk_divider:cd_dut|counter[24] ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.586      ;
; 0.453 ; clk_divider:cd_dut|counter[26] ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.586      ;
; 0.455 ; clk_divider:cd_dut|counter[20] ; clk_divider:cd_dut|counter[22] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; clk_divider:cd_dut|counter[16] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.588      ;
; 0.455 ; clk_divider:cd_dut|counter[4]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.580      ;
; 0.456 ; clk_divider:cd_dut|counter[24] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.589      ;
; 0.456 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.783      ;
; 0.456 ; clk_divider:cd_dut|counter[0]  ; clk_divider:cd_dut|counter[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.581      ;
; 0.456 ; clk_divider:cd_dut|counter[2]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.581      ;
; 0.459 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.786      ;
; 0.459 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.786      ;
; 0.460 ; clk_divider:cd_dut|counter[10] ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.463 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; clk_divider:cd_dut|counter[8]  ; clk_divider:cd_dut|counter[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.588      ;
; 0.466 ; clk_divider:cd_dut|counter[6]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.591      ;
; 0.468 ; clk_divider:cd_dut|counter[15] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.242      ; 0.794      ;
; 0.470 ; clk_divider:cd_dut|counter[12] ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.242      ; 0.796      ;
; 0.473 ; clk_divider:cd_dut|counter[12] ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.242      ; 0.799      ;
; 0.479 ; clk_divider:cd_dut|counter[14] ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.242      ; 0.805      ;
; 0.496 ; clk_divider:cd_dut|counter[19] ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.629      ;
; 0.498 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[23] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.631      ;
; 0.501 ; clk_divider:cd_dut|counter[21] ; clk_divider:cd_dut|counter[24] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.634      ;
; 0.504 ; clk_divider:cd_dut|counter[25] ; clk_divider:cd_dut|counter[27] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.637      ;
; 0.504 ; clk_divider:cd_dut|counter[17] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.637      ;
; 0.505 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.630      ;
; 0.506 ; clk_divider:cd_dut|counter[23] ; clk_divider:cd_dut|counter[25] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.639      ;
; 0.506 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.631      ;
; 0.506 ; clk_divider:cd_dut|counter[13] ; clk_divider:cd_dut|counter[21] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.833      ;
; 0.507 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[19] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.834      ;
; 0.508 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[17] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.835      ;
; 0.508 ; clk_divider:cd_dut|counter[1]  ; clk_divider:cd_dut|counter[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.633      ;
; 0.509 ; clk_divider:cd_dut|counter[23] ; clk_divider:cd_dut|counter[26] ; clk          ; clk         ; 0.000        ; 0.049      ; 0.642      ;
; 0.509 ; clk_divider:cd_dut|counter[5]  ; clk_divider:cd_dut|counter[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.634      ;
; 0.511 ; clk_divider:cd_dut|counter[11] ; clk_divider:cd_dut|counter[13] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; clk_divider:cd_dut|counter[3]  ; clk_divider:cd_dut|counter[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[18] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.838      ;
; 0.512 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[16] ; clk          ; clk         ; 0.000        ; 0.243      ; 0.839      ;
; 0.512 ; clk_divider:cd_dut|counter[9]  ; clk_divider:cd_dut|counter[11] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; clk_divider:cd_dut|counter[7]  ; clk_divider:cd_dut|counter[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.638      ;
; 0.514 ; clk_divider:cd_dut|counter[3]  ; clk_divider:cd_dut|counter[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.639      ;
+-------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|clock_out   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:cd_dut|counter[9]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[16] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[17] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[18] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[19] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[21] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[23] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[24] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[25] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[26] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[27] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|clock_out   ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[0]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[10] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[11] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[12] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[13] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[14] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[15] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[1]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[20] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[22] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[2]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[3]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[4]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[5]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[6]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[7]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[8]  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:cd_dut|counter[9]  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[16]|clk         ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[17]|clk         ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[18]|clk         ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[19]|clk         ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[21]|clk         ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[23]|clk         ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[24]|clk         ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[25]|clk         ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[26]|clk         ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[27]|clk         ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[20]|clk         ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[22]|clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|clock_out|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[0]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[10]|clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[11]|clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[12]|clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[13]|clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[14]|clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[15]|clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[1]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[2]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[3]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[4]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[5]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[6]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[7]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[8]|clk          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; cd_dut|counter[9]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                    ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]      ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|clock_out   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[0]  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[10] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[11] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[12] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[13] ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:cd_dut|counter[14] ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:cd_dut|clock_out'                                                                               ;
+--------+--------------+----------------+------------+------------------------------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock                        ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------+------------------------------+------------+------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[0][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[10][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[11][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[12][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[13][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[14][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[15][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[1][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[2][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[3][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[4][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[5][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_divider:cd_dut|clock_out ; Rise       ; RISCV_Processor:RV32I_Core|DATA_MEMORY:DM|mem[6][3]  ;
+--------+--------------+----------------+------------+------------------------------+------------+------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; reset     ; clk_divider:cd_dut|clock_out ; 3.458 ; 4.064 ; Rise       ; clk_divider:cd_dut|clock_out ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; reset     ; clk_divider:cd_dut|clock_out ; -2.128 ; -2.831 ; Rise       ; clk_divider:cd_dut|clock_out ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Dig_Arr[0][*]  ; clk_divider:cd_dut|clock_out ; 16.420 ; 16.239 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][0] ; clk_divider:cd_dut|clock_out ; 14.128 ; 14.278 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][1] ; clk_divider:cd_dut|clock_out ; 15.803 ; 16.239 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][2] ; clk_divider:cd_dut|clock_out ; 14.196 ; 14.367 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][3] ; clk_divider:cd_dut|clock_out ; 15.051 ; 15.302 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][4] ; clk_divider:cd_dut|clock_out ; 14.095 ; 14.294 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][5] ; clk_divider:cd_dut|clock_out ; 15.259 ; 15.512 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][6] ; clk_divider:cd_dut|clock_out ; 16.420 ; 16.011 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[1][*]  ; clk_divider:cd_dut|clock_out ; 15.340 ; 15.262 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][0] ; clk_divider:cd_dut|clock_out ; 14.149 ; 14.250 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][1] ; clk_divider:cd_dut|clock_out ; 14.356 ; 14.489 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][2] ; clk_divider:cd_dut|clock_out ; 13.787 ; 14.225 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][3] ; clk_divider:cd_dut|clock_out ; 14.468 ; 14.599 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][4] ; clk_divider:cd_dut|clock_out ; 14.453 ; 14.225 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][5] ; clk_divider:cd_dut|clock_out ; 15.111 ; 15.262 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][6] ; clk_divider:cd_dut|clock_out ; 15.340 ; 15.186 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[2][*]  ; clk_divider:cd_dut|clock_out ; 13.791 ; 13.903 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][0] ; clk_divider:cd_dut|clock_out ; 13.791 ; 13.903 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][1] ; clk_divider:cd_dut|clock_out ; 13.749 ; 13.879 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][2] ; clk_divider:cd_dut|clock_out ; 13.565 ; 13.717 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][3] ; clk_divider:cd_dut|clock_out ; 13.523 ; 13.645 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][4] ; clk_divider:cd_dut|clock_out ; 13.401 ; 13.533 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][5] ; clk_divider:cd_dut|clock_out ; 13.543 ; 13.680 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][6] ; clk_divider:cd_dut|clock_out ; 13.373 ; 13.263 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[3][*]  ; clk_divider:cd_dut|clock_out ; 17.109 ; 17.320 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][0] ; clk_divider:cd_dut|clock_out ; 15.803 ; 15.917 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][1] ; clk_divider:cd_dut|clock_out ; 15.345 ; 15.816 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][2] ; clk_divider:cd_dut|clock_out ; 17.109 ; 17.320 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][3] ; clk_divider:cd_dut|clock_out ; 16.017 ; 16.149 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][4] ; clk_divider:cd_dut|clock_out ; 16.083 ; 16.225 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][5] ; clk_divider:cd_dut|clock_out ; 15.803 ; 15.915 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][6] ; clk_divider:cd_dut|clock_out ; 16.007 ; 15.890 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[4][*]  ; clk_divider:cd_dut|clock_out ; 14.598 ; 14.851 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][0] ; clk_divider:cd_dut|clock_out ; 14.132 ; 14.295 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][1] ; clk_divider:cd_dut|clock_out ; 14.054 ; 14.546 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][2] ; clk_divider:cd_dut|clock_out ; 13.761 ; 13.883 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][3] ; clk_divider:cd_dut|clock_out ; 13.965 ; 14.083 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][4] ; clk_divider:cd_dut|clock_out ; 14.598 ; 14.851 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][5] ; clk_divider:cd_dut|clock_out ; 13.820 ; 13.959 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][6] ; clk_divider:cd_dut|clock_out ; 14.486 ; 14.302 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[5][*]  ; clk_divider:cd_dut|clock_out ; 15.891 ; 16.106 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][0] ; clk_divider:cd_dut|clock_out ; 14.450 ; 14.605 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][1] ; clk_divider:cd_dut|clock_out ; 15.891 ; 16.106 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][2] ; clk_divider:cd_dut|clock_out ; 14.549 ; 14.409 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][3] ; clk_divider:cd_dut|clock_out ; 14.294 ; 14.398 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][4] ; clk_divider:cd_dut|clock_out ; 14.132 ; 14.571 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][5] ; clk_divider:cd_dut|clock_out ; 14.141 ; 14.546 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][6] ; clk_divider:cd_dut|clock_out ; 14.251 ; 14.127 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[6][*]  ; clk_divider:cd_dut|clock_out ; 14.840 ; 15.005 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][0] ; clk_divider:cd_dut|clock_out ; 13.865 ; 13.966 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][1] ; clk_divider:cd_dut|clock_out ; 13.412 ; 13.512 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][2] ; clk_divider:cd_dut|clock_out ; 13.079 ; 13.236 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][3] ; clk_divider:cd_dut|clock_out ; 14.538 ; 14.721 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][4] ; clk_divider:cd_dut|clock_out ; 13.118 ; 13.143 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][5] ; clk_divider:cd_dut|clock_out ; 14.840 ; 15.005 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][6] ; clk_divider:cd_dut|clock_out ; 13.931 ; 13.814 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[7][*]  ; clk_divider:cd_dut|clock_out ; 14.421 ; 14.450 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][0] ; clk_divider:cd_dut|clock_out ; 14.111 ; 14.200 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][1] ; clk_divider:cd_dut|clock_out ; 14.160 ; 14.248 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][2] ; clk_divider:cd_dut|clock_out ; 14.345 ; 14.450 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][3] ; clk_divider:cd_dut|clock_out ; 14.159 ; 14.247 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][4] ; clk_divider:cd_dut|clock_out ; 14.177 ; 14.015 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][5] ; clk_divider:cd_dut|clock_out ; 13.891 ; 13.953 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][6] ; clk_divider:cd_dut|clock_out ; 14.421 ; 14.294 ; Rise       ; clk_divider:cd_dut|clock_out ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Dig_Arr[0][*]  ; clk_divider:cd_dut|clock_out ; 5.723 ; 5.888 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][0] ; clk_divider:cd_dut|clock_out ; 5.723 ; 5.888 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][1] ; clk_divider:cd_dut|clock_out ; 7.420 ; 7.785 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][2] ; clk_divider:cd_dut|clock_out ; 5.804 ; 6.082 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][3] ; clk_divider:cd_dut|clock_out ; 6.603 ; 6.864 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][4] ; clk_divider:cd_dut|clock_out ; 5.802 ; 5.909 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][5] ; clk_divider:cd_dut|clock_out ; 6.843 ; 7.125 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][6] ; clk_divider:cd_dut|clock_out ; 7.922 ; 7.532 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[1][*]  ; clk_divider:cd_dut|clock_out ; 5.304 ; 5.407 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][0] ; clk_divider:cd_dut|clock_out ; 5.325 ; 5.417 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][1] ; clk_divider:cd_dut|clock_out ; 5.528 ; 5.658 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][2] ; clk_divider:cd_dut|clock_out ; 5.304 ; 5.407 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][3] ; clk_divider:cd_dut|clock_out ; 5.653 ; 5.748 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][4] ; clk_divider:cd_dut|clock_out ; 5.759 ; 5.736 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][5] ; clk_divider:cd_dut|clock_out ; 6.281 ; 6.435 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][6] ; clk_divider:cd_dut|clock_out ; 6.496 ; 6.354 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[2][*]  ; clk_divider:cd_dut|clock_out ; 5.222 ; 5.117 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][0] ; clk_divider:cd_dut|clock_out ; 5.612 ; 5.732 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][1] ; clk_divider:cd_dut|clock_out ; 5.582 ; 5.726 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][2] ; clk_divider:cd_dut|clock_out ; 5.434 ; 5.563 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][3] ; clk_divider:cd_dut|clock_out ; 5.356 ; 5.489 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][4] ; clk_divider:cd_dut|clock_out ; 5.348 ; 5.378 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][5] ; clk_divider:cd_dut|clock_out ; 5.401 ; 5.520 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][6] ; clk_divider:cd_dut|clock_out ; 5.222 ; 5.117 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[3][*]  ; clk_divider:cd_dut|clock_out ; 5.750 ; 5.869 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][0] ; clk_divider:cd_dut|clock_out ; 5.841 ; 5.960 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][1] ; clk_divider:cd_dut|clock_out ; 5.750 ; 5.869 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][2] ; clk_divider:cd_dut|clock_out ; 7.120 ; 7.517 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][3] ; clk_divider:cd_dut|clock_out ; 6.037 ; 6.175 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][4] ; clk_divider:cd_dut|clock_out ; 6.324 ; 6.243 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][5] ; clk_divider:cd_dut|clock_out ; 5.848 ; 5.942 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][6] ; clk_divider:cd_dut|clock_out ; 6.060 ; 5.926 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[4][*]  ; clk_divider:cd_dut|clock_out ; 4.877 ; 5.049 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][0] ; clk_divider:cd_dut|clock_out ; 5.108 ; 5.252 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][1] ; clk_divider:cd_dut|clock_out ; 5.395 ; 5.644 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][2] ; clk_divider:cd_dut|clock_out ; 4.877 ; 5.086 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][3] ; clk_divider:cd_dut|clock_out ; 4.949 ; 5.049 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][4] ; clk_divider:cd_dut|clock_out ; 5.761 ; 5.940 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][5] ; clk_divider:cd_dut|clock_out ; 4.925 ; 5.087 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][6] ; clk_divider:cd_dut|clock_out ; 5.582 ; 5.388 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[5][*]  ; clk_divider:cd_dut|clock_out ; 4.832 ; 4.712 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][0] ; clk_divider:cd_dut|clock_out ; 5.014 ; 5.186 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][1] ; clk_divider:cd_dut|clock_out ; 6.402 ; 6.685 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][2] ; clk_divider:cd_dut|clock_out ; 5.072 ; 5.233 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][3] ; clk_divider:cd_dut|clock_out ; 4.871 ; 4.989 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][4] ; clk_divider:cd_dut|clock_out ; 5.084 ; 5.127 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][5] ; clk_divider:cd_dut|clock_out ; 5.000 ; 5.095 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][6] ; clk_divider:cd_dut|clock_out ; 4.832 ; 4.712 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[6][*]  ; clk_divider:cd_dut|clock_out ; 4.576 ; 4.624 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][0] ; clk_divider:cd_dut|clock_out ; 5.131 ; 5.245 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][1] ; clk_divider:cd_dut|clock_out ; 4.827 ; 4.931 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][2] ; clk_divider:cd_dut|clock_out ; 4.576 ; 4.723 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][3] ; clk_divider:cd_dut|clock_out ; 5.772 ; 5.935 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][4] ; clk_divider:cd_dut|clock_out ; 4.610 ; 4.624 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][5] ; clk_divider:cd_dut|clock_out ; 6.108 ; 6.315 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][6] ; clk_divider:cd_dut|clock_out ; 5.190 ; 5.098 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[7][*]  ; clk_divider:cd_dut|clock_out ; 4.677 ; 4.744 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][0] ; clk_divider:cd_dut|clock_out ; 4.886 ; 4.980 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][1] ; clk_divider:cd_dut|clock_out ; 4.934 ; 5.026 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][2] ; clk_divider:cd_dut|clock_out ; 5.113 ; 5.221 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][3] ; clk_divider:cd_dut|clock_out ; 4.935 ; 5.028 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][4] ; clk_divider:cd_dut|clock_out ; 5.051 ; 5.042 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][5] ; clk_divider:cd_dut|clock_out ; 4.677 ; 4.744 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][6] ; clk_divider:cd_dut|clock_out ; 5.191 ; 5.062 ; Rise       ; clk_divider:cd_dut|clock_out ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+---------------+---------------+-------+-------+-------+-------+
; Input Port    ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+---------------+---------------+-------+-------+-------+-------+
; output_switch ; Dig_Arr[0][0] ; 6.741 ; 6.909 ; 7.544 ; 7.712 ;
; output_switch ; Dig_Arr[0][1] ; 8.477 ; 8.851 ; 9.280 ; 9.654 ;
; output_switch ; Dig_Arr[0][2] ; 6.832 ; 7.011 ; 7.635 ; 7.814 ;
; output_switch ; Dig_Arr[0][3] ; 7.661 ; 7.929 ; 8.464 ; 8.732 ;
; output_switch ; Dig_Arr[0][4] ; 6.740 ; 6.885 ; 7.543 ; 7.626 ;
; output_switch ; Dig_Arr[0][5] ; 7.870 ; 8.157 ; 8.673 ; 8.960 ;
; output_switch ; Dig_Arr[0][6] ; 9.033 ; 8.629 ; 9.836 ; 9.432 ;
; output_switch ; Dig_Arr[1][0] ; 6.571 ; 6.682 ; 7.292 ; 7.395 ;
; output_switch ; Dig_Arr[1][1] ; 6.794 ; 6.920 ; 7.507 ; 7.633 ;
; output_switch ; Dig_Arr[1][2] ; 6.565 ; 6.632 ; 7.278 ; 7.350 ;
; output_switch ; Dig_Arr[1][3] ; 6.915 ; 7.021 ; 7.628 ; 7.734 ;
; output_switch ; Dig_Arr[1][4] ; 6.860 ; 7.018 ; 7.578 ; 7.731 ;
; output_switch ; Dig_Arr[1][5] ; 7.518 ; 7.687 ; 8.249 ; 8.400 ;
; output_switch ; Dig_Arr[1][6] ; 7.747 ; 7.602 ; 8.465 ; 8.315 ;
; output_switch ; Dig_Arr[2][0] ; 6.452 ; 6.537 ; 7.173 ; 7.258 ;
; output_switch ; Dig_Arr[2][1] ; 6.410 ; 6.534 ; 7.131 ; 7.255 ;
; output_switch ; Dig_Arr[2][2] ; 6.182 ; 6.378 ; 6.884 ; 7.099 ;
; output_switch ; Dig_Arr[2][3] ; 6.184 ; 6.303 ; 6.905 ; 7.024 ;
; output_switch ; Dig_Arr[2][4] ; 6.062 ; 6.115 ; 6.783 ; 6.817 ;
; output_switch ; Dig_Arr[2][5] ; 6.204 ; 6.335 ; 6.925 ; 7.056 ;
; output_switch ; Dig_Arr[2][6] ; 6.034 ; 5.924 ; 6.755 ; 6.645 ;
; output_switch ; Dig_Arr[3][0] ; 7.134 ; 7.248 ; 7.849 ; 7.963 ;
; output_switch ; Dig_Arr[3][1] ; 6.817 ; 7.147 ; 7.539 ; 7.862 ;
; output_switch ; Dig_Arr[3][2] ; 8.440 ; 8.651 ; 9.155 ; 9.366 ;
; output_switch ; Dig_Arr[3][3] ; 7.348 ; 7.480 ; 8.063 ; 8.195 ;
; output_switch ; Dig_Arr[3][4] ; 7.414 ; 7.556 ; 8.129 ; 8.271 ;
; output_switch ; Dig_Arr[3][5] ; 7.134 ; 7.246 ; 7.849 ; 7.961 ;
; output_switch ; Dig_Arr[3][6] ; 7.338 ; 7.221 ; 8.053 ; 7.936 ;
; output_switch ; Dig_Arr[4][0] ; 6.676 ; 6.839 ; 7.465 ; 7.628 ;
; output_switch ; Dig_Arr[4][1] ; 7.167 ; 7.424 ; 7.973 ; 8.230 ;
; output_switch ; Dig_Arr[4][2] ; 6.619 ; 6.763 ; 7.425 ; 7.569 ;
; output_switch ; Dig_Arr[4][3] ; 6.509 ; 6.627 ; 7.298 ; 7.416 ;
; output_switch ; Dig_Arr[4][4] ; 7.457 ; 7.649 ; 8.263 ; 8.435 ;
; output_switch ; Dig_Arr[4][5] ; 6.677 ; 6.838 ; 7.483 ; 7.644 ;
; output_switch ; Dig_Arr[4][6] ; 7.363 ; 7.156 ; 8.169 ; 7.962 ;
; output_switch ; Dig_Arr[5][0] ; 6.758 ; 6.924 ; 7.503 ; 7.669 ;
; output_switch ; Dig_Arr[5][1] ; 8.077 ; 8.442 ; 8.906 ; 9.187 ;
; output_switch ; Dig_Arr[5][2] ; 6.837 ; 7.012 ; 7.582 ; 7.757 ;
; output_switch ; Dig_Arr[5][3] ; 6.601 ; 6.718 ; 7.346 ; 7.463 ;
; output_switch ; Dig_Arr[5][4] ; 6.729 ; 6.876 ; 7.474 ; 7.621 ;
; output_switch ; Dig_Arr[5][5] ; 6.740 ; 6.867 ; 7.485 ; 7.612 ;
; output_switch ; Dig_Arr[5][6] ; 6.571 ; 6.458 ; 7.316 ; 7.203 ;
; output_switch ; Dig_Arr[6][0] ; 6.058 ; 6.159 ; 6.770 ; 6.871 ;
; output_switch ; Dig_Arr[6][1] ; 6.029 ; 6.151 ; 6.736 ; 6.858 ;
; output_switch ; Dig_Arr[6][2] ; 5.766 ; 5.790 ; 6.473 ; 6.478 ;
; output_switch ; Dig_Arr[6][3] ; 6.731 ; 6.914 ; 7.443 ; 7.626 ;
; output_switch ; Dig_Arr[6][4] ; 5.668 ; 5.830 ; 6.356 ; 6.537 ;
; output_switch ; Dig_Arr[6][5] ; 7.046 ; 7.198 ; 7.758 ; 7.910 ;
; output_switch ; Dig_Arr[6][6] ; 6.124 ; 6.007 ; 6.836 ; 6.719 ;
; output_switch ; Dig_Arr[7][0] ; 5.847 ; 5.921 ; 6.575 ; 6.656 ;
; output_switch ; Dig_Arr[7][1] ; 5.899 ; 5.966 ; 6.627 ; 6.710 ;
; output_switch ; Dig_Arr[7][2] ; 6.087 ; 6.177 ; 6.815 ; 6.913 ;
; output_switch ; Dig_Arr[7][3] ; 5.908 ; 5.981 ; 6.636 ; 6.716 ;
; output_switch ; Dig_Arr[7][4] ; 5.898 ; 6.008 ; 6.626 ; 6.736 ;
; output_switch ; Dig_Arr[7][5] ; 5.607 ; 5.683 ; 6.335 ; 6.411 ;
; output_switch ; Dig_Arr[7][6] ; 6.161 ; 6.029 ; 6.889 ; 6.757 ;
+---------------+---------------+-------+-------+-------+-------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+---------------+---------------+-------+-------+-------+-------+
; Input Port    ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+---------------+---------------+-------+-------+-------+-------+
; output_switch ; Dig_Arr[0][0] ; 5.731 ; 5.901 ; 6.427 ; 6.618 ;
; output_switch ; Dig_Arr[0][1] ; 7.433 ; 7.798 ; 8.138 ; 8.518 ;
; output_switch ; Dig_Arr[0][2] ; 5.817 ; 6.017 ; 6.519 ; 6.713 ;
; output_switch ; Dig_Arr[0][3] ; 6.616 ; 6.877 ; 7.312 ; 7.583 ;
; output_switch ; Dig_Arr[0][4] ; 5.737 ; 5.922 ; 6.433 ; 6.629 ;
; output_switch ; Dig_Arr[0][5] ; 6.853 ; 7.138 ; 7.549 ; 7.864 ;
; output_switch ; Dig_Arr[0][6] ; 7.935 ; 7.545 ; 8.646 ; 8.242 ;
; output_switch ; Dig_Arr[1][0] ; 5.992 ; 6.076 ; 6.740 ; 6.824 ;
; output_switch ; Dig_Arr[1][1] ; 6.195 ; 6.461 ; 6.943 ; 7.162 ;
; output_switch ; Dig_Arr[1][2] ; 5.980 ; 6.056 ; 6.728 ; 6.804 ;
; output_switch ; Dig_Arr[1][3] ; 6.301 ; 6.415 ; 7.049 ; 7.163 ;
; output_switch ; Dig_Arr[1][4] ; 6.287 ; 6.406 ; 7.035 ; 7.154 ;
; output_switch ; Dig_Arr[1][5] ; 6.955 ; 7.088 ; 7.703 ; 7.836 ;
; output_switch ; Dig_Arr[1][6] ; 7.162 ; 7.027 ; 7.910 ; 7.775 ;
; output_switch ; Dig_Arr[2][0] ; 5.407 ; 5.527 ; 6.061 ; 6.176 ;
; output_switch ; Dig_Arr[2][1] ; 5.372 ; 5.521 ; 6.015 ; 6.198 ;
; output_switch ; Dig_Arr[2][2] ; 5.227 ; 5.351 ; 5.870 ; 5.994 ;
; output_switch ; Dig_Arr[2][3] ; 5.151 ; 5.284 ; 5.799 ; 5.927 ;
; output_switch ; Dig_Arr[2][4] ; 5.061 ; 5.173 ; 5.704 ; 5.821 ;
; output_switch ; Dig_Arr[2][5] ; 5.196 ; 5.315 ; 5.848 ; 5.962 ;
; output_switch ; Dig_Arr[2][6] ; 5.006 ; 4.906 ; 5.649 ; 5.549 ;
; output_switch ; Dig_Arr[3][0] ; 5.805 ; 5.902 ; 6.449 ; 6.546 ;
; output_switch ; Dig_Arr[3][1] ; 5.727 ; 5.803 ; 6.371 ; 6.447 ;
; output_switch ; Dig_Arr[3][2] ; 7.095 ; 7.286 ; 7.739 ; 7.930 ;
; output_switch ; Dig_Arr[3][3] ; 6.008 ; 6.121 ; 6.652 ; 6.765 ;
; output_switch ; Dig_Arr[3][4] ; 6.197 ; 6.196 ; 6.860 ; 6.840 ;
; output_switch ; Dig_Arr[3][5] ; 5.805 ; 5.899 ; 6.449 ; 6.543 ;
; output_switch ; Dig_Arr[3][6] ; 5.984 ; 5.885 ; 6.628 ; 6.529 ;
; output_switch ; Dig_Arr[4][0] ; 5.739 ; 5.883 ; 6.430 ; 6.574 ;
; output_switch ; Dig_Arr[4][1] ; 5.965 ; 6.200 ; 6.653 ; 6.888 ;
; output_switch ; Dig_Arr[4][2] ; 5.473 ; 5.570 ; 6.181 ; 6.258 ;
; output_switch ; Dig_Arr[4][3] ; 5.580 ; 5.680 ; 6.271 ; 6.371 ;
; output_switch ; Dig_Arr[4][4] ; 6.242 ; 6.536 ; 6.930 ; 7.244 ;
; output_switch ; Dig_Arr[4][5] ; 5.489 ; 5.654 ; 6.177 ; 6.362 ;
; output_switch ; Dig_Arr[4][6] ; 6.150 ; 5.955 ; 6.838 ; 6.643 ;
; output_switch ; Dig_Arr[5][0] ; 5.673 ; 5.845 ; 6.353 ; 6.525 ;
; output_switch ; Dig_Arr[5][1] ; 7.061 ; 7.343 ; 7.741 ; 8.024 ;
; output_switch ; Dig_Arr[5][2] ; 5.731 ; 5.892 ; 6.411 ; 6.572 ;
; output_switch ; Dig_Arr[5][3] ; 5.530 ; 5.648 ; 6.210 ; 6.328 ;
; output_switch ; Dig_Arr[5][4] ; 5.696 ; 5.786 ; 6.400 ; 6.466 ;
; output_switch ; Dig_Arr[5][5] ; 5.659 ; 5.754 ; 6.339 ; 6.434 ;
; output_switch ; Dig_Arr[5][6] ; 5.491 ; 5.371 ; 6.171 ; 6.051 ;
; output_switch ; Dig_Arr[6][0] ; 5.516 ; 5.630 ; 6.193 ; 6.307 ;
; output_switch ; Dig_Arr[6][1] ; 5.384 ; 5.488 ; 6.092 ; 6.196 ;
; output_switch ; Dig_Arr[6][2] ; 5.133 ; 5.239 ; 5.841 ; 5.940 ;
; output_switch ; Dig_Arr[6][3] ; 6.157 ; 6.320 ; 6.834 ; 6.997 ;
; output_switch ; Dig_Arr[6][4] ; 5.126 ; 5.181 ; 5.827 ; 5.889 ;
; output_switch ; Dig_Arr[6][5] ; 6.493 ; 6.681 ; 7.170 ; 7.388 ;
; output_switch ; Dig_Arr[6][6] ; 5.575 ; 5.483 ; 6.252 ; 6.160 ;
; output_switch ; Dig_Arr[7][0] ; 5.271 ; 5.365 ; 5.963 ; 6.057 ;
; output_switch ; Dig_Arr[7][1] ; 5.319 ; 5.411 ; 6.011 ; 6.103 ;
; output_switch ; Dig_Arr[7][2] ; 5.498 ; 5.606 ; 6.190 ; 6.298 ;
; output_switch ; Dig_Arr[7][3] ; 5.320 ; 5.413 ; 6.012 ; 6.105 ;
; output_switch ; Dig_Arr[7][4] ; 5.408 ; 5.427 ; 6.064 ; 6.119 ;
; output_switch ; Dig_Arr[7][5] ; 5.062 ; 5.129 ; 5.754 ; 5.821 ;
; output_switch ; Dig_Arr[7][6] ; 5.576 ; 5.447 ; 6.268 ; 6.139 ;
+---------------+---------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+-------------------------------+------------+-------+----------+---------+---------------------+
; Clock                         ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack              ; -20.493    ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clk                          ; -3.332     ; 0.250 ; N/A      ; N/A     ; -3.000              ;
;  clk_divider:cd_dut|clock_out ; -20.493    ; 0.181 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS               ; -23148.906 ; 0.0   ; 0.0      ; 0.0     ; -1552.71            ;
;  clk                          ; -86.289    ; 0.000 ; N/A      ; N/A     ; -40.265             ;
;  clk_divider:cd_dut|clock_out ; -23062.617 ; 0.000 ; N/A      ; N/A     ; -1512.445           ;
+-------------------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; reset     ; clk_divider:cd_dut|clock_out ; 6.789 ; 7.208 ; Rise       ; clk_divider:cd_dut|clock_out ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; reset     ; clk_divider:cd_dut|clock_out ; -2.128 ; -2.831 ; Rise       ; clk_divider:cd_dut|clock_out ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+--------+--------+------------+------------------------------+
; Dig_Arr[0][*]  ; clk_divider:cd_dut|clock_out ; 30.868 ; 30.932 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][0] ; clk_divider:cd_dut|clock_out ; 27.185 ; 27.192 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][1] ; clk_divider:cd_dut|clock_out ; 30.086 ; 30.329 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][2] ; clk_divider:cd_dut|clock_out ; 27.377 ; 27.233 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][3] ; clk_divider:cd_dut|clock_out ; 29.082 ; 28.962 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][4] ; clk_divider:cd_dut|clock_out ; 27.035 ; 27.227 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][5] ; clk_divider:cd_dut|clock_out ; 28.812 ; 29.135 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][6] ; clk_divider:cd_dut|clock_out ; 30.868 ; 30.932 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[1][*]  ; clk_divider:cd_dut|clock_out ; 28.856 ; 28.867 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][0] ; clk_divider:cd_dut|clock_out ; 27.224 ; 27.187 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][1] ; clk_divider:cd_dut|clock_out ; 27.652 ; 27.571 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][2] ; clk_divider:cd_dut|clock_out ; 27.213 ; 27.063 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][3] ; clk_divider:cd_dut|clock_out ; 27.856 ; 27.744 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][4] ; clk_divider:cd_dut|clock_out ; 27.773 ; 27.754 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][5] ; clk_divider:cd_dut|clock_out ; 28.702 ; 28.702 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][6] ; clk_divider:cd_dut|clock_out ; 28.856 ; 28.867 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[2][*]  ; clk_divider:cd_dut|clock_out ; 26.878 ; 26.744 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][0] ; clk_divider:cd_dut|clock_out ; 26.878 ; 26.744 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][1] ; clk_divider:cd_dut|clock_out ; 26.797 ; 26.709 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][2] ; clk_divider:cd_dut|clock_out ; 26.509 ; 26.346 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][3] ; clk_divider:cd_dut|clock_out ; 26.318 ; 26.288 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][4] ; clk_divider:cd_dut|clock_out ; 26.058 ; 26.025 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][5] ; clk_divider:cd_dut|clock_out ; 26.446 ; 26.300 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][6] ; clk_divider:cd_dut|clock_out ; 25.747 ; 25.769 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[3][*]  ; clk_divider:cd_dut|clock_out ; 32.069 ; 32.103 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][0] ; clk_divider:cd_dut|clock_out ; 29.967 ; 29.890 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][1] ; clk_divider:cd_dut|clock_out ; 29.817 ; 29.779 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][2] ; clk_divider:cd_dut|clock_out ; 32.069 ; 32.103 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][3] ; clk_divider:cd_dut|clock_out ; 30.419 ; 30.335 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][4] ; clk_divider:cd_dut|clock_out ; 30.493 ; 30.436 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][5] ; clk_divider:cd_dut|clock_out ; 29.918 ; 29.891 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][6] ; clk_divider:cd_dut|clock_out ; 30.079 ; 30.127 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[4][*]  ; clk_divider:cd_dut|clock_out ; 28.018 ; 28.059 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][0] ; clk_divider:cd_dut|clock_out ; 27.111 ; 27.044 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][1] ; clk_divider:cd_dut|clock_out ; 27.392 ; 27.499 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][2] ; clk_divider:cd_dut|clock_out ; 26.342 ; 26.338 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][3] ; clk_divider:cd_dut|clock_out ; 26.711 ; 26.600 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][4] ; clk_divider:cd_dut|clock_out ; 28.018 ; 28.059 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][5] ; clk_divider:cd_dut|clock_out ; 26.530 ; 26.504 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][6] ; clk_divider:cd_dut|clock_out ; 27.419 ; 27.477 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[5][*]  ; clk_divider:cd_dut|clock_out ; 30.273 ; 30.264 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][0] ; clk_divider:cd_dut|clock_out ; 27.856 ; 27.808 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][1] ; clk_divider:cd_dut|clock_out ; 30.273 ; 30.264 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][2] ; clk_divider:cd_dut|clock_out ; 28.013 ; 28.009 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][3] ; clk_divider:cd_dut|clock_out ; 27.580 ; 27.445 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][4] ; clk_divider:cd_dut|clock_out ; 27.821 ; 27.650 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][5] ; clk_divider:cd_dut|clock_out ; 27.888 ; 27.668 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][6] ; clk_divider:cd_dut|clock_out ; 27.099 ; 27.190 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[6][*]  ; clk_divider:cd_dut|clock_out ; 28.258 ; 28.224 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][0] ; clk_divider:cd_dut|clock_out ; 26.694 ; 26.740 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][1] ; clk_divider:cd_dut|clock_out ; 25.960 ; 25.847 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][2] ; clk_divider:cd_dut|clock_out ; 25.359 ; 25.384 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][3] ; clk_divider:cd_dut|clock_out ; 28.236 ; 28.028 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][4] ; clk_divider:cd_dut|clock_out ; 25.385 ; 25.253 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][5] ; clk_divider:cd_dut|clock_out ; 28.258 ; 28.224 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][6] ; clk_divider:cd_dut|clock_out ; 26.629 ; 26.814 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[7][*]  ; clk_divider:cd_dut|clock_out ; 27.677 ; 27.655 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][0] ; clk_divider:cd_dut|clock_out ; 27.307 ; 27.207 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][1] ; clk_divider:cd_dut|clock_out ; 27.359 ; 27.264 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][2] ; clk_divider:cd_dut|clock_out ; 27.677 ; 27.578 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][3] ; clk_divider:cd_dut|clock_out ; 27.333 ; 27.260 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][4] ; clk_divider:cd_dut|clock_out ; 27.252 ; 27.265 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][5] ; clk_divider:cd_dut|clock_out ; 26.791 ; 26.734 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][6] ; clk_divider:cd_dut|clock_out ; 27.638 ; 27.655 ; Rise       ; clk_divider:cd_dut|clock_out ;
+----------------+------------------------------+--------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port      ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+----------------+------------------------------+-------+-------+------------+------------------------------+
; Dig_Arr[0][*]  ; clk_divider:cd_dut|clock_out ; 5.723 ; 5.888 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][0] ; clk_divider:cd_dut|clock_out ; 5.723 ; 5.888 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][1] ; clk_divider:cd_dut|clock_out ; 7.420 ; 7.785 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][2] ; clk_divider:cd_dut|clock_out ; 5.804 ; 6.082 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][3] ; clk_divider:cd_dut|clock_out ; 6.603 ; 6.864 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][4] ; clk_divider:cd_dut|clock_out ; 5.802 ; 5.909 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][5] ; clk_divider:cd_dut|clock_out ; 6.843 ; 7.125 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[0][6] ; clk_divider:cd_dut|clock_out ; 7.922 ; 7.532 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[1][*]  ; clk_divider:cd_dut|clock_out ; 5.304 ; 5.407 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][0] ; clk_divider:cd_dut|clock_out ; 5.325 ; 5.417 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][1] ; clk_divider:cd_dut|clock_out ; 5.528 ; 5.658 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][2] ; clk_divider:cd_dut|clock_out ; 5.304 ; 5.407 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][3] ; clk_divider:cd_dut|clock_out ; 5.653 ; 5.748 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][4] ; clk_divider:cd_dut|clock_out ; 5.759 ; 5.736 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][5] ; clk_divider:cd_dut|clock_out ; 6.281 ; 6.435 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[1][6] ; clk_divider:cd_dut|clock_out ; 6.496 ; 6.354 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[2][*]  ; clk_divider:cd_dut|clock_out ; 5.222 ; 5.117 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][0] ; clk_divider:cd_dut|clock_out ; 5.612 ; 5.732 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][1] ; clk_divider:cd_dut|clock_out ; 5.582 ; 5.726 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][2] ; clk_divider:cd_dut|clock_out ; 5.434 ; 5.563 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][3] ; clk_divider:cd_dut|clock_out ; 5.356 ; 5.489 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][4] ; clk_divider:cd_dut|clock_out ; 5.348 ; 5.378 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][5] ; clk_divider:cd_dut|clock_out ; 5.401 ; 5.520 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[2][6] ; clk_divider:cd_dut|clock_out ; 5.222 ; 5.117 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[3][*]  ; clk_divider:cd_dut|clock_out ; 5.750 ; 5.869 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][0] ; clk_divider:cd_dut|clock_out ; 5.841 ; 5.960 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][1] ; clk_divider:cd_dut|clock_out ; 5.750 ; 5.869 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][2] ; clk_divider:cd_dut|clock_out ; 7.120 ; 7.517 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][3] ; clk_divider:cd_dut|clock_out ; 6.037 ; 6.175 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][4] ; clk_divider:cd_dut|clock_out ; 6.324 ; 6.243 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][5] ; clk_divider:cd_dut|clock_out ; 5.848 ; 5.942 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[3][6] ; clk_divider:cd_dut|clock_out ; 6.060 ; 5.926 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[4][*]  ; clk_divider:cd_dut|clock_out ; 4.877 ; 5.049 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][0] ; clk_divider:cd_dut|clock_out ; 5.108 ; 5.252 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][1] ; clk_divider:cd_dut|clock_out ; 5.395 ; 5.644 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][2] ; clk_divider:cd_dut|clock_out ; 4.877 ; 5.086 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][3] ; clk_divider:cd_dut|clock_out ; 4.949 ; 5.049 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][4] ; clk_divider:cd_dut|clock_out ; 5.761 ; 5.940 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][5] ; clk_divider:cd_dut|clock_out ; 4.925 ; 5.087 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[4][6] ; clk_divider:cd_dut|clock_out ; 5.582 ; 5.388 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[5][*]  ; clk_divider:cd_dut|clock_out ; 4.832 ; 4.712 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][0] ; clk_divider:cd_dut|clock_out ; 5.014 ; 5.186 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][1] ; clk_divider:cd_dut|clock_out ; 6.402 ; 6.685 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][2] ; clk_divider:cd_dut|clock_out ; 5.072 ; 5.233 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][3] ; clk_divider:cd_dut|clock_out ; 4.871 ; 4.989 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][4] ; clk_divider:cd_dut|clock_out ; 5.084 ; 5.127 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][5] ; clk_divider:cd_dut|clock_out ; 5.000 ; 5.095 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[5][6] ; clk_divider:cd_dut|clock_out ; 4.832 ; 4.712 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[6][*]  ; clk_divider:cd_dut|clock_out ; 4.576 ; 4.624 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][0] ; clk_divider:cd_dut|clock_out ; 5.131 ; 5.245 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][1] ; clk_divider:cd_dut|clock_out ; 4.827 ; 4.931 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][2] ; clk_divider:cd_dut|clock_out ; 4.576 ; 4.723 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][3] ; clk_divider:cd_dut|clock_out ; 5.772 ; 5.935 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][4] ; clk_divider:cd_dut|clock_out ; 4.610 ; 4.624 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][5] ; clk_divider:cd_dut|clock_out ; 6.108 ; 6.315 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[6][6] ; clk_divider:cd_dut|clock_out ; 5.190 ; 5.098 ; Rise       ; clk_divider:cd_dut|clock_out ;
; Dig_Arr[7][*]  ; clk_divider:cd_dut|clock_out ; 4.677 ; 4.744 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][0] ; clk_divider:cd_dut|clock_out ; 4.886 ; 4.980 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][1] ; clk_divider:cd_dut|clock_out ; 4.934 ; 5.026 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][2] ; clk_divider:cd_dut|clock_out ; 5.113 ; 5.221 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][3] ; clk_divider:cd_dut|clock_out ; 4.935 ; 5.028 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][4] ; clk_divider:cd_dut|clock_out ; 5.051 ; 5.042 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][5] ; clk_divider:cd_dut|clock_out ; 4.677 ; 4.744 ; Rise       ; clk_divider:cd_dut|clock_out ;
;  Dig_Arr[7][6] ; clk_divider:cd_dut|clock_out ; 5.191 ; 5.062 ; Rise       ; clk_divider:cd_dut|clock_out ;
+----------------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------------------+
; Propagation Delay                                                 ;
+---------------+---------------+--------+--------+--------+--------+
; Input Port    ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+---------------+---------------+--------+--------+--------+--------+
; output_switch ; Dig_Arr[0][0] ; 13.013 ; 13.029 ; 13.448 ; 13.455 ;
; output_switch ; Dig_Arr[0][1] ; 15.929 ; 16.144 ; 16.364 ; 16.570 ;
; output_switch ; Dig_Arr[0][2] ; 13.240 ; 13.206 ; 13.675 ; 13.632 ;
; output_switch ; Dig_Arr[0][3] ; 14.908 ; 14.797 ; 15.343 ; 15.223 ;
; output_switch ; Dig_Arr[0][4] ; 12.965 ; 13.065 ; 13.441 ; 13.428 ;
; output_switch ; Dig_Arr[0][5] ; 14.781 ; 14.971 ; 15.216 ; 15.397 ;
; output_switch ; Dig_Arr[0][6] ; 16.753 ; 16.775 ; 17.179 ; 17.210 ;
; output_switch ; Dig_Arr[1][0] ; 12.682 ; 12.678 ; 13.067 ; 13.067 ;
; output_switch ; Dig_Arr[1][1] ; 13.075 ; 12.999 ; 13.495 ; 13.414 ;
; output_switch ; Dig_Arr[1][2] ; 12.596 ; 12.561 ; 13.056 ; 12.950 ;
; output_switch ; Dig_Arr[1][3] ; 13.306 ; 13.228 ; 13.699 ; 13.617 ;
; output_switch ; Dig_Arr[1][4] ; 13.306 ; 13.226 ; 13.688 ; 13.615 ;
; output_switch ; Dig_Arr[1][5] ; 14.153 ; 14.187 ; 14.545 ; 14.576 ;
; output_switch ; Dig_Arr[1][6] ; 14.262 ; 14.310 ; 14.699 ; 14.710 ;
; output_switch ; Dig_Arr[2][0] ; 12.511 ; 12.349 ; 12.942 ; 12.742 ;
; output_switch ; Dig_Arr[2][1] ; 12.408 ; 12.314 ; 12.839 ; 12.707 ;
; output_switch ; Dig_Arr[2][2] ; 12.114 ; 11.986 ; 12.507 ; 12.417 ;
; output_switch ; Dig_Arr[2][3] ; 11.956 ; 11.893 ; 12.387 ; 12.286 ;
; output_switch ; Dig_Arr[2][4] ; 11.656 ; 11.630 ; 12.087 ; 12.023 ;
; output_switch ; Dig_Arr[2][5] ; 12.051 ; 11.920 ; 12.444 ; 12.351 ;
; output_switch ; Dig_Arr[2][6] ; 11.352 ; 11.374 ; 11.773 ; 11.794 ;
; output_switch ; Dig_Arr[3][0] ; 13.564 ; 13.487 ; 13.944 ; 13.867 ;
; output_switch ; Dig_Arr[3][1] ; 13.395 ; 13.376 ; 13.784 ; 13.756 ;
; output_switch ; Dig_Arr[3][2] ; 15.666 ; 15.700 ; 16.046 ; 16.080 ;
; output_switch ; Dig_Arr[3][3] ; 14.016 ; 13.932 ; 14.396 ; 14.312 ;
; output_switch ; Dig_Arr[3][4] ; 14.090 ; 14.033 ; 14.470 ; 14.413 ;
; output_switch ; Dig_Arr[3][5] ; 13.515 ; 13.488 ; 13.895 ; 13.868 ;
; output_switch ; Dig_Arr[3][6] ; 13.676 ; 13.724 ; 14.056 ; 14.104 ;
; output_switch ; Dig_Arr[4][0] ; 13.028 ; 12.961 ; 13.458 ; 13.376 ;
; output_switch ; Dig_Arr[4][1] ; 13.831 ; 13.898 ; 14.296 ; 14.401 ;
; output_switch ; Dig_Arr[4][2] ; 12.744 ; 12.725 ; 13.212 ; 13.231 ;
; output_switch ; Dig_Arr[4][3] ; 12.628 ; 12.517 ; 13.058 ; 12.934 ;
; output_switch ; Dig_Arr[4][4] ; 14.366 ; 14.432 ; 14.878 ; 14.892 ;
; output_switch ; Dig_Arr[4][5] ; 12.936 ; 12.898 ; 13.404 ; 13.401 ;
; output_switch ; Dig_Arr[4][6] ; 13.798 ; 13.889 ; 14.301 ; 14.354 ;
; output_switch ; Dig_Arr[5][0] ; 13.103 ; 13.083 ; 13.594 ; 13.538 ;
; output_switch ; Dig_Arr[5][1] ; 15.488 ; 15.517 ; 16.027 ; 15.904 ;
; output_switch ; Dig_Arr[5][2] ; 13.321 ; 13.263 ; 13.811 ; 13.715 ;
; output_switch ; Dig_Arr[5][3] ; 12.827 ; 12.721 ; 13.317 ; 13.174 ;
; output_switch ; Dig_Arr[5][4] ; 13.069 ; 12.975 ; 13.559 ; 13.426 ;
; output_switch ; Dig_Arr[5][5] ; 13.137 ; 13.015 ; 13.627 ; 13.469 ;
; output_switch ; Dig_Arr[5][6] ; 12.424 ; 12.469 ; 12.877 ; 12.958 ;
; output_switch ; Dig_Arr[6][0] ; 11.643 ; 11.672 ; 12.051 ; 12.089 ;
; output_switch ; Dig_Arr[6][1] ; 11.682 ; 11.569 ; 12.090 ; 11.993 ;
; output_switch ; Dig_Arr[6][2] ; 11.105 ; 11.106 ; 11.550 ; 11.514 ;
; output_switch ; Dig_Arr[6][3] ; 13.168 ; 12.960 ; 13.585 ; 13.377 ;
; output_switch ; Dig_Arr[6][4] ; 11.107 ; 11.011 ; 11.515 ; 11.456 ;
; output_switch ; Dig_Arr[6][5] ; 13.190 ; 13.160 ; 13.607 ; 13.576 ;
; output_switch ; Dig_Arr[6][6] ; 11.577 ; 11.746 ; 11.985 ; 12.163 ;
; output_switch ; Dig_Arr[7][0] ; 11.339 ; 11.230 ; 11.790 ; 11.705 ;
; output_switch ; Dig_Arr[7][1] ; 11.385 ; 11.258 ; 11.836 ; 11.763 ;
; output_switch ; Dig_Arr[7][2] ; 11.716 ; 11.600 ; 12.167 ; 12.077 ;
; output_switch ; Dig_Arr[7][3] ; 11.379 ; 11.292 ; 11.830 ; 11.770 ;
; output_switch ; Dig_Arr[7][4] ; 11.358 ; 11.317 ; 11.825 ; 11.768 ;
; output_switch ; Dig_Arr[7][5] ; 10.778 ; 10.763 ; 11.256 ; 11.214 ;
; output_switch ; Dig_Arr[7][6] ; 11.678 ; 11.677 ; 12.134 ; 12.128 ;
+---------------+---------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+---------------+---------------+-------+-------+-------+-------+
; Input Port    ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+---------------+---------------+-------+-------+-------+-------+
; output_switch ; Dig_Arr[0][0] ; 5.731 ; 5.901 ; 6.427 ; 6.618 ;
; output_switch ; Dig_Arr[0][1] ; 7.433 ; 7.798 ; 8.138 ; 8.518 ;
; output_switch ; Dig_Arr[0][2] ; 5.817 ; 6.017 ; 6.519 ; 6.713 ;
; output_switch ; Dig_Arr[0][3] ; 6.616 ; 6.877 ; 7.312 ; 7.583 ;
; output_switch ; Dig_Arr[0][4] ; 5.737 ; 5.922 ; 6.433 ; 6.629 ;
; output_switch ; Dig_Arr[0][5] ; 6.853 ; 7.138 ; 7.549 ; 7.864 ;
; output_switch ; Dig_Arr[0][6] ; 7.935 ; 7.545 ; 8.646 ; 8.242 ;
; output_switch ; Dig_Arr[1][0] ; 5.992 ; 6.076 ; 6.740 ; 6.824 ;
; output_switch ; Dig_Arr[1][1] ; 6.195 ; 6.461 ; 6.943 ; 7.162 ;
; output_switch ; Dig_Arr[1][2] ; 5.980 ; 6.056 ; 6.728 ; 6.804 ;
; output_switch ; Dig_Arr[1][3] ; 6.301 ; 6.415 ; 7.049 ; 7.163 ;
; output_switch ; Dig_Arr[1][4] ; 6.287 ; 6.406 ; 7.035 ; 7.154 ;
; output_switch ; Dig_Arr[1][5] ; 6.955 ; 7.088 ; 7.703 ; 7.836 ;
; output_switch ; Dig_Arr[1][6] ; 7.162 ; 7.027 ; 7.910 ; 7.775 ;
; output_switch ; Dig_Arr[2][0] ; 5.407 ; 5.527 ; 6.061 ; 6.176 ;
; output_switch ; Dig_Arr[2][1] ; 5.372 ; 5.521 ; 6.015 ; 6.198 ;
; output_switch ; Dig_Arr[2][2] ; 5.227 ; 5.351 ; 5.870 ; 5.994 ;
; output_switch ; Dig_Arr[2][3] ; 5.151 ; 5.284 ; 5.799 ; 5.927 ;
; output_switch ; Dig_Arr[2][4] ; 5.061 ; 5.173 ; 5.704 ; 5.821 ;
; output_switch ; Dig_Arr[2][5] ; 5.196 ; 5.315 ; 5.848 ; 5.962 ;
; output_switch ; Dig_Arr[2][6] ; 5.006 ; 4.906 ; 5.649 ; 5.549 ;
; output_switch ; Dig_Arr[3][0] ; 5.805 ; 5.902 ; 6.449 ; 6.546 ;
; output_switch ; Dig_Arr[3][1] ; 5.727 ; 5.803 ; 6.371 ; 6.447 ;
; output_switch ; Dig_Arr[3][2] ; 7.095 ; 7.286 ; 7.739 ; 7.930 ;
; output_switch ; Dig_Arr[3][3] ; 6.008 ; 6.121 ; 6.652 ; 6.765 ;
; output_switch ; Dig_Arr[3][4] ; 6.197 ; 6.196 ; 6.860 ; 6.840 ;
; output_switch ; Dig_Arr[3][5] ; 5.805 ; 5.899 ; 6.449 ; 6.543 ;
; output_switch ; Dig_Arr[3][6] ; 5.984 ; 5.885 ; 6.628 ; 6.529 ;
; output_switch ; Dig_Arr[4][0] ; 5.739 ; 5.883 ; 6.430 ; 6.574 ;
; output_switch ; Dig_Arr[4][1] ; 5.965 ; 6.200 ; 6.653 ; 6.888 ;
; output_switch ; Dig_Arr[4][2] ; 5.473 ; 5.570 ; 6.181 ; 6.258 ;
; output_switch ; Dig_Arr[4][3] ; 5.580 ; 5.680 ; 6.271 ; 6.371 ;
; output_switch ; Dig_Arr[4][4] ; 6.242 ; 6.536 ; 6.930 ; 7.244 ;
; output_switch ; Dig_Arr[4][5] ; 5.489 ; 5.654 ; 6.177 ; 6.362 ;
; output_switch ; Dig_Arr[4][6] ; 6.150 ; 5.955 ; 6.838 ; 6.643 ;
; output_switch ; Dig_Arr[5][0] ; 5.673 ; 5.845 ; 6.353 ; 6.525 ;
; output_switch ; Dig_Arr[5][1] ; 7.061 ; 7.343 ; 7.741 ; 8.024 ;
; output_switch ; Dig_Arr[5][2] ; 5.731 ; 5.892 ; 6.411 ; 6.572 ;
; output_switch ; Dig_Arr[5][3] ; 5.530 ; 5.648 ; 6.210 ; 6.328 ;
; output_switch ; Dig_Arr[5][4] ; 5.696 ; 5.786 ; 6.400 ; 6.466 ;
; output_switch ; Dig_Arr[5][5] ; 5.659 ; 5.754 ; 6.339 ; 6.434 ;
; output_switch ; Dig_Arr[5][6] ; 5.491 ; 5.371 ; 6.171 ; 6.051 ;
; output_switch ; Dig_Arr[6][0] ; 5.516 ; 5.630 ; 6.193 ; 6.307 ;
; output_switch ; Dig_Arr[6][1] ; 5.384 ; 5.488 ; 6.092 ; 6.196 ;
; output_switch ; Dig_Arr[6][2] ; 5.133 ; 5.239 ; 5.841 ; 5.940 ;
; output_switch ; Dig_Arr[6][3] ; 6.157 ; 6.320 ; 6.834 ; 6.997 ;
; output_switch ; Dig_Arr[6][4] ; 5.126 ; 5.181 ; 5.827 ; 5.889 ;
; output_switch ; Dig_Arr[6][5] ; 6.493 ; 6.681 ; 7.170 ; 7.388 ;
; output_switch ; Dig_Arr[6][6] ; 5.575 ; 5.483 ; 6.252 ; 6.160 ;
; output_switch ; Dig_Arr[7][0] ; 5.271 ; 5.365 ; 5.963 ; 6.057 ;
; output_switch ; Dig_Arr[7][1] ; 5.319 ; 5.411 ; 6.011 ; 6.103 ;
; output_switch ; Dig_Arr[7][2] ; 5.498 ; 5.606 ; 6.190 ; 6.298 ;
; output_switch ; Dig_Arr[7][3] ; 5.320 ; 5.413 ; 6.012 ; 6.105 ;
; output_switch ; Dig_Arr[7][4] ; 5.408 ; 5.427 ; 6.064 ; 6.119 ;
; output_switch ; Dig_Arr[7][5] ; 5.062 ; 5.129 ; 5.754 ; 5.821 ;
; output_switch ; Dig_Arr[7][6] ; 5.576 ; 5.447 ; 6.268 ; 6.139 ;
+---------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Dig_Arr[0][0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[0][1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[0][2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[0][3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[0][4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[0][5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[0][6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[1][0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[1][1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[1][2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[1][3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[1][4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[1][5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[1][6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[2][0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[2][1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[2][2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[2][3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[2][4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[2][5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[2][6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[3][0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[3][1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[3][2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[3][3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[3][4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[3][5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[3][6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[4][0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[4][1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[4][2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[4][3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[4][4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[4][5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[4][6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[5][0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[5][1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[5][2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[5][3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[5][4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[5][5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[5][6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[6][0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[6][1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[6][2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[6][3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[6][4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[6][5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[6][6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[7][0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[7][1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[7][2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[7][3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[7][4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[7][5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dig_Arr[7][6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; output_switch           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Dig_Arr[0][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[0][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[0][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[0][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[0][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[0][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[0][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[2][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[2][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[2][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[2][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[2][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[2][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[2][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[3][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[3][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[3][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[3][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[3][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[3][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[3][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[4][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[4][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[4][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[4][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[4][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[4][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[4][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[5][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[5][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[5][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[5][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[5][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[5][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[5][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[6][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[6][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[6][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[6][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[6][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[6][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[6][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[7][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[7][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[7][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[7][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[7][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[7][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[7][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Dig_Arr[0][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[0][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[0][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[0][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[0][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[0][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[0][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[2][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[2][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[2][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[2][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[2][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[2][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[2][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[3][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[3][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[3][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[3][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[3][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[3][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[3][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[4][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[4][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[4][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[4][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[4][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[4][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[4][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[5][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[5][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[5][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[5][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[5][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[5][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[5][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[6][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[6][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[6][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[6][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[6][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[6][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[6][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[7][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[7][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[7][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[7][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[7][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[7][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[7][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Dig_Arr[0][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[0][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Dig_Arr[0][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[0][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[0][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[0][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; Dig_Arr[0][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[1][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[1][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[1][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[1][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[1][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; Dig_Arr[1][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; Dig_Arr[2][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[2][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[2][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[2][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[2][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[2][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[2][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[3][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; Dig_Arr[3][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[3][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Dig_Arr[3][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[3][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[3][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[3][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[4][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[4][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[4][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[4][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[4][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[4][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[4][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[5][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[5][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Dig_Arr[5][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[5][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[5][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[5][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[5][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[6][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[6][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[6][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[6][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[6][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[6][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Dig_Arr[6][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[7][0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[7][1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[7][2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[7][3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[7][4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[7][5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Dig_Arr[7][6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; clk                          ; clk                          ; 1212         ; 0        ; 0        ; 0        ;
; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
; clk                          ; clk                          ; 1212         ; 0        ; 0        ; 0        ;
; clk_divider:cd_dut|clock_out ; clk_divider:cd_dut|clock_out ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 2     ; 2     ;
; Unconstrained Input Port Paths  ; 1233  ; 1233  ;
; Unconstrained Output Ports      ; 56    ; 56    ;
; Unconstrained Output Port Paths ; 57575 ; 57575 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Feb 12 15:38:08 2023
Info: Command: quartus_sta RV32I_SC -c RV32I_SC
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RV32I_SC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_divider:cd_dut|clock_out clk_divider:cd_dut|clock_out
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -20.493
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -20.493          -23062.617 clk_divider:cd_dut|clock_out 
    Info (332119):    -3.332             -86.289 clk 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clk_divider:cd_dut|clock_out 
    Info (332119):     0.539               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.265 clk 
    Info (332119):    -1.285           -1512.445 clk_divider:cd_dut|clock_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -18.858
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -18.858          -21189.229 clk_divider:cd_dut|clock_out 
    Info (332119):    -2.969             -76.696 clk 
Info (332146): Worst-case hold slack is 0.352
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.352               0.000 clk_divider:cd_dut|clock_out 
    Info (332119):     0.481               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -40.265 clk 
    Info (332119):    -1.285           -1512.445 clk_divider:cd_dut|clock_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.034
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.034          -11232.244 clk_divider:cd_dut|clock_out 
    Info (332119):    -1.028             -24.898 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk_divider:cd_dut|clock_out 
    Info (332119):     0.250               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.028 clk 
    Info (332119):    -1.000           -1177.000 clk_divider:cd_dut|clock_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4762 megabytes
    Info: Processing ended: Sun Feb 12 15:38:15 2023
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


