digraph "CFG for '_Z12__embedmat2dPdPxiii' function" {
	label="CFG for '_Z12__embedmat2dPdPxiii' function";

	Node0x4568a40 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%5:\l  %6 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !4\l  %7 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %8 = getelementptr i8, i8 addrspace(4)* %7, i64 4\l  %9 = bitcast i8 addrspace(4)* %8 to i16 addrspace(4)*\l  %10 = load i16, i16 addrspace(4)* %9, align 4, !range !5, !invariant.load !6\l  %11 = zext i16 %10 to i32\l  %12 = getelementptr inbounds i8, i8 addrspace(4)* %7, i64 12\l  %13 = bitcast i8 addrspace(4)* %12 to i32 addrspace(4)*\l  %14 = load i32, i32 addrspace(4)* %13, align 4, !tbaa !7\l  %15 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %16 = udiv i32 %14, %11\l  %17 = mul i32 %16, %11\l  %18 = icmp ugt i32 %14, %17\l  %19 = zext i1 %18 to i32\l  %20 = add i32 %16, %19\l  %21 = tail call i32 @llvm.amdgcn.workgroup.id.y()\l  %22 = mul i32 %20, %21\l  %23 = add i32 %22, %15\l  %24 = mul i32 %23, %11\l  %25 = add i32 %24, %6\l  %26 = mul nsw i32 %3, %2\l  %27 = icmp slt i32 %25, %26\l  br i1 %27, label %28, label %44\l|{<s0>T|<s1>F}}"];
	Node0x4568a40:s0 -> Node0x456b270;
	Node0x4568a40:s1 -> Node0x456b300;
	Node0x456b270 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#b9d0f970",label="{%28:\l28:                                               \l  %29 = icmp eq i32 %4, 0\l  %30 = mul i32 %20, %11\l  %31 = getelementptr inbounds i8, i8 addrspace(4)* %7, i64 16\l  %32 = bitcast i8 addrspace(4)* %31 to i32 addrspace(4)*\l  %33 = load i32, i32 addrspace(4)* %32, align 8, !tbaa !16\l  %34 = getelementptr i8, i8 addrspace(4)* %7, i64 6\l  %35 = bitcast i8 addrspace(4)* %34 to i16 addrspace(4)*\l  %36 = load i16, i16 addrspace(4)* %35, align 2, !range !5, !invariant.load !6\l  %37 = zext i16 %36 to i32\l  %38 = udiv i32 %33, %37\l  %39 = mul i32 %38, %37\l  %40 = icmp ugt i32 %33, %39\l  %41 = zext i1 %40 to i32\l  %42 = add i32 %38, %41\l  %43 = mul i32 %30, %42\l  br label %45\l}"];
	Node0x456b270 -> Node0x456cba0;
	Node0x456b300 [shape=record,color="#3d50c3ff", style=filled, fillcolor="#dedcdb70",label="{%44:\l44:                                               \l  ret void\l}"];
	Node0x456cba0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%45:\l45:                                               \l  %46 = phi i32 [ %25, %28 ], [ %66, %45 ]\l  %47 = sext i32 %46 to i64\l  %48 = getelementptr inbounds double, double addrspace(1)* %0, i64 %47\l  %49 = bitcast double addrspace(1)* %48 to i64 addrspace(1)*\l  %50 = load i64, i64 addrspace(1)* %49, align 8, !tbaa !17, !amdgpu.noclobber\l... !6\l  %51 = and i64 %50, 2147483648\l  %52 = icmp eq i64 %51, 0\l  %53 = and i64 %50, 2147483647\l  %54 = sub nsw i64 0, %53\l  %55 = select i1 %52, i64 %50, i64 %54\l  %56 = sdiv i32 %46, %2\l  %57 = add nsw i32 %56, 1\l  %58 = sub i32 %3, %56\l  %59 = select i1 %29, i32 %57, i32 %58\l  %60 = shl i64 %55, 32\l  %61 = ashr exact i64 %60, 32\l  %62 = zext i32 %59 to i64\l  %63 = shl nuw i64 %62, 32\l  %64 = add nsw i64 %63, %61\l  %65 = getelementptr inbounds i64, i64 addrspace(1)* %1, i64 %47\l  store i64 %64, i64 addrspace(1)* %65, align 8, !tbaa !21\l  %66 = add i32 %43, %46\l  %67 = icmp slt i32 %66, %26\l  br i1 %67, label %45, label %44, !llvm.loop !23\l|{<s0>T|<s1>F}}"];
	Node0x456cba0:s0 -> Node0x456cba0;
	Node0x456cba0:s1 -> Node0x456b300;
}
