Fitter report for cpu0
Mon Jun 06 15:48:01 2011
Version 5.1 Build 176 10/26/2005 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Interconnect Usage Summary
 21. LAB Logic Elements
 22. LAB-wide Signals
 23. LAB Signals Sourced
 24. LAB Signals Sourced Out
 25. LAB Distinct Inputs
 26. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Mon Jun 06 15:48:00 2011    ;
; Quartus II Version                 ; 5.1 Build 176 10/26/2005 SJ Full Version ;
; Revision Name                      ; cpu0                                     ;
; Top-level Entity Name              ; cpu0                                     ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C20Q240C8                             ;
; Timing Models                      ; Preliminary                              ;
; Total logic elements               ; 1,020 / 18,752 ( 5 % )                   ;
; Total registers                    ; 328                                      ;
; Total pins                         ; 77 / 142 ( 54 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                           ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                        ;
+------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                               ; Setting                        ; Default Value                  ;
+------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                               ; EP2C20Q240C8                   ;                                ;
; SignalProbe signals routed during normal compilation ; Off                            ; Off                            ;
; Use smart compilation                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                     ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                          ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                             ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                 ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                          ; Off                            ; Off                            ;
; PowerPlay Power Optimization                         ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                      ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing           ; On                             ; On                             ;
; Limit to One Fitting Attempt                         ; Off                            ; Off                            ;
; Final Placement Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations          ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                        ; 1                              ; 1                              ;
; PCI I/O                                              ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                            ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                   ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix II/Cyclone II       ; Auto                           ; Auto                           ;
; Auto Delay Chains                                    ; On                             ; On                             ;
; Auto Merge PLLs                                      ; On                             ; On                             ;
; Fitter Effort                                        ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                      ; Normal                         ; Normal                         ;
; Auto Global Clock                                    ; On                             ; On                             ;
; Auto Global Register Control Signals                 ; On                             ; On                             ;
+------------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Reserve nCEO pin after configuration         ; As output driving ground ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in D:/cpu_zhao/设计与实践/cpu程序/cpu0.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/cpu_zhao/设计与实践/cpu程序/cpu0.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,020 / 18,752 ( 5 % ) ;
;     -- Combinational with no register       ; 692                    ;
;     -- Register only                        ; 14                     ;
;     -- Combinational with a register        ; 314                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 766                    ;
;     -- 3 input functions                    ; 148                    ;
;     -- <=2 input functions                  ; 92                     ;
;     -- Register only                        ; 14                     ;
;         -- Combinational cells for routing  ; 14                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 945                    ;
;     -- arithmetic mode                      ; 61                     ;
;                                             ;                        ;
; Total registers                             ; 328 / 18,752 ( 2 % )   ;
; Total LABs                                  ; 77 / 1,172 ( 7 % )     ;
; User inserted logic elements                ; 0                      ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 77 / 142 ( 54 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )         ;
; Global signals                              ; 6                      ;
; M4Ks                                        ; 0 / 52 ( 0 % )         ;
; Total memory bits                           ; 0 / 239,616 ( 0 % )    ;
; Total RAM block bits                        ; 0 / 239,616 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )         ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global clocks                               ; 6 / 16 ( 38 % )        ;
; Maximum fan-out node                        ; reset~clkctrl          ;
; Maximum fan-out                             ; 328                    ;
; Highest non-global fan-out signal           ; reg_sel[1]             ;
; Highest non-global fan-out                  ; 93                     ;
; Total fan-out                               ; 5112                   ;
; Average fan-out                             ; 3.56                   ;
+---------------------------------------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk        ; 95    ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reg_sel[0] ; 113   ; 7        ; 46           ; 0            ; 3           ; 83                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reg_sel[1] ; 114   ; 7        ; 46           ; 0            ; 2           ; 93                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reg_sel[2] ; 116   ; 7        ; 48           ; 0            ; 3           ; 93                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reg_sel[3] ; 117   ; 7        ; 48           ; 0            ; 2           ; 90                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; reset      ; 94    ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; sel[0]     ; 88    ; 8        ; 24           ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; sel[1]     ; 90    ; 8        ; 24           ; 0            ; 0           ; 24                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; address_bus[0]  ; 51    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; address_bus[10] ; 37    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; address_bus[11] ; 21    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; address_bus[12] ; 20    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; address_bus[13] ; 18    ; 2        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; address_bus[14] ; 16    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; address_bus[15] ; 15    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; address_bus[1]  ; 50    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; address_bus[2]  ; 49    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; address_bus[3]  ; 47    ; 1        ; 0            ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; address_bus[4]  ; 46    ; 1        ; 0            ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; address_bus[5]  ; 44    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; address_bus[6]  ; 42    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; address_bus[7]  ; 41    ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; address_bus[8]  ; 39    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; address_bus[9]  ; 38    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; c               ; 208   ; 4        ; 26           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; reg3[0]         ; 157   ; 5        ; 50           ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg3[10]        ; 171   ; 5        ; 50           ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg3[11]        ; 174   ; 5        ; 50           ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg3[12]        ; 175   ; 5        ; 50           ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg3[13]        ; 177   ; 5        ; 50           ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg3[14]        ; 178   ; 5        ; 50           ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg3[15]        ; 173   ; 5        ; 50           ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg3[1]         ; 159   ; 5        ; 50           ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg3[2]         ; 161   ; 5        ; 50           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg3[3]         ; 162   ; 5        ; 50           ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg3[4]         ; 164   ; 5        ; 50           ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg3[5]         ; 165   ; 5        ; 50           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg3[6]         ; 166   ; 5        ; 50           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg3[7]         ; 167   ; 5        ; 50           ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg3[8]         ; 168   ; 5        ; 50           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg3[9]         ; 170   ; 5        ; 50           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[0]     ; 87    ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[10]    ; 67    ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[11]    ; 66    ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[12]    ; 65    ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[13]    ; 64    ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[14]    ; 58    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[15]    ; 57    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[1]     ; 86    ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[2]     ; 84    ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[3]     ; 80    ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[4]     ; 79    ; 8        ; 13           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[5]     ; 78    ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[6]     ; 73    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[7]     ; 72    ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[8]     ; 70    ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; reg_data[9]     ; 68    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; s               ; 136   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; v               ; 128   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; wr              ; 6     ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; z               ; 130   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                           ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; data_bus[0]  ; 238   ; 3        ; 1            ; 27           ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data_bus[10] ; 226   ; 3        ; 9            ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data_bus[11] ; 223   ; 3        ; 13           ; 27           ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data_bus[12] ; 222   ; 3        ; 13           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data_bus[13] ; 218   ; 3        ; 18           ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data_bus[14] ; 216   ; 3        ; 22           ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data_bus[15] ; 214   ; 3        ; 22           ; 27           ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data_bus[1]  ; 237   ; 3        ; 1            ; 27           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data_bus[2]  ; 236   ; 3        ; 1            ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data_bus[3]  ; 235   ; 3        ; 1            ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data_bus[4]  ; 234   ; 3        ; 3            ; 27           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data_bus[5]  ; 233   ; 3        ; 3            ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data_bus[6]  ; 232   ; 3        ; 5            ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data_bus[7]  ; 231   ; 3        ; 7            ; 27           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data_bus[8]  ; 230   ; 3        ; 7            ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
; data_bus[9]  ; 228   ; 3        ; 9            ; 27           ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; 0 pF ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 13 / 19 ( 68 % ) ; 3.3V          ; --           ;
; 2        ; 8 / 16 ( 50 % )  ; 3.3V          ; --           ;
; 3        ; 16 / 18 ( 89 % ) ; 3.3V          ; --           ;
; 4        ; 1 / 17 ( 6 % )   ; 3.3V          ; --           ;
; 5        ; 16 / 20 ( 80 % ) ; 3.3V          ; --           ;
; 6        ; 4 / 18 ( 22 % )  ; 3.3V          ; --           ;
; 7        ; 6 / 16 ( 38 % )  ; 3.3V          ; --           ;
; 8        ; 16 / 18 ( 89 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ;            ;          ; GNDG_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 2        ;            ;          ; VCCD_PLL3                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 3        ;            ;          ; GNDD_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 4        ; 0          ; 2        ; +~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 5        ; 1          ; 2        ; +~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 6        ; 2          ; 2        ; wr                                        ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 3          ; 2        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 4          ; 2        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 5          ; 2        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 11       ; 10         ; 2        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 18         ; 2        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 19         ; 2        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 20         ; 2        ; address_bus[15]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 21         ; 2        ; address_bus[14]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 27         ; 2        ; address_bus[13]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ; 2        ; VCCIO2                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 20       ; 29         ; 2        ; address_bus[12]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 21       ; 30         ; 2        ; address_bus[11]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 31         ; 2        ; #TDI                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 32         ; 2        ; #TCK                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 24       ; 33         ; 2        ; #TMS                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 25       ; 34         ; 2        ; #TDO                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 35         ; 2        ; ^DCLK                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 36         ; 2        ; ^DATA0                                    ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 29       ; 37         ; 2        ; ^nCE                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 30       ; 38         ; 2        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 31       ; 39         ; 2        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 40         ; 2        ; ^nCONFIG                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 41         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 35       ; 42         ; 1        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 36       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 37       ; 43         ; 1        ; address_bus[10]                           ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 38       ; 44         ; 1        ; address_bus[9]                            ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 39       ; 45         ; 1        ; address_bus[8]                            ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 41       ; 46         ; 1        ; address_bus[7]                            ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 42       ; 47         ; 1        ; address_bus[6]                            ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 43       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 44       ; 50         ; 1        ; address_bus[5]                            ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ; 61         ; 1        ; address_bus[4]                            ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 47       ; 62         ; 1        ; address_bus[3]                            ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 48       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 70         ; 1        ; address_bus[2]                            ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 50       ; 71         ; 1        ; address_bus[1]                            ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 51       ; 72         ; 1        ; address_bus[0]                            ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 52       ; 73         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 53       ;            ; 1        ; VCCIO1                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 54       ; 77         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 78         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 79         ; 1        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 57       ; 80         ; 1        ; reg_data[15]                              ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 58       ; 81         ; 1        ; reg_data[14]                              ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 59       ;            ;          ; GNDD_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 60       ;            ;          ; VCCD_PLL1                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 61       ;            ;          ; GNDG_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCA_PLL1                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GNDA_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 82         ; 8        ; reg_data[13]                              ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 84         ; 8        ; reg_data[12]                              ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 85         ; 8        ; reg_data[11]                              ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 86         ; 8        ; reg_data[10]                              ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 87         ; 8        ; reg_data[9]                               ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 70       ; 88         ; 8        ; reg_data[8]                               ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ; 89         ; 8        ; reg_data[7]                               ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 93         ; 8        ; reg_data[6]                               ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 74       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 75       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 76       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 77       ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ; 104        ; 8        ; reg_data[5]                               ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 79       ; 106        ; 8        ; reg_data[4]                               ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 80       ; 107        ; 8        ; reg_data[3]                               ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 83       ;            ; 8        ; VCCIO8                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 112        ; 8        ; reg_data[2]                               ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 113        ; 8        ; reg_data[1]                               ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 114        ; 8        ; reg_data[0]                               ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 121        ; 8        ; sel[0]                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ; 122        ; 8        ; sel[1]                                    ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 91       ; 123        ; 8        ; GND+                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 92       ; 124        ; 8        ; GND+                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 93       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 94       ; 125        ; 7        ; reset                                     ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 126        ; 7        ; clk                                       ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ; 127        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 128        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 100      ; 133        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 102      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 103      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 104      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 105      ; 143        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 106      ; 144        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 109      ; 152        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 153        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 154        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 113      ; 157        ; 7        ; reg_sel[0]                                ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 158        ; 7        ; reg_sel[1]                                ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ; 7        ; VCCIO7                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 116      ; 161        ; 7        ; reg_sel[2]                                ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 117      ; 162        ; 7        ; reg_sel[3]                                ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 118      ; 163        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 164        ; 7        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ;            ;          ; GNDA_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 121      ;            ;          ; VCCA_PLL4                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 122      ;            ;          ; GNDG_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; VCCD_PLL4                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GNDD_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 165        ; 6        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 166        ; 6        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 167        ; 6        ; *~LVDS91p/nCEO~ / GND*                    ; output ; LVTTL        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 128      ; 170        ; 6        ; v                                         ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ;            ; 6        ; VCCIO6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 130      ; 171        ; 6        ; z                                         ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 131      ; 172        ; 6        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 173        ; 6        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 134      ; 176        ; 6        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 177        ; 6        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ; 182        ; 6        ; s                                         ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 137      ; 183        ; 6        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 139      ; 192        ; 6        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ; 193        ; 6        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 141      ; 194        ; 6        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ;            ; 6        ; VCCIO6                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 143      ; 195        ; 6        ; ^nSTATUS                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 144      ; 196        ; 6        ; ^CONF_DONE                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 145      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 197        ; 6        ; ^MSEL1                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 198        ; 6        ; ^MSEL0                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 149      ; 201        ; 6        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 150      ; 202        ; 6        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 151      ; 203        ; 6        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 152      ; 204        ; 6        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 153      ; 205        ; 5        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 154      ; 206        ; 5        ; GND+                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 155      ; 207        ; 5        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 156      ; 208        ; 5        ; GND*                                      ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 157      ; 209        ; 5        ; reg3[0]                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 158      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 159      ; 210        ; 5        ; reg3[1]                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 160      ;            ; 5        ; VCCIO5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 161      ; 211        ; 5        ; reg3[2]                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 162      ; 212        ; 5        ; reg3[3]                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 163      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 164      ; 215        ; 5        ; reg3[4]                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 165      ; 216        ; 5        ; reg3[5]                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 166      ; 217        ; 5        ; reg3[6]                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 167      ; 218        ; 5        ; reg3[7]                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 168      ; 219        ; 5        ; reg3[8]                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 169      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 170      ; 223        ; 5        ; reg3[9]                                   ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 171      ; 224        ; 5        ; reg3[10]                                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 172      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 173      ; 233        ; 5        ; reg3[15]                                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 174      ; 236        ; 5        ; reg3[11]                                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 175      ; 237        ; 5        ; reg3[12]                                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 176      ;            ; 5        ; VCCIO5                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 177      ; 242        ; 5        ; reg3[13]                                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 178      ; 243        ; 5        ; reg3[14]                                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 179      ;            ;          ; GNDD_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 180      ;            ;          ; VCCD_PLL2                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 181      ;            ;          ; GNDG_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 182      ;            ;          ; VCCA_PLL2                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 183      ;            ;          ; GNDA_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 184      ; 244        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 185      ; 245        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ; 246        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 187      ; 247        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 248        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 249        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 191      ; 250        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 251        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 193      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 194      ; 254        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 195      ; 259        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 197      ; 260        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 199      ; 264        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 265        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 202      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 203      ; 275        ; 4        ; GND*                                      ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 205      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 206      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 207      ;            ; 4        ; VCCIO4                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 208      ; 281        ; 4        ; c                                         ; output ; LVTTL        ;         ; Column I/O ; N               ; no       ; Off          ;
; 209      ; 282        ; 4        ; GND+                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 210      ; 283        ; 4        ; GND+                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 212      ; 284        ; 3        ; GND+                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 213      ; 285        ; 3        ; GND+                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 214      ; 286        ; 3        ; data_bus[15]                              ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 215      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 216      ; 287        ; 3        ; data_bus[14]                              ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 217      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 218      ; 296        ; 3        ; data_bus[13]                              ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 219      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 220      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 221      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 222      ; 303        ; 3        ; data_bus[12]                              ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 223      ; 304        ; 3        ; data_bus[11]                              ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 224      ;            ;          ; VCCINT                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 225      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 226      ; 311        ; 3        ; data_bus[10]                              ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 227      ;            ;          ; GND                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 228      ; 312        ; 3        ; data_bus[9]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 229      ;            ; 3        ; VCCIO3                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 230      ; 313        ; 3        ; data_bus[8]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 231      ; 315        ; 3        ; data_bus[7]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 232      ; 316        ; 3        ; data_bus[6]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 233      ; 319        ; 3        ; data_bus[5]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 234      ; 320        ; 3        ; data_bus[4]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 235      ; 323        ; 3        ; data_bus[3]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 236      ; 324        ; 3        ; data_bus[2]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 237      ; 325        ; 3        ; data_bus[1]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 238      ; 326        ; 3        ; data_bus[0]                               ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 239      ;            ;          ; GNDA_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 240      ;            ;          ; VCCA_PLL3                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; LVTTL                            ; 0 pF  ; Not Available                      ;
; LVCMOS                           ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                         ;
+----------------------------+-------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name    ;
+----------------------------+-------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------+
; |cpu0                      ; 1020 (4)    ; 1006 (5)          ; 328 (0)      ; 0           ; 0            ; 0       ; 0         ; 77   ; 0            ; |cpu0                  ;
;    |alu:inst|              ; 171 (171)   ; 171 (171)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|alu:inst         ;
;    |ar:inst9|              ; 29 (29)     ; 16 (16)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|ar:inst9         ;
;    |bus_mux:inst28|        ; 340 (340)   ; 340 (340)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|bus_mux:inst28   ;
;    |controller:inst8|      ; 142 (142)   ; 142 (142)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|controller:inst8 ;
;    |flag_reg:inst2|        ; 8 (8)       ; 5 (5)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|flag_reg:inst2   ;
;    |ir:inst7|              ; 17 (17)     ; 1 (1)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|ir:inst7         ;
;    |pc:inst10|             ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|pc:inst10        ;
;    |reg:inst12|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst12       ;
;    |reg:inst13|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst13       ;
;    |reg:inst14|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst14       ;
;    |reg:inst15|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst15       ;
;    |reg:inst16|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst16       ;
;    |reg:inst17|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst17       ;
;    |reg:inst18|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst18       ;
;    |reg:inst19|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst19       ;
;    |reg:inst20|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst20       ;
;    |reg:inst21|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst21       ;
;    |reg:inst22|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst22       ;
;    |reg:inst23|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst23       ;
;    |reg:inst24|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst24       ;
;    |reg:inst25|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst25       ;
;    |reg:inst26|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst26       ;
;    |reg:inst30|            ; 16 (16)     ; 0 (0)             ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg:inst30       ;
;    |reg_mux:inst27|        ; 32 (32)     ; 32 (32)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg_mux:inst27   ;
;    |reg_out:inst33|        ; 285 (285)   ; 285 (285)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg_out:inst33   ;
;    |reg_testa:inst1|       ; 14 (14)     ; 1 (1)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|reg_testa:inst1  ;
;    |t1:inst31|             ; 1 (1)       ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|t1:inst31        ;
;    |timer:inst6|           ; 8 (8)       ; 7 (7)             ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |cpu0|timer:inst6      ;
+----------------------------+-------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; reg_sel[3]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; reg_sel[1]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; reg_sel[2]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; sel[0]          ; Input    ; 6             ; 6             ; --                    ; --  ;
; sel[1]          ; Input    ; 6             ; 6             ; --                    ; --  ;
; reg_sel[0]      ; Input    ; 6             ; 6             ; --                    ; --  ;
; clk             ; Input    ; 0             ; 0             ; --                    ; --  ;
; reset           ; Input    ; 0             ; 0             ; --                    ; --  ;
; wr              ; Output   ; --            ; --            ; --                    ; --  ;
; c               ; Output   ; --            ; --            ; --                    ; --  ;
; z               ; Output   ; --            ; --            ; --                    ; --  ;
; v               ; Output   ; --            ; --            ; --                    ; --  ;
; s               ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[15] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[14] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[13] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[12] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[11] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[10] ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; address_bus[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[15]        ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[14]        ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[13]        ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[12]        ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[11]        ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[10]        ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[9]         ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[8]         ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; reg3[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; reg_data[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; data_bus[15]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data_bus[14]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data_bus[13]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data_bus[12]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data_bus[11]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data_bus[10]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data_bus[9]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data_bus[8]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data_bus[7]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data_bus[6]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data_bus[5]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data_bus[4]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data_bus[3]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data_bus[2]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data_bus[1]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; data_bus[0]     ; Bidir    ; 6             ; 6             ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                        ;
+-----------------------------------------+-------------------+---------+
; Source Pin / Fanout                     ; Pad To Core Index ; Setting ;
+-----------------------------------------+-------------------+---------+
; reg_sel[3]                              ;                   ;         ;
;      - reg_out:inst33|reg_data[15]~3063 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3067 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3070 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3071 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3073 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3074 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3075 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3076 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3078 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3083 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3085  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3095 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3097 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3098 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3099 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3102 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3105 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3107 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3113 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3114 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3115 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3117 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3118 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3120 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3124 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3130 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3132 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3133 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3134 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3135 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3137 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3141 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3144 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3151 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3154 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3157 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3163 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3165 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3166 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3167 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3168 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3170 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3174  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3180  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3182  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3184  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3187  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3191  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3197  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3199  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3201  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3204  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3205  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3208  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3214  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3216  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3218  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3221  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3225  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3227  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3239  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3242  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3244  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3250  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3252  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3253  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3254  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3257  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3258  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3261  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3273  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3278  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3284  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3286  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3287  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3288  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3289  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3291  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3295  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3307  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3310  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3312  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3318  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3320  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3321  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3322  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3325  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3326  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3329  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3341  ; 0                 ; 6       ;
; reg_sel[1]                              ;                   ;         ;
;      - reg_out:inst33|reg_data[15]~3063 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3065 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3068 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3077 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3080 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3083 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3084  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3086  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3088  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3089  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3101 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3104 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3107 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3119 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3124 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3136 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3139 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3141 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3142 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3143 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3145 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3147 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3148 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3149 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3152 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3153 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3157 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3163 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3164 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3165 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3167 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3170 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3171 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3174  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3186  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3191  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3197  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3198  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3199  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3200  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3201  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3202  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3204  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3208  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3220  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3225  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3228  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3229  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3233  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3235  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3237  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3240  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3244  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3245  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3246  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3247  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3256  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3261  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3262  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3263  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3267  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3269  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3271  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3274  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3278  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3279  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3280  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3281  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3290  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3293  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3295  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3296  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3297  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3301  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3303  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3304  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3305  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3308  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3309  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3312  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3313  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3314  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3315  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3324  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3329  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3330  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3331  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3335  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3337  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3338  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3339  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3340  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3342  ; 0                 ; 6       ;
; reg_sel[2]                              ;                   ;         ;
;      - reg_out:inst33|reg_data[15]~3063 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3065 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3070 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3071 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3072 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3073 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3075 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3078 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3079 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3083 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3084  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3086  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3088  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3089  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3095 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3096 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3097 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3099 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3100 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3102 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3103 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3107 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3113 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3115 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3116 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3117 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3120 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3121 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3124 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3130 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3131 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3132 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3134 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3137 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3138 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3141 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3144 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3151 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3157 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3169 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3172 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3174  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3180  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3181  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3182  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3183  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3184  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3185  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3187  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3188  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3191  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3203  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3208  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3214  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3215  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3216  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3217  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3218  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3219  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3221  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3222  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3225  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3226  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3239  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3244  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3250  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3251  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3252  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3254  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3255  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3257  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3261  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3273  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3276  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3278  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3284  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3285  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3286  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3288  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3291  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3292  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3295  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3307  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3312  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3318  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3319  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3320  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3322  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3323  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3325  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3329  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3341  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3344  ; 0                 ; 6       ;
; sel[0]                                  ;                   ;         ;
;      - reg_out:inst33|reg_data[15]~3064 ; 1                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3066 ; 1                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3094 ; 1                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3105 ; 1                 ; 6       ;
; sel[1]                                  ;                   ;         ;
;      - reg_out:inst33|reg_data[15]~3064 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3066 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3081 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3084  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3085  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3092 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3094 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3105 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3111 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3128 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3155 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3161 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3178  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3195  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3212  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3226  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3227  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3231  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3248  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3265  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3282  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3299  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3316  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3333  ; 0                 ; 6       ;
; reg_sel[0]                              ;                   ;         ;
;      - reg_out:inst33|reg_data[15]~3066 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3068 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3069 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[15]~3077 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3084  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3087 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3089  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[14]~3101 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3108 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3119 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[13]~3122 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3125 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[12]~3136 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3142 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3145 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3146 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3147 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3149 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3150 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[11]~3152 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3158 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[10]~3169 ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3175  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3186  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[9]~3189  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3192  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3203  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[8]~3206  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3209  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3220  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[7]~3223  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3226  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3228  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3229  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3230  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3233  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3234  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3235  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3236  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3237  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3238  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3240  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[6]~3241  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3245  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3246  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3256  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[5]~3259  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3262  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3263  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3264  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3267  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3268  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3269  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3270  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3271  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3272  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3274  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[4]~3275  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3279  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3280  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[3]~3290  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3296  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3297  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3298  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3301  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3302  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3303  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3305  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3306  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[2]~3308  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3313  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3314  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3324  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[1]~3327  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3330  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3331  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3332  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3335  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3336  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3337  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3339  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3342  ; 0                 ; 6       ;
;      - reg_out:inst33|reg_data[0]~3343  ; 0                 ; 6       ;
; clk                                     ;                   ;         ;
; reset                                   ;                   ;         ;
; data_bus[15]                            ;                   ;         ;
;      - ir:inst7|q[15]                   ; 0                 ; 6       ;
;      - alu:inst|add~3705                ; 0                 ; 6       ;
;      - timer:inst6|state~41             ; 0                 ; 6       ;
;      - timer:inst6|state~42             ; 0                 ; 6       ;
; data_bus[14]                            ;                   ;         ;
;      - alu:inst|add~3709                ; 1                 ; 6       ;
;      - ir:inst7|q[14]                   ; 1                 ; 6       ;
; data_bus[13]                            ;                   ;         ;
;      - alu:inst|add~3712                ; 0                 ; 6       ;
;      - ir:inst7|q[13]                   ; 0                 ; 6       ;
; data_bus[12]                            ;                   ;         ;
;      - alu:inst|add~3715                ; 1                 ; 6       ;
;      - ir:inst7|q[12]                   ; 1                 ; 6       ;
; data_bus[11]                            ;                   ;         ;
;      - alu:inst|add~3718                ; 0                 ; 6       ;
;      - ir:inst7|q[11]                   ; 0                 ; 6       ;
; data_bus[10]                            ;                   ;         ;
;      - alu:inst|add~3721                ; 1                 ; 6       ;
;      - ir:inst7|q[10]                   ; 1                 ; 6       ;
; data_bus[9]                             ;                   ;         ;
;      - alu:inst|add~3724                ; 0                 ; 6       ;
;      - ir:inst7|q[9]                    ; 0                 ; 6       ;
; data_bus[8]                             ;                   ;         ;
;      - alu:inst|add~3727                ; 1                 ; 6       ;
;      - ir:inst7|q[8]                    ; 1                 ; 6       ;
; data_bus[7]                             ;                   ;         ;
;      - alu:inst|add~3730                ; 0                 ; 6       ;
;      - ir:inst7|q[7]                    ; 0                 ; 6       ;
; data_bus[6]                             ;                   ;         ;
;      - alu:inst|add~3733                ; 0                 ; 6       ;
;      - ir:inst7|q[6]                    ; 0                 ; 6       ;
; data_bus[5]                             ;                   ;         ;
;      - alu:inst|add~3736                ; 0                 ; 6       ;
;      - ir:inst7|q[5]                    ; 0                 ; 6       ;
; data_bus[4]                             ;                   ;         ;
;      - alu:inst|add~3739                ; 0                 ; 6       ;
;      - ir:inst7|q[4]                    ; 0                 ; 6       ;
; data_bus[3]                             ;                   ;         ;
;      - alu:inst|add~3742                ; 0                 ; 6       ;
;      - ir:inst7|q[3]                    ; 0                 ; 6       ;
; data_bus[2]                             ;                   ;         ;
;      - alu:inst|add~3745                ; 1                 ; 6       ;
;      - ir:inst7|q[2]                    ; 1                 ; 6       ;
; data_bus[1]                             ;                   ;         ;
;      - alu:inst|add~3748                ; 1                 ; 6       ;
;      - ir:inst7|q[1]                    ; 1                 ; 6       ;
;      - alu:inst|add~3788                ; 1                 ; 6       ;
; data_bus[0]                             ;                   ;         ;
;      - alu:inst|add~3751                ; 1                 ; 6       ;
;      - ir:inst7|q[0]                    ; 1                 ; 6       ;
+-----------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                           ;
+-----------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                        ; Location           ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; clk                         ; PIN_95             ; 328     ; Clock         ; yes    ; Global clock         ; GCLK14           ; --                        ;
; controller:inst8|en_pc~1207 ; LCCOMB_X23_Y11_N8  ; 17      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; controller:inst8|rec[0]     ; LCCOMB_X24_Y16_N12 ; 19      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; controller:inst8|rec[1]     ; LCCOMB_X24_Y16_N24 ; 19      ; Sync. load    ; no     ; --                   ; --               ; --                        ;
; controller:inst8|wr         ; LCCOMB_X25_Y12_N20 ; 18      ; Output enable ; no     ; --                   ; --               ; --                        ;
; flag_reg:inst2|Mux~870      ; LCCOMB_X24_Y11_N20 ; 3       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; ir:inst7|Mux~135            ; LCCOMB_X21_Y16_N26 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_0~10      ; LCCOMB_X25_Y16_N4  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_1~10      ; LCCOMB_X27_Y19_N4  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_2~10      ; LCCOMB_X27_Y19_N22 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_3~10      ; LCCOMB_X24_Y16_N0  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_4~10      ; LCCOMB_X26_Y17_N0  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_5~10      ; LCCOMB_X27_Y19_N14 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_6~10      ; LCCOMB_X20_Y15_N0  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_7~10      ; LCCOMB_X20_Y15_N14 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_8~10      ; LCCOMB_X26_Y17_N6  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_9~10      ; LCCOMB_X27_Y19_N24 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_a~10      ; LCCOMB_X27_Y19_N8  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_b~10      ; LCCOMB_X22_Y16_N10 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_c~10      ; LCCOMB_X25_Y16_N26 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_d~10      ; LCCOMB_X27_Y19_N20 ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_e~10      ; LCCOMB_X20_Y15_N8  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reg_mux:inst27|en_f~10      ; LCCOMB_X24_Y16_N8  ; 16      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; reset                       ; PIN_94             ; 328     ; Async. clear  ; yes    ; Global clock         ; GCLK13           ; --                        ;
+-----------------------------+--------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                     ;
+----------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                       ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; clk                        ; PIN_95             ; 328     ; Global clock         ; GCLK14           ; --                        ;
; controller:inst8|Mux~38254 ; LCCOMB_X22_Y12_N0  ; 5       ; Global clock         ; GCLK0            ; --                        ;
; controller:inst8|Mux~38282 ; LCCOMB_X25_Y11_N22 ; 2       ; Global clock         ; GCLK12           ; --                        ;
; controller:inst8|Mux~38290 ; LCCOMB_X25_Y12_N8  ; 2       ; Global clock         ; GCLK15           ; --                        ;
; controller:inst8|Mux~38300 ; LCCOMB_X22_Y12_N8  ; 21      ; Global clock         ; GCLK2            ; --                        ;
; reset                      ; PIN_94             ; 328     ; Global clock         ; GCLK13           ; --                        ;
+----------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------+
; Non-Global High Fan-Out Signals        ;
+------------------------------+---------+
; Name                         ; Fan-Out ;
+------------------------------+---------+
; reg_sel[2]                   ; 93      ;
; reg_sel[1]                   ; 93      ;
; reg_sel[3]                   ; 90      ;
; reg_sel[0]                   ; 83      ;
; controller:inst8|dest_reg[1] ; 77      ;
; controller:inst8|dest_reg[0] ; 77      ;
; controller:inst8|dest_reg[3] ; 77      ;
; controller:inst8|dest_reg[2] ; 77      ;
; controller:inst8|sour_reg[1] ; 61      ;
; controller:inst8|sour_reg[0] ; 61      ;
; controller:inst8|sour_reg[3] ; 61      ;
; controller:inst8|sour_reg[2] ; 61      ;
; controller:inst8|alu_func[0] ; 42      ;
; ir:inst7|q[14]               ; 29      ;
; ir:inst7|q[10]               ; 28      ;
; ir:inst7|q[11]               ; 28      ;
; ir:inst7|q[9]                ; 27      ;
; sel[1]                       ; 24      ;
; ir:inst7|q[8]                ; 23      ;
; alu:inst|alu_out[15]~5367    ; 23      ;
; alu:inst|alu_out[0]~5413     ; 21      ;
; ar:inst9|q[1]~63             ; 21      ;
; ar:inst9|q[2]~62             ; 21      ;
; ar:inst9|q[3]~61             ; 21      ;
; ar:inst9|q[4]~60             ; 21      ;
; ar:inst9|q[5]~59             ; 21      ;
; ar:inst9|q[6]~58             ; 21      ;
; ar:inst9|q[7]~57             ; 21      ;
; ar:inst9|q[8]~56             ; 21      ;
; ar:inst9|q[9]~55             ; 21      ;
; ar:inst9|q[10]~54            ; 21      ;
; ar:inst9|q[11]~53            ; 21      ;
; ar:inst9|q[12]~52            ; 21      ;
; ar:inst9|q[13]~51            ; 21      ;
; ar:inst9|q[14]~50            ; 21      ;
; timer:inst6|output[2]        ; 20      ;
; controller:inst8|rec[0]      ; 19      ;
; controller:inst8|rec[1]      ; 19      ;
; controller:inst8|offset[7]   ; 19      ;
; ir:inst7|q[12]               ; 19      ;
; controller:inst8|wr          ; 18      ;
; controller:inst8|en_pc~1207  ; 17      ;
; controller:inst8|en_reg~793  ; 17      ;
; alu:inst|add~3704            ; 17      ;
; reg_mux:inst27|en_f~10       ; 16      ;
; reg_mux:inst27|en_3~10       ; 16      ;
; reg_mux:inst27|en_7~10       ; 16      ;
; reg_mux:inst27|en_b~10       ; 16      ;
; reg_mux:inst27|en_c~10       ; 16      ;
; reg_mux:inst27|en_0~10       ; 16      ;
+------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 2,288 / 54,004 ( 4 % ) ;
; C16 interconnects          ; 83 / 2,100 ( 4 % )     ;
; C4 interconnects           ; 1,842 / 36,000 ( 5 % ) ;
; Direct links               ; 140 / 54,004 ( < 1 % ) ;
; Global clocks              ; 6 / 16 ( 38 % )        ;
; Local interconnects        ; 561 / 18,752 ( 3 % )   ;
; R24 interconnects          ; 69 / 1,900 ( 4 % )     ;
; R4 interconnects           ; 2,191 / 46,920 ( 5 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.25) ; Number of LABs  (Total = 77) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 3                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 5                            ;
; 11                                          ; 8                            ;
; 12                                          ; 5                            ;
; 13                                          ; 7                            ;
; 14                                          ; 4                            ;
; 15                                          ; 6                            ;
; 16                                          ; 35                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.69) ; Number of LABs  (Total = 77) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 70                           ;
; 1 Clock                            ; 70                           ;
; 1 Clock enable                     ; 12                           ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 51                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.10) ; Number of LABs  (Total = 77) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 3                            ;
; 15                                           ; 2                            ;
; 16                                           ; 7                            ;
; 17                                           ; 9                            ;
; 18                                           ; 19                           ;
; 19                                           ; 7                            ;
; 20                                           ; 7                            ;
; 21                                           ; 4                            ;
; 22                                           ; 6                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.96) ; Number of LABs  (Total = 77) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 4                            ;
; 2                                                ; 1                            ;
; 3                                                ; 1                            ;
; 4                                                ; 4                            ;
; 5                                                ; 2                            ;
; 6                                                ; 6                            ;
; 7                                                ; 5                            ;
; 8                                                ; 5                            ;
; 9                                                ; 3                            ;
; 10                                               ; 8                            ;
; 11                                               ; 6                            ;
; 12                                               ; 5                            ;
; 13                                               ; 2                            ;
; 14                                               ; 2                            ;
; 15                                               ; 6                            ;
; 16                                               ; 4                            ;
; 17                                               ; 1                            ;
; 18                                               ; 3                            ;
; 19                                               ; 2                            ;
; 20                                               ; 3                            ;
; 21                                               ; 2                            ;
; 22                                               ; 1                            ;
; 23                                               ; 0                            ;
; 24                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 28.27) ; Number of LABs  (Total = 77) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 6                            ;
; 31                                           ; 15                           ;
; 32                                           ; 38                           ;
; 33                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 5.1 Build 176 10/26/2005 SJ Full Version
    Info: Processing started: Mon Jun 06 15:47:38 2011
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off cpu0 -c cpu0
Info: Selected device EP2C20Q240C8 for design "cpu0"
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
Info: No exact pin location assignment(s) for 1 pins of 77 total pins
    Info: Pin c not assigned to an exact location on the device
Info: Automatically promoted node clk (placed in PIN 95 (CLK12, LVDSCLK6n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info: Automatically promoted node controller:inst8|Mux~38300 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node controller:inst8|Mux~38254 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node controller:inst8|Mux~38282 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node controller:inst8|Mux~38290 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node reset (placed in PIN 94 (CLK13, LVDSCLK6p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info: Starting register packing
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 1 (unused VREF, 3.30 VCCIO, 0 input, 1 output, 0 bidirectional)
        Info: I/O standards used: LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.30V VCCIO pins. 13 total pin(s) used --  6 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.30V VCCIO pins. 8 total pin(s) used --  8 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.30V VCCIO pins. 16 total pin(s) used --  2 pins available
        Info: I/O bank number 4 does not use VREF pins and has unused VCCIO pins. 0 total pin(s) used --  17 pins available
        Info: I/O bank number 5 does not use VREF pins and has 3.30V VCCIO pins. 16 total pin(s) used --  4 pins available
        Info: I/O bank number 6 does not use VREF pins and has 3.30V VCCIO pins. 4 total pin(s) used --  14 pins available
        Info: I/O bank number 7 does not use VREF pins and has unused VCCIO pins. 6 total pin(s) used --  10 pins available
        Info: I/O bank number 8 does not use VREF pins and has 3.30V VCCIO pins. 16 total pin(s) used --  2 pins available
Info: Fitter placement preparation operations beginning
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Estimated most critical path is register to register delay of 28.204 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X23_Y12; Fanout = 23; REG Node = 'ir:inst7|q[8]'
    Info: 2: + IC(0.564 ns) + CELL(0.624 ns) = 1.188 ns; Loc. = LAB_X22_Y12; Fanout = 1; COMB Node = 'controller:inst8|Mux~38240'
    Info: 3: + IC(0.160 ns) + CELL(0.651 ns) = 1.999 ns; Loc. = LAB_X22_Y12; Fanout = 1; COMB Node = 'controller:inst8|Mux~38241'
    Info: 4: + IC(0.605 ns) + CELL(0.206 ns) = 2.810 ns; Loc. = LAB_X22_Y12; Fanout = 1; COMB Node = 'controller:inst8|Mux~38242'
    Info: 5: + IC(0.160 ns) + CELL(0.651 ns) = 3.621 ns; Loc. = LAB_X22_Y12; Fanout = 3; COMB Node = 'controller:inst8|Mux~38243'
    Info: 6: + IC(0.605 ns) + CELL(0.206 ns) = 4.432 ns; Loc. = LAB_X22_Y12; Fanout = 1; COMB Node = 'controller:inst8|Mux~38300'
    Info: 7: + IC(2.047 ns) + CELL(0.000 ns) = 6.479 ns; Loc. = CLKCTRL_G2; Fanout = 42; COMB Node = 'controller:inst8|Mux~38300clkctrl'
    Info: 8: + IC(1.775 ns) + CELL(0.206 ns) = 8.460 ns; Loc. = LAB_X26_Y14; Fanout = 77; COMB Node = 'controller:inst8|dest_reg[1]'
    Info: 9: + IC(1.615 ns) + CELL(0.651 ns) = 10.726 ns; Loc. = LAB_X20_Y18; Fanout = 1; COMB Node = 'bus_mux:inst28|alu_dr[0]~1372'
    Info: 10: + IC(1.873 ns) + CELL(0.366 ns) = 12.965 ns; Loc. = LAB_X26_Y14; Fanout = 1; COMB Node = 'bus_mux:inst28|alu_dr[0]~1373'
    Info: 11: + IC(0.605 ns) + CELL(0.206 ns) = 13.776 ns; Loc. = LAB_X26_Y14; Fanout = 1; COMB Node = 'bus_mux:inst28|alu_dr[0]~1374'
    Info: 12: + IC(0.441 ns) + CELL(0.366 ns) = 14.583 ns; Loc. = LAB_X26_Y14; Fanout = 1; COMB Node = 'bus_mux:inst28|alu_dr[0]~1377'
    Info: 13: + IC(1.295 ns) + CELL(0.624 ns) = 16.502 ns; Loc. = LAB_X22_Y18; Fanout = 1; COMB Node = 'alu:inst|add~3750'
    Info: 14: + IC(0.160 ns) + CELL(0.651 ns) = 17.313 ns; Loc. = LAB_X22_Y18; Fanout = 10; COMB Node = 'alu:inst|add~3751'
    Info: 15: + IC(1.317 ns) + CELL(0.596 ns) = 19.226 ns; Loc. = LAB_X21_Y19; Fanout = 2; COMB Node = 'alu:inst|add~3790'
    Info: 16: + IC(0.000 ns) + CELL(0.161 ns) = 19.387 ns; Loc. = LAB_X21_Y19; Fanout = 2; COMB Node = 'alu:inst|add~3792'
    Info: 17: + IC(0.000 ns) + CELL(0.161 ns) = 19.548 ns; Loc. = LAB_X21_Y19; Fanout = 2; COMB Node = 'alu:inst|add~3794'
    Info: 18: + IC(0.000 ns) + CELL(0.161 ns) = 19.709 ns; Loc. = LAB_X21_Y19; Fanout = 2; COMB Node = 'alu:inst|add~3796'
    Info: 19: + IC(0.000 ns) + CELL(0.161 ns) = 19.870 ns; Loc. = LAB_X21_Y19; Fanout = 2; COMB Node = 'alu:inst|add~3798'
    Info: 20: + IC(0.000 ns) + CELL(0.161 ns) = 20.031 ns; Loc. = LAB_X21_Y19; Fanout = 2; COMB Node = 'alu:inst|add~3800'
    Info: 21: + IC(0.000 ns) + CELL(0.161 ns) = 20.192 ns; Loc. = LAB_X21_Y19; Fanout = 2; COMB Node = 'alu:inst|add~3802'
    Info: 22: + IC(0.000 ns) + CELL(0.161 ns) = 20.353 ns; Loc. = LAB_X21_Y19; Fanout = 2; COMB Node = 'alu:inst|add~3804'
    Info: 23: + IC(0.000 ns) + CELL(0.161 ns) = 20.514 ns; Loc. = LAB_X21_Y19; Fanout = 2; COMB Node = 'alu:inst|add~3806'
    Info: 24: + IC(0.000 ns) + CELL(0.161 ns) = 20.675 ns; Loc. = LAB_X21_Y19; Fanout = 2; COMB Node = 'alu:inst|add~3808'
    Info: 25: + IC(0.000 ns) + CELL(0.161 ns) = 20.836 ns; Loc. = LAB_X21_Y19; Fanout = 2; COMB Node = 'alu:inst|add~3810'
    Info: 26: + IC(0.000 ns) + CELL(0.161 ns) = 20.997 ns; Loc. = LAB_X21_Y19; Fanout = 2; COMB Node = 'alu:inst|add~3812'
    Info: 27: + IC(0.000 ns) + CELL(0.161 ns) = 21.158 ns; Loc. = LAB_X21_Y19; Fanout = 2; COMB Node = 'alu:inst|add~3814'
    Info: 28: + IC(0.000 ns) + CELL(0.161 ns) = 21.319 ns; Loc. = LAB_X21_Y19; Fanout = 2; COMB Node = 'alu:inst|add~3816'
    Info: 29: + IC(0.000 ns) + CELL(0.506 ns) = 21.825 ns; Loc. = LAB_X21_Y19; Fanout = 1; COMB Node = 'alu:inst|add~3817'
    Info: 30: + IC(1.290 ns) + CELL(0.621 ns) = 23.736 ns; Loc. = LAB_X21_Y20; Fanout = 1; COMB Node = 'alu:inst|LessThan~447'
    Info: 31: + IC(0.000 ns) + CELL(0.506 ns) = 24.242 ns; Loc. = LAB_X21_Y20; Fanout = 1; COMB Node = 'alu:inst|LessThan~448'
    Info: 32: + IC(0.884 ns) + CELL(0.650 ns) = 25.776 ns; Loc. = LAB_X20_Y18; Fanout = 1; COMB Node = 'flag_reg:inst2|Mux~868'
    Info: 33: + IC(2.114 ns) + CELL(0.206 ns) = 28.096 ns; Loc. = LAB_X24_Y11; Fanout = 1; COMB Node = 'flag_reg:inst2|Mux~869'
    Info: 34: + IC(0.000 ns) + CELL(0.108 ns) = 28.204 ns; Loc. = LAB_X24_Y11; Fanout = 5; REG Node = 'flag_reg:inst2|flag_c'
    Info: Total cell delay = 10.694 ns ( 37.92 % )
    Info: Total interconnect delay = 17.510 ns ( 62.08 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 3% of the available device resources. Peak interconnect usage is 11%
Info: Fitter routing operations ending: elapsed time is 00:00:05
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Timing characteristics of device EP2C20Q240C8 are preliminary
Warning: Found 69 output pins without output pin load capacitance assignment
    Warning: Pin "wr" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "c" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "z" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "v" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "s" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "address_bus[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "reg_data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Warning: Pin "data_bus[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: controller:inst8|wr (inverted)
        Info: Type bidirectional pin data_bus[15] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[14] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[13] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[12] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[11] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[10] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[9] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[8] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[7] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[6] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[5] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[4] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[3] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[2] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[1] uses the LVTTL I/O standard
        Info: Type bidirectional pin data_bus[0] uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 71 warnings
    Info: Processing ended: Mon Jun 06 15:48:00 2011
    Info: Elapsed time: 00:00:23


