TimeQuest Timing Analyzer report for memory
Fri May 24 22:46:57 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock'
 29. Slow 1200mV 0C Model Hold: 'clock'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clock'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; memory                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5F256C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 173.82 MHz ; 173.82 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -4.753 ; -36.036            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 1.578 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -2082.000                        ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                           ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.753 ; rw_96x8_sync:rw_inst|RW~204  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.251      ; 5.999      ;
; -4.701 ; rw_96x8_sync:rw_inst|RW~1876 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.963      ;
; -4.659 ; rw_96x8_sync:rw_inst|RW~1901 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.956      ;
; -4.653 ; rw_96x8_sync:rw_inst|RW~1783 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.926      ;
; -4.644 ; rw_96x8_sync:rw_inst|RW~1603 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.292      ; 5.931      ;
; -4.631 ; rw_96x8_sync:rw_inst|RW~1836 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.888      ;
; -4.630 ; rw_96x8_sync:rw_inst|RW~1011 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.926      ;
; -4.537 ; rw_96x8_sync:rw_inst|RW~883  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.835      ;
; -4.534 ; rw_96x8_sync:rw_inst|RW~1779 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.826      ;
; -4.481 ; rw_96x8_sync:rw_inst|RW~438  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.318      ; 5.794      ;
; -4.413 ; rw_96x8_sync:rw_inst|RW~196  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.674      ;
; -4.405 ; rw_96x8_sync:rw_inst|RW~607  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.702      ;
; -4.400 ; rw_96x8_sync:rw_inst|RW~1273 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.669      ;
; -4.395 ; rw_96x8_sync:rw_inst|RW~243  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.696      ;
; -4.385 ; rw_96x8_sync:rw_inst|RW~1201 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.654      ;
; -4.378 ; rw_96x8_sync:rw_inst|RW~99   ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.676      ;
; -4.361 ; rw_96x8_sync:rw_inst|RW~76   ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.640      ;
; -4.353 ; rw_96x8_sync:rw_inst|RW~2004 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.615      ;
; -4.353 ; rw_96x8_sync:rw_inst|RW~1651 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.650      ;
; -4.344 ; rw_96x8_sync:rw_inst|RW~1828 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.608      ;
; -4.340 ; rw_96x8_sync:rw_inst|RW~1971 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.637      ;
; -4.325 ; rw_96x8_sync:rw_inst|RW~783  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.603      ;
; -4.318 ; rw_96x8_sync:rw_inst|RW~1139 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.310      ; 5.623      ;
; -4.303 ; rw_96x8_sync:rw_inst|RW~611  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.307      ; 5.605      ;
; -4.283 ; rw_96x8_sync:rw_inst|RW~756  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.263      ; 5.541      ;
; -4.280 ; rw_96x8_sync:rw_inst|RW~1909 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.581      ;
; -4.274 ; rw_96x8_sync:rw_inst|RW~1807 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.548      ;
; -4.272 ; rw_96x8_sync:rw_inst|RW~1362 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.555      ;
; -4.267 ; rw_96x8_sync:rw_inst|RW~1061 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.543      ;
; -4.259 ; rw_96x8_sync:rw_inst|RW~1241 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.277      ; 5.531      ;
; -4.249 ; rw_96x8_sync:rw_inst|RW~329  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.282      ; 5.526      ;
; -4.248 ; rw_96x8_sync:rw_inst|RW~554  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.272      ; 5.515      ;
; -4.244 ; rw_96x8_sync:rw_inst|RW~579  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.305      ; 5.544      ;
; -4.244 ; rw_96x8_sync:rw_inst|RW~175  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.299      ; 5.538      ;
; -4.239 ; rw_96x8_sync:rw_inst|RW~1623 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.532      ;
; -4.237 ; rw_96x8_sync:rw_inst|RW~101  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.534      ;
; -4.236 ; rw_96x8_sync:rw_inst|RW~412  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.506      ;
; -4.230 ; rw_96x8_sync:rw_inst|RW~561  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.492      ;
; -4.225 ; rw_96x8_sync:rw_inst|RW~1679 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.499      ;
; -4.217 ; rw_96x8_sync:rw_inst|RW~947  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.308      ; 5.520      ;
; -4.216 ; rw_96x8_sync:rw_inst|RW~772  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.497      ;
; -4.212 ; rw_96x8_sync:rw_inst|RW~1453 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.312      ; 5.519      ;
; -4.211 ; rw_96x8_sync:rw_inst|RW~1893 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.512      ;
; -4.205 ; rw_96x8_sync:rw_inst|RW~1436 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.480      ;
; -4.204 ; rw_96x8_sync:rw_inst|RW~1460 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.296      ; 5.495      ;
; -4.202 ; rw_96x8_sync:rw_inst|RW~1981 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.292      ; 5.489      ;
; -4.199 ; rw_96x8_sync:rw_inst|RW~1215 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.265      ; 5.459      ;
; -4.196 ; rw_96x8_sync:rw_inst|RW~1123 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.493      ;
; -4.196 ; rw_96x8_sync:rw_inst|RW~293  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.494      ;
; -4.195 ; rw_96x8_sync:rw_inst|RW~757  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.476      ;
; -4.195 ; rw_96x8_sync:rw_inst|RW~1764 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.289      ; 5.479      ;
; -4.191 ; rw_96x8_sync:rw_inst|RW~564  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.455      ;
; -4.182 ; rw_96x8_sync:rw_inst|RW~1267 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.310      ; 5.487      ;
; -4.181 ; rw_96x8_sync:rw_inst|RW~1159 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.473      ;
; -4.174 ; rw_96x8_sync:rw_inst|RW~1948 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.269      ; 5.438      ;
; -4.174 ; rw_96x8_sync:rw_inst|RW~944  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.436      ;
; -4.168 ; rw_96x8_sync:rw_inst|RW~1771 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.465      ;
; -4.164 ; rw_96x8_sync:rw_inst|RW~393  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.439      ;
; -4.161 ; rw_96x8_sync:rw_inst|RW~936  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.292      ; 5.448      ;
; -4.159 ; rw_96x8_sync:rw_inst|RW~1271 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.438      ;
; -4.159 ; rw_96x8_sync:rw_inst|RW~1428 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.434      ;
; -4.155 ; rw_96x8_sync:rw_inst|RW~1469 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.292      ; 5.442      ;
; -4.155 ; rw_96x8_sync:rw_inst|RW~1523 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.309      ; 5.459      ;
; -4.142 ; rw_96x8_sync:rw_inst|RW~298  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.288      ; 5.425      ;
; -4.136 ; rw_96x8_sync:rw_inst|RW~1959 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.407      ;
; -4.134 ; rw_96x8_sync:rw_inst|RW~1955 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.414      ;
; -4.131 ; rw_96x8_sync:rw_inst|RW~1518 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.314      ; 5.440      ;
; -4.131 ; rw_96x8_sync:rw_inst|RW~1133 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.315      ; 5.441      ;
; -4.128 ; rw_96x8_sync:rw_inst|RW~568  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.399      ;
; -4.126 ; rw_96x8_sync:rw_inst|RW~1209 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.248      ; 5.369      ;
; -4.125 ; rw_96x8_sync:rw_inst|RW~1049 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.254      ; 5.374      ;
; -4.123 ; rw_96x8_sync:rw_inst|RW~481  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.278      ; 5.396      ;
; -4.118 ; rw_96x8_sync:rw_inst|RW~1477 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.308      ; 5.421      ;
; -4.117 ; rw_96x8_sync:rw_inst|RW~1087 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.290      ; 5.402      ;
; -4.112 ; rw_96x8_sync:rw_inst|RW~1165 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.318      ; 5.425      ;
; -4.112 ; rw_96x8_sync:rw_inst|RW~290  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.286      ; 5.393      ;
; -4.107 ; rw_96x8_sync:rw_inst|RW~1379 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.313      ; 5.415      ;
; -4.105 ; rw_96x8_sync:rw_inst|RW~142  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.325      ; 5.425      ;
; -4.104 ; rw_96x8_sync:rw_inst|RW~306  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.287      ; 5.386      ;
; -4.103 ; rw_96x8_sync:rw_inst|RW~1940 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.258      ; 5.356      ;
; -4.102 ; rw_96x8_sync:rw_inst|RW~1903 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.391      ;
; -4.099 ; rw_96x8_sync:rw_inst|RW~1445 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.312      ; 5.406      ;
; -4.097 ; rw_96x8_sync:rw_inst|RW~257  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.249      ; 5.341      ;
; -4.094 ; rw_96x8_sync:rw_inst|RW~71   ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.298      ; 5.387      ;
; -4.093 ; rw_96x8_sync:rw_inst|RW~852  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.271      ; 5.359      ;
; -4.087 ; rw_96x8_sync:rw_inst|RW~701  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.300      ; 5.382      ;
; -4.087 ; rw_96x8_sync:rw_inst|RW~355  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.303      ; 5.385      ;
; -4.083 ; rw_96x8_sync:rw_inst|RW~1566 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.302      ; 5.380      ;
; -4.083 ; rw_96x8_sync:rw_inst|RW~1938 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.345      ;
; -4.083 ; rw_96x8_sync:rw_inst|RW~827  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.384      ;
; -4.083 ; rw_96x8_sync:rw_inst|RW~1125 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.301      ; 5.379      ;
; -4.082 ; rw_96x8_sync:rw_inst|RW~1957 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.284      ; 5.361      ;
; -4.082 ; rw_96x8_sync:rw_inst|RW~907  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.306      ; 5.383      ;
; -4.079 ; rw_96x8_sync:rw_inst|RW~1461 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.319      ; 5.393      ;
; -4.077 ; rw_96x8_sync:rw_inst|RW~131  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.307      ; 5.379      ;
; -4.074 ; rw_96x8_sync:rw_inst|RW~1939 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.285      ; 5.354      ;
; -4.065 ; rw_96x8_sync:rw_inst|RW~533  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.297      ; 5.357      ;
; -4.065 ; rw_96x8_sync:rw_inst|RW~867  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.315      ; 5.375      ;
; -4.063 ; rw_96x8_sync:rw_inst|RW~1322 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.294      ; 5.352      ;
; -4.062 ; rw_96x8_sync:rw_inst|RW~1233 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.333      ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                           ;
+-------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.578 ; rw_96x8_sync:rw_inst|RW~942  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.175      ;
; 1.613 ; rw_96x8_sync:rw_inst|RW~895  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.207      ;
; 1.742 ; rw_96x8_sync:rw_inst|RW~206  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.349      ;
; 1.796 ; rw_96x8_sync:rw_inst|RW~1637 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.383      ;
; 1.850 ; rw_96x8_sync:rw_inst|RW~1486 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.443      ; 2.450      ;
; 1.853 ; rw_96x8_sync:rw_inst|RW~1454 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.447      ;
; 1.868 ; rw_96x8_sync:rw_inst|RW~1793 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.453      ;
; 1.955 ; rw_96x8_sync:rw_inst|RW~1483 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.443      ; 2.555      ;
; 1.959 ; rw_96x8_sync:rw_inst|RW~1805 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.555      ;
; 1.970 ; rw_96x8_sync:rw_inst|RW~135  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.567      ;
; 1.983 ; rw_96x8_sync:rw_inst|RW~256  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.570      ;
; 1.985 ; rw_96x8_sync:rw_inst|RW~1038 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.598      ;
; 1.991 ; rw_96x8_sync:rw_inst|RW~1998 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.465      ; 2.613      ;
; 2.004 ; rw_96x8_sync:rw_inst|RW~581  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.433      ; 2.594      ;
; 2.007 ; rw_96x8_sync:rw_inst|RW~1826 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.590      ;
; 2.017 ; rw_96x8_sync:rw_inst|RW~718  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.624      ;
; 2.039 ; rw_96x8_sync:rw_inst|RW~427  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.654      ;
; 2.053 ; rw_96x8_sync:rw_inst|RW~1547 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.115      ; 2.325      ;
; 2.068 ; rw_96x8_sync:rw_inst|RW~1936 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.665      ;
; 2.082 ; rw_96x8_sync:rw_inst|RW~859  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.683      ;
; 2.088 ; rw_96x8_sync:rw_inst|RW~2031 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.438      ; 2.683      ;
; 2.099 ; rw_96x8_sync:rw_inst|RW~2015 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.686      ;
; 2.100 ; rw_96x8_sync:rw_inst|RW~1761 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.685      ;
; 2.100 ; rw_96x8_sync:rw_inst|RW~1697 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.683      ;
; 2.117 ; rw_96x8_sync:rw_inst|RW~1775 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.709      ;
; 2.128 ; rw_96x8_sync:rw_inst|RW~2058 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.720      ;
; 2.138 ; rw_96x8_sync:rw_inst|RW~1737 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.405      ; 2.700      ;
; 2.141 ; rw_96x8_sync:rw_inst|RW~1508 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.427      ; 2.725      ;
; 2.146 ; rw_96x8_sync:rw_inst|RW~974  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.461      ; 2.764      ;
; 2.150 ; rw_96x8_sync:rw_inst|RW~727  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.744      ;
; 2.151 ; rw_96x8_sync:rw_inst|RW~1792 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.733      ;
; 2.154 ; rw_96x8_sync:rw_inst|RW~1996 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.741      ;
; 2.162 ; rw_96x8_sync:rw_inst|RW~128  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.748      ;
; 2.163 ; rw_96x8_sync:rw_inst|RW~2026 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.749      ;
; 2.163 ; rw_96x8_sync:rw_inst|RW~1006 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.456      ; 2.776      ;
; 2.168 ; rw_96x8_sync:rw_inst|RW~1765 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.778      ;
; 2.170 ; rw_96x8_sync:rw_inst|RW~2056 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.766      ;
; 2.172 ; rw_96x8_sync:rw_inst|RW~1734 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.441      ; 2.770      ;
; 2.174 ; rw_96x8_sync:rw_inst|RW~512  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.760      ;
; 2.180 ; rw_96x8_sync:rw_inst|RW~973  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.787      ;
; 2.181 ; rw_96x8_sync:rw_inst|RW~753  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.413      ; 2.751      ;
; 2.191 ; rw_96x8_sync:rw_inst|RW~1677 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.787      ;
; 2.197 ; rw_96x8_sync:rw_inst|RW~1810 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.780      ;
; 2.198 ; rw_96x8_sync:rw_inst|RW~589  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.786      ;
; 2.199 ; rw_96x8_sync:rw_inst|RW~411  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.451      ; 2.807      ;
; 2.200 ; rw_96x8_sync:rw_inst|RW~717  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.439      ; 2.796      ;
; 2.200 ; rw_96x8_sync:rw_inst|RW~1136 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.807      ;
; 2.200 ; rw_96x8_sync:rw_inst|RW~1713 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.094      ; 2.451      ;
; 2.201 ; rw_96x8_sync:rw_inst|RW~774  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.462      ; 2.820      ;
; 2.203 ; rw_96x8_sync:rw_inst|RW~946  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.792      ;
; 2.211 ; rw_96x8_sync:rw_inst|RW~140  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.798      ;
; 2.213 ; rw_96x8_sync:rw_inst|RW~1950 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.824      ;
; 2.213 ; rw_96x8_sync:rw_inst|RW~1070 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.451      ; 2.821      ;
; 2.214 ; rw_96x8_sync:rw_inst|RW~962  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.442      ; 2.813      ;
; 2.220 ; rw_96x8_sync:rw_inst|RW~2010 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.798      ;
; 2.221 ; rw_96x8_sync:rw_inst|RW~904  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.438      ; 2.816      ;
; 2.230 ; rw_96x8_sync:rw_inst|RW~813  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.816      ;
; 2.231 ; rw_96x8_sync:rw_inst|RW~1339 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.105      ; 2.493      ;
; 2.232 ; rw_96x8_sync:rw_inst|RW~1896 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.441      ; 2.830      ;
; 2.237 ; rw_96x8_sync:rw_inst|RW~64   ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.441      ; 2.835      ;
; 2.240 ; rw_96x8_sync:rw_inst|RW~133  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.448      ; 2.845      ;
; 2.243 ; rw_96x8_sync:rw_inst|RW~746  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.826      ;
; 2.244 ; rw_96x8_sync:rw_inst|RW~1285 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.440      ; 2.841      ;
; 2.245 ; rw_96x8_sync:rw_inst|RW~1919 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.836      ;
; 2.247 ; rw_96x8_sync:rw_inst|RW~1519 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.437      ; 2.841      ;
; 2.250 ; rw_96x8_sync:rw_inst|RW~735  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.842      ;
; 2.252 ; rw_96x8_sync:rw_inst|RW~1986 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.443      ; 2.852      ;
; 2.253 ; rw_96x8_sync:rw_inst|RW~2047 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.115      ; 2.525      ;
; 2.255 ; rw_96x8_sync:rw_inst|RW~768  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.837      ;
; 2.258 ; rw_96x8_sync:rw_inst|RW~2062 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.453      ; 2.868      ;
; 2.266 ; rw_96x8_sync:rw_inst|RW~1442 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.446      ; 2.869      ;
; 2.283 ; rw_96x8_sync:rw_inst|RW~1536 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.870      ;
; 2.288 ; rw_96x8_sync:rw_inst|RW~1801 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.859      ;
; 2.288 ; rw_96x8_sync:rw_inst|RW~1470 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.454      ; 2.899      ;
; 2.291 ; rw_96x8_sync:rw_inst|RW~639  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.882      ;
; 2.295 ; rw_96x8_sync:rw_inst|RW~933  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.450      ; 2.902      ;
; 2.298 ; rw_96x8_sync:rw_inst|RW~649  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.431      ; 2.886      ;
; 2.304 ; rw_96x8_sync:rw_inst|RW~1161 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.434      ; 2.895      ;
; 2.305 ; rw_96x8_sync:rw_inst|RW~751  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.897      ;
; 2.311 ; rw_96x8_sync:rw_inst|RW~689  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.876      ;
; 2.316 ; rw_96x8_sync:rw_inst|RW~1153 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.894      ;
; 2.317 ; rw_96x8_sync:rw_inst|RW~397  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.446      ; 2.920      ;
; 2.320 ; rw_96x8_sync:rw_inst|RW~761  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.416      ; 2.893      ;
; 2.320 ; rw_96x8_sync:rw_inst|RW~1846 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.466      ; 2.943      ;
; 2.321 ; rw_96x8_sync:rw_inst|RW~1377 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.428      ; 2.906      ;
; 2.323 ; rw_96x8_sync:rw_inst|RW~1280 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.915      ;
; 2.325 ; rw_96x8_sync:rw_inst|RW~1152 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.917      ;
; 2.326 ; rw_96x8_sync:rw_inst|RW~1531 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.448      ; 2.931      ;
; 2.327 ; rw_96x8_sync:rw_inst|RW~1189 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.908      ;
; 2.328 ; rw_96x8_sync:rw_inst|RW~1993 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.429      ; 2.914      ;
; 2.329 ; rw_96x8_sync:rw_inst|RW~1856 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.921      ;
; 2.329 ; rw_96x8_sync:rw_inst|RW~1698 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.444      ; 2.930      ;
; 2.330 ; rw_96x8_sync:rw_inst|RW~1721 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.068      ; 2.555      ;
; 2.331 ; rw_96x8_sync:rw_inst|RW~1887 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.430      ; 2.918      ;
; 2.332 ; rw_96x8_sync:rw_inst|RW~299  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.458      ; 2.947      ;
; 2.335 ; rw_96x8_sync:rw_inst|RW~741  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.448      ; 2.940      ;
; 2.335 ; rw_96x8_sync:rw_inst|RW~1863 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.441      ; 2.933      ;
; 2.335 ; rw_96x8_sync:rw_inst|RW~1521 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.424      ; 2.916      ;
; 2.339 ; rw_96x8_sync:rw_inst|RW~1120 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.435      ; 2.931      ;
; 2.341 ; rw_96x8_sync:rw_inst|RW~169  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.411      ; 2.909      ;
+-------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                 ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~100             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1000            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1001            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1002            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1003            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1004            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1005            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1006            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1007            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1008            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1009            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~101             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1010            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1011            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1012            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1013            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1014            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1015            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1016            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1017            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1018            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1019            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~102             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1020            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1021            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1022            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1023            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1024            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1025            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1026            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1027            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1028            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1029            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~103             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1030            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1031            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1032            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1033            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1034            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1035            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1036            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1037            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1038            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1039            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~104             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1040            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1041            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1042            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1043            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1044            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1045            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1046            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1047            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1048            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1049            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~105             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1050            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1051            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1052            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1053            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1054            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1055            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1056            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1057            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1058            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1059            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~106             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1060            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1061            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1062            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1063            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1064            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1065            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1066            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1067            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1068            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 10.487 ; 10.967 ; Rise       ; clock           ;
;  address[0] ; clock      ; 9.350  ; 9.748  ; Rise       ; clock           ;
;  address[1] ; clock      ; 8.531  ; 9.121  ; Rise       ; clock           ;
;  address[2] ; clock      ; 8.537  ; 8.874  ; Rise       ; clock           ;
;  address[3] ; clock      ; 9.047  ; 9.359  ; Rise       ; clock           ;
;  address[4] ; clock      ; 9.495  ; 9.972  ; Rise       ; clock           ;
;  address[5] ; clock      ; 9.755  ; 10.168 ; Rise       ; clock           ;
;  address[6] ; clock      ; 10.487 ; 10.967 ; Rise       ; clock           ;
;  address[7] ; clock      ; 9.446  ; 9.883  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 4.404  ; 5.034  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 1.751  ; 1.719  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 1.889  ; 1.933  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 3.818  ; 4.414  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.817  ; 4.447  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 3.790  ; 4.398  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 3.503  ; 4.088  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.059  ; 4.629  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 4.404  ; 5.034  ; Rise       ; clock           ;
; writen      ; clock      ; 7.147  ; 7.864  ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -1.412 ; -1.837 ; Rise       ; clock           ;
;  address[0] ; clock      ; -2.220 ; -2.680 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.788 ; -2.260 ; Rise       ; clock           ;
;  address[2] ; clock      ; -2.067 ; -2.531 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.412 ; -1.837 ; Rise       ; clock           ;
;  address[4] ; clock      ; -2.059 ; -2.575 ; Rise       ; clock           ;
;  address[5] ; clock      ; -2.043 ; -2.634 ; Rise       ; clock           ;
;  address[6] ; clock      ; -2.028 ; -2.492 ; Rise       ; clock           ;
;  address[7] ; clock      ; -2.350 ; -2.911 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 0.961  ; 0.796  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 0.598  ; 0.447  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 0.961  ; 0.796  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -1.175 ; -1.572 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.475 ; -1.889 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -1.208 ; -1.610 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.207 ; -1.608 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -1.380 ; -1.802 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -1.352 ; -1.780 ; Rise       ; clock           ;
; writen      ; clock      ; -2.299 ; -2.719 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 9.013 ; 9.095 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.750 ; 7.884 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 8.541 ; 8.528 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 9.013 ; 9.095 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 7.728 ; 7.717 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 7.494 ; 7.507 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.827 ; 7.848 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 7.341 ; 7.336 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 7.575 ; 7.594 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.465 ; 5.550 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.222 ; 5.235 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.465 ; 5.550 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.231 ; 5.308 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.159 ; 5.186 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.256 ; 5.312 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.232 ; 5.260 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.258 ; 5.277 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.124 ; 5.167 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.404 ; 5.411 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.288 ; 5.355 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.159 ; 5.179 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.153 ; 5.189 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.122 ; 5.149 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.136 ; 5.174 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.396 ; 5.411 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.404 ; 5.409 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.299 ; 5.327 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 5.560 ; 5.572 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.489 ; 7.604 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 7.409 ; 7.462 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 6.838 ; 6.987 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 6.026 ; 6.089 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 5.591 ; 5.572 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.355 ; 7.350 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 5.560 ; 5.623 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 5.769 ; 5.795 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.015 ; 5.056 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.113 ; 5.125 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.344 ; 5.424 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.120 ; 5.192 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.048 ; 5.074 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.146 ; 5.199 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.122 ; 5.149 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.147 ; 5.165 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.015 ; 5.056 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.014 ; 5.039 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.174 ; 5.237 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.051 ; 5.070 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.044 ; 5.079 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.014 ; 5.039 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.028 ; 5.064 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.279 ; 5.293 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.286 ; 5.290 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.183 ; 5.210 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 10.033 ; 10.031 ; 10.540 ; 10.612 ;
; address[0]    ; data_out[1] ; 10.498 ; 10.485 ; 11.011 ; 10.998 ;
; address[0]    ; data_out[2] ; 11.810 ; 11.892 ; 12.325 ; 12.407 ;
; address[0]    ; data_out[3] ; 10.680 ; 10.669 ; 11.156 ; 11.145 ;
; address[0]    ; data_out[4] ; 10.325 ; 10.338 ; 10.801 ; 10.811 ;
; address[0]    ; data_out[5] ; 10.286 ; 10.307 ; 10.734 ; 10.737 ;
; address[0]    ; data_out[6] ; 10.528 ; 10.523 ; 11.045 ; 11.040 ;
; address[0]    ; data_out[7] ; 10.693 ; 10.712 ; 11.131 ; 11.159 ;
; address[1]    ; data_out[0] ;        ; 9.232  ; 9.704  ;        ;
; address[1]    ; data_out[1] ; 10.920 ; 10.907 ; 11.385 ; 11.372 ;
; address[1]    ; data_out[2] ; 12.232 ; 12.314 ; 12.699 ; 12.781 ;
; address[1]    ; data_out[3] ; 11.102 ; 11.091 ; 11.530 ; 11.519 ;
; address[1]    ; data_out[4] ; 10.747 ; 10.760 ; 11.175 ; 11.185 ;
; address[1]    ; data_out[5] ; 10.708 ; 10.729 ; 11.108 ; 11.111 ;
; address[1]    ; data_out[6] ; 10.950 ; 10.945 ; 11.419 ; 11.414 ;
; address[1]    ; data_out[7] ; 11.115 ; 11.134 ; 11.505 ; 11.533 ;
; address[2]    ; data_out[0] ;        ; 12.627 ; 13.051 ;        ;
; address[2]    ; data_out[1] ; 14.315 ; 14.302 ; 14.732 ; 14.719 ;
; address[2]    ; data_out[2] ; 15.627 ; 15.709 ; 16.046 ; 16.128 ;
; address[2]    ; data_out[3] ; 14.497 ; 14.486 ; 14.877 ; 14.866 ;
; address[2]    ; data_out[4] ; 14.142 ; 14.155 ; 14.522 ; 14.532 ;
; address[2]    ; data_out[5] ; 14.103 ; 14.124 ; 14.455 ; 14.458 ;
; address[2]    ; data_out[6] ; 14.345 ; 14.340 ; 14.766 ; 14.761 ;
; address[2]    ; data_out[7] ; 14.510 ; 14.529 ; 14.852 ; 14.880 ;
; address[3]    ; data_out[0] ;        ; 11.881 ; 12.296 ;        ;
; address[3]    ; data_out[1] ; 13.569 ; 13.556 ; 13.977 ; 13.964 ;
; address[3]    ; data_out[2] ; 14.881 ; 14.963 ; 15.291 ; 15.373 ;
; address[3]    ; data_out[3] ; 13.751 ; 13.740 ; 14.122 ; 14.111 ;
; address[3]    ; data_out[4] ; 13.396 ; 13.409 ; 13.767 ; 13.777 ;
; address[3]    ; data_out[5] ; 13.357 ; 13.378 ; 13.700 ; 13.703 ;
; address[3]    ; data_out[6] ; 13.599 ; 13.594 ; 14.011 ; 14.006 ;
; address[3]    ; data_out[7] ; 13.764 ; 13.783 ; 14.097 ; 14.125 ;
; address[4]    ; data_out[0] ; 9.855  ;        ;        ; 10.468 ;
; address[4]    ; data_out[1] ; 11.536 ; 11.523 ; 12.156 ; 12.143 ;
; address[4]    ; data_out[2] ; 12.850 ; 12.932 ; 13.468 ; 13.550 ;
; address[4]    ; data_out[3] ; 11.681 ; 11.670 ; 12.338 ; 12.327 ;
; address[4]    ; data_out[4] ; 11.326 ; 11.336 ; 11.983 ; 11.996 ;
; address[4]    ; data_out[5] ; 11.259 ; 11.262 ; 11.944 ; 11.965 ;
; address[4]    ; data_out[6] ; 11.570 ; 11.565 ; 12.186 ; 12.181 ;
; address[4]    ; data_out[7] ; 11.656 ; 11.684 ; 12.351 ; 12.370 ;
; address[5]    ; data_out[0] ; 11.857 ; 8.366  ; 8.792  ; 12.569 ;
; address[5]    ; data_out[1] ; 13.538 ; 13.525 ; 14.257 ; 14.244 ;
; address[5]    ; data_out[2] ; 14.852 ; 14.934 ; 15.569 ; 15.651 ;
; address[5]    ; data_out[3] ; 13.683 ; 13.672 ; 14.439 ; 14.428 ;
; address[5]    ; data_out[4] ; 13.328 ; 13.338 ; 14.084 ; 14.097 ;
; address[5]    ; data_out[5] ; 13.261 ; 13.264 ; 14.045 ; 14.066 ;
; address[5]    ; data_out[6] ; 13.572 ; 13.567 ; 14.287 ; 14.282 ;
; address[5]    ; data_out[7] ; 13.658 ; 13.686 ; 14.452 ; 14.471 ;
; address[6]    ; data_out[0] ; 10.818 ; 10.556 ; 11.135 ; 11.430 ;
; address[6]    ; data_out[1] ; 12.499 ; 12.486 ; 13.118 ; 13.105 ;
; address[6]    ; data_out[2] ; 13.813 ; 13.895 ; 14.430 ; 14.512 ;
; address[6]    ; data_out[3] ; 12.644 ; 12.633 ; 13.300 ; 13.289 ;
; address[6]    ; data_out[4] ; 12.289 ; 12.299 ; 12.945 ; 12.958 ;
; address[6]    ; data_out[5] ; 12.222 ; 12.225 ; 12.906 ; 12.927 ;
; address[6]    ; data_out[6] ; 12.533 ; 12.528 ; 13.148 ; 13.143 ;
; address[6]    ; data_out[7] ; 12.619 ; 12.647 ; 13.313 ; 13.332 ;
; address[7]    ; data_out[0] ; 10.303 ; 9.122  ; 9.798  ; 10.896 ;
; address[7]    ; data_out[1] ; 11.984 ; 11.971 ; 12.584 ; 12.571 ;
; address[7]    ; data_out[2] ; 13.298 ; 13.380 ; 13.896 ; 13.978 ;
; address[7]    ; data_out[3] ; 12.129 ; 12.118 ; 12.766 ; 12.755 ;
; address[7]    ; data_out[4] ; 11.774 ; 11.784 ; 12.411 ; 12.424 ;
; address[7]    ; data_out[5] ; 11.707 ; 11.710 ; 12.372 ; 12.393 ;
; address[7]    ; data_out[6] ; 12.018 ; 12.013 ; 12.614 ; 12.609 ;
; address[7]    ; data_out[7] ; 12.104 ; 12.132 ; 12.779 ; 12.798 ;
; port_in_00[0] ; data_out[0] ; 7.664  ;        ;        ; 8.170  ;
; port_in_00[1] ; data_out[1] ; 5.995  ;        ;        ; 6.370  ;
; port_in_00[2] ; data_out[2] ; 7.063  ;        ;        ; 7.526  ;
; port_in_00[3] ; data_out[3] ; 6.353  ;        ;        ; 6.727  ;
; port_in_00[4] ; data_out[4] ; 5.914  ;        ;        ; 6.300  ;
; port_in_00[5] ; data_out[5] ; 7.491  ;        ;        ; 7.957  ;
; port_in_00[6] ; data_out[6] ; 6.087  ;        ;        ; 6.477  ;
; port_in_00[7] ; data_out[7] ; 4.512  ;        ;        ; 4.688  ;
; port_in_01[0] ; data_out[0] ; 7.961  ;        ;        ; 8.475  ;
; port_in_01[1] ; data_out[1] ; 6.293  ;        ;        ; 6.664  ;
; port_in_01[2] ; data_out[2] ; 8.072  ;        ;        ; 8.612  ;
; port_in_01[3] ; data_out[3] ; 6.305  ;        ;        ; 6.699  ;
; port_in_01[4] ; data_out[4] ; 6.425  ;        ;        ; 6.861  ;
; port_in_01[5] ; data_out[5] ; 7.791  ;        ;        ; 8.257  ;
; port_in_01[6] ; data_out[6] ; 6.604  ;        ;        ; 6.989  ;
; port_in_01[7] ; data_out[7] ; 4.470  ;        ;        ; 4.647  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 9.720  ; 9.707  ; 10.215 ; 10.271 ;
; address[0]    ; data_out[1] ; 10.056 ; 10.078 ; 10.548 ; 10.579 ;
; address[0]    ; data_out[2] ; 11.415 ; 11.423 ; 11.798 ; 11.947 ;
; address[0]    ; data_out[3] ; 10.221 ; 10.252 ; 10.716 ; 10.719 ;
; address[0]    ; data_out[4] ; 9.979  ; 9.960  ; 10.473 ; 10.454 ;
; address[0]    ; data_out[5] ; 9.845  ; 9.825  ; 10.315 ; 10.310 ;
; address[0]    ; data_out[6] ; 10.135 ; 10.059 ; 10.519 ; 10.582 ;
; address[0]    ; data_out[7] ; 10.280 ; 10.306 ; 10.740 ; 10.766 ;
; address[1]    ; data_out[0] ;        ; 8.940  ; 9.410  ;        ;
; address[1]    ; data_out[1] ; 9.283  ; 9.276  ; 9.740  ; 9.703  ;
; address[1]    ; data_out[2] ; 10.350 ; 10.439 ; 10.802 ; 10.861 ;
; address[1]    ; data_out[3] ; 9.345  ; 9.348  ; 9.798  ; 9.771  ;
; address[1]    ; data_out[4] ; 9.323  ; 9.288  ; 9.704  ; 9.745  ;
; address[1]    ; data_out[5] ; 9.325  ; 9.285  ; 9.780  ; 9.749  ;
; address[1]    ; data_out[6] ; 9.070  ; 9.073  ; 9.523  ; 9.496  ;
; address[1]    ; data_out[7] ; 9.266  ; 9.321  ; 9.737  ; 9.762  ;
; address[2]    ; data_out[0] ;        ; 12.200 ; 12.624 ;        ;
; address[2]    ; data_out[1] ; 12.543 ; 12.536 ; 12.954 ; 12.917 ;
; address[2]    ; data_out[2] ; 13.610 ; 13.699 ; 14.016 ; 14.075 ;
; address[2]    ; data_out[3] ; 12.605 ; 12.608 ; 13.012 ; 12.985 ;
; address[2]    ; data_out[4] ; 12.583 ; 12.548 ; 12.918 ; 12.959 ;
; address[2]    ; data_out[5] ; 12.585 ; 12.545 ; 12.994 ; 12.963 ;
; address[2]    ; data_out[6] ; 12.330 ; 12.333 ; 12.737 ; 12.710 ;
; address[2]    ; data_out[7] ; 12.526 ; 12.581 ; 12.951 ; 12.976 ;
; address[3]    ; data_out[0] ;        ; 11.482 ; 11.899 ;        ;
; address[3]    ; data_out[1] ; 11.825 ; 11.818 ; 12.229 ; 12.192 ;
; address[3]    ; data_out[2] ; 12.892 ; 12.981 ; 13.291 ; 13.350 ;
; address[3]    ; data_out[3] ; 11.887 ; 11.890 ; 12.287 ; 12.260 ;
; address[3]    ; data_out[4] ; 11.865 ; 11.830 ; 12.193 ; 12.234 ;
; address[3]    ; data_out[5] ; 11.867 ; 11.827 ; 12.269 ; 12.238 ;
; address[3]    ; data_out[6] ; 11.612 ; 11.615 ; 12.012 ; 11.985 ;
; address[3]    ; data_out[7] ; 11.808 ; 11.863 ; 12.226 ; 12.251 ;
; address[4]    ; data_out[0] ; 9.546  ;        ;        ; 10.130 ;
; address[4]    ; data_out[1] ; 9.876  ; 9.839  ; 10.473 ; 10.466 ;
; address[4]    ; data_out[2] ; 10.938 ; 10.997 ; 11.540 ; 11.629 ;
; address[4]    ; data_out[3] ; 9.934  ; 9.907  ; 10.535 ; 10.538 ;
; address[4]    ; data_out[4] ; 9.840  ; 9.881  ; 10.513 ; 10.478 ;
; address[4]    ; data_out[5] ; 9.916  ; 9.885  ; 10.515 ; 10.475 ;
; address[4]    ; data_out[6] ; 9.659  ; 9.632  ; 10.260 ; 10.263 ;
; address[4]    ; data_out[7] ; 9.873  ; 9.898  ; 10.456 ; 10.511 ;
; address[5]    ; data_out[0] ; 8.129  ; 8.129  ; 8.545  ; 8.517  ;
; address[5]    ; data_out[1] ; 8.037  ; 8.000  ; 8.502  ; 8.495  ;
; address[5]    ; data_out[2] ; 9.099  ; 9.158  ; 9.569  ; 9.658  ;
; address[5]    ; data_out[3] ; 8.095  ; 8.068  ; 8.564  ; 8.567  ;
; address[5]    ; data_out[4] ; 8.001  ; 8.042  ; 8.542  ; 8.507  ;
; address[5]    ; data_out[5] ; 8.077  ; 8.046  ; 8.544  ; 8.504  ;
; address[5]    ; data_out[6] ; 7.820  ; 7.793  ; 8.289  ; 8.292  ;
; address[5]    ; data_out[7] ; 8.034  ; 8.059  ; 8.485  ; 8.540  ;
; address[6]    ; data_out[0] ; 10.225 ; 10.225 ; 10.794 ; 10.766 ;
; address[6]    ; data_out[1] ; 9.329  ; 9.292  ; 9.990  ; 9.983  ;
; address[6]    ; data_out[2] ; 10.391 ; 10.450 ; 11.057 ; 11.146 ;
; address[6]    ; data_out[3] ; 9.387  ; 9.360  ; 10.052 ; 10.055 ;
; address[6]    ; data_out[4] ; 9.293  ; 9.334  ; 10.030 ; 9.995  ;
; address[6]    ; data_out[5] ; 9.369  ; 9.338  ; 10.032 ; 9.992  ;
; address[6]    ; data_out[6] ; 9.112  ; 9.085  ; 9.777  ; 9.780  ;
; address[6]    ; data_out[7] ; 9.326  ; 9.351  ; 9.973  ; 10.028 ;
; address[7]    ; data_out[0] ; 7.868  ; 8.807  ; 9.428  ; 8.391  ;
; address[7]    ; data_out[1] ; 8.516  ; 8.479  ; 9.122  ; 9.115  ;
; address[7]    ; data_out[2] ; 9.578  ; 9.637  ; 10.189 ; 10.278 ;
; address[7]    ; data_out[3] ; 8.574  ; 8.547  ; 9.184  ; 9.187  ;
; address[7]    ; data_out[4] ; 8.480  ; 8.521  ; 9.162  ; 9.127  ;
; address[7]    ; data_out[5] ; 8.556  ; 8.525  ; 9.164  ; 9.124  ;
; address[7]    ; data_out[6] ; 8.299  ; 8.272  ; 8.909  ; 8.912  ;
; address[7]    ; data_out[7] ; 8.513  ; 8.538  ; 9.105  ; 9.160  ;
; port_in_00[0] ; data_out[0] ; 7.445  ;        ;        ; 7.925  ;
; port_in_00[1] ; data_out[1] ; 5.854  ;        ;        ; 6.218  ;
; port_in_00[2] ; data_out[2] ; 6.931  ;        ;        ; 7.383  ;
; port_in_00[3] ; data_out[3] ; 6.200  ;        ;        ; 6.562  ;
; port_in_00[4] ; data_out[4] ; 5.782  ;        ;        ; 6.156  ;
; port_in_00[5] ; data_out[5] ; 7.291  ;        ;        ; 7.745  ;
; port_in_00[6] ; data_out[6] ; 5.947  ;        ;        ; 6.326  ;
; port_in_00[7] ; data_out[7] ; 4.425  ;        ;        ; 4.588  ;
; port_in_01[0] ; data_out[0] ; 7.694  ;        ;        ; 8.184  ;
; port_in_01[1] ; data_out[1] ; 6.105  ;        ;        ; 6.466  ;
; port_in_01[2] ; data_out[2] ; 7.862  ;        ;        ; 8.390  ;
; port_in_01[3] ; data_out[3] ; 6.118  ;        ;        ; 6.500  ;
; port_in_01[4] ; data_out[4] ; 6.222  ;        ;        ; 6.639  ;
; port_in_01[5] ; data_out[5] ; 7.576  ;        ;        ; 8.029  ;
; port_in_01[6] ; data_out[6] ; 6.407  ;        ;        ; 6.781  ;
; port_in_01[7] ; data_out[7] ; 4.383  ;        ;        ; 4.545  ;
+---------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 193.05 MHz ; 193.05 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -4.180 ; -31.536           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 1.428 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2082.000                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                            ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -4.180 ; rw_96x8_sync:rw_inst|RW~1876 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.252      ; 5.427      ;
; -4.118 ; rw_96x8_sync:rw_inst|RW~1011 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.273      ; 5.386      ;
; -4.111 ; rw_96x8_sync:rw_inst|RW~204  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.237      ; 5.343      ;
; -4.109 ; rw_96x8_sync:rw_inst|RW~1836 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.245      ; 5.349      ;
; -4.062 ; rw_96x8_sync:rw_inst|RW~1783 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.262      ; 5.319      ;
; -4.012 ; rw_96x8_sync:rw_inst|RW~1901 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.283      ;
; -4.008 ; rw_96x8_sync:rw_inst|RW~1603 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.269      ;
; -3.987 ; rw_96x8_sync:rw_inst|RW~883  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.257      ;
; -3.946 ; rw_96x8_sync:rw_inst|RW~438  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.292      ; 5.233      ;
; -3.923 ; rw_96x8_sync:rw_inst|RW~1779 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.271      ; 5.189      ;
; -3.903 ; rw_96x8_sync:rw_inst|RW~99   ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.276      ; 5.174      ;
; -3.868 ; rw_96x8_sync:rw_inst|RW~607  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.144      ;
; -3.852 ; rw_96x8_sync:rw_inst|RW~196  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.249      ; 5.096      ;
; -3.847 ; rw_96x8_sync:rw_inst|RW~1273 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.259      ; 5.101      ;
; -3.834 ; rw_96x8_sync:rw_inst|RW~2004 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.252      ; 5.081      ;
; -3.818 ; rw_96x8_sync:rw_inst|RW~1909 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.094      ;
; -3.817 ; rw_96x8_sync:rw_inst|RW~1971 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.275      ; 5.087      ;
; -3.816 ; rw_96x8_sync:rw_inst|RW~1201 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.256      ; 5.067      ;
; -3.811 ; rw_96x8_sync:rw_inst|RW~611  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.279      ; 5.085      ;
; -3.807 ; rw_96x8_sync:rw_inst|RW~1828 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.254      ; 5.056      ;
; -3.786 ; rw_96x8_sync:rw_inst|RW~1651 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.274      ; 5.055      ;
; -3.774 ; rw_96x8_sync:rw_inst|RW~1139 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.283      ; 5.052      ;
; -3.773 ; rw_96x8_sync:rw_inst|RW~756  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.248      ; 5.016      ;
; -3.770 ; rw_96x8_sync:rw_inst|RW~243  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.281      ; 5.046      ;
; -3.760 ; rw_96x8_sync:rw_inst|RW~783  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.267      ; 5.022      ;
; -3.759 ; rw_96x8_sync:rw_inst|RW~76   ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.266      ; 5.020      ;
; -3.738 ; rw_96x8_sync:rw_inst|RW~175  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.280      ; 5.013      ;
; -3.737 ; rw_96x8_sync:rw_inst|RW~1807 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.997      ;
; -3.726 ; rw_96x8_sync:rw_inst|RW~561  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.250      ; 4.971      ;
; -3.724 ; rw_96x8_sync:rw_inst|RW~1061 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.976      ;
; -3.722 ; rw_96x8_sync:rw_inst|RW~329  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.981      ;
; -3.718 ; rw_96x8_sync:rw_inst|RW~1679 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.978      ;
; -3.714 ; rw_96x8_sync:rw_inst|RW~101  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.277      ; 4.986      ;
; -3.712 ; rw_96x8_sync:rw_inst|RW~293  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.277      ; 4.984      ;
; -3.709 ; rw_96x8_sync:rw_inst|RW~1623 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.279      ; 4.983      ;
; -3.708 ; rw_96x8_sync:rw_inst|RW~412  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.961      ;
; -3.706 ; rw_96x8_sync:rw_inst|RW~947  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.280      ; 4.981      ;
; -3.697 ; rw_96x8_sync:rw_inst|RW~554  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.944      ;
; -3.680 ; rw_96x8_sync:rw_inst|RW~1362 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.943      ;
; -3.677 ; rw_96x8_sync:rw_inst|RW~757  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.936      ;
; -3.676 ; rw_96x8_sync:rw_inst|RW~1241 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.932      ;
; -3.676 ; rw_96x8_sync:rw_inst|RW~1159 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.277      ; 4.948      ;
; -3.674 ; rw_96x8_sync:rw_inst|RW~936  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.941      ;
; -3.669 ; rw_96x8_sync:rw_inst|RW~1453 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.286      ; 4.950      ;
; -3.667 ; rw_96x8_sync:rw_inst|RW~579  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.276      ; 4.938      ;
; -3.663 ; rw_96x8_sync:rw_inst|RW~1460 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.276      ; 4.934      ;
; -3.662 ; rw_96x8_sync:rw_inst|RW~564  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.252      ; 4.909      ;
; -3.659 ; rw_96x8_sync:rw_inst|RW~772  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.268      ; 4.922      ;
; -3.659 ; rw_96x8_sync:rw_inst|RW~1893 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.280      ; 4.934      ;
; -3.651 ; rw_96x8_sync:rw_inst|RW~1436 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.910      ;
; -3.648 ; rw_96x8_sync:rw_inst|RW~1271 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.910      ;
; -3.643 ; rw_96x8_sync:rw_inst|RW~1948 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.253      ; 4.891      ;
; -3.637 ; rw_96x8_sync:rw_inst|RW~1267 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.284      ; 4.916      ;
; -3.637 ; rw_96x8_sync:rw_inst|RW~944  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.248      ; 4.880      ;
; -3.635 ; rw_96x8_sync:rw_inst|RW~142  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.298      ; 4.928      ;
; -3.634 ; rw_96x8_sync:rw_inst|RW~1477 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.283      ; 4.912      ;
; -3.631 ; rw_96x8_sync:rw_inst|RW~1764 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.271      ; 4.897      ;
; -3.627 ; rw_96x8_sync:rw_inst|RW~1123 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.274      ; 4.896      ;
; -3.617 ; rw_96x8_sync:rw_inst|RW~852  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.869      ;
; -3.614 ; rw_96x8_sync:rw_inst|RW~298  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.267      ; 4.876      ;
; -3.613 ; rw_96x8_sync:rw_inst|RW~290  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.265      ; 4.873      ;
; -3.612 ; rw_96x8_sync:rw_inst|RW~1771 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.276      ; 4.883      ;
; -3.608 ; rw_96x8_sync:rw_inst|RW~1428 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.264      ; 4.867      ;
; -3.608 ; rw_96x8_sync:rw_inst|RW~1518 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.288      ; 4.891      ;
; -3.607 ; rw_96x8_sync:rw_inst|RW~1215 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.250      ; 4.852      ;
; -3.606 ; rw_96x8_sync:rw_inst|RW~1981 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.871      ;
; -3.604 ; rw_96x8_sync:rw_inst|RW~1133 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.289      ; 4.888      ;
; -3.604 ; rw_96x8_sync:rw_inst|RW~393  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.261      ; 4.860      ;
; -3.603 ; rw_96x8_sync:rw_inst|RW~355  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.276      ; 4.874      ;
; -3.599 ; rw_96x8_sync:rw_inst|RW~1469 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.270      ; 4.864      ;
; -3.599 ; rw_96x8_sync:rw_inst|RW~71   ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.279      ; 4.873      ;
; -3.592 ; rw_96x8_sync:rw_inst|RW~1029 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.284      ; 4.871      ;
; -3.591 ; rw_96x8_sync:rw_inst|RW~1049 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.240      ; 4.826      ;
; -3.588 ; rw_96x8_sync:rw_inst|RW~568  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.257      ; 4.840      ;
; -3.584 ; rw_96x8_sync:rw_inst|RW~1209 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.234      ; 4.813      ;
; -3.581 ; rw_96x8_sync:rw_inst|RW~481  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.835      ;
; -3.581 ; rw_96x8_sync:rw_inst|RW~1125 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.275      ; 4.851      ;
; -3.580 ; rw_96x8_sync:rw_inst|RW~851  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.277      ; 4.852      ;
; -3.580 ; rw_96x8_sync:rw_inst|RW~1959 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.258      ; 4.833      ;
; -3.580 ; rw_96x8_sync:rw_inst|RW~1445 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.286      ; 4.861      ;
; -3.577 ; rw_96x8_sync:rw_inst|RW~1258 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.844      ;
; -3.570 ; rw_96x8_sync:rw_inst|RW~237  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.294      ; 4.859      ;
; -3.567 ; rw_96x8_sync:rw_inst|RW~306  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.266      ; 4.828      ;
; -3.566 ; rw_96x8_sync:rw_inst|RW~365  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.278      ; 4.839      ;
; -3.566 ; rw_96x8_sync:rw_inst|RW~1940 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.241      ; 4.802      ;
; -3.565 ; rw_96x8_sync:rw_inst|RW~1523 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.281      ; 4.841      ;
; -3.565 ; rw_96x8_sync:rw_inst|RW~1903 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.274      ; 4.834      ;
; -3.564 ; rw_96x8_sync:rw_inst|RW~1566 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.279      ; 4.838      ;
; -3.563 ; rw_96x8_sync:rw_inst|RW~1461 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.292      ; 4.850      ;
; -3.561 ; rw_96x8_sync:rw_inst|RW~1955 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.259      ; 4.815      ;
; -3.557 ; rw_96x8_sync:rw_inst|RW~1939 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.260      ; 4.812      ;
; -3.554 ; rw_96x8_sync:rw_inst|RW~1322 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.274      ; 4.823      ;
; -3.548 ; rw_96x8_sync:rw_inst|RW~257  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.235      ; 4.778      ;
; -3.548 ; rw_96x8_sync:rw_inst|RW~1379 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.286      ; 4.829      ;
; -3.547 ; rw_96x8_sync:rw_inst|RW~701  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.277      ; 4.819      ;
; -3.546 ; rw_96x8_sync:rw_inst|RW~1165 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.292      ; 4.833      ;
; -3.542 ; rw_96x8_sync:rw_inst|RW~1087 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.272      ; 4.809      ;
; -3.541 ; rw_96x8_sync:rw_inst|RW~827  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.278      ; 4.814      ;
; -3.537 ; rw_96x8_sync:rw_inst|RW~682  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.246      ; 4.778      ;
; -3.536 ; rw_96x8_sync:rw_inst|RW~533  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.276      ; 4.807      ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                            ;
+-------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.428 ; rw_96x8_sync:rw_inst|RW~942  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.401      ; 1.973      ;
; 1.450 ; rw_96x8_sync:rw_inst|RW~895  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.402      ; 1.996      ;
; 1.586 ; rw_96x8_sync:rw_inst|RW~206  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.140      ;
; 1.623 ; rw_96x8_sync:rw_inst|RW~1637 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.159      ;
; 1.683 ; rw_96x8_sync:rw_inst|RW~1486 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.404      ; 2.231      ;
; 1.685 ; rw_96x8_sync:rw_inst|RW~1454 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.398      ; 2.227      ;
; 1.686 ; rw_96x8_sync:rw_inst|RW~1793 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.225      ;
; 1.775 ; rw_96x8_sync:rw_inst|RW~135  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.405      ; 2.324      ;
; 1.782 ; rw_96x8_sync:rw_inst|RW~256  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.323      ;
; 1.783 ; rw_96x8_sync:rw_inst|RW~1483 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.326      ;
; 1.788 ; rw_96x8_sync:rw_inst|RW~1805 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.334      ;
; 1.805 ; rw_96x8_sync:rw_inst|RW~581  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.344      ;
; 1.812 ; rw_96x8_sync:rw_inst|RW~1826 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.349      ;
; 1.814 ; rw_96x8_sync:rw_inst|RW~1038 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.373      ;
; 1.824 ; rw_96x8_sync:rw_inst|RW~1998 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.425      ; 2.393      ;
; 1.829 ; rw_96x8_sync:rw_inst|RW~718  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.383      ;
; 1.853 ; rw_96x8_sync:rw_inst|RW~1547 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.101      ; 2.098      ;
; 1.866 ; rw_96x8_sync:rw_inst|RW~427  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.424      ;
; 1.891 ; rw_96x8_sync:rw_inst|RW~2031 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.406      ; 2.441      ;
; 1.891 ; rw_96x8_sync:rw_inst|RW~859  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.403      ; 2.438      ;
; 1.895 ; rw_96x8_sync:rw_inst|RW~1936 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.441      ;
; 1.896 ; rw_96x8_sync:rw_inst|RW~2015 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.437      ;
; 1.897 ; rw_96x8_sync:rw_inst|RW~1697 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.433      ;
; 1.918 ; rw_96x8_sync:rw_inst|RW~2026 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.396      ; 2.458      ;
; 1.920 ; rw_96x8_sync:rw_inst|RW~1775 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.466      ;
; 1.920 ; rw_96x8_sync:rw_inst|RW~1761 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.459      ;
; 1.927 ; rw_96x8_sync:rw_inst|RW~1737 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.373      ; 2.444      ;
; 1.936 ; rw_96x8_sync:rw_inst|RW~1996 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.477      ;
; 1.937 ; rw_96x8_sync:rw_inst|RW~974  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.420      ; 2.501      ;
; 1.946 ; rw_96x8_sync:rw_inst|RW~2058 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.487      ;
; 1.947 ; rw_96x8_sync:rw_inst|RW~727  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.493      ;
; 1.956 ; rw_96x8_sync:rw_inst|RW~128  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.493      ;
; 1.956 ; rw_96x8_sync:rw_inst|RW~1508 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.494      ;
; 1.960 ; rw_96x8_sync:rw_inst|RW~1792 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.496      ;
; 1.973 ; rw_96x8_sync:rw_inst|RW~1713 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.086      ; 2.203      ;
; 1.974 ; rw_96x8_sync:rw_inst|RW~512  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.511      ;
; 1.977 ; rw_96x8_sync:rw_inst|RW~973  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.531      ;
; 1.979 ; rw_96x8_sync:rw_inst|RW~2056 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.401      ; 2.524      ;
; 1.981 ; rw_96x8_sync:rw_inst|RW~1006 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.540      ;
; 1.982 ; rw_96x8_sync:rw_inst|RW~1810 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.519      ;
; 1.984 ; rw_96x8_sync:rw_inst|RW~1765 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.542      ;
; 1.985 ; rw_96x8_sync:rw_inst|RW~2010 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.387      ; 2.516      ;
; 1.985 ; rw_96x8_sync:rw_inst|RW~1734 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.531      ;
; 1.988 ; rw_96x8_sync:rw_inst|RW~589  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.524      ;
; 1.991 ; rw_96x8_sync:rw_inst|RW~946  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.396      ; 2.531      ;
; 1.992 ; rw_96x8_sync:rw_inst|RW~717  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.536      ;
; 1.996 ; rw_96x8_sync:rw_inst|RW~140  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.397      ; 2.537      ;
; 1.998 ; rw_96x8_sync:rw_inst|RW~1136 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.554      ;
; 1.999 ; rw_96x8_sync:rw_inst|RW~1677 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.545      ;
; 2.001 ; rw_96x8_sync:rw_inst|RW~753  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.381      ; 2.526      ;
; 2.004 ; rw_96x8_sync:rw_inst|RW~774  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.421      ; 2.569      ;
; 2.007 ; rw_96x8_sync:rw_inst|RW~411  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.559      ;
; 2.008 ; rw_96x8_sync:rw_inst|RW~962  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.404      ; 2.556      ;
; 2.011 ; rw_96x8_sync:rw_inst|RW~746  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.547      ;
; 2.012 ; rw_96x8_sync:rw_inst|RW~1070 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.413      ; 2.569      ;
; 2.012 ; rw_96x8_sync:rw_inst|RW~735  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.558      ;
; 2.016 ; rw_96x8_sync:rw_inst|RW~1339 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.096      ; 2.256      ;
; 2.019 ; rw_96x8_sync:rw_inst|RW~1950 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.414      ; 2.577      ;
; 2.028 ; rw_96x8_sync:rw_inst|RW~1919 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.401      ; 2.573      ;
; 2.028 ; rw_96x8_sync:rw_inst|RW~1896 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.403      ; 2.575      ;
; 2.031 ; rw_96x8_sync:rw_inst|RW~813  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.391      ; 2.566      ;
; 2.033 ; rw_96x8_sync:rw_inst|RW~1285 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.401      ; 2.578      ;
; 2.034 ; rw_96x8_sync:rw_inst|RW~904  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.401      ; 2.579      ;
; 2.036 ; rw_96x8_sync:rw_inst|RW~1519 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.403      ; 2.583      ;
; 2.036 ; rw_96x8_sync:rw_inst|RW~64   ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.403      ; 2.583      ;
; 2.037 ; rw_96x8_sync:rw_inst|RW~133  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.589      ;
; 2.045 ; rw_96x8_sync:rw_inst|RW~1986 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.405      ; 2.594      ;
; 2.045 ; rw_96x8_sync:rw_inst|RW~1442 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.408      ; 2.597      ;
; 2.049 ; rw_96x8_sync:rw_inst|RW~1536 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.394      ; 2.587      ;
; 2.052 ; rw_96x8_sync:rw_inst|RW~768  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.588      ;
; 2.052 ; rw_96x8_sync:rw_inst|RW~2047 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.106      ; 2.302      ;
; 2.058 ; rw_96x8_sync:rw_inst|RW~639  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.601      ;
; 2.063 ; rw_96x8_sync:rw_inst|RW~1153 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.388      ; 2.595      ;
; 2.064 ; rw_96x8_sync:rw_inst|RW~689  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.375      ; 2.583      ;
; 2.077 ; rw_96x8_sync:rw_inst|RW~649  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.396      ; 2.617      ;
; 2.078 ; rw_96x8_sync:rw_inst|RW~1856 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.621      ;
; 2.082 ; rw_96x8_sync:rw_inst|RW~1801 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.383      ; 2.609      ;
; 2.082 ; rw_96x8_sync:rw_inst|RW~2062 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.412      ; 2.638      ;
; 2.087 ; rw_96x8_sync:rw_inst|RW~751  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.402      ; 2.633      ;
; 2.089 ; rw_96x8_sync:rw_inst|RW~1470 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.415      ; 2.648      ;
; 2.089 ; rw_96x8_sync:rw_inst|RW~1721 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.062      ; 2.295      ;
; 2.090 ; rw_96x8_sync:rw_inst|RW~933  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.410      ; 2.644      ;
; 2.090 ; rw_96x8_sync:rw_inst|RW~1161 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.634      ;
; 2.093 ; rw_96x8_sync:rw_inst|RW~1377 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.395      ; 2.632      ;
; 2.097 ; rw_96x8_sync:rw_inst|RW~397  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.407      ; 2.648      ;
; 2.099 ; rw_96x8_sync:rw_inst|RW~1280 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.643      ;
; 2.108 ; rw_96x8_sync:rw_inst|RW~1152 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.400      ; 2.652      ;
; 2.108 ; rw_96x8_sync:rw_inst|RW~1846 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.426      ; 2.678      ;
; 2.113 ; rw_96x8_sync:rw_inst|RW~557  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.392      ; 2.649      ;
; 2.117 ; rw_96x8_sync:rw_inst|RW~1698 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.406      ; 2.667      ;
; 2.118 ; rw_96x8_sync:rw_inst|RW~1189 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.647      ;
; 2.119 ; rw_96x8_sync:rw_inst|RW~1993 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.396      ; 2.659      ;
; 2.121 ; rw_96x8_sync:rw_inst|RW~761  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.385      ; 2.650      ;
; 2.121 ; rw_96x8_sync:rw_inst|RW~758  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.096      ; 2.361      ;
; 2.121 ; rw_96x8_sync:rw_inst|RW~169  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.378      ; 2.643      ;
; 2.122 ; rw_96x8_sync:rw_inst|RW~741  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.411      ; 2.677      ;
; 2.122 ; rw_96x8_sync:rw_inst|RW~1521 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.390      ; 2.656      ;
; 2.125 ; rw_96x8_sync:rw_inst|RW~1596 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.393      ; 2.662      ;
; 2.125 ; rw_96x8_sync:rw_inst|RW~937  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.372      ; 2.641      ;
; 2.126 ; rw_96x8_sync:rw_inst|RW~1531 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.405      ; 2.675      ;
+-------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~100             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1000            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1001            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1002            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1003            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1004            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1005            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1006            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1007            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1008            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1009            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~101             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1010            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1011            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1012            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1013            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1014            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1015            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1016            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1017            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1018            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1019            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~102             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1020            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1021            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1022            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1023            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1024            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1025            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1026            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1027            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1028            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1029            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~103             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1030            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1031            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1032            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1033            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1034            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1035            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1036            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1037            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1038            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1039            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~104             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1040            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1041            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1042            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1043            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1044            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1045            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1046            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1047            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1048            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1049            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~105             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1050            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1051            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1052            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1053            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1054            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1055            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1056            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1057            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1058            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1059            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~106             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1060            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1061            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1062            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1063            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1064            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1065            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1066            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1067            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1068            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 9.406 ; 9.903 ; Rise       ; clock           ;
;  address[0] ; clock      ; 8.391 ; 8.787 ; Rise       ; clock           ;
;  address[1] ; clock      ; 7.620 ; 8.032 ; Rise       ; clock           ;
;  address[2] ; clock      ; 7.610 ; 7.993 ; Rise       ; clock           ;
;  address[3] ; clock      ; 8.070 ; 8.392 ; Rise       ; clock           ;
;  address[4] ; clock      ; 8.450 ; 9.007 ; Rise       ; clock           ;
;  address[5] ; clock      ; 8.730 ; 9.193 ; Rise       ; clock           ;
;  address[6] ; clock      ; 9.406 ; 9.903 ; Rise       ; clock           ;
;  address[7] ; clock      ; 8.440 ; 8.929 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 3.935 ; 4.431 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 1.597 ; 1.641 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 1.727 ; 1.849 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 3.406 ; 3.871 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.407 ; 3.878 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 3.385 ; 3.849 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 3.112 ; 3.560 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 3.609 ; 4.088 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 3.935 ; 4.431 ; Rise       ; clock           ;
; writen      ; clock      ; 6.462 ; 6.990 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -1.194 ; -1.542 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.923 ; -2.290 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.527 ; -1.915 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.787 ; -2.175 ; Rise       ; clock           ;
;  address[3] ; clock      ; -1.194 ; -1.542 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.788 ; -2.224 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.764 ; -2.269 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.751 ; -2.136 ; Rise       ; clock           ;
;  address[7] ; clock      ; -2.042 ; -2.516 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 0.846  ; 0.657  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 0.509  ; 0.346  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 0.846  ; 0.657  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.975 ; -1.310 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -1.254 ; -1.595 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -1.010 ; -1.343 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -1.004 ; -1.343 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -1.158 ; -1.519 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -1.138 ; -1.498 ; Rise       ; clock           ;
; writen      ; clock      ; -1.993 ; -2.363 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 8.463 ; 8.525 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.302 ; 7.344 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 7.903 ; 7.868 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 8.463 ; 8.525 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 7.217 ; 7.223 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 6.982 ; 6.974 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.294 ; 7.247 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 6.856 ; 6.828 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 7.042 ; 7.028 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.180 ; 5.199 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 4.963 ; 4.956 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.180 ; 5.199 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 4.973 ; 5.007 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 4.896 ; 4.894 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 4.990 ; 5.006 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 4.971 ; 4.968 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 4.998 ; 5.003 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 4.865 ; 4.876 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.128 ; 5.126 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.016 ; 5.051 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 4.904 ; 4.918 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 4.893 ; 4.907 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 4.874 ; 4.848 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 4.874 ; 4.884 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.122 ; 5.094 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.128 ; 5.126 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.030 ; 5.017 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 5.268 ; 5.263 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.063 ; 7.091 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 6.971 ; 6.981 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 6.537 ; 6.652 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 5.685 ; 5.738 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 5.300 ; 5.263 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 6.926 ; 6.853 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 5.268 ; 5.294 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 5.446 ; 5.429 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 4.768 ; 4.778 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 4.865 ; 4.857 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.071 ; 5.089 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 4.873 ; 4.905 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 4.797 ; 4.794 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 4.891 ; 4.906 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 4.874 ; 4.870 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 4.899 ; 4.903 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 4.768 ; 4.778 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 4.777 ; 4.752 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 4.914 ; 4.947 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 4.808 ; 4.820 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 4.796 ; 4.808 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 4.777 ; 4.752 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 4.778 ; 4.786 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.017 ; 4.990 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.022 ; 5.019 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 4.926 ; 4.913 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 9.270  ; 9.218  ; 9.638  ; 9.646  ;
; address[0]    ; data_out[1] ; 9.637  ; 9.606  ; 10.045 ; 10.010 ;
; address[0]    ; data_out[2] ; 10.945 ; 11.011 ; 11.384 ; 11.446 ;
; address[0]    ; data_out[3] ; 9.815  ; 9.807  ; 10.213 ; 10.205 ;
; address[0]    ; data_out[4] ; 9.505  ; 9.498  ; 9.906  ; 9.894  ;
; address[0]    ; data_out[5] ; 9.489  ; 9.442  ; 9.834  ; 9.760  ;
; address[0]    ; data_out[6] ; 9.672  ; 9.646  ; 10.114 ; 10.086 ;
; address[0]    ; data_out[7] ; 9.816  ; 9.798  ; 10.202 ; 10.192 ;
; address[1]    ; data_out[0] ;        ; 8.470  ; 8.919  ;        ;
; address[1]    ; data_out[1] ; 9.974  ; 9.943  ; 10.408 ; 10.373 ;
; address[1]    ; data_out[2] ; 11.282 ; 11.348 ; 11.747 ; 11.809 ;
; address[1]    ; data_out[3] ; 10.152 ; 10.144 ; 10.576 ; 10.568 ;
; address[1]    ; data_out[4] ; 9.842  ; 9.835  ; 10.269 ; 10.257 ;
; address[1]    ; data_out[5] ; 9.826  ; 9.779  ; 10.197 ; 10.123 ;
; address[1]    ; data_out[6] ; 10.009 ; 9.983  ; 10.477 ; 10.449 ;
; address[1]    ; data_out[7] ; 10.153 ; 10.135 ; 10.565 ; 10.555 ;
; address[2]    ; data_out[0] ;        ; 11.547 ; 12.033 ;        ;
; address[2]    ; data_out[1] ; 13.051 ; 13.020 ; 13.522 ; 13.487 ;
; address[2]    ; data_out[2] ; 14.359 ; 14.425 ; 14.861 ; 14.923 ;
; address[2]    ; data_out[3] ; 13.229 ; 13.221 ; 13.690 ; 13.682 ;
; address[2]    ; data_out[4] ; 12.919 ; 12.912 ; 13.383 ; 13.371 ;
; address[2]    ; data_out[5] ; 12.903 ; 12.856 ; 13.311 ; 13.237 ;
; address[2]    ; data_out[6] ; 13.086 ; 13.060 ; 13.591 ; 13.563 ;
; address[2]    ; data_out[7] ; 13.230 ; 13.212 ; 13.679 ; 13.669 ;
; address[3]    ; data_out[0] ;        ; 10.867 ; 11.305 ;        ;
; address[3]    ; data_out[1] ; 12.371 ; 12.340 ; 12.794 ; 12.759 ;
; address[3]    ; data_out[2] ; 13.679 ; 13.745 ; 14.133 ; 14.195 ;
; address[3]    ; data_out[3] ; 12.549 ; 12.541 ; 12.962 ; 12.954 ;
; address[3]    ; data_out[4] ; 12.239 ; 12.232 ; 12.655 ; 12.643 ;
; address[3]    ; data_out[5] ; 12.223 ; 12.176 ; 12.583 ; 12.509 ;
; address[3]    ; data_out[6] ; 12.406 ; 12.380 ; 12.863 ; 12.835 ;
; address[3]    ; data_out[7] ; 12.550 ; 12.532 ; 12.951 ; 12.941 ;
; address[4]    ; data_out[0] ; 9.113  ;        ;        ; 9.543  ;
; address[4]    ; data_out[1] ; 10.602 ; 10.567 ; 11.047 ; 11.016 ;
; address[4]    ; data_out[2] ; 11.941 ; 12.003 ; 12.355 ; 12.421 ;
; address[4]    ; data_out[3] ; 10.770 ; 10.762 ; 11.225 ; 11.217 ;
; address[4]    ; data_out[4] ; 10.463 ; 10.451 ; 10.915 ; 10.908 ;
; address[4]    ; data_out[5] ; 10.391 ; 10.317 ; 10.899 ; 10.852 ;
; address[4]    ; data_out[6] ; 10.671 ; 10.643 ; 11.082 ; 11.056 ;
; address[4]    ; data_out[7] ; 10.759 ; 10.749 ; 11.226 ; 11.208 ;
; address[5]    ; data_out[0] ; 10.976 ; 7.669  ; 8.102  ; 11.420 ;
; address[5]    ; data_out[1] ; 12.465 ; 12.430 ; 12.924 ; 12.893 ;
; address[5]    ; data_out[2] ; 13.804 ; 13.866 ; 14.232 ; 14.298 ;
; address[5]    ; data_out[3] ; 12.633 ; 12.625 ; 13.102 ; 13.094 ;
; address[5]    ; data_out[4] ; 12.326 ; 12.314 ; 12.792 ; 12.785 ;
; address[5]    ; data_out[5] ; 12.254 ; 12.180 ; 12.776 ; 12.729 ;
; address[5]    ; data_out[6] ; 12.534 ; 12.506 ; 12.959 ; 12.933 ;
; address[5]    ; data_out[7] ; 12.622 ; 12.612 ; 13.103 ; 13.085 ;
; address[6]    ; data_out[0] ; 10.003 ; 9.678  ; 10.192 ; 10.388 ;
; address[6]    ; data_out[1] ; 11.492 ; 11.457 ; 11.892 ; 11.861 ;
; address[6]    ; data_out[2] ; 12.831 ; 12.893 ; 13.200 ; 13.266 ;
; address[6]    ; data_out[3] ; 11.660 ; 11.652 ; 12.070 ; 12.062 ;
; address[6]    ; data_out[4] ; 11.353 ; 11.341 ; 11.760 ; 11.753 ;
; address[6]    ; data_out[5] ; 11.281 ; 11.207 ; 11.744 ; 11.697 ;
; address[6]    ; data_out[6] ; 11.561 ; 11.533 ; 11.927 ; 11.901 ;
; address[6]    ; data_out[7] ; 11.649 ; 11.639 ; 12.071 ; 12.053 ;
; address[7]    ; data_out[0] ; 9.518  ; 8.392  ; 8.977  ; 9.929  ;
; address[7]    ; data_out[1] ; 11.007 ; 10.972 ; 11.433 ; 11.402 ;
; address[7]    ; data_out[2] ; 12.346 ; 12.408 ; 12.741 ; 12.807 ;
; address[7]    ; data_out[3] ; 11.175 ; 11.167 ; 11.611 ; 11.603 ;
; address[7]    ; data_out[4] ; 10.868 ; 10.856 ; 11.301 ; 11.294 ;
; address[7]    ; data_out[5] ; 10.796 ; 10.722 ; 11.285 ; 11.238 ;
; address[7]    ; data_out[6] ; 11.076 ; 11.048 ; 11.468 ; 11.442 ;
; address[7]    ; data_out[7] ; 11.164 ; 11.154 ; 11.612 ; 11.594 ;
; port_in_00[0] ; data_out[0] ; 7.104  ;        ;        ; 7.465  ;
; port_in_00[1] ; data_out[1] ; 5.564  ;        ;        ; 5.860  ;
; port_in_00[2] ; data_out[2] ; 6.645  ;        ;        ; 7.028  ;
; port_in_00[3] ; data_out[3] ; 5.891  ;        ;        ; 6.200  ;
; port_in_00[4] ; data_out[4] ; 5.496  ;        ;        ; 5.802  ;
; port_in_00[5] ; data_out[5] ; 6.953  ;        ;        ; 7.291  ;
; port_in_00[6] ; data_out[6] ; 5.653  ;        ;        ; 5.952  ;
; port_in_00[7] ; data_out[7] ; 4.332  ;        ;        ; 4.494  ;
; port_in_01[0] ; data_out[0] ; 7.366  ;        ;        ; 7.742  ;
; port_in_01[1] ; data_out[1] ; 5.829  ;        ;        ; 6.125  ;
; port_in_01[2] ; data_out[2] ; 7.581  ;        ;        ; 8.002  ;
; port_in_01[3] ; data_out[3] ; 5.844  ;        ;        ; 6.175  ;
; port_in_01[4] ; data_out[4] ; 5.951  ;        ;        ; 6.315  ;
; port_in_01[5] ; data_out[5] ; 7.223  ;        ;        ; 7.525  ;
; port_in_01[6] ; data_out[6] ; 6.121  ;        ;        ; 6.405  ;
; port_in_01[7] ; data_out[7] ; 4.289  ;        ;        ; 4.461  ;
+---------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 8.992  ; 8.932  ; 9.351  ; 9.348  ;
; address[0]    ; data_out[1] ; 9.294  ; 9.241  ; 9.689  ; 9.642  ;
; address[0]    ; data_out[2] ; 10.599 ; 10.594 ; 10.922 ; 11.049 ;
; address[0]    ; data_out[3] ; 9.414  ; 9.438  ; 9.830  ; 9.828  ;
; address[0]    ; data_out[4] ; 9.202  ; 9.165  ; 9.615  ; 9.579  ;
; address[0]    ; data_out[5] ; 9.107  ; 9.017  ; 9.464  ; 9.391  ;
; address[0]    ; data_out[6] ; 9.328  ; 9.234  ; 9.653  ; 9.689  ;
; address[0]    ; data_out[7] ; 9.463  ; 9.451  ; 9.855  ; 9.844  ;
; address[1]    ; data_out[0] ;        ; 8.215  ; 8.659  ;        ;
; address[1]    ; data_out[1] ; 8.544  ; 8.517  ; 8.962  ; 8.908  ;
; address[1]    ; data_out[2] ; 9.612  ; 9.683  ; 10.040 ; 10.084 ;
; address[1]    ; data_out[3] ; 8.587  ; 8.592  ; 9.015  ; 8.993  ;
; address[1]    ; data_out[4] ; 8.563  ; 8.511  ; 8.933  ; 8.956  ;
; address[1]    ; data_out[5] ; 8.605  ; 8.506  ; 9.016  ; 8.923  ;
; address[1]    ; data_out[6] ; 8.342  ; 8.322  ; 8.772  ; 8.725  ;
; address[1]    ; data_out[7] ; 8.514  ; 8.529  ; 8.957  ; 8.944  ;
; address[2]    ; data_out[0] ;        ; 11.167 ; 11.650 ;        ;
; address[2]    ; data_out[1] ; 11.496 ; 11.469 ; 11.953 ; 11.899 ;
; address[2]    ; data_out[2] ; 12.564 ; 12.635 ; 13.031 ; 13.075 ;
; address[2]    ; data_out[3] ; 11.539 ; 11.544 ; 12.006 ; 11.984 ;
; address[2]    ; data_out[4] ; 11.515 ; 11.463 ; 11.924 ; 11.947 ;
; address[2]    ; data_out[5] ; 11.557 ; 11.458 ; 12.007 ; 11.914 ;
; address[2]    ; data_out[6] ; 11.294 ; 11.274 ; 11.763 ; 11.716 ;
; address[2]    ; data_out[7] ; 11.466 ; 11.481 ; 11.948 ; 11.935 ;
; address[3]    ; data_out[0] ;        ; 10.514 ; 10.950 ;        ;
; address[3]    ; data_out[1] ; 10.843 ; 10.816 ; 11.253 ; 11.199 ;
; address[3]    ; data_out[2] ; 11.911 ; 11.982 ; 12.331 ; 12.375 ;
; address[3]    ; data_out[3] ; 10.886 ; 10.891 ; 11.306 ; 11.284 ;
; address[3]    ; data_out[4] ; 10.862 ; 10.810 ; 11.224 ; 11.247 ;
; address[3]    ; data_out[5] ; 10.904 ; 10.805 ; 11.307 ; 11.214 ;
; address[3]    ; data_out[6] ; 10.641 ; 10.621 ; 11.063 ; 11.016 ;
; address[3]    ; data_out[7] ; 10.813 ; 10.828 ; 11.248 ; 11.235 ;
; address[4]    ; data_out[0] ; 8.838  ;        ;        ; 9.248  ;
; address[4]    ; data_out[1] ; 9.141  ; 9.087  ; 9.577  ; 9.550  ;
; address[4]    ; data_out[2] ; 10.219 ; 10.263 ; 10.645 ; 10.716 ;
; address[4]    ; data_out[3] ; 9.194  ; 9.172  ; 9.620  ; 9.625  ;
; address[4]    ; data_out[4] ; 9.112  ; 9.135  ; 9.596  ; 9.544  ;
; address[4]    ; data_out[5] ; 9.195  ; 9.102  ; 9.638  ; 9.539  ;
; address[4]    ; data_out[6] ; 8.951  ; 8.904  ; 9.375  ; 9.355  ;
; address[4]    ; data_out[7] ; 9.136  ; 9.123  ; 9.547  ; 9.562  ;
; address[5]    ; data_out[0] ; 7.510  ; 7.463  ; 7.885  ; 7.812  ;
; address[5]    ; data_out[1] ; 7.438  ; 7.384  ; 7.791  ; 7.764  ;
; address[5]    ; data_out[2] ; 8.516  ; 8.560  ; 8.859  ; 8.930  ;
; address[5]    ; data_out[3] ; 7.491  ; 7.469  ; 7.834  ; 7.839  ;
; address[5]    ; data_out[4] ; 7.409  ; 7.432  ; 7.810  ; 7.758  ;
; address[5]    ; data_out[5] ; 7.492  ; 7.399  ; 7.852  ; 7.753  ;
; address[5]    ; data_out[6] ; 7.248  ; 7.201  ; 7.589  ; 7.569  ;
; address[5]    ; data_out[7] ; 7.433  ; 7.420  ; 7.761  ; 7.776  ;
; address[6]    ; data_out[0] ; 9.432  ; 9.385  ; 9.893  ; 9.820  ;
; address[6]    ; data_out[1] ; 8.631  ; 8.577  ; 9.145  ; 9.118  ;
; address[6]    ; data_out[2] ; 9.709  ; 9.753  ; 10.213 ; 10.284 ;
; address[6]    ; data_out[3] ; 8.684  ; 8.662  ; 9.188  ; 9.193  ;
; address[6]    ; data_out[4] ; 8.602  ; 8.625  ; 9.164  ; 9.112  ;
; address[6]    ; data_out[5] ; 8.685  ; 8.592  ; 9.206  ; 9.107  ;
; address[6]    ; data_out[6] ; 8.441  ; 8.394  ; 8.943  ; 8.923  ;
; address[6]    ; data_out[7] ; 8.626  ; 8.613  ; 9.115  ; 9.130  ;
; address[7]    ; data_out[0] ; 7.316  ; 8.115  ; 8.653  ; 7.677  ;
; address[7]    ; data_out[1] ; 7.883  ; 7.829  ; 8.357  ; 8.330  ;
; address[7]    ; data_out[2] ; 8.961  ; 9.005  ; 9.425  ; 9.496  ;
; address[7]    ; data_out[3] ; 7.936  ; 7.914  ; 8.400  ; 8.405  ;
; address[7]    ; data_out[4] ; 7.854  ; 7.877  ; 8.376  ; 8.324  ;
; address[7]    ; data_out[5] ; 7.937  ; 7.844  ; 8.418  ; 8.319  ;
; address[7]    ; data_out[6] ; 7.693  ; 7.646  ; 8.155  ; 8.135  ;
; address[7]    ; data_out[7] ; 7.878  ; 7.865  ; 8.327  ; 8.342  ;
; port_in_00[0] ; data_out[0] ; 6.911  ;        ;        ; 7.255  ;
; port_in_00[1] ; data_out[1] ; 5.444  ;        ;        ; 5.734  ;
; port_in_00[2] ; data_out[2] ; 6.532  ;        ;        ; 6.910  ;
; port_in_00[3] ; data_out[3] ; 5.759  ;        ;        ; 6.060  ;
; port_in_00[4] ; data_out[4] ; 5.383  ;        ;        ; 5.681  ;
; port_in_00[5] ; data_out[5] ; 6.778  ;        ;        ; 7.109  ;
; port_in_00[6] ; data_out[6] ; 5.533  ;        ;        ; 5.826  ;
; port_in_00[7] ; data_out[7] ; 4.252  ;        ;        ; 4.406  ;
; port_in_01[0] ; data_out[0] ; 7.132  ;        ;        ; 7.490  ;
; port_in_01[1] ; data_out[1] ; 5.667  ;        ;        ; 5.954  ;
; port_in_01[2] ; data_out[2] ; 7.397  ;        ;        ; 7.809  ;
; port_in_01[3] ; data_out[3] ; 5.681  ;        ;        ; 6.003  ;
; port_in_01[4] ; data_out[4] ; 5.777  ;        ;        ; 6.122  ;
; port_in_01[5] ; data_out[5] ; 7.035  ;        ;        ; 7.329  ;
; port_in_01[6] ; data_out[6] ; 5.951  ;        ;        ; 6.226  ;
; port_in_01[7] ; data_out[7] ; 4.207  ;        ;        ; 4.369  ;
+---------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.428 ; -18.370           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.831 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -2212.452                       ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                            ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.428 ; rw_96x8_sync:rw_inst|RW~204  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.130      ; 3.545      ;
; -2.415 ; rw_96x8_sync:rw_inst|RW~1901 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.560      ;
; -2.405 ; rw_96x8_sync:rw_inst|RW~1011 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.554      ;
; -2.383 ; rw_96x8_sync:rw_inst|RW~1836 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.138      ; 3.508      ;
; -2.359 ; rw_96x8_sync:rw_inst|RW~1783 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.494      ;
; -2.335 ; rw_96x8_sync:rw_inst|RW~1876 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.462      ;
; -2.320 ; rw_96x8_sync:rw_inst|RW~883  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.469      ;
; -2.311 ; rw_96x8_sync:rw_inst|RW~1603 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.460      ;
; -2.305 ; rw_96x8_sync:rw_inst|RW~438  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.169      ; 3.461      ;
; -2.270 ; rw_96x8_sync:rw_inst|RW~1779 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.417      ;
; -2.242 ; rw_96x8_sync:rw_inst|RW~1273 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.374      ;
; -2.239 ; rw_96x8_sync:rw_inst|RW~607  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.389      ;
; -2.205 ; rw_96x8_sync:rw_inst|RW~99   ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.355      ;
; -2.187 ; rw_96x8_sync:rw_inst|RW~196  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.319      ;
; -2.186 ; rw_96x8_sync:rw_inst|RW~1971 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.335      ;
; -2.177 ; rw_96x8_sync:rw_inst|RW~1201 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.313      ;
; -2.168 ; rw_96x8_sync:rw_inst|RW~1909 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.317      ;
; -2.166 ; rw_96x8_sync:rw_inst|RW~1807 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.302      ;
; -2.157 ; rw_96x8_sync:rw_inst|RW~1828 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.143      ; 3.287      ;
; -2.157 ; rw_96x8_sync:rw_inst|RW~611  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.166      ; 3.310      ;
; -2.151 ; rw_96x8_sync:rw_inst|RW~772  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.291      ;
; -2.147 ; rw_96x8_sync:rw_inst|RW~2004 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.274      ;
; -2.143 ; rw_96x8_sync:rw_inst|RW~1764 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.288      ;
; -2.142 ; rw_96x8_sync:rw_inst|RW~1679 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.278      ;
; -2.141 ; rw_96x8_sync:rw_inst|RW~243  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.295      ;
; -2.141 ; rw_96x8_sync:rw_inst|RW~1651 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.289      ;
; -2.139 ; rw_96x8_sync:rw_inst|RW~76   ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.279      ;
; -2.124 ; rw_96x8_sync:rw_inst|RW~783  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.154      ; 3.265      ;
; -2.121 ; rw_96x8_sync:rw_inst|RW~1241 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.149      ; 3.257      ;
; -2.121 ; rw_96x8_sync:rw_inst|RW~1061 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.253      ;
; -2.116 ; rw_96x8_sync:rw_inst|RW~1453 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.168      ; 3.271      ;
; -2.113 ; rw_96x8_sync:rw_inst|RW~561  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.245      ;
; -2.109 ; rw_96x8_sync:rw_inst|RW~1362 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.156      ; 3.252      ;
; -2.107 ; rw_96x8_sync:rw_inst|RW~756  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.137      ; 3.231      ;
; -2.107 ; rw_96x8_sync:rw_inst|RW~936  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.155      ; 3.249      ;
; -2.105 ; rw_96x8_sync:rw_inst|RW~1981 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.244      ;
; -2.105 ; rw_96x8_sync:rw_inst|RW~947  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.259      ;
; -2.098 ; rw_96x8_sync:rw_inst|RW~1771 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.166      ; 3.251      ;
; -2.095 ; rw_96x8_sync:rw_inst|RW~757  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.230      ;
; -2.095 ; rw_96x8_sync:rw_inst|RW~101  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.241      ;
; -2.095 ; rw_96x8_sync:rw_inst|RW~175  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.246      ;
; -2.095 ; rw_96x8_sync:rw_inst|RW~1893 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.245      ;
; -2.095 ; rw_96x8_sync:rw_inst|RW~293  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.241      ;
; -2.093 ; rw_96x8_sync:rw_inst|RW~1460 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.239      ;
; -2.092 ; rw_96x8_sync:rw_inst|RW~944  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.139      ; 3.218      ;
; -2.091 ; rw_96x8_sync:rw_inst|RW~1139 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.169      ; 3.247      ;
; -2.085 ; rw_96x8_sync:rw_inst|RW~329  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.223      ;
; -2.082 ; rw_96x8_sync:rw_inst|RW~1469 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.221      ;
; -2.080 ; rw_96x8_sync:rw_inst|RW~1267 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.170      ; 3.237      ;
; -2.076 ; rw_96x8_sync:rw_inst|RW~579  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.227      ;
; -2.069 ; rw_96x8_sync:rw_inst|RW~554  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.204      ;
; -2.069 ; rw_96x8_sync:rw_inst|RW~1623 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.162      ; 3.218      ;
; -2.065 ; rw_96x8_sync:rw_inst|RW~412  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.145      ; 3.197      ;
; -2.064 ; rw_96x8_sync:rw_inst|RW~1271 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.203      ;
; -2.064 ; rw_96x8_sync:rw_inst|RW~1123 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.212      ;
; -2.063 ; rw_96x8_sync:rw_inst|RW~1133 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.169      ; 3.219      ;
; -2.060 ; rw_96x8_sync:rw_inst|RW~1159 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.208      ;
; -2.059 ; rw_96x8_sync:rw_inst|RW~1903 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.204      ;
; -2.059 ; rw_96x8_sync:rw_inst|RW~393  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.194      ;
; -2.056 ; rw_96x8_sync:rw_inst|RW~564  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.190      ;
; -2.055 ; rw_96x8_sync:rw_inst|RW~1959 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.189      ;
; -2.052 ; rw_96x8_sync:rw_inst|RW~1165 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.169      ; 3.208      ;
; -2.052 ; rw_96x8_sync:rw_inst|RW~1955 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.151      ; 3.190      ;
; -2.051 ; rw_96x8_sync:rw_inst|RW~481  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.146      ; 3.184      ;
; -2.043 ; rw_96x8_sync:rw_inst|RW~355  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.193      ;
; -2.038 ; rw_96x8_sync:rw_inst|RW~1436 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.177      ;
; -2.037 ; rw_96x8_sync:rw_inst|RW~1566 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.159      ; 3.183      ;
; -2.037 ; rw_96x8_sync:rw_inst|RW~1948 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.140      ; 3.164      ;
; -2.037 ; rw_96x8_sync:rw_inst|RW~257  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.128      ; 3.152      ;
; -2.037 ; rw_96x8_sync:rw_inst|RW~1215 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 1.000        ; 0.141      ; 3.165      ;
; -2.036 ; rw_96x8_sync:rw_inst|RW~1957 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.147      ; 3.170      ;
; -2.035 ; rw_96x8_sync:rw_inst|RW~1523 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.166      ; 3.188      ;
; -2.027 ; rw_96x8_sync:rw_inst|RW~1938 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.142      ; 3.156      ;
; -2.027 ; rw_96x8_sync:rw_inst|RW~1125 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.171      ;
; -2.025 ; rw_96x8_sync:rw_inst|RW~1209 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.128      ; 3.140      ;
; -2.023 ; rw_96x8_sync:rw_inst|RW~907  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.175      ;
; -2.019 ; rw_96x8_sync:rw_inst|RW~1518 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.167      ; 3.173      ;
; -2.018 ; rw_96x8_sync:rw_inst|RW~1428 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.157      ;
; -2.010 ; rw_96x8_sync:rw_inst|RW~1233 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 1.000        ; 0.148      ; 3.145      ;
; -2.010 ; rw_96x8_sync:rw_inst|RW~429  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.161      ;
; -2.009 ; rw_96x8_sync:rw_inst|RW~1258 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.157      ; 3.153      ;
; -2.008 ; rw_96x8_sync:rw_inst|RW~142  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 1.000        ; 0.175      ; 3.170      ;
; -2.008 ; rw_96x8_sync:rw_inst|RW~827  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.165      ; 3.160      ;
; -2.007 ; rw_96x8_sync:rw_inst|RW~867  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.171      ; 3.165      ;
; -2.006 ; rw_96x8_sync:rw_inst|RW~237  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.173      ; 3.166      ;
; -2.004 ; rw_96x8_sync:rw_inst|RW~1029 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.164      ; 3.155      ;
; -2.000 ; rw_96x8_sync:rw_inst|RW~1477 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.163      ; 3.150      ;
; -1.994 ; rw_96x8_sync:rw_inst|RW~306  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.153      ; 3.134      ;
; -1.992 ; rw_96x8_sync:rw_inst|RW~701  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.139      ;
; -1.991 ; rw_96x8_sync:rw_inst|RW~1379 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.173      ; 3.151      ;
; -1.989 ; rw_96x8_sync:rw_inst|RW~368  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.128      ;
; -1.987 ; rw_96x8_sync:rw_inst|RW~1156 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.150      ; 3.124      ;
; -1.987 ; rw_96x8_sync:rw_inst|RW~803  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 1.000        ; 0.171      ; 3.145      ;
; -1.986 ; rw_96x8_sync:rw_inst|RW~1445 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.168      ; 3.141      ;
; -1.985 ; rw_96x8_sync:rw_inst|RW~365  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.160      ; 3.132      ;
; -1.984 ; rw_96x8_sync:rw_inst|RW~290  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.123      ;
; -1.979 ; rw_96x8_sync:rw_inst|RW~1490 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.152      ; 3.118      ;
; -1.978 ; rw_96x8_sync:rw_inst|RW~852  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 1.000        ; 0.144      ; 3.109      ;
; -1.977 ; rw_96x8_sync:rw_inst|RW~1322 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 1.000        ; 0.158      ; 3.122      ;
; -1.976 ; rw_96x8_sync:rw_inst|RW~1093 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 1.000        ; 0.161      ; 3.124      ;
+--------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                            ;
+-------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.831 ; rw_96x8_sync:rw_inst|RW~942  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.157      ;
; 0.856 ; rw_96x8_sync:rw_inst|RW~895  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.180      ;
; 0.916 ; rw_96x8_sync:rw_inst|RW~206  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.249      ;
; 0.933 ; rw_96x8_sync:rw_inst|RW~1637 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.252      ;
; 0.981 ; rw_96x8_sync:rw_inst|RW~1486 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.310      ;
; 0.986 ; rw_96x8_sync:rw_inst|RW~1454 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.306      ;
; 0.988 ; rw_96x8_sync:rw_inst|RW~1793 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.308      ;
; 1.033 ; rw_96x8_sync:rw_inst|RW~256  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.353      ;
; 1.039 ; rw_96x8_sync:rw_inst|RW~1483 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.370      ;
; 1.050 ; rw_96x8_sync:rw_inst|RW~1805 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.372      ;
; 1.050 ; rw_96x8_sync:rw_inst|RW~581  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.372      ;
; 1.051 ; rw_96x8_sync:rw_inst|RW~135  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.379      ;
; 1.053 ; rw_96x8_sync:rw_inst|RW~1826 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.372      ;
; 1.055 ; rw_96x8_sync:rw_inst|RW~1038 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.386      ;
; 1.056 ; rw_96x8_sync:rw_inst|RW~718  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.389      ;
; 1.073 ; rw_96x8_sync:rw_inst|RW~1998 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.257      ; 1.414      ;
; 1.088 ; rw_96x8_sync:rw_inst|RW~1547 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.068      ; 1.240      ;
; 1.092 ; rw_96x8_sync:rw_inst|RW~427  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.429      ;
; 1.105 ; rw_96x8_sync:rw_inst|RW~2031 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.433      ;
; 1.108 ; rw_96x8_sync:rw_inst|RW~859  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.436      ;
; 1.116 ; rw_96x8_sync:rw_inst|RW~2015 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.437      ;
; 1.117 ; rw_96x8_sync:rw_inst|RW~1697 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.433      ;
; 1.118 ; rw_96x8_sync:rw_inst|RW~1761 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.438      ;
; 1.130 ; rw_96x8_sync:rw_inst|RW~974  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.251      ; 1.465      ;
; 1.131 ; rw_96x8_sync:rw_inst|RW~1775 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.457      ;
; 1.132 ; rw_96x8_sync:rw_inst|RW~1936 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.457      ;
; 1.135 ; rw_96x8_sync:rw_inst|RW~1737 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.222      ; 1.441      ;
; 1.137 ; rw_96x8_sync:rw_inst|RW~1996 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.459      ;
; 1.138 ; rw_96x8_sync:rw_inst|RW~1792 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.454      ;
; 1.145 ; rw_96x8_sync:rw_inst|RW~1006 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.476      ;
; 1.146 ; rw_96x8_sync:rw_inst|RW~128  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.464      ;
; 1.149 ; rw_96x8_sync:rw_inst|RW~2058 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.471      ;
; 1.153 ; rw_96x8_sync:rw_inst|RW~727  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.478      ;
; 1.154 ; rw_96x8_sync:rw_inst|RW~2026 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.475      ;
; 1.155 ; rw_96x8_sync:rw_inst|RW~1508 ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.473      ;
; 1.157 ; rw_96x8_sync:rw_inst|RW~1713 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.052      ; 1.293      ;
; 1.160 ; rw_96x8_sync:rw_inst|RW~1810 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.479      ;
; 1.165 ; rw_96x8_sync:rw_inst|RW~717  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.490      ;
; 1.165 ; rw_96x8_sync:rw_inst|RW~589  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.484      ;
; 1.169 ; rw_96x8_sync:rw_inst|RW~512  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.486      ;
; 1.170 ; rw_96x8_sync:rw_inst|RW~2010 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.230      ; 1.484      ;
; 1.170 ; rw_96x8_sync:rw_inst|RW~1765 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.503      ;
; 1.171 ; rw_96x8_sync:rw_inst|RW~946  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.491      ;
; 1.171 ; rw_96x8_sync:rw_inst|RW~1285 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.497      ;
; 1.176 ; rw_96x8_sync:rw_inst|RW~1734 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.503      ;
; 1.178 ; rw_96x8_sync:rw_inst|RW~1136 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.511      ;
; 1.179 ; rw_96x8_sync:rw_inst|RW~1677 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.501      ;
; 1.180 ; rw_96x8_sync:rw_inst|RW~1950 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.512      ;
; 1.180 ; rw_96x8_sync:rw_inst|RW~411  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.512      ;
; 1.181 ; rw_96x8_sync:rw_inst|RW~973  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.508      ;
; 1.183 ; rw_96x8_sync:rw_inst|RW~1339 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.058      ; 1.325      ;
; 1.183 ; rw_96x8_sync:rw_inst|RW~774  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.252      ; 1.519      ;
; 1.183 ; rw_96x8_sync:rw_inst|RW~2056 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.506      ;
; 1.184 ; rw_96x8_sync:rw_inst|RW~813  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.234      ; 1.502      ;
; 1.187 ; rw_96x8_sync:rw_inst|RW~962  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.514      ;
; 1.191 ; rw_96x8_sync:rw_inst|RW~735  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.517      ;
; 1.193 ; rw_96x8_sync:rw_inst|RW~64   ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.519      ;
; 1.193 ; rw_96x8_sync:rw_inst|RW~140  ; rw_96x8_sync:rw_inst|data_out[3] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.515      ;
; 1.195 ; rw_96x8_sync:rw_inst|RW~746  ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.514      ;
; 1.196 ; rw_96x8_sync:rw_inst|RW~753  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.224      ; 1.504      ;
; 1.197 ; rw_96x8_sync:rw_inst|RW~768  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.232      ; 1.513      ;
; 1.197 ; rw_96x8_sync:rw_inst|RW~1519 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.522      ;
; 1.198 ; rw_96x8_sync:rw_inst|RW~133  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.526      ;
; 1.200 ; rw_96x8_sync:rw_inst|RW~1070 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.531      ;
; 1.200 ; rw_96x8_sync:rw_inst|RW~2062 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.245      ; 1.529      ;
; 1.209 ; rw_96x8_sync:rw_inst|RW~1919 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.240      ; 1.533      ;
; 1.213 ; rw_96x8_sync:rw_inst|RW~1442 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.249      ; 1.546      ;
; 1.214 ; rw_96x8_sync:rw_inst|RW~2047 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.066      ; 1.364      ;
; 1.214 ; rw_96x8_sync:rw_inst|RW~649  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.533      ;
; 1.215 ; rw_96x8_sync:rw_inst|RW~1986 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.244      ; 1.543      ;
; 1.216 ; rw_96x8_sync:rw_inst|RW~1536 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.535      ;
; 1.220 ; rw_96x8_sync:rw_inst|RW~639  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.541      ;
; 1.221 ; rw_96x8_sync:rw_inst|RW~1161 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.541      ;
; 1.223 ; rw_96x8_sync:rw_inst|RW~904  ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.546      ;
; 1.224 ; rw_96x8_sync:rw_inst|RW~689  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.220      ; 1.528      ;
; 1.224 ; rw_96x8_sync:rw_inst|RW~1896 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.551      ;
; 1.224 ; rw_96x8_sync:rw_inst|RW~1377 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.236      ; 1.544      ;
; 1.226 ; rw_96x8_sync:rw_inst|RW~1153 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.228      ; 1.538      ;
; 1.231 ; rw_96x8_sync:rw_inst|RW~1721 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.038      ; 1.353      ;
; 1.232 ; rw_96x8_sync:rw_inst|RW~933  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.243      ; 1.559      ;
; 1.236 ; rw_96x8_sync:rw_inst|RW~751  ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.562      ;
; 1.236 ; rw_96x8_sync:rw_inst|RW~1856 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.559      ;
; 1.236 ; rw_96x8_sync:rw_inst|RW~1470 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.248      ; 1.568      ;
; 1.237 ; rw_96x8_sync:rw_inst|RW~1280 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.559      ;
; 1.237 ; rw_96x8_sync:rw_inst|RW~397  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.241      ; 1.562      ;
; 1.238 ; rw_96x8_sync:rw_inst|RW~1846 ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.258      ; 1.580      ;
; 1.244 ; rw_96x8_sync:rw_inst|RW~1887 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.237      ; 1.565      ;
; 1.244 ; rw_96x8_sync:rw_inst|RW~1189 ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.226      ; 1.554      ;
; 1.245 ; rw_96x8_sync:rw_inst|RW~299  ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.253      ; 1.582      ;
; 1.246 ; rw_96x8_sync:rw_inst|RW~1801 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.225      ; 1.555      ;
; 1.248 ; rw_96x8_sync:rw_inst|RW~557  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.235      ; 1.567      ;
; 1.248 ; rw_96x8_sync:rw_inst|RW~758  ; rw_96x8_sync:rw_inst|data_out[5] ; clock        ; clock       ; 0.000        ; 0.059      ; 1.391      ;
; 1.249 ; rw_96x8_sync:rw_inst|RW~741  ; rw_96x8_sync:rw_inst|data_out[4] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.580      ;
; 1.249 ; rw_96x8_sync:rw_inst|RW~1152 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.239      ; 1.572      ;
; 1.250 ; rw_96x8_sync:rw_inst|RW~2040 ; rw_96x8_sync:rw_inst|data_out[7] ; clock        ; clock       ; 0.000        ; 0.233      ; 1.567      ;
; 1.253 ; rw_96x8_sync:rw_inst|RW~1531 ; rw_96x8_sync:rw_inst|data_out[2] ; clock        ; clock       ; 0.000        ; 0.247      ; 1.584      ;
; 1.253 ; rw_96x8_sync:rw_inst|RW~1698 ; rw_96x8_sync:rw_inst|data_out[1] ; clock        ; clock       ; 0.000        ; 0.246      ; 1.583      ;
; 1.254 ; rw_96x8_sync:rw_inst|RW~1863 ; rw_96x8_sync:rw_inst|data_out[6] ; clock        ; clock       ; 0.000        ; 0.242      ; 1.580      ;
; 1.254 ; rw_96x8_sync:rw_inst|RW~1521 ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.229      ; 1.567      ;
; 1.255 ; rw_96x8_sync:rw_inst|RW~169  ; rw_96x8_sync:rw_inst|data_out[0] ; clock        ; clock       ; 0.000        ; 0.222      ; 1.561      ;
+-------+------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_00[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; Output_ports:output_inst|port_out_01[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rom_128x8_sync:rom_inst|data_out[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~100             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1000            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1001            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1002            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1003            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1004            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1005            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1006            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1007            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1008            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1009            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~101             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1010            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1011            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1012            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1013            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1014            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1015            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1016            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1017            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1018            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1019            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~102             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1020            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1021            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1022            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1023            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1024            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1025            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1026            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1027            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1028            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1029            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~103             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1030            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1031            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1032            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1033            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1034            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1035            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1036            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1037            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1038            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1039            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~104             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1040            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1041            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1042            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1043            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1044            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1045            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1046            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1047            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1048            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1049            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~105             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1050            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1051            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1052            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1053            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1054            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1055            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1056            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1057            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1058            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1059            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~106             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1060            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1061            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1062            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1063            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1064            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1065            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1066            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1067            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; rw_96x8_sync:rw_inst|RW~1068            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 6.437 ; 6.747 ; Rise       ; clock           ;
;  address[0] ; clock      ; 5.643 ; 6.068 ; Rise       ; clock           ;
;  address[1] ; clock      ; 4.959 ; 5.775 ; Rise       ; clock           ;
;  address[2] ; clock      ; 5.166 ; 5.578 ; Rise       ; clock           ;
;  address[3] ; clock      ; 5.427 ; 5.773 ; Rise       ; clock           ;
;  address[4] ; clock      ; 5.782 ; 6.462 ; Rise       ; clock           ;
;  address[5] ; clock      ; 6.085 ; 6.332 ; Rise       ; clock           ;
;  address[6] ; clock      ; 6.437 ; 6.747 ; Rise       ; clock           ;
;  address[7] ; clock      ; 5.836 ; 6.401 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 2.577 ; 3.442 ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 1.169 ; 1.280 ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 1.226 ; 1.338 ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 2.195 ; 3.014 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 2.242 ; 3.023 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 2.230 ; 3.007 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 2.059 ; 2.812 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 2.389 ; 3.267 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 2.577 ; 3.442 ; Rise       ; clock           ;
; writen      ; clock      ; 4.152 ; 5.280 ; Rise       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.811 ; -1.372 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.283 ; -1.943 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.025 ; -1.660 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.176 ; -1.857 ; Rise       ; clock           ;
;  address[3] ; clock      ; -0.811 ; -1.372 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.200 ; -1.863 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.225 ; -1.972 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.159 ; -1.779 ; Rise       ; clock           ;
;  address[7] ; clock      ; -1.372 ; -2.106 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 0.565  ; 0.207  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 0.335  ; 0.011  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 0.565  ; 0.207  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.675 ; -1.231 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.850 ; -1.435 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.694 ; -1.257 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.693 ; -1.256 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.788 ; -1.348 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.775 ; -1.338 ; Rise       ; clock           ;
; writen      ; clock      ; -1.322 ; -1.932 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 5.481 ; 5.578 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.513 ; 4.813 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 5.061 ; 5.096 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 5.481 ; 5.578 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 4.559 ; 4.636 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 4.389 ; 4.471 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 4.570 ; 4.706 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 4.307 ; 4.360 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 4.473 ; 4.529 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 3.249 ; 3.347 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.077 ; 3.166 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.249 ; 3.347 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.101 ; 3.187 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 3.032 ; 3.116 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 3.103 ; 3.219 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.081 ; 3.186 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.096 ; 3.194 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 3.033 ; 3.100 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 3.187 ; 3.277 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.124 ; 3.231 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.063 ; 3.149 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 3.048 ; 3.135 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 3.004 ; 3.076 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 3.037 ; 3.119 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.187 ; 3.276 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.179 ; 3.277 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.107 ; 3.195 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 3.242 ; 3.330 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.366 ; 4.647 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 4.316 ; 4.393 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 4.171 ; 4.310 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 3.518 ; 3.638 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 3.268 ; 3.330 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 4.244 ; 4.366 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 3.242 ; 3.337 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 3.377 ; 3.439 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 2.968 ; 3.035 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.014 ; 3.100 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.178 ; 3.272 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.036 ; 3.119 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 2.968 ; 3.049 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 3.039 ; 3.152 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.018 ; 3.120 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.033 ; 3.128 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 2.970 ; 3.035 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 2.943 ; 3.012 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.058 ; 3.161 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.001 ; 3.084 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 2.985 ; 3.069 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 2.943 ; 3.012 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 2.974 ; 3.054 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.120 ; 3.206 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.112 ; 3.206 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.041 ; 3.126 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.801 ; 5.937 ; 6.573 ; 6.748 ;
; address[0]    ; data_out[1] ; 6.207 ; 6.242 ; 6.905 ; 6.940 ;
; address[0]    ; data_out[2] ; 7.129 ; 7.226 ; 7.784 ; 7.881 ;
; address[0]    ; data_out[3] ; 6.293 ; 6.370 ; 6.932 ; 7.009 ;
; address[0]    ; data_out[4] ; 6.076 ; 6.158 ; 6.714 ; 6.796 ;
; address[0]    ; data_out[5] ; 5.985 ; 6.121 ; 6.666 ; 6.801 ;
; address[0]    ; data_out[6] ; 6.201 ; 6.254 ; 6.856 ; 6.909 ;
; address[0]    ; data_out[7] ; 6.313 ; 6.369 ; 6.914 ; 6.970 ;
; address[1]    ; data_out[0] ;       ; 5.506 ; 5.929 ;       ;
; address[1]    ; data_out[1] ; 6.478 ; 6.513 ; 6.968 ; 7.003 ;
; address[1]    ; data_out[2] ; 7.400 ; 7.497 ; 7.847 ; 7.944 ;
; address[1]    ; data_out[3] ; 6.564 ; 6.641 ; 6.995 ; 7.072 ;
; address[1]    ; data_out[4] ; 6.347 ; 6.429 ; 6.777 ; 6.859 ;
; address[1]    ; data_out[5] ; 6.256 ; 6.392 ; 6.729 ; 6.864 ;
; address[1]    ; data_out[6] ; 6.472 ; 6.525 ; 6.919 ; 6.972 ;
; address[1]    ; data_out[7] ; 6.584 ; 6.640 ; 6.977 ; 7.033 ;
; address[2]    ; data_out[0] ;       ; 7.502 ; 7.945 ;       ;
; address[2]    ; data_out[1] ; 8.474 ; 8.509 ; 8.984 ; 9.019 ;
; address[2]    ; data_out[2] ; 9.396 ; 9.493 ; 9.863 ; 9.960 ;
; address[2]    ; data_out[3] ; 8.560 ; 8.637 ; 9.011 ; 9.088 ;
; address[2]    ; data_out[4] ; 8.343 ; 8.425 ; 8.793 ; 8.875 ;
; address[2]    ; data_out[5] ; 8.252 ; 8.388 ; 8.745 ; 8.880 ;
; address[2]    ; data_out[6] ; 8.468 ; 8.521 ; 8.935 ; 8.988 ;
; address[2]    ; data_out[7] ; 8.580 ; 8.636 ; 8.993 ; 9.049 ;
; address[3]    ; data_out[0] ;       ; 7.046 ; 7.438 ;       ;
; address[3]    ; data_out[1] ; 8.018 ; 8.053 ; 8.477 ; 8.512 ;
; address[3]    ; data_out[2] ; 8.940 ; 9.037 ; 9.356 ; 9.453 ;
; address[3]    ; data_out[3] ; 8.104 ; 8.181 ; 8.504 ; 8.581 ;
; address[3]    ; data_out[4] ; 7.887 ; 7.969 ; 8.286 ; 8.368 ;
; address[3]    ; data_out[5] ; 7.796 ; 7.932 ; 8.238 ; 8.373 ;
; address[3]    ; data_out[6] ; 8.012 ; 8.065 ; 8.428 ; 8.481 ;
; address[3]    ; data_out[7] ; 8.124 ; 8.180 ; 8.486 ; 8.542 ;
; address[4]    ; data_out[0] ; 5.676 ;       ;       ; 6.610 ;
; address[4]    ; data_out[1] ; 6.715 ; 6.750 ; 7.582 ; 7.617 ;
; address[4]    ; data_out[2] ; 7.594 ; 7.691 ; 8.504 ; 8.601 ;
; address[4]    ; data_out[3] ; 6.742 ; 6.819 ; 7.668 ; 7.745 ;
; address[4]    ; data_out[4] ; 6.524 ; 6.606 ; 7.451 ; 7.533 ;
; address[4]    ; data_out[5] ; 6.476 ; 6.611 ; 7.360 ; 7.496 ;
; address[4]    ; data_out[6] ; 6.666 ; 6.719 ; 7.576 ; 7.629 ;
; address[4]    ; data_out[7] ; 6.724 ; 6.780 ; 7.688 ; 7.744 ;
; address[5]    ; data_out[0] ; 6.796 ; 5.034 ; 5.425 ; 7.909 ;
; address[5]    ; data_out[1] ; 7.835 ; 7.870 ; 8.881 ; 8.916 ;
; address[5]    ; data_out[2] ; 8.714 ; 8.811 ; 9.803 ; 9.900 ;
; address[5]    ; data_out[3] ; 7.862 ; 7.939 ; 8.967 ; 9.044 ;
; address[5]    ; data_out[4] ; 7.644 ; 7.726 ; 8.750 ; 8.832 ;
; address[5]    ; data_out[5] ; 7.596 ; 7.731 ; 8.659 ; 8.795 ;
; address[5]    ; data_out[6] ; 7.786 ; 7.839 ; 8.875 ; 8.928 ;
; address[5]    ; data_out[7] ; 7.844 ; 7.900 ; 8.987 ; 9.043 ;
; address[6]    ; data_out[0] ; 6.212 ; 6.342 ; 6.913 ; 7.163 ;
; address[6]    ; data_out[1] ; 7.207 ; 7.242 ; 8.135 ; 8.170 ;
; address[6]    ; data_out[2] ; 8.086 ; 8.183 ; 9.057 ; 9.154 ;
; address[6]    ; data_out[3] ; 7.234 ; 7.311 ; 8.221 ; 8.298 ;
; address[6]    ; data_out[4] ; 7.016 ; 7.098 ; 8.004 ; 8.086 ;
; address[6]    ; data_out[5] ; 6.968 ; 7.103 ; 7.913 ; 8.049 ;
; address[6]    ; data_out[6] ; 7.158 ; 7.211 ; 8.129 ; 8.182 ;
; address[6]    ; data_out[7] ; 7.216 ; 7.272 ; 8.241 ; 8.297 ;
; address[7]    ; data_out[0] ; 5.911 ; 5.412 ; 6.107 ; 6.901 ;
; address[7]    ; data_out[1] ; 6.950 ; 6.985 ; 7.873 ; 7.908 ;
; address[7]    ; data_out[2] ; 7.829 ; 7.926 ; 8.795 ; 8.892 ;
; address[7]    ; data_out[3] ; 6.977 ; 7.054 ; 7.959 ; 8.036 ;
; address[7]    ; data_out[4] ; 6.759 ; 6.841 ; 7.742 ; 7.824 ;
; address[7]    ; data_out[5] ; 6.711 ; 6.846 ; 7.651 ; 7.787 ;
; address[7]    ; data_out[6] ; 6.901 ; 6.954 ; 7.867 ; 7.920 ;
; address[7]    ; data_out[7] ; 6.959 ; 7.015 ; 7.979 ; 8.035 ;
; port_in_00[0] ; data_out[0] ; 4.449 ;       ;       ; 5.220 ;
; port_in_00[1] ; data_out[1] ; 3.527 ;       ;       ; 4.122 ;
; port_in_00[2] ; data_out[2] ; 4.316 ;       ;       ; 4.948 ;
; port_in_00[3] ; data_out[3] ; 3.725 ;       ;       ; 4.357 ;
; port_in_00[4] ; data_out[4] ; 3.478 ;       ;       ; 4.082 ;
; port_in_00[5] ; data_out[5] ; 4.377 ;       ;       ; 5.130 ;
; port_in_00[6] ; data_out[6] ; 3.578 ;       ;       ; 4.184 ;
; port_in_00[7] ; data_out[7] ; 2.703 ;       ;       ; 3.106 ;
; port_in_01[0] ; data_out[0] ; 4.611 ;       ;       ; 5.409 ;
; port_in_01[1] ; data_out[1] ; 3.696 ;       ;       ; 4.289 ;
; port_in_01[2] ; data_out[2] ; 4.902 ;       ;       ; 5.629 ;
; port_in_01[3] ; data_out[3] ; 3.702 ;       ;       ; 4.325 ;
; port_in_01[4] ; data_out[4] ; 3.769 ;       ;       ; 4.423 ;
; port_in_01[5] ; data_out[5] ; 4.532 ;       ;       ; 5.288 ;
; port_in_01[6] ; data_out[6] ; 3.858 ;       ;       ; 4.488 ;
; port_in_01[7] ; data_out[7] ; 2.673 ;       ;       ; 3.077 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.627 ; 5.747 ; 6.382 ; 6.540 ;
; address[0]    ; data_out[1] ; 5.908 ; 5.985 ; 6.585 ; 6.662 ;
; address[0]    ; data_out[2] ; 6.893 ; 6.957 ; 7.465 ; 7.604 ;
; address[0]    ; data_out[3] ; 6.012 ; 6.127 ; 6.659 ; 6.755 ;
; address[0]    ; data_out[4] ; 5.873 ; 5.935 ; 6.519 ; 6.581 ;
; address[0]    ; data_out[5] ; 5.722 ; 5.844 ; 6.422 ; 6.544 ;
; address[0]    ; data_out[6] ; 5.963 ; 5.986 ; 6.536 ; 6.631 ;
; address[0]    ; data_out[7] ; 6.054 ; 6.116 ; 6.676 ; 6.738 ;
; address[1]    ; data_out[0] ;       ; 5.332 ; 5.764 ;       ;
; address[1]    ; data_out[1] ; 5.519 ; 5.567 ; 5.997 ; 6.026 ;
; address[1]    ; data_out[2] ; 6.295 ; 6.405 ; 6.792 ; 6.883 ;
; address[1]    ; data_out[3] ; 5.531 ; 5.622 ; 6.028 ; 6.100 ;
; address[1]    ; data_out[4] ; 5.527 ; 5.576 ; 5.972 ; 6.065 ;
; address[1]    ; data_out[5] ; 5.473 ; 5.579 ; 5.997 ; 6.110 ;
; address[1]    ; data_out[6] ; 5.365 ; 5.431 ; 5.862 ; 5.909 ;
; address[1]    ; data_out[7] ; 5.484 ; 5.561 ; 5.991 ; 6.049 ;
; address[2]    ; data_out[0] ;       ; 7.248 ; 7.700 ;       ;
; address[2]    ; data_out[1] ; 7.435 ; 7.483 ; 7.933 ; 7.962 ;
; address[2]    ; data_out[2] ; 8.211 ; 8.321 ; 8.728 ; 8.819 ;
; address[2]    ; data_out[3] ; 7.447 ; 7.538 ; 7.964 ; 8.036 ;
; address[2]    ; data_out[4] ; 7.443 ; 7.492 ; 7.908 ; 8.001 ;
; address[2]    ; data_out[5] ; 7.389 ; 7.495 ; 7.933 ; 8.046 ;
; address[2]    ; data_out[6] ; 7.281 ; 7.347 ; 7.798 ; 7.845 ;
; address[2]    ; data_out[7] ; 7.400 ; 7.477 ; 7.927 ; 7.985 ;
; address[3]    ; data_out[0] ;       ; 6.811 ; 7.213 ;       ;
; address[3]    ; data_out[1] ; 6.998 ; 7.046 ; 7.446 ; 7.475 ;
; address[3]    ; data_out[2] ; 7.774 ; 7.884 ; 8.241 ; 8.332 ;
; address[3]    ; data_out[3] ; 7.010 ; 7.101 ; 7.477 ; 7.549 ;
; address[3]    ; data_out[4] ; 7.006 ; 7.055 ; 7.421 ; 7.514 ;
; address[3]    ; data_out[5] ; 6.952 ; 7.058 ; 7.446 ; 7.559 ;
; address[3]    ; data_out[6] ; 6.844 ; 6.910 ; 7.311 ; 7.358 ;
; address[3]    ; data_out[7] ; 6.963 ; 7.040 ; 7.440 ; 7.498 ;
; address[4]    ; data_out[0] ; 5.506 ;       ;       ; 6.408 ;
; address[4]    ; data_out[1] ; 5.739 ; 5.768 ; 6.595 ; 6.643 ;
; address[4]    ; data_out[2] ; 6.534 ; 6.625 ; 7.371 ; 7.481 ;
; address[4]    ; data_out[3] ; 5.770 ; 5.842 ; 6.607 ; 6.698 ;
; address[4]    ; data_out[4] ; 5.714 ; 5.807 ; 6.603 ; 6.652 ;
; address[4]    ; data_out[5] ; 5.739 ; 5.852 ; 6.549 ; 6.655 ;
; address[4]    ; data_out[6] ; 5.604 ; 5.651 ; 6.441 ; 6.507 ;
; address[4]    ; data_out[7] ; 5.733 ; 5.791 ; 6.560 ; 6.637 ;
; address[5]    ; data_out[0] ; 4.769 ; 4.895 ; 5.286 ; 5.393 ;
; address[5]    ; data_out[1] ; 4.678 ; 4.707 ; 5.393 ; 5.441 ;
; address[5]    ; data_out[2] ; 5.473 ; 5.564 ; 6.169 ; 6.279 ;
; address[5]    ; data_out[3] ; 4.709 ; 4.781 ; 5.405 ; 5.496 ;
; address[5]    ; data_out[4] ; 4.653 ; 4.746 ; 5.401 ; 5.450 ;
; address[5]    ; data_out[5] ; 4.678 ; 4.791 ; 5.347 ; 5.453 ;
; address[5]    ; data_out[6] ; 4.543 ; 4.590 ; 5.239 ; 5.305 ;
; address[5]    ; data_out[7] ; 4.672 ; 4.730 ; 5.358 ; 5.435 ;
; address[6]    ; data_out[0] ; 5.980 ; 6.147 ; 6.716 ; 6.823 ;
; address[6]    ; data_out[1] ; 5.481 ; 5.510 ; 6.347 ; 6.395 ;
; address[6]    ; data_out[2] ; 6.276 ; 6.367 ; 7.123 ; 7.233 ;
; address[6]    ; data_out[3] ; 5.512 ; 5.584 ; 6.359 ; 6.450 ;
; address[6]    ; data_out[4] ; 5.456 ; 5.549 ; 6.355 ; 6.404 ;
; address[6]    ; data_out[5] ; 5.481 ; 5.594 ; 6.281 ; 6.403 ;
; address[6]    ; data_out[6] ; 5.346 ; 5.393 ; 6.193 ; 6.259 ;
; address[6]    ; data_out[7] ; 5.475 ; 5.533 ; 6.312 ; 6.389 ;
; address[7]    ; data_out[0] ; 4.618 ; 5.230 ; 5.891 ; 5.422 ;
; address[7]    ; data_out[1] ; 4.962 ; 4.991 ; 5.788 ; 5.836 ;
; address[7]    ; data_out[2] ; 5.757 ; 5.848 ; 6.564 ; 6.674 ;
; address[7]    ; data_out[3] ; 4.993 ; 5.065 ; 5.800 ; 5.891 ;
; address[7]    ; data_out[4] ; 4.937 ; 5.030 ; 5.796 ; 5.845 ;
; address[7]    ; data_out[5] ; 4.962 ; 5.075 ; 5.742 ; 5.848 ;
; address[7]    ; data_out[6] ; 4.827 ; 4.874 ; 5.634 ; 5.700 ;
; address[7]    ; data_out[7] ; 4.956 ; 5.014 ; 5.753 ; 5.830 ;
; port_in_00[0] ; data_out[0] ; 4.327 ;       ;       ; 5.072 ;
; port_in_00[1] ; data_out[1] ; 3.448 ;       ;       ; 4.035 ;
; port_in_00[2] ; data_out[2] ; 4.238 ;       ;       ; 4.865 ;
; port_in_00[3] ; data_out[3] ; 3.635 ;       ;       ; 4.259 ;
; port_in_00[4] ; data_out[4] ; 3.400 ;       ;       ; 3.999 ;
; port_in_00[5] ; data_out[5] ; 4.265 ;       ;       ; 5.003 ;
; port_in_00[6] ; data_out[6] ; 3.496 ;       ;       ; 4.096 ;
; port_in_00[7] ; data_out[7] ; 2.654 ;       ;       ; 3.045 ;
; port_in_01[0] ; data_out[0] ; 4.464 ;       ;       ; 5.236 ;
; port_in_01[1] ; data_out[1] ; 3.590 ;       ;       ; 4.175 ;
; port_in_01[2] ; data_out[2] ; 4.783 ;       ;       ; 5.500 ;
; port_in_01[3] ; data_out[3] ; 3.592 ;       ;       ; 4.207 ;
; port_in_01[4] ; data_out[4] ; 3.651 ;       ;       ; 4.296 ;
; port_in_01[5] ; data_out[5] ; 4.413 ;       ;       ; 5.153 ;
; port_in_01[6] ; data_out[6] ; 3.744 ;       ;       ; 4.367 ;
; port_in_01[7] ; data_out[7] ; 2.624 ;       ;       ; 3.021 ;
+---------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.753  ; 0.831 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -4.753  ; 0.831 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -36.036 ; 0.0   ; 0.0      ; 0.0     ; -2212.452           ;
;  clock           ; -36.036 ; 0.000 ; N/A      ; N/A     ; -2212.452           ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 10.487 ; 10.967 ; Rise       ; clock           ;
;  address[0] ; clock      ; 9.350  ; 9.748  ; Rise       ; clock           ;
;  address[1] ; clock      ; 8.531  ; 9.121  ; Rise       ; clock           ;
;  address[2] ; clock      ; 8.537  ; 8.874  ; Rise       ; clock           ;
;  address[3] ; clock      ; 9.047  ; 9.359  ; Rise       ; clock           ;
;  address[4] ; clock      ; 9.495  ; 9.972  ; Rise       ; clock           ;
;  address[5] ; clock      ; 9.755  ; 10.168 ; Rise       ; clock           ;
;  address[6] ; clock      ; 10.487 ; 10.967 ; Rise       ; clock           ;
;  address[7] ; clock      ; 9.446  ; 9.883  ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 4.404  ; 5.034  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 1.751  ; 1.719  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 1.889  ; 1.933  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; 3.818  ; 4.414  ; Rise       ; clock           ;
;  data_in[3] ; clock      ; 3.817  ; 4.447  ; Rise       ; clock           ;
;  data_in[4] ; clock      ; 3.790  ; 4.398  ; Rise       ; clock           ;
;  data_in[5] ; clock      ; 3.503  ; 4.088  ; Rise       ; clock           ;
;  data_in[6] ; clock      ; 4.059  ; 4.629  ; Rise       ; clock           ;
;  data_in[7] ; clock      ; 4.404  ; 5.034  ; Rise       ; clock           ;
; writen      ; clock      ; 7.147  ; 7.864  ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; -0.811 ; -1.372 ; Rise       ; clock           ;
;  address[0] ; clock      ; -1.283 ; -1.943 ; Rise       ; clock           ;
;  address[1] ; clock      ; -1.025 ; -1.660 ; Rise       ; clock           ;
;  address[2] ; clock      ; -1.176 ; -1.857 ; Rise       ; clock           ;
;  address[3] ; clock      ; -0.811 ; -1.372 ; Rise       ; clock           ;
;  address[4] ; clock      ; -1.200 ; -1.863 ; Rise       ; clock           ;
;  address[5] ; clock      ; -1.225 ; -1.972 ; Rise       ; clock           ;
;  address[6] ; clock      ; -1.159 ; -1.779 ; Rise       ; clock           ;
;  address[7] ; clock      ; -1.372 ; -2.106 ; Rise       ; clock           ;
; data_in[*]  ; clock      ; 0.961  ; 0.796  ; Rise       ; clock           ;
;  data_in[0] ; clock      ; 0.598  ; 0.447  ; Rise       ; clock           ;
;  data_in[1] ; clock      ; 0.961  ; 0.796  ; Rise       ; clock           ;
;  data_in[2] ; clock      ; -0.675 ; -1.231 ; Rise       ; clock           ;
;  data_in[3] ; clock      ; -0.850 ; -1.435 ; Rise       ; clock           ;
;  data_in[4] ; clock      ; -0.694 ; -1.257 ; Rise       ; clock           ;
;  data_in[5] ; clock      ; -0.693 ; -1.256 ; Rise       ; clock           ;
;  data_in[6] ; clock      ; -0.788 ; -1.348 ; Rise       ; clock           ;
;  data_in[7] ; clock      ; -0.775 ; -1.338 ; Rise       ; clock           ;
; writen      ; clock      ; -1.322 ; -1.932 ; Rise       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 9.013 ; 9.095 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 7.750 ; 7.884 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 8.541 ; 8.528 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 9.013 ; 9.095 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 7.728 ; 7.717 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 7.494 ; 7.507 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 7.827 ; 7.848 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 7.341 ; 7.336 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 7.575 ; 7.594 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 5.465 ; 5.550 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 5.222 ; 5.235 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 5.465 ; 5.550 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 5.231 ; 5.308 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 5.159 ; 5.186 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 5.256 ; 5.312 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 5.232 ; 5.260 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 5.258 ; 5.277 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 5.124 ; 5.167 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 5.404 ; 5.411 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 5.288 ; 5.355 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 5.159 ; 5.179 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 5.153 ; 5.189 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 5.122 ; 5.149 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 5.136 ; 5.174 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 5.396 ; 5.411 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 5.404 ; 5.409 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 5.299 ; 5.327 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; data_out[*]     ; clock      ; 3.242 ; 3.330 ; Rise       ; clock           ;
;  data_out[0]    ; clock      ; 4.366 ; 4.647 ; Rise       ; clock           ;
;  data_out[1]    ; clock      ; 4.316 ; 4.393 ; Rise       ; clock           ;
;  data_out[2]    ; clock      ; 4.171 ; 4.310 ; Rise       ; clock           ;
;  data_out[3]    ; clock      ; 3.518 ; 3.638 ; Rise       ; clock           ;
;  data_out[4]    ; clock      ; 3.268 ; 3.330 ; Rise       ; clock           ;
;  data_out[5]    ; clock      ; 4.244 ; 4.366 ; Rise       ; clock           ;
;  data_out[6]    ; clock      ; 3.242 ; 3.337 ; Rise       ; clock           ;
;  data_out[7]    ; clock      ; 3.377 ; 3.439 ; Rise       ; clock           ;
; port_out_00[*]  ; clock      ; 2.968 ; 3.035 ; Rise       ; clock           ;
;  port_out_00[0] ; clock      ; 3.014 ; 3.100 ; Rise       ; clock           ;
;  port_out_00[1] ; clock      ; 3.178 ; 3.272 ; Rise       ; clock           ;
;  port_out_00[2] ; clock      ; 3.036 ; 3.119 ; Rise       ; clock           ;
;  port_out_00[3] ; clock      ; 2.968 ; 3.049 ; Rise       ; clock           ;
;  port_out_00[4] ; clock      ; 3.039 ; 3.152 ; Rise       ; clock           ;
;  port_out_00[5] ; clock      ; 3.018 ; 3.120 ; Rise       ; clock           ;
;  port_out_00[6] ; clock      ; 3.033 ; 3.128 ; Rise       ; clock           ;
;  port_out_00[7] ; clock      ; 2.970 ; 3.035 ; Rise       ; clock           ;
; port_out_01[*]  ; clock      ; 2.943 ; 3.012 ; Rise       ; clock           ;
;  port_out_01[0] ; clock      ; 3.058 ; 3.161 ; Rise       ; clock           ;
;  port_out_01[1] ; clock      ; 3.001 ; 3.084 ; Rise       ; clock           ;
;  port_out_01[2] ; clock      ; 2.985 ; 3.069 ; Rise       ; clock           ;
;  port_out_01[3] ; clock      ; 2.943 ; 3.012 ; Rise       ; clock           ;
;  port_out_01[4] ; clock      ; 2.974 ; 3.054 ; Rise       ; clock           ;
;  port_out_01[5] ; clock      ; 3.120 ; 3.206 ; Rise       ; clock           ;
;  port_out_01[6] ; clock      ; 3.112 ; 3.206 ; Rise       ; clock           ;
;  port_out_01[7] ; clock      ; 3.041 ; 3.126 ; Rise       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+---------------+-------------+--------+--------+--------+--------+
; Input Port    ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+---------------+-------------+--------+--------+--------+--------+
; address[0]    ; data_out[0] ; 10.033 ; 10.031 ; 10.540 ; 10.612 ;
; address[0]    ; data_out[1] ; 10.498 ; 10.485 ; 11.011 ; 10.998 ;
; address[0]    ; data_out[2] ; 11.810 ; 11.892 ; 12.325 ; 12.407 ;
; address[0]    ; data_out[3] ; 10.680 ; 10.669 ; 11.156 ; 11.145 ;
; address[0]    ; data_out[4] ; 10.325 ; 10.338 ; 10.801 ; 10.811 ;
; address[0]    ; data_out[5] ; 10.286 ; 10.307 ; 10.734 ; 10.737 ;
; address[0]    ; data_out[6] ; 10.528 ; 10.523 ; 11.045 ; 11.040 ;
; address[0]    ; data_out[7] ; 10.693 ; 10.712 ; 11.131 ; 11.159 ;
; address[1]    ; data_out[0] ;        ; 9.232  ; 9.704  ;        ;
; address[1]    ; data_out[1] ; 10.920 ; 10.907 ; 11.385 ; 11.372 ;
; address[1]    ; data_out[2] ; 12.232 ; 12.314 ; 12.699 ; 12.781 ;
; address[1]    ; data_out[3] ; 11.102 ; 11.091 ; 11.530 ; 11.519 ;
; address[1]    ; data_out[4] ; 10.747 ; 10.760 ; 11.175 ; 11.185 ;
; address[1]    ; data_out[5] ; 10.708 ; 10.729 ; 11.108 ; 11.111 ;
; address[1]    ; data_out[6] ; 10.950 ; 10.945 ; 11.419 ; 11.414 ;
; address[1]    ; data_out[7] ; 11.115 ; 11.134 ; 11.505 ; 11.533 ;
; address[2]    ; data_out[0] ;        ; 12.627 ; 13.051 ;        ;
; address[2]    ; data_out[1] ; 14.315 ; 14.302 ; 14.732 ; 14.719 ;
; address[2]    ; data_out[2] ; 15.627 ; 15.709 ; 16.046 ; 16.128 ;
; address[2]    ; data_out[3] ; 14.497 ; 14.486 ; 14.877 ; 14.866 ;
; address[2]    ; data_out[4] ; 14.142 ; 14.155 ; 14.522 ; 14.532 ;
; address[2]    ; data_out[5] ; 14.103 ; 14.124 ; 14.455 ; 14.458 ;
; address[2]    ; data_out[6] ; 14.345 ; 14.340 ; 14.766 ; 14.761 ;
; address[2]    ; data_out[7] ; 14.510 ; 14.529 ; 14.852 ; 14.880 ;
; address[3]    ; data_out[0] ;        ; 11.881 ; 12.296 ;        ;
; address[3]    ; data_out[1] ; 13.569 ; 13.556 ; 13.977 ; 13.964 ;
; address[3]    ; data_out[2] ; 14.881 ; 14.963 ; 15.291 ; 15.373 ;
; address[3]    ; data_out[3] ; 13.751 ; 13.740 ; 14.122 ; 14.111 ;
; address[3]    ; data_out[4] ; 13.396 ; 13.409 ; 13.767 ; 13.777 ;
; address[3]    ; data_out[5] ; 13.357 ; 13.378 ; 13.700 ; 13.703 ;
; address[3]    ; data_out[6] ; 13.599 ; 13.594 ; 14.011 ; 14.006 ;
; address[3]    ; data_out[7] ; 13.764 ; 13.783 ; 14.097 ; 14.125 ;
; address[4]    ; data_out[0] ; 9.855  ;        ;        ; 10.468 ;
; address[4]    ; data_out[1] ; 11.536 ; 11.523 ; 12.156 ; 12.143 ;
; address[4]    ; data_out[2] ; 12.850 ; 12.932 ; 13.468 ; 13.550 ;
; address[4]    ; data_out[3] ; 11.681 ; 11.670 ; 12.338 ; 12.327 ;
; address[4]    ; data_out[4] ; 11.326 ; 11.336 ; 11.983 ; 11.996 ;
; address[4]    ; data_out[5] ; 11.259 ; 11.262 ; 11.944 ; 11.965 ;
; address[4]    ; data_out[6] ; 11.570 ; 11.565 ; 12.186 ; 12.181 ;
; address[4]    ; data_out[7] ; 11.656 ; 11.684 ; 12.351 ; 12.370 ;
; address[5]    ; data_out[0] ; 11.857 ; 8.366  ; 8.792  ; 12.569 ;
; address[5]    ; data_out[1] ; 13.538 ; 13.525 ; 14.257 ; 14.244 ;
; address[5]    ; data_out[2] ; 14.852 ; 14.934 ; 15.569 ; 15.651 ;
; address[5]    ; data_out[3] ; 13.683 ; 13.672 ; 14.439 ; 14.428 ;
; address[5]    ; data_out[4] ; 13.328 ; 13.338 ; 14.084 ; 14.097 ;
; address[5]    ; data_out[5] ; 13.261 ; 13.264 ; 14.045 ; 14.066 ;
; address[5]    ; data_out[6] ; 13.572 ; 13.567 ; 14.287 ; 14.282 ;
; address[5]    ; data_out[7] ; 13.658 ; 13.686 ; 14.452 ; 14.471 ;
; address[6]    ; data_out[0] ; 10.818 ; 10.556 ; 11.135 ; 11.430 ;
; address[6]    ; data_out[1] ; 12.499 ; 12.486 ; 13.118 ; 13.105 ;
; address[6]    ; data_out[2] ; 13.813 ; 13.895 ; 14.430 ; 14.512 ;
; address[6]    ; data_out[3] ; 12.644 ; 12.633 ; 13.300 ; 13.289 ;
; address[6]    ; data_out[4] ; 12.289 ; 12.299 ; 12.945 ; 12.958 ;
; address[6]    ; data_out[5] ; 12.222 ; 12.225 ; 12.906 ; 12.927 ;
; address[6]    ; data_out[6] ; 12.533 ; 12.528 ; 13.148 ; 13.143 ;
; address[6]    ; data_out[7] ; 12.619 ; 12.647 ; 13.313 ; 13.332 ;
; address[7]    ; data_out[0] ; 10.303 ; 9.122  ; 9.798  ; 10.896 ;
; address[7]    ; data_out[1] ; 11.984 ; 11.971 ; 12.584 ; 12.571 ;
; address[7]    ; data_out[2] ; 13.298 ; 13.380 ; 13.896 ; 13.978 ;
; address[7]    ; data_out[3] ; 12.129 ; 12.118 ; 12.766 ; 12.755 ;
; address[7]    ; data_out[4] ; 11.774 ; 11.784 ; 12.411 ; 12.424 ;
; address[7]    ; data_out[5] ; 11.707 ; 11.710 ; 12.372 ; 12.393 ;
; address[7]    ; data_out[6] ; 12.018 ; 12.013 ; 12.614 ; 12.609 ;
; address[7]    ; data_out[7] ; 12.104 ; 12.132 ; 12.779 ; 12.798 ;
; port_in_00[0] ; data_out[0] ; 7.664  ;        ;        ; 8.170  ;
; port_in_00[1] ; data_out[1] ; 5.995  ;        ;        ; 6.370  ;
; port_in_00[2] ; data_out[2] ; 7.063  ;        ;        ; 7.526  ;
; port_in_00[3] ; data_out[3] ; 6.353  ;        ;        ; 6.727  ;
; port_in_00[4] ; data_out[4] ; 5.914  ;        ;        ; 6.300  ;
; port_in_00[5] ; data_out[5] ; 7.491  ;        ;        ; 7.957  ;
; port_in_00[6] ; data_out[6] ; 6.087  ;        ;        ; 6.477  ;
; port_in_00[7] ; data_out[7] ; 4.512  ;        ;        ; 4.688  ;
; port_in_01[0] ; data_out[0] ; 7.961  ;        ;        ; 8.475  ;
; port_in_01[1] ; data_out[1] ; 6.293  ;        ;        ; 6.664  ;
; port_in_01[2] ; data_out[2] ; 8.072  ;        ;        ; 8.612  ;
; port_in_01[3] ; data_out[3] ; 6.305  ;        ;        ; 6.699  ;
; port_in_01[4] ; data_out[4] ; 6.425  ;        ;        ; 6.861  ;
; port_in_01[5] ; data_out[5] ; 7.791  ;        ;        ; 8.257  ;
; port_in_01[6] ; data_out[6] ; 6.604  ;        ;        ; 6.989  ;
; port_in_01[7] ; data_out[7] ; 4.470  ;        ;        ; 4.647  ;
+---------------+-------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+---------------+-------------+-------+-------+-------+-------+
; Input Port    ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+---------------+-------------+-------+-------+-------+-------+
; address[0]    ; data_out[0] ; 5.627 ; 5.747 ; 6.382 ; 6.540 ;
; address[0]    ; data_out[1] ; 5.908 ; 5.985 ; 6.585 ; 6.662 ;
; address[0]    ; data_out[2] ; 6.893 ; 6.957 ; 7.465 ; 7.604 ;
; address[0]    ; data_out[3] ; 6.012 ; 6.127 ; 6.659 ; 6.755 ;
; address[0]    ; data_out[4] ; 5.873 ; 5.935 ; 6.519 ; 6.581 ;
; address[0]    ; data_out[5] ; 5.722 ; 5.844 ; 6.422 ; 6.544 ;
; address[0]    ; data_out[6] ; 5.963 ; 5.986 ; 6.536 ; 6.631 ;
; address[0]    ; data_out[7] ; 6.054 ; 6.116 ; 6.676 ; 6.738 ;
; address[1]    ; data_out[0] ;       ; 5.332 ; 5.764 ;       ;
; address[1]    ; data_out[1] ; 5.519 ; 5.567 ; 5.997 ; 6.026 ;
; address[1]    ; data_out[2] ; 6.295 ; 6.405 ; 6.792 ; 6.883 ;
; address[1]    ; data_out[3] ; 5.531 ; 5.622 ; 6.028 ; 6.100 ;
; address[1]    ; data_out[4] ; 5.527 ; 5.576 ; 5.972 ; 6.065 ;
; address[1]    ; data_out[5] ; 5.473 ; 5.579 ; 5.997 ; 6.110 ;
; address[1]    ; data_out[6] ; 5.365 ; 5.431 ; 5.862 ; 5.909 ;
; address[1]    ; data_out[7] ; 5.484 ; 5.561 ; 5.991 ; 6.049 ;
; address[2]    ; data_out[0] ;       ; 7.248 ; 7.700 ;       ;
; address[2]    ; data_out[1] ; 7.435 ; 7.483 ; 7.933 ; 7.962 ;
; address[2]    ; data_out[2] ; 8.211 ; 8.321 ; 8.728 ; 8.819 ;
; address[2]    ; data_out[3] ; 7.447 ; 7.538 ; 7.964 ; 8.036 ;
; address[2]    ; data_out[4] ; 7.443 ; 7.492 ; 7.908 ; 8.001 ;
; address[2]    ; data_out[5] ; 7.389 ; 7.495 ; 7.933 ; 8.046 ;
; address[2]    ; data_out[6] ; 7.281 ; 7.347 ; 7.798 ; 7.845 ;
; address[2]    ; data_out[7] ; 7.400 ; 7.477 ; 7.927 ; 7.985 ;
; address[3]    ; data_out[0] ;       ; 6.811 ; 7.213 ;       ;
; address[3]    ; data_out[1] ; 6.998 ; 7.046 ; 7.446 ; 7.475 ;
; address[3]    ; data_out[2] ; 7.774 ; 7.884 ; 8.241 ; 8.332 ;
; address[3]    ; data_out[3] ; 7.010 ; 7.101 ; 7.477 ; 7.549 ;
; address[3]    ; data_out[4] ; 7.006 ; 7.055 ; 7.421 ; 7.514 ;
; address[3]    ; data_out[5] ; 6.952 ; 7.058 ; 7.446 ; 7.559 ;
; address[3]    ; data_out[6] ; 6.844 ; 6.910 ; 7.311 ; 7.358 ;
; address[3]    ; data_out[7] ; 6.963 ; 7.040 ; 7.440 ; 7.498 ;
; address[4]    ; data_out[0] ; 5.506 ;       ;       ; 6.408 ;
; address[4]    ; data_out[1] ; 5.739 ; 5.768 ; 6.595 ; 6.643 ;
; address[4]    ; data_out[2] ; 6.534 ; 6.625 ; 7.371 ; 7.481 ;
; address[4]    ; data_out[3] ; 5.770 ; 5.842 ; 6.607 ; 6.698 ;
; address[4]    ; data_out[4] ; 5.714 ; 5.807 ; 6.603 ; 6.652 ;
; address[4]    ; data_out[5] ; 5.739 ; 5.852 ; 6.549 ; 6.655 ;
; address[4]    ; data_out[6] ; 5.604 ; 5.651 ; 6.441 ; 6.507 ;
; address[4]    ; data_out[7] ; 5.733 ; 5.791 ; 6.560 ; 6.637 ;
; address[5]    ; data_out[0] ; 4.769 ; 4.895 ; 5.286 ; 5.393 ;
; address[5]    ; data_out[1] ; 4.678 ; 4.707 ; 5.393 ; 5.441 ;
; address[5]    ; data_out[2] ; 5.473 ; 5.564 ; 6.169 ; 6.279 ;
; address[5]    ; data_out[3] ; 4.709 ; 4.781 ; 5.405 ; 5.496 ;
; address[5]    ; data_out[4] ; 4.653 ; 4.746 ; 5.401 ; 5.450 ;
; address[5]    ; data_out[5] ; 4.678 ; 4.791 ; 5.347 ; 5.453 ;
; address[5]    ; data_out[6] ; 4.543 ; 4.590 ; 5.239 ; 5.305 ;
; address[5]    ; data_out[7] ; 4.672 ; 4.730 ; 5.358 ; 5.435 ;
; address[6]    ; data_out[0] ; 5.980 ; 6.147 ; 6.716 ; 6.823 ;
; address[6]    ; data_out[1] ; 5.481 ; 5.510 ; 6.347 ; 6.395 ;
; address[6]    ; data_out[2] ; 6.276 ; 6.367 ; 7.123 ; 7.233 ;
; address[6]    ; data_out[3] ; 5.512 ; 5.584 ; 6.359 ; 6.450 ;
; address[6]    ; data_out[4] ; 5.456 ; 5.549 ; 6.355 ; 6.404 ;
; address[6]    ; data_out[5] ; 5.481 ; 5.594 ; 6.281 ; 6.403 ;
; address[6]    ; data_out[6] ; 5.346 ; 5.393 ; 6.193 ; 6.259 ;
; address[6]    ; data_out[7] ; 5.475 ; 5.533 ; 6.312 ; 6.389 ;
; address[7]    ; data_out[0] ; 4.618 ; 5.230 ; 5.891 ; 5.422 ;
; address[7]    ; data_out[1] ; 4.962 ; 4.991 ; 5.788 ; 5.836 ;
; address[7]    ; data_out[2] ; 5.757 ; 5.848 ; 6.564 ; 6.674 ;
; address[7]    ; data_out[3] ; 4.993 ; 5.065 ; 5.800 ; 5.891 ;
; address[7]    ; data_out[4] ; 4.937 ; 5.030 ; 5.796 ; 5.845 ;
; address[7]    ; data_out[5] ; 4.962 ; 5.075 ; 5.742 ; 5.848 ;
; address[7]    ; data_out[6] ; 4.827 ; 4.874 ; 5.634 ; 5.700 ;
; address[7]    ; data_out[7] ; 4.956 ; 5.014 ; 5.753 ; 5.830 ;
; port_in_00[0] ; data_out[0] ; 4.327 ;       ;       ; 5.072 ;
; port_in_00[1] ; data_out[1] ; 3.448 ;       ;       ; 4.035 ;
; port_in_00[2] ; data_out[2] ; 4.238 ;       ;       ; 4.865 ;
; port_in_00[3] ; data_out[3] ; 3.635 ;       ;       ; 4.259 ;
; port_in_00[4] ; data_out[4] ; 3.400 ;       ;       ; 3.999 ;
; port_in_00[5] ; data_out[5] ; 4.265 ;       ;       ; 5.003 ;
; port_in_00[6] ; data_out[6] ; 3.496 ;       ;       ; 4.096 ;
; port_in_00[7] ; data_out[7] ; 2.654 ;       ;       ; 3.045 ;
; port_in_01[0] ; data_out[0] ; 4.464 ;       ;       ; 5.236 ;
; port_in_01[1] ; data_out[1] ; 3.590 ;       ;       ; 4.175 ;
; port_in_01[2] ; data_out[2] ; 4.783 ;       ;       ; 5.500 ;
; port_in_01[3] ; data_out[3] ; 3.592 ;       ;       ; 4.207 ;
; port_in_01[4] ; data_out[4] ; 3.651 ;       ;       ; 4.296 ;
; port_in_01[5] ; data_out[5] ; 4.413 ;       ;       ; 5.153 ;
; port_in_01[6] ; data_out[6] ; 3.744 ;       ;       ; 4.367 ;
; port_in_01[7] ; data_out[7] ; 2.624 ;       ;       ; 3.021 ;
+---------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; data_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; data_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_00[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; port_out_01[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; address[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; address[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[4]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[5]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[6]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_01[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; port_in_00[7]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; writen                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.33 V              ; -0.00353 V          ; 0.131 V                              ; 0.073 V                              ; 3.33e-09 s                  ; 3.13e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.33 V             ; -0.00353 V         ; 0.131 V                             ; 0.073 V                             ; 3.33e-09 s                 ; 3.13e-09 s                 ; Yes                       ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; data_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; data_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; data_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; data_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; data_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; data_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; data_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; port_out_00[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; port_out_00[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; port_out_00[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; port_out_00[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; port_out_00[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; port_out_01[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 2048     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 34    ; 34    ;
; Unconstrained Input Port Paths  ; 20854 ; 20854 ;
; Unconstrained Output Ports      ; 24    ; 24    ;
; Unconstrained Output Port Paths ; 111   ; 111   ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Fri May 24 22:46:54 2024
Info: Command: quartus_sta memory -c memory
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memory.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.753
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.753             -36.036 clock 
Info (332146): Worst-case hold slack is 1.578
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.578               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.180             -31.536 clock 
Info (332146): Worst-case hold slack is 1.428
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.428               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2082.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.428
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.428             -18.370 clock 
Info (332146): Worst-case hold slack is 0.831
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.831               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2212.452 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4641 megabytes
    Info: Processing ended: Fri May 24 22:46:57 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


