Timing Analyzer report for Projeto-CPU-fly
Tue Sep 13 20:22:36 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_FPGA'
 13. Slow 1200mV 85C Model Setup: 'RST_DEBOUNCER'
 14. Slow 1200mV 85C Model Setup: 'INPUT_KEY'
 15. Slow 1200mV 85C Model Hold: 'INPUT_KEY'
 16. Slow 1200mV 85C Model Hold: 'RST_DEBOUNCER'
 17. Slow 1200mV 85C Model Hold: 'CLK_FPGA'
 18. Slow 1200mV 85C Model Recovery: 'CLK_FPGA'
 19. Slow 1200mV 85C Model Removal: 'CLK_FPGA'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'CLK_FPGA'
 28. Slow 1200mV 0C Model Setup: 'RST_DEBOUNCER'
 29. Slow 1200mV 0C Model Setup: 'INPUT_KEY'
 30. Slow 1200mV 0C Model Hold: 'INPUT_KEY'
 31. Slow 1200mV 0C Model Hold: 'RST_DEBOUNCER'
 32. Slow 1200mV 0C Model Hold: 'CLK_FPGA'
 33. Slow 1200mV 0C Model Recovery: 'CLK_FPGA'
 34. Slow 1200mV 0C Model Removal: 'CLK_FPGA'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'CLK_FPGA'
 42. Fast 1200mV 0C Model Setup: 'RST_DEBOUNCER'
 43. Fast 1200mV 0C Model Setup: 'INPUT_KEY'
 44. Fast 1200mV 0C Model Hold: 'INPUT_KEY'
 45. Fast 1200mV 0C Model Hold: 'CLK_FPGA'
 46. Fast 1200mV 0C Model Hold: 'RST_DEBOUNCER'
 47. Fast 1200mV 0C Model Recovery: 'CLK_FPGA'
 48. Fast 1200mV 0C Model Removal: 'CLK_FPGA'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Recovery Transfers
 59. Removal Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths Summary
 63. Clock Status Summary
 64. Unconstrained Output Ports
 65. Unconstrained Output Ports
 66. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; Projeto-CPU-fly                                     ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-4         ;   0.3%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; CLK_FPGA      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_FPGA }      ;
; INPUT_KEY     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { INPUT_KEY }     ;
; RST_DEBOUNCER ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RST_DEBOUNCER } ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                           ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note                                                          ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; 225.48 MHz ; 225.48 MHz      ; CLK_FPGA      ;                                                               ;
; 563.7 MHz  ; 250.0 MHz       ; INPUT_KEY     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 563.7 MHz  ; 250.0 MHz       ; RST_DEBOUNCER ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------+
; Slow 1200mV 85C Model Setup Summary    ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; CLK_FPGA      ; -3.435 ; -53.246       ;
; RST_DEBOUNCER ; -1.867 ; -9.843        ;
; INPUT_KEY     ; -0.774 ; -4.282        ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Hold Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; INPUT_KEY     ; -0.097 ; -0.771        ;
; RST_DEBOUNCER ; 0.404  ; 0.000         ;
; CLK_FPGA      ; 0.638  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLK_FPGA ; -1.695 ; -29.726            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; CLK_FPGA ; 1.258 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------+--------+--------------------------+
; Clock         ; Slack  ; End Point TNS            ;
+---------------+--------+--------------------------+
; CLK_FPGA      ; -3.000 ; -26.130                  ;
; INPUT_KEY     ; -3.000 ; -13.280                  ;
; RST_DEBOUNCER ; -3.000 ; -13.280                  ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_FPGA'                                                                                                                                             ;
+--------+-----------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.435 ; rascunho:inst|debouncer:inst|out_key~_emulated      ; rascunho:inst|debouncer:inst|out_key~_emulated ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.128     ; 4.305      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[0]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[4]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[1]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[2]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[3]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[5]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[11]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[6]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[7]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[8]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[9]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[10]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[15]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[12]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[13]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[14]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.911      ;
; -2.819 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|out_key~_emulated ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; 0.306      ; 4.123      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[0]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[4]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[1]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[2]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[3]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[5]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[11]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[6]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[7]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[8]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[9]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[10]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[15]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[12]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[13]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.539 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[14]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.457      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[0]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[4]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[1]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[2]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[3]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[5]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[11]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[6]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[7]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[8]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[9]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[10]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[15]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[12]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[13]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.472 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[14]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.390      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[0]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[4]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[1]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[2]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[3]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[5]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[11]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[6]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[7]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[8]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[9]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[10]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[15]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[12]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[13]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.435 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[14]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.353      ;
; -2.404 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|out_key~_emulated ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; 0.306      ; 3.708      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[0]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[4]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[1]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[2]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[3]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[5]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[11]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[6]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[7]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[8]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[9]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[10]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[15]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[12]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[13]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.397 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[14]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.315      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[0]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[4]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[1]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[2]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[3]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[5]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[11]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[6]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[7]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[8]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[9]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[10]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[15]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[12]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[13]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.396 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[14]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.314      ;
; -2.380 ; rascunho:inst|debouncer:inst|counter[14]            ; rascunho:inst|debouncer:inst|counter[0]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.080     ; 3.298      ;
+--------+-----------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RST_DEBOUNCER'                                                                                                                  ;
+--------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+
; -1.867 ; INPUT_KEY                          ; rascunho:inst|debouncer:inst|out_key~1 ; INPUT_KEY     ; RST_DEBOUNCER ; 0.500        ; 1.785      ; 3.096      ;
; -1.329 ; INPUT_KEY                          ; rascunho:inst|debouncer:inst|out_key~1 ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; 1.785      ; 3.058      ;
; -1.255 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.693      ;
; -1.254 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.692      ;
; -1.251 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.689      ;
; -1.250 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.688      ;
; -1.124 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.562      ;
; -1.044 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.482      ;
; -1.043 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.481      ;
; -1.040 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.478      ;
; -1.039 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.477      ;
; -1.036 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.474      ;
; -0.937 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.375      ;
; -0.936 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.374      ;
; -0.933 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.371      ;
; -0.932 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.370      ;
; -0.923 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.361      ;
; -0.860 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.298      ;
; -0.856 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.294      ;
; -0.815 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.253      ;
; -0.797 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.235      ;
; -0.796 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.234      ;
; -0.793 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.231      ;
; -0.792 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.230      ;
; -0.775 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.213      ;
; -0.774 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.693      ;
; -0.773 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.692      ;
; -0.770 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.689      ;
; -0.769 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.688      ;
; -0.757 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.195      ;
; -0.742 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.180      ;
; -0.688 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.126      ;
; -0.688 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.126      ;
; -0.687 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 1.125      ;
; -0.643 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.562      ;
; -0.563 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.482      ;
; -0.562 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.481      ;
; -0.559 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.478      ;
; -0.558 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.477      ;
; -0.555 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.474      ;
; -0.456 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.375      ;
; -0.455 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.374      ;
; -0.452 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.371      ;
; -0.451 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.370      ;
; -0.442 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.361      ;
; -0.379 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.298      ;
; -0.375 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.294      ;
; -0.334 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.253      ;
; -0.327 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst      ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 0.765      ;
; -0.327 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 0.765      ;
; -0.327 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 0.765      ;
; -0.327 ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 0.765      ;
; -0.327 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 0.765      ;
; -0.327 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 0.765      ;
; -0.327 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 0.765      ;
; -0.327 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.540     ; 0.765      ;
; -0.316 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.235      ;
; -0.315 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.234      ;
; -0.312 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.231      ;
; -0.311 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.230      ;
; -0.294 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.213      ;
; -0.276 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.195      ;
; -0.261 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.180      ;
; -0.207 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.126      ;
; -0.207 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.126      ;
; -0.206 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 1.125      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst      ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.079     ; 0.765      ;
+--------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'INPUT_KEY'                                                                                                                ;
+--------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+
; -0.774 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.693      ;
; -0.773 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.692      ;
; -0.770 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.689      ;
; -0.769 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.688      ;
; -0.675 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.693      ;
; -0.674 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.692      ;
; -0.671 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.689      ;
; -0.670 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.688      ;
; -0.643 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.562      ;
; -0.563 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.482      ;
; -0.562 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.481      ;
; -0.559 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.478      ;
; -0.558 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.477      ;
; -0.555 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.474      ;
; -0.544 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.562      ;
; -0.464 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.482      ;
; -0.463 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.481      ;
; -0.460 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.478      ;
; -0.459 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.477      ;
; -0.456 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.375      ;
; -0.456 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.474      ;
; -0.455 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.374      ;
; -0.452 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.371      ;
; -0.451 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.370      ;
; -0.442 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.361      ;
; -0.379 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.298      ;
; -0.375 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.294      ;
; -0.357 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.375      ;
; -0.356 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.374      ;
; -0.353 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.371      ;
; -0.352 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.370      ;
; -0.343 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.361      ;
; -0.334 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.253      ;
; -0.316 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.235      ;
; -0.315 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.234      ;
; -0.312 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.231      ;
; -0.311 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.230      ;
; -0.294 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.213      ;
; -0.280 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.298      ;
; -0.276 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.195      ;
; -0.276 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.294      ;
; -0.261 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.180      ;
; -0.235 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.253      ;
; -0.217 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.235      ;
; -0.216 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.234      ;
; -0.213 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.231      ;
; -0.212 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.230      ;
; -0.207 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.126      ;
; -0.207 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.126      ;
; -0.206 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 1.125      ;
; -0.195 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.213      ;
; -0.177 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.195      ;
; -0.162 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.180      ;
; -0.108 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.126      ;
; -0.108 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.126      ;
; -0.107 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 1.125      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst  ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.079     ; 0.765      ;
; 0.253  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst  ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 0.765      ;
; 0.253  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 0.765      ;
; 0.253  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 0.765      ;
; 0.253  ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 0.765      ;
; 0.253  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 0.765      ;
; 0.253  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 0.765      ;
; 0.253  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 0.765      ;
; 0.253  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.040      ; 0.765      ;
+--------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'INPUT_KEY'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+
; -0.097 ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 0.669      ;
; -0.097 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 0.669      ;
; -0.097 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 0.669      ;
; -0.097 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 0.669      ;
; -0.097 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 0.669      ;
; -0.097 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 0.669      ;
; -0.097 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 0.669      ;
; -0.092 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst  ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 0.674      ;
; 0.178  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 0.944      ;
; 0.178  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 0.944      ;
; 0.179  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 0.945      ;
; 0.179  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 0.945      ;
; 0.322  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.088      ;
; 0.325  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.091      ;
; 0.325  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.091      ;
; 0.326  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.092      ;
; 0.328  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.094      ;
; 0.329  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.095      ;
; 0.332  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.098      ;
; 0.367  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.133      ;
; 0.376  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.142      ;
; 0.377  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.143      ;
; 0.404  ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 0.669      ;
; 0.409  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst  ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 0.674      ;
; 0.435  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.201      ;
; 0.435  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.201      ;
; 0.438  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.204      ;
; 0.439  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.205      ;
; 0.524  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.290      ;
; 0.524  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.290      ;
; 0.527  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.293      ;
; 0.528  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.294      ;
; 0.567  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.333      ;
; 0.676  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.442      ;
; 0.679  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 0.944      ;
; 0.679  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 0.944      ;
; 0.680  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 0.945      ;
; 0.680  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 0.945      ;
; 0.741  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.507      ;
; 0.741  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.507      ;
; 0.744  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.510      ;
; 0.745  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.540      ; 1.511      ;
; 0.823  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.088      ;
; 0.826  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.091      ;
; 0.826  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.091      ;
; 0.827  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.092      ;
; 0.829  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.094      ;
; 0.830  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.095      ;
; 0.833  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.098      ;
; 0.868  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.133      ;
; 0.877  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.142      ;
; 0.878  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.143      ;
; 0.936  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.201      ;
; 0.936  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.201      ;
; 0.939  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.204      ;
; 0.940  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.205      ;
; 1.025  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.290      ;
; 1.025  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.290      ;
; 1.028  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.293      ;
; 1.029  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.294      ;
; 1.068  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.333      ;
; 1.177  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.442      ;
; 1.242  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.507      ;
; 1.242  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.507      ;
; 1.245  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.510      ;
; 1.246  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.079      ; 1.511      ;
+--------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RST_DEBOUNCER'                                                                                                                  ;
+-------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.404 ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst      ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 0.674      ;
; 0.483 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 0.669      ;
; 0.483 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 0.669      ;
; 0.483 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 0.669      ;
; 0.483 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 0.669      ;
; 0.483 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 0.669      ;
; 0.483 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 0.669      ;
; 0.483 ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 0.669      ;
; 0.488 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst      ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 0.674      ;
; 0.679 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 0.944      ;
; 0.679 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 0.944      ;
; 0.680 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 0.945      ;
; 0.680 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 0.945      ;
; 0.758 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 0.944      ;
; 0.758 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 0.944      ;
; 0.759 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 0.945      ;
; 0.759 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 0.945      ;
; 0.823 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.088      ;
; 0.826 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.091      ;
; 0.826 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.091      ;
; 0.827 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.092      ;
; 0.829 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.094      ;
; 0.830 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.095      ;
; 0.833 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.098      ;
; 0.868 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.133      ;
; 0.877 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.142      ;
; 0.878 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.143      ;
; 0.902 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.088      ;
; 0.905 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.091      ;
; 0.905 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.091      ;
; 0.906 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.092      ;
; 0.908 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.094      ;
; 0.909 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.095      ;
; 0.912 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.098      ;
; 0.936 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.201      ;
; 0.936 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.201      ;
; 0.939 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.204      ;
; 0.940 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.205      ;
; 0.947 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.133      ;
; 0.956 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.142      ;
; 0.957 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.143      ;
; 1.015 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.201      ;
; 1.015 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.201      ;
; 1.018 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.204      ;
; 1.019 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.205      ;
; 1.025 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.290      ;
; 1.025 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.290      ;
; 1.028 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.293      ;
; 1.029 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.294      ;
; 1.068 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.333      ;
; 1.080 ; INPUT_KEY                          ; rascunho:inst|debouncer:inst|out_key~1 ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; 1.837      ; 2.957      ;
; 1.104 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.290      ;
; 1.104 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.290      ;
; 1.107 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.293      ;
; 1.108 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.294      ;
; 1.147 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.333      ;
; 1.177 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.442      ;
; 1.242 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.507      ;
; 1.242 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.507      ;
; 1.245 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.510      ;
; 1.246 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.079      ; 1.511      ;
; 1.256 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.442      ;
; 1.321 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.507      ;
; 1.321 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.507      ;
; 1.324 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.510      ;
; 1.325 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.040     ; 1.511      ;
; 1.622 ; INPUT_KEY                          ; rascunho:inst|debouncer:inst|out_key~1 ; INPUT_KEY     ; RST_DEBOUNCER ; -0.500       ; 1.837      ; 2.999      ;
+-------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_FPGA'                                                                                                                                        ;
+-------+------------------------------------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                             ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; 0.638 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.634      ; 2.498      ;
; 0.656 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; rascunho:inst|debouncer:inst|counter[13] ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[1]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; rascunho:inst|debouncer:inst|counter[11] ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; rascunho:inst|debouncer:inst|counter[15] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.924      ;
; 0.659 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.925      ;
; 0.661 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[2]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; rascunho:inst|debouncer:inst|counter[12] ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; rascunho:inst|debouncer:inst|counter[14] ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.928      ;
; 0.683 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[0]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 0.949      ;
; 0.974 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[2]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.240      ;
; 0.974 ; rascunho:inst|debouncer:inst|counter[13] ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.240      ;
; 0.975 ; rascunho:inst|debouncer:inst|counter[11] ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.241      ;
; 0.976 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.242      ;
; 0.976 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.242      ;
; 0.985 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.251      ;
; 0.987 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[1]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.253      ;
; 0.988 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.254      ;
; 0.988 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.254      ;
; 0.989 ; rascunho:inst|debouncer:inst|counter[12] ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; rascunho:inst|debouncer:inst|counter[14] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.255      ;
; 0.989 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.255      ;
; 0.990 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.256      ;
; 0.992 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[2]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.258      ;
; 0.993 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.259      ;
; 0.993 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.259      ;
; 0.994 ; rascunho:inst|debouncer:inst|counter[12] ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.260      ;
; 0.994 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.260      ;
; 1.095 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.361      ;
; 1.095 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.361      ;
; 1.095 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.361      ;
; 1.095 ; rascunho:inst|debouncer:inst|counter[13] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.361      ;
; 1.095 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|intermediate~_emulated ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.200      ; 2.521      ;
; 1.096 ; rascunho:inst|debouncer:inst|counter[11] ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.362      ;
; 1.097 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.363      ;
; 1.100 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.366      ;
; 1.100 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.366      ;
; 1.100 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.366      ;
; 1.101 ; rascunho:inst|debouncer:inst|counter[11] ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.367      ;
; 1.102 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.368      ;
; 1.102 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.368      ;
; 1.111 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.377      ;
; 1.113 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.379      ;
; 1.114 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.380      ;
; 1.114 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.380      ;
; 1.115 ; rascunho:inst|debouncer:inst|counter[12] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.381      ;
; 1.115 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.381      ;
; 1.115 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.381      ;
; 1.116 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.382      ;
; 1.118 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.384      ;
; 1.119 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.385      ;
; 1.119 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.385      ;
; 1.120 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.386      ;
; 1.120 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.386      ;
; 1.165 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|out_key~_emulated      ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 3.419      ; 4.810      ;
; 1.221 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.487      ;
; 1.221 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.487      ;
; 1.221 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.487      ;
; 1.222 ; rascunho:inst|debouncer:inst|counter[11] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.488      ;
; 1.223 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.489      ;
; 1.223 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.489      ;
; 1.226 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.492      ;
; 1.226 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.492      ;
; 1.226 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.492      ;
; 1.228 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.494      ;
; 1.228 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.494      ;
; 1.237 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.503      ;
; 1.239 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.505      ;
; 1.240 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.506      ;
; 1.240 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.506      ;
; 1.241 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.507      ;
; 1.241 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.507      ;
; 1.242 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.508      ;
; 1.244 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.510      ;
; 1.245 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.511      ;
; 1.245 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.511      ;
; 1.246 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.512      ;
; 1.316 ; RST_DEBOUNCER                            ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 3.419      ; 4.961      ;
; 1.347 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.613      ;
; 1.347 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.613      ;
; 1.347 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.613      ;
; 1.349 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.615      ;
; 1.349 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.615      ;
; 1.352 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.618      ;
; 1.352 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.618      ;
; 1.352 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.618      ;
; 1.354 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.620      ;
; 1.363 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.080      ; 1.629      ;
+-------+------------------------------------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK_FPGA'                                                                                                          ;
+--------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                             ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; -1.695 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|intermediate~_emulated ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.875      ; 5.048      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[4]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[1]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[2]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[3]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[5]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[11]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[6]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[7]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[8]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[9]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[10]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[15]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[12]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[13]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[14]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.672 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[0]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.874      ; 5.024      ;
; -1.285 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|intermediate~_emulated ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.875      ; 5.138      ;
; -1.279 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 3.291      ; 5.048      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[4]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[1]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[2]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[3]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[5]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[11]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[6]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[7]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[8]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[9]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[10]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[15]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[12]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[13]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[14]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -1.278 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[0]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.874      ; 5.130      ;
; -0.869 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 3.291      ; 5.138      ;
+--------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK_FPGA'                                                                                                          ;
+-------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                                             ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; 1.258 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 3.419      ; 4.903      ;
; 1.681 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 3.419      ; 4.826      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[4]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[1]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[2]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[3]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[5]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[11]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[6]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[7]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[8]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[9]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[10]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[15]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[12]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[13]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[14]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.684 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[0]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.895      ;
; 1.692 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|intermediate~_emulated ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.985      ; 4.903      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[4]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[1]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[2]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[3]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[5]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[11]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[6]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[7]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[8]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[9]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[10]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[15]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[12]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[13]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[14]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.093 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[0]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.804      ;
; 2.115 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|intermediate~_emulated ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.985      ; 4.826      ;
+-------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                            ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note                                                          ;
+------------+-----------------+---------------+---------------------------------------------------------------+
; 245.46 MHz ; 245.46 MHz      ; CLK_FPGA      ;                                                               ;
; 629.33 MHz ; 250.0 MHz       ; INPUT_KEY     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 629.33 MHz ; 250.0 MHz       ; RST_DEBOUNCER ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+---------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow 1200mV 0C Model Setup Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; CLK_FPGA      ; -3.074 ; -47.990       ;
; RST_DEBOUNCER ; -1.589 ; -7.996        ;
; INPUT_KEY     ; -0.589 ; -3.092        ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 0C Model Hold Summary      ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; INPUT_KEY     ; -0.110 ; -0.869        ;
; RST_DEBOUNCER ; 0.355  ; 0.000         ;
; CLK_FPGA      ; 0.592  ; 0.000         ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLK_FPGA ; -1.471 ; -25.777           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLK_FPGA ; 1.280 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; CLK_FPGA      ; -3.000 ; -26.130                 ;
; INPUT_KEY     ; -3.000 ; -13.280                 ;
; RST_DEBOUNCER ; -3.000 ; -13.280                 ;
+---------------+--------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_FPGA'                                                                                                                                              ;
+--------+-----------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.074 ; rascunho:inst|debouncer:inst|out_key~_emulated      ; rascunho:inst|debouncer:inst|out_key~_emulated ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.116     ; 3.957      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[0]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[4]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[1]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[2]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[3]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[5]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[11]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[6]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[7]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[8]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[9]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[10]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[15]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[12]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[13]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.697 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[14]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.624      ;
; -2.460 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|out_key~_emulated ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; 0.299      ; 3.758      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[0]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[4]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[1]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[2]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[3]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[5]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[11]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[6]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[7]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[8]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[9]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[10]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[15]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[12]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[13]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.235 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[14]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.162      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[0]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[4]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[1]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[2]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[3]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[5]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[11]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[6]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[7]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[8]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[9]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[10]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[15]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[12]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[13]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.182 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[14]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.109      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[0]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[4]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[1]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[2]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[3]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[5]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[11]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[6]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[7]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[8]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[9]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[10]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[15]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[12]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[13]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.149 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[14]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.076      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[0]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[4]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[1]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[2]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[3]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[5]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[11]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[6]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[7]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[8]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[9]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[10]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[15]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[12]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[13]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.114 ; rascunho:inst|debouncer:inst|counter[12]            ; rascunho:inst|debouncer:inst|counter[14]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.041      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[0]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[4]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[1]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[2]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[3]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[5]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[11]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[6]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[7]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[8]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[9]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[10]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[15]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[12]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[13]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.110 ; rascunho:inst|debouncer:inst|counter[13]            ; rascunho:inst|debouncer:inst|counter[14]       ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.037      ;
; -2.093 ; rascunho:inst|debouncer:inst|counter[14]            ; rascunho:inst|debouncer:inst|counter[0]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.020      ;
; -2.093 ; rascunho:inst|debouncer:inst|counter[14]            ; rascunho:inst|debouncer:inst|counter[4]        ; CLK_FPGA     ; CLK_FPGA    ; 1.000        ; -0.072     ; 3.020      ;
+--------+-----------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RST_DEBOUNCER'                                                                                                                   ;
+--------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+
; -1.589 ; INPUT_KEY                          ; rascunho:inst|debouncer:inst|out_key~1 ; INPUT_KEY     ; RST_DEBOUNCER ; 0.500        ; 1.689      ; 2.808      ;
; -1.155 ; INPUT_KEY                          ; rascunho:inst|debouncer:inst|out_key~1 ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; 1.689      ; 2.874      ;
; -1.034 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.517      ;
; -1.034 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.517      ;
; -1.030 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.513      ;
; -1.030 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.513      ;
; -0.936 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.419      ;
; -0.852 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.335      ;
; -0.852 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.335      ;
; -0.851 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.334      ;
; -0.848 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.331      ;
; -0.848 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.331      ;
; -0.763 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.246      ;
; -0.763 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.246      ;
; -0.759 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.242      ;
; -0.759 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.242      ;
; -0.729 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.212      ;
; -0.675 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.158      ;
; -0.675 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.158      ;
; -0.643 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.126      ;
; -0.633 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.116      ;
; -0.633 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.116      ;
; -0.633 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.116      ;
; -0.629 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.112      ;
; -0.629 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.112      ;
; -0.595 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.078      ;
; -0.589 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.517      ;
; -0.589 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.517      ;
; -0.585 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.513      ;
; -0.585 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.513      ;
; -0.576 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.059      ;
; -0.533 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.016      ;
; -0.533 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.016      ;
; -0.531 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 1.014      ;
; -0.491 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.419      ;
; -0.407 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.335      ;
; -0.407 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.335      ;
; -0.406 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.334      ;
; -0.403 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.331      ;
; -0.403 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.331      ;
; -0.318 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.246      ;
; -0.318 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.246      ;
; -0.314 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.242      ;
; -0.314 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.242      ;
; -0.284 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.212      ;
; -0.230 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.158      ;
; -0.230 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.158      ;
; -0.200 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst      ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 0.683      ;
; -0.200 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 0.683      ;
; -0.200 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 0.683      ;
; -0.200 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 0.683      ;
; -0.200 ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 0.683      ;
; -0.200 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 0.683      ;
; -0.200 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 0.683      ;
; -0.200 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.496     ; 0.683      ;
; -0.198 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.126      ;
; -0.188 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.116      ;
; -0.188 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.116      ;
; -0.188 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.116      ;
; -0.184 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.112      ;
; -0.184 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.112      ;
; -0.150 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.078      ;
; -0.131 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.059      ;
; -0.088 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.016      ;
; -0.088 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.016      ;
; -0.086 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 1.014      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst      ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.071     ; 0.683      ;
+--------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'INPUT_KEY'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+
; -0.589 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.517      ;
; -0.589 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.517      ;
; -0.585 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.513      ;
; -0.585 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.513      ;
; -0.499 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.517      ;
; -0.499 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.517      ;
; -0.495 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.513      ;
; -0.495 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.513      ;
; -0.491 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.419      ;
; -0.407 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.335      ;
; -0.407 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.335      ;
; -0.406 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.334      ;
; -0.403 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.331      ;
; -0.403 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.331      ;
; -0.401 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.419      ;
; -0.318 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.246      ;
; -0.318 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.246      ;
; -0.317 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.335      ;
; -0.317 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.335      ;
; -0.316 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.334      ;
; -0.314 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.242      ;
; -0.314 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.242      ;
; -0.313 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.331      ;
; -0.313 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.331      ;
; -0.284 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.212      ;
; -0.230 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.158      ;
; -0.230 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.158      ;
; -0.228 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.246      ;
; -0.228 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.246      ;
; -0.224 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.242      ;
; -0.224 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.242      ;
; -0.198 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.126      ;
; -0.194 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.212      ;
; -0.188 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.116      ;
; -0.188 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.116      ;
; -0.188 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.116      ;
; -0.184 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.112      ;
; -0.184 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.112      ;
; -0.150 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.078      ;
; -0.140 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.158      ;
; -0.140 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.158      ;
; -0.131 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.059      ;
; -0.108 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.126      ;
; -0.098 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.116      ;
; -0.098 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.116      ;
; -0.098 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.116      ;
; -0.094 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.112      ;
; -0.094 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.112      ;
; -0.088 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.016      ;
; -0.088 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.016      ;
; -0.086 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 1.014      ;
; -0.060 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.078      ;
; -0.041 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.059      ;
; 0.002  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.016      ;
; 0.002  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.016      ;
; 0.004  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 1.014      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst  ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 0.683      ;
; 0.245  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.071     ; 0.683      ;
; 0.335  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst  ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 0.683      ;
; 0.335  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 0.683      ;
; 0.335  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 0.683      ;
; 0.335  ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 0.683      ;
; 0.335  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 0.683      ;
; 0.335  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 0.683      ;
; 0.335  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 0.683      ;
; 0.335  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.039      ; 0.683      ;
+--------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'INPUT_KEY'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+
; -0.110 ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.597      ;
; -0.110 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.597      ;
; -0.110 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.597      ;
; -0.110 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.597      ;
; -0.110 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.597      ;
; -0.110 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.597      ;
; -0.110 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.597      ;
; -0.099 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst  ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.608      ;
; 0.155  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.862      ;
; 0.155  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.862      ;
; 0.156  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.863      ;
; 0.156  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.863      ;
; 0.288  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.995      ;
; 0.288  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.995      ;
; 0.291  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.998      ;
; 0.292  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 0.999      ;
; 0.299  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.006      ;
; 0.301  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.008      ;
; 0.302  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.009      ;
; 0.311  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.018      ;
; 0.348  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.055      ;
; 0.349  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.056      ;
; 0.355  ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.597      ;
; 0.366  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst  ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.608      ;
; 0.388  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.095      ;
; 0.388  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.095      ;
; 0.391  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.098      ;
; 0.392  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.099      ;
; 0.468  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.175      ;
; 0.468  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.175      ;
; 0.471  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.178      ;
; 0.472  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.179      ;
; 0.494  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.201      ;
; 0.593  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.300      ;
; 0.620  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.862      ;
; 0.620  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.862      ;
; 0.621  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.863      ;
; 0.621  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.863      ;
; 0.677  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.384      ;
; 0.677  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.384      ;
; 0.680  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.387      ;
; 0.681  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.496      ; 1.388      ;
; 0.753  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.995      ;
; 0.753  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.995      ;
; 0.756  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.998      ;
; 0.757  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 0.999      ;
; 0.764  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.006      ;
; 0.766  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.008      ;
; 0.767  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.009      ;
; 0.776  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.018      ;
; 0.813  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.055      ;
; 0.814  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.056      ;
; 0.853  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.095      ;
; 0.853  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.095      ;
; 0.856  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.098      ;
; 0.857  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.099      ;
; 0.933  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.175      ;
; 0.933  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.175      ;
; 0.936  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.178      ;
; 0.937  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.179      ;
; 0.959  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.201      ;
; 1.058  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.300      ;
; 1.142  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.384      ;
; 1.142  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.384      ;
; 1.145  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.387      ;
; 1.146  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.071      ; 1.388      ;
+--------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RST_DEBOUNCER'                                                                                                                   ;
+-------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.355 ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst      ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.608      ;
; 0.425 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.597      ;
; 0.425 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.597      ;
; 0.425 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.597      ;
; 0.425 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.597      ;
; 0.425 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.597      ;
; 0.425 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.597      ;
; 0.425 ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.597      ;
; 0.436 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst      ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.608      ;
; 0.620 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.862      ;
; 0.620 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.862      ;
; 0.621 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.863      ;
; 0.621 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.863      ;
; 0.690 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.862      ;
; 0.690 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.862      ;
; 0.691 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.863      ;
; 0.691 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.863      ;
; 0.753 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.995      ;
; 0.753 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.995      ;
; 0.756 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.998      ;
; 0.757 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 0.999      ;
; 0.764 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.006      ;
; 0.766 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.008      ;
; 0.767 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.009      ;
; 0.776 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.018      ;
; 0.813 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.055      ;
; 0.814 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.056      ;
; 0.823 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.995      ;
; 0.823 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.995      ;
; 0.826 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.998      ;
; 0.827 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 0.999      ;
; 0.834 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.006      ;
; 0.836 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.008      ;
; 0.837 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.009      ;
; 0.846 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.018      ;
; 0.853 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.095      ;
; 0.853 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.095      ;
; 0.856 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.098      ;
; 0.857 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.099      ;
; 0.883 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.055      ;
; 0.884 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.056      ;
; 0.923 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.095      ;
; 0.923 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.095      ;
; 0.926 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.098      ;
; 0.927 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.099      ;
; 0.933 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.175      ;
; 0.933 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.175      ;
; 0.936 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.178      ;
; 0.937 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.179      ;
; 0.959 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.201      ;
; 1.003 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.175      ;
; 1.003 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.175      ;
; 1.006 ; INPUT_KEY                          ; rascunho:inst|debouncer:inst|out_key~1 ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; 1.736      ; 2.782      ;
; 1.006 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.178      ;
; 1.007 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.179      ;
; 1.029 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.201      ;
; 1.058 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.300      ;
; 1.128 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.300      ;
; 1.142 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.384      ;
; 1.142 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.384      ;
; 1.145 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.387      ;
; 1.146 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.071      ; 1.388      ;
; 1.212 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.384      ;
; 1.212 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.384      ;
; 1.215 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.387      ;
; 1.216 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.039     ; 1.388      ;
; 1.443 ; INPUT_KEY                          ; rascunho:inst|debouncer:inst|out_key~1 ; INPUT_KEY     ; RST_DEBOUNCER ; -0.500       ; 1.736      ; 2.719      ;
+-------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_FPGA'                                                                                                                                         ;
+-------+------------------------------------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                             ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; 0.592 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.433      ; 2.236      ;
; 0.599 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; rascunho:inst|debouncer:inst|counter[13] ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; rascunho:inst|debouncer:inst|counter[11] ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; rascunho:inst|debouncer:inst|counter[15] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[1]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.844      ;
; 0.603 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[2]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; rascunho:inst|debouncer:inst|counter[14] ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; rascunho:inst|debouncer:inst|counter[12] ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.848      ;
; 0.624 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[0]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 0.867      ;
; 0.885 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.128      ;
; 0.885 ; rascunho:inst|debouncer:inst|counter[13] ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.128      ;
; 0.886 ; rascunho:inst|debouncer:inst|counter[11] ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.129      ;
; 0.888 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[2]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.131      ;
; 0.889 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.132      ;
; 0.890 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.133      ;
; 0.890 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.133      ;
; 0.891 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[1]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.134      ;
; 0.892 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.135      ;
; 0.892 ; rascunho:inst|debouncer:inst|counter[14] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.135      ;
; 0.893 ; rascunho:inst|debouncer:inst|counter[12] ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.136      ;
; 0.893 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.136      ;
; 0.900 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.143      ;
; 0.902 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[2]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.145      ;
; 0.903 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.146      ;
; 0.903 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.146      ;
; 0.904 ; rascunho:inst|debouncer:inst|counter[12] ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.147      ;
; 0.904 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.147      ;
; 0.984 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.227      ;
; 0.984 ; rascunho:inst|debouncer:inst|counter[13] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.227      ;
; 0.985 ; rascunho:inst|debouncer:inst|counter[11] ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.228      ;
; 0.987 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.230      ;
; 0.989 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.232      ;
; 0.989 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.232      ;
; 0.995 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.238      ;
; 0.995 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.238      ;
; 0.996 ; rascunho:inst|debouncer:inst|counter[11] ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.239      ;
; 0.998 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.241      ;
; 0.999 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.242      ;
; 1.000 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.243      ;
; 1.000 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.243      ;
; 1.001 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.244      ;
; 1.002 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.245      ;
; 1.002 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.245      ;
; 1.003 ; rascunho:inst|debouncer:inst|counter[12] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.246      ;
; 1.003 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.246      ;
; 1.003 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.246      ;
; 1.010 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.253      ;
; 1.012 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.255      ;
; 1.013 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.256      ;
; 1.013 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.256      ;
; 1.014 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.257      ;
; 1.014 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.257      ;
; 1.032 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|intermediate~_emulated ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.018      ; 2.261      ;
; 1.094 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.337      ;
; 1.094 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.337      ;
; 1.095 ; rascunho:inst|debouncer:inst|counter[11] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.338      ;
; 1.097 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.340      ;
; 1.099 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.342      ;
; 1.099 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.342      ;
; 1.105 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.348      ;
; 1.105 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.348      ;
; 1.105 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|out_key~_emulated      ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 3.122      ; 4.438      ;
; 1.108 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.351      ;
; 1.109 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.352      ;
; 1.110 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.353      ;
; 1.110 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.353      ;
; 1.111 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.354      ;
; 1.112 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.355      ;
; 1.112 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.355      ;
; 1.113 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.356      ;
; 1.113 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.356      ;
; 1.120 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.363      ;
; 1.122 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.365      ;
; 1.123 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.366      ;
; 1.123 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.366      ;
; 1.124 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.367      ;
; 1.193 ; RST_DEBOUNCER                            ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 3.122      ; 4.526      ;
; 1.204 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.447      ;
; 1.204 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.447      ;
; 1.207 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.450      ;
; 1.209 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.452      ;
; 1.209 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.452      ;
; 1.215 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.458      ;
; 1.215 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.458      ;
; 1.218 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.461      ;
; 1.219 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.462      ;
; 1.220 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.072      ; 1.463      ;
+-------+------------------------------------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK_FPGA'                                                                                                           ;
+--------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                             ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; -1.471 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|intermediate~_emulated ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.609      ; 4.559      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[4]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[1]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[2]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[3]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[5]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[11]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[6]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[7]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[8]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[9]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[10]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[15]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[12]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[13]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[14]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.452 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[0]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 2.608      ; 4.539      ;
; -1.243 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|intermediate~_emulated ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.609      ; 4.831      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[4]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[1]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[2]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[3]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[5]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[11]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[6]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[7]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[8]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[9]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[10]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[15]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[12]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[13]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[14]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.237 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[0]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 2.608      ; 4.824      ;
; -1.074 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 3.006      ; 4.559      ;
; -0.846 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 3.006      ; 4.831      ;
+--------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK_FPGA'                                                                                                           ;
+-------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                                             ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; 1.280 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 3.122      ; 4.613      ;
; 1.530 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 3.122      ; 4.363      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[4]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[1]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[2]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[3]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[5]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[11]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[6]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[7]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[8]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[9]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[10]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[15]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[12]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[13]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[14]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.688 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[0]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.606      ;
; 1.695 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|intermediate~_emulated ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 2.707      ; 4.613      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[4]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[1]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[2]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[3]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[5]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[11]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[6]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[7]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[8]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[9]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[10]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[15]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[12]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[13]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[14]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.925 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[0]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.343      ;
; 1.945 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|intermediate~_emulated ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 2.707      ; 4.363      ;
+-------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------+
; Fast 1200mV 0C Model Setup Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; CLK_FPGA      ; -1.351 ; -19.212       ;
; RST_DEBOUNCER ; -1.153 ; -1.673        ;
; INPUT_KEY     ; 0.117  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast 1200mV 0C Model Hold Summary      ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; INPUT_KEY     ; -0.087 ; -0.689        ;
; CLK_FPGA      ; 0.070  ; 0.000         ;
; RST_DEBOUNCER ; 0.182  ; 0.000         ;
+---------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLK_FPGA ; -1.030 ; -18.202           ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLK_FPGA ; 0.363 ; 0.000             ;
+----------+-------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; CLK_FPGA      ; -3.000 ; -21.953                 ;
; INPUT_KEY     ; -3.000 ; -13.528                 ;
; RST_DEBOUNCER ; -3.000 ; -13.168                 ;
+---------------+--------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_FPGA'                                                                                                                                                    ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                           ; To Node                                             ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; -1.351 ; rascunho:inst|debouncer:inst|out_key~_emulated      ; rascunho:inst|debouncer:inst|out_key~_emulated      ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.070     ; 2.268      ;
; -1.077 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|intermediate~_emulated ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.048      ;
; -1.058 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|out_key~_emulated      ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.746      ; 3.271      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[4]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[1]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[2]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[3]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[5]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[11]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[6]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[7]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[8]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[9]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[10]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[15]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[12]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[13]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[14]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.049 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|counter[0]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.020      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[4]             ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[1]             ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[2]             ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[3]             ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[5]             ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[11]            ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[6]             ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[7]             ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[8]             ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[9]             ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[10]            ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[15]            ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[12]            ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[13]            ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[14]            ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.030 ; INPUT_KEY                                           ; rascunho:inst|debouncer:inst|counter[0]             ; INPUT_KEY     ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[0]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[1]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[2]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.993 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.939      ;
; -0.936 ; RST_DEBOUNCER                                       ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.746      ; 3.149      ;
; -0.899 ; rascunho:inst|debouncer:inst|intermediate~_emulated ; rascunho:inst|debouncer:inst|out_key~_emulated      ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; 0.182      ; 2.068      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[0]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[1]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[2]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.700 ; rascunho:inst|debouncer:inst|counter[0]             ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.646      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[0]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[1]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[2]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.651 ; rascunho:inst|debouncer:inst|counter[5]             ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.597      ;
; -0.636 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[0]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.582      ;
; -0.636 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.582      ;
; -0.636 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[1]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.582      ;
; -0.636 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[2]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.582      ;
; -0.636 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.582      ;
; -0.636 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.582      ;
; -0.636 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.582      ;
; -0.636 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.582      ;
; -0.636 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.582      ;
; -0.636 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.582      ;
; -0.636 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.582      ;
; -0.636 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.582      ;
; -0.636 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.582      ;
; -0.636 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.582      ;
; -0.636 ; rascunho:inst|debouncer:inst|counter[3]             ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 1.000        ; -0.041     ; 1.582      ;
+--------+-----------------------------------------------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RST_DEBOUNCER'                                                                                                                   ;
+--------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+
; -1.153 ; INPUT_KEY                          ; rascunho:inst|debouncer:inst|out_key~1 ; INPUT_KEY     ; RST_DEBOUNCER ; 0.500        ; 0.827      ; 1.953      ;
; -0.147 ; INPUT_KEY                          ; rascunho:inst|debouncer:inst|out_key~1 ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; 0.827      ; 1.447      ;
; -0.132 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.829      ;
; -0.131 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.828      ;
; -0.129 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.826      ;
; -0.128 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.825      ;
; -0.027 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.724      ;
; -0.019 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.716      ;
; -0.018 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.715      ;
; -0.016 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.713      ;
; -0.015 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.712      ;
; 0.008  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.689      ;
; 0.035  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.662      ;
; 0.044  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.653      ;
; 0.045  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.652      ;
; 0.047  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.650      ;
; 0.048  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.649      ;
; 0.065  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.632      ;
; 0.068  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.629      ;
; 0.091  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.606      ;
; 0.103  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.594      ;
; 0.106  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.591      ;
; 0.107  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.590      ;
; 0.109  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.588      ;
; 0.110  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.587      ;
; 0.117  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.829      ;
; 0.118  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.828      ;
; 0.120  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.826      ;
; 0.121  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.576      ;
; 0.121  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.825      ;
; 0.131  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.566      ;
; 0.158  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.539      ;
; 0.158  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.539      ;
; 0.159  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.538      ;
; 0.222  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.724      ;
; 0.230  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.716      ;
; 0.231  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.715      ;
; 0.233  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.713      ;
; 0.234  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.712      ;
; 0.257  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.689      ;
; 0.284  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.662      ;
; 0.293  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.653      ;
; 0.294  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.652      ;
; 0.296  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.650      ;
; 0.297  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.649      ;
; 0.314  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.632      ;
; 0.317  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.629      ;
; 0.338  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst      ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.359      ;
; 0.338  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.359      ;
; 0.338  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.359      ;
; 0.338  ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.359      ;
; 0.338  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.359      ;
; 0.338  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.359      ;
; 0.338  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.359      ;
; 0.338  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 1.000        ; -0.270     ; 0.359      ;
; 0.340  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.606      ;
; 0.352  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.594      ;
; 0.355  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.591      ;
; 0.356  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.590      ;
; 0.358  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.588      ;
; 0.359  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.587      ;
; 0.370  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.576      ;
; 0.380  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.566      ;
; 0.407  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.539      ;
; 0.407  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.539      ;
; 0.408  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.538      ;
; 0.587  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst      ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 1.000        ; -0.041     ; 0.359      ;
+--------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'INPUT_KEY'                                                                                                                ;
+-------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+
; 0.117 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.829      ;
; 0.118 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.828      ;
; 0.120 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.826      ;
; 0.121 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.825      ;
; 0.153 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.829      ;
; 0.154 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.828      ;
; 0.156 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.826      ;
; 0.157 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.825      ;
; 0.222 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.724      ;
; 0.230 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.716      ;
; 0.231 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.715      ;
; 0.233 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.713      ;
; 0.234 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.712      ;
; 0.257 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.689      ;
; 0.258 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.724      ;
; 0.266 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.716      ;
; 0.267 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.715      ;
; 0.269 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.713      ;
; 0.270 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.712      ;
; 0.284 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.662      ;
; 0.293 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.653      ;
; 0.293 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.689      ;
; 0.294 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.652      ;
; 0.296 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.650      ;
; 0.297 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.649      ;
; 0.314 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.632      ;
; 0.317 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.629      ;
; 0.320 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.662      ;
; 0.329 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.653      ;
; 0.330 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.652      ;
; 0.332 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.650      ;
; 0.333 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.649      ;
; 0.340 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.606      ;
; 0.350 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.632      ;
; 0.352 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.594      ;
; 0.353 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.629      ;
; 0.355 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.591      ;
; 0.356 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.590      ;
; 0.358 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.588      ;
; 0.359 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.587      ;
; 0.370 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.576      ;
; 0.376 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.606      ;
; 0.380 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.566      ;
; 0.388 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.594      ;
; 0.391 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.591      ;
; 0.392 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.590      ;
; 0.394 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.588      ;
; 0.395 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.587      ;
; 0.406 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.576      ;
; 0.407 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.539      ;
; 0.407 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.539      ;
; 0.408 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.538      ;
; 0.416 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.566      ;
; 0.443 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.539      ;
; 0.443 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.539      ;
; 0.444 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.538      ;
; 0.587 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst  ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 1.000        ; -0.041     ; 0.359      ;
; 0.623 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst  ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.359      ;
; 0.623 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.359      ;
; 0.623 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.359      ;
; 0.623 ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.359      ;
; 0.623 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.359      ;
; 0.623 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.359      ;
; 0.623 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.359      ;
; 0.623 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 1.000        ; 0.015      ; 0.359      ;
+-------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'INPUT_KEY'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+
; -0.087 ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.307      ;
; -0.087 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.307      ;
; -0.087 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.307      ;
; -0.087 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.307      ;
; -0.087 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.307      ;
; -0.087 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.307      ;
; -0.087 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.307      ;
; -0.080 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst  ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.314      ;
; 0.042  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.436      ;
; 0.043  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.437      ;
; 0.043  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.437      ;
; 0.043  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.437      ;
; 0.099  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.493      ;
; 0.101  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.495      ;
; 0.102  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.496      ;
; 0.103  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.497      ;
; 0.103  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.497      ;
; 0.106  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.500      ;
; 0.106  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.500      ;
; 0.111  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.505      ;
; 0.120  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.514      ;
; 0.121  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.515      ;
; 0.156  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.550      ;
; 0.156  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.550      ;
; 0.159  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.553      ;
; 0.159  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.553      ;
; 0.182  ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.307      ;
; 0.189  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst  ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.314      ;
; 0.200  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.594      ;
; 0.200  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.594      ;
; 0.203  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.597      ;
; 0.203  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.597      ;
; 0.240  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.634      ;
; 0.273  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.667      ;
; 0.289  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.683      ;
; 0.289  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.683      ;
; 0.292  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.686      ;
; 0.292  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5 ; RST_DEBOUNCER ; INPUT_KEY   ; 0.000        ; 0.270      ; 0.686      ;
; 0.311  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.436      ;
; 0.312  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.437      ;
; 0.312  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.437      ;
; 0.312  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.437      ;
; 0.368  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.493      ;
; 0.370  ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.495      ;
; 0.371  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.496      ;
; 0.372  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.497      ;
; 0.372  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.497      ;
; 0.375  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.500      ;
; 0.375  ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.500      ;
; 0.380  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.505      ;
; 0.389  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.514      ;
; 0.390  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.515      ;
; 0.425  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.550      ;
; 0.425  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.550      ;
; 0.428  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.553      ;
; 0.428  ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.553      ;
; 0.469  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.594      ;
; 0.469  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.594      ;
; 0.472  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.597      ;
; 0.472  ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.597      ;
; 0.509  ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.634      ;
; 0.542  ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.667      ;
; 0.558  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.683      ;
; 0.558  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.683      ;
; 0.561  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.686      ;
; 0.561  ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5 ; INPUT_KEY     ; INPUT_KEY   ; 0.000        ; 0.041      ; 0.686      ;
+--------+------------------------------------+------------------------------------+---------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_FPGA'                                                                                                                                         ;
+-------+------------------------------------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                             ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; 0.070 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.989      ; 1.183      ;
; 0.299 ; rascunho:inst|debouncer:inst|counter[15] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[1]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; rascunho:inst|debouncer:inst|counter[11] ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; rascunho:inst|debouncer:inst|counter[13] ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[2]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; rascunho:inst|debouncer:inst|counter[14] ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; rascunho:inst|debouncer:inst|counter[12] ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.428      ;
; 0.312 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[0]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.437      ;
; 0.332 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|intermediate~_emulated ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.193      ;
; 0.341 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|out_key~_emulated      ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.816      ; 2.281      ;
; 0.408 ; RST_DEBOUNCER                            ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.816      ; 2.348      ;
; 0.449 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[2]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; rascunho:inst|debouncer:inst|counter[13] ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; rascunho:inst|debouncer:inst|counter[11] ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.575      ;
; 0.459 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[1]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; rascunho:inst|debouncer:inst|counter[14] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.585      ;
; 0.461 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.586      ;
; 0.461 ; rascunho:inst|debouncer:inst|counter[12] ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.586      ;
; 0.462 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[2]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.587      ;
; 0.462 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.587      ;
; 0.463 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.588      ;
; 0.463 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.588      ;
; 0.464 ; rascunho:inst|debouncer:inst|counter[12] ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.589      ;
; 0.464 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.589      ;
; 0.512 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; rascunho:inst|debouncer:inst|counter[13] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.637      ;
; 0.512 ; rascunho:inst|debouncer:inst|counter[11] ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.637      ;
; 0.513 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.638      ;
; 0.513 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.638      ;
; 0.515 ; rascunho:inst|debouncer:inst|counter[5]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; rascunho:inst|debouncer:inst|counter[3]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; rascunho:inst|debouncer:inst|counter[1]  ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.640      ;
; 0.515 ; rascunho:inst|debouncer:inst|counter[11] ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.640      ;
; 0.516 ; rascunho:inst|debouncer:inst|counter[7]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.641      ;
; 0.516 ; rascunho:inst|debouncer:inst|counter[9]  ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.641      ;
; 0.525 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[3]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.650      ;
; 0.525 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[9]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.650      ;
; 0.526 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[7]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.651      ;
; 0.526 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[5]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.651      ;
; 0.526 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[11]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.651      ;
; 0.527 ; rascunho:inst|debouncer:inst|counter[12] ; rascunho:inst|debouncer:inst|counter[15]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.652      ;
; 0.527 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[13]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.652      ;
; 0.528 ; rascunho:inst|debouncer:inst|counter[0]  ; rascunho:inst|debouncer:inst|counter[4]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.653      ;
; 0.528 ; rascunho:inst|debouncer:inst|counter[6]  ; rascunho:inst|debouncer:inst|counter[10]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.653      ;
; 0.529 ; rascunho:inst|debouncer:inst|counter[4]  ; rascunho:inst|debouncer:inst|counter[8]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.654      ;
; 0.529 ; rascunho:inst|debouncer:inst|counter[2]  ; rascunho:inst|debouncer:inst|counter[6]             ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.654      ;
; 0.529 ; rascunho:inst|debouncer:inst|counter[8]  ; rascunho:inst|debouncer:inst|counter[12]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.654      ;
; 0.530 ; rascunho:inst|debouncer:inst|counter[10] ; rascunho:inst|debouncer:inst|counter[14]            ; CLK_FPGA      ; CLK_FPGA    ; 0.000        ; 0.041      ; 0.655      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[4]             ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[1]             ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[2]             ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[3]             ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[5]             ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[11]            ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[6]             ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[7]             ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[8]             ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[9]             ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[10]            ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[15]            ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[12]            ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[13]            ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[14]            ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.541 ; INPUT_KEY                                ; rascunho:inst|debouncer:inst|counter[0]             ; INPUT_KEY     ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.229      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[4]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[1]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[2]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[3]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[5]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[11]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[6]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[7]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[8]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[9]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[10]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[15]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[12]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[13]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[14]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
; 0.575 ; rascunho:inst|debouncer:inst|out_key~1   ; rascunho:inst|debouncer:inst|counter[0]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 0.737      ; 1.436      ;
+-------+------------------------------------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RST_DEBOUNCER'                                                                                                                   ;
+-------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+
; 0.182 ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst      ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.314      ;
; 0.198 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst1     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.307      ;
; 0.198 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.307      ;
; 0.198 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.307      ;
; 0.198 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.307      ;
; 0.198 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.307      ;
; 0.198 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.307      ;
; 0.198 ; rascunho:inst|Contador:inst2|inst7 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.307      ;
; 0.205 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst      ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.314      ;
; 0.311 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.436      ;
; 0.312 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.437      ;
; 0.312 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.437      ;
; 0.312 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.437      ;
; 0.327 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.436      ;
; 0.328 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.437      ;
; 0.328 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.437      ;
; 0.328 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.437      ;
; 0.368 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.493      ;
; 0.370 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.495      ;
; 0.371 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.496      ;
; 0.372 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.497      ;
; 0.372 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.497      ;
; 0.375 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.500      ;
; 0.375 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.500      ;
; 0.380 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.505      ;
; 0.384 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst1     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.493      ;
; 0.386 ; rascunho:inst|Contador:inst2|inst6 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.495      ;
; 0.387 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.496      ;
; 0.388 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.497      ;
; 0.388 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.497      ;
; 0.389 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.514      ;
; 0.390 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.515      ;
; 0.391 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.500      ;
; 0.391 ; rascunho:inst|Contador:inst2|inst1 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.500      ;
; 0.396 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.505      ;
; 0.405 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst3     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.514      ;
; 0.406 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst2     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.515      ;
; 0.425 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.550      ;
; 0.425 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.550      ;
; 0.428 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.553      ;
; 0.428 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.553      ;
; 0.441 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.550      ;
; 0.441 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.550      ;
; 0.444 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.553      ;
; 0.444 ; rascunho:inst|Contador:inst2|inst2 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.553      ;
; 0.469 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.594      ;
; 0.469 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.594      ;
; 0.472 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.597      ;
; 0.472 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.597      ;
; 0.485 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.594      ;
; 0.485 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.594      ;
; 0.488 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.597      ;
; 0.488 ; rascunho:inst|Contador:inst2|inst3 ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.597      ;
; 0.503 ; INPUT_KEY                          ; rascunho:inst|debouncer:inst|out_key~1 ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; 0.854      ; 1.397      ;
; 0.509 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.634      ;
; 0.525 ; rascunho:inst|Contador:inst2|inst4 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.634      ;
; 0.542 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.667      ;
; 0.558 ; rascunho:inst|Contador:inst2|inst5 ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.667      ;
; 0.558 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.683      ;
; 0.558 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.683      ;
; 0.561 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.686      ;
; 0.561 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5     ; RST_DEBOUNCER ; RST_DEBOUNCER ; 0.000        ; 0.041      ; 0.686      ;
; 0.574 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst4     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.683      ;
; 0.574 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst7     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.683      ;
; 0.577 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst5     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.686      ;
; 0.577 ; rascunho:inst|Contador:inst2|inst  ; rascunho:inst|Contador:inst2|inst6     ; INPUT_KEY     ; RST_DEBOUNCER ; 0.000        ; -0.015     ; 0.686      ;
; 1.507 ; INPUT_KEY                          ; rascunho:inst|debouncer:inst|out_key~1 ; INPUT_KEY     ; RST_DEBOUNCER ; -0.500       ; 0.854      ; 1.901      ;
+-------+------------------------------------+----------------------------------------+---------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK_FPGA'                                                                                                           ;
+--------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                                             ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; -1.030 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|intermediate~_emulated ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 3.001      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[4]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[1]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[2]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[3]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[5]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[11]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[6]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[7]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[8]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[9]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[10]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[15]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[12]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[13]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[14]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -1.024 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[0]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.504      ; 2.995      ;
; -0.788 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 0.500        ; 1.746      ; 3.001      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[4]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[1]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[2]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[3]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[5]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[11]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[6]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[7]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[8]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[9]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[10]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[15]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[12]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[13]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[14]            ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.042  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[0]             ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.429      ;
; 0.047  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|intermediate~_emulated ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.504      ; 2.424      ;
; 0.289  ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 1.000        ; 1.746      ; 2.424      ;
+--------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK_FPGA'                                                                                                           ;
+-------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                                             ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+
; 0.363 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.816      ; 2.303      ;
; 0.615 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|intermediate~_emulated ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.303      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[4]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[1]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[2]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[3]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[5]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[11]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[6]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[7]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[8]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[9]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[10]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[15]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[12]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[13]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[14]            ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 0.621 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[0]             ; RST_DEBOUNCER ; CLK_FPGA    ; 0.000        ; 1.564      ; 2.309      ;
; 1.440 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|out_key~_emulated      ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.816      ; 2.880      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[4]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[1]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[2]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[3]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[5]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[11]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[6]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[7]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[8]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[9]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[10]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[15]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[12]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[13]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[14]            ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.686 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|counter[0]             ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.874      ;
; 1.692 ; RST_DEBOUNCER ; rascunho:inst|debouncer:inst|intermediate~_emulated ; RST_DEBOUNCER ; CLK_FPGA    ; -0.500       ; 1.564      ; 2.880      ;
+-------+---------------+-----------------------------------------------------+---------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.435  ; -0.110 ; -1.695   ; 0.363   ; -3.000              ;
;  CLK_FPGA        ; -3.435  ; 0.070  ; -1.695   ; 0.363   ; -3.000              ;
;  INPUT_KEY       ; -0.774  ; -0.110 ; N/A      ; N/A     ; -3.000              ;
;  RST_DEBOUNCER   ; -1.867  ; 0.182  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -67.371 ; -0.869 ; -29.726  ; 0.0     ; -52.69              ;
;  CLK_FPGA        ; -53.246 ; 0.000  ; -29.726  ; 0.000   ; -26.130             ;
;  INPUT_KEY       ; -4.282  ; -0.869 ; N/A      ; N/A     ; -13.528             ;
;  RST_DEBOUNCER   ; -9.843  ; 0.000  ; N/A      ; N/A     ; -13.280             ;
+------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Q[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; RST_DEBOUNCER           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT_KEY               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK_FPGA                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Q[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Q[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; CLK_FPGA      ; CLK_FPGA      ; 443      ; 0        ; 0        ; 0        ;
; INPUT_KEY     ; CLK_FPGA      ; 69       ; 69       ; 0        ; 0        ;
; RST_DEBOUNCER ; CLK_FPGA      ; 72       ; 35       ; 0        ; 0        ;
; INPUT_KEY     ; INPUT_KEY     ; 36       ; 0        ; 0        ; 0        ;
; RST_DEBOUNCER ; INPUT_KEY     ; 36       ; 0        ; 0        ; 0        ;
; INPUT_KEY     ; RST_DEBOUNCER ; 37       ; 1        ; 0        ; 0        ;
; RST_DEBOUNCER ; RST_DEBOUNCER ; 36       ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; CLK_FPGA      ; CLK_FPGA      ; 443      ; 0        ; 0        ; 0        ;
; INPUT_KEY     ; CLK_FPGA      ; 69       ; 69       ; 0        ; 0        ;
; RST_DEBOUNCER ; CLK_FPGA      ; 72       ; 35       ; 0        ; 0        ;
; INPUT_KEY     ; INPUT_KEY     ; 36       ; 0        ; 0        ; 0        ;
; RST_DEBOUNCER ; INPUT_KEY     ; 36       ; 0        ; 0        ; 0        ;
; INPUT_KEY     ; RST_DEBOUNCER ; 37       ; 1        ; 0        ; 0        ;
; RST_DEBOUNCER ; RST_DEBOUNCER ; 36       ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Recovery Transfers                                                   ;
+---------------+----------+----------+----------+----------+----------+
; From Clock    ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+----------+----------+----------+----------+----------+
; RST_DEBOUNCER ; CLK_FPGA ; 18       ; 18       ; 0        ; 0        ;
+---------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Removal Transfers                                                    ;
+---------------+----------+----------+----------+----------+----------+
; From Clock    ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+----------+----------+----------+----------+----------+
; RST_DEBOUNCER ; CLK_FPGA ; 18       ; 18       ; 0        ; 0        ;
+---------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+----------------------------------------------------+
; Clock Status Summary                               ;
+---------------+---------------+------+-------------+
; Target        ; Clock         ; Type ; Status      ;
+---------------+---------------+------+-------------+
; CLK_FPGA      ; CLK_FPGA      ; Base ; Constrained ;
; INPUT_KEY     ; INPUT_KEY     ; Base ; Constrained ;
; RST_DEBOUNCER ; RST_DEBOUNCER ; Base ; Constrained ;
+---------------+---------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Q[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[7]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Q[0]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[1]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[2]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[3]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[4]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[5]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[6]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q[7]        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Tue Sep 13 20:22:34 2022
Info: Command: quartus_sta Projeto-CPU-fly -c Projeto-CPU-fly
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 1 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Projeto-CPU-fly.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_FPGA CLK_FPGA
    Info (332105): create_clock -period 1.000 -name INPUT_KEY INPUT_KEY
    Info (332105): create_clock -period 1.000 -name RST_DEBOUNCER RST_DEBOUNCER
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst|inst|out_key~2  from: datad  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.435             -53.246 CLK_FPGA 
    Info (332119):    -1.867              -9.843 RST_DEBOUNCER 
    Info (332119):    -0.774              -4.282 INPUT_KEY 
Info (332146): Worst-case hold slack is -0.097
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.097              -0.771 INPUT_KEY 
    Info (332119):     0.404               0.000 RST_DEBOUNCER 
    Info (332119):     0.638               0.000 CLK_FPGA 
Info (332146): Worst-case recovery slack is -1.695
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.695             -29.726 CLK_FPGA 
Info (332146): Worst-case removal slack is 1.258
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.258               0.000 CLK_FPGA 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.130 CLK_FPGA 
    Info (332119):    -3.000             -13.280 INPUT_KEY 
    Info (332119):    -3.000             -13.280 RST_DEBOUNCER 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst|inst|out_key~2  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.074
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.074             -47.990 CLK_FPGA 
    Info (332119):    -1.589              -7.996 RST_DEBOUNCER 
    Info (332119):    -0.589              -3.092 INPUT_KEY 
Info (332146): Worst-case hold slack is -0.110
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.110              -0.869 INPUT_KEY 
    Info (332119):     0.355               0.000 RST_DEBOUNCER 
    Info (332119):     0.592               0.000 CLK_FPGA 
Info (332146): Worst-case recovery slack is -1.471
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.471             -25.777 CLK_FPGA 
Info (332146): Worst-case removal slack is 1.280
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.280               0.000 CLK_FPGA 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.130 CLK_FPGA 
    Info (332119):    -3.000             -13.280 INPUT_KEY 
    Info (332119):    -3.000             -13.280 RST_DEBOUNCER 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst|inst|out_key~2  from: datad  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.351
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.351             -19.212 CLK_FPGA 
    Info (332119):    -1.153              -1.673 RST_DEBOUNCER 
    Info (332119):     0.117               0.000 INPUT_KEY 
Info (332146): Worst-case hold slack is -0.087
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.087              -0.689 INPUT_KEY 
    Info (332119):     0.070               0.000 CLK_FPGA 
    Info (332119):     0.182               0.000 RST_DEBOUNCER 
Info (332146): Worst-case recovery slack is -1.030
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.030             -18.202 CLK_FPGA 
Info (332146): Worst-case removal slack is 0.363
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.363               0.000 CLK_FPGA 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -21.953 CLK_FPGA 
    Info (332119):    -3.000             -13.528 INPUT_KEY 
    Info (332119):    -3.000             -13.168 RST_DEBOUNCER 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4852 megabytes
    Info: Processing ended: Tue Sep 13 20:22:36 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


