`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: USTC ESLAB
// Engineer: Huang Yifan (hyf15@mail.ustc.edu.cn)
// 
// Design Name: RV32I Core
// Module Name: PC
// Tool Versions: Vivado 2017.4.1
// Description: RV32I PC Module
// 
//////////////////////////////////////////////////////////////////////////////////


//  åŠŸèƒ½è¯´æ˜
    // å­˜å‚¨å½“å‰æµæ°´çº¿éœ€è¦æ‰§è¡Œçš„æŒ‡ä»¤åœ°å€
// è¾“å…¥
    // clk               æ—¶é’Ÿä¿¡å·
    // NPC               NPC_Generatorç”Ÿæˆçš„ä¸‹ä¸?æ¡æŒ‡ä»¤åœ°å?
// è¾“å‡º
    // PC                æµæ°´çº¿éœ€è¦å¤„ç†çš„æŒ‡ä»¤åœ°å€
// å®éªŒè¦æ±‚  
    // æ— éœ€ä¿®æ”¹


module PC_IF(
    input wire clk, bubbleF, flushF,
    input wire [31:0] NPC,
    output reg [31:0] PC
    );

    initial PC = 0;
    
    always@(posedge clk)
        if (!bubbleF) 
        begin
            if (flushF)
                PC <= 0;
            else 
                PC <= NPC;
        end
    

endmodule