Fitter report for Sound
Thu Mar 15 15:27:01 2018
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1.33 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; Fitter Summary                                                                         ;
+------------------------------------+---------------------------------------------------+
; Fitter Status                      ; Successful - Thu Mar 15 15:27:01 2018             ;
; Quartus II 64-Bit Version          ; 12.1 Build 243 01/31/2013 SP 1.33 SJ Full Version ;
; Revision Name                      ; Sound                                             ;
; Top-level Entity Name              ; volume_block                                      ;
; Family                             ; Cyclone II                                        ;
; Device                             ; EP2C35F672C6                                      ;
; Timing Models                      ; Final                                             ;
; Total logic elements               ; 724 / 33,216 ( 2 % )                              ;
;     Total combinational functions  ; 684 / 33,216 ( 2 % )                              ;
;     Dedicated logic registers      ; 84 / 33,216 ( < 1 % )                             ;
; Total registers                    ; 84                                                ;
; Total pins                         ; 122 / 475 ( 26 % )                                ;
; Total virtual pins                 ; 0                                                 ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                               ;
; Embedded Multiplier 9-bit elements ; 4 / 70 ( 6 % )                                    ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                     ;
+------------------------------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; HEX6[0]    ; PIN_R2        ; QSF Assignment ;
; Location ;                ;              ; HEX6[1]    ; PIN_P4        ; QSF Assignment ;
; Location ;                ;              ; HEX6[2]    ; PIN_P3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[3]    ; PIN_M2        ; QSF Assignment ;
; Location ;                ;              ; HEX6[4]    ; PIN_M3        ; QSF Assignment ;
; Location ;                ;              ; HEX6[5]    ; PIN_M5        ; QSF Assignment ;
; Location ;                ;              ; HEX6[6]    ; PIN_M4        ; QSF Assignment ;
; Location ;                ;              ; HEX7[0]    ; PIN_L3        ; QSF Assignment ;
; Location ;                ;              ; HEX7[1]    ; PIN_L2        ; QSF Assignment ;
; Location ;                ;              ; HEX7[2]    ; PIN_L9        ; QSF Assignment ;
; Location ;                ;              ; HEX7[3]    ; PIN_L6        ; QSF Assignment ;
; Location ;                ;              ; HEX7[4]    ; PIN_L7        ; QSF Assignment ;
; Location ;                ;              ; HEX7[5]    ; PIN_P9        ; QSF Assignment ;
; Location ;                ;              ; HEX7[6]    ; PIN_N9        ; QSF Assignment ;
; Location ;                ;              ; LEDR[0]    ; PIN_AE23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[10]   ; PIN_AA13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[11]   ; PIN_AC14      ; QSF Assignment ;
; Location ;                ;              ; LEDR[12]   ; PIN_AD15      ; QSF Assignment ;
; Location ;                ;              ; LEDR[13]   ; PIN_AE15      ; QSF Assignment ;
; Location ;                ;              ; LEDR[14]   ; PIN_AF13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[15]   ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; LEDR[16]   ; PIN_AE12      ; QSF Assignment ;
; Location ;                ;              ; LEDR[17]   ; PIN_AD12      ; QSF Assignment ;
; Location ;                ;              ; LEDR[1]    ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[2]    ; PIN_AB21      ; QSF Assignment ;
; Location ;                ;              ; LEDR[3]    ; PIN_AC22      ; QSF Assignment ;
; Location ;                ;              ; LEDR[4]    ; PIN_AD22      ; QSF Assignment ;
; Location ;                ;              ; LEDR[5]    ; PIN_AD23      ; QSF Assignment ;
; Location ;                ;              ; LEDR[6]    ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; LEDR[7]    ; PIN_AC21      ; QSF Assignment ;
; Location ;                ;              ; LEDR[8]    ; PIN_AA14      ; QSF Assignment ;
; Location ;                ;              ; LEDR[9]    ; PIN_Y13       ; QSF Assignment ;
; Location ;                ;              ; SW[5]      ; PIN_AD13      ; QSF Assignment ;
; Location ;                ;              ; SW[6]      ; PIN_AC13      ; QSF Assignment ;
; Location ;                ;              ; SW[7]      ; PIN_C13       ; QSF Assignment ;
; Location ;                ;              ; adcdat     ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; adclrc     ; PIN_C5        ; QSF Assignment ;
; Location ;                ;              ; bclk       ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; dacdat     ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; daclrc     ; PIN_C6        ; QSF Assignment ;
; Location ;                ;              ; hsync      ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; mclk       ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; vsync      ; PIN_D8        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 899 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 899 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 896     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/TSIU03/Project_Repeat/Sound.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 724 / 33,216 ( 2 % )  ;
;     -- Combinational with no register       ; 640                   ;
;     -- Register only                        ; 40                    ;
;     -- Combinational with a register        ; 44                    ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 96                    ;
;     -- 3 input functions                    ; 244                   ;
;     -- <=2 input functions                  ; 344                   ;
;     -- Register only                        ; 40                    ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 422                   ;
;     -- arithmetic mode                      ; 262                   ;
;                                             ;                       ;
; Total registers*                            ; 84 / 34,593 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 84 / 33,216 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )     ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 49 / 2,076 ( 2 % )    ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 122 / 475 ( 26 % )    ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )        ;
;                                             ;                       ;
; Global signals                              ; 1                     ;
; M4Ks                                        ; 0 / 105 ( 0 % )       ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )         ;
; Global clocks                               ; 1 / 16 ( 6 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 1%          ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 5%          ;
; Maximum fan-out                             ; 84                    ;
; Highest non-global fan-out                  ; 84                    ;
; Total fan-out                               ; 2073                  ;
; Average fan-out                             ; 2.26                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 724 / 33216 ( 2 % )  ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 640                  ; 0                              ;
;     -- Register only                        ; 40                   ; 0                              ;
;     -- Combinational with a register        ; 44                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 96                   ; 0                              ;
;     -- 3 input functions                    ; 244                  ; 0                              ;
;     -- <=2 input functions                  ; 344                  ; 0                              ;
;     -- Register only                        ; 40                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 422                  ; 0                              ;
;     -- arithmetic mode                      ; 262                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 84                   ; 0                              ;
;     -- Dedicated logic registers            ; 84 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 49 / 2076 ( 2 % )    ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 122                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4 / 70 ( 6 % )       ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 20 ( 5 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 2183                 ; 0                              ;
;     -- Registered Connections               ; 84                   ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 38                   ; 0                              ;
;     -- Output Ports                         ; 84                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                           ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; LDAC[0]        ; AC15  ; 7        ; 40           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LDAC[10]       ; C16   ; 4        ; 37           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LDAC[11]       ; N24   ; 5        ; 65           ; 20           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LDAC[12]       ; M24   ; 5        ; 65           ; 20           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LDAC[13]       ; W15   ; 7        ; 42           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LDAC[14]       ; Y13   ; 7        ; 37           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LDAC[15]       ; AE16  ; 7        ; 40           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LDAC[1]        ; AD17  ; 7        ; 44           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LDAC[2]        ; AF13  ; 8        ; 31           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LDAC[3]        ; M25   ; 5        ; 65           ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LDAC[4]        ; W16   ; 7        ; 42           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LDAC[5]        ; N23   ; 5        ; 65           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LDAC[6]        ; D14   ; 4        ; 33           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LDAC[7]        ; AE15  ; 7        ; 35           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LDAC[8]        ; AC17  ; 7        ; 44           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; LDAC[9]        ; C15   ; 4        ; 37           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[0]        ; F14   ; 4        ; 35           ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[10]       ; AD15  ; 7        ; 35           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[11]       ; B15   ; 4        ; 37           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[12]       ; AA14  ; 7        ; 37           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[13]       ; A14   ; 4        ; 33           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[14]       ; F13   ; 4        ; 35           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[15]       ; B16   ; 4        ; 37           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[1]        ; AD16  ; 7        ; 42           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[2]        ; G13   ; 4        ; 35           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[3]        ; M20   ; 5        ; 65           ; 21           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[4]        ; N20   ; 5        ; 65           ; 21           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[5]        ; G14   ; 4        ; 35           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[6]        ; M23   ; 5        ; 65           ; 22           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[7]        ; M19   ; 5        ; 65           ; 21           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[8]        ; AC14  ; 7        ; 35           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RDAC[9]        ; AA13  ; 7        ; 35           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk            ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; rstn           ; G26   ; 5        ; 65           ; 27           ; 1           ; 84                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; volume_ctrl[0] ; Y14   ; 7        ; 37           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; volume_ctrl[1] ; Y15   ; 7        ; 37           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; volume_ctrl[2] ; P23   ; 6        ; 65           ; 18           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; volume_ctrl[3] ; C17   ; 4        ; 46           ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LDAC2[0]  ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[10] ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[11] ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[12] ; U12   ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[13] ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[14] ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[15] ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[16] ; V11   ; 8        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[17] ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[18] ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[19] ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[1]  ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[20] ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[21] ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[22] ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[23] ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[24] ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[25] ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[26] ; L10   ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[27] ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[28] ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[29] ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[2]  ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[30] ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[31] ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[32] ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[33] ; AE7   ; 8        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[34] ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[35] ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[36] ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[37] ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[38] ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[39] ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[3]  ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[40] ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[41] ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[4]  ; AA12  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[5]  ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[6]  ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[7]  ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[8]  ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; LDAC2[9]  ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[0]  ; H15   ; 4        ; 42           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[10] ; M21   ; 5        ; 65           ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[11] ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[12] ; F16   ; 4        ; 44           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[13] ; B17   ; 4        ; 42           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[14] ; G15   ; 4        ; 44           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[15] ; G16   ; 4        ; 44           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[16] ; F15   ; 4        ; 44           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[17] ; H16   ; 4        ; 42           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[18] ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[19] ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[1]  ; E15   ; 4        ; 40           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[20] ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[21] ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[22] ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[23] ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[24] ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[25] ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[26] ; T10   ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[27] ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[28] ; AF8   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[29] ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[2]  ; A18   ; 4        ; 46           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[30] ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[31] ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[32] ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[33] ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[34] ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[35] ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[36] ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[37] ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[38] ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[39] ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[3]  ; D16   ; 4        ; 40           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[40] ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[41] ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[4]  ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[5]  ; D15   ; 4        ; 40           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[6]  ; D17   ; 4        ; 46           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[7]  ; A17   ; 4        ; 42           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[8]  ; B18   ; 4        ; 46           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RDAC2[9]  ; AF7   ; 8        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 10 / 64 ( 16 % ) ; 3.3V          ; --           ;
; 2        ; 17 / 59 ( 29 % ) ; 3.3V          ; --           ;
; 3        ; 26 / 56 ( 46 % ) ; 3.3V          ; --           ;
; 4        ; 25 / 58 ( 43 % ) ; 3.3V          ; --           ;
; 5        ; 10 / 65 ( 15 % ) ; 3.3V          ; --           ;
; 6        ; 2 / 59 ( 3 % )   ; 3.3V          ; --           ;
; 7        ; 19 / 58 ( 33 % ) ; 3.3V          ; --           ;
; 8        ; 16 / 56 ( 29 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RDAC2[22]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 451        ; 3        ; RDAC2[32]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; RDAC2[35]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; RDAC[13]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RDAC2[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 406        ; 4        ; RDAC2[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; LDAC2[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 192        ; 7        ; RDAC[9]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; RDAC[12]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RDAC2[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RDAC2[19]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; RDAC[8]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; LDAC[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RDAC2[11]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; LDAC[8]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; LDAC2[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LDAC2[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; RDAC[10]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RDAC[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; LDAC[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; LDAC2[33]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; LDAC2[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; LDAC2[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LDAC2[19]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LDAC2[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; LDAC[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; LDAC[15]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RDAC2[18]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RDAC2[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RDAC2[28]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LDAC[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; LDAC2[29]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 452        ; 3        ; RDAC2[24]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 448        ; 3        ; RDAC2[41]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; LDAC2[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; LDAC2[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RDAC[11]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; RDAC[15]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; RDAC2[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 405        ; 4        ; RDAC2[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; LDAC2[27]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 459        ; 3        ; RDAC2[40]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 450        ; 3        ; RDAC2[27]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 436        ; 3        ; LDAC2[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; LDAC2[20]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; LDAC[9]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; LDAC[10]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; volume_ctrl[3]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; LDAC2[22]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 449        ; 3        ; RDAC2[36]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; RDAC2[38]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; RDAC2[31]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; LDAC[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; RDAC2[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; RDAC2[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 403        ; 4        ; RDAC2[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RDAC2[25]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; LDAC2[13]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RDAC2[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RDAC2[37]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RDAC[14]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; RDAC[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; RDAC2[16]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 408        ; 4        ; RDAC2[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RDAC2[23]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RDAC[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; RDAC[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; RDAC2[14]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 407        ; 4        ; RDAC2[15]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; rstn                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RDAC2[30]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 455        ; 3        ; RDAC2[21]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RDAC2[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; RDAC2[17]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; LDAC2[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RDAC2[39]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; RDAC2[29]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; LDAC2[23]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; LDAC2[25]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 51         ; 2        ; LDAC2[39]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 44         ; 2        ; LDAC2[24]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; LDAC2[36]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 47         ; 2        ; LDAC2[35]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; LDAC2[28]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ; 52         ; 2        ; LDAC2[26]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; LDAC2[34]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 55         ; 2        ; LDAC2[38]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 2        ; LDAC2[21]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 54         ; 2        ; LDAC2[32]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RDAC[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 316        ; 5        ; RDAC[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 314        ; 5        ; RDAC2[10]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RDAC[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M24      ; 313        ; 5        ; LDAC[12]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 312        ; 5        ; LDAC[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; LDAC2[41]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RDAC[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; LDAC[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N24      ; 310        ; 5        ; LDAC[11]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; LDAC2[40]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 70         ; 1        ; RDAC2[34]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; LDAC2[31]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; volume_ctrl[2]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; RDAC2[33]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 72         ; 1        ; LDAC2[14]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 73         ; 1        ; LDAC2[37]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 74         ; 1        ; RDAC2[20]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; LDAC2[17]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 80         ; 1        ; LDAC2[11]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; LDAC2[30]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RDAC2[26]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; LDAC2[12]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; LDAC2[16]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; LDAC2[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 175        ; 8        ; LDAC2[18]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; LDAC[13]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 204        ; 7        ; LDAC[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LDAC2[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LDAC[14]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; volume_ctrl[0]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; volume_ctrl[1]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                        ; Library Name ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
; |volume_block                         ; 724 (84)    ; 84 (84)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 122  ; 0            ; 640 (0)      ; 40 (40)           ; 44 (0)           ; |volume_block                                                                                              ;              ;
;    |lpm_divide:Div0|                  ; 342 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (0)      ; 0 (0)             ; 22 (0)           ; |volume_block|lpm_divide:Div0                                                                              ;              ;
;       |lpm_divide_8so:auto_generated| ; 342 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (0)      ; 0 (0)             ; 22 (0)           ; |volume_block|lpm_divide:Div0|lpm_divide_8so:auto_generated                                                ;              ;
;          |abs_divider_lbg:divider|    ; 342 (44)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (22)     ; 0 (0)             ; 22 (22)          ; |volume_block|lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider                        ;              ;
;             |alt_u_div_m2f:divider|   ; 277 (277)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (277)    ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider  ;              ;
;             |lpm_abs_1s9:my_abs_num|  ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num ;              ;
;    |lpm_divide:Div1|                  ; 342 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (0)      ; 0 (0)             ; 22 (0)           ; |volume_block|lpm_divide:Div1                                                                              ;              ;
;       |lpm_divide_8so:auto_generated| ; 342 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (0)      ; 0 (0)             ; 22 (0)           ; |volume_block|lpm_divide:Div1|lpm_divide_8so:auto_generated                                                ;              ;
;          |abs_divider_lbg:divider|    ; 342 (44)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 320 (22)     ; 0 (0)             ; 22 (22)          ; |volume_block|lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider                        ;              ;
;             |alt_u_div_m2f:divider|   ; 277 (277)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 277 (277)    ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider  ;              ;
;             |lpm_abs_1s9:my_abs_num|  ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num ;              ;
;    |lpm_mult:Mult0|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_mult:Mult0                                                                               ;              ;
;       |mult_tvs:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_mult:Mult0|mult_tvs:auto_generated                                                       ;              ;
;    |lpm_mult:Mult1|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_mult:Mult1                                                                               ;              ;
;       |mult_tvs:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |volume_block|lpm_mult:Mult1|mult_tvs:auto_generated                                                       ;              ;
+---------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; RDAC2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[21]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[22]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[23]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[24]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[25]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[26]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[27]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[28]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[29]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[30]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[31]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[32]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[33]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[34]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[35]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[36]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[37]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[38]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[39]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[40]      ; Output   ; --            ; --            ; --                    ; --  ;
; RDAC2[41]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[21]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[22]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[23]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[24]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[25]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[26]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[27]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[28]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[29]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[30]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[31]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[32]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[33]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[34]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[35]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[36]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[37]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[38]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[39]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[40]      ; Output   ; --            ; --            ; --                    ; --  ;
; LDAC2[41]      ; Output   ; --            ; --            ; --                    ; --  ;
; clk            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; rstn           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RDAC[0]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RDAC[1]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RDAC[2]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RDAC[3]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RDAC[4]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RDAC[5]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RDAC[6]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RDAC[7]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; RDAC[8]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RDAC[9]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RDAC[10]       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RDAC[11]       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RDAC[12]       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RDAC[13]       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RDAC[14]       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; RDAC[15]       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; volume_ctrl[0] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; volume_ctrl[1] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; volume_ctrl[2] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; volume_ctrl[3] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; LDAC[0]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; LDAC[1]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; LDAC[2]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; LDAC[3]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; LDAC[4]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; LDAC[5]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; LDAC[6]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; LDAC[7]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; LDAC[8]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; LDAC[9]        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; LDAC[10]       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; LDAC[11]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; LDAC[12]       ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; LDAC[13]       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; LDAC[14]       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; LDAC[15]       ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                        ;
+---------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------+-------------------+---------+
; clk                                                     ;                   ;         ;
; rstn                                                    ;                   ;         ;
;      - RDAC2[0]~reg0                                    ; 1                 ; 6       ;
;      - RDAC2[1]~reg0                                    ; 1                 ; 6       ;
;      - RDAC2[2]~reg0                                    ; 1                 ; 6       ;
;      - RDAC2[3]~reg0                                    ; 1                 ; 6       ;
;      - RDAC2[4]~reg0                                    ; 1                 ; 6       ;
;      - RDAC2[5]~reg0                                    ; 1                 ; 6       ;
;      - RDAC2[6]~reg0                                    ; 1                 ; 6       ;
;      - RDAC2[7]~reg0                                    ; 1                 ; 6       ;
;      - RDAC2[8]~reg0                                    ; 1                 ; 6       ;
;      - RDAC2[9]~reg0                                    ; 1                 ; 6       ;
;      - RDAC2[10]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[11]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[12]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[13]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[14]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[15]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[16]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[17]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[18]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[19]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[20]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[21]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[22]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[23]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[24]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[25]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[26]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[27]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[28]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[29]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[30]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[31]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[32]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[33]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[34]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[35]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[36]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[37]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[38]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[39]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[40]~reg0                                   ; 1                 ; 6       ;
;      - RDAC2[41]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[0]~reg0                                    ; 1                 ; 6       ;
;      - LDAC2[1]~reg0                                    ; 1                 ; 6       ;
;      - LDAC2[2]~reg0                                    ; 1                 ; 6       ;
;      - LDAC2[3]~reg0                                    ; 1                 ; 6       ;
;      - LDAC2[4]~reg0                                    ; 1                 ; 6       ;
;      - LDAC2[5]~reg0                                    ; 1                 ; 6       ;
;      - LDAC2[6]~reg0                                    ; 1                 ; 6       ;
;      - LDAC2[7]~reg0                                    ; 1                 ; 6       ;
;      - LDAC2[8]~reg0                                    ; 1                 ; 6       ;
;      - LDAC2[9]~reg0                                    ; 1                 ; 6       ;
;      - LDAC2[10]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[11]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[12]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[13]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[14]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[15]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[16]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[17]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[18]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[19]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[20]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[21]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[22]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[23]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[24]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[25]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[26]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[27]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[28]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[29]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[30]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[31]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[32]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[33]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[34]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[35]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[36]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[37]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[38]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[39]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[40]~reg0                                   ; 1                 ; 6       ;
;      - LDAC2[41]~reg0                                   ; 1                 ; 6       ;
; RDAC[0]                                                 ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
; RDAC[1]                                                 ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; RDAC[2]                                                 ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
; RDAC[3]                                                 ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
; RDAC[4]                                                 ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; RDAC[5]                                                 ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; RDAC[6]                                                 ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
; RDAC[7]                                                 ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; RDAC[8]                                                 ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
; RDAC[9]                                                 ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; RDAC[10]                                                ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
; RDAC[11]                                                ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; RDAC[12]                                                ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
; RDAC[13]                                                ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
; RDAC[14]                                                ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; RDAC[15]                                                ;                   ;         ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; volume_ctrl[0]                                          ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; volume_ctrl[1]                                          ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
; volume_ctrl[2]                                          ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; volume_ctrl[3]                                          ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
; LDAC[0]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
; LDAC[1]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; LDAC[2]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; LDAC[3]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
; LDAC[4]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
; LDAC[5]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; LDAC[6]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; LDAC[7]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
; LDAC[8]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; LDAC[9]                                                 ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; LDAC[10]                                                ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; LDAC[11]                                                ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; LDAC[12]                                                ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; LDAC[13]                                                ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 1                 ; 6       ;
; LDAC[14]                                                ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
; LDAC[15]                                                ;                   ;         ;
;      - lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ; 0                 ; 6       ;
+---------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                         ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk  ; PIN_N2   ; 84      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; rstn ; PIN_G26  ; 84      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_N2   ; 84      ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                    ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------+---------+
; rstn                                                                                                                    ; 84      ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT20                                                               ; 42      ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_out2~DATAOUT20                                                               ; 42      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|_~2                                               ; 21      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|_~2                                               ; 21      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_39_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_38_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_37_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_36_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_35_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_34_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_33_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_32_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_31_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_30_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_29_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_28_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_27_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_26_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_25_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_39_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_38_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_37_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_36_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_35_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_34_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_33_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_32_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_31_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_30_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_29_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_28_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_27_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_26_result_int[6]~10 ; 15      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_25_result_int[6]~10 ; 15      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_24_result_int[6]~10 ; 14      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_24_result_int[6]~10 ; 14      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[6]~10 ; 12      ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[6]~10 ; 12      ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~34                 ; 4       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~32                 ; 4       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~30                 ; 4       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~28                 ; 4       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~26                 ; 4       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~24                 ; 4       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~22                 ; 4       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~20                 ; 4       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~18                 ; 4       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~16                 ; 4       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~14                 ; 4       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~12                 ; 4       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~10                 ; 4       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~8                  ; 4       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~6                  ; 4       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~34                 ; 4       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~32                 ; 4       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~30                 ; 4       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~28                 ; 4       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~26                 ; 4       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~24                 ; 4       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~22                 ; 4       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~20                 ; 4       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~18                 ; 4       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~16                 ; 4       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~14                 ; 4       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~12                 ; 4       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~10                 ; 4       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~8                  ; 4       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~6                  ; 4       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~40                 ; 3       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~38                 ; 3       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~36                 ; 3       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~4                  ; 3       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~40                 ; 3       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~38                 ; 3       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~36                 ; 3       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~4                  ; 3       ;
; volume_ctrl[3]                                                                                                          ; 2       ;
; volume_ctrl[2]                                                                                                          ; 2       ;
; volume_ctrl[1]                                                                                                          ; 2       ;
; volume_ctrl[0]                                                                                                          ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[236]~371           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[230]~370           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[224]~369           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[218]~368           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[212]~367           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[206]~366           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[200]~365           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[194]~364           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[188]~363           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[182]~362           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[176]~361           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[170]~360           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[164]~359           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[158]~358           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[152]~357           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[153]~356           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[236]~371           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[230]~370           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[224]~369           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[218]~368           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[212]~367           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[206]~366           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[200]~365           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[194]~364           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[188]~363           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[182]~362           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[176]~361           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[170]~360           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[164]~359           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[158]~358           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[152]~357           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[153]~356           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[237]~352           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[231]~350           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[225]~348           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[219]~346           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[213]~344           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[207]~342           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[201]~340           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[195]~338           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[189]~336           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[183]~334           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[177]~332           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[171]~330           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[165]~328           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[159]~326           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[237]~352           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[231]~350           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[225]~348           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[219]~346           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[213]~344           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[207]~342           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[201]~340           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[195]~338           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[189]~336           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[183]~334           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[177]~332           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[171]~330           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[165]~328           ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[159]~326           ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_41_result_int[6]~10 ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_39_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_39_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_39_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_38_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_38_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_38_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_37_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_37_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_37_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_36_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_36_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_36_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_35_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_35_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_35_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_34_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_34_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_34_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_33_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_33_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_33_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_32_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_32_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_32_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_31_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_31_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_31_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_30_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_30_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_30_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_29_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_29_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_29_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_28_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_28_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_28_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_27_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_27_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_27_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_26_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_26_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_26_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_25_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_25_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_25_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_24_result_int[3]~4  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_24_result_int[2]~2  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_24_result_int[1]~0  ; 2       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~2                  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_41_result_int[6]~10 ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_39_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_39_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_39_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_38_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_38_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_38_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_37_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_37_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_37_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_36_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_36_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_36_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_35_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_35_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_35_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_34_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_34_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_34_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_33_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_33_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_33_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_32_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_32_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_32_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_31_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_31_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_31_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_30_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_30_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_30_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_29_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_29_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_29_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_28_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_28_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_28_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_27_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_27_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_27_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_26_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_26_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_26_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_25_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_25_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_25_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_24_result_int[3]~4  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_24_result_int[2]~2  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_24_result_int[1]~0  ; 2       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~2                  ; 2       ;
; LDAC[15]                                                                                                                ; 1       ;
; LDAC[14]                                                                                                                ; 1       ;
; LDAC[13]                                                                                                                ; 1       ;
; LDAC[12]                                                                                                                ; 1       ;
; LDAC[11]                                                                                                                ; 1       ;
; LDAC[10]                                                                                                                ; 1       ;
; LDAC[9]                                                                                                                 ; 1       ;
; LDAC[8]                                                                                                                 ; 1       ;
; LDAC[7]                                                                                                                 ; 1       ;
; LDAC[6]                                                                                                                 ; 1       ;
; LDAC[5]                                                                                                                 ; 1       ;
; LDAC[4]                                                                                                                 ; 1       ;
; LDAC[3]                                                                                                                 ; 1       ;
; LDAC[2]                                                                                                                 ; 1       ;
; LDAC[1]                                                                                                                 ; 1       ;
; LDAC[0]                                                                                                                 ; 1       ;
; RDAC[15]                                                                                                                ; 1       ;
; RDAC[14]                                                                                                                ; 1       ;
; RDAC[13]                                                                                                                ; 1       ;
; RDAC[12]                                                                                                                ; 1       ;
; RDAC[11]                                                                                                                ; 1       ;
; RDAC[10]                                                                                                                ; 1       ;
; RDAC[9]                                                                                                                 ; 1       ;
; RDAC[8]                                                                                                                 ; 1       ;
; RDAC[7]                                                                                                                 ; 1       ;
; RDAC[6]                                                                                                                 ; 1       ;
; RDAC[5]                                                                                                                 ; 1       ;
; RDAC[4]                                                                                                                 ; 1       ;
; RDAC[3]                                                                                                                 ; 1       ;
; RDAC[2]                                                                                                                 ; 1       ;
; RDAC[1]                                                                                                                 ; 1       ;
; RDAC[0]                                                                                                                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[242]~372           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[154]~355           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[242]~372           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[154]~355           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[243]~354           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[244]~353           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[238]~351           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[232]~349           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[226]~347           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[220]~345           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[214]~343           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[208]~341           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[202]~339           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[196]~337           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[190]~335           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[184]~333           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[178]~331           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[172]~329           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[166]~327           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[160]~325           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[243]~354           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[244]~353           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[238]~351           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[232]~349           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[226]~347           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[220]~345           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[214]~343           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[208]~341           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[202]~339           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[196]~337           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[190]~335           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[184]~333           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[178]~331           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[172]~329           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[166]~327           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[160]~325           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|_~1                                               ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|_~0                                               ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[18]~18                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[17]~17                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[16]~16                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[15]~15                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[14]~14                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[13]~13                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[12]~12                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[11]~11                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[10]~10                                   ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[9]~9                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[8]~8                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[7]~7                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[6]~6                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[5]~5                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[4]~4                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[3]~3                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[2]~2                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[1]~1                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[0]~0                                     ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[240]~324           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[240]~323           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[241]~322           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[241]~321           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[242]~320           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[243]~319           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[244]~318           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[234]~317           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[234]~316           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[235]~315           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[235]~314           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[236]~313           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[237]~312           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[238]~311           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[228]~310           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[228]~309           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[229]~308           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[229]~307           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[230]~306           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[231]~305           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[232]~304           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[222]~303           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[222]~302           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[223]~301           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[223]~300           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[224]~299           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[225]~298           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[226]~297           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[216]~296           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[216]~295           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[217]~294           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[217]~293           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[218]~292           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[219]~291           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[220]~290           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[210]~289           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[210]~288           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[211]~287           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[211]~286           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[212]~285           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[213]~284           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[214]~283           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[204]~282           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[204]~281           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[205]~280           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[205]~279           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[206]~278           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[207]~277           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[208]~276           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[198]~275           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[198]~274           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[199]~273           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[199]~272           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[200]~271           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[201]~270           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[202]~269           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[192]~268           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[192]~267           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[193]~266           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[193]~265           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[194]~264           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[195]~263           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[196]~262           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[186]~261           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[186]~260           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[187]~259           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[187]~258           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[188]~257           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[189]~256           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[190]~255           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[180]~254           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[180]~253           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[181]~252           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[181]~251           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[182]~250           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[183]~249           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[184]~248           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[174]~247           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[174]~246           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[175]~245           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[175]~244           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[176]~243           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[177]~242           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[178]~241           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[168]~240           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[168]~239           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[169]~238           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[169]~237           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[170]~236           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[171]~235           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[172]~234           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[162]~233           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[162]~232           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[163]~231           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[163]~230           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[164]~229           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[165]~228           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[166]~227           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[156]~226           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[156]~225           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[157]~224           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[157]~223           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[158]~222           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[159]~221           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[160]~220           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[150]~219           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[150]~218           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[151]~217           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[151]~216           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[152]~215           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[153]~214           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[154]~213           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[144]~212           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[144]~211           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[145]~210           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[145]~209           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[146]~208           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[146]~207           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[147]~206           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[147]~205           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[148]~204           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|_~1                                               ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|_~0                                               ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[18]~18                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[17]~17                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[16]~16                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[15]~15                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[14]~14                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[13]~13                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[12]~12                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[11]~11                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[10]~10                                   ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[9]~9                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[8]~8                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[7]~7                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[6]~6                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[5]~5                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[4]~4                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[3]~3                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[2]~2                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[1]~1                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|quotient[0]~0                                     ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[240]~324           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[240]~323           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[241]~322           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[241]~321           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[242]~320           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[243]~319           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[244]~318           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[234]~317           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[234]~316           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[235]~315           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[235]~314           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[236]~313           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[237]~312           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[238]~311           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[228]~310           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[228]~309           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[229]~308           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[229]~307           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[230]~306           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[231]~305           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[232]~304           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[222]~303           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[222]~302           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[223]~301           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[223]~300           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[224]~299           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[225]~298           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[226]~297           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[216]~296           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[216]~295           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[217]~294           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[217]~293           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[218]~292           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[219]~291           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[220]~290           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[210]~289           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[210]~288           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[211]~287           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[211]~286           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[212]~285           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[213]~284           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[214]~283           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[204]~282           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[204]~281           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[205]~280           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[205]~279           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[206]~278           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[207]~277           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[208]~276           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[198]~275           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[198]~274           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[199]~273           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[199]~272           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[200]~271           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[201]~270           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[202]~269           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[192]~268           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[192]~267           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[193]~266           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[193]~265           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[194]~264           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[195]~263           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[196]~262           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[186]~261           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[186]~260           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[187]~259           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[187]~258           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[188]~257           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[189]~256           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[190]~255           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[180]~254           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[180]~253           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[181]~252           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[181]~251           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[182]~250           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[183]~249           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[184]~248           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[174]~247           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[174]~246           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[175]~245           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[175]~244           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[176]~243           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[177]~242           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[178]~241           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[168]~240           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[168]~239           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[169]~238           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[169]~237           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[170]~236           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[171]~235           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[172]~234           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[162]~233           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[162]~232           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[163]~231           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[163]~230           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[164]~229           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[165]~228           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[166]~227           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[156]~226           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[156]~225           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[157]~224           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[157]~223           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[158]~222           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[159]~221           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[160]~220           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[150]~219           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[150]~218           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[151]~217           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[151]~216           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[152]~215           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[153]~214           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[154]~213           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[144]~212           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[144]~211           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[145]~210           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[145]~209           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[146]~208           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[146]~207           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[147]~206           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[147]~205           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|StageOut[148]~204           ; 1       ;
; LDAC2[41]~reg0                                                                                                          ; 1       ;
; LDAC2[40]~reg0                                                                                                          ; 1       ;
; LDAC2[39]~reg0                                                                                                          ; 1       ;
; LDAC2[38]~reg0                                                                                                          ; 1       ;
; LDAC2[37]~reg0                                                                                                          ; 1       ;
; LDAC2[36]~reg0                                                                                                          ; 1       ;
; LDAC2[35]~reg0                                                                                                          ; 1       ;
; LDAC2[34]~reg0                                                                                                          ; 1       ;
; LDAC2[33]~reg0                                                                                                          ; 1       ;
; LDAC2[32]~reg0                                                                                                          ; 1       ;
; LDAC2[31]~reg0                                                                                                          ; 1       ;
; LDAC2[30]~reg0                                                                                                          ; 1       ;
; LDAC2[29]~reg0                                                                                                          ; 1       ;
; LDAC2[28]~reg0                                                                                                          ; 1       ;
; LDAC2[27]~reg0                                                                                                          ; 1       ;
; LDAC2[26]~reg0                                                                                                          ; 1       ;
; LDAC2[25]~reg0                                                                                                          ; 1       ;
; LDAC2[24]~reg0                                                                                                          ; 1       ;
; LDAC2[23]~reg0                                                                                                          ; 1       ;
; LDAC2[22]~reg0                                                                                                          ; 1       ;
; LDAC2[21]~reg0                                                                                                          ; 1       ;
; LDAC2[20]~reg0                                                                                                          ; 1       ;
; LDAC2[19]~reg0                                                                                                          ; 1       ;
; LDAC2[18]~reg0                                                                                                          ; 1       ;
; LDAC2[17]~reg0                                                                                                          ; 1       ;
; LDAC2[16]~reg0                                                                                                          ; 1       ;
; LDAC2[15]~reg0                                                                                                          ; 1       ;
; LDAC2[14]~reg0                                                                                                          ; 1       ;
; LDAC2[13]~reg0                                                                                                          ; 1       ;
; LDAC2[12]~reg0                                                                                                          ; 1       ;
; LDAC2[11]~reg0                                                                                                          ; 1       ;
; LDAC2[10]~reg0                                                                                                          ; 1       ;
; LDAC2[9]~reg0                                                                                                           ; 1       ;
; LDAC2[8]~reg0                                                                                                           ; 1       ;
; LDAC2[7]~reg0                                                                                                           ; 1       ;
; LDAC2[6]~reg0                                                                                                           ; 1       ;
; LDAC2[5]~reg0                                                                                                           ; 1       ;
; LDAC2[4]~reg0                                                                                                           ; 1       ;
; LDAC2[3]~reg0                                                                                                           ; 1       ;
; LDAC2[2]~reg0                                                                                                           ; 1       ;
; LDAC2[1]~reg0                                                                                                           ; 1       ;
; LDAC2[0]~reg0                                                                                                           ; 1       ;
; RDAC2[41]~reg0                                                                                                          ; 1       ;
; RDAC2[40]~reg0                                                                                                          ; 1       ;
; RDAC2[39]~reg0                                                                                                          ; 1       ;
; RDAC2[38]~reg0                                                                                                          ; 1       ;
; RDAC2[37]~reg0                                                                                                          ; 1       ;
; RDAC2[36]~reg0                                                                                                          ; 1       ;
; RDAC2[35]~reg0                                                                                                          ; 1       ;
; RDAC2[34]~reg0                                                                                                          ; 1       ;
; RDAC2[33]~reg0                                                                                                          ; 1       ;
; RDAC2[32]~reg0                                                                                                          ; 1       ;
; RDAC2[31]~reg0                                                                                                          ; 1       ;
; RDAC2[30]~reg0                                                                                                          ; 1       ;
; RDAC2[29]~reg0                                                                                                          ; 1       ;
; RDAC2[28]~reg0                                                                                                          ; 1       ;
; RDAC2[27]~reg0                                                                                                          ; 1       ;
; RDAC2[26]~reg0                                                                                                          ; 1       ;
; RDAC2[25]~reg0                                                                                                          ; 1       ;
; RDAC2[24]~reg0                                                                                                          ; 1       ;
; RDAC2[23]~reg0                                                                                                          ; 1       ;
; RDAC2[22]~reg0                                                                                                          ; 1       ;
; RDAC2[21]~reg0                                                                                                          ; 1       ;
; RDAC2[20]~reg0                                                                                                          ; 1       ;
; RDAC2[19]~reg0                                                                                                          ; 1       ;
; RDAC2[18]~reg0                                                                                                          ; 1       ;
; RDAC2[17]~reg0                                                                                                          ; 1       ;
; RDAC2[16]~reg0                                                                                                          ; 1       ;
; RDAC2[15]~reg0                                                                                                          ; 1       ;
; RDAC2[14]~reg0                                                                                                          ; 1       ;
; RDAC2[13]~reg0                                                                                                          ; 1       ;
; RDAC2[12]~reg0                                                                                                          ; 1       ;
; RDAC2[11]~reg0                                                                                                          ; 1       ;
; RDAC2[10]~reg0                                                                                                          ; 1       ;
; RDAC2[9]~reg0                                                                                                           ; 1       ;
; RDAC2[8]~reg0                                                                                                           ; 1       ;
; RDAC2[7]~reg0                                                                                                           ; 1       ;
; RDAC2[6]~reg0                                                                                                           ; 1       ;
; RDAC2[5]~reg0                                                                                                           ; 1       ;
; RDAC2[4]~reg0                                                                                                           ; 1       ;
; RDAC2[3]~reg0                                                                                                           ; 1       ;
; RDAC2[2]~reg0                                                                                                           ; 1       ;
; RDAC2[1]~reg0                                                                                                           ; 1       ;
; RDAC2[0]~reg0                                                                                                           ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~14                                                                     ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~13                                                                     ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~12                                                                     ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~11                                                                     ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~10                                                                     ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~9                                                                      ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~8                                                                      ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~7                                                                      ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~6                                                                      ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~5                                                                      ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~4                                                                      ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~3                                                                      ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~2                                                                      ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~1                                                                      ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~0                                                                      ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT20                                                              ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT19                                                              ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT18                                                              ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT17                                                              ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT16                                                              ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT15                                                              ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT14                                                              ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT13                                                              ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT12                                                              ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT11                                                              ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT10                                                              ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT9                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT8                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT7                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT6                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT5                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT4                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT3                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT2                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1~DATAOUT1                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1                                                                        ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~14                                                                     ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~13                                                                     ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~12                                                                     ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~11                                                                     ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~10                                                                     ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~9                                                                      ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~8                                                                      ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~7                                                                      ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~6                                                                      ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~5                                                                      ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~4                                                                      ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~3                                                                      ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~2                                                                      ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~1                                                                      ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~0                                                                      ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT20                                                              ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT19                                                              ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT18                                                              ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT17                                                              ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT16                                                              ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT15                                                              ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT14                                                              ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT13                                                              ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT12                                                              ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT11                                                              ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT10                                                              ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT9                                                               ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT8                                                               ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT7                                                               ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT6                                                               ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT5                                                               ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT4                                                               ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT3                                                               ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT2                                                               ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1~DATAOUT1                                                               ; 1       ;
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1                                                                        ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~42                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~41                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~40                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~39                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~38                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~37                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~36                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~35                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~34                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~33                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~32                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~31                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~30                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~29                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~28                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~27                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~26                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~25                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~24                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~23                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~22                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~21                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~20                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~19                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~18                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~17                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~16                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~15                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~14                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~13                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~12                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~11                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~10                                           ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~9                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~8                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~7                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~6                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~5                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~4                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~3                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~2                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~1                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~0                                            ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_41_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_41_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_41_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_41_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_41_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[3]~4  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[2]~2  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[1]~0  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_39_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_39_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_39_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_39_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_39_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_39_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_38_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_38_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_38_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_38_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_38_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_38_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_37_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_37_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_37_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_37_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_37_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_37_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_36_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_36_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_36_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_36_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_36_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_36_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_35_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_35_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_35_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_35_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_35_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_35_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_34_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_34_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_34_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_34_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_34_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_34_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_33_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_33_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_33_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_33_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_33_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_33_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_32_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_32_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_32_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_32_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_32_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_32_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_31_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_31_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_31_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_31_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_31_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_31_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_30_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_30_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_30_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_30_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_30_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_30_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_29_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_29_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_29_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_29_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_29_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_29_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_28_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_28_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_28_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_28_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_28_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_28_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_27_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_27_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_27_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_27_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_27_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_27_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_26_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_26_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_26_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_26_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_26_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_26_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_25_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_25_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_25_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_25_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_25_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_25_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_24_result_int[5]~9  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_24_result_int[4]~7  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_24_result_int[4]~6  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_24_result_int[3]~5  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_24_result_int[2]~3  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_24_result_int[1]~1  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~39                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~37                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~35                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~33                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~31                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~29                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~27                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~25                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~23                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~21                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~19                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~17                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~15                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~13                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~11                 ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~9                  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~7                  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~5                  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~3                  ; 1       ;
; lpm_divide:Div0|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|lpm_abs_1s9:my_abs_num|cs2a[1]~1                  ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT19                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT18                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT17                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT16                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT15                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT14                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT13                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT12                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT11                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT10                                                               ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT9                                                                ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT8                                                                ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT7                                                                ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT6                                                                ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT5                                                                ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT4                                                                ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT3                                                                ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT2                                                                ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2~DATAOUT1                                                                ; 1       ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2                                                                         ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~42                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~41                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~40                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~39                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~38                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~37                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~36                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~35                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~34                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~33                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~32                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~31                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~30                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~29                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~28                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~27                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~26                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~25                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~24                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~23                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~22                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~21                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~20                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~19                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~18                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~17                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~16                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~15                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~14                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~13                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~12                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~11                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~10                                           ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~9                                            ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~8                                            ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~7                                            ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~6                                            ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~5                                            ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~4                                            ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~3                                            ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~2                                            ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~1                                            ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|op_1~0                                            ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_41_result_int[5]~9  ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_41_result_int[4]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_41_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_41_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_41_result_int[1]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[5]~9  ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[4]~7  ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[4]~6  ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[3]~5  ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[3]~4  ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[2]~3  ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[2]~2  ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[1]~1  ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_40_result_int[1]~0  ; 1       ;
; lpm_divide:Div1|lpm_divide_8so:auto_generated|abs_divider_lbg:divider|alt_u_div_m2f:divider|add_sub_39_result_int[5]~9  ; 1       ;
+-------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                  ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; lpm_mult:Mult1|mult_tvs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult1|mult_tvs:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y21_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; lpm_mult:Mult0|mult_tvs:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    lpm_mult:Mult0|mult_tvs:auto_generated|mac_mult1 ;                            ; DSPMULT_X39_Y20_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 728 / 94,460 ( < 1 % ) ;
; C16 interconnects           ; 57 / 3,315 ( 2 % )     ;
; C4 interconnects            ; 469 / 60,840 ( < 1 % ) ;
; Direct links                ; 187 / 94,460 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 276 / 33,216 ( < 1 % ) ;
; R24 interconnects           ; 28 / 3,091 ( < 1 % )   ;
; R4 interconnects            ; 376 / 81,294 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.78) ; Number of LABs  (Total = 49) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 0                            ;
; 15                                          ; 5                            ;
; 16                                          ; 37                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.73) ; Number of LABs  (Total = 49) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 18                           ;
; 1 Clock                            ; 18                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.14) ; Number of LABs  (Total = 49) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 4                            ;
; 15                                           ; 21                           ;
; 16                                           ; 5                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 3                            ;
; 20                                           ; 0                            ;
; 21                                           ; 4                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.47) ; Number of LABs  (Total = 49) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 0                            ;
; 5                                               ; 2                            ;
; 6                                               ; 1                            ;
; 7                                               ; 12                           ;
; 8                                               ; 14                           ;
; 9                                               ; 4                            ;
; 10                                              ; 0                            ;
; 11                                              ; 5                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 2                            ;
; 17                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.53) ; Number of LABs  (Total = 49) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 4                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 2                            ;
; 10                                           ; 10                           ;
; 11                                           ; 5                            ;
; 12                                           ; 5                            ;
; 13                                           ; 7                            ;
; 14                                           ; 4                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1.33 SJ Full Version
    Info: Processing started: Thu Mar 15 15:26:48 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off Sound -c Sound
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2C35F672C6 for design "Sound"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning (169085): No exact pin location assignment(s) for 120 pins of 122 total pins
    Info (169086): Pin RDAC2[0] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[1] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[2] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[3] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[4] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[5] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[6] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[7] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[8] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[9] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[10] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[11] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[12] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[13] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[14] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[15] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[16] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[17] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[18] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[19] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[20] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[21] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[22] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[23] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[24] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[25] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[26] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[27] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[28] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[29] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[30] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[31] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[32] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[33] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[34] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[35] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[36] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[37] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[38] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[39] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[40] not assigned to an exact location on the device
    Info (169086): Pin RDAC2[41] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[0] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[1] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[2] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[3] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[4] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[5] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[6] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[7] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[8] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[9] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[10] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[11] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[12] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[13] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[14] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[15] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[16] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[17] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[18] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[19] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[20] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[21] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[22] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[23] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[24] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[25] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[26] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[27] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[28] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[29] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[30] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[31] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[32] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[33] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[34] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[35] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[36] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[37] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[38] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[39] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[40] not assigned to an exact location on the device
    Info (169086): Pin LDAC2[41] not assigned to an exact location on the device
    Info (169086): Pin RDAC[0] not assigned to an exact location on the device
    Info (169086): Pin RDAC[1] not assigned to an exact location on the device
    Info (169086): Pin RDAC[2] not assigned to an exact location on the device
    Info (169086): Pin RDAC[3] not assigned to an exact location on the device
    Info (169086): Pin RDAC[4] not assigned to an exact location on the device
    Info (169086): Pin RDAC[5] not assigned to an exact location on the device
    Info (169086): Pin RDAC[6] not assigned to an exact location on the device
    Info (169086): Pin RDAC[7] not assigned to an exact location on the device
    Info (169086): Pin RDAC[8] not assigned to an exact location on the device
    Info (169086): Pin RDAC[9] not assigned to an exact location on the device
    Info (169086): Pin RDAC[10] not assigned to an exact location on the device
    Info (169086): Pin RDAC[11] not assigned to an exact location on the device
    Info (169086): Pin RDAC[12] not assigned to an exact location on the device
    Info (169086): Pin RDAC[13] not assigned to an exact location on the device
    Info (169086): Pin RDAC[14] not assigned to an exact location on the device
    Info (169086): Pin RDAC[15] not assigned to an exact location on the device
    Info (169086): Pin volume_ctrl[0] not assigned to an exact location on the device
    Info (169086): Pin volume_ctrl[1] not assigned to an exact location on the device
    Info (169086): Pin volume_ctrl[2] not assigned to an exact location on the device
    Info (169086): Pin volume_ctrl[3] not assigned to an exact location on the device
    Info (169086): Pin LDAC[0] not assigned to an exact location on the device
    Info (169086): Pin LDAC[1] not assigned to an exact location on the device
    Info (169086): Pin LDAC[2] not assigned to an exact location on the device
    Info (169086): Pin LDAC[3] not assigned to an exact location on the device
    Info (169086): Pin LDAC[4] not assigned to an exact location on the device
    Info (169086): Pin LDAC[5] not assigned to an exact location on the device
    Info (169086): Pin LDAC[6] not assigned to an exact location on the device
    Info (169086): Pin LDAC[7] not assigned to an exact location on the device
    Info (169086): Pin LDAC[8] not assigned to an exact location on the device
    Info (169086): Pin LDAC[9] not assigned to an exact location on the device
    Info (169086): Pin LDAC[10] not assigned to an exact location on the device
    Info (169086): Pin LDAC[11] not assigned to an exact location on the device
    Info (169086): Pin LDAC[12] not assigned to an exact location on the device
    Info (169086): Pin LDAC[13] not assigned to an exact location on the device
    Info (169086): Pin LDAC[14] not assigned to an exact location on the device
    Info (169086): Pin LDAC[15] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Sound.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 120 (unused VREF, 3.3V VCCIO, 36 input, 84 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "HEX6[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SW[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adcdat" is assigned to location or region, but does not exist in design
    Warning (15706): Node "adclrc" is assigned to location or region, but does not exist in design
    Warning (15706): Node "bclk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dacdat" is assigned to location or region, but does not exist in design
    Warning (15706): Node "daclrc" is assigned to location or region, but does not exist in design
    Warning (15706): Node "hsync" is assigned to location or region, but does not exist in design
    Warning (15706): Node "mclk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "vsync" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 84 output pins without output pin load capacitance assignment
    Info (306007): Pin "RDAC2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[36]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[37]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[38]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[39]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[40]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RDAC2[41]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[36]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[37]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[38]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[39]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[40]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LDAC2[41]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file H:/TSIU03/Project_Repeat/Sound.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 49 warnings
    Info: Peak virtual memory: 877 megabytes
    Info: Processing ended: Thu Mar 15 15:27:06 2018
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in H:/TSIU03/Project_Repeat/Sound.fit.smsg.


