vcs -full64 -sverilog fixed_size_array.sv
./simv