# Лабораторная работа №2

## Для выполнения лабораторной работы нужно спроектировать и промоделировать 3 блока.
														
### Блок №1
На вход поступает синхросигнал clk произвольной частоты.
На выходе формируется сигнал с указанными по варианту формой (а или б) и параметрами m и n, где m и n – количество тактов внешнего синхросигнала clk.
Вариант: форма сигнала - Б, m = 9, n = 3.

![image](https://user-images.githubusercontent.com/70900496/197425541-a92ef6db-a09f-4953-9aaa-a825c54426a0.png)

														
### Блок №2
На вход поступает синхросигнал clk_in с блока №1 (такой же по форме).
На выходе формируется сигнал clk_D, повторяющий пропорции входного, но с частотой в D раз ниже.

![image](https://user-images.githubusercontent.com/70900496/197425604-291faa73-0c4b-4334-af20-0ffe9132b2e7.png)

														
### Блок №3
На вход поступает синхросигнал clk_D с блока №2.
На выходе формируется 16-разрядный сигнал, представляющий собой 16 опорных синхроимпульсов DCa[15..0].								
Блок работает одинаково при различной форме входного сигнала (clk или clk_in, или clk_D).

![image](https://user-images.githubusercontent.com/70900496/197425626-54324bee-0e57-42be-acb0-fe9173e147d4.png)

														
### Дополнительное задание
При выполнении доп. задания обязательно должен быть выполнен простой вариант Блока №1.
Доп. задание делается в виде нового блока в том же проекте.
Добавить ко входам блока №1 два 8-разрядных значения, представляющих собой параметры m и n.
Блок №1 должен работать правильно с произвольными m и n.
Для вариантов с формой сигнала А задавать m > n.
При невыполнении дополнительного задания оценка за лабораторную понижается на 1 балл.

![image](https://user-images.githubusercontent.com/70900496/197425658-fe6d2db6-4c85-4814-b307-a4a1d897c43c.png)
