# Procesador MIPS en Verilog
Este proyecto consiste en la implementación de un procesador MIPS utilizando el lenguaje de descripción de hardware Verilog, y utilizado la herramienta de simulación ModelSim.
El procesador MIPS es una arquitectura de conjunto de instrucciones (ISA) comúnmente utilizada en aplicaciones incrustadas y académicas debido a su sencillez y eficiencia.


**Tabla de Contenido**

[TOCM]

[TOC]

### Creditos
Este proyecto está siendo elaborado por:
- CHRISTOPHER ALCOCER CAMARENA
- ALAN GUADALUPE HERRERA CASTORENA
- MARICELA RAMOS CASILLAS
- FERRAN SANDI TREJO
