Classic Timing Analyzer report for zjw_cunchuqi1
Tue Mar 03 21:03:18 2020
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'Clk_cdu'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                         ;
+------------------------------+-------+---------------+----------------------------------+--------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From   ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+--------+-------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 8.825 ns                         ; pcld   ; pc[7] ; --         ; Clk_cdu  ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 11.123 ns                        ; pc[0]  ; d[0]  ; Clk_cdu    ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 16.012 ns                        ; pc_bus ; d[0]  ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -4.815 ns                        ; d[6]   ; ar[6] ; --         ; Clk_cdu  ; 0            ;
; Clock Setup: 'Clk_cdu'       ; N/A   ; None          ; 287.85 MHz ( period = 3.474 ns ) ; pc[0]  ; pc[0] ; Clk_cdu    ; Clk_cdu  ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;        ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+--------+-------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C5T144C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clk_cdu         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'Clk_cdu'                                                                                                                                                             ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From  ; To    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 287.85 MHz ( period = 3.474 ns )               ; pc[0] ; pc[0] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 3.210 ns                ;
; N/A   ; 328.30 MHz ( period = 3.046 ns )               ; pc[6] ; pc[6] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 2.782 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[5] ; pc[5] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 2.648 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[7] ; pc[7] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 2.635 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[2] ; pc[2] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 2.368 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[4] ; pc[4] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 2.292 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[0] ; pc[7] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 2.283 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[1] ; pc[1] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 2.248 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[3] ; pc[3] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 2.247 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[0] ; pc[6] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 2.197 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[0] ; ar[0] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 2.173 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[1] ; pc[7] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 2.141 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[0] ; pc[5] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 2.111 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[1] ; pc[6] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 2.055 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[0] ; pc[4] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 2.025 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[2] ; pc[7] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 2.002 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[3] ; pc[7] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.970 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[1] ; pc[5] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.969 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[0] ; pc[3] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.939 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[2] ; pc[6] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.916 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[3] ; pc[6] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.884 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[1] ; pc[4] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.883 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[0] ; pc[2] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.853 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[2] ; pc[5] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.830 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[4] ; pc[7] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.830 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[5] ; pc[7] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.802 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[3] ; pc[5] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.798 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[1] ; pc[3] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.797 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[0] ; pc[1] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.767 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[2] ; pc[4] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.744 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[4] ; pc[6] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.744 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[6] ; ar[6] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.739 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[5] ; pc[6] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.716 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[3] ; pc[4] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.712 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[1] ; pc[2] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.711 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[7] ; ar[7] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.672 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[2] ; pc[3] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.658 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[4] ; pc[5] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.658 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[6] ; pc[7] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.653 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[5] ; ar[5] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.614 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[1] ; ar[1] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.510 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[3] ; ar[3] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.509 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[4] ; ar[4] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.331 ns                ;
; N/A   ; Restricted to 340.02 MHz ( period = 2.941 ns ) ; pc[2] ; ar[2] ; Clk_cdu    ; Clk_cdu  ; None                        ; None                      ; 1.330 ns                ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------+
; tsu                                                              ;
+-------+--------------+------------+-----------+-------+----------+
; Slack ; Required tsu ; Actual tsu ; From      ; To    ; To Clock ;
+-------+--------------+------------+-----------+-------+----------+
; N/A   ; None         ; 8.825 ns   ; pcld      ; pc[7] ; Clk_cdu  ;
; N/A   ; None         ; 8.739 ns   ; pcld      ; pc[6] ; Clk_cdu  ;
; N/A   ; None         ; 8.653 ns   ; pcld      ; pc[5] ; Clk_cdu  ;
; N/A   ; None         ; 8.567 ns   ; pcld      ; pc[4] ; Clk_cdu  ;
; N/A   ; None         ; 8.481 ns   ; pcld      ; pc[3] ; Clk_cdu  ;
; N/A   ; None         ; 8.395 ns   ; pcld      ; pc[2] ; Clk_cdu  ;
; N/A   ; None         ; 8.363 ns   ; pc_bus    ; pc[0] ; Clk_cdu  ;
; N/A   ; None         ; 8.309 ns   ; pcld      ; pc[1] ; Clk_cdu  ;
; N/A   ; None         ; 8.109 ns   ; sw_bus    ; pc[0] ; Clk_cdu  ;
; N/A   ; None         ; 7.954 ns   ; pcen      ; pc[7] ; Clk_cdu  ;
; N/A   ; None         ; 7.868 ns   ; pcen      ; pc[6] ; Clk_cdu  ;
; N/A   ; None         ; 7.862 ns   ; pc_bus    ; pc[6] ; Clk_cdu  ;
; N/A   ; None         ; 7.782 ns   ; pcen      ; pc[5] ; Clk_cdu  ;
; N/A   ; None         ; 7.725 ns   ; pc_bus    ; pc[5] ; Clk_cdu  ;
; N/A   ; None         ; 7.718 ns   ; pcld      ; pc[0] ; Clk_cdu  ;
; N/A   ; None         ; 7.696 ns   ; pcen      ; pc[4] ; Clk_cdu  ;
; N/A   ; None         ; 7.662 ns   ; inputd[0] ; pc[0] ; Clk_cdu  ;
; N/A   ; None         ; 7.650 ns   ; pc_bus    ; pc[7] ; Clk_cdu  ;
; N/A   ; None         ; 7.610 ns   ; pcen      ; pc[3] ; Clk_cdu  ;
; N/A   ; None         ; 7.524 ns   ; pcen      ; pc[2] ; Clk_cdu  ;
; N/A   ; None         ; 7.451 ns   ; pc_bus    ; pc[2] ; Clk_cdu  ;
; N/A   ; None         ; 7.438 ns   ; pcen      ; pc[1] ; Clk_cdu  ;
; N/A   ; None         ; 7.376 ns   ; pc_bus    ; pc[4] ; Clk_cdu  ;
; N/A   ; None         ; 7.336 ns   ; sw_bus    ; pc[6] ; Clk_cdu  ;
; N/A   ; None         ; 7.324 ns   ; pc_bus    ; ar[0] ; Clk_cdu  ;
; N/A   ; None         ; 7.243 ns   ; inputd[4] ; pc[4] ; Clk_cdu  ;
; N/A   ; None         ; 7.204 ns   ; sw_bus    ; pc[2] ; Clk_cdu  ;
; N/A   ; None         ; 7.196 ns   ; sw_bus    ; pc[5] ; Clk_cdu  ;
; N/A   ; None         ; 7.130 ns   ; sw_bus    ; pc[4] ; Clk_cdu  ;
; N/A   ; None         ; 7.128 ns   ; sw_bus    ; pc[1] ; Clk_cdu  ;
; N/A   ; None         ; 7.123 ns   ; sw_bus    ; pc[3] ; Clk_cdu  ;
; N/A   ; None         ; 7.122 ns   ; pc_bus    ; pc[1] ; Clk_cdu  ;
; N/A   ; None         ; 7.121 ns   ; sw_bus    ; pc[7] ; Clk_cdu  ;
; N/A   ; None         ; 7.118 ns   ; pc_bus    ; pc[3] ; Clk_cdu  ;
; N/A   ; None         ; 7.070 ns   ; sw_bus    ; ar[0] ; Clk_cdu  ;
; N/A   ; None         ; 7.016 ns   ; inputd[5] ; pc[5] ; Clk_cdu  ;
; N/A   ; None         ; 6.955 ns   ; inputd[7] ; pc[7] ; Clk_cdu  ;
; N/A   ; None         ; 6.847 ns   ; pcen      ; pc[0] ; Clk_cdu  ;
; N/A   ; None         ; 6.817 ns   ; pc_bus    ; ar[6] ; Clk_cdu  ;
; N/A   ; None         ; 6.804 ns   ; inputd[6] ; pc[6] ; Clk_cdu  ;
; N/A   ; None         ; 6.793 ns   ; inputd[2] ; pc[2] ; Clk_cdu  ;
; N/A   ; None         ; 6.790 ns   ; d[7]      ; pc[7] ; Clk_cdu  ;
; N/A   ; None         ; 6.689 ns   ; pc_bus    ; ar[5] ; Clk_cdu  ;
; N/A   ; None         ; 6.685 ns   ; pc_bus    ; ar[7] ; Clk_cdu  ;
; N/A   ; None         ; 6.623 ns   ; inputd[0] ; ar[0] ; Clk_cdu  ;
; N/A   ; None         ; 6.572 ns   ; inputd[3] ; pc[3] ; Clk_cdu  ;
; N/A   ; None         ; 6.415 ns   ; pc_bus    ; ar[4] ; Clk_cdu  ;
; N/A   ; None         ; 6.413 ns   ; pc_bus    ; ar[2] ; Clk_cdu  ;
; N/A   ; None         ; 6.390 ns   ; sw_bus    ; ar[1] ; Clk_cdu  ;
; N/A   ; None         ; 6.385 ns   ; sw_bus    ; ar[3] ; Clk_cdu  ;
; N/A   ; None         ; 6.384 ns   ; pc_bus    ; ar[1] ; Clk_cdu  ;
; N/A   ; None         ; 6.380 ns   ; pc_bus    ; ar[3] ; Clk_cdu  ;
; N/A   ; None         ; 6.360 ns   ; d[0]      ; pc[0] ; Clk_cdu  ;
; N/A   ; None         ; 6.314 ns   ; d[5]      ; pc[5] ; Clk_cdu  ;
; N/A   ; None         ; 6.291 ns   ; sw_bus    ; ar[6] ; Clk_cdu  ;
; N/A   ; None         ; 6.282 ns   ; inputd[4] ; ar[4] ; Clk_cdu  ;
; N/A   ; None         ; 6.260 ns   ; inputd[1] ; pc[1] ; Clk_cdu  ;
; N/A   ; None         ; 6.172 ns   ; d[2]      ; pc[2] ; Clk_cdu  ;
; N/A   ; None         ; 6.169 ns   ; sw_bus    ; ar[4] ; Clk_cdu  ;
; N/A   ; None         ; 6.166 ns   ; sw_bus    ; ar[2] ; Clk_cdu  ;
; N/A   ; None         ; 6.160 ns   ; sw_bus    ; ar[5] ; Clk_cdu  ;
; N/A   ; None         ; 6.156 ns   ; sw_bus    ; ar[7] ; Clk_cdu  ;
; N/A   ; None         ; 6.148 ns   ; d[4]      ; pc[4] ; Clk_cdu  ;
; N/A   ; None         ; 6.126 ns   ; d[6]      ; pc[6] ; Clk_cdu  ;
; N/A   ; None         ; 6.024 ns   ; d[3]      ; pc[3] ; Clk_cdu  ;
; N/A   ; None         ; 6.005 ns   ; d[1]      ; pc[1] ; Clk_cdu  ;
; N/A   ; None         ; 5.990 ns   ; inputd[7] ; ar[7] ; Clk_cdu  ;
; N/A   ; None         ; 5.980 ns   ; inputd[5] ; ar[5] ; Clk_cdu  ;
; N/A   ; None         ; 5.834 ns   ; inputd[3] ; ar[3] ; Clk_cdu  ;
; N/A   ; None         ; 5.825 ns   ; d[7]      ; ar[7] ; Clk_cdu  ;
; N/A   ; None         ; 5.759 ns   ; inputd[6] ; ar[6] ; Clk_cdu  ;
; N/A   ; None         ; 5.755 ns   ; inputd[2] ; ar[2] ; Clk_cdu  ;
; N/A   ; None         ; 5.522 ns   ; inputd[1] ; ar[1] ; Clk_cdu  ;
; N/A   ; None         ; 5.465 ns   ; ldar      ; ar[1] ; Clk_cdu  ;
; N/A   ; None         ; 5.465 ns   ; ldar      ; ar[2] ; Clk_cdu  ;
; N/A   ; None         ; 5.465 ns   ; ldar      ; ar[3] ; Clk_cdu  ;
; N/A   ; None         ; 5.465 ns   ; ldar      ; ar[4] ; Clk_cdu  ;
; N/A   ; None         ; 5.321 ns   ; d[0]      ; ar[0] ; Clk_cdu  ;
; N/A   ; None         ; 5.286 ns   ; d[3]      ; ar[3] ; Clk_cdu  ;
; N/A   ; None         ; 5.278 ns   ; d[5]      ; ar[5] ; Clk_cdu  ;
; N/A   ; None         ; 5.267 ns   ; d[1]      ; ar[1] ; Clk_cdu  ;
; N/A   ; None         ; 5.187 ns   ; d[4]      ; ar[4] ; Clk_cdu  ;
; N/A   ; None         ; 5.134 ns   ; d[2]      ; ar[2] ; Clk_cdu  ;
; N/A   ; None         ; 5.109 ns   ; ldar      ; ar[0] ; Clk_cdu  ;
; N/A   ; None         ; 5.109 ns   ; ldar      ; ar[5] ; Clk_cdu  ;
; N/A   ; None         ; 5.109 ns   ; ldar      ; ar[6] ; Clk_cdu  ;
; N/A   ; None         ; 5.109 ns   ; ldar      ; ar[7] ; Clk_cdu  ;
; N/A   ; None         ; 5.081 ns   ; d[6]      ; ar[6] ; Clk_cdu  ;
+-------+--------------+------------+-----------+-------+----------+


+-------------------------------------------------------------------+
; tco                                                               ;
+-------+--------------+------------+-------+----------+------------+
; Slack ; Required tco ; Actual tco ; From  ; To       ; From Clock ;
+-------+--------------+------------+-------+----------+------------+
; N/A   ; None         ; 11.123 ns  ; pc[0] ; d[0]     ; Clk_cdu    ;
; N/A   ; None         ; 11.027 ns  ; pc[7] ; d[7]     ; Clk_cdu    ;
; N/A   ; None         ; 10.593 ns  ; pc[5] ; d[5]     ; Clk_cdu    ;
; N/A   ; None         ; 10.396 ns  ; pc[1] ; d[1]     ; Clk_cdu    ;
; N/A   ; None         ; 10.372 ns  ; pc[3] ; d[3]     ; Clk_cdu    ;
; N/A   ; None         ; 10.365 ns  ; pc[4] ; d[4]     ; Clk_cdu    ;
; N/A   ; None         ; 9.494 ns   ; pc[2] ; d[2]     ; Clk_cdu    ;
; N/A   ; None         ; 9.197 ns   ; pc[6] ; d[6]     ; Clk_cdu    ;
; N/A   ; None         ; 8.658 ns   ; ar[5] ; arout[5] ; Clk_cdu    ;
; N/A   ; None         ; 8.508 ns   ; ar[6] ; arout[6] ; Clk_cdu    ;
; N/A   ; None         ; 8.326 ns   ; ar[0] ; arout[0] ; Clk_cdu    ;
; N/A   ; None         ; 8.287 ns   ; ar[2] ; arout[2] ; Clk_cdu    ;
; N/A   ; None         ; 8.270 ns   ; ar[7] ; arout[7] ; Clk_cdu    ;
; N/A   ; None         ; 8.258 ns   ; ar[1] ; arout[1] ; Clk_cdu    ;
; N/A   ; None         ; 7.866 ns   ; ar[4] ; arout[4] ; Clk_cdu    ;
; N/A   ; None         ; 7.816 ns   ; ar[3] ; arout[3] ; Clk_cdu    ;
+-------+--------------+------------+-------+----------+------------+


+----------------------------------------------------------------+
; tpd                                                            ;
+-------+-------------------+-----------------+-----------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From      ; To   ;
+-------+-------------------+-----------------+-----------+------+
; N/A   ; None              ; 16.012 ns       ; pc_bus    ; d[0] ;
; N/A   ; None              ; 15.778 ns       ; pc_bus    ; d[7] ;
; N/A   ; None              ; 15.758 ns       ; sw_bus    ; d[0] ;
; N/A   ; None              ; 15.406 ns       ; pc_bus    ; d[5] ;
; N/A   ; None              ; 15.311 ns       ; inputd[0] ; d[0] ;
; N/A   ; None              ; 15.249 ns       ; sw_bus    ; d[7] ;
; N/A   ; None              ; 15.185 ns       ; pc_bus    ; d[4] ;
; N/A   ; None              ; 15.083 ns       ; inputd[7] ; d[7] ;
; N/A   ; None              ; 15.052 ns       ; inputd[4] ; d[4] ;
; N/A   ; None              ; 15.049 ns       ; pc_bus    ; d[3] ;
; N/A   ; None              ; 15.039 ns       ; pc_bus    ; d[1] ;
; N/A   ; None              ; 15.012 ns       ; sw_bus    ; d[1] ;
; N/A   ; None              ; 14.984 ns       ; sw_bus    ; d[3] ;
; N/A   ; None              ; 14.939 ns       ; sw_bus    ; d[4] ;
; N/A   ; None              ; 14.937 ns       ; sw_bus    ; d[5] ;
; N/A   ; None              ; 14.918 ns       ; d[7]      ; d[7] ;
; N/A   ; None              ; 14.697 ns       ; inputd[5] ; d[5] ;
; N/A   ; None              ; 14.433 ns       ; inputd[3] ; d[3] ;
; N/A   ; None              ; 14.313 ns       ; pc_bus    ; d[2] ;
; N/A   ; None              ; 14.144 ns       ; inputd[1] ; d[1] ;
; N/A   ; None              ; 14.066 ns       ; sw_bus    ; d[2] ;
; N/A   ; None              ; 14.013 ns       ; pc_bus    ; d[6] ;
; N/A   ; None              ; 14.009 ns       ; d[0]      ; d[0] ;
; N/A   ; None              ; 13.995 ns       ; d[5]      ; d[5] ;
; N/A   ; None              ; 13.957 ns       ; d[4]      ; d[4] ;
; N/A   ; None              ; 13.889 ns       ; d[1]      ; d[1] ;
; N/A   ; None              ; 13.885 ns       ; d[3]      ; d[3] ;
; N/A   ; None              ; 13.655 ns       ; inputd[2] ; d[2] ;
; N/A   ; None              ; 13.487 ns       ; sw_bus    ; d[6] ;
; N/A   ; None              ; 13.034 ns       ; d[2]      ; d[2] ;
; N/A   ; None              ; 12.955 ns       ; inputd[6] ; d[6] ;
; N/A   ; None              ; 12.277 ns       ; d[6]      ; d[6] ;
+-------+-------------------+-----------------+-----------+------+


+------------------------------------------------------------------------+
; th                                                                     ;
+---------------+-------------+-----------+-----------+-------+----------+
; Minimum Slack ; Required th ; Actual th ; From      ; To    ; To Clock ;
+---------------+-------------+-----------+-----------+-------+----------+
; N/A           ; None        ; -4.815 ns ; d[6]      ; ar[6] ; Clk_cdu  ;
; N/A           ; None        ; -4.843 ns ; ldar      ; ar[0] ; Clk_cdu  ;
; N/A           ; None        ; -4.843 ns ; ldar      ; ar[5] ; Clk_cdu  ;
; N/A           ; None        ; -4.843 ns ; ldar      ; ar[6] ; Clk_cdu  ;
; N/A           ; None        ; -4.843 ns ; ldar      ; ar[7] ; Clk_cdu  ;
; N/A           ; None        ; -4.868 ns ; d[2]      ; ar[2] ; Clk_cdu  ;
; N/A           ; None        ; -4.921 ns ; d[4]      ; ar[4] ; Clk_cdu  ;
; N/A           ; None        ; -5.001 ns ; d[1]      ; ar[1] ; Clk_cdu  ;
; N/A           ; None        ; -5.012 ns ; d[5]      ; ar[5] ; Clk_cdu  ;
; N/A           ; None        ; -5.020 ns ; d[3]      ; ar[3] ; Clk_cdu  ;
; N/A           ; None        ; -5.055 ns ; d[0]      ; ar[0] ; Clk_cdu  ;
; N/A           ; None        ; -5.073 ns ; sw_bus    ; ar[6] ; Clk_cdu  ;
; N/A           ; None        ; -5.199 ns ; ldar      ; ar[1] ; Clk_cdu  ;
; N/A           ; None        ; -5.199 ns ; ldar      ; ar[2] ; Clk_cdu  ;
; N/A           ; None        ; -5.199 ns ; ldar      ; ar[3] ; Clk_cdu  ;
; N/A           ; None        ; -5.199 ns ; ldar      ; ar[4] ; Clk_cdu  ;
; N/A           ; None        ; -5.256 ns ; inputd[1] ; ar[1] ; Clk_cdu  ;
; N/A           ; None        ; -5.273 ns ; pc_bus    ; ar[1] ; Clk_cdu  ;
; N/A           ; None        ; -5.322 ns ; sw_bus    ; ar[4] ; Clk_cdu  ;
; N/A           ; None        ; -5.335 ns ; sw_bus    ; ar[7] ; Clk_cdu  ;
; N/A           ; None        ; -5.336 ns ; sw_bus    ; ar[5] ; Clk_cdu  ;
; N/A           ; None        ; -5.337 ns ; sw_bus    ; ar[0] ; Clk_cdu  ;
; N/A           ; None        ; -5.489 ns ; inputd[2] ; ar[2] ; Clk_cdu  ;
; N/A           ; None        ; -5.493 ns ; inputd[6] ; ar[6] ; Clk_cdu  ;
; N/A           ; None        ; -5.558 ns ; sw_bus    ; ar[1] ; Clk_cdu  ;
; N/A           ; None        ; -5.559 ns ; d[7]      ; ar[7] ; Clk_cdu  ;
; N/A           ; None        ; -5.559 ns ; sw_bus    ; ar[3] ; Clk_cdu  ;
; N/A           ; None        ; -5.560 ns ; sw_bus    ; ar[2] ; Clk_cdu  ;
; N/A           ; None        ; -5.568 ns ; inputd[3] ; ar[3] ; Clk_cdu  ;
; N/A           ; None        ; -5.575 ns ; pc_bus    ; ar[4] ; Clk_cdu  ;
; N/A           ; None        ; -5.581 ns ; pc_bus    ; ar[3] ; Clk_cdu  ;
; N/A           ; None        ; -5.582 ns ; pc_bus    ; ar[2] ; Clk_cdu  ;
; N/A           ; None        ; -5.714 ns ; inputd[5] ; ar[5] ; Clk_cdu  ;
; N/A           ; None        ; -5.724 ns ; inputd[7] ; ar[7] ; Clk_cdu  ;
; N/A           ; None        ; -5.739 ns ; d[1]      ; pc[1] ; Clk_cdu  ;
; N/A           ; None        ; -5.758 ns ; d[3]      ; pc[3] ; Clk_cdu  ;
; N/A           ; None        ; -5.860 ns ; d[6]      ; pc[6] ; Clk_cdu  ;
; N/A           ; None        ; -5.865 ns ; pc_bus    ; ar[6] ; Clk_cdu  ;
; N/A           ; None        ; -5.867 ns ; pc_bus    ; ar[5] ; Clk_cdu  ;
; N/A           ; None        ; -5.867 ns ; pc_bus    ; ar[7] ; Clk_cdu  ;
; N/A           ; None        ; -5.868 ns ; pc_bus    ; ar[0] ; Clk_cdu  ;
; N/A           ; None        ; -5.882 ns ; d[4]      ; pc[4] ; Clk_cdu  ;
; N/A           ; None        ; -5.906 ns ; d[2]      ; pc[2] ; Clk_cdu  ;
; N/A           ; None        ; -5.994 ns ; inputd[1] ; pc[1] ; Clk_cdu  ;
; N/A           ; None        ; -6.011 ns ; pc_bus    ; pc[1] ; Clk_cdu  ;
; N/A           ; None        ; -6.016 ns ; inputd[4] ; ar[4] ; Clk_cdu  ;
; N/A           ; None        ; -6.048 ns ; d[5]      ; pc[5] ; Clk_cdu  ;
; N/A           ; None        ; -6.094 ns ; d[0]      ; pc[0] ; Clk_cdu  ;
; N/A           ; None        ; -6.118 ns ; sw_bus    ; pc[6] ; Clk_cdu  ;
; N/A           ; None        ; -6.283 ns ; sw_bus    ; pc[4] ; Clk_cdu  ;
; N/A           ; None        ; -6.296 ns ; sw_bus    ; pc[1] ; Clk_cdu  ;
; N/A           ; None        ; -6.297 ns ; sw_bus    ; pc[3] ; Clk_cdu  ;
; N/A           ; None        ; -6.300 ns ; sw_bus    ; pc[7] ; Clk_cdu  ;
; N/A           ; None        ; -6.306 ns ; inputd[3] ; pc[3] ; Clk_cdu  ;
; N/A           ; None        ; -6.319 ns ; pc_bus    ; pc[3] ; Clk_cdu  ;
; N/A           ; None        ; -6.357 ns ; inputd[0] ; ar[0] ; Clk_cdu  ;
; N/A           ; None        ; -6.372 ns ; sw_bus    ; pc[5] ; Clk_cdu  ;
; N/A           ; None        ; -6.376 ns ; sw_bus    ; pc[0] ; Clk_cdu  ;
; N/A           ; None        ; -6.524 ns ; d[7]      ; pc[7] ; Clk_cdu  ;
; N/A           ; None        ; -6.527 ns ; inputd[2] ; pc[2] ; Clk_cdu  ;
; N/A           ; None        ; -6.536 ns ; pc_bus    ; pc[4] ; Clk_cdu  ;
; N/A           ; None        ; -6.538 ns ; inputd[6] ; pc[6] ; Clk_cdu  ;
; N/A           ; None        ; -6.565 ns ; pcen      ; pc[0] ; Clk_cdu  ;
; N/A           ; None        ; -6.565 ns ; pcen      ; pc[1] ; Clk_cdu  ;
; N/A           ; None        ; -6.565 ns ; pcen      ; pc[2] ; Clk_cdu  ;
; N/A           ; None        ; -6.565 ns ; pcen      ; pc[3] ; Clk_cdu  ;
; N/A           ; None        ; -6.565 ns ; pcen      ; pc[4] ; Clk_cdu  ;
; N/A           ; None        ; -6.565 ns ; pcen      ; pc[5] ; Clk_cdu  ;
; N/A           ; None        ; -6.565 ns ; pcen      ; pc[6] ; Clk_cdu  ;
; N/A           ; None        ; -6.565 ns ; pcen      ; pc[7] ; Clk_cdu  ;
; N/A           ; None        ; -6.598 ns ; sw_bus    ; pc[2] ; Clk_cdu  ;
; N/A           ; None        ; -6.620 ns ; pc_bus    ; pc[2] ; Clk_cdu  ;
; N/A           ; None        ; -6.689 ns ; inputd[7] ; pc[7] ; Clk_cdu  ;
; N/A           ; None        ; -6.750 ns ; inputd[5] ; pc[5] ; Clk_cdu  ;
; N/A           ; None        ; -6.832 ns ; pc_bus    ; pc[7] ; Clk_cdu  ;
; N/A           ; None        ; -6.903 ns ; pc_bus    ; pc[5] ; Clk_cdu  ;
; N/A           ; None        ; -6.907 ns ; pc_bus    ; pc[0] ; Clk_cdu  ;
; N/A           ; None        ; -6.910 ns ; pc_bus    ; pc[6] ; Clk_cdu  ;
; N/A           ; None        ; -6.977 ns ; inputd[4] ; pc[4] ; Clk_cdu  ;
; N/A           ; None        ; -7.354 ns ; pcld      ; pc[0] ; Clk_cdu  ;
; N/A           ; None        ; -7.354 ns ; pcld      ; pc[1] ; Clk_cdu  ;
; N/A           ; None        ; -7.354 ns ; pcld      ; pc[2] ; Clk_cdu  ;
; N/A           ; None        ; -7.354 ns ; pcld      ; pc[3] ; Clk_cdu  ;
; N/A           ; None        ; -7.354 ns ; pcld      ; pc[4] ; Clk_cdu  ;
; N/A           ; None        ; -7.354 ns ; pcld      ; pc[5] ; Clk_cdu  ;
; N/A           ; None        ; -7.354 ns ; pcld      ; pc[6] ; Clk_cdu  ;
; N/A           ; None        ; -7.354 ns ; pcld      ; pc[7] ; Clk_cdu  ;
; N/A           ; None        ; -7.396 ns ; inputd[0] ; pc[0] ; Clk_cdu  ;
+---------------+-------------+-----------+-----------+-------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 03 21:03:17 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off zjw_cunchuqi1 -c zjw_cunchuqi1 --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "Clk_cdu" is an undefined clock
Info: Clock "Clk_cdu" has Internal fmax of 287.85 MHz between source register "pc[0]" and destination register "pc[0]" (period= 3.474 ns)
    Info: + Longest register to register delay is 3.210 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X18_Y9_N15; Fanout = 3; REG Node = 'pc[0]'
        Info: 2: + IC(0.655 ns) + CELL(0.206 ns) = 0.861 ns; Loc. = LCCOMB_X19_Y9_N24; Fanout = 1; COMB Node = 'bus_Reg[0]~10'
        Info: 3: + IC(0.998 ns) + CELL(0.206 ns) = 2.065 ns; Loc. = LCCOMB_X19_Y9_N8; Fanout = 3; COMB Node = 'bus_Reg[0]~11'
        Info: 4: + IC(0.685 ns) + CELL(0.460 ns) = 3.210 ns; Loc. = LCFF_X18_Y9_N15; Fanout = 3; REG Node = 'pc[0]'
        Info: Total cell delay = 0.872 ns ( 27.17 % )
        Info: Total interconnect delay = 2.338 ns ( 72.83 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "Clk_cdu" to destination register is 2.749 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'Clk_cdu'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 16; COMB Node = 'Clk_cdu~clkctrl'
            Info: 3: + IC(0.840 ns) + CELL(0.666 ns) = 2.749 ns; Loc. = LCFF_X18_Y9_N15; Fanout = 3; REG Node = 'pc[0]'
            Info: Total cell delay = 1.766 ns ( 64.24 % )
            Info: Total interconnect delay = 0.983 ns ( 35.76 % )
        Info: - Longest clock path from clock "Clk_cdu" to source register is 2.749 ns
            Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'Clk_cdu'
            Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 16; COMB Node = 'Clk_cdu~clkctrl'
            Info: 3: + IC(0.840 ns) + CELL(0.666 ns) = 2.749 ns; Loc. = LCFF_X18_Y9_N15; Fanout = 3; REG Node = 'pc[0]'
            Info: Total cell delay = 1.766 ns ( 64.24 % )
            Info: Total interconnect delay = 0.983 ns ( 35.76 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Info: tsu for register "pc[7]" (data pin = "pcld", clock pin = "Clk_cdu") is 8.825 ns
    Info: + Longest pin to register delay is 11.614 ns
        Info: 1: + IC(0.000 ns) + CELL(0.934 ns) = 0.934 ns; Loc. = PIN_129; Fanout = 2; PIN Node = 'pcld'
        Info: 2: + IC(6.724 ns) + CELL(0.624 ns) = 8.282 ns; Loc. = LCCOMB_X22_Y13_N0; Fanout = 2; COMB Node = 'seq2~1'
        Info: 3: + IC(1.467 ns) + CELL(0.735 ns) = 10.484 ns; Loc. = LCCOMB_X18_Y9_N14; Fanout = 2; COMB Node = 'pc[0]~25'
        Info: 4: + IC(0.000 ns) + CELL(0.086 ns) = 10.570 ns; Loc. = LCCOMB_X18_Y9_N16; Fanout = 2; COMB Node = 'pc[1]~27'
        Info: 5: + IC(0.000 ns) + CELL(0.086 ns) = 10.656 ns; Loc. = LCCOMB_X18_Y9_N18; Fanout = 2; COMB Node = 'pc[2]~29'
        Info: 6: + IC(0.000 ns) + CELL(0.086 ns) = 10.742 ns; Loc. = LCCOMB_X18_Y9_N20; Fanout = 2; COMB Node = 'pc[3]~31'
        Info: 7: + IC(0.000 ns) + CELL(0.086 ns) = 10.828 ns; Loc. = LCCOMB_X18_Y9_N22; Fanout = 2; COMB Node = 'pc[4]~33'
        Info: 8: + IC(0.000 ns) + CELL(0.086 ns) = 10.914 ns; Loc. = LCCOMB_X18_Y9_N24; Fanout = 2; COMB Node = 'pc[5]~35'
        Info: 9: + IC(0.000 ns) + CELL(0.086 ns) = 11.000 ns; Loc. = LCCOMB_X18_Y9_N26; Fanout = 1; COMB Node = 'pc[6]~37'
        Info: 10: + IC(0.000 ns) + CELL(0.506 ns) = 11.506 ns; Loc. = LCCOMB_X18_Y9_N28; Fanout = 1; COMB Node = 'pc[7]~38'
        Info: 11: + IC(0.000 ns) + CELL(0.108 ns) = 11.614 ns; Loc. = LCFF_X18_Y9_N29; Fanout = 2; REG Node = 'pc[7]'
        Info: Total cell delay = 3.423 ns ( 29.47 % )
        Info: Total interconnect delay = 8.191 ns ( 70.53 % )
    Info: + Micro setup delay of destination is -0.040 ns
    Info: - Shortest clock path from clock "Clk_cdu" to destination register is 2.749 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'Clk_cdu'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 16; COMB Node = 'Clk_cdu~clkctrl'
        Info: 3: + IC(0.840 ns) + CELL(0.666 ns) = 2.749 ns; Loc. = LCFF_X18_Y9_N29; Fanout = 2; REG Node = 'pc[7]'
        Info: Total cell delay = 1.766 ns ( 64.24 % )
        Info: Total interconnect delay = 0.983 ns ( 35.76 % )
Info: tco from clock "Clk_cdu" to destination pin "d[0]" through register "pc[0]" is 11.123 ns
    Info: + Longest clock path from clock "Clk_cdu" to source register is 2.749 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'Clk_cdu'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 16; COMB Node = 'Clk_cdu~clkctrl'
        Info: 3: + IC(0.840 ns) + CELL(0.666 ns) = 2.749 ns; Loc. = LCFF_X18_Y9_N15; Fanout = 3; REG Node = 'pc[0]'
        Info: Total cell delay = 1.766 ns ( 64.24 % )
        Info: Total interconnect delay = 0.983 ns ( 35.76 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 8.070 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X18_Y9_N15; Fanout = 3; REG Node = 'pc[0]'
        Info: 2: + IC(0.655 ns) + CELL(0.206 ns) = 0.861 ns; Loc. = LCCOMB_X19_Y9_N24; Fanout = 1; COMB Node = 'bus_Reg[0]~10'
        Info: 3: + IC(0.998 ns) + CELL(0.206 ns) = 2.065 ns; Loc. = LCCOMB_X19_Y9_N8; Fanout = 3; COMB Node = 'bus_Reg[0]~11'
        Info: 4: + IC(2.949 ns) + CELL(3.056 ns) = 8.070 ns; Loc. = PIN_7; Fanout = 0; PIN Node = 'd[0]'
        Info: Total cell delay = 3.468 ns ( 42.97 % )
        Info: Total interconnect delay = 4.602 ns ( 57.03 % )
Info: Longest tpd from source pin "pc_bus" to destination pin "d[0]" is 16.012 ns
    Info: 1: + IC(0.000 ns) + CELL(0.955 ns) = 0.955 ns; Loc. = PIN_28; Fanout = 17; PIN Node = 'pc_bus'
    Info: 2: + IC(7.232 ns) + CELL(0.616 ns) = 8.803 ns; Loc. = LCCOMB_X19_Y9_N24; Fanout = 1; COMB Node = 'bus_Reg[0]~10'
    Info: 3: + IC(0.998 ns) + CELL(0.206 ns) = 10.007 ns; Loc. = LCCOMB_X19_Y9_N8; Fanout = 3; COMB Node = 'bus_Reg[0]~11'
    Info: 4: + IC(2.949 ns) + CELL(3.056 ns) = 16.012 ns; Loc. = PIN_7; Fanout = 0; PIN Node = 'd[0]'
    Info: Total cell delay = 4.833 ns ( 30.18 % )
    Info: Total interconnect delay = 11.179 ns ( 69.82 % )
Info: th for register "ar[6]" (data pin = "d[6]", clock pin = "Clk_cdu") is -4.815 ns
    Info: + Longest clock path from clock "Clk_cdu" to destination register is 2.751 ns
        Info: 1: + IC(0.000 ns) + CELL(1.100 ns) = 1.100 ns; Loc. = PIN_17; Fanout = 1; CLK Node = 'Clk_cdu'
        Info: 2: + IC(0.143 ns) + CELL(0.000 ns) = 1.243 ns; Loc. = CLKCTRL_G2; Fanout = 16; COMB Node = 'Clk_cdu~clkctrl'
        Info: 3: + IC(0.842 ns) + CELL(0.666 ns) = 2.751 ns; Loc. = LCFF_X19_Y9_N13; Fanout = 1; REG Node = 'ar[6]'
        Info: Total cell delay = 1.766 ns ( 64.19 % )
        Info: Total interconnect delay = 0.985 ns ( 35.81 % )
    Info: + Micro hold delay of destination is 0.306 ns
    Info: - Shortest pin to register delay is 7.872 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PIN_122; Fanout = 1; PIN Node = 'd[6]'
        Info: 2: + IC(0.000 ns) + CELL(0.944 ns) = 0.944 ns; Loc. = IOC_X19_Y14_N2; Fanout = 1; COMB Node = 'd[6]~9'
        Info: 3: + IC(6.169 ns) + CELL(0.651 ns) = 7.764 ns; Loc. = LCCOMB_X19_Y9_N12; Fanout = 3; COMB Node = 'bus_Reg[6]~23'
        Info: 4: + IC(0.000 ns) + CELL(0.108 ns) = 7.872 ns; Loc. = LCFF_X19_Y9_N13; Fanout = 1; REG Node = 'ar[6]'
        Info: Total cell delay = 1.703 ns ( 21.63 % )
        Info: Total interconnect delay = 6.169 ns ( 78.37 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 196 megabytes
    Info: Processing ended: Tue Mar 03 21:03:18 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


