# 四 组合逻辑电路
## 4.1 概述

数字电路分类：1.组合逻辑电路2.时许逻辑电路

### 4.1.1 组合逻辑电路

特点：

- *逻辑上*，组合电路任一时刻的**输出**仅有该时刻**输入**决定，电路具有**无记忆性**。
- *结构上*，仅有逻辑门组成，输出不存在**反馈路径**。

## 4.2 组合逻辑电路的分析和设计

### 4.2.1 分析

组合逻辑电路的**分析**，就是从给定逻辑电路中找出输出和输入之间的逻辑关系，并确定电路的逻辑功能

组合电路分析步骤
$$
逻辑图\longrightarrow{逻辑函数式}\longrightarrow{真值表}\longrightarrow{逻辑功能}
$$

### 4.2.2 设计

组合逻辑电路的**设计**，就是根据给出的实际逻辑问题，求出实现这一逻辑功能的最佳逻辑电路。
**设计标准：**
1. 逻辑器件最少，种类最少，**最小化电路**
2. 级数最少，减少门电路的**延迟**。
3. **功耗**小，工作稳定。
**设计步骤：**
1. **逻辑抽象：**
	1. 确定*输入*，*输出*变量
	2. 对*输入*，*输出*变量进行0，1定义
	3. 列出真值表
2. 列出**逻辑函数表达式**
3. 确定器件**类型**
4. 化简逻辑函数表达式
5. 画出逻辑图

$$
逻辑命题\longrightarrow{真值表}\longrightarrow{逻辑函数表达式}\longrightarrow{选定器件类型}\longrightarrow{函数式化简}\longrightarrow{逻辑电路图}
$$

## 4.3 常用的组合逻辑电路

### 4.3.1 编码器
**编码：**
用数码表示特定对象的过程。
**编码器：**
在数字电路中用二进制代码表示有关的信号称为二进制编码。实现编码操作的电路。

> 优先编码器：允许多个输入信号有效，但是多个信号中有*优先级*

| 编码器  | 名称                  | 输入                                                         | 输出                                                         | 特点                                                         |
| ------- | --------------------- | ------------------------------------------------------------ | ------------------------------------------------------------ | ------------------------------------------------------------ |
|         | **8线-3线编码器**     | $I_{0}\sim I_{7}$ **高**电平有效                             | 3位二进制码$Y_{2}Y_{1}Y_{0}$                                 | $I_{0}\sim I_{7}$同一时刻只能1个变量为*1*$$\left.\left\{\begin{aligned}Y_2&=I_4+I_5+I_6+I_7\\Y_1&=I_2+I_3+I_6+I_7\\Y_0&=I_1+I_3+I_5+I_7\end{aligned}\right.\right.$$ |
|         | **二进制优先编码器**  | $I_{0}\sim I_{7}$ **高**电平有效,$I_{7}$优先级最高           | 3位二进制码$Y_{2}Y_{1}Y_{0}$                                 | 优先级：$I_{7}\textgreater I_{6}\textgreater \dots \textgreater I_{0}\\\begin{cases}Y_2=&I_7+I_6+I_5+I_4\\Y_1==&I_7+I_6+\bar{I}_5\bar{I}_4I_3+\bar{I}_5\bar{I}_4I_2\\Y_0=&I_7+\bar{I}_6\bar{I}_5+\bar{I}_6\bar{I}_4I_3+\bar{I}_6\bar{I}_4\bar{I}_2I_1\end{cases}$ |
| 74LS148 | **8线-3线优先编码器** | $\overline{I_{0}}\sim \overline{I_{7}} \, 低电平有效，I_{7}优先级最高\\ \overline{S}低电平有效，电路工作\\\overline{Y_{s}}=1,\overline{Y_{EX} }=0时电路工作，有编码信息$ | 3位二进制码$\overline{Y_{2}}\, \overline{Y_{1}}\,\overline{Y_{0}}以反码形式输出$$选通输出端\,\overline{Y_{s}}低电平有效\rightarrow{电路工作，无编码信息} \\ 扩展输出端\,\overline{Y_{EX}}低电平有效\rightarrow{电路工作，有编码信息}$ |                                                              |
| 74LS147 | **BCD优先编码器**     | $\overline{I_{9}}\sim{\overline{I_{0}}}$低电平有效           | $\overline{Y_{3}}\sim{\overline{Y_0}}$ 低电平有效            |                                                              |

双74LS148可以实现16级优先级，编码4位$Z_{3}\,Z_{2}\,Z_{1}\,Z_{0}$其中将（1）号148的$\overline{Y_{s}}$与（2）号的$\overline{S}$相连，当（1）号电路工作但输出信号无效时，$\overline{Y_{s}}$输出低电平，（2）号电路工作，实现16级优先级，以$Y_{EX}Y_{2}Y_{1}Y_{0}$形式输出。

### 4.3.2 译码器

<u>译码是编码的逆过程</u>

**译码：**

即将具有特定含义的一组代码“翻译”出其原意的过程

**译码器：**

实现译码功能的逻辑电路

二进制译码器，有n个输入信号，就有$2^{n}$个输出信号。

| **译码器** | 名称                            | 输入                                                         | 输出                                                | 特点                                                         |
| ---------- | ------------------------------- | ------------------------------------------------------------ | --------------------------------------------------- | ------------------------------------------------------------ |
|            | **2线-4线译码器**               | $A\,B$高电平有效                                             | $Y_{3}\sim{Y_{0}}$高电平有效                        | $\left.\left\{\begin{aligned}Y_0&=\overline{A}\overline{B}=\boldsymbol{m}_0\\Y_1&=\overline{A}B=\boldsymbol{m}_1\\Y_2&=A\overline{B}=\boldsymbol{m}_2\\Y_3&=AB=\boldsymbol{m}_3\end{aligned}\right.\right.$ |
| 74LS138    | **集成3线-8线译码器**           | $译码输入端：\overline{A_{2}}\sim{\overline{A_{0}}}低电平有效\\使能控制端：S_{1} = 1且\overline{S_2} = \overline{S_3} = 0,电路工作$ | $\overline{Y_{7}}\sim \overline{{Y_{0}}}$低电平有效 | $\overline{Y}_i = \overline{m}_i\,,\,i=0,1,\dots,7$          |
| 74LS42     | **4线-10线译码器**（BCD译码器） | 输入$\overline{A}_3 \sim \overline{A}_0$低电平有效           | $\overline{Y}_9\sim\overline{Y}_0$低电平有效        | $\overline{Y}_i = \overline{m}_i\,,\,i=0,1,\dots,9$          |
| 74LS48     | **显示译码器**                  | 输入$A_3 \sim A_0$高电平有效                                 | $Y_g\sim Y_a$高电平有效                             | BCD-共阴极七段显示译码器                                     |

双74LS138可以实现4线-16线译码，输入端$D_{3}$与（1）的$\overline{S}_{2}\,\overline{S}_{3}和(2)的S_{1}相连$实现$D_{3}$高电平有效时，（1）号 74LS138不工作（表示0-7），（2）号74LS138工作表示8-15，$(1)的S_{1}悬空，(2)的\overline{S}_2\,\overline{S}_3接地$

### 4.3.3 数据选择器

**数据选择器**又称**多路选择器**（*Multiplexer,* 简称*MUX*）。每次在地址输入的控制下，从多路输入数据中选择一路输出。

> 类似单刀多掷开关

$输入数据路数N与地址位数n关系为\,N=2^{n}$

| 数据选择器 | 名称                   | 输入                                                         | 输出        | 特点                                                         |
| ---------- | ---------------------- | ------------------------------------------------------------ | ----------- | ------------------------------------------------------------ |
| 74HC153    | **双4选1数据选择器**   | $使能控制端：\overline{S}=0,A_{1}\,A_{0}\\数据输入端： D_{3}\sim D_{0}高电平有效$ | Y高电平有效 | $Y= [D_0(\overline{A_1A_0})+D_1(\overline{A_1}A_0)+D_2(A_1\overline{A_0})+D_3(A_1A_0)]\cdot S$ |
| 74LS151    | **集成8选1数据选择器** | $使能控制端A_{2}\sim A_{0}\\数据输入端：D_{7} \sim D_{0}高电平有效$ | Y高电平有效 | $Y=D_0(\overline{A_2A_1A_0})+D_1(\overline{A_2A_1}A_0)+{D_2(\overline{A_2A_1A_0})+D_3(\overline{A_2A_1A_0})+}\\{D_4(A_2\overline{A_1A_0})+{D_5(A_2\overline{A_1}A_0)+{D_6(A_2A_1\overline{A_0})+{D_7(A_2A_1A_0)}}}}$ |



