#ifndef DSP_REG_HPP
#define DSP_REG_HPP

enum DSP_REG
{
    DSP_REG_R0,
    DSP_REG_R1,
    DSP_REG_R2,
    DSP_REG_R3,
    DSP_REG_R4,
    DSP_REG_R5,
    DSP_REG_R6,
    DSP_REG_R7,

    DSP_REG_Y0,

    DSP_REG_A0,
    DSP_REG_A0l,
    DSP_REG_A0h,
    DSP_REG_A0e,
    DSP_REG_A1,
    DSP_REG_A1l,
    DSP_REG_A1h,
    DSP_REG_A1e,
    DSP_REG_B0,
    DSP_REG_B0l,
    DSP_REG_B0h,
    DSP_REG_B0e,
    DSP_REG_B1,
    DSP_REG_B1l,
    DSP_REG_B1h,
    DSP_REG_B1e,

    DSP_REG_P,
    DSP_REG_PC,
    DSP_REG_SP,
    DSP_REG_CFGI,
    DSP_REG_CFGJ,
    DSP_REG_AR0,
    DSP_REG_AR1,
    DSP_REG_ARP0,
    DSP_REG_ARP1,
    DSP_REG_ARP2,
    DSP_REG_ARP3,

    DSP_REG_ST0,
    DSP_REG_ST1,
    DSP_REG_ST2,

    DSP_REG_STT0,
    DSP_REG_STT1,
    DSP_REG_STT2,
    DSP_REG_MOD0,
    DSP_REG_MOD1,
    DSP_REG_MOD2,
    DSP_REG_MOD3,

    DSP_REG_LC,
    DSP_REG_SV,

    DSP_REG_UNK
};

#endif // DSP_REG_HPP
