{"patent_id": "10-2023-0076423", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0176129", "출원번호": "10-2023-0076423", "발명의 명칭": "반도체 패키지", "출원인": "삼성전자주식회사", "발명자": "김병호"}}
{"patent_id": "10-2023-0076423", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 절연층 및 제1 도전성 패턴들을 포함하는 제1 재배선 구조체;상기 제1 재배선 구조체 상에 배치되고, 제1 물질을 포함하는 베이스층 및 상기 베이스층을 관통하는 관통 전극을 포함하는 연결 기판;상기 제1 재배선 구조체 상에서 상기 연결 기판을 둘러싸고, 제2 물질을 포함하는 몰딩층;상기 몰딩층 및 상기 연결 기판 상에 배치되고, 제2 절연층 및 제2 도전성 패턴들을 포함하는 제2 재배선 구조체; 및상기 제2 재배선 구조체 상에서 서로 이격된 복수의 반도체 장치;를 포함하고,상기 베이스층의 상기 제1 물질의 제1 열팽창 계수는 상기 몰딩층의 상기 제2 물질의 제2 열팽창 계수보다작고, 상기 베이스층의 상면은 상기 몰딩층의 상면과 동일 평면 상에 있는,반도체 패키지."}
{"patent_id": "10-2023-0076423", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서,상기 베이스층은 유리를 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0076423", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서,상기 베이스층은 세라믹을 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0076423", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서,상기 제2 절연층은 상기 베이스층의 상기 상면 및 상기 몰딩층의 상기 상면 각각을 따라 연속적으로 연장된 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0076423", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 4 항에 있어서,상기 베이스층은 유리를 포함하고,상기 몰딩층은 에폭시 몰딩 컴파운드를 포함하고, 상기 제2 절연층은 폴리이미드를 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0076423", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서,상기 제2 도전성 패턴들은 상기 제2 절연층 내에서 연장되고 상기 관통 전극의 상면에 접촉된 도전성 비아 패턴을 포함하는 것을 특징으로 하는 반도체 패키지.공개특허 10-2024-0176129-3-청구항 7 제 1 항에 있어서,상기 연결 기판은 제1 연결 범프를 통해 상기 제1 재배선 구조체 상에 실장된 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0076423", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서,상기 몰딩층 내에 배치되고, 상기 복수의 반도체 장치 사이를 전기적으로 연결하는 브릿지 회로 패턴을 포함하는 브릿지 칩;을 더 포함하는 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0076423", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서,상기 브릿지 칩 상에 배치되고, 상기 브릿지 회로 패턴을 상기 제2 도전성 패턴들에 전기적으로 연결하는 도전성 필라;를 더 포함하고,상기 몰딩층은 상기 도전성 필라의 측벽을 따라 연장된 것을 특징으로 하는 반도체 패키지."}
{"patent_id": "10-2023-0076423", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1 절연층 및 제1 도전성 패턴들을 포함하는 제1 재배선 구조체;상기 제1 재배선 구조체 상에 배치되고, 유리를 포함하는 베이스층 및 상기 베이스층을 관통하는 관통 전극을포함하는 연결 기판;상기 제1 재배선 구조체 상에서 상기 연결 기판을 둘러싸고, 에폭시 몰드 컴파운드를 포함하는 몰딩층;상기 몰딩층 및 상기 연결 기판 상에 배치되고, 제2 절연층 및 제2 도전성 패턴들을 포함하는 제2 재배선 구조체; 및상기 제2 재배선 구조체 상에서 서로 이격된 복수의 반도체 장치;를 포함하고,상기 베이스층의 상면은 상기 몰딩층의 상면과 동일 평면 상에 있고,상기 제2 절연층은 상기 베이스층의 상기 상면 및 상기 몰딩층의 상기 상면 각각을 따라 연속적으로 연장된,반도체 패키지."}
{"patent_id": "10-2023-0076423", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 기술적 사상은 제1 절연층 및 제1 도전성 패턴들을 포함하는 제1 재배선 구조체; 상기 제1 재배선 구 조체 상에 배치되고, 제1 물질을 포함하는 베이스층 및 상기 베이스층을 관통하는 관통 전극을 포함하는 연결 기 판; 상기 제1 재배선 구조체 상에서 상기 연결 기판을 둘러싸고, 제2 물질을 포함하는 몰딩층; 상기 몰딩층 및 상기 연결 기판 상에 배치되고, 제2 절연층 및 제2 도전성 패턴들을 포함하는 제2 재배선 구조체; 및 상기 제2 재배선 구조체 상에서 서로 이격된 복수의 반도체 장치;를 포함하고, 상기 베이스층의 상기 제1 물질의 제1 열팽 창 계수는 상기 몰딩층의 상기 제2 물질의 제2 열팽창 계수보다 작고, 상기 베이스층의 상면은 상기 몰딩층의 상 면과 동일 평면 상에 있는, 반도체 패키지를 제공한다."}
{"patent_id": "10-2023-0076423", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 기술적 사상은 반도체 패키지에 관한 것이다."}
{"patent_id": "10-2023-0076423", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "전자 산업의 비약적인 발전 및 사용자의 요구에 따라 전자기기는 더욱 더 소형화, 다기능화 및 대용량화되고 있 다. 이에 따라 복수의 반도체 장치를 포함하는 반도체 패키지가 요구되고 있다. 최근에는, 인터포저 상에 여러 종류의 반도체 칩을 나란하게(side by side) 실장하는 방법이 이용되고 있다. 이러한 인터포저가 적용된 반도체 패키지의 경우, 복수의 반도체 장치를 실장할 수 있도록 대면적을 가지면서도 워피지로 인한 손상을 최소화하기"}
{"patent_id": "10-2023-0076423", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "위한 연구가 이루어지고 있다. 발명의 내용"}
{"patent_id": "10-2023-0076423", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 기술적 사상이 해결하고자 하는 과제는 복수의 반도체 장치를 포함하는 반도체 패키지를 제공하는데 있다."}
{"patent_id": "10-2023-0076423", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 제1 절연층 및 제1 도전성 패턴들을 포함하는 제1 재 배선 구조체; 상기 제1 재배선 구조체 상에 배치되고, 제1 물질을 포함하는 베이스층 및 상기 베이스층을 관통 하는 관통 전극을 포함하는 연결 기판; 상기 제1 재배선 구조체 상에서 상기 연결 기판을 둘러싸고, 제2 물질을 포함하는 몰딩층; 상기 몰딩층 및 상기 연결 기판 상에 배치되고, 제2 절연층 및 제2 도전성 패턴들을 포함하는 제2 재배선 구조체; 및 상기 제2 재배선 구조체 상에서 서로 이격된 복수의 반도체 장치;를 포함하고, 상기 베 이스층의 상기 제1 물질의 제1 열팽창 계수는 상기 몰딩층의 상기 제2 물질의 제2 열팽창 계수보다 작고, 상기 베이스층의 상면은 상기 몰딩층의 상면과 동일 평면 상에 있는, 반도체 패키지를 제공한다. 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 제1 절연층 및 제1 도전성 패턴들을 포함하는 제1 재 배선 구조체; 상기 제1 재배선 구조체 상에 배치되고, 유리를 포함하는 베이스층 및 상기 베이스층을 관통하는 관통 전극을 포함하는 연결 기판; 상기 제1 재배선 구조체 상에서 상기 연결 기판을 둘러싸고, 에폭시 몰드 컴 파운드를 포함하는 몰딩층; 상기 몰딩층 및 상기 연결 기판 상에 배치되고, 제2 절연층 및 제2 도전성 패턴들을 포함하는 제2 재배선 구조체; 및 상기 제2 재배선 구조체 상에서 서로 이격된 복수의 반도체 장치;를 포함하고, 상기 베이스층의 상면은 상기 몰딩층의 상면과 동일 평면 상에 있고, 상기 제2 절연층은 상기 베이스층의 상기 상면 및 상기 몰딩층의 상기 상면 각각을 따라 연속적으로 연장된, 반도체 패키지를 제공한다. 상술한 과제를 해결하기 위하여 본 발명의 기술적 사상은 제1 절연층 및 제1 도전성 패턴들을 포함하는 제1 재 배선 구조체; 상기 제1 재배선 구조체 상에 실장되고, 제1 물질을 포함하는 베이스층 및 상기 베이스층을 관통 하는 관통 전극을 포함하는 연결 기판; 상기 연결 기판과 상기 제1 재배선 구조체 사이에 배치된 제1 연결 범프 들; 상기 연결 기판에 측 방향으로 이격되도록 상기 제1 재배선 구조체 상에 실장되고, 브릿지 회로 패턴을 포 함하는 브릿지 칩; 상기 브릿지 칩과 상기 제1 재배선 구조체 사이에 배치된 제2 연결 범프들; 상기 브릿지 칩 상에 배치되고, 상기 브릿지 회로 패턴에 전기적으로 연결된 복수의 도전성 필라; 상기 제1 재배선 구조체 상에 서 상기 연결 기판 및 상기 브릿지 칩을 둘러싸고, 제2 물질을 포함하는 몰딩층; 상기 몰딩층 및 상기 연결 기 판 상에 배치되고, 제2 절연층 및 제2 도전성 패턴들을 포함하는 제2 재배선 구조체; 및 상기 제2 재배선 구조 체 상에서 서로 이격된 복수의 반도체 장치;를 포함하고, 상기 베이스층의 상기 제1 물질의 제1 열팽창 계수는 상기 몰딩층의 상기 제2 물질의 제2 열팽창 계수보다 작고, 상기 베이스층의 상면은 상기 몰딩층의 상면과 동일 평면 상에 있고, 상기 제2 절연층은 상기 베이스층의 상기 상면 및 상기 몰딩층의 상기 상면 각각을 따라 연속 적으로 연장되고, 상기 제2 도전성 패턴들은 상기 제2 절연층 내에서 연장되고 상기 관통 전극의 상면에 접촉된 도전성 비아 패턴을 포함하는, 반도체 패키지를 제공한다."}
{"patent_id": "10-2023-0076423", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 예시적인 실시예들에 의하면, 연결 기판의 절연성 베이스층을 제1 몰딩층을 구성하는 물질의 CTE보다 작은 CTE를 가지는 물질로 구성함으로써, 연결 기판은 반도체 패키지의 강성을 강화하도록 구성된 보강재로 기 능할 수 있고, 이에 따라 반도체 패키지의 워피지를 개선할 수 있다."}
{"patent_id": "10-2023-0076423", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참조하여 본 발명의 기술적 사상의 실시예들에 대해 상세히 설명한다. 도면 상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다. 본 명세서에서, 수직 방향은 Z방향으로 정의되고, 수평 방향은 Z방향에 수직한 방향으로 정의될 수 있다. 제1 수평 방향 및 제2 수평 방향은 서로 교차하는 방향으로 정의될 수 있다. 제1 수평 방향은 X방향으로 지칭될 수 있고, 제2 수평 방향은 Y방향으로 지칭될 수 있다. 구성요소의 수평 폭은 구성요소의 수평 방향으로의 길이를 지칭할 수 있다. 도 1은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 2는 도 1의 \"EX1\"로 표시된 영역을 나타내는 확대도이다. 도 1 및 도 2를 참조하면, 반도체 패키지는 제1 재배선 구조체, 중간 연결 구조체(ML), 제2 재배선 구 조체, 및 복수의 반도체 장치(예를 들어, 제1 반도체 장치 및 제2 반도체 장치)를 포함할 수 있 다. 제1 재배선 구조체는 외부 연결 단자들이 부착되는 기판일 수 있다. 예시적인 실시예들에서, 상기 제 1 재배선 구조체는 재배선(redistribution) 공정을 통해 제조된 재배선 기판일 수 있다. 일부 예시적인 실 시예들에서, 제1 재배선 구조체는 인쇄회로기판일 수 있다. 제1 재배선 구조체는 기판 또는 패키지 기판으로 지칭될 수도 있다. 제1 재배선 구조체는 제1 재배선 절연층 및 제1 도전성 재배선 패턴들을 포함할 수 있다. 제1 재배선 절연층은 수직 방향(Z방향)으로 적층된 복수의 제1 서브 절연층을 포함할 수 있다. 제1 재배선 절연층의 복수의 제1 서브 절연층은 각각 절연성 폴리머, 에폭시, 또는 이들의 조합으로 형성될 수 있다. 예를 들면, 복수의 제1 서브 절연층은 각각, PID(photo imageable dielectric) 또는 감광성 폴리이미드 (photosensitive polyimide, PSPI)로부터 형성될 수 있다. 제1 도전성 재배선 패턴들은 제1 도전층들 및 제1 도전성 비아 패턴들을 포함할 수 있다. 제1 도전층들은 각각 수평 방향(예를 들어, X방향 및/또는 Y방향)으로 연장되고, 서로 다른 수직 레벨에 배치 되어 다층 배선 구조를 형성할 수 있다. 제1 도전층들은 제1 재배선 절연층의 복수의 제1 서브 절연 층 각각의 상면 및 하면 중 어느 하나의 표면 상에 배치될 수 있다. 예컨대, 제1 도전층들은 제1 재배선 절연층의 복수의 제1 서브 절연층 중 어느 하나의 상면 및 하면 중 어느 하나의 표면을 따라서 라인 형태 로 연장된 라인 패턴을 포함할 수 있다. 제1 도전성 비아 패턴들은 서로 다른 수직 레벨에 배치된 제1 도 전층들 사이를 전기적으로 연결할 수 있다. 예시적인 실시예들에서, 복수의 제1 도전성 비아 패턴 은 각각, 그 상측으로부터 그 하측을 향하는 방향으로 수평 폭이 좁아지며 연장되는 테이퍼(tapered) 형태를 가 질 수 있다. 즉, 개개의 제1 도전성 비아 패턴은 제1 재배선 구조체의 하면에 인접할수록 작아지는 수평 폭을 가질 수 있다. 제1 도전성 재배선 패턴들은 제1 재배선 절연층의 상면 상에 마련된 제1 상부 패드들 및 제2 상 부 패드들을 포함할 수 있다. 제1 상부 패드들은 제1 연결 범프들에 부착될 수 있다. 제2 상부 패드들은 제2 연결 범프들에 부착될 수 있다. 제1 도전성 재배선 패턴들은 제1 재배선 절연층 의 하면 상에 마련된 외부 연결 패드들을 포함할 수 있다. 외부 연결 패드들은 각각 외부 연결 단자들 각각에 연결될 수 있다. 예시적인 실시예들에서, 단면에서 보았을 때, 개개의 외부 연결 패드(11 5)는 직사각형 형태를 가질 수 있다. 외부 연결 단자들은 제1 재배선 구조체와 외부 기기 사이를 전 기적 및 물리적 연결하도록 구성될 수 있다. 외부 연결 단자들은, 예를 들어 솔더 볼 또는 솔더 범프로부 터 형성될 수 있다. 예를 들어, 제1 도전성 재배선 패턴들은 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 인 듐(In), 몰리브덴(Mo), 망간(Mn), 코발트(Co), 주석(Sn), 니켈(Ni), 마그네슘(Mg), 레늄(Re), 베릴륨(Be), 갈 륨(Ga), 루테늄(Ru) 등과 같은 금속 또는 이들의 합금을 포함할 수 있다. 제1 도전성 재배선 패턴들은 제1 도전층들의 표면 및 제1 도전성 비아 패턴들의 표면을 따라 연장된 제1 씨드 금속 패턴들을 포함할 수 있다. 제1 씨드 금속 패턴들은 각각 대응된 제1 도전층 의 바닥면 및/또는 대응된 제1 도전성 비아 패턴의 측벽 및 바닥면을 따라 연장될 수 있다. 예를 들어, 제1 씨드 금속 패턴들은 구리(Cu), 티타늄(Ti), 티타늄 텅스텐(TiW), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 크롬(Cr), 알루미늄(Al) 중 적어도 하나를 포함할 수 있다. 복수의 제1 도전층 중 적어도 일부는 대응된 제1 도전성 비아 패턴과 일체를 이루도록 함께 형성될 수 있다. 예를 들면, 복수의 제1 도전층 중 일부는 그 하측면에 접하는 대응된 제1 도전성 비아 패턴 과 일체를 이루도록 함께 형성될 수 있다. 예를 들어, 제1 도전층들 및 제1 도전성 비아 패턴들 은 제1 씨드 금속 패턴들을 이용한 전기 도금 공정을 통해 형성될 수 있다. 중간 연결 구조체(ML)는 제1 재배선 구조체 상에 배치될 수 있다. 상기 중간 연결 구조체(ML)의 풋 프린트 는 제1 재배선 구조체의 풋 프린트와 동일할 수 있다. 중간 연결 구조체(ML)의 외측벽은 제1 재배선 구조 체의 외측벽과 수직으로 정렬될 수 있다. 중간 연결 구조체(ML)는 적어도 하나의 연결 기판, 브릿지 칩, 복수의 도전성 필라, 및 제1 몰딩층을 포함할 수 있다. 연결 기판은 제1 재배선 구조체와 제2 재배선 구조체 사이에서 전기적 신호를 전송하기 위한 전 기적 신호 경로를 제공할 수 있다. 연결 기판은 제1 연결 범프들을 통해 제1 재배선 구조체 상 에 실장될 수 있다. 연결 기판은 절연성 베이스층, 복수의 관통 전극, 및 연결 패드들을 포함할 수 있다. 절연성 베이스층은 대체로 평행한 상면 및 하면을 가지는 플레이트 형태를 가질 수 있다. 절연성 베이스층 의 상면은 수직 방향(Z방향)에 대해 수직한 평면일 수 있다. 예시적인 실시예들에서, 절연성 베이스 층은 무기 계열의 절연 물질을 포함할 수 있다. 예시적인 실시예들에서, 절연성 베이스층은 유리, 세 라믹, 및/또는 세라믹 유리로부터 형성될 수 있다. 복수의 관통 전극은 절연성 베이스층을 수직으로 관통할 수 있다. 즉, 개개의 관통 전극은 절연 성 베이스층의 상면으로부터 하면까지 수직 방향(Z방향)으로 연장될 수 있다. 복수의 관통 전극 은 수평 방향으로 상호 이격될 수 있다. 관통 전극들은 예를 들어, 구리와 같은 금속으로부터 형성될 수 있다. 예시적인 실시예들에서, 절연성 베이스층은 유리로부터 형성된 유리 기판에 해당할 수 있고, 개 개의 관통 전극은 관통-유리-비아(through glass via)로 지칭될 수 있다. 예시적인 실시예들에서, 복수의 관통 전극은 약 10㎛ 내지 약 30㎛ 사이의 피치(pitch)를 가지도록 배열될 수 있다. 연결 기판에서 관통 전극들은 미세 피치로 배열될 수 있으므로, 관통 전극들에 연결되 는 재배선 패턴들(예컨대, 제1 도전성 재배선 패턴들 및 제2 도전성 재배선 패턴들)도 미세 피치로 형성할 수 있다. 연결 패드들은 절연성 베이스층의 하면 상에 배치될 수 있다. 개개의 연결 패드의 상면은 대응 된 관통 전극의 하면에 직접 접촉될 수 있고, 개개의 연결 패드의 하면은 대응된 제1 연결 범프(14 1)에 직접 접촉될 수 있다. 개개의 연결 패드는 대응된 제1 연결 범프를 통해 제1 재배선 구조체 의 대응된 제1 상부 패드에 전기적 및 물리적으로 연결될 수 있다. 일부 예시적인 실시예들에서, 제1 연결 범프들은 생략될 수 있고, 연결 기판은 전도성 필름(예를 들어, 이방성 도전 필름(Anisotropic Conductive Film, ACF))를 통해 제1 재배선 구조체에 물리적 및 전기적으로 연결될 수도 있다. 브릿지 칩은 제2 연결 범프들을 통해 제1 재배선 구조체 상에 실장될 수 있다. 브릿지 칩 은 연결 기판으로부터 측 방향으로 이격될 수 있고, 수직 방향(Z방향)에 대해 제1 재배선 구조체와 제2 재배선 구조체 사이에 있을 수 있다. 예시적인 실시예들에서, 브릿지 칩은 복수의 반도체 장치 (예컨대, 제1 반도체 장치 및 제2 반도체 장치) 각각과 수직으로 중첩될 수 있다. 예를 들면, 브릿지 칩은 제1 반도체 장치와 수직으로 중첩된 부분과, 제2 반도체 장치와 수직으로 중첩된 부분을 포함할 수 있다. 브릿지 칩은 복수의 반도체 장치 사이에서 전기적 신호를 전송하기 위한 전기적 신호 경로를 제공할 수 있 다. 브릿지 칩은 실리콘과 같은 반도체 물질을 포함하는 반도체 기판과, 반도체 기판 상에 구비된 배선 구 조체를 포함할 수 있다. 상기 배선 구조체는 복수의 반도체 장치 사이를 전기적으로 연결하도록 구성된 브릿지 회로 패턴을 포함할 수 있다. 복수의 도전성 필라는 브릿지 칩 상에 배치될 수 있고, 브릿지 칩의 상면을 따라 서로 이격될 수 있다. 브릿지 회로 패턴에 전기적으로 연결될 수 있다. 복수의 도전성 필라는 각각, 수직 방향(Z 방향)으로 연장된 기둥 형태를 가질 수 있다. 복수의 도전성 필라는 브릿지 회로 패턴과 제2 재배선 구조체 사이에서 전기적 신호를 전송하기 위한 전기적 신호 경로를 제공할 수 있다. 복수의 도전성 필라는 브릿지 회로 패턴과 함께, 복수의 반도체 장치 사이를 전기적으로 연결하도록 구성될 수 있다. 예 를 들어, 개개의 도전성 필라는 구리를 포함할 수 있다. 제1 몰딩층은 제1 재배선 구조체 상에 배치되고, 연결 기판의 적어도 일부, 브릿지 칩의 적어도 일부, 및 개개의 도전성 필라의 적어도 일부를 덮을 수 있다. 제1 몰딩층의 상면은 수직 방향(Z방향)에 대해 수직한 평면일 수 있고, 제1 몰딩층의 외측벽은 제1 재배선 구조체의 외측벽에 수직으로 정렬될 수 있다. 예시적인 실시예들에서, 제1 몰딩층은 에폭시 몰드 컴파운드(epoxy mold compound, EMC)로부터 형성될 수 있다. 상기 EMC는 에폭시계 수지와, 상기 에폭시계 수지 내에 함유된 무기 필 러 및/또는 유기 필러를 포함할 수 있다. 예시적인 실시예들에서, 제1 몰딩층은 연결 기판의 측벽들 및 하면을 따라 연속적으로 연장되되, 연 결 기판의 상면은 덮지 않을 수 있다. 제1 몰딩층은 연결 기판과 제1 재배선 구조체 사이 의 틈을 채우고, 연결 기판과 제1 재배선 구조체 사이에 제공된 제1 연결 범프들을 둘러쌀 수 있다. 예시적인 실시예들에서, 제1 몰딩층은 브릿지 칩의 측벽들, 하면, 및 상면을 따라 연속적으로 연장될 수 있다. 제1 몰딩층은 브릿지 칩과 제1 재배선 구조체 사이의 틈을 채우고, 브릿지 칩과 제1 재배선 구조체 사이에 제공된 제2 연결 범프들을 둘러쌀 수 있다. 또한, 제1 몰딩층은 개개 의 도전성 필라의 측벽을 따라 연장되되, 개개의 도전성 필라의 상면은 덮지 않을 수 있다. 예시적인 실시예들에서, 제1 몰딩층의 상면은 연결 기판의 상면 및/또는 개개의 도전성 필라 의 상면과 실질적으로 동일 평면(coplanar) 상에 있을 수 있다. 도 2에 도시된 바와 같이, 제1 몰딩층 의 상면과 절연성 베이스층의 상면은 동일 평면 상에 있을 수 있고, 제1 몰딩층과 연결 기판의 경계 근방에서 제1 몰딩층의 상면과 절연성 베이스층의 상면은 단차 없 이 연속적으로 연결될 수 있다. 예시적인 실시예들에서, 절연성 베이스층을 구성하는 제1 물질의 제1 열팽창 계수(coefficient of thermal expansion, CTE)는 제1 몰딩층을 구성하는 제2 물질의 제2 CTE보다 작을 수 있다. 예시적인 실시예들에서, 제1 몰딩층의 제2 CTE는 약 10 ppm/℃ 내지 약 20 ppm/℃ 사이일 수 있고, 절연성 베이스층의 제1 CTE는 약 0.1 ppm/℃ 내지 약 10 ppm/℃ 사이일 수 있다. 제2 재배선 구조체는 중간 연결 구조체(ML) 상에 배치될 수 있다. 제2 재배선 구조체의 풋 프린트는 제1 재배선 구조체의 풋 프린트 및 중간 연결 구조체(ML)의 풋 프린트와 동일할 수 있다. 제2 재배선 구조 체의 외측벽은 중간 연결 구조체(ML)의 외측벽과 수직으로 정렬될 수 있다. 본 개시에서, 제2 재배선 구조 체와 중간 연결 구조체(ML)가 합쳐진 구조물은 인터포저 기판으로 지칭될 수 있다. 제2 재배선 구조체는 제2 재배선 절연층 및 제2 도전성 재배선 패턴들을 포함할 수 있다. 제2 재배선 절연층은 수직 방향(Z방향)으로 적층된 복수의 제2 서브 절연층을 포함할 수 있다. 제2 재배선 절연층의 물질은 제1 재배선 절연층의 물질과 실질적으로 동일할 수 있다. 예를 들면, 복수의 제2 서 브 절연층은 각각, PID 또는 PSPI로부터 형성될 수 있다. 제2 도전성 재배선 패턴들은 제2 도전층들 및 제2 도전성 비아 패턴들을 포함할 수 있다. 제2 도전층들은 각각 수평 방향(예를 들어, X방향 및/또는 Y방향)으로 연장되고, 서로 다른 수직 레벨에 배치 되어 다층 배선 구조를 형성할 수 있다. 제2 도전층들은 제2 재배선 절연층의 복수의 제2 서브 절연 층 각각의 상면 및 하면 중 어느 하나의 표면 상에 배치될 수 있다. 예컨대, 제2 도전층들은 제2 재배선 절연층의 복수의 제2 서브 절연층 중 어느 하나의 상면 및 하면 중 어느 하나의 표면을 따라서 라인 형태 로 연장된 라인 패턴을 포함할 수 있다. 제2 도전성 비아 패턴들은 서로 다른 수직 레벨에 배치된 제2 도 전층들 사이를 전기적으로 연결할 수 있다. 예시적인 실시예들에서, 복수의 제2 도전성 비아 패턴 은 각각, 그 상측으로부터 그 하측을 향하는 방향으로 수평 폭이 좁아지며 연장되는 테이퍼 형태를 가질 수 있 다. 제2 도전성 재배선 패턴들은 제2 재배선 절연층의 상면 상에 마련된 상부 패드들을 포함할 수 있다. 상부 패드들은 제3 연결 범프들 또는 제4 연결 범프들에 부착될 수 있다. 제2 도전성 재 배선 패턴들의 물질은 제1 도전성 재배선 패턴들의 물질과 실질적으로 동일할 수 있다. 제2 도전성 재배선 패턴들은 제2 도전층들의 표면 및 제2 도전성 비아 패턴들의 표면을 따라 연장된 제2 씨드 금속 패턴들을 포함할 수 있다. 제2 씨드 금속 패턴들은 각각 대응된 제2 도전층 의 바닥면 및/또는 대응된 제2 도전성 비아 패턴의 측벽 및 바닥면을 따라 연장될 수 있다. 제2 씨 드 금속 패턴들의 물질은 제1 씨드 금속 패턴들의 물질과 실질적으로 동일할 수 있다. 복수의 제2 도전층 중 적어도 일부는 대응된 제2 도전성 비아 패턴과 일체를 이루도록 함께 형성될 수 있다. 예를 들면, 복수의 제2 도전층 중 일부는 그 하측면에 접하는 대응된 제2 도전성 비아 패턴 과 일체를 이루도록 함께 형성될 수 있다. 예를 들어, 제2 도전층들 및 제2 도전성 비아 패턴들 은 제2 씨드 금속 패턴들을 이용한 전기 도금 공정을 통해 형성될 수 있다. 예시적인 실시예들에서, 제2 재배선 절연층의 하면은 제1 몰딩층의 상면 및 베이스층의 상 면에 직접 접촉할 수 있다. 제2 재배선 구조체와 제1 몰딩층 간의 계면에서, 제2 재배선 절연 층은 제1 몰딩층의 상면을 따라 연속적으로 연장될 수 있다. 제2 재배선 구조체와 연결 기 판 간의 계면에서, 제2 재배선 절연층은 베이스층의 상면을 따라 연속적으로 연장될 수 있다. 예시적인 실시예들에서, 연결 기판의 개개의 관통 전극의 상면은 제2 도전성 비아 패턴들 중 대응된 제2 도전성 비아 패턴에 접촉될 수 있다. 예를 들면, 도 2에 도시된 바와 같이, 개개의 관통 전극의 상면의 제1 부분은 대응된 제2 도전성 비아 패턴에 접촉할 수 있고, 개개의 관통 전극의 상면의 제2 부분은 제2 재배선 절연층에 접촉할 수 있다. 제2 도전성 비아 패턴 에 접촉된 개개의 관통 전극의 상면의 제1 부분은 개개의 관통 전극의 상면의 중심부일 수 있고, 제2 재배선 절연층에 접촉된 개개의 관통 전극의 상면의 제2 부분은 개개의 관통 전 극의 상면의 외곽부일 수 있다. 개개의 제2 도전성 비아 패턴은 관통 전극의 상면(123 1)에 인접할수록 작아지는 수평 폭을 가질 수 있다. 예시적인 실시예들에서, 개개의 도전성 필라의 상면(도 8의 1611 참조)은 제2 도전성 비아 패턴들 중 대응된 제2 도전성 비아 패턴에 접촉될 수 있다. 예를 들면, 개개의 도전성 필라의 상면의 일부분은 대응된 제2 도전성 비아 패턴에 접촉할 수 있고, 개개의 도전성 필라의 상면의 다른 부분은 제2 재배선 절연층에 접촉할 수 있다. 복수의 반도체 장치는 각각 제2 재배선 구조체 상에 실장될 수 있다. 복수의 반도체 장치는 측 방향으로 서로 이격되도록 제2 재배선 구조체 상에 실장될 수 있다. 복수의 반도체 장치는 제2 재배선 구조체 의 제2 도전성 재배선 패턴들, 복수의 도전성 필라, 및/또는 브릿지 칩의 브릿지 회로 패턴 을 통해 상호 전기적으로 연결될 수 있다. 예시적인 실시예들에서, 복수의 반도체 장치는 제1 반도체 장치 및 제2 반도체 장치를 포함할 수 있 다. 제1 반도체 장치와 제2 반도체 장치는 서로 다른 종류의 반도체 장치일 수 있다. 예시적인 실시 예들에서, 제1 반도체 장치는 로직 장치이고, 제2 반도체 장치는 메모리 장치일 수 있다. 예시적인 실시예들에서, 상기 로직 칩은 마이크로 프로세서, 그래픽 프로세서, 신호 프로세서, 네트워크 프로세서, 인공 지능 반도체, 칩셋, 오디오 코덱, 비디오 코덱, 애플리케이션 프로세서를 포함할 수 있다. 예시적인 실시예들에 서, 상기 메모리 칩은 DRAM 칩, SRAM 칩, MRAM 칩, Nand 플래시 메모리 칩 및/또는 HBM(High Bandwidth Memory) 칩을 포함할 수 있다. 제1 반도체 장치는 제3 연결 범프들을 통해 제2 재배선 구조체 상에 실장될 수 있다. 제1 반도 체 장치는 제1 반도체 기판과, 제1 반도체 장치의 하면에 제공된 제1 범프 패드들을 포함 할 수 있다. 제1 범프 패드들은 제3 연결 범프들에 부착될 수 있고, 제3 연결 범프들을 통해 제 2 재배선 구조체의 대응된 상부 패드들에 전기적으로 연결될 수 있다. 제1 반도체 장치와 제2 재배선 구조체 사이의 틈에는 언더필 물질로부터 형성된 제1 언더필 물질층이 배치될 수 있다. 상기 제1 언더필 물질층은 제3 연결 범프들을 포위할 수 있다. 제2 반도체 장치는 제4 연결 범프들을 통해 제2 재배선 구조체 상에 실장될 수 있다. 제4 반도 체 장치와 제2 재배선 구조체 사이의 틈에는 언더필 물질로부터 형성된 제2 언더필 물질층이 배치될 수 있다. 상기 제2 언더필 물질층은 제4 연결 범프들을 포위할 수 있다. 제2 반도체 장치는 제2 반도체 기판, 상부 연결 패드, 하부 연결 패드, 연결 단자, 관통 전극, 및 내부 몰딩층을 포함할 수 있다. 상기 제2 반도체 장치는 복수의 슬라이스로 구성될 수 있으며, 상기 복수의 슬라이스 각각은 제2 반도체 기판으로 구성될 수 있다. 상기 복수의 제2 반도체 기판은 칩 스택을 구성하며 수직 방향(Z방향)으로 적층될 수 있다. 상기 복수의 제2 반도체 기판은 실질적으로 서로 동일할 수 있다. 즉, 상기 제2 반도체 장치는 복수의 슬라이스 각각이 메모리 칩으로 동작하며, 상호 간에 데이터 병합이 가능하도록 적층된 구 조를 가질 수 있다. 상기 복수의 제2 반도체 기판 각각은 서로 대향하는 활성면 및 비활성면을 가질 수 있다. 여기서, 상기 복 수의 제2 반도체 기판 중 최상부(uppermost)의 제2 반도체 기판의 비활성면은 반도체 패키지의 외부로 노출되는 상기 제2 반도체 장치의 상면일 수 있다. 상기 복수의 제2 반도체 기판은 각각 관통 전극을 포함할 수 있다. 상기 관통 전극은 예를 들어, TSV(Through Silicon Via)일 수 있다. 상부 연결 패드는 관통 전극의 상측에 연결되고, 하부 연결 패드는 관통 전극의 하측에 연 결될 수 있다. 또한, 상기 하부 연결 패드가 제2 반도체 기판의 활성면 상에 제공되고 배선 패턴을 포함하는 반도체 배선층과 전기적으로 연결될 수 있다. 연결 단자는 수직 방향(Z방향)으로 이웃하는 2개의 제2 반도체 기판 사이에 배치될 수 있다. 또한, 상기 복수의 제2 반도체 기판 중 최하부의 제2 반도체 기판은 제4 연결 범프들을 통해 제2 재배 선 구조체의 제2 도전성 재배선 패턴들에 전기적 및 물리적으로 연결될 수 있다. 내부 몰딩층은 복수의 제2 반도체 기판을 둘러쌀 수 있다. 상기 내부 몰딩층은 최상부의 제2 반 도체 기판의 상면은 덮지 않을 수 있다. 상기 내부 몰딩층은 예를 들어, EMC로부터 형성될 수 있다. 제2 몰딩층은 제2 재배선 구조체 상에 배치되고, 복수의 반도체 장치 각각의 적어도 일부를 덮을 수 있다. 제2 몰딩층은 제1 반도체 장치의 측벽을 둘러싸되, 제1 반도체 장치의 상면이 반도체 패 키지의 외부로 노출되도록 제1 반도체 장치의 상면은 덮지 않을 수 있다. 또한, 제2 몰딩층은 제 2 반도체 장치의 측벽을 둘러싸되, 제2 반도체 장치의 상면이 반도체 패키지의 외부로 노출되도 록 제2 반도체 장치의 상면은 덮지 않을 수 있다. 제2 몰딩층은 예를 들어, EMC로부터 형성될 수 있 다. 본 발명의 예시적인 실시예들에 의하면, 연결 기판의 절연성 베이스층을 제1 몰딩층을 구성하는 물질의 CTE보다 작은 CTE를 가지는 물질로 구성함으로써, 연결 기판은 반도체 패키지의 강성을 강화하 도록 구성된 보강재로 기능할 수 있고, 이에 따라 반도체 패키지의 워피지를 개선할 수 있다. 도 3 및 도 4는 각각 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 중간 연결 구조체(ML)를 나타내 는 평면도이다. 도 3을 참조하면, 중간 연결 구조체(ML)에서, 연결 기판은 서로 이격된 복수의 세그먼트를 포함하는 베이 스층과, 베이스층의 복수의 세그먼트 각각에 제공된 복수의 관통 전극을 포함할 수 있다. 예를 들어, 베이스층의 복수의 세그먼트는 브릿지 칩을 사이에 두고 수평 방향으로 이격될 수 있다. 도 4를 참조하면, 중간 연결 구조체(ML)에서, 연결 기판은 브릿지 칩을 포위하도록 연장된 링-형태의 베이스층을 포함할 수 있다. 평면에서 보았을 때, 베이스층은 브릿지 칩을 포위하도록 연속적으 로 연장된 단일 몸체로 구성될 수 있다. 도 5 내지 도 9는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다. 이하에서, 도 5 내지 도 9를 참조하여 도 1 및 도 2를 참조하여 설명된 반도체 패키지의 제조 방법을 설명 한다. 도 5를 참조하면, 캐리어 기판(CA) 상에 제1 재배선 구조체를 형성한다. 제1 재배선 구조체는, 캐리 어 기판(CA) 상에 차례로 적층된 복수의 제1 서브 절연층을 포함하는 제1 재배선 절연층과, 제1 재배선 절 연층 내에 형성된 제1 도전성 재배선 패턴들을 포함할 수 있다. 상기 제1 재배선 구조체를 형성하기 위해, 먼저 캐리어 기판(CA) 상에 외부 연결 패드를 형성할 수 있다. 외부 연결 패드는 도금 공정을 통해 형성될 수 있다. 예컨대, 캐리어 기판(CA) 상에 제1 씨드 금속 패턴을 형성한 후, 상기 제1 씨드 금속 패턴을 이용한 도금 공정을 수행하여 외부 연결 패드 를 형성할 수 있다. 외부 연결 패드를 형성한 이후, 외부 연결 패드를 덮되 비아홀을 가지는 절연막 을 형성하는 절연막 형성 단계, 상기 절연막의 상기 비아홀을 채우는 제1 도전성 비아 패턴 및 상기 절연 막의 상면을 따라 연장된 제1 도전층을 형성하는 금속 배선 공정을 수행할 수 있다. 상기 제1 도전성 비 아 패턴들 및 상기 제1 도전층을 형성하기 위한 금속 배선 공정은 제1 씨드 금속 패턴들을이용한 도금 공정을 포함할 수 있다. 이후, 상기 절연막 형성 공정 및 상기 금속 배선 공정 각각을 적어도 1회 이상 더 수행하여, 다층 배선 구조를 가진 제1 재배선 구조체를 형성할 수 있다. 도 6을 참조하면, 제1 재배선 구조체 상에 연결 기판을 실장한다. 연결 기판은 제1 연결 범프들 을 통해 제1 재배선 구조체 상에 실장될 수 있다. 연결 기판을 제1 재배선 구조체 상에 실 장한 이후, 도전성 필라들을 가진 브릿지 칩을 제1 재배선 구조체 상에 실장한다. 브릿지 칩 은 제2 연결 범프들을 통해 제1 재배선 구조체 상에 실장될 수 있다. 도 7을 참조하면, 제1 재배선 구조체 상에, 연결 기판, 브릿지 칩, 도전성 필라들을 덮는 제1 몰딩층을 형성한다. 제1 몰딩층을 형성하기 위해, 몰딩 물질을 캐리어 기판(CA) 상에 공급한 후, 상기 몰딩 물질을 경화시킬 수 있다. 도 8을 참조하면, 연결 기판 및 도전성 필라들이 노출되도록, 제1 몰딩층의 일부를 제거할 수 있다. 제1 몰딩층의 일부를 제거하기 위해, 도 7에 도시된 구조물의 상측으로부터 화학적 기계적 연마 (Chemical Mechanical Polishing, CMP) 공정, 그라인딩 공정 등을 수행할 수 있다. 예를 들어, 제1 몰딩층 의 상측 일부, 연결 기판의 상측 일부, 개개의 도전성 필라의 상측 일부가 연마 공정을 통해 제 거될 수 있다. 예시적인 실시예들에서, 상기 연마 공정 결과, 제1 몰딩층의 연마된 상면은 절연성 베 이스층의 연마된 상면, 관통 전극의 연마된 상면 및/또는 도전성 필라의 연마된 상 면과 동일 평면 상에 있을 수 있다. 연결 기판, 브릿지 칩, 도전성 필라들, 및 제1 몰딩 층은 중간 연결 구조체(ML)를 구성할 수 있다. 도 9를 참조하면, 중간 연결 구조체(ML) 상에, 제2 재배선 구조체를 형성한다. 제2 재배선 구조체는 중간 연결 구조체(ML) 상에 차례로 적층된 복수의 제2 서브 절연층을 포함하는 제2 재배선 절연층과, 제2 재배선 절연층 내에 형성된 제2 도전성 재배선 패턴들을 포함할 수 있다. 상기 제2 재배선 구조체를 형성하기 위해, 중간 연결 구조체(ML)의 상면 상에 비아홀들을 가지는 절연막을 형성하는 절연막 형성 단계, 상기 절연막의 비아홀들을 채우는 제2 도전성 비아 패턴들 및 상기 절연막의 상면을 따라 연장된 제2 도전층을 형성하는 금속 배선 공정을 수행할 수 있다. 상기 제2 도전성 비아 패 턴들 및 상기 제2 도전층을 형성하기 위한 금속 배선 공정은 제2 씨드 금속 패턴들을 이용한 도금 공정을 포함할 수 있다. 이후, 상기 절연막 형성 공정 및 상기 금속 배선 공정 각각을 적어도 1회 이상 더 수행하여, 다층 배선 구조를 가진 제2 재배선 구조체를 형성할 수 있다. 다음으로, 도 1을 참조하면, 제2 재배선 구조체를 형성한 이후, 제2 재배선 구조체 상에 제1 반도체 장치 및 제2 반도체 장치를 실장한다. 제1 반도체 장치는 제3 연결 범프들을 통해 제2 재 배선 구조체 상에 실장할 수 있고, 제2 반도체 장치는 제4 연결 범프들을 통해 제2 재배선 구조 체 상에 실장할 수 있다. 제1 반도체 장치 및 제2 반도체 장치를 제2 재배선 구조체 상에 실장한 이후, 언더필 공정을 수행하여, 제1 반도체 장치와 제2 재배선 구조체 사이의 틈을 채우는 제 1 언더필 물질층과 제2 반도체 장치와 제2 재배선 구조체 사이의 틈을 채우는 제2 언더필 물질 층을 형성한다. 제1 언더필 물질층 및 제2 언더필 물질층을 형성한 이후, 몰딩 공정을 수행하여 제1 반도체 장치 및 제2 반도체 장치를 몰딩하는 제2 몰딩층을 형성한다. 제2 몰딩층을 형 성한 이후, 캐리어 기판(도 9의 CA)를 제거하고, 캐리어 기판(CA)이 제거되어 노출된 제1 재배선 구조체의 하측에 외부 연결 단자들을 부착한다. 이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한"}
{"patent_id": "10-2023-0076423", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "정이나 청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통 상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 청구범위의 기술적 사상에 의해 정해져야 할 것이다."}
{"patent_id": "10-2023-0076423", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 예시적인 실시예들에 따른 반도체 패키지를 나타내는 단면도이다. 도 2는 도 1의 \"EX1\"로 표시된 영역을 나타내는 확대도이다. 도 3은 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 중간 연결 구조체를 나타내는 평면도이다. 도 4는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 중간 연결 구조체를 나타내는 평면도이다. 도 5 내지 도 9는 본 발명의 예시적인 실시예들에 따른 반도체 패키지의 제조 방법을 나타내는 단면도들이다."}
