Timing Analyzer report for sigmoid
Mon Oct  5 14:14:26 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'virtclk'
 14. Slow 1200mV 85C Model Hold: 'virtclk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'virtclk'
 23. Slow 1200mV 0C Model Hold: 'virtclk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'virtclk'
 31. Fast 1200mV 0C Model Hold: 'virtclk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; sigmoid                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.8%      ;
;     Processors 3-4         ;   0.9%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; sigmoid.sdc   ; OK     ; Mon Oct  5 14:14:25 2020 ;
+---------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+---------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type    ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+---------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; virtclk    ; Virtual ; 22.000 ; 45.45 MHz ; 0.000 ; 11.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { }     ;
+------------+---------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                        ;
+-----------+-----------------+------------+------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                           ;
+-----------+-----------------+------------+------------------------------------------------+
; 46.52 MHz ; 45.46 MHz       ; virtclk    ; limit due to minimum period restriction (tmin) ;
+-----------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+-------+-------------------+
; Clock   ; Slack ; End Point TNS     ;
+---------+-------+-------------------+
; virtclk ; 0.504 ; 0.000             ;
+---------+-------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; virtclk ; 15.163 ; 0.000           ;
+---------+--------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


-----------------------------------------------------
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
-----------------------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'virtclk'                                                            ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 0.504 ; x[12]     ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.496     ;
; 0.533 ; x[14]     ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.467     ;
; 0.539 ; x[13]     ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.461     ;
; 0.760 ; x[15]     ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.240     ;
; 0.764 ; x[2]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.236     ;
; 0.792 ; x[12]     ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.208     ;
; 0.821 ; x[14]     ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.179     ;
; 0.827 ; x[13]     ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.173     ;
; 0.867 ; x[6]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.133     ;
; 0.868 ; x[1]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.132     ;
; 0.954 ; x[12]     ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.046     ;
; 0.957 ; x[12]     ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.043     ;
; 0.983 ; x[14]     ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.017     ;
; 0.986 ; x[14]     ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.014     ;
; 0.989 ; x[13]     ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.011     ;
; 0.992 ; x[13]     ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.008     ;
; 0.994 ; x[12]     ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 11.006     ;
; 1.001 ; x[12]     ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.999     ;
; 1.023 ; x[14]     ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.977     ;
; 1.029 ; x[13]     ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.971     ;
; 1.030 ; x[14]     ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.970     ;
; 1.036 ; x[13]     ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.964     ;
; 1.048 ; x[15]     ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.952     ;
; 1.052 ; x[2]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.948     ;
; 1.144 ; x[6]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.856     ;
; 1.145 ; x[1]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.855     ;
; 1.164 ; x[6]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.836     ;
; 1.165 ; x[1]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.835     ;
; 1.167 ; x[5]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.833     ;
; 1.168 ; x[7]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.832     ;
; 1.171 ; x[6]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.829     ;
; 1.172 ; x[1]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.828     ;
; 1.184 ; x[2]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.816     ;
; 1.188 ; x[3]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.812     ;
; 1.191 ; x[2]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.809     ;
; 1.210 ; x[15]     ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.790     ;
; 1.213 ; x[15]     ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.787     ;
; 1.214 ; x[2]      ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.786     ;
; 1.217 ; x[2]      ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.783     ;
; 1.218 ; x[12]     ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.782     ;
; 1.247 ; x[14]     ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.753     ;
; 1.250 ; x[15]     ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.750     ;
; 1.253 ; x[13]     ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.747     ;
; 1.257 ; x[15]     ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.743     ;
; 1.272 ; x[4]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.728     ;
; 1.280 ; x[6]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.720     ;
; 1.281 ; x[6]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.719     ;
; 1.281 ; x[1]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.719     ;
; 1.282 ; x[1]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.718     ;
; 1.300 ; x[2]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.700     ;
; 1.301 ; x[2]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.699     ;
; 1.308 ; x[0]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.692     ;
; 1.341 ; x[12]     ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.659     ;
; 1.370 ; x[14]     ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.630     ;
; 1.376 ; x[13]     ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.624     ;
; 1.388 ; x[8]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.612     ;
; 1.423 ; x[6]      ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.577     ;
; 1.424 ; x[1]      ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.576     ;
; 1.443 ; x[2]      ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.557     ;
; 1.444 ; x[5]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.556     ;
; 1.445 ; x[7]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.555     ;
; 1.456 ; x[1]      ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.544     ;
; 1.459 ; x[1]      ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.541     ;
; 1.464 ; x[5]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.536     ;
; 1.465 ; x[3]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.535     ;
; 1.465 ; x[7]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.535     ;
; 1.471 ; x[5]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.529     ;
; 1.472 ; x[7]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.528     ;
; 1.474 ; x[15]     ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.526     ;
; 1.485 ; x[3]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.515     ;
; 1.492 ; x[3]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.508     ;
; 1.494 ; x[12]     ; y[0]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.506     ;
; 1.523 ; x[14]     ; y[0]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.477     ;
; 1.529 ; x[13]     ; y[0]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.471     ;
; 1.547 ; x[6]      ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.453     ;
; 1.549 ; x[4]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.451     ;
; 1.567 ; x[6]      ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.433     ;
; 1.568 ; x[12]     ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.432     ;
; 1.568 ; x[1]      ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.432     ;
; 1.569 ; x[4]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.431     ;
; 1.570 ; x[12]     ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.430     ;
; 1.574 ; x[6]      ; y[11]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.426     ;
; 1.575 ; x[1]      ; y[11]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.425     ;
; 1.576 ; x[4]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.424     ;
; 1.580 ; x[5]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.420     ;
; 1.581 ; x[7]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.419     ;
; 1.581 ; x[5]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.419     ;
; 1.582 ; x[7]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.418     ;
; 1.587 ; x[2]      ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.413     ;
; 1.594 ; x[2]      ; y[11]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.406     ;
; 1.596 ; x[0]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.404     ;
; 1.597 ; x[15]     ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.403     ;
; 1.601 ; x[3]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.399     ;
; 1.602 ; x[3]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.398     ;
; 1.628 ; x[6]      ; y[0]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.372     ;
; 1.629 ; x[1]      ; y[0]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.371     ;
; 1.648 ; x[2]      ; y[0]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.352     ;
; 1.663 ; x[9]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.337     ;
; 1.665 ; x[8]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.335     ;
; 1.675 ; x[14]     ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.325     ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'virtclk'                                                              ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 15.163 ; x[15]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.163      ;
; 15.770 ; x[14]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.770      ;
; 15.770 ; x[13]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.770      ;
; 15.775 ; x[14]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.775      ;
; 15.807 ; x[15]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.807      ;
; 15.858 ; x[15]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.858      ;
; 15.859 ; x[11]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.859      ;
; 15.922 ; x[14]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.922      ;
; 15.929 ; x[14]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.929      ;
; 15.942 ; x[14]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.942      ;
; 15.952 ; x[14]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.952      ;
; 15.978 ; x[14]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.978      ;
; 16.010 ; x[15]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.010      ;
; 16.017 ; x[15]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.017      ;
; 16.030 ; x[10]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.030      ;
; 16.030 ; x[15]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.030      ;
; 16.039 ; x[15]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.039      ;
; 16.040 ; x[15]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.040      ;
; 16.047 ; x[13]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.047      ;
; 16.066 ; x[15]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.066      ;
; 16.072 ; x[14]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.072      ;
; 16.090 ; x[13]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.090      ;
; 16.099 ; x[13]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.099      ;
; 16.113 ; x[13]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.113      ;
; 16.154 ; x[11]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.154      ;
; 16.156 ; x[11]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.156      ;
; 16.159 ; x[14]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.159      ;
; 16.166 ; x[14]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.166      ;
; 16.188 ; x[12]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.188      ;
; 16.194 ; x[12]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.194      ;
; 16.197 ; x[13]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.197      ;
; 16.202 ; x[12]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.202      ;
; 16.207 ; x[12]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.207      ;
; 16.228 ; x[11]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.228      ;
; 16.233 ; x[14]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.233      ;
; 16.234 ; x[14]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.234      ;
; 16.235 ; x[15]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.235      ;
; 16.237 ; x[15]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.237      ;
; 16.245 ; x[14]     ; y[1]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.245      ;
; 16.305 ; x[13]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.305      ;
; 16.311 ; x[13]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.311      ;
; 16.331 ; x[11]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.331      ;
; 16.333 ; x[11]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.333      ;
; 16.333 ; x[15]     ; y[1]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.333      ;
; 16.334 ; x[10]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.334      ;
; 16.352 ; x[13]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.352      ;
; 16.374 ; x[13]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.374      ;
; 16.397 ; x[11]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.397      ;
; 16.398 ; x[15]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.398      ;
; 16.400 ; x[13]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.400      ;
; 16.403 ; x[10]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.403      ;
; 16.408 ; x[12]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.408      ;
; 16.423 ; x[13]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.423      ;
; 16.431 ; x[12]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.431      ;
; 16.437 ; x[12]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.437      ;
; 16.452 ; x[9]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.452      ;
; 16.467 ; x[12]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.467      ;
; 16.477 ; x[9]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.477      ;
; 16.508 ; x[9]      ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.508      ;
; 16.521 ; x[10]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.521      ;
; 16.524 ; x[9]      ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.524      ;
; 16.544 ; x[11]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.544      ;
; 16.547 ; x[10]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.547      ;
; 16.550 ; x[12]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.550      ;
; 16.551 ; x[11]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.551      ;
; 16.564 ; x[11]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.564      ;
; 16.574 ; x[11]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.574      ;
; 16.574 ; x[12]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.574      ;
; 16.600 ; x[11]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.600      ;
; 16.602 ; x[10]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.602      ;
; 16.614 ; x[12]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.614      ;
; 16.640 ; x[12]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.640      ;
; 16.654 ; x[10]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.654      ;
; 16.664 ; x[9]      ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.664      ;
; 16.667 ; x[13]     ; y[1]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.667      ;
; 16.672 ; x[9]      ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.672      ;
; 16.695 ; x[9]      ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.695      ;
; 16.695 ; x[10]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.695      ;
; 16.737 ; x[0]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.737      ;
; 16.740 ; x[8]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.740      ;
; 16.756 ; x[10]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.756      ;
; 16.764 ; x[8]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.764      ;
; 16.779 ; x[10]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.779      ;
; 16.787 ; x[0]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.787      ;
; 16.798 ; x[10]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.798      ;
; 16.802 ; x[12]     ; y[1]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.802      ;
; 16.805 ; x[10]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.805      ;
; 16.829 ; x[11]     ; y[1]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.829      ;
; 16.854 ; x[4]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.854      ;
; 16.858 ; x[4]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.858      ;
; 16.858 ; x[3]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.858      ;
; 16.885 ; x[7]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.885      ;
; 16.894 ; x[9]      ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.894      ;
; 16.899 ; x[9]      ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.899      ;
; 16.919 ; x[5]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.919      ;
; 16.938 ; x[7]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.938      ;
; 16.979 ; x[3]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.979      ;
; 16.990 ; x[9]      ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.990      ;
; 17.001 ; x[6]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 7.001      ;
; 17.061 ; x[5]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 7.061      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                         ;
+-----------+-----------------+------------+------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                           ;
+-----------+-----------------+------------+------------------------------------------------+
; 49.32 MHz ; 45.46 MHz       ; virtclk    ; limit due to minimum period restriction (tmin) ;
+-----------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; virtclk ; 1.723 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+--------+----------------+
; Clock   ; Slack  ; End Point TNS  ;
+---------+--------+----------------+
; virtclk ; 14.646 ; 0.000          ;
+---------+--------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


----------------------------------------------------
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
----------------------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'virtclk'                                                             ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 1.723 ; x[12]     ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.277     ;
; 1.739 ; x[13]     ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.261     ;
; 1.747 ; x[14]     ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.253     ;
; 1.948 ; x[15]     ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.052     ;
; 1.962 ; x[2]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.038     ;
; 1.999 ; x[12]     ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 10.001     ;
; 2.005 ; x[6]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.995      ;
; 2.005 ; x[1]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.995      ;
; 2.015 ; x[13]     ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.985      ;
; 2.023 ; x[14]     ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.977      ;
; 2.131 ; x[12]     ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.869      ;
; 2.143 ; x[12]     ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.857      ;
; 2.147 ; x[13]     ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.853      ;
; 2.155 ; x[14]     ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.845      ;
; 2.159 ; x[13]     ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.841      ;
; 2.161 ; x[12]     ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.839      ;
; 2.162 ; x[12]     ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.838      ;
; 2.167 ; x[14]     ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.833      ;
; 2.177 ; x[13]     ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.823      ;
; 2.178 ; x[13]     ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.822      ;
; 2.185 ; x[14]     ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.815      ;
; 2.186 ; x[14]     ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.814      ;
; 2.224 ; x[15]     ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.776      ;
; 2.238 ; x[2]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.762      ;
; 2.261 ; x[7]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.739      ;
; 2.261 ; x[3]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.739      ;
; 2.264 ; x[5]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.736      ;
; 2.284 ; x[6]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.716      ;
; 2.284 ; x[1]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.716      ;
; 2.293 ; x[6]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.707      ;
; 2.293 ; x[1]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.707      ;
; 2.294 ; x[6]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.706      ;
; 2.294 ; x[1]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.706      ;
; 2.309 ; x[2]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.691      ;
; 2.310 ; x[2]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.690      ;
; 2.356 ; x[12]     ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.644      ;
; 2.356 ; x[6]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.644      ;
; 2.356 ; x[15]     ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.644      ;
; 2.357 ; x[6]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.643      ;
; 2.361 ; x[1]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.639      ;
; 2.362 ; x[1]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.638      ;
; 2.368 ; x[4]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.632      ;
; 2.368 ; x[15]     ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.632      ;
; 2.370 ; x[2]      ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.630      ;
; 2.372 ; x[13]     ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.628      ;
; 2.372 ; x[2]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.628      ;
; 2.373 ; x[2]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.627      ;
; 2.380 ; x[14]     ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.620      ;
; 2.382 ; x[2]      ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.618      ;
; 2.386 ; x[15]     ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.614      ;
; 2.387 ; x[15]     ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.613      ;
; 2.439 ; x[0]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.561      ;
; 2.461 ; x[12]     ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.539      ;
; 2.464 ; x[8]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.536      ;
; 2.477 ; x[13]     ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.523      ;
; 2.485 ; x[14]     ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.515      ;
; 2.491 ; x[6]      ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.509      ;
; 2.496 ; x[1]      ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.504      ;
; 2.507 ; x[2]      ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.493      ;
; 2.540 ; x[7]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.460      ;
; 2.540 ; x[3]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.460      ;
; 2.543 ; x[5]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.457      ;
; 2.549 ; x[7]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.451      ;
; 2.549 ; x[3]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.451      ;
; 2.550 ; x[7]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.450      ;
; 2.550 ; x[3]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.450      ;
; 2.552 ; x[5]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.448      ;
; 2.553 ; x[5]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.447      ;
; 2.569 ; x[1]      ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.431      ;
; 2.581 ; x[1]      ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.419      ;
; 2.581 ; x[15]     ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.419      ;
; 2.595 ; x[12]     ; y[0]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.405      ;
; 2.598 ; x[6]      ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.402      ;
; 2.604 ; x[6]      ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.396      ;
; 2.609 ; x[1]      ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.391      ;
; 2.611 ; x[13]     ; y[0]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.389      ;
; 2.612 ; x[7]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.388      ;
; 2.613 ; x[7]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.387      ;
; 2.615 ; x[5]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.385      ;
; 2.616 ; x[5]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.384      ;
; 2.619 ; x[14]     ; y[0]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.381      ;
; 2.620 ; x[6]      ; y[11]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.380      ;
; 2.620 ; x[2]      ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.380      ;
; 2.620 ; x[1]      ; y[11]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.380      ;
; 2.634 ; x[3]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.366      ;
; 2.634 ; x[3]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.366      ;
; 2.636 ; x[2]      ; y[11]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.364      ;
; 2.647 ; x[4]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.353      ;
; 2.656 ; x[4]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.344      ;
; 2.656 ; x[6]      ; y[0]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.344      ;
; 2.657 ; x[4]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.343      ;
; 2.661 ; x[1]      ; y[0]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.339      ;
; 2.672 ; x[2]      ; y[0]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.328      ;
; 2.679 ; x[14]     ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.321      ;
; 2.681 ; x[14]     ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.319      ;
; 2.686 ; x[15]     ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.314      ;
; 2.696 ; x[12]     ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.304      ;
; 2.698 ; x[12]     ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.302      ;
; 2.715 ; x[0]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.285      ;
; 2.722 ; x[4]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 9.278      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'virtclk'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 14.646 ; x[15]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 4.646      ;
; 15.200 ; x[13]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.200      ;
; 15.208 ; x[14]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.208      ;
; 15.213 ; x[14]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.213      ;
; 15.258 ; x[15]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.258      ;
; 15.293 ; x[15]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.293      ;
; 15.295 ; x[11]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.295      ;
; 15.327 ; x[14]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.327      ;
; 15.345 ; x[14]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.345      ;
; 15.348 ; x[14]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.348      ;
; 15.370 ; x[14]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.370      ;
; 15.394 ; x[14]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.394      ;
; 15.412 ; x[15]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.412      ;
; 15.430 ; x[15]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.430      ;
; 15.433 ; x[15]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.433      ;
; 15.436 ; x[13]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.436      ;
; 15.448 ; x[10]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.448      ;
; 15.455 ; x[15]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.455      ;
; 15.475 ; x[15]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.475      ;
; 15.479 ; x[15]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.479      ;
; 15.484 ; x[13]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.484      ;
; 15.504 ; x[13]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.504      ;
; 15.513 ; x[14]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.513      ;
; 15.534 ; x[11]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.534      ;
; 15.536 ; x[13]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.536      ;
; 15.541 ; x[11]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.541      ;
; 15.545 ; x[14]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.545      ;
; 15.563 ; x[12]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.563      ;
; 15.568 ; x[14]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.568      ;
; 15.583 ; x[12]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.583      ;
; 15.594 ; x[13]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.594      ;
; 15.604 ; x[14]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.604      ;
; 15.605 ; x[14]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.605      ;
; 15.610 ; x[12]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.610      ;
; 15.611 ; x[12]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.611      ;
; 15.614 ; x[11]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.614      ;
; 15.632 ; x[14]     ; y[1]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.632      ;
; 15.635 ; x[15]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.635      ;
; 15.637 ; x[15]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.637      ;
; 15.688 ; x[13]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.688      ;
; 15.706 ; x[10]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.706      ;
; 15.717 ; x[15]     ; y[1]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.717      ;
; 15.723 ; x[11]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.723      ;
; 15.724 ; x[11]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.724      ;
; 15.729 ; x[13]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.729      ;
; 15.730 ; x[13]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.730      ;
; 15.731 ; x[13]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.731      ;
; 15.770 ; x[11]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.770      ;
; 15.775 ; x[13]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.775      ;
; 15.775 ; x[10]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.775      ;
; 15.779 ; x[12]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.779      ;
; 15.781 ; x[13]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.781      ;
; 15.783 ; x[12]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.783      ;
; 15.785 ; x[15]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.785      ;
; 15.802 ; x[12]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.802      ;
; 15.841 ; x[9]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.841      ;
; 15.846 ; x[9]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.846      ;
; 15.875 ; x[12]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.875      ;
; 15.877 ; x[9]      ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.877      ;
; 15.884 ; x[11]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.884      ;
; 15.887 ; x[12]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.887      ;
; 15.901 ; x[10]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.901      ;
; 15.902 ; x[11]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.902      ;
; 15.905 ; x[11]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.905      ;
; 15.912 ; x[9]      ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.912      ;
; 15.913 ; x[12]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.913      ;
; 15.923 ; x[10]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.923      ;
; 15.927 ; x[11]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.927      ;
; 15.937 ; x[12]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.937      ;
; 15.951 ; x[11]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.951      ;
; 15.954 ; x[10]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.954      ;
; 15.983 ; x[12]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 5.983      ;
; 16.010 ; x[10]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.010      ;
; 16.013 ; x[13]     ; y[1]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.013      ;
; 16.027 ; x[9]      ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.027      ;
; 16.042 ; x[9]      ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.042      ;
; 16.053 ; x[10]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.053      ;
; 16.072 ; x[9]      ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.072      ;
; 16.089 ; x[0]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.089      ;
; 16.089 ; x[10]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.089      ;
; 16.090 ; x[8]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.090      ;
; 16.090 ; x[8]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.090      ;
; 16.095 ; x[0]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.095      ;
; 16.111 ; x[10]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.111      ;
; 16.135 ; x[10]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.135      ;
; 16.142 ; x[10]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.142      ;
; 16.148 ; x[11]     ; y[1]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.148      ;
; 16.155 ; x[12]     ; y[1]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.155      ;
; 16.166 ; x[3]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.166      ;
; 16.170 ; x[4]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.170      ;
; 16.210 ; x[4]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.210      ;
; 16.212 ; x[9]      ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.212      ;
; 16.221 ; x[7]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.221      ;
; 16.224 ; x[9]      ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.224      ;
; 16.258 ; x[5]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.258      ;
; 16.281 ; x[7]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.281      ;
; 16.288 ; x[3]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.288      ;
; 16.304 ; x[6]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.304      ;
; 16.316 ; x[9]      ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.316      ;
; 16.359 ; x[5]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 6.359      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; virtclk ; 5.089 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+--------+----------------+
; Clock   ; Slack  ; End Point TNS  ;
+---------+--------+----------------+
; virtclk ; 13.050 ; 0.000          ;
+---------+--------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


----------------------------------------------------
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
----------------------------------------------------
No paths to report.


+---------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'virtclk'                                                             ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 5.089 ; x[12]     ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.911      ;
; 5.100 ; x[14]     ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.900      ;
; 5.110 ; x[13]     ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.890      ;
; 5.193 ; x[12]     ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.807      ;
; 5.203 ; x[2]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.797      ;
; 5.204 ; x[14]     ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.796      ;
; 5.209 ; x[6]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.791      ;
; 5.214 ; x[13]     ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.786      ;
; 5.230 ; x[15]     ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.770      ;
; 5.234 ; x[1]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.766      ;
; 5.296 ; x[12]     ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.704      ;
; 5.299 ; x[12]     ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.701      ;
; 5.304 ; x[12]     ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.696      ;
; 5.307 ; x[2]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.693      ;
; 5.307 ; x[14]     ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.693      ;
; 5.310 ; x[14]     ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.690      ;
; 5.315 ; x[14]     ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.685      ;
; 5.317 ; x[13]     ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.683      ;
; 5.320 ; x[13]     ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.680      ;
; 5.325 ; x[13]     ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.675      ;
; 5.334 ; x[15]     ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.666      ;
; 5.359 ; x[12]     ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.641      ;
; 5.370 ; x[14]     ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.630      ;
; 5.380 ; x[13]     ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.620      ;
; 5.388 ; x[6]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.612      ;
; 5.390 ; x[5]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.610      ;
; 5.398 ; x[6]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.602      ;
; 5.403 ; x[6]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.597      ;
; 5.406 ; x[7]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.594      ;
; 5.410 ; x[2]      ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.590      ;
; 5.413 ; x[2]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.587      ;
; 5.413 ; x[1]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.587      ;
; 5.417 ; x[3]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.583      ;
; 5.418 ; x[2]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.582      ;
; 5.423 ; x[1]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.577      ;
; 5.428 ; x[1]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.572      ;
; 5.437 ; x[15]     ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.563      ;
; 5.440 ; x[15]     ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.560      ;
; 5.445 ; x[15]     ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.555      ;
; 5.467 ; x[4]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.533      ;
; 5.473 ; x[2]      ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.527      ;
; 5.489 ; x[8]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.511      ;
; 5.500 ; x[15]     ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.500      ;
; 5.516 ; x[12]     ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.484      ;
; 5.527 ; x[14]     ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.473      ;
; 5.528 ; x[6]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.472      ;
; 5.530 ; x[6]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.470      ;
; 5.537 ; x[6]      ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.463      ;
; 5.537 ; x[13]     ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.463      ;
; 5.546 ; x[2]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.454      ;
; 5.548 ; x[2]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.452      ;
; 5.549 ; x[0]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.451      ;
; 5.553 ; x[1]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.447      ;
; 5.555 ; x[2]      ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.445      ;
; 5.555 ; x[1]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.445      ;
; 5.562 ; x[1]      ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.438      ;
; 5.569 ; x[5]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.431      ;
; 5.577 ; x[1]      ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.423      ;
; 5.579 ; x[5]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.421      ;
; 5.584 ; x[5]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.416      ;
; 5.585 ; x[7]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.415      ;
; 5.586 ; x[12]     ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.414      ;
; 5.589 ; x[12]     ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.411      ;
; 5.595 ; x[7]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.405      ;
; 5.596 ; x[3]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.404      ;
; 5.600 ; x[7]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.400      ;
; 5.606 ; x[12]     ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.394      ;
; 5.606 ; x[3]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.394      ;
; 5.611 ; x[3]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.389      ;
; 5.617 ; x[14]     ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.383      ;
; 5.627 ; x[13]     ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.373      ;
; 5.637 ; x[12]     ; y[0]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.363      ;
; 5.639 ; x[6]      ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.361      ;
; 5.640 ; x[1]      ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.360      ;
; 5.646 ; x[4]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.354      ;
; 5.646 ; x[6]      ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.354      ;
; 5.648 ; x[14]     ; y[0]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.352      ;
; 5.653 ; x[0]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.347      ;
; 5.656 ; x[4]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.344      ;
; 5.657 ; x[15]     ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.343      ;
; 5.657 ; x[2]      ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.343      ;
; 5.658 ; x[13]     ; y[0]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.342      ;
; 5.661 ; x[4]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.339      ;
; 5.664 ; x[1]      ; y[6]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.336      ;
; 5.668 ; x[8]      ; y[9]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.332      ;
; 5.673 ; x[9]      ; y[1]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.327      ;
; 5.678 ; x[8]      ; y[3]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.322      ;
; 5.683 ; x[8]      ; y[10]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.317      ;
; 5.696 ; x[6]      ; y[11]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.304      ;
; 5.706 ; x[5]      ; y[8]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.294      ;
; 5.709 ; x[5]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.291      ;
; 5.711 ; x[5]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.289      ;
; 5.714 ; x[2]      ; y[11]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.286      ;
; 5.718 ; x[5]      ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.282      ;
; 5.721 ; x[1]      ; y[11]   ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.279      ;
; 5.725 ; x[7]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.275      ;
; 5.727 ; x[7]      ; y[7]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.273      ;
; 5.734 ; x[7]      ; y[2]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.266      ;
; 5.735 ; x[6]      ; y[5]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.265      ;
; 5.736 ; x[3]      ; y[4]    ; virtclk      ; virtclk     ; 22.000       ; 0.000      ; 6.264      ;
+-------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'virtclk'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 13.050 ; x[15]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.050      ;
; 13.334 ; x[14]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.334      ;
; 13.335 ; x[14]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.335      ;
; 13.345 ; x[15]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.345      ;
; 13.381 ; x[13]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.381      ;
; 13.387 ; x[15]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.387      ;
; 13.397 ; x[11]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.397      ;
; 13.428 ; x[14]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.428      ;
; 13.439 ; x[14]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.439      ;
; 13.441 ; x[15]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.441      ;
; 13.453 ; x[14]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.453      ;
; 13.457 ; x[14]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.457      ;
; 13.480 ; x[15]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.480      ;
; 13.491 ; x[10]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.491      ;
; 13.491 ; x[15]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.491      ;
; 13.494 ; x[14]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.494      ;
; 13.503 ; x[13]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.503      ;
; 13.505 ; x[15]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.505      ;
; 13.507 ; x[13]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.507      ;
; 13.509 ; x[15]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.509      ;
; 13.519 ; x[12]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.519      ;
; 13.526 ; x[13]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.526      ;
; 13.555 ; x[14]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.555      ;
; 13.557 ; x[14]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.557      ;
; 13.560 ; x[11]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.560      ;
; 13.562 ; x[15]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.562      ;
; 13.563 ; x[15]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.563      ;
; 13.567 ; x[14]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.567      ;
; 13.571 ; x[13]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.571      ;
; 13.574 ; x[14]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.574      ;
; 13.575 ; x[14]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.575      ;
; 13.579 ; x[11]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.579      ;
; 13.585 ; x[12]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.585      ;
; 13.592 ; x[13]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.592      ;
; 13.596 ; x[12]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.596      ;
; 13.605 ; x[11]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.605      ;
; 13.608 ; x[13]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.608      ;
; 13.609 ; x[12]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.609      ;
; 13.609 ; x[15]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.609      ;
; 13.618 ; x[13]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.618      ;
; 13.623 ; x[14]     ; y[1]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.623      ;
; 13.647 ; x[10]     ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.647      ;
; 13.650 ; x[15]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.650      ;
; 13.660 ; x[13]     ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.660      ;
; 13.669 ; x[12]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.669      ;
; 13.675 ; x[15]     ; y[1]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.675      ;
; 13.678 ; x[11]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.678      ;
; 13.679 ; x[11]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.679      ;
; 13.683 ; x[12]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.683      ;
; 13.683 ; x[10]     ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.683      ;
; 13.694 ; x[13]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.694      ;
; 13.695 ; x[12]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.695      ;
; 13.715 ; x[13]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.715      ;
; 13.720 ; x[10]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.720      ;
; 13.725 ; x[11]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.725      ;
; 13.731 ; x[9]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.731      ;
; 13.747 ; x[9]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.747      ;
; 13.750 ; x[12]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.750      ;
; 13.761 ; x[9]      ; y[7]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.761      ;
; 13.763 ; x[11]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.763      ;
; 13.772 ; x[12]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.772      ;
; 13.773 ; x[9]      ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.773      ;
; 13.786 ; x[12]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.786      ;
; 13.789 ; x[9]      ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.789      ;
; 13.794 ; x[13]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.794      ;
; 13.798 ; x[9]      ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.798      ;
; 13.802 ; x[11]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.802      ;
; 13.808 ; x[10]     ; y[4]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.808      ;
; 13.809 ; x[10]     ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.809      ;
; 13.818 ; x[12]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.818      ;
; 13.823 ; x[11]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.823      ;
; 13.824 ; x[10]     ; y[10]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.824      ;
; 13.832 ; x[9]      ; y[2]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.832      ;
; 13.836 ; x[10]     ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.836      ;
; 13.844 ; x[11]     ; y[9]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.844      ;
; 13.851 ; x[8]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.851      ;
; 13.860 ; x[13]     ; y[1]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.860      ;
; 13.881 ; x[0]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.881      ;
; 13.885 ; x[0]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.885      ;
; 13.886 ; x[8]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.886      ;
; 13.889 ; x[10]     ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.889      ;
; 13.914 ; x[4]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.914      ;
; 13.918 ; x[12]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.918      ;
; 13.918 ; x[3]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.918      ;
; 13.922 ; x[10]     ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.922      ;
; 13.929 ; x[9]      ; y[6]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.929      ;
; 13.930 ; x[7]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.930      ;
; 13.939 ; x[10]     ; y[3]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.939      ;
; 13.943 ; x[12]     ; y[1]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.943      ;
; 13.948 ; x[11]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.948      ;
; 13.951 ; x[4]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.951      ;
; 13.988 ; x[5]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.988      ;
; 13.989 ; x[9]      ; y[8]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.989      ;
; 13.993 ; x[7]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 3.993      ;
; 14.010 ; x[6]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 4.010      ;
; 14.014 ; x[11]     ; y[1]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 4.014      ;
; 14.014 ; x[3]      ; y[12]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 4.014      ;
; 14.038 ; x[5]      ; y[0]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 4.038      ;
; 14.059 ; x[9]      ; y[5]    ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 4.059      ;
; 14.059 ; x[10]     ; y[11]   ; virtclk      ; virtclk     ; 0.000        ; 0.000      ; 4.059      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+-------+--------+----------+---------+---------------------+
; Clock            ; Setup ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+--------+----------+---------+---------------------+
; Worst-case Slack ; 0.504 ; 13.050 ; N/A      ; N/A     ; N/A                 ;
;  virtclk         ; 0.504 ; 13.050 ; N/A      ; N/A     ; N/A                 ;
; Design-wide TNS  ; 0.0   ; 0.0    ; 0.0      ; 0.0     ; 0.0                 ;
;  virtclk         ; 0.000 ; 0.000  ; N/A      ; N/A     ; N/A                 ;
+------------------+-------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; y[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y[11]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y[12]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y[13]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y[14]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y[15]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; x[14]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[15]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[12]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[13]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[11]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[10]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[9]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[8]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; x[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; y[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; y[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; y[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; y[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; y[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; y[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; y[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; y[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; y[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; y[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; y[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; y[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; y[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; y[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; y[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; y[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; y[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; y[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; y[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; y[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; y[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; y[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; y[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; y[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; y[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; y[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; y[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; y[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; y[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; y[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; virtclk    ; virtclk  ; 36025    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; virtclk    ; virtclk  ; 36025    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------------+
; Clock Status Summary                     ;
+--------+---------+---------+-------------+
; Target ; Clock   ; Type    ; Status      ;
+--------+---------+---------+-------------+
;        ; virtclk ; Virtual ; Constrained ;
+--------+---------+---------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Mon Oct  5 14:14:25 2020
Info: Command: quartus_sta sigmoid -c sigmoid
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'sigmoid.sdc'
Warning (332070): Port "x[0]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[0]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "x[10]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[10]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "x[11]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[11]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "x[12]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[12]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "x[13]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[13]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "x[14]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[14]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "x[15]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[15]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "x[1]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[1]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "x[2]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[2]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "x[3]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[3]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "x[4]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[4]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "x[5]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[5]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "x[6]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[6]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "x[7]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[7]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "x[8]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[8]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "x[9]" relative to the rising edge of clock "virtclk" does not specify a min-fall input delay
Warning (332070): Port "x[9]" relative to the rising edge of clock "virtclk" does not specify a min-rise input delay
Warning (332070): Port "y[0]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[0]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Warning (332070): Port "y[10]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[10]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Warning (332070): Port "y[11]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[11]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Warning (332070): Port "y[12]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[12]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Warning (332070): Port "y[13]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[13]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Warning (332070): Port "y[14]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[14]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Warning (332070): Port "y[15]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[15]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Warning (332070): Port "y[1]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[1]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Warning (332070): Port "y[2]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[2]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Warning (332070): Port "y[3]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[3]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Warning (332070): Port "y[4]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[4]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Warning (332070): Port "y[5]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[5]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Warning (332070): Port "y[6]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[6]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Warning (332070): Port "y[7]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[7]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Warning (332070): Port "y[8]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[8]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Warning (332070): Port "y[9]" relative to the rising edge of clock "virtclk" does not specify a min-fall output delay
Warning (332070): Port "y[9]" relative to the rising edge of clock "virtclk" does not specify a min-rise output delay
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From virtclk (Rise) to virtclk (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.504
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.504               0.000 virtclk 
Info (332146): Worst-case hold slack is 15.163
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.163               0.000 virtclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 0.504
    Info (332115): -to_clock [get_clocks {virtclk}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 0.504 
    Info (332115): ===================================================================
    Info (332115): From Node    : x[12]
    Info (332115): To Node      : y[1]
    Info (332115): Launch Clock : virtclk
    Info (332115): Latch Clock  : virtclk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      5.000      5.000  F  iExt  x[12]
    Info (332115):      5.000      0.000 FF    IC  x[12]~input|i
    Info (332115):      5.761      0.761 FF  CELL  x[12]~input|o
    Info (332115):      6.589      0.828 FF    IC  Equal0~0|dataa
    Info (332115):      6.896      0.307 FF  CELL  Equal0~0|combout
    Info (332115):      7.417      0.521 FF    IC  Add0~0|dataa
    Info (332115):      7.853      0.436 FR  CELL  Add0~0|cout
    Info (332115):      7.853      0.000 RR    IC  Add0~2|cin
    Info (332115):      7.911      0.058 RF  CELL  Add0~2|cout
    Info (332115):      7.911      0.000 FF    IC  Add0~4|cin
    Info (332115):      7.969      0.058 FR  CELL  Add0~4|cout
    Info (332115):      7.969      0.000 RR    IC  Add0~6|cin
    Info (332115):      8.406      0.437 RF  CELL  Add0~6|combout
    Info (332115):      8.657      0.251 FF    IC  LessThan78~1|dataa
    Info (332115):      8.976      0.319 FF  CELL  LessThan78~1|combout
    Info (332115):      9.349      0.373 FF    IC  LessThan78~2|datac
    Info (332115):      9.591      0.242 FF  CELL  LessThan78~2|combout
    Info (332115):      9.800      0.209 FF    IC  LessThan78~3|datac
    Info (332115):     10.041      0.241 FF  CELL  LessThan78~3|combout
    Info (332115):     10.294      0.253 FF    IC  LessThan78~4|datad
    Info (332115):     10.404      0.110 FF  CELL  LessThan78~4|combout
    Info (332115):     10.674      0.270 FF    IC  LessThan78~5|dataa
    Info (332115):     10.993      0.319 FF  CELL  LessThan78~5|combout
    Info (332115):     11.876      0.883 FF    IC  y~56|dataa
    Info (332115):     12.200      0.324 FR  CELL  y~56|combout
    Info (332115):     12.410      0.210 RR    IC  y~57|datab
    Info (332115):     12.716      0.306 RR  CELL  y~57|combout
    Info (332115):     12.892      0.176 RR    IC  y~58|datad
    Info (332115):     13.022      0.130 RR  CELL  y~58|combout
    Info (332115):     13.884      0.862 RR    IC  y[1]~output|i
    Info (332115):     16.496      2.612 RR  CELL  y[1]~output|o
    Info (332115):     16.496      0.000 RR  CELL  y[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     22.000     22.000           latch edge time
    Info (332115):     22.000      0.000  R        clock network delay
    Info (332115):     17.000     -5.000  R  oExt  y[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    16.496
    Info (332115): Data Required Time :    17.000
    Info (332115): Slack              :     0.504 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 15.163
    Info (332115): -to_clock [get_clocks {virtclk}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 15.163 
    Info (332115): ===================================================================
    Info (332115): From Node    : x[15]
    Info (332115): To Node      : y[5]
    Info (332115): Launch Clock : virtclk
    Info (332115): Latch Clock  : virtclk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      5.000      5.000  R  iExt  x[15]
    Info (332115):      5.000      0.000 RR    IC  x[15]~input|i
    Info (332115):      5.596      0.596 RR  CELL  x[15]~input|o
    Info (332115):      6.577      0.981 RR    IC  y~99|datac
    Info (332115):      6.796      0.219 RF  CELL  y~99|combout
    Info (332115):      7.655      0.859 FF    IC  y[5]~output|i
    Info (332115):     10.163      2.508 FF  CELL  y[5]~output|o
    Info (332115):     10.163      0.000 FF  CELL  y[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):     -5.000     -5.000  F  oExt  y[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :    10.163
    Info (332115): Data Required Time :    -5.000
    Info (332115): Slack              :    15.163 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From virtclk (Rise) to virtclk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 1.723
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.723               0.000 virtclk 
Info (332146): Worst-case hold slack is 14.646
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.646               0.000 virtclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 1.723
    Info (332115): -to_clock [get_clocks {virtclk}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 1.723 
    Info (332115): ===================================================================
    Info (332115): From Node    : x[12]
    Info (332115): To Node      : y[1]
    Info (332115): Launch Clock : virtclk
    Info (332115): Latch Clock  : virtclk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      5.000      5.000  F  iExt  x[12]
    Info (332115):      5.000      0.000 FF    IC  x[12]~input|i
    Info (332115):      5.723      0.723 FF  CELL  x[12]~input|o
    Info (332115):      6.453      0.730 FF    IC  Equal0~0|dataa
    Info (332115):      6.722      0.269 FF  CELL  Equal0~0|combout
    Info (332115):      7.190      0.468 FF    IC  Add0~0|dataa
    Info (332115):      7.566      0.376 FR  CELL  Add0~0|cout
    Info (332115):      7.566      0.000 RR    IC  Add0~2|cin
    Info (332115):      7.616      0.050 RF  CELL  Add0~2|cout
    Info (332115):      7.616      0.000 FF    IC  Add0~4|cin
    Info (332115):      7.666      0.050 FR  CELL  Add0~4|cout
    Info (332115):      7.666      0.000 RR    IC  Add0~6|cin
    Info (332115):      8.053      0.387 RF  CELL  Add0~6|combout
    Info (332115):      8.279      0.226 FF    IC  LessThan78~1|dataa
    Info (332115):      8.559      0.280 FF  CELL  LessThan78~1|combout
    Info (332115):      8.889      0.330 FF    IC  LessThan78~2|datac
    Info (332115):      9.105      0.216 FF  CELL  LessThan78~2|combout
    Info (332115):      9.296      0.191 FF    IC  LessThan78~3|datac
    Info (332115):      9.511      0.215 FF  CELL  LessThan78~3|combout
    Info (332115):      9.740      0.229 FF    IC  LessThan78~4|datad
    Info (332115):      9.835      0.095 FF  CELL  LessThan78~4|combout
    Info (332115):     10.079      0.244 FF    IC  LessThan78~5|dataa
    Info (332115):     10.359      0.280 FF  CELL  LessThan78~5|combout
    Info (332115):     11.143      0.784 FF    IC  y~56|dataa
    Info (332115):     11.430      0.287 FR  CELL  y~56|combout
    Info (332115):     11.621      0.191 RR    IC  y~57|datab
    Info (332115):     11.896      0.275 RR  CELL  y~57|combout
    Info (332115):     12.057      0.161 RR    IC  y~58|datad
    Info (332115):     12.176      0.119 RR  CELL  y~58|combout
    Info (332115):     12.982      0.806 RR    IC  y[1]~output|i
    Info (332115):     15.277      2.295 RR  CELL  y[1]~output|o
    Info (332115):     15.277      0.000 RR  CELL  y[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     22.000     22.000           latch edge time
    Info (332115):     22.000      0.000  R        clock network delay
    Info (332115):     17.000     -5.000  R  oExt  y[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    15.277
    Info (332115): Data Required Time :    17.000
    Info (332115): Slack              :     1.723 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 14.646
    Info (332115): -to_clock [get_clocks {virtclk}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 14.646 
    Info (332115): ===================================================================
    Info (332115): From Node    : x[15]
    Info (332115): To Node      : y[5]
    Info (332115): Launch Clock : virtclk
    Info (332115): Latch Clock  : virtclk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      5.000      5.000  R  iExt  x[15]
    Info (332115):      5.000      0.000 RR    IC  x[15]~input|i
    Info (332115):      5.581      0.581 RR  CELL  x[15]~input|o
    Info (332115):      6.481      0.900 RR    IC  y~99|datac
    Info (332115):      6.675      0.194 RF  CELL  y~99|combout
    Info (332115):      7.441      0.766 FF    IC  y[5]~output|i
    Info (332115):      9.646      2.205 FF  CELL  y[5]~output|o
    Info (332115):      9.646      0.000 FF  CELL  y[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):     -5.000     -5.000  F  oExt  y[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     9.646
    Info (332115): Data Required Time :    -5.000
    Info (332115): Slack              :    14.646 
    Info (332115): ===================================================================
    Info (332115): 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From virtclk (Rise) to virtclk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 5.089
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.089               0.000 virtclk 
Info (332146): Worst-case hold slack is 13.050
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    13.050               0.000 virtclk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332140): No Minimum Pulse Width paths to report
Info (332115): Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 5.089
    Info (332115): -to_clock [get_clocks {virtclk}]
    Info (332115): -setup
    Info (332115): -stdout
Info (332115): Path #1: Setup slack is 5.089 
    Info (332115): ===================================================================
    Info (332115): From Node    : x[12]
    Info (332115): To Node      : y[1]
    Info (332115): Launch Clock : virtclk
    Info (332115): Latch Clock  : virtclk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      5.000      5.000  F  iExt  x[12]
    Info (332115):      5.000      0.000 FF    IC  x[12]~input|i
    Info (332115):      5.698      0.698 FF  CELL  x[12]~input|o
    Info (332115):      6.196      0.498 FF    IC  Equal0~0|dataa
    Info (332115):      6.369      0.173 FF  CELL  Equal0~0|combout
    Info (332115):      6.674      0.305 FF    IC  Add0~0|dataa
    Info (332115):      6.924      0.250 FR  CELL  Add0~0|cout
    Info (332115):      6.924      0.000 RR    IC  Add0~2|cin
    Info (332115):      6.958      0.034 RF  CELL  Add0~2|cout
    Info (332115):      6.958      0.000 FF    IC  Add0~4|cin
    Info (332115):      6.992      0.034 FR  CELL  Add0~4|cout
    Info (332115):      6.992      0.000 RR    IC  Add0~6|cin
    Info (332115):      7.226      0.234 RF  CELL  Add0~6|combout
    Info (332115):      7.366      0.140 FF    IC  LessThan78~1|dataa
    Info (332115):      7.545      0.179 FF  CELL  LessThan78~1|combout
    Info (332115):      7.759      0.214 FF    IC  LessThan78~2|datac
    Info (332115):      7.892      0.133 FF  CELL  LessThan78~2|combout
    Info (332115):      8.005      0.113 FF    IC  LessThan78~3|datac
    Info (332115):      8.138      0.133 FF  CELL  LessThan78~3|combout
    Info (332115):      8.279      0.141 FF    IC  LessThan78~4|datad
    Info (332115):      8.342      0.063 FF  CELL  LessThan78~4|combout
    Info (332115):      8.492      0.150 FF    IC  LessThan78~5|dataa
    Info (332115):      8.671      0.179 FF  CELL  LessThan78~5|combout
    Info (332115):      9.204      0.533 FF    IC  y~56|dataa
    Info (332115):      9.390      0.186 FR  CELL  y~56|combout
    Info (332115):      9.499      0.109 RR    IC  y~57|datab
    Info (332115):      9.666      0.167 RR  CELL  y~57|combout
    Info (332115):      9.757      0.091 RR    IC  y~58|datad
    Info (332115):      9.825      0.068 RR  CELL  y~58|combout
    Info (332115):     10.299      0.474 RR    IC  y[1]~output|i
    Info (332115):     11.911      1.612 RR  CELL  y[1]~output|o
    Info (332115):     11.911      0.000 RR  CELL  y[1]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):     22.000     22.000           latch edge time
    Info (332115):     22.000      0.000  R        clock network delay
    Info (332115):     17.000     -5.000  R  oExt  y[1]
    Info (332115): 
    Info (332115): Data Arrival Time  :    11.911
    Info (332115): Data Required Time :    17.000
    Info (332115): Slack              :     5.089 
    Info (332115): ===================================================================
    Info (332115): 
Info (332115): Report Timing: Found 1 hold paths (0 violated).  Worst case slack is 13.050
    Info (332115): -to_clock [get_clocks {virtclk}]
    Info (332115): -hold
    Info (332115): -stdout
Info (332115): Path #1: Hold slack is 13.050 
    Info (332115): ===================================================================
    Info (332115): From Node    : x[15]
    Info (332115): To Node      : y[5]
    Info (332115): Launch Clock : virtclk
    Info (332115): Latch Clock  : virtclk
    Info (332115): 
    Info (332115): Data Arrival Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           launch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):      5.000      5.000  R  iExt  x[15]
    Info (332115):      5.000      0.000 RR    IC  x[15]~input|i
    Info (332115):      5.318      0.318 RR  CELL  x[15]~input|o
    Info (332115):      5.846      0.528 RR    IC  y~99|datac
    Info (332115):      5.965      0.119 RF  CELL  y~99|combout
    Info (332115):      6.480      0.515 FF    IC  y[5]~output|i
    Info (332115):      8.050      1.570 FF  CELL  y[5]~output|o
    Info (332115):      8.050      0.000 FF  CELL  y[5]
    Info (332115): 
    Info (332115): Data Required Path:
    Info (332115): 
    Info (332115): Total (ns)  Incr (ns)     Type  Element
    Info (332115): ==========  ========= ==  ====  ===================================
    Info (332115):      0.000      0.000           latch edge time
    Info (332115):      0.000      0.000  R        clock network delay
    Info (332115):     -5.000     -5.000  F  oExt  y[5]
    Info (332115): 
    Info (332115): Data Arrival Time  :     8.050
    Info (332115): Data Required Time :    -5.000
    Info (332115): Slack              :    13.050 
    Info (332115): ===================================================================
    Info (332115): 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 71 warnings
    Info: Peak virtual memory: 454 megabytes
    Info: Processing ended: Mon Oct  5 14:14:26 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


