
 처리장치.



 # 처리장치의 개요.

중앙처리장치 CPU Central Processing Unit.
처리 장치와 제어장치의 신호교환을 통해 연산을 처리한다.
처리장치는 데이터를 저장하는 레지스터와 산술논리 연산장치를 통해 데이터를 처리하는 연산을 실행.
제어장치는 연산의 실행순서를 결정.

처리장치와 제어장치의 관계.
제어장치 : 제어입력을 받아서 처리장치에 제어신호를 보내고, 처리장치에서 보내온 상태신호를 받음.
처리장치 : 데이터 입력과 제어신호를 받아서 연산을 실행하고 데이터를 출력하고 상태신호를 보냄.

처리장치의 구성.
산술논리연산장치와 레지스터들로 구성.
산술논리연산은 독립적으로 데이터를 처리하지 못하며, 반드시 레지스터들과 조합하여 데이터를 처리.
산술논리연산장치 ALU Arthmetic and Logic Unit : 산술, 논리, 비트연산 등의 연산을 수행.
레지스터 Register : 연산에 사용되는 데이터나 연산의 결과를 저장. ( 플립플롭의 묶음 )

레지스터와 RAM의 차이.
레지스터는 디지털논리회로로 이루어져 있다. ( 속도가 가장 빠르다 )
RAM은 반도체 소자로써 레지스터의 비해 느린 속도를 가진다.



 # 마이크로 연산.

마이크로 연산.
레지스터에 저장되어 있는 데이터에 대해 이러우지는 기본적인 연산.
한 레지스터의 내용을 다른 레지스터를 옮기는 것.
두 레지스터의 내용을 합하는 것.
레지스터의 내용을 1만큼 증가시키는 것 등.

마이크로 연산의 종류.
레지스터 전송 마이크로 연산.
산술 마이크로 연산.
논리 마이크로 연산.
시프트 마이크로 연산.

레지스터의 표현.
R, 7,1,2...0 ( 8비트 레지스터의 개별 비트 ) , 15 R 0 ( 16비트 레지스터의 순서 표시 ) , 15 PC(H) 8 7 PC(L) 0.
AR : Address Register.
DR : Data Register.

레지스터 전송 마이크로 연산.
한 레지스터에서 다른 레지스터로 2진 데이터를 전송하는 연산.
레지스터 사이의 데이터 전송은 연산자 '<-"로 표시. 

전송 예시 R2 <- R1.
출발 레지스터 source register : R1.
도착 레지스터 destination registrer : R2.
n비트의 연결은 n개의 선을 하나로 그은 후 선 위에 n으로 표시.
T = 1인 상태에서 클럭이 원하는 상태가 되면 R1에서 R2로 데이터 전송.
if문 표현문 => if( T1 = 1 ) then ( R2 <- R1 ) 
레지스터 전송문 => T1 : R2 <- R1

산술 마이크로 연산.
레지스터 내의 데이터에 대해서 실행되는 산술연산.
기본적인 산술연산으로는 덧셈, 뺄셈, 1 증가, 1감소, 그리고 보수연산이 있다.

논리 마이크로 연산.
레지스터 내의 데이터에 대한 비트를 조작하는 연산.
기본적인 논리연산으로는 AND, OR, XOR, NOT 연산이 있다.

시프트 마이크로 연산.
레지스터 내의 데이터를 시프트 시키는 연산.
데이터의 측면이동에 사용. ( 왼쪽 시프트 sl, 오른쪽 시프트 sr )
입력 비트는 0으로 가정한다.
밀려서 범위를 벗어나는 출력비트의 값은 버려진다.



 # 처리장치의 구성요소.

구성요소.
여러 개의 레지스터( 레지스터 세트 )
산술논리연산장치( ALU )
내부 버스( internal bus )

버스.
버스는 데이터를 이동하는데 사용되는 것으로 위치에 따라 용어가 조금씩 달라진다.
내부 버스 : CPU내부에서 사용되는 버스.
시스템 버스 : 입/출력장치, CPU, 기억장치 사이에 데이터를 이동시키는 버스.

처리장치의 동작.
마이크로 연산의 수행과정을 통해 처리장치가 동작.

마이크로 연산의 수행과정. 
지정된 출발 레지스터의 내용이 ALU의 입력으로 전달.
ALU에서 그 연산을 실행.
그 결과가 도착 레지스터에 전송.
처리장치의 구성요소들의 선택신호에 의해 제어됨.

ALSU Arithmetic Logic Shift Unit.
ALU에 shift가 추가된 형태를 의미한다.

내부버스를 구성하는 방법.
멀티플렉서와 디코더를 이용한다.
멀티플렉서는 출발 레지스터를 선택.
디코더는 도착 레지스터를 선택.

내부버스 구성 예시 - R1 <- R0 마이크로 연산.
R0, R1이 4비트 레지스터인 경우.
2X1 MUX 4개, 1X2 디코더 1개 필요.
MUX의 선택신호는 0( 2진수 ), 디코더의 선택신호는 1( 2진수 ) 부여. ( 비트 수가 늘어나면 같이 늘어남 )

내부 버스 통로에서 신호를 구분하기 위해 사용되는 장치.
디코더 Decoder : n개의 입력이 있을 때 2**n개의 출력이 생기는 장치.
멀티플렉서 MUX : n개의 입력이 있을 때 1개의 출력이 생기는 장치.



