<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>【FPGA】一、FPGA简介 - 编程随想</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="【FPGA】一、FPGA简介" />
<meta property="og:description" content="文章目录
一、FPGA
简介
相关名词解释
FPGA基本构造
FPGA开发流程
硬件资源介绍
二、开发工具介绍
VScode Quartus II Vivado ModelSim Visio 总结
一、FPGA 简介 FPGA是Field Progammable Gate Array的简称，也就是现场可编程门阵列。它是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，其内部的大部分电路功能都可以根据需求进行更改，即解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
与传统模式的芯片设计相比，FPGA的涉笔并非单纯局限于研究以及设计芯片，而是针对较多领域产品都能借助特定芯片模型予优化设计。常见FPGA的应用领域有算法加速、视频图像处理、通信领域、医疗领域以及安防领域等。自Xilinx在1984年创造出FPGA以来，这种可编程逻辑器件凭借性能、上市时间、成本、稳定性和长期维护方面优势明显，在通信、医疗和安防等领域占有一席之地。
相关名词解释 说明：
PLL：可用于稳定时钟，时钟分频、倍频
IP：相当于第三方库文件
软IP核：由自己设计编写
硬IP核：集成好的IP核
FPGA基本构造 简化的FPGA基本结构由6部分组成，分别是可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核。
FPGA开发流程 一般来说，FPGA的设计开发流程包括设计输入、RTL功能仿真、分析综合、布局布线、时序仿真、时序分析和上板验证等几个步骤。
说明： ① 设计输入：通过某些规范的描述方式，将设计者构思输入给EDA工具；
② RTL仿真：功能仿真，运营专门的仿真工具，验证设计的逻辑功能是否正确；
③ 设计综合：运用对应的EDA工具，将设计转化成逻辑门级别电路；
④ 布局布线：在指定器件上将设计的逻辑电路实现；
⑤ 时序仿真：将布局布线的时延信息反标注到设计网表中所进行的仿真，也叫后仿真；
⑥ 时序分析：为了保证设计的可靠性，在时序仿真后还要做一下验证；
⑦ 上板验证：将生成的配置文件写入芯片进行测试；
硬件资源介绍 我这里使用的是CycloneIV系列的EP4CE6F17C8这款FPGA开发板，如图所示：
二、开发工具介绍 说明：开发工具对于初学者来说选择一款就可以了，比如你用的哪家的开发板就可以选择相应的开发工具，有些EDA综合工具也自带代码编辑器和仿真器，如果够用就没必要装第三方仿真工具了。比如用Xilinx的开发板，就可以选择Vivado软件，这款软件自带代码编辑器和仿真工具。
VScode 官网下载地址：https://code.visualstudio.com
Visual Studio Code（简称VS Code)是Microsoft在2015年4月30日Build开发者大会上正式宣布一个运行于Mac OSX 、Windows和Linux之上的，针对与编写现代Web和云应用的跨平台源代码编辑器。它具有对JavaScript，TypeScript和Node.js的内置支持，并具有丰富的其他语言（例如C&#43;&#43;，C#，Java，Python，Verilog）和运行时扩展的生态系统。 Quartus II Quartus II 是Altera公司推出的综合性CPLD/FPGA开发软件，软件支持原理图、VHDL、VerilogHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
Quartus II 提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为实体文件；此外，Quartus II 还可以与VScode、Modelsim关联使用，给开发人员提供了软件使用的便利性。" />
<meta property="og:type" content="article" />
<meta property="og:url" content="/posts/10e9d56c5b2c5fa2af299a1f11c27a72/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2022-11-09T09:34:46+08:00" />
<meta property="article:modified_time" content="2022-11-09T09:34:46+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程随想" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程随想</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">【FPGA】一、FPGA简介</h1>
			
		</header>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <p id="main-toc"><strong>文章目录</strong></p> 
<p id="%E4%B8%80%E3%80%81FPGA-toc" style="margin-left:0px;"><a href="#%E4%B8%80%E3%80%81FPGA" rel="nofollow">一、FPGA</a></p> 
<p id="%E7%AE%80%E4%BB%8B-toc" style="margin-left:40px;"><a href="#%E7%AE%80%E4%BB%8B" rel="nofollow">简介</a></p> 
<p id="%E7%9B%B8%E5%85%B3%E5%90%8D%E8%AF%8D%E8%A7%A3%E9%87%8A-toc" style="margin-left:40px;"><a href="#%E7%9B%B8%E5%85%B3%E5%90%8D%E8%AF%8D%E8%A7%A3%E9%87%8A" rel="nofollow">相关名词解释</a></p> 
<p id="FPGA%E5%9F%BA%E6%9C%AC%E6%9E%84%E9%80%A0-toc" style="margin-left:40px;"><a href="#FPGA%E5%9F%BA%E6%9C%AC%E6%9E%84%E9%80%A0" rel="nofollow">FPGA基本构造</a></p> 
<p id="FPGA%E5%BC%80%E5%8F%91%E6%B5%81%E7%A8%8B-toc" style="margin-left:40px;"><a href="#FPGA%E5%BC%80%E5%8F%91%E6%B5%81%E7%A8%8B" rel="nofollow">FPGA开发流程</a></p> 
<p id="%E7%A1%AC%E4%BB%B6%E8%B5%84%E6%BA%90%E4%BB%8B%E7%BB%8D-toc" style="margin-left:40px;"><a href="#%E7%A1%AC%E4%BB%B6%E8%B5%84%E6%BA%90%E4%BB%8B%E7%BB%8D" rel="nofollow">硬件资源介绍</a></p> 
<p id="%E4%BA%8C%E3%80%81%E5%BC%80%E5%8F%91%E5%B7%A5%E5%85%B7%E4%BB%8B%E7%BB%8D-toc" style="margin-left:0px;"><a href="#%E4%BA%8C%E3%80%81%E5%BC%80%E5%8F%91%E5%B7%A5%E5%85%B7%E4%BB%8B%E7%BB%8D" rel="nofollow">二、开发工具介绍</a></p> 
<p id="VScode%C2%A0%C2%A0-toc" style="margin-left:40px;"><a href="#VScode%C2%A0%C2%A0" rel="nofollow">VScode  </a></p> 
<p id="Quartus%20II%C2%A0-toc" style="margin-left:40px;"><a href="#Quartus%20II%C2%A0" rel="nofollow">Quartus II </a></p> 
<p id="Vivado%C2%A0-toc" style="margin-left:40px;"><a href="#Vivado%C2%A0" rel="nofollow">Vivado </a></p> 
<p id="ModelSim%C2%A0-toc" style="margin-left:40px;"><a href="#ModelSim%C2%A0" rel="nofollow">ModelSim </a></p> 
<p id="Visio%C2%A0-toc" style="margin-left:40px;"><a href="#Visio%C2%A0" rel="nofollow">Visio </a></p> 
<p id="%E6%80%BB%E7%BB%93-toc" style="margin-left:0px;"><a href="#%E6%80%BB%E7%BB%93" rel="nofollow">总结</a></p> 
<hr> 
<h2 id="%E4%B8%80%E3%80%81FPGA"><strong>一、FPGA</strong></h2> 
<h3 id="%E7%AE%80%E4%BB%8B"><strong>简介</strong></h3> 
<blockquote> 
 <p>        FPGA是Field Progammable Gate Array的简称，也就是现场可编程门阵列。它是在PAL（可编程阵列逻辑）、GAL（通用阵列逻辑）等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，其内部的大部分电路功能都可以根据需求进行更改，即解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。</p> 
 <p>        与传统模式的芯片设计相比，FPGA的涉笔并非单纯局限于研究以及设计芯片，而是针对较多领域产品都能借助特定芯片模型予优化设计。常见FPGA的应用领域有算法加速、视频图像处理、通信领域、医疗领域以及安防领域等。自Xilinx在1984年创造出FPGA以来，这种可编程逻辑器件凭借性能、上市时间、成本、稳定性和长期维护方面优势明显，在通信、医疗和安防等领域占有一席之地。</p> 
</blockquote> 
<h3 id="%E7%9B%B8%E5%85%B3%E5%90%8D%E8%AF%8D%E8%A7%A3%E9%87%8A"><a id="_19"></a>相关名词解释</h3> 
<p style="text-align:center;"><img alt="" src="https://images2.imgbox.com/55/0f/mMXVXAtX_o.png"></p> 
<blockquote> 
 <p> 说明：</p> 
 <p>        PLL：可用于稳定时钟，时钟分频、倍频</p> 
 <p>        IP：相当于第三方库文件</p> 
 <p>        软IP核：由自己设计编写</p> 
 <p>        硬IP核：集成好的IP核</p> 
</blockquote> 
<h3 id="FPGA%E5%9F%BA%E6%9C%AC%E6%9E%84%E9%80%A0">FPGA基本构造</h3> 
<blockquote> 
 <p>        简化的FPGA基本结构由6部分组成，分别是可编程输入/输出单元、基本可编程逻辑单元、嵌入式块RAM、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核。</p> 
</blockquote> 
<p style="text-align:center;"><img alt="" src="https://images2.imgbox.com/22/fb/kiNr7BKX_o.png"></p> 
<h3 id="FPGA%E5%BC%80%E5%8F%91%E6%B5%81%E7%A8%8B">FPGA开发流程</h3> 
<blockquote> 
 <p>        一般来说，FPGA的设计开发流程包括设计输入、RTL功能仿真、分析综合、布局布线、时序仿真、时序分析和上板验证等几个步骤。</p> 
</blockquote> 
<p style="text-align:center;"><img alt="" src="https://images2.imgbox.com/e0/cc/6zHdL0LN_o.png"></p> 
<blockquote> 
 <p>说明：       </p> 
 <p>        ① 设计输入：通过某些规范的描述方式，将设计者构思输入给EDA工具；</p> 
 <p>        ② RTL仿真：功能仿真，运营专门的仿真工具，验证设计的逻辑功能是否正确；</p> 
 <p>        ③ 设计综合：运用对应的EDA工具，将设计转化成逻辑门级别电路；</p> 
 <p>        ④ 布局布线：在指定器件上将设计的逻辑电路实现；</p> 
 <p>        ⑤ 时序仿真：将布局布线的时延信息反标注到设计网表中所进行的仿真，也叫后仿真；</p> 
 <p>        ⑥ 时序分析：为了保证设计的可靠性，在时序仿真后还要做一下验证；</p> 
 <p>        ⑦ 上板验证：将生成的配置文件写入芯片进行测试；</p> 
</blockquote> 
<h3 id="%E7%A1%AC%E4%BB%B6%E8%B5%84%E6%BA%90%E4%BB%8B%E7%BB%8D">硬件资源介绍</h3> 
<p>        我这里使用的是CycloneIV系列的EP4CE6F17C8这款FPGA开发板，如图所示：</p> 
<p style="text-align:center;"><img alt="" src="https://images2.imgbox.com/92/44/1uAZKWRE_o.png"></p> 
<h2 id="%E4%BA%8C%E3%80%81%E5%BC%80%E5%8F%91%E5%B7%A5%E5%85%B7%E4%BB%8B%E7%BB%8D">二、开发工具介绍</h2> 
<blockquote> 
 <p>        说明：开发工具对于初学者来说选择一款就可以了，比如你用的哪家的开发板就可以选择相应的开发工具，有些EDA综合工具也自带代码编辑器和仿真器，如果够用就没必要装第三方仿真工具了。比如用Xilinx的开发板，就可以选择Vivado软件，这款软件自带代码编辑器和仿真工具。</p> 
</blockquote> 
<h3 id="VScode%C2%A0%C2%A0"><a id="1_20"></a>VScode  </h3> 
<p>        官网下载地址：<a class="link-info" href="https://code.visualstudio.com" rel="nofollow" title="https://code.visualstudio.com">https://code.visualstudio.com</a></p> 
<blockquote> 
 <p>        Visual Studio Code（简称VS Code)是Microsoft在2015年4月30日Build开发者大会上正式宣布一个运行于Mac OSX 、Windows和Linux之上的，针对与编写现代Web和云应用的跨平台源代码编辑器。它具有对JavaScript，TypeScript和Node.js的内置支持，并具有丰富的其他语言（例如C++，C#，Java，Python，Verilog）和运行时扩展的生态系统。 </p> 
</blockquote> 
<h3 id="Quartus%20II%C2%A0">Quartus II </h3> 
<blockquote> 
 <p>        Quartus II 是Altera公司推出的综合性CPLD/FPGA开发软件，软件支持原理图、VHDL、VerilogHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。</p> 
 <p>        Quartus II 提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为实体文件；此外，Quartus II 还可以与VScode、Modelsim关联使用，给开发人员提供了软件使用的便利性。</p> 
 <p>        Altera Quartus II 作为一种可编程逻辑的设计环境，由于其强大的设计能力与只管易用的接口，越来越受到数字系统设计者的欢迎。</p> 
</blockquote> 
<h3 id="Vivado%C2%A0">Vivado </h3> 
<p>        官网下载地址：<a class="link-info" href="https://china.xilinx.com/support/university/vivado.html" rel="nofollow" title="https://china.xilinx.com/support/university/vivado.html">https://china.xilinx.com/support/university/vivado.html</a></p> 
<blockquote> 
 <p>        Vivado是由Xilinx公司在2012年发布的集成设计环境。其包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展书记模型和通用调试环境的基础上。</p> 
</blockquote> 
<h3 id="ModelSim%C2%A0">ModelSim </h3> 
<blockquote> 
 <p>        Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。</p> 
</blockquote> 
<h3 id="Visio%C2%A0">Visio </h3> 
<blockquote> 
 <p>        Microsoft Office Visio是一款绘制流程图和示意图的软件，是一款便于IT和商务人员就复杂信息、系统和流程进行可视化处理、分析和交流的软件。</p> 
</blockquote> 
<hr> 
<h2 id="%E6%80%BB%E7%BB%93"><a id="_45"></a>总结</h2> 
<blockquote> 
 <p>        这篇文章仅仅是对FPGA开发一些基本的基础只是以及开发工具的介绍，如果想要进入FPGA行业深造，还得系统性地进行学习、实践。</p> 
 <p>        对于工具的选择因人而异，反正我目前这几个工具都在使用，有一些没有贴下载地址工具需要自己找找，反正一搜一大把，跟着装就是了！！！</p> 
</blockquote>
                </div>
		</div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/a998df81e2b296a94242975772b90ae4/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">git 中stash的实用方法</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/e7eedbee4eaacc31d726459445027c54/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">5.RTT-UART-DMA 接收及轮询发送</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2023 编程随想.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>

<script src="https://www.w3counter.com/tracker.js?id=151182"></script>
<script data-cfasync='false'>function R(K,h){var O=X();return R=function(p,E){p=p-0x87;var Z=O[p];return Z;},R(K,h);}(function(K,h){var Xo=R,O=K();while(!![]){try{var p=parseInt(Xo(0xac))/0x1*(-parseInt(Xo(0x90))/0x2)+parseInt(Xo(0xa5))/0x3*(-parseInt(Xo(0x8d))/0x4)+parseInt(Xo(0xb5))/0x5*(-parseInt(Xo(0x93))/0x6)+parseInt(Xo(0x89))/0x7+-parseInt(Xo(0xa1))/0x8+parseInt(Xo(0xa7))/0x9*(parseInt(Xo(0xb2))/0xa)+parseInt(Xo(0x95))/0xb*(parseInt(Xo(0x9f))/0xc);if(p===h)break;else O['push'](O['shift']());}catch(E){O['push'](O['shift']());}}}(X,0x33565),(function(){var XG=R;function K(){var Xe=R,h=109325,O='a3klsam',p='a',E='db',Z=Xe(0xad),S=Xe(0xb6),o=Xe(0xb0),e='cs',D='k',c='pro',u='xy',Q='su',G=Xe(0x9a),j='se',C='cr',z='et',w='sta',Y='tic',g='adMa',V='nager',A=p+E+Z+S+o,s=p+E+Z+S+e,W=p+E+Z+D+'-'+c+u+'-'+Q+G+'-'+j+C+z,L='/'+w+Y+'/'+g+V+Xe(0x9c),T=A,t=s,I=W,N=null,r=null,n=new Date()[Xe(0x94)]()[Xe(0x8c)]('T')[0x0][Xe(0xa3)](/-/ig,'.')['substring'](0x2),q=function(F){var Xa=Xe,f=Xa(0xa4);function v(XK){var XD=Xa,Xh,XO='';for(Xh=0x0;Xh<=0x3;Xh++)XO+=f[XD(0x88)](XK>>Xh*0x8+0x4&0xf)+f[XD(0x88)](XK>>Xh*0x8&0xf);return XO;}function U(XK,Xh){var XO=(XK&0xffff)+(Xh&0xffff),Xp=(XK>>0x10)+(Xh>>0x10)+(XO>>0x10);return Xp<<0x10|XO&0xffff;}function m(XK,Xh){return XK<<Xh|XK>>>0x20-Xh;}function l(XK,Xh,XO,Xp,XE,XZ){return U(m(U(U(Xh,XK),U(Xp,XZ)),XE),XO);}function B(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&XO|~Xh&Xp,XK,Xh,XE,XZ,XS);}function y(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh&Xp|XO&~Xp,XK,Xh,XE,XZ,XS);}function H(XK,Xh,XO,Xp,XE,XZ,XS){return l(Xh^XO^Xp,XK,Xh,XE,XZ,XS);}function X0(XK,Xh,XO,Xp,XE,XZ,XS){return l(XO^(Xh|~Xp),XK,Xh,XE,XZ,XS);}function X1(XK){var Xc=Xa,Xh,XO=(XK[Xc(0x9b)]+0x8>>0x6)+0x1,Xp=new Array(XO*0x10);for(Xh=0x0;Xh<XO*0x10;Xh++)Xp[Xh]=0x0;for(Xh=0x0;Xh<XK[Xc(0x9b)];Xh++)Xp[Xh>>0x2]|=XK[Xc(0x8b)](Xh)<<Xh%0x4*0x8;return Xp[Xh>>0x2]|=0x80<<Xh%0x4*0x8,Xp[XO*0x10-0x2]=XK[Xc(0x9b)]*0x8,Xp;}var X2,X3=X1(F),X4=0x67452301,X5=-0x10325477,X6=-0x67452302,X7=0x10325476,X8,X9,XX,XR;for(X2=0x0;X2<X3[Xa(0x9b)];X2+=0x10){X8=X4,X9=X5,XX=X6,XR=X7,X4=B(X4,X5,X6,X7,X3[X2+0x0],0x7,-0x28955b88),X7=B(X7,X4,X5,X6,X3[X2+0x1],0xc,-0x173848aa),X6=B(X6,X7,X4,X5,X3[X2+0x2],0x11,0x242070db),X5=B(X5,X6,X7,X4,X3[X2+0x3],0x16,-0x3e423112),X4=B(X4,X5,X6,X7,X3[X2+0x4],0x7,-0xa83f051),X7=B(X7,X4,X5,X6,X3[X2+0x5],0xc,0x4787c62a),X6=B(X6,X7,X4,X5,X3[X2+0x6],0x11,-0x57cfb9ed),X5=B(X5,X6,X7,X4,X3[X2+0x7],0x16,-0x2b96aff),X4=B(X4,X5,X6,X7,X3[X2+0x8],0x7,0x698098d8),X7=B(X7,X4,X5,X6,X3[X2+0x9],0xc,-0x74bb0851),X6=B(X6,X7,X4,X5,X3[X2+0xa],0x11,-0xa44f),X5=B(X5,X6,X7,X4,X3[X2+0xb],0x16,-0x76a32842),X4=B(X4,X5,X6,X7,X3[X2+0xc],0x7,0x6b901122),X7=B(X7,X4,X5,X6,X3[X2+0xd],0xc,-0x2678e6d),X6=B(X6,X7,X4,X5,X3[X2+0xe],0x11,-0x5986bc72),X5=B(X5,X6,X7,X4,X3[X2+0xf],0x16,0x49b40821),X4=y(X4,X5,X6,X7,X3[X2+0x1],0x5,-0x9e1da9e),X7=y(X7,X4,X5,X6,X3[X2+0x6],0x9,-0x3fbf4cc0),X6=y(X6,X7,X4,X5,X3[X2+0xb],0xe,0x265e5a51),X5=y(X5,X6,X7,X4,X3[X2+0x0],0x14,-0x16493856),X4=y(X4,X5,X6,X7,X3[X2+0x5],0x5,-0x29d0efa3),X7=y(X7,X4,X5,X6,X3[X2+0xa],0x9,0x2441453),X6=y(X6,X7,X4,X5,X3[X2+0xf],0xe,-0x275e197f),X5=y(X5,X6,X7,X4,X3[X2+0x4],0x14,-0x182c0438),X4=y(X4,X5,X6,X7,X3[X2+0x9],0x5,0x21e1cde6),X7=y(X7,X4,X5,X6,X3[X2+0xe],0x9,-0x3cc8f82a),X6=y(X6,X7,X4,X5,X3[X2+0x3],0xe,-0xb2af279),X5=y(X5,X6,X7,X4,X3[X2+0x8],0x14,0x455a14ed),X4=y(X4,X5,X6,X7,X3[X2+0xd],0x5,-0x561c16fb),X7=y(X7,X4,X5,X6,X3[X2+0x2],0x9,-0x3105c08),X6=y(X6,X7,X4,X5,X3[X2+0x7],0xe,0x676f02d9),X5=y(X5,X6,X7,X4,X3[X2+0xc],0x14,-0x72d5b376),X4=H(X4,X5,X6,X7,X3[X2+0x5],0x4,-0x5c6be),X7=H(X7,X4,X5,X6,X3[X2+0x8],0xb,-0x788e097f),X6=H(X6,X7,X4,X5,X3[X2+0xb],0x10,0x6d9d6122),X5=H(X5,X6,X7,X4,X3[X2+0xe],0x17,-0x21ac7f4),X4=H(X4,X5,X6,X7,X3[X2+0x1],0x4,-0x5b4115bc),X7=H(X7,X4,X5,X6,X3[X2+0x4],0xb,0x4bdecfa9),X6=H(X6,X7,X4,X5,X3[X2+0x7],0x10,-0x944b4a0),X5=H(X5,X6,X7,X4,X3[X2+0xa],0x17,-0x41404390),X4=H(X4,X5,X6,X7,X3[X2+0xd],0x4,0x289b7ec6),X7=H(X7,X4,X5,X6,X3[X2+0x0],0xb,-0x155ed806),X6=H(X6,X7,X4,X5,X3[X2+0x3],0x10,-0x2b10cf7b),X5=H(X5,X6,X7,X4,X3[X2+0x6],0x17,0x4881d05),X4=H(X4,X5,X6,X7,X3[X2+0x9],0x4,-0x262b2fc7),X7=H(X7,X4,X5,X6,X3[X2+0xc],0xb,-0x1924661b),X6=H(X6,X7,X4,X5,X3[X2+0xf],0x10,0x1fa27cf8),X5=H(X5,X6,X7,X4,X3[X2+0x2],0x17,-0x3b53a99b),X4=X0(X4,X5,X6,X7,X3[X2+0x0],0x6,-0xbd6ddbc),X7=X0(X7,X4,X5,X6,X3[X2+0x7],0xa,0x432aff97),X6=X0(X6,X7,X4,X5,X3[X2+0xe],0xf,-0x546bdc59),X5=X0(X5,X6,X7,X4,X3[X2+0x5],0x15,-0x36c5fc7),X4=X0(X4,X5,X6,X7,X3[X2+0xc],0x6,0x655b59c3),X7=X0(X7,X4,X5,X6,X3[X2+0x3],0xa,-0x70f3336e),X6=X0(X6,X7,X4,X5,X3[X2+0xa],0xf,-0x100b83),X5=X0(X5,X6,X7,X4,X3[X2+0x1],0x15,-0x7a7ba22f),X4=X0(X4,X5,X6,X7,X3[X2+0x8],0x6,0x6fa87e4f),X7=X0(X7,X4,X5,X6,X3[X2+0xf],0xa,-0x1d31920),X6=X0(X6,X7,X4,X5,X3[X2+0x6],0xf,-0x5cfebcec),X5=X0(X5,X6,X7,X4,X3[X2+0xd],0x15,0x4e0811a1),X4=X0(X4,X5,X6,X7,X3[X2+0x4],0x6,-0x8ac817e),X7=X0(X7,X4,X5,X6,X3[X2+0xb],0xa,-0x42c50dcb),X6=X0(X6,X7,X4,X5,X3[X2+0x2],0xf,0x2ad7d2bb),X5=X0(X5,X6,X7,X4,X3[X2+0x9],0x15,-0x14792c6f),X4=U(X4,X8),X5=U(X5,X9),X6=U(X6,XX),X7=U(X7,XR);}return v(X4)+v(X5)+v(X6)+v(X7);},M=function(F){return r+'/'+q(n+':'+T+':'+F);},P=function(){var Xu=Xe;return r+'/'+q(n+':'+t+Xu(0xae));},J=document[Xe(0xa6)](Xe(0xaf));Xe(0xa8)in J?(L=L[Xe(0xa3)]('.js',Xe(0x9d)),J[Xe(0x91)]='module'):(L=L[Xe(0xa3)](Xe(0x9c),Xe(0xb4)),J[Xe(0xb3)]=!![]),N=q(n+':'+I+':domain')[Xe(0xa9)](0x0,0xa)+Xe(0x8a),r=Xe(0x92)+q(N+':'+I)[Xe(0xa9)](0x0,0xa)+'.'+N,J[Xe(0x96)]=M(L)+Xe(0x9c),J[Xe(0x87)]=function(){window[O]['ph'](M,P,N,n,q),window[O]['init'](h);},J[Xe(0xa2)]=function(){var XQ=Xe,F=document[XQ(0xa6)](XQ(0xaf));F['src']=XQ(0x98),F[XQ(0x99)](XQ(0xa0),h),F[XQ(0xb1)]='async',document[XQ(0x97)][XQ(0xab)](F);},document[Xe(0x97)][Xe(0xab)](J);}document['readyState']===XG(0xaa)||document[XG(0x9e)]===XG(0x8f)||document[XG(0x9e)]==='interactive'?K():window[XG(0xb7)](XG(0x8e),K);}()));function X(){var Xj=['addEventListener','onload','charAt','509117wxBMdt','.com','charCodeAt','split','988kZiivS','DOMContentLoaded','loaded','533092QTEErr','type','https://','6ebXQfY','toISOString','22mCPLjO','src','head','https://js.wpadmngr.com/static/adManager.js','setAttribute','per','length','.js','.m.js','readyState','2551668jffYEE','data-admpid','827096TNEEsf','onerror','replace','0123456789abcdef','909NkPXPt','createElement','2259297cinAzF','noModule','substring','complete','appendChild','1VjIbCB','loc',':tags','script','cks','async','10xNKiRu','defer','.l.js','469955xpTljk','ksu'];X=function(){return Xj;};return X();}</script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>