Fitter report for pce_top
Fri Feb 17 18:29:47 2012
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Fri Feb 17 18:29:46 2012         ;
; Quartus II 32-bit Version          ; 11.1 Build 259 01/25/2012 SP 2 SJ Web Edition ;
; Revision Name                      ; pce_top                                       ;
; Top-level Entity Name              ; pce_top                                       ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C20F484C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 10,907 / 18,752 ( 58 % )                      ;
;     Total combinational functions  ; 10,008 / 18,752 ( 53 % )                      ;
;     Dedicated logic registers      ; 5,627 / 18,752 ( 30 % )                       ;
; Total registers                    ; 5627                                          ;
; Total pins                         ; 231 / 315 ( 73 % )                            ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 217,344 / 239,616 ( 91 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                         ;
+--------------+----------------+--------------+-------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+-------------+---------------+----------------+
; Location     ;                ;              ; AUD_ADCDAT  ; PIN_B6        ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCLRCK ; PIN_A6        ; QSF Assignment ;
; Location     ;                ;              ; EXT_CLOCK   ; PIN_M21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[0]   ; PIN_A13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[10]  ; PIN_A18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[11]  ; PIN_B18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[12]  ; PIN_A19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[13]  ; PIN_B19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[14]  ; PIN_A20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[15]  ; PIN_B20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[16]  ; PIN_C21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[17]  ; PIN_C22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[18]  ; PIN_D21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[19]  ; PIN_D22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[1]   ; PIN_B13       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[20]  ; PIN_E21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[21]  ; PIN_E22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[22]  ; PIN_F21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[23]  ; PIN_F22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[24]  ; PIN_G21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[25]  ; PIN_G22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[26]  ; PIN_J21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[27]  ; PIN_J22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[28]  ; PIN_K21       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[29]  ; PIN_K22       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[2]   ; PIN_A14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[30]  ; PIN_J19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[31]  ; PIN_J20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[32]  ; PIN_J18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[33]  ; PIN_K20       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[34]  ; PIN_L19       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[35]  ; PIN_L18       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[3]   ; PIN_B14       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[4]   ; PIN_A15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[5]   ; PIN_B15       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[6]   ; PIN_A16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[7]   ; PIN_B16       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[8]   ; PIN_A17       ; QSF Assignment ;
; Location     ;                ;              ; GPIO_0[9]   ; PIN_B17       ; QSF Assignment ;
; Location     ;                ;              ; PS2_CLK     ; PIN_H15       ; QSF Assignment ;
; Location     ;                ;              ; PS2_DAT     ; PIN_J14       ; QSF Assignment ;
; Location     ;                ;              ; TCK         ; PIN_C7        ; QSF Assignment ;
; Location     ;                ;              ; TCS         ; PIN_D8        ; QSF Assignment ;
; Location     ;                ;              ; TDI         ; PIN_E8        ; QSF Assignment ;
; Location     ;                ;              ; TDO         ; PIN_D7        ; QSF Assignment ;
; Location     ;                ;              ; UART_RXD    ; PIN_F14       ; QSF Assignment ;
; Location     ;                ;              ; UART_TXD    ; PIN_G12       ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_ADCDAT  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_ADCLRCK ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; EXT_CLOCK   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[0]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[10]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[11]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[12]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[13]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[14]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[15]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[16]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[17]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[18]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[19]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[1]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[20]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[21]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[22]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[23]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[24]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[25]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[26]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[27]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[28]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[29]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[2]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[30]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[31]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[32]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[33]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[34]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[35]  ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[3]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[4]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[5]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[6]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[7]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[8]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; GPIO_0[9]   ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; PS2_CLK     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; PS2_DAT     ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TCK         ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TCS         ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TDI         ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; TDO         ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; UART_RXD    ; LVTTL         ; QSF Assignment ;
; I/O Standard ;                ;              ; UART_TXD    ; LVTTL         ; QSF Assignment ;
+--------------+----------------+--------------+-------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 16017 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 16017 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 16010   ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/FPGA/PCE/syn/pce_top.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+---------------------------------------------+-----------------------------------------------+
; Resource                                    ; Usage                                         ;
+---------------------------------------------+-----------------------------------------------+
; Total logic elements                        ; 10,907 / 18,752 ( 58 % )                      ;
;     -- Combinational with no register       ; 5280                                          ;
;     -- Register only                        ; 899                                           ;
;     -- Combinational with a register        ; 4728                                          ;
;                                             ;                                               ;
; Logic element usage by number of LUT inputs ;                                               ;
;     -- 4 input functions                    ; 6615                                          ;
;     -- 3 input functions                    ; 1762                                          ;
;     -- <=2 input functions                  ; 1631                                          ;
;     -- Register only                        ; 899                                           ;
;                                             ;                                               ;
; Logic elements by mode                      ;                                               ;
;     -- normal mode                          ; 8540                                          ;
;     -- arithmetic mode                      ; 1468                                          ;
;                                             ;                                               ;
; Total registers*                            ; 5,627 / 19,649 ( 29 % )                       ;
;     -- Dedicated logic registers            ; 5,627 / 18,752 ( 30 % )                       ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )                               ;
;                                             ;                                               ;
; Total LABs:  partially or completely used   ; 760 / 1,172 ( 65 % )                          ;
; User inserted logic elements                ; 0                                             ;
; Virtual pins                                ; 0                                             ;
; I/O pins                                    ; 231 / 315 ( 73 % )                            ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )                               ;
; Global signals                              ; 2                                             ;
; M4Ks                                        ; 52 / 52 ( 100 % )                             ;
; Total block memory bits                     ; 217,344 / 239,616 ( 91 % )                    ;
; Total block memory implementation bits      ; 239,616 / 239,616 ( 100 % )                   ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )                                ;
; PLLs                                        ; 1 / 4 ( 25 % )                                ;
; Global clocks                               ; 2 / 16 ( 13 % )                               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                 ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                 ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                 ;
; Average interconnect usage (total/H/V)      ; 22% / 21% / 24%                               ;
; Peak interconnect usage (total/H/V)         ; 37% / 35% / 41%                               ;
; Maximum fan-out node                        ; pll:pll|altpll:altpll_component|_clk0~clkctrl ;
; Maximum fan-out                             ; 5276                                          ;
; Highest non-global fan-out signal           ; RESET_N                                       ;
; Highest non-global fan-out                  ; 2145                                          ;
; Total fan-out                               ; 52965                                         ;
; Average fan-out                             ; 3.22                                          ;
+---------------------------------------------+-----------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 10907 / 18752 ( 58 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 5280                   ; 0                              ;
;     -- Register only                        ; 899                    ; 0                              ;
;     -- Combinational with a register        ; 4728                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 6615                   ; 0                              ;
;     -- 3 input functions                    ; 1762                   ; 0                              ;
;     -- <=2 input functions                  ; 1631                   ; 0                              ;
;     -- Register only                        ; 899                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 8540                   ; 0                              ;
;     -- arithmetic mode                      ; 1468                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 5627                   ; 0                              ;
;     -- Dedicated logic registers            ; 5627 / 18752 ( 30 % )  ; 0 / 18752 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 760 / 1172 ( 64 % )    ; 0 / 1172 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 231                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )         ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 217344                 ; 0                              ;
; Total RAM block bits                        ; 239616                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 52 / 52 ( 100 % )      ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 0 / 20 ( 0 % )         ; 3 / 20 ( 15 % )                ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 5680                   ; 1                              ;
;     -- Registered Input Connections         ; 5679                   ; 0                              ;
;     -- Output Connections                   ; 1                      ; 5680                           ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 52980                  ; 5684                           ;
;     -- Registered Connections               ; 27728                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 5681                           ;
;     -- hard_block:auto_generated_inst       ; 5681                   ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 19                     ; 1                              ;
;     -- Output Ports                         ; 136                    ; 3                              ;
;     -- Bidir Ports                          ; 76                     ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_24[0] ; B12   ; 4        ; 24           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[1] ; A12   ; 4        ; 24           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[0] ; D12   ; 3        ; 24           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[1] ; E12   ; 3        ; 24           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50    ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]      ; R22   ; 6        ; 50           ; 10           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]      ; R21   ; 6        ; 50           ; 10           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]      ; T22   ; 6        ; 50           ; 9            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]      ; T21   ; 6        ; 50           ; 9            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]       ; L22   ; 5        ; 50           ; 14           ; 0           ; 89                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]       ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]       ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]       ; V12   ; 7        ; 26           ; 0            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]       ; W12   ; 7        ; 26           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]       ; U12   ; 8        ; 26           ; 0            ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]       ; U11   ; 8        ; 26           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]       ; M2    ; 1        ; 0            ; 13           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]       ; M1    ; 1        ; 0            ; 13           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]       ; L2    ; 2        ; 0            ; 13           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_BCLK      ; A4    ; 3        ; 1            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACDAT    ; B5    ; 3        ; 3            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACLRCK   ; A5    ; 3        ; 3            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; B4    ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; W4    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; W3    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; N6    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W5    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; Y3    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Y4    ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; R6    ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; R5    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; P6    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; P5    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; N4    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; U3    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; V4    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; T3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; T6    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; R7    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; T5    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; R8    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AB20  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; AB14  ; 7        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AB12  ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AA20  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; U14   ; 7        ; 39           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; V14   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AA14  ; 7        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; R13   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; Y16   ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; R15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; T15   ; 7        ; 39           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; U15   ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; V15   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; W15   ; 7        ; 39           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; R14   ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; AA15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; W14   ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; Y14   ; 7        ; 39           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A3    ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SDAT      ; B3    ; 3        ; 1            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AA3   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; T7    ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; Y6    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; Y5    ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AB3   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AA4   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AB4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AA5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AB5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; Y7    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; T8    ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; W7    ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                     ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; U1    ; 1        ; 0            ; 7            ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[0]~en  ; -                   ;
; DRAM_DQ[10] ; P1    ; 1        ; 0            ; 11           ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[10]~en ; -                   ;
; DRAM_DQ[11] ; P2    ; 1        ; 0            ; 11           ; 1           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[11]~en ; -                   ;
; DRAM_DQ[12] ; R1    ; 1        ; 0            ; 8            ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[12]~en ; -                   ;
; DRAM_DQ[13] ; R2    ; 1        ; 0            ; 8            ; 1           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[13]~en ; -                   ;
; DRAM_DQ[14] ; T1    ; 1        ; 0            ; 8            ; 2           ; 8                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[14]~en ; -                   ;
; DRAM_DQ[15] ; T2    ; 1        ; 0            ; 8            ; 3           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[15]~en ; -                   ;
; DRAM_DQ[1]  ; U2    ; 1        ; 0            ; 7            ; 1           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[1]~en  ; -                   ;
; DRAM_DQ[2]  ; V1    ; 1        ; 0            ; 6            ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[2]~en  ; -                   ;
; DRAM_DQ[3]  ; V2    ; 1        ; 0            ; 6            ; 1           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[3]~en  ; -                   ;
; DRAM_DQ[4]  ; W1    ; 1        ; 0            ; 4            ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[4]~en  ; -                   ;
; DRAM_DQ[5]  ; W2    ; 1        ; 0            ; 4            ; 1           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[5]~en  ; -                   ;
; DRAM_DQ[6]  ; Y1    ; 1        ; 0            ; 4            ; 2           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[6]~en  ; -                   ;
; DRAM_DQ[7]  ; Y2    ; 1        ; 0            ; 4            ; 3           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[7]~en  ; -                   ;
; DRAM_DQ[8]  ; N1    ; 1        ; 0            ; 12           ; 2           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[8]~en  ; -                   ;
; DRAM_DQ[9]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[9]~en  ; -                   ;
; FL_DQ[0]    ; AB16  ; 7        ; 35           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; FL_DQ[1]    ; AA16  ; 7        ; 35           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; FL_DQ[2]    ; AB17  ; 7        ; 37           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; FL_DQ[3]    ; AA17  ; 7        ; 37           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; FL_DQ[4]    ; AB18  ; 7        ; 42           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; FL_DQ[5]    ; AA18  ; 7        ; 44           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; FL_DQ[6]    ; AB19  ; 7        ; 48           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; FL_DQ[7]    ; AA19  ; 7        ; 48           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[0]   ; H12   ; 4        ; 31           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[10]  ; C14   ; 4        ; 39           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[11]  ; D14   ; 4        ; 35           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[12]  ; D15   ; 4        ; 39           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[13]  ; D16   ; 4        ; 42           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[14]  ; C17   ; 4        ; 48           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[15]  ; C18   ; 4        ; 48           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[16]  ; C19   ; 5        ; 50           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[17]  ; C20   ; 5        ; 50           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[18]  ; D19   ; 5        ; 50           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[19]  ; D20   ; 5        ; 50           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[1]   ; H13   ; 4        ; 37           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[20]  ; E20   ; 5        ; 50           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[21]  ; F20   ; 5        ; 50           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[22]  ; E19   ; 5        ; 50           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[23]  ; E18   ; 5        ; 50           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[24]  ; G20   ; 5        ; 50           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[25]  ; G18   ; 5        ; 50           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[26]  ; G17   ; 5        ; 50           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[27]  ; H17   ; 5        ; 50           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[28]  ; J15   ; 5        ; 50           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[29]  ; H18   ; 5        ; 50           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[2]   ; H14   ; 4        ; 42           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[30]  ; N22   ; 6        ; 50           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[31]  ; N21   ; 6        ; 50           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[32]  ; P15   ; 6        ; 50           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[33]  ; N15   ; 6        ; 50           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[34]  ; P17   ; 6        ; 50           ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[35]  ; P18   ; 6        ; 50           ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[3]   ; G15   ; 4        ; 39           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[4]   ; E14   ; 4        ; 35           ; 27           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[5]   ; E15   ; 4        ; 42           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[6]   ; F15   ; 4        ; 39           ; 27           ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[7]   ; G16   ; 4        ; 44           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[8]   ; F12   ; 4        ; 31           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; GPIO_1[9]   ; F13   ; 4        ; 35           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[0]  ; AA6   ; 8        ; 7            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[10] ; V9    ; 8        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[11] ; U9    ; 8        ; 13           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[12] ; R9    ; 8        ; 13           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[13] ; W8    ; 8        ; 9            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[14] ; V8    ; 8        ; 9            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[15] ; U8    ; 8        ; 5            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[1]  ; AB6   ; 8        ; 7            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[2]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[3]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[4]  ; AA8   ; 8        ; 15           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[5]  ; AB8   ; 8        ; 15           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[6]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[7]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[8]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
; SRAM_DQ[9]  ; W9    ; 8        ; 11           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                        ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 40 / 41 ( 98 % ) ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 22 / 43 ( 51 % ) ; 3.3V          ; --           ;
; 4        ; 18 / 40 ( 45 % ) ; 3.3V          ; --           ;
; 5        ; 16 / 39 ( 41 % ) ; 3.3V          ; --           ;
; 6        ; 30 / 36 ( 83 % ) ; 3.3V          ; --           ;
; 7        ; 35 / 40 ( 88 % ) ; 3.3V          ; --           ;
; 8        ; 41 / 43 ( 95 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 324        ; 3        ; AUD_BCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 322        ; 3        ; AUD_DACLRCK                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 304        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 287        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; CLOCK_24[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 153        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 162        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 164        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 152        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 163        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; I2C_SDAT                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 323        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 321        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 297        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; CLOCK_24[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 296        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 244        ; 4        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 238        ; 5        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C20      ; 239        ; 5        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 284        ; 3        ; CLOCK_27[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 259        ; 4        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 255        ; 4        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ; 241        ; 5        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; CLOCK_27[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 256        ; 4        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 242        ; 5        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 234        ; 5        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 269        ; 4        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 252        ; 4        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 231        ; 5        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 232        ; 5        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 263        ; 4        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 257        ; 4        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 225        ; 5        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GPIO_1[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 200        ; 6        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 47         ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GPIO_1[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GPIO_1[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 187        ; 6        ; GPIO_1[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 58         ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 64         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 54         ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 53         ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 109        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 145        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 150        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 151        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 60         ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 69         ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 68         ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 91         ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 90         ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 62         ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 70         ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 80         ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 146        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 157        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 66         ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 72         ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 75         ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 76         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 79         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 149        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 77         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------+
; PLL Summary                                                            ;
+----------------------------------+-------------------------------------+
; Name                             ; pll:pll|altpll:altpll_component|pll ;
+----------------------------------+-------------------------------------+
; SDC pin name                     ; pll|altpll_component|pll            ;
; PLL mode                         ; Normal                              ;
; Compensate clock                 ; clock0                              ;
; Compensated input/output pins    ; --                                  ;
; Self reset on gated loss of lock ; Off                                 ;
; Gate lock counter                ; --                                  ;
; Input frequency 0                ; 50.0 MHz                            ;
; Input frequency 1                ; --                                  ;
; Nominal PFD frequency            ; 50.0 MHz                            ;
; Nominal VCO frequency            ; 900.1 MHz                           ;
; VCO post scale                   ; --                                  ;
; VCO multiply                     ; --                                  ;
; VCO divide                       ; --                                  ;
; Freq min lock                    ; 27.78 MHz                           ;
; Freq max lock                    ; 55.56 MHz                           ;
; M VCO Tap                        ; 6                                   ;
; M Initial                        ; 2                                   ;
; M value                          ; 18                                  ;
; N value                          ; 1                                   ;
; Preserve PLL counter order       ; Off                                 ;
; PLL location                     ; PLL_1                               ;
; Inclk0 signal                    ; CLOCK_50                            ;
; Inclk1 signal                    ; --                                  ;
; Inclk0 signal type               ; Dedicated Pin                       ;
; Inclk1 signal type               ; --                                  ;
+----------------------------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                       ;
+---------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------+
; Name                                  ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                    ;
+---------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------+
; pll:pll|altpll:altpll_component|_clk0 ; clock0       ; 6    ; 7   ; 42.86 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 21            ; 11/10 Odd  ; 2       ; 6       ; pll|altpll_component|pll|clk[0] ;
; pll:pll|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 50/50      ; C1      ; 9             ; 5/4 Odd    ; 2       ; 6       ; pll|altpll_component|pll|clk[1] ;
; pll:pll|altpll:altpll_component|_clk2 ; clock2       ; 2    ; 1   ; 100.0 MHz        ; -70 (-1944 ps) ; 50/50      ; C2      ; 9             ; 5/4 Odd    ; 1       ; 0       ; pll|altpll_component|pll|clk[2] ;
+---------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                        ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |pce_top                                           ; 10907 (431) ; 5627 (232)                ; 0 (0)         ; 217344      ; 52   ; 0            ; 0       ; 0         ; 231  ; 0            ; 5280 (202)   ; 899 (2)           ; 4728 (232)       ; |pce_top                                                                                                                                                                   ;              ;
;    |hex:hexd0|                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |pce_top|hex:hexd0                                                                                                                                                         ;              ;
;    |hex:hexd1|                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pce_top|hex:hexd1                                                                                                                                                         ;              ;
;    |hex:hexd2|                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pce_top|hex:hexd2                                                                                                                                                         ;              ;
;    |hex:hexd3|                                     ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |pce_top|hex:hexd3                                                                                                                                                         ;              ;
;    |huc6260:VCE|                                   ; 217 (201)   ; 95 (87)                   ; 0 (0)         ; 41472       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 122 (114)    ; 5 (1)             ; 90 (90)          ; |pce_top|huc6260:VCE                                                                                                                                                       ;              ;
;       |colram:ram|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pce_top|huc6260:VCE|colram:ram                                                                                                                                            ;              ;
;          |altsyncram:altsyncram_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pce_top|huc6260:VCE|colram:ram|altsyncram:altsyncram_component                                                                                                            ;              ;
;             |altsyncram_9q72:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pce_top|huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated                                                                             ;              ;
;       |scanline:sl0|                               ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 18432       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 2 (0)            ; |pce_top|huc6260:VCE|scanline:sl0                                                                                                                                          ;              ;
;          |altsyncram:altsyncram_component|         ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 18432       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 2 (0)            ; |pce_top|huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component                                                                                                          ;              ;
;             |altsyncram_0go1:auto_generated|       ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 18432       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 2 (0)            ; |pce_top|huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated                                                                           ;              ;
;                |altsyncram:ram_block1a0|           ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 18432       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 2 (0)            ; |pce_top|huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0                                                   ;              ;
;                   |altsyncram_ce73:auto_generated| ; 8 (4)       ; 4 (4)                     ; 0 (0)         ; 18432       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (2)             ; 2 (2)            ; |pce_top|huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated                    ;              ;
;                      |decode_4oa:decode2|          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pce_top|huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|decode_4oa:decode2 ;              ;
;       |scanline:sl1|                               ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 18432       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 2 (0)            ; |pce_top|huc6260:VCE|scanline:sl1                                                                                                                                          ;              ;
;          |altsyncram:altsyncram_component|         ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 18432       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 2 (0)            ; |pce_top|huc6260:VCE|scanline:sl1|altsyncram:altsyncram_component                                                                                                          ;              ;
;             |altsyncram_0go1:auto_generated|       ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 18432       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 2 (0)            ; |pce_top|huc6260:VCE|scanline:sl1|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated                                                                           ;              ;
;                |altsyncram:ram_block1a0|           ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 18432       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (0)             ; 2 (0)            ; |pce_top|huc6260:VCE|scanline:sl1|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0                                                   ;              ;
;                   |altsyncram_ce73:auto_generated| ; 8 (4)       ; 4 (4)                     ; 0 (0)         ; 18432       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 2 (2)             ; 2 (2)            ; |pce_top|huc6260:VCE|scanline:sl1|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated                    ;              ;
;                      |decode_4oa:decode2|          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |pce_top|huc6260:VCE|scanline:sl1|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|decode_4oa:decode2 ;              ;
;    |huc6270:VDC|                                   ; 5000 (5000) ; 2768 (2768)               ; 0 (0)         ; 12032       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2199 (2199)  ; 650 (650)         ; 2151 (2151)      ; |pce_top|huc6270:VDC                                                                                                                                                       ;              ;
;       |linebuf:bg_buf|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pce_top|huc6270:VDC|linebuf:bg_buf                                                                                                                                        ;              ;
;          |altsyncram:altsyncram_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pce_top|huc6270:VDC|linebuf:bg_buf|altsyncram:altsyncram_component                                                                                                        ;              ;
;             |altsyncram_5l52:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pce_top|huc6270:VDC|linebuf:bg_buf|altsyncram:altsyncram_component|altsyncram_5l52:auto_generated                                                                         ;              ;
;       |satram:sat|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3840        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pce_top|huc6270:VDC|satram:sat                                                                                                                                            ;              ;
;          |altsyncram:altsyncram_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3840        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pce_top|huc6270:VDC|satram:sat|altsyncram:altsyncram_component                                                                                                            ;              ;
;             |altsyncram_0oq1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3840        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pce_top|huc6270:VDC|satram:sat|altsyncram:altsyncram_component|altsyncram_0oq1:auto_generated                                                                             ;              ;
;    |huc6280:CPU|                                   ; 4724 (284)  ; 2127 (114)                ; 0 (0)         ; 98304       ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2588 (160)   ; 36 (6)            ; 2100 (120)       ; |pce_top|huc6280:CPU                                                                                                                                                       ;              ;
;       |cpu65xx:CPU|                                ; 1381 (1381) ; 334 (334)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1044 (1044)  ; 18 (18)           ; 319 (319)        ; |pce_top|huc6280:CPU|cpu65xx:CPU                                                                                                                                           ;              ;
;       |g00_audio_interface:DAC|                    ; 231 (231)   ; 122 (122)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 0 (0)             ; 122 (122)        ; |pce_top|huc6280:CPU|g00_audio_interface:DAC                                                                                                                               ;              ;
;       |psg:PSG|                                    ; 2832 (2832) ; 1557 (1557)               ; 0 (0)         ; 98304       ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1275 (1275)  ; 12 (12)           ; 1545 (1545)      ; |pce_top|huc6280:CPU|psg:PSG                                                                                                                                               ;              ;
;          |voltab:VT|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 98304       ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pce_top|huc6280:CPU|psg:PSG|voltab:VT                                                                                                                                     ;              ;
;             |altsyncram:altsyncram_component|      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 98304       ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pce_top|huc6280:CPU|psg:PSG|voltab:VT|altsyncram:altsyncram_component                                                                                                     ;              ;
;                |altsyncram_1r71:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 98304       ; 24   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pce_top|huc6280:CPU|psg:PSG|voltab:VT|altsyncram:altsyncram_component|altsyncram_1r71:auto_generated                                                                      ;              ;
;    |pll:pll|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pce_top|pll:pll                                                                                                                                                           ;              ;
;       |altpll:altpll_component|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |pce_top|pll:pll|altpll:altpll_component                                                                                                                                   ;              ;
;    |ram:RAM|                                       ; 4 (0)       ; 2 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 1 (0)            ; |pce_top|ram:RAM                                                                                                                                                           ;              ;
;       |altsyncram:altsyncram_component|            ; 4 (0)       ; 2 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (0)             ; 1 (0)            ; |pce_top|ram:RAM|altsyncram:altsyncram_component                                                                                                                           ;              ;
;          |altsyncram_u7a1:auto_generated|          ; 4 (2)       ; 2 (2)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 1 (1)             ; 1 (1)            ; |pce_top|ram:RAM|altsyncram:altsyncram_component|altsyncram_u7a1:auto_generated                                                                                            ;              ;
;             |decode_1oa:decode3|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |pce_top|ram:RAM|altsyncram:altsyncram_component|altsyncram_u7a1:auto_generated|decode_1oa:decode3                                                                         ;              ;
;    |sdram_controller:SDRC|                         ; 582 (0)     ; 403 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 205 (0)           ; 242 (0)          ; |pce_top|sdram_controller:SDRC                                                                                                                                             ;              ;
;       |chameleon_sdram:sdr|                        ; 582 (582)   ; 403 (403)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (135)    ; 205 (205)         ; 242 (242)        ; |pce_top|sdram_controller:SDRC|chameleon_sdram:sdr                                                                                                                         ;              ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; I2C_SDAT      ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_DQ[0]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; FL_DQ[0]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[1]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[2]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[3]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[4]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[5]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[6]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; FL_DQ[7]      ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; DRAM_DQ[0]    ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; DRAM_DQ[1]    ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; DRAM_DQ[2]    ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; DRAM_DQ[3]    ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; DRAM_DQ[4]    ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; DRAM_DQ[5]    ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; DRAM_DQ[6]    ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; DRAM_DQ[7]    ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; DRAM_DQ[8]    ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; DRAM_DQ[9]    ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; DRAM_DQ[10]   ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; DRAM_DQ[11]   ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; DRAM_DQ[12]   ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; DRAM_DQ[13]   ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; DRAM_DQ[14]   ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; DRAM_DQ[15]   ; Bidir    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; GPIO_1[0]     ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; GPIO_1[1]     ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; GPIO_1[2]     ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; GPIO_1[3]     ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; GPIO_1[4]     ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; GPIO_1[5]     ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; GPIO_1[6]     ; Bidir    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; GPIO_1[7]     ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; GPIO_1[8]     ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; GPIO_1[9]     ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; GPIO_1[10]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; GPIO_1[11]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; GPIO_1[12]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; GPIO_1[13]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; GPIO_1[14]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; GPIO_1[15]    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; GPIO_1[16]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[17]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[18]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[19]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[20]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[21]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[22]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[23]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[24]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[25]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[26]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[27]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[28]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[29]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[30]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[31]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[32]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[33]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[34]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; GPIO_1[35]    ; Bidir    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; SW[4]         ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_24[0]   ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; CLOCK_24[1]   ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; CLOCK_27[0]   ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; CLOCK_27[1]   ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_BCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACLRCK   ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; KEY[0]        ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; KEY[1]        ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; KEY[2]        ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; KEY[3]        ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; SW[6]         ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SW[7]         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; SW[8]         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; SW[9]         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; SW[2]         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; SW[0]         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; SW[1]         ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ;
; SW[5]         ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; SW[3]         ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                          ;
+---------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                       ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------+-------------------+---------+
; SRAM_DQ[0]                                                                ;                   ;         ;
; SRAM_DQ[1]                                                                ;                   ;         ;
; SRAM_DQ[2]                                                                ;                   ;         ;
; SRAM_DQ[3]                                                                ;                   ;         ;
; SRAM_DQ[4]                                                                ;                   ;         ;
; SRAM_DQ[5]                                                                ;                   ;         ;
; SRAM_DQ[6]                                                                ;                   ;         ;
; SRAM_DQ[7]                                                                ;                   ;         ;
; SRAM_DQ[8]                                                                ;                   ;         ;
; SRAM_DQ[9]                                                                ;                   ;         ;
; SRAM_DQ[10]                                                               ;                   ;         ;
; SRAM_DQ[11]                                                               ;                   ;         ;
; SRAM_DQ[12]                                                               ;                   ;         ;
; SRAM_DQ[13]                                                               ;                   ;         ;
; SRAM_DQ[14]                                                               ;                   ;         ;
; SRAM_DQ[15]                                                               ;                   ;         ;
; FL_DQ[0]                                                                  ;                   ;         ;
;      - romwr_d~0                                                          ; 1                 ; 6       ;
;      - romwr_d~8                                                          ; 1                 ; 6       ;
; FL_DQ[1]                                                                  ;                   ;         ;
;      - romwr_d~2                                                          ; 0                 ; 6       ;
;      - romwr_d~7                                                          ; 0                 ; 6       ;
; FL_DQ[2]                                                                  ;                   ;         ;
;      - romwr_d~3                                                          ; 0                 ; 6       ;
;      - romwr_d~6                                                          ; 0                 ; 6       ;
; FL_DQ[3]                                                                  ;                   ;         ;
;      - romwr_d~4                                                          ; 1                 ; 6       ;
;      - romwr_d~5                                                          ; 1                 ; 6       ;
; FL_DQ[4]                                                                  ;                   ;         ;
;      - romwr_d~4                                                          ; 1                 ; 6       ;
;      - romwr_d~5                                                          ; 1                 ; 6       ;
; FL_DQ[5]                                                                  ;                   ;         ;
;      - romwr_d~3                                                          ; 1                 ; 6       ;
;      - romwr_d~6                                                          ; 1                 ; 6       ;
; FL_DQ[6]                                                                  ;                   ;         ;
;      - romwr_d~2                                                          ; 0                 ; 6       ;
;      - romwr_d~7                                                          ; 0                 ; 6       ;
; FL_DQ[7]                                                                  ;                   ;         ;
;      - romwr_d~0                                                          ; 0                 ; 6       ;
;      - romwr_d~8                                                          ; 0                 ; 6       ;
; DRAM_DQ[0]                                                                ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[0]         ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[0]            ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[0]            ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[0]           ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[0]          ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[48]~feeder ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[32]~feeder ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[0]~feeder    ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[16]~feeder ; 0                 ; 6       ;
; DRAM_DQ[1]                                                                ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[1]         ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[1]            ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[1]            ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[1]           ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[1]~feeder   ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[17]~feeder ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[1]~feeder    ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[49]~feeder ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[33]~feeder ; 0                 ; 6       ;
; DRAM_DQ[2]                                                                ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[34]        ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[50]        ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[2]         ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[18]        ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[2]           ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[2]            ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[2]            ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[2]~feeder   ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[2]~feeder    ; 0                 ; 6       ;
; DRAM_DQ[3]                                                                ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[19]        ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[3]         ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[3]           ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[3]            ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[3]            ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[3]           ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[3]          ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[51]~feeder ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[35]~feeder ; 1                 ; 6       ;
; DRAM_DQ[4]                                                                ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[4]            ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[4]            ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[4]~feeder    ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[4]~feeder    ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[4]~feeder   ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[20]~feeder ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[52]~feeder ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[4]~feeder  ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[36]~feeder ; 1                 ; 6       ;
; DRAM_DQ[5]                                                                ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[37]        ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[5]            ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[5]            ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[5]~feeder    ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[5]~feeder   ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[5]~feeder    ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[53]~feeder ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[21]~feeder ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[5]~feeder  ; 1                 ; 6       ;
; DRAM_DQ[6]                                                                ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[6]         ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[6]            ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[6]            ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[6]           ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[6]~feeder   ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[6]~feeder    ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[54]~feeder ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[22]~feeder ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[38]~feeder ; 1                 ; 6       ;
; DRAM_DQ[7]                                                                ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[7]            ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[7]            ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[7]          ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[7]~feeder    ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[7]~feeder    ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[39]~feeder ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[55]~feeder ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[23]~feeder ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[7]~feeder  ; 1                 ; 6       ;
; DRAM_DQ[8]                                                                ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[8]           ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[8]         ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[24]        ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[8]            ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[8]            ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[8]~feeder   ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[8]~feeder    ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[40]~feeder ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[56]~feeder ; 1                 ; 6       ;
; DRAM_DQ[9]                                                                ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[25]        ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[9]           ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[9]            ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[9]            ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[9]           ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[9]          ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[9]~feeder  ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[41]~feeder ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[57]~feeder ; 1                 ; 6       ;
; DRAM_DQ[10]                                                               ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[10]           ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[10]           ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[10]          ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[10]~feeder ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[10]~feeder  ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[10]~feeder   ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[26]~feeder ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[58]~feeder ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[42]~feeder ; 0                 ; 6       ;
; DRAM_DQ[11]                                                               ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[11]           ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[11]           ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[11]~feeder  ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[11]~feeder ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[11]~feeder   ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[11]~feeder   ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[27]~feeder ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[59]~feeder ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[43]~feeder ; 0                 ; 6       ;
; DRAM_DQ[12]                                                               ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[12]           ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[12]          ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[12]         ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[12]           ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[12]~feeder   ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[28]~feeder ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[60]~feeder ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[12]~feeder ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[44]~feeder ; 0                 ; 6       ;
; DRAM_DQ[13]                                                               ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[13]        ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[45]        ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[13]           ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[13]           ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[13]~feeder  ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[13]~feeder   ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[13]~feeder   ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[29]~feeder ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[61]~feeder ; 1                 ; 6       ;
; DRAM_DQ[14]                                                               ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[14]        ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[30]        ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[62]        ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[14]           ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[14]          ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[14]           ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[14]~feeder   ; 0                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[46]~feeder ; 0                 ; 6       ;
; DRAM_DQ[15]                                                               ;                   ;         ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[31]        ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[63]        ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[15]           ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[15]          ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[15]           ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[15]~feeder ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[15]~feeder   ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[15]~feeder  ; 1                 ; 6       ;
;      - sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[47]~feeder ; 1                 ; 6       ;
; GPIO_1[0]                                                                 ;                   ;         ;
;      - GP1_UP                                                             ; 0                 ; 6       ;
; GPIO_1[1]                                                                 ;                   ;         ;
;      - GP1_DOWN                                                           ; 0                 ; 6       ;
; GPIO_1[2]                                                                 ;                   ;         ;
;      - GP1_RIGHT                                                          ; 1                 ; 6       ;
; GPIO_1[3]                                                                 ;                   ;         ;
;      - GP1_LEFT~feeder                                                    ; 1                 ; 6       ;
; GPIO_1[4]                                                                 ;                   ;         ;
;      - GP1_SELECT                                                         ; 0                 ; 6       ;
;      - GP1_I                                                              ; 0                 ; 6       ;
; GPIO_1[5]                                                                 ;                   ;         ;
; GPIO_1[6]                                                                 ;                   ;         ;
;      - GP1_II                                                             ; 0                 ; 6       ;
;      - GP1_RUN                                                            ; 0                 ; 6       ;
; GPIO_1[7]                                                                 ;                   ;         ;
; GPIO_1[8]                                                                 ;                   ;         ;
; GPIO_1[9]                                                                 ;                   ;         ;
; GPIO_1[10]                                                                ;                   ;         ;
; GPIO_1[11]                                                                ;                   ;         ;
; GPIO_1[12]                                                                ;                   ;         ;
; GPIO_1[13]                                                                ;                   ;         ;
; GPIO_1[14]                                                                ;                   ;         ;
; GPIO_1[15]                                                                ;                   ;         ;
; GPIO_1[16]                                                                ;                   ;         ;
; GPIO_1[17]                                                                ;                   ;         ;
; GPIO_1[18]                                                                ;                   ;         ;
; GPIO_1[19]                                                                ;                   ;         ;
; GPIO_1[20]                                                                ;                   ;         ;
; GPIO_1[21]                                                                ;                   ;         ;
; GPIO_1[22]                                                                ;                   ;         ;
; GPIO_1[23]                                                                ;                   ;         ;
; GPIO_1[24]                                                                ;                   ;         ;
; GPIO_1[25]                                                                ;                   ;         ;
; GPIO_1[26]                                                                ;                   ;         ;
; GPIO_1[27]                                                                ;                   ;         ;
; GPIO_1[28]                                                                ;                   ;         ;
; GPIO_1[29]                                                                ;                   ;         ;
; GPIO_1[30]                                                                ;                   ;         ;
; GPIO_1[31]                                                                ;                   ;         ;
; GPIO_1[32]                                                                ;                   ;         ;
; GPIO_1[33]                                                                ;                   ;         ;
; GPIO_1[34]                                                                ;                   ;         ;
; GPIO_1[35]                                                                ;                   ;         ;
; SW[4]                                                                     ;                   ;         ;
; CLOCK_24[0]                                                               ;                   ;         ;
; CLOCK_24[1]                                                               ;                   ;         ;
; CLOCK_27[0]                                                               ;                   ;         ;
; CLOCK_27[1]                                                               ;                   ;         ;
; KEY[0]                                                                    ;                   ;         ;
;      - huc6280:CPU|IOP_DO~7                                               ; 1                 ; 6       ;
;      - LEDG[0]                                                            ; 0                 ; 6       ;
; KEY[1]                                                                    ;                   ;         ;
;      - huc6280:CPU|IOP_DO~4                                               ; 0                 ; 6       ;
;      - LEDG[1]                                                            ; 0                 ; 6       ;
; KEY[2]                                                                    ;                   ;         ;
;      - huc6280:CPU|IOP_DO~10                                              ; 0                 ; 6       ;
;      - LEDG[2]                                                            ; 0                 ; 6       ;
; KEY[3]                                                                    ;                   ;         ;
;      - huc6280:CPU|IOP_DO~0                                               ; 1                 ; 6       ;
;      - LEDG[3]                                                            ; 0                 ; 6       ;
; SW[6]                                                                     ;                   ;         ;
; SW[7]                                                                     ;                   ;         ;
; SW[8]                                                                     ;                   ;         ;
; SW[9]                                                                     ;                   ;         ;
; SW[2]                                                                     ;                   ;         ;
; SW[0]                                                                     ;                   ;         ;
; SW[1]                                                                     ;                   ;         ;
; CLOCK_50                                                                  ;                   ;         ;
; SW[5]                                                                     ;                   ;         ;
; SW[3]                                                                     ;                   ;         ;
+---------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                               ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                           ; PIN_L1             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CPU_A_PREV[20]~22                                                                                                                                                                  ; LCCOMB_X30_Y12_N20 ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; GPIO_CLKCNT[15]                                                                                                                                                                    ; LCFF_X37_Y10_N31   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RESET_N                                                                                                                                                                            ; LCFF_X30_Y6_N9     ; 2145    ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; ROM_DO[0]~20                                                                                                                                                                       ; LCCOMB_X31_Y10_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ROM_RESET_N                                                                                                                                                                        ; LCFF_X31_Y2_N5     ; 49      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; ROM_RESET_N~0                                                                                                                                                                      ; LCCOMB_X27_Y5_N6   ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SW[0]                                                                                                                                                                              ; PIN_L22            ; 89      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; bootState~14                                                                                                                                                                       ; LCCOMB_X27_Y5_N4   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; bootState~20                                                                                                                                                                       ; LCCOMB_X27_Y5_N20  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|CLKEN_FF                                                                                                                                                               ; LCFF_X19_Y12_N17   ; 54      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|CTRL.CTRL_IDLE                                                                                                                                                         ; LCFF_X19_Y8_N27    ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|DOTCLOCK[1]~3                                                                                                                                                          ; LCCOMB_X19_Y12_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|DO_FF[0]~1                                                                                                                                                             ; LCCOMB_X25_Y9_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|H_CNT[0]~44                                                                                                                                                            ; LCCOMB_X19_Y12_N4  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|H_CNT[0]~45                                                                                                                                                            ; LCCOMB_X18_Y10_N22 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|PREV_A[1]~3                                                                                                                                                            ; LCCOMB_X19_Y8_N10  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|RAM_DI[2]~9                                                                                                                                                            ; LCCOMB_X20_Y9_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|RAM_WE                                                                                                                                                                 ; LCFF_X20_Y10_N17   ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|VGA_V_CNT[0]~24                                                                                                                                                        ; LCCOMB_X19_Y12_N8  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|VGA_V_CNT[0]~25                                                                                                                                                        ; LCCOMB_X19_Y10_N26 ; 21      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|decode_4oa:decode2|w_anode311w[2]~0 ; LCCOMB_X18_Y12_N20 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|decode_4oa:decode2|w_anode324w[2]~0 ; LCCOMB_X18_Y12_N10 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|decode_4oa:decode2|w_anode332w[2]~0 ; LCCOMB_X18_Y10_N16 ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|decode_4oa:decode2|w_anode340w[2]~0 ; LCCOMB_X18_Y10_N6  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|scanline:sl1|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|decode_4oa:decode2|w_anode311w[2]~0 ; LCCOMB_X18_Y12_N4  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|scanline:sl1|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|decode_4oa:decode2|w_anode324w[2]~0 ; LCCOMB_X18_Y12_N8  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|scanline:sl1|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|decode_4oa:decode2|w_anode332w[2]~0 ; LCCOMB_X18_Y12_N2  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; huc6260:VCE|scanline:sl1|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|decode_4oa:decode2|w_anode340w[2]~0 ; LCCOMB_X18_Y12_N6  ; 1       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|BG1.BG1_BAT_W                                                                                                                                                          ; LCFF_X20_Y7_N3     ; 27      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|BG1.BG1_CG1_W                                                                                                                                                          ; LCFF_X20_Y8_N3     ; 43      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|BG2.BG2_LOOP                                                                                                                                                           ; LCFF_X22_Y13_N19   ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|BG2_MEM_A[0]~22                                                                                                                                                        ; LCCOMB_X21_Y7_N6   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|BG2_MEM_DI[6]~0                                                                                                                                                        ; LCCOMB_X22_Y13_N18 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|BG2_MEM_WE                                                                                                                                                             ; LCFF_X21_Y7_N19    ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|BG2_P0[7]~0                                                                                                                                                            ; LCCOMB_X21_Y7_N10  ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|BG_ACTIVE~2                                                                                                                                                            ; LCCOMB_X15_Y7_N30  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|BG_ON~1                                                                                                                                                                ; LCCOMB_X19_Y14_N26 ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|BG_PAL[0]~0                                                                                                                                                            ; LCCOMB_X24_Y9_N8   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|COLNO_FF[6]~13                                                                                                                                                         ; LCCOMB_X16_Y13_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|CPU.CPU_IDLE                                                                                                                                                           ; LCFF_X22_Y3_N29    ; 55      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|CPU_DESR_SET_REQ                                                                                                                                                       ; LCFF_X19_Y4_N29    ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|CPU_DESR_SET_VAL[11]~17                                                                                                                                                ; LCCOMB_X16_Y4_N10  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|CPU_RAM_A_FF[15]~8                                                                                                                                                     ; LCCOMB_X19_Y8_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|CPU_RAM_DI_FF[0]~1                                                                                                                                                     ; LCCOMB_X22_Y5_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|CPU_SOUR_SET_REQ                                                                                                                                                       ; LCFF_X19_Y4_N1     ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|CPU_SOUR_SET_VAL[0]~17                                                                                                                                                 ; LCCOMB_X16_Y4_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|DESR[6]~50                                                                                                                                                             ; LCCOMB_X19_Y4_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|DMAS.DMAS_WRITE                                                                                                                                                        ; LCFF_X16_Y9_N19    ; 23      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|DMAS_DY[3]~6                                                                                                                                                           ; LCCOMB_X14_Y7_N6   ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|DMAS_SAT_A[2]~18                                                                                                                                                       ; LCCOMB_X16_Y9_N22  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|DMAS_SAT_A[2]~19                                                                                                                                                       ; LCCOMB_X20_Y7_N4   ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|DMAS_SAT_DI[2]~16                                                                                                                                                      ; LCCOMB_X21_Y11_N24 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|DMAS_SAT_WE                                                                                                                                                            ; LCFF_X16_Y9_N15    ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|DMA_RAM_A_FF[10]~17                                                                                                                                                    ; LCCOMB_X24_Y7_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|DMA_RAM_DI_FF[9]~17                                                                                                                                                    ; LCCOMB_X25_Y4_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|DO_FF[3]~9                                                                                                                                                             ; LCCOMB_X16_Y1_N10  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|HDW[0]~0                                                                                                                                                               ; LCCOMB_X16_Y6_N14  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|PREV_A[1]~4                                                                                                                                                            ; LCCOMB_X19_Y8_N20  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_MEM_A[0]~1                                                                                                                                                         ; LCCOMB_X19_Y7_N18  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[0][0]~0                                                                                                                                                  ; LCCOMB_X12_Y22_N28 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[10][0]~9                                                                                                                                                 ; LCCOMB_X14_Y13_N0  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[11][0]~10                                                                                                                                                ; LCCOMB_X14_Y13_N26 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[12][0]~14                                                                                                                                                ; LCCOMB_X15_Y14_N20 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[13][0]~11                                                                                                                                                ; LCCOMB_X13_Y14_N30 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[14][0]~12                                                                                                                                                ; LCCOMB_X14_Y13_N4  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[15][0]~13                                                                                                                                                ; LCCOMB_X14_Y13_N6  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[1][0]~1                                                                                                                                                  ; LCCOMB_X12_Y18_N26 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[2][0]~8                                                                                                                                                  ; LCCOMB_X10_Y21_N2  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[3][0]~2                                                                                                                                                  ; LCCOMB_X12_Y18_N4  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[4][0]~3                                                                                                                                                  ; LCCOMB_X12_Y18_N30 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[5][0]~7                                                                                                                                                  ; LCCOMB_X11_Y20_N10 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[6][0]~4                                                                                                                                                  ; LCCOMB_X11_Y20_N6  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[7][0]~5                                                                                                                                                  ; LCCOMB_X11_Y20_N8  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[8][0]~6                                                                                                                                                  ; LCCOMB_X12_Y22_N30 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COLTAB[9][0]~15                                                                                                                                                 ; LCCOMB_X14_Y15_N28 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_COL[1]~25                                                                                                                                                       ; LCCOMB_X15_Y13_N30 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|REN_SP_OPQ[0]~2                                                                                                                                                        ; LCCOMB_X21_Y12_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SOUR[7]~50                                                                                                                                                             ; LCCOMB_X19_Y4_N26  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP1.SP1_LOOP                                                                                                                                                           ; LCFF_X24_Y12_N1    ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP1_CNT[1]~2                                                                                                                                                           ; LCCOMB_X24_Y12_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP1~23                                                                                                                                                                 ; LCCOMB_X24_Y12_N2  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP1~27                                                                                                                                                                 ; LCCOMB_X25_Y12_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[0].P0[15]~3                                                                                                                                                     ; LCCOMB_X14_Y12_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[0].P3[15]~2                                                                                                                                                     ; LCCOMB_X14_Y12_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[0].ZERO~0                                                                                                                                                       ; LCCOMB_X14_Y12_N0  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[10].HF~0                                                                                                                                                        ; LCCOMB_X13_Y13_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[10].P0[15]~1                                                                                                                                                    ; LCCOMB_X14_Y12_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[10].P3[15]~1                                                                                                                                                    ; LCCOMB_X14_Y12_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[11].HF~0                                                                                                                                                        ; LCCOMB_X12_Y16_N2  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[11].P0[15]~1                                                                                                                                                    ; LCCOMB_X14_Y12_N24 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[11].P3[15]~1                                                                                                                                                    ; LCCOMB_X12_Y12_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[12].HF~0                                                                                                                                                        ; LCCOMB_X15_Y14_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[12].P0[15]~1                                                                                                                                                    ; LCCOMB_X14_Y12_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[12].P3[15]~1                                                                                                                                                    ; LCCOMB_X12_Y12_N18 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[13].HF~0                                                                                                                                                        ; LCCOMB_X13_Y18_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[13].P0[15]~1                                                                                                                                                    ; LCCOMB_X14_Y12_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[13].P3[15]~1                                                                                                                                                    ; LCCOMB_X12_Y12_N4  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[14].HF~0                                                                                                                                                        ; LCCOMB_X16_Y14_N14 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[14].P0[15]~1                                                                                                                                                    ; LCCOMB_X8_Y15_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[14].P3[15]~1                                                                                                                                                    ; LCCOMB_X12_Y12_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[15].HF~0                                                                                                                                                        ; LCCOMB_X13_Y11_N20 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[15].P0[15]~1                                                                                                                                                    ; LCCOMB_X14_Y12_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[15].P3[15]~1                                                                                                                                                    ; LCCOMB_X13_Y11_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[1].HF~0                                                                                                                                                         ; LCCOMB_X11_Y16_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[1].P0[15]~2                                                                                                                                                     ; LCCOMB_X8_Y15_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[1].P3[15]~1                                                                                                                                                     ; LCCOMB_X12_Y12_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[2].HF~0                                                                                                                                                         ; LCCOMB_X11_Y16_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[2].P0[15]~1                                                                                                                                                     ; LCCOMB_X14_Y12_N30 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[2].P3[15]~1                                                                                                                                                     ; LCCOMB_X12_Y12_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[3].HF~0                                                                                                                                                         ; LCCOMB_X12_Y16_N16 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[3].P0[15]~1                                                                                                                                                     ; LCCOMB_X8_Y15_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[3].P3[15]~1                                                                                                                                                     ; LCCOMB_X12_Y12_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[4].HF~0                                                                                                                                                         ; LCCOMB_X7_Y18_N30  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[4].P0[15]~1                                                                                                                                                     ; LCCOMB_X14_Y12_N16 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[4].P3[15]~1                                                                                                                                                     ; LCCOMB_X12_Y12_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[5].HF~0                                                                                                                                                         ; LCCOMB_X13_Y20_N28 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[5].P0[15]~1                                                                                                                                                     ; LCCOMB_X14_Y12_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[5].P3[15]~1                                                                                                                                                     ; LCCOMB_X12_Y12_N10 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[6].HF~0                                                                                                                                                         ; LCCOMB_X13_Y17_N30 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[6].P0[15]~1                                                                                                                                                     ; LCCOMB_X14_Y12_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[6].P3[15]~1                                                                                                                                                     ; LCCOMB_X12_Y12_N28 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[7].HF~0                                                                                                                                                         ; LCCOMB_X13_Y18_N4  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[7].P0[15]~1                                                                                                                                                     ; LCCOMB_X14_Y12_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[7].P3[15]~1                                                                                                                                                     ; LCCOMB_X14_Y12_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[8].HF~0                                                                                                                                                         ; LCCOMB_X13_Y18_N26 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[8].P0[15]~1                                                                                                                                                     ; LCCOMB_X14_Y12_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[8].P3[15]~1                                                                                                                                                     ; LCCOMB_X12_Y12_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[9].HF~0                                                                                                                                                         ; LCCOMB_X14_Y15_N22 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[9].P0[15]~1                                                                                                                                                     ; LCCOMB_X8_Y15_N4   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_BUF[9].P3[15]~1                                                                                                                                                     ; LCCOMB_X12_Y12_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_CGY[0]~0                                                                                                                                                            ; LCCOMB_X24_Y12_N4  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_CUR_Y[9]~0                                                                                                                                                          ; LCCOMB_X24_Y12_N10 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_NB[0]~8                                                                                                                                                             ; LCCOMB_X24_Y13_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[0].ADDR[0]~0                                                                                                                                                 ; LCCOMB_X24_Y19_N18 ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[10].ADDR[0]~0                                                                                                                                                ; LCCOMB_X23_Y16_N2  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[11].ADDR[0]~0                                                                                                                                                ; LCCOMB_X26_Y20_N10 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[12].ADDR[0]~0                                                                                                                                                ; LCCOMB_X25_Y20_N20 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[13].ADDR[0]~0                                                                                                                                                ; LCCOMB_X25_Y17_N30 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[14].ADDR[0]~0                                                                                                                                                ; LCCOMB_X26_Y20_N22 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[15].ADDR[0]~0                                                                                                                                                ; LCCOMB_X26_Y15_N10 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[1].ADDR[0]~0                                                                                                                                                 ; LCCOMB_X26_Y20_N2  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[2].ADDR[0]~0                                                                                                                                                 ; LCCOMB_X23_Y19_N0  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[3].ADDR[0]~0                                                                                                                                                 ; LCCOMB_X25_Y20_N0  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[4].ADDR[0]~0                                                                                                                                                 ; LCCOMB_X26_Y20_N6  ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[5].ADDR[0]~0                                                                                                                                                 ; LCCOMB_X25_Y20_N10 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[6].ADDR[0]~0                                                                                                                                                 ; LCCOMB_X25_Y20_N12 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[7].ADDR[0]~0                                                                                                                                                 ; LCCOMB_X26_Y18_N20 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[8].ADDR[0]~0                                                                                                                                                 ; LCCOMB_X24_Y19_N14 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_PREBUF[9].ADDR[0]~0                                                                                                                                                 ; LCCOMB_X25_Y17_N20 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_RAM_A_FF[10]~14                                                                                                                                                     ; LCCOMB_X26_Y7_N10  ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_SAT_A[2]~14                                                                                                                                                         ; LCCOMB_X24_Y12_N12 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_X[9]~0                                                                                                                                                              ; LCCOMB_X25_Y12_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|SP_Y[9]~0                                                                                                                                                              ; LCCOMB_X25_Y12_N22 ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|TPX[0]~3                                                                                                                                                               ; LCCOMB_X21_Y7_N4   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|TX_MAX[6]~12                                                                                                                                                           ; LCCOMB_X21_Y8_N24  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|VDE[7]~0                                                                                                                                                               ; LCCOMB_X16_Y1_N28  ; 105     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|X[0]~22                                                                                                                                                                ; LCCOMB_X16_Y6_N20  ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|X_REN_END[5]~14                                                                                                                                                        ; LCCOMB_X16_Y6_N10  ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|YOFS[5]~28                                                                                                                                                             ; LCCOMB_X19_Y14_N22 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|Y[0]~37                                                                                                                                                                ; LCCOMB_X13_Y6_N30  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6270:VDC|Y_BGREN_START[5]~17                                                                                                                                                    ; LCCOMB_X15_Y7_N8   ; 52      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|CPU_EN                                                                                                                                                                 ; LCFF_X36_Y6_N3     ; 42      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|DATA_BUF[1]~13                                                                                                                                                         ; LCCOMB_X35_Y6_N0   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|DATA_BUF[3]~23                                                                                                                                                         ; LCCOMB_X35_Y6_N26  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|INT_DO[7]~2                                                                                                                                                            ; LCCOMB_X34_Y7_N2   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|IOP_DO[0]~3                                                                                                                                                            ; LCCOMB_X34_Y7_N16  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|LessThan0~5                                                                                                                                                            ; LCCOMB_X32_Y6_N12  ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|O_FF[0]~3                                                                                                                                                              ; LCCOMB_X34_Y7_N14  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|PSG_DO[0]~1                                                                                                                                                            ; LCCOMB_X34_Y7_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|PSG_WE                                                                                                                                                                 ; LCFF_X35_Y6_N3     ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|TMR_DO[0]~1                                                                                                                                                            ; LCCOMB_X34_Y6_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|TMR_LATCH[0]~8                                                                                                                                                         ; LCCOMB_X33_Y7_N22  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|TMR_VALUE[10]~18                                                                                                                                                       ; LCCOMB_X35_Y6_N6   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|A[1]~8                                                                                                                                                     ; LCCOMB_X40_Y4_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|D~0                                                                                                                                                        ; LCCOMB_X38_Y6_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|MPRReg[7]~0                                                                                                                                                ; LCCOMB_X48_Y9_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|MPR[0][0]~16                                                                                                                                               ; LCCOMB_X48_Y9_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|MPR[1][0]~15                                                                                                                                               ; LCCOMB_X48_Y9_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|MPR[2][0]~14                                                                                                                                               ; LCCOMB_X48_Y9_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|MPR[3][0]~17                                                                                                                                               ; LCCOMB_X48_Y9_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|MPR[4][0]~11                                                                                                                                               ; LCCOMB_X48_Y9_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|MPR[5][0]~9                                                                                                                                                ; LCCOMB_X48_Y9_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|MPR[6][0]~10                                                                                                                                               ; LCCOMB_X48_Y9_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|MPR[7][4]~13                                                                                                                                               ; LCCOMB_X48_Y9_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|N~0                                                                                                                                                        ; LCCOMB_X43_Y5_N16  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|PC[1]~19                                                                                                                                                   ; LCCOMB_X36_Y5_N28  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|S[3]~23                                                                                                                                                    ; LCCOMB_X40_Y4_N20  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|S[3]~28                                                                                                                                                    ; LCCOMB_X40_Y4_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|U[1]~12                                                                                                                                                    ; LCCOMB_X36_Y6_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|W[5]~10                                                                                                                                                    ; LCCOMB_X40_Y4_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|X[1]~17                                                                                                                                                    ; LCCOMB_X40_Y4_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|X[4]~16                                                                                                                                                    ; LCCOMB_X40_Y4_N12  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|Y[7]~1                                                                                                                                                     ; LCCOMB_X45_Y10_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|\calcNextOpcode:myNextOpcode[0]~0                                                                                                                          ; LCCOMB_X42_Y7_N12  ; 62      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|\calcNextOpcode:myNextOpcode[1]~0                                                                                                                          ; LCCOMB_X40_Y9_N18  ; 59      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|\calcNextOpcode:myNextOpcode[2]~0                                                                                                                          ; LCCOMB_X39_Y6_N10  ; 55      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|\calcNextOpcode:myNextOpcode[3]~0                                                                                                                          ; LCCOMB_X39_Y5_N28  ; 61      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|\calcNextOpcode:myNextOpcode[6]~0                                                                                                                          ; LCCOMB_X40_Y7_N18  ; 71      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|\calcNextOpcode:myNextOpcode[7]~0                                                                                                                          ; LCCOMB_X40_Y6_N24  ; 63      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|btAlt                                                                                                                                                      ; LCFF_X38_Y10_N27   ; 3       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|btDst[1]~26                                                                                                                                                ; LCCOMB_X38_Y10_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|btDst[9]~27                                                                                                                                                ; LCCOMB_X38_Y10_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|btLen[0]~0                                                                                                                                                 ; LCCOMB_X38_Y10_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|btLen[8]~1                                                                                                                                                 ; LCCOMB_X38_Y10_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|btSrc[1]~0                                                                                                                                                 ; LCCOMB_X38_Y10_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|btSrc[9]~1                                                                                                                                                 ; LCCOMB_X38_Y10_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|irq1Reg~0                                                                                                                                                  ; LCCOMB_X37_Y4_N6   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|myAddr[11]~15                                                                                                                                              ; LCCOMB_X44_Y4_N12  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|myAddr[12]                                                                                                                                                 ; LCFF_X37_Y7_N1     ; 50      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|myAddr[4]~14                                                                                                                                               ; LCCOMB_X47_Y10_N22 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[49]~0                                                                                                                                              ; LCCOMB_X36_Y6_N22  ; 53      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle.cycleBlkTrsLoop1                                                                                                                               ; LCFF_X38_Y10_N17   ; 57      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle~101                                                                                                                                            ; LCCOMB_X40_Y10_N20 ; 50      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|cpu65xx:CPU|theOpcode[5]~0                                                                                                                                             ; LCCOMB_X40_Y10_N22 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|g00_audio_interface:DAC|AUD_DACLRCK~1                                                                                                                                  ; LCCOMB_X25_Y25_N18 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|g00_audio_interface:DAC|Bcount[0]~4                                                                                                                                    ; LCCOMB_X25_Y25_N28 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|g00_audio_interface:DAC|I2C_SDAT~en                                                                                                                                    ; LCFF_X22_Y26_N25   ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|g00_audio_interface:DAC|LRDATA[29]~50                                                                                                                                  ; LCCOMB_X25_Y25_N14 ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|g00_audio_interface:DAC|SCI_WORD1[2]~5                                                                                                                                 ; LCCOMB_X22_Y26_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|g00_audio_interface:DAC|SCI_WORD1[4]~6                                                                                                                                 ; LCCOMB_X25_Y25_N10 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|g00_audio_interface:DAC|bit_count[0]~7                                                                                                                                 ; LCCOMB_X25_Y25_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|g00_audio_interface:DAC|clk_count[5]~26                                                                                                                                ; LCCOMB_X21_Y25_N28 ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|g00_audio_interface:DAC|clk_count[5]~27                                                                                                                                ; LCCOMB_X21_Y25_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|g00_audio_interface:DAC|state.sack33~0                                                                                                                                 ; LCCOMB_X25_Y25_N20 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|g00_audio_interface:DAC|state2~19                                                                                                                                      ; LCCOMB_X27_Y22_N16 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|g00_audio_interface:DAC|state~63                                                                                                                                       ; LCCOMB_X25_Y25_N0  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|lateHCycles[0]~34                                                                                                                                                      ; LCCOMB_X32_Y6_N2   ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|lateHCycles[0]~35                                                                                                                                                      ; LCCOMB_X32_Y6_N20  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|process_3~1                                                                                                                                                            ; LCCOMB_X34_Y8_N22  ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CHSEL~0                                                                                                                                                        ; LCCOMB_X34_Y12_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[0].CHON                                                                                                                                                     ; LCFF_X40_Y15_N25   ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[0].WF_ADDR[0]~4                                                                                                                                             ; LCCOMB_X40_Y15_N22 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[0].WF_ADDR[2]~4                                                                                                                                             ; LCCOMB_X43_Y15_N30 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[0].WF_CNT[9]~1                                                                                                                                              ; LCCOMB_X40_Y15_N2  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[0].WF_OUT[0]~0                                                                                                                                              ; LCCOMB_X40_Y15_N8  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[1].WF_ADDR[0]~8                                                                                                                                             ; LCCOMB_X39_Y18_N10 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[1].WF_ADDR[2]~6                                                                                                                                             ; LCCOMB_X39_Y18_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[1].WF_CNT[8]~2                                                                                                                                              ; LCCOMB_X34_Y23_N6  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[1].WF_OUT[0]~1                                                                                                                                              ; LCCOMB_X39_Y18_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[2].CHON                                                                                                                                                     ; LCFF_X31_Y18_N15   ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[2].WF_ADDR[1]~4                                                                                                                                             ; LCCOMB_X33_Y16_N0  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[2].WF_ADDR[2]~4                                                                                                                                             ; LCCOMB_X33_Y16_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[2].WF_CNT[5]~1                                                                                                                                              ; LCCOMB_X35_Y15_N4  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[2].WF_OUT[0]~0                                                                                                                                              ; LCCOMB_X35_Y15_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[3].CHON                                                                                                                                                     ; LCFF_X31_Y18_N21   ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[3].WF_ADDR[2]~4                                                                                                                                             ; LCCOMB_X38_Y18_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[3].WF_ADDR[4]~2                                                                                                                                             ; LCCOMB_X38_Y18_N12 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[3].WF_CNT[3]~1                                                                                                                                              ; LCCOMB_X38_Y18_N18 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[3].WF_OUT[0]~0                                                                                                                                              ; LCCOMB_X34_Y17_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[4].CHON                                                                                                                                                     ; LCFF_X46_Y16_N3    ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[4].DA_OUT[4]~0                                                                                                                                              ; LCCOMB_X35_Y17_N18 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[4].DDA                                                                                                                                                      ; LCFF_X46_Y16_N21   ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[4].GL_OUT[0]~1                                                                                                                                              ; LCCOMB_X39_Y16_N28 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[4].LFSR[9]~1                                                                                                                                                ; LCCOMB_X33_Y18_N30 ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[4].NG_CNT[2]~1                                                                                                                                              ; LCCOMB_X34_Y16_N30 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[4].WF_ADDR[0]~4                                                                                                                                             ; LCCOMB_X43_Y16_N20 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[4].WF_ADDR[2]~4                                                                                                                                             ; LCCOMB_X43_Y16_N14 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[4].WF_CNT[9]~1                                                                                                                                              ; LCCOMB_X43_Y16_N18 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[4].WF_OUT[0]~0                                                                                                                                              ; LCCOMB_X39_Y16_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[5].CHON                                                                                                                                                     ; LCFF_X31_Y18_N19   ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[5].DDA                                                                                                                                                      ; LCFF_X39_Y15_N5    ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[5].GL_OUT[4]~1                                                                                                                                              ; LCCOMB_X33_Y17_N4  ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[5].LFSR[15]~1                                                                                                                                               ; LCCOMB_X39_Y17_N4  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[5].NG_CNT[4]~1                                                                                                                                              ; LCCOMB_X39_Y17_N14 ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[5].WF_ADDR[1]~4                                                                                                                                             ; LCCOMB_X32_Y18_N8  ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[5].WF_ADDR[2]~4                                                                                                                                             ; LCCOMB_X32_Y18_N28 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[5].WF_CNT[3]~1                                                                                                                                              ; LCCOMB_X40_Y18_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|CH[5].WF_OUT[0]~0                                                                                                                                              ; LCCOMB_X33_Y17_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|LFO_CNT[4]~8                                                                                                                                                   ; LCCOMB_X39_Y18_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|LFO_FREQ~0                                                                                                                                                     ; LCCOMB_X34_Y12_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|LFTRG~1                                                                                                                                                        ; LCCOMB_X34_Y12_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|RDATA_FF[19]~24                                                                                                                                                ; LCCOMB_X35_Y17_N24 ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|RMAL~0                                                                                                                                                         ; LCCOMB_X34_Y12_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|psg:PSG|VT_ADDR[0]~13                                                                                                                                                  ; LCCOMB_X33_Y14_N30 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|romHCycles[11]~32                                                                                                                                                      ; LCCOMB_X36_Y6_N26  ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; huc6280:CPU|romHCycles[11]~33                                                                                                                                                      ; LCCOMB_X36_Y6_N28  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll:pll|altpll:altpll_component|_clk0                                                                                                                                              ; PLL_1              ; 5276    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll:pll|altpll:altpll_component|_clk1                                                                                                                                              ; PLL_1              ; 403     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; ram:RAM|altsyncram:altsyncram_component|altsyncram_u7a1:auto_generated|decode_1oa:decode3|eq_node[0]                                                                               ; LCCOMB_X37_Y7_N6   ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram:RAM|altsyncram:altsyncram_component|altsyncram_u7a1:auto_generated|decode_1oa:decode3|eq_node[1]                                                                               ; LCCOMB_X37_Y7_N28  ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; romrd_a[9]~17                                                                                                                                                                      ; LCCOMB_X31_Y10_N22 ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; romrd_a_cached[14]~18                                                                                                                                                              ; LCCOMB_X31_Y10_N4  ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; romwr_a[20]~80                                                                                                                                                                     ; LCCOMB_X27_Y5_N18  ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; romwr_d[0]~1                                                                                                                                                                       ; LCCOMB_X27_Y5_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|Equal0~4                                                                                                                                 ; LCCOMB_X25_Y4_N0   ; 84      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort~19                                                                                                                           ; LCCOMB_X26_Y8_N8   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[24]~3                                                                                                                      ; LCCOMB_X23_Y4_N0   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[40]~0                                                                                                                      ; LCCOMB_X26_Y9_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[56]~1                                                                                                                      ; LCCOMB_X23_Y8_N14  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[8]~2                                                                                                                       ; LCCOMB_X23_Y4_N2   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentUdqm~1                                                                                                                            ; LCCOMB_X25_Y5_N14  ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|nextRamPort.PORT_VDCSP~0                                                                                                                 ; LCCOMB_X23_Y7_N18  ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|process_17~0                                                                                                                             ; LCCOMB_X22_Y9_N12  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[0]~en                                                                                                                            ; LCFF_X1_Y8_N17     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[10]~en                                                                                                                           ; LCFF_X16_Y5_N11    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[11]~en                                                                                                                           ; LCFF_X16_Y5_N15    ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[12]~en                                                                                                                           ; LCFF_X1_Y8_N13     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[13]~en                                                                                                                           ; LCFF_X1_Y8_N15     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[14]~en                                                                                                                           ; LCFF_X1_Y8_N9      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[15]~en                                                                                                                           ; LCFF_X1_Y8_N11     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[1]~en                                                                                                                            ; LCFF_X1_Y8_N27     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[2]~en                                                                                                                            ; LCFF_X1_Y8_N21     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[3]~en                                                                                                                            ; LCFF_X1_Y8_N31     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[4]~en                                                                                                                            ; LCFF_X1_Y8_N25     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[5]~en                                                                                                                            ; LCFF_X1_Y8_N19     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[6]~en                                                                                                                            ; LCFF_X1_Y8_N29     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[7]~en                                                                                                                            ; LCFF_X1_Y8_N23     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[8]~en                                                                                                                            ; LCFF_X1_Y8_N1      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data[9]~en                                                                                                                            ; LCFF_X1_Y8_N3      ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[4]~1                                                                                                                          ; LCCOMB_X22_Y9_N30  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[8]~1                                                                                                                         ; LCCOMB_X25_Y4_N18  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[0]~1                                                                                                                         ; LCCOMB_X25_Y4_N22  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[9]~1                                                                                                                        ; LCCOMB_X21_Y11_N16 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[15]~1                                                                                                                         ; LCCOMB_X22_Y9_N20  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                      ;
+---------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; pll:pll|altpll:altpll_component|_clk0 ; PLL_1    ; 5276    ; Global Clock         ; GCLK3            ; --                        ;
; pll:pll|altpll:altpll_component|_clk1 ; PLL_1    ; 403     ; Global Clock         ; GCLK2            ; --                        ;
+---------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; RESET_N                                                                                                                                                             ; 2145    ;
; huc6280:CPU|cpu65xx:CPU|doReg[0]                                                                                                                                    ; 259     ;
; huc6280:CPU|cpu65xx:CPU|doReg[2]                                                                                                                                    ; 257     ;
; huc6280:CPU|cpu65xx:CPU|doReg[1]                                                                                                                                    ; 252     ;
; huc6280:CPU|cpu65xx:CPU|doReg[3]                                                                                                                                    ; 251     ;
; huc6280:CPU|cpu65xx:CPU|doReg[4]                                                                                                                                    ; 250     ;
; huc6270:VDC|SP2~26                                                                                                                                                  ; 165     ;
; huc6270:VDC|SP2.SP2_INI                                                                                                                                             ; 157     ;
; huc6270:VDC|SP_CUR[0]                                                                                                                                               ; 134     ;
; huc6270:VDC|SP_CUR[1]                                                                                                                                               ; 133     ;
; huc6270:VDC|SP_CUR[2]                                                                                                                                               ; 133     ;
; huc6270:VDC|SP_CUR[3]                                                                                                                                               ; 132     ;
; huc6270:VDC|SP_CUR[3]~13                                                                                                                                            ; 128     ;
; huc6280:CPU|cpu65xx:CPU|myAddr[0]                                                                                                                                   ; 128     ;
; huc6270:VDC|VDE[7]~0                                                                                                                                                ; 105     ;
; huc6280:CPU|cpu65xx:CPU|myAddr[1]                                                                                                                                   ; 92      ;
; SW[0]                                                                                                                                                               ; 89      ;
; huc6270:VDC|SP2.SP2_RD0                                                                                                                                             ; 86      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|Equal0~4                                                                                                                  ; 84      ;
; huc6280:CPU|cpu65xx:CPU|myAddr[2]                                                                                                                                   ; 83      ;
; huc6280:CPU|psg:PSG|CH[3].WF_DATA[15][0]~0                                                                                                                          ; 80      ;
; huc6280:CPU|psg:PSG|CH[3].WF_DATA[31][0]~0                                                                                                                          ; 80      ;
; huc6280:CPU|psg:PSG|CH[4].WF_DATA[15][0]~0                                                                                                                          ; 80      ;
; huc6280:CPU|psg:PSG|CH[4].WF_DATA[31][0]~1                                                                                                                          ; 80      ;
; huc6280:CPU|psg:PSG|CH[5].WF_DATA[15][0]~0                                                                                                                          ; 80      ;
; huc6280:CPU|psg:PSG|CH[5].WF_DATA[31][0]~0                                                                                                                          ; 80      ;
; huc6280:CPU|psg:PSG|CH[0].WF_DATA[15][0]~0                                                                                                                          ; 80      ;
; huc6280:CPU|psg:PSG|CH[0].WF_DATA[31][0]~0                                                                                                                          ; 80      ;
; huc6280:CPU|psg:PSG|CH[1].WF_DATA[15][0]~0                                                                                                                          ; 80      ;
; huc6280:CPU|psg:PSG|CH[1].WF_DATA[31][0]~0                                                                                                                          ; 80      ;
; huc6280:CPU|psg:PSG|CH[2].WF_DATA[15][0]~0                                                                                                                          ; 80      ;
; huc6280:CPU|psg:PSG|CH[2].WF_DATA[31][0]~0                                                                                                                          ; 80      ;
; huc6270:VDC|DCR~0                                                                                                                                                   ; 80      ;
; romState                                                                                                                                                            ; 73      ;
; huc6280:CPU|psg:PSG|MIX.MIX_WAIT                                                                                                                                    ; 71      ;
; huc6280:CPU|cpu65xx:CPU|\calcNextOpcode:myNextOpcode[6]~0                                                                                                           ; 71      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|process_17~0                                                                                                              ; 65      ;
; huc6280:CPU|cpu65xx:CPU|\calcNextOpcode:myNextOpcode[4]~0                                                                                                           ; 65      ;
; huc6280:CPU|cpu65xx:CPU|nextOpcInfo[43]~0                                                                                                                           ; 65      ;
; romrd_q_cached~65                                                                                                                                                   ; 64      ;
; romrd_q_cached~64                                                                                                                                                   ; 64      ;
; huc6280:CPU|cpu65xx:CPU|\calcNextOpcode:myNextOpcode[7]~0                                                                                                           ; 63      ;
; huc6270:VDC|SP2.SP2_RD3_W                                                                                                                                           ; 63      ;
; huc6280:CPU|cpu65xx:CPU|\calcNextOpcode:myNextOpcode[0]~0                                                                                                           ; 62      ;
; huc6280:CPU|cpu65xx:CPU|\calcNextOpcode:myNextOpcode[3]~0                                                                                                           ; 61      ;
; huc6270:VDC|SP2.SP2_RD2_W                                                                                                                                           ; 61      ;
; huc6280:CPU|cpu65xx:CPU|\calcNextOpcode:myNextOpcode[1]~0                                                                                                           ; 59      ;
; huc6280:CPU|psg:PSG|MIX_CNT[0]                                                                                                                                      ; 59      ;
; huc6270:VDC|process_4~0                                                                                                                                             ; 58      ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle.cycleBlkTrsLoop1                                                                                                                ; 57      ;
; huc6270:VDC|CPU.CPU_IDLE                                                                                                                                            ; 55      ;
; huc6280:CPU|cpu65xx:CPU|\calcNextOpcode:myNextOpcode[2]~0                                                                                                           ; 55      ;
; huc6280:CPU|psg:PSG|CH[3].WF_ADDR[1]                                                                                                                                ; 55      ;
; huc6280:CPU|psg:PSG|CH[3].WF_ADDR[3]                                                                                                                                ; 55      ;
; huc6280:CPU|psg:PSG|CH[4].WF_ADDR[1]                                                                                                                                ; 55      ;
; huc6280:CPU|psg:PSG|CH[4].WF_ADDR[3]                                                                                                                                ; 55      ;
; huc6280:CPU|psg:PSG|CH[5].WF_ADDR[1]                                                                                                                                ; 55      ;
; huc6280:CPU|psg:PSG|CH[5].WF_ADDR[3]                                                                                                                                ; 55      ;
; huc6280:CPU|psg:PSG|CH[0].WF_ADDR[1]                                                                                                                                ; 55      ;
; huc6280:CPU|psg:PSG|CH[0].WF_ADDR[3]                                                                                                                                ; 55      ;
; huc6280:CPU|psg:PSG|CH[1].WF_ADDR[1]                                                                                                                                ; 55      ;
; huc6280:CPU|psg:PSG|CH[1].WF_ADDR[3]                                                                                                                                ; 55      ;
; huc6280:CPU|psg:PSG|CH[2].WF_ADDR[1]                                                                                                                                ; 55      ;
; huc6280:CPU|psg:PSG|CH[2].WF_ADDR[3]                                                                                                                                ; 55      ;
; huc6280:CPU|psg:PSG|CH[3].WF_ADDR[0]                                                                                                                                ; 54      ;
; huc6280:CPU|psg:PSG|CH[3].WF_ADDR[2]                                                                                                                                ; 54      ;
; huc6280:CPU|psg:PSG|CH[4].WF_ADDR[0]                                                                                                                                ; 54      ;
; huc6280:CPU|psg:PSG|CH[4].WF_ADDR[2]                                                                                                                                ; 54      ;
; huc6280:CPU|psg:PSG|CH[5].WF_ADDR[0]                                                                                                                                ; 54      ;
; huc6280:CPU|psg:PSG|CH[5].WF_ADDR[2]                                                                                                                                ; 54      ;
; huc6280:CPU|psg:PSG|CH[0].WF_ADDR[0]                                                                                                                                ; 54      ;
; huc6280:CPU|psg:PSG|CH[0].WF_ADDR[2]                                                                                                                                ; 54      ;
; huc6280:CPU|psg:PSG|CH[1].WF_ADDR[0]                                                                                                                                ; 54      ;
; huc6280:CPU|psg:PSG|CH[1].WF_ADDR[2]                                                                                                                                ; 54      ;
; huc6280:CPU|psg:PSG|CH[2].WF_ADDR[0]                                                                                                                                ; 54      ;
; huc6280:CPU|psg:PSG|CH[2].WF_ADDR[2]                                                                                                                                ; 54      ;
; huc6270:VDC|X[3]                                                                                                                                                    ; 54      ;
; huc6260:VCE|CLKEN_FF                                                                                                                                                ; 54      ;
; huc6280:CPU|cpu65xx:CPU|doReg[6]                                                                                                                                    ; 53      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[49]~0                                                                                                                               ; 53      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[41]                                                                                                                                 ; 53      ;
; huc6270:VDC|Y_BGREN_START[5]~17                                                                                                                                     ; 52      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[37]                                                                                                                                 ; 52      ;
; huc6280:CPU|cpu65xx:CPU|myAddr[11]                                                                                                                                  ; 52      ;
; huc6270:VDC|X[2]                                                                                                                                                    ; 52      ;
; huc6270:VDC|X[1]                                                                                                                                                    ; 52      ;
; huc6270:VDC|X[0]                                                                                                                                                    ; 52      ;
; huc6280:CPU|cpu65xx:CPU|processIrq                                                                                                                                  ; 51      ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle~101                                                                                                                             ; 50      ;
; huc6280:CPU|cpu65xx:CPU|myAddr[12]                                                                                                                                  ; 50      ;
; ROM_RESET_N                                                                                                                                                         ; 49      ;
; huc6280:CPU|psg:PSG|RDATA_FF[19]~24                                                                                                                                 ; 48      ;
; huc6280:CPU|g00_audio_interface:DAC|LRDATA[29]~50                                                                                                                   ; 48      ;
; huc6280:CPU|cpu65xx:CPU|myAddr[10]                                                                                                                                  ; 48      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort~17                                                                                                            ; 47      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|process_1~1                                                                                                               ; 47      ;
; huc6280:CPU|psg:PSG|MIX_CNT[1]                                                                                                                                      ; 47      ;
; huc6280:CPU|psg:PSG|MIX.MIX_RNEXT                                                                                                                                   ; 45      ;
; huc6280:CPU|cpu65xx:CPU|theWe                                                                                                                                       ; 44      ;
; huc6270:VDC|SP2.SP2_RD0_W                                                                                                                                           ; 44      ;
; huc6270:VDC|BG1.BG1_CG1_W                                                                                                                                           ; 43      ;
; huc6270:VDC|SP2_ACTIVE                                                                                                                                              ; 43      ;
; ~GND                                                                                                                                                                ; 42      ;
; huc6280:CPU|psg:PSG|CH~1                                                                                                                                            ; 42      ;
; huc6280:CPU|cpu65xx:CPU|theOe                                                                                                                                       ; 42      ;
; huc6280:CPU|CPU_EN                                                                                                                                                  ; 42      ;
; huc6280:CPU|PSG_WE                                                                                                                                                  ; 42      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|process_1~5                                                                                                               ; 41      ;
; huc6280:CPU|cpu65xx:CPU|doReg[7]                                                                                                                                    ; 41      ;
; huc6280:CPU|cpu65xx:CPU|myAddr[3]                                                                                                                                   ; 41      ;
; huc6280:CPU|psg:PSG|MIX_CNT[2]                                                                                                                                      ; 41      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentUdqm~1                                                                                                             ; 40      ;
; huc6280:CPU|cpu65xx:CPU|doReg[5]                                                                                                                                    ; 40      ;
; huc6270:VDC|CR[11]                                                                                                                                                  ; 39      ;
; huc6270:VDC|CR[12]                                                                                                                                                  ; 39      ;
; huc6270:VDC|REG_SEL[1]                                                                                                                                              ; 39      ;
; huc6270:VDC|X[9]                                                                                                                                                    ; 38      ;
; huc6270:VDC|X[7]                                                                                                                                                    ; 38      ;
; huc6270:VDC|X[8]                                                                                                                                                    ; 38      ;
; huc6270:VDC|X[5]                                                                                                                                                    ; 38      ;
; huc6270:VDC|X[6]                                                                                                                                                    ; 38      ;
; huc6270:VDC|X[4]                                                                                                                                                    ; 38      ;
; huc6280:CPU|cpu65xx:CPU|W[5]                                                                                                                                        ; 37      ;
; huc6280:CPU|cpu65xx:CPU|W[6]                                                                                                                                        ; 37      ;
; huc6270:VDC|BG2_P0[7]~0                                                                                                                                             ; 36      ;
; huc6270:VDC|VDR~0                                                                                                                                                   ; 36      ;
; huc6280:CPU|cpu65xx:CPU|Mux62~0                                                                                                                                     ; 36      ;
; huc6280:CPU|cpu65xx:CPU|btDst[7]~23                                                                                                                                 ; 36      ;
; huc6270:VDC|Decoder1~13                                                                                                                                             ; 35      ;
; huc6270:VDC|Decoder1~10                                                                                                                                             ; 35      ;
; huc6270:VDC|Decoder1~8                                                                                                                                              ; 35      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[55]                                                                                                                                 ; 35      ;
; huc6280:CPU|cpu65xx:CPU|btDst[5]~21                                                                                                                                 ; 35      ;
; huc6270:VDC|Decoder1~15                                                                                                                                             ; 34      ;
; huc6270:VDC|Decoder1~14                                                                                                                                             ; 34      ;
; huc6270:VDC|Decoder1~11                                                                                                                                             ; 34      ;
; huc6270:VDC|Decoder1~5                                                                                                                                              ; 34      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[36]                                                                                                                                 ; 34      ;
; huc6280:CPU|cpu65xx:CPU|btDst[1]~18                                                                                                                                 ; 34      ;
; huc6270:VDC|Decoder1~7                                                                                                                                              ; 33      ;
; huc6270:VDC|Decoder1~6                                                                                                                                              ; 33      ;
; huc6270:VDC|Decoder1~4                                                                                                                                              ; 33      ;
; huc6270:VDC|Decoder1~3                                                                                                                                              ; 33      ;
; huc6270:VDC|Decoder1~2                                                                                                                                              ; 33      ;
; huc6270:VDC|TX_MAX[6]~12                                                                                                                                            ; 33      ;
; huc6270:VDC|SP_ON                                                                                                                                                   ; 33      ;
; hex:hexd0|SEG[0]~8                                                                                                                                                  ; 33      ;
; huc6280:CPU|cpu65xx:CPU|myAddr[8]                                                                                                                                   ; 33      ;
; huc6280:CPU|cpu65xx:CPU|btDst[4]~20                                                                                                                                 ; 33      ;
; huc6280:CPU|cpu65xx:CPU|btDst[0]~16                                                                                                                                 ; 33      ;
; huc6270:VDC|Decoder1~12                                                                                                                                             ; 32      ;
; huc6270:VDC|Decoder1~9                                                                                                                                              ; 32      ;
; huc6270:VDC|Decoder1~1                                                                                                                                              ; 32      ;
; huc6270:VDC|SP_CUR[3]~16                                                                                                                                            ; 32      ;
; huc6270:VDC|SP_BUF~0                                                                                                                                                ; 32      ;
; huc6270:VDC|REN_SP_OPQ[0]~2                                                                                                                                         ; 32      ;
; huc6280:CPU|cpu65xx:CPU|myAddr[9]                                                                                                                                   ; 32      ;
; huc6270:VDC|SP_PREBUF[0].ADDR[0]~0                                                                                                                                  ; 31      ;
; huc6280:CPU|cpu65xx:CPU|myAddr[6]                                                                                                                                   ; 31      ;
; huc6280:CPU|cpu65xx:CPU|myAddr[4]                                                                                                                                   ; 31      ;
; huc6280:CPU|cpu65xx:CPU|myAddr[7]                                                                                                                                   ; 31      ;
; huc6280:CPU|cpu65xx:CPU|myAddr[5]                                                                                                                                   ; 31      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[40]                                                                                                                                 ; 31      ;
; huc6280:CPU|psg:PSG|CH[4].DA_OUT[4]~0                                                                                                                               ; 30      ;
; huc6270:VDC|SP_PREBUF[15].ADDR[0]~0                                                                                                                                 ; 30      ;
; huc6270:VDC|SP_PREBUF[10].ADDR[0]~0                                                                                                                                 ; 30      ;
; huc6270:VDC|SP_PREBUF[11].ADDR[0]~0                                                                                                                                 ; 30      ;
; huc6270:VDC|SP_PREBUF[14].ADDR[0]~0                                                                                                                                 ; 30      ;
; huc6270:VDC|SP_PREBUF[5].ADDR[0]~0                                                                                                                                  ; 30      ;
; huc6270:VDC|SP_PREBUF[1].ADDR[0]~0                                                                                                                                  ; 30      ;
; huc6270:VDC|SP_PREBUF[4].ADDR[0]~0                                                                                                                                  ; 30      ;
; huc6270:VDC|SP_PREBUF[7].ADDR[0]~0                                                                                                                                  ; 30      ;
; huc6270:VDC|SP_PREBUF[2].ADDR[0]~0                                                                                                                                  ; 30      ;
; huc6270:VDC|SP_PREBUF[6].ADDR[0]~0                                                                                                                                  ; 30      ;
; huc6270:VDC|SP_PREBUF[3].ADDR[0]~0                                                                                                                                  ; 30      ;
; huc6270:VDC|SP_PREBUF[13].ADDR[0]~0                                                                                                                                 ; 30      ;
; huc6270:VDC|SP_PREBUF[8].ADDR[0]~0                                                                                                                                  ; 30      ;
; huc6270:VDC|SP_PREBUF[9].ADDR[0]~0                                                                                                                                  ; 30      ;
; huc6270:VDC|SP_PREBUF[12].ADDR[0]~0                                                                                                                                 ; 30      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|process_1~4                                                                                                               ; 30      ;
; huc6280:CPU|g00_audio_interface:DAC|state.sack33~0                                                                                                                  ; 30      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[35]                                                                                                                                 ; 30      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[39]                                                                                                                                 ; 30      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|process_1~6                                                                                                               ; 29      ;
; huc6280:CPU|cpu65xx:CPU|myAddr[13]                                                                                                                                  ; 29      ;
; huc6270:VDC|SP_CUR[3]~14                                                                                                                                            ; 28      ;
; huc6270:VDC|Equal34~2                                                                                                                                               ; 28      ;
; huc6280:CPU|cpu65xx:CPU|myAddr[14]                                                                                                                                  ; 28      ;
; huc6270:VDC|BG1.BG1_BAT                                                                                                                                             ; 28      ;
; huc6280:CPU|psg:PSG|MIX.MIX_LNEXT                                                                                                                                   ; 27      ;
; huc6280:CPU|PSG_CLKEN                                                                                                                                               ; 27      ;
; huc6280:CPU|cpu65xx:CPU|W[4]                                                                                                                                        ; 27      ;
; huc6270:VDC|BG1.BG1_BAT_W                                                                                                                                           ; 27      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_WRITE_1                                                                                                      ; 26      ;
; huc6270:VDC|SP2.SP2_RD1_W                                                                                                                                           ; 26      ;
; huc6270:VDC|REG_SEL[0]                                                                                                                                              ; 26      ;
; huc6270:VDC|Selector695~1                                                                                                                                           ; 25      ;
; huc6280:CPU|g00_audio_interface:DAC|BBcount[0]                                                                                                                      ; 25      ;
; huc6280:CPU|cpu65xx:CPU|btDst[2]~19                                                                                                                                 ; 25      ;
; huc6280:CPU|psg:PSG|CH~275                                                                                                                                          ; 24      ;
; huc6270:VDC|DMAS_SAT_A[2]~19                                                                                                                                        ; 24      ;
; huc6270:VDC|process_8~0                                                                                                                                             ; 24      ;
; huc6280:CPU|cpu65xx:CPU|W[1]                                                                                                                                        ; 24      ;
; huc6280:CPU|cpu65xx:CPU|W[2]                                                                                                                                        ; 24      ;
; huc6280:CPU|psg:PSG|VT_ADDR[11]                                                                                                                                     ; 24      ;
; huc6280:CPU|psg:PSG|VT_ADDR[10]                                                                                                                                     ; 24      ;
; huc6280:CPU|psg:PSG|VT_ADDR[9]                                                                                                                                      ; 24      ;
; huc6280:CPU|psg:PSG|VT_ADDR[8]                                                                                                                                      ; 24      ;
; huc6280:CPU|psg:PSG|VT_ADDR[7]                                                                                                                                      ; 24      ;
; huc6280:CPU|psg:PSG|VT_ADDR[6]                                                                                                                                      ; 24      ;
; huc6280:CPU|psg:PSG|VT_ADDR[5]                                                                                                                                      ; 24      ;
; huc6280:CPU|psg:PSG|VT_ADDR[4]                                                                                                                                      ; 24      ;
; huc6280:CPU|psg:PSG|VT_ADDR[3]                                                                                                                                      ; 24      ;
; huc6280:CPU|psg:PSG|VT_ADDR[2]                                                                                                                                      ; 24      ;
; huc6280:CPU|psg:PSG|VT_ADDR[1]                                                                                                                                      ; 24      ;
; huc6280:CPU|psg:PSG|VT_ADDR[0]                                                                                                                                      ; 24      ;
; huc6270:VDC|BG_ON~1                                                                                                                                                 ; 23      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCCPU                                                                                                   ; 23      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|process_1~3                                                                                                               ; 23      ;
; romwr_a[20]~80                                                                                                                                                      ; 23      ;
; Equal2~4                                                                                                                                                            ; 23      ;
; huc6280:CPU|cpu65xx:CPU|W[7]                                                                                                                                        ; 23      ;
; huc6270:VDC|DMAS.DMAS_WRITE                                                                                                                                         ; 23      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[38]                                                                                                                                 ; 23      ;
; huc6270:VDC|X_REN_END[5]~14                                                                                                                                         ; 22      ;
; huc6270:VDC|process_1~0                                                                                                                                             ; 22      ;
; huc6270:VDC|SP_NB[2]                                                                                                                                                ; 22      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_VDCDMA                                                                                                   ; 22      ;
; huc6270:VDC|BG1.BG1_INI                                                                                                                                             ; 22      ;
; boot_a~22                                                                                                                                                           ; 22      ;
; process_1~0                                                                                                                                                         ; 22      ;
; huc6280:CPU|psg:PSG|CH[4].NE                                                                                                                                        ; 22      ;
; huc6280:CPU|psg:PSG|CH[5].NE                                                                                                                                        ; 22      ;
; huc6280:CPU|cpu65xx:CPU|btDst[6]~22                                                                                                                                 ; 22      ;
; huc6270:VDC|Selector1843~0                                                                                                                                          ; 21      ;
; huc6270:VDC|SP_BUF~1                                                                                                                                                ; 21      ;
; huc6270:VDC|SP1.SP1_RIGHT                                                                                                                                           ; 21      ;
; CPU_A_PREV[20]~22                                                                                                                                                   ; 21      ;
; huc6260:VCE|VGA_V_CNT[0]~25                                                                                                                                         ; 21      ;
; huc6270:VDC|BG1.BG1_CG0_W                                                                                                                                           ; 21      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[34]                                                                                                                                 ; 21      ;
; huc6280:CPU|cpu65xx:CPU|btDst[3]~17                                                                                                                                 ; 21      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[0]                                                                                                             ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[3]                                                                                                             ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[1]                                                                                                             ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[2]                                                                                                             ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[12]                                                                                                            ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[15]                                                                                                            ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[14]                                                                                                            ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[13]                                                                                                            ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[8]                                                                                                             ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[11]                                                                                                            ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[9]                                                                                                             ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[10]                                                                                                            ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[4]                                                                                                             ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[7]                                                                                                             ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[6]                                                                                                             ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[5]                                                                                                             ; 20      ;
; huc6270:VDC|SP_NB[1]                                                                                                                                                ; 20      ;
; huc6270:VDC|SP_NB[3]                                                                                                                                                ; 20      ;
; huc6270:VDC|SP_NB[0]                                                                                                                                                ; 20      ;
; huc6270:VDC|SP1.SP1_LEFT                                                                                                                                            ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|process_1~7                                                                                                               ; 20      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|nextRamPort.PORT_VDCSP~0                                                                                                  ; 20      ;
; huc6280:CPU|Equal4~1                                                                                                                                                ; 20      ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle.cycleBlkTrsLoop2                                                                                                                ; 20      ;
; huc6280:CPU|psg:PSG|CH[3].CHON                                                                                                                                      ; 20      ;
; huc6280:CPU|psg:PSG|CH[4].CHON                                                                                                                                      ; 20      ;
; huc6280:CPU|psg:PSG|CH[5].CHON                                                                                                                                      ; 20      ;
; huc6280:CPU|psg:PSG|CH[0].CHON                                                                                                                                      ; 20      ;
; huc6280:CPU|psg:PSG|CH[2].CHON                                                                                                                                      ; 20      ;
; huc6270:VDC|DMA.DMA_WRITE                                                                                                                                           ; 20      ;
; huc6280:CPU|psg:PSG|Mux78~5                                                                                                                                         ; 19      ;
; huc6280:CPU|psg:PSG|Mux78~4                                                                                                                                         ; 19      ;
; huc6280:CPU|TMR_RELOAD                                                                                                                                              ; 19      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_ACTIVE                                                                                                       ; 19      ;
; huc6270:VDC|CPU_IRQ_CLR~0                                                                                                                                           ; 19      ;
; huc6280:CPU|LessThan0~5                                                                                                                                             ; 19      ;
; huc6270:VDC|CPU.CPU_RAM_RD                                                                                                                                          ; 19      ;
; huc6270:VDC|REG_SEL[3]                                                                                                                                              ; 19      ;
; huc6280:CPU|psg:PSG|CH[4].LFSR[9]~1                                                                                                                                 ; 18      ;
; huc6280:CPU|psg:PSG|CH[5].LFSR[15]~1                                                                                                                                ; 18      ;
; huc6280:CPU|psg:PSG|Mux78~3                                                                                                                                         ; 18      ;
; huc6280:CPU|psg:PSG|Mux78~2                                                                                                                                         ; 18      ;
; huc6280:CPU|psg:PSG|Mux78~1                                                                                                                                         ; 18      ;
; huc6280:CPU|psg:PSG|Mux78~0                                                                                                                                         ; 18      ;
; huc6270:VDC|Decoder1~0                                                                                                                                              ; 18      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|process_1~2                                                                                                               ; 18      ;
; romrd_a_cached[14]~18                                                                                                                                               ; 18      ;
; huc6280:CPU|Equal5~5                                                                                                                                                ; 18      ;
; hex:hexd0|SEG[0]~7                                                                                                                                                  ; 18      ;
; huc6280:CPU|clockDone                                                                                                                                               ; 18      ;
; huc6280:CPU|cpu65xx:CPU|W[3]                                                                                                                                        ; 18      ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle.cycleReadImm                                                                                                                    ; 18      ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle.cycleBlkPreTrs                                                                                                                  ; 18      ;
; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|out_address_reg_b[1] ; 18      ;
; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|out_address_reg_b[0] ; 18      ;
; huc6260:VCE|scanline:sl1|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|out_address_reg_b[0] ; 18      ;
; huc6270:VDC|TPX[0]                                                                                                                                                  ; 17      ;
; huc6270:VDC|SP_HF                                                                                                                                                   ; 17      ;
; huc6270:VDC|CPU_SOUR_SET_REQ                                                                                                                                        ; 17      ;
; huc6270:VDC|CPU_DESR_SET_REQ                                                                                                                                        ; 17      ;
; huc6270:VDC|Mux1687~1                                                                                                                                               ; 17      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|WideOr40~0                                                                                                                ; 17      ;
; romrd_a[9]~17                                                                                                                                                       ; 17      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort~26                                                                                                            ; 17      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_ackReg                                                                                                             ; 17      ;
; huc6280:CPU|TMR_VALUE[10]~18                                                                                                                                        ; 17      ;
; huc6280:CPU|cpu65xx:CPU|Mux108~1                                                                                                                                    ; 17      ;
; huc6280:CPU|cpu65xx:CPU|W[0]                                                                                                                                        ; 17      ;
; huc6280:CPU|cpu65xx:CPU|addr[15]~4                                                                                                                                  ; 17      ;
; huc6270:VDC|DMA_RAM_REQ_FF                                                                                                                                          ; 17      ;
; huc6270:VDC|SP_PAL[3]                                                                                                                                               ; 16      ;
; huc6270:VDC|SP_PAL[2]                                                                                                                                               ; 16      ;
; huc6270:VDC|SP_PAL[1]                                                                                                                                               ; 16      ;
; huc6270:VDC|SP_PAL[0]                                                                                                                                               ; 16      ;
; huc6270:VDC|SP_PRI                                                                                                                                                  ; 16      ;
; huc6270:VDC|BG_P23~16                                                                                                                                               ; 16      ;
; huc6270:VDC|process_1~1                                                                                                                                             ; 16      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdma_qReg[0]~1                                                                                                          ; 16      ;
; huc6270:VDC|Mux99~9                                                                                                                                                 ; 16      ;
; huc6270:VDC|Mux100~9                                                                                                                                                ; 16      ;
; huc6270:VDC|Mux101~9                                                                                                                                                ; 16      ;
; huc6270:VDC|Mux102~9                                                                                                                                                ; 16      ;
; huc6270:VDC|Mux98~9                                                                                                                                                 ; 16      ;
; huc6270:VDC|Selector1792~0                                                                                                                                          ; 16      ;
; huc6270:VDC|Selector1784~2                                                                                                                                          ; 16      ;
; huc6270:VDC|SP_BUF[15].P3[15]~1                                                                                                                                     ; 16      ;
; huc6270:VDC|SP_BUF[15].P0[15]~1                                                                                                                                     ; 16      ;
; huc6270:VDC|SP_BUF[14].P3[15]~1                                                                                                                                     ; 16      ;
; huc6270:VDC|Selector1719~0                                                                                                                                          ; 16      ;
; huc6270:VDC|Selector1711~2                                                                                                                                          ; 16      ;
; huc6270:VDC|SP_BUF[14].P0[15]~1                                                                                                                                     ; 16      ;
; huc6270:VDC|Selector1644~0                                                                                                                                          ; 16      ;
; huc6270:VDC|Selector1636~2                                                                                                                                          ; 16      ;
; huc6270:VDC|SP_BUF[13].P3[15]~1                                                                                                                                     ; 16      ;
; huc6270:VDC|SP_BUF[12].P0[15]~1                                                                                                                                     ; 16      ;
; huc6270:VDC|SP_BUF[12].P3[15]~1                                                                                                                                     ; 16      ;
; huc6270:VDC|Selector1570~0                                                                                                                                          ; 16      ;
; huc6270:VDC|Selector1569~3                                                                                                                                          ; 16      ;
; huc6270:VDC|SP_BUF[13].P0[15]~1                                                                                                                                     ; 16      ;
; huc6270:VDC|Selector1512~1                                                                                                                                          ; 16      ;
; huc6270:VDC|SP_BUF[11].P3[15]~1                                                                                                                                     ; 16      ;
; huc6270:VDC|Selector1497~0                                                                                                                                          ; 16      ;
; huc6270:VDC|Selector1489~3                                                                                                                                          ; 16      ;
; huc6270:VDC|SP_BUF[11].P0[15]~1                                                                                                                                     ; 16      ;
; huc6270:VDC|Selector1422~0                                                                                                                                          ; 16      ;
; huc6270:VDC|Selector1414~2                                                                                                                                          ; 16      ;
; huc6270:VDC|SP_BUF[10].P3[15]~1                                                                                                                                     ; 16      ;
; huc6270:VDC|SP_BUF[9].P3[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|Selector1349~0                                                                                                                                          ; 16      ;
; huc6270:VDC|Selector1341~3                                                                                                                                          ; 16      ;
; huc6270:VDC|SP_BUF[9].P0[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|SP_BUF[10].P0[15]~1                                                                                                                                     ; 16      ;
; huc6270:VDC|SP_BUF[6].P3[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|SP_BUF[6].P0[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|Selector1127~0                                                                                                                                          ; 16      ;
; huc6270:VDC|Selector1119~3                                                                                                                                          ; 16      ;
; huc6270:VDC|Selector1068~1                                                                                                                                          ; 16      ;
; huc6270:VDC|SP_BUF[5].P0[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|Selector1053~0                                                                                                                                          ; 16      ;
; huc6270:VDC|Selector1045~2                                                                                                                                          ; 16      ;
; huc6270:VDC|SP_BUF[5].P3[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|SP_BUF[3].P0[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|Selector916~1                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector905~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector897~3                                                                                                                                           ; 16      ;
; huc6270:VDC|SP_BUF[3].P3[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|Selector830~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector822~3                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector842~1                                                                                                                                           ; 16      ;
; huc6270:VDC|SP_BUF[2].P3[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|SP_BUF[2].P0[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|SP_BUF[7].P0[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|SP_BUF[7].P3[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|Selector1217~1                                                                                                                                          ; 16      ;
; huc6270:VDC|Selector1200~0                                                                                                                                          ; 16      ;
; huc6270:VDC|Selector1199~3                                                                                                                                          ; 16      ;
; huc6270:VDC|Selector978~1                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector970~2                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector990~1                                                                                                                                           ; 16      ;
; huc6270:VDC|SP_BUF[4].P3[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|SP_BUF[4].P0[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|SP_BUF[1].P0[15]~2                                                                                                                                      ; 16      ;
; huc6270:VDC|SP_BUF[1].P3[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|Selector773~1                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector756~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector755~4                                                                                                                                           ; 16      ;
; huc6270:VDC|SP_BUF[8].P0[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|SP_BUF[8].P3[15]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|Selector1291~2                                                                                                                                          ; 16      ;
; huc6270:VDC|Selector1274~0                                                                                                                                          ; 16      ;
; huc6270:VDC|Selector1273~2                                                                                                                                          ; 16      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_qReg[15]~1                                                                                                          ; 16      ;
; huc6270:VDC|DMA_RAM_DI_FF[9]~17                                                                                                                                     ; 16      ;
; huc6270:VDC|CPU_RAM_DI_FF[0]~1                                                                                                                                      ; 16      ;
; huc6270:VDC|CPU_SOUR_SET_VAL[0]~17                                                                                                                                  ; 16      ;
; huc6270:VDC|CPU_DESR_SET_VAL[11]~17                                                                                                                                 ; 16      ;
; huc6270:VDC|Selector672~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector660~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector668~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector664~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector669~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector657~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector661~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector665~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector671~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector659~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector663~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector667~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector670~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector658~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector666~0                                                                                                                                           ; 16      ;
; huc6270:VDC|SP_BUF[0].P0[15]~3                                                                                                                                      ; 16      ;
; huc6270:VDC|Selector662~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector677~2                                                                                                                                           ; 16      ;
; huc6270:VDC|WideOr26~0                                                                                                                                              ; 16      ;
; huc6270:VDC|Selector678~2                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector699~1                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector695~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector720~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector717~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector719~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector718~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector708~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector705~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector706~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector707~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector712~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector709~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector711~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector710~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector716~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector713~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Selector714~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Mux103~9                                                                                                                                                ; 16      ;
; huc6270:VDC|SP_BUF[0].P3[15]~2                                                                                                                                      ; 16      ;
; huc6270:VDC|Selector715~0                                                                                                                                           ; 16      ;
; huc6270:VDC|Mux905~9                                                                                                                                                ; 16      ;
; huc6270:VDC|Mux904~9                                                                                                                                                ; 16      ;
; huc6270:VDC|Mux903~9                                                                                                                                                ; 16      ;
; huc6270:VDC|Mux902~9                                                                                                                                                ; 16      ;
; huc6270:VDC|Mux900~9                                                                                                                                                ; 16      ;
; huc6270:VDC|Mux901~9                                                                                                                                                ; 16      ;
; huc6270:VDC|Mux899~9                                                                                                                                                ; 16      ;
; huc6270:VDC|Mux898~9                                                                                                                                                ; 16      ;
; huc6270:VDC|Mux897~9                                                                                                                                                ; 16      ;
; huc6270:VDC|Mux896~9                                                                                                                                                ; 16      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|WideOr0~1                                                                                                                 ; 16      ;
; huc6270:VDC|Mux80~1                                                                                                                                                 ; 16      ;
; huc6270:VDC|SP_NAME[9]                                                                                                                                              ; 16      ;
; huc6270:VDC|Selector142~0                                                                                                                                           ; 16      ;
; huc6270:VDC|SP_NAME[8]                                                                                                                                              ; 16      ;
; huc6270:VDC|SP_NAME[7]                                                                                                                                              ; 16      ;
; huc6270:VDC|SP_NAME[6]                                                                                                                                              ; 16      ;
; huc6270:VDC|Add31~15                                                                                                                                                ; 16      ;
; huc6270:VDC|SP_NAME[5]                                                                                                                                              ; 16      ;
; huc6270:VDC|Add31~14                                                                                                                                                ; 16      ;
; huc6270:VDC|SP_NAME[4]                                                                                                                                              ; 16      ;
; huc6270:VDC|SP_NAME[3]                                                                                                                                              ; 16      ;
; huc6270:VDC|Add31~13                                                                                                                                                ; 16      ;
; huc6270:VDC|Add31~12                                                                                                                                                ; 16      ;
; huc6270:VDC|V_SP_NAME~1                                                                                                                                             ; 16      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_qReg[4]~1                                                                                                           ; 16      ;
; huc6270:VDC|SOUR[7]~50                                                                                                                                              ; 16      ;
; huc6270:VDC|DESR[6]~50                                                                                                                                              ; 16      ;
; huc6270:VDC|Mux1408~0                                                                                                                                               ; 16      ;
; huc6270:VDC|DMA_RAM_A_FF[10]~17                                                                                                                                     ; 16      ;
; huc6270:VDC|CPU_RAM_A_FF[15]~8                                                                                                                                      ; 16      ;
; huc6270:VDC|Mux1583~0                                                                                                                                               ; 16      ;
; huc6270:VDC|CPU_RAM_A_FF[0]~3                                                                                                                                       ; 16      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdccpu_qReg[8]~1                                                                                                          ; 16      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[24]~3                                                                                                       ; 16      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[8]~2                                                                                                        ; 16      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[56]~1                                                                                                       ; 16      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentRdData[40]~0                                                                                                       ; 16      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_data_ena                                                                                                               ; 16      ;
; huc6280:CPU|g00_audio_interface:DAC|Equal7~0                                                                                                                        ; 16      ;
; huc6260:VCE|CTRL.CTRL_IDLE                                                                                                                                          ; 16      ;
; huc6280:CPU|cpu65xx:CPU|PC[1]~19                                                                                                                                    ; 16      ;
; huc6280:CPU|cpu65xx:CPU|PC[5]~17                                                                                                                                    ; 16      ;
; huc6280:CPU|g00_audio_interface:DAC|BBcount[1]                                                                                                                      ; 16      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[21]                                                                                                                                 ; 16      ;
; huc6280:CPU|cpu65xx:CPU|addr[19]~19                                                                                                                                 ; 16      ;
; huc6280:CPU|cpu65xx:CPU|nextAddr.nextAddrPc~0                                                                                                                       ; 16      ;
; huc6270:VDC|Add35~10                                                                                                                                                ; 16      ;
; huc6270:VDC|Add35~8                                                                                                                                                 ; 16      ;
; huc6270:VDC|Add35~6                                                                                                                                                 ; 16      ;
; huc6270:VDC|Add35~4                                                                                                                                                 ; 16      ;
; huc6270:VDC|Add35~2                                                                                                                                                 ; 16      ;
; huc6270:VDC|Add35~0                                                                                                                                                 ; 16      ;
; huc6270:VDC|Add32~6                                                                                                                                                 ; 16      ;
; huc6270:VDC|Add32~4                                                                                                                                                 ; 16      ;
; huc6270:VDC|Add32~2                                                                                                                                                 ; 16      ;
; huc6270:VDC|Add32~0                                                                                                                                                 ; 16      ;
; huc6270:VDC|TPX[1]                                                                                                                                                  ; 16      ;
; huc6270:VDC|DCR[2]                                                                                                                                                  ; 16      ;
; huc6270:VDC|DCR[3]                                                                                                                                                  ; 16      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcdmas_qReg[9]~1                                                                                                         ; 15      ;
; huc6270:VDC|Selector1809~1                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1656~1                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1586~1                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1438~1                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1360~2                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1142~1                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1370~0                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1358~0                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1362~0                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1366~0                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1367~0                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1355~0                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1363~0                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1359~0                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1368~0                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1356~0                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1360~0                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1364~0                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1369~0                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1357~0                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1291~3                                                                                                                                          ; 15      ;
; huc6270:VDC|Selector1361~0                                                                                                                                          ; 15      ;
; huc6270:VDC|DMAS_SAT_DI[2]~16                                                                                                                                       ; 15      ;
; huc6270:VDC|V_X~63                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~62                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~61                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~60                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~59                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~58                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~57                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~56                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~55                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~54                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~53                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~52                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~51                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~50                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~49                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~48                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~47                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~46                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~45                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~44                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~43                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~42                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~41                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~40                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~39                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~38                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~37                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~36                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~35                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~34                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~33                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~32                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~31                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~30                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~29                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~28                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~27                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~26                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~25                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~24                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~23                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~22                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~21                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~20                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~19                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~18                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~17                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~16                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~15                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~14                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~13                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~12                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~11                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~10                                                                                                                                                  ; 15      ;
; huc6270:VDC|V_X~9                                                                                                                                                   ; 15      ;
; huc6270:VDC|V_X~8                                                                                                                                                   ; 15      ;
; huc6270:VDC|V_X~7                                                                                                                                                   ; 15      ;
; huc6270:VDC|V_X~6                                                                                                                                                   ; 15      ;
; huc6270:VDC|V_X~5                                                                                                                                                   ; 15      ;
; huc6270:VDC|V_X~4                                                                                                                                                   ; 15      ;
; huc6270:VDC|BG2.BG2_LOOP                                                                                                                                            ; 15      ;
; huc6270:VDC|REN_SP_COL[5]~15                                                                                                                                        ; 15      ;
; huc6270:VDC|REN_SP_COL[5]~13                                                                                                                                        ; 15      ;
; huc6270:VDC|REN_SP_COL[5]~2                                                                                                                                         ; 15      ;
; huc6270:VDC|REN_SP_COL[5]~1                                                                                                                                         ; 15      ;
; huc6270:VDC|SP1.SP1_INI                                                                                                                                             ; 15      ;
; huc6270:VDC|V_X~3                                                                                                                                                   ; 15      ;
; huc6270:VDC|V_X~2                                                                                                                                                   ; 15      ;
; huc6270:VDC|V_X~1                                                                                                                                                   ; 15      ;
; huc6270:VDC|V_X~0                                                                                                                                                   ; 15      ;
; huc6270:VDC|CPU_RAM_A_FF[8]~2                                                                                                                                       ; 15      ;
; huc6270:VDC|BG_ACTIVE~2                                                                                                                                             ; 15      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcbg_ackReg                                                                                                              ; 15      ;
; huc6280:CPU|lateHCycles[0]~35                                                                                                                                       ; 15      ;
; huc6280:CPU|lateHCycles[0]~34                                                                                                                                       ; 15      ;
; huc6280:CPU|romHCycles[11]~33                                                                                                                                       ; 15      ;
; huc6280:CPU|romHCycles[11]~32                                                                                                                                       ; 15      ;
; huc6280:CPU|cpu65xx:CPU|Add21~1                                                                                                                                     ; 15      ;
; huc6280:CPU|cpu65xx:CPU|Add18~2                                                                                                                                     ; 15      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[20]                                                                                                                                 ; 15      ;
; huc6280:CPU|DAC_CLKEN                                                                                                                                               ; 15      ;
; huc6280:CPU|CE7_N~0                                                                                                                                                 ; 15      ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle.cycleBlkTrsRd2                                                                                                                  ; 15      ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle.cycleStack4                                                                                                                     ; 15      ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle.cycle2                                                                                                                          ; 15      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[15]                                                                                                                                 ; 15      ;
; huc6280:CPU|psg:PSG|CH[1].DDA                                                                                                                                       ; 15      ;
; huc6270:VDC|BG_RAM_REQ_FF                                                                                                                                           ; 15      ;
; huc6260:VCE|VGA_H_CNT[0]                                                                                                                                            ; 15      ;
; huc6280:CPU|cpu65xx:CPU|X[0]~8                                                                                                                                      ; 15      ;
; huc6260:VCE|VGA_V_CNT[1]                                                                                                                                            ; 15      ;
; huc6280:CPU|psg:PSG|CH~242                                                                                                                                          ; 14      ;
; huc6280:CPU|psg:PSG|Equal7~3                                                                                                                                        ; 14      ;
; huc6280:CPU|psg:PSG|Equal9~3                                                                                                                                        ; 14      ;
; huc6270:VDC|Selector34~2                                                                                                                                            ; 14      ;
; huc6270:VDC|Selector1730~1                                                                                                                                          ; 14      ;
; huc6270:VDC|Selector678~1                                                                                                                                           ; 14      ;
; huc6270:VDC|REN_SP_COL[5]~4                                                                                                                                         ; 14      ;
; huc6270:VDC|SP_RAM_A_FF[10]~14                                                                                                                                      ; 14      ;
; huc6280:CPU|g00_audio_interface:DAC|Equal5~2                                                                                                                        ; 14      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[53]                                                                                                                                 ; 14      ;
; huc6280:CPU|psg:PSG|CH[3].DDA                                                                                                                                       ; 14      ;
; huc6280:CPU|psg:PSG|CH[4].DDA                                                                                                                                       ; 14      ;
; huc6280:CPU|psg:PSG|CH[5].DDA                                                                                                                                       ; 14      ;
; huc6280:CPU|psg:PSG|CH[0].DDA                                                                                                                                       ; 14      ;
; huc6280:CPU|psg:PSG|CH[2].DDA                                                                                                                                       ; 14      ;
; huc6270:VDC|CPU.CPU_RAM_WR_INC                                                                                                                                      ; 14      ;
; huc6270:VDC|MWR[1]                                                                                                                                                  ; 14      ;
; huc6270:VDC|MWR[0]                                                                                                                                                  ; 14      ;
; huc6280:CPU|cpu65xx:CPU|X[6]~14                                                                                                                                     ; 14      ;
; huc6280:CPU|cpu65xx:CPU|X[7]~15                                                                                                                                     ; 14      ;
; huc6280:CPU|cpu65xx:CPU|X[4]~12                                                                                                                                     ; 14      ;
; huc6280:CPU|cpu65xx:CPU|X[5]~13                                                                                                                                     ; 14      ;
; huc6280:CPU|cpu65xx:CPU|X[3]~9                                                                                                                                      ; 14      ;
; huc6280:CPU|cpu65xx:CPU|X[1]~10                                                                                                                                     ; 14      ;
; huc6280:CPU|cpu65xx:CPU|X[2]~11                                                                                                                                     ; 14      ;
; huc6280:CPU|psg:PSG|CH[4].NG_CNT[2]~1                                                                                                                               ; 13      ;
; huc6280:CPU|psg:PSG|CH[5].NG_CNT[4]~1                                                                                                                               ; 13      ;
; huc6280:CPU|psg:PSG|Equal5~3                                                                                                                                        ; 13      ;
; huc6280:CPU|psg:PSG|Equal6~3                                                                                                                                        ; 13      ;
; huc6280:CPU|psg:PSG|Equal8~3                                                                                                                                        ; 13      ;
; huc6280:CPU|psg:PSG|Equal0~3                                                                                                                                        ; 13      ;
; huc6280:CPU|psg:PSG|Equal3~3                                                                                                                                        ; 13      ;
; huc6280:CPU|psg:PSG|LFTRG                                                                                                                                           ; 13      ;
; huc6280:CPU|psg:PSG|Equal4~3                                                                                                                                        ; 13      ;
; huc6280:CPU|psg:PSG|Mux1176~4                                                                                                                                       ; 13      ;
; huc6270:VDC|SP_BUF[0].P3[15]~4                                                                                                                                      ; 13      ;
; huc6270:VDC|Mux1612~0                                                                                                                                               ; 13      ;
; huc6270:VDC|REN_SP_COL[5]~16                                                                                                                                        ; 13      ;
; huc6270:VDC|REN_SP_COL[5]~14                                                                                                                                        ; 13      ;
; huc6270:VDC|REN_SP_COL[5]~7                                                                                                                                         ; 13      ;
; huc6270:VDC|REN_SP_COL[5]~6                                                                                                                                         ; 13      ;
; huc6270:VDC|REN_SP_COL[5]~5                                                                                                                                         ; 13      ;
; huc6270:VDC|BG_CYC[2]                                                                                                                                               ; 13      ;
; huc6270:VDC|BG_CYC[1]                                                                                                                                               ; 13      ;
; huc6280:CPU|process_3~1                                                                                                                                             ; 13      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort.PORT_ROMWR                                                                                                    ; 13      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[48]                                                                                                                                 ; 13      ;
; huc6280:CPU|cpu65xx:CPU|\processAluInput:temp[7]~3                                                                                                                  ; 13      ;
; huc6280:CPU|cpu65xx:CPU|U[7]                                                                                                                                        ; 13      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[18]                                                                                                                                 ; 13      ;
; huc6280:CPU|cpu65xx:CPU|addr[14]~14                                                                                                                                 ; 13      ;
; huc6280:CPU|cpu65xx:CPU|addr[13]~9                                                                                                                                  ; 13      ;
; huc6280:CPU|g00_audio_interface:DAC|word_count[1]                                                                                                                   ; 13      ;
; huc6280:CPU|g00_audio_interface:DAC|word_count[2]                                                                                                                   ; 13      ;
; huc6280:CPU|g00_audio_interface:DAC|word_count[0]                                                                                                                   ; 13      ;
; huc6260:VCE|H_CNT[8]                                                                                                                                                ; 13      ;
; huc6260:VCE|H_CNT[7]                                                                                                                                                ; 13      ;
; huc6260:VCE|H_CNT[6]                                                                                                                                                ; 13      ;
; huc6260:VCE|H_CNT[5]                                                                                                                                                ; 13      ;
; huc6260:VCE|H_CNT[4]                                                                                                                                                ; 13      ;
; huc6260:VCE|H_CNT[9]                                                                                                                                                ; 13      ;
; huc6260:VCE|H_CNT[10]                                                                                                                                               ; 13      ;
; huc6280:CPU|cpu65xx:CPU|T                                                                                                                                           ; 13      ;
; huc6280:CPU|psg:PSG|CH[3].WF_CNT[3]~1                                                                                                                               ; 12      ;
; huc6280:CPU|psg:PSG|CH[4].WF_CNT[9]~1                                                                                                                               ; 12      ;
; huc6280:CPU|psg:PSG|CH[5].WF_CNT[3]~1                                                                                                                               ; 12      ;
; huc6280:CPU|psg:PSG|CH[0].WF_CNT[9]~1                                                                                                                               ; 12      ;
; huc6280:CPU|psg:PSG|CH[1].WF_CNT[8]~2                                                                                                                               ; 12      ;
; huc6280:CPU|psg:PSG|CH[2].WF_CNT[5]~1                                                                                                                               ; 12      ;
; huc6280:CPU|psg:PSG|CH[4].WF_DATA[31][0]~0                                                                                                                          ; 12      ;
; huc6270:VDC|Selector34~3                                                                                                                                            ; 12      ;
; huc6280:CPU|psg:PSG|VT_ADDR[0]~13                                                                                                                                   ; 12      ;
; huc6270:VDC|SP_BUF[0].P0[15]~2                                                                                                                                      ; 12      ;
; huc6270:VDC|BG_RAM_A_FF[0]~12                                                                                                                                       ; 12      ;
; sdram_controller:SDRC|chameleon_sdram:sdr|currentPort~19                                                                                                            ; 12      ;
; huc6270:VDC|BG_CYC[0]                                                                                                                                               ; 12      ;
; huc6280:CPU|cpu65xx:CPU|W[5]~9                                                                                                                                      ; 12      ;
; huc6280:CPU|cpu65xx:CPU|W[5]~8                                                                                                                                      ; 12      ;
; huc6280:CPU|cpu65xx:CPU|\processAluInput:temp[5]~3                                                                                                                  ; 12      ;
; huc6280:CPU|g00_audio_interface:DAC|BBcount[3]                                                                                                                      ; 12      ;
; huc6280:CPU|g00_audio_interface:DAC|BBcount[2]                                                                                                                      ; 12      ;
; huc6280:CPU|CPU_DI~1                                                                                                                                                ; 12      ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle.cycleTPreWrite                                                                                                                  ; 12      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[49]                                                                                                                                 ; 12      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[14]                                                                                                                                 ; 12      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[17]                                                                                                                                 ; 12      ;
; huc6280:CPU|cpu65xx:CPU|myAddr[15]                                                                                                                                  ; 12      ;
; huc6270:VDC|Y[7]                                                                                                                                                    ; 12      ;
; huc6270:VDC|Y[6]                                                                                                                                                    ; 12      ;
; huc6270:VDC|Y[5]                                                                                                                                                    ; 12      ;
; huc6270:VDC|Y[4]                                                                                                                                                    ; 12      ;
; huc6270:VDC|Y[3]                                                                                                                                                    ; 12      ;
; huc6270:VDC|Y[0]                                                                                                                                                    ; 12      ;
; huc6270:VDC|Y[2]                                                                                                                                                    ; 12      ;
; huc6270:VDC|Y[1]                                                                                                                                                    ; 12      ;
; huc6270:VDC|Y[8]                                                                                                                                                    ; 12      ;
; huc6260:VCE|H_CNT[3]                                                                                                                                                ; 12      ;
; huc6260:VCE|H_CNT[2]                                                                                                                                                ; 12      ;
; huc6260:VCE|H_CNT[1]                                                                                                                                                ; 12      ;
; huc6260:VCE|H_CNT[0]                                                                                                                                                ; 12      ;
; huc6280:CPU|cpu65xx:CPU|D                                                                                                                                           ; 12      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[33]                                                                                                                                 ; 12      ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle.cycleBranchPage                                                                                                                 ; 12      ;
; huc6280:CPU|psg:PSG|Equal2~2                                                                                                                                        ; 11      ;
; huc6280:CPU|psg:PSG|Mux1176~0                                                                                                                                       ; 11      ;
; huc6270:VDC|REN_MEM_A[0]~1                                                                                                                                          ; 11      ;
; huc6270:VDC|SP1~23                                                                                                                                                  ; 11      ;
; huc6270:VDC|SP_CGY[0]~0                                                                                                                                             ; 11      ;
; huc6280:CPU|g00_audio_interface:DAC|SCI_WORD1[4]~6                                                                                                                  ; 11      ;
; huc6260:VCE|H_CNT[0]~45                                                                                                                                             ; 11      ;
; huc6260:VCE|H_CNT[0]~44                                                                                                                                             ; 11      ;
; process_1~1                                                                                                                                                         ; 11      ;
; huc6280:CPU|cpu65xx:CPU|Selector9~1                                                                                                                                 ; 11      ;
; huc6280:CPU|cpu65xx:CPU|nextCpuCycle.cycleStack3~0                                                                                                                  ; 11      ;
; huc6280:CPU|cpu65xx:CPU|Mux108~0                                                                                                                                    ; 11      ;
; huc6280:CPU|cpu65xx:CPU|\processAluInput:temp[1]~3                                                                                                                  ; 11      ;
; huc6280:CPU|Equal3~0                                                                                                                                                ; 11      ;
; huc6280:CPU|cpu65xx:CPU|Selector106~4                                                                                                                               ; 11      ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle.cycleIndirect                                                                                                                   ; 11      ;
; huc6260:VCE|VGA_H_CNT[8]                                                                                                                                            ; 11      ;
; huc6260:VCE|VGA_H_CNT[7]                                                                                                                                            ; 11      ;
; huc6260:VCE|VGA_H_CNT[6]                                                                                                                                            ; 11      ;
; huc6260:VCE|VGA_H_CNT[5]                                                                                                                                            ; 11      ;
; huc6260:VCE|VGA_H_CNT[4]                                                                                                                                            ; 11      ;
; huc6260:VCE|VGA_H_CNT[3]                                                                                                                                            ; 11      ;
; huc6260:VCE|VGA_H_CNT[2]                                                                                                                                            ; 11      ;
; huc6260:VCE|VGA_H_CNT[1]                                                                                                                                            ; 11      ;
; huc6280:CPU|psg:PSG|Decoder3~15                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder3~14                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder3~13                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder3~12                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder3~11                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder3~10                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder3~9                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder3~8                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder3~7                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder3~6                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder3~5                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder3~4                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder3~3                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder3~2                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder3~1                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder3~0                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~15                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~14                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~13                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~12                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~11                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~10                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~9                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~8                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~7                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~6                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~5                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~4                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~3                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~2                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~1                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder4~0                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~15                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~14                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~13                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~12                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~11                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~10                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~9                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~8                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~7                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~6                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~5                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~4                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~3                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~2                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~1                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder5~0                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~15                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~14                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~13                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~12                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~11                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~10                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~9                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~8                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~7                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~6                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~5                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~4                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~3                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~2                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~1                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder0~0                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~15                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~14                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~13                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~12                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~11                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~10                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~9                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~8                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~7                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~6                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~5                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~4                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~3                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~2                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~1                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder1~0                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~15                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~14                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~13                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~12                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~11                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~10                                                                                                                                     ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~9                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~8                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~7                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~6                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~5                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~4                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~3                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~2                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~1                                                                                                                                      ; 10      ;
; huc6280:CPU|psg:PSG|Decoder2~0                                                                                                                                      ; 10      ;
; huc6270:VDC|SP_X[9]~0                                                                                                                                               ; 10      ;
; huc6270:VDC|Mux1454~0                                                                                                                                               ; 10      ;
; huc6270:VDC|Mux1305~0                                                                                                                                               ; 10      ;
; huc6270:VDC|Mux1279~0                                                                                                                                               ; 10      ;
; huc6270:VDC|Mux1227~0                                                                                                                                               ; 10      ;
; huc6270:VDC|Mux1253~0                                                                                                                                               ; 10      ;
; huc6270:VDC|Mux1201~0                                                                                                                                               ; 10      ;
; huc6270:VDC|Mux1149~0                                                                                                                                               ; 10      ;
; huc6270:VDC|Mux1175~0                                                                                                                                               ; 10      ;
; huc6270:VDC|Mux1071~0                                                                                                                                               ; 10      ;
; huc6270:VDC|Mux1045~0                                                                                                                                               ; 10      ;
; huc6270:VDC|Mux993~0                                                                                                                                                ; 10      ;
; huc6270:VDC|Mux967~0                                                                                                                                                ; 10      ;
; huc6270:VDC|Mux1097~0                                                                                                                                               ; 10      ;
; huc6270:VDC|Mux1019~0                                                                                                                                               ; 10      ;
; huc6270:VDC|Mux941~0                                                                                                                                                ; 10      ;
; huc6270:VDC|Mux1123~0                                                                                                                                               ; 10      ;
; huc6280:CPU|psg:PSG|Add31~1                                                                                                                                         ; 10      ;
; huc6270:VDC|Mux1444~1                                                                                                                                               ; 10      ;
; huc6270:VDC|BG2_MEM_A[0]~22                                                                                                                                         ; 10      ;
; huc6270:VDC|Mux915~1                                                                                                                                                ; 10      ;
; huc6270:VDC|Mux1586~0                                                                                                                                               ; 10      ;
; huc6270:VDC|X[0]~22                                                                                                                                                 ; 10      ;
; huc6270:VDC|SP_Y[9]~0                                                                                                                                               ; 10      ;
; huc6270:VDC|SP_CUR_Y[9]~0                                                                                                                                           ; 10      ;
; huc6270:VDC|Mux1606~0                                                                                                                                               ; 10      ;
; huc6270:VDC|YOFS_REL_REQ~0                                                                                                                                          ; 10      ;
; huc6280:CPU|g00_audio_interface:DAC|state2.sw_write                                                                                                                 ; 10      ;
; huc6270:VDC|process_8~1                                                                                                                                             ; 10      ;
; huc6280:CPU|g00_audio_interface:DAC|bit_count[0]                                                                                                                    ; 10      ;
; huc6280:CPU|g00_audio_interface:DAC|bit_count[1]                                                                                                                    ; 10      ;
; huc6280:CPU|CLKOUT_FF                                                                                                                                               ; 10      ;
; huc6260:VCE|VGA_V_CNT[0]~24                                                                                                                                         ; 10      ;
; huc6280:CPU|cpu65xx:CPU|updateRegisters~2                                                                                                                           ; 10      ;
; huc6280:CPU|cpu65xx:CPU|theOpcode[5]                                                                                                                                ; 10      ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle.cycleBlkSdA                                                                                                                     ; 10      ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle.cycleBlkSdY                                                                                                                     ; 10      ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[12]                                                                                                                                 ; 10      ;
; huc6270:VDC|SP1.SP1_LOOP                                                                                                                                            ; 10      ;
; huc6270:VDC|SP1_ACTIVE                                                                                                                                              ; 10      ;
; huc6280:CPU|cpu65xx:CPU|theCpuCycle.cycleBlkPreSd                                                                                                                   ; 10      ;
; RESET_N~_wirecell                                                                                                                                                   ; 9       ;
; DRAM_DQ[15]~15                                                                                                                                                      ; 9       ;
; DRAM_DQ[13]~13                                                                                                                                                      ; 9       ;
; DRAM_DQ[12]~12                                                                                                                                                      ; 9       ;
; DRAM_DQ[11]~11                                                                                                                                                      ; 9       ;
; DRAM_DQ[10]~10                                                                                                                                                      ; 9       ;
; DRAM_DQ[9]~9                                                                                                                                                        ; 9       ;
; DRAM_DQ[8]~8                                                                                                                                                        ; 9       ;
; DRAM_DQ[7]~7                                                                                                                                                        ; 9       ;
; DRAM_DQ[6]~6                                                                                                                                                        ; 9       ;
; DRAM_DQ[5]~5                                                                                                                                                        ; 9       ;
; DRAM_DQ[4]~4                                                                                                                                                        ; 9       ;
; DRAM_DQ[3]~3                                                                                                                                                        ; 9       ;
; DRAM_DQ[2]~2                                                                                                                                                        ; 9       ;
; DRAM_DQ[1]~1                                                                                                                                                        ; 9       ;
; DRAM_DQ[0]~0                                                                                                                                                        ; 9       ;
; huc6270:VDC|Mux1483~0                                                                                                                                               ; 9       ;
; huc6280:CPU|psg:PSG|Add31~0                                                                                                                                         ; 9       ;
; huc6270:VDC|YOFS[5]~28                                                                                                                                              ; 9       ;
; huc6270:VDC|process_0~3                                                                                                                                             ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[9][0]~15                                                                                                                                  ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[12][0]~14                                                                                                                                 ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[15][0]~13                                                                                                                                 ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[14][0]~12                                                                                                                                 ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[13][0]~11                                                                                                                                 ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[11][0]~10                                                                                                                                 ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[10][0]~9                                                                                                                                  ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[2][0]~8                                                                                                                                   ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[5][0]~7                                                                                                                                   ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[8][0]~6                                                                                                                                   ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[7][0]~5                                                                                                                                   ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[6][0]~4                                                                                                                                   ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[4][0]~3                                                                                                                                   ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[3][0]~2                                                                                                                                   ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[1][0]~1                                                                                                                                   ; 9       ;
; huc6270:VDC|REN_SP_COLTAB[0][0]~0                                                                                                                                   ; 9       ;
; huc6270:VDC|BG2_MEM_DI[6]~0                                                                                                                                         ; 9       ;
; huc6270:VDC|Selector678~0                                                                                                                                           ; 9       ;
; huc6280:CPU|g00_audio_interface:DAC|pulse_48KHz                                                                                                                     ; 9       ;
; huc6270:VDC|REN_SP_COL[1]~25                                                                                                                                        ; 9       ;
; huc6270:VDC|REN_SP_COL[5]~23                                                                                                                                        ; 9       ;
; huc6270:VDC|SP1_CNT[0]                                                                                                                                              ; 9       ;
; huc6270:VDC|Y[0]~37                                                                                                                                                 ; 9       ;
; huc6270:VDC|Equal10~5                                                                                                                                               ; 9       ;
; huc6270:VDC|SP_CYC[0]                                                                                                                                               ; 9       ;
; huc6270:VDC|Selector24~1                                                                                                                                            ; 9       ;
; huc6270:VDC|COLNO_FF[6]~9                                                                                                                                           ; 9       ;
; huc6270:VDC|CPU_RAM_A_FF[0]~0                                                                                                                                       ; 9       ;
; huc6260:VCE|COLOR_BL[1]~2                                                                                                                                           ; 9       ;
; huc6280:CPU|g00_audio_interface:DAC|LRDATA[29]~49                                                                                                                   ; 9       ;
; sdram_controller:SDRC|chameleon_sdram:sdr|sd_addr_reg~0                                                                                                             ; 9       ;
; huc6280:CPU|IOP_SEL_N~0                                                                                                                                             ; 9       ;
; huc6280:CPU|cpu65xx:CPU|theOpcode[5]~0                                                                                                                              ; 9       ;
; huc6280:CPU|CLKDIV_HI[1]                                                                                                                                            ; 9       ;
; huc6280:CPU|CLKDIV_HI[0]                                                                                                                                            ; 9       ;
; huc6280:CPU|g00_audio_interface:DAC|AUD_DACLRCK~1                                                                                                                   ; 9       ;
; huc6280:CPU|cpu65xx:CPU|MPR[7][4]~8                                                                                                                                 ; 9       ;
; huc6280:CPU|cpu65xx:CPU|Mux23~4                                                                                                                                     ; 9       ;
; huc6280:CPU|cpu65xx:CPU|\processAluInput:temp[3]~3                                                                                                                  ; 9       ;
; huc6280:CPU|cpu65xx:CPU|\processAluInput:temp[2]~3                                                                                                                  ; 9       ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[28]                                                                                                                                 ; 9       ;
; huc6280:CPU|CPU_DI_U[7]~6                                                                                                                                           ; 9       ;
; huc6280:CPU|CPU_DI_U[7]~5                                                                                                                                           ; 9       ;
; huc6280:CPU|cpu65xx:CPU|nextAddr.nextAddrT~2                                                                                                                        ; 9       ;
; huc6280:CPU|cpu65xx:CPU|nextAddr.nextAddrStack~0                                                                                                                    ; 9       ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[11]                                                                                                                                 ; 9       ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[51]                                                                                                                                 ; 9       ;
; huc6280:CPU|cpu65xx:CPU|nextAddr.nextAddrAbsIndexed~1                                                                                                               ; 9       ;
; huc6280:CPU|cpu65xx:CPU|opcInfo[19]                                                                                                                                 ; 9       ;
; huc6260:VCE|scanline:sl1|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|out_address_reg_b[1] ; 9       ;
; huc6270:VDC|MWR[5]                                                                                                                                                  ; 9       ;
; huc6270:VDC|MWR[3]                                                                                                                                                  ; 9       ;
; huc6280:CPU|g00_audio_interface:DAC|word_count[3]                                                                                                                   ; 9       ;
; huc6270:VDC|BG_ACTIVE                                                                                                                                               ; 9       ;
; huc6280:CPU|g00_audio_interface:DAC|clk_count[5]                                                                                                                    ; 9       ;
; sdram_controller:SDRC|chameleon_sdram:sdr|ramDone                                                                                                                   ; 9       ;
; SW[3]                                                                                                                                                               ; 8       ;
; DRAM_DQ[14]~14                                                                                                                                                      ; 8       ;
; huc6280:CPU|psg:PSG|CH~347                                                                                                                                          ; 8       ;
; huc6280:CPU|psg:PSG|CH~329                                                                                                                                          ; 8       ;
; huc6280:CPU|psg:PSG|CH~306                                                                                                                                          ; 8       ;
; huc6280:CPU|psg:PSG|CH~294                                                                                                                                          ; 8       ;
; huc6280:CPU|psg:PSG|LFO_FREQ~0                                                                                                                                      ; 8       ;
; huc6280:CPU|psg:PSG|CH~280                                                                                                                                          ; 8       ;
; huc6280:CPU|psg:PSG|CH~266                                                                                                                                          ; 8       ;
; huc6280:CPU|psg:PSG|LFO_CNT[4]~8                                                                                                                                    ; 8       ;
; huc6280:CPU|psg:PSG|RMAL~0                                                                                                                                          ; 8       ;
; huc6280:CPU|psg:PSG|CH~18                                                                                                                                           ; 8       ;
; huc6280:CPU|psg:PSG|CH~16                                                                                                                                           ; 8       ;
; huc6280:CPU|psg:PSG|CH~14                                                                                                                                           ; 8       ;
; huc6280:CPU|psg:PSG|CH~12                                                                                                                                           ; 8       ;
; huc6280:CPU|psg:PSG|CH~10                                                                                                                                           ; 8       ;
; huc6280:CPU|psg:PSG|CH~8                                                                                                                                            ; 8       ;
; huc6280:CPU|psg:PSG|CHSEL[2]                                                                                                                                        ; 8       ;
; huc6280:CPU|psg:PSG|CHSEL[1]                                                                                                                                        ; 8       ;
; huc6280:CPU|psg:PSG|CHSEL[0]                                                                                                                                        ; 8       ;
; romwr_d[0]~1                                                                                                                                                        ; 8       ;
; huc6270:VDC|CPU~17                                                                                                                                                  ; 8       ;
; huc6270:VDC|MARR~10                                                                                                                                                 ; 8       ;
; huc6270:VDC|MARR~9                                                                                                                                                  ; 8       ;
; huc6270:VDC|SP1_CNT[1]                                                                                                                                              ; 8       ;
; huc6270:VDC|Mux1426~0                                                                                                                                               ; 8       ;
; huc6270:VDC|SP_CYC[1]                                                                                                                                               ; 8       ;
; huc6270:VDC|DMAS_SAT_A[2]~18                                                                                                                                        ; 8       ;
; huc6270:VDC|Mux1459~0                                                                                                                                               ; 8       ;
; huc6270:VDC|X_BG_START[1]                                                                                                                                           ; 8       ;
; huc6270:VDC|COLNO_FF[6]~13                                                                                                                                          ; 8       ;
; huc6270:VDC|COLNO_FF[6]~11                                                                                                                                          ; 8       ;
; huc6260:VCE|Selector10~2                                                                                                                                            ; 8       ;
; huc6260:VCE|RAM_DI[2]~9                                                                                                                                             ; 8       ;
; huc6270:VDC|Equal34~1                                                                                                                                               ; 8       ;
; huc6270:VDC|SP_NB[4]                                                                                                                                                ; 8       ;
; sdram_controller:SDRC|chameleon_sdram:sdr|vdcsp_ackReg                                                                                                              ; 8       ;
; sdram_controller:SDRC|chameleon_sdram:sdr|ramState.RAM_READ_2                                                                                                       ; 8       ;
; huc6280:CPU|cpu65xx:CPU|doReg~0                                                                                                                                     ; 8       ;
; huc6280:CPU|cpu65xx:CPU|calcDo~0                                                                                                                                    ; 8       ;
; huc6280:CPU|cpu65xx:CPU|btLen[8]~1                                                                                                                                  ; 8       ;
; huc6280:CPU|cpu65xx:CPU|btLen[0]~0                                                                                                                                  ; 8       ;
; huc6280:CPU|g00_audio_interface:DAC|state.s2                                                                                                                        ; 8       ;
; huc6280:CPU|cpu65xx:CPU|MPRReg[7]~0                                                                                                                                 ; 8       ;
; huc6280:CPU|cpu65xx:CPU|W[5]~10                                                                                                                                     ; 8       ;
; huc6280:CPU|cpu65xx:CPU|A[1]~8                                                                                                                                      ; 8       ;
; huc6280:CPU|cpu65xx:CPU|btDst[9]~27                                                                                                                                 ; 8       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                ; Location                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; huc6260:VCE|colram:ram|altsyncram:altsyncram_component|altsyncram_9q72:auto_generated|ALTSYNCRAM                                                          ; AUTO ; True Dual Port   ; Single Clock ; 512          ; 9            ; 512          ; 9            ; yes                    ; yes                     ; yes                    ; yes                     ; 4608  ; 512                         ; 9                           ; 512                         ; 9                           ; 4608                ; 1    ; ../data/vce.mif    ; M4K_X17_Y9                                                                                                                                                                                                                                                                                                             ;
; huc6260:VCE|scanline:sl0|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 9            ; 2048         ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 18432 ; 2048                        ; 9                           ; 2048                        ; 9                           ; 18432               ; 4    ; None               ; M4K_X17_Y11, M4K_X17_Y12, M4K_X17_Y7, M4K_X17_Y10                                                                                                                                                                                                                                                                      ;
; huc6260:VCE|scanline:sl1|altsyncram:altsyncram_component|altsyncram_0go1:auto_generated|altsyncram:ram_block1a0|altsyncram_ce73:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 9            ; 2048         ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 18432 ; 2048                        ; 9                           ; 2048                        ; 9                           ; 18432               ; 4    ; None               ; M4K_X17_Y14, M4K_X17_Y13, M4K_X17_Y8, M4K_X17_Y6                                                                                                                                                                                                                                                                       ;
; huc6270:VDC|linebuf:bg_buf|altsyncram:altsyncram_component|altsyncram_5l52:auto_generated|ALTSYNCRAM                                                      ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 8            ; 1024         ; 8            ; yes                    ; yes                     ; yes                    ; yes                     ; 8192  ; 1024                        ; 8                           ; 1024                        ; 8                           ; 8192                ; 2    ; None               ; M4K_X17_Y16, M4K_X17_Y17                                                                                                                                                                                                                                                                                               ;
; huc6270:VDC|satram:sat|altsyncram:altsyncram_component|altsyncram_0oq1:auto_generated|ALTSYNCRAM                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 256                         ; 15                          ; 256                         ; 15                          ; 3840                ; 1    ; ../data/sat.mif    ; M4K_X17_Y15                                                                                                                                                                                                                                                                                                            ;
; huc6280:CPU|psg:PSG|voltab:VT|altsyncram:altsyncram_component|altsyncram_1r71:auto_generated|ALTSYNCRAM                                                   ; AUTO ; ROM              ; Single Clock ; 4096         ; 24           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 98304 ; 4096                        ; 24                          ; --                          ; --                          ; 98304               ; 24   ; ../data/voltab.mif ; M4K_X41_Y24, M4K_X41_Y15, M4K_X41_Y14, M4K_X17_Y26, M4K_X41_Y20, M4K_X17_Y24, M4K_X17_Y19, M4K_X41_Y23, M4K_X41_Y26, M4K_X17_Y23, M4K_X17_Y25, M4K_X17_Y21, M4K_X17_Y22, M4K_X41_Y25, M4K_X41_Y17, M4K_X41_Y12, M4K_X41_Y19, M4K_X41_Y13, M4K_X41_Y21, M4K_X41_Y18, M4K_X17_Y18, M4K_X41_Y16, M4K_X17_Y20, M4K_X41_Y22 ;
; ram:RAM|altsyncram:altsyncram_component|altsyncram_u7a1:auto_generated|ALTSYNCRAM                                                                         ; AUTO ; Single Port      ; Single Clock ; 8192         ; 8            ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 65536 ; 8192                        ; 8                           ; --                          ; --                          ; 65536               ; 16   ; None               ; M4K_X41_Y2, M4K_X41_Y1, M4K_X41_Y10, M4K_X17_Y2, M4K_X41_Y9, M4K_X17_Y4, M4K_X41_Y8, M4K_X17_Y1, M4K_X41_Y6, M4K_X41_Y11, M4K_X41_Y4, M4K_X17_Y5, M4K_X41_Y5, M4K_X41_Y7, M4K_X41_Y3, M4K_X17_Y3                                                                                                                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Interconnect Usage Summary                            ;
+----------------------------+--------------------------+
; Interconnect Resource Type ; Usage                    ;
+----------------------------+--------------------------+
; Block interconnects        ; 16,373 / 54,004 ( 30 % ) ;
; C16 interconnects          ; 113 / 2,100 ( 5 % )      ;
; C4 interconnects           ; 9,013 / 36,000 ( 25 % )  ;
; Direct links               ; 1,922 / 54,004 ( 4 % )   ;
; Global clocks              ; 2 / 16 ( 13 % )          ;
; Local interconnects        ; 5,153 / 18,752 ( 27 % )  ;
; R24 interconnects          ; 219 / 1,900 ( 12 % )     ;
; R4 interconnects           ; 10,030 / 46,920 ( 21 % ) ;
+----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.35) ; Number of LABs  (Total = 760) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 29                            ;
; 2                                           ; 10                            ;
; 3                                           ; 8                             ;
; 4                                           ; 4                             ;
; 5                                           ; 2                             ;
; 6                                           ; 2                             ;
; 7                                           ; 10                            ;
; 8                                           ; 7                             ;
; 9                                           ; 5                             ;
; 10                                          ; 23                            ;
; 11                                          ; 12                            ;
; 12                                          ; 10                            ;
; 13                                          ; 6                             ;
; 14                                          ; 16                            ;
; 15                                          ; 15                            ;
; 16                                          ; 601                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.72) ; Number of LABs  (Total = 760) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 641                           ;
; 1 Clock enable                     ; 252                           ;
; 1 Sync. clear                      ; 129                           ;
; 1 Sync. load                       ; 51                            ;
; 2 Clock enables                    ; 194                           ;
; 2 Clocks                           ; 42                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.82) ; Number of LABs  (Total = 760) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 42                            ;
; 2                                            ; 9                             ;
; 3                                            ; 4                             ;
; 4                                            ; 8                             ;
; 5                                            ; 1                             ;
; 6                                            ; 5                             ;
; 7                                            ; 5                             ;
; 8                                            ; 7                             ;
; 9                                            ; 4                             ;
; 10                                           ; 7                             ;
; 11                                           ; 3                             ;
; 12                                           ; 4                             ;
; 13                                           ; 4                             ;
; 14                                           ; 4                             ;
; 15                                           ; 6                             ;
; 16                                           ; 43                            ;
; 17                                           ; 33                            ;
; 18                                           ; 37                            ;
; 19                                           ; 36                            ;
; 20                                           ; 38                            ;
; 21                                           ; 53                            ;
; 22                                           ; 52                            ;
; 23                                           ; 35                            ;
; 24                                           ; 41                            ;
; 25                                           ; 50                            ;
; 26                                           ; 62                            ;
; 27                                           ; 36                            ;
; 28                                           ; 31                            ;
; 29                                           ; 19                            ;
; 30                                           ; 15                            ;
; 31                                           ; 15                            ;
; 32                                           ; 51                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.68) ; Number of LABs  (Total = 760) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 64                            ;
; 2                                               ; 39                            ;
; 3                                               ; 38                            ;
; 4                                               ; 54                            ;
; 5                                               ; 43                            ;
; 6                                               ; 51                            ;
; 7                                               ; 45                            ;
; 8                                               ; 38                            ;
; 9                                               ; 39                            ;
; 10                                              ; 51                            ;
; 11                                              ; 58                            ;
; 12                                              ; 47                            ;
; 13                                              ; 33                            ;
; 14                                              ; 35                            ;
; 15                                              ; 27                            ;
; 16                                              ; 88                            ;
; 17                                              ; 2                             ;
; 18                                              ; 5                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 0                             ;
; 25                                              ; 0                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.68) ; Number of LABs  (Total = 760) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 12                            ;
; 3                                            ; 12                            ;
; 4                                            ; 17                            ;
; 5                                            ; 6                             ;
; 6                                            ; 9                             ;
; 7                                            ; 5                             ;
; 8                                            ; 2                             ;
; 9                                            ; 4                             ;
; 10                                           ; 15                            ;
; 11                                           ; 23                            ;
; 12                                           ; 17                            ;
; 13                                           ; 26                            ;
; 14                                           ; 28                            ;
; 15                                           ; 30                            ;
; 16                                           ; 37                            ;
; 17                                           ; 43                            ;
; 18                                           ; 40                            ;
; 19                                           ; 26                            ;
; 20                                           ; 51                            ;
; 21                                           ; 42                            ;
; 22                                           ; 39                            ;
; 23                                           ; 39                            ;
; 24                                           ; 18                            ;
; 25                                           ; 32                            ;
; 26                                           ; 27                            ;
; 27                                           ; 26                            ;
; 28                                           ; 17                            ;
; 29                                           ; 13                            ;
; 30                                           ; 37                            ;
; 31                                           ; 64                            ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri Feb 17 18:29:11 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off pce_top -c pce_top
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "pce_top"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15536): Implemented PLL "pll:pll|altpll:altpll_component|pll" as Cyclone II PLL type, but with warnings
    Warning (15559): Can't achieve requested value -72.0 degrees for clock output pll:pll|altpll:altpll_component|_clk2 of parameter phase shift -- achieved value of -70.0 degrees
    Info (15099): Implementing clock multiplication of 6, clock division of 7, and phase shift of 0 degrees (0 ps) for pll:pll|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:pll|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -70 degrees (-1944 ps) for pll:pll|altpll:altpll_component|_clk2 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (176353): Automatically promoted node pll:pll|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node pll:pll|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node pll:pll|altpll:altpll_component|_clk2 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Critical Warning (332012): Synopsys Design Constraints File file not found: 'pce_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Extra Info (176273): Performing register packing on registers with non-logic cell location assignments
Extra Info (176274): Completed register packing on registers with non-logic cell location assignments
Extra Info (176236): Started Fast Input/Output/OE register processing
Extra Info (176237): Finished Fast Input/Output/OE register processing
Extra Info (176248): Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info (176249): Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCDAT"
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCLRCK"
    Warning (15710): Ignored I/O standard assignment to node "EXT_CLOCK"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[0]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[10]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[11]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[12]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[13]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[14]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[15]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[16]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[17]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[18]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[19]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[1]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[20]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[21]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[22]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[23]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[24]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[25]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[26]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[27]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[28]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[29]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[2]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[30]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[31]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[32]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[33]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[34]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[35]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[3]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[4]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[5]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[6]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[7]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[8]"
    Warning (15710): Ignored I/O standard assignment to node "GPIO_0[9]"
    Warning (15710): Ignored I/O standard assignment to node "PS2_CLK"
    Warning (15710): Ignored I/O standard assignment to node "PS2_DAT"
    Warning (15710): Ignored I/O standard assignment to node "TCK"
    Warning (15710): Ignored I/O standard assignment to node "TCS"
    Warning (15710): Ignored I/O standard assignment to node "TDI"
    Warning (15710): Ignored I/O standard assignment to node "TDO"
    Warning (15710): Ignored I/O standard assignment to node "UART_RXD"
    Warning (15710): Ignored I/O standard assignment to node "UART_TXD"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 20% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 34% of the available device resources in the region that extends from location X12_Y0 to location X24_Y13
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 212 output pins without output pin load capacitance assignment
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 60 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
Info: Quartus II 32-bit Fitter was successful. 0 errors, 104 warnings
    Info: Peak virtual memory: 459 megabytes
    Info: Processing ended: Fri Feb 17 18:29:49 2012
    Info: Elapsed time: 00:00:38
    Info: Total CPU time (on all processors): 00:00:37


